JP7345936B2 - gaming machine - Google Patents

gaming machine Download PDF

Info

Publication number
JP7345936B2
JP7345936B2 JP2022191633A JP2022191633A JP7345936B2 JP 7345936 B2 JP7345936 B2 JP 7345936B2 JP 2022191633 A JP2022191633 A JP 2022191633A JP 2022191633 A JP2022191633 A JP 2022191633A JP 7345936 B2 JP7345936 B2 JP 7345936B2
Authority
JP
Japan
Prior art keywords
special symbol
control circuit
display
game
jackpot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022191633A
Other languages
Japanese (ja)
Other versions
JP2023014233A (en
Inventor
由香里 安間
篤 西田
誠 山口
康弘 市橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2022191633A priority Critical patent/JP7345936B2/en
Publication of JP2023014233A publication Critical patent/JP2023014233A/en
Application granted granted Critical
Publication of JP7345936B2 publication Critical patent/JP7345936B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、例えばパチンコ機等の遊技機に関する。 The present invention relates to a gaming machine such as a pachinko machine, for example.

従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。 BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, when a game ball enters a starting slot, a lottery is held, and based on the result of the lottery, an effect image is displayed on, for example, a liquid crystal display.

この種の遊技機として、圧縮された画像データをデコードし、デコード後の画像データを適宜変換処理した上でフレームバッファに格納し、表示装置に出力されるようにした遊技機が知られている(例えば特許文献1参照)。 As this type of gaming machine, a gaming machine that decodes compressed image data, performs appropriate conversion processing on the decoded image data, stores it in a frame buffer, and outputs it to a display device is known. (For example, see Patent Document 1).

特開2014-87402号公報(例えば段落[0100]参照)JP 2014-87402 (for example, see paragraph [0100])

近年、表示装置に表示される演出画像のバリエーションが増え、演出画像にかかる制御が複雑化する傾向にある。このような場合、演出画像にかかる制御を効率よく行うことが望まれる。 In recent years, the variety of effect images displayed on display devices has increased, and control over effect images has tended to become more complex. In such cases, it is desirable to efficiently control the effect images.

本発明は、そのような点に鑑みてなされたものであり、その目的は、演出画像にかかる制御を効率よく行うことが可能な遊技機を提供することにある。 The present invention has been made in view of such points, and its purpose is to provide a gaming machine that can efficiently control performance images.

本発明に係る遊技機は、
描画機能を有する描画出力先バッファと表示機能を有するフレームバッファとの間で、互いの機能を切り替える処理(例えば、バンクフリップ)を実行可能な遊技機であって、
所定の表示手段に表示される演出画像にかかわる画像情報(例えば、コンポジション)を、前記描画出力先バッファに登録可能な登録手段(例えば、ステップS448やステップS457を実行可能な表示制御回路230)と、
前記描画出力先バッファから前記フレームバッファに切り替えられた後(例えば、ステップS446の処理が行われた後)、前記登録手段により登録されたコンポジションの情報にもとづいて、前記所定の表示手段に演出画像が表示されるよう制御する演出画像表示制御手段(例えば、表示制御回路230)と、
を備え、
前記登録手段は、前記描画出力先バッファから切り替えられた前記フレームバッファに登録されている前記画像情報が、画像を一時停止させる一時停止画像情報である場合(例えば、ステップS447がYES判定の場合)、前記一時停止画像情報を、前記フレームバッファから切り替えられた前記描画出力先バッファに登録可能であり、
前記演出画像表示制御手段は、フレーム継続表示の際に最終フレームを継続して表示することが可能であり、
前記遊技機は、前記描画出力先バッファに前記登録手段により前記画像情報が登録されていないとき(例えば、S444がNO判定のとき)に、再生モードに関する判定を行うことが可能である
ことを特徴とする。
The gaming machine according to the present invention includes:
A gaming machine capable of executing processing (for example, bank flip) for switching functions between a drawing output destination buffer having a drawing function and a frame buffer having a display function,
Registration means (for example, display control circuit 230 capable of executing step S448 and step S457) capable of registering image information (for example, composition) related to the effect image displayed on a predetermined display means in the drawing output destination buffer; and,
After switching from the drawing output destination buffer to the frame buffer (for example, after the process of step S446 is performed), a rendering is performed on the predetermined display means based on the composition information registered by the registration means. Effect image display control means (for example, display control circuit 230) that controls the display of images;
Equipped with
When the image information registered in the frame buffer switched from the drawing output destination buffer is pause image information that pauses the image (for example, when step S447 makes a YES determination), the registration means , the paused image information can be registered in the drawing output destination buffer switched from the frame buffer,
The effect image display control means is capable of continuously displaying the final frame during continuous frame display,
The gaming machine is characterized in that when the image information is not registered in the drawing output destination buffer by the registration means (for example, when the determination is NO in S444), it is possible to make a determination regarding the playback mode. shall be.

本発明によれば、演出画像にかかる制御を効率よく行うことが可能な遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine that can efficiently control performance images.

本発明の一実施形態に係るパチンコ遊技機の機能フローを示す図である。1 is a diagram showing a functional flow of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の外観斜視図である。1 is an external perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の分解斜視図である。1 is an exploded perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の遊技盤の構成を示す正面図である。1 is a front view showing the configuration of a game board of a pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の回路構成を示すブロック図である。1 is a block diagram showing a circuit configuration of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の副制御回路の内部構成を示すブロック図である。FIG. 2 is a block diagram showing the internal configuration of a sub-control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の音声・LED制御回路の内部構成を示すブロック図である。FIG. 2 is a block diagram showing the internal configuration of an audio/LED control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路の出力信号の一例を説明するための図である。FIG. 3 is a diagram for explaining an example of an output signal of the audio/LED control circuit in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路によるボリューム制御の一例を説明するための制御ブロック図である。FIG. 2 is a control block diagram for explaining an example of volume control by a host control circuit in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の内蔵中継基板及びスピーカ間の概略接続構成図である。1 is a schematic connection configuration diagram between a built-in relay board and a speaker of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の表示制御回路の内部構成を示すブロック図である。1 is a block diagram showing an internal configuration of a display control circuit of a pachinko gaming machine according to an embodiment of the present invention. FIG. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NOR型)間の概略接続構成図である。1 is a schematic connection configuration diagram between a sub-board and a CGROM board (NOR type) of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NAND型)間の概略接続構成図である。1 is a schematic connection configuration diagram between a sub-board and a CGROM board (NAND type) of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられたAND回路の動作を説明するための真理値表である。1 is a truth table for explaining the operation of an AND circuit provided on a sub-board of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられた双方向バランストランシーバの動作を説明するための真理値表である。1 is a truth table for explaining the operation of a bidirectional balance transceiver provided on a sub-board of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第1始動口入賞時)の一例を示す図である。It is a diagram showing an example of a jackpot random number determination table (at the time of winning the first starting opening) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第2始動口入賞時)の一例を示す図である。It is a diagram showing an example of a jackpot random number determination table (at the time of winning a second starting opening) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第1始動口入賞時)の一例を示す図である。It is a diagram showing an example of a symbol determination table (at the time of first starting opening winning) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure which shows an example of the symbol determination table (at the time of the 2nd starting opening prize winning time) in the pachinko game machine based on one embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その1)の一例を示す図である。It is a diagram showing an example of a jackpot type determination table (part 1) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その2)の一例を示す図である。It is a diagram showing an example of a jackpot type determination table (part 2) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その3)の一例を示す図である。It is a diagram showing an example of a jackpot type determination table (part 3) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その4)の一例を示す図である。It is a diagram showing an example of a jackpot type determination table (part 4) in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における入賞時演出情報決定テーブルの一例を示す図である。FIG. 2 is a diagram showing an example of a prize-winning performance information determination table in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出パターン決定テーブルの一例を示す図である。It is a diagram showing an example of a variable performance pattern determination table in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出テーブルの一例を示す図である。It is a diagram showing an example of a variable effect table in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の概要を説明するための図である。FIG. 2 is a diagram for explaining an overview of drawing processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される主制御メイン処理の一例を示すフローチャートである。2 is a flowchart showing an example of main control main processing executed by a main CPU in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄制御処理の一例を示すフローチャートである。It is a flowchart showing an example of special symbol control processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄記憶チェック処理の一例を示すフローチャートである。It is a flowchart showing an example of a special symbol memory check process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄表示時間管理処理の一例を示すフローチャートである。It is a flowchart showing an example of special symbol display time management processing in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り終了インターバル処理の一例を示すフローチャートである。It is a flowchart showing an example of a jackpot end interval process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行されるシステムタイマ割込処理の一例を示すフローチャートである。2 is a flowchart showing an example of a system timer interrupt process executed by a main CPU in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるスイッチ入力検出処理の一例を示すフローチャートである。It is a flowchart showing an example of a switch input detection process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における始動口入賞検出処理の一例を示すフローチャートである。It is a flowchart showing an example of a starting opening winning detection process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される副制御メイン処理の一例を示すフローチャートである。2 is a flowchart showing an example of a sub-control main process executed by a host control circuit (sub-control circuit) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、ホスト制御回路(副制御回路)により実行されるタイマ割り込み処理の一例を示すフローチャートである。It is a flowchart showing an example of timer interrupt processing executed by a host control circuit (sub control circuit) in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、作成されるサブデバイス入力判別情報を説明するための一例を示す図である。FIG. 2 is a diagram illustrating an example of sub-device input discrimination information created in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるサブデバイス入力処理の一例を示すフローチャートである。2 is a flowchart showing an example of sub-device input processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるサブデバイス入力ONエッジ情報(リピート機能付き)処理の一例を示すフローチャートである。It is a flowchart showing an example of sub-device input ON edge information (with repeat function) processing in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるサブデバイス入力ONエッジ情報(リピート機能付き)処理の一例を示しており、図40から続くフローチャートである。This is a flowchart continuing from FIG. 40, showing an example of sub-device input ON edge information (with repeat function) processing in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理を概念的に説明するための図である。FIG. 3 is a diagram for conceptually explaining backlight control processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理の一例を示すフローチャートである。It is a flowchart showing an example of backlight control processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理の変形例にともなうタイマ割り込み処理の一例を示すフローチャートである。It is a flowchart which shows an example of timer interruption processing accompanying a modification of backlight control processing in a pachinko gaming machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理の変形例を示すフローチャートである。It is a flowchart showing a modification of backlight control processing in the pachinko gaming machine according to one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理を示すタイマ割り込み処理の一例を示すフローチャートである。It is a flowchart showing an example of timer interrupt processing showing backlight control processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、バックライトおよび各種LEDの輝度調整の処理の第1実施例を説明するためのホスト制御回路により実行される副制御メイン処理(全体フロー)である。This is a sub-control main process (overall flow) executed by the host control circuit for explaining a first example of the process of adjusting the brightness of the backlight and various LEDs in the pachinko gaming machine according to an embodiment of the present invention. . 本発明の一実施形態に係るパチンコ遊技機において、バックライトおよび各種LEDの輝度調整の処理の第2実施例を説明するためのホスト制御回路により実行される副制御メイン処理(全体フロー)である。This is a sub-control main process (overall flow) executed by the host control circuit for explaining a second example of the process of adjusting the brightness of the backlight and various LEDs in the pachinko gaming machine according to an embodiment of the present invention. . 本発明の一実施形態に係るパチンコ遊技機において、バックライトおよび各種LEDの輝度調整の処理の第3実施例を説明するためのホスト制御回路により実行される副制御メイン処理(全体フロー)である。This is a sub-control main process (overall flow) executed by the host control circuit for explaining a third example of the process of adjusting the brightness of the backlight and various LEDs in the pachinko gaming machine according to an embodiment of the present invention. . 本発明の一実施形態に係るパチンコ遊技機におけるRTC取得処理の一例を示すフローチャートである。It is a flowchart showing an example of RTC acquisition processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーション制御メイン処理の一例を示すフローチャートである。2 is a flowchart showing an example of animation control main processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコンポジション再生制御処理の一例を示すフローチャートである。It is a flowchart showing an example of a composition playback control process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるサウンドアンプチェック処理の一例を示すフローチャートである。It is a flow chart showing an example of sound amplifier check processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における通常用アンプチェック処理の一例を示すフローチャートである。It is a flowchart showing an example of a normal amplifier check process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における重低音用アンプチェック処理の一例を示すフローチャートである。It is a flow chart which shows an example of deep bass amplifier check processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、通常用アンプ/重低音用アンプ(一括)チェック処理を行うサウンドアンプチェック処理の一例を示すフローチャートである。2 is a flowchart showing an example of a sound amplifier check process for performing a normal amplifier/deep bass amplifier (batch) check process in a pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるサウンドアンプチェック処理のより好ましい形態の一例を示すフローチャートである。It is a flowchart which shows an example of the more preferable form of the sound amplifier check process in the pachinko game machine based on one embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における通常用アンプ・重低音用アンプチェック処理のより好ましい形態の一例を示すフローチャートである。It is a flowchart which shows an example of the more preferable form of the normal amplifier/deep bass amplifier check process in the pachinko game machine based on one embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における通常用アンプ・重低音用アンプチェック処理のより好ましい形態の一例を示しており、図58から続くすフローチャートである。59 is a flowchart continuing from FIG. 58, showing an example of a more preferred form of normal amplifier/deep bass amplifier check processing in the pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、同一チャンネルに対して複数のサウンドリクエストがある場合のサウンドリクエスト制御処理の一例を示すフローチャートである。2 is a flowchart illustrating an example of sound request control processing when there are multiple sound requests for the same channel in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第1実施例を示すフローチャートである。It is a flowchart showing a first example of sound request control processing when volume adjustment is performed in the pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第2実施例を示すフローチャートである。It is a flowchart showing a second example of sound request control processing when volume adjustment is performed in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第3実施例を示すフローチャートである。It is a flowchart showing a third example of sound request control processing when volume adjustment is performed in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第4実施例を示すフローチャートである。It is a flowchart showing a fourth example of sound request control processing when volume adjustment is performed in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第5実施例を示すフローチャートである。It is a flowchart showing a fifth example of sound request control processing when volume adjustment is performed in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、強・中・弱のLEDの発光強度に応じた各色(赤、緑、青)の輝度減衰値の一例を示す減衰テーブルである。In the pachinko game machine according to an embodiment of the present invention, it is an attenuation table showing an example of brightness attenuation values of each color (red, green, blue) according to the light emission intensity of strong, medium, and weak LEDs. 本発明の一実施形態に係るパチンコ遊技機において、LEDポートと、LEDおよびソレノイドとの接続状態の一例を示すブロック図である。FIG. 2 is a block diagram showing an example of a connection state between an LED port, an LED, and a solenoid in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により各種初期化処理の一つとして実行されるデータロード処理の一例を示すフローチャートである。2 is a flowchart showing an example of a data load process executed by a host control circuit as one of various initialization processes in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により各種初期化処理のうちの一つとして実行される乱数初期化処理の一例を示すフローチャートである。2 is a flowchart showing an example of a random number initialization process executed as one of various initialization processes by a host control circuit in a pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における乱数定期更新処理の一例を示すフローチャートである。It is a flowchart showing an example of a random number periodic update process in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、(a)乱数1取得処理の一例を示すフローチャート、(b)乱数2取得処理の一例を示すフローチャート、(c)乱数3取得処理の一例を示すフローチャート、(d)乱数4取得処理の一例を示すフローチャートである。(a) A flowchart showing an example of the random number 1 acquisition process, (b) A flowchart showing an example of the random number 2 acquisition process, and (c) an example of the random number 3 acquisition process in a pachinko gaming machine according to an embodiment of the present invention. Flowchart (d) is a flowchart showing an example of random number 4 acquisition processing. 本発明の一実施形態に係るパチンコ遊技機において、乱数が使用されたときに実行される乱数取得処理の一例を示すフローチャートである。It is a flowchart showing an example of a random number acquisition process executed when a random number is used in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、サブ乱数処理の変形例を説明するためのホスト制御回路により実行される副制御メイン処理(全体フロー)である。This is a sub-control main process (overall flow) executed by the host control circuit for explaining a modification of the sub-random number process in the pachinko game machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行される受信割込処理の一例を示すフローチャートである。2 is a flowchart showing an example of a reception interrupt process executed by a host control circuit in a pachinko gaming machine according to an embodiment of the present invention.

以下、本発明の一実施形態に係るパチンコ遊技機(遊技機)の構成及び各種動作について、図面を参照しながら説明する。 Hereinafter, the configuration and various operations of a pachinko gaming machine (gaming machine) according to an embodiment of the present invention will be explained with reference to the drawings.

<機能フロー>
まず、図1を参照して、本実施形態に係るパチンコ遊技機の機能について説明する。図1は、本実施形態に係るパチンコ遊技機の機能フローを示す図である。
<Functional flow>
First, with reference to FIG. 1, the functions of the pachinko gaming machine according to the present embodiment will be explained. FIG. 1 is a diagram showing a functional flow of a pachinko gaming machine according to this embodiment.

パチンコゲームは、図1に示すように、ユーザの操作により遊技球が発射され、その遊技球が各種入賞した場合に遊技球の払出制御処理が行われるゲームである。また、パチンコゲームには、特別図柄を用いる特別図柄ゲーム、普通図柄を用いる普通図柄ゲームが含まれる。特別図柄ゲームにおいて「大当り」となったときや、普通図柄ゲームにおいて「当り」となったときには、相対的に、遊技球が入賞する可能性が増大し、遊技球の払出制御処理が行われ易くなる。 As shown in FIG. 1, a pachinko game is a game in which a game ball is fired by a user's operation, and when the game ball wins a variety of prizes, a game ball payout control process is performed. Further, pachinko games include special symbol games using special symbols and normal symbol games using normal symbols. When it becomes a "jackpot" in a special symbol game or a "hit" in a normal symbol game, the probability that the game ball will win increases relatively, and the payout control process for the game ball is more likely to be performed. Become.

また、各種入賞には、特別図柄ゲームにおいて特別図柄の可変表示が行われるための一つの条件である特別図柄始動入賞や、普通図柄ゲームにおいて普通図柄の可変表示が行われるための一つの条件である普通図柄始動入賞も含まれる。 In addition, various winnings include special symbol start winning, which is one of the conditions for variable display of special symbols in special symbol games, and one condition for variable display of normal symbols in normal symbol games. It also includes a certain normal symbol starting prize.

なお、本明細書でいう「可変表示」とは、変動可能に表示される概念であり、例えば、実際に変動して表示される「変動表示」、実際に停止して表示される「停止表示」等を可能にするものである。また、「可変表示」では、例えば特別図柄ゲームの結果として特別図柄(識別情報)が表示される「導出表示」を行うことができる。すなわち、本明細書では、「変動表示」の開始から「導出表示」までの動作を1回の「可変表示」と称する。さらに、本明細書において、「識別情報」とは、特別図柄、普通図柄、装飾図柄、識別図柄等のパチンコ遊技で使用される「図柄」や、パチスロ又はスロット遊技で使用される識別図柄や装飾図柄などの、遊技者が遊技を行う上で、遊技の結果を表示又は示唆する際に使用される図柄を含み得る意味であり、以下に記載する実施形態及び各種変形例中の各種図柄もまた含み得る。 Note that the term "variable display" as used herein refers to the concept of a variable display, such as a "fluctuating display" that actually changes and is displayed, and a "stop display" that actually stops and is displayed. ”, etc. Further, in the "variable display", for example, a "derivation display" in which a special symbol (identification information) is displayed as a result of a special symbol game can be performed. That is, in this specification, the operation from the start of the "variable display" to the "derived display" is referred to as one "variable display." Furthermore, in this specification, "identification information" refers to "designs" used in pachinko games such as special designs, normal designs, decorative designs, and identification designs, and identification designs and decorations used in pachislot or slot games. The meaning may include symbols used to display or suggest the results of a game when a player plays a game, such as symbols, and the various symbols in the embodiments and various modifications described below also include may be included.

以下、特別図柄ゲーム及び普通図柄ゲームの処理フローの概要を説明する。 Hereinafter, an outline of the processing flow of the special symbol game and the normal symbol game will be explained.

(1)特別図柄ゲーム
特別図柄ゲームにおいて特別図柄始動入賞があった場合には、大当り判定用カウンタ及び図柄決定用カウンタからそれぞれ乱数値(大当り判定用乱数値及び図柄決定用乱数値)が抽出され、抽出された各乱数値が記憶される(図1に示す特別図柄ゲーム中の特別図柄始動入賞処理のフロー参照)。
(1) Special symbol game When a special symbol starts winning in a special symbol game, random values (random value for jackpot determination and random value for symbol determination) are extracted from the jackpot determination counter and the symbol determination counter, respectively. , and each extracted random number value is stored (see the flow of the special symbol start winning process during the special symbol game shown in FIG. 1).

また、図1に示すように、特別図柄ゲーム中の特別図柄制御処理では、最初に、特別図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、特別図柄始動入賞によって乱数値が記憶されているか否かを参照し、乱数値が記憶されていることを一つの条件として、特別図柄の可変表示を開始する条件が成立したと判定する。 Further, as shown in FIG. 1, in the special symbol control process during the special symbol game, it is first determined whether a condition for starting variable display of the special symbol is satisfied. In this determination process, it is determined whether or not a random number value is stored due to the special symbol starting winning, and with one condition that the random number value is stored, it is determined that the condition for starting variable display of the special symbol is satisfied. judge.

次いで、特別図柄の可変表示を開始する場合、大当り判定用カウンタから抽出された大当り判定用乱数値が参照され、「大当り」とするか否かの大当り判定が行われる。その後、停止図柄決定処理が行われる。この処理では、図柄決定用カウンタから抽出された図柄決定用乱数値と、上述した大当り判定の結果とが参照され、停止表示させる特別図柄を決定する。 Next, when starting variable display of special symbols, the jackpot determination random number value extracted from the jackpot determination counter is referred to, and a jackpot determination is made as to whether or not it is a "jackpot". After that, a stop symbol determination process is performed. In this process, the random number value for symbol determination extracted from the symbol determination counter and the result of the above-mentioned jackpot determination are referred to, and a special symbol to be stopped and displayed is determined.

次いで、変動パターン決定処理が行われる。この処理では、変動パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄とが参照され、特別図柄の変動パターンを決定する。 Next, a variation pattern determination process is performed. In this process, a random number value is extracted from a counter for determining a variation pattern, and the random number value, the result of the above-mentioned jackpot determination, and the above-mentioned special symbol to be stopped and displayed are referred to, and a variation pattern of the special symbol is determined.

次いで、演出パターン決定処理が行われる。この処理では、演出パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄と、上述した特別図柄の変動パターンとが参照され、特別図柄の可変表示に伴って実行する演出パターンを決定する。 Next, performance pattern determination processing is performed. In this process, a random value is extracted from the production pattern determining counter, and the random value, the result of the jackpot determination described above, the special symbol to be stopped and displayed, and the variation pattern of the special symbol described above are referred to, A performance pattern to be executed in conjunction with the variable display of special symbols is determined.

次いで、決定された大当り判定の結果、停止表示させる特別図柄、特別図柄の変動パターン、及び、特別図柄の可変表示に伴う演出パターンが参照され、特別図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Next, as a result of the determined jackpot determination, the special symbol to be stopped and displayed, the variation pattern of the special symbol, and the performance pattern accompanying the variable display of the special symbol are referred to, and a variable display control process is performed to control the variable display of the special symbol. , and performance control processing for performing a predetermined performance.

そして、可変表示制御処理及び演出表示制御処理が終了すると、「大当り」となるか否かが判定される。この判定処理において、「大当り」となったと判定されると、大当り遊技を行う大当り遊技制御処理が実行される。なお、大当り遊技では、上述した各種入賞の可能性が増大する。一方、「大当り」とならなかったと判定されると、大当り遊技制御処理が実行されない。 Then, when the variable display control process and the effect display control process are completed, it is determined whether or not there is a "big hit". In this determination process, if it is determined that a "jackpot" has been achieved, a jackpot game control process for performing a jackpot game is executed. In addition, in the jackpot game, the possibility of winning the various prizes mentioned above increases. On the other hand, if it is determined that the "big hit" has not occurred, the jackpot game control process is not executed.

「大当り」とならなかったと判定された場合、又は、大当り遊技制御処理が終了した場合には、遊技状態を移行させるための遊技状態移行制御処理が行われる。この遊技状態移行制御処理では、大当り遊技状態とは異なる通常時の遊技状態の管理が行われる。通常時の遊技状態としては、例えば、上述した大当り判定において、「大当り」と判定される確率が増大する遊技状態(以下、「確変遊技状態」という)や、特別図柄始動入賞が得られやすくなる遊技状態(以下、「時短遊技状態」という)などが挙げられる。その後、再度、特別図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した特別図柄制御処理の各種処理が繰り返される。 If it is determined that the "big hit" has not been achieved, or if the jackpot game control process has ended, a game state transition control process is performed to shift the game state. In this gaming state transition control process, the normal gaming state, which is different from the jackpot gaming state, is managed. As a normal gaming state, for example, in the above-mentioned jackpot determination, a gaming state in which the probability of being judged as a "jackpot" increases (hereinafter referred to as "probability variable gaming state"), or a special symbol starting winning is easier to obtain. Examples include a gaming state (hereinafter referred to as a "time-saving gaming state"). After that, the process of determining whether or not to start variable display of the special symbols is performed again, and thereafter, various processes of the special symbol control process described above are repeated.

なお、本実施形態のパチンコ遊技機において、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞時に取得される各種データ(大当り判定用乱数値、図柄決定用乱数値等)が保留される。すなわち、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞に対応する特別図柄の可変表示(変動表示)が保留され、現在実行されている特別図柄の変動表示終了後に保留されている特別図柄の可変表示が開始される。以下では、保留されている特別図柄の可変表示を「保留球」ともいう。 In addition, in the pachinko game machine of this embodiment, when the game ball starts winning while the special symbol is being displayed in a variable manner, various data acquired at the time of starting winning (random value for jackpot determination, random value for determining symbol, etc.) ) will be put on hold. In other words, if a game ball starts winning while a special symbol is being displayed in a variable manner, the variable display (variable display) of the special symbol corresponding to the starting prize is suspended, and after the variable display of the currently executed special symbol ends. Variable display of the reserved special symbols is started. Hereinafter, the variable display of the reserved special symbol will also be referred to as a "reserved ball."

また、本実施形態のパチンコ遊技機では、後述するように、2種類の特別図柄始動入賞(第1始動口入賞及び第2始動口入賞)を設け、各特別図柄始動入賞に対して最大4個の保留球を取得することができる。すなわち、本実施形態では、最大8個の保留球を取得することができる。 In addition, in the pachinko game machine of this embodiment, as will be described later, two types of special symbol starting winnings are provided (first starting opening winning and second starting opening winning), and a maximum of four winnings are provided for each special symbol starting winning. It is possible to obtain a reserved ball. That is, in this embodiment, a maximum of eight reserved balls can be acquired.

さらに、本実施形態のパチンコ遊技機は、図1には示さないが、上述した保留球の情報に基づいて保留球の当落(「大当り」当選の有無)を判定し、さらに、その判定結果に基づいて所定の演出を行う機能、すなわち、先読み演出機能も備える。 Furthermore, although not shown in FIG. 1, the pachinko gaming machine of the present embodiment determines whether the held ball is a hit or miss (whether or not there is a "jackpot" win) based on the above-mentioned information on the held balls, and further, based on the judgment result. It also has a function to perform a predetermined effect based on the information, that is, a pre-read effect function.

(2)普通図柄ゲーム
普通図柄ゲームにおいて普通図柄始動入賞があった場合には、当り判定用カウンタから乱数値が抽出され、その乱数値が記憶される(図1に示す普通図柄ゲーム中の普通図柄始動入賞処理のフロー参照)。
(2) Normal symbol game When there is a normal symbol start winning prize in the normal symbol game, a random value is extracted from the hit determination counter and the random value is stored (normal symbol game in the regular symbol game shown in Figure 1). (Refer to the flow of symbol start winning processing).

また、図1に示すように、普通図柄ゲーム中の普通図柄制御処理では、最初に、普通図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、普通図柄始動入賞によって乱数値が記憶されているか否かが参照され、乱数値が記憶されていることを一つの条件として、普通図柄の可変表示を開始する条件が成立したと判定する。 Further, as shown in FIG. 1, in the normal symbol control process during the normal symbol game, it is first determined whether a condition for starting variable display of the normal symbols is satisfied. In this judgment process, it is referenced whether or not a random number value is stored due to the normal symbol starting winning, and with one condition that the random number value is stored, it is assumed that the condition for starting the variable display of the normal symbol is satisfied. judge.

次いで、普通図柄の可変表示を開始する場合、当り判定用カウンタから抽出された乱数値が参照され、「当り」とするか否かの当り判定が行われる。その後、変動パターン決定処理が行われる。この処理では、当り判定の結果が参照され、普通図柄の変動パターンを決定する。 Next, when starting the variable display of the normal symbols, the random value extracted from the hit determination counter is referred to and a hit determination is made as to whether or not it is a "win". After that, a variation pattern determination process is performed. In this process, the result of the hit determination is referred to and the variation pattern of the normal symbols is determined.

次いで、決定された当り判定の結果、及び、普通図柄の変動パターンが参照され、普通図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Next, the determined result of the hit determination and the fluctuation pattern of the normal symbols are referred to, and a variable display control process for controlling the variable display of the normal symbols and an effect control process for performing a predetermined effect are executed.

可変表示制御処理及び演出表示制御処理が終了すると、「当り」となるか否かが判定される。この判定処理において、「当り」となると判定されると、当り遊技を行う当り遊技制御処理が実行される。当り遊技制御処理では、上述した各種入賞の可能性、特に、特別図柄ゲームにおける遊技球の特別図柄始動入賞の可能性が増大する。一方、「当り」とならないと判定されると、当り遊技制御処理が実行されない。その後、再度、普通図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した普通図柄制御処理の各種処理が繰り返される。 When the variable display control process and the effect display control process are completed, it is determined whether or not there is a "win". In this determination process, if it is determined that it is a "win", a winning game control process for performing a winning game is executed. In the winning game control process, the possibility of winning the various prizes mentioned above increases, especially the possibility of winning a special symbol starting prize of the game ball in the special symbol game. On the other hand, if it is determined that it is not a "win", the winning game control process is not executed. After that, the process of determining whether to start the variable display of the normal symbols is performed again, and thereafter, the various processes of the normal symbol control process described above are repeated.

上述のように、パチンコゲームでは、特別図柄ゲームにおいて「大当り」となるか否か、遊技状態の移行状況、普通図柄ゲームにおいて「当り」となるか否か等の条件により、遊技球の払出制御処理の行われ易さが変化する。 As mentioned above, in a pachinko game, the payout of game balls is controlled based on conditions such as whether or not there will be a "jackpot" in the special symbol game, the transition status of the gaming state, and whether or not there will be a "win" in the normal symbol game. Ease of processing changes.

なお、本実施形態において、各種の乱数値の抽出方式としては、プログラムを実行することによって乱数値を生成するソフト乱数方式を用いる。しかしながら、本発明はこれに限定されず、例えば、パチンコ遊技機が、所定周期で乱数が更新される乱数発生器を備える場合には、その乱数発生器におけるカウンタ(いわゆる、リングカウンタ)から乱数値を抽出するハード乱数方式を、上述した各種乱数値の抽出方式として採用してもよい。なお、ハード乱数方式を用いる場合は、所定周期とは異なるタイミングで、乱数値の初期値を決定することによって、所定周期で同じ乱数値が抽出されることを防止することができる。 In this embodiment, as a method for extracting various random numbers, a soft random number method is used in which random numbers are generated by executing a program. However, the present invention is not limited to this, and for example, if a pachinko game machine is equipped with a random number generator whose random numbers are updated at a predetermined period, a random number is obtained from a counter (so-called ring counter) in the random number generator. A hard random number method for extracting may be adopted as the method for extracting the various random numbers described above. Note that when using the hard random number method, by determining the initial value of the random number value at a timing different from the predetermined cycle, it is possible to prevent the same random number value from being extracted at the predetermined cycle.

<パチンコ遊技機の構造>
次に、図2及び図3を参照して、本実施形態におけるパチンコ遊技機の構造について説明する。なお、図2は、パチンコ遊技機の外観を示す斜視図である。また、図3は、パチンコ遊技機の分解斜視図である。
<Structure of pachinko machine>
Next, the structure of the pachinko gaming machine in this embodiment will be explained with reference to FIGS. 2 and 3. Note that FIG. 2 is a perspective view showing the appearance of the pachinko gaming machine. Further, FIG. 3 is an exploded perspective view of the pachinko gaming machine.

パチンコ遊技機1は、図2及び図3に示すように、本体2と、本体2に対して開閉自在に取り付けられたベースドア3と、ベースドア3に対して開閉自在に取り付けられたガラスドア4とを備える。 As shown in FIGS. 2 and 3, the pachinko gaming machine 1 includes a main body 2, a base door 3 attached to the main body 2 so as to be openable and closable, and a glass door attached to the base door 3 so as to be openable and closable. 4.

[本体]
本体2は、長方形状の開口2aを有する枠状部材で構成される(図3参照)。この本体2は、例えば、木材等の材料により形成される。
[Body]
The main body 2 is composed of a frame member having a rectangular opening 2a (see FIG. 3). This main body 2 is made of a material such as wood, for example.

[ベースドア]
ベースドア3は、本体2の外形形状と略等しい長方形の外形形状を有する板状部材で構成される。ベースドア3は、本体2の前方(パチンコ遊技機1の正面側)に配置されており、ベースドア3を本体2の一方の側辺端部を軸にして回動させることにより、本体2の開口2aが開閉される。ベースドア3には、図3に示すように、四角形状の開口3aが設けられる。この開口3aは、ベースドア3の略中央部から上側の領域に渡って形成され、該領域の大部分を占有する大きさで形成される。
[Base door]
The base door 3 is composed of a plate-like member having a rectangular outer shape that is substantially the same as the outer shape of the main body 2 . The base door 3 is disposed in front of the main body 2 (on the front side of the pachinko machine 1), and by rotating the base door 3 around one side end of the main body 2, the base door 3 can be opened. The opening 2a is opened and closed. As shown in FIG. 3, the base door 3 is provided with a rectangular opening 3a. The opening 3a is formed from a substantially central portion of the base door 3 to an upper region thereof, and has a size that occupies most of the region.

また、ベースドア3には、スピーカ11と、遊技盤12と、表示装置13と、皿ユニット14と、発射装置15と、払出装置16と、基板ユニット17とが取り付けられる。 Furthermore, a speaker 11, a game board 12, a display device 13, a tray unit 14, a firing device 15, a payout device 16, and a board unit 17 are attached to the base door 3.

スピーカ11は、ベースドア3の上部(上端部付近)に配置される。遊技盤12は、ベースドア3の前方(パチンコ遊技機1の正面側)に配置され、ベースドア3の開口3aを覆うように配置される。 The speaker 11 is arranged at the top of the base door 3 (near the top end). The game board 12 is placed in front of the base door 3 (on the front side of the pachinko game machine 1), and is placed so as to cover the opening 3a of the base door 3.

遊技盤12は、光透過性を有する板形状の樹脂部材で構成される。なお、光透過性を有する樹脂としては、例えば、アクリル樹脂、ポリカーボネート樹脂、メタクリル樹脂などを用いることができる。 The game board 12 is made of a plate-shaped resin member that is transparent to light. Note that, as the resin having light transmittance, for example, acrylic resin, polycarbonate resin, methacrylic resin, etc. can be used.

また、遊技盤12の前面(パチンコ遊技機1の正面側の表面)には、発射装置15から発射された遊技球が転動する遊技領域12aが形成される。この遊技領域12aは、ガイドレール41(具体的には後述の図4に示す外レール41a)に囲まれた領域であり、その外周形状は略円状である。さらに、遊技領域12aには、複数の遊技釘(後述の図4参照)が打ちこまれている。なお、遊技盤12(遊技領域12a)の構成については、後述の図4を参照しながら後で詳述する。 Further, on the front surface of the game board 12 (the front surface of the pachinko game machine 1), a game area 12a is formed in which game balls fired from the firing device 15 roll. This game area 12a is an area surrounded by a guide rail 41 (specifically, an outer rail 41a shown in FIG. 4, which will be described later), and has a substantially circular outer circumferential shape. Furthermore, a plurality of game nails (see FIG. 4, which will be described later) are driven into the game area 12a. The configuration of the game board 12 (game area 12a) will be described in detail later with reference to FIG. 4, which will be described later.

表示装置13は、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)に取り付けられる。この表示装置13は、画像を表示する表示領域13aを有する。表示領域13aの大きさは、遊技盤12の表面の全部又は一部の領域を占めるような大きさに設定される。この表示装置13の表示領域13aには、演出用の識別図柄、演出画像、装飾用画像(装飾図柄)などの各種画像が後述する特別図柄の抽選処理の結果にもとづいて表示される。遊技者は、遊技盤12を介して、表示装置13の表示領域13aに表示された各種画像を視認することができる。 The display device 13 is attached to the back side of the game board 12 (the side opposite to the front side of the pachinko game machine 1). This display device 13 has a display area 13a that displays images. The size of the display area 13a is set to a size that occupies all or part of the surface of the game board 12. In the display area 13a of the display device 13, various images such as presentation identification symbols, presentation images, and decorative images (decoration patterns) are displayed based on the results of special symbol lottery processing to be described later. The player can visually recognize various images displayed on the display area 13a of the display device 13 via the game board 12.

なお、本実施形態では、表示装置13としては、液晶表示装置を用いる。しかしながら、本発明はこれに限定されず、表示装置13として、例えば、プラズマディスプレイ、リアプロジェクションディスプレイ、CRT(Cathode Ray Tube)ディスプレイなどの表示機器を適用してもよい。 Note that in this embodiment, a liquid crystal display device is used as the display device 13. However, the present invention is not limited thereto, and display devices such as a plasma display, a rear projection display, and a CRT (Cathode Ray Tube) display may be applied as the display device 13, for example.

また、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)には、スペーサ19が設けられる。このスペーサ19は、遊技盤12の背面(パチンコ遊技機1の背面側の表面)と表示装置13の前面(パチンコ遊技機1の正面側の表面)との間に設けられ、遊技盤12の遊技領域12aを転動する遊技球の流路となる空間を形成する。スペーサ19は、光透過性を有する材料で形成される。なお、本発明はこれに限定されず、スペーサ19は、例えば、一部が光透過性を有する材料で形成されていてもよいし、光透過性を有さない材料で形成されていてもよい。 Further, a spacer 19 is provided on the back side of the game board 12 (the side opposite to the front side of the pachinko game machine 1). This spacer 19 is provided between the back surface of the game board 12 (the surface on the back side of the pachinko game machine 1) and the front surface of the display device 13 (the surface on the front side of the pachinko game machine 1), and is A space is formed that becomes a flow path for game balls rolling in the area 12a. The spacer 19 is made of a light-transmitting material. Note that the present invention is not limited to this, and the spacer 19 may be partially formed of a material that has optical transparency, or may be formed of a material that does not have optical transparency, for example. .

皿ユニット14は、遊技盤12の下方に配置される。この皿ユニット14は、上皿21と、その下方に配置された下皿22とを有する。上皿21及び下皿22には、図2に示すように、遊技球の貸し出し、遊技球の払出し(賞球)を行うための払出口21a及び払出口22aがそれぞれ形成される。所定の払出条件が成立した場合には、払出口21a及び払出口22aから遊技球が排出されて、それぞれ、上皿21及び下皿22に貯留される。また、上皿21に貯留された遊技球は、発射装置15によって遊技領域12aに発射される。 The plate unit 14 is arranged below the game board 12. This plate unit 14 has an upper plate 21 and a lower plate 22 arranged below the upper plate 21. As shown in FIG. 2, the upper tray 21 and the lower tray 22 are provided with a payout port 21a and a payout port 22a, respectively, for lending game balls and paying out game balls (prize balls). When predetermined payout conditions are met, game balls are ejected from the payout port 21a and the payout port 22a, and stored in the upper tray 21 and lower tray 22, respectively. Further, the game balls stored in the upper tray 21 are fired into the game area 12a by the firing device 15.

また、皿ユニット14には、演出ボタン23が設けられる。この演出ボタン23は、上皿21上に取り付けられる。また、演出ボタン23の周縁には、ダイヤル操作部(ジョグダイヤル)24が演出ボタン23に対して回転可能に取り付けられる。本実施形態のパチンコ遊技機1は、演出ボタン23及び/又はダイヤル操作部24を用いて行う所定の演出機能を有し、所定の演出を行う場合には、表示装置13の表示領域13aに、演出ボタン23及び/又はダイヤル操作部24の操作を促す画像が表示される。 Further, the dish unit 14 is provided with a production button 23. This effect button 23 is attached on the upper plate 21. Further, a dial operation section (jog dial) 24 is attached to the periphery of the production button 23 so as to be rotatable with respect to the production button 23. The pachinko game machine 1 of the present embodiment has a predetermined performance function that is performed using the performance button 23 and/or the dial operation section 24, and when performing a predetermined performance, the display area 13a of the display device 13 displays, An image prompting the user to operate the production button 23 and/or the dial operation section 24 is displayed.

発射装置15は、ベースドア3の前面において、右下の領域(右下角部付近)に配置される。この発射装置15は、遊技者によって操作可能な発射ハンドル25と、皿ユニット14の右下部に係合するパネル体26とを備える。発射ハンドル25は、パネル体26の前面側に配置され、パネル体26に回動可能に支持される。 The firing device 15 is arranged in the lower right area (near the lower right corner) on the front surface of the base door 3. This firing device 15 includes a firing handle 25 that can be operated by a player, and a panel body 26 that engages with the lower right portion of the dish unit 14. The firing handle 25 is arranged on the front side of the panel body 26 and is rotatably supported by the panel body 26.

なお、図2及び図3には示さないが、パネル体26の背面側には、遊技球の発射動作を制御するソレノイドアクチュエータ(駆動装置)が設けられる。また、図2及び図3には示さないが、発射ハンドル25の周縁部には、タッチセンサが設けられ、発射ハンドル25の内部には、発射ボリュームが設けられる。発射ボリュームは、発射ハンドル25の回動量に応じて抵抗値を変化させ、ソレノイドアクチュエータに供給する電力を変化させる。 Although not shown in FIGS. 2 and 3, a solenoid actuator (drive device) for controlling the firing operation of the game ball is provided on the back side of the panel body 26. Although not shown in FIGS. 2 and 3, a touch sensor is provided on the peripheral edge of the firing handle 25, and a firing volume is provided inside the firing handle 25. The firing volume changes the resistance value according to the amount of rotation of the firing handle 25, and changes the electric power supplied to the solenoid actuator.

本実施形態のパチンコ遊技機1では、遊技者の手が発射ハンドル25のタッチセンサに接触すると、タッチセンサは検知信号を出力する。これにより、遊技者が発射ハンドル25を握持したことが検知され、ソレノイドアクチュエータによる遊技球の発射が可能になる。そして、遊技者が発射ハンドル25を把持して時計回り(遊技者側から見て右回り)の方向へ回動操作すると、発射ハンドル25の回動角度に応じて発射ボリュームの抵抗値が変化し、その抵抗値に対応する電力がソレノイドアクチュエータに供給される。その結果、上皿21に貯留された遊技球が順次発射され、発射された遊技球は、ガイドレール41(後述の図4参照)に案内されて遊技盤12の遊技領域12aへ放出される。 In the pachinko game machine 1 of this embodiment, when the player's hand comes into contact with the touch sensor of the firing handle 25, the touch sensor outputs a detection signal. Thereby, it is detected that the player has grasped the firing handle 25, and the solenoid actuator can fire the game ball. When the player grasps the firing handle 25 and rotates it clockwise (clockwise when viewed from the player's side), the resistance value of the firing volume changes according to the rotation angle of the firing handle 25. , power corresponding to the resistance value is supplied to the solenoid actuator. As a result, the game balls stored in the upper tray 21 are sequentially fired, and the fired game balls are guided by the guide rail 41 (see FIG. 4, which will be described later) and are released into the game area 12a of the game board 12.

また、図2及び図3には示さないが、発射ハンドル25の側部には、発射停止ボタンが設けられる。発射停止ボタンは、ソレノイドアクチュエータによる遊技球の発射を停止させるために設けられたボタンである。遊技者が発射停止ボタンを押下すると、発射ハンドル25を把持して回動させた状態であっても、遊技球の発射が停止される。 Although not shown in FIGS. 2 and 3, a firing stop button is provided on the side of the firing handle 25. The firing stop button is a button provided to stop the solenoid actuator from firing the game ball. When the player presses the firing stop button, firing of the game ball is stopped even if the firing handle 25 is gripped and rotated.

払出装置16及び基板ユニット17は、ベースドア3の背面側に配置される。払出装置16には、貯留ユニット(不図示)から遊技球が供給される。払出装置16は、貯留ユニットから供給された遊技球の中から、払出条件の成立に基づいて、所定個数の遊技球を上皿21又は下皿22に払い出す。基板ユニット17は、各種制御基板を有する。各種制御基板には、後述する主制御回路70や副制御回路200などが設けられる(後述の図5参照)。 The dispensing device 16 and the board unit 17 are arranged on the back side of the base door 3. Game balls are supplied to the payout device 16 from a storage unit (not shown). The payout device 16 pays out a predetermined number of game balls from among the game balls supplied from the storage unit to the upper tray 21 or the lower tray 22 based on the establishment of the payout condition. The board unit 17 includes various control boards. The various control boards are provided with a main control circuit 70, a sub-control circuit 200, etc., which will be described later (see FIG. 5, which will be described later).

[ガラスドア]
ガラスドア4は、表面が略四角形状の板状部材で構成される。また、ガラスドア4は、遊技盤12の前面側に配置され、遊技盤12を覆う大きさを有する。このガラスドア4の前面において、スピーカ11と対向する上部領域には、スピーカカバー29が設けられる。
[Glass door]
The glass door 4 is composed of a plate-like member having a substantially rectangular surface. Further, the glass door 4 is arranged on the front side of the game board 12 and has a size that covers the game board 12. On the front surface of the glass door 4, a speaker cover 29 is provided in an upper region facing the speaker 11.

また、ガラスドア4の中央部において、遊技盤12の遊技領域12aと対向する領域には、少なくとも遊技領域12aを露出させるような大きさの開口4aが形成される。ガラスドア4の開口4aは、光透過性を有する保護ガラス28が取り付けられ、これにより、開口4aが塞がれる。したがって、ガラスドア4をベースドア3に対して閉じると、保護ガラス28は、遊技盤12の少なくとも遊技領域12aに対面するように配置される。 Furthermore, in the center of the glass door 4, an opening 4a having a size that exposes at least the game area 12a is formed in an area facing the game area 12a of the game board 12. A light-transmitting protective glass 28 is attached to the opening 4a of the glass door 4, thereby closing the opening 4a. Therefore, when the glass door 4 is closed with respect to the base door 3, the protective glass 28 is arranged to face at least the gaming area 12a of the gaming board 12.

[遊技盤]
次に、遊技盤12の構成について、図4を参照して説明する。図4は、遊技盤12の構成を示す正面図である。
[Game board]
Next, the configuration of the game board 12 will be explained with reference to FIG. 4. FIG. 4 is a front view showing the configuration of the game board 12.

遊技盤12の前面には、図4に示すように、ガイドレール41と、球通過検出器43と、第1始動口44と、第2始動口45(始動領域)と、普通電動役物46とが設けられる。また、遊技盤12の前面には、一般入賞口51,52と、第1大入賞口53(可変入賞装置)と、第2大入賞口54(可変入賞装置)と、アウト口55と、複数の遊技釘56とが設けられる。さらに、遊技盤12の前面において、その略中央に配置された表示装置13の表示領域13aの上部には、特別図柄表示装置61と、普通図柄表示装置62と、普通図柄保留表示装置63と、第1特別図柄保留表示装置64と、第2特別図柄保留表示装置65とが設けられる。 As shown in FIG. 4, on the front surface of the game board 12, there are a guide rail 41, a ball passage detector 43, a first starting port 44, a second starting port 45 (starting area), and a normal electric accessory 46. and is provided. In addition, on the front of the game board 12, there are general winning holes 51 and 52, a first big winning hole 53 (variable winning device), a second big winning hole 54 (variable winning device), and an out hole 55. A game nail 56 is provided. Further, on the front surface of the game board 12, above the display area 13a of the display device 13 located approximately in the center, there are a special symbol display device 61, a normal symbol display device 62, a normal symbol reservation display device 63, A first special symbol retention display device 64 and a second special symbol retention display device 65 are provided.

なお、図4には示さないが、遊技盤12の前面には、演出用7セグカウンタも設けられる。演出用7セグカウンタは、二桁の数字や2つの英字を表示可能な表示カウンタで構成される。また、本実施形態では、特別図柄の停止表示の結果が「大当り」である場合に点灯する報知LED(Light Emitting Diode)や、大当り遊技中のラウンド数を表示するラウンド数表示LEDなどを設けてもよい。 Although not shown in FIG. 4, a 7-segment counter for performance is also provided on the front surface of the game board 12. The 7-segment counter for presentation is composed of a display counter that can display two digit numbers or two alphabetical characters. In addition, in this embodiment, a notification LED (Light Emitting Diode) that lights up when the result of the stop display of the special symbol is a "jackpot", a round number display LED that displays the number of rounds during a jackpot game, etc. are provided. Good too.

[遊技領域の各種構成部材]
ガイドレール41は、遊技領域12aを区画する円弧状に延在した外レール41aと、この外レール41aの内側(内周側)に配置された、円弧状に延在した内レール41bとで構成される。遊技領域12aは、外レール41aの内側に形成される。外レール41a及び内レール41bは、遊技者側から見て、遊技領域12aの左側端部付近において互いに対向するように配置され、これにより、外レール41aと内レール41bとの間に、発射装置15によって発射された遊技球を遊技領域12aの上部へ案内するガイド経路41cが形成される。
[Various components of the gaming area]
The guide rail 41 is composed of an outer rail 41a extending in an arc shape that partitions the game area 12a, and an inner rail 41b extending in an arc shape arranged inside (inner circumferential side) of the outer rail 41a. be done. The game area 12a is formed inside the outer rail 41a. The outer rail 41a and the inner rail 41b are arranged to face each other near the left end of the gaming area 12a when viewed from the player side. A guide path 41c is formed to guide the game ball launched by the ball 15 to the upper part of the game area 12a.

また、遊技領域12aの左側上部に位置する内レール41bの先端部には、該内レール41bの先端部と、それと対向する外レール41aの一部とにより、玉放出口41dが形成される。そして、内レール41bの先端部には、玉放出口41dを塞ぐようにして、玉戻り防止片42が設けられる。この玉戻り防止片42は、玉放出口41dから遊技領域12aに放出された遊技球が、再び玉放出口41dを通過してガイド経路41cに進入することを防止する。 Further, a ball discharge opening 41d is formed at the tip of the inner rail 41b located at the upper left side of the gaming area 12a, by the tip of the inner rail 41b and a part of the outer rail 41a facing thereto. A ball return prevention piece 42 is provided at the tip of the inner rail 41b so as to close the ball discharge port 41d. This ball return prevention piece 42 prevents the game ball released from the ball release port 41d into the game area 12a from passing through the ball release port 41d again and entering the guide path 41c.

玉放出口41dから放出された遊技球は、遊技領域12aの上部から下部に向かって流下する。この際、遊技球は、複数の遊技釘56、第1始動口44、第2始動口45等の遊技領域12aに設けられた各種部材に衝突して、その進行方向を変えながら遊技領域12aの上部から下部に向かって流下する。 The game balls released from the ball release port 41d flow down from the top to the bottom of the game area 12a. At this time, the game ball collides with various members provided in the game area 12a, such as the plurality of game nails 56, the first starting port 44, the second starting port 45, etc., and changes the direction of movement of the game ball. Flows down from the top to the bottom.

遊技領域12aの略中央には、表示装置13の表示領域13aが設けられる。この表示領域13aの上端には、障害物13bが設けられる。障害物13bを設けることにより、遊技球は、遊技領域12a内の表示領域13aと重なる領域上を通過しない。 A display area 13a of a display device 13 is provided approximately in the center of the gaming area 12a. An obstacle 13b is provided at the upper end of this display area 13a. By providing the obstacle 13b, the game ball does not pass over the area that overlaps with the display area 13a in the game area 12a.

球通過検出器43は、遊技者側から見て、表示領域13aの右側端部付近に配置される。球通過検出器43には、球通過検出器43を通過する遊技球を検出するための通過球センサ43a(後述の図5参照)が設けられる。また、球通過検出器43を遊技球が通過することにより、「当り」か否かの抽選が行われ、該抽選の結果に基づいて普通図柄の変動表示が開始される。 The ball passage detector 43 is arranged near the right end of the display area 13a when viewed from the player side. The ball passing detector 43 is provided with a passing ball sensor 43a (see FIG. 5 described below) for detecting a game ball passing through the ball passing detector 43. Further, when the game ball passes through the ball passage detector 43, a lottery is performed to determine whether or not it is a "win", and a variable display of normal symbols is started based on the result of the lottery.

第1始動口44は、表示領域13aの下方に配置され、第2始動口45は、第1始動口44の下方に配置される。第1始動口44及び第2始動口45は、遊技球を受け入れ可能な部材で構成される。以下、遊技球が第1始動口44又は第2始動口45に入ること又は通過することを「入賞」という。そして、遊技球が第1始動口44又は第2始動口45に入賞すると、第1所定数(本実施形態では3個)の遊技球が払い出される。また、第1始動口44に遊技球が入球することにより、「大当り」及び「小当り」のいずれかであるか否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。さらに、第2始動口45に遊技球が入球することにより、「大当り」か否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。 The first starting port 44 is arranged below the display area 13a, and the second starting port 45 is arranged below the first starting port 44. The first starting port 44 and the second starting port 45 are made of a member capable of receiving game balls. Hereinafter, the game ball entering or passing through the first starting port 44 or the second starting port 45 will be referred to as "winning". Then, when a game ball enters the first starting hole 44 or the second starting hole 45, a first predetermined number (three in this embodiment) of game balls are paid out. In addition, when a game ball enters the first starting port 44, a lottery is held to determine whether it is a "big hit" or a "small hit", and the special symbols change based on the result of the lottery. Display starts. Further, when a game ball enters the second starting port 45, a lottery is performed to determine whether or not it is a "jackpot", and a variable display of special symbols is started based on the result of the lottery.

第1始動口44には、第1始動口44に入賞した遊技球を検出するための第1始動口入賞球センサ44a(後述の図5参照)が設けられる。また、第2始動口45には、第2始動口45に入賞した遊技球を検出するための第2始動口入賞球センサ45a(後述の図5参照)が設けられる。なお、第1始動口44及び第2始動口45に入賞した遊技球は、遊技盤12に設けられた回収口(不図示)を通過して遊技球の回収部(不図示)に搬送される。 The first starting port 44 is provided with a first starting port winning ball sensor 44a (see FIG. 5, which will be described later) for detecting a game ball that has won in the first starting port 44. Further, the second starting opening 45 is provided with a second starting opening winning ball sensor 45a (see FIG. 5, which will be described later) for detecting the winning game ball in the second starting opening 45. Note that the game balls that have entered the first starting port 44 and the second starting port 45 pass through a collection port (not shown) provided on the game board 12 and are transported to a game ball collection section (not shown). .

普通電動役物46は、第2始動口45に設けられる。普通電動役物46は、第2始動口45の両側に回動可能に取り付けられた一対の羽根部材と、一対の羽根部材を駆動させる普通電動役物ソレノイド46a(後述の図5参照)とを有する。この普通電動役物46は、普通電動役物ソレノイド46aにより駆動され、一対の羽根部材を拡げて第2始動口45に遊技球を入賞し易くする開放状態、及び、一対の羽根部材を閉じて第2始動口45に遊技球を入賞不可能にする閉鎖状態の一方の状態を発生させる。なお、本実施形態では、普通電動役物46が閉鎖状態である場合、一対の羽根部材の開口形態を、入賞不可能にする形態でなく、遊技球の入賞が困難になるような形態にしてもよい。 A normal electric accessory 46 is provided at the second starting port 45. The normal electric accessory 46 includes a pair of blade members rotatably attached to both sides of the second starting port 45, and a normal electric accessory solenoid 46a (see FIG. 5 described later) that drives the pair of blade members. have This normal electric accessory 46 is driven by a normal electric accessory solenoid 46a, and has an open state in which the pair of blade members is expanded to make it easier to enter the game ball into the second starting port 45, and a closed state in which the pair of blade members is closed. One state of a closed state is generated in the second starting port 45, which makes it impossible to win a game ball. In addition, in this embodiment, when the normal electric accessory 46 is in the closed state, the opening form of the pair of blade members is not a form that makes it impossible to win a prize, but a form that makes it difficult to win a game ball. Good too.

一般入賞口51は、遊技者側から見て、遊技領域12aの左下部付近に配置される。また、一般入賞口52は、球通過検出器43の下方に配置され、且つ、遊技者側から見て、遊技領域12aの右下部付近に配置される。一般入賞口51及び一般入賞口52は、遊技球を受け入れ可能な部材で構成される。以下では、遊技球が一般入賞口51又は一般入賞口52に入ること又は通過することもまた、「入賞」という。一般入賞口51又は一般入賞口52に遊技球が入賞すると、第2所定数(本実施形態では10個)の遊技球が払い出される。 The general winning hole 51 is arranged near the lower left of the gaming area 12a when viewed from the player side. Further, the general winning hole 52 is arranged below the ball passage detector 43 and near the lower right corner of the gaming area 12a when viewed from the player side. The general winning hole 51 and the general winning hole 52 are made of a member capable of receiving game balls. Hereinafter, entering or passing the game ball into the general winning hole 51 or the general winning hole 52 will also be referred to as "winning." When a game ball enters the general winning hole 51 or the general winning hole 52, a second predetermined number (10 in this embodiment) of game balls are paid out.

一般入賞口51には、一般入賞口51に入賞した遊技球を検出するための一般入賞球センサ51a(後述の図5参照)が設けられる。また、一般入賞口52には、一般入賞口52に入賞した遊技球を検出するための一般入賞球センサ52a(後述の図5参照)が設けられる。 The general winning hole 51 is provided with a general winning ball sensor 51a (see FIG. 5, which will be described later) for detecting a game ball that has won a prize in the general winning hole 51. Further, the general winning a prize hole 52 is provided with a general winning ball sensor 52a (see FIG. 5 described below) for detecting the game ball that has won in the general winning a prize hole 52.

第1大入賞口53及び第2大入賞口54は、球通過検出器43の下方で、且つ、第1始動口44と一般入賞口52との間に配置される。そして、第1大入賞口53及び第2大入賞口54は、遊技球の流路に沿って上下方向に配置され、第1大入賞口53は、第2大入賞口54の上方に配置される。第1大入賞口53及び第2大入賞口54は、ともに、いわゆるアタッカー式の開閉装置であり、開閉可能なシャッタ53a及び54aと、シャッタを駆動させるソレノイドアクチュエータ(後述の図5中の第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54b)とを有する。 The first big winning hole 53 and the second big winning hole 54 are arranged below the ball passage detector 43 and between the first starting hole 44 and the general winning hole 52. The first big winning hole 53 and the second big winning hole 54 are arranged in the vertical direction along the flow path of the game ball, and the first big winning hole 53 is arranged above the second big winning hole 54. Ru. The first big winning opening 53 and the second big winning opening 54 are both so-called attacker type opening/closing devices, and include shutters 53a and 54a that can be opened and closed, and a solenoid actuator (the first one in FIG. 5 described later) that drives the shutters. It has a big winning opening solenoid 53b and a second big winning opening solenoid 54b).

第1大入賞口53及び第2大入賞口54のそれぞれは、対応するシャッタが開いている状態(開放状態)のときに遊技球を受け入れ、シャッタが閉じている状態(閉鎖状態)のときには遊技球を受け入れない。以下では、遊技球が第1大入賞口53又は第2大入賞口54に入ること又は通過することもまた、「入賞」という。第1大入賞口53に遊技球が入賞すると、第3所定数球(本実施形態では10個)の遊技球が払い出される。一方、第2大入賞口54に遊技球が入賞すると、第4所定数球(本実施形態では15個)の遊技球が払い出される。 Each of the first big winning hole 53 and the second big winning hole 54 receives a game ball when the corresponding shutter is open (open state), and receives a game ball when the shutter is closed (closed state). Do not accept the ball. Hereinafter, entering or passing the game ball into the first grand prize opening 53 or the second grand prize opening 54 will also be referred to as "winning." When a game ball enters the first big prize opening 53, a third predetermined number of game balls (10 in this embodiment) are paid out. On the other hand, when a game ball enters the second big prize opening 54, a fourth predetermined number of game balls (15 in this embodiment) are paid out.

また、第1大入賞口53には、第1大入賞口53に入賞した遊技球を計数するためのカウントセンサ53c(後述の図5参照)が設けられる。さらに、第2大入賞口54には、第2大入賞口54に入賞した遊技球を計数するためのカウントセンサ54c(後述の図5参照)が設けられる。 In addition, the first grand prize opening 53 is provided with a count sensor 53c (see FIG. 5, which will be described later) for counting the game balls that have entered the first grand prize opening 53. Further, the second grand prize opening 54 is provided with a count sensor 54c (see FIG. 5, which will be described later) for counting the game balls that have entered the second grand prize opening 54.

アウト口55は、遊技領域12aの最下部に設けられる。このアウト口55は、第1始動口44、第2始動口45、一般入賞口51、一般入賞口52、第1大入賞口53及び第2大入賞口54のいずれにも入賞しなかった遊技球を受け入れる。 The out port 55 is provided at the bottom of the gaming area 12a. This out port 55 is used for games that did not win in any of the first starting port 44, second starting port 45, general winning port 51, general winning port 52, first grand winning port 53, and second grand winning port 54. Accept the ball.

本実施形態の遊技領域12aにおける各種構成部材の配置を図4に示すような配置にすると、遊技者により遊技領域12aの右側の領域に遊技球が打ち込まれた場合(右打ちされた場合)、遊技釘56等により遊技球が第2始動口45に誘導される。この場合、第1始動口44に入賞する可能性はほとんどなくなる。なお、本実施形態では、後述するように、第2始動口45に入賞した方が、第1始動口44に入賞した場合より、遊技者にとって有利な「大当り」の抽選を受け易くなる。それゆえ、第2始動口45への入賞が比較的容易になる後述の「時短遊技状態」では、右打ちを行うことにより、第1始動口44への入賞の可能性(遊技者にとって不利な遊技状態となる可能性)を低くすることができる。 When the various constituent members in the gaming area 12a of this embodiment are arranged as shown in FIG. The game ball is guided to the second starting port 45 by the game nail 56 and the like. In this case, there is almost no possibility of winning in the first starting slot 44. In addition, in this embodiment, as will be described later, it is easier for the player to receive a "jackpot" lottery which is advantageous for the player if he wins the prize in the second starting hole 45 than if he wins in the first starting hole 44. Therefore, in the later-described "time-saving gaming state" in which it is relatively easy to win a prize in the second starting hole 45, by hitting right, the possibility of winning in the first starting hole 44 (which is disadvantageous for the player) The possibility of entering a gaming state can be lowered.

[特別図柄表示装置]
特別図柄表示装置61は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。
[Special symbol display device]
The special symbol display device 61 is arranged approximately at the upper center of the display area 13a of the display device 13, as shown in FIG.

特別図柄表示装置61は特別図柄ゲームにおいて、特別図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、特別図柄を数字や記号等からなる図柄で表示する装置により特別図柄表示装置61を構成する。なお、本発明はこれに限定されず、特別図柄表示装置61を、例えば、複数のLEDにより構成してもよい。この場合には、複数のLEDの点灯・消灯によって構成される表示パターンを特別図柄として表す。 The special symbol display device 61 is a display device that variably displays special symbols (variable display and stop display) in the special symbol game. In this embodiment, as shown in FIG. 4, a special symbol display device 61 is configured by a device that displays special symbols as symbols consisting of numbers, symbols, and the like. Note that the present invention is not limited to this, and the special symbol display device 61 may be composed of, for example, a plurality of LEDs. In this case, a display pattern formed by turning on and off a plurality of LEDs is represented as a special symbol.

特別図柄表示装置61は、遊技球が第1始動口44又は第2始動口45に入賞したこと(特別図柄始動入賞)を契機に、特別図柄(識別情報)の変動表示を行う。そして、特別図柄表示装置61は、所定時間、特別図柄の変動表示を行った後、特別図柄の停止表示を行う。以下では、遊技球が第1始動口44に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第1特別図柄という。また、遊技球が第2始動口45に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第2特別図柄という。 The special symbol display device 61 displays a special symbol (identification information) in a variable manner when a game ball enters the first starting hole 44 or the second starting hole 45 (special symbol starting winning). Then, the special symbol display device 61 displays the special symbols in a variable manner for a predetermined period of time, and then displays the special symbols in a stopped state. Hereinafter, the special symbol that is variably displayed on the special symbol display device 61 when the game ball enters the first starting hole 44 will be referred to as a first special symbol. Further, when the game ball enters the second starting hole 45, the special symbol that is variably displayed on the special symbol display device 61 is referred to as a second special symbol.

特別図柄表示装置61において、停止表示された第1特別図柄又は第2特別図柄が特定の態様(「大当り」の態様)である場合には、遊技状態が、通常遊技状態から遊技者に有利な状態である大当り遊技状態に移行する。すなわち、特別図柄表示装置61において、第1特別図柄又は第2特別図柄が大当り遊技状態に移行する態様で停止表示されることが、「大当り」である。 In the special symbol display device 61, when the first special symbol or the second special symbol that is stopped and displayed is in a specific mode (“jackpot” mode), the gaming state changes from the normal gaming state to the one advantageous to the player. The state shifts to a jackpot gaming state. That is, in the special symbol display device 61, the first special symbol or the second special symbol is stopped and displayed in a manner that transitions to a jackpot game state, which is a "jackpot".

大当り遊技状態では、第1大入賞口53又は第2大入賞口54が開放状態になる。具体的には、本実施形態では、遊技球が第1始動口44に入賞し、特別図柄表示装置61において第1特別図柄が特定の態様で停止表示された場合には、第1大入賞口53が開放状態となる。一方、遊技球が第2始動口45に入賞し、特別図柄表示装置61において第2特別図柄が特定の態様で停止表示された場合には、第2大入賞口54が開放状態となる。 In the jackpot game state, the first big winning hole 53 or the second big winning hole 54 is in an open state. Specifically, in this embodiment, when a game ball enters the first starting hole 44 and the first special symbol is stopped and displayed in a specific manner on the special symbol display device 61, the first big winning hole is opened. 53 is in an open state. On the other hand, when the game ball enters the second starting opening 45 and the second special symbol is stopped and displayed in a specific manner on the special symbol display device 61, the second big winning opening 54 becomes open.

各大入賞口の開放状態は、遊技球が所定個数入賞するまで、又は、一定期間(例えば30sec)が経過するまで維持される。そして、各大入賞口の開放状態の経過期間が、このいずれかの条件を満たすと、開放状態であった大入賞口が閉鎖状態になる。 The open state of each grand prize opening is maintained until a predetermined number of game balls are won or until a certain period of time (for example, 30 seconds) has elapsed. Then, when the elapsed period of the open state of each big winning hole satisfies any of these conditions, the big winning hole that was in the open state becomes a closed state.

以下では、第1大入賞口53又は第2大入賞口54が遊技球を受け入れやすい状態(開放状態)となっている遊技をラウンドゲームという。ラウンドゲーム間は、大入賞口が閉鎖状態となる。また、ラウンドゲームは、1ラウンド、2ラウンド等のラウンド数として計数される。例えば、1回目のラウンドゲームを第1ラウンド、2回目のラウンドゲームを第2ラウンドと称する。 Hereinafter, a game in which the first grand prize opening 53 or the second grand prize opening 54 is in a state (open state) in which it is easy to accept game balls will be referred to as a round game. The grand prize opening will be closed between round games. Further, a round game is counted as the number of rounds such as 1 round, 2 rounds, etc. For example, the first round game is called the first round, and the second round game is called the second round.

なお、特別図柄表示装置61において、停止表示された特別図柄が特定の態様以外の態様(「ハズレ」の態様)である場合には、転落抽選に当選した場合を除き遊技状態は移行しない。すなわち、特別図柄ゲームは、特別図柄表示装置61により、特別図柄が変動表示され、その後、特別図柄が停止表示され、その結果によって遊技状態が移行又は維持されるゲームである。 In addition, in the special symbol display device 61, when the special symbol that is stopped and displayed is in a mode other than the specific mode (a "losing" mode), the game state does not change unless the player wins the falling lottery. That is, the special symbol game is a game in which the special symbol is displayed in a variable manner by the special symbol display device 61, and then the special symbol is stopped and displayed, and the gaming state is shifted or maintained depending on the result.

また、本実施形態のパチンコ遊技機1では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第1始動口44に入賞した場合、該入賞に対応する第1特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第1特別図柄の変動表示が開始される。本実施形態では、保留される第1特別図柄の可変表示の数(いわゆる、「保留個数(保留球の個数)」)を、最大4回(個)に規定する。 In addition, in the pachinko game machine 1 of the present embodiment, when the game ball enters the first starting hole 44 during the variable display of the first special symbol or the second special symbol, the first special symbol corresponding to the winning is variable. Display (holding ball) is held. Then, when the first special symbol or the second special symbol currently being displayed in a variable manner is stopped and displayed, the variable display of the suspended first special symbol is started. In this embodiment, the number of variable displays of the first special symbol to be reserved (so-called "number of reserved symbols (number of reserved balls)") is defined as a maximum of four times (pieces).

さらに、本実施形態では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第2始動口45に入賞した場合、該入賞に対応する第2特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第2特別図柄の変動表示が開始される。本実施形態では、保留される第2特別図柄の可変表示の数(保留個数)を、最大4回(個)に規定する。したがって、本実施形態では、特別図柄の可変表示の保留個数は、合わせて最大8個となる。 Furthermore, in this embodiment, if a game ball enters the second starting hole 45 during the variable display of the first special symbol or the second special symbol, the variable display of the second special symbol corresponding to the winning (holding ball) will be put on hold. Then, when the first special symbol or the second special symbol that is currently being displayed in a variable manner is stopped and displayed, the variable display of the second special symbol that has been on hold is started. In this embodiment, the number of variable displays of the second special symbols to be suspended (the number of suspended symbols) is defined as a maximum of four times (pieces). Therefore, in this embodiment, the maximum number of reserved special symbols for variable display is 8 in total.

また、本実施形態では、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、一方の特別図柄の変動表示を、他方の特別図柄の変動表示よりも優先的に実行する。なお、本発明はこれに限定されず、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、保留された順番に特別図柄の変動表示を実行するようにしてもよい。 In addition, in this embodiment, when the reserved balls of the first special symbol and the reserved balls of the second special symbol are mixed, the variable display of one special symbol is performed with priority over the variable display of the other special symbol. . Note that the present invention is not limited to this, and when the reserved balls of the first special symbol and the reserved balls of the second special symbol are mixed, a variable display of the special symbols may be executed in the order in which they are reserved.

[普通図柄表示装置]
普通図柄表示装置62は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄表示装置62は、遊技者側から見て、特別図柄表示装置61の右側に配置される。
[Normal symbol display device]
The normal symbol display device 62 is arranged approximately at the upper center of the display area 13a of the display device 13, as shown in FIG. In this embodiment, the normal symbol display device 62 is arranged on the right side of the special symbol display device 61 when viewed from the player side.

普通図柄表示装置62は、普通図柄ゲームにおいて、普通図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、普通図柄表示装置62を、上下方向に配列された2つのLED(普通図柄表示LED)により構成する。そして、普通図柄表示装置62では、各普通図柄表示LEDの点灯・消灯によって構成される表示パターンを普通図柄として表す。 The normal symbol display device 62 is a display device that variably displays normal symbols (variable display and static display) in the normal symbol game. In this embodiment, as shown in FIG. 4, the normal symbol display device 62 is constituted by two LEDs (normal symbol display LEDs) arranged in the vertical direction. In the normal symbol display device 62, a display pattern constituted by lighting and extinguishing of each normal symbol display LED is expressed as a normal symbol.

普通図柄表示装置62は、遊技球が球通過検出器43を通過したことを契機に、2つの普通図柄表示LEDを交互に点灯・消灯して、普通図柄の変動表示を行う。そして、普通図柄表示装置62は、所定時間、普通図柄の変動表示を行った後、普通図柄の停止表示を行う。 The normal symbol display device 62 alternately turns on and off two normal symbol display LEDs, triggered by the game ball passing through the ball passage detector 43, to perform a variable display of the normal symbol. Then, the normal symbol display device 62 displays the normal symbols in a variable manner for a predetermined period of time, and then displays the normal symbols in a stopped state.

普通図柄表示装置62において、停止表示された普通図柄が所定の態様(「当り」の態様)である場合には、普通電動役物46が所定の期間だけ閉鎖状態から開放状態になる。一方、停止表示された普通図柄が所定の態様以外の態様(「ハズレ」の態様)である場合には、普通電動役物46は閉鎖状態を維持する。すなわち、普通図柄ゲームは、普通図柄表示装置62により、普通図柄が変動表示されて、その後、普通図柄が停止表示され、その結果に応じて普通電動役物46が動作するゲームである。 In the normal symbol display device 62, when the stopped and displayed normal symbol is in a predetermined mode (a "winning" mode), the normal electric accessory 46 changes from the closed state to the open state for a predetermined period. On the other hand, when the stopped and displayed normal symbol is in a mode other than the predetermined mode (a "loss" mode), the normal electric accessory 46 maintains the closed state. That is, the normal symbol game is a game in which the normal symbol is displayed in a variable manner by the normal symbol display device 62, then the normal symbol is stopped and displayed, and the normal electric accessory 46 is operated according to the result.

なお、普通図柄の変動表示中に遊技球が球通過検出器43を通過した場合には、普通図柄の可変表示が保留される。そして、現在、変動表示中の普通図柄が停止表示されると、保留されていた普通図柄の変動表示が開始される。本実施形態では、保留される普通図柄の可変表示の数(すなわち、「保留個数」)を、最大4回(個)に規定する。 In addition, when the game ball passes the ball passage detector 43 during the variable display of the normal symbols, the variable display of the normal symbols is suspended. Then, when the normal symbol currently being displayed in a variable manner is stopped and displayed, the variable display of the suspended normal symbol is started. In this embodiment, the number of variable displays of normal symbols to be held (ie, the "number of pending items") is defined as a maximum of four times (pieces).

[普通図柄保留表示装置]
普通図柄保留表示装置63は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄保留表示装置63は、特別図柄表示装置61及び普通図柄表示装置62の下方に配置される。
[Normal symbol retention display device]
As shown in FIG. 4, the normal symbol holding display device 63 is arranged approximately at the upper center of the display area 13a of the display device 13. In this embodiment, the normal symbol holding display device 63 is arranged below the special symbol display device 61 and the normal symbol display device 62.

普通図柄保留表示装置63は、普通図柄の可変表示の保留個数を表示する装置である。本実施形態では、図4に示すように、普通図柄保留表示装置63を、左右方向に配列された4つのLED(普通図柄保留表示LED)により構成する。そして、普通図柄保留表示装置63では、各普通図柄保留表示LEDの点灯・消灯により、普通図柄の可変表示の保留個数を表示する。 The normal symbol reservation display device 63 is a device that displays the number of reserved symbols in a variable display of normal symbols. In this embodiment, as shown in FIG. 4, the normal symbol reservation display device 63 is constituted by four LEDs (normal symbol reservation display LEDs) arranged in the left and right direction. Then, the normal symbol reservation display device 63 displays the number of pending symbols in the variable display of normal symbols by lighting and extinguishing each of the normal symbol reservation display LEDs.

具体的には、普通図柄の可変表示の保留個数が1個である場合、遊技者側から見て、最も左側に位置する普通図柄保留表示LED(左から1つ目の普通図柄保留表示LED)が点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が2個の場合には、左から1つ目及び2つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が3個の場合は、左から1つ目~3つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。そして、普通図柄の可変表示の保留個数が4個の場合には、全ての普通図柄保留表示LEDが点灯する。 Specifically, when the number of pending symbols in the variable display of normal symbols is one, the normal symbol pending display LED located on the leftmost side when viewed from the player side (the first normal symbol pending display LED from the left) lights up, and other normal symbol pending display LEDs go out. When the number of pending normal symbols in the variable display is two, the first and second normal symbol pending display LEDs from the left are lit, and the other normal symbol pending display LEDs are turned off. When the number of pending normal symbols in the variable display is three, the first to third normal symbol pending display LEDs from the left are lit, and the other normal symbol pending display LEDs are turned off. When the number of pending variable displays of normal symbols is 4, all the normal symbol pending display LEDs are lit.

[第1特別図柄保留表示装置]
第1特別図柄保留表示装置64は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、特別図柄表示装置61の左側に配置される。
[First special symbol holding display device]
As shown in FIG. 4, the first special symbol holding display device 64 is arranged on the left side of the special symbol display device 61 in the upper part of the display area 13a of the display device 13 when viewed from the player side.

第1特別図柄保留表示装置64は、保留されている第1特別図柄の可変表示(第1特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第1特別図柄保留表示装置64は、第1特別図柄保留個数表示部64aと、第1特別図柄保留情報表示部64bとで構成される。そして、第1特別図柄保留情報表示部64bは、特別図柄表示装置61の左側に配置され、第1特別図柄保留個数表示部64aは、第1特別図柄保留情報表示部64bの左側に配置される。 The first special symbol reservation display device 64 is a device that displays information regarding the variable display of the reserved first special symbol (the reserved ball of the first special symbol). In this embodiment, as shown in FIG. 4, the first special symbol reservation display device 64 includes a first special symbol reservation number display section 64a and a first special symbol reservation information display section 64b. The first special symbol reservation information display section 64b is arranged on the left side of the special symbol display device 61, and the first special symbol reservation number display section 64a is arranged on the left side of the first special symbol reservation information display section 64b. .

第1特別図柄保留個数表示部64aは、左右方向に配列された4つのLED(第1特別図柄保留表示LED)を有する。なお、第1特別図柄保留個数表示部64aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第1特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第1特別図柄保留表示LEDから保留個数目までの第1特別図柄保留表示LEDが点灯する。 The first special symbol reservation number display section 64a has four LEDs (first special symbol reservation display LEDs) arranged in the left-right direction. The display mode of the first special symbol reservation number display section 64a is the same as the display mode of the normal symbol reservation display device 63. That is, when the variable display of the first special symbol is suspended, the first special symbol suspension display LED from the first special symbol suspension display LED located on the leftmost side to the number of pending symbols when viewed from the player side lights up.

また、第1特別図柄保留情報表示部64bは、第1特別図柄の保留球に関する情報を表示する。例えば、第1特別図柄保留情報表示部64bは、次に変動表示させる第1特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第1特別図柄保留表示装置64の構成は、図4に示す例に限定されず、少なくとも第1特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 Further, the first special symbol reservation information display section 64b displays information regarding the reservation ball of the first special symbol. For example, the first special symbol reservation information display section 64b displays information (identification information) regarding the reserved ball of the first special symbol to be displayed in a variable manner next with a symbol consisting of numbers, symbols, etc. The configuration of the first special symbol reservation display device 64 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the variable display number of reservations of the first special symbol. .

[第2特別図柄保留表示装置]
第2特別図柄保留表示装置65は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、普通図柄表示装置62の右側に配置される。
[Second special symbol holding display device]
As shown in FIG. 4, the second special symbol reservation display device 65 is arranged on the right side of the normal symbol display device 62 at the upper part of the display area 13a of the display device 13 when viewed from the player side.

第2特別図柄保留表示装置65は、保留されている第2特別図柄の可変表示(第2特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第2特別図柄保留表示装置65は、第2特別図柄保留個数表示部65aと、第2特別図柄保留情報表示部65bとで構成される。そして、第2特別図柄保留情報表示部65bは、普通図柄表示装置62の右側に配置され、第2特別図柄保留個数表示部65aは、第2特別図柄保留情報表示部65bの右側に配置される。 The second special symbol reservation display device 65 is a device that displays information regarding the variable display of the reserved second special symbol (the reserved ball of the second special symbol). In this embodiment, as shown in FIG. 4, the second special symbol reservation display device 65 includes a second special symbol reservation number display section 65a and a second special symbol reservation information display section 65b. The second special symbol reservation information display section 65b is arranged on the right side of the normal symbol display device 62, and the second special symbol reservation number display section 65a is arranged on the right side of the second special symbol reservation information display section 65b. .

第2特別図柄保留個数表示部65aは、左右方向に配列された4つのLED(第2特別図柄保留表示LED)を有する。なお、第2特別図柄保留個数表示部65aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第2特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第2特別図柄保留表示LEDから保留個数目までの第2特別図柄保留表示LEDが点灯する。 The second special symbol reservation number display section 65a has four LEDs (second special symbol reservation display LEDs) arranged in the left-right direction. The display mode of the second special symbol reservation number display section 65a is the same as the display mode of the normal symbol reservation display device 63. That is, when the variable display of the second special symbol is suspended, the second special symbol suspension display LED from the second special symbol suspension display LED located on the leftmost side to the number of pending symbols when viewed from the player side lights up.

また、第2特別図柄保留情報表示部65bは、第2特別図柄の保留球に関する情報を表示する。例えば、第2特別図柄保留情報表示部65bは、次に変動表示させる第2特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第2特別図柄保留表示装置65の構成は、図4に示す例に限定されず、少なくとも第2特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 Further, the second special symbol reservation information display section 65b displays information regarding the reservation ball of the second special symbol. For example, the second special symbol reservation information display section 65b displays information (identification information) regarding the reserved ball of the second special symbol to be displayed in a variable manner next time in a symbol consisting of numbers, symbols, etc. The configuration of the second special symbol reservation display device 65 is not limited to the example shown in FIG. 4, and can be arbitrarily configured as long as it can display at least the variable display number of reservations of the second special symbol. .

[表示装置]
表示装置13は、上述のように液晶表示装置で構成され、その表示領域13aにおいて各種画像表示演出を行う。
[Display device]
The display device 13 is composed of a liquid crystal display device as described above, and performs various image display effects in its display area 13a.

具体的には、本実施形態では、特別図柄表示装置61に表示される特別図柄と関連する演出画像が表示領域13aに表示される。この際、例えば、特別図柄表示装置61において特別図柄が変動表示中であるときには、特定の場合を除いて、例えば、1~8までの数字や各種文字などからなる複数の演出用識別図柄(装飾図柄)が表示領域13aに変動表示される。そして、特別図柄表示装置61において特別図柄が停止表示されると、表示領域13aにも、特別図柄に対応する複数の装飾図柄(後述の大当り図柄等)が停止表示される。 Specifically, in this embodiment, an effect image related to the special symbol displayed on the special symbol display device 61 is displayed in the display area 13a. At this time, for example, when the special symbol is being displayed in a variable manner on the special symbol display device 61, a plurality of performance identification symbols (decoration symbols) are displayed in a variable manner in the display area 13a. Then, when the special symbol is stopped and displayed on the special symbol display device 61, a plurality of decorative symbols (such as jackpot symbols to be described later) corresponding to the special symbol are also stopped and displayed in the display area 13a.

そして、特別図柄表示装置61において停止表示された特別図柄が特定の態様である(停止表示の結果が「大当り」である)場合には、「大当り」であることを遊技者に把握させるための演出画像が表示領域13aに表示される。「大当り」であることを遊技者に把握させるための演出としては、例えば、まず、停止表示された複数の装飾図柄が特定の態様(例えば、同一の装飾図柄が所定の方向に沿って並ぶ態様)となり、その後、「大当り」を報知する画像を表示するような演出が挙げられる。 Then, when the special symbol stopped and displayed on the special symbol display device 61 is in a specific form (the result of the stop display is a "jackpot"), a system is installed to make the player understand that it is a "jackpot". The effect image is displayed in the display area 13a. For example, as an effect to make the player understand that it is a "jackpot", first, a plurality of decorative symbols that are stopped and displayed are arranged in a specific manner (for example, a manner in which the same decorative symbols are lined up along a predetermined direction). ), and then an image announcing a "big win" is displayed.

また、本実施形態では、表示装置13の表示領域13aに、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65の表示内容と関連する演出画像が表示される。例えば、表示領域13aには、特別図柄の可変表示の保留個数を報知する保留情報(例えば、保留個数と同じ数の保留用図柄)が表示される。また、例えば、本実施形態のパチンコ遊技機1では、特別図柄の保留球の情報に基づいて先読み演出を行うが、この際の予告報知も表示領域13aに表示される。 Moreover, in this embodiment, the display area 13a of the display device 13 displays an effect image related to the display contents of the first special symbol retention display device 64 and the second special symbol retention display device 65. For example, in the display area 13a, reservation information (for example, the same number of reservation symbols as the number of reservations) that informs the number of reservations in the variable display of special symbols is displayed. Further, for example, in the pachinko game machine 1 of the present embodiment, a pre-read effect is performed based on the information of the reserved balls of the special symbol, and a preview notification at this time is also displayed in the display area 13a.

なお、本実施形態では、普通図柄表示装置62において停止表示された普通図柄が所定の態様であった場合に、その情報を遊技者に把握させる演出画像を表示装置13の表示領域13aに表示させる機能をさらに設けてもよい。 In addition, in this embodiment, when the normal symbols stopped and displayed on the normal symbol display device 62 are in a predetermined mode, an effect image that allows the player to grasp the information is displayed in the display area 13a of the display device 13. Additional functions may be provided.

<パチンコ遊技機が備える回路の構成>
次に、図5を参照しながら、本実施形態のパチンコ遊技機1が備える各種回路の構成について説明する。なお、図5は、パチンコ遊技機1の回路構成を示すブロック図である。
<Configuration of circuit included in pachinko gaming machine>
Next, with reference to FIG. 5, the configurations of various circuits included in the pachinko gaming machine 1 of this embodiment will be explained. Note that FIG. 5 is a block diagram showing the circuit configuration of the pachinko gaming machine 1.

パチンコ遊技機1は、図5に示すように、主に遊技動作の制御を行う主制御回路70と、払出・発射制御回路123と、遊技の進行に応じた演出動作の制御を行う副制御回路200とを有する。 As shown in FIG. 5, the pachinko gaming machine 1 includes a main control circuit 70 that mainly controls game operations, a payout/fire control circuit 123, and a sub-control circuit that controls production operations according to the progress of the game. 200.

[主制御回路]
主制御回路70は、ワンチップマイコン77と、クロック発生回路74と、初期リセット回路75とを備える。なお、上述のように、本実施形態では、第1始動口44又は第2始動口45の入賞時に特別図柄の抽選処理を行うが、この処理は、主制御回路70により制御される。すなわち、主制御回路70は、遊技状態を遊技者にとって有利な状態に移行させるか否かの抽選処理を行う手段(抽選手段)も兼ねる。
[Main control circuit]
The main control circuit 70 includes a one-chip microcomputer 77, a clock generation circuit 74, and an initial reset circuit 75. As described above, in this embodiment, a special symbol lottery process is performed when the first starting port 44 or the second starting port 45 wins, but this process is controlled by the main control circuit 70. That is, the main control circuit 70 also serves as means (lottery means) for performing a lottery process to determine whether or not to shift the gaming state to a state advantageous to the player.

ワンチップマイコン77は、メインCPU(Central Processing Unit)71と、メインROM(Read Only Memory)72と、メインRAM(Random Access Memory)73と、シリアル通信部76とにより構成される。なお、メインCPU71、メインROM72、メインRAM73及びシリアル通信部76は、それぞれ別個に設けられていてもよい。 The one-chip microcomputer 77 includes a main CPU (Central Processing Unit) 71, a main ROM (Read Only Memory) 72, a main RAM (Random Access Memory) 73, and a serial communication section 76. Note that the main CPU 71, main ROM 72, main RAM 73, and serial communication section 76 may be provided separately.

また、本実施形態では、主制御回路70の基板にメインROM72を内蔵する構成を説明するが、本発明はこれに限定されない。例えば、主制御回路70の基板に、メインROM72を搭載したROM基板を接続してもよい。さらに、本実施形態では、主制御回路70内の各種回路は、一体的に形成されていてもよいし、別体として形成されていてもよい。また、メインROM72は、遊技機に設置される構成で無くてもよく、遊技機と通信可能となるような構成であってもよい。 Further, in this embodiment, a configuration will be described in which the main ROM 72 is built into the board of the main control circuit 70, but the present invention is not limited to this. For example, a ROM board on which the main ROM 72 is mounted may be connected to the board of the main control circuit 70. Furthermore, in this embodiment, the various circuits within the main control circuit 70 may be formed integrally or may be formed separately. Further, the main ROM 72 does not need to be installed in the gaming machine, and may be configured to be able to communicate with the gaming machine.

ワンチップマイコン77には、クロック発生回路74及び初期リセット回路75が接続される。メインROM72には、メインCPU71によりパチンコ遊技機1の動作を制御するための各種プログラム(後述の図28~図35参照)や、各種データテーブル(後述の図16~図26参照)等が記憶されている。 A clock generation circuit 74 and an initial reset circuit 75 are connected to the one-chip microcomputer 77 . The main ROM 72 stores various programs (see FIGS. 28 to 35 described later) and various data tables (see FIGS. 16 to 26 described later) for controlling the operation of the pachinko gaming machine 1 by the main CPU 71. ing.

メインCPU71は、メインROM72に記憶されたプログラムに従って、各種処理を実行する。メインRAM73は、メインCPU71が各種処理を実行する際の一時記憶領域として作用し、メインCPU71が各種処理に必要となる種々のフラグや変数の値が記憶される。なお、本実施形態では、メインCPU71の一時記憶領域としてメインRAM73を用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いることができる。 The main CPU 71 executes various processes according to programs stored in the main ROM 72. The main RAM 73 acts as a temporary storage area when the main CPU 71 executes various processes, and stores the values of various flags and variables necessary for the main CPU 71 to perform various processes. Note that in this embodiment, the main RAM 73 is used as the temporary storage area of the main CPU 71, but the present invention is not limited to this, and any storage medium that can be read and written can be used as the temporary storage area. .

クロック発生回路74は、後述するシステムタイマ割込処理を実行するために、所定の周期(例えば2msec)でクロックパルスを発生する。初期リセット回路75は、電源投入時にリセット信号を生成する。そして、シリアル通信部76は、副制御回路200に対してコマンドを供給する。 The clock generation circuit 74 generates clock pulses at a predetermined period (for example, 2 msec) in order to execute system timer interrupt processing, which will be described later. The initial reset circuit 75 generates a reset signal when the power is turned on. The serial communication unit 76 then supplies commands to the sub control circuit 200.

また、主制御回路70には、図5に示すように、主制御回路70から送られた出力信号に応じて動作する各種の装置が接続される。 Furthermore, various devices that operate according to output signals sent from the main control circuit 70 are connected to the main control circuit 70, as shown in FIG.

具体的には、主制御回路70には、特別図柄表示装置61、普通図柄表示装置62、普通図柄保留表示装置63、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65が接続される。これらの各装置は、主制御回路70から送られた出力信号に基づいて所定の動作を行う。例えば、主制御回路70から特別図柄表示装置61に所定の出力信号が送信されると、特別図柄表示装置61は、その出力信号に基づいて、特別図柄ゲームにおける特別図柄の可変表示の動作制御を行う。 Specifically, a special symbol display device 61, a normal symbol display device 62, a normal symbol retention display device 63, a first special symbol retention display device 64, and a second special symbol retention display device 65 are connected to the main control circuit 70. be done. Each of these devices performs a predetermined operation based on an output signal sent from the main control circuit 70. For example, when a predetermined output signal is transmitted from the main control circuit 70 to the special symbol display device 61, the special symbol display device 61 controls the operation of variable display of special symbols in the special symbol game based on the output signal. conduct.

また、主制御回路70には、普通電動役物ソレノイド46a、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bが接続される。そして、主制御回路70は、普通電動役物ソレノイド46aを駆動制御して、普通電動役物46の一対の羽根部材を開放状態又は閉鎖状態にする。また、主制御回路70は、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bをそれぞれ駆動制御して、第1大入賞口53及び第2大入賞口54を開放状態又は閉鎖状態にする。 In addition, the main control circuit 70 is connected to the normal electric accessory solenoid 46a, the first big winning hole solenoid 53b, and the second big winning hole solenoid 54b. Then, the main control circuit 70 drives and controls the normal electric accessory solenoid 46a to bring the pair of blade members of the normal electric accessory 46 into an open state or a closed state. In addition, the main control circuit 70 drives and controls the first big winning hole solenoid 53b and the second big winning hole solenoid 54b, respectively, to put the first big winning hole 53 and the second big winning hole 54 in an open state or a closed state. do.

さらに、主制御回路70には、図5に示すように、各種センサに接続され、各種センサの出力信号を受信する。具体的には、主制御回路70には、カウントセンサ53c,54c、一般入賞球センサ51a,52a、通過球センサ43a、第1始動口入賞球センサ44a、第2始動口入賞球センサ45a、バックアップクリアスイッチ121などが接続される。 Furthermore, as shown in FIG. 5, the main control circuit 70 is connected to various sensors and receives output signals from the various sensors. Specifically, the main control circuit 70 includes count sensors 53c and 54c, general winning ball sensors 51a and 52a, passing ball sensor 43a, first starting opening winning ball sensor 44a, second starting opening winning ball sensor 45a, and backup. A clear switch 121 and the like are connected.

カウントセンサ53cは、第1大入賞口53に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。カウントセンサ54cは、第2大入賞口54に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。一般入賞球センサ51aは、一般入賞口51に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力し、一般入賞球センサ52aは、一般入賞口52に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力する。 The count sensor 53c counts the game balls that have won in the first big prize opening 53, and outputs a predetermined output signal indicating the result to the main control circuit 70. The count sensor 54c counts the game balls that have won into the second big prize opening 54, and outputs a predetermined output signal indicating the result to the main control circuit 70. The general winning ball sensor 51a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the general winning hole 51, and the general winning ball sensor 52a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the general winning hole 52. In this case, a predetermined detection signal is output to the main control circuit 70.

また、通過球センサ43aは、遊技球が球通過検出器43を通過した場合に、所定の検知信号を主制御回路70に出力する。第1始動口入賞球センサ44aは、遊技球が第1始動口44に入賞した場合に、所定の検知信号を主制御回路70に出力する。第2始動口入賞球センサ45aは、遊技球が第2始動口45に入賞した場合に、所定の検知信号を主制御回路70に出力する。また、バックアップクリアスイッチ121は、電断時等にバックアップデータが遊技店の管理者等の操作に応じてクリアされた場合に、所定の検知信号を主制御回路70及び払出・発射制御回路123に出力する。 Further, the passing ball sensor 43a outputs a predetermined detection signal to the main control circuit 70 when the game ball passes the ball passing detector 43. The first starting opening winning ball sensor 44a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the first starting opening 44. The second starting opening winning ball sensor 45a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins in the second starting opening 45. In addition, the backup clear switch 121 sends a predetermined detection signal to the main control circuit 70 and the payout/launch control circuit 123 when the backup data is cleared in response to an operation by a game parlor manager or the like in the event of a power outage. Output.

さらに、主制御回路70には、払出・発射制御回路123が接続される。なお、払出・発射制御回路123及びそれに接続された各種周辺装置の内容については、後で詳述する。 Further, a payout/emission control circuit 123 is connected to the main control circuit 70. The contents of the payout/emission control circuit 123 and various peripheral devices connected thereto will be described in detail later.

[払出・発射制御回路及びその周辺装置]
払出・発射制御回路123は、賞球ケースユニット170、払出状態報知表示装置178、下皿満タンスイッチ179、発射装置15、外部端子板140及びカードユニット150に接続される。また、外部端子板140は、データ表示器141に接続され、カードユニット150は、貸し出し用操作部151に接続される。
[Dispensing/firing control circuit and its peripheral equipment]
The payout/launch control circuit 123 is connected to the prize ball case unit 170, the payout status notification and display device 178, the lower tray full switch 179, the firing device 15, the external terminal board 140, and the card unit 150. Further, the external terminal board 140 is connected to a data display 141, and the card unit 150 is connected to a lending operation section 151.

払出・発射制御回路123は、主制御回路70から送信される各種コマンド等に基づいて、これらの周辺装置に対して信号等を入出力し、各周辺装置の動作制御を行う。例えば、払出・発射制御回路123は、主制御回路70から送信される賞球制御コマンド、カードユニット150から送信される後述の貸し球制御信号を受信し、賞球ケースユニット170に対して所定の信号を送信する。これにより、賞球ケースユニット170は、遊技球を払い出す。 The payout/emission control circuit 123 inputs/outputs signals etc. to these peripheral devices based on various commands etc. transmitted from the main control circuit 70, and controls the operation of each peripheral device. For example, the payout/launch control circuit 123 receives a prize ball control command transmitted from the main control circuit 70 and a rental ball control signal, which will be described later, transmitted from the card unit 150, and controls the prize ball case unit 170 in a predetermined manner. Send a signal. Thereby, the prize ball case unit 170 pays out game balls.

賞球ケースユニット170は、遊技球の払出を行う装置であり、第1の15球担保スイッチ172a、第2の15球担保スイッチ172b、第1の計数スイッチ181a、第2の計数スイッチ181b及び払出モータ174を有する。なお、賞球ケースユニット170に含まれるこれらの構成部は、それぞれ払出・発射制御回路123に接続される。 The prize ball case unit 170 is a device that pays out game balls, and includes a first 15-ball security switch 172a, a second 15-ball security switch 172b, a first counting switch 181a, a second counting switch 181b, and payout. It has a motor 174. Note that these components included in the prize ball case unit 170 are each connected to the payout/launch control circuit 123.

また、ここでは図示しないが、賞球ケースユニット170の内部には、2つの球供給通路が設けられる。そして、第1の15球担保スイッチ172aは、一方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の15球担保スイッチ172bは、他方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。 Further, although not shown here, two ball supply passages are provided inside the prize ball case unit 170. The first 15-ball security switch 172a detects the game balls supplied to one of the ball supply passages, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123. Further, the second 15-ball security switch 172b detects the game balls supplied to the other ball supply path, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123.

さらに、ここでは図示しないが、賞球ケースユニット170の内部には、2つの払出通路が設けられる。そして、第1の計数スイッチ181aは、一方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の計数スイッチ181bは、他方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。 Furthermore, although not shown here, two payout passages are provided inside the prize ball case unit 170. The first counting switch 181a detects the game balls paid out to one of the payout passages, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123. Further, the second counting switch 181b detects the game ball put out to the other payout path, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123.

払出モータ174は、ステッピングモータで構成され、払出・発射制御回路123から入力された制御信号に応じて駆動される。払出モータ174は、賞球ケースユニット170内に設けられた図示しないスプロケット(回転部材)を回転駆動する。そして、このスプロケットの回転動作により、各球供給路に蓄積された遊技球が1球ずつ、対応する払出通路に移動する。 The dispensing motor 174 is composed of a stepping motor, and is driven according to a control signal input from the dispensing/ejection control circuit 123. The payout motor 174 rotationally drives a sprocket (rotating member), not shown, provided in the prize ball case unit 170. Then, by the rotational operation of this sprocket, the game balls accumulated in each ball supply path are moved one ball at a time to the corresponding payout path.

払出状態報知表示装置178は、遊技球の払出に関して異常が発生した場合に、その異常の種別を報知するための装置であり、7セグメントディスプレイにより構成される。払出状態報知表示装置178は、遊技店(遊技場)の管理者のみが視認可能となるような位置に取り付けられ、例えば、パチンコ遊技機1の裏面の所定箇所に取り付けられる。 The payout status notification display device 178 is a device for notifying the type of abnormality when an abnormality occurs regarding the payout of game balls, and is constituted by a 7-segment display. The payout status notification display device 178 is installed at a position that is visible only to the manager of the game parlor (game parlor), and is installed at a predetermined location on the back of the pachinko game machine 1, for example.

下皿満タンスイッチ179は、下皿22に貯留された遊技球が満タンになった場合に、これを検知し、その検知結果を払出・発射制御回路123に出力する。 The lower tray full switch 179 detects when the game balls stored in the lower tray 22 are full, and outputs the detection result to the payout/launch control circuit 123.

なお、払出・発射制御回路123は、下皿満タンスイッチ179から下皿満タン状態であることを示す信号が入力されると、下皿満タン状態である旨を払出状態報知表示装置178を用いて報知するとともに、主制御回路70に下皿満タン状態であることを示す信号を出力する。その後、主制御回路70から副制御回路200に演出制御コマンドが送信されると、副制御回路200は、例えばスピーカ11、ランプ群18、表示装置13等を用いて下皿22が満タン状態であることを報知する。 Note that when a signal indicating that the lower tray is full is inputted from the lower tray full switch 179, the dispensing/firing control circuit 123 causes the dispensing state notification display device 178 to indicate that the lower tray is full. At the same time, a signal indicating that the lower tray is full is output to the main control circuit 70. Thereafter, when a production control command is sent from the main control circuit 70 to the sub-control circuit 200, the sub-control circuit 200 uses, for example, the speaker 11, the lamp group 18, the display device 13, etc. to make sure that the lower tray 22 is full. inform someone of something.

発射装置15は、上皿21に貯留された遊技球を遊技領域12aに発射する際に遊技者に回動操作可能な発射ハンドル25を有する。払出・発射制御回路123は、発射ハンドル25が遊技者によって把持され、且つ、時計回り方向へ回動操作されたときに、その回動角度に応じて発射装置15のソレノイドアクチュエータ(不図示)に電力を供給する。これにより、発射装置15は、遊技球を発射する。なお、発射装置15の駆動手段としては、ソレノイドアクチュエータの代わりにモータを用いてもよい。 The firing device 15 has a firing handle 25 that can be rotated by the player when firing the game balls stored in the upper tray 21 into the gaming area 12a. The payout/firing control circuit 123 controls a solenoid actuator (not shown) of the firing device 15 according to the rotation angle when the firing handle 25 is gripped by the player and rotated clockwise. Supply electricity. Thereby, the firing device 15 fires the game ball. Note that as a driving means for the firing device 15, a motor may be used instead of the solenoid actuator.

外部端子板140は、遊技店内の全てのパチンコ遊技機を管理するホールコンピュータにデータ送信するために用いられる。データ表示器141は、例えばパチンコ遊技機1の上部に遊技店の付帯設備として設置され、ホール係員を呼び出す機能や当り回数を表示する機能を有する。 The external terminal board 140 is used to transmit data to a hall computer that manages all the pachinko gaming machines in the gaming parlor. The data display 141 is installed, for example, on the top of the pachinko game machine 1 as an incidental equipment of a game parlor, and has a function of calling a hall attendant and a function of displaying the number of wins.

貸し出し用操作部151は、遊技者に操作されると、カードユニット150に遊技球の貸し出しを要求する信号を出力する。カードユニット150は、貸し出し用操作部151から出力される遊技球の貸し出しを要求する信号に基づいて、賞球ケースユニット170を介して払出される遊技球の数(貸し球数)を決定する。そして、カードユニット150は、貸し出し用操作部151から遊技球の貸し出しを要求する信号を受信すると、決定された貸し球数の情報を含む貸し球制御信号を払出・発射制御回路123に送信する。 When operated by a player, the rental operation unit 151 outputs a signal requesting the card unit 150 to rent game balls. The card unit 150 determines the number of game balls (number of rental balls) to be paid out via the prize ball case unit 170 based on a signal output from the rental operation section 151 requesting the rental of game balls. When the card unit 150 receives a signal requesting rental of game balls from the rental operation section 151, it transmits a rental ball control signal including information on the determined number of rental balls to the payout/launch control circuit 123.

[副制御回路]
副制御回路200は、主制御回路70のシリアル通信部76に接続される。そして、副制御回路200(後述のホスト制御回路210)は、主制御回路70から送信される各種のコマンド(遊技の進行に関する情報)に従って、副制御回路200全体の制御を行う。そして、副制御回路200は、主制御回路70から送信される各種のコマンドに基づいて、スピーカ11による音声再生動作の制御、表示装置13による画像表示動作の制御、LEDを含むランプ群18によるランプ点灯/消灯動作の制御、役物20(装飾部材)による演出動作の制御等を行う。すなわち、副制御回路200は、主制御回路70からの指令に基づいて、各種演出装置を制御し、遊技の進行に応じた各種演出を実行する。なお、本実施形態では、副制御回路200から主制御回路70に対して信号を供給できない構成とするが、本発明はこれに限定されず、副制御回路200から主制御回路70に信号送信可能な構成を備えていてもよい。
[Sub control circuit]
The sub control circuit 200 is connected to the serial communication section 76 of the main control circuit 70. The sub-control circuit 200 (host control circuit 210, which will be described later) controls the entire sub-control circuit 200 in accordance with various commands (information regarding the progress of the game) transmitted from the main control circuit 70. Based on various commands transmitted from the main control circuit 70, the sub control circuit 200 controls the audio reproduction operation by the speaker 11, the image display operation by the display device 13, and the lamp group 18 including LEDs. It controls the lighting/extinguishing operation, the performance operation by the accessory 20 (decorative member), etc. That is, the sub-control circuit 200 controls various performance devices based on commands from the main control circuit 70, and executes various performances according to the progress of the game. Note that although this embodiment has a configuration in which signals cannot be supplied from the sub-control circuit 200 to the main control circuit 70, the present invention is not limited to this, and it is possible to send signals from the sub-control circuit 200 to the main control circuit 70. It may have a configuration.

次に、図6を参照しながら、副制御回路200の内部構成について、より詳細に説明する。なお、図6は、副制御回路200内部の回路構成、並びに、副制御回路200とその各種周辺装置との接続関係を示すブロック図である。 Next, the internal configuration of the sub control circuit 200 will be described in more detail with reference to FIG. Note that FIG. 6 is a block diagram showing the internal circuit configuration of the sub-control circuit 200 and the connection relationship between the sub-control circuit 200 and its various peripheral devices.

副制御回路200は、図6に示すように、中継基板201と、サブ基板202(第1基板)と、制御ROM基板203と、CGROM(Character Generator ROM)基板204(第2基板)とを備える。そして、サブ基板202は、中継基板201、制御ROM基板203及びCGROM基板204に接続される。なお、副制御回路200内において、サブ基板202と各種ROM基板(制御ROM基板203及びCGROM基板204)とは、ボード・トゥ・ボードコネクタ(不図示)を介して接続される。 As shown in FIG. 6, the sub-control circuit 200 includes a relay board 201, a sub-board 202 (first board), a control ROM board 203, and a CGROM (Character Generator ROM) board 204 (second board). . The sub-board 202 is connected to the relay board 201, the control ROM board 203, and the CGROM board 204. In the sub-control circuit 200, the sub-board 202 and various ROM boards (control ROM board 203 and CGROM board 204) are connected via a board-to-board connector (not shown).

中継基板201は、主制御回路70から送信されたコマンドを受信し、該受信したコマンドをサブ基板202に送信するための中継基板である。 The relay board 201 is a relay board for receiving commands transmitted from the main control circuit 70 and transmitting the received commands to the sub-board 202.

サブ基板202には、ホスト制御回路210、音声・LED制御回路220、表示制御回路230、SDRAM(Synchronous Dynamic RAM)250及び内蔵中継基板260が設けられる。このうち、少なくとも、ホスト制御回路210、音声・LED制御回路220および表示制御回路230については1ボード基板として構成されている。 The sub board 202 is provided with a host control circuit 210, an audio/LED control circuit 220, a display control circuit 230, an SDRAM (Synchronous Dynamic RAM) 250, and a built-in relay board 260. Among these, at least the host control circuit 210, the audio/LED control circuit 220, and the display control circuit 230 are configured as a single board.

ホスト制御回路210は、主制御回路70から送信される各種のコマンドに基づいて、副制御回路200全体の動作を制御する回路であり、CPUプロセッサ、サブワークRAM210a、SRAM210b、RTC(リアルタイムクロック)、ウォッチドッグタイマを含んで構成される。ホスト制御回路210は、サブ基板202内において、音声・LED制御回路220、表示制御回路230及び内蔵中継基板260に接続される。また、ホスト制御回路210は、制御ROM基板203に接続される。 The host control circuit 210 is a circuit that controls the operation of the entire sub-control circuit 200 based on various commands sent from the main control circuit 70, and includes a CPU processor, sub-work RAM 210a, SRAM 210b, RTC (real-time clock), Consists of a watchdog timer. The host control circuit 210 is connected to the audio/LED control circuit 220, the display control circuit 230, and the built-in relay board 260 within the sub-board 202. Further, the host control circuit 210 is connected to the control ROM board 203.

また、ホスト制御回路210は、サブワークRAM210a及びSRAM(Static RAM)210bを有する。サブワークRAM210aは、ホスト制御回路210が各種処理を実行する際の作業用一時記憶領域と作用する記憶装置であり、ホスト制御回路210が各種処理を実行する際に必要となる種々のフラグや変数の値などを記憶する。SRAM210bは、サブワークRAM210a内の所定のデータをバックアップする記憶装置である。なお、本実施形態では、ホスト制御回路210の一時記憶領域としてRAMを用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いてよい。 The host control circuit 210 also includes a sub-work RAM 210a and an SRAM (Static RAM) 210b. The sub-work RAM 210a is a storage device that acts as a temporary storage area for work when the host control circuit 210 executes various processes, and stores various flags and variables necessary when the host control circuit 210 executes various processes. Memorize the value etc. The SRAM 210b is a storage device that backs up predetermined data in the subwork RAM 210a. Note that in this embodiment, a RAM is used as the temporary storage area of the host control circuit 210, but the present invention is not limited to this, and any storage medium that can be read and written may be used as the temporary storage area. .

音声・LED制御回路220は、内蔵中継基板260を介してスピーカ11及びランプ群18に接続され、ホスト制御回路210から入力される制御信号(後述のサウンドリクエスト及びランプリクエスト)に基づいて、スピーカ11による音声再生動作の制御及びランプ群18による発光動作の制御を行う回路である。それゆえ、機能的には、音声・LED制御回路220は、音声コントローラ220aと、ランプコントローラ220bとを有する。音声コントローラ220a及びランプコントローラ220bは、実質、後述のサウンド・ランプ制御モジュール226に含まれる。音声・LED制御回路220の内部構成については、後で図面を参照しながら詳述する。 The audio/LED control circuit 220 is connected to the speaker 11 and the lamp group 18 via the built-in relay board 260, and controls the speaker 11 based on control signals (sound request and lamp request described later) input from the host control circuit 210. This circuit controls the audio playback operation by the lamp group 18 and the light emission operation by the lamp group 18. Therefore, functionally, the audio and LED control circuit 220 includes an audio controller 220a and a lamp controller 220b. The audio controller 220a and the lamp controller 220b are substantially included in a sound and lamp control module 226, which will be described below. The internal configuration of the audio/LED control circuit 220 will be described in detail later with reference to the drawings.

なお、本実施形態では、音声・LED制御回路220から出力された制御信号及びデータ(例えば、後述のLEDデータ等)が内蔵中継基板260を介してランプ群18に送信される際、音声・LED制御回路220及びランプ群18間の通信は、SPI(Serial Periperal Interface)の通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、ランプ群18には、1個以上のLED、及び、各LEDを制御するための1個以上のLEDドライバが含まれる。 Note that in this embodiment, when the control signal and data (for example, LED data described below) output from the audio/LED control circuit 220 are transmitted to the lamp group 18 via the built-in relay board 260, the audio/LED control circuit 220 Communication between the control circuit 220 and the lamp group 18 is performed using an SPI (Serial Peripheral Interface) communication method (a type of serial communication method). Further, in this embodiment, the lamp group 18 includes one or more LEDs and one or more LED drivers for controlling each LED.

表示制御回路230は、表示装置13に接続され、ホスト制御回路210から入力される制御信号(描画リクエスト)に基づいて演出に関する画像(装飾図柄画像、背景画像、演出用画像等)を表示装置13で表示させる際の各種処理動作を制御するための回路である。なお、表示制御回路230は、ディスプレイコントローラ(後述の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239)と、内蔵VRAM(Video RAM)237とを有する。 The display control circuit 230 is connected to the display device 13 and displays images related to effects (decorative pattern images, background images, images for effects, etc.) on the display device 13 based on a control signal (drawing request) input from the host control circuit 210. This is a circuit for controlling various processing operations when displaying images. Note that the display control circuit 230 includes a display controller (a first display controller 238 and a second display controller 239 described later) and a built-in VRAM (Video RAM) 237.

また、表示制御回路230は、サブ基板202内においてSDRAM250に接続される。さらに、表示制御回路230は、CGROM基板204に接続される。また、表示制御回路230内のディスプレイコントローラは、中継基板を介さず直接、表示装置13に接続される。なお、表示制御回路230の内部構成については、後で図面を参照しながら詳述する。 Further, the display control circuit 230 is connected to the SDRAM 250 within the sub-board 202. Further, display control circuit 230 is connected to CGROM board 204. Further, the display controller in the display control circuit 230 is directly connected to the display device 13 without using a relay board. Note that the internal configuration of the display control circuit 230 will be described in detail later with reference to the drawings.

SDRAM250は、DDR2(Double-Date Rate2) SDRAMで構成される。また、SDRAM250には、表示装置13により表示される画像(動画及び静止画)の描画処理において、各種画像データを一時的に格納する各種バッファが設けられる。具体的には、例えば、SDRAM250には、テクスチャバッファ、ムービバッファ、ブレンドバッファ、2つのフレームバッファ(第1フレームバッファ及び第2フレームバッファ)、モーションバッファ等が設けられる。 The SDRAM 250 is configured with a DDR2 (Double-Date Rate 2) SDRAM. Further, the SDRAM 250 is provided with various buffers that temporarily store various image data during the drawing process of images (moving images and still images) displayed by the display device 13. Specifically, for example, the SDRAM 250 is provided with a texture buffer, a movie buffer, a blend buffer, two frame buffers (a first frame buffer and a second frame buffer), a motion buffer, and the like.

内蔵中継基板260は、ホスト制御回路210及び音声・LED制御回路220から出力された各種信号及び各種データを受信し、該受信した各種信号及び各種データをスピーカ11、ランプ群18及び役物20に送信する中継基板である。 The built-in relay board 260 receives various signals and various data output from the host control circuit 210 and the audio/LED control circuit 220, and transmits the received various signals and various data to the speaker 11, the lamp group 18, and the accessory 20. This is a relay board that transmits data.

また、内蔵中継基板260は、I2C(Inter-Integrated Circuit)コントローラ261及びデジタルオーディオパワーアンプ262(増幅手段)を有する。なお、本実施形態では、I2Cコントローラ261及びデジタルオーディオパワーアンプ262が同じ中継基板に搭載された例を示すが、本発明はこれに限定されず、I2Cコントローラ261を搭載した中継基板を、デジタルオーディオパワーアンプ262を搭載した中継基板とは別個に設けてもよい。 Further, the built-in relay board 260 includes an I2C (Inter-Integrated Circuit) controller 261 and a digital audio power amplifier 262 (amplification means). Note that although this embodiment shows an example in which the I2C controller 261 and the digital audio power amplifier 262 are mounted on the same relay board, the present invention is not limited to this. It may be provided separately from the relay board on which the power amplifier 262 is mounted.

I2Cコントローラ261は、ホスト制御回路210、及び、役物20のモータコントローラ270に接続される。すなわち、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270を介して役物20に接続される。そして、ホスト制御回路210から出力された制御信号及びデータ(例えば後述の励磁データ等)は、I2Cコントローラ261及びモータコントローラ270を介して役物20に入力される。 The I2C controller 261 is connected to the host control circuit 210 and the motor controller 270 of the accessory 20. That is, the host control circuit 210 is connected to the accessory 20 via the I2C controller 261 and the motor controller 270. Control signals and data (for example, excitation data described below) output from the host control circuit 210 are input to the accessory 20 via the I2C controller 261 and the motor controller 270.

なお、本実施形態では、I2Cコントローラ261及びモータコントローラ270間の通信は、I2Cの通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、役物20内には、1個以上のモータが含まれ、モータコントローラ270内には、各モータを駆動するための1個以上のモータドライバが含まれる。なお、図6には、役物20が1つだけ設けられた例を示すが、本発明はこれに限定されず、複数の役物20が設けられていてもよい。 In this embodiment, communication between the I2C controller 261 and the motor controller 270 is performed using an I2C communication method (a type of serial communication method). Furthermore, in this embodiment, the accessory 20 includes one or more motors, and the motor controller 270 includes one or more motor drivers for driving each motor. Although FIG. 6 shows an example in which only one accessory 20 is provided, the present invention is not limited to this, and a plurality of accessory objects 20 may be provided.

また、本実施形態の構成において、モータコントローラ270を使用せずにホスト制御回路210が直接、役物20のモータを駆動する構成にしてもよいし、モータ制御用の制御回路を別途設けてもよい。さらに、本実施形態では、1つの制御回路で複数のモータドライバ(モータ)を制御するようにしているが、本発明はこれに限定されない。本実施形態において、1以上(1又は複数)の制御回路により1以上(1又は複数)のモータ(モータドライバ)を制御する構成にしてもよいし、1以上(1又は複数)の制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよいし、1つの制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよい。 Furthermore, in the configuration of this embodiment, the host control circuit 210 may directly drive the motor of the accessory 20 without using the motor controller 270, or a control circuit for controlling the motor may be provided separately. good. Furthermore, in this embodiment, a plurality of motor drivers (motors) are controlled by one control circuit, but the present invention is not limited to this. In this embodiment, one or more (one or more) control circuits may control one or more (one or more) motors (motor drivers), or one or more (one or more) control circuits may control one or more (one or more) motors (motor drivers). The configuration may be such that one motor (motor driver) is controlled, or the configuration may be configured such that one control circuit controls one motor (motor driver).

また、デジタルオーディオパワーアンプ262は、音声・LED制御回路220、及び、スピーカ11に接続される。すなわち、音声・LED制御回路220は、デジタルオーディオパワーアンプ262を介してスピーカ11に接続される。それゆえ、音声・LED制御回路220から出力された音声信号等は、デジタルオーディオパワーアンプ262を介してスピーカ11に入力される。 Further, the digital audio power amplifier 262 is connected to the audio/LED control circuit 220 and the speaker 11. That is, the audio/LED control circuit 220 is connected to the speaker 11 via the digital audio power amplifier 262. Therefore, the audio signal etc. output from the audio/LED control circuit 220 is input to the speaker 11 via the digital audio power amplifier 262.

制御ROM基板203には、サブメインROM205が設けられる。サブメインROM205には、ホスト制御回路210によりパチンコ遊技機1の演出動作を制御するための各種プログラムや、各種データテーブル(後述の例えば図26参照)が記憶される。そして、ホスト制御回路210は、サブメインROM205に記憶されたプログラムに従って、各種の処理を実行する。 The control ROM board 203 is provided with a sub-main ROM 205 . The sub-main ROM 205 stores various programs for controlling performance operations of the pachinko gaming machine 1 by the host control circuit 210 and various data tables (for example, see FIG. 26 described later). The host control circuit 210 then executes various processes according to the programs stored in the sub-main ROM 205.

なお、本実施形態では、ホスト制御回路210で用いるプログラムや各種テーブル等を記憶する記憶手段として、サブメインROM205を適用したが、本発明はこれに限定されない。このような記憶手段としては、制御手段を備えたコンピュータにより読み取り可能な記憶媒体であれば別態様の記憶媒体を用いてもよく、例えば、ハードディスク装置、CD-ROM及びDVD-ROM、ROMカートリッジ等の記憶媒体を適用してもよい。また、プログラムの各々が別々の記憶媒体に記録されていてもよい。さらに、プログラムは、予め記録媒体に記録されていてもよいし、電源投入後に外部等からダウンロードされ、サブメインROM205に記録されてもよい。 Note that in this embodiment, the sub-main ROM 205 is used as a storage means for storing programs, various tables, etc. used in the host control circuit 210, but the present invention is not limited thereto. As such storage means, other types of storage media may be used as long as they are readable by a computer equipped with a control means, such as hard disk drives, CD-ROMs, DVD-ROMs, ROM cartridges, etc. storage media may be applied. Furthermore, each of the programs may be recorded on separate storage media. Further, the program may be recorded in advance on a recording medium, or may be downloaded from an external source after power is turned on and recorded in the sub-main ROM 205.

CGROM基板204には、CGROM206が設けられる。CGROM206は、NOR型又はNAND型のフラッシュメモリにより構成される。また、CGROM206には、例えば表示装置13で表示される画像データや、スピーカ11により再生される音声データ(この明細書においてサウンドデータと称することもある)などが記憶される。なお、この際、各種データは圧縮(符号化)されてCGROM206に格納されるが、本発明はこれに限定されず、各種データが圧縮されずにCGROM206に格納されていてもよい。 A CGROM 206 is provided on the CGROM board 204. The CGROM 206 is composed of a NOR type or NAND type flash memory. Further, the CGROM 206 stores, for example, image data displayed on the display device 13, audio data reproduced by the speaker 11 (sometimes referred to as sound data in this specification), and the like. Note that at this time, various data are compressed (encoded) and stored in the CGROM 206, but the present invention is not limited to this, and the various data may be stored in the CGROM 206 without being compressed.

なお、本実施形態では、副制御回路200内において、各種ROM基板(制御ROM基板203及びCGROM基板204)とサブ基板202とがボード・トゥ・ボードコネクタで接続される構成を説明したが、本発明はこれに限定されない。例えば、各種ROMをサブ基板202に設けられたソケット等のポートに直接挿入して、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202を構成してもよい。すなわち、サブ基板202と各種ROMとを一体的に構成してもよい。また、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202が構成されている場合には、副制御回路200は、CGROMとして使用されるメモリの種類に応じて使用するサブ基板上の回路を物理的或いは電気的に切り替える切り替え手段、又は、メモリの種類に応じて使用するサブ基板上の回路の情報を切り替える切り替え手段を備えていてもよい。 Note that in this embodiment, a configuration in which various ROM boards (control ROM board 203 and CGROM board 204) and sub-board 202 are connected by a board-to-board connector in the sub-control circuit 200 has been described. The invention is not limited to this. For example, the sub-board 202 may be configured with a single board having a ROM function or the ROM itself by directly inserting various ROMs into ports such as sockets provided on the sub-board 202. That is, the sub-board 202 and various ROMs may be integrally configured. Further, when the sub-board 202 is configured by a single board having a ROM function or a ROM itself, the sub-control circuit 200 controls the sub-board to be used according to the type of memory used as a CGROM. It may also include switching means for physically or electrically switching the circuits on the substrate, or switching means for switching the information of the circuits on the sub-boards to be used depending on the type of memory.

また、本実施形態では、各種記憶手段(サブメインROM205、CGROM206、内蔵VRAM237、SDRAM250)のそれぞれと、対応する制御回路との間におけるデータの通信速度の大小関係は、内蔵VRAM237>SDRAM250>サブメインROM205≒CGROM206となる。すなわち、本実施形態では、内蔵VRAM237と表示制御回路230内の各種回路との間の通信速度が最も早く、次いで、SDRAM250と表示制御回路230との間の通信速度が早くなる。そして、サブメインROM205とホスト制御回路210との間の通信速度、及び、CGROM206と表示制御回路230との間の通信速度が最も遅くなる。しかしながら、本発明はこれに限定されず、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係は任意に設定することができる。例えば、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係が、本実施形態と異なっていてもよいし、各記憶手段と、対応する制御回路との間の通信速度が全て同じであってもよい。 Furthermore, in this embodiment, the relationship in data communication speed between each of the various storage means (sub-main ROM 205, CGROM 206, built-in VRAM 237, SDRAM 250) and the corresponding control circuit is as follows: built-in VRAM 237>SDRAM 250>sub-main ROM205≒CGROM206. That is, in this embodiment, the communication speed between the built-in VRAM 237 and various circuits in the display control circuit 230 is the fastest, and the communication speed between the SDRAM 250 and the display control circuit 230 is the second fastest. The communication speed between the sub-main ROM 205 and the host control circuit 210 and the communication speed between the CGROM 206 and the display control circuit 230 are the slowest. However, the present invention is not limited thereto, and the relationship in communication speed between each of the various storage means and the corresponding control circuit can be set arbitrarily. For example, the magnitude relationship of the communication speed between each of the various storage means and the corresponding control circuit may be different from this embodiment, or the communication speed between each storage means and the corresponding control circuit may be different from this embodiment. may all be the same.

ここで、上述した各種記憶手段の取り得る構成について説明する。本実施形態では、画像データに関する情報(圧縮(符号化)された画像データ)の記憶手段が、画像データに対して透明度を設定する際に使用可能な透明度データに関する情報(後述のアルファテーブル)の記憶手段と同じ(CGROM206)である構成例を説明した。すなわち、「第1情報格納手段」が、「第2情報格納手段」と物理的に同じである構成例を説明した。しかしながら、本発明は、これに限定されない。例えば「第1情報格納手段」が、「第2情報格納手段」と物理的に異なる記憶手段(記憶媒体)で構成されていてもよい。 Here, possible configurations of the various storage means described above will be explained. In this embodiment, the storage means for information regarding image data (compressed (encoded) image data) stores information regarding transparency data (alpha table described below) that can be used when setting transparency for image data. A configuration example in which the storage means is the same (CGROM 206) has been described. That is, a configuration example in which the "first information storage means" is physically the same as the "second information storage means" has been described. However, the present invention is not limited thereto. For example, the "first information storage means" may be configured with a physically different storage means (storage medium) from the "second information storage means".

また、本明細書でいう「情報格納手段」は、CGROM206等の記憶手段だけでなく、該記憶手段に記憶されているテーブルや、記憶手段内のデータ記憶領域などを意味するものであってもよい。それゆえ、例えば、「第1情報格納手段」及び「第2情報格納手段」が、同じ記憶手段内における、互いに異なるデータ記憶領域であってもよいし、互いに異なるテーブルであってもよいし、また、互いに異なるレジスタアドレスに記憶されている態様であってもよい。すなわち、本明細書でいう「情報格納手段」が異なるとは、物理的に記憶手段(記憶媒体)が異なる場合だけでなく、物理的には同じ記憶手段(例えば、ROM、RAM等)であるが、該記憶手段内においてデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)が異なる場合も含む意味である。 Furthermore, the term "information storage means" as used herein refers not only to storage means such as the CGROM 206, but also to tables stored in the storage means, data storage areas within the storage means, etc. good. Therefore, for example, the "first information storage means" and the "second information storage means" may be mutually different data storage areas within the same storage means, or may be mutually different tables, Alternatively, the information may be stored in mutually different register addresses. In other words, "information storage means" used in this specification are different not only when they are physically different storage means (storage media), but also when they are physically the same storage means (for example, ROM, RAM, etc.) However, the meaning also includes cases where data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) are different within the storage means.

なお、上述した本明細書における「情報格納手段」に関する意味は、上述した「第3情報格納手段」(SDRAM250)及び「第4情報格納手段」(内蔵VRAM237)にも適用可能である。それゆえ、例えば、「第1情報格納手段」~「第4情報格納手段」は、物理的に互いに異なる記憶手段(記憶媒体)で構成されていてもよいし、「第1情報格納手段」~「第4情報格納手段」が、一つの記憶手段内において、互いに異なるデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)で構成されていてもよい。 Note that the above-mentioned meaning of "information storage means" in this specification is also applicable to the above-mentioned "third information storage means" (SDRAM 250) and "fourth information storage means" (built-in VRAM 237). Therefore, for example, the "first information storage means" to "fourth information storage means" may be composed of physically different storage means (storage media), and the "first information storage means" to The "fourth information storage means" may be composed of mutually different data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) within one storage means.

また、本実施形態では、「第1情報格納手段」及び「第2情報格納手段」を、一つの記憶手段(CGROM206)内において、互いに異なるデータ領域で構成し、「第3情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)と物理的に異なる記憶手段(SDRAM250)で構成し、且つ、「第4情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)、並びに、「第3情報格納手段」(SDRAM250)と物理的に異なる記憶手段(内蔵VRAM237)で構成する例を説明したが、本発明はこれに限定されない。「情報格納手段」をデータ領域及び記憶手段のいずれで構成するか、並びに、データ領域として定義される「情報格納手段」と、記憶手段として定義される「情報格納手段」との組み合わせをどのような態様にするかは、例えば遊技機に設けられる記憶手段の構成(個数や種別など)等に応じて適宜に設定することができる。例えば、本実施形態において、「第1情報格納手段」~「第3情報格納手段」を、一つの記憶手段内の互いに異なるデータ領域で構成し、且つ、「第4情報格納手段」を「第1情報格納手段」~「第3情報格納手段」を含む記憶手段と物理的に異なる記憶手段で構成してもよい。 Furthermore, in this embodiment, the "first information storage means" and the "second information storage means" are configured in different data areas within one storage means (CGROM 206), and the "third information storage means" is configured as different data areas. , the storage means (CGROM 206) including the "first information storage means" and the "second information storage means" are physically different from the storage means (SDRAM 250), and the "fourth information storage means" is replaced with the "fourth information storage means". An example will be explained in which a storage means (CGROM 206) including a "first information storage means" and a "second information storage means" and a storage means (built-in VRAM 237) which is physically different from the "third information storage means" (SDRAM 250) is explained. However, the present invention is not limited thereto. Whether the "information storage means" should consist of a data area or a storage means, and how the "information storage means" defined as a data area should be combined with the "information storage means" defined as a storage means. The mode can be set as appropriate depending on, for example, the configuration (number, type, etc.) of the storage means provided in the gaming machine. For example, in the present embodiment, the "first information storage means" to "third information storage means" are configured from mutually different data areas within one storage means, and the "fourth information storage means" is configured from the "third information storage means". The third information storage means may be physically different from the storage means including the first information storage means to the third information storage means.

[音声・LED制御回路]
次に、図7を参照しながら、音声・LED制御回路220の内部構成について説明する。図7は、音声・LED制御回路220の内部の回路構成、並びに、音声・LED制御回路220とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。なお、図7では、説明を簡略化するため、音声・LED制御回路220と各種周辺装置及び回路部との間に設けられる中継基板等の図示は省略する。
[Audio/LED control circuit]
Next, the internal configuration of the audio/LED control circuit 220 will be described with reference to FIG. 7. FIG. 7 is a block diagram showing the internal circuit configuration of the audio/LED control circuit 220 and the connection relationship between the audio/LED control circuit 220 and its various peripheral devices and peripheral circuit sections. In addition, in FIG. 7, in order to simplify the explanation, illustrations of relay boards and the like provided between the audio/LED control circuit 220 and various peripheral devices and circuit sections are omitted.

音声・LED制御回路220は、図7に示すように、LSI(Large-Scale Integration)インターフェイス221と、メモリインターフェイス222と、デジタルオーディオインターフェイス223と、ペリフェラルインターフェイス224と、コマンドレジスタ225と、サウンド・ランプ制御モジュール226と、メインジェネレータ227と、マルチエフェクタ228とを備える。音声・LED制御回路220内における各部の接続関係は、次の通りである。 As shown in FIG. 7, the audio/LED control circuit 220 includes an LSI (Large-Scale Integration) interface 221, a memory interface 222, a digital audio interface 223, a peripheral interface 224, a command register 225, and a sound lamp. It includes a control module 226, a main generator 227, and a multi-effector 228. The connection relationship of each part in the audio/LED control circuit 220 is as follows.

音声・LED制御回路220内において、サウンド・ランプ制御モジュール226は、メモリインターフェイス222、ペリフェラルインターフェイス224、コマンドレジスタ225、メインジェネレータ227及びマルチエフェクタ228に接続される。また、コマンドレジスタ225は、サウンド・ランプ制御モジュール226以外に、LSIインターフェイス221に接続される。また、メインジェネレータ227は、サウンド・ランプ制御モジュール226以外に、メモリインターフェイス222及びマルチエフェクタ228に接続される。さらに、マルチエフェクタ228は、サウンド・ランプ制御モジュール226及びメインジェネレータ227以外に、メモリインターフェイス222及びデジタルオーディオインターフェイス223に接続される。 Within the audio and LED control circuit 220, a sound and lamp control module 226 is connected to a memory interface 222, a peripheral interface 224, a command register 225, a main generator 227, and a multi-effector 228. In addition to the sound lamp control module 226, the command register 225 is connected to the LSI interface 221. In addition to the sound/lamp control module 226, the main generator 227 is also connected to a memory interface 222 and a multi-effector 228. Furthermore, the multi-effector 228 is connected to a memory interface 222 and a digital audio interface 223 in addition to the sound lamp control module 226 and the main generator 227.

次に、音声・LED制御回路220内の各部の構成について説明する。 Next, the configuration of each part in the audio/LED control circuit 220 will be explained.

LSIインターフェイス221は、ホスト制御回路210とコマンドレジスタ225との間で制御信号等(例えば、サウンドリクエスト、ランプリクエスト等)の入出力動作を行う際に用いられるインターフェイス回路である。すなわち、コマンドレジスタ225は、LSIインターフェイス221を介してホスト制御回路210に接続される。 The LSI interface 221 is an interface circuit used to input and output control signals (for example, sound requests, lamp requests, etc.) between the host control circuit 210 and the command register 225. That is, the command register 225 is connected to the host control circuit 210 via the LSI interface 221.

メモリインターフェイス222は、サブメインROM205と、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228のそれぞれとの間で音声データ等の入出力動作を行う際に用いられるインターフェイス回路である。 The memory interface 222 is an interface circuit used to input/output audio data and the like between the sub-main ROM 205 and each of the sound/lamp control module 226, main generator 227, and multi-effector 228.

デジタルオーディオインターフェイス223は、マルチエフェクタ228からスピーカ11に音声信号等を出力する際に用いられるインターフェイス回路である。また、デジタルオーディオインターフェイス223は、オーディオ入力信号をマルチエフェクタ228に出力する。 The digital audio interface 223 is an interface circuit used when outputting audio signals and the like from the multi-effector 228 to the speaker 11. Further, the digital audio interface 223 outputs an audio input signal to the multi-effector 228.

ペリフェラルインターフェイス224は、ランプ群18とサウンド・ランプ制御モジュール226との間でランプ信号等(後述のLEDデータ等)の入出力動作を行う際に用いられるインターフェイス回路である。また、ペリフェラルインターフェイス224には、ランプ群18に含まれるLEDドライバにデータ出力を行う際の物理系統(SPIチャンネル)として、3つの物理系統が設けられている。なお、本実施形態では、後述のように、2つの物理系統(物理系統0(SPIチャンネル0)及び物理系統1(SPIチャンネル1))を用いる。 The peripheral interface 224 is an interface circuit used to input and output lamp signals and the like (such as LED data to be described later) between the lamp group 18 and the sound/lamp control module 226. Additionally, the peripheral interface 224 is provided with three physical systems (SPI channels) for outputting data to the LED drivers included in the lamp group 18. Note that in this embodiment, as described later, two physical systems (physical system 0 (SPI channel 0) and physical system 1 (SPI channel 1)) are used.

コマンドレジスタ225は、ホスト制御回路210からアクセスされる多数のレジスタ群(例えば、多数の音声制御レジスタ)で構成される。コマンドレジスタ225は、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228の機能制御の設定を行う。また、コマンドレジスタ225は、各インターフェイス(LSIインターフェイス221、メモリインターフェイス222、デジタルオーディオインターフェイス223、ペリフェラルインターフェイス224)の動作条件の設定も行う。 Command register 225 is comprised of a number of register groups (eg, a number of audio control registers) that are accessed by host control circuit 210. The command register 225 performs settings for controlling the functions of the sound/lamp control module 226, main generator 227, and multi-effector 228. The command register 225 also sets operating conditions for each interface (LSI interface 221, memory interface 222, digital audio interface 223, peripheral interface 224).

なお、コマンドレジスタ225を構成する各レジスタには、IC(Integrated Circuit)が搭載され、メモリ・アクセス制御により動作を安定させたメモリチップにより各レジスタが構成される。このような構成のレジスタを用いた場合、各レジスタが接続された信号バスへの負担が小さくなるので、メモリ・チップ(レジスタ)を増やすことにより、容易に、メモリ・モジュール1枚当りの容量(コマンドレジスタ225の容量)を増加させることができる。 Note that each register constituting the command register 225 is equipped with an IC (Integrated Circuit), and each register is configured by a memory chip whose operation is stabilized by memory access control. When registers with this configuration are used, the load on the signal bus to which each register is connected is reduced, so by increasing the number of memory chips (registers), the capacity per memory module ( (capacity of command register 225) can be increased.

サウンド・ランプ制御モジュール226は、音声再生動作等を統括的に制御するものであり、コマンドレジスタ225の設定内容に従い、音声・LED制御回路220内の各構成部(各ブロック)の動作を制御する。サウンド・ランプ制御モジュール226は、図7に示すように、シンプルアクセスコントローラ226a、シーケンサ226b、ランプ制御部226c及びペリフェラル制御部226dを有する。 The sound/lamp control module 226 centrally controls audio playback operations, etc., and controls the operation of each component (each block) in the audio/LED control circuit 220 according to the settings of the command register 225. . As shown in FIG. 7, the sound/lamp control module 226 includes a simple access controller 226a, a sequencer 226b, a lamp control section 226c, and a peripheral control section 226d.

シンプルアクセスコントローラ226aは、コマンドを一括処理する回路部である。シーケンサ226bは、ランプ点灯や音声などの自動再生動作を制御するための各種シーケンサ(自動再生機能部)を有する。そして、各シーケンサは、タイマーやステップ条件(例えば、後述のLEDアニメーションや音声などのシーケンス再生中のステップ処理毎に設定される条件)に従って、各種動作を制御する。 The simple access controller 226a is a circuit unit that processes commands in batches. The sequencer 226b includes various sequencers (automatic reproduction function units) for controlling automatic reproduction operations such as lamp lighting and audio reproduction. Each sequencer controls various operations according to a timer and step conditions (for example, conditions set for each step processing during sequence playback of LED animation, audio, etc., which will be described later).

ランプ制御部226cは、後述のLEDデータが設定可能な全チャンネル(8つのチャンネル)において、セットされる輝度値の計算を行い、その算出結果を外部(LEDドライバ)に送信する。また、ペリフェラル制御部226dは、ランプ制御部226cから出力された算出結果のデータをLEDドライバに送信する際の物理的な送信制御を行う。 The lamp control unit 226c calculates the brightness values to be set in all channels (eight channels) for which LED data, which will be described later, can be set, and transmits the calculation results to the outside (LED driver). Further, the peripheral control unit 226d performs physical transmission control when transmitting the calculation result data output from the lamp control unit 226c to the LED driver.

メインジェネレータ227は、音声信号を生成する回路部である。具体的には、メインジェネレータ227は、サウンド・ランプ制御モジュール226から入力された制御信号に基づいて、CGROM206に記憶されている所定の音声データを取得し、該取得した音声データを所定の音声信号に変換する。このメインジェネレータ227は、再生チャンネルCH1~CH32に区分されて圧縮データを再生するデコーダ227aと、音量を調整するチャンネルボリューム227b(V1~V4)と、デコーダ227aの再生音を混合するチャンネルミックス部227cと、最終的な混合動作を実行する再ミックス部227dと、を有して構成されている。 The main generator 227 is a circuit unit that generates an audio signal. Specifically, the main generator 227 acquires predetermined audio data stored in the CGROM 206 based on the control signal input from the sound/lamp control module 226, and converts the acquired audio data into a predetermined audio signal. Convert to The main generator 227 includes a decoder 227a that is divided into playback channels CH1 to CH32 and plays compressed data, a channel volume 227b (V1 to V4) that adjusts the volume, and a channel mixer 227c that mixes the playback sound of the decoder 227a. and a remix section 227d that performs the final mixing operation.

マルチエフェクタ228は、メインジェネレータ227から入力される音声信号とデジタルオーディオインターフェイス223から入力されるオーディオ入力信号とを合成するミキサーと、音声に対して各種音響効果を与えるための各種エフェクターとを有する。そして、マルチエフェクタ228は、ミキサーで合成された音声信号、エフェクターからの出力信号等をデジタルオーディオインターフェイス223を介してスピーカ11に出力する。 The multi-effector 228 includes a mixer that synthesizes the audio signal input from the main generator 227 and the audio input signal input from the digital audio interface 223, and various effectors for applying various sound effects to the audio. The multi-effector 228 outputs the audio signal synthesized by the mixer, the output signal from the effector, etc. to the speaker 11 via the digital audio interface 223.

図8は、音声・LED制御回路の出力信号を説明する図面である。CGROM206には、最高8192種類のシーケンスコード群と、最高8192種類のSACデータ群が格納されている。シーケンスコードやSACデータは、各々、13ビット長のシーケンスコード番号やSAC番号で特定されており、8192=213の関係にある。 FIG. 8 is a diagram illustrating output signals of the audio/LED control circuit. The CGROM 206 stores up to 8192 types of sequence code groups and up to 8192 types of SAC data groups. The sequence code and SAC data are each specified by a 13-bit sequence code number and SAC number, and have a relationship of 8192= 213 .

本実施例の場合、シーケンサ226bとして、並列的に動作する16系列(SQ0~SQ15)が設けられ、また、シンプルアクセルコントローラ226aとして、並列的に動作する4系列(SAC0~SAC3)が設けられている。この構成に対応して、コマンドレジスタ225には、シーケンサ(SQ0~SQ15)制御用の音声制御レジスタRGj2と、SAC(SAC0~SAC3)制御用の音声制御レジスタRGj1とが設けられている。 In the case of this embodiment, 16 series (SQ0 to SQ15) that operate in parallel are provided as the sequencer 226b, and 4 series (SAC0 to SAC3) that operate in parallel are provided as the simple accelerator controller 226a. There is. Corresponding to this configuration, the command register 225 is provided with an audio control register RGj2 for controlling the sequencers (SQ0 to SQ15) and an audio control register RGj1 for controlling the SACs (SAC0 to SAC3).

そして、CPUプロセッサにより構成されるホスト制御回路210が、音声コマンドの送信動作に基づいて、SAC制御用の所定の音声制御レジスタRGj1に、SAC番号と、その付属情報を書込むと、対応するシンプルアクセスコントローラ226aが機能を開始し、そのシンプルアクセスコントローラ226aは、SAC番号で特定される一群の設定データを、SACデータが指示する一群の音声制御レジスタに書込むことになる。本実施形態では、煩雑な設定動作を一のSAC番号とその付属情報の送信で終えることができる。 Then, when the host control circuit 210 constituted by the CPU processor writes the SAC number and its attached information to a predetermined voice control register RGj1 for SAC control based on the voice command transmission operation, the corresponding simple The access controller 226a begins functioning, and the simple access controller 226a will write a set of configuration data identified by the SAC number to a set of voice control registers pointed to by the SAC data. In this embodiment, complicated setting operations can be completed by transmitting one SAC number and its attached information.

一方、CPUプロセッサにより構成されるホスト制御回路210が、音声コマンドの送信動作に基づいて、シーケンサ226b(SQ0~SQ7)制御用の所定の音声制御レジスタRGj2に、シーケンスコード番号と、その付属情報を書込むと、対応するシーケンサSQiが機能を開始して、シーケンスコードで特定される一群の設定データを、シーケンスコードが指示する一群の音声制御レジスタに書込むことになる。 On the other hand, the host control circuit 210 constituted by a CPU processor sends a sequence code number and its attached information to a predetermined voice control register RGj2 for controlling the sequencer 226b (SQ0 to SQ7) based on the voice command transmission operation. When written, the corresponding sequencer SQi starts functioning and writes the set of configuration data specified by the sequence code to the set of audio control registers pointed to by the sequence code.

ここで、シーケンサ(SQ0~SQ7)制御用の所定の音声制御レジスタRGj2には、任意のシーケンサSQiに対して、複数(最高8個)のシーケンスコード番号と、各シーケンスコード番号の演出に対するループ情報を記入できるようになっている。したがって、例えば、シーケンサSQiに対して、n+1個のシーケンスコード番号(X0,X1,・・・,Xn)が指定された場合には、シーケンスコード番号X0の設定動作→シーケンスコード番号X1の設定動作→・・・・シーケンスコード番号Xnの設定動作が順番に実行されることになり、設定動作に対応する音声演出が実行されることになる。 Here, a predetermined audio control register RGj2 for controlling the sequencers (SQ0 to SQ7) contains multiple (up to 8) sequence code numbers and loop information for the performance of each sequence code number for any sequencer SQi. It is now possible to enter. Therefore, for example, when n+1 sequence code numbers (X0, X1, ..., Xn) are specified for sequencer SQi, the setting operation of sequence code number →...The setting operations of the sequence code number Xn will be executed in order, and the audio effects corresponding to the setting operations will be executed.

また、繰り返し回数などのループ情報は、シーケンスコード番号ごとに指定可能であるので、シーケンスコード番号で特定される音声演出を、所定回数繰り返した後に、次のシーケンスコード番号で特定される音声演出に移行することができる。 In addition, loop information such as the number of repetitions can be specified for each sequence code number, so after repeating the audio performance specified by the sequence code number a predetermined number of times, the audio performance specified by the next sequence code number can be changed. can be migrated.

このように、シーケンサSQiに設定すべきデータは多岐にわたっており、これらシーケンスコード番号及び付随データを、シーケンサ制御用の音声制御レジスタRGj2に適宜に設定する必要がある。そこで、本実施例では、シーケンスコード番号および付随データの全体を1バイト単位で分割すると共に、分割された1バイトデータと、この1バイトデータを設定すべきシーケンサ制御用レジスタRGj2のレジスタアドレスとを一組とする一群のSACデータを、CGROM206に確保している(以下、これをシーケンサ起動用SACデータという)。 As described above, there is a wide variety of data to be set in the sequencer SQi, and it is necessary to appropriately set these sequence code numbers and accompanying data in the audio control register RGj2 for controlling the sequencer. Therefore, in this embodiment, the entire sequence code number and accompanying data is divided into 1-byte units, and the divided 1-byte data and the register address of the sequencer control register RGj2 to which this 1-byte data is to be set are divided. A set of SAC data is secured in the CGROM 206 (hereinafter referred to as sequencer startup SAC data).

そして、ホスト制御回路210は、SAC制御用の音声制御レジスタRGj1に、所定のSAC番号を指定することで、シンプルアクセスコントローラ226aを起動させている。ここで、SAC番号は、シーケンサ起動用SACデータを特定しているのは勿論である。そして、SAC(Simple Access Controller)の動作に基づいて、必要なデータを、シーケンサ制御用レジスタRGj2に展開させている。したがって、シーケンサSQ0~SQ15の起動用データの設定動作が容易である。 Then, the host control circuit 210 activates the simple access controller 226a by specifying a predetermined SAC number in the voice control register RGj1 for SAC control. Here, the SAC number of course specifies the SAC data for starting the sequencer. Then, necessary data is developed in the sequencer control register RGj2 based on the operation of the SAC (Simple Access Controller). Therefore, the operation of setting start-up data for sequencers SQ0 to SQ15 is easy.

ところで、図8に関して先に説明した通り、一のシーケンスコード番号で特定される一群のシーケンスコードには、ステップ終了コード(FFFEH)で区切った複数の動作単位(シーケンスステップ)が記載されているので、結局、一のシーケンスコード番号で特定される複数のシーケンスステップを全て実行した後に、次のシーケンスコード番号で特定される複数のシーケンスステップが実行されることになる。 By the way, as explained above with reference to FIG. 8, a group of sequence codes identified by one sequence code number includes multiple operation units (sequence steps) separated by step end codes (FFFEH). In the end, after all the sequence steps specified by one sequence code number are executed, the sequence steps specified by the next sequence code number are executed.

そして、各シーケンサには待機時間を設定することもできるので、最初のシーケンスステップ(一群の設定データの書込み動作)は、CPUプロセッサにより構成されるホスト制御回路210から指摘された待機時間後に開始され、ステップ終了コード(FFFEH)まで実行すると、更に、待機時間の後に、次の一群の設定データが一群の音声制御レジスタに書込まれる。なお、待機時間は、シーケンサ(SQ0~SQ7)毎に、単一の時間情報が設定可能であるが、例えば、先行するシーケンスステップにおいて、これに連続する後続シーケンスステップに適用される待機時間を設定することで、シーケンスステップ毎の待機時間を任意に設定できる。 Since a standby time can be set for each sequencer, the first sequence step (writing a group of setting data) is started after the standby time specified by the host control circuit 210 constituted by the CPU processor. , and when the step end code (FFFEH) is executed, the next set of setting data is written to the set of voice control registers after a waiting time. Note that the standby time can be set as a single piece of time information for each sequencer (SQ0 to SQ7), but for example, in a preceding sequence step, the standby time that is applied to the subsequent sequence step is set. By doing so, the waiting time for each sequence step can be set arbitrarily.

さらに、音声・LED制御回路220の内部構成の説明を続けると、図7に示すように、チャンネルミックス部227cの6チャンネルの出力信号(混合L0,混合R0,混合L1,混合R1,混合SUB0,混合SUB1)は、マルチエフェクタ228において、コマンドレジスタ225の所定の音声制御レジスタに規定された動作パラメータに基づくデジタルフィルタ処理がされた後、トータルボリューム229(TV0~TV3)に供給され、トータルボリューム値TVに基づいて増幅される。 Further, to continue the explanation of the internal configuration of the audio/LED control circuit 220, as shown in FIG. The mixed SUB1) is subjected to digital filter processing in the multi-effector 228 based on the operating parameters specified in a predetermined audio control register of the command register 225, and then is supplied to the total volume 229 (TV0 to TV3) to set the total volume value. Amplified based on TV.

トータルボリューム値TVは、対応する音声制御レジスタに書込まれる動作パラメータで規定されるが、この動作パラメータは、先に説明した通り、本実施例では、原則として、係員が操作する設定スイッチ(ハードウェアスイッチ)に基づいて規定される。但し、遊技者が遊技動作中(但し、音声演出待機中)に、音量スイッチを操作(画面操作)した場合には、その設定値に基づいてトータルボリュームTVが規定(変更)される。なお、遊技者が音量スイッチを操作した場合に、その設定値に基づいてトータルボリュームTVが規定されることに代えてまたは加えて、チャンネルボリューム227b(V1~V4)が規定(変更)されるようにしても良い。 The total volume value TV is defined by the operating parameters written in the corresponding audio control register, but as explained earlier, in this embodiment, in principle, these operating parameters are determined by the setting switch (hardware) operated by the staff. (ware switch). However, if the player operates the volume switch (operates the screen) during the game operation (while waiting for audio production), the total volume TV is defined (changed) based on the set value. Furthermore, when the player operates the volume switch, the channel volume 227b (V1 to V4) is defined (changed) instead of or in addition to the total volume TV being defined based on the set value. You can also do it.

[スピーカのボリューム制御]
次に、ホスト制御回路210により実行される各スピーカ11のボリューム制御について、図9を参照して説明する。図9は、ホスト制御回路によるボリューム制御の一例を説明するための制御ブロック図である。
[Speaker volume control]
Next, the volume control of each speaker 11 executed by the host control circuit 210 will be described with reference to FIG. FIG. 9 is a control block diagram for explaining an example of volume control by the host control circuit.

各スピーカ11(L0/R0/L1/R1、SUB0、SUB1)から出力される遊技音等の音は、全チャンネルに出力されるトータルボリュームTV0~3の音声信号と、全チャンネルのうちそれぞれ個々のチャンネルに出力される再生チャンネル毎の音声信号とを掛け合わせることで、音声信号のボリューム値を段階的に遷移させるボリューム遷移動作により音量制御される。 The sounds such as game sounds output from each speaker 11 (L0/R0/L1/R1, SUB0, SUB1) are the audio signals of the total volume TV0 to 3 output to all channels, and the audio signals of each individual volume among all channels. The volume is controlled by a volume transition operation that changes the volume value of the audio signal in stages by multiplying the audio signal of each playback channel output to the channel.

なお、「音声信号」は、音量情報(例えばワット数等の情報)を有しており、単に「音量」と呼ぶこともできる。例えば、この明細書において、「再生チャンネル毎の音声信号」を、「再生チャンネル毎の音量」と呼ぶことがある。 Note that the "audio signal" has volume information (for example, information such as wattage), and can also be simply referred to as "volume." For example, in this specification, "audio signal for each reproduction channel" may be referred to as "volume for each reproduction channel."

トータルボリュームTV0~3の音声信号は、ハードウェアスイッチによるボリューム制御281による音声信号およびボリューム設定画面によるユーザーボリューム制御282により出力される音声信号の総合値と、デバッグ時のデバッグボリューム制御283により出力される音声信号とを掛け合わせて規定される。ハードウェアスイッチによるボリューム制御281、ボリューム設定画面によるユーザーボリューム制御282およびデバッグ時のデバッグボリューム制御283を実行するホスト制御回路210は、本願発明の「第1ボリューム制御手段」に相当する。 Total volume The audio signals of TV0 to TV3 are the total value of the audio signal output by the volume control 281 by the hardware switch, the audio signal output by the user volume control 282 by the volume setting screen, and the debug volume control 283 at the time of debugging. It is defined by multiplying the audio signal by The host control circuit 210 that executes volume control 281 using a hardware switch, user volume control 282 using a volume setting screen, and debug volume control 283 during debugging corresponds to the "first volume control means" of the present invention.

また、再生チャンネル毎のボリュームは、一次ボリュームの音声信号と二次ボリュームの音声信号とが掛け合わされる。一次ボリュームの音声信号は、ボリューム調整の影響を受ける第1の再生チャンネル一次制御284により出力される音声信号およびボリューム調整の影響を受けない第2の再生チャンネル一次制御285により出力される音声信号の総合値により規定される。第1の再生チャンネル一次制御284では、例えば遊技者等により音量を変更する操作が行われたことにもとづいて、通常の遊技音の音量(すなわち音声信号(以下同じ))を変更する制御が行われる。第2の再生チャンネル一次制御285では、音量を変更する操作が行われたか否かにかかわらず、特定の遊技音(例えば、エラー音や違法行為時の警報音)を一定の音量で出力する制御が行われる。この一定の音量は、常に最大音量であっても良い。このように、ボリューム調整の影響を受けない第2の再生チャンネル一次制御285では特定の遊技音が一定の音量で出力されるよう制御されることにより、全体ではなく特定の再生チャンネルにおいてのみ、特定の遊技音の音量を一定にする制御を実行することが可能となる。また、二次ボリュームの音声信号は、SAC番号で指定される音声データに組み込まれている音量であり、ボリューム制御286,287,288により出力される。第1の再生チャンネル一次制御284、第2の再生チャンネル一次制御285、および、音声データに組み込まれているボリューム制御286,287,288を実行するホスト制御回路210は、本願発明の「第2ボリューム制御手段」に相当する。 Further, the volume of each reproduction channel is determined by multiplying the audio signal of the primary volume and the audio signal of the secondary volume. The audio signal of the primary volume is the audio signal output by the first playback channel primary control 284 that is affected by the volume adjustment and the audio signal output by the second playback channel primary control 285 that is not affected by the volume adjustment. Defined by total value. The first playback channel primary control 284 performs control to change the volume of the normal game sound (i.e., the audio signal (the same applies hereinafter)) based on, for example, an operation to change the volume by a player or the like. be exposed. The second playback channel primary control 285 is a control that outputs a specific game sound (for example, an error sound or a warning sound for illegal activity) at a constant volume regardless of whether or not an operation to change the volume has been performed. will be held. This constant volume may always be the maximum volume. In this way, the second playback channel primary control 285, which is not affected by volume adjustment, controls specific game sounds to be output at a constant volume, so that specific game sounds can be output only in a specific playback channel rather than in the entire volume. It becomes possible to perform control to keep the volume of the game sound constant. Further, the secondary volume audio signal is the volume incorporated in the audio data specified by the SAC number, and is output by the volume controls 286, 287, and 288. The host control circuit 210 that executes the first playback channel primary control 284, the second playback channel primary control 285, and the volume controls 286, 287, and 288 incorporated in the audio data is the "second volume control circuit 210" of the present invention. This corresponds to "control means".

このように、各スピーカ11(L0/R0/L1/R1、SUB0、SUB1)から出力される音は、トータルボリュームTV0~3の音量と、再生チャンネル毎のボリュームである一次ボリュームの音量および二次ボリュームの音量とを掛け合わせて規定されるため、遊技音のボリュームに多様性を持たせることが可能となる。とくに、トータルボリュームTV0~3の音量は、デバッグ時のデバッグボリューム制御283により出力される音量によっても規定されるので、デバッグ時に、遊技で使用される遊技音データをそのまま用いることができ、デバッグ時の作業効率を向上させることが可能となる。 In this way, the sound output from each speaker 11 (L0/R0/L1/R1, SUB0, SUB1) is determined by the volume of the total volume TV0 to TV3, the volume of the primary volume that is the volume of each playback channel, and the volume of the secondary volume. Since it is defined by multiplying the volume by the volume, it is possible to provide diversity in the volume of the game sound. In particular, since the volumes of the total volumes TV0 to TV3 are also determined by the volume output by the debug volume control 283 during debugging, the game sound data used in the game can be used as is when debugging. This makes it possible to improve work efficiency.

また、通常の遊技音の音量については、遊技者等により音量を変更する操作が行われたことにもとづいて音量を変更することができるが、エラー音や違法行為時の警報音等の特定の遊技音については、音量を変更する操作が行われたか否かにかかわらず、第2の再生チャンネル一次制御285では一定の音量が出力される。そのため、エラーの発生や違法行為があったことを隠すことができず、セキュリティを高めることが可能となる。 In addition, the volume of normal game sounds can be changed based on the operation performed by the player to change the volume, but specific sounds such as error sounds and warning sounds for illegal activities, etc. Regarding game sounds, the second playback channel primary control 285 outputs a constant volume regardless of whether or not an operation to change the volume has been performed. Therefore, it is not possible to hide the occurrence of an error or illegal act, making it possible to improve security.

本実施形態のパチンコ遊技機1では、ハードウェアスイッチによるボリューム制御281は例えば大・中・小の3段階がある。また、ボリューム設定画面によるユーザーボリューム制御282は7段階あり、ハードウェアスイッチと連動して[小]=[1]、[中]=「4]、[大]=「7]となっている。 In the pachinko game machine 1 of this embodiment, the volume control 281 by the hardware switch has three levels, for example, large, medium, and small. Further, the user volume control 282 on the volume setting screen has seven levels, which are linked with the hardware switch: [small] = [1], [medium] = "4", and [large] = "7".

以上説明したように、本実施形態のパチンコ遊技機1では、例えばエラー音等の特定音については、第2の再生チャンネル一次制御285による制御だけでボリュームを維持することができるため、特定音については音量を維持しつつその他の通常音についてはボリューム調整に応じて音量を変更するといった音量制御を容易に行うことが可能となる。なお、ボリューム調整が行われた場合のホスト制御回路210による処理については、図61~図65を参照して後述する。 As explained above, in the pachinko game machine 1 of the present embodiment, the volume of a specific sound such as an error sound can be maintained only by the control by the second playback channel primary control 285. It becomes possible to easily control the volume of other normal sounds by changing the volume according to the volume adjustment while maintaining the volume of the other normal sounds. Note that processing by the host control circuit 210 when volume adjustment is performed will be described later with reference to FIGS. 61 to 65.

[デジタルオーディオパワーアンプ及びスピーカ間の接続構成]
次に、図10を参照しながら、内蔵中継基板260内に設けられたデジタルオーディオパワーアンプ262及びその周辺回路と、スピーカ11との間の接続構成について説明する。図10は、内蔵中継基板260及びスピーカ11間の接続構成図である。なお、図10では、接続部分の構成をより明確にするため、スピーカ11が内蔵中継基板260に接続されていない状態を示す。
[Connection configuration between digital audio power amplifier and speaker]
Next, with reference to FIG. 10, a connection configuration between the digital audio power amplifier 262 and its peripheral circuits provided in the built-in relay board 260 and the speaker 11 will be described. FIG. 10 is a connection configuration diagram between the built-in relay board 260 and the speaker 11. Note that in FIG. 10, the speaker 11 is shown not connected to the built-in relay board 260 in order to make the configuration of the connection part clearer.

本実施形態のパチンコ遊技機1では、図10に示すように、スピーカ11が設けられたスピーカボックス11aは、ハーネス300を介して内蔵中継基板260に接続される。 In the pachinko game machine 1 of this embodiment, as shown in FIG. 10, a speaker box 11a provided with a speaker 11 is connected to a built-in relay board 260 via a harness 300.

内蔵中継基板260は、デジタルオーディオパワーアンプ262と、LC回路263と、4つの接続端子(第1接続端子~第4接続端子)を含む接続端子群264と、2つの抵抗265,266と、コンデンサ267と、NOT回路(論理回路)268とを有する。 The built-in relay board 260 includes a digital audio power amplifier 262, an LC circuit 263, a connection terminal group 264 including four connection terminals (first to fourth connection terminals), two resistors 265 and 266, and a capacitor. 267 and a NOT circuit (logic circuit) 268.

デジタルオーディオパワーアンプ262は、入力された音声信号(オーディオデータ)を増幅し、該増幅された音声信号をスピーカ11に出力して、スピーカ11を駆動する。LC回路263は、コイル及びコンデンサを含む共振回路で構成される。また、NOT回路268は入力された信号のレベルを反転して出力する論理回路である。 The digital audio power amplifier 262 amplifies the input audio signal (audio data), outputs the amplified audio signal to the speaker 11, and drives the speaker 11. The LC circuit 263 is composed of a resonant circuit including a coil and a capacitor. Further, the NOT circuit 268 is a logic circuit that inverts the level of an input signal and outputs the inverted signal.

デジタルオーディオパワーアンプ262のクロック入力端子(MCK)及びデータ入力端子(SDATA)は、音声・LED制御回路220に接続される。そして、デジタルオーディオパワーアンプ262のクロック入力端子(MCK)には、音声・LED制御回路220から出力されたクロック信号(マスタークロック信号)が入力され、データ入力端子(SDATA)には、音声・LED制御回路220から出力された音声信号(オーディオデータ)が入力される。 A clock input terminal (MCK) and a data input terminal (SDATA) of the digital audio power amplifier 262 are connected to the audio/LED control circuit 220. The clock signal (master clock signal) output from the audio/LED control circuit 220 is input to the clock input terminal (MCK) of the digital audio power amplifier 262, and the audio/LED control circuit is input to the data input terminal (SDATA). The audio signal (audio data) output from the control circuit 220 is input.

また、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、LC回路263を介して、それぞれ、内蔵中継基板260の接続端子群264内の第1接続端子及び第2接続端子に接続される。なお、本実施形態では、デジタルオーディオパワーアンプ262の出力端子を2つ設ける例を示すが、本発明はこれに限定されず、例えば、スピーカ11が有する機能や仕様などに応じて適宜変更することができる。 Further, the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected to the first connection terminal and the second connection terminal in the connection terminal group 264 of the built-in relay board 260, respectively, via the LC circuit 263. Connected to the second connection terminal. Note that although this embodiment shows an example in which two output terminals of the digital audio power amplifier 262 are provided, the present invention is not limited to this, and may be modified as appropriate depending on, for example, the functions and specifications of the speaker 11. I can do it.

さらに、デジタルオーディオパワーアンプ262は、ミュート端子(MUTE:音声出力制御端子)を有する。デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベル(振幅値)がLOWレベルである場合には、第1出力端子(OUTM1)及び第2出力端子(OUTM2)からの音声信号の出力を停止する、又は、これらの出力端子を高抵抗を介して接地した状態にする機能(以下、ミュート機能という)を有する。すなわち、デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベルがLOWレベルである場合に、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態を生成する機能を有する。 Furthermore, the digital audio power amplifier 262 has a mute terminal (MUTE: audio output control terminal). When the level (amplitude value) of the voltage signal applied to the mute terminal is LOW level, the digital audio power amplifier 262 outputs the audio signal from the first output terminal (OUTM1) and the second output terminal (OUTM2). It has a function of stopping output or grounding these output terminals via a high resistance (hereinafter referred to as a mute function). That is, when the level of the voltage signal applied to the mute terminal is LOW level, the digital audio power amplifier 262 outputs the signal from the first output terminal (OUTM1) and the second output terminal (OUTM2) to the first output terminal of the built-in relay board 260. It has a function of generating a state in which the output of the audio signal to the connection terminal and the second connection terminal is stopped.

一方、ミュート端子(MUTE)に印加される電圧信号のレベル(振幅値)がHIGHレベルである場合には、デジタルオーディオパワーアンプ262は、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から音声信号を出力する。 On the other hand, when the level (amplitude value) of the voltage signal applied to the mute terminal (MUTE) is HIGH level, the digital audio power amplifier 262 outputs the first output terminal (OUTM1) and the second output terminal (OUTM2). Outputs audio signals from.

内蔵中継基板260の接続端子群264内の第3接続端子は、抵抗266を介して、NOT回路268の入力端子に接続される。また、NOT回路268の出力端子は、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に接続される。なお、内蔵中継基板260の第3接続端子及び抵抗266間の信号配線は、抵抗265を介して内蔵中継基板260内に設けられた電源電圧(+5V)端子に接続される。また、NOT回路268の入力端子及び抵抗266間の信号配線は、コンデンサ267を介して内蔵中継基板260内に設けられた接地(GND)端子に接続される(接地される)。さらに、内蔵中継基板260の第4接続端子は、接地(GND)端子に接続される。 A third connection terminal in the connection terminal group 264 of the built-in relay board 260 is connected to an input terminal of a NOT circuit 268 via a resistor 266. Further, an output terminal of the NOT circuit 268 is connected to a mute terminal (MUTE) of the digital audio power amplifier 262. Note that the signal wiring between the third connection terminal of the built-in relay board 260 and the resistor 266 is connected to a power supply voltage (+5V) terminal provided inside the built-in relay board 260 via the resistor 265. Further, the signal wiring between the input terminal of the NOT circuit 268 and the resistor 266 is connected (grounded) to a ground (GND) terminal provided in the built-in relay board 260 via a capacitor 267. Furthermore, the fourth connection terminal of the built-in relay board 260 is connected to a ground (GND) terminal.

スピーカ11は、図10に示すように、木枠で構成されたスピーカボックス11aに取り付けられている。また、スピーカボックス11aには、4つの接続端子(第1接続端子~第4接続端子)を含む接続端子群11bが設けられる。そして、スピーカボックス11aの第1接続端子及び第2接続端子は、信号配線を介してスピーカ11に接続される。また、スピーカボックス11aの第3接続端子(特定の接続端子)は、信号配線W1により、第4接続端子に電気的に接続される。 As shown in FIG. 10, the speaker 11 is attached to a speaker box 11a made of a wooden frame. Further, the speaker box 11a is provided with a connection terminal group 11b including four connection terminals (first to fourth connection terminals). The first connection terminal and second connection terminal of the speaker box 11a are connected to the speaker 11 via signal wiring. Further, the third connection terminal (specific connection terminal) of the speaker box 11a is electrically connected to the fourth connection terminal by the signal wiring W1.

ハーネス300は、図10に示すように、4本の信号配線を束にして構成される。そして、4本の信号配線の一方の4つの接続端子(第1接続端子~第4接続端子)は、内蔵中継基板260の第1接続端子~第4接続端子にそれぞれ接続される。一方、4本の信号配線の他方の4つの接続端子(第5接続端子~第8接続端子)は、スピーカボックス11aの第1接続端子~第4接続端子にそれぞれ接続される。すなわち、内蔵中継基板260の第1接続端子とスピーカボックス11aの第1接続端子との間は、ハーネス300内の第1接続端子及び第5接続端子間の信号配線により接続され、内蔵中継基板260の第2接続端子とスピーカボックス11aの第2接続端子との間は、ハーネス300内の第2接続端子及び第6接続端子間の信号配線により接続される。また、内蔵中継基板260の第3接続端子とスピーカボックス11aの第3接続端子との間は、ハーネス300内の第3接続端子及び第7接続端子間の信号配線により接続され、内蔵中継基板260の第4接続端子とスピーカボックス11aの第4接続端子との間は、ハーネス300内の第4接続端子及び第8接続端子間の信号配線により接続される。これにより、スピーカ11は、ハーネス300を介して内蔵中継基板260に接続される。 As shown in FIG. 10, the harness 300 is configured by bundling four signal wires. The four connection terminals (first to fourth connection terminals) of one of the four signal wires are connected to the first to fourth connection terminals of the built-in relay board 260, respectively. On the other hand, the other four connection terminals (fifth connection terminal to eighth connection terminal) of the four signal wires are connected to the first connection terminal to fourth connection terminal of the speaker box 11a, respectively. That is, the first connection terminal of the built-in relay board 260 and the first connection terminal of the speaker box 11a are connected by the signal wiring between the first connection terminal and the fifth connection terminal in the harness 300, and the built-in relay board 260 The second connection terminal of the speaker box 11a is connected to the second connection terminal of the speaker box 11a by a signal wiring between the second connection terminal and the sixth connection terminal in the harness 300. Further, the third connection terminal of the built-in relay board 260 and the third connection terminal of the speaker box 11a are connected by signal wiring between the third connection terminal and the seventh connection terminal in the harness 300. The fourth connection terminal of the speaker box 11a is connected to the fourth connection terminal of the speaker box 11a by a signal wiring between the fourth connection terminal and the eighth connection terminal in the harness 300. Thereby, the speaker 11 is connected to the built-in relay board 260 via the harness 300.

なお、ハーネス300に含まれる信号配線の本数は4本に限定されず、例えば、デジタルオーディオパワーアンプ262及びスピーカ11の各仕様、両者間の接続構成等に応じて適宜変更される。ハーネス300には、少なくとも、デジタルオーディオパワーアンプ262の出力端子とスピーカ11とを接続するための信号配線、及び、デジタルオーディオパワーアンプ262のミュート端子をスピーカボックス11aを介して接地するための信号配線が含まれていればよい。 Note that the number of signal wires included in the harness 300 is not limited to four, and may be changed as appropriate, for example, depending on the specifications of the digital audio power amplifier 262 and the speaker 11, the connection configuration between them, and the like. The harness 300 includes at least signal wiring for connecting the output terminal of the digital audio power amplifier 262 and the speaker 11, and signal wiring for grounding the mute terminal of the digital audio power amplifier 262 via the speaker box 11a. should be included.

上述のようにして、内蔵中継基板260とスピーカ11とをハーネス300を介して接続すると、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、ハーネス300を介して、スピーカ11に接続される。また、デジタルオーディオパワーアンプ262のミュート端子(MUTE)は、NOT回路268、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して接地される。 When the built-in relay board 260 and the speaker 11 are connected via the harness 300 as described above, the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected via the harness 300. and is connected to the speaker 11. Further, the mute terminal (MUTE) of the digital audio power amplifier 262 is grounded via the NOT circuit 268, the harness 300, and the signal wiring W1 between the third connection terminal and the fourth connection terminal of the speaker box 11a.

この結果、スピーカ11がハーネス300を介して内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されている状態では、LOWレベルの電圧信号がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はHIGHレベルとなる。この場合、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)からスピーカ11に音声信号が出力される。 As a result, when the speaker 11 is connected to the built-in relay board 260 (digital audio power amplifier 262) via the harness 300, a LOW level voltage signal is input to the NOT circuit 268, so the digital audio power amplifier 262 The level (amplitude value) of the voltage signal input to the mute terminal (MUTE) of is HIGH level. In this case, audio signals are output from the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 to the speaker 11.

一方、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されていない場合には、内蔵中継基板260の第3接続端子が開放状態となる。この場合、電源電圧(+5V)がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はLOWレベルとなり、デジタルオーディオパワーアンプ262の上述したミュート機能が作動する。 On the other hand, when the speaker 11 is not connected to the built-in relay board 260 (digital audio power amplifier 262), the third connection terminal of the built-in relay board 260 is in an open state. In this case, since the power supply voltage (+5V) is input to the NOT circuit 268, the level (amplitude value) of the voltage signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 becomes a LOW level, and the digital audio power amplifier The above-mentioned mute function of H.262 is activated.

すなわち、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)から外れている場合には、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態が生成される。この結果、デジタルオーディオパワーアンプ262(出力端子)と、内蔵中継基板260の第1及び第2接続端子との間における共振現象の発生を抑制し、デジタルオーディオパワーアンプ262の故障等の不具合発生を防止することができる。 That is, when the speaker 11 is detached from the built-in relay board 260 (digital audio power amplifier 262), the built-in relay board 260 is connected to the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262. A state is generated in which the output of the audio signal to the first connection terminal and the second connection terminal of is stopped. As a result, the occurrence of a resonance phenomenon between the digital audio power amplifier 262 (output terminal) and the first and second connection terminals of the built-in relay board 260 is suppressed, and the occurrence of malfunctions such as failure of the digital audio power amplifier 262 is suppressed. It can be prevented.

上述のように、本実施形態では、ホスト制御回路210及び音声・LED制御回路220によるソフトウェア上の制御とは関係無く、デジタルオーディオパワーアンプ262のミュート機能を作動させることができる。それゆえ、例えば、スピーカ11が内蔵中継基板260から外れている状況において、ホスト制御回路210及び音声・LED制御回路220が音声信号の出力停止制御を行っていると認識していてもプログラム上のバグ(不具合)等により誤って音声信号が出力されているような場合や、スピーカ11をハーネス300から外さなければ遊技盤の付け替えることができない構造のパチンコ遊技機1において、遊技盤の付け替え終了後に誤ってスピーカ11とハーネス300とを接続せずに扉を閉じ、音声出力を開始した場合などの状況が発生しても、ハード的に、上述したデジタルオーディオパワーアンプ262のミュート機能が作動する。この場合、確実に、デジタルオーディオパワーアンプ262を保護することができ、パチンコ遊技機1の安全性を向上させることができる。 As described above, in this embodiment, the mute function of the digital audio power amplifier 262 can be activated regardless of the software control by the host control circuit 210 and the audio/LED control circuit 220. Therefore, for example, in a situation where the speaker 11 is disconnected from the built-in relay board 260, even if the host control circuit 210 and the audio/LED control circuit 220 recognize that the audio signal output stop control is being performed, the program In cases where an audio signal is being output erroneously due to a bug (malfunction), or in a pachinko gaming machine 1 that is structured so that the game board cannot be replaced without removing the speaker 11 from the harness 300, after the game board has been replaced. Even if a situation occurs such as when the door is closed and audio output is started without connecting the speaker 11 and the harness 300 by mistake, the mute function of the digital audio power amplifier 262 described above operates in terms of hardware. In this case, the digital audio power amplifier 262 can be reliably protected, and the safety of the pachinko game machine 1 can be improved.

さらに、本実施形態では、上述のように、内蔵中継基板260の第3接続端子は、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して、内蔵中継基板260内に設けられた接地(GND)端子に接続される。このような構成では、内蔵中継基板260の第3接続端子の信号レベルがLOWになっている場合に、この要因が内蔵中継基板260の第4接続端子が接地されていることによるものであるか否かを、内蔵中継基板260の第4接続端子の信号レベルを計測することにより判定することができるので、デジタルオーディオパワーアンプ262からのデジタル出力動作をより正確に管理することができる。 Furthermore, in this embodiment, as described above, the third connection terminal of the built-in relay board 260 is connected to the signal wiring W1 between the harness 300 and the third connection terminal and the fourth connection terminal of the speaker box 11a. It is connected to a ground (GND) terminal provided inside the built-in relay board 260. In such a configuration, when the signal level of the third connection terminal of the built-in relay board 260 is LOW, it is difficult to determine whether this is due to the fourth connection terminal of the built-in relay board 260 being grounded. Since this can be determined by measuring the signal level of the fourth connection terminal of the built-in relay board 260, the digital output operation from the digital audio power amplifier 262 can be managed more accurately.

[表示制御回路]
次に、図11を参照しながら、表示制御回路230の内部構成について説明する。図11は、表示制御回路230内部の回路構成、並びに、表示制御回路230とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。
[Display control circuit]
Next, the internal configuration of the display control circuit 230 will be described with reference to FIG. 11. FIG. 11 is a block diagram showing the circuit configuration inside the display control circuit 230 and the connection relationship between the display control circuit 230 and its various peripheral devices and peripheral circuit sections.

表示制御回路230は、図11に示すように、メモリコントローラ231と、コマンドメモリ232と、コマンドパーサ233と、動画デコーダ234と、静止画デコーダ235と、SDRAMコントローラ236と、内蔵VRAM237と、第1ディスプレイコントローラ238と、第2ディスプレイコントローラ239と、3D(Dimension)ジオメトリエンジン240と、レンダリングエンジン241とを備える。表示制御回路230内における各部の接続関係、並びに、表示制御回路230とその各種周辺装置及び周辺回路との接続関係は、次の通りである。 As shown in FIG. 11, the display control circuit 230 includes a memory controller 231, a command memory 232, a command parser 233, a video decoder 234, a still image decoder 235, an SDRAM controller 236, a built-in VRAM 237, and a first It includes a display controller 238, a second display controller 239, a 3D (Dimension) geometry engine 240, and a rendering engine 241. The connection relationships among the various parts within the display control circuit 230 and the connection relationships between the display control circuit 230 and its various peripheral devices and peripheral circuits are as follows.

表示制御回路230内において、メモリコントローラ231は、コマンドパーサ233、動画デコーダ234及び静止画デコーダ235に接続される。コマンドパーサ233は、メモリコントローラ231以外に、コマンドメモリ232、動画デコーダ234、静止画デコーダ235及び3Dジオメトリエンジン240に接続される。動画デコーダ234は、メモリコントローラ231及びコマンドパーサ233以外に、SDRAMコントローラ236に接続される。静止画デコーダ235は、メモリコントローラ231及びコマンドパーサ233以外に、内蔵VRAM237に接続される。 Within the display control circuit 230, a memory controller 231 is connected to a command parser 233, a video decoder 234, and a still image decoder 235. In addition to the memory controller 231, the command parser 233 is connected to a command memory 232, a video decoder 234, a still image decoder 235, and a 3D geometry engine 240. In addition to the memory controller 231 and command parser 233, the video decoder 234 is connected to an SDRAM controller 236. The still image decoder 235 is connected to the built-in VRAM 237 in addition to the memory controller 231 and command parser 233.

また、表示制御回路230内において、SDRAMコントローラ236は、動画デコーダ234以外に、内蔵VRAM237、第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。内蔵VRAM237は、静止画デコーダ235及びSDRAMコントローラ236以外に、第1ディスプレイコントローラ238、第2ディスプレイコントローラ239及びレンダリングエンジン241に接続される。さらに、3Dジオメトリエンジン240は、コマンドパーサ233以外に、レンダリングエンジン241に接続される。 Furthermore, in the display control circuit 230, the SDRAM controller 236 is connected to a built-in VRAM 237, a first display controller 238, and a second display controller 239 in addition to the video decoder 234. The built-in VRAM 237 is connected to a first display controller 238, a second display controller 239, and a rendering engine 241 in addition to the still image decoder 235 and SDRAM controller 236. Additionally, the 3D geometry engine 240 is connected to a rendering engine 241 in addition to the command parser 233.

なお、SDRAM250は、表示制御回路230内のメモリコントローラ231及びSDRAMコントローラ236に接続される。また、CGROM基板204は、表示制御回路230内のメモリコントローラ231に接続される。また、ホスト制御回路210は、表示制御回路230内のメモリコントローラ231及びコマンドメモリ232に接続される。さらに、表示装置13は、表示制御回路230内の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。 Note that the SDRAM 250 is connected to a memory controller 231 and an SDRAM controller 236 within the display control circuit 230. Further, the CGROM board 204 is connected to a memory controller 231 within the display control circuit 230. Further, the host control circuit 210 is connected to a memory controller 231 and a command memory 232 within the display control circuit 230. Further, the display device 13 is connected to a first display controller 238 and a second display controller 239 within the display control circuit 230.

次に、表示制御回路230内の各部の構成について説明する。 Next, the configuration of each part within the display control circuit 230 will be explained.

メモリコントローラ231は、主に、外部の各種メモリ(CGROM基板204及びSDRAM250)と表示制御回路230との間の通信制御を行う。例えば、メモリコントローラ231は、制御対象となる外部のメモリのアドレス指定信号の送受信や、メモリのレディ、ビジー管理等の処理を行い、各種メモリに対して指定したアドレスに格納されたデータ(演出データ、コマンドデータなど)を取得する処理を行う。 The memory controller 231 mainly controls communication between various external memories (CGROM board 204 and SDRAM 250) and the display control circuit 230. For example, the memory controller 231 sends and receives address designation signals for external memories to be controlled, performs processes such as memory ready and busy management, and stores data (performance data) stored at specified addresses in various memories. , command data, etc.).

コマンドメモリ232は、コマンドリストを格納する内蔵メモリである。なお、コマンドリストは、コマンドメモリ232以外に、SDRAM250、CGROM基板204(CGROM206)に格納することもできる。 Command memory 232 is a built-in memory that stores a command list. Note that the command list can also be stored in the SDRAM 250 and the CGROM board 204 (CGROM 206) in addition to the command memory 232.

コマンドパーサ233は、指定されたメモリ(コマンドメモリ232、SDRAM250又はCGROM206)からコマンドリストを取得する。具体的には、本実施形態では、ホスト制御回路210により表示制御回路230内のシステム制御レジスタ(不図示)に、コマンドリストが配置されたメモリの種別(コマンドメモリ232、SDRAM250又はCGROM206)と、その開始アドレスとが設定される。そして、コマンドパーサ233は、システム制御レジスタ(不図示)に指定されたメモリ内の開始アドレスにアクセスしてコマンドリストを取得する。 The command parser 233 obtains a command list from a specified memory (command memory 232, SDRAM 250, or CGROM 206). Specifically, in this embodiment, the type of memory (command memory 232, SDRAM 250, or CGROM 206) in which the command list is placed is stored in a system control register (not shown) in the display control circuit 230 by the host control circuit 210; The start address is set. The command parser 233 then accesses the start address in the memory specified by the system control register (not shown) and obtains the command list.

また、コマンドパーサ233は、取得したコマンドリストを解析して具体的な制御コードを生成し、該制御コードを動画デコーダ234、静止画デコーダ235、3Dジオメトリエンジン240に出力する。本実施形態では、コマンドパーサ233により出力された制御コードに基づいて、表示制御回路230内の各画像処理モジュールが作動する。 Additionally, the command parser 233 analyzes the acquired command list to generate a specific control code, and outputs the control code to the video decoder 234, still image decoder 235, and 3D geometry engine 240. In this embodiment, each image processing module within the display control circuit 230 operates based on the control code output by the command parser 233.

動画デコーダ234は、CGROM基板204又はSDRAM250から取得された動画圧縮データを復号(デコード)する。そして、動画デコーダ234は、復号した動画データをSDRAM250(外付けRAM)に出力する。なお、動画デコーダ234から出力された動画データ(デコード結果)は、SDRAM250内に設けられたムービバッファに格納される。 The video decoder 234 decodes the video compressed data acquired from the CGROM board 204 or the SDRAM 250. The video decoder 234 then outputs the decoded video data to the SDRAM 250 (external RAM). Note that the video data (decoding result) output from the video decoder 234 is stored in a movie buffer provided in the SDRAM 250.

静止画デコーダ235は、CGROM基板204又はSDRAM250から取得された静止画圧縮データを復号する。そして、静止画デコーダ235は、復号した静止画データを内蔵VRAM237に出力する。なお、静止画デコーダ235から出力された静止画データ(デコード結果)は、内蔵VRAM237内に設けられた後述のスプライトバッファに一時的に格納される。 Still image decoder 235 decodes still image compressed data acquired from CGROM board 204 or SDRAM 250. Then, the still image decoder 235 outputs the decoded still image data to the built-in VRAM 237. Note that the still image data (decoding result) output from the still image decoder 235 is temporarily stored in a sprite buffer, which will be described later, provided in the built-in VRAM 237.

SDRAMコントローラ236は、デコードされた動画データ及び静止画データのRAMへの格納処理や、内蔵VRAM237とCGROM基板204又はSDRAM250との間における画像データの転送処理などの動作を制御するコントローラである。 The SDRAM controller 236 is a controller that controls operations such as storing decoded video data and still image data in the RAM, and transferring image data between the built-in VRAM 237 and the CGROM board 204 or the SDRAM 250.

内蔵VRAM237は、表示制御回路230による描画処理において、デコード処理やレンダリング処理などの各種処理を実行する際のワークRAMとして動作する。また、後述の描画処理内の各処理過程において行われる、内蔵VRAM237とCGROM基板204又はSDRAM250との間の画像データの転送処理において、各種画像データが内蔵VRAM237に一時的に格納される。 The built-in VRAM 237 operates as a work RAM when executing various processes such as decoding processing and rendering processing in the drawing processing by the display control circuit 230. Further, various image data are temporarily stored in the built-in VRAM 237 in image data transfer processing between the built-in VRAM 237 and the CGROM board 204 or the SDRAM 250, which is performed in each process in the drawing process described later.

第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239のそれぞれは、レンダリングエンジン241により生成されたレンダリング結果(描画結果)を取得し、該レンダリング結果を表示装置13に出力する。これにより、表示装置13の表示画面に、所定の画像が表示される。なお、本実施形態のパチンコ遊技機1のように、2つのディスプレイコントローラを設けた場合には、一つの表示制御回路230(1チップ)により、2つの画面を表示装置13に設けて各画面を独立して制御することができる。 Each of the first display controller 238 and the second display controller 239 obtains the rendering result (drawing result) generated by the rendering engine 241 and outputs the rendering result to the display device 13. As a result, a predetermined image is displayed on the display screen of the display device 13. Note that when two display controllers are provided as in the pachinko game machine 1 of this embodiment, two screens are provided on the display device 13 and each screen is controlled by one display control circuit 230 (one chip). Can be controlled independently.

3Dジオメトリエンジン240は、コマンドパーサ233から入力された制御コードに基づいて、3次元情報を2次元情報に変換する処理(投影変換処理)や、図形の拡大、縮小、回転及び移動等のアフィン変換(図形変換)処理を行う。そして、3Dジオメトリエンジン240は、変換処理の結果をレンダリングエンジン241に出力する。 The 3D geometry engine 240 performs processing for converting three-dimensional information into two-dimensional information (projection transformation processing) and affine transformation such as enlargement, reduction, rotation, and movement of figures based on the control code input from the command parser 233. (shape conversion) processing. The 3D geometry engine 240 then outputs the results of the conversion process to the rendering engine 241.

レンダリングエンジン241は、伸張された静止画データ及び動画データが格納されたテクスチャソース(本実施形態ではSDRAM250)を参照し、該画像データに対してレンダリング(描画)処理を施する。そして、レンダリングエンジン241は、レンダリング結果をレンダリングターゲット(本実施形態では、内蔵VRAM237又はSDRAM250)に書き出す。 The rendering engine 241 refers to a texture source (SDRAM 250 in this embodiment) in which expanded still image data and moving image data are stored, and performs rendering (drawing) processing on the image data. The rendering engine 241 then writes the rendering result to a rendering target (in this embodiment, the built-in VRAM 237 or SDRAM 250).

なお、本明細書でいう「レンダリング(描画)する」とは、動画の拡大縮小や回転などの指定情報(本実施形態では、3Dジオメトリエンジン240から出力された情報)に従ってデコードされたデータを編集することである。また、ここでいう「レンダリングエンジン」には、例えば、「ラスタライザ」、「ピクセルシェーダ」なども含まれる。それゆえ、レンダリングエンジン241では、ピクセルシェーダと同様に、画像データに対してピクセル単位で、ARGB値(A:透明度(不透明度)を示すアルファ値、R:赤色成分の輝度値、G:緑色成分の輝度値、B:青色成分の輝度値)の演算処理も行われる。 Note that "rendering (drawing)" as used herein means editing decoded data according to specified information such as scaling and rotation of a video (in this embodiment, information output from the 3D geometry engine 240). It is to be. Furthermore, the "rendering engine" here includes, for example, a "rasterizer" and a "pixel shader". Therefore, similarly to the pixel shader, the rendering engine 241 uses ARGB values (A: alpha value indicating transparency (opacity), R: brightness value of red component, G: green component) for each pixel of image data. A calculation process is also performed on the brightness value of B: the brightness value of the blue component).

[表示制御回路及びCGROM間の接続構成]
本実施形態のパチンコ遊技機1では、表示制御回路230に接続されるCGROMの種別(NOR型又はNAND型)が異なっていても対処可能な構成を有する。ここで、図12及び図13を参照しながら、サブ基板202内に設けられた表示制御回路230及びその周辺回路と、CGROM基板に搭載されたCGROMとの間の接続構成について説明する。
[Connection configuration between display control circuit and CGROM]
The pachinko gaming machine 1 of this embodiment has a configuration that can handle different types of CGROMs (NOR type or NAND type) connected to the display control circuit 230. Here, the connection configuration between the display control circuit 230 and its peripheral circuits provided in the sub-board 202 and the CGROM mounted on the CGROM board will be described with reference to FIGS. 12 and 13.

図12は、CGROMがNOR型のCGROM206a(NOR型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204a間の接続構成図である。また、図13は、CGROMがNAND型のCGROM206b(NAND型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204b間の接続構成図である。なお、図12及び図13では、接続部分の構成をより明確にするため、CGROM基板がサブ基板202から外れた状態を示すが、実際には、両基板はボード・トゥ・ボードコネクタを介して接続される。 FIG. 12 is a connection configuration diagram between the sub-board 202 and the CGROM board 204a when the CGROM is a NOR-type CGROM 206a (NOR-type flash memory). Moreover, FIG. 13 is a connection configuration diagram between the sub-board 202 and the CGROM board 204b when the CGROM is a NAND-type CGROM 206b (NAND-type flash memory). In addition, in FIGS. 12 and 13, the CGROM board is shown detached from the sub-board 202 in order to make the configuration of the connection part clearer, but in reality, both boards are connected via a board-to-board connector. Connected.

(1)サブ基板の構成
まず、サブ基板202の内部構成を説明する。なお、図12と図13との比較から明らかなように、CGROM基板204aにNOR型のCGROM206aを搭載した場合におけるサブ基板202の構成は、CGROM基板204bにNAND型のCGROM206bを搭載した場合のそれと同様である。
(1) Configuration of sub-board First, the internal configuration of sub-board 202 will be explained. As is clear from a comparison between FIGS. 12 and 13, the configuration of the sub-board 202 when a NOR-type CGROM 206a is mounted on the CGROM board 204a is the same as that when a NAND-type CGROM 206b is mounted on the CGROM board 204b. The same is true.

サブ基板202には、図12及び図13に示すように、表示制御回路230が設けられるとともに、その周辺回路として、双方向バランストランシーバ301及びAND回路302(ANDゲート)が設けられる。また、サブ基板202には、各種信号配線(バス)と、各種バスを介して表示制御回路230に直接的又は間接的に接続された複数の接続端子を含む端子群303とが設けられる。 As shown in FIGS. 12 and 13, the sub-board 202 is provided with a display control circuit 230, and is provided with a bidirectional balance transceiver 301 and an AND circuit 302 (AND gate) as its peripheral circuits. Further, the sub-board 202 is provided with various signal wirings (buses) and a terminal group 303 including a plurality of connection terminals connected directly or indirectly to the display control circuit 230 via various buses.

双方向バランストランシーバ301は、一方の4つの入出力端子(図12中の端子A0~端子A3)と、該一方の4つの入出力端子(端子A0~端子A3)にそれぞれ接続された他方の4つの入出力端子(図12中の端子B0~端子B3)とを有する。また、双方向バランストランシーバ301は、入出力端子A0~入出力端子A3及び入出力端子B0~入出力端子B3間における信号の通信方向を切替制御するための2つの制御端子(図12中の端子OE及び端子DIR)を有する。 The bidirectional balanced transceiver 301 has four input/output terminals (terminals A0 to A3 in FIG. 12) on one side and four input/output terminals on the other side connected to the four input/output terminals (terminals A0 to A3) on the other side. It has two input/output terminals (terminals B0 to B3 in FIG. 12). The bidirectional balanced transceiver 301 also has two control terminals (terminals in FIG. OE and terminal DIR).

双方向バランストランシーバ301は、制御端子OE及び制御端子DIRにそれぞれ印加される電圧信号の信号レベルの組み合わせに応じて、入出力端子A0~入出力端子A3及び入出力端子B0~入出力端子B3間における信号の通信方向を切り替える。これにより、何らかの原因により通信方向(通信動作)に不整合が発生した場合であっても、表示制御回路230及びCGROM間における通信動作の安全性を確保することができる。なお、双方向バランストランシーバ301における通信方向の切替制御動作については、後で詳述する。また、本実施形態で用いる双方向バランストランシーバ301は、3.3V及び5Vの2電源を有するシステムにも対応可能である。 The bidirectional balanced transceiver 301 operates between input/output terminals A0 to A3 and input/output terminals B0 to B3 depending on the combination of signal levels of voltage signals applied to control terminals OE and DIR, respectively. Switch the communication direction of the signal. Thereby, even if a mismatch occurs in the communication direction (communication operation) for some reason, the safety of the communication operation between the display control circuit 230 and the CGROM can be ensured. Note that the communication direction switching control operation in the bidirectional balanced transceiver 301 will be described in detail later. Further, the bidirectional balanced transceiver 301 used in this embodiment is also compatible with a system having two power supplies of 3.3V and 5V.

表示制御回路230には、4つの入出力兼用端子(図12中の端子GMA31/GRB3~端子GMA28/GRB0)が設けられる。この入出力兼用端子GMA31/GRB3~入力出力兼用端子GMA28/GRB0は、CGROMがNOR型のCGROM206aである場合にはアドレスバスの出力端子として作用し、CGROMがNAND型のCGROM206bである場合にはレディ/ビジー信号の入力端子として作用する。また、表示制御回路230には、CGROM内のデータ格納領域のアドレスに関するデータ(アドレスの指定データ等)の出力端子として作用する26個の出力端子(図12中の端子GMA27~端子GMA2)が設けられる。 The display control circuit 230 is provided with four input/output terminals (terminal GMA31/GRB3 to terminal GMA28/GRB0 in FIG. 12). These input/output terminals GMA31/GRB3 to input/output terminals GMA28/GRB0 act as address bus output terminals when the CGROM is a NOR type CGROM 206a, and are ready when the CGROM is a NAND type CGROM 206b. /Acts as a busy signal input terminal. The display control circuit 230 is also provided with 26 output terminals (terminal GMA27 to terminal GMA2 in FIG. 12) that act as output terminals for data related to the address of the data storage area in the CGROM (address designation data, etc.). It will be done.

また、表示制御回路230には、2つのCGメモリチップイネーブル出力端子(図12中の端子GCE_0,端子GCE_1)が設けられる。なお、本実施形態では、表示制御回路230は、2つのCGメモリチップイネーブル出力端子(GCE_0,GCE_1:特定の出力端子)に対応した2つのメモリ空間を有し、各メモリ空間には、メモリの種類、バス幅、アクセスタイミング等の情報が設定される。ただし、本実施形態では、表示制御回路230は、同期モードのROMと非同期モードのROMとを混在した場合には対応(使用)できない構成になっている。 Furthermore, the display control circuit 230 is provided with two CG memory chip enable output terminals (terminal GCE_0 and terminal GCE_1 in FIG. 12). Note that in this embodiment, the display control circuit 230 has two memory spaces corresponding to two CG memory chip enable output terminals (GCE_0, GCE_1: specific output terminals), and each memory space includes a memory Information such as type, bus width, access timing, etc. is set. However, in this embodiment, the display control circuit 230 has a configuration that cannot support (use) a case where a synchronous mode ROM and an asynchronous mode ROM are mixed.

さらに、表示制御回路230には、CGROMから画像データ(動画/静止画の圧縮データ)をデータバスを介して取得するための複数のデータバス入力端子が設けられる。 Furthermore, the display control circuit 230 is provided with a plurality of data bus input terminals for acquiring image data (compressed data of moving images/still images) from the CGROM via a data bus.

なお、サブ基板202に設けられた上記構成部の電気的な接続関係は次の通りである。 Note that the electrical connection relationship of the above-mentioned components provided on the sub-board 202 is as follows.

表示制御回路230の入出力兼用端子GMA31/GRB3~入力出力兼用端子GMA28/GRB0は、図12及び図13に示すように、双方向バランストランシーバ301の入出力端子B0~入出力端子B3にそれぞれ接続される。そして、双方向バランストランシーバ301の入出力端子A0~入出力端子A3は、端子群303の第1接続端子~第4接続端子にそれぞれ接続される。すなわち、表示制御回路230の入出力兼用端子GMA31/GRB3~入力出力兼用端子GMA28/GRB0は、双方向バランストランシーバ301を介して、端子群303の第1接続端子~第4接続端子にそれぞれ接続される。 The input/output terminals GMA31/GRB3 to input/output terminals GMA28/GRB0 of the display control circuit 230 are connected to the input/output terminals B0 to B3 of the bidirectional balanced transceiver 301, respectively, as shown in FIGS. 12 and 13. be done. The input/output terminals A0 to A3 of the bidirectional balanced transceiver 301 are connected to the first to fourth connection terminals of the terminal group 303, respectively. That is, the input/output terminals GMA31/GRB3 to input/output terminals GMA28/GRB0 of the display control circuit 230 are connected to the first to fourth connection terminals of the terminal group 303 via the bidirectional balanced transceiver 301, respectively. Ru.

また、表示制御回路230の出力端子GMA27~出力端子GMA2は、端子群303の第9接続端子~第34接続端子にそれぞれ接続され、CGメモリチップイネーブル出力端子GCE_0及びCGメモリチップイネーブル出力端子GCE_1は、端子群303の第35接続端子及び第36接続端子にそれぞれ接続される。さらに、表示制御回路230の複数のデータバス入力端子は、端子群303の第37接続端子以降の対応する接続端子にそれぞれ接続される。 Furthermore, the output terminals GMA27 to GMA2 of the display control circuit 230 are connected to the 9th to 34th connection terminals of the terminal group 303, respectively, and the CG memory chip enable output terminal GCE_0 and the CG memory chip enable output terminal GCE_1 are connected to the 9th to 34th connection terminals of the terminal group 303, respectively. , are connected to the 35th connection terminal and the 36th connection terminal of the terminal group 303, respectively. Further, the plurality of data bus input terminals of the display control circuit 230 are respectively connected to corresponding connection terminals after the 37th connection terminal of the terminal group 303.

双方向バランストランシーバ301の制御端子DIRは、端子群303の第5接続端子に接続され、制御端子OEは、AND回路302の出力端子に接続される。AND回路302の一方の入力端子は、CGメモリチップイネーブル出力端子GCE_0に接続され、AND回路302の他方の入力端子は、CGメモリチップイネーブル出力端子GCE_1に接続される。また、サブ基板202の端子群303の第6接続端子及び第7接続端子は、サブ基板202に設けられた電源電圧(+3.3V)端子に接続され、第8接続端子は、サブ基板202に設けられた接地(GND)端子に接続される。 The control terminal DIR of the bidirectional balanced transceiver 301 is connected to the fifth connection terminal of the terminal group 303, and the control terminal OE is connected to the output terminal of the AND circuit 302. One input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_0, and the other input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_1. Further, the sixth connection terminal and the seventh connection terminal of the terminal group 303 of the sub-board 202 are connected to the power supply voltage (+3.3V) terminal provided on the sub-board 202, and the eighth connection terminal is connected to the sub-board 202. It is connected to the provided ground (GND) terminal.

(2)CGROM基板(NOR型)の構成
次に、NOR型のCGROM206aを搭載したCGROM基板204aの内部構成を、図12を参照しながら説明する。
(2) Configuration of CGROM board (NOR type) Next, the internal configuration of the CGROM board 204a on which the NOR type CGROM 206a is mounted will be described with reference to FIG.

CGROM基板204aにNOR型のCGROM206aを搭載した場合、CGROM基板204aには、NOR型のCGROM206aとともに、各種信号配線(バス)と、各種バスを介してCGROM206aに接続された複数の接続端子を含む端子群311とが設けられる。 When a NOR-type CGROM 206a is mounted on the CGROM board 204a, the CGROM board 204a includes terminals including various signal wirings (buses) and a plurality of connection terminals connected to the CGROM 206a via the various buses, as well as the NOR-type CGROM 206a. A group 311 is provided.

CGROM基板204aに設けられた端子群311中の第1接続端子~第4接続端子及び第9接続端子以降の接続端子は、CGROM206aに接続される。 The first to fourth connection terminals and the connection terminals after the ninth connection terminal in the terminal group 311 provided on the CGROM board 204a are connected to the CGROM 206a.

なお、図12に示す例では、CGROM206aは、NOR型フラッシュメモリ(ランダムアクセス方式のフラッシュメモリ)であるので、端子群311中の第1接続端子~第4接続端子及び第9接続端子~第34接続端子は、CGROM206aのアドレスバスの入力端子(不図示)に接続される。また、端子群311中の第35接続端子及び第36接続端子は、CGROM206aのCGメモリチップイネーブル入力端子(不図示)に接続され、第37接続端子以降の接続端子は、表示制御回路230がCGROM206aから画像データ(動画/静止画の圧縮データ)を取得する際に用いられるCGROM206aのデータ出力端子に接続される。 In the example shown in FIG. 12, the CGROM 206a is a NOR flash memory (random access flash memory), so the first to fourth connection terminals and the ninth to 34th connection terminals in the terminal group 311 The connection terminal is connected to an input terminal (not shown) of the address bus of the CGROM 206a. Further, the 35th connection terminal and the 36th connection terminal in the terminal group 311 are connected to a CG memory chip enable input terminal (not shown) of the CGROM 206a, and the connection terminals after the 37th connection terminal are connected to the CGROM 206a by the display control circuit 230. It is connected to the data output terminal of the CGROM 206a, which is used when acquiring image data (compressed moving image/still image data) from the CGROM 206a.

また、CGROM基板204aに設けられた端子群311中の第5接続端子(所定の接続端子)は、信号配線W2を介して第8接続端子に接続され、第8接続端子は、CGROM基板204aに設けられた接地(GND)端子に接続される。すなわち、CGROM206aがNOR型フラッシュメモリである場合には、第5接続端子は、信号配線W2を介して接地される。さらに、端子群311中の第6接続端子及び第7接続端子は、CGROM基板204aに設けられた電源電圧(+3.3V)端子に接続される。 Further, the fifth connection terminal (predetermined connection terminal) in the terminal group 311 provided on the CGROM board 204a is connected to the eighth connection terminal via the signal wiring W2, and the eighth connection terminal is connected to the CGROM board 204a. It is connected to the provided ground (GND) terminal. That is, when the CGROM 206a is a NOR flash memory, the fifth connection terminal is grounded via the signal wiring W2. Further, the sixth connection terminal and the seventh connection terminal in the terminal group 311 are connected to a power supply voltage (+3.3V) terminal provided on the CGROM board 204a.

端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204aをサブ基板202に接続(装着)する際には、CGROM基板204aの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図12に示すように、CGROM基板204aの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。 The number of connection terminals included in the terminal group 311 is the same as the number of connection terminals in the CGROM board connection terminal group 303 provided on the sub-board 202. When the CGROM board 204a is connected (attached) to the sub-board 202, both boards are connected so that the connection terminal of the CGROM board 204a is connected to the connection terminal of the sub-board 202 having the same terminal number. That is, as shown in FIG. 12, the first connection terminal, second connection terminal, ..., 37th connection terminal, ... of the CGROM board 204a are the same as the first connection terminal, second connection terminal, ..., 37th connection terminal, ... of the sub-board 202. 37 connection terminals, respectively.

(3)CGROM基板(NAND型)の構成
次に、NAND型のCGROM206bを搭載したCGROM基板204bの内部構成を、図13を参照しながら説明する。なお、図13に示すCGROM基板204bの構成において、図12に示すNOR型のCGROM206aを搭載したCGROM基板204aと同じ構成には同じ符号を付して示す。
(3) Configuration of CGROM board (NAND type) Next, the internal configuration of the CGROM board 204b on which the NAND type CGROM 206b is mounted will be described with reference to FIG. Note that in the configuration of the CGROM board 204b shown in FIG. 13, the same components as the CGROM board 204a mounted with the NOR type CGROM 206a shown in FIG. 12 are denoted by the same reference numerals.

CGROM基板204bにNAND型のCGROM206bを搭載した場合、CGROM基板204bには、NAND型のCGROM206bとともに、その周辺回路として、トランジスタ回路312が設けられる。また、CGROM基板204bには、各種信号配線(バス)と、各種バスを介してCGROM206bに直接的又は間接的に接続された複数の接続端子を含む端子群311とが設けられる。 When a NAND type CGROM 206b is mounted on the CGROM board 204b, a transistor circuit 312 is provided on the CGROM board 204b together with the NAND type CGROM 206b as its peripheral circuit. Further, the CGROM board 204b is provided with various signal wirings (buses) and a terminal group 311 including a plurality of connection terminals connected directly or indirectly to the CGROM 206b via various buses.

CGROM基板204bの端子群311中の第1接続端子~第4接続端子は、トランジスタ回路312のドレイン端子に接続される。なお、トランジスタ回路312のゲート端子はCGROM206bに接続され、ソース端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。すなわち、第1接続端子~第4接続端子はトランジスタ回路312を介してCGROM206bに接続される。 The first to fourth connection terminals in the terminal group 311 of the CGROM board 204b are connected to the drain terminal of the transistor circuit 312. Note that the gate terminal of the transistor circuit 312 is connected to the CGROM 206b, and the source terminal is connected to a ground (GND) terminal provided on the CGROM board 204b. That is, the first to fourth connection terminals are connected to the CGROM 206b via the transistor circuit 312.

なお、図13に示す例では、CGROM206bは、NAND型フラッシュメモリ(シーケンシャルアクセス方式のフラッシュメモリ)であるので、トランジスタ回路312のゲート端子、すなわち、端子群311中の第1接続端子~第4接続端子は、CGROM206bに設けられたレディ/ビジー出力端子(不図示)に接続される。 In the example shown in FIG. 13, the CGROM 206b is a NAND flash memory (sequential access flash memory), so the gate terminal of the transistor circuit 312, that is, the first to fourth connections in the terminal group 311 The terminal is connected to a ready/busy output terminal (not shown) provided in the CGROM 206b.

また、CGROM基板204bの端子群311中の第5接続端子(所定の接続端子)は、信号配線W3を介して第6接続端子及び第7接続端子に接続され、第6接続端子及び第7接続端子は、CGROM基板204bに設けられた電源電圧(+3.3V)端子に接続される。すなわち、CGROM206bがNAND型フラッシュメモリである場合には、第5接続端子は、信号配線W3を介して電源電圧(+3.3V)端子に接続される。 Further, the fifth connection terminal (predetermined connection terminal) in the terminal group 311 of the CGROM board 204b is connected to the sixth connection terminal and the seventh connection terminal via the signal wiring W3. The terminal is connected to a power supply voltage (+3.3V) terminal provided on the CGROM board 204b. That is, when the CGROM 206b is a NAND flash memory, the fifth connection terminal is connected to the power supply voltage (+3.3V) terminal via the signal wiring W3.

また、CGROM基板204bの端子群311中の第8接続端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。 Further, the eighth connection terminal in the terminal group 311 of the CGROM board 204b is connected to a ground (GND) terminal provided on the CGROM board 204b.

さらに、CGROM基板204bの端子群311中の第9接続端子以降の接続端子は、CGROM206bに接続される。この際、第9接続端子~第34接続端子は、CGROM206bに設けられたアドレスに関するデータの入力端子(不図示)に接続され、第35接続端子及び第36接続端子は、CGROM206bに設けられたCGメモリチップイネーブル入力端子に接続される。また、第37接続端子以降の接続端子は、表示制御回路230がCGROM206bから画像データ(動画/静止画の圧縮データ)を取得する際に使用されるCGROM206bのデータ出力端子(不図示)に接続される。 Furthermore, the connection terminals after the ninth connection terminal in the terminal group 311 of the CGROM board 204b are connected to the CGROM 206b. At this time, the 9th connection terminal to the 34th connection terminal are connected to the data input terminal (not shown) regarding the address provided in the CGROM 206b, and the 35th connection terminal and the 36th connection terminal are connected to the CGROM 206b provided in the CGROM 206b. Connected to the memory chip enable input terminal. Further, the connection terminals after the 37th connection terminal are connected to data output terminals (not shown) of the CGROM 206b used when the display control circuit 230 acquires image data (compressed data of moving pictures/still images) from the CGROM 206b. Ru.

なお、CGROM基板204bにNAND型のCGROM206bが搭載された場合においても、CGROM基板204bの端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204bをサブ基板202に接続(装着)する際には、CGROM基板204bの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図13に示すように、CGROM基板204bの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。 Note that even when the NAND type CGROM 206b is mounted on the CGROM board 204b, the number of connection terminals included in the terminal group 311 of the CGROM board 204b is equal to the number of connection terminals included in the terminal group 303 for CGROM board connection provided on the sub-board 202. It is the same as the number of connection terminals. When the CGROM board 204b is connected (attached) to the sub-board 202, both boards are connected so that the connection terminal of the CGROM board 204b is connected to the connection terminal of the sub-board 202 having the same terminal number. That is, as shown in FIG. 13, the first connection terminal, second connection terminal, ..., 37th connection terminal, ... of the CGROM board 204b are the same as the first connection terminal, second connection terminal, ..., 37th connection terminal, ... of the sub-board 202. 37 connection terminals, respectively.

[表示制御回路及びCGROM間の通信動作]
次に、図12~図15を参照しながら、表示制御回路230がCGROMから画像データ(動画/静止画の圧縮データ)を取得する際の動作を説明する。なお、図14は、サブ基板202に設けられたAND回路302における入力信号と出力信号との対応関係を示す真理値表であり、図15は、サブ基板202に設けられた双方向バランストランシーバ301における、制御端子OE及び制御端子DIRに印加される信号レベルと、通信方向との対応関係を示す真理値表である。
[Communication operation between display control circuit and CGROM]
Next, the operation when the display control circuit 230 acquires image data (compressed data of moving images/still images) from the CGROM will be described with reference to FIGS. 12 to 15. Note that FIG. 14 is a truth table showing the correspondence between input signals and output signals in the AND circuit 302 provided on the sub-board 202, and FIG. 3 is a truth table showing the correspondence between the signal levels applied to the control terminal OE and the control terminal DIR and the communication direction in FIG.

(1)AND回路及び双方向バランストランシーバの動作
AND回路302は、図14に示すように、両方の入力端子にHIGHレベルの信号(電圧信号)が入力された場合にのみ、双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号を出力し、それ以外の入力条件では、制御端子OEにLOWレベルの信号を出力する。
(1) Operation of AND circuit and bidirectional balanced transceiver As shown in FIG. 14, the AND circuit 302 operates when the bidirectional balanced transceiver 301 A HIGH level signal is output to the control terminal OE, and under other input conditions, a LOW level signal is output to the control terminal OE.

双方向バランストランシーバ301は、図15に示すように、制御端子OEにLOWレベルの信号(電圧信号)が入力され、且つ、制御端子DIRにLOWレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0~入出力端子A3を出力端子として作用させ、入出力端子B0~入出力端子B3を入力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、表示制御回路230からCGROMに向かう方向になる。 As shown in FIG. 15, the bidirectional balanced transceiver 301 becomes a bidirectional balanced transceiver when a LOW level signal (voltage signal) is input to the control terminal OE and a LOW level signal is input to the control terminal DIR. The input/output terminals A0 to A3 of 301 act as output terminals, and the input/output terminals B0 to B3 of 301 act as input terminals. In this case, the direction of communication between the display control circuit 230 and the CGROM is from the display control circuit 230 to the CGROM.

また、双方向バランストランシーバ301は、制御端子OEにLOWレベルの信号が入力され、且つ、制御端子DIRにHIGHレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0~入出力端子A3を入力端子として作用させ、入出力端子B0~入出力端子B3を出力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、CGROMから表示制御回路230に向かう方向になる。 Furthermore, when a LOW level signal is input to the control terminal OE and a HIGH level signal is input to the control terminal DIR, the bidirectional balanced transceiver 301 outputs input/output terminals A0 to I/O of the bidirectional balanced transceiver 301. The terminal A3 acts as an input terminal, and the input/output terminals B0 to B3 act as output terminals. In this case, the direction of communication between the display control circuit 230 and the CGROM is from the CGROM to the display control circuit 230.

なお、双方向バランストランシーバ301の制御端子OEに入力される信号レベルと制御端子DIRに入力される信号レベルとの組み合わせが上記以外の組み合わせである場合(双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号が入力された場合)には、双方向バランストランシーバ301の入出力端子A0~入出力端子A3及び入出力端子B0~入出力端子B3は、HIGHインピーダンス状態(図15中の「Z」)、すなわち、開放状態と同等の状態となり、表示制御回路230及びCGROM間で通信は行われない。 Note that if the combination of the signal level input to the control terminal OE of the bidirectional balanced transceiver 301 and the signal level input to the control terminal DIR is a combination other than the above (the control terminal OE of the bidirectional balanced transceiver 301 is set to HIGH) level signal is input), the input/output terminals A0 to A3 and the input/output terminals B0 to B3 of the bidirectional balanced transceiver 301 are in the HIGH impedance state ("Z" in FIG. 15). ), that is, the state is equivalent to an open state, and no communication is performed between the display control circuit 230 and the CGROM.

(2)表示制御回路及びCGROM(NOR型)間の通信動作
ここで、まず、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続(装着)した場合を考える。
(2) Communication operation between display control circuit and CGROM (NOR type) Here, first, consider the case where the CGROM board 204a on which the NOR type CGROM 206a is mounted is connected (mounted) to the sub-board 202.

この場合、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子GCE_0,GCE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。なお、CGメモリチップイネーブル出力端子GCE_0,GCE_1の信号レベルは、ハードウェアの初期化処理(後述の図38参照)において設定される。 In this case, in this embodiment, since a LOW level signal is output from at least one of the two CG memory chip enable output terminals GCE_0 and GCE_1 of the display control circuit 230, a LOW level signal is output to the control terminal OE of the bidirectional balanced transceiver 301. A level signal is input. Note that the signal levels of the CG memory chip enable output terminals GCE_0 and GCE_1 are set in the hardware initialization process (see FIG. 38 described later).

本実施形態では、CGROMの種類に応じて、副制御回路200により予め設定される、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)からの出力信号の振幅値が異なるので、表示制御回路230に設けられたCGメモリチップイネーブル出力端子GCE_0,GCE_1から出力される信号の振幅値が記憶手段の種類に応じて出力される変化する。しかしながら、「CGROMの種類の応じて出力される信号の振幅値が変化する」態様は、この態様に限定されない。後述の変形例7で説明するように、表示制御回路230が、接続された記憶手段の種類を検出し、該検出結果に基づいて、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)から出力される信号の振幅値を設定してもよい。 In this embodiment, since the amplitude values of the output signals from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals), which are set in advance by the sub-control circuit 200, differ depending on the type of CGROM, the display control circuit The amplitude value of the signal output from the CG memory chip enable output terminals GCE_0 and GCE_1 provided at 230 changes depending on the type of storage means. However, the mode in which "the amplitude value of the output signal changes depending on the type of CGROM" is not limited to this mode. As explained in Modification 7 below, the display control circuit 230 detects the type of connected storage means, and based on the detection result, outputs signals from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals). The amplitude value of the output signal may also be set.

また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図12に示すように、CGROM基板204aの第5接続端子及び信号配線W2を介して接地されるので、制御端子DIRにはLOWレベルの信号が入力される。 Further, the fifth connection terminal of the sub-board 202 to which the control terminal DIR of the bidirectional balance transceiver 301 is connected is grounded via the fifth connection terminal of the CGROM board 204a and the signal wiring W2, as shown in FIG. Therefore, a LOW level signal is input to the control terminal DIR.

それゆえ、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続した場合には、図15に示すように、双方向バランストランシーバ301の入出力端子A0~入出力端子A3は出力端子として作用し、入出力端子B0~入出力端子B3は入力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206a間の通信方向は、表示制御回路230からCGROM206aに向かう方向になる。 Therefore, when the CGROM board 204a equipped with the NOR type CGROM 206a is connected to the sub-board 202, the input/output terminals A0 to A3 of the bidirectional balanced transceiver 301 are used as output terminals, as shown in FIG. The input/output terminals B0 to B3 act as input terminals. That is, the direction of communication between the display control circuit 230 and the CGROM 206a in the bidirectional balanced transceiver 301 is from the display control circuit 230 to the CGROM 206a.

この場合、サブ基板202の第1接続端子~第4接続端子及びCGROM基板204aの第1接続端子~第4接続端子を介して接続された信号配線をアドレスバスとして使用することができ、表示制御回路230は、NOR型のCGROM206aに対して正常に、メモリのアドレス指定動作を実行することができる。その結果、表示制御回路230は、アドレスバスを介して直接アドレス指定を行い、データの読み出し動作を行うことができる。 In this case, the signal wiring connected via the first to fourth connection terminals of the sub-board 202 and the first to fourth connection terminals of the CGROM board 204a can be used as an address bus, and the display control The circuit 230 can normally perform memory addressing operations for the NOR type CGROM 206a. As a result, the display control circuit 230 can directly specify an address via the address bus and perform a data read operation.

(3)表示制御回路及びCGROM(NAND型)間の通信動作
次に、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続(装着)した場合を考える。
(3) Communication operation between display control circuit and CGROM (NAND type) Next, consider the case where the CGROM board 204b on which the NAND type CGROM 206b is mounted is connected (mounted) to the sub-board 202.

この場合においても、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子CGE_0,CGE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。すなわち、本実施形態では、CGROMの種類がNOR型及びNAND型のいずれであっても、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図13に示すように、CGROM基板204bの第5接続端子及び信号配線W3を介して電源電圧(+3.3V)端子に接続されるので、制御端子DIRにはHIGHレベルの信号が入力される。 Even in this case, in this embodiment, a LOW level signal is output from at least one of the two CG memory chip enable output terminals CGE_0 and CGE_1 of the display control circuit 230, so that the signal is output from the control terminal OE of the bidirectional balanced transceiver 301. A LOW level signal is input. That is, in this embodiment, a LOW level signal is input to the control terminal OE of the bidirectional balanced transceiver 301 regardless of whether the type of CGROM is a NOR type or a NAND type. Further, as shown in FIG. 13, the fifth connection terminal of the sub-board 202 to which the control terminal DIR of the bidirectional balanced transceiver 301 is connected is connected to the power supply voltage ( +3.3V) terminal, a HIGH level signal is input to the control terminal DIR.

それゆえ、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続した場合には、図15に示すように、双方向バランストランシーバ301の入出力端子A0~入出力端子A3は入力端子として作用し、入出力端子B0~入出力端子B3は出力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206b間の通信方向は、CGROM206bから表示制御回路230に向かう方向になる。 Therefore, when the CGROM board 204b equipped with the NAND type CGROM 206b is connected to the sub-board 202, the input/output terminals A0 to A3 of the bidirectional balanced transceiver 301 are used as input terminals, as shown in FIG. The input/output terminals B0 to B3 act as output terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206b in the bidirectional balanced transceiver 301 is from the CGROM 206b to the display control circuit 230.

この場合、サブ基板202の第1接続端子~第4接続端子及びCGROM基板204bの第1接続端子~第4接続端子を介して接続された信号配線をレディ/ビジー信号の通信配線として使用することができる。すなわち、この場合、NAND型のCGROM206bからシーケンシャルアクセス方式でデータを読み出す際に表示制御回路230が参照するレディ/ビジー信号のCGROM206から表示制御回路230への送信処理が実行可能になる。この結果、表示制御回路230は、NAND型のCGROM206bに対して正常に、メモリの状態(レディ/ビジー状態)の取得動作を実行することができる。 In this case, the signal wires connected via the first to fourth connection terminals of the sub board 202 and the first to fourth connection terminals of the CGROM board 204b are used as communication wires for ready/busy signals. I can do it. That is, in this case, the process of transmitting the ready/busy signal from the CGROM 206 to the display control circuit 230, which the display control circuit 230 refers to when reading data from the NAND CGROM 206b in a sequential access manner, becomes executable. As a result, the display control circuit 230 can normally perform the operation of acquiring the memory state (ready/busy state) for the NAND type CGROM 206b.

上述のように、本実施形態では、CGROMの種類が変わっても、サブ基板202の構成を変えることなく、表示制御回路230及びCGROM間の通信動作を正常に実行することができる。それゆえ、本実施形態では、例えば、データ容量、通信速度、価格等を考慮して、最適なCGROMを選択することができる。また、例えば、新たなパチンコ遊技機1を作製する際に、データ容量、通信速度等の条件から過去に作製されたパチンコ遊技機で使用されたサブ基板202を流用し、CGROMの種類だけを変更するような場合であっても、容易に対処することができる。すなわち、本実施形態のパチンコ遊技機1では、実施態様に合わせてCGROMを選択することが可能になり、パチンコ遊技機1の拡張性を担保することができる。 As described above, in this embodiment, even if the type of CGROM changes, the communication operation between the display control circuit 230 and the CGROM can be performed normally without changing the configuration of the sub-board 202. Therefore, in this embodiment, an optimal CGROM can be selected in consideration of data capacity, communication speed, price, etc., for example. For example, when manufacturing a new pachinko game machine 1, the sub-board 202 used in a pachinko game machine manufactured in the past may be used due to conditions such as data capacity and communication speed, and only the type of CGROM may be changed. Even in such cases, it can be easily dealt with. That is, in the pachinko game machine 1 of this embodiment, it is possible to select a CGROM according to the embodiment, and the expandability of the pachinko game machine 1 can be ensured.

さらに、本実施形態では、双方向バランストランシーバ301を用いることにより、サブ基板202の端子群303中の第1接続端子~第4接続端子、並びに、CGROM基板204の端子群311中の第1接続端子~第4接続端子を、データの入出力兼用端子として用いることができる。この場合、サブ基板202及びCGROM基板204の第1接続端子~第4接続端子に対応するデータの入力用端子及び出力用端子を別個に設ける必要がなく、サブ基板202及びCGROM基板204の省スペース化を図ることができる。 Furthermore, in this embodiment, by using the bidirectional balanced transceiver 301, the first to fourth connection terminals in the terminal group 303 of the sub-board 202 and the first connection terminal in the terminal group 311 of the CGROM board 204 are connected. The terminals to the fourth connection terminals can be used as data input/output terminals. In this case, there is no need to separately provide data input terminals and output terminals corresponding to the first to fourth connection terminals of the sub-board 202 and the CGROM board 204, which saves space on the sub-board 202 and the CGROM board 204. It is possible to aim for

なお、上述のように、本実施形態では、双方向バランストランシーバ301により、CGROMの種類に応じて、表示制御回路230及びCGROM間の「通信形態」を切り替えることができる。ただし、本明細書でいう表示制御回路230及びCGROM間の「通信形態」とは、表示制御回路230及びCGROM間における各種情報の送受信態様全般を意味する。 Note that, as described above, in this embodiment, the bidirectional balanced transceiver 301 can switch the "communication form" between the display control circuit 230 and the CGROM depending on the type of CGROM. However, the "communication form" between the display control circuit 230 and the CGROM in this specification refers to the general manner of transmitting and receiving various information between the display control circuit 230 and the CGROM.

例えば、本明細書でいう表示制御回路230及びCGROM間における「通信形態」には、表示装置13で演出動作に関する情報を表示する際に必要となるデータ(画像データ(動画/静止画の圧縮データ))の表示制御回路230及びCGROM間における送受信態様だけでなく、CGROM内に格納されている該データのアドレスを指定する情報を表示制御回路230及びCGROM間で通信する際の送受信態様や、表示制御回路230がCGROMからレディ/ビジー信号を受信する際の送受信態様なども含む意味である。なお、本発明はこれに限定されず、本明細書でいう「通信形態」が、CGROMの種類に応じて情報の送受信態様が変化する部分の通信形態のみを意味するものであってもよい。 For example, the "communication form" between the display control circuit 230 and the CGROM in this specification includes data (image data (compressed data of moving images/still images) necessary for displaying information regarding performance operations on the display device 13 )) Not only the manner of transmission and reception between the display control circuit 230 and the CGROM, but also the manner of transmission and reception when communicating information specifying the address of the data stored in the CGROM between the display control circuit 230 and the CGROM, and the display. This term also includes the transmission/reception mode when the control circuit 230 receives a ready/busy signal from the CGROM. Note that the present invention is not limited to this, and the term "communication form" in this specification may mean only a communication form in which the information transmission/reception mode changes depending on the type of CGROM.

<遊技状態の種別>
次に、メインCPU71で制御及び管理される遊技状態の種別について説明する。
<Type of gaming state>
Next, the types of gaming states controlled and managed by the main CPU 71 will be explained.

本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、賞球の期待度が互いに異なる「大当り遊技状態」(特別遊技状態)及び「小当り遊技状態」(特定遊技状態)がある。「大当り遊技状態」は、第1大入賞口53又は第2大入賞口54のシャッタの開放期間(すなわち、1ラウンドの期間)が長い(例えば30sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できる遊技状態である。すなわち、「大当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって有利な状態となる。 In this embodiment, the types of gaming states controlled and managed by the main CPU 71 include a "jackpot gaming state" (special gaming state) and a "small winning gaming state" (specific gaming state) in which the expectation level of prize balls is different from each other. There is. The “jackpot gaming state” is a gaming state in which a round game occurs in which the shutter opening period of the first big winning hole 53 or the second big winning hole 54 (that is, the period of one round) is long (for example, 30 seconds), This is a gaming state in which the player can expect a large prize ball. That is, in the "jackpot game state", the repeating mode of the open state and closed state of the shutter of the big winning opening becomes an advantageous state for the player.

一方、「小当り遊技状態」は、「大当り遊技状態」に比べて1ラウンドの期間が短い(例えば1.8sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できない遊技状態である。すなわち、「小当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって不利な状態となる。 On the other hand, the "small winning gaming state" is a gaming state in which a round game occurs in which the period of one round is shorter (for example, 1.8 seconds) compared to the "jacketing gaming state", and the player cannot expect a big prize ball. It is in a gaming state. That is, in the "small winning game state", the repetition of the open state and the closed state of the shutter of the big winning opening puts the player in a disadvantageous state.

また、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、「大当り」の当選確率が互いに異なる「確変遊技状態」(高確率遊技状態)及び「通常遊技状態」(低確率遊技状態)がある。 In addition, in this embodiment, the types of gaming states controlled and managed by the main CPU 71 include a "probability variable gaming state" (high probability gaming state) and a "normal gaming state" (low probability gaming state) in which the probability of winning a "jackpot" is different from each other. There is a probability game state).

「確変遊技状態」は、「大当り」の当選確率(本実施形態では1/131)が高い遊技状態である。一方、「通常遊技状態」は、「確変遊技状態」に比べて「大当り」の当選確率(本実施形態では1/392)が低い遊技状態である。 The "variable probability gaming state" is a gaming state in which the probability of winning a "big hit" (1/131 in this embodiment) is high. On the other hand, the "normal gaming state" is a gaming state in which the probability of winning a "big hit" (1/392 in this embodiment) is lower than that of the "variable probability gaming state".

さらに、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、普通図柄の当選確率(普通図柄が「当り」の態様になる確率)が互いに異なる「時短遊技状態」(高入賞遊技状態)及び「非時短遊技状態」(低入賞遊技状態)がある。 Furthermore, in this embodiment, the types of gaming states controlled and managed by the main CPU 71 include "time-saving gaming states" (high-speed gaming states) in which the winning probabilities of normal symbols (probability that normal symbols become "win") are different from each other. There are two types: winning game state) and “non-time-saving gaming state” (low winning game state).

本明細書でいう「時短遊技状態」とは、普通図柄の当選確率が高い遊技状態のことである。すなわち、「時短遊技状態」は、第2始動口45に設けられた普通電動役物46(羽根部材)が開放状態になり易い遊技状態(第2始動口入賞が発生し易い遊技状態)であり、遊技者にとって有利な遊技状態である。なお、「時短遊技状態」は、「大当り」が決定された場合、又は、後述する所定の時短回数分の特別図柄の変動表示が実行された場合に終了する。また、時短遊技状態では、該状態中に実行される特別図柄の変動表示を行う時間である変動時間として、通常遊技状態中に選択される変動時間よりも短い変動時間が選択され易くなるように制御されていてもよい。このような制御により、時短遊技状態において通常遊技状態中よりも変動時間の短縮を行い、単位時間当たりの遊技回数を増やすことによって、遊技者に有利な遊技状態を付与してもよい。 The "time-saving gaming state" as used herein refers to a gaming state in which the winning probability of normal symbols is high. That is, the "time-saving gaming state" is a gaming state in which the normal electric accessory 46 (blade member) provided in the second starting port 45 is likely to be in the open state (a gaming state in which the second starting port winning is likely to occur). , is a gaming state advantageous to the player. The "time-saving game state" ends when a "big hit" is determined, or when a variable display of special symbols is executed a predetermined number of times to save time, which will be described later. In addition, in the time-saving gaming state, the variable time that is the time for variable display of special symbols executed during the state is made easier to select a shorter variable time than the variable time selected during the normal gaming state. It may be controlled. Through such control, an advantageous gaming state may be given to the player by shortening the fluctuation time in the time-saving gaming state compared to the normal gaming state and increasing the number of games per unit time.

一方、「非時短(時短なし)遊技状態」とは、普通図柄の当選確率が「時短遊技状態」に比べて低い遊技状態のことである。それゆえ、「非時短遊技状態」は、普通電動役物46(羽根部材)が開放状態になり難い遊技状態(第2始動口入賞が発生し難い遊技状態)であり、遊技者にとって不利な遊技状態である。 On the other hand, the "non-time-saving (no time-saving) gaming state" is a gaming state in which the winning probability of normal symbols is lower than the "time-saving gaming state." Therefore, the "non-time-saving gaming state" is a gaming state in which it is difficult for the electric accessory 46 (blade member) to be in the open state (a gaming state in which it is difficult for the second starting opening prize to occur), which is a disadvantageous game for the player. state.

そして、本実施形態では、「大当り遊技状態」及び「小当り遊技状態」以外の上述した遊技状態の各種組合せの遊技状態が設けられる。具体的には、本実施形態では、「確変遊技状態」と「時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短あり」の状態という)、及び、「確変遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短なし」の状態という)が設けられる。なお、「高確時短なし」の状態では、遊技状態が「確変遊技状態」であるか否かを遊技者が判別することが難しいので、ここでは、このような遊技状態を「潜確遊技状態」ともいう。また、本実施形態では、「通常遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「低確時短なし」の状態という)、及び、「通常遊技状態」と「時短遊技状態」とが同時に発生するような遊技状態(以下、「低確時短あり」の状態という)も設けられる。 In this embodiment, game states are provided that are various combinations of the above-mentioned game states other than the "big win game state" and the "small win game state". Specifically, in this embodiment, a gaming state in which a "variable probability gaming state" and a "time saving gaming state" occur simultaneously (hereinafter referred to as a state with "high probability time saving"), and a "variable probability gaming state" A gaming state (hereinafter referred to as a "highly accurate no time saving" state) in which a "non-time saving gaming state" occurs simultaneously is provided. In addition, in the state of "high probability no time saving", it is difficult for the player to determine whether the gaming state is "variable probability gaming state", so here we will refer to such gaming state as "possible probability gaming state". ” is also called. In addition, in this embodiment, a gaming state in which a "normal gaming state" and a "non-time-saving gaming state" occur simultaneously (hereinafter referred to as a "low probability no time-saving" state), and a "normal gaming state" and a "time-saving gaming state" are provided. There is also a gaming state (hereinafter referred to as a "low probability time saving" state) in which the "gaming state" occurs at the same time.

<メインROMに記憶されているデータテーブルの構成>
次に、図16~図25を参照しながら、主制御回路70のメインROM72に記憶される各種データテーブルの構成について説明する。
<Configuration of data table stored in main ROM>
Next, the configurations of various data tables stored in the main ROM 72 of the main control circuit 70 will be explained with reference to FIGS. 16 to 25.

[大当り乱数判定テーブル(第1始動口入賞時)]
まず、図16を参照して、大当り乱数判定テーブル(第1始動口入賞時)について説明する。大当り乱数判定テーブル(第1始動口入賞時)は、第1始動口44に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」、「小当り」及び「ハズレ」のいずれかを抽選により決定する際に参照されるテーブルである。
[Jackpot random number determination table (at the time of winning the first starting opening)]
First, with reference to FIG. 16, the jackpot random number determination table (at the time of winning the first starting opening) will be described. The jackpot random number determination table (at the time of winning the first starting hole) determines the "big hit" and "small hit" based on the random number value for jackpot determination obtained when the game ball enters the first starting hole 44 (winning). This is a table that is referred to when determining either of the "loser" and "loser" by lottery.

なお、大当り判定用乱数値は、始動口入賞を契機に行われる抽選結果を判定するための乱数値であり、より具体的には、特別図柄(第1特別図柄及び第2特別図柄)の抽選結果を示す乱数値である。また、本実施形態では、大当り判定用乱数値(特別図柄の抽選用乱数値)は、0~65535(65536種類)の中から選ばれる。 In addition, the random number value for jackpot determination is a random number value for determining the lottery result that is triggered by the starting opening winning, and more specifically, the random number value for determining the lottery result of the special symbols (first special symbol and second special symbol). This is a random number that indicates the result. Further, in this embodiment, the random number value for jackpot determination (random number value for special symbol lottery) is selected from 0 to 65535 (65536 types).

本実施形態では、第1始動口44に遊技球が入賞した場合、「大当り」、「小当り」及び「ハズレ」のいずれかが抽選により決定される。それゆえ、大当り乱数判定テーブル(第1始動口入賞時)には、図16に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」、「小当り」及び「ハズレ」のそれそれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」、「小当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。なお、確変フラグは、メインRAM73に格納された管理フラグの一つであり、遊技状態が「確変遊技状態」であるか否かを管理するためのフラグである。遊技状態が「確変遊技状態」である場合には、確定フラグは「1」となる。 In this embodiment, when a game ball enters the first starting hole 44, one of "big hit", "small hit", and "loss" is determined by lottery. Therefore, as shown in FIG. 16, the jackpot random number determination table (at the time of winning the first starting opening) contains " The range of random numerical values for jackpot determination that determines the winning of each of "jackpot", "small hit" and "loss" and the corresponding determination value data ("jackpot determination value data", "small hit determination value data") and “loss determination value data”) is defined. The variable probability flag is one of the management flags stored in the main RAM 73, and is a flag for managing whether or not the gaming state is the "variable probability gaming state." When the gaming state is the "probability variable gaming state", the confirmation flag becomes "1".

本実施形態では、図16に示すように、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」~「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図16中の「選択率」)は、167/65536となる。 In this embodiment, as shown in FIG. 16, when the first starting port 44 wins, the probability change flag is "0" and the random number value for jackpot determination is one of "777" to "943". , a "jackpot" is won, and "jackpot determination value data" is determined. That is, the probability of winning the "jackpot" in this case ("selection rate" in FIG. 16) is 167/65536.

また、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」~「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となる。 In addition, when the first starting opening 44 wins, if the variable probability flag is "0" and the random number for jackpot determination is between "1" and "300", a "small hit" is won and " "Small hit judgment value data" is determined. That is, the probability of winning a "small hit" in this case is 300/65536.

さらに、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」~「300」及び「777」~「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Furthermore, when the first starting opening 44 wins, if the probability change flag is "0" and the random number for jackpot determination is neither "1" to "300" or "777" to "943", the "loss" ” wins, and “loss determination value data” is determined.

一方、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」~「1277」のいずれかである場合には、図16に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図16中の「選択率」)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。 On the other hand, when the first starting opening 44 wins, if the probability change flag is "1" and the random number value for jackpot determination is one of "777" to "1277", as shown in FIG. ” wins, and “jackpot determination value data” is determined. That is, the probability of winning the "jackpot" in this case ("selection rate" in FIG. 16) is 500/65536, which is higher than that when the probability variation flag is "0".

また、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」~「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となり、確変フラグが「0」である場合のそれと同じになる。 In addition, when the first starting opening 44 wins, if the variable probability flag is "1" and the random number for jackpot determination is between "1" and "300", a "small hit" is won and " "Small hit judgment value data" is determined. That is, the probability of winning a "small win" in this case is 300/65536, which is the same as that when the probability variation flag is "0".

さらに、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」~「300」及び「777」~「1277」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Furthermore, when the first starting opening 44 wins, if the probability change flag is "1" and the random number for jackpot determination is neither "1" to "300" or "777" to "1277", the "losing" ” wins, and “loss determination value data” is determined.

上述のように、本実施形態では、第1始動口44に遊技球が入賞した場合には、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、遊技状態が「確変遊技状態」である時に第1始動口44に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。 As described above, in this embodiment, when a game ball enters the first starting hole 44, the selection rate (jackpot probability) is determined depending on whether the gaming state at the time of winning is a "variable probability gaming state" or not. fluctuate. Specifically, the probability of winning the jackpot when a game ball enters the first starting slot 44 when the gaming state is "variable gaming state" is about three times that when the gaming state is not "variable gaming state". It gets expensive.

[大当り乱数判定テーブル(第2始動口入賞時)]
次に、図17を参照して、大当り乱数判定テーブル(第2始動口入賞時)について説明する。大当り乱数判定テーブル(第2始動口入賞時)は、第2始動口45に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」か否かの抽選を行う場合に参照されるテーブルである。
[Jackpot random number determination table (at the time of winning the second starting opening)]
Next, with reference to FIG. 17, the jackpot random number determination table (at the time of winning the second starting opening) will be explained. The jackpot random number determination table (at the time of winning the second starting hole) is a lottery to determine whether or not it is a "jackpot" based on the random number for jackpot determination obtained when a game ball enters the second starting hole 45 (winning). This is a table that is referenced when performing.

本実施形態では、第2始動口45に遊技球が入賞した場合、「大当り」及び「ハズレ」のいずれかが抽選により決定される。なお、第2始動口45に遊技球が入賞した場合には、「小当り」は当選しない。それゆえ、大当り乱数判定テーブル(第2始動口入賞時)には、図17に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。 In this embodiment, when a game ball enters the second starting hole 45, either a "jackpot" or a "loss" is determined by lottery. Note that if the game ball enters the second starting hole 45, the "small win" will not be won. Therefore, as shown in FIG. 17, the jackpot random number determination table (at the time of winning the second starting opening) contains " The relationship between the range of random numerical values for jackpot determination that determines the winning of each of "jackpot" and "loss" and the corresponding determination value data (either "jackpot determination value data" or "loss determination value data") is defined.

本実施形態では、図17に示すように、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」~「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図17中の「選択率」)は、167/65536となる。 In this embodiment, as shown in FIG. 17, when the second starting port 45 wins, the probability variable flag is "0" and the random number value for jackpot determination is one of "777" to "943". , a "jackpot" is won, and "jackpot determination value data" is determined. That is, the probability of winning the "jackpot" in this case ("selection rate" in FIG. 17) is 167/65536.

また、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」~「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 In addition, when the second starting opening 45 wins, if the probability variable flag is "0" and the random number value for jackpot determination is not one of "777" to "943", a "lose" is won and a "lose" is determined. "value data" is determined.

一方、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」~「1277」のいずれかである場合には、図17に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(大当り確率)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。 On the other hand, when the second starting opening 45 wins, if the probability change flag is "1" and the random number value for jackpot determination is one of "777" to "1277", as shown in FIG. ” wins, and “jackpot determination value data” is determined. That is, the winning probability (jackpot probability) of the "jackpot" in this case is 500/65536, which is higher than that when the probability variation flag is "0".

また、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」~「1277」のいずれでもない場合には、「ハズレ」となり、「ハズレ判定値データ」が決定される。 In addition, when the second starting opening 45 wins, if the probability change flag is "1" and the random number value for jackpot determination is not one of "777" to "1277", it will be a "loss" and "loss determination value data ” is determined.

上述のように、本実施形態では、第2始動口45に遊技球が入賞した場合にもまた、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、第1始動口44入賞時と同様に、第2始動口45入賞時においても、遊技状態が「確変遊技状態」である時に第2始動口45に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。 As described above, in this embodiment, even when a game ball enters the second starting port 45, the selection rate (jackpot probability) is determined depending on whether the gaming state at the time of winning is the "probability variable gaming state" or not. changes. Specifically, in the same way as when winning in the first starting hole 44, when winning in the second starting hole 45, when a game ball wins in the second starting hole 45 when the gaming state is "probable variable gaming state", The jackpot probability is about three times higher than when the gaming state is not the "probable variable gaming state."

[図柄判定テーブル(第1始動口入賞時)]
次に、図18を参照して、図柄判定テーブル(第1始動口入賞時)について説明する。
[Symbol judgment table (at the time of winning the first starting opening)]
Next, with reference to FIG. 18, the symbol determination table (at the time of winning the first starting opening) will be explained.

本実施形態では、第1始動口44に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」、「小当り」又は「ハズレ」)と、第1始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第1始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。なお、図柄乱数値は、特別図柄を決定するための乱数値であり、大当り判定用乱数値に基づく抽選の当選種別に関係なく、0~99(100種類)の中から選ばれる。 In this embodiment, the winning type of the lottery based on the random number value for jackpot determination performed when a game ball enters the first starting hole 44 (“big hit,” “small hit,” or “loss”) and the first starting A special symbol is selected based on the symbol random number value (random number value for symbol determination) obtained at the time of winning by mouth. The symbol determination table (at the time of winning the first starting opening) is a table that is referred to when selecting the special symbol. The symbol random number value is a random number value for determining a special symbol, and is selected from 0 to 99 (100 types), regardless of the winning type of the lottery based on the random number value for jackpot determination.

図柄判定テーブル(第1始動口入賞時)には、図18に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」~「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 As shown in FIG. 18, the symbol determination table (at the time of winning the first starting opening) includes a symbol designation command for specifying a special symbol for each determination value data indicating the winning type of the lottery based on the random value for jackpot determination. ("zA1" to "zA3") and the symbol random number value from which the symbol designation command is selected is defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「小当り」(小当り判定値データ)である場合には、選択される図柄指定コマンドは1種類(zA2)であり、必ずその図柄指定コマンド(zA2)が決定される。また、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。 In addition, if the winning type of the lottery based on the random number value for jackpot determination is "small hit" (small hit determination value data), only one type of symbol designation command (zA2) is selected, and that symbol designation must be executed. A command (zA2) is determined. In addition, even if the winning type of the lottery based on the random numbers for jackpot determination is "loss" (loss determination value data), only one type of symbol designation command (zA3) is selected, and that symbol designation command ( zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図18に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図18中の大当り時選択図柄コマンド)も複数種(「z0」~「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「40」~「59」のいずれかである場合には、大当り時選択図柄コマンド「z2」が選択され、その選択率は、20/100となる。 On the other hand, if the winning type of the lottery based on the random number value for jackpot judgment is "jackpot" (jackpot judgment value data), as shown in FIG. 18, there are multiple types of special symbols to be selected, and "jackpot" Multiple types ("z0" to "z4") of hour symbol designation commands (jackpot selection symbol commands in FIG. 18) are also prepared. Then, at the time of a "jackpot", the determined jackpot selection symbol command also changes according to the obtained symbol random number value. For example, if the random symbol value obtained at the time of a "jackpot" is one of "40" to "59", the jackpot selection symbol command "z2" is selected, and the selection rate is 20/100. Become.

[図柄判定テーブル(第2始動口入賞時)]
次に、図19を参照して、図柄判定テーブル(第2始動口入賞時)について説明する。
[Symbol judgment table (at the time of winning from the second starting opening)]
Next, with reference to FIG. 19, the symbol determination table (at the time of winning the second starting opening) will be explained.

本実施形態では、第2始動口45に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」又は「ハズレ」)と、第2始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第2始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。 In the present embodiment, the winning type ("jackpot" or "loss") of the lottery based on the random number value for jackpot determination performed when a game ball enters the second starting port 45, and the winning type ("jackpot" or "loss") obtained at the time of winning the second starting port 45. A special symbol is selected based on the symbol random number value (random value for symbol determination). The symbol determination table (at the time of winning the second starting opening) is a table that is referred to when selecting the special symbol.

図柄判定テーブル(第2始動口入賞時)には、図19に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」及び「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 As shown in FIG. 19, the symbol determination table (at the time of winning the second starting opening) includes a symbol designation command for specifying a special symbol for each determination value data indicating the winning type of the lottery based on the random value for jackpot determination. ("zA1" and "zA3") and the symbol random number value from which the symbol designation command is selected is defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。 In addition, even if the winning type of the lottery based on the random numbers for jackpot determination is "lose" (loss determination value data), only one type of symbol designation command (zA3) is selected, and that symbol designation command ( zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図19に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図19中の大当り時選択図柄コマンド)も複数種(「z0」及び「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「29」~「99」のいずれかである場合には、大当り時選択図柄コマンド「z4」が選択され、その選択率は、80/100となる。 On the other hand, if the winning type of the lottery based on the random numbers for jackpot determination is "jackpot" (jackpot determination value data), as shown in FIG. 19, there are multiple types of special symbols to be selected, and "jackpot" Multiple types of hour symbol designation commands (jackpot selection symbol commands in FIG. 19) are also prepared (“z0” and “z4”). Then, at the time of a "jackpot", the determined jackpot selection symbol command also changes according to the obtained symbol random number value. For example, if the random symbol value obtained at the time of a "jackpot" is one of "29" to "99", the jackpot selection symbol command "z4" is selected, and the selection rate is 80/100. Become.

[大当り種類決定テーブル]
次に、図20~図23を参照して、大当り種類決定テーブルについて説明する。本実施形態では、図柄判定テーブル(図18及び図19参照)を参照して大当り時選択図柄コマンド(「z0」~「z4」のいずれか)が決定されると、該決定された大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する。大当り種類決定テーブルは、大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する際に参照されるテーブルである。
[Jackpot type determination table]
Next, the jackpot type determination table will be explained with reference to FIGS. 20 to 23. In this embodiment, when a jackpot selection symbol command (any one of "z0" to "z4") is determined with reference to the symbol determination table (see FIGS. 18 and 19), the determined jackpot selection The type of "jackpot" (contents of the jackpot game) is determined based on the symbol command. The jackpot type determination table is a table that is referred to when determining the type of "jackpot" (contents of the jackpot game) based on the jackpot selection symbol command.

また、本実施形態では、「大当り」当選時の遊技状態毎に大当り種類決定テーブルを設ける。図20は、遊技状態が「低確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その1)であり、図21は、遊技状態が「低確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その2)である。また、図22は、遊技状態が「高確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その3)であり、図23は、遊技状態が「高確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その4)である。 Further, in this embodiment, a jackpot type determination table is provided for each gaming state when a "jackpot" is won. FIG. 20 is a jackpot type determination table (part 1) that is referred to when a "jackpot" is won when the gaming state is "low probability no time saving", and FIG. This is a jackpot type determination table (part 2) that is referred to when a jackpot is won when the winning number is "yes". In addition, FIG. 22 is a jackpot type determination table (part 3) that is referred to when a "jackpot" is won when the gaming state is "high probability no time saving", and FIG. This is a jackpot type determination table (No. 4) that is referred to when a jackpot is won when the jackpot is set to "with time savings."

各大当り種類決定テーブルには、大当り時選択図柄コマンド(「z0」~「z4」)と、「大当り」の種類を決定する各種パラメータとの関係が規定される。「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとしては、時短フラグの値、時短回数、確変フラグの値及び大当り遊技におけるラウンド数が規定される。 Each jackpot type determination table defines the relationship between jackpot selection symbol commands (“z0” to “z4”) and various parameters that determine the type of “jackpot”. As various parameters that determine the type of "jackpot" (contents of the jackpot game), the value of the time saving flag, the number of time saving times, the value of the probability change flag, and the number of rounds in the jackpot game are defined.

例えば、「高確時短あり」の状態で「大当り」に当選し、且つ、大当り時選択図柄コマンドとして「z1」が決定された場合には、図23に示すように、「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとして、時短フラグ「1」、時短回数「100」、確変フラグ「0」、ラウンド数「10」がセットされる。 For example, if you win a "jackpot" in the state of "high accuracy time saving" and "z1" is determined as the jackpot selection symbol command, as shown in FIG. 23, the type of "jackpot" ( As various parameters for determining the contents of the jackpot game, a time saving flag "1", a time saving number "100", a probability change flag "0", and a number of rounds "10" are set.

なお、各大当り種類決定テーブルに規定されている「ラウンド数」は、大当り遊技において、大入賞口の開放時間が比較的長くなるラウンドの数である。また、「時短フラグ」は、メインRAM73に格納された管理フラグの一つであり、遊技状態が「時短遊技状態」であるか否かを管理するためのフラグである。遊技状態が「時短遊技状態」である場合には、時短フラグは「1(オン)」となる。また、「時短回数」は、「時短遊技状態」において与えられる特別図柄の変動表示の回数である。 The "number of rounds" specified in each jackpot type determination table is the number of rounds in which the jackpot opening time is relatively long in the jackpot game. Further, the "time saving flag" is one of the management flags stored in the main RAM 73, and is a flag for managing whether the gaming state is the "time saving gaming state". When the gaming state is the "time saving gaming state", the time saving flag is "1 (on)". Further, the "time saving number" is the number of times the special symbols given in the "time saving game state" are displayed in a variable manner.

[入賞時演出情報決定テーブル]
次に、図24を参照して、入賞時演出情報決定テーブルについて説明する。
[Win performance information determination table]
Next, with reference to FIG. 24, the winning performance information determination table will be described.

本実施形態では、主制御回路70(メインCPU71)は、入賞時(始動口入賞時)に決定された当選種別(「大当り」、「小当り」又は「ハズレ」)と、図柄指定コマンド又は大当り時選択図柄コマンドとに基づいて、副制御回路200が演出内容を決定する際に使用する情報を決定する。例えば、副制御回路200において、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容、先読み演出に関する内容等を決定する際に使用される情報が決定される。入賞時演出情報決定テーブルは、入賞時(始動口入賞時)に主制御回路70で取得された情報に基づいて、副制御回路200で実行される演出内容の概要を決定する際に参照されるテーブルである。 In this embodiment, the main control circuit 70 (main CPU 71) selects the winning type ("big hit", "small hit", or "loss") determined at the time of winning (starting mouth winning) and the symbol designation command or the jackpot. Based on the time selection symbol command, the sub control circuit 200 determines information to be used when determining the presentation content. For example, in the sub-control circuit 200, information used when determining the content regarding the color change effect of the reserved symbol indicating the reserved ball of the special symbol, the content regarding the pre-reading effect, etc. is determined. The winning performance information determination table is referred to when determining the outline of the performance to be executed by the sub control circuit 200 based on the information acquired by the main control circuit 70 at the time of winning a prize (starting mouth winning). It's a table.

入賞時演出情報決定テーブルには、入賞時(始動口入賞時)に決定される各種情報の組合せと、副制御回路200で実行される演出内容の概要を示す「入賞時演出情報1」及び「入賞時演出情報2」との関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、始動口の種別、判定値データの種別、大当り時選択図柄コマンドの種別及び図柄指定コマンドの種別が、入賞時演出情報決定テーブルに規定される。 The winning performance information determination table includes combinations of various information determined at the time of winning (starting mouth winning), and "winning performance information 1" and " The relationship with "winning performance information 2" is defined. In addition, in this embodiment, various information determined at the time of winning (starting hole winning) includes the type of starting hole, the type of judgment value data, the type of jackpot selection symbol command, and the type of symbol designation command. It is defined in the time effect information determination table.

入賞時演出情報決定テーブルに規定されている入賞時演出情報1(「1A」~「1D」)は、副制御回路200において、主に、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報1を受信すると、副制御回路200は、該入賞時演出情報1の分類に含まれる保留用図柄の色変化演出に関する複数種の演出パターンから一つの演出パターンを選択する。 The winning performance information 1 (“1A” to “1D”) specified in the winning performance information determination table is mainly a color change performance of a reserved symbol indicating a special symbol reserved ball in the sub control circuit 200. This is performance information used when determining the content related to the event. When the sub-control circuit 200 receives the winning effect information 1 determined based on the winning effect information determination table, the sub-control circuit 200 creates a color change effect of the reservation symbol included in the classification of the winning effect information 1. To select one performance pattern from a plurality of types of performance patterns.

また、入賞時演出情報決定テーブルに規定されている入賞時演出情報2(「2A」~「2D」)は、副制御回路200において、主に、特別図柄の保留球に基づく先読み演出(先読み連続演出)に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報2を受信すると、副制御回路200は、該入賞時演出情報2の分類に含まれる先読み演出の複数種の演出パターンから一つの演出パターンを選択する。 In addition, the winning performance information 2 (“2A” to “2D”) specified in the winning performance information determination table is mainly controlled by the sub-control circuit 200, which is a pre-reading performance (pre-reading consecutive This is performance information used when determining the content related to the performance. When the sub-control circuit 200 receives the winning effect information 2 determined based on the winning effect information determination table, the sub-control circuit 200 selects multiple types of pre-read effects included in the classification of the winning effect information 2. Select one production pattern from the patterns.

本実施形態の入賞時演出情報決定テーブルを参照した場合、例えば、第1始動口入賞時に「大当り」が当選したときには、大当り選択図柄コマンドの種別に関係なく、入賞時演出情報1として「1A」が決定され、入賞時演出情報2として「2A」が決定される。 When referring to the winning performance information determination table of this embodiment, for example, when a "jackpot" is won at the time of winning the first starting opening, "1A" is set as the winning performance information 1, regardless of the type of jackpot selection symbol command. is determined, and "2A" is determined as the winning presentation information 2.

[変動演出パターン決定テーブル]
次に、図25を参照して、変動演出パターン決定テーブルについて説明する。
[Fluctuation effect pattern determination table]
Next, the variable effect pattern determination table will be explained with reference to FIG. 25.

本実施形態では、主制御回路70(メインCPU71)は、特別図柄の変動表示開始時に、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド、大当り時選択図柄コマンド、変動時間等の情報に基づいて、特別図柄の変動演出パターンを決定する。変動演出パターン決定テーブルは、この特別図柄の変動演出パターンを決定する際に参照されるテーブルである。 In this embodiment, the main control circuit 70 (main CPU 71), at the start of the variable display of special symbols, selects the winning type ("big hit", "small hit", or "loss"), symbol designation command, jackpot selection symbol command, The variation performance pattern of the special symbol is determined based on information such as variation time. The variable performance pattern determination table is a table that is referred to when determining the variable performance pattern of this special symbol.

なお、変動演出パターン決定テーブルに基づいて決定された変動演出パターン(後述の特別図柄演出開始コマンドに含まれる情報)は、主制御回路70から副制御回路200(ホスト制御回路210)に送信される。そして、副制御回路200は、変動演出パターンの情報を受信すると、該受信した変動演出パターンや遊技状態などの情報に基づいて、演出の種類を決定する。 The variable performance pattern (information included in the special symbol performance start command described later) determined based on the variable performance pattern determination table is transmitted from the main control circuit 70 to the sub control circuit 200 (host control circuit 210). . When the sub-control circuit 200 receives the information on the variable effect pattern, it determines the type of effect based on the received information on the variable effect pattern and the game state.

変動演出パターン決定テーブルには、図25に示すように、入賞時(始動口入賞時)に決定される図柄指定コマンド、大当り選択図柄コマンド及び特別図柄の変動時間の組合せと、特別図柄の変動表示中に副制御回路200で実行される演出の種類(変動演出パターン)との関係が規定される。 As shown in FIG. 25, the variation performance pattern determination table includes combinations of symbol designation commands, jackpot selection symbol commands, and special symbol variation times that are determined at the time of winning (starting opening winning), and special symbol variation display. The relationship with the type of performance (variable performance pattern) executed by the sub-control circuit 200 is defined therein.

本実施形態では、変動演出パターンは、2桁の数文字で表され、図25中の変動演出パターン欄に記載の「上位」(1桁目)のパラメータと「下位」(2桁目)のパラメータとの組合せで表される。例えば、入賞時(始動口入賞時)に決定される図柄指定コマンドが「zA1」であり、大当り選択図柄コマンドが「z0」であり、特別図柄の変動時間が「15000msec」である場合の変動演出パラメータは「C1」(上位の「C」と下位「1」との組合せ)となる。 In this embodiment, the variable effect pattern is represented by two-digit characters, and the "upper" (first digit) parameter and the "lower" (second digit) parameter written in the variable effect pattern column in FIG. Expressed in combination with parameters. For example, the variation performance when the symbol designation command determined at the time of winning (starting mouth winning) is "zA1", the jackpot selection symbol command is "z0", and the variation time of the special symbol is "15000 msec" The parameter is "C1" (a combination of the upper "C" and the lower "1").

なお、本実施形態では、変動演出パラメータの情報は、後述の特別図柄演出開始コマンドに含まれる。この際、変動演出パターン欄に規定されている「上位」のパラメータと、「下位」のパラメータとは、互いに異なるパラメータ領域に格納される。それゆえ、変動演出パターン決定テーブルでは、変動演出パターンの「上位」のパラメータと「下位」のパラメータとを別個に規定している。 In addition, in this embodiment, the information of the variable performance parameter is included in the special symbol performance start command described later. At this time, the "upper" parameter and the "lower" parameter defined in the variable effect pattern column are stored in mutually different parameter areas. Therefore, in the variable performance pattern determination table, "higher" parameters and "lower" parameters of the variable performance pattern are separately defined.

<サブメインROMに記憶されているデータテーブルの構成>
次に、副制御回路200のサブメインROM205に記憶される各種データテーブルの構成について、図26を参照して説明する。
<Configuration of data table stored in sub-main ROM>
Next, the configurations of various data tables stored in the sub-main ROM 205 of the sub-control circuit 200 will be explained with reference to FIG. 26.

[変動演出テーブル]
まず、図26を参照して、変動演出テーブルについて説明する。
[Variable effect table]
First, the variable effect table will be explained with reference to FIG. 26.

本実施形態のパチンコ遊技機1では、上述のように、副制御回路200(ホスト制御回路210)の制御により、特別図柄の変動表示中に様々な演出が実行される。この際に行われる演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の特別図柄演出開始コマンドに含まれる特別図柄の変動演出パターンの情報などに基づいて決定される。変動演出テーブルは、この演出内容(演出パターン)を変動演出パターンや遊技状態などの情報に基づいて決定する際に参照される。 In the pachinko game machine 1 of this embodiment, as described above, various effects are executed during the variable display of special symbols under the control of the sub control circuit 200 (host control circuit 210). The content of the performance performed at this time (performance pattern) is the special symbol fluctuation performance included in the special symbol performance start command to be described later that is sent from the main control circuit 70 to the sub control circuit 200 when the special symbol fluctuation display starts. Determined based on pattern information, etc. The variable performance table is referred to when determining the performance content (performance pattern) based on information such as the variable performance pattern and the game state.

変動演出テーブルには、図26に示すように、入賞時(始動口入賞時)に決定される各種情報(変動演出パターンの情報を含む)の組合せと、抽選により決定される演出パターン(「EN00」~「EN44」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、特別図柄の変動演出パターンの種別(「A0」~「A4」、「B1」~「B3」及び「C1」~「CF」)、特別図柄の変動時間、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、変動演出テーブルに規定される。 As shown in FIG. 26, the variable performance table includes a combination of various information (including information on the variable performance pattern) determined at the time of winning (starting entry winning) and a performance pattern determined by lottery ("EN00 ” to “EN44”), the performance contents, and the random value and selection rate (winning probability) for selecting (determining) each performance pattern are defined. In addition, in this embodiment, as various information determined at the time of winning (starting mouth winning), the type of special symbol variation effect pattern ("A0" to "A4", "B1" to "B3" and "C1" ” to “CF”), the variation time of the special symbol, the winning type (“big hit,” “small win,” or “loss”), the symbol designation command, and the jackpot selection symbol command are defined in the variation effect table.

本実施形態では、変動演出テーブルに規定されている特別図柄の変動時間は対応する演出パターンの演出時間とほぼ同じであるとする。また、変動演出テーブルに規定されている乱数値は、サブ抽選処理で取得される乱数値であり、「0」~「999」(1000種類)のいずれかである。 In this embodiment, it is assumed that the variation time of the special symbol specified in the variation production table is almost the same as the production time of the corresponding production pattern. Further, the random number value specified in the variable effect table is a random number value obtained in the sub-lottery process, and is any one of "0" to "999" (1000 types).

本実施形態の変動演出テーブルを参照して演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された特別図柄の変動パターンが「C1」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」~「499」のいずれかの値である場合には、演出パターンとして「EN15」が選択される。この場合には、特別図柄の変動表示期間(15000msec)に、「ノーマルリーチ演出A」と称する演出が行われる。そして、「ノーマルリーチ演出A」の終了とともに、表示装置13の表示領域13aに「大当り」態様の表示が行われ、特別図柄が変動停止する。 When determining a production pattern with reference to the variation production table of this embodiment, for example, if the variation pattern of the special symbol determined at the start of the variation display of the special symbol is "C1", and when selecting the production pattern, If the random number value obtained is any value from "0" to "499", "EN15" is selected as the effect pattern. In this case, a performance called "normal reach performance A" is performed during the variable display period (15000 msec) of the special symbol. Then, when the "normal reach effect A" ends, a "jackpot" mode is displayed in the display area 13a of the display device 13, and the special symbols stop changing.

<描画制御手法の概要>
次に、ホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230が実行する描画処理の概要を、図27を参照しながら説明する。なお、図27は、描画処理時における画像データ(動画データ及び静止画データ)のフローを示す図である。
<Overview of drawing control method>
Next, an outline of the drawing process executed by the display control circuit 230 when a drawing request is output from the host control circuit 210 to the display control circuit 230 will be described with reference to FIG. Note that FIG. 27 is a diagram showing the flow of image data (video data and still image data) during drawing processing.

本実施形態では、表示装置13の液晶画面に表示する画像(動画及び/又は静止画)のデータ(圧縮データ)は、CGROM基板204内のCGROM206に格納されている。そして、描画リクエストが表示制御回路230に入力されると、表示制御回路230は、まず、CGROM206から画像圧縮データを読み出しデコード(伸張)する。この際、動画圧縮データが読み出された場合には、表示制御回路230内の動画デコーダ234により動画圧縮データがデコードされ、静止画圧縮データが読み出された場合には、表示制御回路230内の静止画デコーダ235により静止画圧縮データがデコードされる。 In this embodiment, data (compressed data) of images (moving images and/or still images) to be displayed on the liquid crystal screen of the display device 13 is stored in the CGROM 206 in the CGROM board 204. When a drawing request is input to the display control circuit 230, the display control circuit 230 first reads compressed image data from the CGROM 206 and decodes (expands) it. At this time, if compressed video data is read out, the video compressed data is decoded by the video decoder 234 in the display control circuit 230, and if compressed still image data is read out, the compressed video data is decoded by the video decoder 234 in the display control circuit 230. The still image compressed data is decoded by the still image decoder 235.

次いで、表示制御回路230は、画像データのデコード結果(画像伸張データ)をテクスチャソースに指定された所定のバッファに書き出す。なお、本実施形態では、テクスチャソースとして、SDRAM250(外部RAM)内に設けられたムービバッファ、テクスチャバッファや、内蔵VRAM237内のスプライトバッファが指定される。例えば、動画1枚を表示する場合には、伸張された動画データ(デコード結果)は、SDRAM250内のムービバッファに書き出される。また、例えば、静止画1枚を表示する場合には、伸張された静止画データは、内蔵VRAM237内のスプライトバッファに書き出される。 Next, the display control circuit 230 writes the decoding result of the image data (image decompression data) to a predetermined buffer designated as the texture source. In this embodiment, the movie buffer and texture buffer provided in the SDRAM 250 (external RAM) and the sprite buffer in the built-in VRAM 237 are designated as texture sources. For example, when displaying one video, the decompressed video data (decoded result) is written to the movie buffer in the SDRAM 250. Further, for example, when displaying one still image, the decompressed still image data is written to a sprite buffer in the built-in VRAM 237.

次いで、表示制御回路230は、画像データのレンダリング(描画)結果を書き出すレンダリングターゲットを指定する。なお、レンダリングターゲットとしては、例えば、SDRAM250(外部RAM)内に設けられたフレームバッファや、内蔵VRAM237内に設けられたフレームバッファなどを指定することができる。 Next, the display control circuit 230 specifies a rendering target for writing the rendering (drawing) result of the image data. Note that as the rendering target, for example, a frame buffer provided in the SDRAM 250 (external RAM), a frame buffer provided in the built-in VRAM 237, etc. can be specified.

次いで、表示制御回路230は、レンダリングエンジン241を作動させて、テクスチャソースに書き出された画像データのデコード結果に対してレンダリング処理を施し、そのレンダリング結果をレンダリングターゲットに書き出す。なお、この処理では、動画の拡大縮小や回転などの指定情報(3Dジオメトリエンジン240から入力される各種情報)に従ってレンダリング処理が行われる。 Next, the display control circuit 230 operates the rendering engine 241 to perform rendering processing on the decoded result of the image data written to the texture source, and writes the rendering result to the rendering target. Note that in this process, rendering processing is performed according to specified information (various information input from the 3D geometry engine 240) such as scaling and rotation of the moving image.

次いで、表示制御回路230は、レンダリングターゲットに書き出されたレンダリング結果(表示出力データ)を、表示装置13の表示画面に表示する。 Next, the display control circuit 230 displays the rendering result (display output data) written to the rendering target on the display screen of the display device 13.

なお、本実施形態では、レンダリングターゲットとして、2つのフレームバッファを用意する。そして、レンダリングエンジン241からレンダリング結果をフレームバッファに書き出す際、レンダリング結果が書き出されるフレームバッファがフレーム毎に切り替えられる。例えば、所定のフレームにおいて、一方のフレームバッファにレンダリング結果を書き出した場合には、次フレームでは、他方のフレームバッファにレンダリング結果を書き出し、次々フレームでは、一方のフレームバッファにレンダリング結果を書き出す。すなわち、本実施形態では、一方のフレームバッファへのレンダリング結果の書き出し処理と、他方のフレームバッファへのレンダリング結果の書き出し処理とがフレーム毎に交互に切り替えて実行される。 Note that in this embodiment, two frame buffers are prepared as rendering targets. When the rendering engine 241 writes the rendering results to the frame buffer, the frame buffer to which the rendering results are written is switched for each frame. For example, if a rendering result is written to one frame buffer in a predetermined frame, the rendering result is written to the other frame buffer in the next frame, and the rendering result is written to one frame buffer in the next frame. That is, in this embodiment, the process of writing the rendering result to one frame buffer and the process of writing the rendering result to the other frame buffer are performed while being switched alternately for each frame.

また、上述したレンダリング結果の書き出し処理及び表示処理の流れの中において、所定のフレームで一方のフレームバッファに書き出されたレンダリング結果は、次フレームで表示装置13の表示画面に表示される(一方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。また、次フレームで他方のフレームバッファに書き出されたレンダリング結果は、次々フレームで表示装置13の表示画面に表示される(他方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。すなわち、本実施形態では、一方のフレームバッファにおけるレンダリング結果の表示処理と、他方のフレームバッファにおけるレンダリング結果の表示処理とがフレーム毎に交互に切り替えて実行される。 In addition, in the flow of the above-mentioned rendering result writing process and displaying process, the rendering result written to one frame buffer in a predetermined frame is displayed on the display screen of the display device 13 in the next frame (one side framebuffer function is switched from drawing function to display function). Furthermore, the rendering results written to the other frame buffer in the next frame are displayed on the display screen of the display device 13 one frame after another (the function of the other frame buffer is switched from the drawing function to the display function). That is, in this embodiment, display processing of rendering results in one frame buffer and display processing of rendering results in the other frame buffer are alternately switched and executed for each frame.

<音声再生制御手法の概要>
次に、ホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220が実行する音声再生処理の概要を、図8に戻って説明する。
<Overview of audio playback control method>
Next, referring back to FIG. 8, an outline of the audio reproduction process executed by the audio/LED control circuit 220 when a sound request is output from the host control circuit 210 to the audio/LED control circuit 220 will be described.

本実施形態では、スピーカ11に出力する音声データは、CGROM206に格納されている。CGROM206に記憶された音声データは、13ビット長のフレーズ番号NUM(000H~1FFFH)で特定されるフレーズ(phrase)圧縮データであり、一連の背景音楽の一曲分(BGM)や、ひと纏まりの演出音(予告音)などが、最高8192種類(=213)、各々、フレーズ番号NUMに対応して記憶されている。そして、このフレーズ番号NUMは、ホスト制御回路210から音声・LED制御回路220のコマンドレジスタ225に伝送される音声コマンドの設定値(動作パラメータ)によって特定される。 In this embodiment, audio data output to the speaker 11 is stored in the CGROM 206. The audio data stored in the CGROM 206 is compressed phrase data specified by a 13-bit phrase number NUM (000H to 1FFFH), and can be used to store a series of background music (BGM) or a group of background music. A maximum of 8192 types (=213) of production sounds (notice sounds) are stored, each corresponding to a phrase number NUM. This phrase number NUM is specified by the setting value (operation parameter) of the voice command transmitted from the host control circuit 210 to the command register 225 of the voice/LED control circuit 220.

音声コマンドは、音声・LED制御回路220に内蔵された多数の音声制御レジスタの何れか一の音声制御レジスタに、1バイト長の設定値を伝送するIndividual Write用途か、又は、連続する一連N個の音声制御レジスタ群に、一群N個の設定値を伝送するBlock Write 用途で使用される。 The voice command is for an individual write purpose that transmits a 1-byte length setting value to one of the many voice control registers built into the voice/LED control circuit 220, or a series of N consecutive voice commands. It is used for block write purposes to transmit a group of N setting values to a group of voice control registers.

何れにしても、アクセス対象となる音声制御レジスタは、1バイト長のレジスタアドレスで特定され、各音声制御レジスタの記憶容量は1バイトである。そして、本実施例では、7個のレジスタバンクに区分して、多数の音声制御レジスタが確保されている。すなわち、レジスタバンクが7区分されていることから、音声制御レジスタの総数は、原理的には最大7×256個となる。 In any case, the audio control register to be accessed is specified by a 1-byte register address, and the storage capacity of each audio control register is 1 byte. In this embodiment, a large number of voice control registers are secured by dividing into seven register banks. That is, since the register bank is divided into seven sections, the total number of voice control registers is theoretically a maximum of 7×256.

本実施例では、全てのレジスタバンクにおいて、特定のレジスタアドレスは、レジスタバンク設定用の音声制御レジスタとなっている。そのため、7×256個の音声制御レジスタの何れか一個を特定するには、先行する音声コマンドによって、バンク設定用の音声制御レジスタにレジスタバンクを書込んだ上で、そのレジスタバンクに属する音声制御レジスタを、1バイト長のレジスタアドレスで特定することになる。 In this embodiment, in all register banks, a specific register address is an audio control register for register bank setting. Therefore, in order to specify any one of the 7 x 256 voice control registers, first write the register bank to the voice control register for bank setting using the preceding voice command, and then write the voice control register belonging to that register bank. A register is specified by a 1-byte register address.

ところで、音声制御レジスタへの設定値の設定動作は、必ずしも、設定対象となる音声制御レジスタのレジスタアドレスを直接指定する必要はなく、CGROM206に格納されているSACデータ(Simple Access Code Data )や、シーケンスコード(Sequence Code )を指定して、一群の音声制御レジスタに対する、一連の設定動作を完了させることもできる。そして、このような動作を実現するため、音声・LED制御回路220には、図8に示すシンプルアクセスコントローラ226a(simple Access Controller)4個と、シーケンサ226b(Sequencer )16個とが内蔵されている。 By the way, the operation of setting the setting value to the audio control register does not necessarily require directly specifying the register address of the audio control register to be set, but rather the SAC data (Simple Access Code Data) stored in the CGROM 206, A sequence code can also be specified to complete a series of configuration operations for a group of audio control registers. In order to realize such an operation, the audio/LED control circuit 220 includes four simple access controllers 226a (simple access controllers) and 16 sequencers 226b (sequencers) shown in FIG. .

シンプルアクセスコントローラ226aを機能させるためのSAC(Simple Access Code)データから説明すると、SACデータは、音声制御レジスタのレジスタアドレス(1バイト)と、その音声制御レジスタへの設定値(1バイト)とを対応させた最大512組(=1024バイト)のデータ群であって、SAC終了コード(FFFFH)で終端される集合体を意味する(図8参照)。 To explain from the SAC (Simple Access Code) data for functioning the simple access controller 226a, the SAC data contains the register address (1 byte) of the voice control register and the setting value (1 byte) for the voice control register. It means a data group of a maximum of 512 sets (=1024 bytes) that are associated and terminated with a SAC end code (FFFFH) (see FIG. 8).

本実施例の場合、このようなSACデータを、最高8192種類(=213)設けることができ、ホスト制御回路210は、13ビット長のSAC番号を、SAC制御用の音声制御レジスタ(図8参照)に書込むことで、シンプルアクセスコントローラ226aを機能させることができる。機能を開始したシンプルアクセスコントローラ226aは、SAC番号で特定される一群のSACデータを、CGROM206から順番に読出し、SACデータが示す音声制御レジスタに、SACデータが示す設定値を設定することになる。 In the case of this embodiment, a maximum of 8192 types (=213) of such SAC data can be provided, and the host control circuit 210 stores the 13-bit SAC number in the audio control register for SAC control (see FIG. 8). ), the simple access controller 226a can be made to function. The simple access controller 226a that has started its function sequentially reads a group of SAC data specified by the SAC number from the CGROM 206, and sets the setting value indicated by the SAC data in the audio control register indicated by the SAC data.

そのため、ホスト制御回路210は、SAC制御用の音声制御レジスタに、SAC番号を書込む(登録する)だけで足り、音声制御レジスタのレジスタアドレスを個々的に指定することなく、一連の設定動作を指示することができる。なお、SAC制御用の音声制御レジスタには、一連の設定動作の開始タイミングを規定する待機時間(付属データとしての待機情報)を設定することもでき、SAC制御用の音声制御レジスタへのSAC番号の書込みタイミングから、シンプルアクセスコントローラ226aによる音声制御レジスタへの設定開始タイミングを遅延させることもできる。 Therefore, the host control circuit 210 only needs to write (register) the SAC number in the audio control register for SAC control, and can perform a series of setting operations without individually specifying the register address of the audio control register. can be given instructions. Note that a standby time (standby information as attached data) that defines the start timing of a series of setting operations can also be set in the voice control register for SAC control, and the SAC number in the voice control register for SAC control can also be set. It is also possible to delay the timing at which the simple access controller 226a starts setting the audio control register from the write timing.

続いて、シーケンサ226bを機能させるためのシーケンスコード(Sequence Code )について説明する。シーケンスコードも、SACデータと同様、音声制御レジスタのレジスタアドレス(1バイト)と、その音声制御レジスタへの設定値(1バイト)とを対応させた複数組のデータである(図8参照)。但し、SACデータとは異なり、シーケンスコードは、所定の待機時間を経て、間欠的に実行可能な複数の動作ステップ(複数のシーケンスステップ)を規定することができる。 Next, a sequence code for operating the sequencer 226b will be explained. Similarly to the SAC data, the sequence code is also a plurality of sets of data in which a register address (1 byte) of an audio control register is associated with a setting value (1 byte) for the audio control register (see FIG. 8). However, unlike SAC data, a sequence code can define a plurality of operation steps (a plurality of sequence steps) that can be executed intermittently after a predetermined waiting time.

また、シーケンサ(Sequencer )制御用の音声制御レジスタには、各シーケンサSQ0~SQ15について、設定動作の開始タイミングを規定する待機時間(待機情報)や、繰り返し動作の有無、及びその繰り返し回数(ループ情報)を、含ませることができる。したがって、シーケンスコードは、所定時間を要して実行される一連の音声演出を特定することになる。 In addition, the audio control register for sequencer control contains, for each sequencer SQ0 to SQ15, the waiting time (standby information) that defines the start timing of the setting operation, the presence or absence of repeated operation, and the number of repetitions (loop information). ) can be included. Therefore, the sequence code specifies a series of audio effects that take a predetermined amount of time to be executed.

図8に示す通り、複数の動作ステップは、ステップ終了コード(FFFEH)で区切られており、複数の動作ステップの最後は、シーケンス終了コード(FFFFH)で終端されている。本実施例の場合、シーケンスコードも、最高8192種類(=213)設けることができ、ホスト制御回路210は、13ビット長のシーケンスコード番号と、シーケンサの動作を規定する付属データを、シーケンサ(Sequencer )制御用の音声制御レジスタに書込むことで、一連の設定動作を、シーケンサ226bに指示することができる。 As shown in FIG. 8, the plurality of action steps are separated by a step end code (FFFEH), and the last of the plurality of action steps is terminated with a sequence end code (FFFFH). In the case of this embodiment, a maximum of 8192 types (=213) of sequence codes can be provided, and the host control circuit 210 sends the 13-bit sequence code number and attached data that defines the operation of the sequencer to the sequencer (Sequencer). ) By writing to the voice control register for control, a series of setting operations can be instructed to the sequencer 226b.

本実施例では、このようなSACデータやシーケンスコードが、必要組だけ、予めCGROM206に記憶されており、一群のSACデータや、一群のシーケンスコードは、SAC番号やシーケンスコード番号で特定される。したがって、本実施例の場合、Write 用途の音声コマンドは、音声制御レジスタへの直接的な設定動作を規定する場合だけでなく、シンプルアクセスコントローラ226aやシーケンサ226bを経由した間接的な設定動作を規定する場合も含まれる。 In this embodiment, necessary sets of such SAC data and sequence codes are stored in advance in the CGROM 206, and a group of SAC data and a group of sequence codes are identified by an SAC number or a sequence code number. Therefore, in the case of this embodiment, the voice command for Write uses not only a direct setting operation to the voice control register, but also an indirect setting operation via the simple access controller 226a and sequencer 226b. This also includes cases where

上記の動作を実現するため、ホスト制御回路210および音声・LED制御回路220は、1バイトデータを送受信可能なパラレル信号線(データバス)と、動作管理データを送信可能な2ビット長の動作管理データ線(アドレスバス)と、読み書き(read/write)動作を制御可能な2ビット長の制御信号線と、音声・LED制御回路220を選択するチップセレクト信号線とで接続されている。 In order to realize the above operation, the host control circuit 210 and the audio/LED control circuit 220 have a parallel signal line (data bus) that can transmit and receive 1-byte data, and a 2-bit operation management line that can transmit operation management data. It is connected by a data line (address bus), a 2-bit long control signal line that can control read/write operations, and a chip select signal line that selects the audio/LED control circuit 220.

パラレル信号線は、ホスト制御回路210のデータバスで実現され、また、動作管理データ線は、ホスト制御回路210のアドレスバスで実現されている。そして、音声・LED制御回路220には、上位6ビットが共通し、下位2ビットが00,01,10となる3個のポート番号PORTが付与されており、ホスト制御回路210が、これらのポート番号PORTに対するI/OREAD命令や、I/OWRITE命令を実行すると、何れの場合も、チップセレクト信号CSがアクティブレベルになるよう回路構成されている。 The parallel signal line is realized by the data bus of the host control circuit 210, and the operation management data line is realized by the address bus of the host control circuit 210. The audio/LED control circuit 220 is assigned three port numbers PORT with the upper 6 bits common and the lower 2 bits 00, 01, and 10, and the host control circuit 210 controls these ports. The circuit is configured such that when an I/OREAD command or an I/OWRITE command for number PORT is executed, the chip select signal CS becomes active level in either case.

そして、I/OREAD命令や、I/OWRITE命令の実行時にアドレスバスの下位2ビットA0~A1に出力されるデータは、音声・LED制御回路220に対する動作管理データA0~A1となり、この2ビットA0~A1に基づいて、その時のデータバスの1バイトデータが、レジスタアドレスであるか、それとも、書込みデータ又は読み出しデータであるかが特定されるようになっている。 Then, the data output to the lower two bits A0 to A1 of the address bus when executing the I/OREAD command or the I/OWRITE command becomes operation management data A0 to A1 for the audio/LED control circuit 220, and these two bits A0 ~A1, it is specified whether the 1-byte data on the data bus at that time is a register address, write data, or read data.

すなわち、アドレスデータが[00]であれば、そのタイミングのデータバスのデータがレジスタアドレスと評価され、一方、アドレスデータが[01]であれば、そのタイミングのデータバスのデータが書込みデータ又は読み出しデータとなる。なお、I/OREAD命令を実行した場合が読み出しデータ、I/OWRITE命令を実行した場合が書込みデータである。 In other words, if the address data is [00], the data on the data bus at that timing is evaluated as a register address, while if the address data is [01], the data on the data bus at that timing is evaluated as write data or read data. It becomes data. Note that execution of an I/OREAD instruction is read data, and execution of an I/OWRITE instruction is write data.

したがって、所定の設定値を、所定の音声制御レジスタに書込む音声コマンドの送信動作は、音声・LED制御回路220のポート番号PORTの下位2ビットA0,A1を推移させつつ、I/OWRITE命令を連続的に実行することで実現される。具体的には、アドレスデータの下位2ビットA0~A1を、[00]→[01]と推移させる一方で、データバスの1バイトデータを、[音声制御レジスタのレジスタアドレス]→[音声制御レジスタへの書込みデータ]と推移させることで、所定の音声コマンドの送信動作が実現される。 Therefore, the operation of transmitting a voice command to write a predetermined setting value into a predetermined voice control register is performed by transmitting an I/OWRITE command while changing the lower two bits A0 and A1 of the port number PORT of the voice/LED control circuit 220. This is achieved by running it continuously. Specifically, while the lower two bits A0 to A1 of the address data are changed from [00] to [01], the 1-byte data on the data bus is changed from [register address of audio control register] to [voice control register]. [Write data to]], the transmission operation of a predetermined voice command is realized.

SAC番号(13ビット)やシーケンスコード番号(13ビット)、及び、これに付随する制御データ(待機情報やループ情報など)を送信する場合のように、書込みデータが複数バイト長であって、制御レジタのレジスタアドレスが連続する場合には、[01]の動作管理データA0~A1を、[00]→[01]→[01]→[01]と繰り返しつつ、複数バイトの書込みデータを送信する。 If the write data is multiple bytes long and the control If the register addresses of the registers are consecutive, send multiple bytes of write data while repeating the operation management data A0 to A1 of [01] in the order of [00] → [01] → [01] → [01]. .

このようにして送信された音声コマンドは、通信異常がない限り、その後、音声・LED制御回路220内部で実効化される。但し、複数バイト長のデータが互いに整合しないなど、通信異常が認められる場合には、その音声コマンドが実効化させることはない。そして、音声制御レジスタのエラーフラグがセットされるが、このエラーフラグ(ステイタス情報STS)は、アドレスバスの動作管理データA0~A1を、[01]から[10]に推移させたI/OREAD命令の実行によって受信することができる。 The voice commands transmitted in this manner are then implemented within the voice/LED control circuit 220 unless there is a communication abnormality. However, if a communication abnormality is detected, such as when data of multiple byte lengths do not match each other, the voice command will not be implemented. Then, the error flag of the voice control register is set, but this error flag (status information STS) is determined by the I/OREAD instruction that caused the address bus operation management data A0 to A1 to transition from [01] to [10]. can be received by executing

このように、この実施例では、動作管理データA0~A1を、[00]→[01]→・・・[01]→[10]と推移させる最終サイクルにおいて、複数ビット長のエラー情報(異常時はFFH)を取得することができる。そして、適正にパラレル送信できなかった音声コマンドを再送することで、音声演出を適切に進行させることができる。したがって、本実施例の構成によれば、音声演出が突然、途絶えるような不自然さを解消することができる。 In this way, in this embodiment, multiple bit length error information (abnormal FFH) can be obtained. Then, by retransmitting the voice commands that could not be properly transmitted in parallel, the voice performance can be appropriately advanced. Therefore, according to the configuration of this embodiment, it is possible to eliminate the unnaturalness in which the audio performance suddenly stops.

一方、I/OREAD動作によるデータ読み込み動作は、音声・LED制御回路220のポート番号PORTの下位2ビットA0,A1を推移させつつ、I/OWRITE命令と、I/OREAD命令を連続的に実行することで実現される。なお、読み出しデータが複数バイト長の場合には、必要バイト数だけI/OREAD命令を連続させる。 On the other hand, in the data read operation by the I/OREAD operation, the I/OWRITE command and the I/OREAD command are executed continuously while changing the lower two bits A0 and A1 of the port number PORT of the audio/LED control circuit 220. This is achieved by Note that if the read data has a length of multiple bytes, the I/OREAD command is continued for the required number of bytes.

具体的に確認すると、先ず、I/OWRITE動作として、アドレスデータの下位2ビットA0~A1が[00]となるポート番号PORTに対して、[動作ステイタスなどを記憶する音声制御レジスタのレジスタアドレス(1バイト長)]を出力する。次に、アドレスデータの下位2ビットA0~A1が[01]となるポート番号PORTに対して、I/OREAD命令を実行すれば、所定の音声制御レジスタから動作ステイタスなどの必要データを取得することができる。 To confirm this concretely, first, as an I/OWRITE operation, for the port number PORT whose lower two bits A0 to A1 of the address data are [00], [the register address of the voice control register that stores the operation status etc. 1 byte length)] is output. Next, by executing the I/OREAD command for the port number PORT whose lower two bits A0 to A1 of the address data are [01], necessary data such as the operating status can be obtained from the predetermined audio control register. I can do it.

以上のような構成を有する音声・LED制御回路220が再生した音声は、音声・LED制御回路220のデジタル音声信号として、5ビット信号(SCLK,LRO,SD0,SD1,SD2)の形式でデジタルオーディオパワーアンプ262に伝送され、デジタルオーディオパワーアンプ262でD級増幅され、アナログ音声信号として各スピーカに供給される。具体的には、デジタルオーディオパワーアンプ262の増幅出力(アナログ音声信号)は、低音用の下方スピーカに供給されており、デジタルオーディオパワーアンプ262の増幅出力(アナログ音声信号)は、遊技者に対して上下左右位置にほぼ整列配置された4個の通常用スピーカ(例えば図9参照(L0,R0,L1,R1)と2個の重低音用(振動用)スピーカ(例えば図9参照(SUB0,SUB1)とに供給されている。 The audio reproduced by the audio/LED control circuit 220 having the above configuration is converted into digital audio in the form of a 5-bit signal (SCLK, LRO, SD0, SD1, SD2) as a digital audio signal of the audio/LED control circuit 220. The signal is transmitted to the power amplifier 262, class D amplified by the digital audio power amplifier 262, and supplied to each speaker as an analog audio signal. Specifically, the amplified output (analog audio signal) of the digital audio power amplifier 262 is supplied to the lower bass speaker, and the amplified output (analog audio signal) of the digital audio power amplifier 262 is supplied to the player. Four normal speakers (for example, see Figure 9 (L0, R0, L1, R1) and two deep bass (vibration) speakers (for example, see Figure 9 (SUB0, SUB1).

<主制御回路の動作説明>
次に、図28~図35を参照して、主制御回路70のメインCPU71により実行される各種処理の内容について説明する。
<Operation explanation of main control circuit>
Next, the contents of various processes executed by the main CPU 71 of the main control circuit 70 will be explained with reference to FIGS. 28 to 35.

[主制御メイン処理]
まず、図28を参照して、メインCPU71の制御による主制御メイン処理について説明する。なお、図28は、本実施形態における主制御メイン処理の手順を示すフローチャートである。
[Main control main processing]
First, with reference to FIG. 28, the main control main processing controlled by the main CPU 71 will be described. Note that FIG. 28 is a flowchart showing the procedure of main control main processing in this embodiment.

パチンコ遊技機1に電源が投入されると、最初に、メインCPU71は、初期設定処理を行う(S1)。この処理では、メインCPU71は、例えば、メインRAM73へのアクセス許可、バックアップ復帰、作業領域の初期化等の処理を行う。次いで、メインCPU71は、初期値乱数の更新処理を行う(S2)。この処理では、メインCPU71は、初期乱数カウンタ値を更新する。 When the power is turned on to the pachinko game machine 1, the main CPU 71 first performs initial setting processing (S1). In this process, the main CPU 71 performs, for example, permission to access the main RAM 73, restoration from backup, and initialization of a work area. Next, the main CPU 71 performs an initial value random number update process (S2). In this process, the main CPU 71 updates the initial random number counter value.

次いで、メインCPU71は、特別図柄制御処理を行う(S3)。この処理では、メインCPU71は、特別図柄ゲームの進行、特別図柄表示装置61に表示される特別図柄(第1特別図柄及び第2特別図柄)に関する所定の制御処理を行う。なお、特別図柄制御処理の詳細については、後述の図29を参照しながら後で説明する。 Next, the main CPU 71 performs special symbol control processing (S3). In this process, the main CPU 71 performs predetermined control processing regarding the progress of the special symbol game and the special symbols (first special symbol and second special symbol) displayed on the special symbol display device 61. The details of the special symbol control process will be explained later with reference to FIG. 29, which will be described later.

次いで、メインCPU71は、普通図柄制御処理を行う(S4)。この処理では、メインCPU71は、普通図柄ゲームの進行、及び、普通図柄表示装置62に表示される普通図柄に関する所定の制御処理を行う Next, the main CPU 71 performs normal symbol control processing (S4). In this process, the main CPU 71 performs predetermined control processing regarding the progress of the normal symbol game and the normal symbols displayed on the normal symbol display device 62.

次いで、メインCPU71は、図柄表示装置の制御処理を行う(S5)。この処理では、メインCPU71は、特別図柄制御処理(S3)及び普通図柄制御処理(S4)の実行結果に基づいて、特別図柄(第1特別図柄及び第2特別図柄)、並びに、普通図柄の可変表示の表示制御を行う。 Next, the main CPU 71 performs control processing for the symbol display device (S5). In this process, the main CPU 71 changes the special symbols (first special symbol and second special symbol) and the normal symbol based on the execution results of the special symbol control process (S3) and the normal symbol control process (S4). Performs display control.

次いで、メインCPU71は、遊技情報データ生成処理を行う(S6)。この処理では、メインCPU71は、払出・発射制御回路123、副制御回路200、遊技店のホールコンピュータ等に送信する遊技情報データを生成し、該遊技情報データをメインRAM73に格納する。 Next, the main CPU 71 performs game information data generation processing (S6). In this process, the main CPU 71 generates gaming information data to be transmitted to the payout/launch control circuit 123, the sub-control circuit 200, the hall computer of the gaming parlor, etc., and stores the gaming information data in the main RAM 73.

次いで、メインCPU71は、記憶・遊技状態データ生成処理を行う(S7)。この処理では、メインCPU71は、確変フラグの値及び時短フラグの値に基づいて、副制御回路200に送信する記憶・遊技状態データを生成し、該記憶・遊技状態データをメインRAM73に格納する。 Next, the main CPU 71 performs storage/gaming state data generation processing (S7). In this process, the main CPU 71 generates storage/gaming status data to be transmitted to the sub-control circuit 200 based on the value of the probability change flag and the value of the time saving flag, and stores the storage/gaming status data in the main RAM 73.

そして、S7の処理後、メインCPU71は、処理をS2の処理に戻し、上述したS2以降の処理を繰り返す。 After the processing in S7, the main CPU 71 returns the processing to the processing in S2, and repeats the processing from S2 onwards.

[特別図柄制御処理]
次に、図29を参照して、主制御メイン処理(図28参照)中のS3で行う特別図柄制御処理について説明する。図29は、本実施形態における特別図柄制御処理の手順を示すフローチャートである。なお、図29に示す各処理ステップの符号に並記した括弧書きの数値(「00」~「08」)は制御状態フラグの値を示し、この制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、制御状態フラグの数値に対応する各処理ステップを実行することにより、特別図柄ゲームを進行させる。
[Special pattern control processing]
Next, with reference to FIG. 29, the special symbol control process performed at S3 in the main control main process (see FIG. 28) will be described. FIG. 29 is a flowchart showing the procedure of special symbol control processing in this embodiment. Note that the numerical values in parentheses (“00” to “08”) written alongside the symbols of each processing step shown in FIG. stored in the area. The main CPU 71 advances the special symbol game by executing each processing step corresponding to the numerical value of the control state flag.

まず、メインCPU71は、制御状態フラグをロードする(S11)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads the control state flag (S11). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

メインCPU71は、S11でロードされた制御状態フラグの値に基づいて、後述のS12~S20の各種処理を実行するか否かを判定する。この制御状態フラグは、特別図柄ゲームの遊技の状態を示すものであり、S12~S20のいずれかの処理を実行可能にするものである。 The main CPU 71 determines whether to execute various processes of S12 to S20, which will be described later, based on the value of the control state flag loaded in S11. This control status flag indicates the gaming status of the special symbol game, and enables execution of any one of the processes from S12 to S20.

また、メインCPU71は、S12~S20の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図33参照)も実行される。 Further, the main CPU 71 executes the processing of each step at a predetermined timing determined according to the waiting time set for each processing of S12 to S20. Note that in a period before this predetermined timing is reached, other subroutine processing is executed without executing the processing of each step. Furthermore, system timer interrupt processing (see FIG. 33, which will be described later), which will be described later, is also executed at a predetermined period.

そして、S11の処理が終了すると、メインCPU71は、特別図柄記憶チェック処理を行う(S12)。 When the process of S11 is completed, the main CPU 71 performs a special symbol memory check process (S12).

この処理では、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)である場合に、特別図柄の可変表示の保留個数をチェックし、保留個数が「0」でない場合(保留球がある場合)には、当り判定、特別図柄の決定、特別図柄の変動パターンの決定等の処理を行う。また、メインCPU71は、この処理において、制御状態フラグに、後述の特別図柄変動時間管理処理(S13)を示す値(「01」)にセットし、今回の処理で決定された変動パターンに対応する特別図柄の変動時間を待ち時間タイマにセットする。すなわち、この処理により、S12の処理で決定された変動パターンに対応する特別図柄の変動時間が経過した後、後述の特別図柄変動時間管理処理が実行されるように設定される。 In this process, the main CPU 71 checks the pending number of variable displays of special symbols when the control status flag is a value indicating special symbol memory check processing ("00"), and if the pending number is not "0" (If there are balls on hold), processes such as hit determination, special symbol determination, special symbol variation pattern determination, etc. are performed. In addition, in this process, the main CPU 71 sets the control state flag to a value ("01") indicating the special symbol variation time management process (S13), which will be described later, to correspond to the variation pattern determined in the current process. Set the special symbol fluctuation time to the waiting time timer. That is, by this process, after the special symbol variation time corresponding to the variation pattern determined in the process of S12 has elapsed, the special symbol variation time management process to be described later is set to be executed.

一方、保留個数が「0」である場合(保留球がない場合)には、メインCPU71は、デモ画面を表示するためのデモ表示処理を行う。なお、特別図柄記憶チェック処理の詳細については、後述の図30を参照しながら後で説明する。 On the other hand, when the number of balls on hold is "0" (when there are no balls on hold), the main CPU 71 performs a demo display process to display a demo screen. The details of the special symbol memory check process will be explained later with reference to FIG. 30, which will be described later.

次いで、メインCPU71は、特別図柄変動時間管理処理を行う(S13)。この処理では、メインCPU71は、制御状態フラグが特別図柄変動時間管理処理を示す値(「01」)であり、特別図柄の変動時間が経過した場合に、制御状態フラグに、後述の特別図柄表示時間管理処理(S14)を示す値(「02」)をセットし、確定後待ち時間を待ち時間タイマにセットする。すなわち、この処理により、S13の処理でセットされた確定後待ち時間が経過した後、後述の特別図柄表示時間管理処理が実行されるように設定される。 Next, the main CPU 71 performs special symbol variation time management processing (S13). In this process, the main CPU 71 displays a special symbol as described below in the control state flag when the control state flag has a value ("01") indicating special symbol variation time management processing and the special symbol variation time has elapsed. A value ("02") indicating time management processing (S14) is set, and the waiting time after confirmation is set in the waiting time timer. That is, by this process, after the post-confirmation waiting time set in the process of S13 has elapsed, the special symbol display time management process, which will be described later, is set to be executed.

次いで、メインCPU71は、特別図柄表示時間管理処理を行う(S14)。この処理では、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であり、S13の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「大当り」又は「小当り」であるか否かを判断する。そして、当り判定の結果が「大当り」又は「小当り」である場合、メインCPU71は、制御状態フラグに、後述の大当り開始インターバル管理処理(S15)を示す値(「03」)をセットし、大当り開始インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した後、後述の大当り開始インターバル管理処理が実行されるように設定される。 Next, the main CPU 71 performs special symbol display time management processing (S14). In this process, the main CPU 71 determines the result of the hit determination when the control status flag is a value ("02") indicating the special symbol display time management process and the post-confirmation waiting time set in the process of S13 has elapsed. Determine whether it is a “big hit” or a “small hit”. Then, when the result of the hit determination is a "big hit" or a "small hit", the main CPU 71 sets a value ("03") indicating a jackpot start interval management process (S15) to be described later in the control state flag, Set the time corresponding to the jackpot start interval in the waiting time timer. That is, by this process, after the time corresponding to the jackpot start interval set in the process of S14 has elapsed, the jackpot start interval management process to be described later is set to be executed.

一方、当り判定の結果が「大当り」又は「小当り」でない場合、メインCPU71は、制御状態フラグに、後述の特別図柄ゲーム終了処理(S20)を示す値(「08」)をセットする。すなわち、この場合には、後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、特別図柄表示時間管理処理の詳細については、後述の図31を参照しながら後で説明する。 On the other hand, if the result of the hit determination is not a "big hit" or a "small hit", the main CPU 71 sets the control state flag to a value ("08") indicating a special symbol game ending process (S20), which will be described later. That is, in this case, the special symbol game ending process described later is set to be executed. The details of the special symbol display time management process will be described later with reference to FIG. 31, which will be described later.

次いで、メインCPU71は、S14において当り判定の結果が「大当り」又は「小当り」であると判定された場合、大当り開始インターバル管理処理を行う(S15)。この処理では、メインCPU71は、制御状態フラグが大当り開始インターバル管理処理を示す値(「03」)であり、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した場合に、第1大入賞口53又は第2大入賞口54を開放させるため、メインROM72から読み出されたデータに基づいて、メインRAM73に位置付けられた変数を更新する。 Next, when the result of the hit determination is determined to be a "big hit" or a "small hit" in S14, the main CPU 71 performs a jackpot start interval management process (S15). In this process, the main CPU 71 controls the control state flag to be the value ("03") indicating the jackpot start interval management process, and when the time corresponding to the jackpot start interval set in the process of S14 has elapsed, the main CPU 71 In order to open the big winning hole 53 or the second big winning hole 54, variables located in the main RAM 73 are updated based on the data read from the main ROM 72.

また、この処理では、メインCPU71は、制御状態フラグに、後述の大入賞口開放中処理(S16)を示す値(「04」)をセットするとともに、大入賞口の開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、後述の大入賞口開放中処理が実行されるように設定される。 In addition, in this process, the main CPU 71 sets a value ("04") indicating the later-described big winning hole opening process (S16) to the control state flag, and sets the maximum opening time of the big winning hole (for example, 30 seconds). is set in the big prize opening time timer. That is, by this process, the later-described big winning hole opening process is set to be executed.

次いで、メインCPU71は、大入賞口開放中処理を行う(S16)。この処理では、まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)である場合に、大入賞口入賞カウンタが所定数以上であるという条件、及び、開放上限時間を経過した(大入賞口開放時間タイマが「0」である)という条件の一方が満たされた(所定の閉鎖条件が成立した)か否かを判断する。 Next, the main CPU 71 performs a big winning hole opening process (S16). In this process, first, the main CPU 71 sets the condition that when the control status flag is a value ("04") indicating the process of opening the big winning opening, the winning opening counter is equal to or greater than a predetermined number, and It is determined whether one of the conditions that the upper limit time has elapsed (the grand winning opening opening time timer is "0") is satisfied (a predetermined closing condition is satisfied).

S16において、一方の条件が満たされた場合には、メインCPU71は、所定の大入賞口(第1大入賞口又は第2大入賞口)を閉鎖させるため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、制御状態フラグに、後述の大入賞口内残留球監視処理(S17)を示す値(「05」)をセットするとともに、大入賞口内残留球監視時間を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大入賞口内残留球監視時間が経過した後、後述の大入賞口内残留球監視処理が実行されるように設定される。 In S16, if one of the conditions is met, the main CPU 71 updates the variable located in the main RAM 73 in order to close a predetermined big winning opening (first big winning opening or second big winning opening). do. Then, the main CPU 71 sets a value (“05”) indicating a residual ball monitoring process in the big winning opening (S17), which will be described later, in the control state flag, and sets a waiting time timer for the monitoring time of remaining balls in the big winning opening. . That is, by this process, after the big winning hole remaining ball monitoring time set in S17 has elapsed, the later-described big winning hole remaining ball monitoring process is set to be executed.

また、メインCPU71は、S16において、大入賞口開放中処理の終了直前に、副制御回路200にラウンド間表示コマンドを送信する。 In addition, the main CPU 71 transmits an inter-round display command to the sub-control circuit 200 in S16 immediately before the end of the big winning hole opening process.

次いで、メインCPU71は、大入賞口内残留球監視処理を行う(S17)。この処理では、メインCPU71は、制御状態フラグが大入賞口内残留球監視処理を示す値(「05」)であり、大入賞口内残留球監視時間が経過した場合に、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上である(最終ラウンドである)という条件が満たされたか否かを判断する。 Next, the main CPU 71 performs a remaining ball monitoring process in the big winning hole (S17). In this process, the main CPU 71 sets the value of the control status flag ("05") indicating the residual ball monitoring process in the special winning opening, and when the residual ball monitoring time in the special winning opening has elapsed, the main CPU 71 changes the number of times the special winning opening is opened. It is determined whether the condition that the value is greater than or equal to the maximum value of the number of openings of the big prize opening (this is the final round) is satisfied.

S17において、メインCPU71が上記条件を満たさないと判別した場合には、メインCPU71は、大入賞口再開放待ち時間管理処理を示す値(「06」)を制御状態フラグにセットする。また、メインCPU71は、ラウンド間インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、ラウンド間インターバルに対応する時間が経過した後、後述の大入賞口再開放前待ち時間管理処理が実行されるように設定される。 In S17, if the main CPU 71 determines that the above conditions are not satisfied, the main CPU 71 sets a value ("06") indicating the grand prize opening re-opening waiting time management process to the control state flag. Further, the main CPU 71 sets a time corresponding to the inter-round interval in a waiting time timer. That is, by this process, after the time corresponding to the interval between rounds has elapsed, the waiting time management process before the re-opening of the big winning hole, which will be described later, is set to be executed.

一方、S17において、メインCPU71が上記条件を満たしたと判別した場合には、メインCPU71は、大当り終了インターバル処理を示す値(「07」)を制御状態フラグにセットし、大当り終了インターバルに対応する時間(大当り終了インターバル時間)を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大当り終了インターバルに対応する時間が経過した後、後述の大当り終了インターバル処理が実行されるように設定される。 On the other hand, in S17, if the main CPU 71 determines that the above conditions are satisfied, the main CPU 71 sets a value ("07") indicating the jackpot end interval process to the control state flag, and sets the value ("07") indicating the jackpot end interval process to the control state flag. (Jackpot end interval time) is set in the waiting time timer. That is, by this process, after the time corresponding to the jackpot end interval set in S17 has elapsed, the jackpot end interval process, which will be described later, is set to be executed.

次いで、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上ではないと判別した場合、メインCPU71は大入賞口再開放前待ち時間管理処理を行う(S18)。この処理では、メインCPU71は、制御状態フラグが大入賞口再開放前待ち時間管理処理を示す値(「06」)であり、ラウンド間インターバルに対応する時間が経過した場合に、大入賞口開放回数カウンタの値を「1」増加するように記憶更新する。また、メインCPU71は、大入賞口開放中処理を示す値(「04」)を制御状態フラグにセットする。そして、メインCPU71は、開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、S18の処理後に上述した大入賞口開放中処理(S16)が再度実行されるように設定される。 Next, in S17, if the main CPU 71 determines that the value of the grand prize opening number counter is not greater than or equal to the maximum value of the number of openings of the grand winning opening, the main CPU 71 performs a waiting time management process before the grand prize opening is re-opened ( S18). In this process, the main CPU 71 controls the opening of the grand prize opening when the control status flag is a value ("06") indicating the waiting time management process before the grand prize opening is re-opened, and the time corresponding to the interval between rounds has elapsed. The memory is updated so that the value of the number of times counter is incremented by "1". Further, the main CPU 71 sets a value (“04”) indicating the big winning hole opening process to the control state flag. Then, the main CPU 71 sets the opening upper limit time (for example, 30 seconds) to the big winning opening opening time timer. That is, by this process, the above-described big winning hole opening process (S16) is set to be executed again after the process of S18.

さらに、メインCPU71は、S18において、大入賞口再開放前待ち時間管理処理の終了直前に、副制御回路200に大入賞口開放中表示コマンドを送信する。 Further, in S18, the main CPU 71 transmits a grand prize opening display command to the sub control circuit 200 immediately before the end of the waiting time management process before the grand prize opening is re-opened.

また、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上であると判別した場合に、大当り終了インターバル処理を行う(S19)。この処理では、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であり、大当り終了インターバルに対応する時間が経過した場合に、特別図柄ゲーム終了処理を示す値(「08」)を制御状態フラグにセットする。すなわち、この処理により、S19の処理後に後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、大当り終了インターバル処理の詳細については、後述の図32を参照しながら後で説明する。 Further, in S17, when the main CPU 71 determines that the value of the number of times the big winning hole is opened is equal to or greater than the maximum value of the number of times the big winning hole is opened, the main CPU 71 performs the jackpot end interval process (S19). In this process, the main CPU 71 sets the control status flag to a value ("07") indicating jackpot end interval processing, and when the time corresponding to the jackpot end interval has elapsed, the main CPU 71 sets a value ("07") indicating special symbol game end processing. 08'') is set in the control status flag. That is, by this process, the special symbol game ending process, which will be described later, is set to be executed after the process of S19. The details of the jackpot end interval process will be described later with reference to FIG. 32, which will be described later.

そして、メインCPU71は、大当り図柄が確変図柄である場合には、遊技状態を確変遊技状態に移行させる制御を行い、大当り図柄が非確変図柄である場合には、遊技状態を通常遊技状態に移行させる制御を行う。なお、大当り図柄が「小当り」に対応する図柄である場合には、メインCPU71は、「小当り」遊技終了後の遊技状態が、「小当り」が当選した時に制御されていた遊技状態よりも有利な遊技状態に移行しないように制御する。 Then, the main CPU 71 performs control to shift the gaming state to a variable probability gaming state when the jackpot symbol is a variable probability symbol, and shifts the gaming state to a normal gaming state when the jackpot symbol is a variable probability symbol. control. In addition, when the jackpot symbol is a symbol corresponding to a "small win", the main CPU 71 changes the gaming state after the "small win" game from the gaming state that was controlled when the "small win" was won. Control is also performed so that the game does not shift to an advantageous gaming state.

次いで、メインCPU71は、大当り遊技状態或いは小当り遊技状態が終了した場合、又は、「ハズレ」に当選した場合には、特別図柄ゲーム終了処理を行う(S20)。 Next, the main CPU 71 performs a special symbol game ending process when the jackpot game state or the small win game state ends, or when a "loss" is won (S20).

この処理では、メインCPU71は、制御状態フラグが特別図柄ゲーム終了処理を示す値(「08」)である場合に、保留個数を示すデータ(始動記憶情報)を「1」減少するように記憶更新する。また、メインCPU71は、次回の特別図柄の変動表示を行うために、特別図柄記憶領域の更新を行う。さらに、メインCPU71は、特別図柄記憶チェック処理を示す値(「00」)を制御状態フラグにセットする。すなわち、この処理により、S20の処理後、上述した特別図柄記憶チェック処理(S12)が実行されるように設定される。 In this process, the main CPU 71 updates the memory so that when the control state flag has a value ("08") indicating special symbol game end processing, the data (start memory information) indicating the number of pending symbols is decreased by "1". do. The main CPU 71 also updates the special symbol storage area in order to display the next special symbol in a variable manner. Further, the main CPU 71 sets a value (“00”) indicating special symbol storage check processing in the control state flag. That is, by this process, the above-mentioned special symbol memory check process (S12) is set to be executed after the process of S20.

そして、S20の処理後、メインCPU71は、特別図柄制御処理を終了し、処理を主制御メイン処理(図28参照)のS4に移す。 After the process of S20, the main CPU 71 ends the special symbol control process and moves the process to S4 of the main control main process (see FIG. 28).

上述したように、本実施形態のパチンコ遊技機1では、制御状態フラグに各種値を順次セットすることにより、特別図柄ゲームを進行させる。具体的には、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「ハズレ」である場合には、メインCPU71は、制御状態フラグを「00」、「01」、「02」、「08」の順にセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行する。 As described above, in the pachinko game machine 1 of this embodiment, the special symbol game is advanced by sequentially setting various values in the control state flag. Specifically, if the gaming state is neither a jackpot gaming state nor a small winning gaming state, and the result of the hit determination is "loss", the main CPU 71 sets the control state flag to "00" or "01". , "02", and "08" in this order. As a result, the main CPU 71 executes the above-mentioned special symbol memory check process (S12), special symbol fluctuation time management process (S13), special symbol display time management process (S14), and special symbol game end process (S20) in this order. Execute at specified timing.

また、メインCPU71は、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「大当り」又は「小当り」である場合には、制御状態フラグを「00」、「01」、「02」、「03」の順でセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び大当り開始インターバル管理処理(S15)をこの順で所定のタイミングで実行し、大当り遊技状態又は小当り遊技状態への移行制御を実行する。 In addition, when the gaming state is neither the jackpot gaming state nor the small winning gaming state, and the result of the winning determination is "jackpot" or "small winning", the main CPU 71 sets the control state flag to "00" or " Set in the order of ``01'', ``02'', and ``03''. As a result, the main CPU 71 executes the above-mentioned special symbol memory check process (S12), special symbol fluctuation time management process (S13), special symbol display time management process (S14), and jackpot start interval management process (S15) in this order. This is executed at a predetermined timing to control the transition to a jackpot gaming state or a small winning gaming state.

さらに、メインCPU71は、大当り遊技状態又は小当り遊技状態への移行制御が実行された場合には、制御状態フラグを「04」、「05」、「06」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)及び大入賞口再開放前待ち時間管理処理(S18)をこの順で所定のタイミングで実行し、大当り遊技又は小当り遊技を実行する。 Further, the main CPU 71 sets the control state flags in the order of "04", "05", and "06" when the transition control to the jackpot gaming state or the small winning gaming state is executed. As a result, the main CPU 71 executes the above-described big winning hole opening process (S16), big winning hole remaining ball monitoring process (S17), and waiting time management process before big winning hole re-opening (S18) at a predetermined timing in this order. , and execute a jackpot game or a small win game.

なお、大当り遊技中に、大当り遊技状態の終了条件が成立した場合には、メインCPU71は、制御状態フラグを「04」、「05」、「07」、「08」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)、大当り終了インターバル処理(S19)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行し、大当り遊技状態を終了する。 It should be noted that during the jackpot game, if the end condition of the jackpot game state is satisfied, the main CPU 71 sets the control state flags in the order of "04", "05", "07", and "08". As a result, the main CPU 71 executes the above-mentioned big winning hole opening process (S16), big winning hole remaining ball monitoring process (S17), jackpot end interval process (S19), and special symbol game ending process (S20) in this order. It is executed at a predetermined timing and the jackpot game state is ended.

上述したように、特別図柄制御処理では、ステータスに応じて処理フローを分岐させている。また、図28に示す主制御メイン処理中のS4の普通図柄制御処理もまた、後述するように、特別図柄制御処理と同様に、ステータスに応じて処理フローを分岐させる。 As mentioned above, in the special symbol control process, the process flow is branched depending on the status. In addition, the normal symbol control processing in S4 during the main control main processing shown in FIG. 28 also branches the processing flow according to the status, similar to the special symbol control processing, as described later.

本実施形態の処理プログラムは、ステータスに応じて処理を分岐させて行う場合にコール命令で、小モジュールから親モジュールへの純粋な戻り処理が可能となるように、プログラミングされている。その結果、上記処理を実行するためにジャンプテーブルを配置する場合と比較して、本実施形態では、プログラムの容量を削減することができる。 The processing program of this embodiment is programmed so that pure return processing from a small module to a parent module can be performed using a call instruction when processing is branched according to the status. As a result, in this embodiment, the capacity of the program can be reduced compared to the case where a jump table is arranged to execute the above processing.

[特別図柄記憶チェック処理]
次に、図30を参照して、特別図柄制御処理(図29参照)中のS12で行う特別図柄記憶チェック処理について説明する。なお、図30は、本実施形態における特別図柄記憶チェック処理の手順を示すフローチャートである。
[Special symbol memory check process]
Next, with reference to FIG. 30, the special symbol storage check process performed at S12 in the special symbol control process (see FIG. 29) will be described. Note that FIG. 30 is a flowchart showing the procedure of the special symbol storage check process in this embodiment.

まず、メインCPU71は、制御状態フラグをロードする(S31)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads the control state flag (S31). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

次いで、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)であるか否かを判別する(S32)。S32において、メインCPU71が、制御状態フラグが「00」でないと判別した場合(S32がNO判定の場合)、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 Next, the main CPU 71 determines whether the control state flag is a value ("00") indicating special symbol storage check processing (S32). In S32, if the main CPU 71 determines that the control status flag is not "00" (NO determination in S32), the main CPU 71 ends the special symbol memory check process and returns the process to the special symbol control process (FIG. 29). ).

一方、S32において、メインCPU71が、制御状態フラグが「00」であると判別した場合(S32がYES判定の場合)、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(第2始動記憶数)が「0」であるか否かを判別する(S33)。 On the other hand, in S32, when the main CPU 71 determines that the control status flag is "00" (YES in S32), the main CPU 71 determines that the second starting opening winning prize (variable display of the second special symbol) It is determined whether the number of pending items (second starting memory number) is "0" (S33).

S33において、メインCPU71が、第2始動口入賞の保留個数が「0」でないと判別した場合(S33がNO判定の場合)、メインCPU71は、第2始動口入賞の保留個数に対応する第2始動記憶数の値を「1」減算する(S34)。 In S33, if the main CPU 71 determines that the number of pending winnings from the second starting opening is not "0" (if NO in S33), the main CPU 71 determines that the number of pending winnings from the second starting opening is not "0" (NO in S33), The value of the starting memory number is subtracted by "1" (S34).

本実施形態では、メインCPU71は、メインRAM73に設けられた第2特別図柄始動記憶領域(0)~第2特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第2特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第2特別図柄始動記憶領域(0)には、変動中の第2特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第2特別図柄始動記憶領域(1)~第2特別図柄始動記憶領域(4)には、保留されている4回分の第2特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第2特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第2始動口45の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In this embodiment, the main CPU 71 determines whether data is stored in the second special symbol starting storage area (0) to the second special symbol starting storage area (4) provided in the main RAM 73, and It is determined whether there is a memory for starting a special symbol game corresponding to the variable display of the second special symbol that is changing or on hold. In the second special symbol starting storage area (0), data (information) of the special symbol game corresponding to the variable display of the second special symbol that is changing is stored as a starting memory. The second special symbol starting memory area (1) to the second special symbol starting memory area (4) are stored in the special symbol game corresponding to the variable display of the second special symbol for the four times held (holding ball). data (information) is stored as starting memory. The data included in the starting memory stored in each second special symbol starting storage area is, for example, data such as the random number value for jackpot determination and the random number value of the jackpot symbol obtained when the second starting hole 45 wins. .

S34の処理後、メインCPU71は、第2始動口入賞に基づいて特別図柄記憶転送処理を行う(S35)。この処理では、メインCPU71は、第2特別図柄始動記憶領域(1)~(4)のデータを、それぞれ第2特別図柄始動記憶領域(0)~(3)に転送(記憶)する。そして、S35の処理後、メインCPU71は、後述のS40の処理を行う。 After the process of S34, the main CPU 71 performs a special symbol memory transfer process based on the second starting slot winning (S35). In this process, the main CPU 71 transfers (stores) the data in the second special symbol starting storage areas (1) to (4) to the second special symbol starting storage areas (0) to (3), respectively. After the process of S35, the main CPU 71 performs the process of S40, which will be described later.

ここで、再度、S33の処理に戻って、S33において、メインCPU71が、第2始動口入賞の保留個数が「0」であると判別した場合(S33がYES判定の場合)、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(第1始動記憶数)が「0」であるか否かを判別する(S36)。 Here, returning to the process of S33 again, in S33, if the main CPU 71 determines that the number of pending winnings from the second starting opening is "0" (if YES in S33), the main CPU 71: It is determined whether the pending number (first starting memory number) of first starting opening winnings (variable display of first special symbols) is "0" (S36).

S36において、メインCPU71が、第1始動口入賞の保留個数が「0」であると判別した場合(S36がYES判定の場合)、メインCPU71は、デモ表示処理を行う(S37)。そして、S37の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 In S36, when the main CPU 71 determines that the number of pending winnings from the first starting opening is "0" (YES in S36), the main CPU 71 performs a demonstration display process (S37). After the process of S37, the main CPU 71 ends the special symbol storage check process and returns the process to the special symbol control process (see FIG. 29).

なお、S37のデモ表示処理では、メインCPU71は、メインRAM73にデモ表示許可値をセットする。すなわち、メインCPU71は、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態(特別図柄ゲームの始動記憶が「0」になった状態)が所定時間(例えば、30sec)維持されると、デモ表示許可値として所定値をセットする。また、S37のデモ表示処理においてデモ表示許可値が所定値であった場合には、メインCPU71は、デモ表示コマンドデータをメインRAM73にセットする。そして、デモ表示コマンドデータは、主制御回路70のメインCPU71から副制御回路200内のホスト制御回路210に送信される。副制御回路200は、デモ表示コマンドデータを受信すると、表示装置13の表示領域13aにデモ画面を表示させる。 In addition, in the demo display process of S37, the main CPU 71 sets a demo display permission value in the main RAM 73. That is, the main CPU 71 maintains the state in which the number of pending winnings of the first starting slot winnings and the second starting opening winnings becomes "0" (the state where the starting memory of the special symbol game becomes "0") for a predetermined period of time (for example, 30 seconds), a predetermined value is set as the demonstration display permission value. Further, if the demo display permission value is the predetermined value in the demo display process of S37, the main CPU 71 sets demo display command data in the main RAM 73. The demo display command data is then transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub control circuit 200. Upon receiving the demonstration display command data, the sub-control circuit 200 displays a demonstration screen on the display area 13a of the display device 13.

一方、S36において、メインCPU71が、第1始動口入賞の保留個数が「0」でないと判別した場合(S36がNO判定の場合)、メインCPU71は、第1始動口入賞の保留個数に対応する第1始動記憶数の値を「1」減算する(S38)。 On the other hand, in S36, if the main CPU 71 determines that the number of pending winnings from the first starting opening is not "0" (if NO in S36), the main CPU 71 determines that the number of pending winnings from the first starting opening corresponds to the number of pending winnings from the first starting opening. The value of the first starting memory number is subtracted by "1" (S38).

本実施形態では、メインCPU71は、メインRAM73に設けられた第1特別図柄始動記憶領域(0)~第1特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第1特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第1特別図柄始動記憶領域(0)には、変動中の第1特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第1特別図柄始動記憶領域(1)~第1特別図柄始動記憶領域(4)には、保留されている4回分の第1特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第1特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第1始動口44の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In this embodiment, the main CPU 71 determines whether data is stored in the first special symbol starting storage area (0) to the first special symbol starting storage area (4) provided in the main RAM 73, and It is determined whether there is a memory for starting a special symbol game corresponding to the variable display of the first special symbol that is changing or on hold. In the first special symbol starting storage area (0), data (information) of the special symbol game corresponding to the variable display of the first special symbol that is changing is stored as a starting memory. The first special symbol starting memory area (1) to the first special symbol starting memory area (4) are stored in the special symbol game corresponding to the variable display of the first special symbol for the four times held (holding ball). data (information) is stored as starting memory. The data included in the starting memory stored in each first special symbol starting memory area is, for example, data such as the random number value for jackpot determination and the random number value of the jackpot symbol obtained when the first starting hole 44 wins. .

S38の処理後、メインCPU71は、第1始動口入賞に基づいて特別図柄記憶転送処理を行う(S39)。この処理では、メインCPU71は、第1特別図柄始動記憶領域(1)~(4)のデータを、それぞれ第1特別図柄始動記憶領域(0)~(3)に転送(記憶)する。そして、S39の処理後、メインCPU71は、後述のS40の処理を行う。 After the process of S38, the main CPU 71 performs a special symbol memory transfer process based on the first starting slot winning (S39). In this process, the main CPU 71 transfers (stores) the data of the first special symbol starting storage areas (1) to (4) to the first special symbol starting storage areas (0) to (3), respectively. After the process of S39, the main CPU 71 performs the process of S40, which will be described later.

次いで、S35又はS39の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S40)。 Next, after processing S35 or S39, the main CPU 71 determines whether the value of the time saving state change counter is "0" (S40).

S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S40がYES判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S40がNO判定の場合)、メインCPU71は、時短状態変動回数カウンタの値を「1」減算する(S41)。 In S40, if the main CPU 71 determines that the value of the time saving state change counter is "0" (YES in S40), the main CPU 71 performs the process of S44, which will be described later. On the other hand, in S40, if the main CPU 71 determines that the value of the time-saving state change counter is not "0" (NO in S40), the main CPU 71 subtracts "1" from the value of the time-saving state change counter. (S41).

S41の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S42)。 After processing in S41, the main CPU 71 determines whether the value of the time saving state change counter is "0" (S42).

S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S42がNO判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S42がYES判定の場合)、メインCPU71は、時短フラグに「0」をセットする(S43)。 In S42, if the main CPU 71 determines that the value of the time saving state change counter is not "0" (NO determination in S42), the main CPU 71 performs the process of S44, which will be described later. On the other hand, in S42, if the main CPU 71 determines that the value of the time saving state change counter is "0" (YES in S42), the main CPU 71 sets the time saving flag to "0" (S43 ).

S43の処理後、S40がYES判定の場合、又は、S42がNO判定の場合、メインCPU71は、制御状態フラグに特別図柄変動時間管理処理を示す値(「01」)をセットする(S44)。また、この処理では、メインCPU71は、副制御回路200に、保留減算コマンド及び特別図柄演出開始コマンドを送信する。 After the process of S43, if the determination is YES in S40 or if the determination is NO in S42, the main CPU 71 sets a value ("01") indicating the special symbol fluctuation time management process to the control state flag (S44). In addition, in this process, the main CPU 71 transmits a pending subtraction command and a special symbol performance start command to the sub control circuit 200.

次いで、メインCPU71は、大当り判断処理を行う(S45)。この処理では、メインCPU71は、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」にいずれに当選したか判断(決定)する。 Next, the main CPU 71 performs jackpot determination processing (S45). In this process, the main CPU 71 judges (determines) which one of the "big hit", "small hit", and "loss" has been won by lottery based on the random number value for jackpot determination acquired at the time of winning the starting opening.

次いで、メインCPU71は、前回の変動表示に用いられた記憶領域の情報(データ)をクリアする(S46)。次いで、メインCPU71は、決定された特別図柄の変動パターンに対応する変動時間を待ち時間タイマにセットする(S47)。そして、S47の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 Next, the main CPU 71 clears the information (data) in the storage area used for the previous variable display (S46). Next, the main CPU 71 sets a variation time corresponding to the determined special symbol variation pattern in the waiting time timer (S47). After the process of S47, the main CPU 71 ends the special symbol storage check process and returns the process to the special symbol control process (see FIG. 29).

[特別図柄表示時間管理処理]
次に、図31を参照して、特別図柄制御処理(図29参照)中のS14で行う特別図柄表示時間管理処理について説明する。なお、図31は、本実施形態における特別図柄表示時間管理処理の手順を示すフローチャートである。
[Special symbol display time management process]
Next, with reference to FIG. 31, the special symbol display time management process performed at S14 in the special symbol control process (see FIG. 29) will be described. In addition, FIG. 31 is a flowchart showing the procedure of special symbol display time management processing in this embodiment.

まず、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であるか否かを判別する(S51)。S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)でないと判別した場合(S51がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 First, the main CPU 71 determines whether the control state flag is a value ("02") indicating special symbol display time management processing (S51). In S51, if the main CPU 71 determines that the control status flag is not a value ("02") indicating the special symbol display time management process (NO determination in S51), the main CPU 71 executes the special symbol display time management process. It ends and the process returns to the special symbol control process (see FIG. 29).

一方、S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であると判別した場合(S51がYES判定の場合)、メインCPU71は、待ち時間タイマの値(待ち時間)が「0」であるか否かを判別する(S52)。この処理では、メインCPU71は、待ち時間タイマにセットされた変動確定後の待ち時間(変動開始待ち時間)が消化されたか否かを判別する。 On the other hand, in S51, when the main CPU 71 determines that the control status flag is a value ("02") indicating special symbol display time management processing (YES in S51), the main CPU 71 controls the wait time timer. It is determined whether the value (waiting time) is "0" (S52). In this process, the main CPU 71 determines whether the waiting time after the fluctuation is confirmed (fluctuation start waiting time) set in the waiting time timer has been exhausted.

S52において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S52がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。一方、S52において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S52がYES判定の場合)、メインCPU71は、特別図柄ゲームが「大当り」であるか否かを判別する(S53)。また、この処理では、メインCPU71は、同時に、特別演出停止コマンドを副制御回路200に送信する。 In S52, if the main CPU 71 determines that the value of the waiting time timer is not "0" (NO in S52), the main CPU 71 ends the special symbol display time management process and changes the process to the special symbol control process. (See Figure 29). On the other hand, in S52, if the main CPU 71 determines that the value of the waiting time timer is "0" (YES in S52), the main CPU 71 determines whether or not the special symbol game is a "jackpot". It is determined (S53). Also, in this process, the main CPU 71 simultaneously transmits a special effect stop command to the sub control circuit 200.

S53において、メインCPU71が、特別図柄ゲームが「大当り」でないと判別した場合(S53がNO判定の場合)、メインCPU71は、制御状態フラグに特別図柄ゲーム終了処理を示す値(「08」)をセットする(S54)。そして、S54の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 In S53, if the main CPU 71 determines that the special symbol game is not a "jackpot" (NO determination in S53), the main CPU 71 sets a value ("08") indicating special symbol game end processing in the control state flag. Set (S54). After the process of S54, the main CPU 71 ends the special symbol display time management process and returns the process to the special symbol control process (see FIG. 29).

一方、S53において、メインCPU71が、特別図柄ゲームが「大当り」であると判別した場合(S53がYES判定の場合)、メインCPU71は、大当りフラグをオン状態にセットする(S55)。なお、大当りフラグは、大当り遊技を行うか否かを示すフラグである。 On the other hand, in S53, when the main CPU 71 determines that the special symbol game is a "jackpot" (YES in S53), the main CPU 71 sets the jackpot flag to the on state (S55). Note that the jackpot flag is a flag indicating whether or not to play a jackpot game.

次いで、メインCPU71は、時短状態変動回数カウンタの値、時短フラグの値及び確変フラグの値をクリアする(S56)。次いで、メインCPU71は、制御状態フラグに大当り開始インターバル管理処理を示す値(「03」)をセットする(S57)。 Next, the main CPU 71 clears the value of the time-saving state change count counter, the value of the time-saving flag, and the value of the probability change flag (S56). Next, the main CPU 71 sets a value ("03") indicating jackpot start interval management processing in the control state flag (S57).

次いで、メインCPU71は、特別図柄(第1特別図柄又は第2特別図柄)に対応する大当り開始インターバル時間(例えば、5000msec)を待ち時間タイマにセットする(S58)。次いで、メインCPU71は、特別図柄に対応する大当り開始コマンド(特別図柄当り開始表示コマンド)をメインRAM73にセットする(S59)。また、この処理では、メインCPU71は、同時に、特別図柄当り開始表示コマンドを副制御回路200に送信する。 Next, the main CPU 71 sets the jackpot start interval time (for example, 5000 msec) corresponding to the special symbol (first special symbol or second special symbol) in the waiting time timer (S58). Next, the main CPU 71 sets a jackpot start command (special symbol hit start display command) corresponding to the special symbol in the main RAM 73 (S59). In addition, in this process, the main CPU 71 simultaneously transmits a special symbol per start display command to the sub control circuit 200.

次いで、メインCPU71は、ラウンド数表示LEDパターンフラグをオン状態にセットする(S60)。なお、ラウンド数表示LEDパターンフラグは、残りラウンド数を所定パターンで表示するか否かを示すフラグである。そして、S60の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 Next, the main CPU 71 sets the round number display LED pattern flag to the on state (S60). Note that the round number display LED pattern flag is a flag indicating whether or not to display the remaining round number in a predetermined pattern. After the process of S60, the main CPU 71 ends the special symbol display time management process and returns the process to the special symbol control process (see FIG. 29).

[大当り終了インターバル処理]
次に、図32を参照して、特別図柄制御処理(図29参照)中のS19で行う大当り終了インターバル処理について説明する。なお、図32は、本実施形態における大当り終了インターバル処理の手順を示すフローチャートである。
[Jackpot end interval processing]
Next, with reference to FIG. 32, the jackpot end interval process performed at S19 in the special symbol control process (see FIG. 29) will be described. In addition, FIG. 32 is a flowchart showing the procedure of the jackpot end interval process in this embodiment.

まず、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であるか否かを判別する(S71)。 First, the main CPU 71 determines whether the control state flag has a value ("07") indicating the jackpot end interval process (S71).

S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)でないと判別した場合(S71がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。一方、S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であると判別した場合(S71がYES判定の場合)、メインCPU71は、待ち時間タイマの値が「0」であるか否かを判別する(S72)。この処理では、メインCPU71は、待ち時間タイマにセットされた大当り終了インターバル時間が消化されたか否かを判別する。 In S71, if the main CPU 71 determines that the control status flag does not have a value ("07") indicating the jackpot end interval process (NO determination in S71), the main CPU 71 ends the jackpot end interval process and continues the process. is returned to the special symbol control process (see FIG. 29). On the other hand, in S71, if the main CPU 71 determines that the control status flag is a value ("07") indicating jackpot end interval processing (YES in S71), the main CPU 71 determines that the value of the waiting time timer is It is determined whether or not it is "0" (S72). In this process, the main CPU 71 determines whether or not the jackpot end interval time set in the waiting time timer has expired.

S72において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S72がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。一方、S72において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S72がYES判定の場合)、メインCPU71は、大入賞口開放回数表示LEDパターンフラグをクリアする(S73)。 In S72, if the main CPU 71 determines that the value of the waiting time timer is not "0" (NO determination in S72), the main CPU 71 ends the jackpot end interval process and transfers the process to the special symbol control process (Fig. (see 29). On the other hand, in S72, when the main CPU 71 determines that the value of the waiting time timer is "0" (YES in S72), the main CPU 71 clears the LED pattern flag indicating the number of openings of the big winning opening ( S73).

次いで、メインCPU71は、ラウンド数振り分けフラグをクリアする(「0」にする)(S74)。 Next, the main CPU 71 clears the round number distribution flag (sets it to "0") (S74).

次いで、メインCPU71は、制御状態フラグに、特別図柄ゲーム終了処理を示す値(「08」)をセットする(S75)。また、この処理では、メインCPU71は、同時に、特別図柄当り終了表示コマンドを副制御回路200に送信する。次いで、メインCPU71は、大当りフラグをクリアする(S76)。 Next, the main CPU 71 sets the control state flag to a value ("08") indicating special symbol game end processing (S75). In addition, in this process, the main CPU 71 simultaneously transmits a special symbol per end display command to the sub control circuit 200. Next, the main CPU 71 clears the jackpot flag (S76).

次いで、メインCPU71は、大当り種類決定テーブル(図20~図23参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、確変フラグの値をセットする(S77)。次いで、メインCPU71は、大当り種類決定テーブル(図20~図23参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、時短フラグの値をセットする(S78)。 Next, the main CPU 71 refers to the jackpot type determination table (see FIGS. 20 to 23) and sets the value of the probability change flag based on the gaming state at the time of winning the jackpot and the type of the jackpot selection symbol command (S77). . Next, the main CPU 71 refers to the jackpot type determination table (see FIGS. 20 to 23) and sets the value of the time saving flag based on the gaming state at the time of winning the jackpot and the type of the jackpot selection symbol command (S78). .

次いで、メインCPU71は、時短フラグの値が「1」であるか(時短フラグがオン状態であるか)否かを判別する(S79)。S79において、メインCPU71が、時短フラグの値が「1」でないと判別した場合(S79がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 Next, the main CPU 71 determines whether the value of the time saving flag is "1" (the time saving flag is in an on state) (S79). In S79, if the main CPU 71 determines that the value of the time saving flag is not "1" (NO determination in S79), the main CPU 71 ends the jackpot end interval process and transfers the process to the special symbol control process (FIG. 29). ).

一方、S79において、メインCPU71が、時短フラグの値が「1」であると判別した場合(S79がYES判定の場合)、メインCPU71は、大当り種類決定テーブル(図20~図23参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、対応する時短回数の値を時短状態変動回数カウンタにセットする(S80)。そして、S80の処理後、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 On the other hand, in S79, if the main CPU 71 determines that the value of the time saving flag is "1" (YES in S79), the main CPU 71 refers to the jackpot type determination table (see FIGS. 20 to 23). Then, based on the gaming state at the time of winning the jackpot and the type of the jackpot selection symbol command, the value of the corresponding time saving number is set in the time saving state change number counter (S80). After the process of S80, the main CPU 71 ends the jackpot end interval process and returns the process to the special symbol control process (see FIG. 29).

[システムタイマ割込処理]
本実施形態のパチンコ遊技機1では、メインCPU71は、メイン処理の実行中であっても、所定周期でメイン処理を中断し、システムタイマ割込処理を実行する。具体的には、メインCPU71は、クロック発生回路74から所定周期(例えば2msec)で発生されるクロックパルスに応じて、システムタイマ割込処理を実行する。ここで、図33を参照して、メインCPU71により実行されるシステムタイマ割込処理について説明する。なお、図33は、本実施形態におけるシステムタイマ割込処理の手順を示すフローチャートである。
[System timer interrupt processing]
In the pachinko gaming machine 1 of the present embodiment, the main CPU 71 interrupts the main processing at a predetermined period and executes the system timer interrupt processing even while the main processing is being executed. Specifically, the main CPU 71 executes system timer interrupt processing in response to clock pulses generated from the clock generation circuit 74 at a predetermined period (for example, 2 msec). Here, with reference to FIG. 33, the system timer interrupt process executed by the main CPU 71 will be described. Note that FIG. 33 is a flowchart showing the procedure of system timer interrupt processing in this embodiment.

まず、メインCPU71は、各レジスタのデータ(情報)を退避させる(S121)。次いで、メインCPU71は、乱数更新処理を行う(S122)。この処理では、メインCPU71は、大当り判定用カウンタ、図柄決定用カウンタ、当り判定用カウンタ、転落判定用カウンタ、変動パターン決定用カウンタ、演出パターン決定用カウンタなどから抽出される各種乱数値を更新する。なお、大当り判定用カウンタ及び図柄決定用カウンタは、カウンタ値の更新タイミングが不定であると、公正さに欠ける。そのため、大当り判定用カウンタ及び図柄決定用カウンタは、公正さを担保するために2msec周期で決まったタイミングで更新を行う。 First, the main CPU 71 saves the data (information) of each register (S121). Next, the main CPU 71 performs random number update processing (S122). In this process, the main CPU 71 updates various random numbers extracted from the jackpot determination counter, symbol determination counter, hit determination counter, fall determination counter, fluctuation pattern determination counter, performance pattern determination counter, etc. . Note that the jackpot determination counter and the symbol determination counter lack fairness if the update timing of the counter value is uncertain. Therefore, the jackpot determination counter and the symbol determination counter are updated at a predetermined timing every 2 msec to ensure fairness.

次いで、メインCPU71は、スイッチ入力検出処理を行う(S123)。この処理では、メインCPU71は、各種始動口、各種入賞口及び球通過検出器43への入賞又は通過を検出する。なお、スイッチ入力検出処理の詳細については、後述の図34を参照しながら後で説明する。 Next, the main CPU 71 performs switch input detection processing (S123). In this process, the main CPU 71 detects winnings or passages to various starting holes, various winning holes, and ball passing detector 43. Note that details of the switch input detection process will be described later with reference to FIG. 34, which will be described later.

次いで、メインCPU71は、タイマ更新処理を行う(S124)。具体的には、メインCPU71は、主制御回路70と副制御回路200との同期をとるための待ち時間タイマ、大入賞口の開放時間を計測するための大入賞口開放時間タイマ等の各種タイマの更新処理を行う。 Next, the main CPU 71 performs timer update processing (S124). Specifically, the main CPU 71 operates various timers such as a waiting time timer for synchronizing the main control circuit 70 and the sub-control circuit 200, and a big winning opening opening time timer for measuring the opening time of the big winning opening. Performs update processing.

次いで、メインCPU71は、コマンド出力処理を行う(S125)。この処理では、メインCPU71は、副制御回路200のホスト制御回路210に、例えば、入賞コマンド、変動コマンド等の各種コマンドを出力する。 Next, the main CPU 71 performs command output processing (S125). In this process, the main CPU 71 outputs various commands such as a winning command and a fluctuation command to the host control circuit 210 of the sub control circuit 200.

次いで、メインCPU71は、遊技情報出力処理を行う(S126)。この処理では、メインCPU71は、主制御回路70、副制御回路200、払出・発射制御回路123等で処理される遊技に係る各種情報を、遊技店のホールコンピュータに出力する。 Next, the main CPU 71 performs game information output processing (S126). In this process, the main CPU 71 outputs various information related to the game processed by the main control circuit 70, the sub-control circuit 200, the payout/fire control circuit 123, etc. to the hall computer of the game parlor.

次いで、メインCPU71は、S121で退避させた各レジスタのデータを復帰させる(S127)。そして、S127の処理後、メインCPU71は、システムタイマ割込処理を終了する。 Next, the main CPU 71 restores the data in each register saved in S121 (S127). After the process of S127, the main CPU 71 ends the system timer interrupt process.

[スイッチ入力検出処理]
次に、図34を参照して、システムタイマ割込処理(図33参照)中のS123で行うスイッチ入力検出処理について説明する。なお、図34は、本実施形態におけるスイッチ入力検出処理の手順を示すフローチャートである。
[Switch input detection processing]
Next, with reference to FIG. 34, the switch input detection process performed in S123 during the system timer interrupt process (see FIG. 33) will be described. Note that FIG. 34 is a flowchart showing the procedure of switch input detection processing in this embodiment.

まず、メインCPU71は、始動口入賞検出処理を行う(S131)。この処理では、メインCPU71は、第1始動口44又は第2始動口45に遊技球が入球(通過)したか否かを判別する。すなわち、メインCPU71は、第1始動口入賞球センサ44a又は第2始動口入賞球センサ45aにより遊技球の入賞が検出されたか否かを検出する。なお、始動口入賞検出処理の詳細については、後述の図35を参照しながら後で説明する。 First, the main CPU 71 performs a starting opening winning detection process (S131). In this process, the main CPU 71 determines whether the game ball has entered (passed) the first starting port 44 or the second starting port 45. That is, the main CPU 71 detects whether a winning game ball is detected by the first starting opening winning ball sensor 44a or the second starting opening winning ball sensor 45a. The details of the starting opening winning detection process will be described later with reference to FIG. 35, which will be described later.

次いで、メインCPU71は、一般入賞口通過検出処理を行う(S132)。この処理では、メインCPU71は、一般入賞口51又は52に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、一般入賞球センサ51a又は52aにより遊技球の入賞が検出されたか否かを検出する。そして、一般入賞口51又は52への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 performs a general winning opening passage detection process (S132). In this process, the main CPU 71 determines whether a game ball has entered the general winning hole 51 or 52. That is, the main CPU 71 detects whether a winning game ball is detected by the general winning ball sensor 51a or 52a. When a winning of a game ball into the general winning hole 51 or 52 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、大入賞口通過検出処理を行う(S133)。この処理では、メインCPU71は、第1大入賞口53又は第2大入賞口54に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、第1大入賞口ソレノイド53b又は第2大入賞口ソレノイド54bにより遊技球の入賞が検出されたか否かを検出する。そして、第1大入賞口53又は第2大入賞口54への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 performs a large winning opening passage detection process (S133). In this process, the main CPU 71 determines whether a game ball has entered the first big winning hole 53 or the second big winning hole 54. That is, the main CPU 71 detects whether or not a winning game ball is detected by the first big winning hole solenoid 53b or the second big winning hole solenoid 54b. Then, when a winning of a game ball to the first big winning hole 53 or the second big winning hole 54 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、ゲート通過検出処理を行う(S134)。この処理では、メインCPU71は、遊技球が球通過検出器43を通過したか否かを判別する。すなわち、メインCPU71は、通過球センサ43aにより遊技球の通過が検出されたか否かを検出する。次いで、遊技球が球通過検出器43を通過したことが検出された場合には、メインCPU71は、該通過に対応する所定の各種処理を行う。そして、S134の処理後、メインCPU71は、スイッチ入力検出処理を終了し、処理をシステムタイマ割込処理(図33参照)のS124に移す。 Next, the main CPU 71 performs gate passage detection processing (S134). In this process, the main CPU 71 determines whether the game ball has passed through the ball passage detector 43 or not. That is, the main CPU 71 detects whether the passing of a game ball is detected by the passing ball sensor 43a. Next, when it is detected that the game ball has passed through the ball passage detector 43, the main CPU 71 performs various predetermined processes corresponding to the passage. After the process of S134, the main CPU 71 ends the switch input detection process and moves the process to S124 of the system timer interrupt process (see FIG. 33).

[始動口入賞検出処理]
次に、図35を参照して、スイッチ入力検出処理(図34参照)中のS131で行う始動口入賞検出処理について説明する。なお、図34は、本実施形態における始動口入賞検出処理の手順を示すフローチャートである。
[Starting opening winning detection process]
Next, with reference to FIG. 35, the starting opening winning detection process performed at S131 in the switch input detection process (see FIG. 34) will be described. In addition, FIG. 34 is a flowchart showing the procedure of the starting opening winning prize detection process in this embodiment.

まず、メインCPU71は、第1始動口入賞球センサ44aの出力信号に基づいて、第1始動口44への遊技球の入賞が検出されたか否かを判別する(S141)。 First, the main CPU 71 determines whether or not winning of a game ball to the first starting opening 44 has been detected based on the output signal of the first starting opening winning ball sensor 44a (S141).

S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されていないと判別した場合(S141がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されたと判別した場合(S141がYES判定の場合)、メインCPU71は、第1始動口入賞に対応する払出情報をメインRAM73にセットする(S142)。本実施形態では、遊技球が第1始動口44に入賞すると所定数の遊技球が払い出される。それゆえ、S142の処理では、所定数の遊技球の払出情報がセットされる。 In S141, if the main CPU 71 determines that winning of the game ball into the first starting port 44 is not detected (NO determination in S141), the main CPU 71 performs the process of S149, which will be described later. On the other hand, in S141, when the main CPU 71 determines that winning of a game ball to the first starting port 44 has been detected (YES in S141), the main CPU 71 outputs payout information corresponding to the first starting port winning. is set in the main RAM 73 (S142). In this embodiment, when a game ball enters the first starting port 44, a predetermined number of game balls are paid out. Therefore, in the process of S142, payout information for a predetermined number of game balls is set.

S142の処理後、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S143)。 After the process of S142, the main CPU 71 determines whether the number of reserved balls (the number of reserved balls) of the first starting opening winnings (variable display of the first special symbol) is less than "4" (S143).

S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満でないと判別した場合(S143がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満であると判別した場合(S143がYES判定の場合)、メインCPU71は、第1始動口入賞の保留個数を「1」加算する処理を行う(S144)。 In S143, if the main CPU 71 determines that the number of pending winnings from the first starting slot is not less than "4" (NO determination in S143), the main CPU 71 performs the process of S149, which will be described later. On the other hand, in S143, if the main CPU 71 determines that the number of pending winnings from the first starting opening is less than "4" (YES in S143), the main CPU 71 determines the pending number of winnings from the first starting opening. A process of adding "1" is performed (S144).

S144の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S145)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 After the processing in S144, the main CPU 71 acquires various random numbers used in the lottery, and stores the acquired various random numbers in a predetermined area of the main RAM 73 (S145). Specifically, the main CPU 71 obtains various random numbers such as a jackpot determination random number, a symbol random number, and a fall determination random number.

次いで、メインCPU71は、第1特別停止図柄判定処理を行う(S146)。この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図16参照)及び図柄判定テーブル(第1始動口)(図18参照)を参照し、S145で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、「大当り」の場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。 Next, the main CPU 71 performs a first special stop symbol determination process (S146). In this process, the main CPU 71 refers to the jackpot random number determination table (first starting port) (see FIG. 16) and the symbol determining table (first starting port) (see FIG. 18), and Based on the numerical value and random symbol number, it is determined whether or not it is a "jackpot", and in the case of a "jackpot", the jackpot symbol (discrimination design for presentation) scheduled to be displayed on the display screen of the display device 13 is determined. Make a selection (judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S147)。この処理では、メインCPU71は、S145で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。 Next, the main CPU 71 performs a process of determining whether there is a fall (S147). In this process, the main CPU 71 performs a fall lottery based on the random number for fall determination acquired in S145, and determines whether or not a fall has occurred. Thereby, the main CPU 71 acquires fall lottery information (“0”: no fall, or “1”: fall).

次いで、メインCPU71は、第1始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S148)。 Next, the main CPU 71 sets the pending addition command data at the time of first starting slot winning in the main RAM 73 (S148).

この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図16参照)、図柄判定テーブル(第1始動口)(図18参照)、大当り種類決定テーブル(図20~図23参照)及び入賞時演出情報決定テーブル(図24参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「小当り」、「ハズレ」)、始動記憶数(第1特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。 In this process, the main CPU 71 includes a jackpot random number determination table (first starting opening) (see FIG. 16), a symbol determination table (first starting opening) (see FIG. 18), a jackpot type determination table (see FIGS. 20 to 23). ) and the winning performance information determination table (see Figure 24), the gaming status (``normal'', ``probable change'', ``time saving''), winning type (``big hit'', ``small hit'', ``losing ''), the number of starting memories (the number of reserved first special symbols), symbol designation command, jackpot selection symbol command, winning performance information, jackpot judgment result information, falling lottery information, etc., the pending addition command is executed. Determine the information to be included (transmission content).

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第1始動口)(図16参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第1始動口)(図18参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図24参照)を参照することにより取得される。また、大当り判定の結果情報は、S146の処理で取得され、転落抽選情報は、S147の処理で取得される。 In addition, at this time, the gaming state is obtained by referring to the values of the probability change flag and the time saving flag, and the winning type is obtained by referring to the jackpot random number determination table (first starting opening) (see FIG. 16). The symbol designation command and jackpot selection symbol command are obtained by referring to the symbol determination table (first starting port) (see Figure 18), and the winning performance information is obtained from the winning performance information determination table (see Figure 24). Obtained by referring to . Also, the result information of the jackpot determination is acquired in the process of S146, and the falling lottery information is acquired in the process of S147.

また、本実施形態では、S148の処理において、第1始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。そして、この第1始動口入賞時の保留加算コマンドに基づいて、副制御回路200は、保留演出及び先読み演出の演出パターンを選択する。 Further, in the present embodiment, in the process of S148, a pending addition command at the time of first starting slot winning is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). Then, based on the reservation addition command at the time of winning the first starting opening, the sub-control circuit 200 selects the performance pattern of the reservation performance and the look-ahead performance.

S148の処理後、又は、S141或いはS143がNO判定の場合、メインCPU71は、第2始動口入賞球センサ45aの出力信号に基づいて、第2始動口45への遊技球の入賞が検出されたか否かを判別する(S149)。 After the processing of S148, or when the determination is NO in S141 or S143, the main CPU 71 determines whether winning of a game ball to the second starting opening 45 has been detected based on the output signal of the second starting opening winning ball sensor 45a. It is determined whether or not (S149).

S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されていないと判別した場合(S149がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図34参照)のS132に移す。一方、S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されたと判別した場合(S149がYES判定の場合)、メインCPU71は、第2始動口入賞に対応する払出情報をメインRAM73にセットする(S150)。本実施形態では遊技球が第2始動口45に入賞すると、所定数の遊技球が払い出される。それゆえ、S150の処理では、所定数の遊技球の払出情報がセットされる。 In S149, if the main CPU 71 determines that winning of the game ball into the second starting port 45 has not been detected (NO determination in S149), the main CPU 71 ends the starting port winning detection process and returns to the process. The process moves to S132 of the switch input detection process (see FIG. 34). On the other hand, in S149, when the main CPU 71 determines that winning of the game ball to the second starting port 45 has been detected (YES in S149), the main CPU 71 outputs payout information corresponding to the second starting port winning. is set in the main RAM 73 (S150). In this embodiment, when a game ball enters the second starting port 45, a predetermined number of game balls are paid out. Therefore, in the process of S150, payout information for a predetermined number of game balls is set.

S150の処理後、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S151)。 After the process of S150, the main CPU 71 determines whether the number of reserved balls (the number of reserved balls) of the second starting opening winnings (variable display of the second special symbol) is less than "4" (S151).

S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満でないと判別した場合(S151がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図34参照)のS132に移す。一方、S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満であると判別した場合(S151がYES判定の場合)、メインCPU71は、第2始動口入賞の保留個数を「1」加算する処理を行う(S152)。S152の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S153)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 In S151, if the main CPU 71 determines that the pending number of second starting opening winnings is not less than "4" (NO determination in S151), the main CPU 71 ends the starting opening winning detection process and switches the process. The process moves to S132 of input detection processing (see FIG. 34). On the other hand, in S151, if the main CPU 71 determines that the number of pending winnings from the second starting opening is less than "4" (YES in S151), the main CPU 71 determines the pending number of winnings from the second starting opening. A process of adding "1" is performed (S152). After the process of S152, the main CPU 71 acquires various random numbers used in the lottery, and stores the acquired various random numbers in a predetermined area of the main RAM 73 (S153). Specifically, the main CPU 71 obtains various random numbers such as a jackpot determination random number, a symbol random number, and a fall determination random number.

次いで、メインCPU71は、第2特別停止図柄判定処理を行う(S154)。この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図17参照)及び図柄判定テーブル(第2始動口)(図19参照)を参照し、S153で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、大当りの場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。 Next, the main CPU 71 performs a second special stop symbol determination process (S154). In this process, the main CPU 71 refers to the jackpot random number determination table (second starting opening) (see FIG. 17) and the symbol determination table (second starting opening) (see FIG. 19), and Based on the numerical value and random symbol value, it is determined whether or not it is a "jackpot", and in the case of a jackpot, the selection of the jackpot symbol (discrimination symbol for presentation) to be displayed on the display screen of the display device 13 ( judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S155)。この処理では、メインCPU71は、S153で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。 Next, the main CPU 71 performs a process of determining whether there is a fall (S155). In this process, the main CPU 71 performs a fall lottery based on the random number value for fall determination acquired in S153, and determines whether or not a fall has occurred. Thereby, the main CPU 71 acquires fall lottery information (“0”: no fall, or “1”: fall).

次いで、メインCPU71は、第2始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S156)。 Next, the main CPU 71 sets the pending addition command data at the time of winning the second starting opening into the main RAM 73 (S156).

この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図17参照)、図柄判定テーブル(第2始動口)(図19参照)、大当り種類決定テーブル(図20~図23参照)及び入賞時演出情報決定テーブル(図24参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「ハズレ」)、始動記憶数(第2特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。 In this process, the main CPU 71 includes a jackpot random number determination table (second starting opening) (see FIG. 17), a symbol determination table (second starting opening) (see FIG. 19), a jackpot type determination table (see FIGS. 20 to 23). ) and the winning performance information determination table (see Figure 24), the gaming status (``normal'', ``probable change'', ``time saving''), winning type (``jackpot'', ``loss''), starting memory Information to be included in the pending addition command (based on information such as the number (number of pending second special symbols), symbol designation command, jackpot selection symbol command, winning performance information, jackpot determination result information, falling lottery information, etc.) (contents to be sent).

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第2始動口)(図17参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第2始動口)(図19参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図24参照)を参照することにより取得される。また、大当り判定の結果情報は、S154の処理で取得され、転落抽選情報は、S155の処理で取得される。 In addition, at this time, the gaming state is obtained by referring to the values of the probability change flag and the time saving flag, and the winning type is obtained by referring to the jackpot random number determination table (second starting opening) (see FIG. 17). The symbol designation command and jackpot selection symbol command are obtained by referring to the symbol determination table (second starting port) (see Figure 19), and the winning performance information is obtained from the winning performance information determination table (see Figure 24). Obtained by referring to . Further, the jackpot determination result information is acquired in the process of S154, and the falling lottery information is acquired in the process of S155.

また、本実施形態では、S156の処理において、第2始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。副制御回路200は、この第2始動口入賞時の保留加算コマンドに基づいて、保留演出及び先読み演出の演出パターンを選択する。そして、S156の処理後、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図34参照)のS132に移す。 Further, in the present embodiment, in the process of S156, a pending addition command at the time of second starting opening winning is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). The sub-control circuit 200 selects the effect pattern of the pending effect and the look-ahead effect based on the pending addition command at the time of winning the second starting opening. After the process of S156, the main CPU 71 ends the starting opening winning detection process and moves the process to S132 of the switch input detection process (see FIG. 34).

<副制御回路の動作説明>
次に、図36~図74を参照して、副制御回路200のサブ基板202(いずれも、例えば図6参照)内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70(例えば、図6参照)から送信された各種コマンドを受信し、この各種コマンドに基づいて各種処理を行う。
<Operation explanation of sub-control circuit>
Next, with reference to FIGS. 36 to 74, the contents of various processes executed by various control circuits in the sub-board 202 of the sub-control circuit 200 (see, for example, FIG. 6) will be described. Note that the sub control circuit 200 receives various commands transmitted from the main control circuit 70 (for example, see FIG. 6), and performs various processes based on these various commands.

[副制御メイン処理]
最初に、図36を参照して、ホスト制御回路210(例えば図6参照、以下同じ)により実行される副制御メイン処理について説明する。図36は、本実施形態における副制御メイン処理の一例を示すフローチャートである。なお、副制御メイン処理は、電源が投入されたときに開始される処理である。なお、図36を参照して説明する副制御メイン処理および後述の副制御メイン処理(図47、図48、図49参照)において、同じ処理であっても、説明の便宜上、異なる符号を付している。例えば、各種初期化処理を例に説明すると、図36の各種初期化処理(ステップS201)と、図47の各種初期化処理(ステップS381)と、図48の各種初期化処理(ステップS391)と、図48の各種初期化処理(ステップS401)とは、実質的には同じ処理であるが異なる符号を付している。
[Sub-control main processing]
First, with reference to FIG. 36, the sub-control main processing executed by the host control circuit 210 (for example, see FIG. 6, the same applies hereinafter) will be described. FIG. 36 is a flowchart showing an example of the sub-control main processing in this embodiment. Note that the sub-control main process is a process that is started when the power is turned on. In addition, in the sub-control main processing explained with reference to FIG. 36 and the sub-control main processing described later (see FIGS. 47, 48, and 49), even if the processing is the same, different symbols are attached for convenience of explanation. ing. For example, to explain various initialization processes as an example, various initialization processes (step S201) in FIG. 36, various initialization processes (step S381) in FIG. 47, and various initialization processes (step S391) in FIG. , the various initialization processes (step S401) in FIG. 48 are substantially the same processes, but are given different symbols.

まず、ホスト制御回路210は、各種初期化処理を行う(ステップS201)。この処理では、ホスト制御回路210は、例えば、ハードウェアの初期化処理、デバイスの初期化処理、各種アプリケーションの初期化処理、バックアップデータの復帰初期化処理、RTC取得処理等の各種初期設定処理を行う。なお、RAMクリアによりゲームデータが消去されているときには乱数初期化処理も行う。また、ホスト制御回路210は、各初期化処理が終了する都度、ウォッチドッグタイマのカウンタをクリアする。なお、起動時には、ウォッチドッグタイマのリセット時間が設定され、その後、サービスパルスの書き込みが行われなかった場合(タイムアウト時)には、電断処理が行われる。また、ウォッチドッグタイマをクリアするタイミングは、副制御メイン処理内のメインループにおける各処理の開始時、各初期化処理の開始時および電断処理への移行時である。 First, the host control circuit 210 performs various initialization processes (step S201). In this process, the host control circuit 210 performs various initial setting processes such as, for example, hardware initialization processing, device initialization processing, various application initialization processing, backup data restoration initialization processing, and RTC acquisition processing. conduct. Note that when the game data is erased by clearing the RAM, random number initialization processing is also performed. Furthermore, the host control circuit 210 clears the counter of the watchdog timer each time each initialization process is completed. Note that at startup, a watchdog timer reset time is set, and if no service pulse is written after that (timeout), power-off processing is performed. Further, the timing to clear the watchdog timer is at the start of each process in the main loop in the sub-control main process, at the start of each initialization process, and at the time of transition to the power-off process.

次いで、ホスト制御回路210は、メインループに入り、RTC時刻にもとづいてRTC取得処理、すなわち現在の時刻を取得する処理を行う(ステップS202)。 Next, the host control circuit 210 enters the main loop and performs an RTC acquisition process based on the RTC time, that is, a process to acquire the current time (step S202).

ホスト制御回路210は、ステップS203において、乱数初期化処理を行う。この乱数初期化処理については後述する。 The host control circuit 210 performs random number initialization processing in step S203. This random number initialization process will be described later.

ホスト制御回路210は、ステップS204において役物の制御コードを取得し、役物とソレノイドとの同期処理を行う(ステップS205)。これらの処理については、後述の「役物ソレノイド制御処理」において説明する。 The host control circuit 210 acquires the control code of the accessory in step S204, and performs a synchronization process between the accessory and the solenoid (step S205). These processes will be explained in "accessory object solenoid control process" below.

ホスト制御回路210は、ステップS206において、サブデバイス入力処理を行う。この処理では、ホスト制御回路210は、操作手段等の入力状態(遊技者により例えばボタン等の操作手段に対して操作が行われたか否かの判定処理)にもとづいて、操作内容の情報取得処理等を行う。このサブデバイス入力処理(ステップS206)には、遊技者等の操作によるLED等の輝度調整等が含まれる。 The host control circuit 210 performs subdevice input processing in step S206. In this process, the host control circuit 210 performs an operation content information acquisition process based on the input state of the operation means (determination process of whether or not the player has operated the operation means such as a button). etc. This sub-device input processing (step S206) includes brightness adjustment of LEDs and the like by operations by the player and the like.

ホスト制御回路210は、ステップS207において、各種リクエスト制御処理を行う。この処理では、ホスト制御回路210は、例えば、サウンドリクエスト制御処理、LEDリクエスト制御処理、役物リクエスト制御処理等の各種リクエスト制御処理を行う。なお、サウンドリクエスト、LEDリクエストおよび役物リクエスト等は、バッファに保存され、後述するステップS213のバンクフリップ後に各デバイスに出力される。これにより、描画との同期を図ることができる。なお、バンクフリップとは、一方のフレームバッファの機能を描画機能から表示機能に切り替えるとともに、他方のフレームバッファの機能を表示機能から描画機能に切り替える処理である。 The host control circuit 210 performs various request control processes in step S207. In this process, the host control circuit 210 performs various request control processes such as a sound request control process, an LED request control process, and an accessory request control process. Note that the sound request, LED request, accessory request, etc. are stored in a buffer and output to each device after a bank flip in step S213, which will be described later. This allows synchronization with drawing. Note that a bank flip is a process of switching the function of one frame buffer from a drawing function to a display function, and switching the function of the other frame buffer from a display function to a drawing function.

次いで、ホスト制御回路210は、メインループ内のパケット受信分ループに入り、メイン・サブ間コマンド制御処理を行う(ステップS208)。この処理では、ホスト制御回路210は、メインCPU71からコマンドデータを受信した際のコマンドデータの読み込み処理(コマンド受信処理)及びサブワークRAM210aへのコマンドデータの格納処理(受信データ記憶処理)を行う。 Next, the host control circuit 210 enters the packet reception loop in the main loop and performs main-sub command control processing (step S208). In this process, the host control circuit 210 performs a process of reading command data (command reception process) when receiving command data from the main CPU 71 and a process of storing the command data in the sub-work RAM 210a (received data storage process).

ホスト制御回路210は、ステップS209において、ゲームデータバックアップ処理を行う。本実施形態のパチンコ遊技機1では、RAMクリア判定に使用するゲームデータとして第1データ(マジックコード、プログラムバージョンおよびSUM値)および第2データ(いずれもホールメニューで設定された情報であるマジックコードおよびSUM値)を用意する。そして、ゲームデータバックアップ処理では、第1データをゲームデータ内に保存した後、SRAM210b(図6参照)にバックアップする。また、SRAM210bの別の領域にもゲームデータをバックアップ(ミラーリング)する。電源投入後は、SRAM210bにバックアップされたデータからゲームデータが復帰される。このとき、第1データを使用して、バックアップされたデータに破損がないか否かをチェックする。バックアップされたデータに破損があれば、第2データに破損がないか否かをチェックする。このとき、ホールメニュー情報などの全てのSRAM210bに保存されているデータも初期化する。 The host control circuit 210 performs game data backup processing in step S209. In the pachinko gaming machine 1 of this embodiment, first data (magic code, program version, and SUM value) and second data (magic code, which is information set in the hole menu) are used as game data for RAM clear determination. and SUM value). In the game data backup process, the first data is saved in the game data and then backed up to the SRAM 210b (see FIG. 6). The game data is also backed up (mirrored) in another area of the SRAM 210b. After the power is turned on, the game data is restored from the data backed up to the SRAM 210b. At this time, the first data is used to check whether there is any damage to the backed up data. If the backed up data is damaged, check whether the second data is damaged. At this time, all data stored in the SRAM 210b, such as hall menu information, is also initialized.

次いで、ホスト制御回路210は、アニメーションリクエスト構築処理を行う(ステップS210)。この処理では、ホスト制御回路210は、コマンド解析・状態設定・抽選の処理を行い、これらを受けて、表示装置13を用いて演出制御を行う際に必要なアニメーションリクエストを生成し、このアニメーションリクエストに基づいて実行される表示装置13における演出制御(表示)に対応して、各種演出装置を動作させるための各種リクエスト(サウンドリクエスト、ランプリクエスト及び役物リクエスト)を生成する。 Next, the host control circuit 210 performs animation request construction processing (step S210). In this process, the host control circuit 210 performs command analysis, status setting, and lottery processing, and upon receiving these processes, generates an animation request necessary for performing production control using the display device 13, and generates an animation request necessary for performing production control using the display device 13. In response to the performance control (display) on the display device 13 executed based on the above, various requests (sound request, lamp request, and accessory request) for operating various performance devices are generated.

ホスト制御回路210は、上記ステップS202~ステップS05の処理を、受信コマンド数分実行するまで実行し、受信コマンド数分実行するとパケット受信分ループを抜ける。その後、ホスト制御回路210は、アニメーション更新処理(ステップS211)、描画処理(ステップS212)およびバンクフリップ/バンクフリップ終了待ち(ステップS213)を経て、メインループにおける各処理が繰り返される。 The host control circuit 210 executes the processes of steps S202 to S05 described above until the processes are executed for the number of received commands, and exits the packet reception loop when the process is executed for the number of received commands. Thereafter, the host control circuit 210 repeats each process in the main loop through animation update processing (step S211), drawing processing (step S212), and waiting for bank flip/bank flip completion (step S213).

ホスト制御回路210は、上述したステップS202~ステップS213の一例の処理(メインループ処理)を、所定のFPS周期で繰り返し実行する。なお、FPS周期は、例えば、約16.7msec(60FPS)、約33.3msec(30FPS)等に設定される。所定のFPS周期は、ステップS213において時間調整される。 The host control circuit 210 repeatedly executes the above-described example process of steps S202 to S213 (main loop process) at a predetermined FPS cycle. Note that the FPS cycle is set to, for example, approximately 16.7 msec (60 FPS), approximately 33.3 msec (30 FPS), etc. The predetermined FPS cycle is time-adjusted in step S213.

以下に、タイマ割り込み処理、サブデバイス入力処理、バックライト制御処理、バックライトおよび各種LEDの輝度調整、RTC取得処理、コンポジション再生制御、サウンドアンプ制御処理、サウンドリクエスト制御処理(同一チャンネルに対して複数のサウンドリクエストがある場合)、サウンドリクエスト制御処理(ボリューム調整が行われた場合)、LED輝度調整処理、役物ソレノイド制御処理、データロード処理及びサブ乱数処理について、この順で説明する。なお、上記各処理の説明順は、説明の便宜上、処理順とは異なる。 The following are timer interrupt processing, subdevice input processing, backlight control processing, brightness adjustment of the backlight and various LEDs, RTC acquisition processing, composition playback control, sound amplifier control processing, and sound request control processing (for the same channel). (when there are multiple sound requests), sound request control processing (when volume adjustment is performed), LED brightness adjustment processing, accessory solenoid control processing, data loading processing, and sub random number processing will be described in this order. Note that the order of explanation of each of the above-mentioned processes is different from the order of processing for convenience of explanation.

[タイマ割り込み処理]
本実施形態のパチンコ遊技機1では、ホスト制御回路210は、1msec周期で割り込み処理を行う。割り込み処理については、後述する各処理でも説明するが、ここでは、代表的な割り込み処理の一例について、図37を参照して簡単に説明する。図37は、ホスト制御回路(副制御回路)により実行されるタイマ割り込み処理の一例を示すフローチャートである。なお、図37を参照して簡単に説明するタイマ割り込み処理および後述のタイマ割り込み処理(図44および図46参照)において、同じ処理であっても、説明の便宜上、異なる符号を付している。例えば、役物モータ制御を例に説明すると、図37の役物モータ制御(ステップS251)と、図44の役物モータ制御(ステップS352)と、図46の役物モータ制御(ステップS371)とは、実質的には同じ処理であるが異なる符号を付している。
[Timer interrupt processing]
In the pachinko gaming machine 1 of this embodiment, the host control circuit 210 performs interrupt processing at a cycle of 1 msec. Interrupt processing will be explained in each process described later, but here, an example of typical interrupt processing will be briefly explained with reference to FIG. 37. FIG. 37 is a flowchart showing an example of timer interrupt processing executed by the host control circuit (sub control circuit). Note that in the timer interrupt process briefly described with reference to FIG. 37 and the timer interrupt process described later (see FIGS. 44 and 46), different symbols are assigned to the same processes for convenience of explanation. For example, to explain the accessory motor control as an example, the accessory motor control (step S251) in FIG. 37, the accessory motor control (step S352) in FIG. 44, and the accessory motor control (step S371) in FIG. are essentially the same process, but are given different symbols.

図37を参照して、タイマ割り込み処理において、ホスト制御回路210は、先ず、役物モータ制御を行う(ステップS251)。次に、ホスト制御回路210は、サブデバイスの入力情報にもとづいて、入力状態判定処理を行う(ステップS252)。次に、ホスト制御回路210は、輝度値にもとづいて、例えば表示装置13として用いられる液晶表示装置のバックライト等の制御処理を行う(ステップS253)。次に、ホスト制御回路210は、サウンドアンプチェック処理(ステップS254)を行う。 Referring to FIG. 37, in the timer interrupt process, host control circuit 210 first performs accessory motor control (step S251). Next, the host control circuit 210 performs input state determination processing based on the input information of the subdevice (step S252). Next, the host control circuit 210 performs control processing, such as the backlight of the liquid crystal display device used as the display device 13, based on the brightness value (step S253). Next, the host control circuit 210 performs a sound amplifier check process (step S254).

[サブデバイス入力処理]
本実施形態において、ホスト制御回路210は、1msec毎のタイマ割り込みで検出されたサブデバイスの入力状態にもとづいて、33.3msec毎のメイン処理でサブデバイス入力判別情報を作成し、この作成されたサブデバイス入力判別情報にもとづいてサブデバイスを制御する。
[Subdevice input processing]
In this embodiment, the host control circuit 210 creates sub-device input discrimination information in main processing every 33.3 msec based on the input state of the sub-device detected by a timer interrupt every 1 msec, and The subdevice is controlled based on the subdevice input discrimination information.

ホスト制御回路210は、サブデバイスの入力状態を1msec毎のタイマ割り込みで検出すると、この検出結果にもとづいてメイン処理で作成される上記のサブデバイス入力判別情報として、サブデバイス入力情報と、サブデバイス入力ONエッジ情報と、サブデバイス入力ONエッジ情報(リピート機能付き)と、サブデバイス入力OFFエッジ情報とを作成する。 When the host control circuit 210 detects the input state of the subdevice using a timer interrupt every 1 msec, the host control circuit 210 generates subdevice input information and subdevice input information as the subdevice input discrimination information created in the main processing based on the detection result. Input ON edge information, sub device input ON edge information (with repeat function), and sub device input OFF edge information are created.

以下に、図36に示されるサブデバイス入力処理について、図38~図41を参照して説明する。サブデバイスは、例えば、押しボタンなどのように、入力(例えば操作)情報にもとづいてホスト制御回路210によって制御される。なお、図38は、作成されるサブデバイス入力判別情報を説明するための一例を示す図であり、(a)タイマ割り込みで検出したサブデバイスの入力状態を示す図、(b)メイン処理で作成されるサブデバイス入力情報を示す図、(c)メイン処理で作成されるサブデバイス入力ONエッジ情報を示す図、(c)メイン処理で作成されるサブデバイス入力ONエッジ情報(リピート機能付き)を示す図、(d)メイン処理で作成されるサブデバイスOFFエッジ情報を示す図である。図39は、サブデバイス入力処理の一例を示すフローチャートである。図40は、サブデバイス入力ONエッジ情報(リピート機能付き)処理の一例を示すフローチャートである。図41は、サブデバイス入力ONエッジ情報(リピート機能付き)処理の一例を示しており、図40から続くフローチャートである。 The sub device input process shown in FIG. 36 will be described below with reference to FIGS. 38 to 41. The sub-devices, such as push buttons, are controlled by host control circuitry 210 based on input (eg, manipulation) information. Note that FIG. 38 is a diagram illustrating an example of the sub-device input discrimination information that is created. (c) Diagram showing sub-device input ON edge information created in main processing; (c) Diagram showing sub-device input ON edge information (with repeat function) created in main processing (d) is a diagram showing sub-device OFF edge information created in main processing. FIG. 39 is a flowchart illustrating an example of sub-device input processing. FIG. 40 is a flowchart illustrating an example of sub-device input ON edge information (with repeat function) processing. FIG. 41 shows an example of sub-device input ON edge information (with repeat function) processing, and is a flowchart continued from FIG. 40.

メイン処理で作成されるサブデバイス入力情報は、図38(b)に示されるように、タイマ割り込みで検出されたサブデバイス入力状態(図38(a)参照)にあわせて作成される。すなわち、タイマ割り込みで検出されたサブデバイス入力状態がONの場合、1が設定される。また、タイマ割り込みで検出されたサブデバイス入力状態がOFFの場合、0が設定される。 The subdevice input information created in the main process is created in accordance with the subdevice input state detected by the timer interrupt (see FIG. 38(a)), as shown in FIG. 38(b). That is, when the subdevice input state detected by the timer interrupt is ON, 1 is set. Furthermore, when the subdevice input state detected by a timer interrupt is OFF, 0 is set.

サブデバイス入力ONエッジ情報は、図38(c)に示されるように、タイマ割り込みで検出されたサブデバイス入力状態がOFFからONになったことが検出されると、メイン処理で1フレームのみ1が設定される。 As shown in FIG. 38(c), the sub device input ON edge information is set to 1 for only one frame in the main processing when it is detected that the sub device input state detected by the timer interrupt changes from OFF to ON. is set.

サブデバイス入力ONエッジ情報(リピート機能付き)は、例えばデバック時や操作ボタンが長押しされたときの制御に使用される情報であり、図38(d)に示されるように、タイマ割り込みで検出されたサブデバイス入力状態がOFFからONになったことが検出されると、メイン処理で1フレームについて1が設定される。そして、それ以降もサブデバイスの入力状態のON状態が続く場合には、キーリピート開始までの一定時間として例えばメイン処理で10フレーム経過後に1フレームに1が設定され、それ以降は例えばメイン処理で4フレーム毎に1が設定される。このように、最初のフレームのみ10フレームと長くしているのは、サブデバイスが長押しされたか否かを判別できるようにするためであり、最初のフレームが短ければ長押しでないと判別することができる。 Subdevice input ON edge information (with repeat function) is information used for control when debugging or when an operation button is pressed for a long time, and is detected by a timer interrupt as shown in Figure 38(d). When it is detected that the sub-device input state changed from OFF to ON, 1 is set for each frame in the main processing. If the input state of the sub device continues to be ON after that, 1 is set for each frame after 10 frames elapse in the main processing as a fixed time until the start of key repeat, and after that, for example, in the main processing, 1 is set for each frame. 1 is set every 4 frames. In this way, the reason why only the first frame is made long at 10 frames is so that it can be determined whether or not the subdevice has been pressed for a long time.If the first frame is short, it can be determined that it is not a long press. I can do it.

サブデバイス入力OFFエッジ情報は、図38(e)に示されるように、タイマ割り込みで検出されたサブデバイス入力状態がONからOFFになったことが検出されると、メイン処理で1フレームのみ1が設定される。 As shown in FIG. 38(e), the sub device input OFF edge information is set to 1 for only one frame in the main processing when it is detected that the sub device input state detected by the timer interrupt changes from ON to OFF. is set.

本実施形態では、サブデバイスが複数あることを想定し、ホスト制御回路210は、bit単位でサブデバイス入力判別情報を管理している。例えば、bit0はメインボタン、bit1は左ボタン、bit2は右ボタンといったように、最大で例えば32個のデバイスについてのサブデバイス入力判別情報を管理できるようになっている。 In this embodiment, assuming that there are a plurality of subdevices, the host control circuit 210 manages subdevice input discrimination information in bit units. For example, bit 0 is the main button, bit 1 is the left button, bit 2 is the right button, and so on, so that sub-device input discrimination information can be managed for a maximum of, for example, 32 devices.

次に、図39を参照して、サブデバイス入力処理(例えば、図36のステップS206参照)について説明する。このサブデバイス入力処理は、サブデバイスの入力判別情報として、サブデバイス入力情報、サブデバイス入力ONエッジ情報、サブデバイス入力ONエッジ情報(リピート機能付き)、および、サブデバイス入力OFFエッジ情報といった例えば4種類の情報を作成する処理である。 Next, with reference to FIG. 39, sub-device input processing (for example, see step S206 in FIG. 36) will be described. This sub-device input processing uses, for example, four types of sub-device input discrimination information such as sub-device input information, sub-device input ON edge information, sub-device input ON edge information (with repeat function), and sub-device input OFF edge information. This is the process of creating type information.

ホスト制御回路210は、先ず、現在のサブデバイスの入力状態にもとづいて、現在のサブデバイスの入力情報を作成する(ステップS301)。具体的には、サブデバイスがON状態であれば1を設定し、サブデバイスがOFF状態であれば0を設定する。 The host control circuit 210 first creates current sub-device input information based on the current sub-device input state (step S301). Specifically, 1 is set if the subdevice is in the ON state, and 0 is set if the subdevice is in the OFF state.

次に、ホスト制御回路210は、サブデバイスの入力情報を、現在のサブデバイス入力情報すなわちステップS301で作成されたサブデバイスの入力情報に合わせて更新する(ステップS302)。 Next, the host control circuit 210 updates the subdevice input information in accordance with the current subdevice input information, that is, the subdevice input information created in step S301 (step S302).

次に、ホスト制御回路210は、前回のサブデバイス入力情報が0かつ今回のサブデバイス入力情報が1であるか否かを判別する(ステップS303)。前回のサブデバイス入力情報が0かつ今回のサブデバイス入力情報が1であれば(ステップS303におけるYES)、ホスト制御回路210は、サブデバイス入力ONエッジ情報を1に設定し(ステップS304)、ステップS306に移る。一方、前回のサブデバイス入力情報が0かつ今回のサブデバイス入力情報が1でなければ(すなわち、前回のサブデバイス入力情報が1または/および今回のサブデバイス入力情報が0であれば)、ホスト制御回路210は、サブデバイス入力ONエッジ情報を0に設定し(ステップS305)、ステップS306に移る。 Next, the host control circuit 210 determines whether the previous subdevice input information is 0 and the current subdevice input information is 1 (step S303). If the previous subdevice input information is 0 and the current subdevice input information is 1 (YES in step S303), the host control circuit 210 sets the subdevice input ON edge information to 1 (step S304), and The process moves to S306. On the other hand, if the previous subdevice input information is 0 and the current subdevice input information is 1 (that is, if the previous subdevice input information is 1 and/or the current subdevice input information is 0), the host The control circuit 210 sets the subdevice input ON edge information to 0 (step S305), and moves to step S306.

ホスト制御回路210は、ステップS306において、前回のサブデバイス入力情報が1かつ今回のサブデバイス入力情報が0であるか否かを判別する。前回のサブデバイス入力情報が1かつ今回のサブデバイス入力情報が0であれば(ステップS306におけるYES)、ホスト制御回路210は、サブデバイス入力OFFエッジ情報を1に設定し(ステップS307)、ステップS309に移る。一方、前回のサブデバイス入力情報が1かつ今回のサブデバイス入力情報が0でなければ(すなわち、前回のサブデバイス入力情報が0または/および今回のサブデバイス入力情報が1であれば)、ホスト制御回路210は、サブデバイス入力OFFエッジ情報を0に設定し(ステップS308)、ステップS309に移る。 In step S306, the host control circuit 210 determines whether the previous sub-device input information is 1 and the current sub-device input information is 0. If the previous subdevice input information is 1 and the current subdevice input information is 0 (YES in step S306), the host control circuit 210 sets the subdevice input OFF edge information to 1 (step S307), and The process moves to S309. On the other hand, if the previous subdevice input information is 1 and the current subdevice input information is 0 (that is, if the previous subdevice input information is 0 and/or the current subdevice input information is 1), the host The control circuit 210 sets the subdevice input OFF edge information to 0 (step S308), and moves to step S309.

ホスト制御回路210は、ステップS309において、サブデバイス入力ONエッジ情報(リピート機能付き)処理を行う。このサブデバイス入力ONエッジ情報(リピート機能付き)処理についての詳細は後述する。 The host control circuit 210 performs subdevice input ON edge information (with repeat function) processing in step S309. Details of this sub-device input ON edge information (with repeat function) processing will be described later.

ステップS309のサブデバイス入力ONエッジ情報(リピート機能付き)処理を終了すると、ホスト制御回路210は、現在のサブデバイスの入力情報を前回のサブデバイス入力情報に設定し(ステップS310)、サブデバイス入力処理を終了する。 After completing the subdevice input ON edge information (with repeat function) processing in step S309, the host control circuit 210 sets the current subdevice input information to the previous subdevice input information (step S310), and Finish the process.

次に、図40および図41を参照して、サブデバイス入力ONエッジ情報(リピート機能付き)処理について説明する。 Next, subdevice input ON edge information (with repeat function) processing will be described with reference to FIGS. 40 and 41.

図40に示されるように、サブデバイス入力ONエッジ情報(リピート機能付き)処理において、ホスト制御回路210は、先ず、前回のサブデバイス入力情報が0であるか否かを判別する(ステップS321)。前回のサブデバイス入力情報が0であれば(ステップS321におけるYES)、ステップS322に移る。 As shown in FIG. 40, in the subdevice input ON edge information (with repeat function) process, the host control circuit 210 first determines whether or not the previous subdevice input information is 0 (step S321). . If the previous subdevice input information is 0 (YES in step S321), the process moves to step S322.

ホスト制御回路210は、ステップS322において、今回のサブデバイス入力情報が1であるか否かを判別する。今回のサブデバイス入力情報が1であれば(ステップS322におけるYES)、すなわち、前回のサブデバイス入力情報が0であってかつ今回のサブデバイス入力情報が1であれば、ステップS323に移る。一方、今回のサブデバイス入力情報が1でなければ(ステップS322におけるNO)、すなわち、前回のサブデバイス入力情報が0であってかつ今回のサブデバイス入力情報が0であれば、サブデバイス入力ONエッジ情報(リピート機能付き)処理を終了する。 The host control circuit 210 determines whether the current subdevice input information is 1 in step S322. If the current subdevice input information is 1 (YES in step S322), that is, if the previous subdevice input information is 0 and the current subdevice input information is 1, the process moves to step S323. On the other hand, if the current subdevice input information is not 1 (NO in step S322), that is, if the previous subdevice input information is 0 and the current subdevice input information is 0, the subdevice input is ON. Ends edge information (with repeat function) processing.

次に、ホスト制御回路210は、サブデバイス入力ONエッジ情報(リピート機能付き)を1に設定する(ステップS323)とともに、経過フレームとして10フレームをセットし(ステップS324)、サブデバイス入力ONエッジ情報(リピート機能付き)処理を終了する。 Next, the host control circuit 210 sets the subdevice input ON edge information (with repeat function) to 1 (step S323), sets 10 frames as the elapsed frame (step S324), and sets the subdevice input ON edge information to 1 (step S323). (with repeat function) Ends the process.

ステップS321において、前回のサブデバイス入力情報が1であれば(ステップS321におけるNO)、ホスト制御回路210は、図41のステップS325に移る。 In step S321, if the previous subdevice input information is 1 (NO in step S321), the host control circuit 210 moves to step S325 in FIG. 41.

図41を参照し、ホスト制御回路210は、ステップS325において、今回のサブデバイス入力情報が1であるか否かを判別する。今回のサブデバイス入力情報が1であれば(ステップS325におけるYES)、すなわち、前回のサブデバイス入力情報が1であってかつ今回のサブデバイス入力情報が1であれば、経過フレームから1減算し(ステップS326)、ステップS327に移る。 Referring to FIG. 41, host control circuit 210 determines whether the current subdevice input information is 1 in step S325. If the current subdevice input information is 1 (YES in step S325), that is, if the previous subdevice input information is 1 and the current subdevice input information is 1, subtract 1 from the elapsed frame. (Step S326), the process moves to step S327.

ホスト制御回路210は、ステップS327において、経過フレームが0であるか否かを判別する。経過フレームが0であれば(ステップS327におけるYES)、サブデバイス入力ONエッジ情報(リピート機能付き)を1にセットする(ステップS328)とともに、経過フレームを4にセットし(ステップS329)、サブデバイス入力ONエッジ情報(リピート機能付き)処理を終了する。 The host control circuit 210 determines whether the elapsed frame is 0 in step S327. If the elapsed frame is 0 (YES in step S327), the sub device input ON edge information (with repeat function) is set to 1 (step S328), the elapsed frame is set to 4 (step S329), and the sub device Input ON edge information (with repeat function) processing ends.

ステップS325において、今回のサブデバイス入力情報が1でなければ(ステップS325におけるNO)、すなわち、前回のサブデバイス入力情報が1であってかつ今回のサブデバイス入力情報が0であれば、ホスト制御回路210は、経過フレームを0にセットし(ステップS330)、ステップS331に移る。 In step S325, if the current subdevice input information is not 1 (NO in step S325), that is, if the previous subdevice input information is 1 and the current subdevice input information is 0, the host control The circuit 210 sets the elapsed frame to 0 (step S330) and moves to step S331.

ホスト制御回路210は、ステップS331において、サブデバイス入力ONエッジ情報(リピート機能付き)を0にセットすると、サブデバイス入力ONエッジ情報(リピート機能付き)処理を終了する。 When the host control circuit 210 sets the sub-device input ON edge information (with repeat function) to 0 in step S331, it ends the sub-device input ON edge information (with repeat function) processing.

このように、ホスト制御回路210は、1msec毎のタイマ割り込みで検出されたサブデバイスの入力状態にもとづいて、33.3msec毎のメイン処理で上述の4種類のサブデバイス入力判別情報を作成し、これら4種類のサブデバイス入力判別情報にもとづいてサブデバイスを制御することで、サブデバイスの連打演出の制御、長押し演出の制御、時刻設定時の制御、その他の操作の制御などを容易に行うことが可能となる。 In this way, the host control circuit 210 creates the above-mentioned four types of sub-device input discrimination information in the main processing every 33.3 msec based on the input state of the sub-device detected by the timer interrupt every 1 msec, By controlling the subdevice based on these four types of subdevice input discrimination information, it is easy to control the subdevice's continuous press effect, long press effect, time setting control, and other operations. becomes possible.

[バックライト制御処理]
次に、バックライト制御処理(例えば液晶表示器等のバックライトを制御するバックライト制御処理)について、図42および図43を参照して説明する。図42は、バックライト制御処理を概念的に説明するための一例を示す図である。図43は、バックライト制御処理の一例を示すフローチャートである。
[Backlight control processing]
Next, backlight control processing (for example, backlight control processing for controlling the backlight of a liquid crystal display, etc.) will be described with reference to FIGS. 42 and 43. FIG. 42 is a diagram illustrating an example for conceptually explaining backlight control processing. FIG. 43 is a flowchart illustrating an example of backlight control processing.

本実施形態のバックライト制御処理は、SPI非同期データライト(SPI+DMA)の機能を用いて例えばシリアル・ペリフェラル・インタフェース(Serial Peripheral Interface、以下「SPI」と称する)のシリアル出力端子から連続して絶え間なくパルス幅変調(pulse width modulation、以下「PWM」と称する)相当の信号を出力し、デューティ(輝度)を変更できるようにしたものである。これにより、バックライト制御用のドライバを介さずにバックライト制御を行うことが可能となる。 The backlight control process of this embodiment uses the SPI asynchronous data write (SPI+DMA) function to continuously and continuously write data from the serial output terminal of a serial peripheral interface (hereinafter referred to as "SPI"), for example. It outputs a signal equivalent to pulse width modulation (hereinafter referred to as "PWM"), and the duty (brightness) can be changed. This makes it possible to perform backlight control without using a driver for backlight control.

本実施形態では、例えば、SPIクロックの周波数100kHz、SPI1クロックが0.01msec、SPIで16ビット(輝度データの1データが16bit)のデータ送信に要する時間が0.16msec、ホスト制御回路210の定時割り込みが1msec、ホスト制御回路210の定時割り込み間でSPIから送信される輝度データの数が100bitである。そのため、ホスト制御回路210の定時割り込み間で送信される輝度データの個数は6.25(100/16)個である(図42参照)。したがって、例えば16bitの輝度データを64個をセット(格納)できるFIFO(First In First Out)のデータ領域に輝度データが32個補充されるまでに実行される定時割り込み回数は5~6回であると考えられる。なお、この回数は、ホスト制御回路210の定時割り込みの時間によって異なる。 In this embodiment, for example, the frequency of the SPI clock is 100 kHz, the SPI1 clock is 0.01 msec, the time required for data transmission of 16 bits (1 data of luminance data is 16 bits) by SPI is 0.16 msec, and the regular timing of the host control circuit 210 is The interrupt is 1 msec, and the number of luminance data transmitted from the SPI between regular interrupts of the host control circuit 210 is 100 bits. Therefore, the number of luminance data transmitted between regular interrupts of the host control circuit 210 is 6.25 (100/16) (see FIG. 42). Therefore, for example, the number of scheduled interrupts that are executed until 32 pieces of luminance data are replenished in a FIFO (First In First Out) data area that can set (storage) 64 pieces of 16-bit luminance data is 5 to 6 times. it is conceivable that. Note that this number of times varies depending on the time of the scheduled interrupt of the host control circuit 210.

例えば16bitの輝度データを64個をセット(格納)できるFIFO(First In First Out)のデータ領域にセット(記憶)されている輝度データが32個を下回るとコールバック関数が呼ばれるため、FIFOのデータ領域が常に埋められているわけではない。そのため、33.3msec周期で実行されるメイン処理における他の処理で時間を要してFIFOのデータ領域に輝度データをセットする(記憶させる)処理が回ってこないと、FIFOのデータ領域が空になる(バックライトが真っ暗になる)可能性がある。 For example, if the number of luminance data set (stored) in a FIFO (First In First Out) data area that can set (storage) 64 pieces of 16-bit luminance data falls below 32 pieces, a callback function is called, so the FIFO data The space is not always filled. Therefore, if the process of setting (storing) luminance data in the FIFO data area takes time due to other processes in the main process that is executed at a cycle of 33.3 msec, the FIFO data area becomes empty. (the backlight may become completely dark).

そこで、本実施形態では、電源投入後に、先ず、1データ16bitの輝度データを最初に64個セットしてFIFOのデータ領域を埋め、その後、FIFOのデータ領域にセットされている輝度データが32個を下回るとコールバック関数が呼ばれ、コールバック関数の中で32個のデータをセットし、FIFOのデータ領域が空にならないようにしている。 Therefore, in this embodiment, after the power is turned on, 64 pieces of brightness data of 16 bits per data are first set to fill the FIFO data area, and then 32 pieces of brightness data set in the FIFO data area are set. When the value falls below this, a callback function is called, and 32 pieces of data are set in the callback function to prevent the FIFO data area from becoming empty.

図43に示されるように、バックライト制御処理において、ホスト制御回路210は、先ず、初期設定時の処理であるか否かを判別する(ステップS341)。ホスト制御回路210は、初期設定時の処理(すなわち、図36のステップ201のうちの一処理)であると判別すると(ステップS341におけるYES)、輝度0の輝度データをFIFOのデータ領域に64個セットし(ステップS342)、ステップS343に移る。一方、初期設定時の処理でない(すなわち、図37のステップS253の処理)であると判別すると(ステップS341におけるNO)、ステップS342の処理をスキップし、ステップS343に移る。 As shown in FIG. 43, in the backlight control process, the host control circuit 210 first determines whether or not the process is for initialization (step S341). When the host control circuit 210 determines that the process is the initial setting process (that is, one of the processes in step 201 in FIG. 36) (YES in step S341), the host control circuit 210 stores 64 pieces of brightness data with a brightness of 0 in the data area of the FIFO. is set (step S342), and the process moves to step S343. On the other hand, if it is determined that the process is not the initial setting process (that is, the process in step S253 in FIG. 37) (NO in step S341), the process in step S342 is skipped and the process moves to step S343.

ホスト制御回路210は、ステップS343において、輝度値が変更されたか否かを判別する。ホスト制御回路210は、輝度値が変更されたと判別すると(ステップS343におけるYES)、FIFOのデータ領域にセットする輝度データを変更し(ステップS344)、ステップS345に移る。一方、輝度値が変更されていないと判別すると(ステップS343におけるNO)、ステップS344の処理をスキップし、ステップS345に移る。 In step S343, the host control circuit 210 determines whether the brightness value has been changed. If the host control circuit 210 determines that the brightness value has been changed (YES in step S343), it changes the brightness data set in the FIFO data area (step S344), and proceeds to step S345. On the other hand, if it is determined that the brightness value has not been changed (NO in step S343), the process of step S344 is skipped and the process moves to step S345.

ホスト制御回路210は、ステップS345において、FIFOのデータ領域にセットされている輝度データの数が32個より少ないか否かを判別し、FIFOのデータ領域にセットされている輝度データの数が32個より少なければ(ステップS345におけるYES)、FIFOのデータ領域に32個の輝度データをセット、すなわち補充し(ステップS346)、バックライト制御処理を終了する。一方、FIFOのデータ領域にセットされている輝度データの数が32個より多ければ(ステップS345におけるNO)、ホスト制御回路210は、バックライト処理を終了する。 In step S345, the host control circuit 210 determines whether the number of luminance data set in the FIFO data area is less than 32, and determines whether the number of luminance data set in the FIFO data area is 32. If it is less than 32 pieces of brightness data (YES in step S345), 32 pieces of brightness data are set or replenished in the FIFO data area (step S346), and the backlight control process ends. On the other hand, if the number of brightness data set in the FIFO data area is greater than 32 (NO in step S345), the host control circuit 210 ends the backlight processing.

このように、FIFOのデータ領域にセットされている輝度データが空にならないように処理することで、SPIのシリアルデータ出力端子から連続して絶え間なくPWM相当の信号を出力することができ、バックライト制御用のドライバを介さずにバックライト制御を行うことが可能となる。 In this way, by processing the luminance data set in the FIFO data area so that it does not become empty, it is possible to continuously output a signal equivalent to PWM from the SPI serial data output terminal, and back It becomes possible to perform backlight control without using a driver for light control.

なお、本実施形態のバックライト制御処理のステップS343~ステップS346の処理を、次のように代えることもできる。すなわち、輝度0のデータを64個セット(ステップS342を参照)した後、FIFOのデータ領域にセットされている輝度データの数が32個より少ないか否かを判別する処理を行う。その後、輝度値が変更されたか否かを判別し、輝度値が変更されたと判別すると設定に応じた輝度データをFIFOのデータ領域に32個セットし、輝度値が変更されていないと判別すると前回と同じ輝度データをFIFOのデータ領域に32個セットする。このようにして輝度データをFIFOのデータ領域にセットし、バックライト制御処理を終了するようにしても良い。 Note that the processes of steps S343 to S346 of the backlight control process of this embodiment can be replaced as follows. That is, after setting 64 pieces of luminance data of 0 (see step S342), a process is performed to determine whether or not the number of luminance data set in the FIFO data area is less than 32 pieces. After that, it is determined whether the brightness value has been changed, and if it is determined that the brightness value has been changed, 32 pieces of brightness data according to the settings are set in the FIFO data area, and if it is determined that the brightness value has not been changed, the previous Set 32 pieces of the same luminance data in the FIFO data area. In this manner, the luminance data may be set in the FIFO data area and the backlight control process may be completed.

また、本実施形態では、FIFOのデータ領域にセットされている輝度データが32個(FIFOにセットできるデータ数の半分)を下回ると32個の輝度データを補充するようにしているが、輝度データを補充するタイミングおよび補充する輝度データの数はこれに限られず、FIFOのデータ領域にセットされている輝度データが所定数を下回ると当該所定数の輝度データを補充するようにすればよい。また、FIFOのデータ領域に補充される輝度データは上記の所定数である必要はなく、例えば、FIFOのデータ領域にセットされている輝度データが第1の数を下回ると、第2の数の輝度データを補充するようにしても良い。ただし、FIFOのデータ領域に輝度データをセットする頻度が多くなりすぎず且つFIFOのデータ領域にセットされている輝度データが空にならないようにする観点から言えば、上記の所定数または第1の数は、FIFOのデータ領域にセットできるデータ数の半分程度の輝度データ数であることが好ましいが、上記の通りこれに限られるものではない。なお、上記の「半分程度」とは、FIFOのデータ領域に輝度データをセットする頻度が多くなりすぎず且つFIFOのデータ領域にセットされている輝度データが空にならない範囲であればよく、FIFOのデータ領域にセットされている輝度データの消費スピード等に応じて半分以下や半分未満等、様々な判断方法がある。例えば、本実施形態におけるFIFOのデータ領域は16bitの輝度データを64個までセットできるため、FIFOのデータ領域にセットされている輝度データが1~64個であるときに新たにに1個以上の輝度データをセットするようにしても良いが、バックライトが暗くなってしまう(FIFOのデータ領域にセットされている輝度データが0になってしまう)ことを防止する観点から言えば、FIFOのデータ領域にセットされている輝度データが2個以上であるときに新たに1個以上の輝度データをセットすることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Furthermore, in this embodiment, when the number of luminance data set in the data area of the FIFO falls below 32 pieces (half of the number of data that can be set in the FIFO), 32 pieces of luminance data are replenished. The timing of replenishing and the number of luminance data to be replenished are not limited to these, and it is sufficient to replenish the predetermined number of luminance data when the luminance data set in the data area of the FIFO falls below a predetermined number. Furthermore, the luminance data to be replenished in the FIFO data area does not need to be the predetermined number mentioned above; for example, if the luminance data set in the FIFO data area falls below the first number, The brightness data may be supplemented. However, from the viewpoint of not setting brightness data in the FIFO data area too frequently and preventing the brightness data set in the FIFO data area from becoming empty, the above predetermined number or the first The number of brightness data is preferably about half the number of data that can be set in the FIFO data area, but as described above, it is not limited to this. Note that the above-mentioned "about half" is sufficient as long as the frequency of setting luminance data in the FIFO data area does not become too high and the luminance data set in the FIFO data area does not become empty. There are various methods of determining whether the brightness data is less than half or less than half, depending on the consumption speed of the luminance data set in the data area. For example, in the FIFO data area in this embodiment, up to 64 pieces of 16-bit luminance data can be set, so when the number of pieces of luminance data set in the FIFO data area is 1 to 64, one or more new pieces of luminance data can be set. Although it is possible to set the brightness data, from the viewpoint of preventing the backlight from becoming dark (the brightness data set in the FIFO data area becomes 0), it is necessary to set the FIFO data. It is preferable to newly set one or more pieces of brightness data when there are two or more pieces of brightness data set in a region. Further, the number of luminance data that can be set in the FIFO data area is not limited to 64, but it is sufficient that at least two or more luminance data can be set. In this way, when the number of brightness data that can be set in the FIFO data area is, for example, two or more, if the brightness data set in the FIFO data area is less than the first number (for example, two), the second number (For example, one piece of brightness data) may be supplemented.

[バックライト制御処理の変形例]
次に、バックライト制御処理の変形例について、図44および図45を参照して説明する。図44は、バックライト制御処理の変形例にともなうタイマ割り込み処理の一例を示すフローチャートである。図45は、バックライト制御処理の変形例を示すフローチャートである。
[Modified example of backlight control processing]
Next, a modification of the backlight control process will be described with reference to FIGS. 44 and 45. FIG. 44 is a flowchart illustrating an example of timer interrupt processing according to a modified example of backlight control processing. FIG. 45 is a flowchart showing a modification of the backlight control process.

バックライト制御処理の変形例では、1msecのタイマ割り込み処理において処理に時間を要する可能性があるときに、バックライト制御処理においてFIFOのデータ領域にデータをセットしてから所定時間以上経過したか否かを判定し、所定時間以上経過した場合にFIFOのデータ領域にデータをセットするようにしたものである。 In a modified example of the backlight control processing, when there is a possibility that the processing takes time in the 1 msec timer interrupt processing, the backlight control processing determines whether a predetermined period of time or more has elapsed since data was set in the FIFO data area. If a predetermined period of time has elapsed, data is set in the FIFO data area.

図44のタイマ割り込み処理では、ホスト制御回路210は、先ず、バックライト制御処理を行う(ステップS351)。以下、説明の便宜上、ステップS352以降の処理について説明する前に、ステップS351のバックライト制御処理について、図45を参照して説明する。 In the timer interrupt processing in FIG. 44, the host control circuit 210 first performs backlight control processing (step S351). Hereinafter, for convenience of explanation, the backlight control process in step S351 will be explained with reference to FIG. 45 before explaining the processes after step S352.

図45に示されるように、バックライト制御処理において、ホスト制御回路210は、先ず、初期設定時の処理であるか否かを判別する(ステップS361)。ホスト制御回路210は、初期設定時の処理(すなわち、図36のステップ201のうちの一処理)であると判別すると(ステップS361におけるYES)、輝度0の輝度データをFIFOのデータ領域に64個セットし(ステップS362)、その後、ステップS366に移る。一方、初期設定時の処理でない(すなわちステップS351の処理)であると判別すると(ステップS361におけるNO)、ステップS363に移る。 As shown in FIG. 45, in the backlight control process, the host control circuit 210 first determines whether or not the process is for initialization (step S361). When the host control circuit 210 determines that the process is the initial setting process (that is, one of the processes in step 201 in FIG. 36) (YES in step S361), the host control circuit 210 stores 64 pieces of brightness data with a brightness of 0 in the data area of the FIFO. is set (step S362), and then the process moves to step S366. On the other hand, if it is determined that the process is not the initial setting process (that is, the process in step S351) (NO in step S361), the process moves to step S363.

ホスト制御回路210は、ステップS363において、FIFOのデータ領域にセットされている輝度データの数が32個より少ないか否かを判別し、FIFOのデータ領域にセットされている輝度データの数が32個より少なければ(ステップS363におけるYES)、FIFOのデータ領域に32個の輝度データをセットすなわち補充し(ステップS364)、ステップS365に移る。一方、FIFOのデータ領域にセットされている輝度データの数が32個より多ければ(ステップS363におけるNO)、ステップS366に移る。上記の32個は、上述したとおり、FIFOにセットできるデータ数の半分である。 In step S363, the host control circuit 210 determines whether the number of luminance data set in the FIFO data area is less than 32, and determines whether the number of luminance data set in the FIFO data area is 32. If the number is less than 32 (YES in step S363), 32 pieces of luminance data are set or replenished in the FIFO data area (step S364), and the process moves to step S365. On the other hand, if the number of luminance data set in the FIFO data area is greater than 32 (NO in step S363), the process moves to step S366. As mentioned above, the above 32 pieces of data are half of the number of data that can be set in the FIFO.

ホスト制御回路210は、ステップS365において、経過時間をリセットし(ステップS365)、経過時間の計時を開始する(ステップS366)。ステップS366において経過時間の計時を開始すると、ホスト制御回路210は、バックライト制御処理を終了する。 In step S365, the host control circuit 210 resets the elapsed time (step S365) and starts measuring the elapsed time (step S366). After starting to measure the elapsed time in step S366, the host control circuit 210 ends the backlight control process.

図44に戻り、ホスト制御回路210は、ステップS351のバックライト制御処理を終了したのち、役物モータ制御を行う(ステップS352)。 Returning to FIG. 44, after completing the backlight control process in step S351, the host control circuit 210 performs accessory motor control (step S352).

この変形例において、ホスト制御回路210は、役物モータ制御のように処理に時間を要する可能性がある処理を行ったのち、ステップS366で計時を開始した経過時間が所定時間以上経過したか否かを判別する(ステップS353)。所定時間以上経過していれば(ステップS353におけるYES)、FIFOのデータ領域に32個の輝度データをセットする(ステップS354)。一方、所定時間以上経過していなければ(ステップS353におけるNO)、FIFOのデータ領域に輝度データを補充する必要がないため、ステップS357に移る。 In this modification, the host control circuit 210 determines whether or not the elapsed time from which time measurement was started in step S366 has elapsed, after performing processing that may require time, such as accessory motor control. (Step S353). If the predetermined time or more has elapsed (YES in step S353), 32 pieces of luminance data are set in the data area of the FIFO (step S354). On the other hand, if the predetermined time or more has not elapsed (NO in step S353), there is no need to replenish the FIFO data area with luminance data, and the process moves to step S357.

なお、上述したとおり、SPIで16ビット(輝度データの1データが16bit)のデータ送信に要する時間が0.16msecであるから、32個の輝度データを送信するためには5.12msec要すると考えられる。そこで、この変形例では、ステップS353において、所定時間として5.12msec以上経過したか否かを判別している。 As mentioned above, since the time required to transmit 16 bits (16 bits of luminance data) with SPI is 0.16 msec, it is assumed that 5.12 msec is required to transmit 32 pieces of luminance data. It will be done. Therefore, in this modification, it is determined in step S353 whether or not a predetermined time of 5.12 msec or more has elapsed.

ホスト制御回路210は、ステップS354の処理を行ったのち、経過時間をリセットし(ステップS355)、経過時間の計時を再び開始する(ステップS356)。そして、ステップS356において経過時間の計時を開始すると、ホスト制御回路210は、入力状態判定処理(ステップS357)を行い、タイマ割り込み処理を終了する。 After performing the process in step S354, the host control circuit 210 resets the elapsed time (step S355), and starts counting the elapsed time again (step S356). After starting to measure the elapsed time in step S356, the host control circuit 210 performs input state determination processing (step S357) and ends the timer interrupt processing.

このように、FIFOのデータ領域に輝度データをセットしたときに計時を開始し、時間を要する可能性のある処理のあとに、上記の計時時間が所定時間以上経過していれば輝度データを補充することで、FIFOのデータ領域にある輝度データが空になることを防止することが可能となる。 In this way, time measurement is started when luminance data is set in the FIFO data area, and after processing that may require time, the luminance data is replenished if the above clock time has elapsed for a predetermined time or more. By doing so, it is possible to prevent the luminance data in the FIFO data area from becoming empty.

なお、この変形例では、ステップS353~ステップS357の処理を、役物モータ制御(ステップS352)のあとに行う例について説明したが、これはあくまでも一例である。すなわち、FIFOのデータ領域にセットされている輝度データが空になることを防止する観点からいえば、ステップS353~ステップS357の処理を、処理に時間を要する可能性のある処理のあとに行えばよく、かかる処理は特定の処理に限定されるものではない。 In this modification, an example has been described in which the processing of steps S353 to S357 is performed after the accessory motor control (step S352), but this is just an example. In other words, from the viewpoint of preventing the luminance data set in the FIFO data area from becoming empty, it is better to perform the processing from step S353 to step S357 after processing that may require time. Often, such processing is not limited to any particular processing.

[バックライトおよび各種LEDの輝度調整]
次に、バックライトおよび各種LEDの輝度調整のバリエーションについて説明する。各種LEDとは、盤側LED(例えば、遊技盤12に配されるLED)や枠側LED等が相当し、本明細書ではLEDを含むランプ群18等(例えば、図5参照)がこれにあたる。さらに本明細書では、バックライトおよび各種LEDの輝度調整のバリエーションとして、第1実施例~第3実施例の3つのバリエーションについて、それぞれ、図46~図49を参照して説明する。図46は、バックライト制御処理を示すタイマ割り込み処理の一例を示すフローチャートである。図47は、バックライトおよび各種LEDの輝度調整の処理の第1実施例を説明するためのホスト制御回路210により実行される副制御メイン処理(全体フロー)である。図48は、バックライトおよび各種LEDの輝度調整の処理の第2実施例を説明するためのホスト制御回路210により実行される副制御メイン処理(全体フロー)である。図49は、バックライトおよび各種LEDの輝度調整の処理の第3実施例を説明するためのホスト制御回路210により実行される副制御メイン処理(全体フロー)である。ただし、図47~図49では、説明に必要な処理のみを示しており、その他の処理については省略している。なお、以下に説明する第1実施例~第3実施例においても、上述したように、ホスト制御回路210は、FIFOのデータ領域にセットされている輝度データが半分程度になるとFIFOのデータ領域に輝度データを補充する。
[Brightness adjustment of backlight and various LEDs]
Next, variations in brightness adjustment of the backlight and various LEDs will be explained. The various LEDs correspond to board side LEDs (for example, LEDs arranged on the game board 12), frame side LEDs, etc., and in this specification, the lamp group 18 etc. including LEDs (for example, see FIG. 5) correspond to these. . Furthermore, in this specification, three variations of the first to third embodiments, as variations of the brightness adjustment of the backlight and various LEDs, will be described with reference to FIGS. 46 to 49, respectively. FIG. 46 is a flowchart illustrating an example of timer interrupt processing illustrating backlight control processing. FIG. 47 is a sub-control main process (overall flow) executed by the host control circuit 210 for explaining the first embodiment of the process of adjusting the brightness of the backlight and various LEDs. FIG. 48 is a sub-control main process (overall flow) executed by the host control circuit 210 for explaining a second embodiment of the backlight and various LED brightness adjustment processes. FIG. 49 is a sub-control main process (overall flow) executed by the host control circuit 210 for explaining the third embodiment of the process of adjusting the brightness of the backlight and various LEDs. However, in FIGS. 47 to 49, only processes necessary for explanation are shown, and other processes are omitted. In addition, in the first to third embodiments described below, as described above, when the luminance data set in the data area of the FIFO becomes about half, the host control circuit 210 transfers the data to the data area of the FIFO. Replenish brightness data.

なお、FIFOのデータ領域に輝度データを補充するタイミングは、FIFOのデータ領域にセットされている輝度データが半分程度になったときに限られない。本実施形態におけるFIFOのデータ領域は、例えば16bitの輝度データを64個までセットできるため、FIFOのデータ領域にセットされている輝度データが1~64個であるときに新たにに1個以上の輝度データをセットすれば良い。ただし、バックライトが暗くなってしまう(FIFOのデータ領域にセットされている輝度データが0になってしまう)ことを防止する観点から言えば、FIFOのデータ領域にセットされている輝度データが2個以上であるときに新たに1個以上の輝度データをセットすることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Note that the timing for replenishing the FIFO data area with luminance data is not limited to when the luminance data set in the FIFO data area becomes about half. In the FIFO data area in this embodiment, for example, up to 64 pieces of 16-bit luminance data can be set, so when the number of pieces of luminance data set in the FIFO data area is 1 to 64, one or more new pieces of luminance data can be set. Just set the brightness data. However, from the perspective of preventing the backlight from becoming dark (the brightness data set in the FIFO data area becomes 0), the brightness data set in the FIFO data area becomes 2. It is preferable to newly set one or more pieces of brightness data when the number of pieces of brightness data is more than one. Further, the number of luminance data that can be set in the FIFO data area is not limited to 64, but it is sufficient that at least two or more luminance data can be set. In this way, when the number of brightness data that can be set in the FIFO data area is, for example, two or more, if the brightness data set in the FIFO data area is less than the first number (for example, two), the second number (For example, one piece of brightness data) may be supplemented.

(第1実施例)
例えば遊技者等の操作によってバックライト(例えば液晶表示器等のバックライト)の輝度調整が行われた場合、バックライトの輝度が変更されるが、このとき、盤側LEDや枠側LEDの制御に影響を与える場合がある。本実施形態は、このような場合において、バックライトの輝度設定と、盤側LEDおよび枠側LEDの輝度設定とを共通設定とし、当該設定に応じてバックライト、盤側LEDおよび枠側LEDの制御を行うようにしたものである。これにより、バックライト制御の更新タイミングと、盤側LEDおよび枠側LEDの制御の更新タイミングとが異なっていたとしても、処理を容易にすることが可能となる。
(First example)
For example, when the brightness of the backlight (for example, the backlight of a liquid crystal display, etc.) is adjusted by a player's operation, the brightness of the backlight is changed, but at this time, the control of the board side LED and frame side LED is may affect. In this embodiment, in such a case, the brightness settings of the backlight and the brightness settings of the panel side LEDs and the frame side LEDs are set as a common setting, and the backlight, panel side LEDs, and frame side LEDs are adjusted according to the settings. It is designed to perform control. Thereby, even if the update timing of the backlight control and the update timing of the panel side LED and frame side LED controls are different, processing can be facilitated.

図46のタイマ割り込み処理において、ホスト制御回路210は、役物モータ制御(ステップS371)、入力状態判定処理(ステップS372)、およびバックライト制御処理(ステップS373)を、この順で行う。 In the timer interrupt process of FIG. 46, the host control circuit 210 performs accessory motor control (step S371), input state determination process (step S372), and backlight control process (step S373) in this order.

図47に示されるように、ホスト制御回路210は、初期化処理(ステップS381)を行ったのち、メインループに移り、LEDリクエスト制御処理を行う(ステップS382)。ステップS382で行われるLEDリクエストは、1フレーム前のアニメーション構築処理(後述するステップS386)において作成されたものである。 As shown in FIG. 47, the host control circuit 210 performs initialization processing (step S381), then moves to the main loop and performs LED request control processing (step S382). The LED request made in step S382 was created in the animation construction process one frame before (step S386, which will be described later).

ホスト制御回路210は、ステップS382の処理を行うと、サブデバイスの入力状態にもとづいて、上述したサブデバイス(ボタン)入力判別情報の生成処理(ステップS383)を行い、ステップS384に移る。 After performing the process in step S382, the host control circuit 210 performs the above-described sub-device (button) input determination information generation process (step S383) based on the input state of the sub-device, and proceeds to step S384.

ホスト制御回路210は、ステップS384において、サブデバイスの入力状態(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面を遊技者等が操作したこと)にもとづいてバックライトの輝度を設定する。バックライトの輝度は、例えば、強・中・弱の3段階設定となっている。 In step S384, the host control circuit 210 adjusts the brightness of the backlight based on the input state of the subdevice (for example, the player or the like operated the brightness setting screen displayed on the liquid crystal display device used as the display device 13). Set. The brightness of the backlight is set, for example, in three levels: high, medium, and low.

ステップS384の処理を行うと、ホスト制御回路210は、パケット受信ループに移り、先ずは、実行される演出態様と輝度値の設定とに応じて、盤側LEDおよび枠側LEDの輝度値を設定する(ステップS385)。盤側LEDおよび枠側LEDの輝度も、バックライトと同様に、例えば、強・中・弱の3段階設定となっている。 After performing the process of step S384, the host control circuit 210 moves to a packet reception loop, and first sets the brightness values of the panel side LED and frame side LED according to the performance mode to be executed and the brightness value setting. (Step S385). The brightness of the panel side LED and the frame side LED is also set in three levels, for example, strong, medium, and weak, similarly to the backlight.

ここで、盤側LEDおよび枠側LEDの輝度の設定と、バックライトの輝度の設定とを共通設定とすることで、制御負荷の増大を抑制しつつ、盤側LEDおよび枠側LEDの輝度の設定とバックライトの輝度の設定との両方を遊技者等の操作によって変更できるようになっている。例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面を遊技者等が操作したことにもとづいて、ホスト制御回路210は、バックライトの輝度値を変更する(ステップS384)とともに、盤側LEDおよび枠側LEDの輝度値も変更する(ステップS385)。このとき、バックライトの輝度値の段階と、盤側LEDおよび枠側LEDの輝度値の段階とも共通となっている。例えば、バックライトの輝度値の段階が中であれば、盤側LEDおよび枠側LEDの輝度値の段階とも中である。なお、図47に示されるように、バックライトの輝度更新タイミングと、盤側LEDおよび枠側LEDの輝度更新タイミングが異なるため、バックライトの輝度が更新されたのち、盤側LEDおよび枠側LEDの輝度が更新されるようになっている。ただし、バックライトの輝度更新タイミングと、盤側LEDおよび枠側LEDの輝度更新タイミングとが同じとなるように制御しても良い。 Here, by setting the brightness settings of the panel side LEDs and the frame side LEDs and the brightness settings of the backlight as a common setting, the brightness of the panel side LEDs and the frame side LEDs can be adjusted while suppressing an increase in the control load. Both the settings and the backlight brightness settings can be changed by operations by the player or the like. For example, based on the player or the like operating the brightness setting screen displayed on the liquid crystal display device used as the display device 13, the host control circuit 210 changes the brightness value of the backlight (step S384), and The brightness values of the panel side LED and frame side LED are also changed (step S385). At this time, the brightness value level of the backlight is the same as the brightness value level of the panel side LEDs and the frame side LEDs. For example, if the brightness value of the backlight is medium, the brightness values of the board side LED and frame side LED are also medium. As shown in FIG. 47, the brightness update timing of the backlight is different from the brightness update timing of the board side LED and the frame side LED, so after the backlight brightness is updated, the brightness of the board side LED and the frame side LED is The brightness of the screen is now updated. However, the brightness update timing of the backlight and the brightness update timing of the board-side LED and frame-side LED may be controlled to be the same.

なお、バックライトの輝度、盤側LEDおよび枠側LEDの輝度は、表示装置13として用いられる液晶表示装置に表示される輝度設定画面を遊技者等が操作したことにもとづいて変更されるようになっているが、これに限られず、例えば、演出用の押しボタンを操作したことにもとづいて、バックライトの輝度、盤側LEDおよび枠側LEDの輝度が変更されるようにしても良い。この場合、演出用の押しボタンとして機能する期間(押しボタン有効期間)であるか否かを判断しなければならないため、メインフローの中で盤側LEDおよび枠側LEDの輝度を調整してこれらのLEDの輝度に合わせてバックライトを制御する必要がある。 Note that the brightness of the backlight, the board side LEDs, and the frame side LEDs are changed based on the player's operation of the brightness setting screen displayed on the liquid crystal display device used as the display device 13. However, the present invention is not limited to this, and for example, the brightness of the backlight, the brightness of the panel side LED, and the frame side LED may be changed based on the operation of a push button for presentation. In this case, it is necessary to judge whether or not the period for functioning as a push button for presentation (push button valid period) is reached, so the brightness of the board side LED and frame side LED is adjusted during the main flow. It is necessary to control the backlight according to the brightness of the LEDs.

ホスト制御回路210は、ステップS386において、アニメーション構築処理を行う。ステップS386のアニメーション構築処理では、LEDリクエストが作成される。この作成されたLEDリクエストは、バッファで待機されたのち、次のフレームのLEDリクエスト制御処理(ステップS382参照)で出力される。 The host control circuit 210 performs animation construction processing in step S386. In the animation construction process of step S386, an LED request is created. This created LED request is put on standby in a buffer and then output in the LED request control process of the next frame (see step S382).

ホスト制御回路210は、ステップS385およびステップS386の処理を、受信したパケットに応じて繰り返し行う。 The host control circuit 210 repeatedly performs steps S385 and S386 depending on the received packet.

ホスト制御回路210は、パケット受信ループを抜けると、アニメーション更新処理を行い(ステップS387)、その後、バンクフリップ/バンクフリップ終了待ちを行う(ステップS388)。 When the host control circuit 210 exits the packet reception loop, it performs animation update processing (step S387), and then waits for bank flip/bank flip completion (step S388).

ホスト制御回路210は、メインループにおけるステップS382~ステップS388の各処理を、33.3msec周期で繰り返し行う。 The host control circuit 210 repeatedly performs each process from step S382 to step S388 in the main loop at a cycle of 33.3 msec.

(第2実施例)
例えば遊技者等による輝度調整操作が行われた場合、上述したように、盤側LEDおよび枠側LEDの制御に影響を与える場合がある。本実施形態は、このような場合において、例えば遊技者等による輝度調整操作が行われた場合、バックライトの輝度値はただちに変更するものの、盤側LEDや枠側LEDの制御は、特別図柄の変動終了後やバンクフリップ間で実行するようにしたものである。
(Second example)
For example, when a player or the like performs a brightness adjustment operation, the control of the board-side LEDs and frame-side LEDs may be affected, as described above. In this embodiment, in such a case, for example, when a player or the like performs a brightness adjustment operation, the brightness value of the backlight is immediately changed, but the control of the board side LED and frame side LED is controlled by the special symbol. This is executed after the fluctuation ends or between bank flips.

ホスト制御回路210は、上述したとおり、図46のタイマ割り込み処理において、役物モータ制御(ステップS371)、入力状態判定処理(ステップS372)、およびバックライト制御処理(ステップS373)を、この順で行う。 As described above, in the timer interrupt process of FIG. 46, the host control circuit 210 performs accessory motor control (step S371), input state determination process (step S372), and backlight control process (step S373) in this order. conduct.

図48に示されるように、ホスト制御回路210は、初期化処理(ステップS391)を行ったのち、メインループに移り、LEDリクエスト制御処理を行う(ステップS392)。ステップS392で行われるLEDリクエストは、1フレーム前のアニメーション構築処理(後述するステップS395)において作成されたものである。 As shown in FIG. 48, the host control circuit 210 performs initialization processing (step S391), then moves to the main loop and performs LED request control processing (step S392). The LED request made in step S392 was created in the animation construction process one frame before (step S395, which will be described later).

ホスト制御回路210は、ステップS392の処理を行うと、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいて、上述したサブデバイス(ボタン)入力判別情報の生成処理(ステップS393)を行い、ステップS394に移る。 After performing the process in step S392, the host control circuit 210 generates the sub-device (button) input determination information generation process (step S393) based on the input state of the sub-device (for example, a brightness adjustment operation by a player or the like). ), and the process moves to step S394.

ホスト制御回路210は、ステップS394において、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいてバックライトの輝度を設定する。バックライトの輝度は、例えば、強・中・弱の3段階設定となっている。 In step S394, the host control circuit 210 sets the brightness of the backlight based on the input state of the subdevice (for example, a brightness adjustment operation by a player or the like). The brightness of the backlight is set, for example, in three levels: high, medium, and low.

ステップS394の処理を行うと、ホスト制御回路210は、パケット受信ループに移り、アニメーション構築処理を行う(ステップS395)。ステップS395のアニメーション構築処理では、LEDリクエストが作成される。この作成されたLEDリクエストは、バッファで待機されたのち、次のフレームのLEDリクエスト制御処理(ステップS392参照)で出力される。 After performing the process in step S394, the host control circuit 210 moves to a packet reception loop and performs animation construction processing (step S395). In the animation construction process of step S395, an LED request is created. The created LED request is put on standby in a buffer and then output in the LED request control process of the next frame (see step S392).

ホスト制御回路210は、ステップS395の処理を、受信したパケットに応じて繰り返し行う。 The host control circuit 210 repeatedly performs the process of step S395 depending on the received packet.

ホスト制御回路210は、パケット受信ループを抜けると、アニメーション更新処理を行い(ステップS396)、その後、バンクフリップ/バンクフリップ終了待ちを行い(ステップS397)、ステップS398に移る。 When the host control circuit 210 exits the packet reception loop, it performs animation update processing (step S396), then waits for bank flip/bank flip completion (step S397), and proceeds to step S398.

ホスト制御回路210は、ステップS398において、表示装置13としての液晶表示装置に表示される演出用識別の変動が終了したか否か、すなわち演出用識別図柄の変動時間が経過したか否か判別する(ステップS398)。演出用識別図柄の変動が終了していれば(ステップS398におけるYES)、ホスト制御回路210は、その時の設定値に応じて盤側LEDおよび枠側LEDの輝度を変更する(ステップS399)。一方、特別図柄の変動が終了していなければ(ステップS398におけるNO)、33.3msec周期のメインループにおけるステップS392~ステップS399の処理を繰り返し行う。なお、ステップS399の処理は、特別図柄の変動が終了したときに代えてまたは加えて、ステップS397のバンクフリップの間に行うようにしても良い。 In step S398, the host control circuit 210 determines whether or not the variation of the performance identification displayed on the liquid crystal display device as the display device 13 has ended, that is, whether the variation time of the performance identification symbol has elapsed. (Step S398). If the variation of the presentation identification symbol has been completed (YES in step S398), the host control circuit 210 changes the brightness of the board side LED and frame side LED according to the set value at that time (step S399). On the other hand, if the variation of the special symbol has not ended (NO in step S398), the processing of steps S392 to S399 in the main loop with a period of 33.3 msec is repeated. Note that the process in step S399 may be performed during the bank flip in step S397, instead of or in addition to when the special symbol variation ends.

このように、第2実施例では、ホスト制御回路210は、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいて、遊技者の目に直接影響を及ぼすバックライトの輝度についてはただちに変更されるように制御するが、盤側LEDおよび枠側LEDの輝度については、バックライトの輝度が変更された後であって且つ演出用識別図柄の変動が終了してから変更されるように制御する。また、演出用識別図柄の変動中に遊技者等による輝度調整操作が行われた場合、盤側LEDおよび枠側LEDの輝度については、LEDリクエスト制御処理によって変更する必要があるが、バックライトについてはただちに変更することができる。そのため、サブデバイスの入力状態にもとづいて、バックライトの輝度についてはただちに変更されるように制御するが、盤側LEDおよび枠側LEDの輝度についてはLEDリクエスト制御処理によって変更することによって、制御負荷を最小限に抑えることが可能となる。すなわち、例えば遊技者等による輝度調整操作が1回行われるだけで、制御負荷を最小限に抑えつつ、バックライトの輝度および盤側LEDおよび枠側LEDの輝度を変更することが可能となる。 As described above, in the second embodiment, the host control circuit 210 controls the brightness of the backlight that directly affects the eyes of the player based on the input state of the sub-device (for example, a brightness adjustment operation by a player or the like). The brightness of the board side LED and frame side LED is controlled to be changed immediately, but the brightness of the board side LED and frame side LED is changed after the brightness of the backlight has been changed and after the fluctuation of the production identification symbol has finished. Control as follows. In addition, if a brightness adjustment operation is performed by a player or the like while the presentation identification symbols are changing, the brightness of the board side LED and frame side LED must be changed by LED request control processing, but regarding the backlight can be changed immediately. Therefore, the brightness of the backlight is controlled to be changed immediately based on the input state of the subdevice, but the brightness of the panel side LED and frame side LED is changed by LED request control processing, which reduces the control load. can be minimized. That is, for example, by performing only one brightness adjustment operation by a player or the like, it is possible to change the brightness of the backlight and the brightness of the board side LEDs and the frame side LEDs while minimizing the control load.

なお、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいてバックライトの輝度が変更されたとき、ホスト制御回路210は、上記変更後の輝度にかかる輝度データを、FIFOのデータ領域にセットする。 Note that when the brightness of the backlight is changed based on the input state of the subdevice (for example, a brightness adjustment operation by a player, etc.), the host control circuit 210 stores the brightness data related to the changed brightness in the FIFO. Set in the data area.

(第3実施例)
例えば遊技者等による輝度調整操作が行われた場合、上述したように、盤側LEDおよび枠側LEDの制御に影響を与える場合がある。本実施形態は、このような場合において、例えば遊技者等による輝度調整操作が行われた場合、バックライトの輝度値を変更するとともに、盤側LEDおよび枠側LEDの演出については限定的に行うようにしたものである。限定的に行うとは、例えば、盤側LEDおよび枠側LEDの演出において発光するLEDの数を限定したり、盤側LEDおよび枠側LEDによって行われる演出の数を限定すること等が相当する。演出の数を限定するとは、例えば、本来、演出1~演出5を行うところ、演出1~3のみ行い、演出4および演出5については省略して行わないようにすること等が相当する。これにより、直接的に輝度値を変更しなくとも、盤側LEDおよび枠側LEDの演出が制限されるため、盤側LEDおよび枠側LEDから遊技者が受ける光の強度が抑制されることとなる。また、バックライト制御の更新タイミングと、盤側LEDおよび枠側LEDの制御の更新タイミングとが異なっていたとしても、処理を容易にすることが可能となる。
(Third example)
For example, when a player or the like performs a brightness adjustment operation, the control of the board-side LEDs and frame-side LEDs may be affected, as described above. In such a case, for example, when a player performs a brightness adjustment operation, the present embodiment changes the brightness value of the backlight and performs limited effects on the board side LEDs and frame side LEDs. This is how it was done. Performing in a limited manner means, for example, limiting the number of LEDs that emit light in the effects of the board-side LEDs and frame-side LEDs, or limiting the number of effects performed by the board-side LEDs and frame-side LEDs. . Limiting the number of performances corresponds to, for example, performing performances 1 to 3 only, and omitting performances 4 and 5 so that they are not performed, whereas performances 1 to 5 would normally be performed. As a result, the effects of the board-side LEDs and frame-side LEDs are restricted without directly changing the brightness value, so the intensity of light received by the player from the board-side LEDs and frame-side LEDs is suppressed. Become. Further, even if the update timing of the backlight control is different from the update timing of the control of the board side LED and the frame side LED, it is possible to simplify the process.

ホスト制御回路210は、上述したとおり、図46のタイマ割り込み処理において、役物モータ制御(ステップS371)、入力状態判定処理(ステップS372)、およびバックライト制御処理(ステップS373)を、この順で行う。 As described above, in the timer interrupt process of FIG. 46, the host control circuit 210 performs accessory motor control (step S371), input state determination process (step S372), and backlight control process (step S373) in this order. conduct.

図49に示されるように、ホスト制御回路210は、初期化処理(ステップS401)を行ったのち、メインループに移り、LEDリクエスト制御処理を行う(ステップS402)。ステップS402で行われるLEDリクエストは、1フレーム前のアニメーション構築処理(後述するステップS407)において作成されたものである。 As shown in FIG. 49, after performing initialization processing (step S401), the host control circuit 210 moves to the main loop and performs LED request control processing (step S402). The LED request made in step S402 was created in the animation construction process one frame before (step S407, which will be described later).

ホスト制御回路210は、ステップS402の処理を行うと、サブデバイスの入力状態にもとづいて、上述したサブデバイス(ボタン)入力判別情報の生成処理(ステップS403)を行い、ステップS404に移る。 After performing the process in step S402, the host control circuit 210 performs the above-described process for generating sub-device (button) input discrimination information (step S403) based on the input state of the sub-device, and then proceeds to step S404.

ホスト制御回路210は、ステップS404において、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいてバックライトの輝度を設定する。バックライトの輝度は、例えば、強・中・弱の3段階設定となっている。 In step S404, the host control circuit 210 sets the brightness of the backlight based on the input state of the subdevice (for example, a brightness adjustment operation by a player or the like). The brightness of the backlight is set, for example, in three levels: high, medium, and low.

ステップS404の処理を行うと、ホスト制御回路210は、輝度の設定変更があったか否かを判別する(ステップS405)。輝度の設定変更があれば(ステップS405におけるYES)、ホスト制御回路210は、その時に設定時に応じて盤側LEDおよび枠側LEDの輝度を限定し(ステップS406)、パケット受信ループに移る。一方、輝度値の設定変更がなければ(ステップS405におけるNO)、ホスト制御回路210は、ステップS406の処理を行わずにパケット受信ループに移る。 After performing the process in step S404, the host control circuit 210 determines whether or not the brightness setting has been changed (step S405). If there is a change in brightness setting (YES in step S405), the host control circuit 210 limits the brightness of the board side LED and frame side LED according to the setting at that time (step S406), and moves to the packet reception loop. On the other hand, if there is no change in the brightness value setting (NO in step S405), the host control circuit 210 moves to the packet reception loop without performing the process in step S406.

パケット受信ループに移ると、ホスト制御回路210は、アニメーション構築処理を行う(ステップS407)。ステップS407のアニメーション構築処理では、LEDリクエストが作成される。この作成されたLEDリクエストは、バッファで待機されたのち、次のフレームのLEDリクエスト制御処理(ステップS402参照)で出力される。 Moving to the packet reception loop, the host control circuit 210 performs animation construction processing (step S407). In the animation construction process of step S407, an LED request is created. This created LED request is put on standby in a buffer and then output in the LED request control process of the next frame (see step S402).

ホスト制御回路210は、ステップS407の処理を、受信したパケットに応じて繰り返し行う。 The host control circuit 210 repeatedly performs the process of step S407 depending on the received packet.

ホスト制御回路210は、パケット受信ループを抜けると、アニメーション更新処理を行い(ステップS408)、その後、バンクフリップ/バンクフリップ終了待ちを行う(ステップS409)。 When the host control circuit 210 exits the packet reception loop, it performs animation update processing (step S408), and then waits for bank flip/bank flip completion (step S409).

ホスト制御回路210は、33.3msec周期のメインループにおけるステップS402~ステップS409の処理を繰り返し行う。 The host control circuit 210 repeatedly performs steps S402 to S409 in the main loop with a period of 33.3 msec.

なお、上述したバックライトおよび各種LEDの輝度調整(第1実施例~第3実施例)について、本実施形態のバックライト制御処理は、上述したとおり、SPI非同期データライト(SPI+DMA)の機能を用いて例えばSPIのシリアル出力端子から連続して絶え間なくPWM相当の信号が出力される。これに対し、盤側LEDや枠側LEDについては、例えば図47のステップS382に示されるように、メインループの1フレーム前に作成されたLEDリクエストにもとづいてLEDが制御される。そのため、バックライトおよび各種LEDの輝度調整が行われたとしても、バックライトの輝度が変更されるタイミングと、盤側LEDや枠側LEDの輝度が変更されるタイミングとは異なる。 Regarding the brightness adjustment of the backlight and various LEDs described above (first to third embodiments), the backlight control process of this embodiment uses the SPI asynchronous data write (SPI+DMA) function as described above. For example, a signal equivalent to PWM is continuously output from the SPI serial output terminal. On the other hand, as for the panel side LEDs and the frame side LEDs, as shown in step S382 in FIG. 47, for example, the LEDs are controlled based on the LED request created one frame before the main loop. Therefore, even if the brightness of the backlight and various LEDs is adjusted, the timing at which the brightness of the backlight is changed is different from the timing at which the brightness of the board-side LEDs and frame-side LEDs is changed.

[RTC取得処理]
次に、RTC取得処理について、図50を参照して説明する。上述したとおり、RTC取得処理は、各種初期化処理(図36のステップS201参照)内およびメインループ内(図36のステップS201参照)の両方で行われる。なお、図50は、RTC取得処理の一例を示すフローチャートである。
[RTC acquisition processing]
Next, the RTC acquisition process will be explained with reference to FIG. 50. As described above, the RTC acquisition process is performed both within various initialization processes (see step S201 in FIG. 36) and within the main loop (see step S201 in FIG. 36). Note that FIG. 50 is a flowchart illustrating an example of RTC acquisition processing.

例えば、RTCとの通信を行うことができなかったり、RTC自体に異常が発生しているとき等、RTC異常により正確な時刻を取得できない場合、時刻が更新されずに前回時刻のままとなる。そのため、RTC時刻にもとづいてRTC演出(例えば、クリスマスの時期にクリスマスに関連する演出等)を実行する場合、RTC異常が発生すると、RTC演出を実行することができなくなってしまうおそれがある。さらには、RTC以上が発生するとRTC時刻が更新されないため、RTC演出が実行されたままであったり、予期しないときにRTC演出が実行されるといったことが発生するおそれがある。 For example, if accurate time cannot be obtained due to an abnormality in the RTC, such as when communication with the RTC cannot be performed or an abnormality has occurred in the RTC itself, the time is not updated and remains the same as the previous time. Therefore, when executing an RTC effect (for example, a Christmas-related effect during the Christmas season) based on the RTC time, if an RTC abnormality occurs, there is a risk that the RTC effect cannot be executed. Furthermore, since the RTC time is not updated when the RTC or more occurs, there is a risk that the RTC effect may continue to be executed or the RTC effect may be executed at an unexpected time.

そこで、本実施形態のRTC取得処理では、RTC異常である場合、すなわち前回のRTC時刻と現在のRTC時刻とが異なる場合に、現在の時刻にもとづいてRTC演出を実行するようにしている。なお、RTCには二次電池が設けられており、ホスト制御回路210の電源が切断された状態でも時刻を管理することが可能となっている。また、ホスト制御回路210は、RTCから時刻を取得し、エラー発生時刻などの管理を行っている。 Therefore, in the RTC acquisition process of this embodiment, when there is an RTC abnormality, that is, when the previous RTC time and the current RTC time are different, the RTC effect is executed based on the current time. Note that the RTC is provided with a secondary battery, so that it is possible to manage the time even when the host control circuit 210 is powered off. Further, the host control circuit 210 acquires time from the RTC and manages the error occurrence time and the like.

図50に示されるように、RTC取得処理において、ホスト制御回路210は、先ず、RTC時刻を取得し(ステップS412)、その後、ステップS413に移る。 As shown in FIG. 50, in the RTC acquisition process, the host control circuit 210 first acquires the RTC time (step S412), and then moves to step S413.

ホスト制御回路210は、ステップS413において、前回時刻の更新を行う。この前回時刻の更新では、後述するステップS416で更新された現在時刻を前回時刻として更新する。その後、ホスト制御回路210は、RTCが異常であるか否かを判別する(ステップS414)。RTCが異常であれば(ステップS414におけるYES)、現在時刻を維持し(ステップS415)、ステップS417に移る。一方、RTCが異常でなければ(ステップS414におけるNO)、現在時刻の更新を行い(ステップS416)、ステップS417に移る。 The host control circuit 210 updates the previous time in step S413. In this update of the previous time, the current time updated in step S416, which will be described later, is updated as the previous time. After that, the host control circuit 210 determines whether or not the RTC is abnormal (step S414). If the RTC is abnormal (YES in step S414), the current time is maintained (step S415), and the process moves to step S417. On the other hand, if the RTC is not abnormal (NO in step S414), the current time is updated (step S416), and the process moves to step S417.

なお、本実施形態のRTC取得処理では、前回時刻を更新(ステップS413)した後にRTCが異常であるか否かを判別している(ステップS414)が、これに代えて、前回時刻を更新する前にRTCが異常であるか否かを判別し、RTCが異常でなければ前回時刻を更新して現在時刻が維持されないように制御しても良い。 Note that in the RTC acquisition process of this embodiment, after updating the previous time (step S413), it is determined whether the RTC is abnormal (step S414), but instead of this, the previous time is updated. Control may be performed such that it is determined whether the RTC is abnormal or not, and if the RTC is not abnormal, the previous time is updated and the current time is not maintained.

ホスト制御回路210は、ステップS417において、現在時刻が指定時刻(例えば、RTC演出を実行する時刻)であるか否かを判別する。現在時刻が指定時刻であれば(ステップS417におけるYES)、ステップS418に移り、現在時刻が指定時刻でなければ(ステップS417におけるNO)、ステップS420に移る。 In step S417, the host control circuit 210 determines whether the current time is a designated time (for example, the time at which the RTC effect is executed). If the current time is the specified time (YES in step S417), the process moves to step S418, and if the current time is not the specified time (NO in step S417), the process moves to step S420.

ホスト制御回路210は、ステップS418において、前回時刻と現在時刻とが不一致であるか否かを判別する。RTC異常である場合、前回時刻と現在時刻とが不一致(ステップS418におけるYES)となる。前回時刻と現在時刻とが不一致であれば(ステップS418におけるYES)、RTC演出実行フラグを1にセットする(ステップS419)。すなわち、RTC異常である場合には、現在時刻が指定時刻となったときにRTC演出を実行することとなる。そして、ステップS419の処理を行うと、ホスト制御回路210は、RTC取得処理を終了する。一方、前回時刻と現在時刻とが不一致でなければ(ステップS418におけるNO)、ステップS420に移る。 In step S418, the host control circuit 210 determines whether the previous time and the current time do not match. If the RTC is abnormal, the previous time and current time do not match (YES in step S418). If the previous time and current time do not match (YES in step S418), the RTC performance execution flag is set to 1 (step S419). That is, if there is an RTC abnormality, the RTC effect will be executed when the current time reaches the specified time. After performing the process of step S419, the host control circuit 210 ends the RTC acquisition process. On the other hand, if the previous time and the current time do not match (NO in step S418), the process moves to step S420.

ホスト制御回路210は、ステップS420において、RTC演出実行フラグを0にセットする。そして、ステップS420の処理を行うと、ホスト制御回路210は、RTC取得処理を終了する。 The host control circuit 210 sets the RTC effect execution flag to 0 in step S420. After performing the process of step S420, the host control circuit 210 ends the RTC acquisition process.

このように、本実施形態では、RTC異常であったとしても、現在時刻が指定時刻となったときにRTC演出を実行することで、RTC演出が実行されないといった事態を回避することが可能となる。 In this way, in this embodiment, even if there is an RTC abnormality, by executing the RTC effect when the current time reaches the specified time, it is possible to avoid a situation where the RTC effect is not executed. .

[コンポジション再生制御]
次に、コンポジション再生制御について、図51および図52を参照して説明する。
[Composition playback control]
Next, composition playback control will be explained with reference to FIGS. 51 and 52.

コンポジションは、例えば表示装置13として用いられる液晶表示装置に表示される画像(ムービー)を構成するための素材データを組み合わせたシーンデータであり、一般的には複数のレイヤーから成る。レイヤーには、アニメーションやベクトルグラフィックス、静止画、ライトなどが含まれる。 A composition is scene data that is a combination of material data for configuring an image (movie) displayed on a liquid crystal display device used as the display device 13, for example, and generally consists of a plurality of layers. Layers include animations, vector graphics, still images, lights, and more.

図51は、表示制御回路230により実行されるアニメーション制御メイン処理の一例を示すフローチャートである。図51に示されるように、表示制御回路230は、先ず、コンポジション再生情報をクリアする(ステップS431)。そして、表示制御回路230は、コンポジション再生制御処理を実行する(ステップS432)。このコンポジション再生制御処理については後述する。その後、表示制御回路230は、最上位直接描画関数を実行し(ステップS433)、アニメーション制御メイン処理を終了する。 FIG. 51 is a flowchart illustrating an example of animation control main processing executed by the display control circuit 230. As shown in FIG. 51, the display control circuit 230 first clears the composition reproduction information (step S431). The display control circuit 230 then executes composition playback control processing (step S432). This composition playback control process will be described later. Thereafter, the display control circuit 230 executes the top-level direct drawing function (step S433), and ends the animation control main processing.

図52は、表示制御回路230により実行されるコンポジション再生制御処理の一例を示すフローチャートである。図52に示されるように、表示制御回路230は、先ず、判定したプライオリティ数がプライオリティ数の上限未満(または上限以下)であるか否かを判別する(ステップS441)。判定したプライオリティ数がプライオリティ数の上限未満(または上限以下)であれば(ステップS441におけるYES)、ステップS442に移る。プライオリティ数は同時に再生するコンポジションのレイヤーの数であり、プライオリティ数の上限は再生されるコンポジションにもとづいて予め決められている。したがって、ホスト制御回路210による処理が正常である限り、判定したプライオリティ数がプライオリティ数の上限を超えることはない。よって、表示制御回路230は、判定したプライオリティ数がプライオリティ数の上限を超える場合(ステップS441におけるNO)には、コンポジション再生制御処理を終了する。 FIG. 52 is a flowchart illustrating an example of a composition playback control process executed by the display control circuit 230. As shown in FIG. 52, the display control circuit 230 first determines whether the determined number of priorities is less than the upper limit (or less than the upper limit) of the number of priorities (step S441). If the determined number of priorities is less than the upper limit (or less than the upper limit) of the number of priorities (YES in step S441), the process moves to step S442. The number of priorities is the number of layers of a composition to be played simultaneously, and the upper limit of the number of priorities is predetermined based on the composition to be played. Therefore, as long as the processing by the host control circuit 210 is normal, the determined number of priorities will not exceed the upper limit of the number of priorities. Therefore, if the determined number of priorities exceeds the upper limit of the number of priorities (NO in step S441), the display control circuit 230 ends the composition playback control process.

表示制御回路230は、ステップS442において、判定したディスプレイ数が使用可能なディスプレイ数未満(または以下)であるか否か、すなわち、判定したディスプレイ数がシステム上使用可能な(例えば搭載された)ディスプレイ数未満(または以下)であるか否かを判別する(ステップS442)。判定したディスプレイ数が使用可能なディスプレイ数未満(または以下)であれば(ステップS442におけるYES)、ステップS443に移る。 In step S442, the display control circuit 230 determines whether the determined number of displays is less than (or less than) the number of usable displays, that is, the determined number of displays is the number of usable (for example, installed) displays on the system. It is determined whether the number is less than (or less than) the number (step S442). If the determined number of displays is less than (or less than) the number of usable displays (YES in step S442), the process moves to step S443.

表示制御回路230は、ステップS443において、使用したディスプレイ番号が0でないか否か、すなわち、使用可能なディスプレイ番号の存在有無を判別する。使用したディスプレイ番号が0でなければ(ステップS443におけるYES)、すなわち、使用可能なディスプレイ番号が存在していれば、表示制御回路230は、ステップS444に移る。一方、使用したディスプレイ番号が0であれば(ステップS443におけるNO)、すなわち、使用可能なディスプレイ番号が存在していなければ、表示制御回路230は、ステップS459に移る。 In step S443, the display control circuit 230 determines whether the used display number is not 0, that is, whether there is a usable display number. If the used display number is not 0 (YES in step S443), that is, if there is a usable display number, the display control circuit 230 moves to step S444. On the other hand, if the used display number is 0 (NO in step S443), that is, if there is no usable display number, the display control circuit 230 moves to step S459.

ところで、本実施形態のパチンコ遊技機1では、コンポジションが登録されるフレームバッファとして、2つのフレームバッファを備えている。これら2つのフレームバッファは、バンクフリップにより、一方のフレームバッファの機能を描画機能から表示機能に切り替えるとともに、他方のフレームバッファの機能を表示機能から描画機能に切り替えて使用される。以下、この明細書において、表示機能を有するフレームバッファを単に「フレームバッファ」と称し、描画機能を有するフレームバッファを「描画結果出力先バッファ」と称する。 By the way, the pachinko gaming machine 1 of this embodiment includes two frame buffers as frame buffers in which compositions are registered. These two frame buffers are used by switching the function of one frame buffer from a drawing function to a display function and switching the function of the other frame buffer from a display function to a drawing function by a bank flip. Hereinafter, in this specification, a frame buffer having a display function will be simply referred to as a "frame buffer", and a frame buffer having a drawing function will be referred to as a "rendering result output destination buffer".

表示制御回路230は、ステップS444において、描画結果出力先バッファにコンポジションが登録されているか否かを判別する。なお、このステップS444の判別処理では、コンポジションが全部登録されているか否か(すなわち、未登録のものがないか)を判別している。描画結果出力先バッファにコンポジションが全部登録されていれば(ステップS444におけるYES)、表示制御回路230は、描画ターゲットを設定する(ステップS445)。描画ターゲットを設定とは、描画を行う先のディスプレイを設定する処理である。描画結果出力先バッファにコンポジションが登録されていなければ(ステップS444におけるNO)、すなわち未登録のコンポジションがあれば、表示制御回路230は、ステップS450に移る。 In step S444, the display control circuit 230 determines whether a composition is registered in the drawing result output destination buffer. In the determination process of step S444, it is determined whether all compositions are registered (that is, whether there are any unregistered compositions). If all compositions are registered in the drawing result output destination buffer (YES in step S444), the display control circuit 230 sets a drawing target (step S445). Setting a drawing target is a process of setting a display to which drawing is to be performed. If no composition is registered in the drawing result output destination buffer (NO in step S444), that is, if there is an unregistered composition, the display control circuit 230 moves to step S450.

表示制御回路230は、ステップS446において、描画結果出力先バッファをフレームバッファに設定する。すなわち、このステップS446の処理は、バンクフリップにより、描画結果出力先バッファがフレームバッファに切り替えられる処理である。このとき、フレームバッファから切り替えられた描画結果出力先バッファに登録されているコンポジションはクリアされる。その後、表示制御回路230は、ステップS446のバンクフリップで描画出力先バッファから切り替えられたフレームバッファに登録されているコンポジションにポーズフラグがあるか否かを判別する(ステップS447)。ポーズフラグは画像を一時停止させるデバッグ機能のフラグであり、このポーズフラグがある場合(ステップS447におけるYES)、表示制御回路230は、ステップS446のバンクフリップでフレームバッファから切り替えられた描画出力先バッファに、コンポジション再生情報を登録する(ステップS448)とともにコンポジションの再生を行う(ステップS449)。一方、ポーズフラグがなければ(ステップS447におけるNO)、ステップS459に移る。なお、コンポジションの再生情報とは、例えば、フレームバッファのサイズ、コンポジションのサイズ、再生される画像の4頂点の座標、コンポジション登録情報、再生するループコンポジション、コンポジション長さ、開始フレーム設定、ループ再生フラグ等である。また、コンポジションの再生情報の登録とは、コンポジションの再生情報を集めることであり、コンポジション再生とは、集めたコンポジションの再生情報を登録することである。コンポジションの再生情報が登録されるとき、前の再生情報はクリアされる。 In step S446, the display control circuit 230 sets the drawing result output destination buffer to the frame buffer. That is, the process of step S446 is a process in which the drawing result output destination buffer is switched to the frame buffer by bank flip. At this time, the composition registered in the drawing result output destination buffer switched from the frame buffer is cleared. Thereafter, the display control circuit 230 determines whether or not there is a pause flag in the composition registered in the frame buffer switched from the rendering output destination buffer by the bank flip in step S446 (step S447). The pause flag is a flag for a debug function that temporarily stops the image, and if this pause flag exists (YES in step S447), the display control circuit 230 uses the drawing output destination buffer that was switched from the frame buffer by the bank flip in step S446. The composition playback information is registered (step S448) and the composition is played back (step S449). On the other hand, if there is no pause flag (NO in step S447), the process moves to step S459. The composition playback information includes, for example, the size of the frame buffer, the size of the composition, the coordinates of the four vertices of the image to be played, composition registration information, the loop composition to be played, the composition length, and the start frame setting. , loop playback flag, etc. Furthermore, registration of reproduction information of a composition means collecting reproduction information of a composition, and reproduction of a composition means registering reproduction information of a collected composition. When playback information for a composition is registered, previous playback information is cleared.

表示制御回路230は、ステップS450において、描画結果出力先バッファに再生したフレーム数が上限以上であるか否か(すなわち、再生したフレーム数が、コンポジションが持つフレーム数を超えたか否か)を判別する。表示制御回路230は、描画結果出力先バッファに再生したフレーム数が上限以上でなければ(ステップS450におけるNO)、ステップS457に移り、描画結果出力先バッファに、コンポジション再生情報を登録する(ステップS457)とともにコンポジションの再生を行う(ステップS458)。 In step S450, the display control circuit 230 determines whether the number of frames reproduced in the rendering result output destination buffer is greater than or equal to the upper limit (that is, whether the number of reproduced frames exceeds the number of frames held by the composition). Discern. If the number of frames reproduced in the drawing result output destination buffer is not equal to or greater than the upper limit (NO in step S450), the display control circuit 230 moves to step S457, and registers composition playback information in the drawing result output destination buffer (step S457) and the composition is played back (step S458).

表示制御回路230は、ステップS450において、描画結果出力先バッファに再生したフレーム数が上限以上であると判別すると(ステップS450におけるYES)、ステップS451に移る。 If the display control circuit 230 determines in step S450 that the number of frames reproduced in the drawing result output destination buffer is greater than or equal to the upper limit (YES in step S450), the process moves to step S451.

表示制御回路230は、ステップS451において、フレームバッファに登録されているコンポジションの再生モードがループ再生であるか否かを判別する。フレームバッファに登録されているコンポジションの再生モードがループ再生であれば(ステップS451におけるYES)、表示制御回路230は、ループ再生時に最初から再生を行い(ステップS452)、その後、ステップS457に移る。フレームバッファに登録されているコンポジションの再生モードがループ再生でなければ(ステップS451におけるNO)、表示制御回路230は、ステップS453に移る。 In step S451, the display control circuit 230 determines whether the playback mode of the composition registered in the frame buffer is loop playback. If the playback mode of the composition registered in the frame buffer is loop playback (YES in step S451), the display control circuit 230 performs playback from the beginning during loop playback (step S452), and then moves to step S457. . If the playback mode of the composition registered in the frame buffer is not loop playback (NO in step S451), the display control circuit 230 moves to step S453.

表示制御回路230は、ステップS453において、フレームバッファに登録されているコンポジションの再生モードがフレーム継続表示であるか否かを判別する。フレームバッファに登録されているコンポジションの再生モードがフレーム継続表示であれば(ステップS453におけるYES)、表示制御回路230は、フレーム継続表示時に最終フレームを再生し(ステップS454)、その後、ステップS457に移る。フレームバッファに登録されているコンポジションの再生モードがフレーム継続表示でなければ(ステップS453におけるNO)、表示制御回路230は、ステップS455に移る。 In step S453, the display control circuit 230 determines whether the playback mode of the composition registered in the frame buffer is continuous frame display. If the playback mode of the composition registered in the frame buffer is frame continuous display (YES in step S453), the display control circuit 230 plays the last frame during frame continuous display (step S454), and then in step S457 Move to. If the playback mode of the composition registered in the frame buffer is not frame continuous display (NO in step S453), the display control circuit 230 moves to step S455.

表示制御回路230は、ステップS455において、フレームバッファに登録されているコンポジションの再生モードがショット再生であるか否かを判別する。再生モードがショット再生であれば(ステップS455におけるYES)、表示制御回路230は、ショット再生時にコンポジションをクリアし(ステップS456)、その後、ステップS459に移る。フレームバッファに登録されているコンポジションの再生モードがショット再生でなければ(ステップS455におけるNO)、表示制御回路230は、ステップS457に移る。 In step S455, the display control circuit 230 determines whether the playback mode of the composition registered in the frame buffer is shot playback. If the playback mode is shot playback (YES in step S455), the display control circuit 230 clears the composition during shot playback (step S456), and then moves to step S459. If the playback mode of the composition registered in the frame buffer is not shot playback (NO in step S455), the display control circuit 230 moves to step S457.

なお、ステップS457のコンポジション再生情報登録は、原則として、描画結果出力先バッファにコンポジションが登録されていないとき(ステップS444においてNOと判別された場合)に行われる処理である。ただし、表示制御回路230は、上述したとおり、ステップS446のバンクフリップで描画出力先バッファから切り替えられたフレームバッファにポーズフラグがある場合にも(ステップS447におけるYES)、ステップS446のバンクフリップでフレームバッファから切り替えられた描画出力先バッファに、コンポジション再生情報を登録する(ステップS448)とともにコンポジションの再生を行う(ステップS449)。このように、ステップS446のバンクフリップで描画出力先バッファから切り替えられたフレームバッファにポーズフラグがある場合には(ステップS447におけるYES)、ただちに描画出力先バッファにコンポジション再生情報が登録される(ステップS448)とともにコンポジションの再生が行われる(ステップS449)ので、迅速な処理を行うことが可能となる。 Note that the composition playback information registration in step S457 is, in principle, a process performed when no composition is registered in the rendering result output destination buffer (if determined NO in step S444). However, as described above, even if there is a pause flag in the frame buffer switched from the drawing output destination buffer by the bank flip in step S446 (YES in step S447), the display control circuit 230 controls the frame buffer in the bank flip in step S446. Composition playback information is registered in the drawing output destination buffer that has been switched from the buffer (step S448), and the composition is played back (step S449). In this way, if the frame buffer switched from the drawing output destination buffer by the bank flip in step S446 has a pause flag (YES in step S447), composition playback information is immediately registered in the drawing output destination buffer ( Since the composition is played back (step S449) at the same time as step S448), it becomes possible to perform quick processing.

表示制御回路230は、ステップS459において、判定したディスプレイ数に1を加算し、ステップS442に戻る。 In step S459, the display control circuit 230 adds 1 to the determined number of displays, and returns to step S442.

なお、表示制御回路230は、ステップS442において、判定したディスプレイ数が使用可能なディスプレイ数の上限を超えると判別した場合(ステップS442におけるNO)、直接描画するデータがあれば直接描画関数を実行する(ステップS460)。その後、表示制御回路230は、判定したプライオリティ数に1を加算し(ステップS461)、ステップS441に戻る。 Note that if it is determined in step S442 that the determined number of displays exceeds the upper limit of the number of usable displays (NO in step S442), the display control circuit 230 executes a direct drawing function if there is data to be directly drawn. (Step S460). Thereafter, the display control circuit 230 adds 1 to the determined priority number (step S461), and returns to step S441.

このように、本実施形態のコンポジション再生制御では、描画出力先バッファにコンポジションが登録されている状態では、原則として新たなコンポジションの再生情報を登録しない。ただし、特定条件が成立しているとき(ステップS447においてYESと判別されたとき、すなわち描画出力先バッファに登録されているコンポジションにポーズフラグがあるとき)に限り、コンポジションが登録されていないときの処理(コンポジション再生情報登録)を行うことが可能となる。つまり、描画出力先バッファにコンポジションが登録されている状態において、再度、任意のタイミングでコンポジションの登録を行うことが可能であるため、再度(新たに)登録されたコンポジションの内容によるが、演出の上書きや、演出のスキップ、演出の停止を行うことが可能となる。 In this way, in the composition playback control of this embodiment, playback information for a new composition is not registered in principle when a composition is registered in the rendering output destination buffer. However, only when a specific condition is met (YES in step S447, that is, when the composition registered in the drawing output destination buffer has a pose flag), no composition is registered. It becomes possible to perform time processing (composition playback information registration). In other words, while a composition is registered in the drawing output destination buffer, it is possible to register the composition again at any time, so depending on the contents of the re-(newly) registered composition, , it becomes possible to overwrite the performance, skip the performance, and stop the performance.

また、ステップS441の処理(判定したプライオリティ数がプライオリティ数の上限未満(または上限以下)であるか否かを判別する処理(判定したディスプレイ数が使用可能なディスプレイ数未満(または以下)であるか否かを判別する処理)がステップS442の処理よりも上位の処理である。そのため、ステップS459の処理からステップS442に戻って処理を行うことで、ステップS441で判定したプライオリティ数を複数のディスプレイに対して共通化することができ、処理負荷の軽減を図ることが可能となる。 Further, the process of step S441 (process of determining whether the determined number of priorities is less than the upper limit (or lower than the upper limit) of the number of priorities (process of determining whether the determined number of displays is less than (or less than) the number of usable displays) The processing for determining whether or not the However, it is possible to share the information and reduce the processing load.

[サウンドアンプチェック処理]
次に、図37に示されるサウンドアンプチェック処理について、図53~図55を参照して説明する。このサウンドアンプチェック処理では、デジタルオーディオパワーアンプ262(以下、「サウンドアンプ」と称する)が異常状態でないかどうか(例えば、過電流異常、高温異常、音声信号が変化しないDC検出異常等)の判定や、サウンドアンプの設定情報の確認等が行われる。図53は、サウンドアンプチェック処理の一例を示すフローチャートである。図54は、通常用アンプチェック処理の一例を示すフローチャートである。図55は、重低音用アンプチェック処理の一例を示すフローチャートである。
[Sound amplifier check process]
Next, the sound amplifier check process shown in FIG. 37 will be explained with reference to FIGS. 53 to 55. In this sound amplifier check process, it is determined whether the digital audio power amplifier 262 (hereinafter referred to as "sound amplifier") is in an abnormal state (for example, overcurrent abnormality, high temperature abnormality, DC detection abnormality where the audio signal does not change, etc.) and confirmation of sound amplifier setting information. FIG. 53 is a flowchart showing an example of sound amplifier check processing. FIG. 54 is a flowchart showing an example of normal amplifier check processing. FIG. 55 is a flowchart illustrating an example of deep bass amplifier check processing.

本実施形態のパチンコ遊技機1では、サウンドアンプとして、通常の音声データを増幅する通常用アンプと、重低音の音声データを増幅する重低音用アンプとを備えている。 The pachinko game machine 1 of this embodiment includes, as a sound amplifier, a normal amplifier that amplifies normal audio data and a deep bass amplifier that amplifies deep bass audio data.

図53に示されるように、ホスト制御回路210は、通常用アンプチェック処理(ステップS471)と、重低音用アンプチェック処理(ステップS472)とを行う。 As shown in FIG. 53, the host control circuit 210 performs a normal amplifier check process (step S471) and a heavy bass amplifier check process (step S472).

図54に示されるように、通常用アンプチェック処理では、ホスト制御回路210は、先ず、バイナリファイルから設定が行われたか否かを判別する(ステップS481)。初期化時にバイナリファイルがあれば、バイナリファイルから設定が行われる。なお、初期化時の処理は、電源投入時のみならず、アンプチェックで問題が発見されて再設定する際にも実行される。また、本実施形態では、バイナリファイルから設定が行われるようにしたが、これに限られず、バイナリファイルのように読み出した設定と異なる記憶領域であれば良い。 As shown in FIG. 54, in the normal amplifier check process, the host control circuit 210 first determines whether settings have been made from the binary file (step S481). If a binary file exists at initialization, settings are performed from the binary file. Note that the initialization process is executed not only when the power is turned on, but also when a problem is discovered during an amplifier check and the settings are made again. Further, in this embodiment, the settings are performed from the binary file, but the invention is not limited to this, and any storage area that is different from the read settings, such as a binary file, may be used.

ホスト制御回路210は、バイナリファイルから設定が行われたと判別すると(ステップS481におけるYES)、チェックするレジスタ値の基準となるレジスタが正常であるか否かの判定処理を行い(ステップS482)、その後、ステップS483に移る。ステップS482の判定処理では、番地順にレジスタの値をチェックしていくので、チェックを開始するレジスタの値が存在するか否か、またその値が正常であるか否かを判定する。 When the host control circuit 210 determines that the settings have been made from the binary file (YES in step S481), it performs a process of determining whether or not the register that is the reference for the register value to be checked is normal (step S482). , the process moves to step S483. In the determination process of step S482, the values of the registers are checked in address order, so it is determined whether the value of the register to start checking exists and whether the value is normal.

ホスト制御回路210は、ステップS483において、バイナリファイルからの受信データの並び替え処理を行う。その後、ホスト制御回路210は、レジスタのRAMの値と受信データとを比較し(ステップS484)、通常用アンプの値が正常であるか否かの判定処理を行う(ステップS485)。ホスト制御回路210は、ステップS485の判定処理を行うと、通常用アンプチェック処理を終了する。 In step S483, the host control circuit 210 performs a process of sorting the received data from the binary file. After that, the host control circuit 210 compares the value in the RAM of the register with the received data (step S484), and performs a process of determining whether the value of the normal amplifier is normal (step S485). After performing the determination process in step S485, the host control circuit 210 ends the normal amplifier check process.

一方、ステップS481においてバイナリファイルから設定が行われていなければ(ステップS481におけるNO)、ホスト制御回路210は、デフォルト値と設定値とを比較する処理(ステップS486)を行い、通常用アンプチェック処理を終了する。通常用アンプチェック処理を終了すると、ホスト制御回路210は、重低音用アンプチェック処理を行う。 On the other hand, if the settings have not been made from the binary file in step S481 (NO in step S481), the host control circuit 210 performs processing to compare the default value and the set value (step S486), and performs normal amplifier check processing. end. After completing the normal amplifier check process, the host control circuit 210 performs a heavy bass amplifier check process.

図55に示されるように、重低音用アンプチェック処理では、ホスト制御回路210は、先ず、バイナリファイルから設定が行われたか否かを判別する(ステップS491)。 As shown in FIG. 55, in the heavy bass amplifier check process, the host control circuit 210 first determines whether settings have been made from a binary file (step S491).

ホスト制御回路210は、バイナリファイルから設定が行われたと判別すると(ステップS491におけるYES)、チェックするレジスタが正常であるか否かを判定する処理を行い(ステップS492)、その後、ステップS493に移る。 When the host control circuit 210 determines that the settings have been made from the binary file (YES in step S491), it performs processing to determine whether the register to be checked is normal (step S492), and then moves to step S493. .

ホスト制御回路210は、ステップS493において、ハード不具合により値が読めない場合を考慮し、レジスタ0x17-0x25を適当な値(バイナリファイル情報)でクリアする。 In step S493, the host control circuit 210 clears registers 0x17-0x25 with appropriate values (binary file information) in consideration of the case where the values cannot be read due to a hardware failure.

ホスト制御回路210は、ステップS494において、バイナリファイルからの受信データの並び替え処理を行う。その後、ホスト制御回路210は、レジスタのRAMの値と受信データとを比較し(ステップS495)、RAMアドレスの更新処理を行う(ステップS496)。ホスト制御回路210は、ステップS496の更新処理を行うと、重低音用アンプチェック処理を終了する。 In step S494, the host control circuit 210 performs a process of sorting the received data from the binary file. Thereafter, the host control circuit 210 compares the RAM value of the register with the received data (step S495), and performs RAM address updating processing (step S496). After performing the update process in step S496, the host control circuit 210 ends the deep bass amplifier check process.

一方、ステップS491においてバイナリファイルから設定が行われていなければ(ステップS491におけるNO)、ホスト制御回路210は、デフォルト値と設定値とを比較する処理(ステップS497)を行い、重低音用アンプチェック処理を終了する。 On the other hand, if the settings have not been made from the binary file in step S491 (NO in step S491), the host control circuit 210 performs a process of comparing the default value and the set value (step S497), and checks the deep bass amplifier. Finish the process.

このように本実施形態では、ホスト制御回路210は、1msecの割り込み処理において、サウンドアンプチェック処理を行うようにしている。ところで、このようなサウンドアンプチェック処理は、メインループで行うことも可能である。しかし、サウンドアンプチェック処理をメインループで行う場合、サウンドアンプチェック処理に時間を要すると他の処理を圧迫するおそれがある。そこで、本実施形態のように割り込み処理においてサウンドアンプチェック処理を行うことで、メインループにおける他の処理を圧迫することなくサウンドアンプチェック処理を行うことが可能となる。 As described above, in this embodiment, the host control circuit 210 performs the sound amplifier check process in the 1 msec interrupt process. By the way, such sound amplifier check processing can also be performed in the main loop. However, when the sound amplifier check process is performed in the main loop, the time required for the sound amplifier check process may overwhelm other processes. Therefore, by performing the sound amplifier check process in the interrupt process as in this embodiment, it becomes possible to perform the sound amplifier check process without burdening other processes in the main loop.

また、タイマ割り込み処理(図37参照)に示されるサウンドアンプチェック処理は、例えば図56に示されるように、1msecの割り込み処理において、通常用アンプ/重低音用アンプ(一括)チェック処理(ステップS497)を行うようにしても良い。この通常用アンプ/重低音用アンプ(一括)チェック処理(ステップS497)は、通常用アンプチェック処理(図54参照)および重低音用アンプチェック処理(図55参照)を一括で行う処理である。 Further, the sound amplifier check process shown in the timer interrupt process (see FIG. 37) includes, for example, as shown in FIG. 56, the normal amplifier/deep bass amplifier (batch) check process (step S497 ). This normal amplifier/deep bass amplifier (batch) check process (step S497) is a process that performs the normal amplifier check process (see FIG. 54) and the deep bass amplifier check process (see FIG. 55) at once.

ところが、1msecの割り込み処理においてサウンドアンプチェック処理を行うと、このサウンドアンプチェック処理の全部を実行できない場合が生じうる。そこで、サウンドアンプチェック処理のより好ましい実施の形態について、図57~図59を参照して説明する。図57は、サウンドアンプチェック処理のより好ましい形態の一例を示すフローチャートである。図58は、通常用アンプ・重低音用アンプチェック処理のより好ましい形態の一例を示すフローチャートである。図59は、通常用アンプ・重低音用アンプチェック処理のより好ましい形態の一例を示しており、図58から続くすフローチャートである。 However, if the sound amplifier check process is performed during the 1 msec interrupt process, there may be a case where the sound amplifier check process cannot be executed in its entirety. Therefore, a more preferable embodiment of the sound amplifier check process will be described with reference to FIGS. 57 to 59. FIG. 57 is a flowchart showing an example of a more preferable form of sound amplifier check processing. FIG. 58 is a flowchart showing an example of a more preferable form of the normal amplifier/deep bass amplifier check process. FIG. 59 shows a more preferable example of the normal amplifier/deep bass amplifier check process, and is a flowchart continued from FIG. 58.

サウンドアンプチェック処理のより好ましい実施の形態では、図57に示されるように、ホスト制御回路210は、通常用アンプ・重低音用アンプ(分割)チェック処理を行う(ステップS498)。この通常用アンプ・重低音用アンプ(分割)チェック処理は、詳細は後述するが、通常用アンプの各チェック処理および重低音用アンプの各チェック処理を分割し、1msecの割り込み処理内でできる範囲内でチェック処理を行い、次回以降のフレームで続きの処理を行うようにしたものである。つまり、通常用アンプの全チェック処理および重低音用アンプの全チェック処理のうち、1回割り込み処理では一部のチェック処理しか行わないが、複数回の割り込み処理にまたがって全部のチェックを行うようにしたものである。このようにすることで、割り込み処理において、通常用アンプのチェック処理および重低音用アンプのチェック処理が途中で終了することなく全部を実行することが可能となる。 In a more preferred embodiment of the sound amplifier check process, as shown in FIG. 57, the host control circuit 210 performs a normal amplifier/deep bass amplifier (split) check process (step S498). The details of this normal amplifier/deep bass amplifier (split) check process will be described later, but each check process for the normal amplifier and each check process for the heavy bass amplifier is divided, and the range can be achieved within 1 msec of interrupt processing. Check processing is performed within the frame, and subsequent processing is performed in subsequent frames. In other words, among all the check processing for normal amplifiers and all the check processing for deep bass amplifiers, only a part of the check processing is performed in one interrupt processing, but all checks are performed over multiple interrupt processing. This is what I did. By doing so, in the interrupt processing, it becomes possible to execute all of the normal amplifier check processing and the heavy bass amplifier check processing without ending them midway.

図58に示されるように、通常用アンプ・重低音用アンプ(分割)チェック処理では、ホスト制御回路210は、先ず、バイナリファイルから設定が行われたか否かを判別する(ステップS501)。 As shown in FIG. 58, in the normal amplifier/deep bass amplifier (split) check process, the host control circuit 210 first determines whether settings have been made from a binary file (step S501).

ホスト制御回路210は、バイナリファイルから設定が行われたと判別すると(ステップS501におけるYES)、チェックステータスが0であるか否かを判別する(ステップS502)。チェックステータスが0であると(ステップS502におけるYES)、ホスト制御回路210は、通常用アンプのチェックするレジスタ値が正常であるか否かの判定処理を行う(ステップS503)。ステップS503の処理を行ったのち、ホスト制御回路210は、チェックステータスを1にセットし(ステップS504)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。なお、ホスト制御回路210は、ステップS502においてチェックステータスが0でないと判別すると(ステップS502におけるNO)、ステップS505に移る。なお、ステップS503の処理は、複数のレジスタのうちの各レジスタ値が正常であるか否かの判定を、レジスタ毎にさらに分割して行うようにしても良い。 When the host control circuit 210 determines that the settings have been made from the binary file (YES in step S501), the host control circuit 210 determines whether the check status is 0 (step S502). If the check status is 0 (YES in step S502), the host control circuit 210 performs a process of determining whether the register value checked by the normal amplifier is normal (step S503). After performing the process in step S503, the host control circuit 210 sets the check status to 1 (step S504), and ends the normal amplifier/deep bass amplifier (split) check process. Note that when the host control circuit 210 determines that the check status is not 0 in step S502 (NO in step S502), the process moves to step S505. Note that the process in step S503 may be performed by further dividing the process for each register to determine whether each register value among the plurality of registers is normal.

ホスト制御回路210は、ステップS505において、チェックステータスが1であるか否かを判別する。チェックステータスが1であると(ステップS505におけるYES)、ホスト制御回路210は、バイナリファイルからの受信データの並び替え処理を行う(ステップS506)。その後、ホスト制御回路210は、通常用アンプのレジスタのRAMの値と受信データとを比較し(ステップS507)、通常用アンプの分割数分の処理を実行したか否かを判別する(ステップS508)。通常用アンプの分割数分の処理が実行されていれば(ステップS508におけるYES)、ホスト制御回路210は、チェックステータスを2にセットし(ステップS509)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。一方、通常用アンプの分割数分の処理が実行されていなければ(ステップS508におけるNO)、ホスト制御回路210は、チェックステータスを更新せずに通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。すなわち、チェックステータスが更新されずに1で維持されているため、ホスト制御回路210は、次回以降のフレームにおいて、チェックステータスが1の場合の処理を再び行う。なお、ホスト制御回路210は、ステップS505においてチェックステータスが1でないと判別すると(ステップS505におけるNO)、ステップS510に移る。なお、ステップS508の処理は、複数のレジスタのうちの各レジスタのRAMの値と受信データとを比較する処理を、レジスタ毎にさらに分割して行うようにしても良い。 The host control circuit 210 determines whether the check status is 1 in step S505. If the check status is 1 (YES in step S505), the host control circuit 210 performs a process of rearranging the received data from the binary file (step S506). After that, the host control circuit 210 compares the value in the RAM of the register of the normal amplifier with the received data (step S507), and determines whether processing for the number of divisions of the normal amplifier has been executed (step S508). ). If the processing for the number of divisions of the normal amplifier has been executed (YES in step S508), the host control circuit 210 sets the check status to 2 (step S509), and sets the check status to 2 (step S509). ) Ends the check process. On the other hand, if the processing for the number of divisions of the normal amplifier has not been executed (NO in step S508), the host control circuit 210 performs the normal amplifier/deep bass amplifier (division) check processing without updating the check status. end. That is, since the check status is not updated and is maintained at 1, the host control circuit 210 performs the process when the check status is 1 again in the next and subsequent frames. Note that when the host control circuit 210 determines that the check status is not 1 in step S505 (NO in step S505), the process proceeds to step S510. Note that in the process of step S508, the process of comparing the RAM value of each register among the plurality of registers with the received data may be performed by further dividing the process for each register.

ホスト制御回路210は、ステップS510において、チェックステータスが2であるか否かを判別する。チェックステータスが2であると(ステップS510におけるYES)、ホスト制御回路210は、通常用アンプの値が正常であるか否かの判定処理を行う(ステップS511)。その後、ホスト制御回路210は、通常用アンプの分割数分の処理を実行したか否かを判別する(ステップS512)。通常用アンプの分割数分の処理が実行されていれば(ステップS512におけるYES)、ホスト制御回路210は、チェックステータスを3にセットし(ステップS513)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。一方、通常用アンプの分割数分の処理が実行されていなければ(ステップS512におけるNO)、ホスト制御回路210は、チェックステータスを更新せずに通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。すなわち、チェックステータスが更新されずに2で維持されているため、ホスト制御回路210は、次回以降のフレームにおいて、チェックステータスが2の場合の処理を再び行う。なお、ホスト制御回路210は、ステップS510においてチェックステータスが2でないと判別すると(ステップS510におけるNO)、ステップS514(図59参照)に移る。 The host control circuit 210 determines whether the check status is 2 in step S510. If the check status is 2 (YES in step S510), the host control circuit 210 performs a process of determining whether the value of the normal amplifier is normal (step S511). Thereafter, the host control circuit 210 determines whether processing for the number of divided normal amplifiers has been executed (step S512). If the processing for the number of divisions of the normal amplifier has been executed (YES in step S512), the host control circuit 210 sets the check status to 3 (step S513), and ) Ends the check process. On the other hand, if the processing for the number of divisions of the normal amplifier has not been executed (NO in step S512), the host control circuit 210 performs the normal amplifier/deep bass amplifier (division) check processing without updating the check status. end. That is, since the check status is not updated and is maintained at 2, the host control circuit 210 performs the process when the check status is 2 again in the next and subsequent frames. Note that when the host control circuit 210 determines that the check status is not 2 in step S510 (NO in step S510), the process moves to step S514 (see FIG. 59).

図59を参照して、ホスト制御回路210は、ステップS514において、チェックステータスが3であるか否かを判別する。チェックステータスが3であると(ステップS514におけるYES)、ホスト制御回路210は、重低音用アンプのチェックするレジスタ値が正常であるか否かの判定処理を行う(ステップS515)。その後、ホスト制御回路210は、重低音用アンプの分割数分の処理を実行したか否かを判別する(ステップS516)。重低音用アンプの分割数分の処理が実行されていれば(ステップS516におけるYES)、ホスト制御回路210は、チェックステータスを4にセットし(ステップS517)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。一方、重低音用アンプの分割数分の処理が実行されていなければ(ステップS516におけるNO)、ホスト制御回路210は、チェックステータスを更新せずに通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。すなわち、チェックステータスが更新されずに3で維持されているため、ホスト制御回路210は、次回以降のフレームにおいて、チェックステータスが3の場合の処理を再び行う。なお、ホスト制御回路210は、ステップS514においてチェックステータスが3でないと判別すると(ステップS514におけるNO)、ステップS518に移る。 Referring to FIG. 59, host control circuit 210 determines whether the check status is 3 in step S514. If the check status is 3 (YES in step S514), the host control circuit 210 performs a process of determining whether the register value checked by the deep bass amplifier is normal (step S515). Thereafter, the host control circuit 210 determines whether processing for the number of divided deep bass amplifiers has been executed (step S516). If the processing for the number of divisions of the deep bass amplifier has been executed (YES in step S516), the host control circuit 210 sets the check status to 4 (step S517), and the normal amplifier/deep bass amplifier ( division) check processing ends. On the other hand, if the processing for the number of divisions of the deep bass amplifier has not been executed (NO in step S516), the host control circuit 210 checks the normal amplifier/deep bass amplifier (division) without updating the check status. Finish the process. That is, since the check status is not updated and is maintained at 3, the host control circuit 210 performs the process when the check status is 3 again in the next and subsequent frames. Note that when the host control circuit 210 determines that the check status is not 3 in step S514 (NO in step S514), the process moves to step S518.

ホスト制御回路210は、ステップS518において、チェックステータスが4であるか否かを判別する。チェックステータスが4であると(ステップS518におけるYES)、ホスト制御回路210は、重低音用アンプのレジスタの値を適当な値でクリアする(ステップS519)。その後、ホスト制御回路210は、チェックステータスを5にセットし(ステップS520)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。なお、ホスト制御回路210は、ステップS518においてチェックステータスが4でないと判別すると(ステップS518におけるNO)、ステップS521に移る。 The host control circuit 210 determines whether the check status is 4 in step S518. If the check status is 4 (YES in step S518), the host control circuit 210 clears the value of the register of the deep bass amplifier with an appropriate value (step S519). Thereafter, the host control circuit 210 sets the check status to 5 (step S520), and ends the normal amplifier/deep bass amplifier (split) check process. Note that when the host control circuit 210 determines that the check status is not 4 in step S518 (NO in step S518), the process proceeds to step S521.

ホスト制御回路210は、ステップS521において、チェックステータスが5であるか否かを判別する。チェックステータスが5であると(ステップS521におけるYES)、ホスト制御回路210は、バイナリファイルからの受信データの並び替え処理を行う(ステップS522)。その後、ホスト制御回路210は、重低音用アンプのレジスタのRAMの値と受信データとを比較し(ステップS523)、RAMアドレスの更新を行う(ステップS524)。その後、ホスト制御回路210は、重低音用アンプの分割数分の処理を実行したか否かを判別する(ステップS525)。重低音用アンプの分割数分の処理が実行されていれば(ステップS525におけるYES)、ホスト制御回路210は、RAMアドレスの更新が終了したか否かを判別し(ステップS526)、チェックステータスを0にセットし(ステップS527)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。ステップS525において重低音用アンプの分割数分の処理が実行されていない場合(ステップS525におけるNO)、および、ステップS526においてRAMアドレスの更新が終了していないと判別した場合(ステップS526におけるNO)、ホスト制御回路210は、チェックステータスを更新せずに通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。すなわち、チェックステータスが更新されずに5で維持されているため、ホスト制御回路210は、次回以降のフレームにおいて、チェックステータスが5の場合の処理を再び行う。なお、ホスト制御回路210は、ステップS521においてチェックステータスが5でないと判別すると(ステップS521におけるNO)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。 The host control circuit 210 determines whether the check status is 5 in step S521. If the check status is 5 (YES in step S521), the host control circuit 210 performs a process of rearranging the received data from the binary file (step S522). Thereafter, the host control circuit 210 compares the value in the RAM of the deep bass amplifier register with the received data (step S523), and updates the RAM address (step S524). Thereafter, the host control circuit 210 determines whether processing for the number of divided deep bass amplifiers has been executed (step S525). If the processing for the number of divisions of the deep bass amplifier has been executed (YES in step S525), the host control circuit 210 determines whether the update of the RAM address has been completed (step S526), and checks the check status. It is set to 0 (step S527), and the normal amplifier/deep bass amplifier (split) check process is completed. If the processing for the number of divisions of the deep bass amplifier has not been executed in step S525 (NO in step S525), and if it is determined in step S526 that the update of the RAM address has not been completed (NO in step S526) , the host control circuit 210 ends the normal amplifier/deep bass amplifier (split) check process without updating the check status. That is, since the check status is not updated and is maintained at 5, the host control circuit 210 performs the process when the check status is 5 again in the next and subsequent frames. Note that when the host control circuit 210 determines that the check status is not 5 in step S521 (NO in step S521), it ends the normal amplifier/deep bass amplifier (split) check process.

このように、サウンドアンプチェック処理のより好ましい実施の形態では、通常用アンプの各チェック処理および重低音用アンプの各チェック処理を分割し、1msecの割り込み処理内(すなわち、1フレーム内)でできる範囲内でチェック処理を行い、次回以降のフレームで続きの処理を行うようにしている。このように、1フレーム内で通常用アンプのチェック処理および重低音用アンプのチェック処理の一部ずつが複数フレームにわたって行われるため、各アンプのチェック処理の全部を、複数フレームにわたって実行することが可能となる。 In this way, in a more preferred embodiment of the sound amplifier check process, each check process for the normal amplifier and each check process for the deep bass amplifier are divided, and can be performed within 1 msec of interrupt processing (that is, within 1 frame). Check processing is performed within the range, and continued processing is performed in the next and subsequent frames. In this way, part of the normal amplifier check process and the heavy bass amplifier check process are performed over multiple frames within one frame, so it is not possible to execute all of the check process for each amplifier over multiple frames. It becomes possible.

なお、チェックステータスが4であるとき、ホスト制御回路210は、分割数分の処理を実行したか否かの判定(例えば、チェックステータスが3であればステップS516の処理が相当する)を行っていない。これは、チェックステータスが4であるときに行われるステップS519の処理が、1msecの割り込み処理に影響を与えない程度に短いで行うことが可能だからである。言い換えると、チェックステータスが4であるときに行われる処理(ステップS519)は、チェックステータスが0であるときに行われる処理(ステップS503)、チェックステータスが1であるときに行われる処理(ステップS506およびステップS507)、チェックステータスが2であるときに行われる処理(ステップS511)、チェックステータスが3であるときに行われる処理(ステップS515)、チェックステータスが5であるときに行われる処理(ステップS522~ステップS524)と比べて処理に要する時間が短く、1msecの割り込み処理に影響を与えないからである。このように、本実施形態のパチンコ遊技機1では、処理に要する時間(1msecの割り込み処理に影響を及ぼすか否か)を鑑みて、分割数分の処理を実行したか否かの判定を行うか否かを決めている。ただし、1msecの割り込み処理に影響を与えないような処理(例えばチェックステータスが4であるときに行われるステップS519のような処理)であっても、分割数分の処理を実行したか否かの判定を行うようにしても良い。 Note that when the check status is 4, the host control circuit 210 determines whether or not the processing for the number of divisions has been executed (for example, if the check status is 3, the processing in step S516 is equivalent). do not have. This is because the processing in step S519 performed when the check status is 4 can be performed in a short time that does not affect the 1 msec interrupt processing. In other words, the process performed when the check status is 4 (step S519) is the process performed when the check status is 0 (step S503), and the process performed when the check status is 1 (step S506). and step S507), the process performed when the check status is 2 (step S511), the process performed when the check status is 3 (step S515), the process performed when the check status is 5 (step This is because the time required for processing is shorter than in steps S522 to S524) and does not affect the 1 msec interrupt processing. In this way, in the pachinko gaming machine 1 of the present embodiment, it is determined whether or not the processing for the number of divisions has been executed, taking into account the time required for processing (whether or not it affects the 1 msec interrupt processing). I am deciding whether or not. However, even if the process does not affect the 1 msec interrupt process (for example, the process such as step S519 that is performed when the check status is 4), it may be difficult to determine whether or not the process for the number of divisions has been executed. A determination may also be made.

なお、ステップS503、ステップS511およびステップS515の各処理は、複数のレジスタのうちの各レジスタ値が正常であるか否かの判定を、レジスタ毎にさらに分割して行うようにしても良い。この場合、さらに分割した判定の進捗を、第2のチェックステータスにより管理するようにしても良い。すなわち、図58および図59に示される大分類の処理にかかるチェックステータス(第1のチェックステータス)と、大分類の処理をさらに分割した小分類の処理にかかるチェックステータス(第2のチェックステータス)とにより、処理の進捗を管理することができる。同様に、ステップS506~S507およびステップS522~S523の各処理についても、複数のレジスタのうちの各レジスタのRAMの値と受信データとを比較する処理を、レジスタ毎にさらに分割して行うようにしても良い。この場合、さらに分割した処理の進捗を、第2のチェックステータスにより管理するようにしても良い。すなわち、図58および図59に示される大分類の処理にかかるチェックステータス(第1のチェックステータス)と、大分類の処理をさらに分割した小分類の処理にかかるチェックステータス(第2のチェックステータス)とにより、処理の進捗を管理することができる。例えば、小分類の処理や判定の途中で電断が発生した場合にも、電源復帰後に、小分類の処理や判定の進捗状況を第1のチェックステータスと第2のチェックステータスとによってチェックし、各処理や各判定を再開するように制御しても良い。 In addition, each process of step S503, step S511, and step S515 may be further divided into each register to determine whether or not each register value among a plurality of registers is normal. In this case, the progress of the further divided determinations may be managed by the second check status. That is, the check status (first check status) related to the processing of the major classification shown in FIGS. 58 and 59, and the check status (second check status) related to the processing of the minor classification that is further divided into the processing of the major classification. This allows the progress of processing to be managed. Similarly, in each process of steps S506 to S507 and steps S522 to S523, the process of comparing the RAM value of each register among the plurality of registers with the received data is further divided and performed for each register. It's okay. In this case, the progress of the further divided processing may be managed using the second check status. That is, the check status (first check status) related to the processing of the major classification shown in FIGS. 58 and 59, and the check status (second check status) related to the processing of the minor classification that is further divided into the processing of the major classification. This allows the progress of processing to be managed. For example, even if a power outage occurs during processing or judgment of small classification, the progress of processing or judgment of small classification is checked by the first check status and the second check status after the power is restored, Control may be performed to restart each process or each determination.

また、チェックステータスは、電源投入時は0、処理途中で電断したときは、電源復帰後に前回の電断時のチェックステータスから開始する等、様々な設定を行うことが可能である。無論、電断が発生した場合、電源が投入された場合、バックアップクリア(ラムクリア)処理が行われた場合には、電源復帰後にチェックステータスを0に設定し、全ての処理や判定を再度行う(または、初期化処理のうちの一処理として、全ての処理や判定または一部の処理や判定を再度行う)ように制御しても良い。 In addition, various settings can be made for the check status, such as 0 when the power is turned on, and when the power is cut off during processing, the check status starts from the check status at the time of the previous power cut after the power is restored. Of course, if a power outage occurs, the power is turned on, or backup clear (RAM clear) processing is performed, the check status is set to 0 after the power is restored, and all processing and judgments are performed again ( Alternatively, as part of the initialization process, all the processes and determinations or some of the processes and determinations may be performed again.

[サウンドリクエスト制御処理(同一チャンネルに対して複数のサウンドリクエストがある場合)]
次に、図36に示されるサウンドリクエスト制御処理に関し、同一チャンネルに対して複数のサウンドリクエスト(SACリクエストとも称する)がある場合のサウンドリクエスト制御処理について、図60を参照して説明する。図60は、同一チャンネルに対して複数のサウンドリクエストがある場合のサウンドリクエスト制御処理の一例を示すフローチャートである。
[Sound request control processing (when there are multiple sound requests for the same channel)]
Next, regarding the sound request control process shown in FIG. 36, the sound request control process when there are multiple sound requests (also referred to as SAC requests) for the same channel will be described with reference to FIG. FIG. 60 is a flowchart illustrating an example of sound request control processing when there are multiple sound requests for the same channel.

本実施形態のパチンコ遊技機1では、33.3msec周期で行われるメインループの同一フレームにおいて同一の再生チャンネルに複数のSACリクエストを行う場合、SACリクエストとSACリクエストとの間に例えば2msecの消音コマンドを付して登録を行っている。これにより、SACリクエストにもとづいて出力される遊技音が他の遊技音に被ってしまうことを防止でき、精度の高い遊技音を出力することが可能となっている。ただしこの場合、遊技音が上書きされないというメリットはあるものの、処理に時間を要してしまうおそれがある。そこで、本実施形態のパチンコ遊技機1では、メインループの同一フレームにおいて同一仮想トラックに複数のSAC番号を指定(登録)する場合、先着のSACリクエストとの間に間隔をあけて後着のSACリクエストを行う場合と、先着のSAC番号との間に間隔をあけずに後着のSACリクエストを行う場合とを設けるようにしている。具体的には以下において説明する。 In the pachinko gaming machine 1 of this embodiment, when multiple SAC requests are made to the same playback channel in the same frame of the main loop performed at a cycle of 33.3 msec, a mute command of 2 msec is given between the SAC requests. It is registered with the . Thereby, it is possible to prevent the game sound output based on the SAC request from being overlapped by other game sounds, and it is possible to output highly accurate game sound. However, in this case, although there is an advantage that the game sound will not be overwritten, there is a risk that the processing will take time. Therefore, in the pachinko gaming machine 1 of the present embodiment, when specifying (registering) multiple SAC numbers for the same virtual track in the same frame of the main loop, an interval is left between the SAC requests of the first SAC requests, and the SAC numbers of the later arrivals are There is a case where a request is made and a case where a later-arriving SAC request is made without any interval between the first-arriving SAC number. More specifically, this will be explained below.

図60に示されるように、サウンドリクエスト制御処理(同一チャンネルに対して複数のサウンドリクエストがある場合)において、ホスト制御回路210は、先ず、SAC番号と再生チャンネルの確認を行い(ステップS541)、その後、ステップS542に移る。 As shown in FIG. 60, in the sound request control process (when there are multiple sound requests for the same channel), the host control circuit 210 first checks the SAC number and playback channel (step S541), After that, the process moves to step S542.

ホスト制御回路210は、ステップS542において、同一の再生チャンネルに対してSACリクエストが複数あるか否かを判別する。例えば、SHOT再生とLOOP再生とではSAC番号が異なるため、間隔をあけずに同一の再生チャンネルに複数のSAC番号が指定される場合がある。同一の再生チャンネルに対してSACリクエストが複数ある場合(ステップS542におけるYES)、ホスト制御回路210は、ステップS543に移る。一方、同一の再生チャンネルに対してSACリクエストが複数なければ(ステップS542におけるNO)、サウンドリクエスト制御処理を終了する。なお、本実施形態では、一つの再生チャンネルに対して一つの仮想トラックが対応しているので、ステップS542の判別処理は、同一の仮想トラックに対してSACリクエストがあるか否かの判別と同義である。すなわち、「トラック」は「フレーズ」をデコード再生するためのインターフェースであり、「再生チャンネル」は「フレーズ」を再生する概念である。つまり、「再生チャンネル」を指定して「フレーズ」を再生リクエストすると、対応する「トラック」に割り当てられてフレーズが再生される。また、「仮想トラック」は「フレーズ再生制御用のインターフェイス」のことである。なお、仮想トラックは128チャンネルあり、自動的に32チャンネルのフレーズ再生チャンネルに振り分けることが出来るが、本実施形態ではこの機能を使用していないため、「仮想トラック」=「再生チャンネル」となる。 In step S542, the host control circuit 210 determines whether there are multiple SAC requests for the same playback channel. For example, since the SAC numbers are different for SHOT playback and LOOP playback, multiple SAC numbers may be specified for the same playback channel without any interval. If there are multiple SAC requests for the same playback channel (YES in step S542), the host control circuit 210 moves to step S543. On the other hand, if there are no multiple SAC requests for the same playback channel (NO in step S542), the sound request control process ends. Note that in this embodiment, one virtual track corresponds to one playback channel, so the determination process in step S542 is synonymous with determining whether or not there is a SAC request for the same virtual track. It is. That is, a "track" is an interface for decoding and reproducing a "phrase", and a "reproduction channel" is a concept for reproducing a "phrase". In other words, when you specify a "playback channel" and request playback of a "phrase," the phrase is assigned to the corresponding "track" and played back. Furthermore, a "virtual track" is an "interface for controlling phrase playback." Note that the virtual track has 128 channels, and can be automatically divided into 32 phrase playback channels, but this embodiment does not use this function, so "virtual track" = "playback channel".

ホスト制御回路210は、ステップS543において、SHOT再生およびLOOP再生のチェイン再生であるか否かを判別する。SHOT再生およびLOOP再生のチェイン再生である場合(ステップS543におけるYES)、ホスト制御回路210は、LOOP再生のSACリクエストを1フレーム後(33.3msec後)に実行し(ステップS544)、サウンドリクエスト制御処理を終了する。SHOT再生およびLOOP再生のチェイン再生である場合に、LOOP再生のSACリクエストを1フレーム遅らせて実行することで、SHOT再生の音が上書きされないようにし、SHOT再生の音が聞き取りにくくなることを防止することが可能となる。一方、SHOT再生およびLOOP再生のチェイン再生でなければ(ステップS543におけるNO)、ホスト制御回路210は、ステップS545に移る。 In step S543, the host control circuit 210 determines whether the reproduction is a chain reproduction of SHOT reproduction and LOOP reproduction. In the case of chain playback of SHOT playback and LOOP playback (YES in step S543), the host control circuit 210 executes a SAC request for LOOP playback one frame later (after 33.3 msec) (step S544), and performs sound request control. Finish the process. In the case of chain playback of SHOT playback and LOOP playback, executing the SAC request for LOOP playback with a one-frame delay prevents the sound of SHOT playback from being overwritten and prevents the sound of SHOT playback from becoming difficult to hear. becomes possible. On the other hand, if the chain reproduction of SHOT reproduction and LOOP reproduction is not performed (NO in step S543), the host control circuit 210 moves to step S545.

ホスト制御回路210は、ステップS545において、SAC間の消音コマンドが全ての再生チャンネルの消音設定であるか否かを判別する。例えば、特別図柄や装飾図柄の変動表示が終了するとき等には、全ての再生チャンネルに対して一律にSAC間に消音コマンドが設定されている。そして、SAC間の消音コマンドが全ての再生チャンネルの消音設定である場合(ステップS545におけるYES)には、消音が実行されるように、ホスト制御回路210は、先着のSACリクエストに対応するSACデータに対して消音コマンドを上書きせずに、後着のSACリクエストに対応するSACデータをセットし(ステップS546)、サウンドリクエスト制御処理を終了する。一方、SAC間の消音コマンドが全ての再生チャンネルの消音設定でない場合(ステップS545におけるNO)には、迅速な処理が行われるように、各再生チャンネルの消音コマンドを後着のSACリクエストに対応するSACデータで上書きしてセットし(ステップS547)、サウンドリクエスト制御処理を終了する。 In step S545, the host control circuit 210 determines whether the inter-SAC mute command is a mute setting for all playback channels. For example, when the variable display of special symbols or decorative symbols ends, a mute command is uniformly set between SACs for all playback channels. Then, if the inter-SAC mute command is a mute setting for all playback channels (YES in step S545), the host control circuit 210 sends the SAC data corresponding to the first-arrived SAC request so that mute is executed. The SAC data corresponding to the later arriving SAC request is set without overwriting the mute command (step S546), and the sound request control process ends. On the other hand, if the inter-SAC mute command does not set mute for all playback channels (NO in step S545), the mute command for each playback channel is adjusted to correspond to the later arriving SAC request so that prompt processing can be performed. It is overwritten and set with SAC data (step S547), and the sound request control process ends.

このように、本実施形態のパチンコ遊技機1では、メインループの同一フレームにおいて同一の再生チャンネルに複数のSACリクエストを行う場合、この複数のSACリクエストがSHOT再生およびLOOP再生のチェイン再生であるときには、SHOT再生に対してLOOP再生の音が被らないようにLOOP再生のSAC番号を1フレーム(例えば33.3msec)遅らせて実行する。SHOT再生とは例えばフレーズの1回再生であり、LOOP再生とは例えばフレーズをLOOP再生(複数回再生)すること等である。 As described above, in the pachinko gaming machine 1 of the present embodiment, when multiple SAC requests are made to the same playback channel in the same frame of the main loop, when the multiple SAC requests are chain playbacks of SHOT playback and LOOP playback, , the SAC number of LOOP playback is delayed by one frame (for example, 33.3 msec) so that the sound of LOOP playback does not overlap with the sound of SHOT playback. SHOT reproduction is, for example, reproduction of a phrase once, and LOOP reproduction is, for example, reproduction of a phrase LOOP (reproduction multiple times).

また、SAC間の消音コマンドが全ての再生チャンネルの消音設定である場合には、消音が実行されるように、消音コマンドを後着のSACデータを上書きせずにSAC番号に対応するSACデータを登録する。これにより、例えば特別図柄の変動表示が終了したときに、次の特別図柄の変動表示が開始されるまでの間(ま)を確保することができる。さらに、SAC間の消音コマンドが全ての再生チャンネルの消音設定でない場合には、各再生チャンネルの消音コマンドを後着のSACリクエストに対応するSACデータで上書きして消音が実行されないようにしている。このように、状況に応じて消音を実行したり実行しないようにすることで、消音による遊技音効果を生かしつつ、処理の迅速性(消音が上書きされることによる迅速性)を担保できるようにしている。 In addition, if the mute command between SACs is to mute all playback channels, the mute command is sent to the SAC data corresponding to the SAC number without overwriting the later arriving SAC data so that the mute is executed. register. Thereby, for example, when the variable display of the special symbol ends, it is possible to secure a period of time until the variable display of the next special symbol starts. Furthermore, if the mute command between SACs does not set mute for all playback channels, the mute command for each playback channel is overwritten with SAC data corresponding to a later arriving SAC request to prevent mute from being executed. In this way, by muting or not muting depending on the situation, it is possible to take advantage of the game sound effect of muting while ensuring the speed of processing (quickness due to overwriting the muting). ing.

[サウンドリクエスト制御処理(ボリューム調整が行われた場合)]
次に、図36に示されるサウンドリクエスト制御処理に関し、ボリューム調整が行われた場合のサウンドリクエスト制御処理のバリエーションについて説明する。本明細書では、ボリューム調整が行われた場合のサウンドリクエスト制御処理のバリエーションとして、第1実施例~第5実施例の5つのバリエーションについて、それぞれ、図61~図65を参照して説明する。図61は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第1実施例を示すフローチャートである。図62は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第2実施例を示すフローチャートである。図63は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第3実施例を示すフローチャートである。図64は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第4実施例を示すフローチャートである。図65は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第5実施例を示すフローチャートである。
[Sound request control processing (when volume adjustment is performed)]
Next, regarding the sound request control process shown in FIG. 36, variations of the sound request control process when volume adjustment is performed will be described. In this specification, as variations of the sound request control process when volume adjustment is performed, five variations of the first to fifth embodiments will be described with reference to FIGS. 61 to 65, respectively. FIG. 61 is a flowchart showing a first example of sound request control processing when volume adjustment is performed. FIG. 62 is a flowchart showing a second example of sound request control processing when volume adjustment is performed. FIG. 63 is a flowchart showing a third example of sound request control processing when volume adjustment is performed. FIG. 64 is a flowchart showing a fourth example of sound request control processing when volume adjustment is performed. FIG. 65 is a flowchart showing a fifth example of sound request control processing when volume adjustment is performed.

(第1実施例)
図61に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第1実施例において、ホスト制御回路210は、先ず、SAC番号で指定された音声データの入力処理を行う(ステップS551)。その後、ステップS552に移る。なお、SAC番号は、ホスト制御回路210により各チャンネルに登録される。
(First example)
As shown in FIG. 61, in the first embodiment of the sound request control process (when volume adjustment is performed), the host control circuit 210 first performs input processing of audio data specified by the SAC number ( Step S551). After that, the process moves to step S552. Note that the SAC number is registered for each channel by the host control circuit 210.

ホスト制御回路210は、ステップS552において、SAC番号で指定された音声データにもとづいて、出力先のスピーカを指定し、ステップS553に移る。この第1実施例において、SAC番号で指定された音声データには、どのスピーカから出力するかの情報が組み込まれている。スピーカは、例えば、汎用的に使用される(特定の音以外の音である通常音の出力に使用される)共用スピーカと、特定音(エラー音や警告音等)の出力に使用される専用スピーカ(例えば、重低音用のスピーカ)とを有する。なお、ホスト制御回路210は、複数のスピーカのうちいずれを専用スピーカとするかの設定を、各種初期化処理(例えば、図36の各種初期化処理(ステップS201)参照)において行う。 In step S552, the host control circuit 210 specifies the output destination speaker based on the audio data specified by the SAC number, and proceeds to step S553. In this first embodiment, the audio data specified by the SAC number includes information about which speaker the audio data is output from. Speakers include, for example, shared speakers that are used for general purposes (used to output normal sounds that are sounds other than specific sounds), and dedicated speakers that are used to output specific sounds (error sounds, warning sounds, etc.). It has a speaker (for example, a deep bass speaker). Note that the host control circuit 210 sets which of a plurality of speakers is to be used as a dedicated speaker in various initialization processes (for example, see various initialization processes (step S201) in FIG. 36).

ホスト制御回路210は、ステップS553において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS553におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS554)、ステップS556に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS553におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS555)、ステップS556に移る。 In step S553, the host control circuit 210 determines whether volume control is performed by a hardware switch. If the volume is controlled by the hardware switch (YES in step S553), the volume is controlled by the hardware switch (see reference numeral 281 in FIG. 9) (step S554), and the process moves to step S556. On the other hand, if the volume is not controlled by a hardware switch (NO in step S553), user volume control (see reference numeral 282 in FIG. 9) is performed (step S555), and the process moves to step S556.

ホスト制御回路210は、ステップS556において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS557に移る。 In step S556, the host control circuit 210 performs debug volume control during debugging (see reference numeral 283 in FIG. 9), and then proceeds to step S557.

ホスト制御回路210は、ステップS557において、特定音のボリューム制御であるか否かを判別する。特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。また、SAC番号で指令される音声データには、通常音の出力先が共用スピーカである旨の情報が組み込まれているとともに、特定音の出力先が専用スピーカである旨の情報が組み込まれている。 In step S557, the host control circuit 210 determines whether or not the volume control is for a specific sound. The specific sound corresponds to a sound that is not affected by volume adjustment, such as an error sound. In addition, the audio data commanded by the SAC number includes information that the output destination of normal sound is a shared speaker, and information that the output destination of specific sound is a dedicated speaker. There is.

ステップS558において特定音のボリューム制御でないと判別すると(ステップS557におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS558)、ステップS560に移る。ステップS558のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 If it is determined in step S558 that the volume control is not for the specific sound (NO in step S557), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S558). ), the process moves to step S560. In the volume control in step S558, control is performed to change the sound volume in accordance with the volume adjustment.

一方、ステップS557において特定音のボリューム制御であると判別すると(ステップS557におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS559)、ステップS560に移る。ステップS559のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される制御)が行われる。 On the other hand, if it is determined in step S557 that the volume control is for a specific sound (YES in step S557), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( Step S559), the process moves to step S560. The volume control in step S559 is a control in which a constant volume is output without being affected by volume adjustment, regardless of whether or not volume adjustment is performed (i.e., even if a volume change operation is performed, Control is performed to output a constant volume before and after the control is performed.

ホスト制御回路210は、ステップS560において、チャンネル数分(本実施形態では1CH~32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S560, the host control circuit 210 determines whether volume control has been performed for the number of channels (in this embodiment, 32 channels from 1CH to 32CH).

ステップS560においてチャンネル数分のボリューム設定が行われていれば(ステップS560におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS561)、サウンドリクエスト制御処理を終了する。 If the volume settings for the number of channels have been made in step S560 (YES in step S560), the volume control incorporated in the audio data specified by the SAC number is performed (step S561), and the sound request control process ends. do.

ステップS560においてチャンネル数分のボリューム制御が行われていなければ(ステップS560におけるNO)、ホスト制御回路210は、ステップS557に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS560においてYESと判別されるまで)、ステップS557~ステップS560の処理が行われる。なお、図61には示されていないが、各チャンネルに対応してSAC番号の指定が行われていることに鑑みれば、ステップS561の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels has not been performed in step S560 (NO in step S560), the host control circuit 210 returns to step S557 until the volume control for the number of channels has been performed (YES in step S560). ), the processing of steps S557 to S560 is performed. Although not shown in FIG. 61, considering that SAC numbers are specified for each channel, it is possible to perform volume control for the number of channels in the process of step S561 as well. good.

(第2実施例)
図62に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第2実施例において、ホスト制御回路210は、先ず、SAC番号で指定された音声データの入力処理を行う(ステップS571)。その後、ステップS572に移る。なお、SAC番号は、ホスト制御回路210により各チャンネルに登録される。
(Second example)
As shown in FIG. 62, in the second embodiment of the sound request control process (when volume adjustment is performed), the host control circuit 210 first performs input processing of audio data specified by the SAC number ( Step S571). After that, the process moves to step S572. Note that the SAC number is registered for each channel by the host control circuit 210.

なお、この第2実施例では、例えば、汎用的に使用される(特定の音以外の音である通常音の出力に使用される)共用チャンネルと、特定音(エラー音や警告音等)の出力に使用される専用チャンネルとが用意されている。なお、ホスト制御回路210は、複数のチャンネル(1~32CH)のうち特定の音の出力に使用される専用チャンネル(CH31、CH32)と、特定の音以外の音に使用される共用チャンネル(CH1~CH30)とを、各種初期化処理(例えば、図36の各種初期化処理(ステップS201)参照)において設定する。 In addition, in this second embodiment, for example, a shared channel used for general purposes (used for outputting normal sounds that are sounds other than specific sounds) and a shared channel for specific sounds (error sounds, warning sounds, etc.) A dedicated channel is provided for output. Note that the host control circuit 210 selects dedicated channels (CH31, CH32) used for outputting specific sounds among the plurality of channels (CH1 to CH32), and a shared channel (CH1) used for sounds other than specific sounds. ~CH30) are set in various initialization processes (for example, see various initialization processes (step S201) in FIG. 36).

ホスト制御回路210は、ステップS572において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS572におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS573)、ステップS575に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS572におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS574)、ステップS575に移る。 In step S572, the host control circuit 210 determines whether volume control is performed by a hardware switch. If the volume is controlled by the hardware switch (YES in step S572), the volume is controlled by the hardware switch (see reference numeral 281 in FIG. 9) (step S573), and the process moves to step S575. On the other hand, if the volume is not controlled by a hardware switch (NO in step S572), user volume control (see reference numeral 282 in FIG. 9) is performed (step S574), and the process moves to step S575.

ホスト制御回路210は、ステップS576において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS576に移る。 In step S576, the host control circuit 210 performs debug volume control during debugging (see reference numeral 283 in FIG. 9), and then proceeds to step S576.

ホスト制御回路210は、ステップS576において、特定音のボリューム制御であるか否かを判別する。第2実施例においても、特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。 In step S576, the host control circuit 210 determines whether or not the volume control is for a specific sound. Also in the second embodiment, the specific sound corresponds to a sound that is not affected by volume adjustment, such as an error sound.

ステップS576において特定音のボリューム制御でないと判別すると(ステップS576におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS577)、ステップS578に移る。ステップS577のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 If it is determined in step S576 that the volume control is not for the specific sound (NO in step S576), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S577). ), the process moves to step S578. In the volume control in step S577, control is performed to change the volume to a level corresponding to the volume adjustment.

一方、ステップS576において特定音のボリューム制御であると判別すると(ステップS576におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS579)、ステップS582に移る。ステップS579のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される制御)が行われる。 On the other hand, if it is determined in step S576 that the volume control is for a specific sound (YES in step S576), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( Step S579), the process moves to step S582. The volume control in step S579 is a control in which a constant volume is output without being affected by the volume adjustment, regardless of whether or not the volume adjustment is performed (i.e., even if a volume change operation is performed, Control is performed to output a constant volume before and after the control is performed.

ホスト制御回路210は、ステップS578において、ボリューム調整の影響を受けない再生チャンネルでの再生であるか否かを判別する。ボリューム調整の影響を受けない再生チャンネル(例えばCH31、CH32)での再生であれば(ステップS578におけるYES)、一定の音量を指定する(ステップS580)。ボリューム調整を受ける再生チャンネル(例えば、CH1~CH30)での再生であれば(ステップS578におけるNO)、ユーザーボリュームに応じた音量を設定する(ステップS581)。ステップS580の処理が終了するとまたはステップS581の処理が終了すると、ホスト制御回路210は、ステップS582に移る。 In step S578, the host control circuit 210 determines whether or not the playback is on a playback channel that is not affected by volume adjustment. If the playback is on a playback channel (for example, CH31, CH32) that is not affected by volume adjustment (YES in step S578), a constant volume is specified (step S580). If the playback is on a playback channel (for example, CH1 to CH30) that undergoes volume adjustment (NO in step S578), the volume is set according to the user volume (step S581). When the process of step S580 ends or the process of step S581 ends, the host control circuit 210 moves to step S582.

ホスト制御回路210は、ステップS582において、チャンネル数分(本実施形態では1CH~32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S582, the host control circuit 210 determines whether volume control has been performed for the number of channels (in this embodiment, 32 channels from 1CH to 32CH).

ステップS632においてチャンネル数分のボリューム設定が行われていれば(ステップS582におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS583)、サウンドリクエスト制御処理を終了する。 If the volume settings for the number of channels have been performed in step S632 (YES in step S582), the volume control incorporated in the audio data specified by the SAC number is performed (step S583), and the sound request control process ends. do.

ステップS582においてチャンネル数分のボリューム制御が行われていなければ(ステップS582におけるNO)、ホスト制御回路210は、ステップS576に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS582においてYESと判別されるまで)、ステップS576~ステップS582の処理が行われる。なお、図62には示されていないが、ステップS583の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels has not been performed in step S582 (NO in step S582), the host control circuit 210 returns to step S576 and continues until the volume control for the number of channels has been performed (YES in step S582). ), the processes of steps S576 to S582 are performed. Although not shown in FIG. 62, it is preferable to perform volume control for the number of channels in the process of step S583 as well.

(第3実施例)
図63に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第3実施例において、ホスト制御回路210は、先ず、SAC番号で指定された音声データの入力処理を行う(ステップS591)。その後、ステップS592に移る。
(Third example)
As shown in FIG. 63, in the third embodiment of the sound request control process (when volume adjustment is performed), the host control circuit 210 first performs input processing of audio data specified by the SAC number ( Step S591). After that, the process moves to step S592.

ホスト制御回路210は、ステップS592において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS592におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS593)、ステップS595に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS592におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS594)、ステップS595に移る。 In step S592, the host control circuit 210 determines whether volume control is performed by a hardware switch. If the volume is controlled by the hardware switch (YES in step S592), the volume is controlled by the hardware switch (see reference numeral 281 in FIG. 9) (step S593), and the process moves to step S595. On the other hand, if the volume is not controlled by a hardware switch (NO in step S592), user volume control (see reference numeral 282 in FIG. 9) is performed (step S594), and the process moves to step S595.

ホスト制御回路210は、ステップS595において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS596に移る。 In step S595, the host control circuit 210 performs debug volume control during debugging (see reference numeral 283 in FIG. 9), and then proceeds to step S596.

ホスト制御回路210は、ステップS596において、特定音のボリューム制御であるか否かを判別する。第3実施例においても、特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。 In step S596, the host control circuit 210 determines whether or not the volume control is for a specific sound. Also in the third embodiment, the specific sound corresponds to a sound that is not affected by volume adjustment, such as an error sound.

ステップS596において特定音のボリューム制御でないと判別すると(ステップS596におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS597)、ステップS599に移る。ステップS597のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 If it is determined in step S596 that the volume control is not for the specific sound (NO in step S596), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S597). ), the process moves to step S599. In the volume control in step S597, control is performed to change the volume to a level corresponding to the volume adjustment.

一方、ステップS596において特定音のボリューム制御であると判別すると(ステップS596におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS598)、ステップS599に移る。ステップS598のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される制御)が行われる。 On the other hand, if it is determined in step S596 that the volume control is for a specific sound (YES in step S596), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( Step S598), the process moves to step S599. The volume control in step S598 is a control in which a constant volume is output without being affected by the volume adjustment, regardless of whether or not the volume adjustment is performed (i.e., even if a volume change operation is performed, Control is performed to output a constant volume before and after the control is performed.

ホスト制御回路210は、ステップS599において、現在、再生チャンネルにあるデータ(再生中のデータ)がボリューム調整の影響を受けないデータであるか否かを判別する。再生チャンネルにあるデータがボリューム調整の影響を受けないデータであれば(ステップS599におけるYES)、次回、再生チャンネルに一定の音量を指定する(ステップS600)。再生チャンネルにあるデータがボリューム調整を受けるデータであれば(ステップS599におけるNO)、次回、再生チャンネルにボリューム調整に応じた音量を設定する(ステップS601)。ステップS600の処理が終了するとまたはステップS601の処理が終了すると、ホスト制御回路210は、ステップS602に移る。 In step S599, the host control circuit 210 determines whether the data currently in the reproduction channel (data being reproduced) is data that is not affected by volume adjustment. If the data in the playback channel is data that is not affected by volume adjustment (YES in step S599), a constant volume is specified for the playback channel next time (step S600). If the data in the playback channel is data subject to volume adjustment (NO in step S599), next time the playback channel is set to a volume corresponding to the volume adjustment (step S601). When the process of step S600 is completed or the process of step S601 is completed, the host control circuit 210 moves to step S602.

ホスト制御回路210は、ステップS602において、チャンネル数分(本実施形態では1CH~32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S602, the host control circuit 210 determines whether volume control has been performed for the number of channels (in this embodiment, 32 channels from 1CH to 32CH).

ステップS602においてチャンネル数分のボリューム設定が行われていれば(ステップS602におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS603)、サウンドリクエスト制御処理を終了する。 If volume settings have been made for the number of channels in step S602 (YES in step S602), the volume control incorporated in the audio data specified by the SAC number is performed (step S603), and the sound request control process ends. do.

ステップS602においてチャンネル数分のボリューム制御が行われていなければ(ステップS602におけるNO)、ホスト制御回路210は、ステップS599に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS602においてYESと判別されるまで)、ステップS599~ステップS602の処理が行われる。なお、図63には示されていないが、ステップS603の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels has not been performed in step S602 (NO in step S602), the host control circuit 210 returns to step S599 and continues until the volume control for the number of channels has been performed (YES in step S602). ), the processes from step S599 to step S602 are performed. Although not shown in FIG. 63, it is preferable to perform volume control for the number of channels in the process of step S603 as well.

なお、この第3実施例では、ステップS599において、現在、再生チャンネルにあるデータ(再生中のデータ)がボリューム調整の影響を受けないデータであるか否かを判別し、ステップS599の判別結果がYESであれば、次回再生チャンネルに一定の音量を設定し(ステップS600)、ステップS599の判別結果がNOであれば、次回再生チャンネルにボリューム調整に応じた音量を設定しているが、これに代えて、以下に説明する変形例のようにしても良い。すなわち、この変形例では、ステップS597およびステップS598の次のステップの処理として、今回設定される音声データと、当該音声データが設定される再生チャンネルで既に再生中の音声データとが、ボリューム調整の影響を受けないデータであるか否かを確認する処理を行った後、今回の音声データのボリューム調整の設定と前回の音声データのボリューム調整の設定とが同じであるか否かを判別する処理を行う。今回の音声データのボリューム調整の設定と前回の音声データのボリューム調整の設定とが同じである場合には、ボリューム調整の影響を受けないデータであるか否かを判別する処理を行う。今回の音声データのボリューム調整の設定と前回の音声データのボリューム調整の設定とが同じない場合には、今回設定される音声データのボリューム調整の設定を行った後、ボリューム調整の影響を受けないデータであるか否かを判別する処理に移る。ボリューム調整の影響を受けないデータであるか否かを判別する処理に移る。そして、ボリューム調整の影響を受けないデータである場合には、再生チャンネルに一定の音量を設定する処理を行い、ボリューム調整の影響を受けるデータである場合には、再生チャンネルにボリューム調整に応じた音量を設定する処理を行う。その後、ステップS602のように、チャンネル数分設定したか否かを判別する処理に移ると良い。なお、この変形例において第3実施例と異なる処理は上述した処理だけであり、その他の処理は第3実施例の処理(図63に示されるステップS592~ステップS598の処理、ステップS602の処理、およびステップS603の処理)と同じである。 In this third embodiment, in step S599, it is determined whether the data currently in the reproduction channel (data being reproduced) is data that is not affected by volume adjustment, and the determination result in step S599 is If YES, a constant volume is set for the next playback channel (step S600), and if the determination result in step S599 is NO, the next playback channel is set to a volume corresponding to the volume adjustment. Alternatively, a modified example described below may be used. That is, in this modified example, as the processing in the next step after step S597 and step S598, the audio data to be set this time and the audio data already being played on the playback channel to which the audio data is set are subject to volume adjustment. After performing the process of checking whether the data is unaffected, the process of determining whether the volume adjustment settings of the current audio data and the previous volume adjustment settings of the audio data are the same. I do. If the volume adjustment setting for the current audio data is the same as the previous volume adjustment setting for the audio data, a process is performed to determine whether the data is unaffected by the volume adjustment. If the current audio data volume adjustment settings are not the same as the previous audio data volume adjustment settings, the current audio data volume adjustment settings will not be affected by the volume adjustment. The process moves on to determining whether or not it is data. The process moves on to determining whether the data is unaffected by volume adjustment. If the data is not affected by volume adjustment, processing is performed to set a constant volume on the playback channel, and if the data is affected by volume adjustment, processing is performed to set a constant volume on the playback channel according to the volume adjustment. Performs processing to set the volume. After that, it is preferable to proceed to a process of determining whether or not the number of channels has been set as many as the number of channels, as in step S602. Note that the only process that differs from the third embodiment in this modification is the process described above, and the other processes are the processes of the third embodiment (the processes of steps S592 to S598 shown in FIG. 63, the process of step S602, and the process of step S603).

(第4実施例)
図64に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第4実施例において、ホスト制御回路210は、先ず、SAC番号がボリューム調整の影響を受けるSAC番号であるかどうかを確認する(ステップS611)。その後、ステップS612に移る。
(Fourth example)
As shown in FIG. 64, in the fourth embodiment of the sound request control process (when volume adjustment is performed), the host control circuit 210 first determines whether the SAC number is a SAC number affected by the volume adjustment. This is confirmed (step S611). After that, the process moves to step S612.

ホスト制御回路210は、ステップS612において、SAC番号がボリューム調整の影響を受けるか否かを示すフラグを更新し、SAC番号で指定された音声データの入力を行う(ステップS613)。具体的には、SAC番号がボリューム調整の影響を受ける場合にはフラグをONに設定する(SAC番号がボリューム調整の影響を受けない場合にはフラグはOFF)。 In step S612, the host control circuit 210 updates the flag indicating whether or not the SAC number is affected by volume adjustment, and inputs the audio data specified by the SAC number (step S613). Specifically, if the SAC number is affected by volume adjustment, the flag is set to ON (if the SAC number is not affected by volume adjustment, the flag is set to OFF).

ホスト制御回路210は、ステップS614において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS614におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS615)、ステップS617に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS614におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS610)、ステップS617に移る。 In step S614, the host control circuit 210 determines whether volume control is performed by a hardware switch. If the volume is controlled by the hardware switch (YES in step S614), the volume is controlled by the hardware switch (see reference numeral 281 in FIG. 9) (step S615), and the process moves to step S617. On the other hand, if the volume is not controlled by a hardware switch (NO in step S614), user volume control (see reference numeral 282 in FIG. 9) is performed (step S610), and the process moves to step S617.

ホスト制御回路210は、ステップS617において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS618に移る。 In step S617, the host control circuit 210 performs debug volume control during debugging (see reference numeral 283 in FIG. 9), and then proceeds to step S618.

ホスト制御回路210は、ステップS618において、特定音のボリューム制御であるか否かを判別する。第4実施例においても、特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。 In step S618, the host control circuit 210 determines whether volume control is for a specific sound. In the fourth embodiment as well, the specific sound corresponds to a sound that is not affected by volume adjustment, such as an error sound.

ステップS618において特定音のボリューム制御でないと判別すると(ステップS618におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS619)、ステップS620に移る。ステップS619のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 If it is determined in step S618 that the volume control is not for the specific sound (NO in step S618), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S619). ), the process moves to step S620. In the volume control in step S619, control is performed to change the sound volume in accordance with the volume adjustment.

一方、ステップS618において特定音のボリューム制御であると判別すると(ステップS618におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS622)、ステップS624に移る。ステップS622のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される制御)が行われる。 On the other hand, if it is determined in step S618 that the volume control is for a specific sound (YES in step S618), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( Step S622), the process moves to step S624. The volume control in step S622 is a control in which a constant volume is output without being affected by the volume adjustment, regardless of whether or not the volume adjustment has been performed (i.e., even if a volume change operation is performed, Control is performed to output a constant volume before and after the control is performed.

ホスト制御回路210は、ステップS620において、ボリューム調整の影響を受けない再生チャンネルでの再生か否かを判別する。すなわち、ステップS612でフラグがONに設定されているか否かを判別する。ボリューム調整の影響を受けない再生チャンネルでの再生である場合(ステップS620におけるYES)、再生チャンネルに一定の音量を指定し(ステップS621)、ステップS624に移る。ボリューム調整の影響を受けない再生チャンネルでの再生でない場合(ステップS620におけるNO)、再生チャンネルにボリューム調整に応じた音量を設定し(ステップS623)、ステップS624に移る。 In step S620, the host control circuit 210 determines whether or not the playback is performed using a playback channel that is not affected by volume adjustment. That is, in step S612, it is determined whether the flag is set to ON. If the playback is on a playback channel that is not affected by volume adjustment (YES in step S620), a constant volume is specified for the playback channel (step S621), and the process moves to step S624. If the playback is not on a playback channel that is not affected by the volume adjustment (NO in step S620), a volume corresponding to the volume adjustment is set for the playback channel (step S623), and the process moves to step S624.

ホスト制御回路210は、ステップS624において、チャンネル数分(本実施形態では1CH~32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S624, the host control circuit 210 determines whether volume control has been performed for the number of channels (in this embodiment, 32 channels from 1CH to 32CH).

ステップS624においてチャンネル数分のボリューム設定が行われていれば(ステップS624におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS625)、サウンドリクエスト制御処理を終了する。 If volume settings have been made for the number of channels in step S624 (YES in step S624), the volume control incorporated in the audio data specified by the SAC number is performed (step S625), and the sound request control process ends. do.

ステップS624においてチャンネル数分のボリューム制御が行われていなければ(ステップS624におけるNO)、ホスト制御回路210は、ステップS618に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS624においてYESと判別されるまで)、ステップS618~ステップS624の処理が行われる。なお、図64には示されていないが、ステップS625の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels has not been performed in step S624 (NO in step S624), the host control circuit 210 returns to step S618 and continues until the volume control for the number of channels has been performed (YES in step S624). ), the processes of steps S618 to S624 are performed. Although not shown in FIG. 64, it is preferable to perform volume control for the number of channels in the process of step S625 as well.

(第5実施例)
図65に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第5実施例において、ホスト制御回路210は、先ず、SAC番号で指定された音声データの入力処理を行う(ステップS631)。その後、ステップS632に移る。
(Fifth example)
As shown in FIG. 65, in the fifth embodiment of the sound request control process (when volume adjustment is performed), the host control circuit 210 first performs input processing of audio data specified by the SAC number ( Step S631). After that, the process moves to step S632.

ホスト制御回路210は、音声データが各チャンネルがボリューム調整を受ける音声データであるかどうかを確認する(ステップS633)。具体的には、SAC番号により指定される音声データがボリューム調整の影響を受ける音声データである場合にはフラグをONに設定する(SAC番号により指定される音声データがボリューム調整の影響を受けない音声データである場合にはフラグはOFF)。 The host control circuit 210 determines whether the audio data is audio data for which each channel is subject to volume adjustment (step S633). Specifically, if the audio data specified by the SAC number is audio data that is affected by volume adjustment, the flag is set to ON (the audio data specified by the SAC number is not affected by volume adjustment). If it is audio data, the flag is OFF).

ホスト制御回路210は、ステップS633において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS633におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS634)、ステップS636に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS633におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS635)、ステップS636に移る。 In step S633, the host control circuit 210 determines whether volume control is performed by a hardware switch. If the volume is controlled by the hardware switch (YES in step S633), the volume is controlled by the hardware switch (see reference numeral 281 in FIG. 9) (step S634), and the process moves to step S636. On the other hand, if the volume is not controlled by a hardware switch (NO in step S633), user volume control (see reference numeral 282 in FIG. 9) is performed (step S635), and the process moves to step S636.

ホスト制御回路210は、ステップS636において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS637に移る。 In step S636, the host control circuit 210 performs debug volume control during debugging (see reference numeral 283 in FIG. 9), and then proceeds to step S637.

ホスト制御回路210は、ステップS637において、特定音のボリューム制御であるか否かを判別する。第5実施例においても、特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。 In step S637, the host control circuit 210 determines whether volume control is for a specific sound. In the fifth embodiment as well, the specific sound corresponds to a sound that is not affected by volume adjustment, such as an error sound.

ステップS637において特定音のボリューム制御でないと判別すると(ステップS637におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS638)、ステップS639に移る。ステップS638のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 If it is determined in step S637 that the volume control is not for the specific sound (NO in step S637), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S638). ), the process moves to step S639. In the volume control in step S638, control is performed to change the sound volume in accordance with the volume adjustment.

一方、ステップS637において特定音のボリューム制御であると判別すると(ステップS637におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS641)、ステップS643に移る。ステップS641のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される)が行われる。 On the other hand, if it is determined in step S637 that the volume control is for a specific sound (YES in step S637), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( Step S641), the process moves to step S643. The volume control in step S641 is a control that outputs a constant volume without being affected by the volume adjustment, regardless of whether or not the volume adjustment is performed (i.e., even if a volume change operation is performed, (a constant volume is output before and after) is performed.

ホスト制御回路210は、ステップS639において、ボリューム調整の影響を受けないチャンネルであるか否かを判別する。すなわち、ステップS632でフラグがONに設定されているか否かを判別する。ボリューム調整の影響を受けないチャンネルであれば(ステップS639におけるYES)、再生チャンネルに一定の音量を設定する(ステップS641)。ボリューム調整の影響を受けるチャンネルであれば(ステップS639におけるNO)、再生チャンネルにボリューム調整に応じた音量を設定する(ステップS642)。ステップS641の処理が終了するとまたはステップS642の処理が終了すると、ホスト制御回路210は、ステップS643に移る。 In step S639, the host control circuit 210 determines whether the channel is unaffected by volume adjustment. That is, in step S632, it is determined whether the flag is set to ON. If the channel is not affected by volume adjustment (YES in step S639), a constant volume is set for the playback channel (step S641). If the channel is affected by the volume adjustment (NO in step S639), the volume corresponding to the volume adjustment is set for the playback channel (step S642). When the process of step S641 ends or the process of step S642 ends, the host control circuit 210 moves to step S643.

ホスト制御回路210は、ステップS643において、チャンネル数分(本実施形態では1CH~32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S643, the host control circuit 210 determines whether volume control has been performed for the number of channels (in this embodiment, 32 channels from 1CH to 32CH).

ステップS643においてチャンネル数分のボリューム設定が行われていれば(ステップS643におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS644)、サウンドリクエスト制御処理を終了する。 If the volume settings for the number of channels have been made in step S643 (YES in step S643), the volume control incorporated in the audio data specified by the SAC number is performed (step S644), and the sound request control process ends. do.

ステップS643においてチャンネル数分のボリューム制御が行われていなければ(ステップS643におけるNO)、ホスト制御回路210は、ステップS637に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS643においてYESと判別されるまで)、ステップS637~ステップS643の処理が行われる。なお、図65には示されていないが、ステップS644の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels has not been performed in step S643 (NO in step S643), the host control circuit 210 returns to step S637 and continues until the volume control for the number of channels has been performed (YES in step S643). ), the processing of steps S637 to S643 is performed. Although not shown in FIG. 65, it is preferable to perform volume control for the number of channels in the process of step S644 as well.

上述したボリューム調整が行われた場合のサウンドリクエスト制御処理(第1実施例~第5実施例)によれば、ボリューム調整が行われたときに、通常音についてはボリューム調整に応じた音量を出力しつつ、例えばエラー音等の重大な特定音についてはボリューム調整が行われたとしても一定の音量をスピーカから出力するといった音声制御を容易に行うことが可能となる。 According to the sound request control processing (first to fifth embodiments) when the volume adjustment is performed as described above, when the volume adjustment is performed, the volume of the normal sound is output according to the volume adjustment. At the same time, for example, it is possible to easily perform audio control such as outputting a constant volume from the speaker even if the volume is adjusted for important specific sounds such as error sounds.

[LED輝度調整処理]
次に、LEDの輝度調整について、図36および図66を参照して説明する。図66は、強・中・弱のLEDの発光強度に応じた各色(赤、緑、青)の輝度減衰値の一例を示す減衰テーブルである。この減衰テーブルは、サブメインROM205(例えば、図6参照)に記憶されている。
[LED brightness adjustment processing]
Next, the brightness adjustment of the LED will be explained with reference to FIGS. 36 and 66. FIG. 66 is an attenuation table showing an example of brightness attenuation values for each color (red, green, and blue) according to the strong, medium, and weak light emission intensities of the LEDs. This attenuation table is stored in the sub-main ROM 205 (see, for example, FIG. 6).

本実施形態のパチンコ遊技機1では、例えば遊技者等の操作によって、LEDの輝度を3段階で調整できるように構成されている。具体的には、表示装置13として用いられる液晶表示装置に表示される輝度設定画面において輝度調整の操作が行われると、ホスト制御回路210は、図66に示される減衰テーブルの切り替え処理を行う。例えば、3段階の輝度のうち強から中に変更する操作が行われると、ホスト制御回路210は、参照テーブルを、図66の減衰テーブルの強から中に切り替える処理を行う。 The pachinko gaming machine 1 of this embodiment is configured such that the brightness of the LED can be adjusted in three levels by, for example, an operation by a player or the like. Specifically, when a brightness adjustment operation is performed on the brightness setting screen displayed on the liquid crystal display device used as the display device 13, the host control circuit 210 performs the attenuation table switching process shown in FIG. 66. For example, when an operation is performed to change the brightness from high to medium among the three levels of brightness, the host control circuit 210 performs a process of switching the reference table from high to medium in the attenuation table of FIG.

なお、遊技者等の操作によって輝度を調整できるLEDは、例えばガラスドア4(例えば図3参照)に設けられたLEDであっても良いし、例えば表示装置13として用いられる液晶表示装置のバックライトであっても良い。なお、LEDの輝度調整は、3段階に限られず、例えばより多くの段階で調整できるように構成されていても良い。 Note that the LED whose brightness can be adjusted by the player's operation may be, for example, an LED provided on the glass door 4 (see FIG. 3, for example), or may be, for example, a backlight of a liquid crystal display device used as the display device 13. It may be. Note that the brightness adjustment of the LED is not limited to three stages, but may be configured to be adjustable in more stages, for example.

LEDの出力値は、以下の式(1)で示される。
LEDの出力値=LEDデータによる輝度値×(100-輝度減衰値)/100・・・式(1)
上記式(1)のLEDの出力値は、LEDの再生チャンネル毎に設定することもできる。なお、遊技者の操作によって変更されるパラメータは、輝度減衰値である。例えば、輝度減衰値が0であれば輝度が最も強く、輝度減衰値が100であれば輝度が最も弱く消灯する。また、LEDの出力値の計算は、シーケンサ226b(図7参照)の内部で行われる。
The output value of the LED is expressed by the following equation (1).
LED output value = brightness value based on LED data x (100 - brightness attenuation value) / 100...Equation (1)
The output value of the LED in the above equation (1) can also be set for each LED reproduction channel. Note that the parameter that is changed by the player's operation is the brightness attenuation value. For example, if the brightness attenuation value is 0, the brightness is the strongest, and if the brightness attenuation value is 100, the brightness is the weakest and the light is turned off. Further, calculation of the output value of the LED is performed inside the sequencer 226b (see FIG. 7).

なお、LEDデータおよび再生パターン等を定義するLEDデータテーブルは、ActiveLED(UE)およびLEDMaker(UE)といったツールを用いてBLDファイル(LEDアニメーション)を作成し、この作成されたBLDファイルに情報を付加しつつLEDリスト(Excelマクロ)(UE)で変換して作成される。 In addition, to create an LED data table that defines LED data and playback patterns, etc., create a BLD file (LED animation) using tools such as ActiveLED (UE) and LED Maker (UE), and add information to the created BLD file. It is created by converting it using an LED list (Excel macro) (UE).

ところで、3原色フルカラーLEDの場合、赤、緑および青の輝度減衰値を一律で同じとした場合、ホワイトバランスがくずれてしまい、例えば白色だったものが黄色になったりする場合がある。例えば、LEDの輝度を落とした場合、赤、緑および青のうち、青の輝度減衰値を最も大きくする必要があり、赤の輝度減衰値を最も小さくすることが好ましい。 By the way, in the case of a three-primary full-color LED, if the brightness attenuation values for red, green, and blue are uniformly the same, the white balance may be distorted, and for example, white may become yellow. For example, when reducing the brightness of an LED, it is necessary to make the brightness attenuation value of blue the largest among red, green, and blue, and it is preferable to make the brightness attenuation value of red the smallest.

そこで、本実施形態のパチンコ遊技機1では、例えば遊技者等の操作によってLEDの輝度が変更された場合であっても、例えば1024個の各ポート毎に輝度減衰値を設定することで、ホワイトバランスを極力維持できるように構成されている。 Therefore, in the pachinko gaming machine 1 of the present embodiment, even if the brightness of the LED is changed by the player's operation, for example, by setting the brightness attenuation value for each of the 1024 ports, the white It is designed to maintain balance as much as possible.

具体的には、遊技者等の操作によってLEDの輝度が強・中・弱のうちのいずれかに調整されると、音声・LED制御回路220は、図66の減衰テーブルを参照し、赤、緑および青のそれぞれについて設定された輝度減衰値にもとづいてLEDの輝度を制御する。なお、減衰テーブルは、例えば1024個のポート毎(LED毎)に用意されているため、各ポート毎に減衰値を設定することができる。 Specifically, when the brightness of the LED is adjusted to high, medium, or low by a player's operation, the audio/LED control circuit 220 refers to the attenuation table in FIG. The brightness of the LED is controlled based on brightness attenuation values set for each of green and blue. Note that since the attenuation table is prepared for each of, for example, 1024 ports (for each LED), an attenuation value can be set for each port.

例えば、遊技者等の操作によってLEDの輝度が強に設定されると、音声・LED制御回路220のシーケンサ226bは、赤の輝度減衰値0、緑の輝度減衰値5および青の輝度減衰値25を上記の式(1)に代入し、LEDの出力値を算出する。同様に、音声・LED制御回路220のシーケンサ226bは、遊技者等の操作によってLEDの輝度が中に設定されると、赤の輝度減衰値50、緑の輝度減衰値53および青の輝度減衰値63を上記の式(1)に代入し、遊技者等の操作によってLEDの輝度が弱に設定されると、赤の輝度減衰値80、緑の輝度減衰値81および青85の輝度減衰値を上記の式(1)に代入し、LEDの出力値を算出する。そして、音声・LED制御回路220は、このようにして算出されたLEDの出力値にもとづいてLEDの発光を制御する。 For example, when the brightness of the LED is set to high by a player's operation, the sequencer 226b of the audio/LED control circuit 220 sets a red brightness attenuation value of 0, a green brightness attenuation value of 5, and a blue brightness attenuation value of 25. is substituted into the above equation (1) to calculate the output value of the LED. Similarly, when the brightness of the LED is set to medium by a player's operation, the sequencer 226b of the audio/LED control circuit 220 controls a red brightness attenuation value of 50, a green brightness attenuation value of 53, and a blue brightness attenuation value. 63 into the above equation (1), and when the brightness of the LED is set to low by the player's operation, the brightness attenuation value for red is 80, the brightness attenuation value for green is 81, and the brightness attenuation value for blue is 85. Substitute it into the above equation (1) to calculate the output value of the LED. Then, the audio/LED control circuit 220 controls the light emission of the LED based on the output value of the LED calculated in this manner.

このように、音声・LED制御回路220は、赤、緑および青それぞれに対応して設定された輝度減衰値にもとづいてLEDの出力値を算出し、この算出されたLEDの出力値にもとづいてLEDの発光を制御することで、例えば遊技者等の操作によってLEDの輝度が変更されたとしても、ホワイトバランスを極力維持することが可能となる。 In this way, the audio/LED control circuit 220 calculates the output value of the LED based on the brightness attenuation values set corresponding to red, green, and blue, and calculates the output value of the LED based on the calculated output value of the LED. By controlling the light emission of the LED, it is possible to maintain the white balance as much as possible, even if the brightness of the LED is changed by, for example, an operation by a player or the like.

[役物ソレノイド制御処理]
次に、役物ソレノイド制御処理について、図36、図37および図67を参照して説明する。図67は、LEDポートと、LEDおよびソレノイドとの接続状態の一例を示すブロック図である。
[Accessory solenoid control processing]
Next, the accessory solenoid control process will be described with reference to FIGS. 36, 37, and 67. FIG. 67 is a block diagram showing an example of a connection state between an LED port, an LED, and a solenoid.

本実施形態のパチンコ遊技機1は、例えば遊技領域に設けられた可動体(役物)の動きが多様化しており、それにともなって可動体の制御が複雑化している。そこで、可動体の多種多様な動きのなかでも簡単な動きについては、ソレノイドで役物を構成する部材を動作させたり、ロックする機構を役物に設けたりして、可動体の制御負荷の抑制を図っている。役物ドライバーは、モータ動作のリクエストを受けると、モータ動作データの内容を順番に出力する。モータドライバーの出力およびモータ動作終了の判定は、図37に示されるように1msecのタイマ割込処理で行われる。タイマ割込処理では、役物モータの出力判定と終了判定(すなわち、開始と終了の判定)とが行われ、複数のモータの同期制御も行われる。 In the pachinko game machine 1 of this embodiment, for example, the movements of the movable bodies (accessories) provided in the game area are diversified, and control of the movable bodies is accordingly complicated. Therefore, for simple movements among the wide variety of movements of a movable body, we can reduce the control load on the movable body by operating the parts that make up the accessory using a solenoid, or by providing a locking mechanism on the accessory. We are trying to When the accessory driver receives a request for motor operation, it sequentially outputs the contents of the motor operation data. The output of the motor driver and the end of motor operation are determined by a 1 msec timer interrupt process, as shown in FIG. 37. In the timer interrupt processing, output determination and termination determination (that is, determination of start and end) of the accessory motor are performed, and synchronous control of a plurality of motors is also performed.

また、本実施形態のパチンコ遊技機1の音声・LED制御回路220は、図67に示されるように、ホスト制御回路210からの指令にもとづいて、各LEDポートに接続された枠側のLEDおよび盤面側のLED(例えば、遊技盤12に配されるLEDや表示装置13として用いられる液晶表示装置のバックライト)等を、LEDドライバーを介して発光を制御している。そして、LEDドライバーにより制御されるLEDポート(Port0~Port23)のうち、Port6に上記のソレノイドを接続し、それ以外のPortにLEDを接続している。 Furthermore, as shown in FIG. 67, the audio/LED control circuit 220 of the pachinko gaming machine 1 of this embodiment controls the frame-side LED and The light emission of the LEDs on the board side (for example, the LEDs arranged on the game board 12 and the backlight of the liquid crystal display device used as the display device 13) is controlled via an LED driver. Of the LED ports (Port0 to Port23) controlled by the LED driver, the above-mentioned solenoid is connected to Port6, and the LEDs are connected to the other ports.

音声・LED制御回路220は、ホスト制御回路210からの指令を受けて、枠側LEDおよび盤面側LEDの各ポートに接続されるLEDの発光を、LEDドライバーを介して実行しているが、例えばポート6にソレノイドを接続することで、LEDドライバーを介してソレノイドの作動も実行することができる。これにより、役物の動きの多様化によりソレノイドの数が増えたとしても、かかる役物の動きの多様性を維持しつつ、役物を作動させるための制御負荷を抑制することが可能となる。 The audio/LED control circuit 220 receives a command from the host control circuit 210 and causes the LEDs connected to the frame-side LED and board-side LED ports to emit light via an LED driver. By connecting a solenoid to port 6, the solenoid can also be activated via the LED driver. As a result, even if the number of solenoids increases due to the diversification of the movements of accessories, it is possible to maintain the diversity of the movements of the accessories and to suppress the control load for operating the accessories. .

ところで、図67に示されるようにLEDドライバーを介して上記のソレノイドの作動を実行する場合、役物を作動させるモータと上記ソレノイドの作動とを同期制御する必要がある。なお、役物の作動は、複数のモータの同期制御も含めて1msecの割り込み処理で行われている。 By the way, when operating the above-mentioned solenoid via an LED driver as shown in FIG. 67, it is necessary to synchronously control the motor that operates the accessory and the operation of the solenoid. Note that the operation of the accessory, including the synchronous control of a plurality of motors, is performed by interrupt processing of 1 msec.

そこで、本実施形態のパチンコ遊技機1では、役物シーケンステーブルに制御コードを追加し、上記ソレノイドと役物を作動させる複数のモータとを同期制御したい場合には制御コードに0より大きな値をセットするようにしている。そして、ホスト制御回路210は、メインループの処理において、役物デバイスで再生中の役物の制御コードを取得し(図36のステップS204参照)、この取得した制御コードが0より大きな値をもつ場合に、制御コードに対応するLEDポート(例えば、上記のソレノイドが接続されるPort6)の制御を実行する(図36のステップS205参照)。これにより、上記ソレノイドと役物を作動させる複数のモータとの同期制御を実行することが可能となる。 Therefore, in the pachinko game machine 1 of this embodiment, a control code is added to the accessory sequence table, and when it is desired to synchronously control the solenoid and the plurality of motors that operate the accessory, a value larger than 0 is set in the control code. I'm trying to set it up. Then, in the main loop processing, the host control circuit 210 acquires the control code of the accessory being played on the accessory device (see step S204 in FIG. 36), and if the acquired control code has a value greater than 0. In this case, the LED port (for example, Port 6 to which the above-mentioned solenoid is connected) corresponding to the control code is controlled (see step S205 in FIG. 36). This makes it possible to perform synchronous control of the solenoid and a plurality of motors that operate the accessories.

なお、制御コードに対応するLEDポートの制御をメインループで実行するのは、1msecの割り込み処理で実行される通常のLED制御に影響を及ぼさないようにするためである。 Note that the reason why the control of the LED port corresponding to the control code is executed in the main loop is to avoid affecting the normal LED control executed by 1 msec interrupt processing.

また、本実施形態のパチンコ遊技機1では、LEDポート(Port0~Port23)のうち一部のポートにソレノイドを接続しているため、例えば遊技者等の操作によって上述したLEDの輝度調整が行われると、ソレノイドへの電圧も再設定されることになるが、ソレノイドの動作がON/OFFだけであるためソレノイドに与える影響は小さいものと考えられる。また、LEDの発光とソレノイドの動作とを同期させる同期演出を実行する場合には、かかる同期演出を容易に実行することも可能となる。 In addition, in the pachinko gaming machine 1 of the present embodiment, solenoids are connected to some of the LED ports (Port0 to Port23), so the brightness of the LEDs described above can be adjusted by the player's operation, for example. Then, the voltage to the solenoid will also be reset, but since the solenoid operates only on and off, the effect on the solenoid is considered to be small. Moreover, when performing a synchronization effect that synchronizes the light emission of the LED and the operation of the solenoid, such a synchronization effect can be easily performed.

[データロード処理]
本実施形態のパチンコ遊技機1では、電源が投入されたときに実行される各種初期化処理(図36のステップS201参照)の一つとして、データロード処理が行われる。また、遊技中にデータロード処理が行われることもある。これらのデータロード処理は、ROMからRAMやバッファへのデータ転送(例えば、サブメインROM205からSRAM210bへのデータ転送、CGROM206から内蔵VRAM237へのデータ転送など(例えば、いずれも図6参照))、すなわち、ROMに記憶されているデータをRAMやバッファにロードする処理(データロード処理)である。
[Data load processing]
In the pachinko game machine 1 of this embodiment, a data load process is performed as one of various initialization processes (see step S201 in FIG. 36) executed when the power is turned on. Also, data loading processing may be performed during the game. These data load processes involve data transfer from ROM to RAM or buffer (for example, data transfer from sub-main ROM 205 to SRAM 210b, data transfer from CGROM 206 to built-in VRAM 237 (for example, see FIG. 6 for both)), i.e. This is a process (data load process) of loading data stored in a ROM into a RAM or a buffer.

上記のデータロード処理は、転送されるデータ量が多いとロードに時間を要し、ウォッチドッグにリセットがかかってデータロード処理が終了してしまうおそれがある。ウォッチドッグにリセットがかかった場合、当該リセットがかかった原因が、単にデータ量が多くて時間を要したためであるのか、データロード時にエラーが発生したためであるのかを判別することが困難である。また、データロード処理が終了してしまった場合、ホスト制御回路210は、ロード完了であるのかロード失敗であるのかを判別できずにロード完了を待ち続けることとなってしまい、自動復帰できない状態となるおそれがある。 The data load process described above takes time to load when a large amount of data is transferred, and there is a risk that the watchdog will be reset and the data load process will end. When the watchdog is reset, it is difficult to determine whether the reason for the reset is simply because the amount of data is large and takes time, or because an error occurred during data loading. Furthermore, if the data loading process ends, the host control circuit 210 cannot determine whether the loading is complete or has failed, and continues to wait for the loading to complete, resulting in a state in which automatic recovery is not possible. There is a risk that this may occur.

そこで本実施形態では、データロード処理に要する時間が所定の上限値を超えた場合にはエラーとしてデータロード処理を終了し、再ロードするようにしている。以下、図68を参照して、データロード処理について説明する。図68は、ホスト制御回路210により各種初期化処理の一つとして実行されるデータロード処理の一例を示すフローチャートである。 Therefore, in this embodiment, if the time required for the data load process exceeds a predetermined upper limit value, the data load process is terminated as an error and the data is reloaded. The data load process will be described below with reference to FIG. 68. FIG. 68 is a flowchart showing an example of a data load process executed by the host control circuit 210 as one of various initialization processes.

図68に示されるように、ホスト制御回路210は、先ず、転送時間の上限をセットする(ステップS651)。転送時間とは、ROMからRAMへのデータロードに要する時間である。転送時間の上限は、転送されるデータ量によって変わるが、本実施形態では、以下の式(2)により決定している。
転送時間の上限値=(単位時間あたりの転送データ量)×(転送時間目安+α)・・・式(2)
上記式(2)の単位時間あたりの転送データ量および転送時間目安は、転送されるデータ量にもとづいて予め設定しておいても良いし、転送されるデータ量にもとづいて例えばホスト制御回路210により算出するようにしても良い。なお、αは、データロードに余裕を持たせるための時間である。
As shown in FIG. 68, the host control circuit 210 first sets the upper limit of the transfer time (step S651). Transfer time is the time required to load data from ROM to RAM. The upper limit of the transfer time varies depending on the amount of data to be transferred, but in this embodiment, it is determined by the following equation (2).
Upper limit of transfer time = (amount of data transferred per unit time) x (estimated transfer time + α)...Formula (2)
The amount of data to be transferred per unit time and the approximate transfer time in Equation (2) above may be set in advance based on the amount of data to be transferred, or may be set based on the amount of data to be transferred, for example, by the host control circuit 210. It may be calculated by Note that α is a time to allow some margin for data loading.

ステップS651の処理が終了すると、ホスト制御回路210は、ステップS652に移り、ROMからRAMへのデータロードを開始する。 When the process in step S651 ends, the host control circuit 210 moves to step S652 and starts loading data from the ROM to the RAM.

ホスト制御回路210は、データロードを開始(ステップS652)したのち、データロードを完了したか否かを判別する(ステップS653)。データロードを完了していなければ(ステップS653におけるNO)、ホスト制御回路210は、ステップS654に移る。一方データロードを完了していれば(ステップS653におけるYES)、ホスト制御回路210は、データロード処理を終了する。 After starting the data load (step S652), the host control circuit 210 determines whether the data load has been completed (step S653). If the data loading has not been completed (NO in step S653), the host control circuit 210 moves to step S654. On the other hand, if the data load has been completed (YES in step S653), the host control circuit 210 ends the data load process.

ホスト制御回路210は、ステップS654において、データ転送時間が上限値を超えていないか否かを判別する。データ転送時間が上限値を超えていなければ(ステップS654におけるYES)、一定時間毎にウォッチドッグタイマのクリア処理を行う(ステップS655)。一方、データ転送時間が上限値を超えていれば(ステップS654におけるNO)、ホスト制御回路210は、エラーが発生したと判定し、エラー処理を実行する。ここで実行されるエラー処理は、ウォッチドッグタイマのクリア処理を行わずにウォッチドッグリセットによりロードデータをリセットし(ステップS656)、再ロードする処理である。その後、ホスト制御回路210は、ステップS654に戻る。すなわち、データ転送時間が上限値を超えた場合(ステップS654におけるNO)には、エラー処理として再ロードされることとなる。 In step S654, host control circuit 210 determines whether the data transfer time does not exceed an upper limit value. If the data transfer time does not exceed the upper limit (YES in step S654), the watchdog timer is cleared at regular intervals (step S655). On the other hand, if the data transfer time exceeds the upper limit (NO in step S654), host control circuit 210 determines that an error has occurred and executes error processing. The error processing executed here is a process of resetting the load data by a watchdog reset (step S656) and reloading the data without clearing the watchdog timer. Thereafter, the host control circuit 210 returns to step S654. That is, if the data transfer time exceeds the upper limit (NO in step S654), the data will be reloaded as an error process.

このように、データロード処理を行う場合、正常なロード中にウォッチドッグリセットがかからないように、ホスト制御回路210は、ロード完了待ちの間、一定時間毎にウォッチドッグタイマのクリア処理を行い続けるようにしている。ただし、データロード処理が所定の上限値を超えたときには、ホスト制御回路210は、ロードデータをリセットして再ロードするようにしている。これにより、データロード処理に時間を要した場合であっても、再ロードにより自動復帰されることとなる。 In this way, when performing a data load process, the host control circuit 210 continues to clear the watchdog timer at fixed intervals while waiting for the load to complete, so that the watchdog reset does not occur during normal loading. I have to. However, when the data load process exceeds a predetermined upper limit, the host control circuit 210 resets the load data and reloads it. As a result, even if the data loading process takes time, it will be automatically restored by reloading.

[サブ乱数処理]
次に、ホスト制御回路210によるメインループにおいて実行されるサブ乱数処理について説明する。
[Sub random number processing]
Next, sub random number processing executed in the main loop by the host control circuit 210 will be described.

サブ乱数処理には、電源が投入されたときに各種初期化処理(図36のステップS201参照)の一つとして実行される乱数初期化処理と、定期的に実行される乱数定期更新処理と、乱数が使用されたときに実行される乱数取得処理とが含まれる。サブ乱数処理は、出玉にかかわるメインCPU71(例えば、図5参照)による特別図柄の抽選とは異なり、出玉に影響を及ぼさない例えば演出態様の決定等に用いられる乱数についての処理である。ただし、以下に説明するサブ乱数処理を、メインCPU71により実行される乱数処理に適用しても良い。上述のこれらのサブ乱数処理について、図69~図72を参照して説明する。図69は、ホスト制御回路210により各種初期化処理のうちの一つとして実行される乱数初期化処理の一例を示すフローチャートである。図70は、乱数定期更新処理の一例を示すフローチャートである。図71は、(a)乱数1取得処理の一例を示すフローチャート、(b)乱数2取得処理の一例を示すフローチャート、(c)乱数3取得処理の一例を示すフローチャート、(d)乱数4取得処理の一例を示すフローチャートである。図72は、乱数が使用されたときに実行される乱数取得処理の一例を示すフローチャートである。 The sub-random number processing includes a random number initialization process that is executed as one of various initialization processes (see step S201 in FIG. 36) when the power is turned on, and a random number periodic update process that is executed periodically. It also includes a random number acquisition process that is executed when a random number is used. The sub-random number process is different from the lottery of special symbols by the main CPU 71 (for example, see FIG. 5), which is involved in the ball output, and is a process for random numbers that do not affect the ball output and are used, for example, to determine the performance mode. However, the sub-random number processing described below may be applied to the random number processing executed by the main CPU 71. These sub-random number processes described above will be explained with reference to FIGS. 69 to 72. FIG. 69 is a flowchart showing an example of a random number initialization process executed by the host control circuit 210 as one of various initialization processes. FIG. 70 is a flowchart illustrating an example of random number periodic update processing. FIG. 71 shows (a) a flowchart illustrating an example of random number 1 acquisition processing, (b) a flowchart illustrating an example of random number 2 acquisition processing, (c) a flowchart illustrating an example of random number 3 acquisition processing, and (d) random number 4 acquisition processing. It is a flowchart which shows an example. FIG. 72 is a flowchart illustrating an example of random number acquisition processing executed when random numbers are used.

本実施形態のパチンコ遊技機1では、4つの乱数を用いられており(乱数1~乱数4)、この4つの乱数についての初期化処理は、図36に示されるように、ゲームデータRAMクリアと同じタイミングで実行される。 In the pachinko game machine 1 of this embodiment, four random numbers are used (random number 1 to random number 4), and the initialization process for these four random numbers is performed by clearing the game data RAM and executed at the same time.

図69に示されるように、乱数初期化処理において、ホスト制御回路210は、先ず、RTC時刻(分・秒)を取得し(ステップS671)、その後、乱数個数分ループに入る。 As shown in FIG. 69, in the random number initialization process, the host control circuit 210 first obtains the RTC time (minutes/seconds) (step S671), and then enters a loop for the number of random numbers.

乱数個数分ループにおいて、ホスト制御回路210は、先ず、乱数SEEDを作成する(ステップS672)。乱数初期化処理における乱数SEED作成は、以下の式(3)にもとづいて実行される。
SEED(乱数1~4)=(RTC時間(秒)+(RTC時間(分)×60)+乱数番号(乱数1~4))×初期時の素数・・・式(3)
In the loop for the number of random numbers, the host control circuit 210 first creates a random number SEED (step S672). Random number SEED creation in the random number initialization process is executed based on the following equation (3).
SEED (random numbers 1 to 4) = (RTC time (seconds) + (RTC time (minutes) x 60) + random number number (random numbers 1 to 4)) x initial prime number...Equation (3)

ホスト制御回路210は、ステップS672において乱数SEEDを作成したのち、乱数バックアップ、すなわち、SRAM210b(例えば、図6参照)に、ステップS672において作成した乱数SEEDを保存する(ステップS673)。ここでバックアップされる乱数SEEDは、今回作成された乱数SEEDであるが、前回までにバックアップされた情報については消去しても良いし引き続き記憶させても良い。 After creating the random number SEED in step S672, the host control circuit 210 stores the random number SEED created in step S672 in the random number backup, that is, the SRAM 210b (see FIG. 6, for example) (step S673). The random number SEED backed up here is the random number SEED created this time, but the information backed up up to the previous time may be deleted or may be continued to be stored.

ホスト制御回路210は、ステップS672およびステップS673の処理を乱数個数分(本実施形態では乱数1~乱数4の4個分)実行すると、乱数個数分ループを抜け、乱数初期化処理を終了する。 When the host control circuit 210 executes the processing in step S672 and step S673 for the number of random numbers (in this embodiment, four random numbers 1 to 4), it exits the loop for the number of random numbers and ends the random number initialization process.

このように、乱数初期化処理では、RTC時刻の分および秒が使用されている。したがって、初期化時の乱数SEEDには、電源を投入した時間が分・秒単位まで関与することとなる。 In this way, the minutes and seconds of the RTC time are used in the random number initialization process. Therefore, the random number SEED at the time of initialization is related to the time when the power is turned on, down to the minute and second level.

次に、図70を参照して、乱数定期更新処理について説明する。乱数定期更新処理はは、図36に示されるバンクフリップ終了待ちにおいて、乱数1~乱数4のいずれも使用されなかったとしても定期的に乱数1~乱数4を更新する処理である。 Next, random number periodic update processing will be described with reference to FIG. 70. The random number periodic update process is a process that periodically updates random numbers 1 to 4 even if none of them are used while waiting for bank flip completion as shown in FIG.

図70に示されるように、乱数定期更新処理において、ホスト制御回路210は、乱数1取得処理(ステップS681)、乱数2取得処理(ステップS682)、乱数3取得処理(ステップS683)、乱数4取得処理(ステップS684)をこの順に行う。なお、乱数定期更新処理は、バンクフリップ終了待ちをしている間、常に実行される。また、メインループのいずれかの処理落ちによってバンクフリップ終了待ちが発生しない場合でも、ホスト制御回路210は、1フレームにおいて1回は乱数定期更新処理を行う。 As shown in FIG. 70, in the random number regular update process, the host control circuit 210 performs random number 1 acquisition processing (step S681), random number 2 acquisition processing (step S682), random number 3 acquisition processing (step S683), and random number 4 acquisition processing. The processing (step S684) is performed in this order. Note that the random number periodic update process is always executed while waiting for the bank flip to end. Further, even if the bank flip completion wait does not occur due to a processing failure in any of the main loops, the host control circuit 210 performs the random number periodic update process once in one frame.

図71(a)に示されるように、乱数1取得処理は、乱数1更新(ステップS685)、すなわち、乱数1を取得したのち乱数1の更新を行う。その後、乱数1バックアップ、すなわち、SRAM210b(例えば、図6参照)に、取得された乱数1を保存する(ステップS686)。同様に、図71(b)に示されるように、乱数2取得処理は、乱数2更新(ステップS687)、および、乱数2バックアップする(ステップS688)。また、同様に、図71(c)に示されるように、乱数3取得処理は、乱数3更新(ステップS689)、および、乱数3バックアップする(ステップS690)。また、同様に、図71(d)に示されるように、乱数4取得処理は、乱数4更新(ステップS691)、および、乱数4バックアップする(ステップS692)。なお、ステップS686、ステップS688、ステップS690およびステップS692においてバックアップされる乱数は、今回取得された乱数であるが、前回までにバックアップされた情報については消去しても良いし引き続き記憶させても良い。 As shown in FIG. 71(a), in the random number 1 acquisition process, random number 1 is updated (step S685), that is, after random number 1 is acquired, random number 1 is updated. Thereafter, the obtained random number 1 is stored in the random number 1 backup, that is, the SRAM 210b (see FIG. 6, for example) (step S686). Similarly, as shown in FIG. 71(b), the random number 2 acquisition process updates the random number 2 (step S687) and backs up the random number 2 (step S688). Similarly, as shown in FIG. 71(c), the random number 3 acquisition process updates the random number 3 (step S689) and backs up the random number 3 (step S690). Similarly, as shown in FIG. 71(d), the random number 4 acquisition process updates the random number 4 (step S691) and backs up the random number 4 (step S692). Note that the random numbers backed up in steps S686, S688, S690, and S692 are the random numbers obtained this time, but the information backed up previously may be deleted or may be continued to be stored. .

なお、乱数1~乱数4は、いずれも、0~32767の範囲内で発生する乱数のなかからいずれかが取得されるが、発生する乱数の範囲はこれに限られない。 Note that each of the random numbers 1 to 4 is obtained from random numbers generated within the range of 0 to 32767, but the range of the generated random numbers is not limited to this.

図72に示されるように、乱数が使用されたときに実行される乱数取得処理において、ホスト制御回路210は、先ず、乱数3取得処理を行う(ステップS693)。この乱数3取得処理は、乱数1、乱数2および乱数4のうち使用する乱数の決定に供するための乱数を取得する処理である。ステップS693の乱数3取得処理を実行すると、ホスト制御回路210は、ステップS694に移る。 As shown in FIG. 72, in the random number acquisition process executed when a random number is used, the host control circuit 210 first performs the random number 3 acquisition process (step S693). This random number 3 acquisition process is a process for acquiring a random number to be used for determining the random number to be used among random number 1, random number 2, and random number 4. After executing the random number 3 acquisition process in step S693, the host control circuit 210 moves to step S694.

ホスト制御回路210は、ステップS694において、ステップS693の乱数3取得処理で取得された乱数を4で割ったときの余り数(以下、単に「余り数」と称する)が0または1であるか否かを判別する。余り数が0または1であれば(ステップS694におけるYES)、乱数1取得処理を行う(ステップS695)。一方、余り数が0および1のいずれでもなければ(ステップS694におけるNO)、ステップS696に移る。 In step S694, the host control circuit 210 determines whether the remainder number when the random number obtained in the random number 3 obtaining process in step S693 is divided by 4 (hereinafter simply referred to as "remainder number") is 0 or 1. Determine whether If the remainder is 0 or 1 (YES in step S694), random number 1 acquisition processing is performed (step S695). On the other hand, if the remainder is neither 0 nor 1 (NO in step S694), the process moves to step S696.

ホスト制御回路210は、ステップS696において、余り数が2であるか否かを判別する。余り数が2であれば(ステップS696におけるYES)、乱数2取得処理を行う(ステップS697)。一方、余り数が2でなければ(ステップS696におけるNO)、ステップS698に移る。 Host control circuit 210 determines whether the remainder is 2 in step S696. If the remainder is 2 (YES in step S696), random number 2 acquisition processing is performed (step S697). On the other hand, if the remainder is not 2 (NO in step S696), the process moves to step S698.

ホスト制御回路210は、ステップS698において、余り数が3であるか否かを判別する。余り数が3であれば(ステップS698におけるYES)、乱数4取得処理を行う(ステップS699)。一方、余り数が3でなければ(ステップS698におけるNO)、これは余り数が0~3のいずれもないことを意味するから、ステップS693から処理をやり直す。 Host control circuit 210 determines whether the remainder is 3 in step S698. If the remainder is 3 (YES in step S698), random number 4 acquisition processing is performed (step S699). On the other hand, if the remainder number is not 3 (NO in step S698), this means that there is no remainder number between 0 and 3, so the process is restarted from step S693.

なお、乱数1取得処理(ステップS695)、乱数2取得処理(ステップS697)、乱数3取得処理(ステップS693)および乱数4取得処理(ステップS699)は、いずれも、図71に示したとおりである。 Note that the random number 1 acquisition process (step S695), the random number 2 acquisition process (step S697), the random number 3 acquisition process (step S693), and the random number 4 acquisition process (step S699) are as shown in FIG. .

このように、乱数が使用されたときに実行される乱数取得処理では、乱数1、乱数2および乱数4のうち選ばれた乱数についての更新は行われるものの、選ばれなかった乱数については更新が行われない。 In this way, in the random number acquisition process that is executed when random numbers are used, the random numbers selected from random number 1, random number 2, and random number 4 are updated, but the random numbers that were not selected are not updated. Not done.

また、本実施形態のパチンコ遊技機1では、電源が投入されたときに乱数初期化処理が行われ、乱数使用時には選ばれた乱数について乱数取得処理が行われ、バンクフリップ終了待ちまたはバンクフリップ終了待ちが発生しない場合でも乱数定期更新処理が行われる。 In addition, in the pachinko game machine 1 of this embodiment, random number initialization processing is performed when the power is turned on, and when random numbers are used, random number acquisition processing is performed for the selected random number, and waits for the end of the bank flip or waits for the end of the bank flip. Random number periodic update processing is performed even when no waiting occurs.

なお、乱数更新時の計算式は以下の式(4)に示すとおりである。
今回更新値=(前回更新値×各乱数の素数)+1・・・式(4)
ここで、乱数取得処理の戻り値は、32bitから16bitに右シフト返還した0~32767の値となる。すなわち、上記の式(4)にもとづいて算出された今回更新値は、32bitであらわされ、この32bitの今回更新値は32bitから16bitに右シフト返還される。そして、16bit目についてはマスキングされ、1~15bitに示される値(0~32767のうちのいずれか)が今回更新値として決定される。
Note that the calculation formula when updating the random number is as shown in the following formula (4).
Current updated value = (previous updated value x prime number of each random number) + 1...Equation (4)
Here, the return value of the random number acquisition process is a value of 0 to 32767 that is right shifted from 32 bits to 16 bits. That is, the current updated value calculated based on the above equation (4) is expressed in 32 bits, and this 32-bit current updated value is right-shifted from 32 bits to 16 bits and returned. Then, the 16th bit is masked, and the value shown in the 1st to 15th bits (any one of 0 to 32767) is determined as the current updated value.

上述したサブ乱数処理を行うことにより、取得される乱数をランダムにすることができ、取得される乱数に偏りが生じることを抑制できる。とくに、初期化時の乱数SEEDには、電源を投入した時間が分・秒単位まで関与することとなるため、初期値を都度異ならせることが可能となる。 By performing the above-described sub-random number processing, the obtained random numbers can be made random, and the occurrence of bias in the obtained random numbers can be suppressed. In particular, since the time at which the power is turned on affects the random number SEED at the time of initialization down to the minute and second level, it is possible to change the initial value each time.

[サブ乱数処理の変形例]
本実施形態におけるサブ乱数処理について上述したが、上述のサブ乱数処理に代えてまたは併用により、以下に説明するサブ乱数処理(変形例)を行うようにしても良い。また、以下に説明するサブ乱数処理(変形例)を、メインCPU71により実行される乱数処理に適用しても良い。このサブ乱数処理の変形例について、図73および図74を参照しつつ説明する。なお、図73は、サブ乱数処理の変形例を説明するためのホスト制御回路210により実行される副制御メイン処理(全体フロー)である。ただし、図73では、説明に必要な処理のみを示しており、その他の処理については省略している。図74は、ホスト制御回路210により実行される受信割込処理の一例を示すフローチャートである。
[Variation example of sub-random number processing]
Although the sub-random number processing in this embodiment has been described above, the sub-random number processing (modified example) described below may be performed in place of or in combination with the above-described sub-random number processing. Further, the sub-random number processing (modified example) described below may be applied to the random number processing executed by the main CPU 71. A modification of this sub-random number processing will be described with reference to FIGS. 73 and 74. Note that FIG. 73 is a sub-control main process (overall flow) executed by the host control circuit 210 for explaining a modification of the sub-random number process. However, in FIG. 73, only processes necessary for explanation are shown, and other processes are omitted. FIG. 74 is a flowchart illustrating an example of reception interrupt processing executed by the host control circuit 210.

ホスト制御回路210は、先ず、各種初期化処理(図36のステップS201参照)の一つとして実行される乱数初期化処理を行う(ステップS701)。この乱数初期化処理では、例えば2のべき乗数(累乗数)の乱数シードと現在の乱数シード番号とを用意するとともに、スタックポインタに所定の初期値が設定される。 The host control circuit 210 first performs a random number initialization process (step S701), which is performed as one of various initialization processes (see step S201 in FIG. 36). In this random number initialization process, a random number seed of, for example, a power of 2 and a current random number seed number are prepared, and a predetermined initial value is set in the stack pointer.

ステップS701の乱数初期化処理を行うと、ホスト制御回路210は、メインループに入り、サブデバイスの入力処理を行い(ステップS702)、その後、各種リクエスト制御処理を行う(ステップS703)。この各種リクエスト制御処理(ステップS703)では、1フレーム前の後述するステップS705で作成されたリクエストにもとづいて各種デバイスに出力される。 After performing the random number initialization process in step S701, the host control circuit 210 enters the main loop, performs subdevice input processing (step S702), and then performs various request control processes (step S703). In this various request control processing (step S703), the request is output to various devices based on the request created in step S705, which will be described later, one frame before.

サブデバイスの入力処理(ステップS702)および各種リクエスト制御処理(ステップS703)を行うと、ホスト制御回路210は、乱数テーブル作成処理を行う(ステップS704)。このステップS704の乱数テーブル作成処理では、描画タイミングで2のべき乗のサイズを持つ乱数テーブルに登録されている乱数が更新されることにより、新たな乱数テーブルが作成される。乱数テーブルに登録される乱数の取得には、例えば2のべき乗数の乱数シードのうち、現在の乱数シード番号にもとづいて決まる乱数シードが用いられる。例えば、2(8)の乱数シードa~hが用意されている場合、現在の乱数シード番号が4であれば、dの乱数シードが用いられる。 After performing subdevice input processing (step S702) and various request control processing (step S703), the host control circuit 210 performs random number table creation processing (step S704). In the random number table creation process in step S704, a new random number table is created by updating the random numbers registered in the random number table having a size that is a power of 2 at the drawing timing. To obtain the random number registered in the random number table, a random number seed determined based on the current random number seed number among the random number seeds of a power of 2 is used, for example. For example, if 2 3 (8) random number seeds a to h are prepared, and the current random number seed number is 4, the random number seed d is used.

ホスト制御回路210は、ステップS704において、例えば2(32)のサイズを持つ乱数テーブルを作成することができ、この乱数テーブルには32個の乱数が登録される。乱数テーブルに乱数が登録されると、ホスト制御回路210は、乱数シードの値を更新する。乱数シードの更新は、上述した式(4)と同様に、前回更新値×素数を乗じたあとに1を加算して行われる。なお、乱数テーブルのサイズは、本変形例では2のべき乗(個)であればよく、2(32)を採用しているが、2のべき乗(個)であればいずれを採用しても良い。 In step S704, the host control circuit 210 can create a random number table having a size of, for example, 2 5 (32), and 32 random numbers are registered in this random number table. When the random number is registered in the random number table, the host control circuit 210 updates the value of the random number seed. The random number seed is updated by multiplying the previous update value by a prime number and then adding 1, as in equation (4) above. Note that the size of the random number table may be any power of 2 (numbers) in this modified example, and 2 5 (32) is adopted, but any size can be used as long as it is a power of 2 (numbers). good.

なお、図74に示されるように、ステップS704における乱数テーブルの作成に用いられる乱数シードは、例えばシリアルのコマンド受信時(ステップS801)に、ホスト制御回路210が持つCPUプロセッサによるCPUカウンタの値を用いて更新される(ステップS802)。このステップS802の乱数シード更新処理では、乱数シード番号をインクリメントし、インクリメントされた乱数シード番号を現在の乱数シード番号とすることで、乱数テーブルの作成に用いられる乱数シードの更新が行われる。 As shown in FIG. 74, the random number seed used to create the random number table in step S704 is based on the value of the CPU counter by the CPU processor of the host control circuit 210, for example, when receiving a serial command (step S801). (Step S802). In the random number seed update process of step S802, the random number seed used for creating the random number table is updated by incrementing the random number seed number and setting the incremented random number seed number as the current random number seed number.

図73に戻って、ステップS704の乱数テーブル作成処理を行うと、ホスト制御回路210は、パケット受信ループに入る。 Returning to FIG. 73, after performing the random number table creation process in step S704, the host control circuit 210 enters a packet reception loop.

パケット受信ループでは、ホスト制御回路210は、動画演出用のアニメーションにかかるリクエストを作成するアニメーション構築処理(ステップS705)を行い、乱数使用時に乱数取得処理を行う(ステップS706)。なお、ステップS705で作成されたリクエストは、バッファで待機後、次のフレームで出力される。 In the packet reception loop, the host control circuit 210 performs animation construction processing (step S705) to create a request for animation for video presentation, and performs random number acquisition processing when using random numbers (step S706). Note that the request created in step S705 is output in the next frame after waiting in a buffer.

ホスト制御回路210は、ステップS706の乱数取得処理において、ステップS704で作成された乱数テーブルから乱数を取得する。ここで取得した乱数は、ホスト制御回路210により実行される演出にかかわる抽選(例えば動画演出用のアニメーションを決定するための抽選)に用いられる。ホスト制御回路210は、ステップS706において、乱数テーブルから乱数を取得すると、乱数テーブルの参照位置を更新(インクリメント)する。なお、乱数テーブルの参照位置は、乱数テーブルから乱数を取得したときに行うだけであり、ステップS704の乱数テーブル作成処理では行わない。 In the random number acquisition process of step S706, the host control circuit 210 acquires a random number from the random number table created in step S704. The random number obtained here is used for a lottery related to the performance (for example, a lottery for determining an animation for a video performance) executed by the host control circuit 210. When the host control circuit 210 obtains the random number from the random number table in step S706, it updates (increments) the reference position of the random number table. Note that the reference position of the random number table is only performed when the random number is acquired from the random number table, and is not performed in the random number table creation process of step S704.

ホスト制御回路210は、ステップS705およびステップS706の処理を、パケット受信分繰り返し行う。ホスト制御回路210は、ステップS705およびステップS706の処理をパケット受信分行うと、パケット受信ループを抜ける。 The host control circuit 210 repeatedly performs steps S705 and S706 for each received packet. After the host control circuit 210 performs steps S705 and S706 for each packet received, the host control circuit 210 exits the packet reception loop.

パケット受信ループを抜けると、ホスト制御回路210は、アニメーション更新処理を行い(ステップS707)、その後、バンクフリップ/バンクフリップ終了待ちを行う(ステップS708)。 After exiting the packet reception loop, the host control circuit 210 performs animation update processing (step S707), and then waits for bank flip/bank flip completion (step S708).

ホスト制御回路210は、33.3msec周期のメインループにおけるステップS702~ステップS708の処理を繰り返し行う。 The host control circuit 210 repeatedly performs the processing from step S702 to step S708 in the main loop with a period of 33.3 msec.

上述したサブ乱数処理の変形例によれば、パケット受信ループ内で乱数取得機会が複数回あったとしても、すでに作成された同じ乱数テーブルを用いて参照位置を変えて乱数を取得するだけであるから、取得される乱数に不規則性を持たせつつ、ホスト制御回路210の制御負荷を軽くすることが可能となる。 According to the modification of the sub-random number processing described above, even if there are multiple opportunities to obtain random numbers within the packet reception loop, the same random number table that has already been created is simply used to change the reference position and obtain the random numbers. Therefore, it is possible to reduce the control load on the host control circuit 210 while imparting irregularity to the random numbers obtained.

[その他の拡張例]
本実施形態のパチンコ遊技機1は、遊技媒体を用いて遊技を行い、その遊技の結果に基づいて特典が付与される形態全ての遊技機について、本発明を適用することができる。すなわち、物理的な遊技者の動作によって遊技媒体が発射されたり投入されたりすることで遊技を行い、その遊技の結果に基づいて遊技媒体が払い出される形態のみならず、主制御回路100自体が、遊技者が保有する遊技媒体を電磁的に管理し、封入された遊技球を循環させて行う遊技やメダルレスで行う遊技を可能とするものであってもよい。また、遊技者が保有する遊技媒体を電磁的に管理するのは、主制御回路100に装着され(接続され)、遊技媒体を管理する遊技媒体管理装置であってもよい。
[Other expansion examples]
The present invention can be applied to the pachinko game machine 1 of this embodiment to all types of game machines in which a game is played using game media and a benefit is awarded based on the result of the game. That is, not only is the game played by ejecting or inserting game media through the physical actions of the player, and the game media are paid out based on the result of the game, but the main control circuit 100 itself It may also be possible to electromagnetically manage game media owned by a player, and to enable games played by circulating enclosed game balls or games played without medals. Further, the device that electromagnetically manages the game media owned by the player may be a game media management device that is attached to (connected to) the main control circuit 100 and manages the game media.

主制御回路100に接続された遊技媒体管理装置が管理する場合、遊技媒体管理装置は、ROMおよびRWM(あるいはRAM)を有して、遊技機に設けられる装置であって、図示しない外部の遊技媒体取扱い装置と所定のインターフェイスを介して双方向通信機能に接続されるものであり、遊技媒体の貸出動作(すなわち、遊技者が遊技媒体の投入操作を行う上で、必要な遊技媒体を提供する動作)若しくは遊技媒体の払出に係る役に入賞(当該役が成立)した場合の、遊技媒体の払出動作(すなわち、遊技者に対して遊技媒体の払出を行上で、必要な遊技媒体を獲得させる動作)、または遊技の用に供する遊技媒体を電磁的に記録する動作を行い得るものとすればよい。また、遊技媒体管理装置は、これら実際の遊技媒体数の管理のみならず、例えば、その遊技媒体数の管理結果に基づいて、パチンコ遊技機1の前面に、保有する遊技媒体数を表示する保有遊技媒体数表示装置(不図示)を設けることとし、この保有遊技媒体数表示装置に表示される遊技媒体数を管理するものであってもよい。すなわち、遊技媒体管理装置は、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し、表示することができるものとすればよい。 When managed by a gaming media management device connected to the main control circuit 100, the gaming media management device is a device that has a ROM and RWM (or RAM) and is installed in the gaming machine, It is connected to a two-way communication function via a media handling device and a predetermined interface, and provides the gaming media necessary for the gaming media lending operation (i.e., when the player performs the gaming media insertion operation). operation) or the payout operation of the game media when a prize is won (the role is established) related to the payout of the game media (i.e., payout of the game media to the player and win the necessary game media) It may be possible to perform an operation of electromagnetically recording a game medium used for a game. In addition, the game media management device not only manages the actual number of game media, but also displays the number of game media held on the front of the pachinko gaming machine 1 based on the management result of the number of game media. A game media number display device (not shown) may be provided, and the number of game media displayed on this owned game media number display device may be managed. In other words, the game media management device may be capable of recording and displaying the total number of game media that can be used by a player in a game using an electromagnetic method.

また、この場合、遊技媒体管理装置は、遊技者が、記録された遊技媒体数を示す信号を、外部の遊技媒体取扱装置に対して自由に送信させることができる性能を有し、また、遊技者が直接操作する場合の他、記録された遊技媒体数を減ずることができない性能を有し、また、外部の遊技媒体取扱装置との間に外部接続端子板(不図示)が設けられている場合には、その外部接続端子板を介してでなければ、遊技者が、記録された遊技媒体数を示す信号を送信できない性能を有することが望ましい。 In addition, in this case, the game media management device has the ability to allow the player to freely transmit a signal indicating the number of recorded game media to the external game media handling device, and In addition to being operated directly by a person, the number of recorded game media cannot be reduced, and an external connection terminal board (not shown) is provided between the player and an external game media handling device. In some cases, it is desirable to have the ability to allow a player to transmit a signal indicating the number of recorded game media except through the external connection terminal board.

遊技機には上記の他、遊技者が操作可能な貸出操作手段、返却(精算)操作手段、外部接続端子板が設けられ、遊技媒体取扱装置には紙幣等の有価価値の投入口、記録媒体(例えばICカード)の挿入口、携帯端末から電子マネー等の入金を行うための非接触通信アンテナ等、その他貸出操作手段、返却操作手段等各種操作手段、遊技媒体取扱装置側外部接続端子板が設けられるようにしてもよい(いずれも不図示)。 In addition to the above, the gaming machine is equipped with a lending operation means, a return (payment) operation means, and an external connection terminal board that can be operated by the player, and the gaming media handling device has an input slot for valuables such as banknotes, and a recording medium. (For example, an IC card) insertion slot, a non-contact communication antenna for depositing electronic money etc. from a mobile terminal, various operation means such as lending operation means, return operation means, external connection terminal board on the side of the gaming media handling device. (both not shown).

その際の遊技の流れとしては、例えば、遊技者が遊技媒体取扱装置に対しいずれかの方法で有価価値を入金し、上記いずれかの貸出操作手段の操作に基づいて所定数の有価価値を減算し、遊技媒体取扱装置から遊技媒体管理装置に対し減算した有価価値に対応する遊技媒体を増加させる。そして遊技者は遊技を行い、さらに遊技媒体が必要な場合には上記操作を繰り返し行う。その後遊技の結果所定数の遊技媒体を獲得し、遊技を終了する際にはいずれかの返却操作手段を操作することにより遊技媒体管理装置から遊技媒体取扱装置に対し遊技媒体数を送信し、遊技媒体取扱装置はその遊技媒体数を記録した記録媒体を排出する。遊技媒体管理装置は遊技媒体数を送信したときに自身が記憶する遊技媒体数をクリアする。遊技者は排出された記録媒体を景品交換するために景品カウンタ等に持っていくか、または他の台で記録された遊技媒体に基づいて遊技を行うために遊技台を移動する。 The flow of the game at that time is, for example, when the player deposits valuable value into the gaming media handling device using one of the methods, and subtracts a predetermined number of valuable values based on the operation of one of the lending operation means described above. Then, the amount of game media corresponding to the value subtracted from the game media handling device to the game media management device is increased. The player then plays the game and repeats the above operations if more game media are required. After that, as a result of the game, a predetermined number of game media are acquired, and when the game is finished, the number of game media is transmitted from the game media management device to the game media handling device by operating one of the return operation means, and the game The medium handling device ejects the recording medium on which the number of game media is recorded. When the game media management device transmits the number of game media, it clears the number of game media stored in itself. The player takes the ejected recording medium to a prize counter or the like to exchange it for prizes, or moves the game machine to play a game based on the game medium recorded on another machine.

なお、上記例では全遊技媒体を遊技媒体取扱装置に対して送信したが、遊技機または遊技媒体取扱装置側で遊技者が所望する遊技媒体数のみを送信し、遊技者が所持する遊技媒体を分割して処理することとしてもよい。また、記録媒体を排出するだけに限らず、現金または現金等価物を排出するようにしてもよいし、携帯端末等に記憶させるようにしてもよい。また、遊技媒体取扱装置は遊技場の会員記録媒体を挿入可能とし、会員記録媒体に貯留して後日再遊技可能とするようにしてもよい。 In the above example, all game media are sent to the game media handling device, but the game machine or game media handling device only transmits the number of game media desired by the player, and the game media owned by the player is transmitted. It is also possible to divide and process. Furthermore, instead of just ejecting the recording medium, cash or cash equivalent may be ejected, or it may be stored in a mobile terminal or the like. Further, the game media handling device may be configured to be able to insert a member recording medium of a gaming parlor, and to store the membership recording medium in the member recording medium so that it can be played again at a later date.

また、遊技機または遊技媒体取扱装置において、図示しない所定の操作手段を操作することにより遊技媒体取扱装置または遊技媒体管理装置に対し遊技媒体または有価価値のデータ通信をロックするロック操作を実行可能としてもよい。その際にはワンタイムパスワード等遊技者にしか知り得ない情報を設定することや遊技媒体取扱装置に設けられた撮像手段により遊技者を記録するようにしてもよい。 Further, in the gaming machine or the gaming media handling device, by operating a predetermined operation means (not shown), a locking operation for locking the data communication of gaming media or valuable value can be performed on the gaming media handling device or the gaming media management device. Good too. In this case, information that only the player can know, such as a one-time password, may be set, or the player may be recorded using an imaging means provided in the game medium handling device.

また、上記では、遊技媒体管理装置を、パチンコ遊技機に適用する場合について説明しているが、パチスロ機や、遊技球を用いるスロットマシンや、封入式遊技機においても同様に遊技媒体管理装置を設け、遊技者の遊技媒体が管理されるようにすることもできる。 In addition, although the above describes the case where the game media management device is applied to a pachinko game machine, the game media management device can also be applied to a pachislot machine, a slot machine that uses game balls, and an enclosed game machine. A player's gaming media can also be managed.

このように、上述した遊技媒体管理装置を設けることにより、遊技媒体が物理的に遊技に供される場合と比べて、遊技機内部の部品点数を減らすことができ、遊技機の原価および製造コストを削減できるのみならず、遊技者が直接遊技媒体に接触しないようにすることもでき、遊技環境が改善し、騒音も減らすことができるとともに、部品を減らしたことにより遊技機の消費電力を減らすことにもなる。また、遊技媒体や遊技媒体の投入口や払出口を介した不正行為を防止することができる。すなわち、遊技機をとりまく種々の環境を改善することができる遊技機を提供することが可能となる。 In this way, by providing the above-mentioned game media management device, the number of parts inside the game machine can be reduced compared to the case where game media are physically used in the game, and the cost and manufacturing cost of the game machine can be reduced. Not only can players be prevented from coming into direct contact with gaming media, the gaming environment can be improved, noise can be reduced, and the power consumption of gaming machines can also be reduced by reducing the number of parts. It also happens. In addition, it is possible to prevent fraudulent acts through the game media and the game media input and payout ports. That is, it is possible to provide a gaming machine that can improve various environments surrounding the gaming machine.

また、遊技媒体が外部に排出されずに遊技可能に構成された封入式の遊技機と、該遊技機に対して、遊技媒体の消費、貸出および払出に伴う遊技媒体の増減に関するデータを通信ケーブルを介して光信号によって送受信が可能に接続された遊技媒体管理装置と、を有する遊技システムに本発明を適用した場合には、遊技システムを以下のように構成してもよい。 In addition, communication cables are used to transmit data regarding increases and decreases in gaming media due to consumption, lending, and payout of gaming media to enclosed gaming machines that are configured to allow gaming without the gaming media being ejected to the outside. When the present invention is applied to a gaming system having a gaming media management device connected to the gaming media management device so as to be able to transmit and receive optical signals via the gaming media management device, the gaming system may be configured as follows.

以下に、封入式の遊技機の概略を説明する。封入式の遊技機において、発射装置は、遊技領域の上方に位置し、遊技領域に対して上方から遊技媒体としての遊技球を発射する。遊技者がハンドルを操作すると、払出制御回路により球送りソレノイドが駆動させられ、球送り杵が発射台の方向へと、待機状態の遊技球を押し出す。これにより、遊技球が発射台へ移動する。また、待機位置から発射台への経路には減算センサが設けられており、発射台へ移動する遊技球を検出する。減算センサによって遊技球が検出された場合には、持ち球数が1減算される。このように、遊技領域に対して上方から遊技媒体としての遊技球を発射するように構成されているため、封入式の遊技機ではいわゆる戻り球(ファール球)を回避することができる。そして、遊技領域を転動した後に遊技領域から排出された遊技球は、球磨き装置によって磨かれる。球磨き装置によって磨かれた遊技球は、揚送装置によって上方へと搬送され、発射装置に導かれる。遊技球は封入式の遊技機の外部に排出されずに、当該遊技機において一定数(例えば、50個)の遊技球が一連の経路を循環するように構成されている。 Below, an outline of the enclosed gaming machine will be explained. In the enclosed game machine, the firing device is located above the game area and fires game balls as game media from above into the game area. When the player operates the handle, the ball feed solenoid is driven by the payout control circuit, and the ball feed pestle pushes out the waiting game ball toward the launch pad. This moves the game ball to the launch pad. Further, a subtraction sensor is provided on the path from the standby position to the launch pad, and detects the game ball moving to the launch pad. When a game ball is detected by the subtraction sensor, the number of balls held is subtracted by 1. Since the game ball is thus configured to be launched from above as a game medium into the game area, so-called return balls (foul balls) can be avoided in the enclosed game machine. The game balls ejected from the game area after rolling in the game area are polished by a ball polishing device. The game balls polished by the ball polishing device are transported upward by the lifting device and guided to the firing device. The game balls are not discharged to the outside of the enclosed game machine, but are configured so that a certain number (for example, 50) of game balls circulate through a series of paths in the game machine.

封入式の遊技機では、遊技球が遊技機の外部に排出されないため、遊技球を一時的に保持するための上皿や下皿は設けられていない。封入式の遊技機では遊技球が外部に排出されないことから、遊技者の手元に遊技球が実際にあるわけではなく、遊技を行うことにより遊技球が現実に増減するわけではない。封入式の遊技機において、遊技者は遊技媒体管理装置からの貸出により持ち球を得てから遊技を開始する。ここで、持ち球を得るとは、遊技者が、データ管理上、遊技媒体を得ることをいう。そして、発射装置から遊技球が発射されることにより持ち球が消費され、持ち球数が減少する。また、遊技球が遊技領域に設けられた各入賞口等を通過することにより、入賞口に応じて設定された条件に従った数だけ払出が行われ、持ち球数が増加する。さらに、遊技媒体管理装置からの貸出によっても、持ち球数が増加する。なお、「遊技媒体の消費、貸出および払出」とは、持ち球の消費、貸出および払出が行われることを示す。また、「遊技媒体の増減」とは、消費、貸出および払出によって持ち球数が増減することを示す。また、「遊技媒体の消費、貸出および払出に伴う遊技媒体の増減に関するデータ」とは遊技球が発射されることによる持ち球の減少と、貸出および払出による持ち球の増加とに関するデータである。 In an enclosed type game machine, the game balls are not discharged to the outside of the game machine, so an upper tray or a lower tray for temporarily holding the game balls is not provided. In an enclosed game machine, the game balls are not discharged to the outside, so the game balls are not actually in the hands of the player, and the number of game balls does not actually increase or decrease as a result of playing a game. In an enclosed game machine, a player starts playing after acquiring balls lent from a game media management device. Here, obtaining a ball means that the player obtains game media in terms of data management. Then, by firing the game balls from the firing device, the balls held are consumed, and the number of balls held decreases. In addition, by passing the game balls through each winning hole provided in the gaming area, the number of balls that are paid out is made according to the conditions set according to the winning hole, and the number of balls held increases. Furthermore, the number of balls held increases by lending from the game media management device. Note that "consumption, lending, and payout of game media" indicates that the balls held are consumed, loaned, and paid out. Further, "increase/decrease in game media" indicates an increase/decrease in the number of balls held due to consumption, lending, and payout. Furthermore, "data regarding the increase and decrease in game media due to consumption, lending, and payout of game media" is data regarding the decrease in the number of balls held due to game balls being fired and the increase in the number of balls held due to lending and payout.

封入式の遊技機は、払出制御回路およびタッチパネル式である液晶表示装置を有している。払出制御回路は、遊技球が各入賞口等の通過を検出する各種センサに接続されている。払出制御回路は、持ち球数を管理している。例えば、遊技球が各入賞口を通過した場合には、そのことによる遊技球の払出個数を持ち球数に加算する。また、遊技球が発射されると持ち球数を減算する。払出制御回路は、遊技者の操作により、持ち球数に関するデータを遊技媒体管理装置へ送信する。また、上記の液晶表示装置は遊技機の上部に位置し、遊技媒体管理装置で管理する遊技価値から持ち球への変換(球貸し)や、持ち球の計数(返却)の要求を受け付ける。そして、これらの要求を遊技媒体管理装置を介して払出制御回路に伝え、払出制御回路が現在の持ち球数に関するデータを遊技媒体管理装置に送信するように指示する。ここで、「遊技価値」とは、貨幣・紙幣、プリペイド媒体、トークン、電子マネーおよびチケット等であり、遊技媒体管理装置によって持ち球に変換することが可能であるものを示す。なお、本実施形態において、遊技媒体管理装置は、いわゆるCRユニットであり、紙幣およびプリペイド媒体等を受付可能に構成されている。また、計数された持ち球は、遊技システムが設置される遊技場などにおいて、景品交換等に用いることができる。 The enclosed gaming machine has a payout control circuit and a touch panel type liquid crystal display device. The payout control circuit is connected to various sensors that detect when the game ball passes through each winning hole. The payout control circuit manages the number of balls held. For example, when a game ball passes through each winning hole, the number of game balls paid out due to this is added to the number of balls held. Furthermore, when a game ball is fired, the number of balls held is subtracted. The payout control circuit transmits data regarding the number of balls held to the game media management device by the player's operation. Further, the above liquid crystal display device is located at the top of the gaming machine, and accepts requests for converting the gaming value managed by the gaming media management device into balls held (renting balls) and counting balls held (returning). Then, these requests are transmitted to the payout control circuit via the game media management device, and the payout control circuit is instructed to transmit data regarding the current number of balls held to the game media management device. Here, "gaming value" refers to money/banknotes, prepaid media, tokens, electronic money, tickets, etc., which can be converted into balls by the gaming media management device. In this embodiment, the game media management device is a so-called CR unit, and is configured to be able to accept banknotes, prepaid media, and the like. Further, the counted balls can be used for exchanging prizes, etc. at a game hall where the game system is installed.

また、封入式の遊技機は、バックアップ電源を有している。これにより、夜間等に電源をOFFにした場合であっても、OFFにする直前のデータを保持することができる。また、このバックアップ電源により、例えば、扉開放センサによる扉枠開放の検出を継続して実行させてもよい。これにより、夜間に不正行為を行われることも防止することができる。なお、この場合は、扉枠が開放された回数等の情報を記憶するものであってもよい。さらに、電源が投入された際に、扉枠が開放された回数等の情報を、遊技機の液晶表示装置等に出力するものであってもよい。 Furthermore, the enclosed gaming machine has a backup power source. As a result, even if the power is turned off at night, the data immediately before the power is turned off can be retained. Further, by using this backup power source, for example, the door opening sensor may continue to detect the opening of the door frame. This can also prevent fraudulent acts at night. In this case, information such as the number of times the door frame has been opened may be stored. Furthermore, when the power is turned on, information such as the number of times the door frame has been opened may be output to a liquid crystal display device or the like of the gaming machine.

遊技媒体管理装置は、遊技機接続基板を有している。遊技媒体管理装置は、遊技機接続基板を介して、遊技機とのデータ(送信信号)の送受信を行うように構成されている。送受信されるデータは、主制御回路に設けられたCPUの固有ID、払出制御回路に設けられたCPUの固有ID、遊技機に記憶された遊技機製造業者コード、セキュリティチップの製造業者コード、遊技機の型式コードなどの情報である。そして、遊技機および前記遊技媒体管理装置のいずれか一方を送信元とし他方を送信先として、送信元が送信信号を送信した際に、上記送信信号を受信した送信先が上記送信信号と同じ信号である確認用信号を上記送信元に送信し、上記送信元は、上記送信信号と上記確認用信号とを比較して、これらが同一か否かを判別するようにしている。 The gaming media management device has a gaming machine connection board. The game media management device is configured to transmit and receive data (transmission signals) to and from the game machine via the game machine connection board. The transmitted and received data includes the unique ID of the CPU provided in the main control circuit, the unique ID of the CPU provided in the payout control circuit, the gaming machine manufacturer code stored in the gaming machine, the security chip manufacturer code, and the gaming machine manufacturer code stored in the gaming machine. This is information such as the model code of the machine. Then, when the transmission source transmits a transmission signal with one of the gaming machine and the gaming media management device as the transmission source and the other as the transmission destination, the transmission destination that received the transmission signal receives the same signal as the transmission signal. A confirmation signal is transmitted to the transmission source, and the transmission source compares the transmission signal and the confirmation signal to determine whether or not they are the same.

このように、送信元において、送信先から送信された確認用信号を送信信号と比較して、これらが同一か否かを判別することにより、送信元から送信した信号が改ざんされることなく、送信元に送信されていることを確認することができる。これにより、遊技機と遊技媒体管理装置との間での送受信信号を改ざんする等の不正行為を抑制することができる。 In this way, by comparing the confirmation signal sent from the destination with the transmission signal at the transmission source and determining whether they are the same, the signal transmitted from the transmission source can be prevented from being tampered with. You can confirm that the message is being sent to the sender. Thereby, fraudulent acts such as tampering with transmission/reception signals between the gaming machine and the gaming media management device can be suppressed.

また、上記遊技システムにおいて、上記送信元は信号を変調する変調部を有し、該変調部により変調された信号を上記送信信号として送信し、上記送信先は上記変調部により変調された信号を復調する復調部を有することとしてもよい。 Further, in the gaming system, the transmission source has a modulation section that modulates a signal, and the transmission source transmits the signal modulated by the modulation section as the transmission signal, and the transmission destination transmits the signal modulated by the modulation section. It is also possible to include a demodulation section that performs demodulation.

これにより、仮に、遊技機と遊技媒体管理装置との間での送受信信号を読み取られたとしても、この信号の解読は困難であり、遊技機と遊技媒体管理装置との間での送受信信号を改ざんする等の不正行為を抑制することができる。 As a result, even if the transmission and reception signals between the gaming machine and the gaming media management device were read, it would be difficult to decipher the signals, and the transmission and reception signals between the gaming machine and the gaming media management device would be difficult to decipher. Fraudulent acts such as falsification can be suppressed.

また、上記遊技システムにおいて、上記送信先は、上記送信元からの上記送信信号を受信した際に、上記送信信号を受信したことを示す信号である承認信号を、上記確認用信号とは別に上記送信元に送信することとしてもよい。 In addition, in the gaming system, when the transmission destination receives the transmission signal from the transmission source, the transmission destination sends an approval signal, which is a signal indicating that the transmission signal has been received, separately from the confirmation signal. It may also be sent to the sender.

これにより、送信信号と確認用信号とを比較することにより、正規の信号の送受信が行われたことを確認するだけでなく、承認信号に基づいて正規の信号の送受信が行われたことを確認することができるので、不正行為の抑制をより強化することができる。 By comparing the transmitted signal and the confirmation signal, it is possible to not only confirm that a legitimate signal has been transmitted and received, but also to confirm that a legitimate signal has been transmitted and received based on the authorization signal. Therefore, it is possible to further strengthen the suppression of fraudulent acts.

[付記]
[第1の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果が大当りであると大当り遊技が行われる。
[Additional notes]
[First gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, a lottery is held when a game ball enters a starting slot, and if the result of the lottery is a jackpot, a jackpot game is played.

この種の遊技機として、操作手段に対して、遊技者により所定の長押し操作が行われることを条件に特定遊技演出の実行態様を変化させる長押し演出を行い、長押し操作よりも短い短押し操作を複数回行う連打操作が行われることを条件に連打演出を実行することを可能にした遊技機が知られている(例えば、特開2015-065977号公報参照)。この特開2015-065977号公報の遊技機では、長押し操作が行われたか否かを判断する長押し操作受付有効期間内に長押し操作が行われた場合、長押し演出を実行する。 This type of gaming machine performs a long-press effect that changes the execution mode of a specific game effect on the condition that the player performs a predetermined long-press operation on the operating means. A gaming machine is known that makes it possible to execute a continuous hit effect on the condition that a continuous hit operation in which a push operation is performed multiple times is performed (for example, see Japanese Patent Laid-Open No. 2015-065977). In the gaming machine disclosed in JP-A-2015-065977, if a long press operation is performed within the long press operation acceptance valid period for determining whether a long press operation has been performed, a long press effect is executed.

(第1の課題)
特開2015-065977号公報に記載の遊技機のように、操作手段に対して長押し操作が行われたか連打演出が行われたかを判断して制御すると制御負荷が大きくなってしまい、好ましくない。
(First issue)
As in the game machine described in Japanese Patent Application Laid-open No. 2015-065977, if the control is controlled by determining whether a long press operation is performed on the operating means or a continuous hit effect is performed, the control load increases, which is not preferable. .

しかし、近年、さらなる視覚的なインパクトを与えることができる演出を行うことで、興趣を高めることが可能な遊技機が望まれている。 However, in recent years, there has been a demand for gaming machines that can increase interest by providing performances that can give an even greater visual impact.

上記第1の課題を解決するために、以下のような構成の第1の遊技機を提供する。 In order to solve the first problem described above, a first gaming machine having the following configuration is provided.

第1の遊技機は、
所定時間(例えば、33.3msec)毎に各種処理(例えば、各種リクエスト制御処理)が行われるメイン処理(例えば、メインループの処理)を実行可能な遊技機であって、
所定の操作手段(例えば、メインボタン)と、
前記所定時間よりも短い時間(例えば、1msec)毎に割り込み処理を行い、当該割り込み処理により検出された前記操作手段の入力状態にもとづいて、前記メイン処理で入力情報を生成することが可能な制御手段(例えば、ホスト制御回路210)と、
を備え、
前記制御手段は、
前記入力情報として、前記操作手段の入力状態がOFF状態からON状態になった後、 前記入力情報として、前記操作手段の入力状態がOFF状態からON状態になった後、当該ON状態が一定時間(例えば、10フレーム)継続したと判定されてから、前記操作手段の入力状態が前記一定時間よりも短い時間(例えば、4フレーム)でON状態が続く限り、定期的にON状態が発生したと判定することが可能な情報(例えば、リピート機能付きONエッジ情報)を生成する入力情報生成手段(例えば、ステップS309の処理を実行するホスト制御回路210)と、
前記入力情報生成手段により生成された情報(例えば、前記リピート機能付きONエッジ情報)にもとづいて、所定のデバイスの制御を実行可能なデバイス制御手段(例えば、ホスト制御回路210)とを有する
ことを特徴とする。
The first gaming machine is
A gaming machine capable of executing main processing (e.g., main loop processing) in which various processing (e.g., various request control processing) is performed every predetermined time (e.g., 33.3 msec),
a predetermined operating means (for example, a main button);
Control capable of performing interrupt processing every time shorter than the predetermined time (for example, 1 msec) and generating input information in the main processing based on the input state of the operating means detected by the interrupt processing. means (e.g., host control circuit 210);
Equipped with
The control means includes:
The input information includes: after the input state of the operating means changes from the OFF state to the ON state; and the input information: after the input state of the operating means changes from the OFF state to the ON state, the ON state remains for a certain period of time. (For example, 10 frames) After it is determined that the input state of the operating means continues to be ON for a time shorter than the certain period of time (For example, 4 frames), it is determined that the ON state has occurred periodically. an input information generating means (for example, the host control circuit 210 that executes the process of step S309) that generates information that can be determined (for example, ON edge information with a repeat function);
and device control means (e.g., host control circuit 210) capable of controlling a predetermined device based on the information generated by the input information generation means (e.g., the ON edge information with repeat function). Features.

第1の遊技機によれば、操作手段の入力状態(例えば、サブデバイスの入力情報)にもとづいて、操作手段の入力状態がOFF状態からON状態になった後、当該ON状態が一定時間継続したと判定されてから、操作手段の入力状態が一定時間よりも短い時間でON状態が続く限り、定期的にON状態が発生したと判定することが可能な情報を生成することで、サブデバイスの連打演出の制御や、長押し演出の制御等といった制御を容易に行うことが可能となる。 According to the first gaming machine, after the input state of the operating means changes from an OFF state to an ON state based on the input state of the operating means (for example, input information of a sub-device), the ON state continues for a certain period of time. As long as the input state of the operating means remains ON for a shorter time than a certain period of time after it is determined that the subdevice It becomes possible to easily perform controls such as repeated-hit effects, long-press effects, and the like.

また、第1の遊技機によれば、制御負荷を軽減しつつ、操作手段の態様に応じた制御を実行することが可能となる。 Further, according to the first gaming machine, it is possible to execute control according to the mode of the operating means while reducing the control load.

[第2の遊技機、第3の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。
[Second gaming machine, third gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, when a game ball enters a starting slot, a lottery is held, and based on the result of the lottery, an effect image is displayed on, for example, a liquid crystal display.

この種の遊技機として、バックライトによって発光する表示装置を備える遊技機が開示されている(例えば特開2016-159026号公報参照)。 As this type of gaming machine, a gaming machine including a display device that emits light by a backlight has been disclosed (for example, see Japanese Patent Application Laid-Open No. 2016-159026).

(第2の課題)
しかし、例えばバックライトの発光手段の輝度が不安定であると、表示装置における演出画像の表示が不安定となるおそれがあり、好ましくない。
(Second issue)
However, if the luminance of the light emitting means of the backlight is unstable, for example, the display of the effect image on the display device may become unstable, which is not preferable.

上記第2の課題を解決するために、以下のような構成の第2の遊技機および第3の遊技機を提供する。 In order to solve the above second problem, a second gaming machine and a third gaming machine having the following configurations are provided.

第2の遊技機は、
所定の態様で発光可能な発光手段(例えば、バックライト)と、
前記発光手段により発光される発光態様に対応する駆動データ(例えば、輝度データ)を所定の領域に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段に記憶される前記駆動データに基づく制御信号を、前記発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記データ記憶手段の前記所定の領域に設定されている駆動データが当該所定の領域に設定可能な駆動データ数が基準データ数になると、新たな前記駆動データを設定するよう構成される
ことを特徴とする。
The second gaming machine is
A light emitting means (for example, a backlight) capable of emitting light in a predetermined manner;
data storage means (for example, a FIFO data area) for storing drive data (for example, luminance data) corresponding to a light emission mode emitted by the light emission means in a predetermined area;
a light emitting drive means (for example, an LSI) that outputs a control signal based on the drive data stored in the data storage means to the light emitting means;
data setting means (for example, host control circuit 210 that executes the process of step S346) for setting the drive data in a predetermined area of the data storage means;
Equipped with
The data setting means includes:
The drive data set in the predetermined area of the data storage means is configured to set new drive data when the number of drive data that can be set in the predetermined area reaches a reference number of data. shall be.

第2の遊技機によれば、所定のデータ領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな駆動データが設定されるので、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段を、ドライバを介さずに安定して発光させることが可能となる。 According to the second gaming machine, when the number of drive data set in the predetermined data area that can be stored in the predetermined data area reaches the reference data number, new drive data is set, so that the light is emitted. It is possible to output a control signal output by the driving means (for example, a signal equivalent to PWM that is continuously output from the SPI serial data output terminal), and causes the light emitting means to emit light stably without using a driver. becomes possible.

なお、上記の「基準データ数」は、データ記憶手段の所定の領域(例えば、FIFOのデータ領域)に設定可能なデータ数が例えば64個までであれば1~64個が相当するが、データ記憶手段の所定の領域に設定されているデータ数が0にならないようにする必要があることに鑑みれば、2個以上であることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Note that the above-mentioned "standard number of data" corresponds to 1 to 64 if the number of data that can be set in a predetermined area of the data storage means (for example, FIFO data area) is up to 64, but Considering that it is necessary to prevent the number of data set in a predetermined area of the storage means from becoming zero, it is preferable that the number is two or more. Further, the number of luminance data that can be set in the FIFO data area is not limited to 64, but it is sufficient that at least two or more luminance data can be set. In this way, when the number of brightness data that can be set in the FIFO data area is, for example, two or more, if the brightness data set in the FIFO data area is less than the first number (for example, two), the second number (For example, one piece of brightness data) may be supplemented.

第3の遊技機は、
所定の態様で発光可能な発光手段(例えば、バックライト)と、
前記発光手段により発光される発光態様に対応する駆動データ(例えば、輝度データ)を所定の領域(例えば、FIFOのデータ領域)に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段の所定の領域に記憶される前記駆動データに基づく制御信号を、前記発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
前記データ記憶手段の所定の領域に前記駆動データが設定されてからの経過時間を計時可能な計時手段(例えば、ステップS356の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記計時手段により計時された時間が所定時間以上経過したことにもとづいて、前記駆動データを前記データ記憶手段の所定の領域に設定可能(ステップS354の処理を実行可能)に構成される
ことを特徴とする。
The third gaming machine is
A light emitting means (for example, a backlight) capable of emitting light in a predetermined manner;
data storage means (e.g., FIFO data area) for storing drive data (e.g., brightness data) corresponding to the light emission mode emitted by the light emitting means in a predetermined area (e.g., FIFO data area);
a light emitting drive means (for example, an LSI) that outputs a control signal based on the drive data stored in a predetermined area of the data storage means to the light emitting means;
data setting means (for example, host control circuit 210 that executes the process of step S346) for setting the drive data in a predetermined area of the data storage means;
a timer (e.g., host control circuit 210 that executes the process of step S356) capable of measuring the elapsed time since the drive data was set in a predetermined area of the data storage means;
Equipped with
The data setting means includes:
The driving data can be set in a predetermined area of the data storage means (the process of step S354 can be executed) based on the time measured by the timer having passed a predetermined time or more. shall be.

第3の遊技機によれば、データ記憶手段の所定の領域に前記駆動データが設定されてからの経過時間が所定時間以上経過したことにもとづいて、駆動データがデータ記憶手段の所定の領域に設定される。例えば、何らかの処理に時間を要した場合には、駆動データをデータ記憶手段の所定の領域に設定するタイミングにいたるまでの間に、データ記憶手段の所定の領域に設定されている駆動データがなくなってしまうおそれがある。この点、この遊技機によれば、駆動データをデータ記憶手段の所定の領域に設定するタイミングでなかったとしても、上記時間が所定時間以上経過したことにもとづいて駆動データがデータ記憶手段の所定の領域に設定されるので、所定のデータ領域に設定されている駆動データが空になってしまうことを防止できる。そのため、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段をドライバを介さずに安定して発光させることが可能となる。 According to the third gaming machine, the drive data is stored in the predetermined area of the data storage means based on the fact that a predetermined time or more has elapsed since the drive data was set in the predetermined area of the data storage means. Set. For example, if some processing takes time, the drive data set in the predetermined area of the data storage means will run out by the time the drive data is set in the predetermined area of the data storage means. There is a risk that this may occur. In this respect, according to this gaming machine, even if it is not the timing to set the drive data in the predetermined area of the data storage means, the drive data is set in the predetermined area of the data storage means based on the elapse of the above-mentioned time period or more. Therefore, it is possible to prevent the drive data set in the predetermined data area from becoming empty. Therefore, it is possible to output the control signal outputted by the light emitting drive means (for example, a signal equivalent to PWM that is continuously outputted from the SPI serial data output terminal), and the light emitting means can be stably output without using a driver. It becomes possible to emit light.

また、第2の遊技機、第3の遊技機によれば、発光手段の発光が不安定となることを抑制することが可能となる。 Further, according to the second gaming machine and the third gaming machine, it is possible to suppress the light emission of the light emitting means from becoming unstable.

[第4の遊技機、第5の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、液晶表示器などに演出画像が表示される。
[Fourth gaming machine, fifth gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, a lottery is held when a game ball enters a starting slot, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery.

この種の遊技機として、前面側に設けられた複数のLED等の発光体からなる発光装置を所定の態様で発光させることで、演出や装飾の用に供される遊技機が知られている。また、これらの発光装置の輝度を、予め設定されている範囲内で遊技者等が調整することが可能な遊技機が開示されている(例えば、特開2008-295551号公報参照)。 As a gaming machine of this type, a gaming machine is known that is used for performances and decorations by emitting light in a predetermined manner from a light-emitting device consisting of a plurality of light-emitting bodies such as LEDs provided on the front side. . Further, a game machine has been disclosed in which a player or the like can adjust the brightness of these light emitting devices within a preset range (see, for example, Japanese Patent Laid-Open No. 2008-295551).

(第3の課題)
ところで、近年、前面側に設けられた複数のLED等の発光体からなる発光装置も含めて、演出が派手なものとなってきている。そのため、発光装置の輝度が高いと、遊技者によってはそれがストレスに感じることもある。発光装置の輝度を遊技者等が操作できれば、遊技者が所望の輝度に調整することはできるが、それだけでは不十分な場合もある。
(Third issue)
Incidentally, in recent years, displays have become more flashy, including light-emitting devices made up of light-emitting bodies such as a plurality of LEDs provided on the front side. Therefore, if the brightness of the light emitting device is high, some players may find it stressful. If a player or the like can operate the brightness of the light emitting device, the player can adjust the brightness to a desired level, but this alone may not be sufficient.

上記第3の課題を解決するために、以下のような構成の第4の遊技機および第5の遊技機を提供する。 In order to solve the third problem, a fourth gaming machine and a fifth gaming machine having the following configurations are provided.

(1)第4の遊技機は、
所定の態様で発光可能な第1の発光手段(例えば、バックライト)と、
前記第1の発光手段の輝度を、複数段階のうちのいずれかに変更可能な操作手段(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面)と、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度を複数段階のうちのいずれかに変更可能な第1発光制御手段(例えば、ステップS384の処理を実行するホスト制御回路210)と、
前記第1の発光手段とは別に設けられる第2の発光手段(例えば、盤側LEDや枠側LED)と、
前記第2の発光手段の輝度を変更可能な第2発光制御手段(例えば、ステップS385の処理を実行するホスト制御回路210)と、
を備え、
前記第2発光制御手段は、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度が変更されるタイミングとは異なるタイミングで、前記第2の発光手段の輝度を前記複数段階のうちのいずれかに変更可能に構成されている
ことを特徴とする。
(1) The fourth gaming machine is
a first light emitting means (for example, a backlight) capable of emitting light in a predetermined manner;
an operation means (for example, a brightness setting screen displayed on a liquid crystal display device used as the display device 13) that can change the brightness of the first light emitting means to one of a plurality of levels;
A first light emission control means that can change the brightness of the first light emission means to one of a plurality of levels based on the operation of the operation means (for example, a host control circuit that executes the process of step S384) 210) and
a second light emitting means provided separately from the first light emitting means (for example, a panel side LED or a frame side LED);
a second light emission control means (for example, the host control circuit 210 that executes the process of step S385) capable of changing the brightness of the second light emission means;
Equipped with
The second light emission control means
Based on the operating means being operated, the brightness of the second light emitting means is changed to one of the plurality of levels at a timing different from the timing at which the brightness of the first light emitting means is changed. It is characterized by being configured to allow

上記(1)の第4の遊技機によれば、第1の発光手段の輝度を変更可能な操作手段が操作されると、第1の発光手段の輝度が変更されるタイミングとは異なるタイミングで第2の発光手段の輝度も変更されるなかで、第2の発光手段の輝度も複数段階のうちのいずれかに変更されるので、遊技者による輝度の変更にかかる自由度をより高めることが可能となる。 According to the fourth gaming machine of (1) above, when the operating means capable of changing the brightness of the first light emitting means is operated, the brightness of the first light emitting means is changed at a timing different from the timing at which the brightness of the first light emitting means is changed. While the brightness of the second light emitting means is also changed, the brightness of the second light emitting means is also changed to one of a plurality of levels, so that the degree of freedom in changing the brightness by the player can be further increased. It becomes possible.

(2)上記(1)に記載の第4の遊技機において、
前記第1の発光手段により発光される発光態様に対応する駆動データを所定の領域に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段に記憶される前記駆動データに基づく制御信号を、前記第1の発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記データ記憶手段の前記所定の領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな前記駆動データを設定するものであるとともに、
前記操作手段が操作されたときには、前記新たな駆動データとして、輝度が変更されたのちの駆動データを設定するよう構成される
ことを特徴とする。
(2) In the fourth gaming machine described in (1) above,
data storage means (for example, a FIFO data area) for storing drive data corresponding to a light emission mode emitted by the first light emitting means in a predetermined area;
a light emitting drive means (for example, an LSI) that outputs a control signal based on the drive data stored in the data storage means to the first light emitting means;
data setting means (for example, host control circuit 210 that executes the process of step S346) for setting the drive data in a predetermined area of the data storage means;
Equipped with
The data setting means includes:
When the number of drive data set in the predetermined area of the data storage means that can be stored in the predetermined area reaches a reference number of data, new drive data is set;
It is characterized in that, when the operating means is operated, drive data whose brightness has been changed is set as the new drive data.

上記(2)の第4の遊技機によれば、所定のデータ領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな駆動データが設定されるので、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段をドライバを介さずに安定して発光させることが可能となる。しかも、輝度が変更されたときには、変更後の駆動データが新たな駆動データとして設定されるので、設定された輝度に応じて安定して第1の発光手段を発光させることが可能となる。 According to the fourth gaming machine of (2) above, when the number of drive data set in the predetermined data area that can be stored in the predetermined area reaches the reference data number, new drive data is set. Therefore, the control signal output by the light emitting drive means (for example, a signal equivalent to PWM that is continuously output from the SPI serial data output terminal) can be output, and the light emitting means can be stabilized without using a driver. This makes it possible to emit light. Moreover, when the brightness is changed, the changed drive data is set as new drive data, so it is possible to stably cause the first light emitting means to emit light according to the set brightness.

なお、上記の「基準データ数」は、データ記憶手段の所定の領域(例えば、FIFOのデータ領域)に設定可能なデータ数が例えば64個までであれば1~64個が相当するが、データ記憶手段の所定の領域に設定されているデータ数が0にならないようにする必要があることに鑑みれば、2個以上であることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Note that the above-mentioned "standard number of data" corresponds to 1 to 64 if the number of data that can be set in a predetermined area of the data storage means (for example, FIFO data area) is up to 64, but Considering that it is necessary to prevent the number of data set in a predetermined area of the storage means from becoming zero, it is preferable that the number is two or more. Further, the number of luminance data that can be set in the FIFO data area is not limited to 64, but it is sufficient that at least two or more luminance data can be set. In this way, when the number of brightness data that can be set in the FIFO data area is, for example, two or more, if the brightness data set in the FIFO data area is less than the first number (for example, two), the second number (For example, one piece of brightness data) may be supplemented.

(1)第5の遊技機は、
所定条件の成立のもとづいて抽選を行う抽選手段(例えば、ステップS45の処理を実行するメインCPU71)と、
所定の演出画像が表示される表示手段(例えば、表示装置13として用いられる液晶表示装置)と、
前記抽選の結果にもとづいて、前記表示手段において図柄(例えば、演出用識別図柄)の変動表示を行う変動表示制御手段(例えば、表示制御回路230)と、
所定の態様で発光可能な第1の発光手段(例えば、バックライト)と、
前記第1の発光手段の輝度を、複数段階のうちのいずれかに変更可能な操作手段(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面)と、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度を、複数段階のうちのいずれかに変更可能な第1発光制御手段(例えば、ステップS394の処理を実行するホスト制御回路210)と、
前記第1の発光手段とは別に設けられる第2の発光手段(例えば、盤側LEDや枠側LED)と、
前記第2の発光手段の発光態様を、所定のリクエストにもとづいて制御する第2発光制御手段(ステップS392の処理を実行するホスト制御回路210)と、
を備え、
前記第2発光制御手段は、
前記操作手段が操作されたことにもとづいて、前記第2の発光手段の輝度を、前記第1の発光手段の輝度が変更されたのちであって且つ前記図柄の変動表示が終了したのちに変更(例えば、ステップS399の処理を実行)可能に構成されている
ことを特徴とする。
(1) The fifth gaming machine is
A lottery means (for example, the main CPU 71 that executes the process of step S45) that performs a lottery based on the establishment of predetermined conditions;
A display means (for example, a liquid crystal display device used as the display device 13) on which a predetermined effect image is displayed;
a variable display control means (e.g., display control circuit 230) that performs a variable display of symbols (e.g., performance identification symbols) on the display means based on the result of the lottery;
a first light emitting means (for example, a backlight) capable of emitting light in a predetermined manner;
an operation means (for example, a brightness setting screen displayed on a liquid crystal display device used as the display device 13) that can change the brightness of the first light emitting means to one of a plurality of levels;
A first light emission control means that can change the brightness of the first light emission means to one of a plurality of levels based on the operation of the operation means (for example, a host control unit that executes the process of step S394) circuit 210);
a second light emitting means provided separately from the first light emitting means (for example, a panel side LED or a frame side LED);
a second light emission control means (host control circuit 210 that executes the process of step S392) that controls the light emission mode of the second light emission means based on a predetermined request;
Equipped with
The second light emission control means
Based on the operation of the operating means, the brightness of the second light emitting means is changed after the brightness of the first light emitting means is changed and after the variable display of the symbol is finished. (for example, execute the process of step S399).

上記(1)の第5の遊技機によれば、操作手段が操作されると第1の発光手段の輝度を変更することができる。また、第2の発光手段の輝度は、第1の発光手段の輝度が変更されたのちであって且つ図柄の変動表示が終了したのちに変更される。ここで、第2の発光手段の発光態様は、所定のリクエストにもとづいて制御されるため、図柄の変動表示が終了したのちに第2の発光手段の輝度を変更することで、制御負荷を最小限に抑えつつ、第1の発光手段および第2の発光手段の輝度を変更することが可能となる。 According to the fifth gaming machine (1) above, when the operating means is operated, the brightness of the first light emitting means can be changed. Further, the brightness of the second light emitting means is changed after the brightness of the first light emitting means is changed and after the variable display of the symbol is finished. Here, since the light emitting mode of the second light emitting means is controlled based on a predetermined request, the control load can be minimized by changing the brightness of the second light emitting means after the fluctuating display of the symbol is finished. It becomes possible to change the brightness of the first light emitting means and the second light emitting means while keeping the brightness to a minimum.

(2)上記(1)に記載の第5の遊技機において、
前記第1の発光手段により発光される発光態様に対応する駆動データを所定の領域に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段に記憶される前記駆動データに基づく制御信号を、前記第1の発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記データ記憶手段の前記所定の領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな前記駆動データを設定するものであるとともに、
前記操作手段が操作されたときには、前記新たな駆動データとして、輝度が変更されたのちの駆動データを設定するよう構成される
ことを特徴とする。
(2) In the fifth gaming machine described in (1) above,
data storage means (for example, a FIFO data area) for storing drive data corresponding to a light emission mode emitted by the first light emitting means in a predetermined area;
a light emitting drive means (for example, an LSI) that outputs a control signal based on the drive data stored in the data storage means to the first light emitting means;
data setting means (for example, host control circuit 210 that executes the process of step S346) for setting the drive data in a predetermined area of the data storage means;
Equipped with
The data setting means includes:
When the number of drive data set in the predetermined area of the data storage means that can be stored in the predetermined area reaches a reference number of data, new drive data is set;
It is characterized in that, when the operating means is operated, drive data whose brightness has been changed is set as the new drive data.

上記(2)の第4の遊技機によれば、所定のデータ領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな駆動データが設定されるので、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段をドライバを介さずに安定して発光させることが可能となる。しかも、輝度が変更されたときには、変更後の駆動データが新たな駆動データとして設定されるので、設定された輝度に応じて安定して第1の発光手段を発光させることが可能となる。 According to the fourth gaming machine of (2) above, when the number of drive data set in the predetermined data area that can be stored in the predetermined area reaches the reference data number, new drive data is set. Therefore, the control signal output by the light emitting drive means (for example, a signal equivalent to PWM that is continuously output from the SPI serial data output terminal) can be output, and the light emitting means can be stabilized without using a driver. This makes it possible to emit light. Moreover, when the brightness is changed, the changed drive data is set as new drive data, so it is possible to stably cause the first light emitting means to emit light according to the set brightness.

なお、上記の「基準データ数」は、データ記憶手段の所定の領域(例えば、FIFOのデータ領域)に設定可能なデータ数が例えば64個までであれば1~64個が相当するが、データ記憶手段の所定の領域に設定されているデータ数が0にならないようにする必要があることに鑑みれば、2個以上であることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Note that the above-mentioned "standard number of data" corresponds to 1 to 64 if the number of data that can be set in a predetermined area of the data storage means (for example, FIFO data area) is up to 64, but Considering that it is necessary to prevent the number of data set in a predetermined area of the storage means from becoming zero, it is preferable that the number is two or more. Further, the number of luminance data that can be set in the FIFO data area is not limited to 64, but it is sufficient that at least two or more luminance data can be set. In this way, when the number of brightness data that can be set in the FIFO data area is, for example, two or more, if the brightness data set in the FIFO data area is less than the first number (for example, two), the second number (For example, one piece of brightness data) may be supplemented.

また、第4の遊技機、第5の遊技機によれば、発光装置の輝度をより好適に遊技者等が調整することが可能な遊技機を提供することができる。 Further, according to the fourth gaming machine and the fifth gaming machine, it is possible to provide a gaming machine that allows a player or the like to more appropriately adjust the brightness of the light emitting device.

[第6の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、液晶表示器などに演出画像が表示される。
[Sixth gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, a lottery is held when a game ball enters a starting slot, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery.

この種の遊技機として、前面側に設けられた複数のLED等の発光体からなる発光装置を所定の態様で発光させることで、演出や装飾の用に供される遊技機が知られている。また、これらの発光装置の輝度を、予め設定されている範囲内で遊技者等が調整することが可能な遊技機が開示されている(例えば、特開2008-295551号公報参照)。 As a gaming machine of this type, a gaming machine is known that is used for performances and decorations by emitting light in a predetermined manner from a light-emitting device consisting of a plurality of light-emitting bodies such as LEDs provided on the front side. . Further, a game machine has been disclosed in which a player or the like can adjust the brightness of these light emitting devices within a preset range (see, for example, Japanese Patent Laid-Open No. 2008-295551).

(第4の課題)
ところで、近年、前面側に設けられた複数のLED等の発光体からなる発光装置も含めて、演出が派手なものとなってきている。そのため、発光装置から受ける光の強度が高いと、遊技者によってはそれがストレスに感じることもある。
(Fourth issue)
Incidentally, in recent years, displays have become more flashy, including light-emitting devices made up of light-emitting bodies such as a plurality of LEDs provided on the front side. Therefore, if the intensity of light received from the light emitting device is high, some players may find it stressful.

上記第4の課題を解決するために、以下のような構成の第6の遊技機を提供する。 In order to solve the fourth problem described above, a sixth gaming machine having the following configuration is provided.

(1)第6の遊技機は、
本発明に係る遊技機は、
所定の態様で発光可能な第1の発光手段(例えば、バックライト)と、
前記第1の発光手段の輝度を、複数段階のうちのいずれかに変更可能な操作手段(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面)と、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度を複数段階のうちのいずれかに変更可能な第1発光制御手段(例えば、ステップS394の処理を実行するホスト制御回路210)と、
前記第1の発光手段とは別に設けられる第2の発光手段(例えば、盤側LEDや枠側LED)と、
前記第2の発光手段の発光態様を変更可能な第2発光制御手段(例えば、ステップS406の処理を実行するホスト制御回路210)と、
を備え、
前記第2発光制御手段は、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度が変更されるタイミングとは異なるタイミングで、前記第2の発光手段により実行される発光演出の態様を制限して実行可能に構成されている
ことを特徴とする。
(1) The sixth gaming machine is
The gaming machine according to the present invention includes:
a first light emitting means (for example, a backlight) capable of emitting light in a predetermined manner;
an operation means (for example, a brightness setting screen displayed on a liquid crystal display device used as the display device 13) that can change the brightness of the first light emitting means to one of a plurality of levels;
A first light emission control means that can change the brightness of the first light emission means to one of a plurality of levels based on the operation of the operation means (for example, a host control circuit that executes the process of step S394) 210) and
a second light emitting means provided separately from the first light emitting means (for example, a panel side LED or a frame side LED);
a second light emission control means (for example, a host control circuit 210 that executes the process of step S406) capable of changing the light emission mode of the second light emission means;
Equipped with
The second light emission control means
Based on the operation of the operating means, the mode of the light emitting effect executed by the second light emitting means is limited and executed at a timing different from the timing at which the brightness of the first light emitting means is changed. It is characterized by being configured to allow

上記(1)の第6の遊技機によれば、第1の発光手段の輝度を変更可能な操作手段が操作されると、第2の発光手段により実行される発光演出の態様が制限される。そのため、簡単な処理で、第2の発光手段から受ける光の強度を抑えることが可能となる。 According to the sixth gaming machine in (1) above, when the operating means capable of changing the brightness of the first light emitting means is operated, the mode of the light emitting effect executed by the second light emitting means is limited. . Therefore, with simple processing, it is possible to suppress the intensity of light received from the second light emitting means.

(2)上記(1)に記載の第6の遊技機において、
前記第1の発光手段により発光される発光態様に対応する駆動データを所定の領域に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段に記憶される前記駆動データに基づく制御信号を、前記第1の発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記データ記憶手段の前記所定の領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな前記駆動データを設定するものであるとともに、
前記操作手段が操作されたときには、前記新たな駆動データとして、輝度が変更されたのちの駆動データを設定するよう構成される
ことを特徴とする。
(2) In the sixth gaming machine described in (1) above,
data storage means (for example, a FIFO data area) for storing drive data corresponding to a light emission mode emitted by the first light emitting means in a predetermined area;
a light emitting drive means (for example, an LSI) that outputs a control signal based on the drive data stored in the data storage means to the first light emitting means;
data setting means (for example, host control circuit 210 that executes the process of step S346) for setting the drive data in a predetermined area of the data storage means;
Equipped with
The data setting means includes:
When the number of drive data set in the predetermined area of the data storage means that can be stored in the predetermined area reaches a reference number of data, new drive data is set;
It is characterized in that, when the operating means is operated, drive data whose brightness has been changed is set as the new drive data.

上記(2)の第5の遊技機によれば、所定のデータ領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな駆動データが設定されるので、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段をドライバを介さずに安定して発光させることが可能となる。しかも、輝度が変更されたときには、変更後の駆動データが新たな駆動データとして設定されるので、設定された輝度に応じて安定して第1の発光手段を発光させることが可能となる。 According to the fifth gaming machine in (2) above, when the number of drive data set in the predetermined data area that can be stored in the predetermined area reaches the reference data number, new drive data is set. Therefore, the control signal output by the light emitting drive means (for example, a signal equivalent to PWM that is continuously output from the SPI serial data output terminal) can be output, and the light emitting means can be stabilized without using a driver. This makes it possible to emit light. Moreover, when the brightness is changed, the changed drive data is set as new drive data, so it is possible to stably cause the first light emitting means to emit light according to the set brightness.

なお、上記の「基準データ数」は、データ記憶手段の所定の領域(例えば、FIFOのデータ領域)に設定可能なデータ数が例えば64個までであれば1~64個が相当するが、データ記憶手段の所定の領域に設定されているデータ数が0にならないようにする必要があることに鑑みれば、2個以上であることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Note that the above-mentioned "standard number of data" corresponds to 1 to 64 if the number of data that can be set in a predetermined area of the data storage means (for example, FIFO data area) is up to 64, but Considering that it is necessary to prevent the number of data set in a predetermined area of the storage means from becoming zero, it is preferable that the number is two or more. Further, the number of luminance data that can be set in the FIFO data area is not limited to 64, but it is sufficient that at least two or more luminance data can be set. In this way, when the number of brightness data that can be set in the FIFO data area is, for example, two or more, if the brightness data set in the FIFO data area is less than the first number (for example, two), the second number (For example, one piece of brightness data) may be supplemented.

このように、第6の遊技機によれば、発光装置から受ける光の強度を好適に遊技者等が調整することが可能な遊技機を提供することができる。 In this way, according to the sixth gaming machine, it is possible to provide a gaming machine that allows a player or the like to suitably adjust the intensity of light received from the light emitting device.

[第7の遊技機]
従来、パチンコ機等の遊技機において、例えば、RTC(リアルタイムクロック)に依存する演出が行われる遊技機が知られている。
[Seventh gaming machine]
2. Description of the Related Art Conventionally, among gaming machines such as pachinko machines, gaming machines are known in which, for example, effects are performed depending on an RTC (real-time clock).

この種の遊技機では、電源投入時等にRTCの異常判定を行い、異常があれば日時の報知を行い、RTCの異常が認められた場合に、これに素早く対処できるようにした遊技機が公知である(例えば特開2017-51853号公報(例えば段落[0094])参照)。 In this type of gaming machine, an abnormality is determined in the RTC when the power is turned on, etc., and if an abnormality is detected, the date and time are notified, and if an abnormality in the RTC is recognized, it can be quickly dealt with. It is publicly known (for example, see Japanese Patent Application Publication No. 2017-51853 (for example, paragraph [0094])).

(第5の課題)
特開2017-51853号公報に記載の遊技機によれば、RTCに異常があれば日時の報知が行われるため素早く対処できる可能性はあるものの、RTC異常により日時を取得できない場合、RTCに依存する演出を行うことができなくなるおそれがある。
(Fifth issue)
According to the gaming machine described in Japanese Patent Application Laid-Open No. 2017-51853, if there is an abnormality in the RTC, the date and time will be notified, so there is a possibility that it can be dealt with quickly. There is a risk that it will not be possible to perform the performance that is intended.

上記第5の課題を解決するために、以下のような構成の第7の遊技機を提供する。 In order to solve the above fifth problem, a seventh gaming machine having the following configuration is provided.

第7の遊技機は、
時刻情報を出力可能なリアルタイムクロック(例えば、RTC)と、
前記リアルタイムクロックから時刻情報を取得し、該取得した時刻を現在時刻情報に更新可能な時刻情報管理手段(例えば、ステップS413の処理を実行するホスト制御回路210)と、
前記現在時刻情報が特定の時刻情報(例えば、指定時刻)であることにもとづいて特定演出(例えば、RTC演出)を実行可能な演出実行手段(例えば、ホスト制御回路210)と、
前記リアルタイムクロックの異常を判定する異常判定手段(例えば、ステップS414の処理を実行するホスト制御回路210)と、
を備え、
前記時刻情報管理手段は、
前記リアルタイムクロックが異常であると判定されると、前記時刻情報管理手段により前回取得された前回時刻情報を現在時刻情報として維持(例えば、ステップS415)し、前記リアルタイムクロックが正常であると判定されると前記前回時刻情報を現在時刻情報に更新(例えば、ステップS416の処理)可能に構成されており、
前記演出実行手段は、
現在時刻情報が前記特定の時刻情報であって(ステップS417におけるYES)、前記前回時刻情報と現在時刻情報とが一致しない(ステップS418におけるYES)ことを条件に前記特定演出を実行する(ステップS419)よう構成されている
ことを特徴とする。
The seventh gaming machine is
A real-time clock (for example, RTC) that can output time information,
a time information management unit that can acquire time information from the real-time clock and update the acquired time to current time information (for example, a host control circuit 210 that executes the process of step S413);
Effect execution means (for example, host control circuit 210) capable of executing a specific effect (for example, RTC effect) based on the current time information being specific time information (for example, designated time);
an abnormality determining means (for example, the host control circuit 210 that executes the process of step S414) that determines whether the real-time clock is abnormal;
Equipped with
The time information management means includes:
When it is determined that the real-time clock is abnormal, the previous time information acquired last time is maintained as current time information by the time information management means (for example, step S415), and when the real-time clock is determined to be normal. Then, the previous time information can be updated to the current time information (for example, in the process of step S416),
The performance execution means is
The specific effect is executed on condition that the current time information is the specific time information (YES in step S417) and the previous time information and the current time information do not match (YES in step S418). ) It is characterized by being configured as follows.

第7の遊技機によれば、RTC異常であったとしても、RTCに依存する演出を好適に行うことが可能となる。 According to the seventh gaming machine, even if there is an abnormality in the RTC, it is possible to suitably perform effects that depend on the RTC.

[第8の遊技機、第9の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、表示装置などに演出画像が表示される。抽選の結果が大当りであると、大当り遊技が開始される。
[Eighth gaming machine, ninth gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, a lottery is held when a game ball enters a starting slot, and an effect image is displayed on a display device or the like based on the result of the lottery. If the result of the lottery is a jackpot, a jackpot game is started.

この種の遊技機として、圧縮された画像データをデコードし、デコード後の画像データを適宜変換処理した上でフレームバッファに格納し、表示装置に出力されるようにした遊技機が知られている(例えば特開2014-87402号公報(例えば段落[0100]参照))。 As this type of gaming machine, a gaming machine that decodes compressed image data, performs appropriate conversion processing on the decoded image data, stores it in a frame buffer, and outputs it to a display device is known. (For example, see JP-A-2014-87402 (for example, see paragraph [0100])).

(第6の課題)
近年、表示装置に表示される演出画像のバリエーションが増え、演出画像にかかる制御が複雑化する傾向にある。このような場合、演出画像にかかる制御を効率よく行うことが望まれる。
(6th issue)
In recent years, the variety of effect images displayed on display devices has increased, and control over effect images has tended to become more complex. In such cases, it is desirable to efficiently control the effect images.

上記第6の課題を解決するために、以下のような構成の第8の遊技機および第9の遊技機を提供する。 In order to solve the above sixth problem, an eighth gaming machine and a ninth gaming machine having the following configurations are provided.

第8の遊技機は、
描画機能を有する描画出力先バッファと表示機能を有するフレームバッファとの間で、互いの機能を切り替える処理(例えば、バンクフリップ)を実行可能な遊技機であって、
所定の表示手段に表示される演出画像にかかわる画像情報(例えば、コンポジション)を、前記描画出力先バッファに登録可能な登録手段(例えば、ステップS449やステップS458を実行可能な表示制御回路230)と、
前記描画出力先バッファから前記フレームバッファに切り替えられた後(例えば、ステップS446の処理が行われた後)、前記登録手段により登録された画像情報にもとづいて、前記所定の表示手段に演出画像が表示されるよう制御する演出画像表示制御手段(例えば、表示制御回路230)と、
を備え、
前記登録手段は、
前記描画出力先バッファから切り替えられた前記フレームバッファに登録されている前記画像情報に、画像を一時停止させる画像情報が含まれているとき(例えば、ステップS447においてYESと判別されるとき)、前記画像情報を前記描画出力先バッファに登録する第1登録手段(例えば、ステップS449の処理を実行する表示制御回路230)と、
前記描画出力先バッファに登録されている画像情報がなかったとしても(例えば、ステップS444においてNOと判別されたとしても)、前記所定の表示手段に表示された演出画像が、前記フレームバッファに登録されている画像情報の上限に達したときに(例えば、ステップS450においてYESと判別されたとき)、前記画像情報を前記描画出力先バッファに登録する第2登録手段(例えば、ステップS458を実行可能な表示制御回路230)とを有する
ことを特徴とする。
The eighth gaming machine is
A gaming machine capable of executing processing (for example, bank flip) for switching functions between a drawing output destination buffer having a drawing function and a frame buffer having a display function,
Registration means (for example, display control circuit 230 capable of executing step S449 and step S458) capable of registering image information (for example, composition) related to the effect image displayed on a predetermined display means in the drawing output destination buffer; and,
After the drawing output destination buffer is switched to the frame buffer (for example, after the process of step S446 is performed), an effect image is displayed on the predetermined display means based on the image information registered by the registration means. Effect image display control means (for example, display control circuit 230) that controls the display;
Equipped with
The registration means is
When the image information registered in the frame buffer switched from the drawing output destination buffer includes image information that causes the image to be temporarily stopped (for example, when it is determined as YES in step S447), the a first registration unit (for example, the display control circuit 230 that executes the process of step S449) that registers image information in the drawing output destination buffer;
Even if there is no image information registered in the drawing output destination buffer (for example, even if the determination is NO in step S444), the effect image displayed on the predetermined display means is registered in the frame buffer. a second registration means (for example, capable of executing step S458) that registers the image information in the drawing output destination buffer when the upper limit of the image information has been reached (for example, when the determination is YES in step S450); It is characterized by having a display control circuit 230).

第8の遊技機によれば、画像情報が登録されていないことを条件に画像情報が登録されるなかで、画像情報が登録されていたとしても、登録されている画像情報に特定の画像情報が含まれているときに画像情報が登録されるので、演出画像にかかる制御を効率よく行うことが可能となる。 According to the eighth gaming machine, while image information is registered on the condition that image information is not registered, even if image information is registered, specific image information is not included in the registered image information. Since the image information is registered when the effect image is included, it becomes possible to efficiently control the effect image.

第9の遊技機は、
所定の演出画像を再生可能な複数の表示手段(例えば、ディスプレイ)と、
前記複数の表示手段に再生される演出画像にかかわる画像情報を制御可能な表示制御手段(例えば、表示制御回路230)と、
を備え、
前記表示制御手段は、
前記表示手段において同時に再生される画像情報にかかるレイヤー数の適正性を判定するレイヤー数判定手段(例えば、ステップS441の処理を実行する表示制御回路230)と、
前記レイヤー数が適正であるとき(例えば、ステップS441においてYESと判定されるとき)に、前記演出画像の再生に用いられる表示手段の数の適正性を判定する表示手段数判定手段(例えば、ステップS442の処理を実行する表示制御回路230)と、
前記演出画像の再生に用いられる表示手段の数が適正であるとき(例えば、ステップS442においてYESと判定されるとき)に、前記画像情報の登録対象となる表示手段の存在を判定する表示手段存在判定手段(例えば、ステップS443の処理を実行する表示制御回路230)と、
前記画像情報の登録対象となる表示手段が存在するとき(例えば、ステップS443においてYESと判定されるとき)に、当該表示手段において再生される画像情報を登録する画像情報登録手段(例えば、ステップS449やステップS458の処理を実行する表示制御回路230)とを有するとともに、
前記複数の表示手段のうち一の表示手段において再生される画像情報を前記画像情報登録手段により登録した後、当該画像情報が当該一の表示手段とは別の他の表示手段に登録されるように、前記表示手段数判定手段による判定および前記表示手段存在判定手段による判定を行う(ステップS459の処理を実行したのちステップS442に戻る処理を行う)よう構成されている
ことを特徴とする。
The ninth game machine is
a plurality of display means (for example, displays) capable of reproducing predetermined performance images;
Display control means (for example, display control circuit 230) capable of controlling image information related to effect images reproduced on the plurality of display means;
Equipped with
The display control means includes:
layer number determining means (for example, display control circuit 230 that executes the process of step S441) that determines the appropriateness of the number of layers of image information that is simultaneously reproduced on the display means;
When the number of layers is appropriate (for example, when it is determined as YES in step S441), display means number determining means (for example, step a display control circuit 230) that executes the process of S442;
Existence of display means for determining the existence of display means to be registered with the image information when the number of display means used to reproduce the effect image is appropriate (for example, when it is determined as YES in step S442). A determining means (for example, the display control circuit 230 that executes the process of step S443),
When there is a display means to which the image information is to be registered (for example, when the determination is YES in step S443), an image information registration means (for example, step S449) that registers the image information to be reproduced on the display means exists. and a display control circuit 230) that executes the process of step S458.
After the image information to be reproduced on one of the plurality of display means is registered by the image information registration means, the image information is registered on another display means different from the one display means. The present invention is characterized in that it is configured to perform the determination by the display means number determination means and the determination by the display means presence determination means (after executing the process of step S459, the process returns to step S442).

第9の遊技機によれば、表示手段が複数あって、画像情報にかかるレイヤー数が適正であるときに、一の表示手段に表示される演出画像にかかわる画像情報が登録されたのち、一の表示手段とは異なる他の表示手段に表示される演出画像にかかわる画像情報が登録されるので、レイヤー数が適正であると判別された画像情報を、効率よく登録することが可能となる。 According to the ninth gaming machine, when there are a plurality of display means and the number of layers related to image information is appropriate, after the image information related to the effect image displayed on one display means is registered, one Since the image information related to the effect image to be displayed on a display means other than the display means is registered, it becomes possible to efficiently register the image information for which it is determined that the number of layers is appropriate.

このように、第8の遊技機、第9の遊技機によれば、演出画像にかかる制御を効率よく行うことが可能な遊技機を提供することができる。 In this way, according to the eighth gaming machine and the ninth gaming machine, it is possible to provide a gaming machine that can efficiently control the effect images.

[第10の遊技機、第11の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。また、このような演出画像の他、音声演出も出力される。
[10th gaming machine, 11th gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, when a game ball enters a starting slot, a lottery is held, and based on the result of the lottery, an effect image is displayed on, for example, a liquid crystal display. In addition to such effect images, audio effects are also output.

この種の遊技機として、デジタルアンプの異常を判定するタイミングに達しているか否かを判定し、例えば、数秒程度の時間間隔で判定される動作判定タイミングに達している場合に、入力ポートPi2から異常通知信号ERRを取得して、デジタルアンプが異常レベルか否かを判定する遊技機が知られている(特開2016-209723号公報(例えば段落[0178]、[0179])参照)。 As this type of gaming machine, it is determined whether or not the timing for determining an abnormality of the digital amplifier has been reached. A gaming machine is known that acquires an abnormality notification signal ERR and determines whether the digital amplifier is at an abnormal level (see JP-A-2016-209723 (for example, paragraphs [0178] and [0179])).

(第7の課題)
近年、液晶表示器などに表示される演出画像のバリエーション増加等により、演出内容が高度化し、興趣の向上が図られている。しかし、演出内容の高度化にともなって遊技音の演出内容も高度化の傾向にあり、正常な遊技音を出力するためには、遊技音を増幅する増幅装置の判定処理が適切に行われる必要がある。
(Seventh issue)
In recent years, the content of presentations has become more sophisticated and the interest has been improved due to an increase in the variety of presentation images displayed on liquid crystal displays and the like. However, as the content of the game becomes more sophisticated, the content of the game sound also tends to become more sophisticated, and in order to output normal game sounds, it is necessary for the amplification device that amplifies the game sound to perform appropriate determination processing. There is.

上記第7の課題を解決するために、以下のような構成の第10の遊技機および第11の遊技機を提供する。 In order to solve the seventh problem, a tenth gaming machine and an eleventh gaming machine having the following configurations are provided.

(1)第10の遊技機は、
所定時間が経過する毎に所定処理(例えば、メイン処理や割り込み処理など)を実行可能な遊技機であって、
遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音を増幅可能な増幅手段(例えば、デジタルオーディオパワーアンプ262)と、
前記増幅手が正常であるか否かの異常判定処理を行う異常判定手段(例えば、ステップS503、ステップS511、ステップS515等の処理を実行するホスト制御回路210)と、
を備え、
前記異常判定手段は、
前記異常判定処理を複数回の異常判定処理(例えば、ステップS503、ステップS511、ステップS515等の処理)に分けて実行可能であるとともに、
前記所定時間内に実行される1回の前記所定処理(例えば、1フレーム)において前記複数回に分けられた異常判定処理(例えば、ステップS503、ステップS511、ステップS515)の一部を実行し、次回以降の前記所定処理において残りの異常判定処理の一部または全部を実行可能に構成される
ことを特徴とする。
(1) The tenth gaming machine is
A gaming machine capable of executing predetermined processing (for example, main processing, interrupt processing, etc.) every time a predetermined time elapses,
Output means (for example, speaker 11) capable of outputting game sounds;
amplification means (for example, digital audio power amplifier 262) capable of amplifying the game sound output from the output means;
an abnormality determination means (for example, a host control circuit 210 that executes processes such as step S503, step S511, and step S515) that performs abnormality determination processing to determine whether the amplifying hand is normal;
Equipped with
The abnormality determining means includes:
The abnormality determination process can be divided into a plurality of abnormality determination processes (for example, processes such as step S503, step S511, step S515, etc.) and can be executed;
Executing a part of the abnormality determination processing divided into a plurality of times (for example, step S503, step S511, step S515) in one predetermined process (for example, one frame) executed within the predetermined time, The present invention is characterized in that it is configured to be able to execute part or all of the remaining abnormality determination processing in the predetermined processing from next time onwards.

上記(1)の第10の遊技機によれば、所定処理(例えば、1フレーム)内で増幅手段(例えば、通常用アンプや重低音用アンプ)の異常判定処理の一部ずつが複数フレームにわたって行われるため、各増幅手段の異常判定処理の全部を、複数フレームにわたって実行することが可能となる。 According to the tenth gaming machine of (1) above, each part of the abnormality determination process of the amplification means (for example, a normal amplifier or a heavy bass amplifier) is performed over multiple frames within a predetermined process (for example, one frame). Therefore, the entire abnormality determination process for each amplification means can be executed over a plurality of frames.

(2)第10の遊技機の別例は、
所定時間が経過する毎に所定処理(例えば、メイン処理や割り込み処理など)を実行可能な遊技機であって、
遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音を増幅可能な増幅手段(例えば、デジタルオーディオパワーアンプ262)と、
前記増幅手段についての設定情報の確認処理を行う設定情報確認手段(例えば、ステップS506~S507、ステップS522~S523等の処理を実行するホスト制御回路210)と、
を備え、
前記設定情報確認手段は、
前記確認処理を複数回の確認処理に分けて実行可能であるとともに、
前記所定時間内に実行される1回の前記所定処理において前記複数回に分けられた確認処理(例えば、ステップS506~S507、ステップS522~S523等の処理を実行するホスト制御回路210)の一部を実行し、次回以降の前記所定処理において残りの確認処理の一部または全部を実行可能に構成される
ことを特徴とする。
(2) Another example of the tenth gaming machine is
A gaming machine capable of executing predetermined processing (for example, main processing, interrupt processing, etc.) every time a predetermined time elapses,
Output means (for example, speaker 11) capable of outputting game sounds;
amplification means (for example, digital audio power amplifier 262) capable of amplifying the game sound output from the output means;
a setting information confirmation unit (for example, a host control circuit 210 that executes processes such as steps S506 to S507 and steps S522 to S523) that performs a process to confirm setting information regarding the amplification unit;
Equipped with
The setting information confirmation means includes:
The confirmation process can be executed by dividing it into multiple confirmation processes, and
A part of the confirmation process divided into a plurality of times (for example, the host control circuit 210 that executes the processes of steps S506 to S507, steps S522 to S523, etc.) in one of the predetermined processes executed within the predetermined time. The present invention is characterized in that it is configured to be able to execute part or all of the remaining confirmation process in the predetermined process from the next time onwards.

上記(2)の第10の遊技機の別例によれば、所定処理(例えば、1フレーム)内で増幅手段(例えば、通常用アンプや重低音用アンプ)の設定情報の確認処理の一部ずつが複数フレームにわたって行われるため、各増幅手段の設定情報の確認処理の全部を、複数フレームにわたって実行することが可能となる。 According to another example of the tenth gaming machine in (2) above, part of the process of checking the setting information of the amplification means (for example, a normal amplifier or a deep bass amplifier) within a predetermined process (for example, one frame) Since each step is performed over a plurality of frames, it is possible to perform all of the confirmation processing of the setting information of each amplification means over a plurality of frames.

(1)第11の遊技機は、
所定時間が経過する毎に所定処理(例えば、メイン処理や割り込み処理など)を実行可能な遊技機であって、
遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音を増幅可能な増幅手段(例えば、デジタルオーディオパワーアンプ262)と、
前記増幅手段にが正常であるか否かの異常判定処理を、複数回の異常判定処理(例えば、チェックステータス=0,2,3の処理)に分けて実行可能であり、当該複数回の異常判定処理を複数回の前記所定処理にわたって行う異常判定手段(例えば、ステップS503、ステップS511、ステップS515等の処理を実行するホスト制御回路210)と、
前記異常判定処理の進捗度を管理する進捗度管理手段(例えば、チェックステータスを管理するホスト制御回路210)と、
を備え、
前記進捗度管理手段は、
前記複数回の異常判定処理(例えば、チェックステータス=0,2,3の処理)のうち一の判定処理が一の所定処理において完了したか否かを判定可能であり、
前記異常判定手段は、
前記一の所定処理において前記一の異常判定処理(例えば、チェックステータス0の処理)が完了したときは次回以降(例えば、次フレーム以降)の所定処理において当該一の異常判定処理とは異なる他の異常判定処理(例えば、チェックステータス2の処理)を実行し、前記一の所定処理において前記一の異常判定処理(例えば、チェックステータス0の処理)が完了しなかったときは次回以降の所定処理において当該一の異常判定処理(例えば、チェックステータス0の処理)を再び実行可能に構成される
ことを特徴とする。
(1) The eleventh gaming machine is
A gaming machine capable of executing predetermined processing (for example, main processing, interrupt processing, etc.) every time a predetermined time elapses,
Output means (for example, speaker 11) capable of outputting game sounds;
amplification means (for example, digital audio power amplifier 262) capable of amplifying the game sound output from the output means;
The abnormality determination process for determining whether or not the amplification means is normal can be executed by dividing into multiple abnormality determination processes (for example, processing for check status = 0, 2, 3), and the multiple abnormality determination processes can be executed separately. an abnormality determination means (for example, a host control circuit 210 that executes processes such as step S503, step S511, and step S515) that performs the determination process over the predetermined process a plurality of times;
progress management means (for example, host control circuit 210 that manages check status) that manages the progress of the abnormality determination process;
Equipped with
The progress management means includes:
It is possible to determine whether one determination process among the plurality of abnormality determination processes (for example, processes for check status = 0, 2, 3) has been completed in one predetermined process,
The abnormality determining means includes:
When the first abnormality determination process (for example, check status 0 process) is completed in the first predetermined process, another abnormality determination process different from the first abnormality determination process will be performed in the next and subsequent predetermined processes (for example, after the next frame). An abnormality determination process (for example, a process for check status 2) is executed, and if the first abnormality determination process (for example, a process for check status 0) is not completed in the first predetermined process, then in the next and subsequent predetermined processes. The present invention is characterized in that the first abnormality determination process (for example, the process for check status 0) can be executed again.

上記(1)の第11の遊技機によれば、所定処理(例えば、1フレーム)内で増幅手段(例えば、通常用アンプや重低音用アンプ)の異常判定処理の一部ずつが複数フレームにわたって行われるため、各増幅手段の異常判定処理の全部を、複数フレームにわたって実行することが可能となる。しかも、一の所定処理(例えば、1フレームのメイン処理や割り込み処理など)において一の異常判定処理が完了しなかったときは次回以降(例えば、次フレーム以降)の所定処理において当該一の異常判定処理が再び実行されるため、いずれの異常判定処理についても完了するまで実行されることとなる。 According to the eleventh gaming machine of (1) above, each part of the abnormality determination process of the amplification means (for example, a normal amplifier or a heavy bass amplifier) is performed over multiple frames within a predetermined process (for example, one frame). Therefore, the entire abnormality determination process for each amplification means can be executed over a plurality of frames. Moreover, if one abnormality determination process is not completed in one predetermined process (for example, the main process or interrupt process for one frame), the abnormality determination process will be performed in the next and subsequent predetermined processes (for example, from the next frame onwards). Since the process is executed again, all abnormality determination processes will be executed until completion.

(2)第11の遊技機の別例は、
所定時間が経過する毎に所定処理(例えば、メイン処理や割り込み処理など)を実行可能な遊技機であって、
遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音を増幅可能な増幅手段(例えば、デジタルオーディオパワーアンプ262)と、
前記増幅手段についての設定情報の確認処理を、複数回の確認処理(例えば、チェックステータス=1,5の処理)に分けて実行可能であり、当該複数回の確認処理を複数回の前記所定処理にわたって行う設定情報確認手段(例えば、ステップS506~S507、ステップS522~S523等の処理を実行するホスト制御回路210)と、
前記設定情報の確認処理の進捗度を管理する進捗度管理手段(例えば、チェックステータスを管理するホスト制御回路210)と、
を備え、
前記進捗度管理手段は、
前記複数回の確認処理(例えば、チェックステータス=1,5の処理)のうち一の確認処理が一の所定処理において完了したか否かを判定可能であり、
前記設定情報確認手段は、
前記一の所定処理において前記一の確認処理(例えば、チェックステータス=1の処理)が完了したときは次回以降の所定処理において当該一の確認処理とは異なる他の確認処理(例えば、チェックステータス=5の処理)を実行し、前記一の所定処理において前記一の確認処理が完了しなかったときは次回以降の所定処理において当該一の確認処理を再び実行可能に構成される
ことを特徴とする。
(2) Another example of the eleventh gaming machine is
A gaming machine capable of executing predetermined processing (for example, main processing, interrupt processing, etc.) every time a predetermined time elapses,
Output means (for example, speaker 11) capable of outputting game sounds;
amplification means (for example, digital audio power amplifier 262) capable of amplifying the game sound output from the output means;
The confirmation process of the setting information regarding the amplification means can be executed by dividing into a plurality of confirmation processes (for example, the process of check status = 1, 5), and the plurality of confirmation processes are executed as a plurality of the predetermined processes. Setting information confirmation means (for example, the host control circuit 210 that executes the processes of steps S506 to S507, steps S522 to S523, etc.);
progress management means (for example, host control circuit 210 that manages check status) that manages the progress of the configuration information confirmation process;
Equipped with
The progress management means includes:
It is possible to determine whether one confirmation process among the plurality of confirmation processes (for example, processes with check status = 1, 5) has been completed in one predetermined process,
The setting information confirmation means includes:
When the one confirmation process (for example, the process with check status = 1) is completed in the one predetermined process, another confirmation process different from the one confirmation process (for example, check status = 1) is completed in the next and subsequent predetermined processes. 5), and if the first confirmation process is not completed in the first predetermined process, the first confirmation process can be executed again in the next and subsequent predetermined processes. .

上記(2)の第11の遊技機の別例によれば、所定処理(例えば、1フレーム)内で増幅手段(例えば、通常用アンプや重低音用アンプ)の設定情報の確認処理の一部ずつが複数フレームにわたって行われるため、各増幅手段の設定情報の確認処理の全部を、複数フレームにわたって実行することが可能となる。しかも、一の所定処理(例えば、1フレームのメイン処理や割り込み処理など)において一の確認処理が完了しなかったときは次回以降(例えば、次フレーム以降)の所定処理において当該一の確認処理が再び実行されるため、いずれの確認処理についても完了するまで実行されることとなる。 According to another example of the eleventh gaming machine described in (2) above, part of the process of checking the setting information of the amplification means (for example, a normal amplifier or a deep bass amplifier) within a predetermined process (for example, one frame) Since each step is performed over a plurality of frames, it is possible to perform all of the confirmation processing of the setting information of each amplification means over a plurality of frames. Moreover, if one confirmation process is not completed in one predetermined process (for example, one frame's main process or interrupt process), that one confirmation process will be performed in the next and subsequent predetermined processes (for example, from the next frame onwards). Since it will be executed again, all confirmation processes will be executed until they are completed.

このように、第10の遊技機、第11の遊技機によれば、増幅装置の判定処理を適切に行うことが可能な遊技機を提供することができる。 In this way, according to the tenth gaming machine and the eleventh gaming machine, it is possible to provide a gaming machine that can appropriately perform the determination process of the amplification device.

[第12の遊技機、第13の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。また、このような演出画像の他、遊技音もスピーカから出力される。
[12th gaming machine, 13th gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, when a game ball enters a starting slot, a lottery is held, and based on the result of the lottery, an effect image is displayed on, for example, a liquid crystal display. In addition to such effect images, game sounds are also output from the speaker.

この種の遊技機として、SAC番号を音声制御レジスタに書込むことでシンプルアクセスコントローラを機能させて、音声メモリから遊技音等の音声データを出力する遊技機が開示されている(例えば、特開2017-79971号公報参照)。 As a game machine of this type, a game machine that operates a simple access controller by writing an SAC number into a voice control register and outputs voice data such as game sounds from a voice memory has been disclosed (for example, Japanese Patent Laid-Open No. (Refer to Publication No. 2017-79971).

(第8の課題)
近年、演出画像のバリエーション増加にともなって遊技音のバリエーションも増加しているが、例えば複数の遊技音が重なってしまうと、せっかくの遊技音による効果も半減してしまうおそれがある。
(Eighth issue)
In recent years, variations in game sounds have increased as variations in production images have increased, but if, for example, multiple game sounds overlap, there is a risk that the effect of the game sounds will be halved.

上記第8の課題を解決するために、以下のような構成の第12の遊技機および第13の遊技機を提供する。 In order to solve the eighth problem, a twelfth gaming machine and a thirteenth gaming machine having the following configurations are provided.

(1)第12の遊技機は、
遊技音データにかかわる音情報(例えば、SAC番号)をチャンネルに割り当てて設定可能な設定手段(例えば、ホスト制御回路210)と、
前記チャンネルに割り当てられた前記音情報にもとづいて遊技音を出力可能な音出力手段(例えば、音声・LED制御回路)と、
を備え、
前記設定手段は、
一のチャンネルに音情報を割り当てるにあたり、当該一のチャンネルに複数の音情報が設定される場合(例えば、ステップS542の処理においてYESと判別される場合)において、
前記複数の音情報が特定の音情報(例えば、SHOT再生およびLOOP再生のチェイン再生)であるとき、当該複数の音情報のうちいずれか一方の音情報(例えば、ループ再生)を、少なくとも所定時間(例えば、1フレーム)以上遅延させて設定する第1設定手段(例えば、ステップS544の処理を実行するホスト制御回路210)と、
前記複数の音情報が前記特定の音情報とは異なる非特定の音情報であること(例えば、ステップS543の処理においてNOと判別されること)を条件に、前記所定時間以上遅延させることなく(例えば、当該フレームにおいて)当該複数の音情報を設定する第2設定手段(例えば、ステップS546やステップS547の処理を実行するホスト制御回路210)とを有する
ことを特徴とする。
(1) The 12th gaming machine is
Setting means (for example, host control circuit 210) that can allocate and set sound information (for example, SAC number) related to game sound data to channels;
a sound output means (for example, a sound/LED control circuit) capable of outputting game sound based on the sound information assigned to the channel;
Equipped with
The setting means includes:
When assigning sound information to one channel, when a plurality of sound information is set to the one channel (for example, when it is determined as YES in the process of step S542),
When the plurality of sound information is specific sound information (for example, chain playback of SHOT playback and LOOP playback), one of the plurality of sound information (for example, loop playback) is played for at least a predetermined period of time. a first setting unit (for example, the host control circuit 210 that executes the process of step S544) that sets with a delay of at least one frame;
On the condition that the plurality of sound information is non-specific sound information different from the specific sound information (for example, NO is determined in the process of step S543), without delaying for more than the predetermined time ( For example, the second setting means (for example, the host control circuit 210 that executes the processing of step S546 and step S547) sets the plurality of sound information (for example, in the frame).

上記(1)の第12の遊技機によれば、一のチャンネルに複数の音情報が設定される場合に、この複数の音情報が特定の音情報であるときはいずれか一方の音情報が遅延して設定されるので、遅延させることによる音効果(例えば、消音による音効果)を享受することができる。一方、複数の音情報が非特定の音情報であれば、遅延させることなく複数の音情報が設定されるので、迅速に処理を行うことができる。すなわち、状況に応じて遅延したり遅延しないようにすることで、遅延による遊技音効果をいかしつつ、処理の迅速性を担保することが可能となる。 According to the twelfth gaming machine in (1) above, when a plurality of sound information is set in one channel, if the plurality of sound information is specific sound information, one of the sound information is Since the setting is delayed, it is possible to enjoy the sound effects caused by the delay (for example, the sound effects caused by muting). On the other hand, if the plurality of sound information is non-specific sound information, the plurality of sound information is set without delay, so that processing can be performed quickly. In other words, by delaying or not delaying depending on the situation, it is possible to ensure the speed of processing while making the most of the game sound effect caused by the delay.

(2)上記(1)に記載の第12の遊技機において、
前記特定の音情報は、
1回だけ再生される第1音情報(例えば、SHOT再生)と、複数回にわたって再生される第2音情報(LOOP再生)とを少なくとも含んでおり、
前記第1設定手段は、
前記第1音情報を設定してから所定時間以上遅延させて前記第2音情報を設定可能に構成されている
ことを特徴とする。
(2) In the twelfth gaming machine described in (1) above,
The specific sound information is
It includes at least first sound information that is played only once (for example, SHOT playback) and second sound information that is played multiple times (LOOP playback),
The first setting means includes:
The apparatus is characterized in that the second sound information can be set after a predetermined time delay or more after the first sound information is set.

上記(2)の第12の遊技機によれば、1回だけ再生される第1音情報が設定されてから所定時間以上遅延させて、複数回にわたって再生される第2音情報が設定されるので、1回だけ再生される第1音情報が聞き取りにくくなることを防止することが可能となる。 According to the twelfth gaming machine in (2) above, after the first sound information that is played only once is set, the second sound information that is played multiple times is set with a delay of more than a predetermined time. Therefore, it is possible to prevent the first sound information that is reproduced only once from becoming difficult to hear.

第13の遊技機は、
遊技音データにかかわる音情報(例えば、SAC番号)をチャンネルに割り当てて設定可能な設定手段(例えば、音声・LED制御回路)と、
前記チャンネルに割り当てられた前記音情報にもとづいて遊技音を出力可能な音出力手段と、
を備え、
前記設定手段は、
一のチャンネルに音情報を割り当てるにあたり、当該一のチャンネルに複数の音情報が設定される場合(例えば、ステップS542の処理においてYESと判別される場合)において、
前記複数の音情報が特定の音情報(例えば、SHOT+ループのチェイン再生)であるとき、当該複数の音情報のうちいずれか一方の音情報(例えば、ループ再生)を、少なくとも所定時間(例えば、1フレーム)以上遅延させて設定する第1設定手段(例えば、ステップS544の処理を実行するホスト制御回路210)と、
前記複数の音情報が前記特定の音情報とは異なる非特定の音情報であること(例えば、ステップS543の処理においてNOと判別されること)を条件に、前記所定時間以上遅延させることなく(例えば、当該フレームにおいて)当該複数の音情報を設定する第2設定手段(例えば、ステップS546やステップS547の処理を実行するホスト制御回路210)と、
を有し、
前記第2設定手段は、
全チャンネルに対して消音設定されているとき(例えば、ステップS545の処理においてYESと判別されるとき)には当該消音設定を上書きせずに音情報を設定する(例えば、ステップS546の処理を行う)一方、全チャンネルに対する消音設定ではなく一のチャンネルに対する消音設定であるとき(例えば、ステップS545においてNOと判別されるとき)には当該消音設定を上書きして音情報を設定(例えば、ステップS547の処理を行う)可能に構成される
ことを特徴とする。
The thirteenth gaming machine is
Setting means (e.g., audio/LED control circuit) that can assign and set sound information (e.g., SAC number) related to game sound data to channels;
a sound output means capable of outputting game sound based on the sound information assigned to the channel;
Equipped with
The setting means includes:
When assigning sound information to one channel, when a plurality of sound information is set to the one channel (for example, when it is determined as YES in the process of step S542),
When the plurality of sound information is specific sound information (for example, chain playback of SHOT + loop), one of the sound information (for example, loop playback) among the plurality of sound information is played for at least a predetermined period of time (for example, a first setting unit (e.g., host control circuit 210 that executes the process of step S544) that sets with a delay of at least one frame);
On the condition that the plurality of sound information is non-specific sound information different from the specific sound information (for example, NO is determined in the process of step S543), without delaying for more than the predetermined time ( a second setting unit (for example, the host control circuit 210 that executes the processing of step S546 and step S547) that sets the plurality of sound information (for example, in the frame);
has
The second setting means includes:
When all channels are set to mute (for example, when the determination is YES in the process of step S545), the sound information is set without overwriting the mute setting (for example, the process of step S546 is performed). ) On the other hand, when the mute setting is not for all channels but for one channel (for example, when the determination is NO in step S545), the mute setting is overwritten and sound information is set (for example, in step S547 It is characterized by being configured so that it can perform the following processing.

第13の遊技機によれば、一のチャンネルに複数の音情報が設定される場合に、この複数の音情報が特定の音情報であるときはいずれか一方の音情報が遅延して設定されるので、遅延させることによる音効果(例えば、消音による音効果)を享受することができる。一方、複数の音情報が非特定の音情報であれば、遅延させることなく複数の音情報が設定されるので、迅速に処理を行うことができる。すなわち、状況に応じて遅延したり遅延しないようにすることで、遅延による遊技音効果をいかしつつ、処理の迅速性を担保することが可能となる。さらに、複数の音情報が非特定の音情報であるときには、全チャンネルに対して消音設定されているときには当該消音設定を上書きせずに音情報を設定し、全チャンネルに対する消音設定ではなく一のチャンネルに対する消音設定であるときには消音設定を上書きして音情報を設定するので、必要な間(例えば、特別図柄の変動表示が終了したときに次の特別図柄の変動表示が開始されるまでの間)を確保することが可能となる。 According to the thirteenth game machine, when a plurality of sound information is set in one channel, and the plurality of sound information is specific sound information, one of the sound information is set with a delay. Therefore, it is possible to enjoy sound effects caused by delaying the sound (for example, sound effects caused by muting). On the other hand, if the plurality of sound information is non-specific sound information, the plurality of sound information is set without delay, so that processing can be performed quickly. In other words, by delaying or not delaying depending on the situation, it is possible to ensure the speed of processing while making the most of the game sound effect caused by the delay. Furthermore, when multiple pieces of sound information are non-specific sound information, if the mute setting is set for all channels, the sound information is set without overwriting the mute setting, and instead of the mute setting for all channels, the sound information is set. When the mute setting is for a channel, the mute setting is overwritten and sound information is set, so it can be used for as long as necessary (for example, from when the fluctuating display of a special symbol ends until the fluctuating display of the next special symbol starts. ).

このように、第12の遊技機、第13の遊技機によれば、遊技音の出力を好適に行うことが可能な遊技機を提供することができる。 In this way, according to the twelfth gaming machine and the thirteenth gaming machine, it is possible to provide a gaming machine that can suitably output gaming sounds.

[第14の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。また、このような演出画像の他、遊技音もスピーカから出力される。
[14th gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, when a game ball enters a starting slot, a lottery is held, and based on the result of the lottery, an effect image is displayed on, for example, a liquid crystal display. In addition to such effect images, game sounds are also output from the speaker.

この種の遊技機として、液晶表示器などに表示される演出画像に連動して、遊技を盛り上げる音声を出力する遊技機が開示されている(例えば、特開2014-144066号公報参照)。 As this type of gaming machine, a gaming machine that outputs sounds that enliven the game in conjunction with an effect image displayed on a liquid crystal display or the like has been disclosed (for example, see Japanese Patent Laid-Open No. 2014-144066).

(第9の課題)
しかし、特開2014-144066号公報に記載の遊技機では、二次ボリュームを固定値に維持し、一次ボリュームによって演出音の音量を制御しているため、演出音の音量のバリエーションを増やすには限界がある。
(9th issue)
However, in the gaming machine described in JP-A-2014-144066, the secondary volume is maintained at a fixed value and the volume of the effect sound is controlled by the primary volume, so it is difficult to increase the variation in the volume of the effect sound. There is a limit.

上記第9の課題を解決するために、以下のような構成の第14の遊技機を提供する。 In order to solve the above-mentioned ninth problem, a fourteenth gaming machine having the following configuration is provided.

(1)第14の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音にかかわる音データ(例えば、音声データ)を設定可能な音データ設定手段(例えば、ホスト制御回路210)と、
複数の再生チャンネル(例えばCH1~CH31)を有し、前記出力手段から出力される音量を制御可能な音量制御手段(例えば、サウンドリクエストを実行するホスト制御回路210)と、
を備え、
前記音量制御手段は、
所定の操作(例えば、ハードウェアスイッチ操作やユーザによる画面操作)が行われたことにもとづいて、前記複数の再生チャンネルの全部に対して音量にかかわる情報を変更可能な第1ボリューム制御手段(例えば、ハードウェアスイッチによるボリューム制御281、ボリューム設定画面によるユーザーボリューム制御282およびデバッグ時のデバッグボリューム制御283を実行するホスト制御回路210)と、
前記複数の再生チャンネルのうちそれぞれの再生チャンネル毎に、音量にかかわる情報を変更可能な第2ボリューム制御手段(例えば、第1の再生チャンネル一次制御284、第2の再生チャンネル一次制御285、および、音声データに組み込まれているボリューム制御286,287,288を実行するホスト制御回路210))と、
を有し、前記第1ボリューム制御手段による音量にかかわる情報と前記第2ボリューム制御手段による音量にかかわる情報とを掛け合わせて前記出力手段から出力される音量を変更可能に構成され構成されており、
前記第2ボリューム制御手段は、
再生チャンネル毎に、前記所定の操作が行われると前記音量にかかわる情報が変更されるよう制御するボリューム制御(第1の再生チャンネル一次制御284)と、
再生チャンネル毎に、前記所定の操作が行われたとしても、当該操作が行われる前後において一定の音量にかかわる情報(例えば、エラー音や違法行為時の警報音)が出力されるよう制御するボリューム制御(第2の再生チャンネル一次制御285)とを実行可能に構成される
ことを特徴とする。
(1) The fourteenth gaming machine is
Output means (for example, speaker 11) capable of outputting a predetermined game sound;
sound data setting means (for example, host control circuit 210) capable of setting sound data (for example, audio data) related to game sounds output from the output means;
a volume control means (for example, a host control circuit 210 that executes a sound request) that has a plurality of playback channels (for example, CH1 to CH31) and is capable of controlling the volume output from the output means;
Equipped with
The volume control means includes:
A first volume control means (e.g., a first volume control means (e.g., , a host control circuit 210) that executes volume control 281 using a hardware switch, user volume control 282 using a volume setting screen, and debug volume control 283 during debugging;
Second volume control means (for example, first playback channel primary control 284, second playback channel primary control 285, and a host control circuit 210)) that performs volume control 286, 287, 288 embedded in the audio data;
and configured so that the volume output from the output means can be changed by multiplying the information regarding the volume by the first volume control means and the information regarding the volume by the second volume control means. ,
The second volume control means includes:
Volume control (first playback channel primary control 284) for controlling each playback channel so that information related to the volume is changed when the predetermined operation is performed;
For each playback channel, even if the predetermined operation is performed, the volume is controlled so that information related to a constant volume (for example, an error sound or a warning sound in case of illegal activity) is output before and after the said operation is performed. control (second playback channel primary control 285).

上記(1)の第14の遊技機によれば、出力手段から出力される遊技音が、第1ボリューム制御手段による音量にかかわる情報と、第2ボリューム制御手段による音量にかかわる情報とを掛け合わせて規定されるため、遊技音の音量に多様性を持たせることが可能となる。しかも、第2ボリューム制御手段は、再生チャンネル毎に、所定の操作が行われたとしても、当該操作が行われる前後において一定の音量にかかわる情報が出力されるよう制御する。これにより、所定の操作が行われたとしても、当該操作が行われる前後において一定の音量にかかわる情報が出力される制御を、全体チャンネルではなく特定の再生チャンネルにおいてのみ実行することが可能となる。 According to the fourteenth game machine of (1) above, the game sound output from the output means is a product of the information regarding the volume by the first volume control means and the information regarding the volume by the second volume control means. Therefore, it is possible to provide diversity in the volume of game sounds. Furthermore, the second volume control means controls each playback channel so that even if a predetermined operation is performed, information related to a constant volume is output before and after the predetermined operation is performed. As a result, even if a predetermined operation is performed, it is possible to perform a control that outputs information related to a certain volume before and after the operation is performed only on a specific playback channel rather than on all channels. .

(2)上記(1)に記載の第14の遊技機において、
前記第1ボリューム制御手段は、
デバッグ時のデバッグボリューム制御により音量にかかわる情報を制御可能である
ことを特徴とする。
(2) In the fourteenth gaming machine described in (1) above,
The first volume control means includes:
A feature is that information related to volume can be controlled by debug volume control during debugging.

上記(2)の第14の遊技機によれば、デバッグ時に、遊技で使用される遊技音データをそのまま用いることができ、デバッグ時の作業効率を向上させることが可能となる。 According to the fourteenth gaming machine (2) above, when debugging, the game sound data used in the game can be used as is, making it possible to improve work efficiency during debugging.

また、第14の遊技機によれば、演出音の音量のバリエーションに多様性を持たせることが可能な遊技機を提供することができる。 Further, according to the fourteenth gaming machine, it is possible to provide a gaming machine that can provide diversity in variations in volume of performance sounds.

[第15~第19の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。また、このような演出画像の他、遊技音もスピーカから出力される。
[15th to 19th gaming machines]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, when a game ball enters a starting slot, a lottery is held, and based on the result of the lottery, an effect image is displayed on, for example, a liquid crystal display. In addition to such effect images, game sounds are also output from the speaker.

この種の遊技機として、遊技者の操作によってスピーカから出力される遊技音の音量を調整可能な遊技機が開示されている(例えば、特開2011-229766号公報参照)。 As this type of gaming machine, a gaming machine is disclosed in which the volume of gaming sound output from a speaker can be adjusted by a player's operation (for example, see Japanese Patent Laid-Open No. 2011-229766).

(第10の課題)
しかし、遊技音の操作によってスピーカから出力される遊技音の音量を調整できるようにした場合、例えばエラー音や警告音などのように音量を変更したくない音にまで影響を及ぼす可能性があり、好ましくない。
(10th issue)
However, if it is possible to adjust the volume of the game sound output from the speakers by manipulating the game sound, it may affect sounds whose volume you do not want to change, such as error sounds and warning sounds. , undesirable.

上記第10の課題を解決するために、以下のような構成の第15~第19の遊技機を提供する。 In order to solve the above tenth problem, fifteenth to nineteenth gaming machines having the following configurations are provided.

(1)第15の遊技機は、
所定の遊技音を出力可能な複数の出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)とによって規定され、
前記複数の出力手段には、特定の音の出力に使用される専用出力手段(例えば、専用スピーカ)と、当該特定の音以外の音の出力に使用される共用出力手段(例えば、共用スピーカ)とが少なくとも含まれており、
前記音制御手段は、
前記専用出力手段については、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう前記第1情報を出力する制御を実行可能な特定音制御手段(例えば、ステップS559を実行するホスト制御回路210)と、
前記共用出力手段については、前記操作手段が操作されたことにもとづいて音量が変更されるよう前記第2情報を出力する制御を実行可能な非特定音制御手段(例えば、ステップS558を実行するホスト制御回路210)とを有する
ことを特徴とする。
(1) The 15th gaming machine is
a plurality of output means (for example, speaker 11) capable of outputting predetermined game sounds;
an operating means (for example, a volume setting screen) capable of controlling the volume output from the output means;
a sound control means (for example, a host control circuit 210 that executes a sound request control process) capable of controlling the volume based on the operation of the operation means;
Equipped with
The volume output from the output means is determined by at least first information (for example, output by the second playback channel primary control 285) having information on a constant volume before and after the operation is performed even if the operation means is operated and second information (for example, an audio signal output by the first playback channel primary control 284) having information on the volume that is changed based on the operation of the operating means. is,
The plurality of output means include a dedicated output means (e.g., a dedicated speaker) used to output a specific sound, and a shared output means (e.g., a shared speaker) used to output sounds other than the specific sound. contains at least
The sound control means includes:
The dedicated output means may include a specific sound control means (for example, a step a host control circuit 210) that executes S559;
The shared output means may include a non-specific sound control means (for example, a host that executes step S558) capable of executing control to output the second information so that the volume is changed based on the operation of the operation means. control circuit 210).

上記(1)の第15の遊技機によれば、特定の音の出力に使用される専用出力手段については、音量を操作可能な操作手が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう制御される。すなわち、音量を操作可能が操作手段の操作前後で音量が変化することなく一定音量が出力される。また、特定の音以外の音の出力に使用される共用出力手段については、音量を操作可能な操作手が操作されたことにもとづいて音量情報が変更される第2情報が出力されるため、音量の調整を好適に行うことが可能となる。 According to the fifteenth gaming machine described in (1) above, the dedicated output means used to output a specific sound remains constant before and after the operation, even if the operator who can control the volume operates it. The volume is controlled to be output. That is, although the volume can be controlled, the volume does not change before and after operating the operating means, and a constant volume is output. Furthermore, regarding the shared output means used for outputting sounds other than specific sounds, second information is output in which the volume information is changed based on the operation of the operator who can operate the volume. It becomes possible to suitably adjust the volume.

(2)上記(1)に記載の第15の遊技機において、
前記専用出力手段は振動用のスピーカである
ことを特徴とする。
(2) In the fifteenth gaming machine described in (1) above,
The dedicated output means is a vibration speaker.

上記(2)の第15の遊技機によれば、特定の音(例えば、エラー音や警告音等)を、振動用のスピーカから一定の音量で出力することが可能となる。 According to the fifteenth gaming machine (2) above, it is possible to output a specific sound (for example, an error sound, a warning sound, etc.) at a constant volume from the vibration speaker.

(3)上記(1)または(2)の遊技機において、
電源投入時(例えば、ステップS201の各種初期化処理時)に、前記複数の出力手段のうちのいずれを前記専用出力手段とするかを設定する専用出力設定手段(例えば、ステップS201の処理を実行するホスト制御回路210)をさらに備え、
前記特定の音にかかるデータ(例えば、SAC番号で指定された特定の音にかかる音声データ)には、当該特定の音の出力先が前記専用出力手段である旨が規定されている
ことを特徴とする。
(3) In the gaming machine of (1) or (2) above,
Dedicated output setting means for setting which of the plurality of output means is to be used as the dedicated output means when the power is turned on (for example, during various initialization processes in step S201) (for example, executing the process in step S201) further comprising a host control circuit 210),
The data related to the specific sound (for example, the audio data related to the specific sound specified by the SAC number) is characterized in that it is specified that the output destination of the specific sound is the dedicated output means. shall be.

上記(3)の遊技機によれば、電源投入時に、特定の音にかかるデータの出力先が専用出力手段に規定されるので、いずれの出力手段を専用出力手段とするかを設定可能であるとともに、一定音量が出力される特定の音にかかる音声データには、専用出力手段から出力されると規定されているので、汎用性を高めることが可能となる。 According to the game machine (3) above, when the power is turned on, the output destination of data related to a specific sound is specified in the dedicated output means, so it is possible to set which output means is to be used as the dedicated output means. In addition, since it is specified that audio data relating to a specific sound that is output at a constant volume is output from a dedicated output means, it is possible to increase versatility.

(1)第16の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
複数の再生チャンネルを有し、前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)とによって規定され、
前記複数の再生チャンネルには、特定の音の出力に使用される専用チャンネルと、当該特定の音以外の音の出力に使用される共用チャンネルとが少なくとも含まれており、
前記音制御手段は、
前記専用チャンネルについては、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう前記第1情報を出力する制御を実行可能な特定音制御手段(例えば、ステップS580を実行するホスト制御回路210)と、
前記共用チャンネルについては、前記操作手段が操作されたことにもとづいて音量が変更されるよう前記第2情報を出力する制御を実行可能な非特定音制御手段(例えば、ステップS581を実行するホスト制御回路210)とを有する
ことを特徴とする。
(1) The 16th gaming machine is
Output means (for example, speaker 11) capable of outputting a predetermined game sound;
an operating means (for example, a volume setting screen) capable of controlling the volume output from the output means;
a sound control means (for example, a host control circuit 210 that executes a sound request control process) having a plurality of playback channels and capable of controlling the volume based on the operation of the operation means;
Equipped with
The volume output from the output means is determined by at least first information (for example, output by the second playback channel primary control 285) having information on a constant volume before and after the operation is performed even if the operation means is operated and second information (for example, an audio signal output by the first playback channel primary control 284) having information on the volume that is changed based on the operation of the operating means. is,
The plurality of playback channels include at least a dedicated channel used to output a specific sound and a shared channel used to output sounds other than the specific sound,
The sound control means includes:
Regarding the dedicated channel, a specific sound control means (for example, step S580 a host control circuit 210) that executes
Regarding the shared channel, non-specific sound control means capable of executing control to output the second information so that the volume is changed based on the operation of the operation means (for example, a host control unit that executes step S581) circuit 210).

上記(1)の第16の遊技機によれば、特定の音の出力に使用される専用チャンネルについては操作手段が操作されたとしても、当該操作が行われる前後において一定音量が出力されるよう制御される。すなわち、音量を操作可能が操作手段の操作前後で音量が変化されずに一定の音量情報が出力される。また、特定の音以外の音の出力に使用される共用チャンネルについては、音量を操作可能な操作手が操作されたことにもとづいて音量が変更されるよう制御されるため、音量の調整を好適に行うことが可能となる。 According to the sixteenth gaming machine in (1) above, even if the operating means is operated for the dedicated channel used to output a specific sound, a constant volume is output before and after the operation is performed. controlled. That is, although the volume can be controlled, the volume does not change before and after operating the operating means, and constant volume information is output. In addition, for shared channels used to output sounds other than specific sounds, the volume is controlled to change based on the operation of the operator who can control the volume, so it is recommended to adjust the volume. It becomes possible to do so.

(2)上記(1)に記載の第16の遊技機において、
電源投入時に、前記特定の音の出力に使用される専用チャンネル(例えば、CH31、CH32)と、前記特定の音以外の音の出力に使用される共用チャンネル(例えば、CH1~CH30)とを設定するチャンネル設定手段(例えば、ステップS201の処理を実行するホスト制御回路210)と、
前記特定の音および前記特定の音以外の音それぞれのデータにかかる音情報(例えば、SAC番号)を、前記専用チャンネルまたは前記共用チャンネルに登録する音情報登録手段(例えば、SAC番号を登録するホスト制御回路210)と、
をさらに備えることを特徴とする。
(2) In the sixteenth gaming machine described in (1) above,
When the power is turned on, set dedicated channels (for example, CH31, CH32) used for outputting the specific sound and shared channels (for example, CH1 to CH30) used for outputting sounds other than the specific sound. channel setting means (for example, host control circuit 210 that executes the process of step S201),
Sound information registration means (for example, a host that registers the SAC number) for registering sound information (for example, SAC number) related to data of each of the specific sound and sounds other than the specific sound in the dedicated channel or the shared channel; control circuit 210);
It is characterized by further comprising:

上記(2)の第16の遊技機によれば、電源投入時に、特定の音の出力に使用される専用チャンネルと、特定の音以外の音の出力に使用される共用チャンネルとが設定されるとともに、特定の音および特定の音以外の音それぞれのデータにかかる音情報が各チャンネルに登録されるので、汎用性を高めることが可能となる。 According to the sixteenth gaming machine in (2) above, when the power is turned on, a dedicated channel used for outputting a specific sound and a shared channel used for outputting sounds other than the specific sound are set. At the same time, since the sound information related to data of specific sounds and sounds other than specific sounds is registered in each channel, it is possible to increase versatility.

第17の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
再生チャンネルを有し、前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)とによって規定され、
前記音制御手段は、
前記再生チャンネルで再生中の遊技音のデータが特定の音の特定データであるか否かを判別するデータ判別手段(例えば、ステップS599を実行するホスト制御回路210)と、
前記再生チャンネルで再生中の遊技音のデータが前記特定データであると前記データ判別手段により判別されると、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう前記第1情報を出力する制御を実行可能な特定音制御手段(例えば、ステップS600を実行するホスト制御回路210)と、
前記再生チャンネルで再生中の遊技音のデータが非特定データであると前記データ判別手段により判別されると、前記操作手段が操作されたことにもとづいて音量が変更されるよう前記第2情報を出力する制御を実行可能な非特定音制御手段(例えば、ステップS601を実行するホスト制御回路210)とを有する
ことを特徴とする。
The 17th gaming machine is
Output means (for example, speaker 11) capable of outputting a predetermined game sound;
an operating means (for example, a volume setting screen) capable of controlling the volume output from the output means;
a sound control means (for example, a host control circuit 210 that executes a sound request control process) having a reproduction channel and capable of controlling the volume based on the operation of the operation means;
Equipped with
The volume output from the output means is determined by at least first information (for example, output by the second playback channel primary control 285) having information on a constant volume before and after the operation is performed even if the operation means is operated and second information (for example, an audio signal output by the first playback channel primary control 284) having information on the volume that is changed based on the operation of the operating means. is,
The sound control means includes:
a data determining unit (for example, the host control circuit 210 that executes step S599) that determines whether the data of the game sound being reproduced on the reproduction channel is specific data of a specific sound;
When the data determining means determines that the data of the game sound being reproduced on the reproduction channel is the specific data, even if the operating means is operated, a constant volume is output before and after the operation is performed. specific sound control means (for example, the host control circuit 210 that executes step S600) capable of executing control to output the first information;
When the data determining means determines that the data of the game sound being reproduced on the reproduction channel is non-specific data, the second information is transmitted so that the volume is changed based on the operation of the operating means. The present invention is characterized in that it includes non-specific sound control means (for example, the host control circuit 210 that executes step S601) that can execute output control.

第17の遊技機によれば、再生中の遊技音のデータが特定データであると判別されると、操作手段が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう制御されるとともに、再生中の遊技音のデータが非特定データであると判別されると、操作手段が操作されたことにもとづいて音量が変更されるよう制御されるため、音量の調整を好適に行うことが可能となる。 According to the seventeenth gaming machine, when it is determined that the data of the game sound being played is specific data, even if the operating means is operated, the control is performed so that a constant volume is output before and after the operation is performed. At the same time, if it is determined that the game sound data being played is non-specific data, the volume is controlled to be changed based on the operation of the operating means, so the volume can be adjusted appropriately. It becomes possible to do so.

第18の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
再生チャンネルを有し、前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)とによって規定され、
前記音制御手段は、
前記再生チャンネルで再生される音出力に対応する音情報(例えば、SAC番号)が特定の音情報であるとき、前記操作手段が操作されたとしてもも当該操作が行われる前後において一定音量が出力されるよう、前記再生チャンネルに前記第1情報を設定可能な特定音制御手段(例えば、ステップS621を実行するホスト制御回路210)と、
前記再生チャンネルで再生される遊技音に対応する音情報(例えば、SAC番号)が非特定の音情報であるとき、前記操作手段が操作されたことにもとづいて音量が変更されるよう、前記再生チャンネルに前記第2情報を設定可能な非特定音制御手段と(例えば、ステップS623を実行するホスト制御回路210)とを有する
ことを特徴とする。
The 18th gaming machine is
Output means (for example, speaker 11) capable of outputting a predetermined game sound;
an operating means (for example, a volume setting screen) capable of controlling the volume output from the output means;
a sound control means (for example, a host control circuit 210 that executes a sound request control process) having a reproduction channel and capable of controlling the volume based on the operation of the operation means;
Equipped with
The volume output from the output means is determined by at least first information (for example, output by the second playback channel primary control 285) having information on a constant volume before and after the operation is performed even if the operation means is operated and second information (for example, an audio signal output by the first playback channel primary control 284) having information on the volume that is changed based on the operation of the operating means. is,
The sound control means includes:
When the sound information (for example, SAC number) corresponding to the sound output played on the playback channel is specific sound information, even if the operation means is operated, a constant volume is output before and after the operation is performed. specific sound control means (for example, host control circuit 210 that executes step S621) capable of setting the first information to the reproduction channel so that the playback channel is set to the first information;
When the sound information (for example, SAC number) corresponding to the game sound played on the playback channel is non-specific sound information, the playback is performed so that the volume is changed based on the operation of the operation means. The present invention is characterized in that it includes non-specific sound control means that can set the second information to the channel (for example, the host control circuit 210 that executes step S623).

第18の遊技機によれば、再生チャンネルで再生される音出力に対応する音情報(例えば、SAC番号)が特定の音情報であると、操作手段が操作されたとしても一定音量が出力されるよう制御されるとともに、再生チャンネルで再生される遊技音に対応する音情報(例えば、SAC番号)が非特定の音情報であると、操作手段が操作されたことにもとづいて音量が変更されるため、音量の調整を好適に行うことが可能となる。 According to the 18th gaming machine, if the sound information (for example, SAC number) corresponding to the sound output played on the playback channel is specific sound information, a constant volume will be output even if the operating means is operated. If the sound information (for example, SAC number) corresponding to the game sound played on the playback channel is non-specific sound information, the volume will be changed based on the operation of the operating means. Therefore, it becomes possible to suitably adjust the volume.

第19の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
再生チャンネルを有し、前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)と、前記再生チャンネルに登録された音情報から特定される音データに組み込まれている音量の情報を有する第3情報(例えば。音声データに組み込まれているボリューム制御286,287,288により出力される音声信号)とによって規定され、
前記音制御手段は、
前記再生チャンネルに登録された音情報(例えば、SAC番号)から特定される音データが特定の音データ(例えば、ボリューム調整の影響を受けない音データ)であるときに、当該特定の音データであることを識別可能な識別情報(例えば、各チャンネルがボリューム調整の影響を受けるかどうかを示すフラグ)をあらかじめ設定する識別情報設定手段(例えば、ステップS632の処理を実行するホスト制御回路210)と、
前記再生チャンネルに音量を設定するにあたり、前記音情報(例えば、SAC番号)から特定される音データが前記特定の音データであると前記識別情報により識別できるとき(例えば、ステップS637においてYESと判別されるとき)、前記操作手段が操作されたとしても、当該操作が行われる前後において一定音量が出力されるよう前記第1情報を前記再生チャンネルに設定可能な第1音量設定手段(例えば、ステップS641の処理を実行可能なホスト制御回路210)と、
前記再生チャンネルに音量を設定するにあたり、前記音情報から特定される音データが前記特定の音データでないと前記識別情報により識別できるとき(例えば、ステップS637においてNOと判別されるとき)、前記操作手段が操作されたことにもとづいて音量が変更されるよう前記第2情報を前記再生チャンネルに設定可能な第2音量設定手段(例えば、ステップS638の処理を実行可能なホスト制御回路210)と、
前記再生チャンネルに音量を設定するにあたり、第3情報を前記再生チャンネルに設定する第3音量設定手段(例えば、ステップS644の処理を実行可能なホスト制御回路210)とを有する
ことを特徴とする。
The 19th gaming machine is
Output means (for example, speaker 11) capable of outputting a predetermined game sound;
an operating means (for example, a volume setting screen) capable of controlling the volume output from the output means;
a sound control means (for example, a host control circuit 210 that executes a sound request control process) having a reproduction channel and capable of controlling the volume based on the operation of the operation means;
Equipped with
The volume output from the output means is determined by at least first information (for example, output by the second playback channel primary control 285) having information on a constant volume before and after the operation is performed even if the operation means is operated second information (for example, an audio signal output by the first playback channel primary control 284) having volume information that is changed based on the operation of the operating means; Third information having information on the volume incorporated in the sound data specified from the sound information registered in the playback channel (for example, the audio signal output by the volume control 286, 287, 288 incorporated in the audio data) ) and
The sound control means includes:
When the sound data specified from the sound information (for example, SAC number) registered in the playback channel is specific sound data (for example, sound data that is not affected by volume adjustment), the specific sound data an identification information setting means (for example, the host control circuit 210 that executes the process of step S632) that presets identification information that can identify a certain thing (for example, a flag indicating whether each channel is affected by volume adjustment); and ,
When setting the volume for the playback channel, if the sound data specified from the sound information (for example, SAC number) can be identified as the specific sound data by the identification information (for example, if YES is determined in step S637). first volume setting means (for example, step a host control circuit 210) capable of executing the process of S641;
When setting the volume to the playback channel, if the sound data specified from the sound information can be identified from the identification information as not being the specific sound data (for example, when the determination is NO in step S637), the operation a second volume setting means (for example, a host control circuit 210 capable of executing the process of step S638) capable of setting the second information to the reproduction channel so that the volume is changed based on the operation of the means;
In setting the volume to the reproduction channel, the present invention is characterized by comprising a third volume setting means (for example, a host control circuit 210 capable of executing the process of step S644) that sets third information to the reproduction channel.

第19の遊技機によれば、再生チャンネルに登録された音情報から特定される音データが特定の音データであることを識別可能な識別情報をあらかじめ設定し、音情報から特定される音情報が特定の音データであると識別情報により識別できるとき、操作手段が操作されたとしても一定音量が出力されるよう設定する。また、再生チャンネルに登録された音情報から特定される音データにもとづいて音量が変更されるよう設定する。さらに、再生チャンネルに登録された音情報から特定される音データに組み込まれている音量の情報を有する第3情報が再生チャンネルに設定される。このようにして、音量の調整を好適に行うことが可能となる。 According to the nineteenth game machine, identification information that can identify that the sound data specified from the sound information registered in the playback channel is specific sound data is set in advance, and the sound data specified from the sound information is set in advance. When it can be identified by the identification information that the sound data is specific sound data, the sound volume is set to be output at a constant volume even if the operating means is operated. Further, the volume is set to be changed based on sound data specified from the sound information registered in the playback channel. Further, third information having volume information incorporated in the sound data specified from the sound information registered in the playback channel is set in the playback channel. In this way, it becomes possible to suitably adjust the volume.

なお、上記の遊技機では、再生チャンネルに登録された音情報(例えば、SAC番号)から特定される音データが特定の音データであると識別情報により識別できるとき(例えば、ステップS637においてYESと判別されるとき)、操作手段が操作されたとしても、当該操作が行われる前後において一定音量が出力されるようにしているが、この場合の一定音量は、常に最大音量にかかわる情報であっても良い。ただし、再生チャンネルに登録された音情報から特定される音データが特定の音データ(一定の音量にかかわる第1情報)であったとしても、再生チャンネルに登録された音情報(例えば、SAC番号)から特定される音データに組み込まれている音量と掛け合わされるため、出力される音量が一定の音量でない場合がある。 Note that in the gaming machine described above, when the sound data specified from the sound information (for example, SAC number) registered in the playback channel can be identified as specific sound data by the identification information (for example, if YES is selected in step S637), Even if the operating means is operated, a constant volume is output before and after the operation is performed, but the constant volume in this case is always information related to the maximum volume. Also good. However, even if the sound data specified from the sound information registered in the playback channel is specific sound data (first information related to a certain volume), the sound data registered in the playback channel (for example, the SAC number ), the output volume may not be a constant volume.

このように、第15~第19の遊技機によれば、音量の調整を好適に行うことが可能な遊技機を提供することができる。 In this way, according to the fifteenth to nineteenth gaming machines, it is possible to provide a gaming machine that can suitably adjust the volume.

[第20の遊技機]
従来、パチンコ機等の遊技機において、例えばLED等の発光体からなる発光手段を遊技機の前面側に備え、この発光手段を所定の態様で点灯させたり点滅させる発光演出を行う遊技が知られている。
[20th gaming machine]
Conventionally, a game machine such as a pachinko machine is equipped with a light-emitting means made of a light-emitting body such as an LED on the front side of the game machine, and a game is known in which the light-emitting means is lit or flashed in a predetermined manner to create a light-emitting effect. ing.

この種の遊技機として、発光手段の輝度を、例えば遊技者等による操作で調整することが可能な遊技機が知られている(例えば、特開2008-295551号公報参照)。 As this type of gaming machine, a gaming machine is known in which the brightness of a light emitting device can be adjusted by, for example, an operation by a player (see, for example, Japanese Patent Laid-Open No. 2008-295551).

(第11の課題)
特開2008-295551号公報に記載の遊技機によれば、発光手段の輝度を遊技者等による操作で挑戦することができるものの、発光手段がフルカラーで発光可能である場合、輝度を変えると発光色まで著しく変わってしまうおそれがある。
(Eleventh issue)
According to the gaming machine described in JP-A No. 2008-295551, although the brightness of the light emitting means can be controlled by the player, if the light emitting means can emit light in full color, changing the brightness will cause the light to emit less. Even the color may change significantly.

上記第11の課題を解決するために、以下のような構成の第20の遊技機を提供する。 In order to solve the above eleventh problem, a twentieth gaming machine having the following configuration is provided.

第20の遊技機は、
所定の発光手段(例えば、ランプ(LED)群18)と、
前記発光手段の輝度を選択できるよう操作可能な操作手段(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面)と、
前記発光手段の輝度にかかわる輝度情報(例えば、輝度減衰率)として、複数色(例えば、RGB)それぞれについて輝度情報が設定された輝度情報テーブル(例えば、減衰テーブル)を記憶する記憶手段(例えば、サブメインROM205)と、
前記操作手段により輝度が選択されると、前記輝度情報テーブルにもとづいて前記発光手段の輝度を制御可能な輝度制御手段(例えば、ホスト制御回路210)と、
を備え、
前記記憶手段は、
前記操作手段により選択可能な輝度に対応して、前記複数色それぞれに対して前記輝度情報が設定されている輝度情報テーブルを記憶しており、
前記輝度制御手段は、
前記操作手段により選択された輝度に対応する前記輝度情報テーブルにもとづいて、前記複数色のうち青の減衰率が最も大きく且つ赤の減衰率が最も小さくなるように前記発光手段の輝度を制御可能に構成されている
ことを特徴とする。
The 20th gaming machine is
Predetermined light emitting means (for example, lamp (LED) group 18),
an operation means (for example, a brightness setting screen displayed on a liquid crystal display device used as the display device 13) that can be operated to select the brightness of the light emitting means;
Storage means (e.g., attenuation table) for storing a brightness information table (e.g., attenuation table) in which brightness information is set for each of a plurality of colors (e.g., RGB) as brightness information (e.g., brightness attenuation rate) related to the brightness of the light emitting means. sub-main ROM205) and
brightness control means (for example, host control circuit 210) capable of controlling the brightness of the light emitting means based on the brightness information table when the brightness is selected by the operation means;
Equipped with
The storage means is
storing a brightness information table in which the brightness information is set for each of the plurality of colors in correspondence with the brightness selectable by the operating means;
The brightness control means includes:
Based on the brightness information table corresponding to the brightness selected by the operating means, the brightness of the light emitting means can be controlled so that the attenuation rate of blue is the largest and the attenuation rate of red is the smallest among the plurality of colors. It is characterized by being configured as follows.

第20の遊技機によれば、複数色それぞれに対して設定された輝度情報にもとづいて、複数色のうち青の減衰率が最も大きく且つ赤の減衰率が最も小さくなるように発光手段の発光が制御されるため、例えば遊技者等の操作によって発光手段の輝度が変更されたとしても、発光色の変化を抑制すなわちホワイトバランスを維持することが可能となる。 According to the 20th game machine, the light emitting means emit light so that the attenuation rate of blue is the largest and the attenuation rate of red is the smallest among the plurality of colors, based on the luminance information set for each of the plurality of colors. Therefore, even if the brightness of the light emitting means is changed by, for example, an operation by a player, it is possible to suppress changes in the emitted light color, that is, maintain white balance.

このように、第20の遊技機によれば、発光色の変化を抑制しつつ輝度を変えることが可能な遊技機を提供することができる。 In this way, according to the 20th gaming machine, it is possible to provide a gaming machine that can change the brightness while suppressing changes in the emitted light color.

[第21の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。
[21st gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, when a game ball enters a starting slot, a lottery is held, and based on the result of the lottery, an effect image is displayed on, for example, a liquid crystal display.

この種の遊技機として、可動体を遊技盤に配設し、かかる可動体を作動させることによって遊技者にインパクトを与え、遊技に対する意欲を高めさせるようにした遊技機が提案されている。(例えば特開2006-288694号公報参照)。 As a game machine of this type, a game machine has been proposed in which a movable body is disposed on a game board, and by operating the movable body, it gives an impact to the player and increases his desire to play the game. (For example, see Japanese Patent Application Publication No. 2006-288694).

(第12の課題)
例えば特開2006-288694号公報のように可動体を作動させるようにした遊技機では、近年、可動体の動きが多様化しており、それにともなって可動体を作動させる制御が複雑化している。そのため、近年では、可動体の動きに多様性を持たせつつも制御負荷を抑制できる遊技機が望まれている。
(Twelfth task)
For example, in a game machine that operates a movable body as disclosed in Japanese Patent Application Laid-open No. 2006-288694, the movements of the movable body have become diversified in recent years, and as a result, the control for operating the movable body has become more complex. Therefore, in recent years, there has been a desire for a gaming machine that can suppress the control load while providing diversity in the movement of the movable body.

上記第21の課題を解決するために、以下のような構成の第21の遊技機を提供する。 In order to solve the above twenty-first problem, a twenty-first gaming machine having the following configuration is provided.

第21の遊技機は、
所定の役物と、
前記所定の役物の作動を制御可能な制御手段(例えば、ホスト制御回路210)と、
前記役物を構成する部材を作動させることが可能な作動部材(例えば、ソレノイド)と、
複数の発光手段(例えば、LED)と、
前記複数の発光手段のうちのいずれかと接続されることで当該接続された発光手段に対して信号を送信可能な複数の接続部(例えば、Port0~Port23)と、
前記接続部をとおして前記発光手段に信号を送信することで当該発光手段を制御可能な発光制御手段(例えば、音声・LED制御回路220)と、
を備え、
前記作動部材は、
前記複数の接続部のうちのいずれかと接続され、前記発光制御手段からの信号により前記役物を構成する部材を作動させることが可能に構成されており、
前記制御手段は、
前記複数の接続部のうちのいずれかと接続された作動部材を、前記所定の役物と同期させて作動させることが可能に構成されている
ことを特徴とする。
The 21st gaming machine is
with a prescribed role,
a control means (for example, host control circuit 210) capable of controlling the operation of the predetermined accessory;
an actuating member (for example, a solenoid) capable of actuating a member constituting the accessory;
a plurality of light emitting means (e.g. LEDs);
a plurality of connection parts (for example, Port0 to Port23) capable of transmitting signals to the connected light-emitting means by being connected to any of the plurality of light-emitting means;
a light emission control means (for example, audio/LED control circuit 220) capable of controlling the light emission means by transmitting a signal to the light emission means through the connection part;
Equipped with
The actuating member is
It is connected to any one of the plurality of connection parts, and is configured to be able to operate a member constituting the accessory in response to a signal from the light emission control means,
The control means includes:
The actuating member connected to any one of the plurality of connecting parts is configured to be able to be actuated in synchronization with the predetermined accessory.

第21の遊技機によれば、役物の動きの多様化により作動部材の数が増えたとしても、かかる役物の動きの多様性を維持しつつ、役物を作動させるための制御負荷を抑制するとともに、役物と作動部材とを同期させることが可能となる。 According to the 21st gaming machine, even if the number of actuating members increases due to the diversification of the movement of the accessory, the control load for operating the accessory can be reduced while maintaining the diversity of the movement of the accessory. It becomes possible to suppress the interference and synchronize the accessory and the actuating member.

このように、第21の遊技機によれば、制御負荷を抑制可能な遊技機を提供することができる。 In this way, according to the twenty-first gaming machine, it is possible to provide a gaming machine that can suppress the control load.

[第22の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。
[22nd gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, when a game ball enters a starting slot, a lottery is held, and based on the result of the lottery, an effect image is displayed on, for example, a liquid crystal display.

この種の遊技機として、液晶表示器に表示される静止画や動画の圧縮データを記憶するCGROMから圧縮データを読み出して、当該読み出した圧縮データを伸張して液晶表示器に出力すべき画像データを生成する遊技機が知られている(例えば特開2016-159026号公報参照)。 This type of gaming machine reads compressed data from a CGROM that stores compressed data of still images and moving images displayed on a liquid crystal display, decompresses the read compressed data, and outputs image data to the liquid crystal display. A gaming machine that generates a game is known (for example, see Japanese Patent Laid-Open No. 2016-159026).

(第13の課題)
しかし、特開2016-159026号公報に記載されているように、例えばCGROMから圧縮データを読み出して出力すべき画像データを生成する際に、データ量が多いとロード処理に時間を要してしまう。この場合、ロード処理が正常に進行しているにもかかわらずウォッチドッグリセットがかかってしまうことがあり、好ましくない。
(Thirteenth issue)
However, as described in Japanese Patent Application Laid-open No. 2016-159026, for example, when reading compressed data from a CGROM and generating image data to be output, if the amount of data is large, it takes time to load the data. . In this case, the watchdog reset may occur even though the loading process is proceeding normally, which is not preferable.

上記第13の課題を解決するために、以下のような構成の第22の遊技機を提供する。 In order to solve the thirteenth problem described above, a twenty-second gaming machine having the following configuration is provided.

(1)第22の遊技機は、
遊技にかかわる遊技データが記憶された読込専用記憶領域(例えば、サブメイン205やCGROM206)と、
遊技にかかわる遊技データを読み書き可能な揮発性記憶領域(例えば、SRAM210bや内蔵VRAM237)と、
前記読込専用記憶領域に記憶された前記遊技データを読み込んで前記揮発性記憶領域に書き込むロード処理を実行する転送実行手段(例えば、図68のデータロード処理を実行するホスト制御回路210)と、
ウォッチドッグタイマと、
所定時間経過すると前記ウォッチドッグタイマの計時をクリアするクリア手段(例えば、CPUプロセッサを有するホスト制御回路210)と、
を備え、
前記転送実行手段は、
前記ロード処理が所定時間を超えると前記ウォッチドッグタイマをリセットし、前記ロード処理を再び実行するロード再処理手段(ステップS656の処理を実行するホスト制御回路210)を有する
ことを特徴とする。
(1) The 22nd gaming machine is
A read-only storage area (for example, sub-main 205 or CGROM 206) in which game data related to games is stored;
A volatile storage area (for example, SRAM 210b or built-in VRAM 237) that can read and write game data related to games;
Transfer execution means (for example, host control circuit 210 that executes the data load process of FIG. 68) that executes a load process of reading the gaming data stored in the read-only storage area and writing it to the volatile storage area;
watchdog timer,
Clearing means (for example, a host control circuit 210 having a CPU processor) that clears the clock of the watchdog timer after a predetermined period of time has elapsed;
Equipped with
The transfer execution means includes:
The present invention is characterized in that it includes a load reprocessing means (host control circuit 210 that executes the process of step S656) that resets the watchdog timer and executes the load process again when the load process exceeds a predetermined time.

上記(1)の第22の遊技機によれば、転送実行手段によるロード処理に要する時間が所定の上限値を超えた場合にロード処理を終了し、再びロード処理を実行するようにしているため、ロード処理に時間を要した場合であっても、自動復帰することが可能となる。 According to the twenty-second gaming machine in (1) above, if the time required for the load process by the transfer execution means exceeds a predetermined upper limit, the load process is ended and the load process is executed again. Even if the loading process takes time, automatic recovery is possible.

このように、第22の遊技機によれば、ロード処理に時間を要する場合であっても、好適に、ロード処理を進行させることが可能となる。 In this way, according to the twenty-second gaming machine, even if the loading process takes time, it is possible to suitably proceed with the loading process.

(2)上記(1)に記載の第22の遊技機において、
前記クリア手段は、
前記ロード処理が前記所定時間を超えていないときは前記ウォッチドッグタイマをクリアし(例えば、ステップS655の処理)、前記ロード処理が前記所定時間を超えたときに限り、前記ウォッチドッグタイマの計時をクリアせずにエラー処理(例えば、ステップS656の処理)が実行されるように構成されており、
前記転送実行手段は、
前記エラー処理として前記ロード処理を再び実行するものである
ことを特徴とする。
(2) In the 22nd gaming machine described in (1) above,
The clearing means is
If the load process does not exceed the predetermined time, the watchdog timer is cleared (for example, the process in step S655), and only when the load process exceeds the predetermined time, the watchdog timer is cleared. It is configured such that error processing (for example, the processing in step S656) is executed without clearing,
The transfer execution means includes:
The error processing is characterized in that the load processing is executed again.

上記(2)の第22の遊技機によれば、ロード処理が所定時間を超えていないときはウォッチドッグタイマがクリアされる一方で、ロード処理が所定時間を超えたときに限りウォッチドッグタイマをクリアせずにエラー処理が実行されるので、ロード処理がエラーの発生により完了できなかったことを把握することが可能となる。 According to the twenty-second gaming machine in (2) above, the watchdog timer is cleared when the loading process does not exceed the predetermined time, but the watchdog timer is cleared only when the loading process exceeds the predetermined time. Since error processing is executed without clearing, it is possible to understand that the load processing could not be completed due to the occurrence of an error.

[第23の遊技機、第24の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、抽選の結果が大当りであると大当り遊技が行われる。また、演出画像が表示される例えば液晶表示器を備えており、この液晶表示器には、抽選により決定された演出画像が表示される。
[23rd gaming machine, 24th gaming machine]
BACKGROUND ART Conventionally, in gaming machines such as pachinko machines, a lottery is held when a game ball enters a starting slot, and if the result of the lottery is a jackpot, a jackpot game is played. Furthermore, it is equipped with, for example, a liquid crystal display on which an effect image is displayed, and an effect image determined by a lottery is displayed on this liquid crystal display.

この種の遊技機では、さまざまな場面で抽選が行われるが、かかる抽選は、乱数を生成し、取得することによって行われる。例えば特開2017-023629号公報には、新たに取得する乱数値の桁数を決定し、基準となる乱数値から1桁の数値を決定した桁数だけ算出し、算出した値を各桁に配置して新たな数値を取得する方法が記載されている。 In this type of gaming machine, a lottery is held in various situations, and the lottery is performed by generating and obtaining random numbers. For example, in JP 2017-023629, the number of digits of a newly acquired random number is determined, one-digit numbers are calculated from the standard random number by the determined number of digits, and the calculated value is assigned to each digit. It describes how to place them and obtain new numbers.

(第14の課題)
乱数を取得する乱数取得処理では、取得される乱数に規則性が発生し難いことが要求される。しかし、処理を複雑にすると制御負荷が大きくなり好ましくない。そこで、制御負荷の増大を抑制しつつも規則性が発生し難い乱数取得処理を行うことが好ましい。
(14th issue)
In the random number acquisition process of acquiring random numbers, it is required that the acquired random numbers are unlikely to have any regularity. However, complicating the processing increases the control load, which is not preferable. Therefore, it is preferable to perform random number acquisition processing in which regularity is unlikely to occur while suppressing an increase in control load.

上記第14の課題を解決するために、以下のような構成の第23の遊技機および第24の遊技機を提供する。 In order to solve the fourteenth problem described above, a twenty-third gaming machine and a twenty-fourth gaming machine having the following configurations are provided.

第23の遊技機は、
所定の乱数を用いて抽選を行う遊技機であって、
時刻情報を出力可能なリアルタイムクロック(例えば、RTC)と、
所定の抽選に用いられる乱数を生成する乱数生成手段(例えば、図70や図71の処理を実行するホスト制御回路210)と、
を備え、
前記乱数生成手段は、
前記リアルタイムクロックから時刻情報を取得し、当該取得した時刻情報を用いて乱数の初期値を生成する初期化手段(例えば、乱数初期化処理を実行するホスト制御回路210)と、
生成した乱数が前記抽選に用いられると乱数を更新する非定常更新手段(図71の処理を実行するホスト制御回路210)と、
生成した乱数が前記抽選に用いられなくとも定期的に乱数を更新する定常更新手段(図70の処理を実行するホスト制御回路210)と、
ことを特徴とする。
The 23rd gaming machine is
A gaming machine that performs a lottery using predetermined random numbers,
A real-time clock (for example, RTC) that can output time information,
Random number generation means (for example, host control circuit 210 that executes the process of FIG. 70 or FIG. 71) that generates random numbers used in a predetermined lottery,
Equipped with
The random number generation means is
initialization means (for example, a host control circuit 210 that executes random number initialization processing) that acquires time information from the real-time clock and generates an initial value of a random number using the acquired time information;
unsteady updating means (host control circuit 210 that executes the process of FIG. 71) that updates the random number when the generated random number is used in the lottery;
Constant updating means (host control circuit 210 that executes the process of FIG. 70) that regularly updates the generated random numbers even if they are not used in the lottery;
It is characterized by

第23の遊技機によれば、リアルタイムクロックから取得された時刻情報を用いて乱数の初期値が生成されるので、取得される乱数をランダムにすることができ、取得される乱数に偏りが生じることを抑制できる。とくに、乱数の初期値は、電源を投入した時間が分・秒単位まで関与することとなるため、初期値を都度異ならせることが可能となる。 According to the twenty-third gaming machine, the initial value of the random number is generated using the time information obtained from the real-time clock, so the obtained random number can be made random, and the obtained random number is biased. can be suppressed. In particular, since the initial value of the random number is affected by the time when the power is turned on down to the minute or second level, it is possible to change the initial value each time.

第24の遊技機は、
所定の乱数を用いて抽選を行う遊技機であって、
複数の乱数が登録される乱数テーブルを、複数の乱数シード(例えば、乱数シードa~h)のうちいずれかの乱数シードを用いて作成する乱数テーブル作成手段(例えば、ステップS704の処理を実行するホスト制御回路210)と、
所定の抽選に供される乱数を、前記乱数テーブル作成手段により作成された乱数テーブルを参照して取得する乱数取得手段(例えば、ステップS706の乱数取得処理において、ステップS704で作成された乱数テーブルから乱数を取得するホスト制御回路210)と、
前記乱数テーブルが作成されるタイミングとは異なるタイミングで、前記乱数テーブルの参照位置を更新する参照位置更新手段(ステップS706において、乱数テーブルから乱数を取得すると乱数テーブルの参照位置を更新するホスト制御回路210)と、
を備え、
前記乱数取得手段は、
前記乱数テーブルを参照して乱数を取得したのち、前記乱数テーブルを作成することなく前記参照位置が更新された同じ乱数テーブルを参照して前記所定の抽選に供される乱数を取得可能(例えば、図73のパケット受信ループしてステップS706の乱数取得処理を実行可能)に構成されている
ことを特徴とする。
The 24th gaming machine is
A gaming machine that performs a lottery using predetermined random numbers,
Random number table creation means that creates a random number table in which a plurality of random numbers are registered using any one of the random number seeds (for example, random number seeds a to h) (for example, executes the process of step S704) host control circuit 210);
Random number acquisition means that acquires random numbers to be used in a predetermined lottery by referring to the random number table created by the random number table creation means (for example, in the random number acquisition process of step S706, from the random number table created in step S704) a host control circuit 210) that obtains random numbers;
Reference position updating means for updating the reference position of the random number table at a timing different from the timing at which the random number table is created (in step S706, a host control circuit that updates the reference position of the random number table when a random number is acquired from the random number table) 210) and
Equipped with
The random number acquisition means is
After obtaining a random number by referring to the random number table, it is possible to obtain a random number to be used in the predetermined lottery by referring to the same random number table in which the reference position has been updated without creating the random number table (for example, The random number acquisition process in step S706 can be executed in the packet reception loop shown in FIG. 73).

第24の遊技機によれば、乱数取得機会が複数回あったとしても、すでに作成された同じ乱数テーブルを用いて参照位置を更新して乱数を取得するだけであるから、取得される乱数に不規則性を持たせつつ制御負荷を軽くすることが可能となる。 According to the twenty-fourth gaming machine, even if there are multiple opportunities to obtain random numbers, the same random number table that has already been created is used to simply update the reference position and obtain the random numbers. It becomes possible to lighten the control load while providing irregularity.

このように、第12の遊技機、第13の遊技機によれば、遊技音の出力を好適に行うことが可能な遊技機を提供することができる。 In this way, according to the twelfth gaming machine and the thirteenth gaming machine, it is possible to provide a gaming machine that can suitably output gaming sounds.

このように、第23の遊技機、第24の遊技機によれば、制御負荷の増大を抑制しつつ規則性が発生し難い処理を実行可能な遊技機を提供することができる。 In this way, according to the 23rd gaming machine and the 24th gaming machine, it is possible to provide a gaming machine that can execute processing in which regularity is unlikely to occur while suppressing an increase in control load.

また、上記第1の遊技機~第24の遊技機によれば、好適に、興趣の低下を抑制することが可能な遊技機を提供することもできる。 Further, according to the first to twenty-fourth gaming machines described above, it is also possible to provide a gaming machine that can suitably suppress a decline in interest.

1 パチンコ遊技機(遊技機)
2 本体
3 ベースドア
4 ガラスドア
11 スピーカ
11a スピーカボックス
11b 接続端子群
12 遊技盤
13 表示装置
15 発射装置
16 払出装置
18 ランプ(LED)群
20 役物
43 球通過検出器
44 第1始動口
45 第2始動口
46 普通電動役物
51,52 一般入賞口
53 第1大入賞口
54 第2大入賞口
55 アウト口
56 遊技釘
61 特別図柄表示装置
62 普通図柄表示装置
63 普通図柄保留表示装置
64 第1特別図柄保留表示装置
65 第2特別図柄保留表示装置
70 主制御回路
71 メインCPU
72 メインROM
73 メインRAM
77 ワンチップマイコン
123 払出・発射制御回路
200 副制御回路
201 中継基板
202 サブ基板
203 制御ROM基板
204,204a,204b CGROM基板
205 サブメインROM
206,206a,206b CGROM
210 ホスト制御回路
210a サブワークRAM
210b SRAM
220 音声・LED制御回路
230 表示制御回路
262 デジタルオーディオパワーアンプ
1 Pachinko gaming machine (gaming machine)
2 Main body 3 Base door 4 Glass door 11 Speaker 11a Speaker box 11b Connection terminal group 12 Game board 13 Display device 15 Launch device 16 Payout device 18 Lamp (LED) group 20 Accessories 43 Ball passage detector 44 First starting port 45 No. 2 starting opening 46 Normal electric accessories 51, 52 General winning opening 53 1st big winning opening 54 2nd big winning opening 55 Out opening 56 Game nail 61 Special symbol display device 62 Normal symbol display device 63 Normal symbol retention display device 64 No. 1 Special symbol retention display device 65 2nd special symbol retention display device 70 Main control circuit 71 Main CPU
72 Main ROM
73 Main RAM
77 One-chip microcomputer 123 Dispensing/firing control circuit 200 Sub-control circuit 201 Relay board 202 Sub-board 203 Control ROM board 204, 204a, 204b CGROM board 205 Sub-main ROM
206, 206a, 206b CGROM
210 Host control circuit 210a Sub-work RAM
210b SRAM
220 Audio/LED control circuit 230 Display control circuit 262 Digital audio power amplifier

Claims (1)

描画機能を有する描画出力先バッファと表示機能を有するフレームバッファとの間で、互いの機能を切り替える処理を実行可能な遊技機であって、
所定の表示手段に表示される演出画像にかかわる画像情報を、前記描画出力先バッファに登録可能な登録手段と、
前記描画出力先バッファから前記フレームバッファに切り替えられた後、前記登録手段により登録された画像情報にもとづいて、前記所定の表示手段に演出画像が表示されるよう制御する演出画像表示制御手段と、
を備え、
前記登録手段は、
前記描画出力先バッファから切り替えられた前記フレームバッファに登録されている前記画像情報が、画像を一時停止させる一時停止画像情報である場合、前記一時停止画像情報を、前記フレームバッファから切り替えられた前記描画出力先バッファに登録可能であり、
前記演出画像表示制御手段は、フレーム継続表示の際に最終フレームを継続して表示することが可能であり、
前記遊技機は、前記描画出力先バッファに前記登録手段により前記画像情報が登録されていないときに、再生モードに関する判定を行うことが可能である
ことを特徴とする遊技機。
A gaming machine capable of executing a process of switching functions between a drawing output destination buffer having a drawing function and a frame buffer having a display function,
a registration means capable of registering image information related to a performance image displayed on a predetermined display means in the drawing output destination buffer;
Effect image display control means for controlling the effect image to be displayed on the predetermined display means based on the image information registered by the registration means after switching from the drawing output destination buffer to the frame buffer;
Equipped with
The registration means includes:
If the image information registered in the frame buffer switched from the drawing output destination buffer is pause image information that pauses the image, the pause image information is changed to the frame buffer switched from the frame buffer. It can be registered in the drawing output destination buffer,
The effect image display control means is capable of continuously displaying the final frame during continuous frame display,
The gaming machine is characterized in that the gaming machine is capable of making a determination regarding the reproduction mode when the image information is not registered in the drawing output destination buffer by the registration means.
JP2022191633A 2017-12-20 2022-11-30 gaming machine Active JP7345936B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022191633A JP7345936B2 (en) 2017-12-20 2022-11-30 gaming machine

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017244372A JP2019110928A (en) 2017-12-20 2017-12-20 Game machine
JP2021136043A JP7191409B2 (en) 2017-12-20 2021-08-24 game machine
JP2022191633A JP7345936B2 (en) 2017-12-20 2022-11-30 gaming machine

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021136043A Division JP7191409B2 (en) 2017-12-20 2021-08-24 game machine

Publications (2)

Publication Number Publication Date
JP2023014233A JP2023014233A (en) 2023-01-26
JP7345936B2 true JP7345936B2 (en) 2023-09-19

Family

ID=67223431

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017244372A Pending JP2019110928A (en) 2017-12-20 2017-12-20 Game machine
JP2021136043A Active JP7191409B2 (en) 2017-12-20 2021-08-24 game machine
JP2022191633A Active JP7345936B2 (en) 2017-12-20 2022-11-30 gaming machine

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2017244372A Pending JP2019110928A (en) 2017-12-20 2017-12-20 Game machine
JP2021136043A Active JP7191409B2 (en) 2017-12-20 2021-08-24 game machine

Country Status (1)

Country Link
JP (3) JP2019110928A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021003505A (en) 2019-06-27 2021-01-14 株式会社ユニバーサルエンターテインメント Game machine
JP2021003507A (en) 2019-06-27 2021-01-14 株式会社ユニバーサルエンターテインメント Game machine

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152078A (en) 1998-11-18 2000-05-30 Ge Yokogawa Medical Systems Ltd Method and device for picture display
JP2005230057A (en) 2004-02-17 2005-09-02 Sankyo Kk Game machine
JP2006094973A (en) 2004-09-28 2006-04-13 Aruze Corp Game machine
JP2011024995A (en) 2009-06-30 2011-02-10 Sanyo Product Co Ltd Slot machine and game machine
JP2017093633A (en) 2015-11-19 2017-06-01 株式会社藤商事 Game machine
JP6791597B2 (en) 2017-12-20 2020-11-25 株式会社ユニバーサルエンターテインメント Game machine

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001178941A (en) * 1999-12-27 2001-07-03 Takasago Electric Ind Co Ltd Game machine with alarm function
JP2005152227A (en) * 2003-11-25 2005-06-16 Heiwa Corp Pinball machine
JP4823741B2 (en) * 2006-03-31 2011-11-24 株式会社平和 Game machine
JP4842241B2 (en) * 2007-11-09 2011-12-21 株式会社大都技研 Amusement stand
JP5225226B2 (en) * 2009-07-27 2013-07-03 マルホン工業株式会社 Pachinko machine
JP5887613B2 (en) * 2014-02-10 2016-03-16 株式会社大都技研 Amusement stand
JP6329890B2 (en) * 2014-12-22 2018-05-23 株式会社ユニバーサルエンターテインメント Game machine
JP2016202294A (en) * 2015-04-16 2016-12-08 京楽産業.株式会社 Game machine
JP6167149B2 (en) * 2015-09-30 2017-07-19 京楽産業.株式会社 Game machine
JP6022660B2 (en) * 2015-10-06 2016-11-09 株式会社藤商事 Game machine

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152078A (en) 1998-11-18 2000-05-30 Ge Yokogawa Medical Systems Ltd Method and device for picture display
JP2005230057A (en) 2004-02-17 2005-09-02 Sankyo Kk Game machine
JP2006094973A (en) 2004-09-28 2006-04-13 Aruze Corp Game machine
JP2011024995A (en) 2009-06-30 2011-02-10 Sanyo Product Co Ltd Slot machine and game machine
JP2017093633A (en) 2015-11-19 2017-06-01 株式会社藤商事 Game machine
JP6791597B2 (en) 2017-12-20 2020-11-25 株式会社ユニバーサルエンターテインメント Game machine

Also Published As

Publication number Publication date
JP2021180968A (en) 2021-11-25
JP2019110928A (en) 2019-07-11
JP2023014233A (en) 2023-01-26
JP7191409B2 (en) 2022-12-19

Similar Documents

Publication Publication Date Title
JP2019110941A (en) Game machine
JP2019110952A (en) Game machine
JP7268909B2 (en) game machine
JP7345936B2 (en) gaming machine
JP2019110936A (en) Game machine
JP2019110953A (en) Game machine
JP7378177B2 (en) gaming machine
JP2019110943A (en) Game machine
JP7307988B2 (en) game machine
JP2019110939A (en) Game machine
JP6723662B2 (en) Amusement machine
JP2021010815A (en) Game machine
JP7418863B2 (en) gaming machine
JP7290362B2 (en) game machine
JP7290363B2 (en) game machine
JP7307974B2 (en) game machine
JP7307973B2 (en) game machine
JP2019110933A (en) Game machine
JP2019110932A (en) Game machine
JP6831319B2 (en) Game machine
JP6800544B2 (en) Game machine
JP6916725B2 (en) Pachinko machine
JP2023103470A (en) game machine
JP2023112176A (en) game machine
JP2023112177A (en) game machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230830

R150 Certificate of patent or registration of utility model

Ref document number: 7345936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150