JP6723662B2 - Amusement machine - Google Patents

Amusement machine Download PDF

Info

Publication number
JP6723662B2
JP6723662B2 JP2017244406A JP2017244406A JP6723662B2 JP 6723662 B2 JP6723662 B2 JP 6723662B2 JP 2017244406 A JP2017244406 A JP 2017244406A JP 2017244406 A JP2017244406 A JP 2017244406A JP 6723662 B2 JP6723662 B2 JP 6723662B2
Authority
JP
Japan
Prior art keywords
special symbol
game
control circuit
display
big hit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017244406A
Other languages
Japanese (ja)
Other versions
JP2019110948A (en
Inventor
篤 西田
篤 西田
由香里 安間
由香里 安間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Entertainment Corp
Original Assignee
Universal Entertainment Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Entertainment Corp filed Critical Universal Entertainment Corp
Priority to JP2017244406A priority Critical patent/JP6723662B2/en
Publication of JP2019110948A publication Critical patent/JP2019110948A/en
Priority to JP2020108041A priority patent/JP6987180B2/en
Application granted granted Critical
Publication of JP6723662B2 publication Critical patent/JP6723662B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Description

本発明は、例えばパチンコ機等の遊技機に関する。 The present invention relates to a game machine such as a pachinko machine.

従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。また、このような演出画像の他、遊技音もスピーカから出力される。 Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery. In addition to such effect images, game sounds are also output from the speaker.

この種の遊技機として、SAC番号を音声制御レジスタに書込むことでシンプルアクセスコントローラを機能させて、音声メモリから遊技音等の音声データを出力する遊技機が開示されている(例えば、特許文献1参照)。 As this type of gaming machine, there has been disclosed a gaming machine that writes a SAC number in a voice control register to cause a simple access controller to function and output voice data such as game sounds from a voice memory (for example, Patent Document 1). 1).

特開2017−79971号公報JP, 2017-79971, A

近年、演出画像のバリエーション増加にともなって遊技音のバリエーションも増加しているが、例えば複数の遊技音が重なってしまうと、せっかくの遊技音による効果も半減してしまうおそれがある。 In recent years, variations in game sounds have increased along with an increase in variations in effect images. However, if a plurality of game sounds overlap, the effect of the game sounds may be reduced by half.

本発明は、そのような点に鑑みてなされたものであり、その目的は、遊技音の出力を好適に行うことが可能な遊技機を提供することにある。 The present invention has been made in view of such a point, and an object thereof is to provide a gaming machine capable of suitably outputting a game sound.

(1)本発明に係る遊技機は、
遊技音データにかかわる音情報(例えば、SAC番号)をチャンネルに割り当てて設定可能な設定手段(例えば、ホスト制御回路210)と、
前記チャンネルに割り当てられた前記音情報にもとづいて遊技音を出力可能な音出力手段(例えば、音声・LED制御回路)と、
を備え、
前記設定手段は、
一のチャンネルに音情報を割り当てるにあたり、当該一のチャンネルに複数の音情報が設定される場合(例えば、ステップS542の処理においてYESと判別される場合)において、
前記複数の音情報が特定の音情報(例えば、SHOT再生およびLOOP再生のチェイン再生)であるとき、当該複数の音情報のうちいずれか一方の音情報(例えば、ループ再生)を、少なくとも所定時間(例えば、1フレーム)以上遅延させて設定する第1設定手段(例えば、ステップS544の処理を実行するホスト制御回路210)と、
前記複数の音情報が前記特定の音情報とは異なる非特定の音情報であること(例えば、ステップS543の処理においてNOと判別されること)を条件に、前記所定時間以上遅延させることなく(例えば、当該フレームにおいて)当該複数の音情報を設定する第2設定手段(例えば、ステップS546やステップS547の処理を実行するホスト制御回路210)とを有する
ことを特徴とする。
(1) The gaming machine according to the present invention,
Setting means (for example, host control circuit 210) capable of assigning and setting sound information (for example, SAC number) related to game sound data to a channel,
Sound output means (for example, a voice/LED control circuit) capable of outputting a game sound based on the sound information assigned to the channel;
Equipped with
The setting means,
In assigning sound information to one channel, when a plurality of sound information is set to the one channel (for example, when YES is determined in the process of step S542),
When the plurality of sound information are specific sound information (for example, chain reproduction of SHOT reproduction and LOOP reproduction), one of the plurality of sound information (for example, loop reproduction) is at least a predetermined time. A first setting unit (for example, a host control circuit 210 that executes the process of step S544) that delays (for example, one frame) or more, and
Without delaying the predetermined time or more, provided that the plurality of pieces of sound information are non-specific sound information different from the specific sound information (for example, NO is determined in the process of step S543) ( For example, it is characterized by having a second setting means (for example, the host control circuit 210 that executes the processing of step S546 or step S547) for setting the plurality of pieces of sound information (in the frame).

上記(1)の遊技機によれば、一のチャンネルに複数の音情報が設定される場合に、この複数の音情報が特定の音情報であるときはいずれか一方の音情報が遅延して設定されるので、遅延させることによる音効果(例えば、消音による音効果)を享受することができる。一方、複数の音情報が非特定の音情報であれば、遅延させることなく複数の音情報が設定されるので、迅速に処理を行うことができる。すなわち、状況に応じて遅延したり遅延しないようにすることで、遅延による遊技音効果をいかしつつ、処理の迅速性を担保することが可能となる。 According to the gaming machine of the above (1), when a plurality of sound information is set for one channel, when the plurality of sound information are specific sound information, one of the sound information is delayed. Since it is set, it is possible to enjoy the sound effect by delaying (for example, the sound effect by muffling). On the other hand, if the plurality of pieces of sound information are non-specific pieces of sound information, the plurality of pieces of sound information are set without delay, so that the processing can be performed quickly. That is, by delaying or not delaying depending on the situation, it is possible to ensure the promptness of the processing while utilizing the game sound effect due to the delay.

(2)上記(1)の遊技機において、
前記特定の音情報は、
1回だけ再生される第1音情報(例えば、SHOT再生)と、複数回にわたって再生される第2音情報(例えば、LOOP再生)とを少なくとも含んでおり、
前記第1設定手段は、
前記第1音情報を設定してから所定時間以上遅延させて前記第2音情報を設定可能に構成されている
ことを特徴とする。
(2) In the gaming machine of (1) above,
The specific sound information is
It includes at least first sound information that is reproduced only once (for example, SHOT reproduction) and second sound information that is reproduced over a plurality of times (for example, LOOP reproduction),
The first setting means,
After the first sound information is set, the second sound information can be set with a delay of a predetermined time or more.

上記(2)の遊技機によれば、1回だけ再生される第1音情報が設定されてから所定時間以上遅延させて、複数回にわたって再生される第2音情報が設定されるので、1回だけ再生される第1音情報が聞き取りにくくなることを防止することが可能となる。 According to the above-mentioned (2) gaming machine, since the first sound information to be reproduced only once is set, the second sound information to be reproduced plural times is set with a delay of a predetermined time or more. It is possible to prevent the first sound information reproduced only once from becoming difficult to hear.

本発明によれば、遊技音の出力を好適に行うことが可能な遊技機を提供することができる。 According to the present invention, it is possible to provide a gaming machine capable of suitably outputting a game sound.

本発明の一実施形態に係るパチンコ遊技機の機能フローを示す図である。It is a figure showing a functional flow of a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の外観斜視図である。It is an external perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の分解斜視図である。It is an exploded perspective view of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の遊技盤の構成を示す正面図である。It is a front view showing the composition of the game board of the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の回路構成を示すブロック図である。It is a block diagram showing a circuit configuration of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の副制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a sub-control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の音声・LED制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a voice/LED control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における音声・LED制御回路の出力信号の一例を説明するための図である。It is a figure for explaining an example of an output signal of a voice and LED control circuit in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるホスト制御回路によるボリューム制御の一例を説明するための制御ブロック図である。It is a control block diagram for explaining an example of volume control by the host control circuit in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の内蔵中継基板及びスピーカ間の概略接続構成図である。It is a schematic connection block diagram between the built-in relay board and the speaker of the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機の表示制御回路の内部構成を示すブロック図である。It is a block diagram showing an internal configuration of a display control circuit of a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NOR型)間の概略接続構成図である。It is a schematic connection block diagram between the sub-board and the CGROM board (NOR type) of the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板及びCGROM基板(NAND型)間の概略接続構成図である。It is a schematic connection block diagram between the sub-board and the CGROM board (NAND type) of the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられたAND回路の動作を説明するための真理値表である。It is a truth table for explaining the operation of the AND circuit provided on the sub-board of the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機のサブ基板に設けられた双方向バランストランシーバの動作を説明するための真理値表である。It is a truth table for explaining the operation of the bidirectional balance transceiver provided on the sub-board of the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第1始動口入賞時)の一例を示す図である。It is a figure showing an example of a big hit random number determination table (at the time of a 1st starting mouth winning a prize) in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り乱数判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure showing an example of a big hit random number determination table (at the time of a 2nd starting mouth winning) in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第1始動口入賞時)の一例を示す図である。It is a figure which shows an example of the symbol determination table (at the time of 1st starting opening winning a prize) in the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における図柄判定テーブル(第2始動口入賞時)の一例を示す図である。It is a figure which shows an example of the symbol determination table (at the time of 2nd starting opening winning a prize) in the pachinko game machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その1)の一例を示す図である。It is a figure showing an example of the jackpot type determination table (the 1) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その2)の一例を示す図である。It is a figure showing an example of the jackpot type determination table (the 2) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その3)の一例を示す図である。It is a figure showing an example of the jackpot type determination table (the 3) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り種類決定テーブル(その4)の一例を示す図である。It is a figure showing an example of the jackpot type determination table (the 4) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における入賞時演出情報決定テーブルの一例を示す図である。It is a diagram showing an example of a winning effect information determination table in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出パターン決定テーブルの一例を示す図である。It is a diagram showing an example of a variation effect pattern determination table in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における変動演出テーブルの一例を示す図である。It is a diagram showing an example of a variation effect table in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における描画処理の概要を説明するための図である。It is a figure for explaining an outline of drawing processing in a pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行される主制御メイン処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the main control main processing which is executed by the main CPU. 本発明の一実施形態に係るパチンコ遊技機における特別図柄制御処理の一例を示すフローチャートである。It is the flowchart which shows one example of the special design control processing in the pachinko game machine which relates to one execution form of this invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄記憶チェック処理の一例を示すフローチャートである。It is the flowchart which shows one example of the special design memory check processing in the pachinko game machine which relates to one execution form of this invention. 本発明の一実施形態に係るパチンコ遊技機における特別図柄表示時間管理処理の一例を示すフローチャートである。It is a flow chart which shows an example of special symbol display time management processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における大当り終了インターバル処理の一例を示すフローチャートである。It is the flowchart which shows one example of the big hit ending interval processing in the pachinko game machine which relates to one execution form of this invention. 本発明の一実施形態に係るパチンコ遊技機において、メインCPUにより実行されるシステムタイマ割込処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the system timer interruption processing which is executed by the main CPU. 本発明の一実施形態に係るパチンコ遊技機におけるスイッチ入力検出処理の一例を示すフローチャートである。It is a flow chart which shows an example of switch input detection processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における始動口入賞検出処理の一例を示すフローチャートである。It is a flow chart which shows an example of the starting mouth winning detection processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路(副制御回路)により実行される副制御メイン処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the sub control main processing which is executed by the host control circuit (sub control circuit). 本発明の一実施形態に係るパチンコ遊技機における、ホスト制御回路(副制御回路)により実行されるタイマ割り込み処理の一例を示すフローチャートである。It is a flow chart which shows an example of the timer interruption processing performed by the host control circuit (sub control circuit) in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、作成されるサブデバイス入力判別情報を説明するための一例を示す図である。It is a figure which shows an example for demonstrating the subdevice input discrimination information produced in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるサブデバイス入力処理の一例を示すフローチャートである。It is a flow chart which shows an example of sub device input processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるサブデバイス入力ONエッジ情報(リピート機能付き)処理の一例を示すフローチャートである。It is a flow chart which shows an example of sub device input ON edge information (with a repeat function) processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるサブデバイス入力ONエッジ情報(リピート機能付き)処理の一例を示しており、図40から続くフローチャートである。40 is a flowchart showing an example of sub-device input ON edge information (with a repeat function) processing in the pachinko gaming machine according to the embodiment of the present invention, which is a flowchart continued from FIG. 40. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理を概念的に説明するための図である。It is a figure for notionally explaining the backlight control processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of the back light control processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理の変形例にともなうタイマ割り込み処理の一例を示すフローチャートである。It is a flow chart which shows an example of timer interruption processing with a modification of backlight control processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理の変形例を示すフローチャートである。It is a flowchart which shows the modification of the backlight control process in the pachinko gaming machine which concerns on one Embodiment of this invention. 本発明の一実施形態に係るパチンコ遊技機におけるバックライト制御処理を示すタイマ割り込み処理の一例を示すフローチャートである。It is a flow chart which shows an example of the timer interruption processing which shows the back light control processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、バックライトおよび各種LEDの輝度調整の処理の第1実施例を説明するためのホスト制御回路により実行される副制御メイン処理(全体フロー)である。In a pachinko gaming machine according to an embodiment of the present invention, is a sub-control main processing (overall flow) executed by the host control circuit for explaining the first embodiment of the processing of the brightness adjustment of the backlight and various LEDs. .. 本発明の一実施形態に係るパチンコ遊技機において、バックライトおよび各種LEDの輝度調整の処理の第2実施例を説明するためのホスト制御回路により実行される副制御メイン処理(全体フロー)である。In a pachinko gaming machine according to an embodiment of the present invention, is a sub-control main processing (overall flow) executed by the host control circuit for explaining the second embodiment of the processing of the brightness adjustment of the backlight and various LEDs. .. 本発明の一実施形態に係るパチンコ遊技機において、バックライトおよび各種LEDの輝度調整の処理の第3実施例を説明するためのホスト制御回路により実行される副制御メイン処理(全体フロー)である。In a pachinko gaming machine according to an embodiment of the present invention, it is a sub-control main processing (overall flow) executed by the host control circuit for explaining the third embodiment of the processing of the brightness adjustment of the backlight and various LEDs. .. 本発明の一実施形態に係るパチンコ遊技機におけるRTC取得処理の一例を示すフローチャートである。It is a flow chart which shows an example of RTC acquisition processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるアニメーション制御メイン処理の一例を示すフローチャートである。It is a flow chart which shows an example of animation control main processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるコンポジション再生制御処理の一例を示すフローチャートである。It is a flow chart which shows an example of composition reproduction control processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機におけるサウンドアンプチェック処理の一例を示すフローチャートである。It is a flow chart which shows an example of the sound amplifier check processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における通常用アンプチェック処理の一例を示すフローチャートである。It is a flowchart showing an example of a normal amplifier check process in the pachinko gaming machine according to an embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における重低音用アンプチェック処理の一例を示すフローチャートである。It is a flow chart which shows an example of amplifier check processing for deep bass in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機において、通常用アンプ/重低音用アンプ(一括)チェック処理を行うサウンドアンプチェック処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the sound amplifier check processing which does the normal amplifier/the deep bass amplifier (collective) check processing. 本発明の一実施形態に係るパチンコ遊技機におけるサウンドアンプチェック処理のより好ましい形態の一例を示すフローチャートである。It is a flow chart which shows an example of a more preferable form of sound amplifier check processing in a pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における通常用アンプ・重低音用アンプチェック処理のより好ましい形態の一例を示すフローチャートである。It is a flowchart which shows an example of a more preferable form of the amplifier check process for normal use/amplitude for bass in the pachinko gaming machine according to the embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における通常用アンプ・重低音用アンプチェック処理のより好ましい形態の一例を示しており、図58から続くすフローチャートである。58 is a flowchart showing an example of a more preferable mode of the normal amplifier/deep bass amplifier check processing in the pachinko gaming machine according to the embodiment of the present invention, and is a flowchart continued from FIG. 58. 本発明の一実施形態に係るパチンコ遊技機において、同一チャンネルに対して複数のサウンドリクエストがある場合のサウンドリクエスト制御処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the sound request control processing when there are plural sound requests for the same channel. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第1実施例を示すフローチャートである。In a pachinko gaming machine according to an embodiment of the present invention, is a flowchart showing a first example of the sound request control processing when the volume adjustment is performed. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第2実施例を示すフローチャートである。In the pachinko gaming machine according to an embodiment of the present invention, is a flowchart showing a second example of the sound request control process when the volume adjustment is performed. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第3実施例を示すフローチャートである。In the pachinko gaming machine according to an embodiment of the present invention, it is a flowchart showing a third example of the sound request control processing when the volume adjustment is performed. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第4実施例を示すフローチャートである。In a pachinko gaming machine according to an embodiment of the present invention, is a flowchart showing a fourth example of the sound request control processing when the volume adjustment is performed. 本発明の一実施形態に係るパチンコ遊技機において、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第5実施例を示すフローチャートである。In a pachinko gaming machine according to an embodiment of the present invention, is a flowchart showing a fifth example of the sound request control processing when the volume adjustment is performed. 本発明の一実施形態に係るパチンコ遊技機において、強・中・弱のLEDの発光強度に応じた各色(赤、緑、青)の輝度減衰値の一例を示す減衰テーブルである。In a pachinko gaming machine according to an embodiment of the present invention, it is an attenuation table showing an example of the brightness attenuation value of each color (red, green, blue) according to the emission intensity of the high, medium, and low LED. 本発明の一実施形態に係るパチンコ遊技機において、LEDポートと、LEDおよびソレノイドとの接続状態の一例を示すブロック図である。In the pachinko gaming machine according to an embodiment of the present invention, it is a block diagram showing an example of a connection state of an LED port, an LED and a solenoid. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により各種初期化処理の一つとして実行されるデータロード処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the data loading processing which is executed as one of various initialization processing by the host control circuit. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により各種初期化処理のうちの一つとして実行される乱数初期化処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the random number initialization processing which is executed as one of various initialization processing by the host control circuit. 本発明の一実施形態に係るパチンコ遊技機における乱数定期更新処理の一例を示すフローチャートである。It is a flow chart which shows an example of the random number regular update processing in the pachinko game machine concerning one embodiment of the present invention. 本発明の一実施形態に係るパチンコ遊技機における、(a)乱数1取得処理の一例を示すフローチャート、(b)乱数2取得処理の一例を示すフローチャート、(c)乱数3取得処理の一例を示すフローチャート、(d)乱数4取得処理の一例を示すフローチャートである。In a pachinko gaming machine according to an embodiment of the present invention, (a) a flowchart showing an example of a random number 1 acquisition process, (b) a flowchart showing an example of a random number 2 acquisition process, (c) an example of a random number 3 acquisition process. It is a flow chart and a flow chart which shows an example of (d) random number 4 acquisition processing. 本発明の一実施形態に係るパチンコ遊技機において、乱数が使用されたときに実行される乱数取得処理の一例を示すフローチャートである。In the pachinko gaming machine according to an embodiment of the present invention, it is a flowchart showing an example of a random number acquisition process executed when a random number is used. 本発明の一実施形態に係るパチンコ遊技機において、サブ乱数処理の変形例を説明するためのホスト制御回路により実行される副制御メイン処理(全体フロー)である。In a pachinko gaming machine according to an embodiment of the present invention, is a sub-control main processing (overall flow) executed by the host control circuit for explaining a modification of the sub-random number processing. 本発明の一実施形態に係るパチンコ遊技機において、ホスト制御回路により実行される受信割込処理の一例を示すフローチャートである。In the pachinko game machine which relates to one execution form of this invention, it is the flowchart which shows one example of the reception interruption processing which is executed by the host control circuit.

以下、本発明の一実施形態に係るパチンコ遊技機(遊技機)の構成及び各種動作について、図面を参照しながら説明する。 Hereinafter, a configuration and various operations of a pachinko gaming machine (gaming machine) according to an embodiment of the present invention will be described with reference to the drawings.

<機能フロー>
まず、図1を参照して、本実施形態に係るパチンコ遊技機の機能について説明する。図1は、本実施形態に係るパチンコ遊技機の機能フローを示す図である。
<Function flow>
First, referring to FIG. 1, the function of the pachinko gaming machine according to the present embodiment will be described. FIG. 1 is a diagram showing a functional flow of the pachinko gaming machine according to the present embodiment.

パチンコゲームは、図1に示すように、ユーザの操作により遊技球が発射され、その遊技球が各種入賞した場合に遊技球の払出制御処理が行われるゲームである。また、パチンコゲームには、特別図柄を用いる特別図柄ゲーム、普通図柄を用いる普通図柄ゲームが含まれる。特別図柄ゲームにおいて「大当り」となったときや、普通図柄ゲームにおいて「当り」となったときには、相対的に、遊技球が入賞する可能性が増大し、遊技球の払出制御処理が行われ易くなる。 As shown in FIG. 1, a pachinko game is a game in which a game ball is shot by a user's operation and a payout control process of the game ball is performed when the game ball wins various prizes. Further, the pachinko game includes a special symbol game using a special symbol and a normal symbol game using a normal symbol. When it becomes a "big hit" in the special symbol game, or when it becomes a "hit" in the normal symbol game, the possibility of winning the game ball relatively increases, and the payout control process of the game ball is easily performed. Become.

また、各種入賞には、特別図柄ゲームにおいて特別図柄の可変表示が行われるための一つの条件である特別図柄始動入賞や、普通図柄ゲームにおいて普通図柄の可変表示が行われるための一つの条件である普通図柄始動入賞も含まれる。 In addition, various prizes are one condition for the special symbol starting prize, which is one condition for the variable display of the special symbol in the special symbol game, and one condition for the variable display of the ordinary symbol in the ordinary symbol game. It also includes a normal symbol starting prize.

なお、本明細書でいう「可変表示」とは、変動可能に表示される概念であり、例えば、実際に変動して表示される「変動表示」、実際に停止して表示される「停止表示」等を可能にするものである。また、「可変表示」では、例えば特別図柄ゲームの結果として特別図柄(識別情報)が表示される「導出表示」を行うことができる。すなわち、本明細書では、「変動表示」の開始から「導出表示」までの動作を1回の「可変表示」と称する。さらに、本明細書において、「識別情報」とは、特別図柄、普通図柄、装飾図柄、識別図柄等のパチンコ遊技で使用される「図柄」や、パチスロ又はスロット遊技で使用される識別図柄や装飾図柄などの、遊技者が遊技を行う上で、遊技の結果を表示又は示唆する際に使用される図柄を含み得る意味であり、以下に記載する実施形態及び各種変形例中の各種図柄もまた含み得る。 The "variable display" in the present specification is a concept that is variably displayed. For example, a "variable display" that is actually changed and displayed, and a "stop display" that is actually stopped and displayed. And so on. Further, in the "variable display", for example, "deriving display" in which special symbols (identification information) are displayed as a result of the special symbol game can be performed. That is, in this specification, the operation from the start of the “variable display” to the “derivative display” is referred to as one “variable display”. Further, in the present specification, "identification information" means a "design" used in a pachinko game such as a special design, an ordinary design, a decorative design, an identification design, an identification design or a decoration used in a pachi-slot or slot game. When the player plays a game, such as a pattern, it is meant to include a pattern used when displaying or suggesting the result of the game, and various patterns in the embodiments and various modifications described below are also included. May be included.

以下、特別図柄ゲーム及び普通図柄ゲームの処理フローの概要を説明する。 Hereinafter, the outline of the processing flow of the special symbol game and the normal symbol game will be described.

(1)特別図柄ゲーム
特別図柄ゲームにおいて特別図柄始動入賞があった場合には、大当り判定用カウンタ及び図柄決定用カウンタからそれぞれ乱数値(大当り判定用乱数値及び図柄決定用乱数値)が抽出され、抽出された各乱数値が記憶される(図1に示す特別図柄ゲーム中の特別図柄始動入賞処理のフロー参照)。
(1) Special symbol game When there is a special symbol start winning in the special symbol game, random numbers (random numbers for jackpot determination and symbol determination) are extracted from the jackpot determination counter and the symbol determination counter, respectively. , Each extracted random number value is stored (see the flow of the special symbol start winning process in the special symbol game shown in FIG. 1).

また、図1に示すように、特別図柄ゲーム中の特別図柄制御処理では、最初に、特別図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、特別図柄始動入賞によって乱数値が記憶されているか否かを参照し、乱数値が記憶されていることを一つの条件として、特別図柄の可変表示を開始する条件が成立したと判定する。 Further, as shown in FIG. 1, in the special symbol control process during the special symbol game, first, it is determined whether or not a condition for starting the variable display of the special symbol is satisfied. In this determination process, referring to whether or not a random number value is stored by the special symbol start winning, one condition that the random number value is stored is that the condition for starting the variable display of the special symbol is satisfied. judge.

次いで、特別図柄の可変表示を開始する場合、大当り判定用カウンタから抽出された大当り判定用乱数値が参照され、「大当り」とするか否かの大当り判定が行われる。その後、停止図柄決定処理が行われる。この処理では、図柄決定用カウンタから抽出された図柄決定用乱数値と、上述した大当り判定の結果とが参照され、停止表示させる特別図柄を決定する。 Next, when the variable display of the special symbol is started, the random number value for jackpot determination extracted from the jackpot determination counter is referred to, and a jackpot determination as to whether or not to be a “jack” is made. Then, a stop symbol determination process is performed. In this process, the random number for symbol determination extracted from the symbol determination counter and the result of the above-described jackpot determination are referred to, and the special symbol to be stopped and displayed is determined.

次いで、変動パターン決定処理が行われる。この処理では、変動パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄とが参照され、特別図柄の変動パターンを決定する。 Then, the variation pattern determination process is performed. In this process, a random number value is extracted from the fluctuation pattern determination counter, the random number value, the result of the above-described big hit determination, and the above-mentioned special symbol to be stopped and displayed are referred to to determine the variation pattern of the special symbol.

次いで、演出パターン決定処理が行われる。この処理では、演出パターン決定用カウンタから乱数値が抽出され、その乱数値と、上述した大当り判定の結果と、上述した停止表示させる特別図柄と、上述した特別図柄の変動パターンとが参照され、特別図柄の可変表示に伴って実行する演出パターンを決定する。 Next, an effect pattern determination process is performed. In this process, a random number value is extracted from the effect pattern determination counter, the random number value, the result of the jackpot determination described above, the special symbol to be stopped and displayed, and the variation pattern of the special symbol described above are referred to, The effect pattern to be executed is determined along with the variable display of the special symbol.

次いで、決定された大当り判定の結果、停止表示させる特別図柄、特別図柄の変動パターン、及び、特別図柄の可変表示に伴う演出パターンが参照され、特別図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Next, as a result of the determined jackpot, the special symbol to be stopped and displayed, the variation pattern of the special symbol, and the effect pattern accompanying the variable display of the special symbol are referred to, and the variable display control process for controlling the variable display of the special symbol is performed. , And an effect control process for performing a predetermined effect is executed.

そして、可変表示制御処理及び演出表示制御処理が終了すると、「大当り」となるか否かが判定される。この判定処理において、「大当り」となったと判定されると、大当り遊技を行う大当り遊技制御処理が実行される。なお、大当り遊技では、上述した各種入賞の可能性が増大する。一方、「大当り」とならなかったと判定されると、大当り遊技制御処理が実行されない。 Then, when the variable display control process and the effect display control process are completed, it is determined whether or not a "big hit" will occur. In this determination process, when it is determined that the "big hit" has been reached, a big hit game control process for playing a big hit game is executed. In the jackpot game, the possibility of various prizes described above increases. On the other hand, if it is determined that the "big hit" has not occurred, the big hit game control process is not executed.

「大当り」とならなかったと判定された場合、又は、大当り遊技制御処理が終了した場合には、遊技状態を移行させるための遊技状態移行制御処理が行われる。この遊技状態移行制御処理では、大当り遊技状態とは異なる通常時の遊技状態の管理が行われる。通常時の遊技状態としては、例えば、上述した大当り判定において、「大当り」と判定される確率が増大する遊技状態(以下、「確変遊技状態」という)や、特別図柄始動入賞が得られやすくなる遊技状態(以下、「時短遊技状態」という)などが挙げられる。その後、再度、特別図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した特別図柄制御処理の各種処理が繰り返される。 When it is determined that the "big hit" has not occurred, or when the big hit game control process is completed, a game state transition control process for shifting the game state is performed. In this game state transition control process, a normal game state different from the big hit game state is managed. As the normal game state, for example, in the above-mentioned big hit determination, a game state in which the probability of being judged as a "big hit" increases (hereinafter referred to as "probability variation game state"), or a special symbol start winning is easily obtained. A game state (hereinafter, referred to as a "time saving game state") and the like can be mentioned. After that, again, the determination process of whether or not to start the variable display of the special symbol is performed, and thereafter, the various processes of the special symbol control process described above are repeated.

なお、本実施形態のパチンコ遊技機において、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞時に取得される各種データ(大当り判定用乱数値、図柄決定用乱数値等)が保留される。すなわち、特別図柄の変動表示中に遊技球が始動入賞した場合には、該始動入賞に対応する特別図柄の可変表示(変動表示)が保留され、現在実行されている特別図柄の変動表示終了後に保留されている特別図柄の可変表示が開始される。以下では、保留されている特別図柄の可変表示を「保留球」ともいう。 In the pachinko gaming machine of the present embodiment, when the game ball wins during the variable display of the special symbol, various data acquired at the time of winning the start (random number value for jackpot determination, random number value for symbol determination, etc.) ) Is suspended. That is, when the game ball starts winning during the variable display of the special symbol, the variable display (variable display) of the special symbol corresponding to the starting winning is suspended, and after the variable display of the special symbol currently being executed ends. The variable display of the special symbols that have been held is started. In the following, the variable display of the special symbols that are being held is also referred to as “holding ball”.

また、本実施形態のパチンコ遊技機では、後述するように、2種類の特別図柄始動入賞(第1始動口入賞及び第2始動口入賞)を設け、各特別図柄始動入賞に対して最大4個の保留球を取得することができる。すなわち、本実施形態では、最大8個の保留球を取得することができる。 Further, in the pachinko gaming machine of the present embodiment, as will be described later, two types of special symbol start prizes (first start mouth prize and second start mouth prize) are provided, and a maximum of four for each special symbol start prize. It is possible to obtain a reserved ball of. That is, in the present embodiment, a maximum of eight reserved balls can be acquired.

さらに、本実施形態のパチンコ遊技機は、図1には示さないが、上述した保留球の情報に基づいて保留球の当落(「大当り」当選の有無)を判定し、さらに、その判定結果に基づいて所定の演出を行う機能、すなわち、先読み演出機能も備える。 Further, although not shown in FIG. 1, the pachinko gaming machine of the present embodiment determines whether or not the reserved ball is a winning ball (whether or not a “big hit” is won) based on the information of the reserved ball described above, and further, the determination result It also has a function of performing a predetermined effect based on this, that is, a look-ahead effect function.

(2)普通図柄ゲーム
普通図柄ゲームにおいて普通図柄始動入賞があった場合には、当り判定用カウンタから乱数値が抽出され、その乱数値が記憶される(図1に示す普通図柄ゲーム中の普通図柄始動入賞処理のフロー参照)。
(2) Normal symbol game If there is a normal symbol start winning in the normal symbol game, a random number value is extracted from the hit determination counter and the random number value is stored (ordinary in the ordinary symbol game shown in FIG. 1 Refer to the flow of the symbol start winning process).

また、図1に示すように、普通図柄ゲーム中の普通図柄制御処理では、最初に、普通図柄の可変表示を開始する条件が成立したか否かが判定される。この判定処理では、普通図柄始動入賞によって乱数値が記憶されているか否かが参照され、乱数値が記憶されていることを一つの条件として、普通図柄の可変表示を開始する条件が成立したと判定する。 Further, as shown in FIG. 1, in the normal symbol control process during the normal symbol game, first, it is determined whether or not the condition for starting the variable display of the normal symbol is satisfied. In this determination process, it is referred to whether or not a random number value is stored by the normal symbol start winning, and one condition that the random number value is stored is that the condition for starting the variable display of the normal symbol is satisfied. judge.

次いで、普通図柄の可変表示を開始する場合、当り判定用カウンタから抽出された乱数値が参照され、「当り」とするか否かの当り判定が行われる。その後、変動パターン決定処理が行われる。この処理では、当り判定の結果が参照され、普通図柄の変動パターンを決定する。 Next, when the variable display of the normal symbols is started, the random number value extracted from the hit determination counter is referred to, and a hit determination as to whether or not to make a "hit" is performed. After that, the variation pattern determination process is performed. In this process, the result of the hit determination is referred to, and the variation pattern of the normal symbol is determined.

次いで、決定された当り判定の結果、及び、普通図柄の変動パターンが参照され、普通図柄の可変表示の制御を行う可変表示制御処理、及び、所定の演出を行う演出制御処理が実行される。 Next, the result of the determined hit determination and the variation pattern of the ordinary symbol are referred to, and the variable display control process for controlling the variable display of the ordinary symbol and the effect control process for performing a predetermined effect are executed.

可変表示制御処理及び演出表示制御処理が終了すると、「当り」となるか否かが判定される。この判定処理において、「当り」となると判定されると、当り遊技を行う当り遊技制御処理が実行される。当り遊技制御処理では、上述した各種入賞の可能性、特に、特別図柄ゲームにおける遊技球の特別図柄始動入賞の可能性が増大する。一方、「当り」とならないと判定されると、当り遊技制御処理が実行されない。その後、再度、普通図柄の可変表示を開始させるか否かの判定処理を行い、その後は、上述した普通図柄制御処理の各種処理が繰り返される。 When the variable display control process and the effect display control process are completed, it is determined whether or not a “hit” is achieved. In this determination process, when it is determined that a "hit" is achieved, a hit game control process for performing a hit game is executed. In the winning game control processing, the possibility of the various prizes described above, especially the possibility of the special symbol starting prize of the game ball in the special symbol game increases. On the other hand, if it is determined that the "hit" is not achieved, the hit game control process is not executed. Then, again, the determination process of whether to start the variable display of the normal symbol is performed again, and thereafter, the various processes of the above-mentioned normal symbol control process are repeated.

上述のように、パチンコゲームでは、特別図柄ゲームにおいて「大当り」となるか否か、遊技状態の移行状況、普通図柄ゲームにおいて「当り」となるか否か等の条件により、遊技球の払出制御処理の行われ易さが変化する。 As described above, in the pachinko game, the payout control of the game ball is performed depending on conditions such as whether or not a "big hit" occurs in the special symbol game, the transition state of the game state, and whether or not the "hit" occurs in the normal symbol game. The ease with which processing is performed changes.

なお、本実施形態において、各種の乱数値の抽出方式としては、プログラムを実行することによって乱数値を生成するソフト乱数方式を用いる。しかしながら、本発明はこれに限定されず、例えば、パチンコ遊技機が、所定周期で乱数が更新される乱数発生器を備える場合には、その乱数発生器におけるカウンタ(いわゆる、リングカウンタ)から乱数値を抽出するハード乱数方式を、上述した各種乱数値の抽出方式として採用してもよい。なお、ハード乱数方式を用いる場合は、所定周期とは異なるタイミングで、乱数値の初期値を決定することによって、所定周期で同じ乱数値が抽出されることを防止することができる。 In this embodiment, a soft random number method that generates a random number value by executing a program is used as an extraction method of various random number values. However, the present invention is not limited to this. For example, when the pachinko gaming machine is provided with a random number generator in which random numbers are updated in a predetermined cycle, a random number value from a counter (so-called ring counter) in the random number generator. A hard random number method for extracting the above may be adopted as the above-mentioned various random number value extraction method. In the case of using the hard random number method, it is possible to prevent the same random number value from being extracted in the predetermined cycle by determining the initial value of the random number value at a timing different from the predetermined cycle.

<パチンコ遊技機の構造>
次に、図2及び図3を参照して、本実施形態におけるパチンコ遊技機の構造について説明する。なお、図2は、パチンコ遊技機の外観を示す斜視図である。また、図3は、パチンコ遊技機の分解斜視図である。
<Structure of pachinko machine>
Next, with reference to FIG. 2 and FIG. 3, the structure of the pachinko gaming machine in the present embodiment will be described. 2. FIG. 2 is a perspective view showing the external appearance of the pachinko gaming machine. Further, FIG. 3 is an exploded perspective view of the pachinko gaming machine.

パチンコ遊技機1は、図2及び図3に示すように、本体2と、本体2に対して開閉自在に取り付けられたベースドア3と、ベースドア3に対して開閉自在に取り付けられたガラスドア4とを備える。 As shown in FIGS. 2 and 3, the pachinko gaming machine 1 includes a main body 2, a base door 3 attached to the main body 2 so as to be openable and closable, and a glass door attached to the base door 3 so as to be openable and closable. 4 and 4.

[本体]
本体2は、長方形状の開口2aを有する枠状部材で構成される(図3参照)。この本体2は、例えば、木材等の材料により形成される。
[Body]
The main body 2 is composed of a frame-shaped member having a rectangular opening 2a (see FIG. 3). The main body 2 is made of, for example, a material such as wood.

[ベースドア]
ベースドア3は、本体2の外形形状と略等しい長方形の外形形状を有する板状部材で構成される。ベースドア3は、本体2の前方(パチンコ遊技機1の正面側)に配置されており、ベースドア3を本体2の一方の側辺端部を軸にして回動させることにより、本体2の開口2aが開閉される。ベースドア3には、図3に示すように、四角形状の開口3aが設けられる。この開口3aは、ベースドア3の略中央部から上側の領域に渡って形成され、該領域の大部分を占有する大きさで形成される。
[Base door]
The base door 3 is composed of a plate-shaped member having a rectangular outer shape that is substantially the same as the outer shape of the main body 2. The base door 3 is arranged in front of the main body 2 (on the front side of the pachinko gaming machine 1), and by rotating the base door 3 about one side end of the main body 2, The opening 2a is opened and closed. As shown in FIG. 3, the base door 3 is provided with a rectangular opening 3a. The opening 3a is formed from a substantially central portion of the base door 3 to an upper region, and has a size that occupies most of the region.

また、ベースドア3には、スピーカ11と、遊技盤12と、表示装置13と、皿ユニット14と、発射装置15と、払出装置16と、基板ユニット17とが取り付けられる。 Further, a speaker 11, a game board 12, a display device 13, a plate unit 14, a launching device 15, a payout device 16, and a board unit 17 are attached to the base door 3.

スピーカ11は、ベースドア3の上部(上端部付近)に配置される。遊技盤12は、ベースドア3の前方(パチンコ遊技機1の正面側)に配置され、ベースドア3の開口3aを覆うように配置される。 The speaker 11 is arranged above the base door 3 (near the upper end). The game board 12 is arranged in front of the base door 3 (on the front side of the pachinko game machine 1) and is arranged so as to cover the opening 3a of the base door 3.

遊技盤12は、光透過性を有する板形状の樹脂部材で構成される。なお、光透過性を有する樹脂としては、例えば、アクリル樹脂、ポリカーボネート樹脂、メタクリル樹脂などを用いることができる。 The game board 12 is made of a light-transmissive plate-shaped resin member. As the light-transmissive resin, for example, acrylic resin, polycarbonate resin, methacrylic resin, or the like can be used.

また、遊技盤12の前面(パチンコ遊技機1の正面側の表面)には、発射装置15から発射された遊技球が転動する遊技領域12aが形成される。この遊技領域12aは、ガイドレール41(具体的には後述の図4に示す外レール41a)に囲まれた領域であり、その外周形状は略円状である。さらに、遊技領域12aには、複数の遊技釘(後述の図4参照)が打ちこまれている。なお、遊技盤12(遊技領域12a)の構成については、後述の図4を参照しながら後で詳述する。 Further, on the front surface of the game board 12 (the surface on the front side of the pachinko gaming machine 1), a game area 12a in which a game ball shot from the launching device 15 rolls is formed. This game area 12a is an area surrounded by a guide rail 41 (specifically, an outer rail 41a shown in FIG. 4 described later), and its outer peripheral shape is substantially circular. Further, a plurality of game nails (see FIG. 4, which will be described later) are driven into the game area 12a. The structure of the game board 12 (game area 12a) will be described later in detail with reference to FIG.

表示装置13は、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)に取り付けられる。この表示装置13は、画像を表示する表示領域13aを有する。表示領域13aの大きさは、遊技盤12の表面の全部又は一部の領域を占めるような大きさに設定される。この表示装置13の表示領域13aには、演出用の識別図柄、演出画像、装飾用画像(装飾図柄)などの各種画像が後述する特別図柄の抽選処理の結果にもとづいて表示される。遊技者は、遊技盤12を介して、表示装置13の表示領域13aに表示された各種画像を視認することができる。 The display device 13 is attached to the back side of the game board 12 (the side opposite to the front side of the pachinko gaming machine 1). The display device 13 has a display area 13a for displaying an image. The size of the display area 13a is set so as to occupy the whole or a part of the surface of the game board 12. In the display area 13a of the display device 13, various images such as an identification symbol for effect, an effect image, and an image for decoration (decorative pattern) are displayed based on the result of the lottery process for the special symbol described later. The player can visually recognize various images displayed in the display area 13a of the display device 13 via the game board 12.

なお、本実施形態では、表示装置13としては、液晶表示装置を用いる。しかしながら、本発明はこれに限定されず、表示装置13として、例えば、プラズマディスプレイ、リアプロジェクションディスプレイ、CRT(Cathode Ray Tube)ディスプレイなどの表示機器を適用してもよい。 In this embodiment, a liquid crystal display device is used as the display device 13. However, the present invention is not limited to this, and a display device such as a plasma display, a rear projection display, or a CRT (Cathode Ray Tube) display may be applied as the display device 13.

また、遊技盤12の背面側(パチンコ遊技機1の正面側とは反対側)には、スペーサ19が設けられる。このスペーサ19は、遊技盤12の背面(パチンコ遊技機1の背面側の表面)と表示装置13の前面(パチンコ遊技機1の正面側の表面)との間に設けられ、遊技盤12の遊技領域12aを転動する遊技球の流路となる空間を形成する。スペーサ19は、光透過性を有する材料で形成される。なお、本発明はこれに限定されず、スペーサ19は、例えば、一部が光透過性を有する材料で形成されていてもよいし、光透過性を有さない材料で形成されていてもよい。 Further, a spacer 19 is provided on the back side of the game board 12 (the side opposite to the front side of the pachinko gaming machine 1). The spacer 19 is provided between the back surface of the game board 12 (the surface on the back side of the pachinko gaming machine 1) and the front surface of the display device 13 (the surface on the front side of the pachinko gaming machine 1), and the game of the game board 12 is performed. A space is formed which serves as a flow path for the game balls rolling in the area 12a. The spacer 19 is formed of a light transmissive material. The present invention is not limited to this, and the spacer 19 may be partially formed of a material having a light-transmitting property or may be formed of a material having no light-transmitting property. ..

皿ユニット14は、遊技盤12の下方に配置される。この皿ユニット14は、上皿21と、その下方に配置された下皿22とを有する。上皿21及び下皿22には、図2に示すように、遊技球の貸し出し、遊技球の払出し(賞球)を行うための払出口21a及び払出口22aがそれぞれ形成される。所定の払出条件が成立した場合には、払出口21a及び払出口22aから遊技球が排出されて、それぞれ、上皿21及び下皿22に貯留される。また、上皿21に貯留された遊技球は、発射装置15によって遊技領域12aに発射される。 The dish unit 14 is arranged below the game board 12. The plate unit 14 has an upper plate 21 and a lower plate 22 arranged below the upper plate 21. As shown in FIG. 2, a payout opening 21a and a payout opening 22a for renting out game balls and paying out game balls (prize balls) are formed in the upper plate 21 and the lower plate 22, respectively. When the predetermined payout condition is satisfied, the game balls are discharged from the payout opening 21a and the payout opening 22a and stored in the upper plate 21 and the lower plate 22, respectively. In addition, the game balls stored in the upper plate 21 are launched into the game area 12a by the launching device 15.

また、皿ユニット14には、演出ボタン23が設けられる。この演出ボタン23は、上皿21上に取り付けられる。また、演出ボタン23の周縁には、ダイヤル操作部(ジョグダイヤル)24が演出ボタン23に対して回転可能に取り付けられる。本実施形態のパチンコ遊技機1は、演出ボタン23及び/又はダイヤル操作部24を用いて行う所定の演出機能を有し、所定の演出を行う場合には、表示装置13の表示領域13aに、演出ボタン23及び/又はダイヤル操作部24の操作を促す画像が表示される。 In addition, the dish unit 14 is provided with an effect button 23. The effect button 23 is attached on the upper plate 21. In addition, a dial operation unit (jog dial) 24 is rotatably attached to the effect button 23 with respect to the effect button 23. The pachinko gaming machine 1 of the present embodiment has a predetermined effect function performed using the effect button 23 and/or the dial operation unit 24, and when performing a predetermined effect, in the display area 13a of the display device 13, An image prompting the user to operate the effect button 23 and/or the dial operation unit 24 is displayed.

発射装置15は、ベースドア3の前面において、右下の領域(右下角部付近)に配置される。この発射装置15は、遊技者によって操作可能な発射ハンドル25と、皿ユニット14の右下部に係合するパネル体26とを備える。発射ハンドル25は、パネル体26の前面側に配置され、パネル体26に回動可能に支持される。 The launching device 15 is arranged in the lower right region (near the lower right corner) on the front surface of the base door 3. The launching device 15 includes a launching handle 25 that can be operated by a player, and a panel body 26 that engages with the lower right portion of the dish unit 14. The firing handle 25 is arranged on the front side of the panel body 26 and is rotatably supported by the panel body 26.

なお、図2及び図3には示さないが、パネル体26の背面側には、遊技球の発射動作を制御するソレノイドアクチュエータ(駆動装置)が設けられる。また、図2及び図3には示さないが、発射ハンドル25の周縁部には、タッチセンサが設けられ、発射ハンドル25の内部には、発射ボリュームが設けられる。発射ボリュームは、発射ハンドル25の回動量に応じて抵抗値を変化させ、ソレノイドアクチュエータに供給する電力を変化させる。 Although not shown in FIGS. 2 and 3, on the back side of the panel body 26, a solenoid actuator (driving device) for controlling the shooting operation of the game ball is provided. Although not shown in FIGS. 2 and 3, a touch sensor is provided on the peripheral portion of the firing handle 25, and a firing volume is provided inside the firing handle 25. The firing volume changes the resistance value according to the amount of rotation of the firing handle 25, and changes the electric power supplied to the solenoid actuator.

本実施形態のパチンコ遊技機1では、遊技者の手が発射ハンドル25のタッチセンサに接触すると、タッチセンサは検知信号を出力する。これにより、遊技者が発射ハンドル25を握持したことが検知され、ソレノイドアクチュエータによる遊技球の発射が可能になる。そして、遊技者が発射ハンドル25を把持して時計回り(遊技者側から見て右回り)の方向へ回動操作すると、発射ハンドル25の回動角度に応じて発射ボリュームの抵抗値が変化し、その抵抗値に対応する電力がソレノイドアクチュエータに供給される。その結果、上皿21に貯留された遊技球が順次発射され、発射された遊技球は、ガイドレール41(後述の図4参照)に案内されて遊技盤12の遊技領域12aへ放出される。 In the pachinko gaming machine 1 of the present embodiment, when the player's hand touches the touch sensor of the firing handle 25, the touch sensor outputs a detection signal. As a result, it is detected that the player grips the firing handle 25, and the game ball can be fired by the solenoid actuator. When the player grips the firing handle 25 and rotates it clockwise (clockwise when viewed from the player side), the resistance value of the firing volume changes according to the rotation angle of the firing handle 25. , The electric power corresponding to the resistance value is supplied to the solenoid actuator. As a result, the game balls stored in the upper plate 21 are sequentially fired, and the fired game balls are guided to the guide rails 41 (see FIG. 4 described later) and discharged to the game area 12a of the game board 12.

また、図2及び図3には示さないが、発射ハンドル25の側部には、発射停止ボタンが設けられる。発射停止ボタンは、ソレノイドアクチュエータによる遊技球の発射を停止させるために設けられたボタンである。遊技者が発射停止ボタンを押下すると、発射ハンドル25を把持して回動させた状態であっても、遊技球の発射が停止される。 Although not shown in FIGS. 2 and 3, a firing stop button is provided on a side portion of the firing handle 25. The firing stop button is a button provided to stop the firing of the game ball by the solenoid actuator. When the player presses the firing stop button, the firing of the game ball is stopped even when the firing handle 25 is gripped and rotated.

払出装置16及び基板ユニット17は、ベースドア3の背面側に配置される。払出装置16には、貯留ユニット(不図示)から遊技球が供給される。払出装置16は、貯留ユニットから供給された遊技球の中から、払出条件の成立に基づいて、所定個数の遊技球を上皿21又は下皿22に払い出す。基板ユニット17は、各種制御基板を有する。各種制御基板には、後述する主制御回路70や副制御回路200などが設けられる(後述の図5参照)。 The payout device 16 and the substrate unit 17 are arranged on the back side of the base door 3. The payout device 16 is supplied with game balls from a storage unit (not shown). The payout device 16 pays out a predetermined number of game balls to the upper plate 21 or the lower plate 22 from the game balls supplied from the storage unit based on the establishment of the payout condition. The board unit 17 has various control boards. Various control boards are provided with a main control circuit 70, a sub control circuit 200, and the like, which will be described later (see FIG. 5, which will be described later).

[ガラスドア]
ガラスドア4は、表面が略四角形状の板状部材で構成される。また、ガラスドア4は、遊技盤12の前面側に配置され、遊技盤12を覆う大きさを有する。このガラスドア4の前面において、スピーカ11と対向する上部領域には、スピーカカバー29が設けられる。
[Glass door]
The glass door 4 is composed of a plate-shaped member having a substantially square surface. The glass door 4 is arranged on the front side of the game board 12 and has a size to cover the game board 12. On the front surface of the glass door 4, a speaker cover 29 is provided in an upper region facing the speaker 11.

また、ガラスドア4の中央部において、遊技盤12の遊技領域12aと対向する領域には、少なくとも遊技領域12aを露出させるような大きさの開口4aが形成される。ガラスドア4の開口4aは、光透過性を有する保護ガラス28が取り付けられ、これにより、開口4aが塞がれる。したがって、ガラスドア4をベースドア3に対して閉じると、保護ガラス28は、遊技盤12の少なくとも遊技領域12aに対面するように配置される。 Further, in the central portion of the glass door 4, an opening 4a having a size that exposes at least the game area 12a is formed in a region facing the game area 12a of the game board 12. A protective glass 28 having optical transparency is attached to the opening 4a of the glass door 4, whereby the opening 4a is closed. Therefore, when the glass door 4 is closed with respect to the base door 3, the protective glass 28 is arranged so as to face at least the game area 12 a of the game board 12.

[遊技盤]
次に、遊技盤12の構成について、図4を参照して説明する。図4は、遊技盤12の構成を示す正面図である。
[Game board]
Next, the configuration of the game board 12 will be described with reference to FIG. FIG. 4 is a front view showing the configuration of the game board 12.

遊技盤12の前面には、図4に示すように、ガイドレール41と、球通過検出器43と、第1始動口44と、第2始動口45(始動領域)と、普通電動役物46とが設けられる。また、遊技盤12の前面には、一般入賞口51,52と、第1大入賞口53(可変入賞装置)と、第2大入賞口54(可変入賞装置)と、アウト口55と、複数の遊技釘56とが設けられる。さらに、遊技盤12の前面において、その略中央に配置された表示装置13の表示領域13aの上部には、特別図柄表示装置61と、普通図柄表示装置62と、普通図柄保留表示装置63と、第1特別図柄保留表示装置64と、第2特別図柄保留表示装置65とが設けられる。 On the front surface of the game board 12, as shown in FIG. 4, a guide rail 41, a ball passage detector 43, a first starting port 44, a second starting port 45 (starting region), and an ordinary electric accessory 46. And are provided. In addition, on the front surface of the game board 12, general winning openings 51, 52, a first big winning opening 53 (variable winning device), a second big winning opening 54 (variable winning device), an outlet 55, a plurality of And the game nail 56 of. Further, on the front surface of the game board 12, on the upper part of the display area 13a of the display device 13 arranged substantially in the center, a special symbol display device 61, a normal symbol display device 62, a normal symbol reservation display device 63, A first special symbol hold display device 64 and a second special symbol hold display device 65 are provided.

なお、図4には示さないが、遊技盤12の前面には、演出用7セグカウンタも設けられる。演出用7セグカウンタは、二桁の数字や2つの英字を表示可能な表示カウンタで構成される。また、本実施形態では、特別図柄の停止表示の結果が「大当り」である場合に点灯する報知LED(Light Emitting Diode)や、大当り遊技中のラウンド数を表示するラウンド数表示LEDなどを設けてもよい。 Although not shown in FIG. 4, a production 7-segment counter is also provided on the front surface of the game board 12. The production 7-segment counter is composed of a display counter capable of displaying two-digit numbers and two alphabetic characters. Further, in the present embodiment, a notification LED (Light Emitting Diode) that lights up when the result of the stop display of the special symbol is "big hit", a round number display LED that displays the number of rounds during the big hit game, etc. are provided. Good.

[遊技領域の各種構成部材]
ガイドレール41は、遊技領域12aを区画する円弧状に延在した外レール41aと、この外レール41aの内側(内周側)に配置された、円弧状に延在した内レール41bとで構成される。遊技領域12aは、外レール41aの内側に形成される。外レール41a及び内レール41bは、遊技者側から見て、遊技領域12aの左側端部付近において互いに対向するように配置され、これにより、外レール41aと内レール41bとの間に、発射装置15によって発射された遊技球を遊技領域12aの上部へ案内するガイド経路41cが形成される。
[Various components in the game area]
The guide rail 41 includes an outer rail 41a extending in an arc shape that partitions the game area 12a, and an inner rail 41b extending in an arc shape, which is arranged inside (outer peripheral side) of the outer rail 41a. To be done. The game area 12a is formed inside the outer rail 41a. The outer rail 41a and the inner rail 41b are arranged so as to face each other in the vicinity of the left end portion of the game area 12a when viewed from the player side, whereby the launch device is provided between the outer rail 41a and the inner rail 41b. A guide path 41c for guiding the game ball shot by 15 to the upper part of the game area 12a is formed.

また、遊技領域12aの左側上部に位置する内レール41bの先端部には、該内レール41bの先端部と、それと対向する外レール41aの一部とにより、玉放出口41dが形成される。そして、内レール41bの先端部には、玉放出口41dを塞ぐようにして、玉戻り防止片42が設けられる。この玉戻り防止片42は、玉放出口41dから遊技領域12aに放出された遊技球が、再び玉放出口41dを通過してガイド経路41cに進入することを防止する。 Further, at the tip of the inner rail 41b located on the upper left side of the game area 12a, a ball discharge opening 41d is formed by the tip of the inner rail 41b and a part of the outer rail 41a facing it. A ball return prevention piece 42 is provided at the tip of the inner rail 41b so as to close the ball discharge port 41d. The ball return prevention piece 42 prevents the game ball discharged from the ball discharge port 41d to the game area 12a from passing through the ball discharge port 41d again and entering the guide path 41c.

玉放出口41dから放出された遊技球は、遊技領域12aの上部から下部に向かって流下する。この際、遊技球は、複数の遊技釘56、第1始動口44、第2始動口45等の遊技領域12aに設けられた各種部材に衝突して、その進行方向を変えながら遊技領域12aの上部から下部に向かって流下する。 The game ball discharged from the ball discharge port 41d flows down from the upper part to the lower part of the game area 12a. At this time, the game ball collides with various members provided in the game area 12a such as the plurality of game nails 56, the first starting opening 44, the second starting opening 45, etc., and while changing the traveling direction of the game area 12a. Run down from the top to the bottom.

遊技領域12aの略中央には、表示装置13の表示領域13aが設けられる。この表示領域13aの上端には、障害物13bが設けられる。障害物13bを設けることにより、遊技球は、遊技領域12a内の表示領域13aと重なる領域上を通過しない。 The display area 13a of the display device 13 is provided in the approximate center of the game area 12a. An obstacle 13b is provided at the upper end of the display area 13a. By providing the obstacle 13b, the game ball does not pass over the area that overlaps the display area 13a in the game area 12a.

球通過検出器43は、遊技者側から見て、表示領域13aの右側端部付近に配置される。球通過検出器43には、球通過検出器43を通過する遊技球を検出するための通過球センサ43a(後述の図5参照)が設けられる。また、球通過検出器43を遊技球が通過することにより、「当り」か否かの抽選が行われ、該抽選の結果に基づいて普通図柄の変動表示が開始される。 The ball passage detector 43 is arranged near the right end of the display area 13a when viewed from the player side. The sphere passage detector 43 is provided with a passage sphere sensor 43a (see FIG. 5 described later) for detecting a game sphere passing through the sphere passage detector 43. In addition, by passing the game ball through the ball passing detector 43, a lottery for whether or not a "hit" is made, and the variable display of the normal symbols is started based on the result of the lottery.

第1始動口44は、表示領域13aの下方に配置され、第2始動口45は、第1始動口44の下方に配置される。第1始動口44及び第2始動口45は、遊技球を受け入れ可能な部材で構成される。以下、遊技球が第1始動口44又は第2始動口45に入ること又は通過することを「入賞」という。そして、遊技球が第1始動口44又は第2始動口45に入賞すると、第1所定数(本実施形態では3個)の遊技球が払い出される。また、第1始動口44に遊技球が入球することにより、「大当り」及び「小当り」のいずれかであるか否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。さらに、第2始動口45に遊技球が入球することにより、「大当り」か否かの抽選が行われ、該抽選の結果に基づいて特別図柄の変動表示が開始される。 The first starting port 44 is arranged below the display area 13a, and the second starting port 45 is arranged below the first starting port 44. The 1st starting opening 44 and the 2nd starting opening 45 are comprised by the member which can receive a game ball. Hereinafter, entering or passing of the game ball into or out of the first start opening 44 or the second start opening 45 is referred to as "winning". Then, when the game balls enter the first start opening 44 or the second start opening 45, the first predetermined number (three in the present embodiment) of the game balls are paid out. In addition, by entering the game ball into the first starting opening 44, a lottery is made as to whether it is a "big hit" or a "small hit", and the variation of the special symbol is based on the result of the lottery. The display will start. Furthermore, by entering the game ball into the second starting port 45, a lottery of "big hit" or not is performed, and the variable display of the special symbol is started based on the result of the lottery.

第1始動口44には、第1始動口44に入賞した遊技球を検出するための第1始動口入賞球センサ44a(後述の図5参照)が設けられる。また、第2始動口45には、第2始動口45に入賞した遊技球を検出するための第2始動口入賞球センサ45a(後述の図5参照)が設けられる。なお、第1始動口44及び第2始動口45に入賞した遊技球は、遊技盤12に設けられた回収口(不図示)を通過して遊技球の回収部(不図示)に搬送される。 The first starting port 44 is provided with a first starting port winning ball sensor 44a (see FIG. 5, which will be described later) for detecting a game ball that has won the first starting port 44. The second starting port 45 is provided with a second starting port winning ball sensor 45a (see FIG. 5, which will be described later) for detecting a game ball that has won the second starting port 45. The game balls that have won the first start port 44 and the second start port 45 pass through a recovery port (not shown) provided on the game board 12 and are conveyed to a game ball recovery unit (not shown). ..

普通電動役物46は、第2始動口45に設けられる。普通電動役物46は、第2始動口45の両側に回動可能に取り付けられた一対の羽根部材と、一対の羽根部材を駆動させる普通電動役物ソレノイド46a(後述の図5参照)とを有する。この普通電動役物46は、普通電動役物ソレノイド46aにより駆動され、一対の羽根部材を拡げて第2始動口45に遊技球を入賞し易くする開放状態、及び、一対の羽根部材を閉じて第2始動口45に遊技球を入賞不可能にする閉鎖状態の一方の状態を発生させる。なお、本実施形態では、普通電動役物46が閉鎖状態である場合、一対の羽根部材の開口形態を、入賞不可能にする形態でなく、遊技球の入賞が困難になるような形態にしてもよい。 The ordinary electric accessory 46 is provided in the second starting port 45. The ordinary electric accessory 46 includes a pair of blade members rotatably attached to both sides of the second starting port 45, and an ordinary electric accessory solenoid 46a (see FIG. 5 described later) for driving the pair of blade members. Have. The ordinary electric accessory 46 is driven by the ordinary electric accessory solenoid 46a to open the pair of blade members to make it easier to win the game ball into the second starting port 45, and to close the pair of blade members. The second starting port 45 is caused to generate one of the closed states in which the game balls cannot be won. In the present embodiment, when the normal electric accessory 46 is in the closed state, the opening form of the pair of blade members is not made impossible to win the prize but is made difficult to win the game ball. Good.

一般入賞口51は、遊技者側から見て、遊技領域12aの左下部付近に配置される。また、一般入賞口52は、球通過検出器43の下方に配置され、且つ、遊技者側から見て、遊技領域12aの右下部付近に配置される。一般入賞口51及び一般入賞口52は、遊技球を受け入れ可能な部材で構成される。以下では、遊技球が一般入賞口51又は一般入賞口52に入ること又は通過することもまた、「入賞」という。一般入賞口51又は一般入賞口52に遊技球が入賞すると、第2所定数(本実施形態では10個)の遊技球が払い出される。 The general winning opening 51 is arranged near the lower left part of the game area 12a when viewed from the player side. Further, the general winning opening 52 is arranged below the ball passage detector 43, and is arranged near the lower right portion of the game area 12a as viewed from the player side. The general winning opening 51 and the general winning opening 52 are configured by members that can receive game balls. In the following, entering or passing of the game ball into the general winning opening 51 or the general winning opening 52 is also referred to as “winning”. When the game balls are won in the general winning opening 51 or the general winning opening 52, the second predetermined number (10 in the present embodiment) of the game balls are paid out.

一般入賞口51には、一般入賞口51に入賞した遊技球を検出するための一般入賞球センサ51a(後述の図5参照)が設けられる。また、一般入賞口52には、一般入賞口52に入賞した遊技球を検出するための一般入賞球センサ52a(後述の図5参照)が設けられる。 The general winning opening 51 is provided with a general winning ball sensor 51a (see FIG. 5, which will be described later) for detecting a game ball that has won the general winning opening 51. Further, the general winning opening 52 is provided with a general winning ball sensor 52a (see FIG. 5, which will be described later) for detecting a game ball winning the general winning opening 52.

第1大入賞口53及び第2大入賞口54は、球通過検出器43の下方で、且つ、第1始動口44と一般入賞口52との間に配置される。そして、第1大入賞口53及び第2大入賞口54は、遊技球の流路に沿って上下方向に配置され、第1大入賞口53は、第2大入賞口54の上方に配置される。第1大入賞口53及び第2大入賞口54は、ともに、いわゆるアタッカー式の開閉装置であり、開閉可能なシャッタ53a及び54aと、シャッタを駆動させるソレノイドアクチュエータ(後述の図5中の第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54b)とを有する。 The first special winning opening 53 and the second special winning opening 54 are arranged below the ball passage detector 43 and between the first starting opening 44 and the general winning opening 52. The first special winning opening 53 and the second special winning opening 54 are arranged vertically along the flow path of the game ball, and the first special winning opening 53 is arranged above the second special winning opening 54. It The first special winning opening 53 and the second special winning opening 54 are so-called attacker-type opening/closing devices, and include shutters 53a and 54a that can be opened and closed, and a solenoid actuator that drives the shutters (first in FIG. 5 described later). It has a special winning opening solenoid 53b and a second special winning opening solenoid 54b).

第1大入賞口53及び第2大入賞口54のそれぞれは、対応するシャッタが開いている状態(開放状態)のときに遊技球を受け入れ、シャッタが閉じている状態(閉鎖状態)のときには遊技球を受け入れない。以下では、遊技球が第1大入賞口53又は第2大入賞口54に入ること又は通過することもまた、「入賞」という。第1大入賞口53に遊技球が入賞すると、第3所定数球(本実施形態では10個)の遊技球が払い出される。一方、第2大入賞口54に遊技球が入賞すると、第4所定数球(本実施形態では15個)の遊技球が払い出される。 Each of the first big winning opening 53 and the second big winning opening 54 receives a game ball when the corresponding shutter is open (open state), and when the shutter is closed (closed state), the game is played. Do not accept the ball. In the following, the game ball entering or passing through the first big winning opening 53 or the second big winning opening 54 is also referred to as “winning”. When the game balls win the first big winning opening 53, a third predetermined number of balls (10 balls in this embodiment) are paid out. On the other hand, when the game balls are won in the second special winning opening 54, the fourth predetermined number of balls (15 balls in this embodiment) are paid out.

また、第1大入賞口53には、第1大入賞口53に入賞した遊技球を計数するためのカウントセンサ53c(後述の図5参照)が設けられる。さらに、第2大入賞口54には、第2大入賞口54に入賞した遊技球を計数するためのカウントセンサ54c(後述の図5参照)が設けられる。 Further, the first big winning opening 53 is provided with a count sensor 53c (see FIG. 5, which will be described later) for counting the game balls that have won the first big winning opening 53. Further, the second special winning opening 54 is provided with a count sensor 54c (see FIG. 5, which will be described later) for counting the game balls that have won in the second special winning opening 54.

アウト口55は、遊技領域12aの最下部に設けられる。このアウト口55は、第1始動口44、第2始動口45、一般入賞口51、一般入賞口52、第1大入賞口53及び第2大入賞口54のいずれにも入賞しなかった遊技球を受け入れる。 The outlet 55 is provided at the bottom of the game area 12a. This out port 55 does not win any of the first starting port 44, the second starting port 45, the general winning port 51, the general winning port 52, the first big winning port 53 and the second big winning port 54. Accept the ball.

本実施形態の遊技領域12aにおける各種構成部材の配置を図4に示すような配置にすると、遊技者により遊技領域12aの右側の領域に遊技球が打ち込まれた場合(右打ちされた場合)、遊技釘56等により遊技球が第2始動口45に誘導される。この場合、第1始動口44に入賞する可能性はほとんどなくなる。なお、本実施形態では、後述するように、第2始動口45に入賞した方が、第1始動口44に入賞した場合より、遊技者にとって有利な「大当り」の抽選を受け易くなる。それゆえ、第2始動口45への入賞が比較的容易になる後述の「時短遊技状態」では、右打ちを行うことにより、第1始動口44への入賞の可能性(遊技者にとって不利な遊技状態となる可能性)を低くすることができる。 When the arrangement of various components in the game area 12a of the present embodiment is arranged as shown in FIG. 4, when the player hits a game ball into the area on the right side of the game area 12a (when right hitting), The game ball is guided to the second starting opening 45 by the game nail 56 and the like. In this case, there is almost no possibility of winning the first start opening 44. In the present embodiment, as will be described later, a player who wins in the second starting opening 45 is more likely to receive a lottery for "big hit", which is advantageous to the player, than when winning in the first starting opening 44. Therefore, in the later-described "time saving game state" in which winning in the second starting opening 45 is relatively easy, there is a possibility of winning in the first starting opening 44 (a disadvantage for the player by performing a right-handed stroke). The possibility of becoming a game state) can be reduced.

[特別図柄表示装置]
特別図柄表示装置61は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。
[Special symbol display device]
As shown in FIG. 4, the special symbol display device 61 is arranged substantially in the center of the upper part of the display area 13a of the display device 13.

特別図柄表示装置61は特別図柄ゲームにおいて、特別図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、特別図柄を数字や記号等からなる図柄で表示する装置により特別図柄表示装置61を構成する。なお、本発明はこれに限定されず、特別図柄表示装置61を、例えば、複数のLEDにより構成してもよい。この場合には、複数のLEDの点灯・消灯によって構成される表示パターンを特別図柄として表す。 The special symbol display device 61 is a display device that variably displays (variable display and stop display) the special symbol in the special symbol game. In the present embodiment, as shown in FIG. 4, the special symbol display device 61 is configured by a device that displays the special symbol with a symbol such as a number or a symbol. The present invention is not limited to this, and the special symbol display device 61 may be composed of, for example, a plurality of LEDs. In this case, a display pattern configured by turning on/off a plurality of LEDs is represented as a special symbol.

特別図柄表示装置61は、遊技球が第1始動口44又は第2始動口45に入賞したこと(特別図柄始動入賞)を契機に、特別図柄(識別情報)の変動表示を行う。そして、特別図柄表示装置61は、所定時間、特別図柄の変動表示を行った後、特別図柄の停止表示を行う。以下では、遊技球が第1始動口44に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第1特別図柄という。また、遊技球が第2始動口45に入賞したときに、特別図柄表示装置61において変動表示される特別図柄を、第2特別図柄という。 The special symbol display device 61 performs a variable display of special symbols (identification information) when the game ball wins the first starting opening 44 or the second starting opening 45 (special symbol starting winning). Then, the special symbol display device 61 performs a variable display of the special symbol for a predetermined time, and then performs a stop display of the special symbol. In the following, when the game ball wins the first starting opening 44, the special symbol that is variably displayed on the special symbol display device 61 is referred to as a first special symbol. Further, when the game ball wins the second starting port 45, the special symbol that is variably displayed on the special symbol display device 61 is referred to as a second special symbol.

特別図柄表示装置61において、停止表示された第1特別図柄又は第2特別図柄が特定の態様(「大当り」の態様)である場合には、遊技状態が、通常遊技状態から遊技者に有利な状態である大当り遊技状態に移行する。すなわち、特別図柄表示装置61において、第1特別図柄又は第2特別図柄が大当り遊技状態に移行する態様で停止表示されることが、「大当り」である。 In the special symbol display device 61, when the first special symbol or the second special symbol stopped and displayed is in a specific mode (a mode of "big hit"), the gaming state is advantageous to the player from the normal gaming state. It shifts to the big hit game state which is a state. That is, in the special symbol display device 61, the first special symbol or the second special symbol that is stopped and displayed in a mode in which it shifts to the big hit game state is a "big hit".

大当り遊技状態では、第1大入賞口53又は第2大入賞口54が開放状態になる。具体的には、本実施形態では、遊技球が第1始動口44に入賞し、特別図柄表示装置61において第1特別図柄が特定の態様で停止表示された場合には、第1大入賞口53が開放状態となる。一方、遊技球が第2始動口45に入賞し、特別図柄表示装置61において第2特別図柄が特定の態様で停止表示された場合には、第2大入賞口54が開放状態となる。 In the big hit game state, the first big winning opening 53 or the second big winning opening 54 is opened. Specifically, in the present embodiment, when the game ball wins the first starting opening 44 and the first special symbol is stopped and displayed in a specific mode on the special symbol display device 61, the first big winning opening 53 is opened. On the other hand, when the game ball wins the second starting port 45 and the second special symbol is stopped and displayed in a specific mode on the special symbol display device 61, the second special winning port 54 is opened.

各大入賞口の開放状態は、遊技球が所定個数入賞するまで、又は、一定期間(例えば30sec)が経過するまで維持される。そして、各大入賞口の開放状態の経過期間が、このいずれかの条件を満たすと、開放状態であった大入賞口が閉鎖状態になる。 The open state of each special winning opening is maintained until a predetermined number of game balls are won, or until a certain period (for example, 30 sec) elapses. Then, when the elapsed period of the open state of each special winning opening satisfies any one of these conditions, the big winning opening that has been open is closed.

以下では、第1大入賞口53又は第2大入賞口54が遊技球を受け入れやすい状態(開放状態)となっている遊技をラウンドゲームという。ラウンドゲーム間は、大入賞口が閉鎖状態となる。また、ラウンドゲームは、1ラウンド、2ラウンド等のラウンド数として計数される。例えば、1回目のラウンドゲームを第1ラウンド、2回目のラウンドゲームを第2ラウンドと称する。 In the following, a game in which the first big winning opening 53 or the second big winning opening 54 is in a state (open state) in which it is easy to receive a game ball is called a round game. During the round game, the special winning opening is closed. The round game is counted as the number of rounds such as 1 round and 2 rounds. For example, the first round game is called the first round, and the second round game is called the second round.

なお、特別図柄表示装置61において、停止表示された特別図柄が特定の態様以外の態様(「ハズレ」の態様)である場合には、転落抽選に当選した場合を除き遊技状態は移行しない。すなわち、特別図柄ゲームは、特別図柄表示装置61により、特別図柄が変動表示され、その後、特別図柄が停止表示され、その結果によって遊技状態が移行又は維持されるゲームである。 In the special symbol display device 61, when the special symbol stopped and displayed is in a mode other than the specific mode (a mode of "miss"), the game state does not shift unless the winning of the falling lottery is won. That is, the special symbol game is a game in which the special symbol display device 61 variably displays the special symbol, and then the special symbol is stopped and displayed, and the game state is shifted or maintained depending on the result.

また、本実施形態のパチンコ遊技機1では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第1始動口44に入賞した場合、該入賞に対応する第1特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第1特別図柄の変動表示が開始される。本実施形態では、保留される第1特別図柄の可変表示の数(いわゆる、「保留個数(保留球の個数)」)を、最大4回(個)に規定する。 Further, in the pachinko gaming machine 1 of the present embodiment, when the game ball wins the first starting opening 44 during the variable display of the first special symbol or the second special symbol, the first special symbol corresponding to the winning is variable. The display (holding ball) is put on hold. Then, when the first special symbol or the second special symbol that is currently displayed in a variable manner is stopped and displayed, the variable display of the first special symbol that has been held is started. In the present embodiment, the number of variable display of the first special symbol to be held (so-called “holding number (number of holding balls)”) is defined to be a maximum of four times (pieces).

さらに、本実施形態では、第1特別図柄又は第2特別図柄の変動表示中に遊技球が第2始動口45に入賞した場合、該入賞に対応する第2特別図柄の可変表示(保留球)が保留される。そして、現在、変動表示中の第1特別図柄又は第2特別図柄が停止表示されると、保留されていた第2特別図柄の変動表示が開始される。本実施形態では、保留される第2特別図柄の可変表示の数(保留個数)を、最大4回(個)に規定する。したがって、本実施形態では、特別図柄の可変表示の保留個数は、合わせて最大8個となる。 Further, in the present embodiment, when the game ball wins the second starting port 45 during the variable display of the first special symbol or the second special symbol, the variable display of the second special symbol corresponding to the winning (holding ball) Is suspended. Then, when the first special symbol or the second special symbol that is currently displayed in a variable manner is stopped and displayed, the variable display of the second special symbol that has been held is started. In the present embodiment, the number of variable displays of the second special symbols to be held (holding number) is defined to be a maximum of four times (pieces). Therefore, in this embodiment, the total number of variable display of special symbols is 8 at maximum.

また、本実施形態では、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、一方の特別図柄の変動表示を、他方の特別図柄の変動表示よりも優先的に実行する。なお、本発明はこれに限定されず、第1特別図柄の保留球及び第2特別図柄の保留球が混在した場合、保留された順番に特別図柄の変動表示を実行するようにしてもよい。 Further, in the present embodiment, when the holding balls of the first special symbol and the holding balls of the second special symbol are mixed, the variable display of one special symbol is executed preferentially to the variable display of the other special symbol. .. Note that the present invention is not limited to this, and when the reserved balls of the first special symbol and the reserved balls of the second special symbol are mixed, the variable display of the special symbols may be executed in the reserved order.

[普通図柄表示装置]
普通図柄表示装置62は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄表示装置62は、遊技者側から見て、特別図柄表示装置61の右側に配置される。
[Normal symbol display device]
As shown in FIG. 4, the normal symbol display device 62 is arranged substantially in the center of the upper part of the display area 13a of the display device 13. And in this embodiment, the normal symbol display device 62 is arranged on the right side of the special symbol display device 61 when viewed from the player side.

普通図柄表示装置62は、普通図柄ゲームにおいて、普通図柄を可変表示(変動表示及び停止表示)する表示装置である。本実施形態では、図4に示すように、普通図柄表示装置62を、上下方向に配列された2つのLED(普通図柄表示LED)により構成する。そして、普通図柄表示装置62では、各普通図柄表示LEDの点灯・消灯によって構成される表示パターンを普通図柄として表す。 The normal symbol display device 62 is a display device that variably displays (variable display and stop display) the normal symbol in the normal symbol game. In the present embodiment, as shown in FIG. 4, the normal symbol display device 62 is configured by two LEDs (normal symbol display LEDs) arranged in the vertical direction. Then, in the normal symbol display device 62, the display pattern configured by turning on and off each normal symbol display LED is represented as a normal symbol.

普通図柄表示装置62は、遊技球が球通過検出器43を通過したことを契機に、2つの普通図柄表示LEDを交互に点灯・消灯して、普通図柄の変動表示を行う。そして、普通図柄表示装置62は、所定時間、普通図柄の変動表示を行った後、普通図柄の停止表示を行う。 The normal symbol display device 62 turns on and off the two normal symbol display LEDs alternately when the game ball has passed the ball passage detector 43, and performs a variable display of the normal symbol. Then, the normal symbol display device 62, after performing a variable display of the normal symbol for a predetermined time, performs a stop display of the normal symbol.

普通図柄表示装置62において、停止表示された普通図柄が所定の態様(「当り」の態様)である場合には、普通電動役物46が所定の期間だけ閉鎖状態から開放状態になる。一方、停止表示された普通図柄が所定の態様以外の態様(「ハズレ」の態様)である場合には、普通電動役物46は閉鎖状態を維持する。すなわち、普通図柄ゲームは、普通図柄表示装置62により、普通図柄が変動表示されて、その後、普通図柄が停止表示され、その結果に応じて普通電動役物46が動作するゲームである。 In the normal symbol display device 62, when the normal symbol stopped and displayed is in a predetermined mode (a "hit" mode), the normal electric accessory 46 is changed from the closed state to the open state for a predetermined period. On the other hand, when the normal symbol stopped and displayed is a mode other than the predetermined mode (a mode of “miss”), the normal electric accessory 46 maintains the closed state. That is, the normal symbol game is a game in which the normal symbol display device 62 variably displays the normal symbol, then the normal symbol is stopped and displayed, and the normal electric auditors product 46 operates according to the result.

なお、普通図柄の変動表示中に遊技球が球通過検出器43を通過した場合には、普通図柄の可変表示が保留される。そして、現在、変動表示中の普通図柄が停止表示されると、保留されていた普通図柄の変動表示が開始される。本実施形態では、保留される普通図柄の可変表示の数(すなわち、「保留個数」)を、最大4回(個)に規定する。 In addition, when the game ball passes the ball passage detector 43 during the variable display of the normal symbol, the variable display of the normal symbol is suspended. Then, when the normal symbol which is currently displayed in a variable state is stopped and displayed, the variable display of the held normal symbol is started. In the present embodiment, the number of variable displays of the normal symbols to be held (that is, the "holding number") is defined to be a maximum of four times (pieces).

[普通図柄保留表示装置]
普通図柄保留表示装置63は、図4に示すように、表示装置13の表示領域13aの上部の略中央に配置される。そして、本実施形態では、普通図柄保留表示装置63は、特別図柄表示装置61及び普通図柄表示装置62の下方に配置される。
[Ordinary symbol hold display device]
As shown in FIG. 4, the normal symbol hold display device 63 is arranged substantially in the center of the upper part of the display area 13a of the display device 13. And in this embodiment, the normal symbol suspension display device 63 is arranged below the special symbol display device 61 and the normal symbol display device 62.

普通図柄保留表示装置63は、普通図柄の可変表示の保留個数を表示する装置である。本実施形態では、図4に示すように、普通図柄保留表示装置63を、左右方向に配列された4つのLED(普通図柄保留表示LED)により構成する。そして、普通図柄保留表示装置63では、各普通図柄保留表示LEDの点灯・消灯により、普通図柄の可変表示の保留個数を表示する。 The normal symbol hold display device 63 is a device that displays the number of held variable displays of normal symbols. In this embodiment, as shown in FIG. 4, the normal symbol hold display device 63 is configured by four LEDs (normal symbol hold display LEDs) arranged in the left-right direction. Then, in the normal symbol hold display device 63, by turning on/off each normal symbol hold display LED, the number of held variable display of normal symbols is displayed.

具体的には、普通図柄の可変表示の保留個数が1個である場合、遊技者側から見て、最も左側に位置する普通図柄保留表示LED(左から1つ目の普通図柄保留表示LED)が点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が2個の場合には、左から1つ目及び2つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。普通図柄の可変表示の保留個数が3個の場合は、左から1つ目〜3つ目の普通図柄保留表示LEDが点灯し、その他の普通図柄保留表示LEDが消灯する。そして、普通図柄の可変表示の保留個数が4個の場合には、全ての普通図柄保留表示LEDが点灯する。 Specifically, if the number of variable display of normal symbols is one, when viewed from the player side, the normal symbol hold display LED located on the leftmost side (the first normal symbol hold display LED from the left) Lights up, and other ordinary symbol hold display LEDs go out. When the number of variable displays of the normal symbols is two, the first and second normal symbol hold display LEDs are turned on from the left, and the other normal symbol hold display LEDs are turned off. If the number of variable display hold of the normal symbols is three, the first to third normal symbol hold display LEDs from the left are turned on, and the other normal symbol hold display LEDs are turned off. Then, when the number of variable display holding of the normal symbols is 4, all the normal symbol holding display LEDs are turned on.

[第1特別図柄保留表示装置]
第1特別図柄保留表示装置64は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、特別図柄表示装置61の左側に配置される。
[First special symbol hold display device]
As shown in FIG. 4, the first special symbol hold display device 64 is arranged on the left side of the special symbol display device 61 as viewed from the player side in the upper part of the display area 13a of the display device 13.

第1特別図柄保留表示装置64は、保留されている第1特別図柄の可変表示(第1特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第1特別図柄保留表示装置64は、第1特別図柄保留個数表示部64aと、第1特別図柄保留情報表示部64bとで構成される。そして、第1特別図柄保留情報表示部64bは、特別図柄表示装置61の左側に配置され、第1特別図柄保留個数表示部64aは、第1特別図柄保留情報表示部64bの左側に配置される。 The first special symbol hold display device 64 is a device that displays information about the variable display of the first special symbol that is being held (holding ball of the first special symbol). In this embodiment, as shown in FIG. 4, the first special symbol reservation display device 64 is configured by a first special symbol reservation number display section 64a and a first special symbol reservation information display section 64b. Then, the first special symbol reservation information display unit 64b is arranged on the left side of the special symbol display device 61, and the first special symbol reservation number display unit 64a is arranged on the left side of the first special symbol reservation information display unit 64b. ..

第1特別図柄保留個数表示部64aは、左右方向に配列された4つのLED(第1特別図柄保留表示LED)を有する。なお、第1特別図柄保留個数表示部64aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第1特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第1特別図柄保留表示LEDから保留個数目までの第1特別図柄保留表示LEDが点灯する。 The first special symbol reservation number display unit 64a has four LEDs (first special symbol reservation display LED) arranged in the left-right direction. The display mode of the first special symbol reservation number display unit 64a is the same as the display mode of the normal symbol reservation display device 63. That is, when the variable display of the first special symbol is held, the first special symbol hold display LED from the first special symbol hold display LED located on the leftmost side to the hold number, as viewed from the player side. Lights up.

また、第1特別図柄保留情報表示部64bは、第1特別図柄の保留球に関する情報を表示する。例えば、第1特別図柄保留情報表示部64bは、次に変動表示させる第1特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第1特別図柄保留表示装置64の構成は、図4に示す例に限定されず、少なくとも第1特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 In addition, the first special symbol reservation information display unit 64b displays information regarding the reserved balls of the first special symbol. For example, the first special symbol reservation information display unit 64b displays information (identification information) about the reserved balls of the first special symbol to be variably displayed next with a symbol such as a number or a symbol. The configuration of the first special symbol hold display device 64 is not limited to the example shown in FIG. 4, but can be arbitrarily configured as long as it can display at least the number of variable display hold of the first special symbol. ..

[第2特別図柄保留表示装置]
第2特別図柄保留表示装置65は、図4に示すように、表示装置13の表示領域13aの上部において、遊技者側から見て、普通図柄表示装置62の右側に配置される。
[Second special symbol hold display device]
As shown in FIG. 4, the second special symbol hold display device 65 is arranged on the right side of the normal symbol display device 62 as viewed from the player side in the upper part of the display area 13a of the display device 13.

第2特別図柄保留表示装置65は、保留されている第2特別図柄の可変表示(第2特別図柄の保留球)に関する情報を表示する装置である。本実施形態では、図4に示すように、第2特別図柄保留表示装置65は、第2特別図柄保留個数表示部65aと、第2特別図柄保留情報表示部65bとで構成される。そして、第2特別図柄保留情報表示部65bは、普通図柄表示装置62の右側に配置され、第2特別図柄保留個数表示部65aは、第2特別図柄保留情報表示部65bの右側に配置される。 The second special symbol hold display device 65 is a device that displays information about the variable display of the second special symbol that is being held (holding ball of the second special symbol). In the present embodiment, as shown in FIG. 4, the second special symbol reservation display device 65 includes a second special symbol reservation number display section 65a and a second special symbol reservation information display section 65b. Then, the second special symbol reservation information display unit 65b is arranged on the right side of the normal symbol display device 62, and the second special symbol reservation number display unit 65a is arranged on the right side of the second special symbol reservation information display unit 65b. ..

第2特別図柄保留個数表示部65aは、左右方向に配列された4つのLED(第2特別図柄保留表示LED)を有する。なお、第2特別図柄保留個数表示部65aの表示態様は、普通図柄保留表示装置63の表示態様と同様である。すなわち、第2特別図柄の可変表示が保留されている場合には、遊技者側から見て、最も左側に位置する第2特別図柄保留表示LEDから保留個数目までの第2特別図柄保留表示LEDが点灯する。 The second special symbol reservation number display unit 65a has four LEDs (second special symbol reservation display LED) arranged in the left-right direction. The display mode of the second special symbol reservation number display section 65a is the same as the display mode of the normal symbol reservation display device 63. That is, when the variable display of the second special symbol is suspended, as viewed from the player side, the second special symbol suspension display LED from the second special symbol suspension display LED located on the leftmost side to the number of suspension Lights up.

また、第2特別図柄保留情報表示部65bは、第2特別図柄の保留球に関する情報を表示する。例えば、第2特別図柄保留情報表示部65bは、次に変動表示させる第2特別図柄の保留球に関する情報(識別情報)を数字や記号等からなる図柄で表示する。なお、第2特別図柄保留表示装置65の構成は、図4に示す例に限定されず、少なくとも第2特別図柄の可変表示の保留個数を表示できる構成であれば、任意に構成することができる。 In addition, the second special symbol reservation information display unit 65b displays information about the reserved balls of the second special symbol. For example, the second special symbol reservation information display unit 65b displays information (identification information) about the reserved balls of the second special symbol to be variably displayed next in the form of numbers or symbols. The configuration of the second special symbol hold display device 65 is not limited to the example shown in FIG. 4, but can be arbitrarily configured as long as it can display at least the number of variable display hold of the second special symbol. ..

[表示装置]
表示装置13は、上述のように液晶表示装置で構成され、その表示領域13aにおいて各種画像表示演出を行う。
[Display device]
The display device 13 is configured by the liquid crystal display device as described above, and performs various image display effects in the display area 13a.

具体的には、本実施形態では、特別図柄表示装置61に表示される特別図柄と関連する演出画像が表示領域13aに表示される。この際、例えば、特別図柄表示装置61において特別図柄が変動表示中であるときには、特定の場合を除いて、例えば、1〜8までの数字や各種文字などからなる複数の演出用識別図柄(装飾図柄)が表示領域13aに変動表示される。そして、特別図柄表示装置61において特別図柄が停止表示されると、表示領域13aにも、特別図柄に対応する複数の装飾図柄(後述の大当り図柄等)が停止表示される。 Specifically, in the present embodiment, the effect image associated with the special symbol displayed on the special symbol display device 61 is displayed in the display area 13a. At this time, for example, when the special symbol is being variably displayed on the special symbol display device 61, except for a specific case, for example, a plurality of production identification symbols (decoration) including numbers 1 to 8 and various characters (Pattern) is variably displayed in the display area 13a. Then, when the special symbol is stopped and displayed on the special symbol display device 61, a plurality of decorative symbols (such as a jackpot symbol described later) corresponding to the special symbol are also stopped and displayed in the display area 13a.

そして、特別図柄表示装置61において停止表示された特別図柄が特定の態様である(停止表示の結果が「大当り」である)場合には、「大当り」であることを遊技者に把握させるための演出画像が表示領域13aに表示される。「大当り」であることを遊技者に把握させるための演出としては、例えば、まず、停止表示された複数の装飾図柄が特定の態様(例えば、同一の装飾図柄が所定の方向に沿って並ぶ態様)となり、その後、「大当り」を報知する画像を表示するような演出が挙げられる。 Then, in the case where the special symbol stopped and displayed in the special symbol display device 61 is in a specific mode (the result of the stop display is "big hit"), the player can understand that it is "big hit". The effect image is displayed in the display area 13a. As an effect for letting the player know that it is a “big hit”, for example, first, a plurality of stop-displayed decorative symbols are in a specific mode (for example, the same decorative pattern is arranged in a predetermined direction). ), and then an effect of displaying an image for notifying the "big hit" can be mentioned.

また、本実施形態では、表示装置13の表示領域13aに、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65の表示内容と関連する演出画像が表示される。例えば、表示領域13aには、特別図柄の可変表示の保留個数を報知する保留情報(例えば、保留個数と同じ数の保留用図柄)が表示される。また、例えば、本実施形態のパチンコ遊技機1では、特別図柄の保留球の情報に基づいて先読み演出を行うが、この際の予告報知も表示領域13aに表示される。 Further, in the present embodiment, in the display area 13a of the display device 13, an effect image associated with the display contents of the first special symbol hold display device 64 and the second special symbol hold display device 65 is displayed. For example, in the display area 13a, holding information (for example, the same number of holding symbols as the holding number) for notifying the holding number of the variable display of the special symbol is displayed. Further, for example, in the pachinko gaming machine 1 of the present embodiment, the prefetching effect is performed based on the information of the reserved ball of the special symbol, but the notice of notice at this time is also displayed in the display area 13a.

なお、本実施形態では、普通図柄表示装置62において停止表示された普通図柄が所定の態様であった場合に、その情報を遊技者に把握させる演出画像を表示装置13の表示領域13aに表示させる機能をさらに設けてもよい。 In the present embodiment, when the ordinary symbol stopped and displayed on the ordinary symbol display device 62 is in a predetermined mode, an effect image for the player to grasp the information is displayed in the display area 13a of the display device 13. A function may be further provided.

<パチンコ遊技機が備える回路の構成>
次に、図5を参照しながら、本実施形態のパチンコ遊技機1が備える各種回路の構成について説明する。なお、図5は、パチンコ遊技機1の回路構成を示すブロック図である。
<Circuit configuration of pachinko gaming machine>
Next, the configuration of various circuits included in the pachinko gaming machine 1 of the present embodiment will be described with reference to FIG. Note that FIG. 5 is a block diagram showing a circuit configuration of the pachinko gaming machine 1.

パチンコ遊技機1は、図5に示すように、主に遊技動作の制御を行う主制御回路70と、払出・発射制御回路123と、遊技の進行に応じた演出動作の制御を行う副制御回路200とを有する。 As shown in FIG. 5, the pachinko gaming machine 1 mainly includes a main control circuit 70 that controls game operations, a payout/launch control circuit 123, and a sub-control circuit that controls effect operations according to the progress of the game. 200 and.

[主制御回路]
主制御回路70は、ワンチップマイコン77と、クロック発生回路74と、初期リセット回路75とを備える。なお、上述のように、本実施形態では、第1始動口44又は第2始動口45の入賞時に特別図柄の抽選処理を行うが、この処理は、主制御回路70により制御される。すなわち、主制御回路70は、遊技状態を遊技者にとって有利な状態に移行させるか否かの抽選処理を行う手段(抽選手段)も兼ねる。
[Main control circuit]
The main control circuit 70 includes a one-chip microcomputer 77, a clock generation circuit 74, and an initial reset circuit 75. As described above, in the present embodiment, the special symbol lottery process is performed at the time of winning the first start opening 44 or the second start opening 45. This process is controlled by the main control circuit 70. That is, the main control circuit 70 also serves as means (lottery means) for performing lottery processing as to whether or not to shift the game state to a state advantageous to the player.

ワンチップマイコン77は、メインCPU(Central Processing Unit)71と、メインROM(Read Only Memory)72と、メインRAM(Random Access Memory)73と、シリアル通信部76とにより構成される。なお、メインCPU71、メインROM72、メインRAM73及びシリアル通信部76は、それぞれ別個に設けられていてもよい。 The one-chip microcomputer 77 includes a main CPU (Central Processing Unit) 71, a main ROM (Read Only Memory) 72, a main RAM (Random Access Memory) 73, and a serial communication unit 76. The main CPU 71, the main ROM 72, the main RAM 73, and the serial communication unit 76 may be separately provided.

また、本実施形態では、主制御回路70の基板にメインROM72を内蔵する構成を説明するが、本発明はこれに限定されない。例えば、主制御回路70の基板に、メインROM72を搭載したROM基板を接続してもよい。さらに、本実施形態では、主制御回路70内の各種回路は、一体的に形成されていてもよいし、別体として形成されていてもよい。また、メインROM72は、遊技機に設置される構成で無くてもよく、遊技機と通信可能となるような構成であってもよい。 Further, although the present embodiment describes a configuration in which the main ROM 72 is built in the substrate of the main control circuit 70, the present invention is not limited to this. For example, a ROM substrate having the main ROM 72 mounted thereon may be connected to the substrate of the main control circuit 70. Further, in this embodiment, the various circuits in the main control circuit 70 may be integrally formed or may be separately formed. Further, the main ROM 72 does not have to be configured to be installed in the gaming machine, and may be configured to be communicable with the gaming machine.

ワンチップマイコン77には、クロック発生回路74及び初期リセット回路75が接続される。メインROM72には、メインCPU71によりパチンコ遊技機1の動作を制御するための各種プログラム(後述の図28〜図35参照)や、各種データテーブル(後述の図16〜図26参照)等が記憶されている。 A clock generation circuit 74 and an initial reset circuit 75 are connected to the one-chip microcomputer 77. The main ROM 72 stores various programs (see FIGS. 28 to 35 described below) for controlling the operation of the pachinko gaming machine 1 by the main CPU 71, various data tables (see FIGS. 16 to 26 described below), and the like. ing.

メインCPU71は、メインROM72に記憶されたプログラムに従って、各種処理を実行する。メインRAM73は、メインCPU71が各種処理を実行する際の一時記憶領域として作用し、メインCPU71が各種処理に必要となる種々のフラグや変数の値が記憶される。なお、本実施形態では、メインCPU71の一時記憶領域としてメインRAM73を用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いることができる。 The main CPU 71 executes various processes according to the programs stored in the main ROM 72. The main RAM 73 acts as a temporary storage area when the main CPU 71 executes various processes, and stores various flags and variable values required by the main CPU 71 for various processes. Although the main RAM 73 is used as the temporary storage area of the main CPU 71 in the present embodiment, the present invention is not limited to this, and any recording medium can be used as the temporary storage area as long as it is a readable/writable storage medium. ..

クロック発生回路74は、後述するシステムタイマ割込処理を実行するために、所定の周期(例えば2msec)でクロックパルスを発生する。初期リセット回路75は、電源投入時にリセット信号を生成する。そして、シリアル通信部76は、副制御回路200に対してコマンドを供給する。 The clock generation circuit 74 generates a clock pulse at a predetermined cycle (for example, 2 msec) in order to execute a system timer interrupt process described later. The initial reset circuit 75 generates a reset signal when the power is turned on. Then, the serial communication unit 76 supplies a command to the sub control circuit 200.

また、主制御回路70には、図5に示すように、主制御回路70から送られた出力信号に応じて動作する各種の装置が接続される。 Further, as shown in FIG. 5, the main control circuit 70 is connected to various devices that operate according to the output signal sent from the main control circuit 70.

具体的には、主制御回路70には、特別図柄表示装置61、普通図柄表示装置62、普通図柄保留表示装置63、第1特別図柄保留表示装置64及び第2特別図柄保留表示装置65が接続される。これらの各装置は、主制御回路70から送られた出力信号に基づいて所定の動作を行う。例えば、主制御回路70から特別図柄表示装置61に所定の出力信号が送信されると、特別図柄表示装置61は、その出力信号に基づいて、特別図柄ゲームにおける特別図柄の可変表示の動作制御を行う。 Specifically, the main control circuit 70, the special symbol display device 61, the normal symbol display device 62, the normal symbol hold display device 63, the first special symbol hold display device 64 and the second special symbol hold display device 65 are connected. To be done. Each of these devices performs a predetermined operation based on the output signal sent from the main control circuit 70. For example, when a predetermined output signal is transmitted from the main control circuit 70 to the special symbol display device 61, the special symbol display device 61, based on the output signal, the operation control of the variable display of the special symbol in the special symbol game. To do.

また、主制御回路70には、普通電動役物ソレノイド46a、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bが接続される。そして、主制御回路70は、普通電動役物ソレノイド46aを駆動制御して、普通電動役物46の一対の羽根部材を開放状態又は閉鎖状態にする。また、主制御回路70は、第1大入賞口ソレノイド53b及び第2大入賞口ソレノイド54bをそれぞれ駆動制御して、第1大入賞口53及び第2大入賞口54を開放状態又は閉鎖状態にする。 Further, the main control circuit 70 is connected to an ordinary electric accessory solenoid 46a, a first special winning opening solenoid 53b, and a second special winning opening solenoid 54b. Then, the main control circuit 70 drives and controls the ordinary electric accessory solenoid 46a to open or close the pair of blade members of the ordinary electric accessory 46. Further, the main control circuit 70 drives and controls the first big winning opening solenoid 53b and the second big winning opening solenoid 54b, respectively, to open or close the first big winning opening 53 and the second big winning opening 54. To do.

さらに、主制御回路70には、図5に示すように、各種センサに接続され、各種センサの出力信号を受信する。具体的には、主制御回路70には、カウントセンサ53c,54c、一般入賞球センサ51a,52a、通過球センサ43a、第1始動口入賞球センサ44a、第2始動口入賞球センサ45a、バックアップクリアスイッチ121などが接続される。 Further, as shown in FIG. 5, the main control circuit 70 is connected to various sensors and receives output signals from the various sensors. Specifically, in the main control circuit 70, count sensors 53c, 54c, general winning ball sensors 51a, 52a, passing ball sensor 43a, first starting winning ball sensor 44a, second starting winning ball sensor 45a, backup. The clear switch 121 and the like are connected.

カウントセンサ53cは、第1大入賞口53に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。カウントセンサ54cは、第2大入賞口54に入賞した遊技球を計数し、その結果を示す所定の出力信号を主制御回路70に出力する。一般入賞球センサ51aは、一般入賞口51に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力し、一般入賞球センサ52aは、一般入賞口52に遊技球が入賞した場合に、所定の検知信号を主制御回路70に出力する。 The count sensor 53c counts the game balls that have won the first big winning opening 53, and outputs a predetermined output signal indicating the result to the main control circuit 70. The count sensor 54c counts the game balls that have won the second big winning opening 54, and outputs a predetermined output signal indicating the result to the main control circuit 70. The general winning ball sensor 51a outputs a predetermined detection signal to the main control circuit 70 when the game ball has won the general winning opening 51, and the general winning ball sensor 52a has the game ball winning in the general winning opening 52. In that case, a predetermined detection signal is output to the main control circuit 70.

また、通過球センサ43aは、遊技球が球通過検出器43を通過した場合に、所定の検知信号を主制御回路70に出力する。第1始動口入賞球センサ44aは、遊技球が第1始動口44に入賞した場合に、所定の検知信号を主制御回路70に出力する。第2始動口入賞球センサ45aは、遊技球が第2始動口45に入賞した場合に、所定の検知信号を主制御回路70に出力する。また、バックアップクリアスイッチ121は、電断時等にバックアップデータが遊技店の管理者等の操作に応じてクリアされた場合に、所定の検知信号を主制御回路70及び払出・発射制御回路123に出力する。 In addition, the passing ball sensor 43a outputs a predetermined detection signal to the main control circuit 70 when the game ball passes through the ball passing detector 43. The first starting opening winning ball sensor 44a outputs a predetermined detection signal to the main control circuit 70 when a game ball wins the first starting opening 44. The second start opening winning ball sensor 45a outputs a predetermined detection signal to the main control circuit 70 when a game ball enters the second starting opening 45. In addition, the backup clear switch 121 sends a predetermined detection signal to the main control circuit 70 and the payout/launch control circuit 123 when the backup data is cleared in response to an operation of an administrator of a game shop at the time of power failure or the like. Output.

さらに、主制御回路70には、払出・発射制御回路123が接続される。なお、払出・発射制御回路123及びそれに接続された各種周辺装置の内容については、後で詳述する。 Further, a payout/launch control circuit 123 is connected to the main control circuit 70. Details of the payout/launch control circuit 123 and various peripheral devices connected thereto will be described later.

[払出・発射制御回路及びその周辺装置]
払出・発射制御回路123は、賞球ケースユニット170、払出状態報知表示装置178、下皿満タンスイッチ179、発射装置15、外部端子板140及びカードユニット150に接続される。また、外部端子板140は、データ表示器141に接続され、カードユニット150は、貸し出し用操作部151に接続される。
[Payment/launch control circuit and its peripherals]
The payout/launch control circuit 123 is connected to the prize ball case unit 170, the payout state notification display device 178, the lower plate full tank switch 179, the launching device 15, the external terminal board 140, and the card unit 150. Also, the external terminal board 140 is connected to the data display 141, and the card unit 150 is connected to the lending operation unit 151.

払出・発射制御回路123は、主制御回路70から送信される各種コマンド等に基づいて、これらの周辺装置に対して信号等を入出力し、各周辺装置の動作制御を行う。例えば、払出・発射制御回路123は、主制御回路70から送信される賞球制御コマンド、カードユニット150から送信される後述の貸し球制御信号を受信し、賞球ケースユニット170に対して所定の信号を送信する。これにより、賞球ケースユニット170は、遊技球を払い出す。 The payout/launch control circuit 123 inputs and outputs signals and the like to these peripheral devices based on various commands and the like transmitted from the main control circuit 70, and controls the operation of each peripheral device. For example, the payout/launch control circuit 123 receives a prize ball control command transmitted from the main control circuit 70 and a loan ball control signal (to be described later) transmitted from the card unit 150, and determines a predetermined value for the prize ball case unit 170. Send a signal. Thereby, the prize ball case unit 170 pays out the game balls.

賞球ケースユニット170は、遊技球の払出を行う装置であり、第1の15球担保スイッチ172a、第2の15球担保スイッチ172b、第1の計数スイッチ181a、第2の計数スイッチ181b及び払出モータ174を有する。なお、賞球ケースユニット170に含まれるこれらの構成部は、それぞれ払出・発射制御回路123に接続される。 The prize ball case unit 170 is a device for paying out game balls, and includes a first 15-ball collateral switch 172a, a second 15-ball collateral switch 172b, a first counting switch 181a, a second counting switch 181b and a payout. It has a motor 174. The components included in the prize ball case unit 170 are connected to the payout/launch control circuit 123, respectively.

また、ここでは図示しないが、賞球ケースユニット170の内部には、2つの球供給通路が設けられる。そして、第1の15球担保スイッチ172aは、一方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の15球担保スイッチ172bは、他方の球供給通路に補給された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。 Although not shown here, two ball supply passages are provided inside the prize ball case unit 170. Then, the first 15-ball security switch 172a detects the game ball replenished in one ball supply passage and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123. In addition, the second 15-ball security switch 172b detects the game ball supplied to the other ball supply passage, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123.

さらに、ここでは図示しないが、賞球ケースユニット170の内部には、2つの払出通路が設けられる。そして、第1の計数スイッチ181aは、一方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。また、第2の計数スイッチ181bは、他方の払出通路に払出された遊技球を検出し、その検出結果を示す所定の出力信号を払出・発射制御回路123に出力する。 Further, although not shown here, two payout passages are provided inside the prize ball case unit 170. Then, the first counting switch 181a detects a game ball paid out to one payout passage and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123. In addition, the second counting switch 181b detects the game ball paid out to the other payout passage, and outputs a predetermined output signal indicating the detection result to the payout/launch control circuit 123.

払出モータ174は、ステッピングモータで構成され、払出・発射制御回路123から入力された制御信号に応じて駆動される。払出モータ174は、賞球ケースユニット170内に設けられた図示しないスプロケット(回転部材)を回転駆動する。そして、このスプロケットの回転動作により、各球供給路に蓄積された遊技球が1球ずつ、対応する払出通路に移動する。 The payout motor 174 is composed of a stepping motor, and is driven according to a control signal input from the payout/firing control circuit 123. The payout motor 174 rotationally drives a sprocket (rotating member) (not shown) provided in the prize ball case unit 170. Then, by the rotation operation of this sprocket, the game balls accumulated in each ball supply path are moved one by one to the corresponding payout path.

払出状態報知表示装置178は、遊技球の払出に関して異常が発生した場合に、その異常の種別を報知するための装置であり、7セグメントディスプレイにより構成される。払出状態報知表示装置178は、遊技店(遊技場)の管理者のみが視認可能となるような位置に取り付けられ、例えば、パチンコ遊技機1の裏面の所定箇所に取り付けられる。 The payout state notification display device 178 is a device for notifying the type of the abnormality when an abnormality occurs with respect to the payout of gaming balls, and includes a 7-segment display. The payout state notification display device 178 is attached to a position where it can be viewed only by a manager of a game store (game hall), and is attached to a predetermined position on the back surface of the pachinko gaming machine 1, for example.

下皿満タンスイッチ179は、下皿22に貯留された遊技球が満タンになった場合に、これを検知し、その検知結果を払出・発射制御回路123に出力する。 The lower plate full tank switch 179 detects when the gaming balls stored in the lower plate 22 are full, and outputs the detection result to the payout/launch control circuit 123.

なお、払出・発射制御回路123は、下皿満タンスイッチ179から下皿満タン状態であることを示す信号が入力されると、下皿満タン状態である旨を払出状態報知表示装置178を用いて報知するとともに、主制御回路70に下皿満タン状態であることを示す信号を出力する。その後、主制御回路70から副制御回路200に演出制御コマンドが送信されると、副制御回路200は、例えばスピーカ11、ランプ群18、表示装置13等を用いて下皿22が満タン状態であることを報知する。 Note that, when a signal indicating that the lower plate is full is input from the lower plate full tank switch 179, the payout/launch control circuit 123 informs the payout state notification display device 178 that the lower plate is full. In addition to the notification, the main control circuit 70 outputs a signal indicating that the lower plate is full. After that, when the production control command is transmitted from the main control circuit 70 to the sub control circuit 200, the sub control circuit 200 uses, for example, the speaker 11, the lamp group 18, the display device 13 and the like to make the lower plate 22 full. Notify that there is.

発射装置15は、上皿21に貯留された遊技球を遊技領域12aに発射する際に遊技者に回動操作可能な発射ハンドル25を有する。払出・発射制御回路123は、発射ハンドル25が遊技者によって把持され、且つ、時計回り方向へ回動操作されたときに、その回動角度に応じて発射装置15のソレノイドアクチュエータ(不図示)に電力を供給する。これにより、発射装置15は、遊技球を発射する。なお、発射装置15の駆動手段としては、ソレノイドアクチュエータの代わりにモータを用いてもよい。 The launching device 15 has a launching handle 25 which can be rotated by the player when launching the game balls stored in the upper plate 21 to the game area 12a. The payout/launch control circuit 123 causes a solenoid actuator (not shown) of the launching device 15 according to the rotation angle when the player handles the firing handle 25 and rotates the clockwise handle in the clockwise direction. Supply power. Thereby, the launching device 15 launches the game ball. A motor may be used as the driving unit of the launching device 15 instead of the solenoid actuator.

外部端子板140は、遊技店内の全てのパチンコ遊技機を管理するホールコンピュータにデータ送信するために用いられる。データ表示器141は、例えばパチンコ遊技機1の上部に遊技店の付帯設備として設置され、ホール係員を呼び出す機能や当り回数を表示する機能を有する。 The external terminal board 140 is used to transmit data to a hall computer that manages all the pachinko gaming machines in the gaming shop. The data display 141 is installed as, for example, an auxiliary facility of a game store on the top of the pachinko gaming machine 1, and has a function of calling a hall staff member and a function of displaying the number of hits.

貸し出し用操作部151は、遊技者に操作されると、カードユニット150に遊技球の貸し出しを要求する信号を出力する。カードユニット150は、貸し出し用操作部151から出力される遊技球の貸し出しを要求する信号に基づいて、賞球ケースユニット170を介して払出される遊技球の数(貸し球数)を決定する。そして、カードユニット150は、貸し出し用操作部151から遊技球の貸し出しを要求する信号を受信すると、決定された貸し球数の情報を含む貸し球制御信号を払出・発射制御回路123に送信する。 When the player operates the lending operation unit 151, the lending operation unit 151 outputs a signal requesting the lending of the game ball to the card unit 150. The card unit 150 determines the number of game balls to be paid out (the number of loan balls) via the prize ball case unit 170, based on a signal requesting the lending of game balls output from the lending operation unit 151. When the card unit 150 receives a signal requesting the lending of game balls from the lending operation unit 151, the card unit 150 transmits a lending ball control signal including information on the determined number of lending balls to the payout/launch control circuit 123.

[副制御回路]
副制御回路200は、主制御回路70のシリアル通信部76に接続される。そして、副制御回路200(後述のホスト制御回路210)は、主制御回路70から送信される各種のコマンド(遊技の進行に関する情報)に従って、副制御回路200全体の制御を行う。そして、副制御回路200は、主制御回路70から送信される各種のコマンドに基づいて、スピーカ11による音声再生動作の制御、表示装置13による画像表示動作の制御、LEDを含むランプ群18によるランプ点灯/消灯動作の制御、役物20(装飾部材)による演出動作の制御等を行う。すなわち、副制御回路200は、主制御回路70からの指令に基づいて、各種演出装置を制御し、遊技の進行に応じた各種演出を実行する。なお、本実施形態では、副制御回路200から主制御回路70に対して信号を供給できない構成とするが、本発明はこれに限定されず、副制御回路200から主制御回路70に信号送信可能な構成を備えていてもよい。
[Sub control circuit]
The sub control circuit 200 is connected to the serial communication unit 76 of the main control circuit 70. Then, the sub control circuit 200 (host control circuit 210 described later) controls the sub control circuit 200 as a whole according to various commands (information relating to the progress of the game) transmitted from the main control circuit 70. Then, the sub control circuit 200 controls the sound reproduction operation by the speaker 11, the image display operation by the display device 13, and the lamp by the lamp group 18 including LEDs, based on various commands transmitted from the main control circuit 70. The control of the lighting/extinguishing operation, the control of the effect operation by the accessory 20 (decorative member), etc. That is, the sub control circuit 200 controls various effect devices based on the command from the main control circuit 70, and executes various effects according to the progress of the game. In the present embodiment, the sub-control circuit 200 is configured to be unable to supply a signal to the main control circuit 70, but the present invention is not limited to this, and the sub-control circuit 200 can transmit a signal to the main control circuit 70. It may be provided with various configurations.

次に、図6を参照しながら、副制御回路200の内部構成について、より詳細に説明する。なお、図6は、副制御回路200内部の回路構成、並びに、副制御回路200とその各種周辺装置との接続関係を示すブロック図である。 Next, the internal configuration of the sub control circuit 200 will be described in more detail with reference to FIG. 6 is a block diagram showing a circuit configuration inside the sub control circuit 200 and a connection relationship between the sub control circuit 200 and various peripheral devices thereof.

副制御回路200は、図6に示すように、中継基板201と、サブ基板202(第1基板)と、制御ROM基板203と、CGROM(Character Generator ROM)基板204(第2基板)とを備える。そして、サブ基板202は、中継基板201、制御ROM基板203及びCGROM基板204に接続される。なお、副制御回路200内において、サブ基板202と各種ROM基板(制御ROM基板203及びCGROM基板204)とは、ボード・トゥ・ボードコネクタ(不図示)を介して接続される。 As shown in FIG. 6, the sub control circuit 200 includes a relay board 201, a sub board 202 (first board), a control ROM board 203, and a CGROM (Character Generator ROM) board 204 (second board). .. The sub-board 202 is connected to the relay board 201, the control ROM board 203, and the CGROM board 204. In the sub-control circuit 200, the sub-board 202 and various ROM boards (control ROM board 203 and CGROM board 204) are connected via a board-to-board connector (not shown).

中継基板201は、主制御回路70から送信されたコマンドを受信し、該受信したコマンドをサブ基板202に送信するための中継基板である。 The relay board 201 is a relay board for receiving a command transmitted from the main control circuit 70 and transmitting the received command to the sub-board 202.

サブ基板202には、ホスト制御回路210、音声・LED制御回路220、表示制御回路230、SDRAM(Synchronous Dynamic RAM)250及び内蔵中継基板260が設けられる。このうち、少なくとも、ホスト制御回路210、音声・LED制御回路220および表示制御回路230については1ボード基板として構成されている。 The sub-board 202 is provided with a host control circuit 210, a sound/LED control circuit 220, a display control circuit 230, an SDRAM (Synchronous Dynamic RAM) 250, and a built-in relay board 260. Of these, at least the host control circuit 210, the audio/LED control circuit 220, and the display control circuit 230 are configured as one board substrate.

ホスト制御回路210は、主制御回路70から送信される各種のコマンドに基づいて、副制御回路200全体の動作を制御する回路であり、CPUプロセッサ、サブワークRAM210a、SRAM210b、RTC(リアルタイムクロック)、ウォッチドッグタイマを含んで構成される。ホスト制御回路210は、サブ基板202内において、音声・LED制御回路220、表示制御回路230及び内蔵中継基板260に接続される。また、ホスト制御回路210は、制御ROM基板203に接続される。 The host control circuit 210 is a circuit that controls the operation of the entire sub control circuit 200 based on various commands transmitted from the main control circuit 70, and includes a CPU processor, sub work RAM 210a, SRAM 210b, RTC (real time clock), It is configured to include a watchdog timer. The host control circuit 210 is connected to the audio/LED control circuit 220, the display control circuit 230, and the built-in relay board 260 in the sub-board 202. Further, the host control circuit 210 is connected to the control ROM substrate 203.

また、ホスト制御回路210は、サブワークRAM210a及びSRAM(Static RAM)210bを有する。サブワークRAM210aは、ホスト制御回路210が各種処理を実行する際の作業用一時記憶領域と作用する記憶装置であり、ホスト制御回路210が各種処理を実行する際に必要となる種々のフラグや変数の値などを記憶する。SRAM210bは、サブワークRAM210a内の所定のデータをバックアップする記憶装置である。なお、本実施形態では、ホスト制御回路210の一時記憶領域としてRAMを用いるが、本発明はこれに限定されず、読み書き可能な記憶媒体であれば任意の記録媒体を一時記憶領域として用いてよい。 The host control circuit 210 has a sub-work RAM 210a and an SRAM (Static RAM) 210b. The sub-work RAM 210a is a storage device that acts as a work temporary storage area when the host control circuit 210 executes various processes, and various flags and variables necessary when the host control circuit 210 executes various processes. The value of is memorized. The SRAM 210b is a storage device that backs up predetermined data in the sub-work RAM 210a. Although the RAM is used as the temporary storage area of the host control circuit 210 in the present embodiment, the present invention is not limited to this, and any recording medium may be used as the temporary storage area as long as it is a readable/writable storage medium. ..

音声・LED制御回路220は、内蔵中継基板260を介してスピーカ11及びランプ群18に接続され、ホスト制御回路210から入力される制御信号(後述のサウンドリクエスト及びランプリクエスト)に基づいて、スピーカ11による音声再生動作の制御及びランプ群18による発光動作の制御を行う回路である。それゆえ、機能的には、音声・LED制御回路220は、音声コントローラ220aと、ランプコントローラ220bとを有する。音声コントローラ220a及びランプコントローラ220bは、実質、後述のサウンド・ランプ制御モジュール226に含まれる。音声・LED制御回路220の内部構成については、後で図面を参照しながら詳述する。 The voice/LED control circuit 220 is connected to the speaker 11 and the lamp group 18 via the built-in relay board 260, and based on a control signal (sound request and lamp request described later) input from the host control circuit 210, the speaker 11 Is a circuit for controlling the sound reproducing operation by the control unit and the light emitting operation by the lamp group 18. Therefore, functionally, the voice/LED control circuit 220 has a voice controller 220a and a lamp controller 220b. The voice controller 220a and the lamp controller 220b are substantially included in the sound/lamp control module 226 described below. The internal configuration of the voice/LED control circuit 220 will be described later in detail with reference to the drawings.

なお、本実施形態では、音声・LED制御回路220から出力された制御信号及びデータ(例えば、後述のLEDデータ等)が内蔵中継基板260を介してランプ群18に送信される際、音声・LED制御回路220及びランプ群18間の通信は、SPI(Serial Periperal Interface)の通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、ランプ群18には、1個以上のLED、及び、各LEDを制御するための1個以上のLEDドライバが含まれる。 In the present embodiment, when the control signal and data (for example, LED data described later) output from the voice/LED control circuit 220 is transmitted to the lamp group 18 via the built-in relay board 260, the voice/LED is transmitted. Communication between the control circuit 220 and the lamp group 18 is performed by an SPI (Serial Periperal Interface) communication method (a type of serial communication method). Further, in the present embodiment, the lamp group 18 includes one or more LEDs and one or more LED drivers for controlling each LED.

表示制御回路230は、表示装置13に接続され、ホスト制御回路210から入力される制御信号(描画リクエスト)に基づいて演出に関する画像(装飾図柄画像、背景画像、演出用画像等)を表示装置13で表示させる際の各種処理動作を制御するための回路である。なお、表示制御回路230は、ディスプレイコントローラ(後述の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239)と、内蔵VRAM(Video RAM)237とを有する。 The display control circuit 230 is connected to the display device 13 and displays an image (decorative pattern image, background image, effect image, etc.) related to the effect based on a control signal (drawing request) input from the host control circuit 210. It is a circuit for controlling various processing operations at the time of displaying. The display control circuit 230 has a display controller (first display controller 238 and second display controller 239 described later) and a built-in VRAM (Video RAM) 237.

また、表示制御回路230は、サブ基板202内においてSDRAM250に接続される。さらに、表示制御回路230は、CGROM基板204に接続される。また、表示制御回路230内のディスプレイコントローラは、中継基板を介さず直接、表示装置13に接続される。なお、表示制御回路230の内部構成については、後で図面を参照しながら詳述する。 Further, the display control circuit 230 is connected to the SDRAM 250 in the sub-board 202. Further, the display control circuit 230 is connected to the CGROM board 204. Further, the display controller in the display control circuit 230 is directly connected to the display device 13 without the relay board. The internal structure of the display control circuit 230 will be described later in detail with reference to the drawings.

SDRAM250は、DDR2(Double-Date Rate2) SDRAMで構成される。また、SDRAM250には、表示装置13により表示される画像(動画及び静止画)の描画処理において、各種画像データを一時的に格納する各種バッファが設けられる。具体的には、例えば、SDRAM250には、テクスチャバッファ、ムービバッファ、ブレンドバッファ、2つのフレームバッファ(第1フレームバッファ及び第2フレームバッファ)、モーションバッファ等が設けられる。 The SDRAM 250 is composed of a DDR2 (Double-Date Rate2) SDRAM. Further, the SDRAM 250 is provided with various buffers for temporarily storing various image data in a drawing process of an image (moving image and still image) displayed by the display device 13. Specifically, for example, the SDRAM 250 is provided with a texture buffer, a movie buffer, a blend buffer, two frame buffers (first frame buffer and second frame buffer), a motion buffer, and the like.

内蔵中継基板260は、ホスト制御回路210及び音声・LED制御回路220から出力された各種信号及び各種データを受信し、該受信した各種信号及び各種データをスピーカ11、ランプ群18及び役物20に送信する中継基板である。 The built-in relay board 260 receives various signals and various data output from the host control circuit 210 and the voice/LED control circuit 220, and transmits the various received signals and various data to the speaker 11, the lamp group 18, and the accessory 20. It is a relay board for transmission.

また、内蔵中継基板260は、I2C(Inter-Integrated Circuit)コントローラ261及びデジタルオーディオパワーアンプ262(増幅手段)を有する。なお、本実施形態では、I2Cコントローラ261及びデジタルオーディオパワーアンプ262が同じ中継基板に搭載された例を示すが、本発明はこれに限定されず、I2Cコントローラ261を搭載した中継基板を、デジタルオーディオパワーアンプ262を搭載した中継基板とは別個に設けてもよい。 In addition, the built-in relay board 260 has an I2C (Inter-Integrated Circuit) controller 261 and a digital audio power amplifier 262 (amplifying means). In the present embodiment, an example in which the I2C controller 261 and the digital audio power amplifier 262 are mounted on the same relay board is shown. However, the present invention is not limited to this, and the relay board on which the I2C controller 261 is mounted is used as a digital audio board. It may be provided separately from the relay board on which the power amplifier 262 is mounted.

I2Cコントローラ261は、ホスト制御回路210、及び、役物20のモータコントローラ270に接続される。すなわち、ホスト制御回路210は、I2Cコントローラ261及びモータコントローラ270を介して役物20に接続される。そして、ホスト制御回路210から出力された制御信号及びデータ(例えば後述の励磁データ等)は、I2Cコントローラ261及びモータコントローラ270を介して役物20に入力される。 The I2C controller 261 is connected to the host control circuit 210 and the motor controller 270 of the accessory 20. That is, the host control circuit 210 is connected to the accessory 20 via the I2C controller 261 and the motor controller 270. Then, the control signal and data (for example, excitation data described later) output from the host control circuit 210 are input to the accessory 20 via the I2C controller 261 and the motor controller 270.

なお、本実施形態では、I2Cコントローラ261及びモータコントローラ270間の通信は、I2Cの通信方式(シリアル通信方式の一種)で行われる。また、本実施形態では、役物20内には、1個以上のモータが含まれ、モータコントローラ270内には、各モータを駆動するための1個以上のモータドライバが含まれる。なお、図6には、役物20が1つだけ設けられた例を示すが、本発明はこれに限定されず、複数の役物20が設けられていてもよい。 In the present embodiment, the communication between the I2C controller 261 and the motor controller 270 is performed by the I2C communication method (a kind of serial communication method). Further, in the present embodiment, the accessory 20 includes one or more motors, and the motor controller 270 includes one or more motor drivers for driving each motor. 6 shows an example in which only one accessory 20 is provided, the present invention is not limited to this, and a plurality of accessory 20 may be provided.

また、本実施形態の構成において、モータコントローラ270を使用せずにホスト制御回路210が直接、役物20のモータを駆動する構成にしてもよいし、モータ制御用の制御回路を別途設けてもよい。さらに、本実施形態では、1つの制御回路で複数のモータドライバ(モータ)を制御するようにしているが、本発明はこれに限定されない。本実施形態において、1以上(1又は複数)の制御回路により1以上(1又は複数)のモータ(モータドライバ)を制御する構成にしてもよいし、1以上(1又は複数)の制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよいし、1つの制御回路により1つのモータ(モータドライバ)を制御する構成にしてもよい。 Further, in the configuration of the present embodiment, the host control circuit 210 may directly drive the motor of the accessory 20 without using the motor controller 270, or a control circuit for motor control may be separately provided. Good. Furthermore, in the present embodiment, one control circuit controls a plurality of motor drivers (motors), but the present invention is not limited to this. In this embodiment, one or more (one or more) control circuits may control one or more (one or more) motors (motor drivers), or one or more (one or more) control circuits may be used. The configuration may be such that one motor (motor driver) is controlled, or one motor (motor driver) is controlled by one control circuit.

また、デジタルオーディオパワーアンプ262は、音声・LED制御回路220、及び、スピーカ11に接続される。すなわち、音声・LED制御回路220は、デジタルオーディオパワーアンプ262を介してスピーカ11に接続される。それゆえ、音声・LED制御回路220から出力された音声信号等は、デジタルオーディオパワーアンプ262を介してスピーカ11に入力される。 The digital audio power amplifier 262 is connected to the voice/LED control circuit 220 and the speaker 11. That is, the voice/LED control circuit 220 is connected to the speaker 11 via the digital audio power amplifier 262. Therefore, the audio signal output from the audio/LED control circuit 220 is input to the speaker 11 via the digital audio power amplifier 262.

制御ROM基板203には、サブメインROM205が設けられる。サブメインROM205には、ホスト制御回路210によりパチンコ遊技機1の演出動作を制御するための各種プログラムや、各種データテーブル(後述の例えば図26参照)が記憶される。そして、ホスト制御回路210は、サブメインROM205に記憶されたプログラムに従って、各種の処理を実行する。 A sub-main ROM 205 is provided on the control ROM substrate 203. The sub-main ROM 205 stores various programs for controlling the staging operation of the pachinko gaming machine 1 by the host control circuit 210 and various data tables (see, for example, FIG. 26 described later). Then, the host control circuit 210 executes various kinds of processing according to the programs stored in the sub-main ROM 205.

なお、本実施形態では、ホスト制御回路210で用いるプログラムや各種テーブル等を記憶する記憶手段として、サブメインROM205を適用したが、本発明はこれに限定されない。このような記憶手段としては、制御手段を備えたコンピュータにより読み取り可能な記憶媒体であれば別態様の記憶媒体を用いてもよく、例えば、ハードディスク装置、CD−ROM及びDVD−ROM、ROMカートリッジ等の記憶媒体を適用してもよい。また、プログラムの各々が別々の記憶媒体に記録されていてもよい。さらに、プログラムは、予め記録媒体に記録されていてもよいし、電源投入後に外部等からダウンロードされ、サブメインROM205に記録されてもよい。 In the present embodiment, the sub-main ROM 205 is applied as the storage means for storing the program used in the host control circuit 210, various tables, etc., but the present invention is not limited to this. As such a storage means, a storage medium of another mode may be used as long as it is a computer-readable storage medium including a control means, and for example, a hard disk device, a CD-ROM and a DVD-ROM, a ROM cartridge, or the like. Other storage media may be applied. Moreover, each of the programs may be recorded in different storage media. Further, the program may be recorded in a recording medium in advance, or may be downloaded from the outside or the like after the power is turned on and recorded in the sub-main ROM 205.

CGROM基板204には、CGROM206が設けられる。CGROM206は、NOR型又はNAND型のフラッシュメモリにより構成される。また、CGROM206には、例えば表示装置13で表示される画像データや、スピーカ11により再生される音声データ(この明細書においてサウンドデータと称することもある)などが記憶される。なお、この際、各種データは圧縮(符号化)されてCGROM206に格納されるが、本発明はこれに限定されず、各種データが圧縮されずにCGROM206に格納されていてもよい。 A CGROM 206 is provided on the CGROM substrate 204. The CGROM 206 is composed of a NOR type or NAND type flash memory. Further, the CGROM 206 stores, for example, image data displayed on the display device 13, audio data reproduced by the speaker 11 (also referred to as sound data in this specification), and the like. At this time, various data are compressed (encoded) and stored in the CGROM 206, but the present invention is not limited to this, and various data may be stored in the CGROM 206 without being compressed.

なお、本実施形態では、副制御回路200内において、各種ROM基板(制御ROM基板203及びCGROM基板204)とサブ基板202とがボード・トゥ・ボードコネクタで接続される構成を説明したが、本発明はこれに限定されない。例えば、各種ROMをサブ基板202に設けられたソケット等のポートに直接挿入して、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202を構成してもよい。すなわち、サブ基板202と各種ROMとを一体的に構成してもよい。また、ROM機能を備えた又はROMそのものを備えた一枚の基板によりサブ基板202が構成されている場合には、副制御回路200は、CGROMとして使用されるメモリの種類に応じて使用するサブ基板上の回路を物理的或いは電気的に切り替える切り替え手段、又は、メモリの種類に応じて使用するサブ基板上の回路の情報を切り替える切り替え手段を備えていてもよい。 It should be noted that in the present embodiment, the configuration in which various ROM boards (control ROM board 203 and CGROM board 204) and sub-board 202 are connected by the board-to-board connector in the sub-control circuit 200 has been described. The invention is not limited to this. For example, various ROMs may be directly inserted into ports such as sockets provided on the sub-board 202 to configure the sub-board 202 with a single board having a ROM function or having the ROM itself. That is, the sub-board 202 and various ROMs may be integrally configured. Further, when the sub-board 202 is composed of one board having the ROM function or the ROM itself, the sub-control circuit 200 uses the sub-board according to the type of the memory used as the CGROM. A switching means for physically or electrically switching the circuit on the substrate or a switching means for switching the information of the circuit on the sub-board to be used depending on the type of memory may be provided.

また、本実施形態では、各種記憶手段(サブメインROM205、CGROM206、内蔵VRAM237、SDRAM250)のそれぞれと、対応する制御回路との間におけるデータの通信速度の大小関係は、内蔵VRAM237>SDRAM250>サブメインROM205≒CGROM206となる。すなわち、本実施形態では、内蔵VRAM237と表示制御回路230内の各種回路との間の通信速度が最も早く、次いで、SDRAM250と表示制御回路230との間の通信速度が早くなる。そして、サブメインROM205とホスト制御回路210との間の通信速度、及び、CGROM206と表示制御回路230との間の通信速度が最も遅くなる。しかしながら、本発明はこれに限定されず、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係は任意に設定することができる。例えば、各種記憶手段のそれぞれと、対応する制御回路との間の通信速度の大小関係が、本実施形態と異なっていてもよいし、各記憶手段と、対応する制御回路との間の通信速度が全て同じであってもよい。 Further, in the present embodiment, the relationship in data communication speed between each of the various storage means (sub-main ROM 205, CGROM 206, built-in VRAM 237, SDRAM 250) and the corresponding control circuit is as follows: built-in VRAM 237>SDRAM 250>sub main ROM205≈CGROM206. That is, in this embodiment, the communication speed between the built-in VRAM 237 and the various circuits in the display control circuit 230 is the fastest, and then the communication speed between the SDRAM 250 and the display control circuit 230 is the fastest. Then, the communication speed between the sub-main ROM 205 and the host control circuit 210 and the communication speed between the CGROM 206 and the display control circuit 230 become the lowest. However, the present invention is not limited to this, and the magnitude relationship of the communication speed between each of the various storage means and the corresponding control circuit can be set arbitrarily. For example, the magnitude relationship of the communication speed between each of the various storage means and the corresponding control circuit may be different from that in the present embodiment, or the communication speed between each storage means and the corresponding control circuit may be different. May all be the same.

ここで、上述した各種記憶手段の取り得る構成について説明する。本実施形態では、画像データに関する情報(圧縮(符号化)された画像データ)の記憶手段が、画像データに対して透明度を設定する際に使用可能な透明度データに関する情報(後述のアルファテーブル)の記憶手段と同じ(CGROM206)である構成例を説明した。すなわち、「第1情報格納手段」が、「第2情報格納手段」と物理的に同じである構成例を説明した。しかしながら、本発明は、これに限定されない。例えば「第1情報格納手段」が、「第2情報格納手段」と物理的に異なる記憶手段(記憶媒体)で構成されていてもよい。 Here, a configuration that can be taken by the various storage means described above will be described. In the present embodiment, the storage unit of information about image data (compressed (encoded) image data) stores information about transparency data (alpha table described below) that can be used when setting transparency for image data. The configuration example that is the same as the storage means (CGROM 206) has been described. That is, the configuration example in which the “first information storage means” is physically the same as the “second information storage means” has been described. However, the present invention is not limited to this. For example, the "first information storage means" may be configured by a storage means (storage medium) that is physically different from the "second information storage means".

また、本明細書でいう「情報格納手段」は、CGROM206等の記憶手段だけでなく、該記憶手段に記憶されているテーブルや、記憶手段内のデータ記憶領域などを意味するものであってもよい。それゆえ、例えば、「第1情報格納手段」及び「第2情報格納手段」が、同じ記憶手段内における、互いに異なるデータ記憶領域であってもよいし、互いに異なるテーブルであってもよいし、また、互いに異なるレジスタアドレスに記憶されている態様であってもよい。すなわち、本明細書でいう「情報格納手段」が異なるとは、物理的に記憶手段(記憶媒体)が異なる場合だけでなく、物理的には同じ記憶手段(例えば、ROM、RAM等)であるが、該記憶手段内においてデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)が異なる場合も含む意味である。 Further, the "information storage means" referred to in the present specification means not only the storage means such as the CGROM 206, but also a table stored in the storage means, a data storage area in the storage means, or the like. Good. Therefore, for example, the “first information storage means” and the “second information storage means” may be different data storage areas in the same storage means, or may be different tables. Further, it may be stored in different register addresses. That is, "different information storage means" in the present specification means not only physically different storage means (storage medium) but also physically the same storage means (for example, ROM, RAM, etc.). However, it is meant to include the case where the data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) in the storage means are different.

なお、上述した本明細書における「情報格納手段」に関する意味は、上述した「第3情報格納手段」(SDRAM250)及び「第4情報格納手段」(内蔵VRAM237)にも適用可能である。それゆえ、例えば、「第1情報格納手段」〜「第4情報格納手段」は、物理的に互いに異なる記憶手段(記憶媒体)で構成されていてもよいし、「第1情報格納手段」〜「第4情報格納手段」が、一つの記憶手段内において、互いに異なるデータ領域(アドレス、レジスタ、テーブル、構造体などによって区別される記憶領域)で構成されていてもよい。 The meaning of the “information storage means” in the present specification described above is also applicable to the “third information storage means” (SDRAM 250) and the “fourth information storage means” (built-in VRAM 237) described above. Therefore, for example, the "first information storage means" to the "fourth information storage means" may be physically configured by different storage means (storage media), or "first information storage means" to The “fourth information storage means” may be configured with different data areas (storage areas distinguished by addresses, registers, tables, structures, etc.) in one storage means.

また、本実施形態では、「第1情報格納手段」及び「第2情報格納手段」を、一つの記憶手段(CGROM206)内において、互いに異なるデータ領域で構成し、「第3情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)と物理的に異なる記憶手段(SDRAM250)で構成し、且つ、「第4情報格納手段」を、「第1情報格納手段」及び「第2情報格納手段」を含む記憶手段(CGROM206)、並びに、「第3情報格納手段」(SDRAM250)と物理的に異なる記憶手段(内蔵VRAM237)で構成する例を説明したが、本発明はこれに限定されない。「情報格納手段」をデータ領域及び記憶手段のいずれで構成するか、並びに、データ領域として定義される「情報格納手段」と、記憶手段として定義される「情報格納手段」との組み合わせをどのような態様にするかは、例えば遊技機に設けられる記憶手段の構成(個数や種別など)等に応じて適宜に設定することができる。例えば、本実施形態において、「第1情報格納手段」〜「第3情報格納手段」を、一つの記憶手段内の互いに異なるデータ領域で構成し、且つ、「第4情報格納手段」を「第1情報格納手段」〜「第3情報格納手段」を含む記憶手段と物理的に異なる記憶手段で構成してもよい。 In addition, in the present embodiment, the “first information storage means” and the “second information storage means” are configured with different data areas in one storage means (CGROM 206), and the “third information storage means” is formed. , A storage means (CGROM 206) physically different from the storage means (CGROM 206) including the “first information storage means” and the “second information storage means”, and the “fourth information storage means” is referred to as the “fourth information storage means”. An example will be described in which a storage unit (CGROM 206) including “1 information storage unit” and a “second information storage unit” and a storage unit (built-in VRAM 237) physically different from the “third information storage unit” (SDRAM 250) are included. However, the present invention is not limited to this. Which of the data area and the storage means constitutes the "information storage means", and how is the combination of the "information storage means" defined as the data area and the "information storage means" defined as the storage means? It can be set appropriately depending on the configuration (number, type, etc.) of the storage means provided in the gaming machine, for example. For example, in the present embodiment, the "first information storage means" to the "third information storage means" are configured with different data areas in one storage means, and the "fourth information storage means" is referred to as the "fourth information storage means". It may be configured by a storage means physically different from the storage means including "1 information storage means" to "third information storage means".

[音声・LED制御回路]
次に、図7を参照しながら、音声・LED制御回路220の内部構成について説明する。図7は、音声・LED制御回路220の内部の回路構成、並びに、音声・LED制御回路220とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。なお、図7では、説明を簡略化するため、音声・LED制御回路220と各種周辺装置及び回路部との間に設けられる中継基板等の図示は省略する。
[Voice/LED control circuit]
Next, the internal configuration of the voice/LED control circuit 220 will be described with reference to FIG. 7. FIG. 7 is a block diagram showing the internal circuit configuration of the audio/LED control circuit 220 and the connection relationship between the audio/LED control circuit 220 and its various peripheral devices and peripheral circuit units. Note that, in FIG. 7, for simplification of description, illustration of a relay board or the like provided between the audio/LED control circuit 220 and various peripheral devices and circuit units is omitted.

音声・LED制御回路220は、図7に示すように、LSI(Large-Scale Integration)インターフェイス221と、メモリインターフェイス222と、デジタルオーディオインターフェイス223と、ペリフェラルインターフェイス224と、コマンドレジスタ225と、サウンド・ランプ制御モジュール226と、メインジェネレータ227と、マルチエフェクタ228とを備える。音声・LED制御回路220内における各部の接続関係は、次の通りである。 As shown in FIG. 7, the audio/LED control circuit 220 includes an LSI (Large-Scale Integration) interface 221, a memory interface 222, a digital audio interface 223, a peripheral interface 224, a command register 225, and a sound lamp. It includes a control module 226, a main generator 227, and a multi-effector 228. The connection relation of each unit in the voice/LED control circuit 220 is as follows.

音声・LED制御回路220内において、サウンド・ランプ制御モジュール226は、メモリインターフェイス222、ペリフェラルインターフェイス224、コマンドレジスタ225、メインジェネレータ227及びマルチエフェクタ228に接続される。また、コマンドレジスタ225は、サウンド・ランプ制御モジュール226以外に、LSIインターフェイス221に接続される。また、メインジェネレータ227は、サウンド・ランプ制御モジュール226以外に、メモリインターフェイス222及びマルチエフェクタ228に接続される。さらに、マルチエフェクタ228は、サウンド・ランプ制御モジュール226及びメインジェネレータ227以外に、メモリインターフェイス222及びデジタルオーディオインターフェイス223に接続される。 In the sound/LED control circuit 220, the sound/lamp control module 226 is connected to the memory interface 222, the peripheral interface 224, the command register 225, the main generator 227, and the multi-effector 228. The command register 225 is connected to the LSI interface 221 in addition to the sound/lamp control module 226. Further, the main generator 227 is connected to the memory interface 222 and the multi-effector 228 in addition to the sound/lamp control module 226. Furthermore, the multi-effector 228 is connected to the memory interface 222 and the digital audio interface 223 in addition to the sound/lamp control module 226 and the main generator 227.

次に、音声・LED制御回路220内の各部の構成について説明する。 Next, the configuration of each unit in the voice/LED control circuit 220 will be described.

LSIインターフェイス221は、ホスト制御回路210とコマンドレジスタ225との間で制御信号等(例えば、サウンドリクエスト、ランプリクエスト等)の入出力動作を行う際に用いられるインターフェイス回路である。すなわち、コマンドレジスタ225は、LSIインターフェイス221を介してホスト制御回路210に接続される。 The LSI interface 221 is an interface circuit used when inputting/outputting control signals and the like (for example, sound request, lamp request, etc.) between the host control circuit 210 and the command register 225. That is, the command register 225 is connected to the host control circuit 210 via the LSI interface 221.

メモリインターフェイス222は、サブメインROM205と、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228のそれぞれとの間で音声データ等の入出力動作を行う際に用いられるインターフェイス回路である。 The memory interface 222 is an interface circuit used when inputting/outputting audio data and the like between the sub-main ROM 205 and each of the sound/lamp control module 226, the main generator 227, and the multi-effector 228.

デジタルオーディオインターフェイス223は、マルチエフェクタ228からスピーカ11に音声信号等を出力する際に用いられるインターフェイス回路である。また、デジタルオーディオインターフェイス223は、オーディオ入力信号をマルチエフェクタ228に出力する。 The digital audio interface 223 is an interface circuit used when outputting a sound signal or the like from the multi-effector 228 to the speaker 11. The digital audio interface 223 also outputs an audio input signal to the multi-effector 228.

ペリフェラルインターフェイス224は、ランプ群18とサウンド・ランプ制御モジュール226との間でランプ信号等(後述のLEDデータ等)の入出力動作を行う際に用いられるインターフェイス回路である。また、ペリフェラルインターフェイス224には、ランプ群18に含まれるLEDドライバにデータ出力を行う際の物理系統(SPIチャンネル)として、3つの物理系統が設けられている。なお、本実施形態では、後述のように、2つの物理系統(物理系統0(SPIチャンネル0)及び物理系統1(SPIチャンネル1))を用いる。 The peripheral interface 224 is an interface circuit used when inputting/outputting a lamp signal or the like (LED data, which will be described later) between the lamp group 18 and the sound/lamp control module 226. Further, the peripheral interface 224 is provided with three physical systems as physical systems (SPI channels) for outputting data to the LED drivers included in the lamp group 18. In this embodiment, two physical systems (physical system 0 (SPI channel 0) and physical system 1 (SPI channel 1)) are used as described later.

コマンドレジスタ225は、ホスト制御回路210からアクセスされる多数のレジスタ群(例えば、多数の音声制御レジスタ)で構成される。コマンドレジスタ225は、サウンド・ランプ制御モジュール226、メインジェネレータ227及びマルチエフェクタ228の機能制御の設定を行う。また、コマンドレジスタ225は、各インターフェイス(LSIインターフェイス221、メモリインターフェイス222、デジタルオーディオインターフェイス223、ペリフェラルインターフェイス224)の動作条件の設定も行う。 The command register 225 is composed of a large number of register groups (for example, a large number of voice control registers) accessed by the host control circuit 210. The command register 225 sets the function control of the sound/lamp control module 226, the main generator 227, and the multi-effector 228. The command register 225 also sets the operating conditions of each interface (LSI interface 221, memory interface 222, digital audio interface 223, peripheral interface 224).

なお、コマンドレジスタ225を構成する各レジスタには、IC(Integrated Circuit)が搭載され、メモリ・アクセス制御により動作を安定させたメモリチップにより各レジスタが構成される。このような構成のレジスタを用いた場合、各レジスタが接続された信号バスへの負担が小さくなるので、メモリ・チップ(レジスタ)を増やすことにより、容易に、メモリ・モジュール1枚当りの容量(コマンドレジスタ225の容量)を増加させることができる。 An IC (Integrated Circuit) is mounted on each register that constitutes the command register 225, and each register is configured by a memory chip whose operation is stabilized by memory access control. When a register having such a configuration is used, the load on the signal bus to which each register is connected is reduced. Therefore, by increasing the number of memory chips (registers), the capacity per memory module ( The capacity of the command register 225) can be increased.

サウンド・ランプ制御モジュール226は、音声再生動作等を統括的に制御するものであり、コマンドレジスタ225の設定内容に従い、音声・LED制御回路220内の各構成部(各ブロック)の動作を制御する。サウンド・ランプ制御モジュール226は、図7に示すように、シンプルアクセスコントローラ226a、シーケンサ226b、ランプ制御部226c及びペリフェラル制御部226dを有する。 The sound/lamp control module 226 centrally controls the sound reproduction operation and the like, and controls the operation of each component (each block) in the sound/LED control circuit 220 according to the setting contents of the command register 225. .. As shown in FIG. 7, the sound/lamp control module 226 includes a simple access controller 226a, a sequencer 226b, a lamp control unit 226c, and a peripheral control unit 226d.

シンプルアクセスコントローラ226aは、コマンドを一括処理する回路部である。シーケンサ226bは、ランプ点灯や音声などの自動再生動作を制御するための各種シーケンサ(自動再生機能部)を有する。そして、各シーケンサは、タイマーやステップ条件(例えば、後述のLEDアニメーションや音声などのシーケンス再生中のステップ処理毎に設定される条件)に従って、各種動作を制御する。 The simple access controller 226a is a circuit unit that collectively processes commands. The sequencer 226b has various sequencers (automatic reproduction function unit) for controlling automatic reproduction operations such as lighting of a lamp and voice. Then, each sequencer controls various operations in accordance with a timer and step conditions (for example, conditions set for each step process during sequence reproduction of LED animation, voice, etc., which will be described later).

ランプ制御部226cは、後述のLEDデータが設定可能な全チャンネル(8つのチャンネル)において、セットされる輝度値の計算を行い、その算出結果を外部(LEDドライバ)に送信する。また、ペリフェラル制御部226dは、ランプ制御部226cから出力された算出結果のデータをLEDドライバに送信する際の物理的な送信制御を行う。 The lamp control unit 226c calculates the brightness value to be set in all channels (8 channels) to which LED data described later can be set, and transmits the calculation result to the outside (LED driver). In addition, the peripheral control unit 226d performs physical transmission control when transmitting the data of the calculation result output from the lamp control unit 226c to the LED driver.

メインジェネレータ227は、音声信号を生成する回路部である。具体的には、メインジェネレータ227は、サウンド・ランプ制御モジュール226から入力された制御信号に基づいて、CGROM206に記憶されている所定の音声データを取得し、該取得した音声データを所定の音声信号に変換する。このメインジェネレータ227は、再生チャンネルCH1〜CH32に区分されて圧縮データを再生するデコーダ227aと、音量を調整するチャンネルボリューム227b(V1〜V4)と、デコーダ227aの再生音を混合するチャンネルミックス部227cと、最終的な混合動作を実行する再ミックス部227dと、を有して構成されている。 The main generator 227 is a circuit unit that generates an audio signal. Specifically, the main generator 227 acquires the predetermined audio data stored in the CGROM 206 based on the control signal input from the sound/lamp control module 226, and outputs the acquired audio data to the predetermined audio signal. Convert to. The main generator 227 is divided into reproduction channels CH1 to CH32, a decoder 227a for reproducing compressed data, a channel volume 227b (V1 to V4) for adjusting the volume, and a channel mix unit 227c for mixing reproduced sounds of the decoder 227a. And a remix unit 227d that executes a final mixing operation.

マルチエフェクタ228は、メインジェネレータ227から入力される音声信号とデジタルオーディオインターフェイス223から入力されるオーディオ入力信号とを合成するミキサーと、音声に対して各種音響効果を与えるための各種エフェクターとを有する。そして、マルチエフェクタ228は、ミキサーで合成された音声信号、エフェクターからの出力信号等をデジタルオーディオインターフェイス223を介してスピーカ11に出力する。 The multi-effector 228 has a mixer for synthesizing a sound signal input from the main generator 227 and an audio input signal input from the digital audio interface 223, and various effectors for giving various sound effects to sound. Then, the multi-effector 228 outputs the audio signal synthesized by the mixer, the output signal from the effector, and the like to the speaker 11 via the digital audio interface 223.

図8は、音声・LED制御回路の出力信号を説明する図面である。CGROM206には、最高8192種類のシーケンスコード群と、最高8192種類のSACデータ群が格納されている。シーケンスコードやSACデータは、各々、13ビット長のシーケンスコード番号やSAC番号で特定されており、8192=213の関係にある。 FIG. 8 is a diagram for explaining output signals of the voice/LED control circuit. The CGROM 206 stores a maximum of 8192 types of sequence code groups and a maximum of 8192 types of SAC data groups. Sequence code and SAC data, respectively, have been identified in the 13 bit long sequence code number or SAC number, a relationship of 8192 = 2 13.

本実施例の場合、シーケンサ226bとして、並列的に動作する16系列(SQ0〜SQ15)が設けられ、また、シンプルアクセルコントローラ226aとして、並列的に動作する4系列(SAC0〜SAC3)が設けられている。この構成に対応して、コマンドレジスタ225には、シーケンサ(SQ0〜SQ15)制御用の音声制御レジスタRGj2と、SAC(SAC0〜SAC3)制御用の音声制御レジスタRGj1とが設けられている。 In the case of this embodiment, 16 sequences (SQ0 to SQ15) operating in parallel are provided as the sequencer 226b, and 4 sequences (SAC0 to SAC3) operating in parallel are provided as the simple accelerator controller 226a. There is. Corresponding to this configuration, the command register 225 is provided with a voice control register RGj2 for controlling the sequencer (SQ0 to SQ15) and a voice control register RGj1 for controlling the SAC (SAC0 to SAC3).

そして、CPUプロセッサにより構成されるホスト制御回路210が、音声コマンドの送信動作に基づいて、SAC制御用の所定の音声制御レジスタRGj1に、SAC番号と、その付属情報を書込むと、対応するシンプルアクセスコントローラ226aが機能を開始し、そのシンプルアクセスコントローラ226aは、SAC番号で特定される一群の設定データを、SACデータが指示する一群の音声制御レジスタに書込むことになる。本実施形態では、煩雑な設定動作を一のSAC番号とその付属情報の送信で終えることができる。 Then, when the host control circuit 210 configured by the CPU processor writes the SAC number and its accompanying information into a predetermined voice control register RGj1 for SAC control based on the voice command transmission operation, the corresponding simple The access controller 226a starts the function, and the simple access controller 226a writes the group of setting data specified by the SAC number into the group of voice control registers designated by the SAC data. In this embodiment, the complicated setting operation can be completed by transmitting one SAC number and its associated information.

一方、CPUプロセッサにより構成されるホスト制御回路210が、音声コマンドの送信動作に基づいて、シーケンサ226b(SQ0〜SQ7)制御用の所定の音声制御レジスタRGj2に、シーケンスコード番号と、その付属情報を書込むと、対応するシーケンサSQiが機能を開始して、シーケンスコードで特定される一群の設定データを、シーケンスコードが指示する一群の音声制御レジスタに書込むことになる。 On the other hand, the host control circuit 210 configured by the CPU processor, based on the voice command transmission operation, stores the sequence code number and its associated information in a predetermined voice control register RGj2 for controlling the sequencer 226b (SQ0 to SQ7). When written, the corresponding sequencer SQi starts its function and writes the group of setting data specified by the sequence code into the group of voice control registers designated by the sequence code.

ここで、シーケンサ(SQ0〜SQ7)制御用の所定の音声制御レジスタRGj2には、任意のシーケンサSQiに対して、複数(最高8個)のシーケンスコード番号と、各シーケンスコード番号の演出に対するループ情報を記入できるようになっている。したがって、例えば、シーケンサSQiに対して、n+1個のシーケンスコード番号(X0,X1,・・・,Xn)が指定された場合には、シーケンスコード番号X0の設定動作→シーケンスコード番号X1の設定動作→・・・・シーケンスコード番号Xnの設定動作が順番に実行されることになり、設定動作に対応する音声演出が実行されることになる。 Here, in a predetermined voice control register RGj2 for controlling the sequencer (SQ0 to SQ7), a plurality of (up to eight) sequence code numbers for any sequencer SQi and loop information for the effect of each sequence code number. You can fill in. Therefore, for example, when n+1 sequence code numbers (X0, X1,..., Xn) are designated for the sequencer SQi, the setting operation of the sequence code number X0 → the setting operation of the sequence code number X1. →... The setting operation of the sequence code number Xn is sequentially executed, and the voice effect corresponding to the setting operation is executed.

また、繰り返し回数などのループ情報は、シーケンスコード番号ごとに指定可能であるので、シーケンスコード番号で特定される音声演出を、所定回数繰り返した後に、次のシーケンスコード番号で特定される音声演出に移行することができる。 In addition, loop information such as the number of repetitions can be specified for each sequence code number, so that after repeating the audio effect specified by the sequence code number a predetermined number of times, the audio effect specified by the next sequence code number is added. Can be migrated.

このように、シーケンサSQiに設定すべきデータは多岐にわたっており、これらシーケンスコード番号及び付随データを、シーケンサ制御用の音声制御レジスタRGj2に適宜に設定する必要がある。そこで、本実施例では、シーケンスコード番号および付随データの全体を1バイト単位で分割すると共に、分割された1バイトデータと、この1バイトデータを設定すべきシーケンサ制御用レジスタRGj2のレジスタアドレスとを一組とする一群のSACデータを、CGROM206に確保している(以下、これをシーケンサ起動用SACデータという)。 As described above, there are various kinds of data to be set in the sequencer SQi, and it is necessary to appropriately set these sequence code numbers and associated data in the voice control register RGj2 for controlling the sequencer. Therefore, in this embodiment, the entire sequence code number and associated data is divided in 1-byte units, and the divided 1-byte data and the register address of the sequencer control register RGj2 in which this 1-byte data is to be set are stored. A group of SAC data, which is a set, is secured in the CGROM 206 (hereinafter, this is referred to as sequencer starting SAC data).

そして、ホスト制御回路210は、SAC制御用の音声制御レジスタRGj1に、所定のSAC番号を指定することで、シンプルアクセスコントローラ226aを起動させている。ここで、SAC番号は、シーケンサ起動用SACデータを特定しているのは勿論である。そして、SAC(Simple Access Controller)の動作に基づいて、必要なデータを、シーケンサ制御用レジスタRGj2に展開させている。したがって、シーケンサSQ0〜SQ15の起動用データの設定動作が容易である。 Then, the host control circuit 210 activates the simple access controller 226a by designating a predetermined SAC number in the voice control register RGj1 for SAC control. Here, it goes without saying that the SAC number specifies the SAC data for activating the sequencer. Then, based on the operation of the SAC (Simple Access Controller), necessary data is expanded in the sequencer control register RGj2. Therefore, the setting operation of the activation data of the sequencers SQ0 to SQ15 is easy.

ところで、図8に関して先に説明した通り、一のシーケンスコード番号で特定される一群のシーケンスコードには、ステップ終了コード(FFFEH)で区切った複数の動作単位(シーケンスステップ)が記載されているので、結局、一のシーケンスコード番号で特定される複数のシーケンスステップを全て実行した後に、次のシーケンスコード番号で特定される複数のシーケンスステップが実行されることになる。 By the way, as described above with reference to FIG. 8, a plurality of operation units (sequence steps) separated by a step end code (FFFEH) are described in a group of sequence codes specified by one sequence code number. After all, after executing all the plurality of sequence steps specified by one sequence code number, the plurality of sequence steps specified by the next sequence code number are executed.

そして、各シーケンサには待機時間を設定することもできるので、最初のシーケンスステップ(一群の設定データの書込み動作)は、CPUプロセッサにより構成されるホスト制御回路210から指摘された待機時間後に開始され、ステップ終了コード(FFFEH)まで実行すると、更に、待機時間の後に、次の一群の設定データが一群の音声制御レジスタに書込まれる。なお、待機時間は、シーケンサ(SQ0〜SQ7)毎に、単一の時間情報が設定可能であるが、例えば、先行するシーケンスステップにおいて、これに連続する後続シーケンスステップに適用される待機時間を設定することで、シーケンスステップ毎の待機時間を任意に設定できる。 Since the waiting time can be set in each sequencer, the first sequence step (writing operation of a group of setting data) is started after the waiting time pointed out by the host control circuit 210 configured by the CPU processor. When the step end code (FFFEH) is executed, after the waiting time, the next set of setting data is written in the set of voice control registers. As the standby time, a single time information can be set for each sequencer (SQ0 to SQ7). For example, in the preceding sequence step, the standby time applied to the succeeding sequence step is set. By doing so, the waiting time for each sequence step can be arbitrarily set.

さらに、音声・LED制御回路220の内部構成の説明を続けると、図7に示すように、チャンネルミックス部227cの6チャンネルの出力信号(混合L0,混合R0,混合L1,混合R1,混合SUB0,混合SUB1)は、マルチエフェクタ228において、コマンドレジスタ225の所定の音声制御レジスタに規定された動作パラメータに基づくデジタルフィルタ処理がされた後、トータルボリューム229(TV0〜TV3)に供給され、トータルボリューム値TVに基づいて増幅される。 Furthermore, continuing the description of the internal configuration of the audio/LED control circuit 220, as shown in FIG. 7, the output signals (mixing L0, mixing R0, mixing L1, mixing R1, mixing SUB0, 6) of the channel mixing unit 227c are mixed. In the multi-effector 228, the mixed SUB1) is subjected to digital filter processing based on the operation parameter defined in a predetermined audio control register of the command register 225, and then supplied to the total volume 229 (TV0 to TV3) to obtain the total volume value. Amplified based on TV.

トータルボリューム値TVは、対応する音声制御レジスタに書込まれる動作パラメータで規定されるが、この動作パラメータは、先に説明した通り、本実施例では、原則として、係員が操作する設定スイッチ(ハードウェアスイッチ)に基づいて規定される。但し、遊技者が遊技動作中(但し、音声演出待機中)に、音量スイッチを操作(画面操作)した場合には、その設定値に基づいてトータルボリュームTVが規定(変更)される。なお、遊技者が音量スイッチを操作した場合に、その設定値に基づいてトータルボリュームTVが規定されることに代えてまたは加えて、チャンネルボリューム227b(V1〜V4)が規定(変更)されるようにしても良い。 The total volume value TV is defined by the operation parameter written in the corresponding audio control register. As described above, this operation parameter is, in principle, set switch (hardware) operated by the staff in this embodiment. Wear switch). However, when the player operates the volume switch (screen operation) during the game operation (while waiting for the audio effect), the total volume TV is defined (changed) based on the set value. When the player operates the volume switch, the channel volume 227b (V1 to V4) is defined (changed) instead of or in addition to defining the total volume TV based on the set value. You can

[スピーカのボリューム制御]
次に、ホスト制御回路210により実行される各スピーカ11のボリューム制御について、図9を参照して説明する。図9は、ホスト制御回路によるボリューム制御の一例を説明するための制御ブロック図である。
[Speaker volume control]
Next, the volume control of each speaker 11 executed by the host control circuit 210 will be described with reference to FIG. FIG. 9 is a control block diagram for explaining an example of volume control by the host control circuit.

各スピーカ11(L0/R0/L1/R1、SUB0、SUB1)から出力される遊技音等の音は、全チャンネルに出力されるトータルボリュームTV0〜3の音声信号と、全チャンネルのうちそれぞれ個々のチャンネルに出力される再生チャンネル毎の音声信号とを掛け合わせることで、音声信号のボリューム値を段階的に遷移させるボリューム遷移動作により音量制御される。 Sounds such as game sounds output from each speaker 11 (L0/R0/L1/R1, SUB0, SUB1) are the audio signals of the total volume TV0 to 3 output to all channels, and the individual audio signals of all channels. The volume is controlled by a volume transition operation for gradually changing the volume value of the audio signal by multiplying the audio signal for each reproduction channel output to the channel.

なお、「音声信号」は、音量情報(例えばワット数等の情報)を有しており、単に「音量」と呼ぶこともできる。例えば、この明細書において、「再生チャンネル毎の音声信号」を、「再生チャンネル毎の音量」と呼ぶことがある。 The "audio signal" has volume information (for example, information such as wattage) and can be simply called "volume". For example, in this specification, the “audio signal for each reproduction channel” may be referred to as the “volume for each reproduction channel”.

トータルボリュームTV0〜3の音声信号は、ハードウェアスイッチによるボリューム制御281による音声信号およびボリューム設定画面によるユーザーボリューム制御282により出力される音声信号の総合値と、デバッグ時のデバッグボリューム制御283により出力される音声信号とを掛け合わせて規定される。ハードウェアスイッチによるボリューム制御281、ボリューム設定画面によるユーザーボリューム制御282およびデバッグ時のデバッグボリューム制御283を実行するホスト制御回路210は、本願発明の「第1ボリューム制御手段」に相当する。 The audio signals of the total volume TV 0 to 3 are output by the total value of the audio signal by the volume control 281 by the hardware switch and the user volume control 282 by the volume setting screen, and the debug volume control 283 at the time of debugging. It is specified by multiplying with the audio signal. The host control circuit 210 that executes the volume control 281 by the hardware switch, the user volume control 282 by the volume setting screen, and the debug volume control 283 at the time of debugging corresponds to the "first volume control means" of the present invention.

また、再生チャンネル毎のボリュームは、一次ボリュームの音声信号と二次ボリュームの音声信号とが掛け合わされる。一次ボリュームの音声信号は、ボリューム調整の影響を受ける第1の再生チャンネル一次制御284により出力される音声信号およびボリューム調整の影響を受けない第2の再生チャンネル一次制御285により出力される音声信号の総合値により規定される。第1の再生チャンネル一次制御284では、例えば遊技者等により音量を変更する操作が行われたことにもとづいて、通常の遊技音の音量(すなわち音声信号(以下同じ))を変更する制御が行われる。第2の再生チャンネル一次制御285では、音量を変更する操作が行われたか否かにかかわらず、特定の遊技音(例えば、エラー音や違法行為時の警報音)を一定の音量で出力する制御が行われる。この一定の音量は、常に最大音量であっても良い。このように、ボリューム調整の影響を受けない第2の再生チャンネル一次制御285では特定の遊技音が一定の音量で出力されるよう制御されることにより、全体ではなく特定の再生チャンネルにおいてのみ、特定の遊技音の音量を一定にする制御を実行することが可能となる。また、二次ボリュームの音声信号は、SAC番号で指定される音声データに組み込まれている音量であり、ボリューム制御286,287,288により出力される。第1の再生チャンネル一次制御284、第2の再生チャンネル一次制御285、および、音声データに組み込まれているボリューム制御286,287,288を実行するホスト制御回路210は、本願発明の「第2ボリューム制御手段」に相当する。 The volume of each reproduction channel is obtained by multiplying the audio signal of the primary volume and the audio signal of the secondary volume. The audio signal of the primary volume is the audio signal output by the first reproduction channel primary control 284 affected by the volume adjustment and the audio signal output by the second reproduction channel primary control 285 not affected by the volume adjustment. It is specified by the total value. In the first reproduction channel primary control 284, for example, a control for changing the volume of a normal game sound (that is, a sound signal (hereinafter the same)) is performed based on an operation for changing the volume performed by a player or the like. Be seen. The second reproduction channel primary control 285 is a control for outputting a specific game sound (for example, an error sound or an alarm sound at the time of illegal activity) at a constant volume regardless of whether or not an operation for changing the volume is performed. Is done. This constant volume may always be the maximum volume. In this way, the second reproduction channel primary control 285 that is not affected by the volume adjustment is controlled so that the specific game sound is output at a constant volume, so that the specific reproduction channel is not specified but specified only in the specific reproduction channel. It is possible to execute the control for making the volume of the game sound constant. The audio signal of the secondary volume is the volume incorporated in the audio data designated by the SAC number, and is output by the volume controls 286, 287, 288. The host control circuit 210 for executing the first reproduction channel primary control 284, the second reproduction channel primary control 285, and the volume control 286, 287, 288 incorporated in the audio data is the "second volume" of the present invention. It corresponds to "control means".

このように、各スピーカ11(L0/R0/L1/R1、SUB0、SUB1)から出力される音は、トータルボリュームTV0〜3の音量と、再生チャンネル毎のボリュームである一次ボリュームの音量および二次ボリュームの音量とを掛け合わせて規定されるため、遊技音のボリュームに多様性を持たせることが可能となる。とくに、トータルボリュームTV0〜3の音量は、デバッグ時のデバッグボリューム制御283により出力される音量によっても規定されるので、デバッグ時に、遊技で使用される遊技音データをそのまま用いることができ、デバッグ時の作業効率を向上させることが可能となる。 In this way, the sound output from each speaker 11 (L0/R0/L1/R1, SUB0, SUB1) is the volume of the total volume TV0 to 3 and the volume of the primary volume which is the volume of each reproduction channel and the secondary volume. Since the volume is defined by being multiplied by the volume of the volume, it is possible to give variety to the volume of the game sound. In particular, since the volume of the total volume TV0 to 3 is also defined by the volume output by the debug volume control 283 at the time of debugging, the game sound data used in the game can be used as it is at the time of debugging, and at the time of debugging. It is possible to improve the work efficiency of.

また、通常の遊技音の音量については、遊技者等により音量を変更する操作が行われたことにもとづいて音量を変更することができるが、エラー音や違法行為時の警報音等の特定の遊技音については、音量を変更する操作が行われたか否かにかかわらず、第2の再生チャンネル一次制御285では一定の音量が出力される。そのため、エラーの発生や違法行為があったことを隠すことができず、セキュリティを高めることが可能となる。 Regarding the volume of the normal game sound, the volume can be changed based on the operation of changing the volume by a player or the like, but a specific sound such as an error sound or an alarm sound at the time of illegal activity can be changed. Regarding the game sound, a constant volume is output by the second reproduction channel primary control 285 regardless of whether or not an operation for changing the volume is performed. Therefore, it is not possible to hide the occurrence of an error or an illegal act, and it is possible to improve security.

本実施形態のパチンコ遊技機1では、ハードウェアスイッチによるボリューム制御281は例えば大・中・小の3段階がある。また、ボリューム設定画面によるユーザーボリューム制御282は7段階あり、ハードウェアスイッチと連動して[小]=[1]、[中]=「4]、[大]=「7]となっている。 In the pachinko gaming machine 1 of the present embodiment, the volume control 281 by the hardware switch has, for example, three stages of large, medium and small. Further, the user volume control 282 by the volume setting screen has seven stages, and [small]=[1], [medium]=“4”, and [large]=“7” in association with the hardware switch.

以上説明したように、本実施形態のパチンコ遊技機1では、例えばエラー音等の特定音については、第2の再生チャンネル一次制御285による制御だけでボリュームを維持することができるため、特定音については音量を維持しつつその他の通常音についてはボリューム調整に応じて音量を変更するといった音量制御を容易に行うことが可能となる。なお、ボリューム調整が行われた場合のホスト制御回路210による処理については、図61〜図65を参照して後述する。 As described above, in the pachinko gaming machine 1 of the present embodiment, for the specific sound such as the error sound, the volume can be maintained only by the control by the second reproduction channel primary control 285, and therefore the specific sound It becomes possible to easily perform the volume control such that the volume is maintained and the volume of other normal sounds is changed according to the volume adjustment. The processing by the host control circuit 210 when the volume is adjusted will be described later with reference to FIGS. 61 to 65.

[デジタルオーディオパワーアンプ及びスピーカ間の接続構成]
次に、図10を参照しながら、内蔵中継基板260内に設けられたデジタルオーディオパワーアンプ262及びその周辺回路と、スピーカ11との間の接続構成について説明する。図10は、内蔵中継基板260及びスピーカ11間の接続構成図である。なお、図10では、接続部分の構成をより明確にするため、スピーカ11が内蔵中継基板260に接続されていない状態を示す。
[Connection structure between digital audio power amplifier and speaker]
Next, a connection configuration between the digital audio power amplifier 262 and its peripheral circuit provided in the built-in relay board 260 and the speaker 11 will be described with reference to FIG. 10. FIG. 10 is a connection configuration diagram between the built-in relay board 260 and the speaker 11. Note that FIG. 10 shows a state in which the speaker 11 is not connected to the built-in relay board 260 in order to clarify the configuration of the connection portion.

本実施形態のパチンコ遊技機1では、図10に示すように、スピーカ11が設けられたスピーカボックス11aは、ハーネス300を介して内蔵中継基板260に接続される。 In the pachinko gaming machine 1 of the present embodiment, as shown in FIG. 10, the speaker box 11a provided with the speaker 11 is connected to the built-in relay board 260 via the harness 300.

内蔵中継基板260は、デジタルオーディオパワーアンプ262と、LC回路263と、4つの接続端子(第1接続端子〜第4接続端子)を含む接続端子群264と、2つの抵抗265,266と、コンデンサ267と、NOT回路(論理回路)268とを有する。 The built-in relay board 260 includes a digital audio power amplifier 262, an LC circuit 263, a connection terminal group 264 including four connection terminals (first connection terminal to fourth connection terminal), two resistors 265 and 266, and a capacitor. 267 and a NOT circuit (logic circuit) 268.

デジタルオーディオパワーアンプ262は、入力された音声信号(オーディオデータ)を増幅し、該増幅された音声信号をスピーカ11に出力して、スピーカ11を駆動する。LC回路263は、コイル及びコンデンサを含む共振回路で構成される。また、NOT回路268は入力された信号のレベルを反転して出力する論理回路である。 The digital audio power amplifier 262 amplifies the input audio signal (audio data), outputs the amplified audio signal to the speaker 11, and drives the speaker 11. The LC circuit 263 is composed of a resonance circuit including a coil and a capacitor. The NOT circuit 268 is a logic circuit that inverts the level of the input signal and outputs the inverted signal.

デジタルオーディオパワーアンプ262のクロック入力端子(MCK)及びデータ入力端子(SDATA)は、音声・LED制御回路220に接続される。そして、デジタルオーディオパワーアンプ262のクロック入力端子(MCK)には、音声・LED制御回路220から出力されたクロック信号(マスタークロック信号)が入力され、データ入力端子(SDATA)には、音声・LED制御回路220から出力された音声信号(オーディオデータ)が入力される。 The clock input terminal (MCK) and the data input terminal (SDATA) of the digital audio power amplifier 262 are connected to the audio/LED control circuit 220. The clock signal (master clock signal) output from the audio/LED control circuit 220 is input to the clock input terminal (MCK) of the digital audio power amplifier 262, and the audio/LED is input to the data input terminal (SDATA). The audio signal (audio data) output from the control circuit 220 is input.

また、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、LC回路263を介して、それぞれ、内蔵中継基板260の接続端子群264内の第1接続端子及び第2接続端子に接続される。なお、本実施形態では、デジタルオーディオパワーアンプ262の出力端子を2つ設ける例を示すが、本発明はこれに限定されず、例えば、スピーカ11が有する機能や仕様などに応じて適宜変更することができる。 The first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected to the first connection terminal in the connection terminal group 264 of the built-in relay board 260 via the LC circuit 263, respectively. It is connected to the second connection terminal. Although the present embodiment shows an example in which two output terminals of the digital audio power amplifier 262 are provided, the present invention is not limited to this, and may be appropriately changed according to, for example, the function or the specification of the speaker 11. You can

さらに、デジタルオーディオパワーアンプ262は、ミュート端子(MUTE:音声出力制御端子)を有する。デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベル(振幅値)がLOWレベルである場合には、第1出力端子(OUTM1)及び第2出力端子(OUTM2)からの音声信号の出力を停止する、又は、これらの出力端子を高抵抗を介して接地した状態にする機能(以下、ミュート機能という)を有する。すなわち、デジタルオーディオパワーアンプ262は、ミュート端子に印加される電圧信号のレベルがLOWレベルである場合に、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態を生成する機能を有する。 Furthermore, the digital audio power amplifier 262 has a mute terminal (MUTE: audio output control terminal). The digital audio power amplifier 262 outputs the audio signals from the first output terminal (OUTM1) and the second output terminal (OUTM2) when the level (amplitude value) of the voltage signal applied to the mute terminal is the LOW level. It has a function of stopping the output or putting these output terminals in a state of being grounded via a high resistance (hereinafter referred to as a mute function). That is, when the level of the voltage signal applied to the mute terminal is the LOW level, the digital audio power amplifier 262 outputs the first output terminal (OUTM1) and the second output terminal (OUTM2) to the first relay board 260 of the built-in relay board 260. It has a function of generating a state in which the output of the audio signal to the connection terminal and the second connection terminal is stopped.

一方、ミュート端子(MUTE)に印加される電圧信号のレベル(振幅値)がHIGHレベルである場合には、デジタルオーディオパワーアンプ262は、第1出力端子(OUTM1)及び第2出力端子(OUTM2)から音声信号を出力する。 On the other hand, when the level (amplitude value) of the voltage signal applied to the mute terminal (MUTE) is the HIGH level, the digital audio power amplifier 262 has the first output terminal (OUTM1) and the second output terminal (OUTM2). Output an audio signal from.

内蔵中継基板260の接続端子群264内の第3接続端子は、抵抗266を介して、NOT回路268の入力端子に接続される。また、NOT回路268の出力端子は、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に接続される。なお、内蔵中継基板260の第3接続端子及び抵抗266間の信号配線は、抵抗265を介して内蔵中継基板260内に設けられた電源電圧(+5V)端子に接続される。また、NOT回路268の入力端子及び抵抗266間の信号配線は、コンデンサ267を介して内蔵中継基板260内に設けられた接地(GND)端子に接続される(接地される)。さらに、内蔵中継基板260の第4接続端子は、接地(GND)端子に接続される。 The third connection terminal in the connection terminal group 264 of the built-in relay board 260 is connected to the input terminal of the NOT circuit 268 via the resistor 266. The output terminal of the NOT circuit 268 is connected to the mute terminal (MUTE) of the digital audio power amplifier 262. The signal wiring between the third connection terminal of the built-in relay board 260 and the resistor 266 is connected to the power supply voltage (+5V) terminal provided in the built-in relay board 260 via the resistor 265. The signal wiring between the input terminal of the NOT circuit 268 and the resistor 266 is connected (grounded) to the ground (GND) terminal provided in the built-in relay board 260 via the capacitor 267. Further, the fourth connection terminal of the built-in relay board 260 is connected to the ground (GND) terminal.

スピーカ11は、図10に示すように、木枠で構成されたスピーカボックス11aに取り付けられている。また、スピーカボックス11aには、4つの接続端子(第1接続端子〜第4接続端子)を含む接続端子群11bが設けられる。そして、スピーカボックス11aの第1接続端子及び第2接続端子は、信号配線を介してスピーカ11に接続される。また、スピーカボックス11aの第3接続端子(特定の接続端子)は、信号配線W1により、第4接続端子に電気的に接続される。 As shown in FIG. 10, the speaker 11 is attached to a speaker box 11a composed of a wooden frame. Further, the speaker box 11a is provided with a connection terminal group 11b including four connection terminals (first connection terminal to fourth connection terminal). Then, the first connection terminal and the second connection terminal of the speaker box 11a are connected to the speaker 11 via signal wiring. Further, the third connection terminal (specific connection terminal) of the speaker box 11a is electrically connected to the fourth connection terminal by the signal wiring W1.

ハーネス300は、図10に示すように、4本の信号配線を束にして構成される。そして、4本の信号配線の一方の4つの接続端子(第1接続端子〜第4接続端子)は、内蔵中継基板260の第1接続端子〜第4接続端子にそれぞれ接続される。一方、4本の信号配線の他方の4つの接続端子(第5接続端子〜第8接続端子)は、スピーカボックス11aの第1接続端子〜第4接続端子にそれぞれ接続される。すなわち、内蔵中継基板260の第1接続端子とスピーカボックス11aの第1接続端子との間は、ハーネス300内の第1接続端子及び第5接続端子間の信号配線により接続され、内蔵中継基板260の第2接続端子とスピーカボックス11aの第2接続端子との間は、ハーネス300内の第2接続端子及び第6接続端子間の信号配線により接続される。また、内蔵中継基板260の第3接続端子とスピーカボックス11aの第3接続端子との間は、ハーネス300内の第3接続端子及び第7接続端子間の信号配線により接続され、内蔵中継基板260の第4接続端子とスピーカボックス11aの第4接続端子との間は、ハーネス300内の第4接続端子及び第8接続端子間の信号配線により接続される。これにより、スピーカ11は、ハーネス300を介して内蔵中継基板260に接続される。 As shown in FIG. 10, the harness 300 is formed by bundling four signal wires. Then, one of the four connection terminals (first connection terminal to fourth connection terminal) of the four signal wirings is connected to each of the first connection terminal to fourth connection terminal of the built-in relay board 260. On the other hand, the other four connection terminals (fifth connection terminal to eighth connection terminal) of the four signal wirings are respectively connected to the first connection terminal to the fourth connection terminal of the speaker box 11a. That is, the first connection terminal of the built-in relay board 260 and the first connection terminal of the speaker box 11 a are connected by the signal wiring between the first connection terminal and the fifth connection terminal in the harness 300, and the built-in relay board 260. The second connection terminal of the above and the second connection terminal of the speaker box 11a are connected by signal wiring between the second connection terminal and the sixth connection terminal in the harness 300. Further, the third connection terminal of the built-in relay board 260 and the third connection terminal of the speaker box 11a are connected by a signal wiring between the third connection terminal and the seventh connection terminal in the harness 300, and the built-in relay board 260 is connected. The fourth connection terminal and the fourth connection terminal of the speaker box 11a are connected by signal wiring between the fourth connection terminal and the eighth connection terminal in the harness 300. As a result, the speaker 11 is connected to the built-in relay board 260 via the harness 300.

なお、ハーネス300に含まれる信号配線の本数は4本に限定されず、例えば、デジタルオーディオパワーアンプ262及びスピーカ11の各仕様、両者間の接続構成等に応じて適宜変更される。ハーネス300には、少なくとも、デジタルオーディオパワーアンプ262の出力端子とスピーカ11とを接続するための信号配線、及び、デジタルオーディオパワーアンプ262のミュート端子をスピーカボックス11aを介して接地するための信号配線が含まれていればよい。 Note that the number of signal wirings included in the harness 300 is not limited to four, and may be appropriately changed according to the specifications of the digital audio power amplifier 262 and the speaker 11, the connection configuration between the two, and the like. In the harness 300, at least a signal wiring for connecting the output terminal of the digital audio power amplifier 262 and the speaker 11 and a signal wiring for grounding the mute terminal of the digital audio power amplifier 262 via the speaker box 11a. Should be included.

上述のようにして、内蔵中継基板260とスピーカ11とをハーネス300を介して接続すると、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)は、ハーネス300を介して、スピーカ11に接続される。また、デジタルオーディオパワーアンプ262のミュート端子(MUTE)は、NOT回路268、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して接地される。 When the built-in relay board 260 and the speaker 11 are connected via the harness 300 as described above, the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 are connected via the harness 300. Connected to the speaker 11. The mute terminal (MUTE) of the digital audio power amplifier 262 is grounded via the NOT circuit 268, the harness 300, and the signal wiring W1 between the third connection terminal and the fourth connection terminal of the speaker box 11a.

この結果、スピーカ11がハーネス300を介して内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されている状態では、LOWレベルの電圧信号がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はHIGHレベルとなる。この場合、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)からスピーカ11に音声信号が出力される。 As a result, in the state where the speaker 11 is connected to the built-in relay board 260 (digital audio power amplifier 262) via the harness 300, the LOW level voltage signal is input to the NOT circuit 268, so that the digital audio power amplifier 262. The level (amplitude value) of the voltage signal input to the mute terminal (MUTE) becomes high level. In this case, an audio signal is output from the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262 to the speaker 11.

一方、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)に接続されていない場合には、内蔵中継基板260の第3接続端子が開放状態となる。この場合、電源電圧(+5V)がNOT回路268に入力されるので、デジタルオーディオパワーアンプ262のミュート端子(MUTE)に入力される電圧信号のレベル(振幅値)はLOWレベルとなり、デジタルオーディオパワーアンプ262の上述したミュート機能が作動する。 On the other hand, when the speaker 11 is not connected to the built-in relay board 260 (digital audio power amplifier 262), the third connection terminal of the built-in relay board 260 is open. In this case, since the power supply voltage (+5 V) is input to the NOT circuit 268, the level (amplitude value) of the voltage signal input to the mute terminal (MUTE) of the digital audio power amplifier 262 becomes LOW level, and the digital audio power amplifier The above described mute function of 262 is activated.

すなわち、スピーカ11が内蔵中継基板260(デジタルオーディオパワーアンプ262)から外れている場合には、デジタルオーディオパワーアンプ262の第1出力端子(OUTM1)及び第2出力端子(OUTM2)から内蔵中継基板260の第1接続端子及び第2接続端子への音声信号の出力が停止されるような状態が生成される。この結果、デジタルオーディオパワーアンプ262(出力端子)と、内蔵中継基板260の第1及び第2接続端子との間における共振現象の発生を抑制し、デジタルオーディオパワーアンプ262の故障等の不具合発生を防止することができる。 That is, when the speaker 11 is separated from the built-in relay board 260 (digital audio power amplifier 262), the built-in relay board 260 is output from the first output terminal (OUTM1) and the second output terminal (OUTM2) of the digital audio power amplifier 262. A state is generated in which the output of the audio signal to the first connection terminal and the second connection terminal is stopped. As a result, the occurrence of a resonance phenomenon between the digital audio power amplifier 262 (output terminal) and the first and second connection terminals of the built-in relay board 260 is suppressed, and a malfunction such as a failure of the digital audio power amplifier 262 is prevented. Can be prevented.

上述のように、本実施形態では、ホスト制御回路210及び音声・LED制御回路220によるソフトウェア上の制御とは関係無く、デジタルオーディオパワーアンプ262のミュート機能を作動させることができる。それゆえ、例えば、スピーカ11が内蔵中継基板260から外れている状況において、ホスト制御回路210及び音声・LED制御回路220が音声信号の出力停止制御を行っていると認識していてもプログラム上のバグ(不具合)等により誤って音声信号が出力されているような場合や、スピーカ11をハーネス300から外さなければ遊技盤の付け替えることができない構造のパチンコ遊技機1において、遊技盤の付け替え終了後に誤ってスピーカ11とハーネス300とを接続せずに扉を閉じ、音声出力を開始した場合などの状況が発生しても、ハード的に、上述したデジタルオーディオパワーアンプ262のミュート機能が作動する。この場合、確実に、デジタルオーディオパワーアンプ262を保護することができ、パチンコ遊技機1の安全性を向上させることができる。 As described above, in this embodiment, the mute function of the digital audio power amplifier 262 can be activated regardless of the software control by the host control circuit 210 and the audio/LED control circuit 220. Therefore, for example, even if the host control circuit 210 and the voice/LED control circuit 220 recognize that the output stop control of the voice signal is being performed in the situation where the speaker 11 is detached from the built-in relay board 260, the program control In the case where a sound signal is erroneously output due to a bug (defect), or in the pachinko gaming machine 1 having a structure in which the game board cannot be replaced unless the speaker 11 is removed from the harness 300, after the game board replacement is completed. Even if a situation occurs in which the speaker 11 and the harness 300 are not connected to each other and the door is closed to start the audio output, the mute function of the digital audio power amplifier 262 described above operates in hardware. In this case, the digital audio power amplifier 262 can be reliably protected, and the safety of the pachinko gaming machine 1 can be improved.

さらに、本実施形態では、上述のように、内蔵中継基板260の第3接続端子は、ハーネス300、並びに、スピーカボックス11aの第3接続端子及び第4接続端子間の信号配線W1を介して、内蔵中継基板260内に設けられた接地(GND)端子に接続される。このような構成では、内蔵中継基板260の第3接続端子の信号レベルがLOWになっている場合に、この要因が内蔵中継基板260の第4接続端子が接地されていることによるものであるか否かを、内蔵中継基板260の第4接続端子の信号レベルを計測することにより判定することができるので、デジタルオーディオパワーアンプ262からのデジタル出力動作をより正確に管理することができる。 Further, in the present embodiment, as described above, the third connection terminal of the built-in relay board 260 is connected via the harness 300 and the signal wiring W1 between the third connection terminal and the fourth connection terminal of the speaker box 11a, It is connected to a ground (GND) terminal provided in the built-in relay board 260. In such a configuration, when the signal level of the third connection terminal of the built-in relay board 260 is LOW, is this cause because the fourth connection terminal of the built-in relay board 260 is grounded? Since it can be determined by measuring the signal level of the fourth connection terminal of the built-in relay board 260, the digital output operation from the digital audio power amplifier 262 can be managed more accurately.

[表示制御回路]
次に、図11を参照しながら、表示制御回路230の内部構成について説明する。図11は、表示制御回路230内部の回路構成、並びに、表示制御回路230とその各種周辺装置及び周辺回路部との接続関係を示すブロック図である。
[Display control circuit]
Next, the internal configuration of the display control circuit 230 will be described with reference to FIG. FIG. 11 is a block diagram showing a circuit configuration inside the display control circuit 230 and a connection relationship between the display control circuit 230 and various peripheral devices and peripheral circuit portions thereof.

表示制御回路230は、図11に示すように、メモリコントローラ231と、コマンドメモリ232と、コマンドパーサ233と、動画デコーダ234と、静止画デコーダ235と、SDRAMコントローラ236と、内蔵VRAM237と、第1ディスプレイコントローラ238と、第2ディスプレイコントローラ239と、3D(Dimension)ジオメトリエンジン240と、レンダリングエンジン241とを備える。表示制御回路230内における各部の接続関係、並びに、表示制御回路230とその各種周辺装置及び周辺回路との接続関係は、次の通りである。 As shown in FIG. 11, the display control circuit 230 includes a memory controller 231, a command memory 232, a command parser 233, a moving image decoder 234, a still image decoder 235, an SDRAM controller 236, a built-in VRAM 237, and a first memory. A display controller 238, a second display controller 239, a 3D (Dimension) geometry engine 240, and a rendering engine 241 are provided. The connection relation of each part in the display control circuit 230 and the connection relation between the display control circuit 230 and its various peripheral devices and peripheral circuits are as follows.

表示制御回路230内において、メモリコントローラ231は、コマンドパーサ233、動画デコーダ234及び静止画デコーダ235に接続される。コマンドパーサ233は、メモリコントローラ231以外に、コマンドメモリ232、動画デコーダ234、静止画デコーダ235及び3Dジオメトリエンジン240に接続される。動画デコーダ234は、メモリコントローラ231及びコマンドパーサ233以外に、SDRAMコントローラ236に接続される。静止画デコーダ235は、メモリコントローラ231及びコマンドパーサ233以外に、内蔵VRAM237に接続される。 In the display control circuit 230, the memory controller 231 is connected to the command parser 233, the moving image decoder 234, and the still image decoder 235. The command parser 233 is connected to the command memory 232, the moving image decoder 234, the still image decoder 235, and the 3D geometry engine 240 in addition to the memory controller 231. The moving picture decoder 234 is connected to the SDRAM controller 236 in addition to the memory controller 231 and the command parser 233. The still image decoder 235 is connected to the built-in VRAM 237 in addition to the memory controller 231 and the command parser 233.

また、表示制御回路230内において、SDRAMコントローラ236は、動画デコーダ234以外に、内蔵VRAM237、第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。内蔵VRAM237は、静止画デコーダ235及びSDRAMコントローラ236以外に、第1ディスプレイコントローラ238、第2ディスプレイコントローラ239及びレンダリングエンジン241に接続される。さらに、3Dジオメトリエンジン240は、コマンドパーサ233以外に、レンダリングエンジン241に接続される。 In addition, in the display control circuit 230, the SDRAM controller 236 is connected to the built-in VRAM 237, the first display controller 238, and the second display controller 239 in addition to the moving image decoder 234. The built-in VRAM 237 is connected to the first display controller 238, the second display controller 239, and the rendering engine 241 in addition to the still image decoder 235 and the SDRAM controller 236. Furthermore, the 3D geometry engine 240 is connected to the rendering engine 241 in addition to the command parser 233.

なお、SDRAM250は、表示制御回路230内のメモリコントローラ231及びSDRAMコントローラ236に接続される。また、CGROM基板204は、表示制御回路230内のメモリコントローラ231に接続される。また、ホスト制御回路210は、表示制御回路230内のメモリコントローラ231及びコマンドメモリ232に接続される。さらに、表示装置13は、表示制御回路230内の第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239に接続される。 The SDRAM 250 is connected to the memory controller 231 and the SDRAM controller 236 in the display control circuit 230. Further, the CGROM board 204 is connected to the memory controller 231 in the display control circuit 230. Further, the host control circuit 210 is connected to the memory controller 231 and the command memory 232 in the display control circuit 230. Further, the display device 13 is connected to the first display controller 238 and the second display controller 239 in the display control circuit 230.

次に、表示制御回路230内の各部の構成について説明する。 Next, the configuration of each unit in the display control circuit 230 will be described.

メモリコントローラ231は、主に、外部の各種メモリ(CGROM基板204及びSDRAM250)と表示制御回路230との間の通信制御を行う。例えば、メモリコントローラ231は、制御対象となる外部のメモリのアドレス指定信号の送受信や、メモリのレディ、ビジー管理等の処理を行い、各種メモリに対して指定したアドレスに格納されたデータ(演出データ、コマンドデータなど)を取得する処理を行う。 The memory controller 231 mainly controls communication between various external memories (CGROM substrate 204 and SDRAM 250) and the display control circuit 230. For example, the memory controller 231 performs processing such as transmission/reception of an address designation signal of an external memory to be controlled, memory ready, busy management, etc., and data stored in the designated addresses for various memories (rendering data). , Command data, etc.) is acquired.

コマンドメモリ232は、コマンドリストを格納する内蔵メモリである。なお、コマンドリストは、コマンドメモリ232以外に、SDRAM250、CGROM基板204(CGROM206)に格納することもできる。 The command memory 232 is a built-in memory that stores a command list. The command list can be stored in the SDRAM 250 and the CGROM board 204 (CGROM 206) in addition to the command memory 232.

コマンドパーサ233は、指定されたメモリ(コマンドメモリ232、SDRAM250又はCGROM206)からコマンドリストを取得する。具体的には、本実施形態では、ホスト制御回路210により表示制御回路230内のシステム制御レジスタ(不図示)に、コマンドリストが配置されたメモリの種別(コマンドメモリ232、SDRAM250又はCGROM206)と、その開始アドレスとが設定される。そして、コマンドパーサ233は、システム制御レジスタ(不図示)に指定されたメモリ内の開始アドレスにアクセスしてコマンドリストを取得する。 The command parser 233 acquires the command list from the designated memory (command memory 232, SDRAM 250 or CGROM 206). Specifically, in the present embodiment, the host control circuit 210 causes the system control register (not shown) in the display control circuit 230 to store the type of memory (command memory 232, SDRAM 250 or CGROM 206) in which the command list is arranged, Its start address and is set. Then, the command parser 233 accesses the start address in the memory designated by the system control register (not shown) and acquires the command list.

また、コマンドパーサ233は、取得したコマンドリストを解析して具体的な制御コードを生成し、該制御コードを動画デコーダ234、静止画デコーダ235、3Dジオメトリエンジン240に出力する。本実施形態では、コマンドパーサ233により出力された制御コードに基づいて、表示制御回路230内の各画像処理モジュールが作動する。 The command parser 233 analyzes the acquired command list to generate a specific control code, and outputs the control code to the moving image decoder 234, the still image decoder 235, and the 3D geometry engine 240. In this embodiment, each image processing module in the display control circuit 230 operates based on the control code output by the command parser 233.

動画デコーダ234は、CGROM基板204又はSDRAM250から取得された動画圧縮データを復号(デコード)する。そして、動画デコーダ234は、復号した動画データをSDRAM250(外付けRAM)に出力する。なお、動画デコーダ234から出力された動画データ(デコード結果)は、SDRAM250内に設けられたムービバッファに格納される。 The moving picture decoder 234 decodes the moving picture compressed data acquired from the CGROM substrate 204 or the SDRAM 250. Then, the moving picture decoder 234 outputs the decoded moving picture data to the SDRAM 250 (external RAM). The moving image data (decoding result) output from the moving image decoder 234 is stored in the movie buffer provided in the SDRAM 250.

静止画デコーダ235は、CGROM基板204又はSDRAM250から取得された静止画圧縮データを復号する。そして、静止画デコーダ235は、復号した静止画データを内蔵VRAM237に出力する。なお、静止画デコーダ235から出力された静止画データ(デコード結果)は、内蔵VRAM237内に設けられた後述のスプライトバッファに一時的に格納される。 The still image decoder 235 decodes the still image compressed data acquired from the CGROM board 204 or the SDRAM 250. Then, the still image decoder 235 outputs the decoded still image data to the built-in VRAM 237. The still image data (decoding result) output from the still image decoder 235 is temporarily stored in a sprite buffer (described later) provided in the built-in VRAM 237.

SDRAMコントローラ236は、デコードされた動画データ及び静止画データのRAMへの格納処理や、内蔵VRAM237とCGROM基板204又はSDRAM250との間における画像データの転送処理などの動作を制御するコントローラである。 The SDRAM controller 236 is a controller that controls operations such as storage of decoded moving image data and still image data in the RAM, and transfer of image data between the built-in VRAM 237 and the CGROM substrate 204 or SDRAM 250.

内蔵VRAM237は、表示制御回路230による描画処理において、デコード処理やレンダリング処理などの各種処理を実行する際のワークRAMとして動作する。また、後述の描画処理内の各処理過程において行われる、内蔵VRAM237とCGROM基板204又はSDRAM250との間の画像データの転送処理において、各種画像データが内蔵VRAM237に一時的に格納される。 The built-in VRAM 237 operates as a work RAM when executing various processes such as a decoding process and a rendering process in the drawing process by the display control circuit 230. Further, in image data transfer processing between the built-in VRAM 237 and the CGROM substrate 204 or the SDRAM 250, which is performed in each processing step in the drawing processing described later, various image data are temporarily stored in the built-in VRAM 237.

第1ディスプレイコントローラ238及び第2ディスプレイコントローラ239のそれぞれは、レンダリングエンジン241により生成されたレンダリング結果(描画結果)を取得し、該レンダリング結果を表示装置13に出力する。これにより、表示装置13の表示画面に、所定の画像が表示される。なお、本実施形態のパチンコ遊技機1のように、2つのディスプレイコントローラを設けた場合には、一つの表示制御回路230(1チップ)により、2つの画面を表示装置13に設けて各画面を独立して制御することができる。 Each of the first display controller 238 and the second display controller 239 acquires the rendering result (drawing result) generated by the rendering engine 241, and outputs the rendering result to the display device 13. As a result, a predetermined image is displayed on the display screen of the display device 13. When two display controllers are provided as in the pachinko gaming machine 1 of the present embodiment, two screens are provided on the display device 13 by one display control circuit 230 (one chip) and each screen is displayed. It can be controlled independently.

3Dジオメトリエンジン240は、コマンドパーサ233から入力された制御コードに基づいて、3次元情報を2次元情報に変換する処理(投影変換処理)や、図形の拡大、縮小、回転及び移動等のアフィン変換(図形変換)処理を行う。そして、3Dジオメトリエンジン240は、変換処理の結果をレンダリングエンジン241に出力する。 The 3D geometry engine 240 converts the three-dimensional information into two-dimensional information (projection conversion processing) based on the control code input from the command parser 233, and performs affine transformation such as enlarging, reducing, rotating, and moving a figure. (Graphic conversion) processing is performed. Then, the 3D geometry engine 240 outputs the result of the conversion process to the rendering engine 241.

レンダリングエンジン241は、伸張された静止画データ及び動画データが格納されたテクスチャソース(本実施形態ではSDRAM250)を参照し、該画像データに対してレンダリング(描画)処理を施する。そして、レンダリングエンジン241は、レンダリング結果をレンダリングターゲット(本実施形態では、内蔵VRAM237又はSDRAM250)に書き出す。 The rendering engine 241 refers to the texture source (SDRAM 250 in this embodiment) in which the decompressed still image data and moving image data are stored, and performs rendering (drawing) processing on the image data. Then, the rendering engine 241 writes the rendering result to the rendering target (in this embodiment, the built-in VRAM 237 or SDRAM 250).

なお、本明細書でいう「レンダリング(描画)する」とは、動画の拡大縮小や回転などの指定情報(本実施形態では、3Dジオメトリエンジン240から出力された情報)に従ってデコードされたデータを編集することである。また、ここでいう「レンダリングエンジン」には、例えば、「ラスタライザ」、「ピクセルシェーダ」なども含まれる。それゆえ、レンダリングエンジン241では、ピクセルシェーダと同様に、画像データに対してピクセル単位で、ARGB値(A:透明度(不透明度)を示すアルファ値、R:赤色成分の輝度値、G:緑色成分の輝度値、B:青色成分の輝度値)の演算処理も行われる。 It should be noted that the term “rendering (drawing)” referred to in the present specification means that the decoded data is edited in accordance with specified information (in this embodiment, information output from the 3D geometry engine 240) such as scaling and rotation of a moving image. It is to be. Further, the "rendering engine" here includes, for example, a "rasterizer" and a "pixel shader". Therefore, in the rendering engine 241, similarly to the pixel shader, ARGB values (A: alpha value indicating transparency (opacity), R: red component luminance value, G: green component) in pixel units for image data. Brightness value, B: brightness value of blue component) is also calculated.

[表示制御回路及びCGROM間の接続構成]
本実施形態のパチンコ遊技機1では、表示制御回路230に接続されるCGROMの種別(NOR型又はNAND型)が異なっていても対処可能な構成を有する。ここで、図12及び図13を参照しながら、サブ基板202内に設けられた表示制御回路230及びその周辺回路と、CGROM基板に搭載されたCGROMとの間の接続構成について説明する。
[Connection between display control circuit and CGROM]
The pachinko gaming machine 1 of the present embodiment has a configuration capable of coping with different types (NOR type or NAND type) of CGROMs connected to the display control circuit 230. Here, the connection configuration between the display control circuit 230 and its peripheral circuits provided in the sub-board 202 and the CGROM mounted on the CGROM board will be described with reference to FIGS. 12 and 13.

図12は、CGROMがNOR型のCGROM206a(NOR型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204a間の接続構成図である。また、図13は、CGROMがNAND型のCGROM206b(NAND型フラッシュメモリ)である場合におけるサブ基板202及びCGROM基板204b間の接続構成図である。なお、図12及び図13では、接続部分の構成をより明確にするため、CGROM基板がサブ基板202から外れた状態を示すが、実際には、両基板はボード・トゥ・ボードコネクタを介して接続される。 FIG. 12 is a connection configuration diagram between the sub-board 202 and the CGROM board 204a when the CGROM is a NOR CGROM 206a (NOR flash memory). 13 is a connection configuration diagram between the sub-board 202 and the CGROM board 204b when the CGROM is a NAND-type CGROM 206b (NAND flash memory). 12 and 13 show the state in which the CGROM board is removed from the sub-board 202 in order to make the configuration of the connection portion clearer, but in reality, both boards are connected via a board-to-board connector. Connected.

(1)サブ基板の構成
まず、サブ基板202の内部構成を説明する。なお、図12と図13との比較から明らかなように、CGROM基板204aにNOR型のCGROM206aを搭載した場合におけるサブ基板202の構成は、CGROM基板204bにNAND型のCGROM206bを搭載した場合のそれと同様である。
(1) Configuration of Sub Substrate First, the internal configuration of the sub substrate 202 will be described. As is clear from comparison between FIG. 12 and FIG. 13, the configuration of the sub-board 202 when the NOR type CGROM 206a is mounted on the CGROM board 204a is the same as that when the NAND type CGROM 206b is mounted on the CGROM board 204b. The same is true.

サブ基板202には、図12及び図13に示すように、表示制御回路230が設けられるとともに、その周辺回路として、双方向バランストランシーバ301及びAND回路302(ANDゲート)が設けられる。また、サブ基板202には、各種信号配線(バス)と、各種バスを介して表示制御回路230に直接的又は間接的に接続された複数の接続端子を含む端子群303とが設けられる。 As shown in FIGS. 12 and 13, a display control circuit 230 is provided on the sub-board 202, and a bidirectional balance transceiver 301 and an AND circuit 302 (AND gate) are provided as peripheral circuits. Further, the sub-board 202 is provided with various signal wirings (buses) and a terminal group 303 including a plurality of connection terminals directly or indirectly connected to the display control circuit 230 via the various buses.

双方向バランストランシーバ301は、一方の4つの入出力端子(図12中の端子A0〜端子A3)と、該一方の4つの入出力端子(端子A0〜端子A3)にそれぞれ接続された他方の4つの入出力端子(図12中の端子B0〜端子B3)とを有する。また、双方向バランストランシーバ301は、入出力端子A0〜入出力端子A3及び入出力端子B0〜入出力端子B3間における信号の通信方向を切替制御するための2つの制御端子(図12中の端子OE及び端子DIR)を有する。 The bidirectional balanced transceiver 301 has four input/output terminals on one side (terminals A0 to A3 in FIG. 12) and four input/output terminals on the other side (terminals A0 to A3). It has one input/output terminal (terminal B0 to terminal B3 in FIG. 12). The bidirectional balance transceiver 301 has two control terminals (terminals in FIG. 12) for switching control of the communication direction of signals between the input/output terminals A0 to A3 and the input/output terminals B0 to B3. OE and terminal DIR).

双方向バランストランシーバ301は、制御端子OE及び制御端子DIRにそれぞれ印加される電圧信号の信号レベルの組み合わせに応じて、入出力端子A0〜入出力端子A3及び入出力端子B0〜入出力端子B3間における信号の通信方向を切り替える。これにより、何らかの原因により通信方向(通信動作)に不整合が発生した場合であっても、表示制御回路230及びCGROM間における通信動作の安全性を確保することができる。なお、双方向バランストランシーバ301における通信方向の切替制御動作については、後で詳述する。また、本実施形態で用いる双方向バランストランシーバ301は、3.3V及び5Vの2電源を有するシステムにも対応可能である。 The bidirectional balance transceiver 301 is configured such that between the input/output terminal A0 to the input/output terminal A3 and the input/output terminal B0 to the input/output terminal B3 according to the combination of the signal levels of the voltage signals applied to the control terminal OE and the control terminal DIR, respectively. Switch the communication direction of the signal in. As a result, even if a mismatch occurs in the communication direction (communication operation) for some reason, the safety of the communication operation between the display control circuit 230 and the CGROM can be ensured. The switching control operation of the communication direction in the bidirectional balance transceiver 301 will be described in detail later. The bidirectional balanced transceiver 301 used in this embodiment can also be applied to a system having two power supplies of 3.3V and 5V.

表示制御回路230には、4つの入出力兼用端子(図12中の端子GMA31/GRB3〜端子GMA28/GRB0)が設けられる。この入出力兼用端子GMA31/GRB3〜入力出力兼用端子GMA28/GRB0は、CGROMがNOR型のCGROM206aである場合にはアドレスバスの出力端子として作用し、CGROMがNAND型のCGROM206bである場合にはレディ/ビジー信号の入力端子として作用する。また、表示制御回路230には、CGROM内のデータ格納領域のアドレスに関するデータ(アドレスの指定データ等)の出力端子として作用する26個の出力端子(図12中の端子GMA27〜端子GMA2)が設けられる。 The display control circuit 230 is provided with four input/output terminals (terminal GMA31/GRB3 to terminal GMA28/GRB0 in FIG. 12). The I/O terminal GMA31/GRB3 to the input/output terminal GMA28/GRB0 act as the output terminal of the address bus when the CGROM is the NOR type CGROM 206a, and the ready terminal when the CGROM is the NAND type CGROM 206b. /Acts as a busy signal input terminal. Further, the display control circuit 230 is provided with 26 output terminals (terminals GMA27 to GMA2 in FIG. 12) which serve as output terminals for data (address designation data, etc.) relating to the address of the data storage area in the CGROM. To be

また、表示制御回路230には、2つのCGメモリチップイネーブル出力端子(図12中の端子GCE_0,端子GCE_1)が設けられる。なお、本実施形態では、表示制御回路230は、2つのCGメモリチップイネーブル出力端子(GCE_0,GCE_1:特定の出力端子)に対応した2つのメモリ空間を有し、各メモリ空間には、メモリの種類、バス幅、アクセスタイミング等の情報が設定される。ただし、本実施形態では、表示制御回路230は、同期モードのROMと非同期モードのROMとを混在した場合には対応(使用)できない構成になっている。 Further, the display control circuit 230 is provided with two CG memory chip enable output terminals (terminal GCE_0 and terminal GCE_1 in FIG. 12). In the present embodiment, the display control circuit 230 has two memory spaces corresponding to the two CG memory chip enable output terminals (GCE_0, GCE_1: specific output terminals), and each memory space has a memory space. Information such as type, bus width and access timing is set. However, in the present embodiment, the display control circuit 230 has a configuration that cannot be supported (used) when a synchronous mode ROM and an asynchronous mode ROM are mixed.

さらに、表示制御回路230には、CGROMから画像データ(動画/静止画の圧縮データ)をデータバスを介して取得するための複数のデータバス入力端子が設けられる。 Further, the display control circuit 230 is provided with a plurality of data bus input terminals for acquiring image data (compressed data of moving image/still image) from the CGROM via the data bus.

なお、サブ基板202に設けられた上記構成部の電気的な接続関係は次の通りである。 The electrical connection relationship of the above-mentioned components provided on the sub-board 202 is as follows.

表示制御回路230の入出力兼用端子GMA31/GRB3〜入力出力兼用端子GMA28/GRB0は、図12及び図13に示すように、双方向バランストランシーバ301の入出力端子B0〜入出力端子B3にそれぞれ接続される。そして、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3は、端子群303の第1接続端子〜第4接続端子にそれぞれ接続される。すなわち、表示制御回路230の入出力兼用端子GMA31/GRB3〜入力出力兼用端子GMA28/GRB0は、双方向バランストランシーバ301を介して、端子群303の第1接続端子〜第4接続端子にそれぞれ接続される。 Input/output terminals GMA31/GRB3 to input/output terminals GMA28/GRB0 of the display control circuit 230 are connected to the input/output terminals B0 to B3 of the bidirectional balance transceiver 301, respectively, as shown in FIGS. 12 and 13. To be done. The input/output terminals A0 to A3 of the bidirectional balanced transceiver 301 are connected to the first to fourth connection terminals of the terminal group 303, respectively. That is, the input/output combined terminal GMA31/GRB3 to input/output combined terminal GMA28/GRB0 of the display control circuit 230 are connected to the first connection terminal to the fourth connection terminal of the terminal group 303 via the bidirectional balance transceiver 301, respectively. It

また、表示制御回路230の出力端子GMA27〜出力端子GMA2は、端子群303の第9接続端子〜第34接続端子にそれぞれ接続され、CGメモリチップイネーブル出力端子GCE_0及びCGメモリチップイネーブル出力端子GCE_1は、端子群303の第35接続端子及び第36接続端子にそれぞれ接続される。さらに、表示制御回路230の複数のデータバス入力端子は、端子群303の第37接続端子以降の対応する接続端子にそれぞれ接続される。 The output terminals GMA27 to GMA2 of the display control circuit 230 are respectively connected to the ninth to 34th connection terminals of the terminal group 303, and the CG memory chip enable output terminal GCE_0 and the CG memory chip enable output terminal GCE_1 are connected to each other. , And the 35th connection terminal and the 36th connection terminal of the terminal group 303, respectively. Further, the plurality of data bus input terminals of the display control circuit 230 are respectively connected to the corresponding connection terminals of the terminal group 303 on and after the 37th connection terminal.

双方向バランストランシーバ301の制御端子DIRは、端子群303の第5接続端子に接続され、制御端子OEは、AND回路302の出力端子に接続される。AND回路302の一方の入力端子は、CGメモリチップイネーブル出力端子GCE_0に接続され、AND回路302の他方の入力端子は、CGメモリチップイネーブル出力端子GCE_1に接続される。また、サブ基板202の端子群303の第6接続端子及び第7接続端子は、サブ基板202に設けられた電源電圧(+3.3V)端子に接続され、第8接続端子は、サブ基板202に設けられた接地(GND)端子に接続される。 The control terminal DIR of the bidirectional balance transceiver 301 is connected to the fifth connection terminal of the terminal group 303, and the control terminal OE is connected to the output terminal of the AND circuit 302. One input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_0, and the other input terminal of the AND circuit 302 is connected to the CG memory chip enable output terminal GCE_1. Further, the sixth connection terminal and the seventh connection terminal of the terminal group 303 of the sub-board 202 are connected to the power supply voltage (+3.3V) terminal provided on the sub-board 202, and the eighth connection terminal is connected to the sub-board 202. It is connected to the provided ground (GND) terminal.

(2)CGROM基板(NOR型)の構成
次に、NOR型のCGROM206aを搭載したCGROM基板204aの内部構成を、図12を参照しながら説明する。
(2) Configuration of CGROM Substrate (NOR Type) Next, the internal configuration of the CGROM substrate 204a on which the NOR type CGROM 206a is mounted will be described with reference to FIG.

CGROM基板204aにNOR型のCGROM206aを搭載した場合、CGROM基板204aには、NOR型のCGROM206aとともに、各種信号配線(バス)と、各種バスを介してCGROM206aに接続された複数の接続端子を含む端子群311とが設けられる。 When the NOR type CGROM 206a is mounted on the CGROM substrate 204a, the CGROM substrate 204a includes the NOR type CGROM 206a, various signal wirings (buses), and terminals including a plurality of connection terminals connected to the CGROM 206a via various buses. Group 311 is provided.

CGROM基板204aに設けられた端子群311中の第1接続端子〜第4接続端子及び第9接続端子以降の接続端子は、CGROM206aに接続される。 The connection terminals from the first connection terminal to the fourth connection terminal and the ninth connection terminal and after in the terminal group 311 provided on the CGROM substrate 204a are connected to the CGROM 206a.

なお、図12に示す例では、CGROM206aは、NOR型フラッシュメモリ(ランダムアクセス方式のフラッシュメモリ)であるので、端子群311中の第1接続端子〜第4接続端子及び第9接続端子〜第34接続端子は、CGROM206aのアドレスバスの入力端子(不図示)に接続される。また、端子群311中の第35接続端子及び第36接続端子は、CGROM206aのCGメモリチップイネーブル入力端子(不図示)に接続され、第37接続端子以降の接続端子は、表示制御回路230がCGROM206aから画像データ(動画/静止画の圧縮データ)を取得する際に用いられるCGROM206aのデータ出力端子に接続される。 Note that, in the example shown in FIG. 12, the CGROM 206a is a NOR flash memory (random access type flash memory), and therefore the first connection terminal to the fourth connection terminal and the ninth connection terminal to the 34th connection terminal in the terminal group 311. The connection terminal is connected to the input terminal (not shown) of the address bus of the CGROM 206a. The 35th connection terminal and the 36th connection terminal in the terminal group 311 are connected to the CG memory chip enable input terminal (not shown) of the CGROM 206a, and the display control circuit 230 operates as the CGROM 206a for the connection terminals after the 37th connection terminal. It is connected to the data output terminal of the CGROM 206a used when acquiring image data (compressed data of moving image/still image) from the.

また、CGROM基板204aに設けられた端子群311中の第5接続端子(所定の接続端子)は、信号配線W2を介して第8接続端子に接続され、第8接続端子は、CGROM基板204aに設けられた接地(GND)端子に接続される。すなわち、CGROM206aがNOR型フラッシュメモリである場合には、第5接続端子は、信号配線W2を介して接地される。さらに、端子群311中の第6接続端子及び第7接続端子は、CGROM基板204aに設けられた電源電圧(+3.3V)端子に接続される。 The fifth connection terminal (predetermined connection terminal) in the terminal group 311 provided on the CGROM board 204a is connected to the eighth connection terminal via the signal wiring W2, and the eighth connection terminal is connected to the CGROM board 204a. It is connected to the provided ground (GND) terminal. That is, when the CGROM 206a is a NOR flash memory, the fifth connection terminal is grounded via the signal wire W2. Further, the sixth connection terminal and the seventh connection terminal in the terminal group 311 are connected to the power supply voltage (+3.3V) terminal provided on the CGROM substrate 204a.

端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204aをサブ基板202に接続(装着)する際には、CGROM基板204aの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図12に示すように、CGROM基板204aの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。 The number of connection terminals included in the terminal group 311 is the same as the number of connection terminals in the terminal group 303 for connecting the CGROM substrate provided on the sub-board 202. When connecting (mounting) the CGROM board 204a to the sub-board 202, both boards are connected so that the connection terminal of the CGROM board 204a is connected to the connection terminal of the sub-board 202 having the same terminal number. That is, as shown in FIG. 12, the first connection terminal, the second connection terminal,..., The 37th connection terminal of the CGROM board 204a are the first connection terminal, the second connection terminal,. 37 connection terminals, respectively.

(3)CGROM基板(NAND型)の構成
次に、NAND型のCGROM206bを搭載したCGROM基板204bの内部構成を、図13を参照しながら説明する。なお、図13に示すCGROM基板204bの構成において、図12に示すNOR型のCGROM206aを搭載したCGROM基板204aと同じ構成には同じ符号を付して示す。
(3) Configuration of CGROM Substrate (NAND Type) Next, the internal configuration of the CGROM substrate 204b mounting the NAND type CGROM 206b will be described with reference to FIG. In the configuration of the CGROM substrate 204b shown in FIG. 13, the same components as those of the CGROM substrate 204a having the NOR type CGROM 206a shown in FIG. 12 are designated by the same reference numerals.

CGROM基板204bにNAND型のCGROM206bを搭載した場合、CGROM基板204bには、NAND型のCGROM206bとともに、その周辺回路として、トランジスタ回路312が設けられる。また、CGROM基板204bには、各種信号配線(バス)と、各種バスを介してCGROM206bに直接的又は間接的に接続された複数の接続端子を含む端子群311とが設けられる。 When the NAND type CGROM 206b is mounted on the CGROM substrate 204b, the CGROM substrate 204b is provided with the NAND type CGROM 206b and a transistor circuit 312 as a peripheral circuit thereof. Further, the CGROM substrate 204b is provided with various signal wirings (buses) and a terminal group 311 including a plurality of connection terminals directly or indirectly connected to the CGROM 206b via the various buses.

CGROM基板204bの端子群311中の第1接続端子〜第4接続端子は、トランジスタ回路312のドレイン端子に接続される。なお、トランジスタ回路312のゲート端子はCGROM206bに接続され、ソース端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。すなわち、第1接続端子〜第4接続端子はトランジスタ回路312を介してCGROM206bに接続される。 The first to fourth connection terminals in the terminal group 311 of the CGROM substrate 204b are connected to the drain terminals of the transistor circuit 312. The gate terminal of the transistor circuit 312 is connected to the CGROM 206b, and the source terminal is connected to the ground (GND) terminal provided on the CGROM substrate 204b. That is, the first to fourth connection terminals are connected to the CGROM 206b via the transistor circuit 312.

なお、図13に示す例では、CGROM206bは、NAND型フラッシュメモリ(シーケンシャルアクセス方式のフラッシュメモリ)であるので、トランジスタ回路312のゲート端子、すなわち、端子群311中の第1接続端子〜第4接続端子は、CGROM206bに設けられたレディ/ビジー出力端子(不図示)に接続される。 Note that, in the example shown in FIG. 13, the CGROM 206b is a NAND flash memory (flash memory of the sequential access system), and therefore the gate terminal of the transistor circuit 312, that is, the first connection terminal to the fourth connection terminal in the terminal group 311. The terminal is connected to a ready/busy output terminal (not shown) provided in the CGROM 206b.

また、CGROM基板204bの端子群311中の第5接続端子(所定の接続端子)は、信号配線W3を介して第6接続端子及び第7接続端子に接続され、第6接続端子及び第7接続端子は、CGROM基板204bに設けられた電源電圧(+3.3V)端子に接続される。すなわち、CGROM206bがNAND型フラッシュメモリである場合には、第5接続端子は、信号配線W3を介して電源電圧(+3.3V)端子に接続される。 The fifth connection terminal (predetermined connection terminal) in the terminal group 311 of the CGROM substrate 204b is connected to the sixth connection terminal and the seventh connection terminal via the signal wiring W3, and the sixth connection terminal and the seventh connection terminal are connected. The terminal is connected to the power supply voltage (+3.3V) terminal provided on the CGROM board 204b. That is, when the CGROM 206b is a NAND flash memory, the fifth connection terminal is connected to the power supply voltage (+3.3V) terminal via the signal wire W3.

また、CGROM基板204bの端子群311中の第8接続端子は、CGROM基板204bに設けられた接地(GND)端子に接続される。 The eighth connection terminal in the terminal group 311 of the CGROM board 204b is connected to the ground (GND) terminal provided on the CGROM board 204b.

さらに、CGROM基板204bの端子群311中の第9接続端子以降の接続端子は、CGROM206bに接続される。この際、第9接続端子〜第34接続端子は、CGROM206bに設けられたアドレスに関するデータの入力端子(不図示)に接続され、第35接続端子及び第36接続端子は、CGROM206bに設けられたCGメモリチップイネーブル入力端子に接続される。また、第37接続端子以降の接続端子は、表示制御回路230がCGROM206bから画像データ(動画/静止画の圧縮データ)を取得する際に使用されるCGROM206bのデータ出力端子(不図示)に接続される。 Further, the connection terminals after the ninth connection terminal in the terminal group 311 of the CGROM board 204b are connected to the CGROM 206b. At this time, the ninth to thirty-fourth connection terminals are connected to data input terminals (not shown) provided for the address provided in the CGROM 206b, and the thirty-fifth and thirty-sixth connection terminals are connected to the CGROM206b. Connected to the memory chip enable input terminal. The connection terminals after the 37th connection terminal are connected to a data output terminal (not shown) of the CGROM 206b used when the display control circuit 230 acquires image data (compressed data of moving image/still image) from the CGROM 206b. It

なお、CGROM基板204bにNAND型のCGROM206bが搭載された場合においても、CGROM基板204bの端子群311に含まれる接続端子の数は、サブ基板202に設けられたCGROM基板接続用の端子群303の接続端子の数と同じである。そして、CGROM基板204bをサブ基板202に接続(装着)する際には、CGROM基板204bの接続端子が同じ端子番号のサブ基板202の接続端子と接続されるように、両基板が接続される。すなわち、図13に示すように、CGROM基板204bの第1接続端子、第2接続端子、…、第37接続端子、…が、サブ基板202の第1接続端子、第2接続端子、…、第37接続端子、…にそれぞれ接続される。 Even when the NAND type CGROM 206b is mounted on the CGROM board 204b, the number of connection terminals included in the terminal group 311 of the CGROM board 204b is the same as that of the CGROM board connection terminal group 303 provided on the sub-board 202. It is the same as the number of connection terminals. When connecting (mounting) the CGROM board 204b to the sub-board 202, both boards are connected so that the connection terminal of the CGROM board 204b is connected to the connection terminal of the sub-board 202 having the same terminal number. That is, as shown in FIG. 13, the first connection terminal, the second connection terminal,..., The thirty-seventh connection terminal of the CGROM board 204b are the first connection terminal, the second connection terminal,. 37 connection terminals, respectively.

[表示制御回路及びCGROM間の通信動作]
次に、図12〜図15を参照しながら、表示制御回路230がCGROMから画像データ(動画/静止画の圧縮データ)を取得する際の動作を説明する。なお、図14は、サブ基板202に設けられたAND回路302における入力信号と出力信号との対応関係を示す真理値表であり、図15は、サブ基板202に設けられた双方向バランストランシーバ301における、制御端子OE及び制御端子DIRに印加される信号レベルと、通信方向との対応関係を示す真理値表である。
[Communication operation between display control circuit and CGROM]
Next, an operation when the display control circuit 230 acquires image data (compressed data of moving image/still image) from the CGROM will be described with reference to FIGS. Note that FIG. 14 is a truth table showing a correspondence relationship between input signals and output signals in the AND circuit 302 provided on the sub-board 202, and FIG. 15 is a bidirectional balance transceiver 301 provided on the sub-board 202. 3 is a truth table showing a correspondence relationship between signal levels applied to the control terminal OE and the control terminal DIR and communication directions in FIG.

(1)AND回路及び双方向バランストランシーバの動作
AND回路302は、図14に示すように、両方の入力端子にHIGHレベルの信号(電圧信号)が入力された場合にのみ、双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号を出力し、それ以外の入力条件では、制御端子OEにLOWレベルの信号を出力する。
(1) Operation of AND Circuit and Bidirectional Balance Transceiver As shown in FIG. 14, the AND circuit 302 operates only when the HIGH level signal (voltage signal) is input to both input terminals. A high level signal is output to the control terminal OE, and under the other input conditions, a low level signal is output to the control terminal OE.

双方向バランストランシーバ301は、図15に示すように、制御端子OEにLOWレベルの信号(電圧信号)が入力され、且つ、制御端子DIRにLOWレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3を出力端子として作用させ、入出力端子B0〜入出力端子B3を入力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、表示制御回路230からCGROMに向かう方向になる。 As shown in FIG. 15, the bidirectional balanced transceiver 301 has a bidirectional balanced transceiver 301 when a LOW level signal (voltage signal) is input to the control terminal OE and a LOW level signal is input to the control terminal DIR. The input/output terminals A0 to A3 of 301 are operated as output terminals, and the input/output terminals B0 to B3 are operated as input terminals. In this case, the communication direction between the display control circuit 230 and the CGROM is from the display control circuit 230 to the CGROM.

また、双方向バランストランシーバ301は、制御端子OEにLOWレベルの信号が入力され、且つ、制御端子DIRにHIGHレベルの信号が入力された場合、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3を入力端子として作用させ、入出力端子B0〜入出力端子B3を出力端子として作用させる。この場合には、表示制御回路230及びCGROM間の通信方向は、CGROMから表示制御回路230に向かう方向になる。 Further, in the bidirectional balance transceiver 301, when a LOW level signal is input to the control terminal OE and a HIGH level signal is input to the control terminal DIR, the input/output terminals A0 to I/O of the bidirectional balance transceiver 301 are input. The terminal A3 acts as an input terminal, and the input/output terminals B0 to B3 act as output terminals. In this case, the communication direction between the display control circuit 230 and the CGROM is from the CGROM to the display control circuit 230.

なお、双方向バランストランシーバ301の制御端子OEに入力される信号レベルと制御端子DIRに入力される信号レベルとの組み合わせが上記以外の組み合わせである場合(双方向バランストランシーバ301の制御端子OEにHIGHレベルの信号が入力された場合)には、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3及び入出力端子B0〜入出力端子B3は、HIGHインピーダンス状態(図15中の「Z」)、すなわち、開放状態と同等の状態となり、表示制御回路230及びCGROM間で通信は行われない。 When the combination of the signal level input to the control terminal OE of the bidirectional balance transceiver 301 and the signal level input to the control terminal DIR is a combination other than the above (when the control terminal OE of the bidirectional balance transceiver 301 is HIGH) (When a level signal is input), the input/output terminals A0 to A3 and the input/output terminals B0 to B3 of the bidirectional balanced transceiver 301 are in the HIGH impedance state (“Z” in FIG. 15). ) That is, the state is equivalent to the open state, and communication is not performed between the display control circuit 230 and the CGROM.

(2)表示制御回路及びCGROM(NOR型)間の通信動作
ここで、まず、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続(装着)した場合を考える。
(2) Communication operation between display control circuit and CGROM (NOR type) Here, first, consider a case where the CGROM substrate 204a on which the NOR type CGROM 206a is mounted is connected (mounted) to the sub-substrate 202.

この場合、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子GCE_0,GCE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。なお、CGメモリチップイネーブル出力端子GCE_0,GCE_1の信号レベルは、ハードウェアの初期化処理(後述の図38参照)において設定される。 In this case, in this embodiment, since a LOW level signal is output from at least one of the two CG memory chip enable output terminals GCE_0 and GCE_1 of the display control circuit 230, a LOW signal is output to the control terminal OE of the bidirectional balance transceiver 301. The level signal is input. The signal levels of the CG memory chip enable output terminals GCE_0 and GCE_1 are set in a hardware initialization process (see FIG. 38 described later).

本実施形態では、CGROMの種類に応じて、副制御回路200により予め設定される、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)からの出力信号の振幅値が異なるので、表示制御回路230に設けられたCGメモリチップイネーブル出力端子GCE_0,GCE_1から出力される信号の振幅値が記憶手段の種類に応じて出力される変化する。しかしながら、「CGROMの種類の応じて出力される信号の振幅値が変化する」態様は、この態様に限定されない。後述の変形例7で説明するように、表示制御回路230が、接続された記憶手段の種類を検出し、該検出結果に基づいて、CGメモリチップイネーブル出力端子GCE_0,GCE_1(特定の端子)から出力される信号の振幅値を設定してもよい。 In the present embodiment, the amplitude values of the output signals from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals), which are preset by the sub-control circuit 200, differ depending on the type of CGROM, so that the display control circuit The amplitude values of the signals output from the CG memory chip enable output terminals GCE_0 and GCE_1 provided in 230 vary depending on the type of storage means. However, the mode in which the amplitude value of the output signal changes according to the type of CGROM is not limited to this mode. As described in Modification Example 7 described later, the display control circuit 230 detects the type of the connected storage means, and based on the detection result, outputs from the CG memory chip enable output terminals GCE_0 and GCE_1 (specific terminals). The amplitude value of the output signal may be set.

また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図12に示すように、CGROM基板204aの第5接続端子及び信号配線W2を介して接地されるので、制御端子DIRにはLOWレベルの信号が入力される。 The fifth connection terminal of the sub-board 202, to which the control terminal DIR of the bidirectional balance transceiver 301 is connected, is grounded via the fifth connection terminal of the CGROM board 204a and the signal wiring W2, as shown in FIG. Therefore, a LOW level signal is input to the control terminal DIR.

それゆえ、NOR型のCGROM206aを搭載したCGROM基板204aをサブ基板202に接続した場合には、図15に示すように、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3は出力端子として作用し、入出力端子B0〜入出力端子B3は入力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206a間の通信方向は、表示制御回路230からCGROM206aに向かう方向になる。 Therefore, when the CGROM board 204a having the NOR type CGROM 206a mounted thereon is connected to the sub-board 202, the input/output terminals A0 to A3 of the bidirectional balance transceiver 301 are used as output terminals as shown in FIG. The input/output terminals B0 to B3 function as input terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206a in the bidirectional balance transceiver 301 is from the display control circuit 230 to the CGROM 206a.

この場合、サブ基板202の第1接続端子〜第4接続端子及びCGROM基板204aの第1接続端子〜第4接続端子を介して接続された信号配線をアドレスバスとして使用することができ、表示制御回路230は、NOR型のCGROM206aに対して正常に、メモリのアドレス指定動作を実行することができる。その結果、表示制御回路230は、アドレスバスを介して直接アドレス指定を行い、データの読み出し動作を行うことができる。 In this case, the signal wiring connected via the first to fourth connection terminals of the sub-board 202 and the first to fourth connection terminals of the CGROM board 204a can be used as an address bus, and display control can be performed. The circuit 230 can normally perform the memory addressing operation with respect to the NOR type CGROM 206a. As a result, the display control circuit 230 can directly perform addressing via the address bus and perform a data read operation.

(3)表示制御回路及びCGROM(NAND型)間の通信動作
次に、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続(装着)した場合を考える。
(3) Communication Operation Between Display Control Circuit and CGROM (NAND Type) Next, consider a case where the CGROM substrate 204b mounting the NAND type CGROM 206b is connected (mounted) to the sub-substrate 202.

この場合においても、本実施形態では、表示制御回路230の2つのCGメモリチップイネーブル出力端子CGE_0,CGE_1の少なくとも一方からLOWレベルの信号が出力されるので、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。すなわち、本実施形態では、CGROMの種類がNOR型及びNAND型のいずれであっても、双方向バランストランシーバ301の制御端子OEにはLOWレベルの信号が入力される。また、双方向バランストランシーバ301の制御端子DIRが接続されたサブ基板202の第5接続端子は、図13に示すように、CGROM基板204bの第5接続端子及び信号配線W3を介して電源電圧(+3.3V)端子に接続されるので、制御端子DIRにはHIGHレベルの信号が入力される。 Also in this case, in the present embodiment, since the LOW level signal is output from at least one of the two CG memory chip enable output terminals CGE_0 and CGE_1 of the display control circuit 230, the control terminal OE of the bidirectional balance transceiver 301 is output. Is input with a LOW level signal. That is, in this embodiment, a LOW level signal is input to the control terminal OE of the bidirectional balance transceiver 301 regardless of whether the type of CGROM is NOR type or NAND type. In addition, the fifth connection terminal of the sub-board 202, to which the control terminal DIR of the bidirectional balance transceiver 301 is connected, has the power supply voltage (via the fifth connection terminal of the CGROM board 204b and the signal wire W3, as shown in FIG. Since it is connected to the (+3.3V) terminal, a HIGH level signal is input to the control terminal DIR.

それゆえ、NAND型のCGROM206bを搭載したCGROM基板204bをサブ基板202に接続した場合には、図15に示すように、双方向バランストランシーバ301の入出力端子A0〜入出力端子A3は入力端子として作用し、入出力端子B0〜入出力端子B3は出力端子として作用する。すなわち、双方向バランストランシーバ301における表示制御回路230及びCGROM206b間の通信方向は、CGROM206bから表示制御回路230に向かう方向になる。 Therefore, when the CGROM board 204b having the NAND type CGROM 206b mounted thereon is connected to the sub-board 202, as shown in FIG. 15, the input/output terminals A0 to A3 of the bidirectional balance transceiver 301 are used as input terminals. The input/output terminals B0 to B3 act as output terminals. That is, the communication direction between the display control circuit 230 and the CGROM 206b in the bidirectional balance transceiver 301 is from the CGROM 206b to the display control circuit 230.

この場合、サブ基板202の第1接続端子〜第4接続端子及びCGROM基板204bの第1接続端子〜第4接続端子を介して接続された信号配線をレディ/ビジー信号の通信配線として使用することができる。すなわち、この場合、NAND型のCGROM206bからシーケンシャルアクセス方式でデータを読み出す際に表示制御回路230が参照するレディ/ビジー信号のCGROM206から表示制御回路230への送信処理が実行可能になる。この結果、表示制御回路230は、NAND型のCGROM206bに対して正常に、メモリの状態(レディ/ビジー状態)の取得動作を実行することができる。 In this case, the signal wirings connected via the first to fourth connection terminals of the sub-board 202 and the first to fourth connection terminals of the CGROM board 204b should be used as communication wirings for ready/busy signals. You can That is, in this case, it becomes possible to execute the transmission process from the CGROM 206 to the display control circuit 230 of the ready/busy signal that the display control circuit 230 refers to when reading data from the NAND type CGROM 206b by the sequential access method. As a result, the display control circuit 230 can normally perform the operation of acquiring the memory state (ready/busy state) with respect to the NAND type CGROM 206b.

上述のように、本実施形態では、CGROMの種類が変わっても、サブ基板202の構成を変えることなく、表示制御回路230及びCGROM間の通信動作を正常に実行することができる。それゆえ、本実施形態では、例えば、データ容量、通信速度、価格等を考慮して、最適なCGROMを選択することができる。また、例えば、新たなパチンコ遊技機1を作製する際に、データ容量、通信速度等の条件から過去に作製されたパチンコ遊技機で使用されたサブ基板202を流用し、CGROMの種類だけを変更するような場合であっても、容易に対処することができる。すなわち、本実施形態のパチンコ遊技機1では、実施態様に合わせてCGROMを選択することが可能になり、パチンコ遊技機1の拡張性を担保することができる。 As described above, in this embodiment, even if the type of CGROM is changed, the communication operation between the display control circuit 230 and the CGROM can be normally executed without changing the configuration of the sub-board 202. Therefore, in this embodiment, for example, the optimum CGROM can be selected in consideration of the data capacity, the communication speed, the price, and the like. Further, for example, when a new pachinko gaming machine 1 is manufactured, the sub-board 202 used in the pachinko gaming machine manufactured in the past is diverted from the conditions such as data capacity and communication speed, and only the type of CGROM is changed. Even in such a case, it can be easily dealt with. That is, in the pachinko gaming machine 1 of the present embodiment, it is possible to select the CGROM according to the mode of implementation, and the expandability of the pachinko gaming machine 1 can be ensured.

さらに、本実施形態では、双方向バランストランシーバ301を用いることにより、サブ基板202の端子群303中の第1接続端子〜第4接続端子、並びに、CGROM基板204の端子群311中の第1接続端子〜第4接続端子を、データの入出力兼用端子として用いることができる。この場合、サブ基板202及びCGROM基板204の第1接続端子〜第4接続端子に対応するデータの入力用端子及び出力用端子を別個に設ける必要がなく、サブ基板202及びCGROM基板204の省スペース化を図ることができる。 Further, in this embodiment, by using the bidirectional balanced transceiver 301, the first to fourth connection terminals in the terminal group 303 of the sub-board 202 and the first connection in the terminal group 311 of the CGROM board 204 are used. The terminals to the fourth connection terminal can be used as terminals for both input and output of data. In this case, it is not necessary to separately provide the data input terminals and the data output terminals corresponding to the first to fourth connection terminals of the sub-board 202 and the CGROM board 204, and the space saving of the sub-board 202 and the CGROM board 204 is achieved. Can be promoted.

なお、上述のように、本実施形態では、双方向バランストランシーバ301により、CGROMの種類に応じて、表示制御回路230及びCGROM間の「通信形態」を切り替えることができる。ただし、本明細書でいう表示制御回路230及びCGROM間の「通信形態」とは、表示制御回路230及びCGROM間における各種情報の送受信態様全般を意味する。 As described above, in the present embodiment, the bidirectional balance transceiver 301 can switch the “communication mode” between the display control circuit 230 and the CGROM according to the type of the CGROM. However, the “communication form” between the display control circuit 230 and the CGROM in this specification means all transmission/reception modes of various information between the display control circuit 230 and the CGROM.

例えば、本明細書でいう表示制御回路230及びCGROM間における「通信形態」には、表示装置13で演出動作に関する情報を表示する際に必要となるデータ(画像データ(動画/静止画の圧縮データ))の表示制御回路230及びCGROM間における送受信態様だけでなく、CGROM内に格納されている該データのアドレスを指定する情報を表示制御回路230及びCGROM間で通信する際の送受信態様や、表示制御回路230がCGROMからレディ/ビジー信号を受信する際の送受信態様なども含む意味である。なお、本発明はこれに限定されず、本明細書でいう「通信形態」が、CGROMの種類に応じて情報の送受信態様が変化する部分の通信形態のみを意味するものであってもよい。 For example, in the “communication form” between the display control circuit 230 and the CGROM referred to in the present specification, data (image data (compressed data of moving image/still image) required for displaying information on the effect operation on the display device 13 is displayed. )), the transmission/reception mode between the display control circuit 230 and the CGROM, as well as the transmission/reception mode when the information designating the address of the data stored in the CGROM is communicated between the display control circuit 230 and the CGROM, and This also includes a transmission/reception mode when the control circuit 230 receives the ready/busy signal from the CGROM. Note that the present invention is not limited to this, and the “communication form” in the present specification may mean only the communication form of a portion in which the transmission/reception form of information changes depending on the type of CGROM.

<遊技状態の種別>
次に、メインCPU71で制御及び管理される遊技状態の種別について説明する。
<Type of game state>
Next, the types of game states controlled and managed by the main CPU 71 will be described.

本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、賞球の期待度が互いに異なる「大当り遊技状態」(特別遊技状態)及び「小当り遊技状態」(特定遊技状態)がある。「大当り遊技状態」は、第1大入賞口53又は第2大入賞口54のシャッタの開放期間(すなわち、1ラウンドの期間)が長い(例えば30sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できる遊技状態である。すなわち、「大当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって有利な状態となる。 In the present embodiment, as the types of game states controlled and managed by the main CPU 71, the "big hit game state" (special game state) and the "small hit game state" (specific game state) in which the expectations of prize balls are different from each other. There is. The “big hit gaming state” is a gaming state in which a round game in which the shutter opening period of the first big winning opening 53 or the second big winning opening 54 (that is, one round period) is long (for example, 30 sec) occurs, This is a game state in which a large prize ball can be expected for the player. That is, in the "big hit game state", the repeated state of the open state and the closed state of the shutter of the special winning opening is advantageous for the player.

一方、「小当り遊技状態」は、「大当り遊技状態」に比べて1ラウンドの期間が短い(例えば1.8sec等)ラウンドゲームが発生する遊技状態であり、遊技者にとって大きな賞球が期待できない遊技状態である。すなわち、「小当り遊技状態」では、大入賞口のシャッタの開放状態及び閉鎖状態の繰り返し態様が遊技者によって不利な状態となる。 On the other hand, the "small hitting gaming state" is a gaming state in which a round game occurs in which the period of one round is shorter than that of the "big hitting gaming state" (for example, 1.8 sec), and a large prize ball cannot be expected for the player. It is in a game state. That is, in the "small hitting game state", the repeated state of the open state and the closed state of the shutter of the special winning opening is disadvantageous to the player.

また、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、「大当り」の当選確率が互いに異なる「確変遊技状態」(高確率遊技状態)及び「通常遊技状態」(低確率遊技状態)がある。 Further, in the present embodiment, the types of game states controlled and managed by the main CPU 71 are "probability variation game state" (high probability game state) and "normal game state" (low There is a probability game state).

「確変遊技状態」は、「大当り」の当選確率(本実施形態では1/131)が高い遊技状態である。一方、「通常遊技状態」は、「確変遊技状態」に比べて「大当り」の当選確率(本実施形態では1/392)が低い遊技状態である。 The “probability variation gaming state” is a gaming state in which the winning probability of “big hit” (1/131 in this embodiment) is high. On the other hand, the “normal game state” is a game state in which the winning probability of “big hit” (1/392 in the present embodiment) is lower than that in the “probability variation game state”.

さらに、本実施形態において、メインCPU71で制御及び管理される遊技状態の種別としては、普通図柄の当選確率(普通図柄が「当り」の態様になる確率)が互いに異なる「時短遊技状態」(高入賞遊技状態)及び「非時短遊技状態」(低入賞遊技状態)がある。 Further, in the present embodiment, as a type of game state controlled and managed by the main CPU 71, the winning probability of a normal symbol (probability that a regular symbol becomes a "hit" mode) is different from each other in a "time saving game state" (high There are a winning game state) and a "non-time saving game state" (low winning game state).

本明細書でいう「時短遊技状態」とは、普通図柄の当選確率が高い遊技状態のことである。すなわち、「時短遊技状態」は、第2始動口45に設けられた普通電動役物46(羽根部材)が開放状態になり易い遊技状態(第2始動口入賞が発生し易い遊技状態)であり、遊技者にとって有利な遊技状態である。なお、「時短遊技状態」は、「大当り」が決定された場合、又は、後述する所定の時短回数分の特別図柄の変動表示が実行された場合に終了する。また、時短遊技状態では、該状態中に実行される特別図柄の変動表示を行う時間である変動時間として、通常遊技状態中に選択される変動時間よりも短い変動時間が選択され易くなるように制御されていてもよい。このような制御により、時短遊技状態において通常遊技状態中よりも変動時間の短縮を行い、単位時間当たりの遊技回数を増やすことによって、遊技者に有利な遊技状態を付与してもよい。 The "time saving game state" in this specification is a game state in which the winning probability of a normal symbol is high. That is, the "time saving game state" is a game state in which the normal electric auditors product 46 (blade member) provided in the second starting port 45 is likely to be in an open state (a gaming state in which the second starting port winning is likely to occur). The game state is advantageous for the player. The "time saving game state" ends when "big hit" is determined or when a variable display of special symbols for a predetermined time saving number described later is executed. Further, in the time saving game state, as the variation time which is the time for performing the variable display of the special symbol executed in the state, the variation time shorter than the variation time selected in the normal game state is easily selected. It may be controlled. By such control, the variable time may be shortened in the time-saving game state than in the normal game state, and the advantageous game state may be given to the player by increasing the number of games per unit time.

一方、「非時短(時短なし)遊技状態」とは、普通図柄の当選確率が「時短遊技状態」に比べて低い遊技状態のことである。それゆえ、「非時短遊技状態」は、普通電動役物46(羽根部材)が開放状態になり難い遊技状態(第2始動口入賞が発生し難い遊技状態)であり、遊技者にとって不利な遊技状態である。 On the other hand, the "non-time saving (no time saving) gaming state" is a gaming state in which the winning probability of a normal symbol is lower than that in the "time saving gaming state". Therefore, the "non-time saving game state" is a game state in which the ordinary electric accessory 46 (blade member) is unlikely to be in an open state (a game state in which the second starting winning a prize is unlikely to occur), which is a disadvantageous game for the player. It is in a state.

そして、本実施形態では、「大当り遊技状態」及び「小当り遊技状態」以外の上述した遊技状態の各種組合せの遊技状態が設けられる。具体的には、本実施形態では、「確変遊技状態」と「時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短あり」の状態という)、及び、「確変遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「高確時短なし」の状態という)が設けられる。なお、「高確時短なし」の状態では、遊技状態が「確変遊技状態」であるか否かを遊技者が判別することが難しいので、ここでは、このような遊技状態を「潜確遊技状態」ともいう。また、本実施形態では、「通常遊技状態」と「非時短遊技状態」とが同時に発生する遊技状態(以下、「低確時短なし」の状態という)、及び、「通常遊技状態」と「時短遊技状態」とが同時に発生するような遊技状態(以下、「低確時短あり」の状態という)も設けられる。 And in this embodiment, the game state of various combinations of the above-mentioned game states other than the "big hit game state" and the "small hit game state" is provided. Specifically, in the present embodiment, a "probability variation game state" and a "time saving game state" that occur at the same time (hereinafter referred to as a "high-probability time saving state"), and a "probability variation game state" A gaming state in which a "non-time saving game state" occurs at the same time (hereinafter, referred to as a "highly accurate time saving state") is provided. In addition, since it is difficult for the player to determine whether or not the game state is the “probability variation game state” in the state of “no high-accuracy time saving”, here, such a game state is referred to as “substantial probability game state”. Also called. Further, in the present embodiment, a gaming state in which a “normal gaming state” and a “non-time saving gaming state” occur at the same time (hereinafter, referred to as “state with no low accurate time saving”), and a “normal gaming state” and “time saving” A gaming state in which a "gaming state" occurs at the same time (hereinafter, referred to as "state of low accuracy and short time") is also provided.

<メインROMに記憶されているデータテーブルの構成>
次に、図16〜図25を参照しながら、主制御回路70のメインROM72に記憶される各種データテーブルの構成について説明する。
<Structure of data table stored in main ROM>
Next, the configuration of various data tables stored in the main ROM 72 of the main control circuit 70 will be described with reference to FIGS. 16 to 25.

[大当り乱数判定テーブル(第1始動口入賞時)]
まず、図16を参照して、大当り乱数判定テーブル(第1始動口入賞時)について説明する。大当り乱数判定テーブル(第1始動口入賞時)は、第1始動口44に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」、「小当り」及び「ハズレ」のいずれかを抽選により決定する際に参照されるテーブルである。
[Big hit random number determination table (at the time of winning the first starting mouth)]
First, with reference to FIG. 16, a jackpot random number determination table (at the time of winning at the first starting opening) will be described. The big hit random number determination table (at the time of winning the first starting opening) is based on the big hit determination random number value obtained when the game ball enters the first starting opening 44 (winning), "big hit", "small hit" This is a table that is referred to when any one of "and" is lost by lottery is determined.

なお、大当り判定用乱数値は、始動口入賞を契機に行われる抽選結果を判定するための乱数値であり、より具体的には、特別図柄(第1特別図柄及び第2特別図柄)の抽選結果を示す乱数値である。また、本実施形態では、大当り判定用乱数値(特別図柄の抽選用乱数値)は、0〜65535(65536種類)の中から選ばれる。 The jackpot determination random number value is a random number value for determining a lottery result that is triggered by the winning of the starting mouth, and more specifically, a lottery for special symbols (first special symbol and second special symbol) It is a random number value indicating the result. Further, in the present embodiment, the big hit determination random number value (random number for special symbol lottery) is selected from 0 to 65535 (65536 types).

本実施形態では、第1始動口44に遊技球が入賞した場合、「大当り」、「小当り」及び「ハズレ」のいずれかが抽選により決定される。それゆえ、大当り乱数判定テーブル(第1始動口入賞時)には、図16に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」、「小当り」及び「ハズレ」のそれそれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」、「小当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。なお、確変フラグは、メインRAM73に格納された管理フラグの一つであり、遊技状態が「確変遊技状態」であるか否かを管理するためのフラグである。遊技状態が「確変遊技状態」である場合には、確定フラグは「1」となる。 In the present embodiment, when a game ball wins the first starting opening 44, any one of "big hit", "small hit" and "miss" is determined by lottery. Therefore, in the jackpot random number determination table (at the time of winning at the first starting opening), as shown in FIG. 16, for each value of the probability variation flag (“0 (=off)” or “1 (=on)”), The range of random numbers for jackpot determination that determines the winning of each of "big hit", "small hit" and "miss", and the corresponding judgment value data ("big hit judgment value data", "small hit judgment value data") And any one of “miss judgment value data”). The probability variation flag is one of the management flags stored in the main RAM 73, and is a flag for managing whether or not the gaming state is the “probability variation gaming state”. When the gaming state is the “probability variation gaming state”, the confirmation flag is “1”.

本実施形態では、図16に示すように、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図16中の「選択率」)は、167/65536となる。 In the present embodiment, as shown in FIG. 16, when the probability variation flag is “0” and the big hit determination random number value is any of “777” to “943” at the time of winning the first starting opening 44, , "Big hit" is won, and "Big hit judgment value data" is determined. That is, the winning probability of the “big hit” (“selection rate” in FIG. 16) in this case is 167/65536.

また、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」〜「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となる。 In addition, when the probability variation flag is "0" and the big hit determination random number value is any of "1" to "300" at the time of winning the first start opening 44, "small hit" is won, and " "Small hit judgment value data" is determined. That is, the winning probability of "small hit" in this case is 300/65536.

さらに、第1始動口44入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「1」〜「300」及び「777」〜「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Furthermore, when the probability variation flag is “0” and the jackpot determination random number value is neither “1” to “300” nor “777” to “943” at the time of winning the first start opening 44, “miss” is generated. Is won, and “miss determination value data” is determined.

一方、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれかである場合には、図16に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図16中の「選択率」)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。 On the other hand, at the time of winning the first start opening 44, if the probability variation flag is "1" and the big hit determination random number value is any of "777" to "1277", as shown in FIG. Is won and the “big hit judgment value data” is determined. That is, the winning probability of the “big hit” (“selection rate” in FIG. 16) in this case is 500/65536, which is higher than that when the probability variation flag is “0”.

また、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」〜「300」のいずれかである場合には、「小当り」が当選し、「小当り判定値データ」が決定される。すなわち、この場合における「小当り」の当選確率は、300/65536となり、確変フラグが「0」である場合のそれと同じになる。 When the probability variation flag is "1" and the big hit determination random number value is any of "1" to "300" at the time of winning the first start opening 44, "small hit" is won, and " "Small hit judgment value data" is determined. That is, the winning probability of "small hit" in this case is 300/65536, which is the same as that when the probability variation flag is "0".

さらに、第1始動口44入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「1」〜「300」及び「777」〜「1277」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Furthermore, when the probability variation flag is “1” and the big hit determination random number value is neither “1” to “300” nor “777” to “1277” at the time of winning the first start opening 44, “miss” is generated. Is won, and “miss determination value data” is determined.

上述のように、本実施形態では、第1始動口44に遊技球が入賞した場合には、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、遊技状態が「確変遊技状態」である時に第1始動口44に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。 As described above, in the present embodiment, when a game ball is won in the first starting opening 44, the selection rate (big hit probability) depends on whether the gaming state at the time of winning is the “probability variation gaming state”. fluctuate. Specifically, the jackpot probability when a game ball wins the first starting opening 44 when the gaming state is the "probability variation gaming state" is about three times that when the gaming state is not the "probability variation gaming state". Get higher

[大当り乱数判定テーブル(第2始動口入賞時)]
次に、図17を参照して、大当り乱数判定テーブル(第2始動口入賞時)について説明する。大当り乱数判定テーブル(第2始動口入賞時)は、第2始動口45に遊技球が入球(入賞)した際に取得される大当り判定用乱数値に基づいて「大当り」か否かの抽選を行う場合に参照されるテーブルである。
[Big hit random number determination table (at the time of winning the second starting mouth)]
Next, with reference to FIG. 17, a jackpot random number determination table (at the time of winning at the second starting opening) will be described. The big hit random number determination table (at the time of winning the second starting opening) is a lottery for determining whether or not the “big hit” is based on the big hit determining random number value obtained when the game ball enters (wins) the second starting opening 45. Is a table that is referred to when performing.

本実施形態では、第2始動口45に遊技球が入賞した場合、「大当り」及び「ハズレ」のいずれかが抽選により決定される。なお、第2始動口45に遊技球が入賞した場合には、「小当り」は当選しない。それゆえ、大当り乱数判定テーブル(第2始動口入賞時)には、図17に示すように、確変フラグの値(「0(=オフ)」又は「1(=オン)」)毎に、「大当り」及び「ハズレ」のそれぞれの当選が決定される大当り判定用乱数値の範囲と、それに対応する判定値データ(「大当り判定値データ」及び「ハズレ判定値データ」のいずれか)との関係が規定される。 In the present embodiment, when a game ball wins the second starting opening 45, either "big hit" or "miss" is determined by lottery. In addition, when a game ball is won in the second starting opening 45, the "small hit" is not won. Therefore, in the big hit random number determination table (at the time of winning at the second starting opening), as shown in FIG. 17, for each value of the probability variation flag (“0 (=off)” or “1 (=on)”), Relationship between the range of random numbers for jackpot determination that determines the winning of each "big hit" and "miss" and the corresponding determination value data (either "big hit determination value data" or "miss determination value data") Is prescribed.

本実施形態では、図17に示すように、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれかである場合には、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(図17中の「選択率」)は、167/65536となる。 In the present embodiment, as shown in FIG. 17, when the probability of the probability variation flag is “0” and the jackpot determination random number value is any of “777” to “943” at the time of winning the second starting opening 45, , "Big hit" is won, and "Big hit judgment value data" is determined. That is, the winning probability of the “big hit” (“selection rate” in FIG. 17) in this case is 167/65536.

また、第2始動口45入賞時に、確変フラグが「0」であり、大当り判定用乱数値が「777」〜「943」のいずれでもない場合には、「ハズレ」が当選し、「ハズレ判定値データ」が決定される。 Also, when the probability variation flag is “0” and the big hit determination random number value is neither “777” to “943” at the time of winning the second starting opening 45, “miss” is won and “miss determination” is made. Value data” is determined.

一方、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれかである場合には、図17に示すように、「大当り」が当選し、「大当り判定値データ」が決定される。すなわち、この場合における「大当り」の当選確率(大当り確率)は、500/65536となり、確変フラグが「0」である場合のそれより高くなる。 On the other hand, at the time of winning the second start opening 45, if the probability variation flag is "1" and the big hit determination random number value is any of "777" to "1277", as shown in FIG. Is won and the “big hit judgment value data” is determined. That is, the winning probability (big hit probability) of the “big hit” in this case is 500/65536, which is higher than that when the probability variation flag is “0”.

また、第2始動口45入賞時に、確変フラグが「1」であり、大当り判定用乱数値が「777」〜「1277」のいずれでもない場合には、「ハズレ」となり、「ハズレ判定値データ」が決定される。 In addition, when the probability variation flag is "1" and the big hit determination random number value is neither "777" to "1277" at the time of winning the second starting opening 45, the result is "miss", and the "judgment determination value data". Is determined.

上述のように、本実施形態では、第2始動口45に遊技球が入賞した場合にもまた、入賞時の遊技状態が「確変遊技状態」であるか否かによって、選択率(大当り確率)が変動する。具体的には、第1始動口44入賞時と同様に、第2始動口45入賞時においても、遊技状態が「確変遊技状態」である時に第2始動口45に遊技球が入賞した場合の大当り確率は、遊技状態が「確変遊技状態」でない時のそれの約3倍程度高くなる。 As described above, in the present embodiment, when a game ball is won in the second starting opening 45, the selection rate (big hit probability) is also determined depending on whether or not the gaming state at the time of winning is the “probability variation gaming state”. Fluctuates. Specifically, as in the case of winning the first starting opening 44, when the gaming state is in the "probability variation gaming state" when the gaming ball is winning in the second starting opening 45, The jackpot probability is about three times higher than that when the gaming state is not the “probability variation gaming state”.

[図柄判定テーブル(第1始動口入賞時)]
次に、図18を参照して、図柄判定テーブル(第1始動口入賞時)について説明する。
[Pattern determination table (at the time of winning the first starting opening)]
Next, with reference to FIG. 18, a symbol determination table (at the time of winning the first starting opening) will be described.

本実施形態では、第1始動口44に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」、「小当り」又は「ハズレ」)と、第1始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第1始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。なお、図柄乱数値は、特別図柄を決定するための乱数値であり、大当り判定用乱数値に基づく抽選の当選種別に関係なく、0〜99(100種類)の中から選ばれる。 In the present embodiment, the winning type (“big hit”, “small hit” or “miss”) of the lottery based on the random number value for big hit determination performed when the game ball wins the first starting opening 44, and the first start The special symbol is selected based on the symbol random number value (random number for symbol determination) acquired at the time of oral winning. The symbol determination table (at the time of winning the first starting opening) is a table that is referred to when selecting the special symbol. The symbol random number value is a random number value for determining the special symbol, and is selected from 0 to 99 (100 types) regardless of the lottery type based on the big hit determination random number value.

図柄判定テーブル(第1始動口入賞時)には、図18に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」〜「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 In the symbol determination table (at the time of the first start winning), as shown in FIG. 18, for each determination value data indicating the winning type of the lottery based on the big hit determination random number value, a symbol designating command for designating a special symbol The relationship between (“zA1” to “zA3”) and the symbol random number value for which the symbol designation command is selected is defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「小当り」(小当り判定値データ)である場合には、選択される図柄指定コマンドは1種類(zA2)であり、必ずその図柄指定コマンド(zA2)が決定される。また、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。 In addition, when the winning type of the lottery based on the big hit determination random number value is "small hit" (small hit determination value data), the symbol designation command to be selected is one type (zA2), and the symbol is always designated. The command (zA2) is determined. In addition, even when the winning type of the lottery based on the jackpot determination random number value is “miss” (miss determination value data), the symbol designating command selected is one type (zA3), and the symbol designating command (always). zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図18に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図18中の大当り時選択図柄コマンド)も複数種(「z0」〜「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「40」〜「59」のいずれかである場合には、大当り時選択図柄コマンド「z2」が選択され、その選択率は、20/100となる。 On the other hand, when the winning type of the lottery based on the random number value for big hit determination is “big hit” (big hit determination value data), there are multiple types of special symbols to be selected, as shown in FIG. A plurality of types (“z0” to “z4”) of time symbol designating commands (big hit selection symbol commands in FIG. 18) are also prepared. Then, at the time of "big hit", the big hit selection symbol command that is decided also changes according to the obtained symbol random number value. For example, when the symbol random number value acquired at the time of "big hit" is any of "40" to "59", the big hit selection symbol command "z2" is selected, and the selection rate is 20/100. Become.

[図柄判定テーブル(第2始動口入賞時)]
次に、図19を参照して、図柄判定テーブル(第2始動口入賞時)について説明する。
[Design determination table (at the time of winning the second starting opening)]
Next, with reference to FIG. 19, the symbol determination table (at the time of winning the second starting opening) will be described.

本実施形態では、第2始動口45に遊技球が入賞した際に行われる大当り判定用乱数値に基づく抽選の当選種別(「大当り」又は「ハズレ」)と、第2始動口入賞時に取得される図柄乱数値(図柄決定用乱数値)とに基づいて、特別図柄が選択される。図柄判定テーブル(第2始動口入賞時)は、その特別図柄を選択する際に参照されるテーブルである。 In the present embodiment, the winning type (“big hit” or “miss”) of the lottery based on the random number value for jackpot judgment performed when the game ball wins the second starting mouth 45 and the second starting mouth winning is acquired. The special symbol is selected based on the random number value of the symbol (random number value for symbol determination). The symbol determination table (at the time of winning the second starting opening) is a table that is referred to when selecting the special symbol.

図柄判定テーブル(第2始動口入賞時)には、図19に示すように、大当り判定用乱数値に基づく抽選の当選種別を示す判定値データ毎に、特別図柄を指定するための図柄指定コマンド(「zA1」及び「zA3」)と、該図柄指定コマンドが選択される図柄乱数値との関係が規定される。 In the symbol determination table (at the time of the second starting winning), as shown in FIG. 19, for each determination value data indicating the winning type of the lottery based on the big hit determination random number value, a symbol designating command for designating a special symbol (“ZA1” and “zA3”) and the relation between the symbol random number value for which the symbol designation command is selected are defined.

なお、大当り判定用乱数値に基づく抽選の当選種別が「ハズレ」(ハズレ判定値データ)である場合にも、選択される図柄指定コマンドは1種類(zA3)であり、必ずその図柄指定コマンド(zA3)が決定される。 Even when the winning type of the lottery based on the big hit determination random number value is “miss” (miss determination value data), the selected symbol designating command is one type (zA3), and the symbol designating command (always). zA3) is determined.

一方、大当り判定用乱数値に基づく抽選の当選種別が「大当り」(大当り判定値データ)である場合には、図19に示すように、選択される特別図柄の種別は複数あり、「大当り」時の図柄指定コマンド(図19中の大当り時選択図柄コマンド)も複数種(「z0」及び「z4」)用意されている。そして、「大当り」時には、取得される図柄乱数値に応じて、決定される大当り時選択図柄コマンドも変化する。例えば、「大当り」時に取得された図柄乱数値が「29」〜「99」のいずれかである場合には、大当り時選択図柄コマンド「z4」が選択され、その選択率は、80/100となる。 On the other hand, when the winning type of the lottery based on the random number value for jackpot determination is "big hit" (big hit determination value data), there are a plurality of types of special symbols to be selected, "big hit". A plurality of types (“z0” and “z4”) of time symbol designating commands (big hit selection symbol commands in FIG. 19) are also prepared. Then, at the time of "big hit", the big hit selection symbol command that is decided also changes according to the obtained symbol random number value. For example, when the symbol random number value acquired at the time of "big hit" is any of "29" to "99", the big hit selection symbol command "z4" is selected, and the selection rate is 80/100. Become.

[大当り種類決定テーブル]
次に、図20〜図23を参照して、大当り種類決定テーブルについて説明する。本実施形態では、図柄判定テーブル(図18及び図19参照)を参照して大当り時選択図柄コマンド(「z0」〜「z4」のいずれか)が決定されると、該決定された大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する。大当り種類決定テーブルは、大当り時選択図柄コマンドに基づいて、「大当り」の種類(大当り遊技の内容)を決定する際に参照されるテーブルである。
[Big hit type determination table]
Next, the jackpot type determination table will be described with reference to FIGS. In the present embodiment, when the jackpot selection symbol command (one of "z0" to "z4") is determined by referring to the symbol determination table (see FIGS. 18 and 19), the determined jackpot selection is performed. Based on the symbol command, determine the type of "big hit" (contents of big hit game). The jackpot type determination table is a table that is referred to when determining the type of jackpot (contents of the jackpot game) based on the jackpot selection symbol command.

また、本実施形態では、「大当り」当選時の遊技状態毎に大当り種類決定テーブルを設ける。図20は、遊技状態が「低確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その1)であり、図21は、遊技状態が「低確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その2)である。また、図22は、遊技状態が「高確時短なし」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その3)であり、図23は、遊技状態が「高確時短あり」であるときに「大当り」に当選した場合に参照される大当り種類決定テーブル(その4)である。 Further, in the present embodiment, a jackpot type determination table is provided for each gaming state at the time of winning the "jackpot". FIG. 20 is a jackpot type determination table (No. 1) that is referred to when the "big hit" is won when the gaming state is "no low accuracy hour/hour", and FIG. 21 is a gaming state "low accuracy hour/hour". It is a jackpot type determination table (No. 2) that is referred to when the "big hit" is won when the answer is "Yes". Further, FIG. 22 is a jackpot type determination table (No. 3) that is referred to when the “big hit” is won when the gaming state is “high-accuracy no shortage”, and FIG. 23 is a gaming state “high”. It is a jackpot type determination table (No. 4) that is referred to when the "big hit" is won when "there is an accurate time reduction".

各大当り種類決定テーブルには、大当り時選択図柄コマンド(「z0」〜「z4」)と、「大当り」の種類を決定する各種パラメータとの関係が規定される。「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとしては、時短フラグの値、時短回数、確変フラグの値及び大当り遊技におけるラウンド数が規定される。 In each jackpot type determination table, the relation between the jackpot selection symbol command (“z0” to “z4”) and various parameters for determining the type of “jackpot” is defined. As various parameters for determining the type of "big hit" (contents of the big hit game), the value of the time saving flag, the number of time saving, the value of the probability variation flag, and the number of rounds in the big hit game are defined.

例えば、「高確時短あり」の状態で「大当り」に当選し、且つ、大当り時選択図柄コマンドとして「z1」が決定された場合には、図23に示すように、「大当り」の種類(大当り遊技の内容)を決定する各種パラメータとして、時短フラグ「1」、時短回数「100」、確変フラグ「0」、ラウンド数「10」がセットされる。 For example, when the "big hit" is won in the state of "high accuracy short cut", and "z1" is determined as the big hit time selection symbol command, as shown in FIG. 23, the kind of "big hit" ( As various parameters for determining the jackpot game contents, a time saving flag “1”, a time saving frequency “100”, a probability variation flag “0”, and a round number “10” are set.

なお、各大当り種類決定テーブルに規定されている「ラウンド数」は、大当り遊技において、大入賞口の開放時間が比較的長くなるラウンドの数である。また、「時短フラグ」は、メインRAM73に格納された管理フラグの一つであり、遊技状態が「時短遊技状態」であるか否かを管理するためのフラグである。遊技状態が「時短遊技状態」である場合には、時短フラグは「1(オン)」となる。また、「時短回数」は、「時短遊技状態」において与えられる特別図柄の変動表示の回数である。 The "round number" defined in each jackpot type determination table is the number of rounds in which the opening time of the special winning opening is relatively long in the big hit game. Further, the "time saving flag" is one of the management flags stored in the main RAM 73, and is a flag for managing whether or not the gaming state is the "time saving gaming state". When the gaming state is the "time saving gaming state", the time saving flag is "1 (on)". Further, the "time saving number" is the number of times of variable display of special symbols given in the "time saving game state".

[入賞時演出情報決定テーブル]
次に、図24を参照して、入賞時演出情報決定テーブルについて説明する。
[Demonstration information determination table when winning]
Next, the winning effect information determination table will be described with reference to FIG.

本実施形態では、主制御回路70(メインCPU71)は、入賞時(始動口入賞時)に決定された当選種別(「大当り」、「小当り」又は「ハズレ」)と、図柄指定コマンド又は大当り時選択図柄コマンドとに基づいて、副制御回路200が演出内容を決定する際に使用する情報を決定する。例えば、副制御回路200において、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容、先読み演出に関する内容等を決定する際に使用される情報が決定される。入賞時演出情報決定テーブルは、入賞時(始動口入賞時)に主制御回路70で取得された情報に基づいて、副制御回路200で実行される演出内容の概要を決定する際に参照されるテーブルである。 In the present embodiment, the main control circuit 70 (main CPU 71), the winning type (“big hit”, “small hit” or “miss”) determined at the time of winning (starting mouth winning), and a symbol designating command or big hit. Based on the time selection symbol command, the sub-control circuit 200 determines the information used when determining the effect content. For example, in the sub-control circuit 200, the information used when determining the content regarding the color change effect of the holding symbol indicating the holding ball of the special symbol, the content regarding the prefetching effect, and the like is determined. The winning effect information determination table is referred to when determining the outline of the effect contents executed by the sub control circuit 200, based on the information acquired by the main control circuit 70 at the time of winning (when the winning opening is won). It's a table.

入賞時演出情報決定テーブルには、入賞時(始動口入賞時)に決定される各種情報の組合せと、副制御回路200で実行される演出内容の概要を示す「入賞時演出情報1」及び「入賞時演出情報2」との関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、始動口の種別、判定値データの種別、大当り時選択図柄コマンドの種別及び図柄指定コマンドの種別が、入賞時演出情報決定テーブルに規定される。 In the winning effect information determination table, "winning effect information 1" and "winning effect information 1" indicating a combination of various kinds of information determined at the time of winning (at the time of starting winning) and an outline of effect contents executed by the sub-control circuit 200. The relationship with the winning effect information 2” is defined. In the present embodiment, as the various information determined at the time of winning (starting mouth winning), the type of starting mouth, the type of judgment value data, the type of selection symbol command at the time of big hit, and the type of symbol designating command are winning. It is defined in the time performance information determination table.

入賞時演出情報決定テーブルに規定されている入賞時演出情報1(「1A」〜「1D」)は、副制御回路200において、主に、特別図柄の保留球を示す保留用図柄の色変化演出に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報1を受信すると、副制御回路200は、該入賞時演出情報1の分類に含まれる保留用図柄の色変化演出に関する複数種の演出パターンから一つの演出パターンを選択する。 The winning-time effect information 1 (“1A” to “1D”) defined in the winning-time effect information determination table is mainly used in the sub-control circuit 200 to produce a color change effect of a holding symbol indicating a holding ball of a special symbol. It is the production information used when determining the content regarding. When the sub-control circuit 200 receives the winning-time effect information 1 determined based on the winning-time effect information determination table, the sub-control circuit 200 causes the holding pattern color change effect included in the classification of the winning-time effect information 1. One effect pattern is selected from a plurality of effect patterns related to.

また、入賞時演出情報決定テーブルに規定されている入賞時演出情報2(「2A」〜「2D」)は、副制御回路200において、主に、特別図柄の保留球に基づく先読み演出(先読み連続演出)に関する内容を決定する際に用いられる演出情報である。副制御回路200が入賞時演出情報決定テーブルに基づいて決定された入賞時演出情報2を受信すると、副制御回路200は、該入賞時演出情報2の分類に含まれる先読み演出の複数種の演出パターンから一つの演出パターンを選択する。 In addition, the winning effect information 2 (“2A” to “2D”) defined in the winning effect information determination table is pre-reading effect (pre-reading continuation) mainly based on the special design holding balls in the sub control circuit 200. It is the production information used when determining the content regarding (production). When the sub-control circuit 200 receives the winning effect information 2 determined based on the winning effect information determination table, the sub control circuit 200 causes the sub-control circuit 200 to include a plurality of types of pre-reading effects included in the classification of the winning effect information 2. Select one performance pattern from the patterns.

本実施形態の入賞時演出情報決定テーブルを参照した場合、例えば、第1始動口入賞時に「大当り」が当選したときには、大当り選択図柄コマンドの種別に関係なく、入賞時演出情報1として「1A」が決定され、入賞時演出情報2として「2A」が決定される。 When referring to the winning effect information determination table of the present embodiment, for example, when the "big hit" is won at the time of winning the first starting mouth, regardless of the type of the big hit selection symbol command, "1A" as the winning effect information 1 Is determined, and “2A” is determined as the winning effect information 2.

[変動演出パターン決定テーブル]
次に、図25を参照して、変動演出パターン決定テーブルについて説明する。
[Variable production pattern determination table]
Next, the variation effect pattern determination table will be described with reference to FIG.

本実施形態では、主制御回路70(メインCPU71)は、特別図柄の変動表示開始時に、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド、大当り時選択図柄コマンド、変動時間等の情報に基づいて、特別図柄の変動演出パターンを決定する。変動演出パターン決定テーブルは、この特別図柄の変動演出パターンを決定する際に参照されるテーブルである。 In the present embodiment, the main control circuit 70 (main CPU 71), at the start of the variable display of the special symbol, the winning type (“big hit”, “small hit” or “miss”), symbol designating command, big hit selection symbol command, The variation effect pattern of the special symbol is determined based on the information such as the variation time. The variation effect pattern determination table is a table that is referred to when determining the variation effect pattern of this special symbol.

なお、変動演出パターン決定テーブルに基づいて決定された変動演出パターン(後述の特別図柄演出開始コマンドに含まれる情報)は、主制御回路70から副制御回路200(ホスト制御回路210)に送信される。そして、副制御回路200は、変動演出パターンの情報を受信すると、該受信した変動演出パターンや遊技状態などの情報に基づいて、演出の種類を決定する。 The variation effect pattern determined based on the variation effect pattern determination table (information included in a special symbol effect start command described later) is transmitted from the main control circuit 70 to the sub control circuit 200 (host control circuit 210). .. Then, when the sub-control circuit 200 receives the information on the fluctuating effect pattern, the sub-control circuit 200 determines the type of effect based on the received information on the fluctuating effect pattern, the game state, and the like.

変動演出パターン決定テーブルには、図25に示すように、入賞時(始動口入賞時)に決定される図柄指定コマンド、大当り選択図柄コマンド及び特別図柄の変動時間の組合せと、特別図柄の変動表示中に副制御回路200で実行される演出の種類(変動演出パターン)との関係が規定される。 In the variation effect pattern determination table, as shown in FIG. 25, a combination of the symbol designating command, the jackpot selection symbol command, and the variation time of the special symbol which are determined at the time of winning (at the time when the winning opening is won), and the variation display of the special symbol. The relationship with the type of effect (variable effect pattern) executed by the sub-control circuit 200 is defined therein.

本実施形態では、変動演出パターンは、2桁の数文字で表され、図25中の変動演出パターン欄に記載の「上位」(1桁目)のパラメータと「下位」(2桁目)のパラメータとの組合せで表される。例えば、入賞時(始動口入賞時)に決定される図柄指定コマンドが「zA1」であり、大当り選択図柄コマンドが「z0」であり、特別図柄の変動時間が「15000msec」である場合の変動演出パラメータは「C1」(上位の「C」と下位「1」との組合せ)となる。 In this embodiment, the fluctuating effect pattern is represented by two-digit number characters, and the parameters of “upper” (first digit) and “lower” (second digit) described in the fluctuating effect pattern column in FIG. 25 are used. It is expressed as a combination with parameters. For example, the symbol designating command determined at the time of winning (starting winning a prize) is "zA1", the jackpot selection symbol command is "z0", and the variation time of the special symbol is "15000 msec". The parameter is “C1” (combination of high-order “C” and low-order “1”).

なお、本実施形態では、変動演出パラメータの情報は、後述の特別図柄演出開始コマンドに含まれる。この際、変動演出パターン欄に規定されている「上位」のパラメータと、「下位」のパラメータとは、互いに異なるパラメータ領域に格納される。それゆえ、変動演出パターン決定テーブルでは、変動演出パターンの「上位」のパラメータと「下位」のパラメータとを別個に規定している。 In addition, in this embodiment, the information of the variable effect parameter is included in the special symbol effect start command described later. At this time, the “upper” parameter and the “lower” parameter defined in the variation effect pattern column are stored in different parameter areas. Therefore, in the variation effect pattern determination table, the “upper” parameter and the “lower” parameter of the variation effect pattern are separately defined.

<サブメインROMに記憶されているデータテーブルの構成>
次に、副制御回路200のサブメインROM205に記憶される各種データテーブルの構成について、図26を参照して説明する。
<Structure of data table stored in sub-main ROM>
Next, the configuration of various data tables stored in the sub-main ROM 205 of the sub-control circuit 200 will be described with reference to FIG.

[変動演出テーブル]
まず、図26を参照して、変動演出テーブルについて説明する。
[Variable production table]
First, the variation effect table will be described with reference to FIG.

本実施形態のパチンコ遊技機1では、上述のように、副制御回路200(ホスト制御回路210)の制御により、特別図柄の変動表示中に様々な演出が実行される。この際に行われる演出の内容(演出パターン)は、特別図柄の変動表示開始時に、主制御回路70から副制御回路200に送信される後述の特別図柄演出開始コマンドに含まれる特別図柄の変動演出パターンの情報などに基づいて決定される。変動演出テーブルは、この演出内容(演出パターン)を変動演出パターンや遊技状態などの情報に基づいて決定する際に参照される。 In the pachinko gaming machine 1 of the present embodiment, as described above, by the control of the sub control circuit 200 (host control circuit 210), various effects are executed during the variable display of the special symbol. The contents of the effect performed at this time (effect pattern), when the variable display of the special symbol is started, the variable effect of the special symbol included in the special symbol effect start command described later transmitted from the main control circuit 70 to the sub control circuit 200. It is determined based on pattern information and the like. The variation effect table is referred to when determining the effect contents (effect pattern) based on information such as the effect effect pattern and the game state.

変動演出テーブルには、図26に示すように、入賞時(始動口入賞時)に決定される各種情報(変動演出パターンの情報を含む)の組合せと、抽選により決定される演出パターン(「EN00」〜「EN44」)及び演出内容と、各演出パターンを選択(決定)するための乱数値及び選択率(当選確率)との対応関係が規定される。なお、本実施形態では、入賞時(始動口入賞時)に決定される各種情報として、特別図柄の変動演出パターンの種別(「A0」〜「A4」、「B1」〜「B3」及び「C1」〜「CF」)、特別図柄の変動時間、当選種別(「大当り」、「小当り」又は「ハズレ」)、図柄指定コマンド及び大当り時選択図柄コマンドが、変動演出テーブルに規定される。 As shown in FIG. 26, the variation effect table includes a combination of various types of information (including information on the variation effect pattern) determined at the time of winning (at the time of winning at the start opening) and an effect pattern (“EN00”) determined by lottery. ~"EN44") and effect contents, and a random number value for selecting (determining) each effect pattern and a selection rate (probability of winning) are defined. In addition, in this embodiment, as various information determined at the time of winning (at the time of starting mouth winning), types of special symbol variation effect patterns (“A0” to “A4”, “B1” to “B3” and “C1”). ~ "CF"), the variation time of the special symbol, the winning type ("big hit", "small hit" or "miss"), the symbol designating command and the big hit selection symbol command are defined in the variation effect table.

本実施形態では、変動演出テーブルに規定されている特別図柄の変動時間は対応する演出パターンの演出時間とほぼ同じであるとする。また、変動演出テーブルに規定されている乱数値は、サブ抽選処理で取得される乱数値であり、「0」〜「999」(1000種類)のいずれかである。 In the present embodiment, the variation time of the special symbol defined in the variation effect table is almost the same as the effect time of the corresponding effect pattern. Further, the random number value defined in the variation effect table is a random number value acquired in the sub lottery process, and is any one of "0" to "999" (1000 types).

本実施形態の変動演出テーブルを参照して演出パターンを決定する際、例えば、特別図柄の変動表示開始時に決定された特別図柄の変動パターンが「C1」であり、且つ、演出パターンを選択する際に取得された乱数値が「0」〜「499」のいずれかの値である場合には、演出パターンとして「EN15」が選択される。この場合には、特別図柄の変動表示期間(15000msec)に、「ノーマルリーチ演出A」と称する演出が行われる。そして、「ノーマルリーチ演出A」の終了とともに、表示装置13の表示領域13aに「大当り」態様の表示が行われ、特別図柄が変動停止する。 When determining the effect pattern with reference to the variation effect table of the present embodiment, for example, when the variation pattern of the special symbol determined when the variation display of the special symbol is started is “C1”, and when selecting the effect pattern When the random number value acquired in any one of the values is "0" to "499", "EN15" is selected as the effect pattern. In this case, an effect called "normal reach effect A" is performed during the variable display period (15000 msec) of the special symbol. Then, with the end of the "normal reach effect A", the "big hit" mode is displayed in the display area 13a of the display device 13, and the special symbol stops changing.

<描画制御手法の概要>
次に、ホスト制御回路210から表示制御回路230に描画リクエストが出力された際に、表示制御回路230が実行する描画処理の概要を、図27を参照しながら説明する。なお、図27は、描画処理時における画像データ(動画データ及び静止画データ)のフローを示す図である。
<Outline of drawing control method>
Next, the outline of the drawing process executed by the display control circuit 230 when the drawing request is output from the host control circuit 210 to the display control circuit 230 will be described with reference to FIG. Note that FIG. 27 is a diagram showing a flow of image data (moving image data and still image data) at the time of drawing processing.

本実施形態では、表示装置13の液晶画面に表示する画像(動画及び/又は静止画)のデータ(圧縮データ)は、CGROM基板204内のCGROM206に格納されている。そして、描画リクエストが表示制御回路230に入力されると、表示制御回路230は、まず、CGROM206から画像圧縮データを読み出しデコード(伸張)する。この際、動画圧縮データが読み出された場合には、表示制御回路230内の動画デコーダ234により動画圧縮データがデコードされ、静止画圧縮データが読み出された場合には、表示制御回路230内の静止画デコーダ235により静止画圧縮データがデコードされる。 In this embodiment, the data (compressed data) of the image (moving image and/or still image) displayed on the liquid crystal screen of the display device 13 is stored in the CGROM 206 in the CGROM substrate 204. Then, when the drawing request is input to the display control circuit 230, the display control circuit 230 first reads the compressed image data from the CGROM 206 and decodes (decompresses) it. At this time, when the moving image compressed data is read, the moving image decoder 234 in the display control circuit 230 decodes the moving image compressed data, and when the still image compressed data is read, in the display control circuit 230. The still image decoder 235 decodes the still image compressed data.

次いで、表示制御回路230は、画像データのデコード結果(画像伸張データ)をテクスチャソースに指定された所定のバッファに書き出す。なお、本実施形態では、テクスチャソースとして、SDRAM250(外部RAM)内に設けられたムービバッファ、テクスチャバッファや、内蔵VRAM237内のスプライトバッファが指定される。例えば、動画1枚を表示する場合には、伸張された動画データ(デコード結果)は、SDRAM250内のムービバッファに書き出される。また、例えば、静止画1枚を表示する場合には、伸張された静止画データは、内蔵VRAM237内のスプライトバッファに書き出される。 Next, the display control circuit 230 writes the decoding result of the image data (image expansion data) in a predetermined buffer designated as the texture source. In the present embodiment, a movie buffer provided in the SDRAM 250 (external RAM), a texture buffer, or a sprite buffer in the built-in VRAM 237 is designated as the texture source. For example, when displaying one moving image, the expanded moving image data (decoding result) is written to the movie buffer in the SDRAM 250. Further, for example, when displaying one still image, the decompressed still image data is written to the sprite buffer in the built-in VRAM 237.

次いで、表示制御回路230は、画像データのレンダリング(描画)結果を書き出すレンダリングターゲットを指定する。なお、レンダリングターゲットとしては、例えば、SDRAM250(外部RAM)内に設けられたフレームバッファや、内蔵VRAM237内に設けられたフレームバッファなどを指定することができる。 Next, the display control circuit 230 specifies a rendering target for writing the rendering (drawing) result of the image data. As the rendering target, for example, a frame buffer provided in the SDRAM 250 (external RAM) or a frame buffer provided in the built-in VRAM 237 can be designated.

次いで、表示制御回路230は、レンダリングエンジン241を作動させて、テクスチャソースに書き出された画像データのデコード結果に対してレンダリング処理を施し、そのレンダリング結果をレンダリングターゲットに書き出す。なお、この処理では、動画の拡大縮小や回転などの指定情報(3Dジオメトリエンジン240から入力される各種情報)に従ってレンダリング処理が行われる。 Next, the display control circuit 230 operates the rendering engine 241, performs a rendering process on the decoding result of the image data written to the texture source, and writes the rendering result to the rendering target. It should be noted that in this process, the rendering process is performed according to the designation information (various information input from the 3D geometry engine 240) such as the scaling and rotation of the moving image.

次いで、表示制御回路230は、レンダリングターゲットに書き出されたレンダリング結果(表示出力データ)を、表示装置13の表示画面に表示する。 Next, the display control circuit 230 displays the rendering result (display output data) written in the rendering target on the display screen of the display device 13.

なお、本実施形態では、レンダリングターゲットとして、2つのフレームバッファを用意する。そして、レンダリングエンジン241からレンダリング結果をフレームバッファに書き出す際、レンダリング結果が書き出されるフレームバッファがフレーム毎に切り替えられる。例えば、所定のフレームにおいて、一方のフレームバッファにレンダリング結果を書き出した場合には、次フレームでは、他方のフレームバッファにレンダリング結果を書き出し、次々フレームでは、一方のフレームバッファにレンダリング結果を書き出す。すなわち、本実施形態では、一方のフレームバッファへのレンダリング結果の書き出し処理と、他方のフレームバッファへのレンダリング結果の書き出し処理とがフレーム毎に交互に切り替えて実行される。 In this embodiment, two frame buffers are prepared as rendering targets. When the rendering result is written from the rendering engine 241 to the frame buffer, the frame buffer to which the rendering result is written is switched for each frame. For example, when a rendering result is written in one frame buffer in a predetermined frame, the rendering result is written in the other frame buffer in the next frame, and the rendering result is written in one frame buffer in the next frame. That is, in the present embodiment, the process of writing the rendering result in one frame buffer and the process of writing the rendering result in the other frame buffer are alternately switched for each frame.

また、上述したレンダリング結果の書き出し処理及び表示処理の流れの中において、所定のフレームで一方のフレームバッファに書き出されたレンダリング結果は、次フレームで表示装置13の表示画面に表示される(一方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。また、次フレームで他方のフレームバッファに書き出されたレンダリング結果は、次々フレームで表示装置13の表示画面に表示される(他方のフレームバッファの機能が描画機能から表示機能に切り替えられる)。すなわち、本実施形態では、一方のフレームバッファにおけるレンダリング結果の表示処理と、他方のフレームバッファにおけるレンダリング結果の表示処理とがフレーム毎に交互に切り替えて実行される。 Further, in the above-described rendering result writing process and display process flow, the rendering result written in one frame buffer in a predetermined frame is displayed on the display screen of the display device 13 in the next frame (one The frame buffer function can be switched from the drawing function to the display function). The rendering result written in the other frame buffer in the next frame is displayed in the display screen of the display device 13 in the next frame (the function of the other frame buffer is switched from the drawing function to the display function). That is, in the present embodiment, the rendering result display processing in one frame buffer and the rendering result display processing in the other frame buffer are alternately switched for each frame and executed.

<音声再生制御手法の概要>
次に、ホスト制御回路210から音声・LED制御回路220にサウンドリクエストが出力された際に、音声・LED制御回路220が実行する音声再生処理の概要を、図8に戻って説明する。
<Outline of voice reproduction control method>
Next, an outline of the audio reproduction processing executed by the audio/LED control circuit 220 when the sound request is output from the host control circuit 210 to the audio/LED control circuit 220 will be described with reference back to FIG.

本実施形態では、スピーカ11に出力する音声データは、CGROM206に格納されている。CGROM206に記憶された音声データは、13ビット長のフレーズ番号NUM(000H〜1FFFH)で特定されるフレーズ(phrase)圧縮データであり、一連の背景音楽の一曲分(BGM)や、ひと纏まりの演出音(予告音)などが、最高8192種類(=213)、各々、フレーズ番号NUMに対応して記憶されている。そして、このフレーズ番号NUMは、ホスト制御回路210から音声・LED制御回路220のコマンドレジスタ225に伝送される音声コマンドの設定値(動作パラメータ)によって特定される。 In the present embodiment, the audio data output to the speaker 11 is stored in the CGROM 206. The audio data stored in the CGROM 206 is phrase compressed data specified by a 13-bit long phrase number NUM (000H to 1FFFH), and is a series of background music for one song (BGM) or a group of pieces. Up to 8192 types (=213) of effect sounds (preliminary sounds) and the like are stored in association with the phrase numbers NUM. The phrase number NUM is specified by the set value (operation parameter) of the voice command transmitted from the host control circuit 210 to the command register 225 of the voice/LED control circuit 220.

音声コマンドは、音声・LED制御回路220に内蔵された多数の音声制御レジスタの何れか一の音声制御レジスタに、1バイト長の設定値を伝送するIndividual Write用途か、又は、連続する一連N個の音声制御レジスタ群に、一群N個の設定値を伝送するBlock Write 用途で使用される。 The voice command is used for Individual Write for transmitting the setting value of 1-byte length to any one of the many voice control registers built in the voice/LED control circuit 220, or a continuous N series. It is used for Block Write to transmit N set values to the audio control register group.

何れにしても、アクセス対象となる音声制御レジスタは、1バイト長のレジスタアドレスで特定され、各音声制御レジスタの記憶容量は1バイトである。そして、本実施例では、7個のレジスタバンクに区分して、多数の音声制御レジスタが確保されている。すなわち、レジスタバンクが7区分されていることから、音声制御レジスタの総数は、原理的には最大7×256個となる。 In any case, the voice control register to be accessed is specified by a 1-byte register address, and the storage capacity of each voice control register is 1 byte. Further, in this embodiment, a large number of voice control registers are secured by dividing into seven register banks. That is, since the register bank is divided into seven sections, the total number of voice control registers is theoretically 7×256 at maximum.

本実施例では、全てのレジスタバンクにおいて、特定のレジスタアドレスは、レジスタバンク設定用の音声制御レジスタとなっている。そのため、7×256個の音声制御レジスタの何れか一個を特定するには、先行する音声コマンドによって、バンク設定用の音声制御レジスタにレジスタバンクを書込んだ上で、そのレジスタバンクに属する音声制御レジスタを、1バイト長のレジスタアドレスで特定することになる。 In this embodiment, the specific register address is the voice control register for register bank setting in all the register banks. Therefore, in order to specify any one of the 7×256 voice control registers, the register control bank is written in the voice control register for bank setting by the preceding voice command, and then the voice control belonging to the register control bank is written. A register is specified by a register address having a 1-byte length.

ところで、音声制御レジスタへの設定値の設定動作は、必ずしも、設定対象となる音声制御レジスタのレジスタアドレスを直接指定する必要はなく、CGROM206に格納されているSACデータ(Simple Access Code Data )や、シーケンスコード(Sequence Code )を指定して、一群の音声制御レジスタに対する、一連の設定動作を完了させることもできる。そして、このような動作を実現するため、音声・LED制御回路220には、図8に示すシンプルアクセスコントローラ226a(simple Access Controller)4個と、シーケンサ226b(Sequencer )16個とが内蔵されている。 By the way, in the operation of setting the set value in the voice control register, it is not always necessary to directly specify the register address of the voice control register to be set, and SAC data (Simple Access Code Data) stored in the CGROM 206, A sequence code can be designated to complete a series of setting operations for a group of voice control registers. In order to realize such an operation, the voice/LED control circuit 220 includes four simple access controllers 226a (simple Access Controller) and 16 sequencers 226b (Sequencer) shown in FIG. ..

シンプルアクセスコントローラ226aを機能させるためのSAC(Simple Access Code)データから説明すると、SACデータは、音声制御レジスタのレジスタアドレス(1バイト)と、その音声制御レジスタへの設定値(1バイト)とを対応させた最大512組(=1024バイト)のデータ群であって、SAC終了コード(FFFFH)で終端される集合体を意味する(図8参照)。 Explaining from SAC (Simple Access Code) data for operating the simple access controller 226a, SAC data includes a register address (1 byte) of a voice control register and a set value (1 byte) to the voice control register. It is a data group of a maximum of 512 sets (=1024 bytes) associated with each other, and means an aggregate terminated by a SAC end code (FFFFH) (see FIG. 8 ).

本実施例の場合、このようなSACデータを、最高8192種類(=213)設けることができ、ホスト制御回路210は、13ビット長のSAC番号を、SAC制御用の音声制御レジスタ(図8参照)に書込むことで、シンプルアクセスコントローラ226aを機能させることができる。機能を開始したシンプルアクセスコントローラ226aは、SAC番号で特定される一群のSACデータを、CGROM206から順番に読出し、SACデータが示す音声制御レジスタに、SACデータが示す設定値を設定することになる。 In the case of this embodiment, a maximum of 8192 kinds (=213) of such SAC data can be provided, and the host control circuit 210 stores the SAC number of 13-bit length in the voice control register for SAC control (see FIG. 8). ), the simple access controller 226a can be made to function. The simple access controller 226a that has started the function sequentially reads the group of SAC data specified by the SAC number from the CGROM 206, and sets the set value indicated by the SAC data in the voice control register indicated by the SAC data.

そのため、ホスト制御回路210は、SAC制御用の音声制御レジスタに、SAC番号を書込む(登録する)だけで足り、音声制御レジスタのレジスタアドレスを個々的に指定することなく、一連の設定動作を指示することができる。なお、SAC制御用の音声制御レジスタには、一連の設定動作の開始タイミングを規定する待機時間(付属データとしての待機情報)を設定することもでき、SAC制御用の音声制御レジスタへのSAC番号の書込みタイミングから、シンプルアクセスコントローラ226aによる音声制御レジスタへの設定開始タイミングを遅延させることもできる。 Therefore, the host control circuit 210 only needs to write (register) the SAC number in the voice control register for SAC control, and does not need to individually specify the register address of the voice control register to perform a series of setting operations. You can give instructions. In the SAC control voice control register, a standby time (standby information as attached data) that defines the start timing of a series of setting operations can be set, and the SAC number to the SAC control voice control register can be set. It is also possible to delay the setting start timing of the voice control register by the simple access controller 226a from the writing timing of.

続いて、シーケンサ226bを機能させるためのシーケンスコード(Sequence Code )について説明する。シーケンスコードも、SACデータと同様、音声制御レジスタのレジスタアドレス(1バイト)と、その音声制御レジスタへの設定値(1バイト)とを対応させた複数組のデータである(図8参照)。但し、SACデータとは異なり、シーケンスコードは、所定の待機時間を経て、間欠的に実行可能な複数の動作ステップ(複数のシーケンスステップ)を規定することができる。 Next, a sequence code (Sequence Code) for causing the sequencer 226b to function will be described. Like the SAC data, the sequence code is also a plurality of sets of data in which the register address (1 byte) of the voice control register and the set value (1 byte) in the voice control register are associated with each other (see FIG. 8). However, unlike the SAC data, the sequence code can define a plurality of operation steps (a plurality of sequence steps) that can be intermittently executed after a predetermined waiting time.

また、シーケンサ(Sequencer )制御用の音声制御レジスタには、各シーケンサSQ0〜SQ15について、設定動作の開始タイミングを規定する待機時間(待機情報)や、繰り返し動作の有無、及びその繰り返し回数(ループ情報)を、含ませることができる。したがって、シーケンスコードは、所定時間を要して実行される一連の音声演出を特定することになる。 The sequencer (Sequencer) control voice control register includes, for each of the sequencers SQ0 to SQ15, a standby time (standby information) that defines the start timing of the setting operation, the presence/absence of a repetitive operation, and the number of repetitions (loop information). ) Can be included. Therefore, the sequence code specifies a series of sound effects that are executed over a predetermined time.

図8に示す通り、複数の動作ステップは、ステップ終了コード(FFFEH)で区切られており、複数の動作ステップの最後は、シーケンス終了コード(FFFFH)で終端されている。本実施例の場合、シーケンスコードも、最高8192種類(=213)設けることができ、ホスト制御回路210は、13ビット長のシーケンスコード番号と、シーケンサの動作を規定する付属データを、シーケンサ(Sequencer )制御用の音声制御レジスタに書込むことで、一連の設定動作を、シーケンサ226bに指示することができる。 As shown in FIG. 8, the plurality of operation steps are separated by a step end code (FFFEH), and the end of the plurality of operation steps are terminated by a sequence end code (FFFFH). In the case of the present embodiment, a maximum of 8192 kinds (=213) of sequence codes can be provided, and the host control circuit 210 uses a sequencer (Sequencer) to supply a 13-bit length sequence code number and attached data that defines the operation of the sequencer. By writing in the control voice control register, a sequence of setting operations can be instructed to the sequencer 226b.

本実施例では、このようなSACデータやシーケンスコードが、必要組だけ、予めCGROM206に記憶されており、一群のSACデータや、一群のシーケンスコードは、SAC番号やシーケンスコード番号で特定される。したがって、本実施例の場合、Write 用途の音声コマンドは、音声制御レジスタへの直接的な設定動作を規定する場合だけでなく、シンプルアクセスコントローラ226aやシーケンサ226bを経由した間接的な設定動作を規定する場合も含まれる。 In the present embodiment, such SAC data and sequence codes are stored in advance in the CGROM 206 only for the required sets, and the group of SAC data and the group of sequence codes are specified by the SAC number and the sequence code number. Therefore, in the case of the present embodiment, the voice command for Write defines not only the direct setting operation to the voice control register but also the indirect setting operation via the simple access controller 226a and the sequencer 226b. It is also included when doing.

上記の動作を実現するため、ホスト制御回路210および音声・LED制御回路220は、1バイトデータを送受信可能なパラレル信号線(データバス)と、動作管理データを送信可能な2ビット長の動作管理データ線(アドレスバス)と、読み書き(read/write)動作を制御可能な2ビット長の制御信号線と、音声・LED制御回路220を選択するチップセレクト信号線とで接続されている。 In order to realize the above operation, the host control circuit 210 and the voice/LED control circuit 220 have a parallel signal line (data bus) capable of transmitting/receiving 1-byte data and a 2-bit length operation management capable of transmitting operation management data. A data line (address bus), a 2-bit length control signal line capable of controlling read/write operations, and a chip select signal line for selecting the audio/LED control circuit 220 are connected.

パラレル信号線は、ホスト制御回路210のデータバスで実現され、また、動作管理データ線は、ホスト制御回路210のアドレスバスで実現されている。そして、音声・LED制御回路220には、上位6ビットが共通し、下位2ビットが00,01,10となる3個のポート番号PORTが付与されており、ホスト制御回路210が、これらのポート番号PORTに対するI/OREAD命令や、I/OWRITE命令を実行すると、何れの場合も、チップセレクト信号CSがアクティブレベルになるよう回路構成されている。 The parallel signal line is realized by the data bus of the host control circuit 210, and the operation management data line is realized by the address bus of the host control circuit 210. The audio/LED control circuit 220 is provided with three port numbers PORT having the upper 6 bits in common and the lower 2 bits being 00, 01, and 10, and the host control circuit 210 determines that these ports are the ports. When the I/OREAD command or the I/OWRITE command for the number PORT is executed, the chip select signal CS becomes the active level in any case.

そして、I/OREAD命令や、I/OWRITE命令の実行時にアドレスバスの下位2ビットA0〜A1に出力されるデータは、音声・LED制御回路220に対する動作管理データA0〜A1となり、この2ビットA0〜A1に基づいて、その時のデータバスの1バイトデータが、レジスタアドレスであるか、それとも、書込みデータ又は読み出しデータであるかが特定されるようになっている。 The data output to the lower 2 bits A0 to A1 of the address bus when the I/OREAD instruction or the I/OWRITE instruction is executed becomes the operation management data A0 to A1 for the voice/LED control circuit 220, and these 2 bits A0 Based on A1 to A1, it is specified whether the 1-byte data of the data bus at that time is a register address, or write data or read data.

すなわち、アドレスデータが[00]であれば、そのタイミングのデータバスのデータがレジスタアドレスと評価され、一方、アドレスデータが[01]であれば、そのタイミングのデータバスのデータが書込みデータ又は読み出しデータとなる。なお、I/OREAD命令を実行した場合が読み出しデータ、I/OWRITE命令を実行した場合が書込みデータである。 That is, if the address data is [00], the data bus data at that timing is evaluated as a register address, while if the address data is [01], the data bus data at that timing is write data or read data. It becomes data. Note that when the I/OREAD instruction is executed, it is read data, and when the I/OWRITE instruction is executed, it is write data.

したがって、所定の設定値を、所定の音声制御レジスタに書込む音声コマンドの送信動作は、音声・LED制御回路220のポート番号PORTの下位2ビットA0,A1を推移させつつ、I/OWRITE命令を連続的に実行することで実現される。具体的には、アドレスデータの下位2ビットA0〜A1を、[00]→[01]と推移させる一方で、データバスの1バイトデータを、[音声制御レジスタのレジスタアドレス]→[音声制御レジスタへの書込みデータ]と推移させることで、所定の音声コマンドの送信動作が実現される。 Therefore, the operation of transmitting the voice command for writing the predetermined set value in the predetermined voice control register is performed by changing the lower 2 bits A0 and A1 of the port number PORT of the voice/LED control circuit 220 while changing the I/O It is realized by executing continuously. Specifically, the lower 2 bits A0 to A1 of the address data are changed from [00] to [01], while the 1-byte data of the data bus is changed from [register address of voice control register] → [voice control register]. To write data to], a predetermined voice command transmission operation is realized.

SAC番号(13ビット)やシーケンスコード番号(13ビット)、及び、これに付随する制御データ(待機情報やループ情報など)を送信する場合のように、書込みデータが複数バイト長であって、制御レジタのレジスタアドレスが連続する場合には、[01]の動作管理データA0〜A1を、[00]→[01]→[01]→[01]と繰り返しつつ、複数バイトの書込みデータを送信する。 When transmitting the SAC number (13 bits), the sequence code number (13 bits), and the control data (standby information, loop information, etc.) that accompanies this, the write data has a multi-byte length, When the register address of the register is continuous, the operation management data A0 to A1 of [01] is repeated in the order of [00]→[01]→[01]→[01], and the write data of a plurality of bytes is transmitted. ..

このようにして送信された音声コマンドは、通信異常がない限り、その後、音声・LED制御回路220内部で実効化される。但し、複数バイト長のデータが互いに整合しないなど、通信異常が認められる場合には、その音声コマンドが実効化させることはない。そして、音声制御レジスタのエラーフラグがセットされるが、このエラーフラグ(ステイタス情報STS)は、アドレスバスの動作管理データA0〜A1を、[01]から[10]に推移させたI/OREAD命令の実行によって受信することができる。 The voice command transmitted in this manner is subsequently executed in the voice/LED control circuit 220 unless there is a communication abnormality. However, if a communication error is recognized, such as when the data of a plurality of bytes does not match each other, the voice command is not activated. Then, the error flag of the voice control register is set, and this error flag (status information STS) is an I/OREAD instruction that shifts the operation management data A0 to A1 of the address bus from [01] to [10]. Can be received by executing.

このように、この実施例では、動作管理データA0〜A1を、[00]→[01]→・・・[01]→[10]と推移させる最終サイクルにおいて、複数ビット長のエラー情報(異常時はFFH)を取得することができる。そして、適正にパラレル送信できなかった音声コマンドを再送することで、音声演出を適切に進行させることができる。したがって、本実施例の構成によれば、音声演出が突然、途絶えるような不自然さを解消することができる。 As described above, in this embodiment, in the final cycle in which the operation management data A0 to A1 are transited from [00]→[01]→... [01]→[10], error information (abnormality) of a plurality of bit lengths is obtained. FFH) can be obtained. Then, by retransmitting the voice command that could not be properly transmitted in parallel, the voice effect can be appropriately advanced. Therefore, according to the configuration of the present embodiment, it is possible to eliminate the unnaturalness in which the voice effect suddenly stops.

一方、I/OREAD動作によるデータ読み込み動作は、音声・LED制御回路220のポート番号PORTの下位2ビットA0,A1を推移させつつ、I/OWRITE命令と、I/OREAD命令を連続的に実行することで実現される。なお、読み出しデータが複数バイト長の場合には、必要バイト数だけI/OREAD命令を連続させる。 On the other hand, in the data read operation by the I/OREAD operation, the lower 2 bits A0 and A1 of the port number PORT of the voice/LED control circuit 220 are transited, and the I/OWRITE instruction and the I/OREAD instruction are continuously executed. It will be realized. When the read data has a length of a plurality of bytes, the I/OREAD instructions are made continuous for the required number of bytes.

具体的に確認すると、先ず、I/OWRITE動作として、アドレスデータの下位2ビットA0〜A1が[00]となるポート番号PORTに対して、[動作ステイタスなどを記憶する音声制御レジスタのレジスタアドレス(1バイト長)]を出力する。次に、アドレスデータの下位2ビットA0〜A1が[01]となるポート番号PORTに対して、I/OREAD命令を実行すれば、所定の音声制御レジスタから動作ステイタスなどの必要データを取得することができる。 Specifically, first, as an I/OWRITE operation, for the port number PORT in which the lower two bits A0 to A1 of the address data are [00], [register address of voice control register for storing operation status ( 1 byte length)] is output. Next, if the I/OREAD instruction is executed for the port number PORT in which the lower two bits A0 to A1 of the address data are [01], the necessary data such as the operation status can be obtained from the predetermined voice control register. You can

以上のような構成を有する音声・LED制御回路220が再生した音声は、音声・LED制御回路220のデジタル音声信号として、5ビット信号(SCLK,LRO,SD0,SD1,SD2)の形式でデジタルオーディオパワーアンプ262に伝送され、デジタルオーディオパワーアンプ262でD級増幅され、アナログ音声信号として各スピーカに供給される。具体的には、デジタルオーディオパワーアンプ262の増幅出力(アナログ音声信号)は、低音用の下方スピーカに供給されており、デジタルオーディオパワーアンプ262の増幅出力(アナログ音声信号)は、遊技者に対して上下左右位置にほぼ整列配置された4個の通常用スピーカ(例えば図9参照(L0,R0,L1,R1)と2個の重低音用(振動用)スピーカ(例えば図9参照(SUB0,SUB1)とに供給されている。 The voice reproduced by the voice/LED control circuit 220 having the above-described configuration is a digital audio signal of the voice/LED control circuit 220, which is digital audio in the form of a 5-bit signal (SCLK, LRO, SD0, SD1, SD2). It is transmitted to the power amplifier 262, class D amplified by the digital audio power amplifier 262, and supplied to each speaker as an analog audio signal. Specifically, the amplified output (analog audio signal) of the digital audio power amplifier 262 is supplied to the lower speaker for bass, and the amplified output (analog audio signal) of the digital audio power amplifier 262 is supplied to the player. Four normal speakers (for example, see FIG. 9 (L0, R0, L1, R1)) and two deep bass (vibration) speakers (for example, see FIG. 9 (SUB0, SUB0, SUB1).

<主制御回路の動作説明>
次に、図28〜図35を参照して、主制御回路70のメインCPU71により実行される各種処理の内容について説明する。
<Description of operation of main control circuit>
Next, the contents of various processes executed by the main CPU 71 of the main control circuit 70 will be described with reference to FIGS. 28 to 35.

[主制御メイン処理]
まず、図28を参照して、メインCPU71の制御による主制御メイン処理について説明する。なお、図28は、本実施形態における主制御メイン処理の手順を示すフローチャートである。
[Main control main processing]
First, the main control main process under the control of the main CPU 71 will be described with reference to FIG. Note that FIG. 28 is a flowchart showing the procedure of main control main processing in the present embodiment.

パチンコ遊技機1に電源が投入されると、最初に、メインCPU71は、初期設定処理を行う(S1)。この処理では、メインCPU71は、例えば、メインRAM73へのアクセス許可、バックアップ復帰、作業領域の初期化等の処理を行う。次いで、メインCPU71は、初期値乱数の更新処理を行う(S2)。この処理では、メインCPU71は、初期乱数カウンタ値を更新する。 When the power of the pachinko gaming machine 1 is turned on, first, the main CPU 71 conducts initialization processing (S1). In this processing, the main CPU 71 performs processing such as access permission to the main RAM 73, backup restoration, and initialization of the work area. Next, the main CPU 71 conducts an initial value random number update process (S2). In this process, the main CPU 71 updates the initial random number counter value.

次いで、メインCPU71は、特別図柄制御処理を行う(S3)。この処理では、メインCPU71は、特別図柄ゲームの進行、特別図柄表示装置61に表示される特別図柄(第1特別図柄及び第2特別図柄)に関する所定の制御処理を行う。なお、特別図柄制御処理の詳細については、後述の図29を参照しながら後で説明する。 Next, the main CPU 71 conducts special symbol control processing (S3). In this process, the main CPU 71 performs a predetermined control process regarding the progress of the special symbol game, the special symbols displayed on the special symbol display device 61 (the first special symbol and the second special symbol). The details of the special symbol control process will be described later with reference to FIG.

次いで、メインCPU71は、普通図柄制御処理を行う(S4)。この処理では、メインCPU71は、普通図柄ゲームの進行、及び、普通図柄表示装置62に表示される普通図柄に関する所定の制御処理を行う Next, the main CPU 71 carries out normal symbol control processing (S4). In this process, the main CPU 71 carries out a predetermined control process relating to the progress of the normal symbol game and the normal symbol displayed on the normal symbol display device 62.

次いで、メインCPU71は、図柄表示装置の制御処理を行う(S5)。この処理では、メインCPU71は、特別図柄制御処理(S3)及び普通図柄制御処理(S4)の実行結果に基づいて、特別図柄(第1特別図柄及び第2特別図柄)、並びに、普通図柄の可変表示の表示制御を行う。 Next, the main CPU 71 conducts control processing of the symbol display device (S5). In this process, the main CPU 71, based on the execution result of the special symbol control process (S3) and the normal symbol control process (S4), the special symbol (the first special symbol and the second special symbol), and the variable of the normal symbol Performs display control of the display.

次いで、メインCPU71は、遊技情報データ生成処理を行う(S6)。この処理では、メインCPU71は、払出・発射制御回路123、副制御回路200、遊技店のホールコンピュータ等に送信する遊技情報データを生成し、該遊技情報データをメインRAM73に格納する。 Next, the main CPU 71 conducts game information data generation processing (S6). In this processing, the main CPU 71 generates game information data to be transmitted to the payout/launch control circuit 123, the sub control circuit 200, a hall computer of a game store, etc., and stores the game information data in the main RAM 73.

次いで、メインCPU71は、記憶・遊技状態データ生成処理を行う(S7)。この処理では、メインCPU71は、確変フラグの値及び時短フラグの値に基づいて、副制御回路200に送信する記憶・遊技状態データを生成し、該記憶・遊技状態データをメインRAM73に格納する。 Next, the main CPU 71 conducts storage/game state data generation processing (S7). In this processing, the main CPU 71 generates storage/game state data to be transmitted to the sub control circuit 200 based on the value of the probability variation flag and the value of the time saving flag, and stores the storage/game state data in the main RAM 73.

そして、S7の処理後、メインCPU71は、処理をS2の処理に戻し、上述したS2以降の処理を繰り返す。 Then, after the processing of S7, the main CPU 71 returns the processing to the processing of S2 and repeats the processing of S2 and subsequent steps described above.

[特別図柄制御処理]
次に、図29を参照して、主制御メイン処理(図28参照)中のS3で行う特別図柄制御処理について説明する。図29は、本実施形態における特別図柄制御処理の手順を示すフローチャートである。なお、図29に示す各処理ステップの符号に並記した括弧書きの数値(「00」〜「08」)は制御状態フラグの値を示し、この制御状態フラグは、メインRAM73内の所定の記憶領域に格納される。メインCPU71は、制御状態フラグの数値に対応する各処理ステップを実行することにより、特別図柄ゲームを進行させる。
[Special symbol control processing]
Next, with reference to FIG. 29, the special symbol control process performed in S3 in the main control main process (see FIG. 28) will be described. FIG. 29 is a flowchart showing the procedure of special symbol control processing in this embodiment. It is to be noted that parenthesized numerical values (“00” to “08”) written in parallel to the reference numerals of the processing steps shown in FIG. 29 indicate the value of the control state flag, and the control state flag is stored in the main RAM 73 in a predetermined memory. It is stored in the area. The main CPU 71 advances the special symbol game by executing each processing step corresponding to the numerical value of the control state flag.

まず、メインCPU71は、制御状態フラグをロードする(S11)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads the control state flag (S11). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

メインCPU71は、S11でロードされた制御状態フラグの値に基づいて、後述のS12〜S20の各種処理を実行するか否かを判定する。この制御状態フラグは、特別図柄ゲームの遊技の状態を示すものであり、S12〜S20のいずれかの処理を実行可能にするものである。 The main CPU 71 determines, based on the value of the control state flag loaded in S11, whether to execute various processes of S12 to S20 described below. This control state flag indicates the state of the game of the special symbol game, and makes it possible to execute any one of the processes of S12 to S20.

また、メインCPU71は、S12〜S20の各処理に対して設定された待ち時間などに応じて決定される所定のタイミングで、各ステップの処理を実行する。なお、この所定のタイミングに至る前の期間では、各ステップの処理を実行せずに、他のサブルーチン処理を実行する。また、所定の周期で後述のシステムタイマ割込処理(後述の図33参照)も実行される。 Further, the main CPU 71 executes the process of each step at a predetermined timing determined according to the waiting time or the like set for each process of S12 to S20. In the period before reaching the predetermined timing, the process of each step is not executed and other subroutine processes are executed. Further, a system timer interrupt process described later (see FIG. 33 described later) is also executed at a predetermined cycle.

そして、S11の処理が終了すると、メインCPU71は、特別図柄記憶チェック処理を行う(S12)。 Then, when the processing of S11 ends, the main CPU 71 conducts special symbol storage check processing (S12).

この処理では、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)である場合に、特別図柄の可変表示の保留個数をチェックし、保留個数が「0」でない場合(保留球がある場合)には、当り判定、特別図柄の決定、特別図柄の変動パターンの決定等の処理を行う。また、メインCPU71は、この処理において、制御状態フラグに、後述の特別図柄変動時間管理処理(S13)を示す値(「01」)にセットし、今回の処理で決定された変動パターンに対応する特別図柄の変動時間を待ち時間タイマにセットする。すなわち、この処理により、S12の処理で決定された変動パターンに対応する特別図柄の変動時間が経過した後、後述の特別図柄変動時間管理処理が実行されるように設定される。 In this process, the main CPU 71, when the control state flag is a value ("00") that indicates the special symbol storage check process, checks the variable number of the special symbols that are reserved, and if the reserved number is not "0". In the case of (holding ball), processing such as hit determination, determination of special symbol, determination of variation pattern of special symbol, etc. is performed. Further, in this process, the main CPU 71 sets a control state flag to a value (“01”) indicating a special symbol variation time management process (S13) described later, and corresponds to the variation pattern determined in this process. Set the waiting time timer for the variable time of the special symbol. That is, by this process, after the variation time of the special symbol corresponding to the variation pattern determined in the process of S12 has elapsed, the special symbol variation time management process described later is set to be executed.

一方、保留個数が「0」である場合(保留球がない場合)には、メインCPU71は、デモ画面を表示するためのデモ表示処理を行う。なお、特別図柄記憶チェック処理の詳細については、後述の図30を参照しながら後で説明する。 On the other hand, when the number of held balls is “0” (when there is no held ball), the main CPU 71 conducts a demo display process for displaying a demo screen. The details of the special symbol storage check process will be described later with reference to FIG. 30 described later.

次いで、メインCPU71は、特別図柄変動時間管理処理を行う(S13)。この処理では、メインCPU71は、制御状態フラグが特別図柄変動時間管理処理を示す値(「01」)であり、特別図柄の変動時間が経過した場合に、制御状態フラグに、後述の特別図柄表示時間管理処理(S14)を示す値(「02」)をセットし、確定後待ち時間を待ち時間タイマにセットする。すなわち、この処理により、S13の処理でセットされた確定後待ち時間が経過した後、後述の特別図柄表示時間管理処理が実行されるように設定される。 Next, the main CPU 71 conducts special symbol variation time management processing (S13). In this process, the main CPU 71, the control state flag is a value (“01”) indicating the special symbol variation time management process, and when the variation time of the special symbol has elapsed, the control state flag displays a special symbol described later. A value (“02”) indicating the time management process (S14) is set, and the waiting time after confirmation is set in the waiting time timer. That is, by this process, after the waiting time after confirmation set in the process of S13 has elapsed, the special symbol display time management process described later is set to be executed.

次いで、メインCPU71は、特別図柄表示時間管理処理を行う(S14)。この処理では、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であり、S13の処理でセットされた確定後待ち時間が経過した場合に、当り判定の結果が「大当り」又は「小当り」であるか否かを判断する。そして、当り判定の結果が「大当り」又は「小当り」である場合、メインCPU71は、制御状態フラグに、後述の大当り開始インターバル管理処理(S15)を示す値(「03」)をセットし、大当り開始インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した後、後述の大当り開始インターバル管理処理が実行されるように設定される。 Next, the main CPU 71 conducts special symbol display time management processing (S14). In this processing, the main CPU 71 determines whether the control state flag is the value (“02”) indicating the special symbol display time management processing, and the waiting time after determination set in the processing of S13 has elapsed, the result of the hit determination. Is a "big hit" or a "small hit". Then, when the result of the hit determination is “big hit” or “small hit”, the main CPU 71 sets a value (“03”) indicating a big hit start interval management process (S15) described later in the control state flag, The waiting time is set to the time corresponding to the big hit start interval. That is, by this process, after the time corresponding to the big hit start interval set in the process of S14 has elapsed, the big hit start interval management process described later is set to be executed.

一方、当り判定の結果が「大当り」又は「小当り」でない場合、メインCPU71は、制御状態フラグに、後述の特別図柄ゲーム終了処理(S20)を示す値(「08」)をセットする。すなわち、この場合には、後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、特別図柄表示時間管理処理の詳細については、後述の図31を参照しながら後で説明する。 On the other hand, when the result of the hit determination is not “big hit” or “small hit”, the main CPU 71 sets the control state flag to a value (“08”) indicating a special symbol game ending process (S20) described later. That is, in this case, the special symbol game ending process described later is set to be executed. The details of the special symbol display time management process will be described later with reference to FIG. 31 described later.

次いで、メインCPU71は、S14において当り判定の結果が「大当り」又は「小当り」であると判定された場合、大当り開始インターバル管理処理を行う(S15)。この処理では、メインCPU71は、制御状態フラグが大当り開始インターバル管理処理を示す値(「03」)であり、S14の処理でセットされた大当り開始インターバルに対応する時間が経過した場合に、第1大入賞口53又は第2大入賞口54を開放させるため、メインROM72から読み出されたデータに基づいて、メインRAM73に位置付けられた変数を更新する。 Next, when the result of the hit determination is "big hit" or "small hit" in S14, the main CPU 71 conducts big hit start interval management processing (S15). In this process, the main CPU 71 determines whether the control state flag is the value (“03”) indicating the big hit start interval management process, and the first hit when the time corresponding to the big hit start interval set in the process of S14 has elapsed. In order to open the special winning opening 53 or the second special winning opening 54, the variable located in the main RAM 73 is updated based on the data read from the main ROM 72.

また、この処理では、メインCPU71は、制御状態フラグに、後述の大入賞口開放中処理(S16)を示す値(「04」)をセットするとともに、大入賞口の開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、後述の大入賞口開放中処理が実行されるように設定される。 Further, in this processing, the main CPU 71 sets a value (“04”) indicating a later-described special winning opening opening processing (S16) to the control state flag, and also opens the special winning opening upper limit time (for example, 30 sec). Is set to the special winning opening time timer. That is, this processing is set to execute the after-mentioned special winning opening opening processing.

次いで、メインCPU71は、大入賞口開放中処理を行う(S16)。この処理では、まず、メインCPU71は、制御状態フラグが大入賞口開放中処理を示す値(「04」)である場合に、大入賞口入賞カウンタが所定数以上であるという条件、及び、開放上限時間を経過した(大入賞口開放時間タイマが「0」である)という条件の一方が満たされた(所定の閉鎖条件が成立した)か否かを判断する。 Next, the main CPU 71 conducts a special winning opening opening process (S16). In this process, first, when the control state flag is a value (“04”) indicating the special winning opening opening process, the condition that the special winning opening winning counter is equal to or more than a predetermined number, and the opening It is determined whether or not one of the conditions that the upper limit time has elapsed (the special winning opening opening time timer is “0”) (the predetermined closing condition is satisfied).

S16において、一方の条件が満たされた場合には、メインCPU71は、所定の大入賞口(第1大入賞口又は第2大入賞口)を閉鎖させるため、メインRAM73に位置付けられた変数を更新する。そして、メインCPU71は、制御状態フラグに、後述の大入賞口内残留球監視処理(S17)を示す値(「05」)をセットするとともに、大入賞口内残留球監視時間を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大入賞口内残留球監視時間が経過した後、後述の大入賞口内残留球監視処理が実行されるように設定される。 When one of the conditions is satisfied in S16, the main CPU 71 updates the variable located in the main RAM 73 in order to close a predetermined special winning opening (first special winning opening or second special winning opening). To do. Then, the main CPU 71 sets, in the control state flag, a value (“05”) indicating the after-big-winning-hole remaining ball monitoring processing (S17), which will be described later, and sets the after-winning-winner remaining ball monitoring time in the waiting time timer. .. In other words, by this processing, after the special winning opening residual ball monitoring time set in S17 has elapsed, it is set to execute the special winning opening residual ball monitoring processing described later.

また、メインCPU71は、S16において、大入賞口開放中処理の終了直前に、副制御回路200にラウンド間表示コマンドを送信する。 In S16, the main CPU 71 transmits an inter-round display command to the sub control circuit 200 immediately before the end of the special winning opening opening process.

次いで、メインCPU71は、大入賞口内残留球監視処理を行う(S17)。この処理では、メインCPU71は、制御状態フラグが大入賞口内残留球監視処理を示す値(「05」)であり、大入賞口内残留球監視時間が経過した場合に、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上である(最終ラウンドである)という条件が満たされたか否かを判断する。 Next, the main CPU 71 conducts a special winning opening residual ball monitoring process (S17). In this processing, the main CPU 71 determines that the control state flag is the value (“05”) indicating the special winning opening residual ball monitoring processing, and when the special winning opening residual ball monitoring time has elapsed, the main winning opening opening counter. It is determined whether or not the condition that the value is greater than or equal to the maximum number of times of opening the special winning opening (that is, the final round) is satisfied.

S17において、メインCPU71が上記条件を満たさないと判別した場合には、メインCPU71は、大入賞口再開放待ち時間管理処理を示す値(「06」)を制御状態フラグにセットする。また、メインCPU71は、ラウンド間インターバルに対応する時間を待ち時間タイマにセットする。すなわち、この処理により、ラウンド間インターバルに対応する時間が経過した後、後述の大入賞口再開放前待ち時間管理処理が実行されるように設定される。 When the main CPU 71 determines in S17 that the above conditions are not satisfied, the main CPU 71 sets a value (“06”) indicating the special winning opening reopening waiting time management process in the control state flag. Further, the main CPU 71 sets a time corresponding to the inter-round interval in the waiting time timer. That is, by this processing, after the time corresponding to the inter-round interval elapses, the special winning opening pre-opening waiting time management processing described later is set to be executed.

一方、S17において、メインCPU71が上記条件を満たしたと判別した場合には、メインCPU71は、大当り終了インターバル処理を示す値(「07」)を制御状態フラグにセットし、大当り終了インターバルに対応する時間(大当り終了インターバル時間)を待ち時間タイマにセットする。すなわち、この処理により、S17でセットされた大当り終了インターバルに対応する時間が経過した後、後述の大当り終了インターバル処理が実行されるように設定される。 On the other hand, in S17, when the main CPU 71 determines that the above conditions are satisfied, the main CPU 71 sets a value (“07”) indicating the big hit end interval process in the control state flag, and the time corresponding to the big hit end interval. (Big hit end interval time) is set to the waiting time timer. That is, by this process, after the time corresponding to the big hit ending interval set in S17, the big hit ending interval process described later is set to be executed.

次いで、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上ではないと判別した場合、メインCPU71は大入賞口再開放前待ち時間管理処理を行う(S18)。この処理では、メインCPU71は、制御状態フラグが大入賞口再開放前待ち時間管理処理を示す値(「06」)であり、ラウンド間インターバルに対応する時間が経過した場合に、大入賞口開放回数カウンタの値を「1」増加するように記憶更新する。また、メインCPU71は、大入賞口開放中処理を示す値(「04」)を制御状態フラグにセットする。そして、メインCPU71は、開放上限時間(例えば30sec)を大入賞口開放時間タイマにセットする。すなわち、この処理により、S18の処理後に上述した大入賞口開放中処理(S16)が再度実行されるように設定される。 Next, in S17, when the main CPU 71 determines that the value of the special winning opening opening number counter is not greater than or equal to the maximum value of the special winning opening opening times, the main CPU 71 performs the special winning opening pre-opening waiting time management processing ( S18). In this processing, the main CPU 71 opens the special winning opening when the control state flag has a value (“06”) indicating the waiting time before opening special opening management processing (“06”) and the time corresponding to the inter-round interval has elapsed. The value of the frequency counter is stored and updated so as to be incremented by "1". Further, the main CPU 71 sets a value (“04”) indicating the special winning opening opening process in the control state flag. Then, the main CPU 71 sets the opening upper limit time (for example, 30 sec) in the special winning opening opening time timer. That is, by this processing, it is set that the above-described special winning opening opening processing (S16) is executed again after the processing of S18.

さらに、メインCPU71は、S18において、大入賞口再開放前待ち時間管理処理の終了直前に、副制御回路200に大入賞口開放中表示コマンドを送信する。 Further, in S18, the main CPU 71 transmits a special winning opening open display command to the sub control circuit 200 immediately before the end of the special winning opening re-opening waiting time management processing.

また、S17において、メインCPU71が、大入賞口開放回数カウンタの値が大入賞口開放回数の最大値以上であると判別した場合に、大当り終了インターバル処理を行う(S19)。この処理では、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であり、大当り終了インターバルに対応する時間が経過した場合に、特別図柄ゲーム終了処理を示す値(「08」)を制御状態フラグにセットする。すなわち、この処理により、S19の処理後に後述の特別図柄ゲーム終了処理が実行されるように設定される。なお、大当り終了インターバル処理の詳細については、後述の図32を参照しながら後で説明する。 In addition, in S17, when the main CPU 71 determines that the value of the special winning opening opening number counter is equal to or larger than the maximum value of the special winning opening opening number, the big hit ending interval process is performed (S19). In this process, the main CPU 71, the control state flag is a value (“07”) indicating the big hit end interval process, and when the time corresponding to the big hit end interval has elapsed, the value indicating the special symbol game end process (“ 08") in the control status flag. That is, by this process, the special symbol game ending process described later is set to be executed after the process of S19. The details of the big hit end interval processing will be described later with reference to FIG. 32 described later.

そして、メインCPU71は、大当り図柄が確変図柄である場合には、遊技状態を確変遊技状態に移行させる制御を行い、大当り図柄が非確変図柄である場合には、遊技状態を通常遊技状態に移行させる制御を行う。なお、大当り図柄が「小当り」に対応する図柄である場合には、メインCPU71は、「小当り」遊技終了後の遊技状態が、「小当り」が当選した時に制御されていた遊技状態よりも有利な遊技状態に移行しないように制御する。 Then, the main CPU 71, when the big hit symbol is the probability variation symbol, performs control to shift the game state to the probability variation gaming state, and when the big hit symbol is the non-probability variation symbol, shifts the game state to the normal gaming state Control. When the big hit symbol is a symbol corresponding to "small hit", the main CPU 71 determines that the gaming state after the "small hit" game is finished is more than the gaming state controlled when "small hit" is won. Is controlled so as not to shift to an advantageous gaming state.

次いで、メインCPU71は、大当り遊技状態或いは小当り遊技状態が終了した場合、又は、「ハズレ」に当選した場合には、特別図柄ゲーム終了処理を行う(S20)。 Next, the main CPU 71 executes a special symbol game ending process when the big hit game state or the small hit game state is finished, or when the "miss" is won (S20).

この処理では、メインCPU71は、制御状態フラグが特別図柄ゲーム終了処理を示す値(「08」)である場合に、保留個数を示すデータ(始動記憶情報)を「1」減少するように記憶更新する。また、メインCPU71は、次回の特別図柄の変動表示を行うために、特別図柄記憶領域の更新を行う。さらに、メインCPU71は、特別図柄記憶チェック処理を示す値(「00」)を制御状態フラグにセットする。すなわち、この処理により、S20の処理後、上述した特別図柄記憶チェック処理(S12)が実行されるように設定される。 In this process, when the control state flag is the value (“08”) indicating the special symbol game end process, the main CPU 71 stores and updates the data indicating the number of holdings (starting storage information) by “1”. To do. Further, the main CPU 71 updates the special symbol storage area in order to display the variable display of the next special symbol. Further, the main CPU 71 sets a value (“00”) indicating the special symbol storage check process in the control state flag. That is, by this process, after the process of S20, the special symbol storage check process (S12) described above is set to be executed.

そして、S20の処理後、メインCPU71は、特別図柄制御処理を終了し、処理を主制御メイン処理(図28参照)のS4に移す。 Then, after the processing of S20, the main CPU 71 ends the special symbol control processing, and moves the processing to S4 of the main control main processing (see FIG. 28).

上述したように、本実施形態のパチンコ遊技機1では、制御状態フラグに各種値を順次セットすることにより、特別図柄ゲームを進行させる。具体的には、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「ハズレ」である場合には、メインCPU71は、制御状態フラグを「00」、「01」、「02」、「08」の順にセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行する。 As described above, in the pachinko gaming machine 1 of the present embodiment, the special symbol game is advanced by sequentially setting various values in the control state flag. Specifically, when the game state is neither the big hit game state nor the small hit game state and the result of the hit determination is "miss", the main CPU 71 sets the control state flags to "00" and "01". , “02”, and “08” in that order. Thereby, the main CPU 71, the special symbol storage check process (S12), the special symbol variation time management process (S13), the special symbol display time management process (S14) and the special symbol game end process (S20) in this order. It is executed at a predetermined timing.

また、メインCPU71は、遊技状態が大当り遊技状態及び小当り遊技状態のいずれでもなく且つ当り判定の結果が「大当り」又は「小当り」である場合には、制御状態フラグを「00」、「01」、「02」、「03」の順でセットする。これにより、メインCPU71は、上述した特別図柄記憶チェック処理(S12)、特別図柄変動時間管理処理(S13)、特別図柄表示時間管理処理(S14)及び大当り開始インターバル管理処理(S15)をこの順で所定のタイミングで実行し、大当り遊技状態又は小当り遊技状態への移行制御を実行する。 Further, when the gaming state is neither the big hit gaming state nor the small hit gaming state, and the result of the hit determination is "big hit" or "small hit", the control state flag is "00", " Set in the order of "01", "02", "03". Thereby, the main CPU 71, the special symbol storage check process (S12), the special symbol variation time management process (S13), the special symbol display time management process (S14), and the big hit start interval management process (S15) in this order. It is executed at a predetermined timing, and the transition control to the big hit game state or the small hit game state is executed.

さらに、メインCPU71は、大当り遊技状態又は小当り遊技状態への移行制御が実行された場合には、制御状態フラグを「04」、「05」、「06」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)及び大入賞口再開放前待ち時間管理処理(S18)をこの順で所定のタイミングで実行し、大当り遊技又は小当り遊技を実行する。 Further, the main CPU 71 sets the control state flag in the order of "04", "05", "06" when the transition control to the big hit game state or the small hit game state is executed. As a result, the main CPU 71 performs the special winning opening opening process (S16), the special winning opening remaining ball monitoring process (S17), and the special winning opening pre-opening waiting time management process (S18) in this order at predetermined timings. The big hit game or the small hit game is executed.

なお、大当り遊技中に、大当り遊技状態の終了条件が成立した場合には、メインCPU71は、制御状態フラグを「04」、「05」、「07」、「08」の順でセットする。これにより、メインCPU71は、上述した大入賞口開放中処理(S16)、大入賞口内残留球監視処理(S17)、大当り終了インターバル処理(S19)及び特別図柄ゲーム終了処理(S20)をこの順で所定のタイミングで実行し、大当り遊技状態を終了する。 In addition, during the big hit game, when the ending condition of the big hit game state is satisfied, the main CPU 71 sets the control state flags in the order of “04”, “05”, “07”, and “08”. As a result, the main CPU 71 performs the above-described special winning opening opening process (S16), the special winning hole remaining ball monitoring process (S17), the big hit ending interval process (S19), and the special symbol game ending process (S20) in this order. It is executed at a predetermined timing to end the jackpot gaming state.

上述したように、特別図柄制御処理では、ステータスに応じて処理フローを分岐させている。また、図28に示す主制御メイン処理中のS4の普通図柄制御処理もまた、後述するように、特別図柄制御処理と同様に、ステータスに応じて処理フローを分岐させる。 As described above, in the special symbol control process, the process flow is branched according to the status. Further, the normal symbol control process of S4 during the main control main process shown in FIG. 28 also branches the process flow according to the status, as in the special symbol control process, as described later.

本実施形態の処理プログラムは、ステータスに応じて処理を分岐させて行う場合にコール命令で、小モジュールから親モジュールへの純粋な戻り処理が可能となるように、プログラミングされている。その結果、上記処理を実行するためにジャンプテーブルを配置する場合と比較して、本実施形態では、プログラムの容量を削減することができる。 The processing program of the present embodiment is programmed so that a pure return processing from the small module to the parent module is possible with a call instruction when the processing is branched depending on the status. As a result, the capacity of the program can be reduced in the present embodiment as compared with the case where the jump table is arranged to execute the above processing.

[特別図柄記憶チェック処理]
次に、図30を参照して、特別図柄制御処理(図29参照)中のS12で行う特別図柄記憶チェック処理について説明する。なお、図30は、本実施形態における特別図柄記憶チェック処理の手順を示すフローチャートである。
[Special symbol memory check processing]
Next, with reference to FIG. 30, the special symbol storage check process performed in S12 of the special symbol control process (see FIG. 29) will be described. 30. FIG. 30 is a flowchart showing the procedure of the special symbol storage check process in this embodiment.

まず、メインCPU71は、制御状態フラグをロードする(S31)。この処理では、メインCPU71は、メインRAM73に記憶された制御状態フラグの値を読み出す。 First, the main CPU 71 loads the control state flag (S31). In this process, the main CPU 71 reads the value of the control state flag stored in the main RAM 73.

次いで、メインCPU71は、制御状態フラグが特別図柄記憶チェック処理を示す値(「00」)であるか否かを判別する(S32)。S32において、メインCPU71が、制御状態フラグが「00」でないと判別した場合(S32がNO判定の場合)、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 Next, the main CPU 71 determines whether or not the control state flag is a value (“00”) indicating the special symbol storage check process (S32). In S32, if the main CPU 71 determines that the control state flag is not "00" (NO in S32), the main CPU 71 ends the special symbol storage check process, and the process is the special symbol control process (Fig. 29). Refer to).

一方、S32において、メインCPU71が、制御状態フラグが「00」であると判別した場合(S32がYES判定の場合)、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(第2始動記憶数)が「0」であるか否かを判別する(S33)。 On the other hand, in S32, when the main CPU 71 determines that the control state flag is "00" (YES in S32), the main CPU 71 determines that the second starting mouth winning (variable display of the second special symbol) It is determined whether or not the reserved number (second startup memory number) is "0" (S33).

S33において、メインCPU71が、第2始動口入賞の保留個数が「0」でないと判別した場合(S33がNO判定の場合)、メインCPU71は、第2始動口入賞の保留個数に対応する第2始動記憶数の値を「1」減算する(S34)。 In S33, when the main CPU 71 determines that the number of held second starting opening winnings is not “0” (NO in S33), the main CPU 71 determines whether the number of held second starting opening winnings corresponds to the second number. The value of the starting memory number is subtracted by "1" (S34).

本実施形態では、メインCPU71は、メインRAM73に設けられた第2特別図柄始動記憶領域(0)〜第2特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第2特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第2特別図柄始動記憶領域(0)には、変動中の第2特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第2特別図柄始動記憶領域(1)〜第2特別図柄始動記憶領域(4)には、保留されている4回分の第2特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第2特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第2始動口45の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In the present embodiment, the main CPU 71 determines whether or not data is stored in the second special symbol starting storage area (0) to the second special symbol starting storage area (4) provided in the main RAM 73, It is determined whether or not there is a starting memory of the special symbol game corresponding to the variable display of the second special symbol that is changing or is on hold. In the second special symbol starting storage area (0), the data (information) of the special symbol game corresponding to the variable display of the changing second special symbol is stored as the starting memory. Then, in the second special symbol starting storage area (1) to the second special symbol starting storage area (4), the special symbol game corresponding to the variable display (holding ball) of the second special symbol for four times being held. Data (information) is stored as a starting memory. The data included in the starting memory stored in each second special symbol starting memory area is, for example, data such as a big hit determination random number value and a big hit symbol random number value acquired at the time of winning the second starting opening 45. ..

S34の処理後、メインCPU71は、第2始動口入賞に基づいて特別図柄記憶転送処理を行う(S35)。この処理では、メインCPU71は、第2特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第2特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S35の処理後、メインCPU71は、後述のS40の処理を行う。 After the processing of S34, the main CPU 71 conducts a special symbol memory transfer processing based on the second starting opening winning (S35). In this process, the main CPU 71 transfers (stores) the data of the second special symbol starting storage areas (1) to (4) to the second special symbol starting storage areas (0) to (3), respectively. Then, after the processing of S35, the main CPU 71 performs the processing of S40 described below.

ここで、再度、S33の処理に戻って、S33において、メインCPU71が、第2始動口入賞の保留個数が「0」であると判別した場合(S33がYES判定の場合)、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(第1始動記憶数)が「0」であるか否かを判別する(S36)。 Here, returning to the process of S33 again, in S33, when the main CPU 71 determines that the number of retained second winning opening winnings is “0” (YES in S33), the main CPU 71 determines It is determined whether or not the reserved number (first starting memory number) of the first starting winning a prize (variable display of the first special symbol) is "0" (S36).

S36において、メインCPU71が、第1始動口入賞の保留個数が「0」であると判別した場合(S36がYES判定の場合)、メインCPU71は、デモ表示処理を行う(S37)。そして、S37の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 In S36, when the main CPU 71 determines that the number of held first start opening prizes is "0" (YES in S36), the main CPU 71 performs demo display processing (S37). Then, after the process of S37, the main CPU 71 ends the special symbol storage check process, and returns the process to the special symbol control process (see FIG. 29).

なお、S37のデモ表示処理では、メインCPU71は、メインRAM73にデモ表示許可値をセットする。すなわち、メインCPU71は、第1始動口入賞及び第2始動口入賞の保留個数が「0」になった状態(特別図柄ゲームの始動記憶が「0」になった状態)が所定時間(例えば、30sec)維持されると、デモ表示許可値として所定値をセットする。また、S37のデモ表示処理においてデモ表示許可値が所定値であった場合には、メインCPU71は、デモ表示コマンドデータをメインRAM73にセットする。そして、デモ表示コマンドデータは、主制御回路70のメインCPU71から副制御回路200内のホスト制御回路210に送信される。副制御回路200は、デモ表示コマンドデータを受信すると、表示装置13の表示領域13aにデモ画面を表示させる。 In the demo display process of S37, the main CPU 71 sets the demo display permission value in the main RAM 73. That is, the main CPU 71, for a predetermined time (for example, a state in which the number of holding the first starting mouth prize and the second starting mouth prize is "0" (the starting memory of the special symbol game is "0") is a predetermined time (for example, If maintained for 30 sec), a predetermined value is set as the demo display permission value. Further, when the demo display permission value is the predetermined value in the demo display processing of S37, the main CPU 71 sets the demo display command data in the main RAM 73. Then, the demo display command data is transmitted from the main CPU 71 of the main control circuit 70 to the host control circuit 210 in the sub control circuit 200. Upon receiving the demo display command data, the sub control circuit 200 displays a demo screen in the display area 13a of the display device 13.

一方、S36において、メインCPU71が、第1始動口入賞の保留個数が「0」でないと判別した場合(S36がNO判定の場合)、メインCPU71は、第1始動口入賞の保留個数に対応する第1始動記憶数の値を「1」減算する(S38)。 On the other hand, in S36, when the main CPU 71 determines that the number of held first starting mouth prizes is not "0" (NO in S36), the main CPU 71 corresponds to the number of held first starting mouth winnings. The value of the first starting memory number is subtracted by "1" (S38).

本実施形態では、メインCPU71は、メインRAM73に設けられた第1特別図柄始動記憶領域(0)〜第1特別図柄始動記憶領域(4)にデータが記憶されているか否かを判別して、変動中又は保留中の第1特別図柄の可変表示に対応する特別図柄ゲームの始動記憶があるか否かを判別する。第1特別図柄始動記憶領域(0)には、変動中の第1特別図柄の可変表示に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。そして、第1特別図柄始動記憶領域(1)〜第1特別図柄始動記憶領域(4)には、保留されている4回分の第1特別図柄の可変表示(保留球)に対応する特別図柄ゲームのデータ(情報)が始動記憶として記憶される。なお、各第1特別図柄始動記憶領域に記憶されている始動記憶に含まれるデータは、例えば、第1始動口44の入賞時に取得した大当り判定用乱数値及び大当り図柄乱数値等のデータである。 In the present embodiment, the main CPU 71 determines whether or not data is stored in the first special symbol starting storage area (0) to the first special symbol starting storage area (4) provided in the main RAM 73, It is determined whether or not there is a starting memory of the special symbol game corresponding to the variable display of the first special symbol that is changing or is on hold. In the first special symbol starting storage area (0), data (information) of the special symbol game corresponding to the variable display of the changing first special symbol is stored as the starting memory. Then, in the first special symbol starting storage area (1) to the first special symbol starting storage area (4), the special symbol game corresponding to the variable display (holding ball) of the first special symbol for four times being held. Data (information) is stored as a starting memory. The data included in the start-up memory stored in each first special symbol start-up memory area is, for example, data such as a big-hit determination random number value and a big-hit symbol random number value acquired at the time of winning the first starting opening 44. ..

S38の処理後、メインCPU71は、第1始動口入賞に基づいて特別図柄記憶転送処理を行う(S39)。この処理では、メインCPU71は、第1特別図柄始動記憶領域(1)〜(4)のデータを、それぞれ第1特別図柄始動記憶領域(0)〜(3)に転送(記憶)する。そして、S39の処理後、メインCPU71は、後述のS40の処理を行う。 After the processing of S38, the main CPU 71 carries out a special symbol memory transfer processing based on the first starting opening winning combination (S39). In this process, the main CPU 71 transfers (stores) the data of the first special symbol starting storage areas (1) to (4) to the first special symbol starting storage areas (0) to (3), respectively. Then, after the processing of S39, the main CPU 71 performs the processing of S40 described below.

次いで、S35又はS39の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S40)。 Next, after the processing of S35 or S39, the main CPU 71 determines whether or not the value of the time saving state variation number counter is "0" (S40).

S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S40がYES判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S40において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S40がNO判定の場合)、メインCPU71は、時短状態変動回数カウンタの値を「1」減算する(S41)。 In S40, when the main CPU 71 determines that the value of the time saving state variation number counter is “0” (YES in S40), the main CPU 71 performs the process of S44 described below. On the other hand, when the main CPU 71 determines in S40 that the value of the time saving state variation number counter is not "0" (NO in S40), the main CPU 71 subtracts "1" from the value of the time saving state variation number counter. Yes (S41).

S41の処理後、メインCPU71は、時短状態変動回数カウンタの値が「0」であるか否かを判別する(S42)。 After the processing of S41, the main CPU 71 determines whether or not the value of the time saving state variation number counter is "0" (S42).

S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」でないと判別した場合(S42がNO判定の場合)、メインCPU71は、後述のS44の処理を行う。一方、S42において、メインCPU71が、時短状態変動回数カウンタの値が「0」であると判別した場合(S42がYES判定の場合)、メインCPU71は、時短フラグに「0」をセットする(S43)。 In S42, when the main CPU 71 determines that the value of the time saving state variation number counter is not “0” (NO in S42), the main CPU 71 performs the process of S44 described below. On the other hand, when the main CPU 71 determines in S42 that the value of the time saving state variation number counter is "0" (YES in S42), the main CPU 71 sets the time saving flag to "0" (S43). ).

S43の処理後、S40がYES判定の場合、又は、S42がNO判定の場合、メインCPU71は、制御状態フラグに特別図柄変動時間管理処理を示す値(「01」)をセットする(S44)。また、この処理では、メインCPU71は、副制御回路200に、保留減算コマンド及び特別図柄演出開始コマンドを送信する。 After the processing of S43, if S40 is YES, or if S42 is NO, the main CPU 71 sets the control state flag to a value (“01”) indicating the special symbol variation time management processing (S44). In addition, in this process, the main CPU 71 transmits a hold subtraction command and a special symbol effect start command to the sub control circuit 200.

次いで、メインCPU71は、大当り判断処理を行う(S45)。この処理では、メインCPU71は、始動口入賞時に取得された大当り判定用乱数値に基づいて、抽選により「大当り」、「小当り」及び「ハズレ」にいずれに当選したか判断(決定)する。 Next, the main CPU 71 conducts a big hit determination process (S45). In this processing, the main CPU 71 determines (determines) which one of the “big hit”, “small hit” and “miss” has been won by lottery based on the big hit determination random number value obtained at the time of winning the starting mouth.

次いで、メインCPU71は、前回の変動表示に用いられた記憶領域の情報(データ)をクリアする(S46)。次いで、メインCPU71は、決定された特別図柄の変動パターンに対応する変動時間を待ち時間タイマにセットする(S47)。そして、S47の処理後、メインCPU71は、特別図柄記憶チェック処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 Next, the main CPU 71 clears the information (data) in the storage area used for the previous variable display (S46). Next, the main CPU 71 sets a fluctuation time corresponding to the fluctuation pattern of the determined special symbol in the waiting time timer (S47). Then, after the process of S47, the main CPU 71 ends the special symbol storage check process, and returns the process to the special symbol control process (see FIG. 29).

[特別図柄表示時間管理処理]
次に、図31を参照して、特別図柄制御処理(図29参照)中のS14で行う特別図柄表示時間管理処理について説明する。なお、図31は、本実施形態における特別図柄表示時間管理処理の手順を示すフローチャートである。
[Special symbol display time management process]
Next, with reference to FIG. 31, the special symbol display time management process performed in S14 in the special symbol control process (see FIG. 29) will be described. Note that FIG. 31 is a flowchart showing the procedure of special symbol display time management processing in the present embodiment.

まず、メインCPU71は、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であるか否かを判別する(S51)。S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)でないと判別した場合(S51がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 First, the main CPU 71 determines whether or not the control state flag is a value (“02”) indicating the special symbol display time management process (S51). In S51, when the main CPU 71 determines that the control state flag is not the value (“02”) indicating the special symbol display time management process (NO in S51), the main CPU 71 executes the special symbol display time management process. It ends and returns the process to the special symbol control process (see FIG. 29).

一方、S51において、メインCPU71が、制御状態フラグが特別図柄表示時間管理処理を示す値(「02」)であると判別した場合(S51がYES判定の場合)、メインCPU71は、待ち時間タイマの値(待ち時間)が「0」であるか否かを判別する(S52)。この処理では、メインCPU71は、待ち時間タイマにセットされた変動確定後の待ち時間(変動開始待ち時間)が消化されたか否かを判別する。 On the other hand, in S51, when the main CPU 71 determines that the control state flag is the value (“02”) indicating the special symbol display time management process (YES in S51), the main CPU 71 determines that the waiting time timer It is determined whether the value (waiting time) is "0" (S52). In this process, the main CPU 71 determines whether or not the waiting time after the fluctuation is set (variation start waiting time) set in the waiting time timer has been exhausted.

S52において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S52がNO判定の場合)、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。一方、S52において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S52がYES判定の場合)、メインCPU71は、特別図柄ゲームが「大当り」であるか否かを判別する(S53)。また、この処理では、メインCPU71は、同時に、特別演出停止コマンドを副制御回路200に送信する。 In S52, when the main CPU 71 determines that the value of the waiting time timer is not "0" (NO in S52), the main CPU 71 ends the special symbol display time management process, and the process is the special symbol control process. (See FIG. 29). On the other hand, in S52, when the main CPU 71 determines that the value of the waiting time timer is "0" (YES in S52), the main CPU 71 determines whether or not the special symbol game is "big hit". It is determined (S53). In addition, in this processing, the main CPU 71 simultaneously transmits a special effect stop command to the sub control circuit 200.

S53において、メインCPU71が、特別図柄ゲームが「大当り」でないと判別した場合(S53がNO判定の場合)、メインCPU71は、制御状態フラグに特別図柄ゲーム終了処理を示す値(「08」)をセットする(S54)。そして、S54の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 In S53, when the main CPU 71 determines that the special symbol game is not a "big hit" (NO in S53), the main CPU 71 sets the control state flag to a value ("08") indicating the special symbol game ending process. Set (S54). Then, after the process of S54, the main CPU 71 ends the special symbol display time management process, and returns the process to the special symbol control process (see FIG. 29).

一方、S53において、メインCPU71が、特別図柄ゲームが「大当り」であると判別した場合(S53がYES判定の場合)、メインCPU71は、大当りフラグをオン状態にセットする(S55)。なお、大当りフラグは、大当り遊技を行うか否かを示すフラグである。 On the other hand, in S53, when the main CPU 71 determines that the special symbol game is “big hit” (when YES is determined in S53), the main CPU 71 sets the big hit flag to the ON state (S55). The big hit flag is a flag indicating whether or not to play a big hit game.

次いで、メインCPU71は、時短状態変動回数カウンタの値、時短フラグの値及び確変フラグの値をクリアする(S56)。次いで、メインCPU71は、制御状態フラグに大当り開始インターバル管理処理を示す値(「03」)をセットする(S57)。 Next, the main CPU 71 clears the value of the time saving state variation counter, the value of the time saving flag, and the value of the probability variation flag (S56). Next, the main CPU 71 sets the control state flag to a value (“03”) indicating the big hit start interval management process (S57).

次いで、メインCPU71は、特別図柄(第1特別図柄又は第2特別図柄)に対応する大当り開始インターバル時間(例えば、5000msec)を待ち時間タイマにセットする(S58)。次いで、メインCPU71は、特別図柄に対応する大当り開始コマンド(特別図柄当り開始表示コマンド)をメインRAM73にセットする(S59)。また、この処理では、メインCPU71は、同時に、特別図柄当り開始表示コマンドを副制御回路200に送信する。 Next, the main CPU 71 sets a big hit start interval time (for example, 5000 msec) corresponding to the special symbol (first special symbol or second special symbol) in the waiting time timer (S58). Next, the main CPU 71 sets a big hit start command (special symbol start display command) corresponding to the special symbol in the main RAM 73 (S59). In addition, in this processing, the main CPU 71 simultaneously transmits a special symbol hit start display command to the sub control circuit 200.

次いで、メインCPU71は、ラウンド数表示LEDパターンフラグをオン状態にセットする(S60)。なお、ラウンド数表示LEDパターンフラグは、残りラウンド数を所定パターンで表示するか否かを示すフラグである。そして、S60の処理後、メインCPU71は、特別図柄表示時間管理処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 Next, the main CPU 71 sets the round number display LED pattern flag to the on state (S60). The round number display LED pattern flag is a flag indicating whether or not the remaining round number is displayed in a predetermined pattern. Then, after the processing of S60, the main CPU 71 ends the special symbol display time management processing, and returns the processing to the special symbol control processing (see FIG. 29).

[大当り終了インターバル処理]
次に、図32を参照して、特別図柄制御処理(図29参照)中のS19で行う大当り終了インターバル処理について説明する。なお、図32は、本実施形態における大当り終了インターバル処理の手順を示すフローチャートである。
[Big hit end interval processing]
Next, with reference to FIG. 32, the jackpot end interval process performed in S19 of the special symbol control process (see FIG. 29) will be described. 32. FIG. 32 is a flowchart showing the procedure of the big hit end interval process in this embodiment.

まず、メインCPU71は、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であるか否かを判別する(S71)。 First, the main CPU 71 determines whether or not the control state flag has a value (“07”) indicating a big hit end interval process (S71).

S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)でないと判別した場合(S71がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。一方、S71において、メインCPU71が、制御状態フラグが大当り終了インターバル処理を示す値(「07」)であると判別した場合(S71がYES判定の場合)、メインCPU71は、待ち時間タイマの値が「0」であるか否かを判別する(S72)。この処理では、メインCPU71は、待ち時間タイマにセットされた大当り終了インターバル時間が消化されたか否かを判別する。 In S71, when the main CPU 71 determines that the control state flag is not the value (“07”) indicating the big hit ending interval process (NO in S71), the main CPU 71 ends the big hit ending interval process and executes the process. Is returned to the special symbol control process (see FIG. 29). On the other hand, in S71, when the main CPU 71 determines that the control state flag is the value (“07”) indicating the big hit end interval process (YES in S71), the main CPU 71 determines that the wait timer value is It is determined whether it is "0" (S72). In this process, the main CPU 71 determines whether or not the jackpot end interval time set in the waiting time timer has been exhausted.

S72において、メインCPU71が、待ち時間タイマの値が「0」でないと判別した場合(S72がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。一方、S72において、メインCPU71が、待ち時間タイマの値が「0」であると判別した場合(S72がYES判定の場合)、メインCPU71は、大入賞口開放回数表示LEDパターンフラグをクリアする(S73)。 In S72, when the main CPU 71 determines that the value of the waiting time timer is not "0" (NO in S72), the main CPU 71 ends the big hit end interval process, and the process is a special symbol control process (Fig. 29)). On the other hand, in S72, when the main CPU 71 determines that the value of the waiting time timer is "0" (YES in S72), the main CPU 71 clears the special winning opening opening number display LED pattern flag ( S73).

次いで、メインCPU71は、ラウンド数振り分けフラグをクリアする(「0」にする)(S74)。 Next, the main CPU 71 clears the round number distribution flag (sets it to "0") (S74).

次いで、メインCPU71は、制御状態フラグに、特別図柄ゲーム終了処理を示す値(「08」)をセットする(S75)。また、この処理では、メインCPU71は、同時に、特別図柄当り終了表示コマンドを副制御回路200に送信する。次いで、メインCPU71は、大当りフラグをクリアする(S76)。 Next, the main CPU 71 sets the control state flag to a value (“08”) indicating the special symbol game ending process (S75). In addition, in this process, the main CPU 71 simultaneously transmits a special symbol per end display command to the sub control circuit 200. Next, the main CPU 71 clears the big hit flag (S76).

次いで、メインCPU71は、大当り種類決定テーブル(図20〜図23参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、確変フラグの値をセットする(S77)。次いで、メインCPU71は、大当り種類決定テーブル(図20〜図23参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、時短フラグの値をセットする(S78)。 Next, the main CPU 71 refers to the jackpot type determination table (see FIG. 20 to FIG. 23), and sets the value of the probability variation flag based on the gaming state at the time of jackpot winning and the type of the jackpot selection symbol command (S77). .. Next, the main CPU 71 refers to the big hit type determination table (see FIG. 20 to FIG. 23), and sets the value of the time saving flag based on the gaming state at the time of big hit winning and the type of big hit selection symbol command (S78). ..

次いで、メインCPU71は、時短フラグの値が「1」であるか(時短フラグがオン状態であるか)否かを判別する(S79)。S79において、メインCPU71が、時短フラグの値が「1」でないと判別した場合(S79がNO判定の場合)、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 Next, the main CPU 71 determines whether or not the value of the time saving flag is "1" (whether the time saving flag is in the ON state) (S79). In S79, if the main CPU 71 determines that the value of the time saving flag is not "1" (NO in S79), the main CPU 71 ends the big hit end interval process, and the process is a special symbol control process (Fig. 29). Refer to).

一方、S79において、メインCPU71が、時短フラグの値が「1」であると判別した場合(S79がYES判定の場合)、メインCPU71は、大当り種類決定テーブル(図20〜図23参照)を参照し、大当り当選時の遊技状態及び大当り時選択図柄コマンドの種別に基づいて、対応する時短回数の値を時短状態変動回数カウンタにセットする(S80)。そして、S80の処理後、メインCPU71は、大当り終了インターバル処理を終了し、処理を特別図柄制御処理(図29参照)に戻す。 On the other hand, in S79, when the main CPU 71 determines that the value of the time saving flag is “1” (YES in S79), the main CPU 71 refers to the jackpot type determination table (see FIGS. 20 to 23). Then, based on the game state at the time of big hit winning and the type of big hit selection symbol command, the value of the corresponding time saving number is set in the time saving state variation number counter (S80). Then, after the processing of S80, the main CPU 71 ends the big hit end interval processing, and returns the processing to the special symbol control processing (see FIG. 29).

[システムタイマ割込処理]
本実施形態のパチンコ遊技機1では、メインCPU71は、メイン処理の実行中であっても、所定周期でメイン処理を中断し、システムタイマ割込処理を実行する。具体的には、メインCPU71は、クロック発生回路74から所定周期(例えば2msec)で発生されるクロックパルスに応じて、システムタイマ割込処理を実行する。ここで、図33を参照して、メインCPU71により実行されるシステムタイマ割込処理について説明する。なお、図33は、本実施形態におけるシステムタイマ割込処理の手順を示すフローチャートである。
[System timer interrupt processing]
In the pachinko gaming machine 1 of the present embodiment, the main CPU 71 interrupts the main processing at a predetermined cycle and executes the system timer interrupt processing even while the main processing is being executed. Specifically, the main CPU 71 executes a system timer interrupt process in response to a clock pulse generated by the clock generation circuit 74 in a predetermined cycle (for example, 2 msec). Here, the system timer interrupt processing executed by the main CPU 71 will be described with reference to FIG. Note that FIG. 33 is a flowchart showing the procedure of the system timer interrupt processing in this embodiment.

まず、メインCPU71は、各レジスタのデータ(情報)を退避させる(S121)。次いで、メインCPU71は、乱数更新処理を行う(S122)。この処理では、メインCPU71は、大当り判定用カウンタ、図柄決定用カウンタ、当り判定用カウンタ、転落判定用カウンタ、変動パターン決定用カウンタ、演出パターン決定用カウンタなどから抽出される各種乱数値を更新する。なお、大当り判定用カウンタ及び図柄決定用カウンタは、カウンタ値の更新タイミングが不定であると、公正さに欠ける。そのため、大当り判定用カウンタ及び図柄決定用カウンタは、公正さを担保するために2msec周期で決まったタイミングで更新を行う。 First, the main CPU 71 saves the data (information) in each register (S121). Next, the main CPU 71 conducts random number update processing (S122). In this process, the main CPU 71 updates various random number values extracted from the big hit determination counter, the symbol determination counter, the hit determination counter, the falling determination counter, the variation pattern determination counter, the effect pattern determination counter, and the like. .. The jackpot determination counter and the symbol determination counter lack fairness when the update timing of the counter value is indefinite. Therefore, the jackpot determination counter and the symbol determination counter are updated at a fixed timing in a 2 msec cycle to ensure fairness.

次いで、メインCPU71は、スイッチ入力検出処理を行う(S123)。この処理では、メインCPU71は、各種始動口、各種入賞口及び球通過検出器43への入賞又は通過を検出する。なお、スイッチ入力検出処理の詳細については、後述の図34を参照しながら後で説明する。 Next, the main CPU 71 conducts switch input detection processing (S123). In this processing, the main CPU 71 detects winning or passing of various starting openings, various winning openings, and the ball passage detector 43. The details of the switch input detection process will be described later with reference to FIG. 34 described later.

次いで、メインCPU71は、タイマ更新処理を行う(S124)。具体的には、メインCPU71は、主制御回路70と副制御回路200との同期をとるための待ち時間タイマ、大入賞口の開放時間を計測するための大入賞口開放時間タイマ等の各種タイマの更新処理を行う。 Next, the main CPU 71 conducts a timer updating process (S124). Specifically, the main CPU 71 has various timers such as a waiting time timer for synchronizing the main control circuit 70 and the sub control circuit 200 and a special winning opening opening time timer for measuring the opening time of the special winning opening. Update process.

次いで、メインCPU71は、コマンド出力処理を行う(S125)。この処理では、メインCPU71は、副制御回路200のホスト制御回路210に、例えば、入賞コマンド、変動コマンド等の各種コマンドを出力する。 Next, the main CPU 71 conducts command output processing (S125). In this processing, the main CPU 71 outputs various commands such as a winning command and a variation command to the host control circuit 210 of the sub control circuit 200.

次いで、メインCPU71は、遊技情報出力処理を行う(S126)。この処理では、メインCPU71は、主制御回路70、副制御回路200、払出・発射制御回路123等で処理される遊技に係る各種情報を、遊技店のホールコンピュータに出力する。 Next, the main CPU 71 conducts game information output processing (S126). In this process, the main CPU 71 outputs various information related to the game processed by the main control circuit 70, the sub control circuit 200, the payout/launch control circuit 123, etc. to the hall computer of the game store.

次いで、メインCPU71は、S121で退避させた各レジスタのデータを復帰させる(S127)。そして、S127の処理後、メインCPU71は、システムタイマ割込処理を終了する。 Next, the main CPU 71 restores the data of each register saved in S121 (S127). Then, after the processing of S127, the main CPU 71 ends the system timer interrupt processing.

[スイッチ入力検出処理]
次に、図34を参照して、システムタイマ割込処理(図33参照)中のS123で行うスイッチ入力検出処理について説明する。なお、図34は、本実施形態におけるスイッチ入力検出処理の手順を示すフローチャートである。
[Switch input detection processing]
Next, with reference to FIG. 34, the switch input detection processing performed in S123 in the system timer interrupt processing (see FIG. 33) will be described. Note that FIG. 34 is a flowchart showing the procedure of the switch input detection processing in this embodiment.

まず、メインCPU71は、始動口入賞検出処理を行う(S131)。この処理では、メインCPU71は、第1始動口44又は第2始動口45に遊技球が入球(通過)したか否かを判別する。すなわち、メインCPU71は、第1始動口入賞球センサ44a又は第2始動口入賞球センサ45aにより遊技球の入賞が検出されたか否かを検出する。なお、始動口入賞検出処理の詳細については、後述の図35を参照しながら後で説明する。 First, the main CPU 71 conducts a starting mouth winning detection process (S131). In this process, the main CPU 71 determines whether or not the game ball has entered (passed) into the first starting opening 44 or the second starting opening 45. That is, the main CPU 71 detects whether or not the winning of the game ball has been detected by the first starting opening winning ball sensor 44a or the second starting opening winning ball sensor 45a. The details of the starting mouth winning detection process will be described later with reference to FIG.

次いで、メインCPU71は、一般入賞口通過検出処理を行う(S132)。この処理では、メインCPU71は、一般入賞口51又は52に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、一般入賞球センサ51a又は52aにより遊技球の入賞が検出されたか否かを検出する。そして、一般入賞口51又は52への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 conducts general winning opening passage detection processing (S132). In this process, the main CPU 71 determines whether or not a game ball has entered the general winning opening 51 or 52. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the general winning ball sensor 51a or 52a. Then, when the winning of the game ball into the general winning opening 51 or 52 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、大入賞口通過検出処理を行う(S133)。この処理では、メインCPU71は、第1大入賞口53又は第2大入賞口54に遊技球が入球したか否かを判別する。すなわち、メインCPU71は、第1大入賞口ソレノイド53b又は第2大入賞口ソレノイド54bにより遊技球の入賞が検出されたか否かを検出する。そして、第1大入賞口53又は第2大入賞口54への遊技球の入賞が検出された場合には、メインCPU71は、該入賞に対応する所定の各種処理を行う。 Next, the main CPU 71 conducts special winning opening passage detection processing (S133). In this processing, the main CPU 71 determines whether or not a game ball has entered the first special winning opening 53 or the second special winning opening 54. That is, the main CPU 71 detects whether or not the winning of the game ball is detected by the first big winning opening solenoid 53b or the second big winning opening solenoid 54b. Then, when the winning of the game ball to the first big winning opening 53 or the second big winning opening 54 is detected, the main CPU 71 performs various predetermined processes corresponding to the winning.

次いで、メインCPU71は、ゲート通過検出処理を行う(S134)。この処理では、メインCPU71は、遊技球が球通過検出器43を通過したか否かを判別する。すなわち、メインCPU71は、通過球センサ43aにより遊技球の通過が検出されたか否かを検出する。次いで、遊技球が球通過検出器43を通過したことが検出された場合には、メインCPU71は、該通過に対応する所定の各種処理を行う。そして、S134の処理後、メインCPU71は、スイッチ入力検出処理を終了し、処理をシステムタイマ割込処理(図33参照)のS124に移す。 Next, the main CPU 71 conducts gate passage detection processing (S134). In this processing, the main CPU 71 determines whether or not the game ball has passed the ball passage detector 43. That is, the main CPU 71 detects whether or not passage of the game ball has been detected by the passing ball sensor 43a. Next, when it is detected that the game ball has passed the ball passage detector 43, the main CPU 71 performs various predetermined processes corresponding to the passage. Then, after the processing of S134, the main CPU 71 ends the switch input detection processing, and moves the processing to S124 of the system timer interrupt processing (see FIG. 33).

[始動口入賞検出処理]
次に、図35を参照して、スイッチ入力検出処理(図34参照)中のS131で行う始動口入賞検出処理について説明する。なお、図34は、本実施形態における始動口入賞検出処理の手順を示すフローチャートである。
[Starting mouth winning detection processing]
Next, with reference to FIG. 35, the starting mouth winning detection process performed in S131 in the switch input detection process (see FIG. 34) will be described. Note that FIG. 34 is a flowchart showing the procedure of the starting mouth winning detection process in this embodiment.

まず、メインCPU71は、第1始動口入賞球センサ44aの出力信号に基づいて、第1始動口44への遊技球の入賞が検出されたか否かを判別する(S141)。 First, the main CPU 71 determines whether or not the winning of the game ball into the first starting opening 44 is detected based on the output signal of the first starting opening winning ball sensor 44a (S141).

S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されていないと判別した場合(S141がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S141において、メインCPU71が、第1始動口44への遊技球の入賞が検出されたと判別した場合(S141がYES判定の場合)、メインCPU71は、第1始動口入賞に対応する払出情報をメインRAM73にセットする(S142)。本実施形態では、遊技球が第1始動口44に入賞すると所定数の遊技球が払い出される。それゆえ、S142の処理では、所定数の遊技球の払出情報がセットされる。 In S141, when the main CPU 71 determines that the winning of the game ball into the first starting opening 44 is not detected (NO in S141), the main CPU 71 performs the process of S149 described later. On the other hand, in S141, when the main CPU 71 determines that the winning of the game ball into the first starting opening 44 has been detected (YES in S141), the main CPU 71 causes the payout information corresponding to the first starting opening winning. Is set in the main RAM 73 (S142). In this embodiment, when a game ball wins the first starting opening 44, a predetermined number of game balls are paid out. Therefore, in the process of S142, payout information of a predetermined number of game balls is set.

S142の処理後、メインCPU71は、第1始動口入賞(第1特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S143)。 After the processing of S142, the main CPU 71 determines whether or not the number of reserves (the number of reserve balls) of the first starting opening winning a prize (variable display of the first special symbol) is less than "4" (S143).

S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満でないと判別した場合(S143がNO判定の場合)、メインCPU71は、後述のS149の処理を行う。一方、S143において、メインCPU71が、第1始動口入賞の保留個数が「4」未満であると判別した場合(S143がYES判定の場合)、メインCPU71は、第1始動口入賞の保留個数を「1」加算する処理を行う(S144)。 In S143, when the main CPU 71 determines that the number of held first start opening prizes is not less than “4” (NO in S143), the main CPU 71 performs the process of S149 described below. On the other hand, when the main CPU 71 determines in S143 that the number of held first starting mouth prizes is less than “4” (YES in S143), the main CPU 71 determines the number of held first starting mouth winnings. A process of adding "1" is performed (S144).

S144の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S145)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 After the processing of S144, the main CPU 71 acquires various random number values used in the lottery, and stores the acquired various random number values in a predetermined area of the main RAM 73 (S145). Specifically, the main CPU 71 acquires various random number values such as a big hit determination random number value, a symbol random number value, and a fall determination random number value.

次いで、メインCPU71は、第1特別停止図柄判定処理を行う(S146)。この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図16参照)及び図柄判定テーブル(第1始動口)(図18参照)を参照し、S145で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、「大当り」の場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。 Next, the main CPU 71 conducts first special stop symbol determination processing (S146). In this process, the main CPU 71 refers to the big hit random number determination table (first starting opening) (see FIG. 16) and the symbol determination table (first starting opening) (see FIG. 18), and obtains the big hit determination disorder acquired in S145. Based on the numerical value and the random number of the symbol, it is determined whether or not the "big hit", and in the case of the "big hit", the big hit pattern (production identification pattern) to be displayed on the display screen of the display device 13 Make a selection (judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S147)。この処理では、メインCPU71は、S145で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。 Next, the main CPU 71 conducts a process for determining whether or not there is a fall (S147). In this processing, the main CPU 71 conducts a fall lottery based on the fall determination random number value acquired in S145, and determines whether or not a fall has occurred. As a result, the main CPU 71 acquires the falling lottery information (“0”: no falling, or “1”: falling).

次いで、メインCPU71は、第1始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S148)。 Next, the main CPU 71 sets the hold addition command data at the time of winning the first starting opening in the main RAM 73 (S148).

この処理では、メインCPU71は、大当り乱数判定テーブル(第1始動口)(図16参照)、図柄判定テーブル(第1始動口)(図18参照)、大当り種類決定テーブル(図20〜図23参照)及び入賞時演出情報決定テーブル(図24参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「小当り」、「ハズレ」)、始動記憶数(第1特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。 In this processing, the main CPU 71 causes the jackpot random number determination table (first starting port) (see FIG. 16), the symbol determination table (first starting port) (see FIG. 18), and the jackpot type determination table (see FIGS. 20 to 23). ) And a winning effect information determination table (see FIG. 24), a game state (“normal”, “probability change”, “shorter time”), a winning type (“big hit”, “small hit”, “miss”) )), starting memory number (holding number of the first special symbol), symbol designating command, selection symbol command at the time of big hit, performance information at the time of winning, result information of big hit judgment, fall lottery information, etc., based on information such as hold addition command The information (contents of transmission) included in is determined.

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第1始動口)(図16参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第1始動口)(図18参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図24参照)を参照することにより取得される。また、大当り判定の結果情報は、S146の処理で取得され、転落抽選情報は、S147の処理で取得される。 At this time, the game state is obtained by referring to the values of the probability variation flag and the time saving flag, and the winning type is obtained by referring to the jackpot random number determination table (first starting opening) (see FIG. 16). The symbol designation command and the jackpot selection symbol command are acquired by referring to the symbol determination table (first starting opening) (see FIG. 18), and the winning effect information is the winning effect information determination table (see FIG. 24). It is obtained by referring to. The result information of the jackpot determination is acquired in the process of S146, and the falling lottery information is acquired in the process of S147.

また、本実施形態では、S148の処理において、第1始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。そして、この第1始動口入賞時の保留加算コマンドに基づいて、副制御回路200は、保留演出及び先読み演出の演出パターンを選択する。 Further, in the present embodiment, in the processing of S148, the hold addition command at the time of winning the first starting opening is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). Then, based on the hold addition command at the time of winning the first start opening, the sub control circuit 200 selects the effect pattern of the hold effect and the prefetch effect.

S148の処理後、又は、S141或いはS143がNO判定の場合、メインCPU71は、第2始動口入賞球センサ45aの出力信号に基づいて、第2始動口45への遊技球の入賞が検出されたか否かを判別する(S149)。 After the process of S148, or when the determination of S141 or S143 is NO, whether the main CPU 71 detects the winning of the game ball into the second starting opening 45 based on the output signal of the second starting opening winning ball sensor 45a. It is determined whether or not (S149).

S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されていないと判別した場合(S149がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図34参照)のS132に移す。一方、S149において、メインCPU71が、第2始動口45への遊技球の入賞が検出されたと判別した場合(S149がYES判定の場合)、メインCPU71は、第2始動口入賞に対応する払出情報をメインRAM73にセットする(S150)。本実施形態では遊技球が第2始動口45に入賞すると、所定数の遊技球が払い出される。それゆえ、S150の処理では、所定数の遊技球の払出情報がセットされる。 In S149, when the main CPU 71 determines that the winning of the game ball into the second starting opening 45 is not detected (NO in S149), the main CPU 71 ends the starting opening winning detection processing, and the processing To S132 of the switch input detection processing (see FIG. 34). On the other hand, in S149, when the main CPU 71 determines that the winning of the game ball into the second starting opening 45 has been detected (YES in S149), the main CPU 71 causes the payout information corresponding to the second starting opening winning. Is set in the main RAM 73 (S150). In this embodiment, when a game ball wins the second starting opening 45, a predetermined number of game balls are paid out. Therefore, in the process of S150, payout information of a predetermined number of game balls is set.

S150の処理後、メインCPU71は、第2始動口入賞(第2特別図柄の可変表示)の保留個数(保留球の個数)が「4」未満であるか否かを判別する(S151)。 After the processing of S150, the main CPU 71 determines whether or not the number of reserves (the number of reserve balls) of the second starting opening winning prize (variable display of the second special symbol) is less than "4" (S151).

S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満でないと判別した場合(S151がNO判定の場合)、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図34参照)のS132に移す。一方、S151において、メインCPU71が、第2始動口入賞の保留個数が「4」未満であると判別した場合(S151がYES判定の場合)、メインCPU71は、第2始動口入賞の保留個数を「1」加算する処理を行う(S152)。S152の処理後、メインCPU71は、抽選に用いる各種乱数値を取得し、取得した各種乱数値をメインRAM73の所定領域に格納する(S153)。具体的には、メインCPU71は、大当り判定用乱数値、図柄乱数値、転落判定用乱数値等の各種乱数値を取得する。 In S151, when the main CPU 71 determines that the number of held second start opening prizes is not less than “4” (NO in S151), the main CPU 71 ends the start opening winning detection process and switches the process. The process moves to S132 of the input detection process (see FIG. 34). On the other hand, in S151, when the main CPU 71 determines that the number of held second starting mouth winnings is less than “4” (YES in S151), the main CPU 71 determines the number of held second starting mouth winnings. A process of adding "1" is performed (S152). After the processing of S152, the main CPU 71 acquires various random number values used in the lottery, and stores the acquired various random number values in a predetermined area of the main RAM 73 (S153). Specifically, the main CPU 71 acquires various random number values such as a big hit determination random number value, a symbol random number value, and a fall determination random number value.

次いで、メインCPU71は、第2特別停止図柄判定処理を行う(S154)。この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図17参照)及び図柄判定テーブル(第2始動口)(図19参照)を参照し、S153で取得した大当り判定用乱数値及び図柄乱数値に基づいて、「大当り」か否かの判定を行うとともに、大当りの場合には、表示装置13の表示画面に表示される予定の大当り図柄(演出用識別図柄)の選択(判定)を行う。 Next, the main CPU 71 conducts second special stop symbol determination processing (S154). In this process, the main CPU 71 refers to the big hit random number determination table (second starting opening) (see FIG. 17) and the symbol determination table (second starting opening) (see FIG. 19), and obtains the big hit determining disorder acquired in S153. Based on the numerical value and the random number of the design, it is determined whether or not it is a "big hit", and in the case of a big hit, selection of a big hit design (identification symbol for effect) to be displayed on the display screen of the display device 13 ( Judgment).

次いで、メインCPU71は、転落の有無の判断処理を行う(S155)。この処理では、メインCPU71は、S153で取得した転落判定用乱数値に基づいて、転落抽選を行い、転落の発生の有無を判定する。これにより、メインCPU71は、転落抽選情報(「0」:転落無し、又は、「1」:転落有り)を取得する。 Next, the main CPU 71 conducts a process for determining whether or not there is a fall (S155). In this processing, the main CPU 71 conducts a fall lottery based on the fall determination random number value acquired in S153, and determines whether or not a fall has occurred. As a result, the main CPU 71 acquires the falling lottery information (“0”: no falling, or “1”: falling).

次いで、メインCPU71は、第2始動口入賞時の保留加算コマンドデータをメインRAM73にセットする(S156)。 Next, the main CPU 71 sets the hold addition command data for winning the second starting opening in the main RAM 73 (S156).

この処理では、メインCPU71は、大当り乱数判定テーブル(第2始動口)(図17参照)、図柄判定テーブル(第2始動口)(図19参照)、大当り種類決定テーブル(図20〜図23参照)及び入賞時演出情報決定テーブル(図24参照)を参照して得られる、遊技状態(「通常」、「確変」、「時短」)、当選種別(「大当り」、「ハズレ」)、始動記憶数(第2特別図柄の保留個数)、図柄指定コマンド、大当り時選択図柄コマンド、入賞時演出情報、大当り判定の結果情報、転落抽選情報などの情報に基づいて、保留加算コマンドに含ませる情報(送信内容)を決定する。 In this processing, the main CPU 71 causes the jackpot random number determination table (second starting port) (see FIG. 17), the symbol determination table (second starting port) (see FIG. 19), the jackpot type determination table (see FIGS. 20 to 23). ) And a winning effect information determination table (see FIG. 24), a game state (“normal”, “probable variation”, “shorter time”), winning type (“big hit”, “miss”), start memory Information to be included in the hold addition command, based on information such as number (holding number of the second special symbol), symbol designating command, big hit selection symbol command, winning effect information, big hit determination result information, falling lottery information, etc. Send content) is determined.

なお、この際、遊技状態は、確変フラグ及び時短フラグの値を参照して取得され、当選種別は、大当り乱数判定テーブル(第2始動口)(図17参照)を参照することにより取得され、図柄指定コマンド及び大当り時選択図柄コマンドは、図柄判定テーブル(第2始動口)(図19参照)を参照することにより取得され、入賞時演出情報は、入賞時演出情報決定テーブル(図24参照)を参照することにより取得される。また、大当り判定の結果情報は、S154の処理で取得され、転落抽選情報は、S155の処理で取得される。 At this time, the gaming state is obtained by referring to the values of the probability variation flag and the time saving flag, and the winning type is obtained by referring to the jackpot random number determination table (second starting opening) (see FIG. 17), The symbol designating command and the big hit selection symbol command are acquired by referring to the symbol determination table (second starting opening) (see FIG. 19), and the winning effect information is the winning effect information determination table (see FIG. 24). It is obtained by referring to. The result information of the jackpot determination is acquired in the process of S154, and the falling lottery information is acquired in the process of S155.

また、本実施形態では、S156の処理において、第2始動口入賞時の保留加算コマンドがメインCPU71から副制御回路200(ホスト制御回路210)に送信される。副制御回路200は、この第2始動口入賞時の保留加算コマンドに基づいて、保留演出及び先読み演出の演出パターンを選択する。そして、S156の処理後、メインCPU71は、始動口入賞検出処理を終了し、処理をスイッチ入力検出処理(図34参照)のS132に移す。 Further, in the present embodiment, in the processing of S156, the hold addition command at the time of winning the second starting opening is transmitted from the main CPU 71 to the sub control circuit 200 (host control circuit 210). The sub-control circuit 200 selects an effect pattern of an on-hold effect and a pre-reading effect based on the on-hold addition command at the time of winning the second starting opening. Then, after the processing of S156, the main CPU 71 ends the starting mouth winning detection processing, and moves the processing to S132 of the switch input detection processing (see FIG. 34).

<副制御回路の動作説明>
次に、図36〜図74を参照して、副制御回路200のサブ基板202(いずれも、例えば図6参照)内の各種制御回路により実行される各種処理の内容について説明する。なお、副制御回路200は、主制御回路70(例えば、図6参照)から送信された各種コマンドを受信し、この各種コマンドに基づいて各種処理を行う。
<Explanation of operation of sub-control circuit>
Next, with reference to FIGS. 36 to 74, the contents of various processes executed by various control circuits in the sub-board 202 of the sub-control circuit 200 (all of them, for example, see FIG. 6) will be described. The sub control circuit 200 receives various commands transmitted from the main control circuit 70 (see FIG. 6, for example) and performs various processes based on these various commands.

[副制御メイン処理]
最初に、図36を参照して、ホスト制御回路210(例えば図6参照、以下同じ)により実行される副制御メイン処理について説明する。図36は、本実施形態における副制御メイン処理の一例を示すフローチャートである。なお、副制御メイン処理は、電源が投入されたときに開始される処理である。なお、図36を参照して説明する副制御メイン処理および後述の副制御メイン処理(図47、図48、図49参照)において、同じ処理であっても、説明の便宜上、異なる符号を付している。例えば、各種初期化処理を例に説明すると、図36の各種初期化処理(ステップS201)と、図47の各種初期化処理(ステップS381)と、図48の各種初期化処理(ステップS391)と、図48の各種初期化処理(ステップS401)とは、実質的には同じ処理であるが異なる符号を付している。
[Sub-control main processing]
First, the sub-control main processing executed by the host control circuit 210 (see, for example, FIG. 6, the same applies hereinafter) will be described with reference to FIG. 36. FIG. 36 is a flowchart showing an example of the sub-control main processing according to this embodiment. The sub-control main process is a process that is started when the power is turned on. Note that, in the sub-control main processing described with reference to FIG. 36 and the sub-control main processing described later (see FIGS. 47, 48, and 49), different reference numerals are given for convenience of description even if they are the same processing. ing. For example, various initialization processes will be described as examples. Various initialization processes of FIG. 36 (step S201), various initialization processes of FIG. 47 (step S381), and various initialization processes of FIG. 48 (step S391). 48 is substantially the same as the various initialization processes (step S401) in FIG. 48, but different reference numerals are given.

まず、ホスト制御回路210は、各種初期化処理を行う(ステップS201)。この処理では、ホスト制御回路210は、例えば、ハードウェアの初期化処理、デバイスの初期化処理、各種アプリケーションの初期化処理、バックアップデータの復帰初期化処理、RTC取得処理等の各種初期設定処理を行う。なお、RAMクリアによりゲームデータが消去されているときには乱数初期化処理も行う。また、ホスト制御回路210は、各初期化処理が終了する都度、ウォッチドッグタイマのカウンタをクリアする。なお、起動時には、ウォッチドッグタイマのリセット時間が設定され、その後、サービスパルスの書き込みが行われなかった場合(タイムアウト時)には、電断処理が行われる。また、ウォッチドッグタイマをクリアするタイミングは、副制御メイン処理内のメインループにおける各処理の開始時、各初期化処理の開始時および電断処理への移行時である。 First, the host control circuit 210 performs various initialization processes (step S201). In this processing, the host control circuit 210 performs various initialization processing such as hardware initialization processing, device initialization processing, various application initialization processing, backup data restoration initialization processing, and RTC acquisition processing. To do. When the game data is erased by clearing the RAM, a random number initialization process is also performed. In addition, the host control circuit 210 clears the counter of the watchdog timer each time each initialization process ends. It should be noted that at the time of startup, the reset time of the watchdog timer is set, and if the service pulse is not written thereafter (time-out), the power interruption process is performed. The watchdog timer is cleared at the start of each process in the main loop of the sub-control main process, at the start of each initialization process, and at the transition to the power interruption process.

次いで、ホスト制御回路210は、メインループに入り、RTC時刻にもとづいてRTC取得処理、すなわち現在の時刻を取得する処理を行う(ステップS202)。 Next, the host control circuit 210 enters the main loop and performs RTC acquisition processing based on the RTC time, that is, processing for acquiring the current time (step S202).

ホスト制御回路210は、ステップS203において、乱数初期化処理を行う。この乱数初期化処理については後述する。 The host control circuit 210 performs random number initialization processing in step S203. This random number initialization processing will be described later.

ホスト制御回路210は、ステップS204において役物の制御コードを取得し、役物とソレノイドとの同期処理を行う(ステップS205)。これらの処理については、後述の「役物ソレノイド制御処理」において説明する。 The host control circuit 210 acquires the control code of the accessory in step S204, and performs a synchronization process between the accessory and the solenoid (step S205). These processes will be described later in "Product solenoid control process".

ホスト制御回路210は、ステップS206において、サブデバイス入力処理を行う。この処理では、ホスト制御回路210は、操作手段等の入力状態(遊技者により例えばボタン等の操作手段に対して操作が行われたか否かの判定処理)にもとづいて、操作内容の情報取得処理等を行う。このサブデバイス入力処理(ステップS206)には、遊技者等の操作によるLED等の輝度調整等が含まれる。 The host control circuit 210 performs subdevice input processing in step S206. In this process, the host control circuit 210 performs the operation content information acquisition process based on the input state of the operation device (the process of determining whether or not the player has operated the operation device such as the button). And so on. This sub-device input processing (step S206) includes brightness adjustment of LEDs and the like by an operation of a player or the like.

ホスト制御回路210は、ステップS207において、各種リクエスト制御処理を行う。この処理では、ホスト制御回路210は、例えば、サウンドリクエスト制御処理、LEDリクエスト制御処理、役物リクエスト制御処理等の各種リクエスト制御処理を行う。なお、サウンドリクエスト、LEDリクエストおよび役物リクエスト等は、バッファに保存され、後述するステップS213のバンクフリップ後に各デバイスに出力される。これにより、描画との同期を図ることができる。なお、バンクフリップとは、一方のフレームバッファの機能を描画機能から表示機能に切り替えるとともに、他方のフレームバッファの機能を表示機能から描画機能に切り替える処理である。 The host control circuit 210 performs various request control processes in step S207. In this process, the host control circuit 210 performs various request control processes such as a sound request control process, an LED request control process, and an accessory request control process. The sound request, the LED request, the accessory request, and the like are stored in a buffer and output to each device after bank flip in step S213 described later. This makes it possible to achieve synchronization with drawing. The bank flip is a process of switching the function of one frame buffer from the drawing function to the display function and switching the function of the other frame buffer from the display function to the drawing function.

次いで、ホスト制御回路210は、メインループ内のパケット受信分ループに入り、メイン・サブ間コマンド制御処理を行う(ステップS208)。この処理では、ホスト制御回路210は、メインCPU71からコマンドデータを受信した際のコマンドデータの読み込み処理(コマンド受信処理)及びサブワークRAM210aへのコマンドデータの格納処理(受信データ記憶処理)を行う。 Next, the host control circuit 210 enters a packet reception loop in the main loop and performs main-sub command control processing (step S208). In this process, the host control circuit 210 performs a command data read process (command reception process) when command data is received from the main CPU 71 and a command data storage process (received data storage process) in the sub-work RAM 210a.

ホスト制御回路210は、ステップS209において、ゲームデータバックアップ処理を行う。本実施形態のパチンコ遊技機1では、RAMクリア判定に使用するゲームデータとして第1データ(マジックコード、プログラムバージョンおよびSUM値)および第2データ(いずれもホールメニューで設定された情報であるマジックコードおよびSUM値)を用意する。そして、ゲームデータバックアップ処理では、第1データをゲームデータ内に保存した後、SRAM210b(図6参照)にバックアップする。また、SRAM210bの別の領域にもゲームデータをバックアップ(ミラーリング)する。電源投入後は、SRAM210bにバックアップされたデータからゲームデータが復帰される。このとき、第1データを使用して、バックアップされたデータに破損がないか否かをチェックする。バックアップされたデータに破損があれば、第2データに破損がないか否かをチェックする。このとき、ホールメニュー情報などの全てのSRAM210bに保存されているデータも初期化する。 The host control circuit 210 performs a game data backup process in step S209. In the pachinko gaming machine 1 of the present embodiment, the first data (magic code, program version and SUM value) and the second data (both are magic codes that are information set in the hole menu) as game data used for RAM clear determination. And SUM value). Then, in the game data backup process, the first data is stored in the game data and then backed up in the SRAM 210b (see FIG. 6). Also, the game data is backed up (mirrored) to another area of the SRAM 210b. After the power is turned on, the game data is restored from the data backed up in the SRAM 210b. At this time, the first data is used to check whether the backed up data is damaged. If the backed up data is damaged, it is checked whether or not the second data is damaged. At this time, the data stored in all the SRAM 210b such as hole menu information is also initialized.

次いで、ホスト制御回路210は、アニメーションリクエスト構築処理を行う(ステップS210)。この処理では、ホスト制御回路210は、コマンド解析・状態設定・抽選の処理を行い、これらを受けて、表示装置13を用いて演出制御を行う際に必要なアニメーションリクエストを生成し、このアニメーションリクエストに基づいて実行される表示装置13における演出制御(表示)に対応して、各種演出装置を動作させるための各種リクエスト(サウンドリクエスト、ランプリクエスト及び役物リクエスト)を生成する。 Next, the host control circuit 210 performs an animation request construction process (step S210). In this process, the host control circuit 210 performs command analysis, state setting, and lottery processes, receives them, and generates an animation request necessary for performing production control using the display device 13. In response to the effect control (display) on the display device 13 executed based on the above, various requests (sound request, lamp request, and accessory request) for operating various effect devices are generated.

ホスト制御回路210は、上記ステップS202〜ステップS05の処理を、受信コマンド数分実行するまで実行し、受信コマンド数分実行するとパケット受信分ループを抜ける。その後、ホスト制御回路210は、アニメーション更新処理(ステップS211)、描画処理(ステップS212)およびバンクフリップ/バンクフリップ終了待ち(ステップS213)を経て、メインループにおける各処理が繰り返される。 The host control circuit 210 executes the processes of steps S202 to S05 until the number of received commands is executed, and after executing the number of received commands, the loop for packet reception is exited. After that, the host control circuit 210 goes through the animation update process (step S211), the drawing process (step S212), and the bank flip/bank flip end completion wait (step S213), and then the respective processes in the main loop are repeated.

ホスト制御回路210は、上述したステップS202〜ステップS213の一例の処理(メインループ処理)を、所定のFPS周期で繰り返し実行する。なお、FPS周期は、例えば、約16.7msec(60FPS)、約33.3msec(30FPS)等に設定される。所定のFPS周期は、ステップS213において時間調整される。 The host control circuit 210 repeatedly executes the above-described example processing (main loop processing) of steps S202 to S213 in a predetermined FPS cycle. The FPS cycle is set to, for example, about 16.7 msec (60 FPS) or about 33.3 msec (30 FPS). The predetermined FPS cycle is time adjusted in step S213.

以下に、タイマ割り込み処理、サブデバイス入力処理、バックライト制御処理、バックライトおよび各種LEDの輝度調整、RTC取得処理、コンポジション再生制御、サウンドアンプ制御処理、サウンドリクエスト制御処理(同一チャンネルに対して複数のサウンドリクエストがある場合)、サウンドリクエスト制御処理(ボリューム調整が行われた場合)、LED輝度調整処理、役物ソレノイド制御処理、データロード処理及びサブ乱数処理について、この順で説明する。なお、上記各処理の説明順は、説明の便宜上、処理順とは異なる。 The following are timer interrupt processing, sub-device input processing, backlight control processing, backlight and various LED brightness adjustment, RTC acquisition processing, composition playback control, sound amplifier control processing, sound request control processing (for the same channel The sound request control processing (when volume adjustment is performed), the LED brightness adjustment processing, the accessory solenoid control processing, the data loading processing, and the sub-random number processing will be described in this order. Note that the order of description of each of the above-mentioned processes is different from the order of processing for convenience of description.

[タイマ割り込み処理]
本実施形態のパチンコ遊技機1では、ホスト制御回路210は、1msec周期で割り込み処理を行う。割り込み処理については、後述する各処理でも説明するが、ここでは、代表的な割り込み処理の一例について、図37を参照して簡単に説明する。図37は、ホスト制御回路(副制御回路)により実行されるタイマ割り込み処理の一例を示すフローチャートである。なお、図37を参照して簡単に説明するタイマ割り込み処理および後述のタイマ割り込み処理(図44および図46参照)において、同じ処理であっても、説明の便宜上、異なる符号を付している。例えば、役物モータ制御を例に説明すると、図37の役物モータ制御(ステップS251)と、図44の役物モータ制御(ステップS352)と、図46の役物モータ制御(ステップS371)とは、実質的には同じ処理であるが異なる符号を付している。
[Timer interrupt processing]
In the pachinko gaming machine 1 of the present embodiment, the host control circuit 210 performs interrupt processing at a cycle of 1 msec. The interrupt processing will be described in each processing described later, but here, an example of a typical interrupt processing will be briefly described with reference to FIG. 37. FIG. 37 is a flowchart showing an example of timer interrupt processing executed by the host control circuit (sub control circuit). Note that, in the timer interrupt processing briefly described with reference to FIG. 37 and the timer interrupt processing described later (see FIG. 44 and FIG. 46), the same processing is given different reference numerals for convenience of description. For example, to describe the role motor control as an example, the role motor control of FIG. 37 (step S251), the role motor control of FIG. 44 (step S352), and the role motor control of FIG. 46 (step S371). Indicates substantially the same process but different reference numerals.

図37を参照して、タイマ割り込み処理において、ホスト制御回路210は、先ず、役物モータ制御を行う(ステップS251)。次に、ホスト制御回路210は、サブデバイスの入力情報にもとづいて、入力状態判定処理を行う(ステップS252)。次に、ホスト制御回路210は、輝度値にもとづいて、例えば表示装置13として用いられる液晶表示装置のバックライト等の制御処理を行う(ステップS253)。次に、ホスト制御回路210は、サウンドアンプチェック処理(ステップS254)を行う。 Referring to FIG. 37, in the timer interrupt process, the host control circuit 210 first performs accessory motor control (step S251). Next, the host control circuit 210 performs input state determination processing based on the input information of the sub device (step S252). Next, the host control circuit 210 performs control processing such as a backlight of a liquid crystal display device used as the display device 13 based on the brightness value (step S253). Next, the host control circuit 210 performs a sound amplifier check process (step S254).

[サブデバイス入力処理]
本実施形態において、ホスト制御回路210は、1msec毎のタイマ割り込みで検出されたサブデバイスの入力状態にもとづいて、33.3msec毎のメイン処理でサブデバイス入力判別情報を作成し、この作成されたサブデバイス入力判別情報にもとづいてサブデバイスを制御する。
[Sub device input processing]
In the present embodiment, the host control circuit 210 creates the sub device input determination information in the main process every 33.3 msec based on the input state of the sub device detected by the timer interrupt every 1 msec, and this is created. The sub device is controlled based on the sub device input discrimination information.

ホスト制御回路210は、サブデバイスの入力状態を1msec毎のタイマ割り込みで検出すると、この検出結果にもとづいてメイン処理で作成される上記のサブデバイス入力判別情報として、サブデバイス入力情報と、サブデバイス入力ONエッジ情報と、サブデバイス入力ONエッジ情報(リピート機能付き)と、サブデバイス入力OFFエッジ情報とを作成する。 When the host control circuit 210 detects the input state of the sub device by the timer interrupt every 1 msec, the sub device input information and the sub device are input as the sub device input determination information created in the main process based on the detection result. Input ON edge information, sub device input ON edge information (with a repeat function), and sub device input OFF edge information are created.

以下に、図36に示されるサブデバイス入力処理について、図38〜図41を参照して説明する。サブデバイスは、例えば、押しボタンなどのように、入力(例えば操作)情報にもとづいてホスト制御回路210によって制御される。なお、図38は、作成されるサブデバイス入力判別情報を説明するための一例を示す図であり、(a)タイマ割り込みで検出したサブデバイスの入力状態を示す図、(b)メイン処理で作成されるサブデバイス入力情報を示す図、(c)メイン処理で作成されるサブデバイス入力ONエッジ情報を示す図、(c)メイン処理で作成されるサブデバイス入力ONエッジ情報(リピート機能付き)を示す図、(d)メイン処理で作成されるサブデバイスOFFエッジ情報を示す図である。図39は、サブデバイス入力処理の一例を示すフローチャートである。図40は、サブデバイス入力ONエッジ情報(リピート機能付き)処理の一例を示すフローチャートである。図41は、サブデバイス入力ONエッジ情報(リピート機能付き)処理の一例を示しており、図40から続くフローチャートである。 The sub device input processing shown in FIG. 36 will be described below with reference to FIGS. 38 to 41. The sub device is controlled by the host control circuit 210 based on input (for example, operation) information such as a push button. Note that FIG. 38 is a diagram showing an example for explaining the sub-device input determination information to be created, (a) a diagram showing an input state of a sub-device detected by a timer interrupt, (b) a main process The sub-device input ON-edge information (with a repeat function) created by the main processing, (c) the sub-device input ON-edge information created by the main processing, FIG. 4D is a diagram showing sub-device OFF edge information created in (d) main processing. FIG. 39 is a flowchart showing an example of the sub device input processing. FIG. 40 is a flowchart showing an example of the sub device input ON edge information (with repeat function) processing. FIG. 41 shows an example of the sub-device input ON edge information (with repeat function) processing, and is a flowchart continued from FIG. 40.

メイン処理で作成されるサブデバイス入力情報は、図38(b)に示されるように、タイマ割り込みで検出されたサブデバイス入力状態(図38(a)参照)にあわせて作成される。すなわち、タイマ割り込みで検出されたサブデバイス入力状態がONの場合、1が設定される。また、タイマ割り込みで検出されたサブデバイス入力状態がOFFの場合、0が設定される。 As shown in FIG. 38B, the subdevice input information created in the main process is created in accordance with the subdevice input state detected by the timer interrupt (see FIG. 38A). That is, if the subdevice input state detected by the timer interrupt is ON, 1 is set. When the sub device input state detected by the timer interrupt is OFF, 0 is set.

サブデバイス入力ONエッジ情報は、図38(c)に示されるように、タイマ割り込みで検出されたサブデバイス入力状態がOFFからONになったことが検出されると、メイン処理で1フレームのみ1が設定される。 As shown in FIG. 38(c), when the sub device input ON edge information detects that the sub device input state detected by the timer interrupt has changed from OFF to ON, only one frame is set to 1 in the main process. Is set.

サブデバイス入力ONエッジ情報(リピート機能付き)は、例えばデバック時や操作ボタンが長押しされたときの制御に使用される情報であり、図38(d)に示されるように、タイマ割り込みで検出されたサブデバイス入力状態がOFFからONになったことが検出されると、メイン処理で1フレームについて1が設定される。そして、それ以降もサブデバイスの入力状態のON状態が続く場合には、キーリピート開始までの一定時間として例えばメイン処理で10フレーム経過後に1フレームに1が設定され、それ以降は例えばメイン処理で4フレーム毎に1が設定される。このように、最初のフレームのみ10フレームと長くしているのは、サブデバイスが長押しされたか否かを判別できるようにするためであり、最初のフレームが短ければ長押しでないと判別することができる。 The sub device input ON edge information (with a repeat function) is information used for control during debugging or when the operation button is pressed for a long time, for example, as shown in FIG. 38(d), detected by a timer interrupt. When it is detected that the input state of the sub device is changed from OFF to ON, 1 is set for one frame in the main process. If the ON state of the input state of the sub device continues thereafter, for example, 1 is set to 1 frame after 10 frames have elapsed in the main process as the fixed time until the key repeat starts, and thereafter, in the main process, for example. 1 is set for every 4 frames. In this way, the reason why the first frame is made as long as 10 frames is to make it possible to determine whether or not the sub device has been pressed for a long time, and it is determined that the sub device is not pressed for a long time if the first frame is short. You can

サブデバイス入力OFFエッジ情報は、図38(e)に示されるように、タイマ割り込みで検出されたサブデバイス入力状態がONからOFFになったことが検出されると、メイン処理で1フレームのみ1が設定される。 As shown in FIG. 38(e), when the sub device input OFF edge information detects that the sub device input state detected by the timer interrupt has changed from ON to OFF, only one frame is set to 1 in the main process. Is set.

本実施形態では、サブデバイスが複数あることを想定し、ホスト制御回路210は、bit単位でサブデバイス入力判別情報を管理している。例えば、bit0はメインボタン、bit1は左ボタン、bit2は右ボタンといったように、最大で例えば32個のデバイスについてのサブデバイス入力判別情報を管理できるようになっている。 In this embodiment, assuming that there are a plurality of subdevices, the host control circuit 210 manages the subdevice input determination information in bit units. For example, bit0 is a main button, bit1 is a left button, bit2 is a right button, and sub-device input determination information for a maximum of, for example, 32 devices can be managed.

次に、図39を参照して、サブデバイス入力処理(例えば、図36のステップS206参照)について説明する。このサブデバイス入力処理は、サブデバイスの入力判別情報として、サブデバイス入力情報、サブデバイス入力ONエッジ情報、サブデバイス入力ONエッジ情報(リピート機能付き)、および、サブデバイス入力OFFエッジ情報といった例えば4種類の情報を作成する処理である。 Next, with reference to FIG. 39, the sub-device input processing (for example, see step S206 in FIG. 36) will be described. In this sub-device input processing, for example, sub-device input information, sub-device input ON-edge information, sub-device input ON-edge information (with a repeat function), and sub-device input OFF-edge information, for example, 4 This is a process of creating type information.

ホスト制御回路210は、先ず、現在のサブデバイスの入力状態にもとづいて、現在のサブデバイスの入力情報を作成する(ステップS301)。具体的には、サブデバイスがON状態であれば1を設定し、サブデバイスがOFF状態であれば0を設定する。 The host control circuit 210 first creates input information of the current subdevice based on the current input state of the subdevice (step S301). Specifically, 1 is set when the sub device is in the ON state, and 0 is set when the sub device is in the OFF state.

次に、ホスト制御回路210は、サブデバイスの入力情報を、現在のサブデバイス入力情報すなわちステップS301で作成されたサブデバイスの入力情報に合わせて更新する(ステップS302)。 Next, the host control circuit 210 updates the sub-device input information in accordance with the current sub-device input information, that is, the sub-device input information created in step S301 (step S302).

次に、ホスト制御回路210は、前回のサブデバイス入力情報が0かつ今回のサブデバイス入力情報が1であるか否かを判別する(ステップS303)。前回のサブデバイス入力情報が0かつ今回のサブデバイス入力情報が1であれば(ステップS303におけるYES)、ホスト制御回路210は、サブデバイス入力ONエッジ情報を1に設定し(ステップS304)、ステップS306に移る。一方、前回のサブデバイス入力情報が0かつ今回のサブデバイス入力情報が1でなければ(すなわち、前回のサブデバイス入力情報が1または/および今回のサブデバイス入力情報が0であれば)、ホスト制御回路210は、サブデバイス入力ONエッジ情報を0に設定し(ステップS305)、ステップS306に移る。 Next, the host control circuit 210 determines whether the previous sub device input information is 0 and the current sub device input information is 1 (step S303). If the previous sub device input information is 0 and the current sub device input information is 1 (YES in step S303), the host control circuit 210 sets the sub device input ON edge information to 1 (step S304), and Move to S306. On the other hand, if the previous subdevice input information is 0 and the current subdevice input information is not 1 (that is, the previous subdevice input information is 1 or/and the current subdevice input information is 0), the host The control circuit 210 sets the sub device input ON edge information to 0 (step S305), and proceeds to step S306.

ホスト制御回路210は、ステップS306において、前回のサブデバイス入力情報が1かつ今回のサブデバイス入力情報が0であるか否かを判別する。前回のサブデバイス入力情報が1かつ今回のサブデバイス入力情報が0であれば(ステップS306におけるYES)、ホスト制御回路210は、サブデバイス入力OFFエッジ情報を1に設定し(ステップS307)、ステップS309に移る。一方、前回のサブデバイス入力情報が1かつ今回のサブデバイス入力情報が0でなければ(すなわち、前回のサブデバイス入力情報が0または/および今回のサブデバイス入力情報が1であれば)、ホスト制御回路210は、サブデバイス入力OFFエッジ情報を0に設定し(ステップS308)、ステップS309に移る。 In step S306, the host control circuit 210 determines whether the previous sub device input information is 1 and the current sub device input information is 0. If the previous sub-device input information is 1 and the current sub-device input information is 0 (YES in step S306), the host control circuit 210 sets the sub-device input OFF edge information to 1 (step S307), and the step Move to S309. On the other hand, if the previous subdevice input information is 1 and the current subdevice input information is not 0 (that is, the previous subdevice input information is 0 or/and the current subdevice input information is 1), the host The control circuit 210 sets the sub device input OFF edge information to 0 (step S308), and proceeds to step S309.

ホスト制御回路210は、ステップS309において、サブデバイス入力ONエッジ情報(リピート機能付き)処理を行う。このサブデバイス入力ONエッジ情報(リピート機能付き)処理についての詳細は後述する。 In step S309, the host control circuit 210 performs sub-device input ON edge information (with repeat function) processing. Details of this sub device input ON edge information (with repeat function) processing will be described later.

ステップS309のサブデバイス入力ONエッジ情報(リピート機能付き)処理を終了すると、ホスト制御回路210は、現在のサブデバイスの入力情報を前回のサブデバイス入力情報に設定し(ステップS310)、サブデバイス入力処理を終了する。 When the sub device input ON edge information (with repeat function) processing in step S309 is completed, the host control circuit 210 sets the input information of the current sub device to the previous sub device input information (step S310), and the sub device input The process ends.

次に、図40および図41を参照して、サブデバイス入力ONエッジ情報(リピート機能付き)処理について説明する。 Next, the sub-device input ON edge information (with repeat function) processing will be described with reference to FIGS. 40 and 41.

図40に示されるように、サブデバイス入力ONエッジ情報(リピート機能付き)処理において、ホスト制御回路210は、先ず、前回のサブデバイス入力情報が0であるか否かを判別する(ステップS321)。前回のサブデバイス入力情報が0であれば(ステップS321におけるYES)、ステップS322に移る。 As shown in FIG. 40, in the sub device input ON edge information (with repeat function) processing, the host control circuit 210 first determines whether or not the previous sub device input information is 0 (step S321). .. If the previous sub device input information is 0 (YES in step S321), the process proceeds to step S322.

ホスト制御回路210は、ステップS322において、今回のサブデバイス入力情報が1であるか否かを判別する。今回のサブデバイス入力情報が1であれば(ステップS322におけるYES)、すなわち、前回のサブデバイス入力情報が0であってかつ今回のサブデバイス入力情報が1であれば、ステップS323に移る。一方、今回のサブデバイス入力情報が1でなければ(ステップS322におけるNO)、すなわち、前回のサブデバイス入力情報が0であってかつ今回のサブデバイス入力情報が0であれば、サブデバイス入力ONエッジ情報(リピート機能付き)処理を終了する。 In step S322, the host control circuit 210 determines whether the current sub device input information is 1. If the current sub device input information is 1 (YES in step S322), that is, if the previous sub device input information is 0 and the current sub device input information is 1, the process proceeds to step S323. On the other hand, if the current sub device input information is not 1 (NO in step S322), that is, if the previous sub device input information is 0 and the current sub device input information is 0, the sub device input is turned on. The edge information (with repeat function) processing ends.

次に、ホスト制御回路210は、サブデバイス入力ONエッジ情報(リピート機能付き)を1に設定する(ステップS323)とともに、経過フレームとして10フレームをセットし(ステップS324)、サブデバイス入力ONエッジ情報(リピート機能付き)処理を終了する。 Next, the host control circuit 210 sets the sub device input ON edge information (with the repeat function) to 1 (step S323), sets 10 frames as the elapsed frame (step S324), and sets the sub device input ON edge information. (With repeat function) End processing.

ステップS321において、前回のサブデバイス入力情報が1であれば(ステップS321におけるNO)、ホスト制御回路210は、図41のステップS325に移る。 If the previous subdevice input information is 1 in step S321 (NO in step S321), the host control circuit 210 moves to step S325 in FIG.

図41を参照し、ホスト制御回路210は、ステップS325において、今回のサブデバイス入力情報が1であるか否かを判別する。今回のサブデバイス入力情報が1であれば(ステップS325におけるYES)、すなわち、前回のサブデバイス入力情報が1であってかつ今回のサブデバイス入力情報が1であれば、経過フレームから1減算し(ステップS326)、ステップS327に移る。 Referring to FIG. 41, in step S325, the host control circuit 210 determines whether or not the current sub device input information is 1. If the current sub device input information is 1 (YES in step S325), that is, if the previous sub device input information is 1 and the current sub device input information is 1, subtract 1 from the elapsed frame. (Step S326), the process proceeds to step S327.

ホスト制御回路210は、ステップS327において、経過フレームが0であるか否かを判別する。経過フレームが0であれば(ステップS327におけるYES)、サブデバイス入力ONエッジ情報(リピート機能付き)を1にセットする(ステップS328)とともに、経過フレームを4にセットし(ステップS329)、サブデバイス入力ONエッジ情報(リピート機能付き)処理を終了する。 In step S327, the host control circuit 210 determines whether or not the elapsed frame is 0. If the elapsed frame is 0 (YES in step S327), the subdevice input ON edge information (with repeat function) is set to 1 (step S328), and the elapsed frame is set to 4 (step S329). The input ON edge information (with repeat function) processing ends.

ステップS325において、今回のサブデバイス入力情報が1でなければ(ステップS325におけるNO)、すなわち、前回のサブデバイス入力情報が1であってかつ今回のサブデバイス入力情報が0であれば、ホスト制御回路210は、経過フレームを0にセットし(ステップS330)、ステップS331に移る。 In step S325, if the current sub device input information is not 1 (NO in step S325), that is, if the previous sub device input information is 1 and the current sub device input information is 0, host control is performed. The circuit 210 sets the elapsed frame to 0 (step S330) and moves to step S331.

ホスト制御回路210は、ステップS331において、サブデバイス入力ONエッジ情報(リピート機能付き)を0にセットすると、サブデバイス入力ONエッジ情報(リピート機能付き)処理を終了する。 In step S331, the host control circuit 210 sets the sub device input ON edge information (with the repeat function) to 0, and ends the sub device input ON edge information (with the repeat function) processing.

このように、ホスト制御回路210は、1msec毎のタイマ割り込みで検出されたサブデバイスの入力状態にもとづいて、33.3msec毎のメイン処理で上述の4種類のサブデバイス入力判別情報を作成し、これら4種類のサブデバイス入力判別情報にもとづいてサブデバイスを制御することで、サブデバイスの連打演出の制御、長押し演出の制御、時刻設定時の制御、その他の操作の制御などを容易に行うことが可能となる。 In this way, the host control circuit 210 creates the above-described four types of sub-device input determination information in the main process every 33.3 msec based on the input state of the sub-device detected by the timer interrupt every 1 msec. By controlling the sub-device based on these four types of sub-device input discrimination information, it is possible to easily control the continuous hitting effect of the sub-device, the control of the long-press effect, the control at the time setting, and the control of other operations. It becomes possible.

[バックライト制御処理]
次に、バックライト制御処理(例えば液晶表示器等のバックライトを制御するバックライト制御処理)について、図42および図43を参照して説明する。図42は、バックライト制御処理を概念的に説明するための一例を示す図である。図43は、バックライト制御処理の一例を示すフローチャートである。
[Backlight control processing]
Next, a backlight control process (for example, a backlight control process for controlling a backlight of a liquid crystal display or the like) will be described with reference to FIGS. 42 and 43. FIG. 42 is a diagram illustrating an example for conceptually explaining the backlight control process. FIG. 43 is a flowchart showing an example of the backlight control process.

本実施形態のバックライト制御処理は、SPI非同期データライト(SPI+DMA)の機能を用いて例えばシリアル・ペリフェラル・インタフェース(Serial Peripheral Interface、以下「SPI」と称する)のシリアル出力端子から連続して絶え間なくパルス幅変調(pulse width modulation、以下「PWM」と称する)相当の信号を出力し、デューティ(輝度)を変更できるようにしたものである。これにより、バックライト制御用のドライバを介さずにバックライト制御を行うことが可能となる。 The backlight control process of the present embodiment uses the SPI asynchronous data write (SPI+DMA) function to continuously and continuously from a serial output terminal of a serial peripheral interface (hereinafter referred to as “SPI”), for example. A signal equivalent to pulse width modulation (hereinafter referred to as “PWM”) is output so that the duty (luminance) can be changed. As a result, it becomes possible to perform backlight control without going through a driver for backlight control.

本実施形態では、例えば、SPIクロックの周波数100kHz、SPI1クロックが0.01msec、SPIで16ビット(輝度データの1データが16bit)のデータ送信に要する時間が0.16msec、ホスト制御回路210の定時割り込みが1msec、ホスト制御回路210の定時割り込み間でSPIから送信される輝度データの数が100bitである。そのため、ホスト制御回路210の定時割り込み間で送信される輝度データの個数は6.25(100/16)個である(図42参照)。したがって、例えば16bitの輝度データを64個をセット(格納)できるFIFO(First In First Out)のデータ領域に輝度データが32個補充されるまでに実行される定時割り込み回数は5〜6回であると考えられる。なお、この回数は、ホスト制御回路210の定時割り込みの時間によって異なる。 In this embodiment, for example, the frequency of the SPI clock is 100 kHz, the SPI1 clock is 0.01 msec, the time required to transmit 16 bits of SPI (1 bit of luminance data is 16 bits) is 0.16 msec, The interrupt is 1 msec, and the number of brightness data transmitted from the SPI between the regular interrupts of the host control circuit 210 is 100 bits. Therefore, the number of luminance data transmitted between the regular interrupts of the host control circuit 210 is 6.25 (100/16) (see FIG. 42). Therefore, for example, the number of regular interrupts executed before replenishing 32 pieces of luminance data in a FIFO (First In First Out) data area in which 64 pieces of 16-bit luminance data can be set (stored) is 5 to 6 times. it is conceivable that. The number of times depends on the time of the regular interrupt of the host control circuit 210.

例えば16bitの輝度データを64個をセット(格納)できるFIFO(First In First Out)のデータ領域にセット(記憶)されている輝度データが32個を下回るとコールバック関数が呼ばれるため、FIFOのデータ領域が常に埋められているわけではない。そのため、33.3msec周期で実行されるメイン処理における他の処理で時間を要してFIFOのデータ領域に輝度データをセットする(記憶させる)処理が回ってこないと、FIFOのデータ領域が空になる(バックライトが真っ暗になる)可能性がある。 For example, when the brightness data set (stored) in the data area of the FIFO (First In First Out) capable of setting (storing) 64 pieces of 16-bit brightness data is less than 32, the callback function is called, so the FIFO data The area is not always filled. Therefore, if the process of setting (storing) the luminance data in the data area of the FIFO does not come around in the other processing in the main processing executed at the cycle of 33.3 msec, the data area of the FIFO becomes empty. There is a possibility that it becomes (the backlight becomes dark).

そこで、本実施形態では、電源投入後に、先ず、1データ16bitの輝度データを最初に64個セットしてFIFOのデータ領域を埋め、その後、FIFOのデータ領域にセットされている輝度データが32個を下回るとコールバック関数が呼ばれ、コールバック関数の中で32個のデータをセットし、FIFOのデータ領域が空にならないようにしている。 Therefore, in the present embodiment, after the power is turned on, first, 64 pieces of luminance data of 1 data are first set to fill the data area of the FIFO, and then 32 pieces of luminance data are set in the data area of the FIFO. When it falls below, the callback function is called, 32 data is set in the callback function, and the data area of the FIFO is prevented from becoming empty.

図43に示されるように、バックライト制御処理において、ホスト制御回路210は、先ず、初期設定時の処理であるか否かを判別する(ステップS341)。ホスト制御回路210は、初期設定時の処理(すなわち、図36のステップ201のうちの一処理)であると判別すると(ステップS341におけるYES)、輝度0の輝度データをFIFOのデータ領域に64個セットし(ステップS342)、ステップS343に移る。一方、初期設定時の処理でない(すなわち、図37のステップS253の処理)であると判別すると(ステップS341におけるNO)、ステップS342の処理をスキップし、ステップS343に移る。 As shown in FIG. 43, in the backlight control process, the host control circuit 210 first determines whether or not the process is at the time of initialization (step S341). When the host control circuit 210 determines that this is the processing at the time of initial setting (that is, one processing in step 201 in FIG. 36) (YES in step S341), 64 pieces of brightness data of brightness 0 are stored in the data area of the FIFO. It sets (step S342), and moves to step S343. On the other hand, if it is determined that the process is not the initial setting process (that is, the process of step S253 of FIG. 37) (NO in step S341), the process of step S342 is skipped and the process proceeds to step S343.

ホスト制御回路210は、ステップS343において、輝度値が変更されたか否かを判別する。ホスト制御回路210は、輝度値が変更されたと判別すると(ステップS343におけるYES)、FIFOのデータ領域にセットする輝度データを変更し(ステップS344)、ステップS345に移る。一方、輝度値が変更されていないと判別すると(ステップS343におけるNO)、ステップS344の処理をスキップし、ステップS345に移る。 The host control circuit 210 determines in step S343 whether or not the brightness value has been changed. When the host control circuit 210 determines that the brightness value has been changed (YES in step S343), the host control circuit 210 changes the brightness data set in the data area of the FIFO (step S344), and proceeds to step S345. On the other hand, if it is determined that the brightness value is not changed (NO in step S343), the process of step S344 is skipped and the process proceeds to step S345.

ホスト制御回路210は、ステップS345において、FIFOのデータ領域にセットされている輝度データの数が32個より少ないか否かを判別し、FIFOのデータ領域にセットされている輝度データの数が32個より少なければ(ステップS345におけるYES)、FIFOのデータ領域に32個の輝度データをセット、すなわち補充し(ステップS346)、バックライト制御処理を終了する。一方、FIFOのデータ領域にセットされている輝度データの数が32個より多ければ(ステップS345におけるNO)、ホスト制御回路210は、バックライト処理を終了する。 In step S345, the host control circuit 210 determines whether the number of luminance data set in the FIFO data area is less than 32, and the number of luminance data set in the FIFO data area is 32. If the number is less than the number (YES in step S345), 32 pieces of luminance data are set in the data area of the FIFO, that is, supplemented (step S346), and the backlight control process is ended. On the other hand, if the number of brightness data set in the FIFO data area is more than 32 (NO in step S345), the host control circuit 210 ends the backlight process.

このように、FIFOのデータ領域にセットされている輝度データが空にならないように処理することで、SPIのシリアルデータ出力端子から連続して絶え間なくPWM相当の信号を出力することができ、バックライト制御用のドライバを介さずにバックライト制御を行うことが可能となる。 In this way, by processing the brightness data set in the data area of the FIFO so as not to become empty, it is possible to continuously and continuously output a signal corresponding to PWM from the serial data output terminal of the SPI. It is possible to perform backlight control without going through a light control driver.

なお、本実施形態のバックライト制御処理のステップS343〜ステップS346の処理を、次のように代えることもできる。すなわち、輝度0のデータを64個セット(ステップS342を参照)した後、FIFOのデータ領域にセットされている輝度データの数が32個より少ないか否かを判別する処理を行う。その後、輝度値が変更されたか否かを判別し、輝度値が変更されたと判別すると設定に応じた輝度データをFIFOのデータ領域に32個セットし、輝度値が変更されていないと判別すると前回と同じ輝度データをFIFOのデータ領域に32個セットする。このようにして輝度データをFIFOのデータ領域にセットし、バックライト制御処理を終了するようにしても良い。 Note that the processes of steps S343 to S346 of the backlight control process of this embodiment can be replaced as follows. That is, after setting 64 pieces of data of luminance 0 (see step S342), it is determined whether or not the number of pieces of luminance data set in the data area of the FIFO is less than 32 pieces. After that, it is determined whether or not the brightness value has been changed, and when it is determined that the brightness value has been changed, 32 pieces of brightness data corresponding to the setting are set in the data area of the FIFO, and when it is determined that the brightness value has not changed, the last time 32 pieces of the same luminance data as in the above are set in the data area of the FIFO. In this way, the brightness data may be set in the data area of the FIFO and the backlight control process may be ended.

また、本実施形態では、FIFOのデータ領域にセットされている輝度データが32個(FIFOにセットできるデータ数の半分)を下回ると32個の輝度データを補充するようにしているが、輝度データを補充するタイミングおよび補充する輝度データの数はこれに限られず、FIFOのデータ領域にセットされている輝度データが所定数を下回ると当該所定数の輝度データを補充するようにすればよい。また、FIFOのデータ領域に補充される輝度データは上記の所定数である必要はなく、例えば、FIFOのデータ領域にセットされている輝度データが第1の数を下回ると、第2の数の輝度データを補充するようにしても良い。ただし、FIFOのデータ領域に輝度データをセットする頻度が多くなりすぎず且つFIFOのデータ領域にセットされている輝度データが空にならないようにする観点から言えば、上記の所定数または第1の数は、FIFOのデータ領域にセットできるデータ数の半分程度の輝度データ数であることが好ましいが、上記の通りこれに限られるものではない。なお、上記の「半分程度」とは、FIFOのデータ領域に輝度データをセットする頻度が多くなりすぎず且つFIFOのデータ領域にセットされている輝度データが空にならない範囲であればよく、FIFOのデータ領域にセットされている輝度データの消費スピード等に応じて半分以下や半分未満等、様々な判断方法がある。例えば、本実施形態におけるFIFOのデータ領域は16bitの輝度データを64個までセットできるため、FIFOのデータ領域にセットされている輝度データが1〜64個であるときに新たにに1個以上の輝度データをセットするようにしても良いが、バックライトが暗くなってしまう(FIFOのデータ領域にセットされている輝度データが0になってしまう)ことを防止する観点から言えば、FIFOのデータ領域にセットされている輝度データが2個以上であるときに新たに1個以上の輝度データをセットすることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Further, in the present embodiment, when the brightness data set in the data area of the FIFO falls below 32 (half the number of data that can be set in the FIFO), 32 brightness data are supplemented. Is not limited to this, and the number of luminance data to be supplemented is not limited to this, and when the luminance data set in the data area of the FIFO falls below a predetermined number, the predetermined number of luminance data may be supplemented. Further, the luminance data to be replenished in the FIFO data area does not have to be the above-mentioned predetermined number. For example, when the luminance data set in the FIFO data area falls below the first number, The brightness data may be supplemented. However, from the viewpoint that the luminance data set in the FIFO data area does not become too frequent and the luminance data set in the FIFO data area does not become empty, the above predetermined number or the first The number is preferably about half the number of luminance data that can be set in the data area of the FIFO, but is not limited to this as described above. It should be noted that the above “about half” may be a range in which the frequency of setting the brightness data in the data area of the FIFO does not become too high and the brightness data set in the data area of the FIFO does not become empty. There are various determination methods such as less than half or less than half depending on the consumption speed of the brightness data set in the data area of. For example, since up to 64 pieces of 16-bit luminance data can be set in the FIFO data area in the present embodiment, when the luminance data set in the FIFO data area is 1 to 64 pieces, one or more new pieces of luminance data are newly set. The brightness data may be set, but from the viewpoint of preventing the backlight from becoming dark (the brightness data set in the FIFO data area becomes 0), the FIFO data When there are two or more pieces of brightness data set in the area, it is preferable to newly set one or more pieces of brightness data. Further, the number of brightness data that can be set in the data area of the FIFO is not limited to 64, and it is sufficient if at least two brightness data can be set. When the number of pieces of luminance data that can be set in the FIFO data area is two or more, if the number of pieces of luminance data set in the FIFO data area is less than the first number (two, for example), the second number is set. The brightness data (for example, one piece) may be supplemented.

[バックライト制御処理の変形例]
次に、バックライト制御処理の変形例について、図44および図45を参照して説明する。図44は、バックライト制御処理の変形例にともなうタイマ割り込み処理の一例を示すフローチャートである。図45は、バックライト制御処理の変形例を示すフローチャートである。
[Modification of backlight control processing]
Next, a modified example of the backlight control process will be described with reference to FIGS. 44 and 45. FIG. 44 is a flowchart showing an example of timer interrupt processing according to a modification of the backlight control processing. FIG. 45 is a flowchart showing a modified example of the backlight control process.

バックライト制御処理の変形例では、1msecのタイマ割り込み処理において処理に時間を要する可能性があるときに、バックライト制御処理においてFIFOのデータ領域にデータをセットしてから所定時間以上経過したか否かを判定し、所定時間以上経過した場合にFIFOのデータ領域にデータをセットするようにしたものである。 In the modified example of the backlight control process, when it is possible that the timer interrupt process of 1 msec takes time, whether or not a predetermined time or more has elapsed since the data was set in the FIFO data area in the backlight control process. It is determined whether or not a predetermined time has elapsed and data is set in the data area of the FIFO.

図44のタイマ割り込み処理では、ホスト制御回路210は、先ず、バックライト制御処理を行う(ステップS351)。以下、説明の便宜上、ステップS352以降の処理について説明する前に、ステップS351のバックライト制御処理について、図45を参照して説明する。 In the timer interrupt process of FIG. 44, the host control circuit 210 first performs a backlight control process (step S351). Hereinafter, for convenience of description, the backlight control process of step S351 will be described with reference to FIG. 45 before description of the processes of step S352 and subsequent steps.

図45に示されるように、バックライト制御処理において、ホスト制御回路210は、先ず、初期設定時の処理であるか否かを判別する(ステップS361)。ホスト制御回路210は、初期設定時の処理(すなわち、図36のステップ201のうちの一処理)であると判別すると(ステップS361におけるYES)、輝度0の輝度データをFIFOのデータ領域に64個セットし(ステップS362)、その後、ステップS366に移る。一方、初期設定時の処理でない(すなわちステップS351の処理)であると判別すると(ステップS361におけるNO)、ステップS363に移る。 As shown in FIG. 45, in the backlight control processing, the host control circuit 210 first determines whether or not the processing is at the time of initialization (step S361). When the host control circuit 210 determines that this is the processing at the time of initial setting (that is, one processing in step 201 in FIG. 36) (YES in step S361), 64 pieces of brightness data of brightness 0 are stored in the data area of the FIFO. After setting (step S362), the process proceeds to step S366. On the other hand, when it is determined that the process is not the initial setting process (that is, the process of step S351) (NO in step S361), the process proceeds to step S363.

ホスト制御回路210は、ステップS363において、FIFOのデータ領域にセットされている輝度データの数が32個より少ないか否かを判別し、FIFOのデータ領域にセットされている輝度データの数が32個より少なければ(ステップS363におけるYES)、FIFOのデータ領域に32個の輝度データをセットすなわち補充し(ステップS364)、ステップS365に移る。一方、FIFOのデータ領域にセットされている輝度データの数が32個より多ければ(ステップS363におけるNO)、ステップS366に移る。上記の32個は、上述したとおり、FIFOにセットできるデータ数の半分である。 In step S363, the host control circuit 210 determines whether the number of luminance data set in the FIFO data area is less than 32, and the number of luminance data set in the FIFO data area is 32. If the number is less than the number (YES in step S363), 32 pieces of luminance data are set or supplemented in the data area of the FIFO (step S364), and the process proceeds to step S365. On the other hand, if the number of brightness data set in the FIFO data area is more than 32 (NO in step S363), the process proceeds to step S366. As mentioned above, the 32 data items are half the number of data items that can be set in the FIFO.

ホスト制御回路210は、ステップS365において、経過時間をリセットし(ステップS365)、経過時間の計時を開始する(ステップS366)。ステップS366において経過時間の計時を開始すると、ホスト制御回路210は、バックライト制御処理を終了する。 In step S365, the host control circuit 210 resets the elapsed time (step S365) and starts measuring the elapsed time (step S366). When the elapsed time measurement is started in step S366, the host control circuit 210 ends the backlight control process.

図44に戻り、ホスト制御回路210は、ステップS351のバックライト制御処理を終了したのち、役物モータ制御を行う(ステップS352)。 Returning to FIG. 44, the host control circuit 210 performs the accessory motor control after ending the backlight control process of step S351 (step S352).

この変形例において、ホスト制御回路210は、役物モータ制御のように処理に時間を要する可能性がある処理を行ったのち、ステップS366で計時を開始した経過時間が所定時間以上経過したか否かを判別する(ステップS353)。所定時間以上経過していれば(ステップS353におけるYES)、FIFOのデータ領域に32個の輝度データをセットする(ステップS354)。一方、所定時間以上経過していなければ(ステップS353におけるNO)、FIFOのデータ領域に輝度データを補充する必要がないため、ステップS357に移る。 In this modification, the host control circuit 210 performs a process that may require a long time, such as an accessory motor control, and then determines whether or not the elapsed time at which the time counting is started in step S366 has exceeded a predetermined time. It is determined whether or not (step S353). If the predetermined time or more has passed (YES in step S353), 32 pieces of brightness data are set in the data area of the FIFO (step S354). On the other hand, if the predetermined time or more has not elapsed (NO in step S353), it is not necessary to replenish the brightness data in the data area of the FIFO, and the process proceeds to step S357.

なお、上述したとおり、SPIで16ビット(輝度データの1データが16bit)のデータ送信に要する時間が0.16msecであるから、32個の輝度データを送信するためには5.12msec要すると考えられる。そこで、この変形例では、ステップS353において、所定時間として5.12msec以上経過したか否かを判別している。 As described above, it takes 0.16 msec to transmit 16-bit data (1 bit of luminance data is 16 bits) by SPI. Therefore, it is thought that 5.12 msec is required to transmit 32 luminance data. To be Therefore, in this modification, in step S353, it is determined whether or not 5.12 msec or more has elapsed as the predetermined time.

ホスト制御回路210は、ステップS354の処理を行ったのち、経過時間をリセットし(ステップS355)、経過時間の計時を再び開始する(ステップS356)。そして、ステップS356において経過時間の計時を開始すると、ホスト制御回路210は、入力状態判定処理(ステップS357)を行い、タイマ割り込み処理を終了する。 After performing the processing of step S354, the host control circuit 210 resets the elapsed time (step S355) and restarts the counting of the elapsed time (step S356). Then, when the counting of the elapsed time is started in step S356, the host control circuit 210 performs the input state determination process (step S357), and ends the timer interrupt process.

このように、FIFOのデータ領域に輝度データをセットしたときに計時を開始し、時間を要する可能性のある処理のあとに、上記の計時時間が所定時間以上経過していれば輝度データを補充することで、FIFOのデータ領域にある輝度データが空になることを防止することが可能となる。 In this way, when the luminance data is set in the FIFO data area, timing is started, and after the processing that may take time, the luminance data is replenished if the above-mentioned clocking time has exceeded the predetermined time. By doing so, it is possible to prevent the brightness data in the data area of the FIFO from becoming empty.

なお、この変形例では、ステップS353〜ステップS357の処理を、役物モータ制御(ステップS352)のあとに行う例について説明したが、これはあくまでも一例である。すなわち、FIFOのデータ領域にセットされている輝度データが空になることを防止する観点からいえば、ステップS353〜ステップS357の処理を、処理に時間を要する可能性のある処理のあとに行えばよく、かかる処理は特定の処理に限定されるものではない。 In this modification, an example in which the processing of steps S353 to S357 is performed after the accessory motor control (step S352) has been described, but this is merely an example. That is, from the viewpoint of preventing the brightness data set in the data area of the FIFO from becoming empty, if the processing of steps S353 to S357 is performed after the processing that may require time, Of course, such processing is not limited to a specific processing.

[バックライトおよび各種LEDの輝度調整]
次に、バックライトおよび各種LEDの輝度調整のバリエーションについて説明する。各種LEDとは、盤側LED(例えば、遊技盤12に配されるLED)や枠側LED等が相当し、本明細書ではLEDを含むランプ群18等(例えば、図5参照)がこれにあたる。さらに本明細書では、バックライトおよび各種LEDの輝度調整のバリエーションとして、第1実施例〜第3実施例の3つのバリエーションについて、それぞれ、図46〜図49を参照して説明する。図46は、バックライト制御処理を示すタイマ割り込み処理の一例を示すフローチャートである。図47は、バックライトおよび各種LEDの輝度調整の処理の第1実施例を説明するためのホスト制御回路210により実行される副制御メイン処理(全体フロー)である。図48は、バックライトおよび各種LEDの輝度調整の処理の第2実施例を説明するためのホスト制御回路210により実行される副制御メイン処理(全体フロー)である。図49は、バックライトおよび各種LEDの輝度調整の処理の第3実施例を説明するためのホスト制御回路210により実行される副制御メイン処理(全体フロー)である。ただし、図47〜図49では、説明に必要な処理のみを示しており、その他の処理については省略している。なお、以下に説明する第1実施例〜第3実施例においても、上述したように、ホスト制御回路210は、FIFOのデータ領域にセットされている輝度データが半分程度になるとFIFOのデータ領域に輝度データを補充する。
[Brightness adjustment of backlight and various LEDs]
Next, variations in the brightness adjustment of the backlight and various LEDs will be described. Various LEDs correspond to a board side LED (for example, an LED arranged on the game board 12), a frame side LED, and the like, and in this specification, a lamp group 18 including LEDs (for example, see FIG. 5) corresponds to this. .. Further, in this specification, as variations of the brightness adjustment of the backlight and various LEDs, three variations of the first embodiment to the third embodiment will be described with reference to FIGS. 46 to 49, respectively. FIG. 46 is a flowchart showing an example of timer interrupt processing showing the backlight control processing. FIG. 47 is a sub-control main process (overall flow) executed by the host control circuit 210 for explaining the first example of the process of adjusting the brightness of the backlight and various LEDs. FIG. 48 is a sub-control main process (overall flow) executed by the host control circuit 210 for explaining the second example of the process of adjusting the brightness of the backlight and various LEDs. FIG. 49 is a sub-control main process (overall flow) executed by the host control circuit 210 for explaining the third example of the process of adjusting the brightness of the backlight and various LEDs. However, in FIGS. 47 to 49, only the processes necessary for the description are shown, and the other processes are omitted. Note that, also in the first to third embodiments described below, as described above, the host control circuit 210 causes the data area of the FIFO to be stored in the data area of the FIFO when the brightness data set in the data area of the FIFO becomes about half. Replenish the brightness data.

なお、FIFOのデータ領域に輝度データを補充するタイミングは、FIFOのデータ領域にセットされている輝度データが半分程度になったときに限られない。本実施形態におけるFIFOのデータ領域は、例えば16bitの輝度データを64個までセットできるため、FIFOのデータ領域にセットされている輝度データが1〜64個であるときに新たにに1個以上の輝度データをセットすれば良い。ただし、バックライトが暗くなってしまう(FIFOのデータ領域にセットされている輝度データが0になってしまう)ことを防止する観点から言えば、FIFOのデータ領域にセットされている輝度データが2個以上であるときに新たに1個以上の輝度データをセットすることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 The timing of replenishing the brightness data in the FIFO data area is not limited to the time when the brightness data set in the FIFO data area becomes about half. In the FIFO data area in the present embodiment, for example, up to 64 pieces of 16-bit luminance data can be set. Therefore, when there are 1 to 64 pieces of luminance data set in the FIFO data area, one or more new pieces of luminance data are newly set. It is sufficient to set the brightness data. However, from the viewpoint of preventing the backlight from becoming dark (brightness data set in the FIFO data area becomes 0), the brightness data set in the FIFO data area is 2 It is preferable to newly set one or more pieces of luminance data when the number of pieces is more than one. Further, the number of brightness data that can be set in the data area of the FIFO is not limited to 64, and it is sufficient if at least two brightness data can be set. When the number of pieces of luminance data that can be set in the FIFO data area is two or more, if the number of pieces of luminance data set in the FIFO data area is less than the first number (two, for example), the second number is set. The brightness data (for example, one piece) may be supplemented.

(第1実施例)
例えば遊技者等の操作によってバックライト(例えば液晶表示器等のバックライト)の輝度調整が行われた場合、バックライトの輝度が変更されるが、このとき、盤側LEDや枠側LEDの制御に影響を与える場合がある。本実施形態は、このような場合において、バックライトの輝度設定と、盤側LEDおよび枠側LEDの輝度設定とを共通設定とし、当該設定に応じてバックライト、盤側LEDおよび枠側LEDの制御を行うようにしたものである。これにより、バックライト制御の更新タイミングと、盤側LEDおよび枠側LEDの制御の更新タイミングとが異なっていたとしても、処理を容易にすることが可能となる。
(First embodiment)
For example, when the brightness of the backlight (for example, the backlight of a liquid crystal display or the like) is adjusted by an operation of a player or the like, the brightness of the backlight is changed. At this time, control of the board side LED and the frame side LED May affect the. In this case, in the present embodiment, the backlight brightness setting and the brightness setting of the board-side LED and the frame-side LED are set in common, and the backlight, the board-side LED, and the frame-side LED are set according to the settings. The control is performed. Thereby, even if the update timing of the backlight control is different from the update timing of the control of the board-side LED and the frame-side LED, the processing can be facilitated.

図46のタイマ割り込み処理において、ホスト制御回路210は、役物モータ制御(ステップS371)、入力状態判定処理(ステップS372)、およびバックライト制御処理(ステップS373)を、この順で行う。 In the timer interrupt process of FIG. 46, the host control circuit 210 performs the accessory motor control (step S371), the input state determination process (step S372), and the backlight control process (step S373) in this order.

図47に示されるように、ホスト制御回路210は、初期化処理(ステップS381)を行ったのち、メインループに移り、LEDリクエスト制御処理を行う(ステップS382)。ステップS382で行われるLEDリクエストは、1フレーム前のアニメーション構築処理(後述するステップS386)において作成されたものである。 As shown in FIG. 47, the host control circuit 210 performs initialization processing (step S381) and then moves to the main loop and performs LED request control processing (step S382). The LED request made in step S382 is created in the animation building process one frame before (step S386 to be described later).

ホスト制御回路210は、ステップS382の処理を行うと、サブデバイスの入力状態にもとづいて、上述したサブデバイス(ボタン)入力判別情報の生成処理(ステップS383)を行い、ステップS384に移る。 After performing the process of step S382, the host control circuit 210 performs the above-described sub-device (button) input determination information generation process (step S383) based on the input state of the sub-device, and proceeds to step S384.

ホスト制御回路210は、ステップS384において、サブデバイスの入力状態(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面を遊技者等が操作したこと)にもとづいてバックライトの輝度を設定する。バックライトの輝度は、例えば、強・中・弱の3段階設定となっている。 In step S384, the host control circuit 210 determines the brightness of the backlight based on the input state of the sub device (for example, the player or the like operates the brightness setting screen displayed on the liquid crystal display device used as the display device 13). To set. The brightness of the backlight is set to three levels, for example, strong, medium and weak.

ステップS384の処理を行うと、ホスト制御回路210は、パケット受信ループに移り、先ずは、実行される演出態様と輝度値の設定とに応じて、盤側LEDおよび枠側LEDの輝度値を設定する(ステップS385)。盤側LEDおよび枠側LEDの輝度も、バックライトと同様に、例えば、強・中・弱の3段階設定となっている。 When the processing of step S384 is performed, the host control circuit 210 moves to a packet reception loop, and first sets the brightness values of the board-side LED and the frame-side LED according to the effect mode and the brightness value setting to be executed. Yes (step S385). The brightness of the board-side LED and the frame-side LED is also set to three levels, for example, strong/medium/weak, like the backlight.

ここで、盤側LEDおよび枠側LEDの輝度の設定と、バックライトの輝度の設定とを共通設定とすることで、制御負荷の増大を抑制しつつ、盤側LEDおよび枠側LEDの輝度の設定とバックライトの輝度の設定との両方を遊技者等の操作によって変更できるようになっている。例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面を遊技者等が操作したことにもとづいて、ホスト制御回路210は、バックライトの輝度値を変更する(ステップS384)とともに、盤側LEDおよび枠側LEDの輝度値も変更する(ステップS385)。このとき、バックライトの輝度値の段階と、盤側LEDおよび枠側LEDの輝度値の段階とも共通となっている。例えば、バックライトの輝度値の段階が中であれば、盤側LEDおよび枠側LEDの輝度値の段階とも中である。なお、図47に示されるように、バックライトの輝度更新タイミングと、盤側LEDおよび枠側LEDの輝度更新タイミングが異なるため、バックライトの輝度が更新されたのち、盤側LEDおよび枠側LEDの輝度が更新されるようになっている。ただし、バックライトの輝度更新タイミングと、盤側LEDおよび枠側LEDの輝度更新タイミングとが同じとなるように制御しても良い。 Here, by setting the brightness of the board-side LED and the frame-side LED and the brightness of the backlight in common, the brightness of the board-side LED and the frame-side LED can be suppressed while suppressing an increase in control load. Both the setting and the setting of the brightness of the backlight can be changed by the operation of the player or the like. For example, the host control circuit 210 changes the brightness value of the backlight based on the player or the like operating the brightness setting screen displayed on the liquid crystal display device used as the display device 13 (step S384), and The brightness values of the board side LED and the frame side LED are also changed (step S385). At this time, the stage of the brightness value of the backlight and the stage of the brightness value of the board side LED and the frame side LED are common. For example, if the level of the brightness value of the backlight is medium, it is also the level of the brightness value of the panel side LED and the frame side LED. As shown in FIG. 47, since the brightness update timing of the backlight is different from the brightness update timing of the board-side LED and the frame-side LED, after the brightness of the backlight is updated, the board-side LED and the frame-side LED are updated. The brightness of is updated. However, the brightness update timing of the backlight may be controlled to be the same as the brightness update timing of the board-side LED and the frame-side LED.

なお、バックライトの輝度、盤側LEDおよび枠側LEDの輝度は、表示装置13として用いられる液晶表示装置に表示される輝度設定画面を遊技者等が操作したことにもとづいて変更されるようになっているが、これに限られず、例えば、演出用の押しボタンを操作したことにもとづいて、バックライトの輝度、盤側LEDおよび枠側LEDの輝度が変更されるようにしても良い。この場合、演出用の押しボタンとして機能する期間(押しボタン有効期間)であるか否かを判断しなければならないため、メインフローの中で盤側LEDおよび枠側LEDの輝度を調整してこれらのLEDの輝度に合わせてバックライトを制御する必要がある。 Note that the brightness of the backlight, the brightness of the board-side LED, and the brightness of the frame-side LED are changed based on the operation of the brightness setting screen displayed on the liquid crystal display device used as the display device 13 by the player or the like. However, the present invention is not limited to this, and the brightness of the backlight and the brightness of the board-side LED and the frame-side LED may be changed, for example, based on the operation of the push button for performance. In this case, it is necessary to judge whether or not it is a period in which it functions as a push button for effect (push button effective period). Therefore, the brightness of the board side LED and the frame side LED is adjusted in the main flow. It is necessary to control the backlight according to the brightness of the LED.

ホスト制御回路210は、ステップS386において、アニメーション構築処理を行う。ステップS386のアニメーション構築処理では、LEDリクエストが作成される。この作成されたLEDリクエストは、バッファで待機されたのち、次のフレームのLEDリクエスト制御処理(ステップS382参照)で出力される。 The host control circuit 210 performs an animation construction process in step S386. In the animation building process of step S386, an LED request is created. The created LED request is output from the LED request control process (see step S382) of the next frame after waiting in the buffer.

ホスト制御回路210は、ステップS385およびステップS386の処理を、受信したパケットに応じて繰り返し行う。 The host control circuit 210 repeats the processing of steps S385 and S386 according to the received packet.

ホスト制御回路210は、パケット受信ループを抜けると、アニメーション更新処理を行い(ステップS387)、その後、バンクフリップ/バンクフリップ終了待ちを行う(ステップS388)。 After exiting the packet reception loop, the host control circuit 210 performs animation update processing (step S387), and then waits for bank flip/bank flip end (step S388).

ホスト制御回路210は、メインループにおけるステップS382〜ステップS388の各処理を、33.3msec周期で繰り返し行う。 The host control circuit 210 repeats the processing of steps S382 to S388 in the main loop at a cycle of 33.3 msec.

(第2実施例)
例えば遊技者等による輝度調整操作が行われた場合、上述したように、盤側LEDおよび枠側LEDの制御に影響を与える場合がある。本実施形態は、このような場合において、例えば遊技者等による輝度調整操作が行われた場合、バックライトの輝度値はただちに変更するものの、盤側LEDや枠側LEDの制御は、特別図柄の変動終了後やバンクフリップ間で実行するようにしたものである。
(Second embodiment)
For example, when a brightness adjustment operation is performed by a player or the like, it may affect the control of the board-side LEDs and the frame-side LEDs as described above. In the present embodiment, in such a case, for example, when a brightness adjusting operation is performed by a player or the like, the brightness value of the backlight is immediately changed, but the control of the board-side LED and the frame-side LED is a special symbol. This is executed after the end of fluctuation or between bank flips.

ホスト制御回路210は、上述したとおり、図46のタイマ割り込み処理において、役物モータ制御(ステップS371)、入力状態判定処理(ステップS372)、およびバックライト制御処理(ステップS373)を、この順で行う。 As described above, the host control circuit 210 performs the accessory motor control (step S371), the input state determination process (step S372), and the backlight control process (step S373) in this order in the timer interrupt process of FIG. To do.

図48に示されるように、ホスト制御回路210は、初期化処理(ステップS391)を行ったのち、メインループに移り、LEDリクエスト制御処理を行う(ステップS392)。ステップS392で行われるLEDリクエストは、1フレーム前のアニメーション構築処理(後述するステップS395)において作成されたものである。 As shown in FIG. 48, the host control circuit 210 performs initialization processing (step S391), then moves to the main loop, and performs LED request control processing (step S392). The LED request made in step S392 is created in the animation constructing process one frame before (step S395 described later).

ホスト制御回路210は、ステップS392の処理を行うと、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいて、上述したサブデバイス(ボタン)入力判別情報の生成処理(ステップS393)を行い、ステップS394に移る。 When the host control circuit 210 performs the process of step S392, the sub-device (button) input determination information generation process described above (step S393) is performed based on the input state of the sub-device (for example, the brightness adjustment operation by the player or the like). ) Is performed, and the process proceeds to step S394.

ホスト制御回路210は、ステップS394において、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいてバックライトの輝度を設定する。バックライトの輝度は、例えば、強・中・弱の3段階設定となっている。 In step S394, the host control circuit 210 sets the brightness of the backlight based on the input state of the sub device (for example, the brightness adjustment operation by the player or the like). The brightness of the backlight is set to three levels, for example, strong, medium and weak.

ステップS394の処理を行うと、ホスト制御回路210は、パケット受信ループに移り、アニメーション構築処理を行う(ステップS395)。ステップS395のアニメーション構築処理では、LEDリクエストが作成される。この作成されたLEDリクエストは、バッファで待機されたのち、次のフレームのLEDリクエスト制御処理(ステップS392参照)で出力される。 After performing the processing of step S394, the host control circuit 210 moves to a packet reception loop and performs animation construction processing (step S395). In the animation building process of step S395, an LED request is created. The created LED request is waited in the buffer and then output in the LED request control process (see step S392) of the next frame.

ホスト制御回路210は、ステップS395の処理を、受信したパケットに応じて繰り返し行う。 The host control circuit 210 repeats the process of step S395 according to the received packet.

ホスト制御回路210は、パケット受信ループを抜けると、アニメーション更新処理を行い(ステップS396)、その後、バンクフリップ/バンクフリップ終了待ちを行い(ステップS397)、ステップS398に移る。 When the host control circuit 210 exits the packet reception loop, it performs animation update processing (step S396), then waits for bank flip/bank flip end (step S397), and proceeds to step S398.

ホスト制御回路210は、ステップS398において、表示装置13としての液晶表示装置に表示される演出用識別の変動が終了したか否か、すなわち演出用識別図柄の変動時間が経過したか否か判別する(ステップS398)。演出用識別図柄の変動が終了していれば(ステップS398におけるYES)、ホスト制御回路210は、その時の設定値に応じて盤側LEDおよび枠側LEDの輝度を変更する(ステップS399)。一方、特別図柄の変動が終了していなければ(ステップS398におけるNO)、33.3msec周期のメインループにおけるステップS392〜ステップS399の処理を繰り返し行う。なお、ステップS399の処理は、特別図柄の変動が終了したときに代えてまたは加えて、ステップS397のバンクフリップの間に行うようにしても良い。 In step S398, the host control circuit 210 determines whether or not the variation of the effect identification displayed on the liquid crystal display device as the display device 13 has ended, that is, whether or not the effect identification effect variation time has elapsed. (Step S398). If the variation of the effect identification symbol has ended (YES in step S398), the host control circuit 210 changes the brightness of the board-side LED and the frame-side LED according to the set value at that time (step S399). On the other hand, if the variation of the special symbol has not ended (NO in step S398), the processes of steps S392 to S399 in the main loop of the 33.3 msec cycle are repeated. The processing of step S399 may be performed during the bank flip of step S397 instead of or in addition to when the change of the special symbol ends.

このように、第2実施例では、ホスト制御回路210は、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいて、遊技者の目に直接影響を及ぼすバックライトの輝度についてはただちに変更されるように制御するが、盤側LEDおよび枠側LEDの輝度については、バックライトの輝度が変更された後であって且つ演出用識別図柄の変動が終了してから変更されるように制御する。また、演出用識別図柄の変動中に遊技者等による輝度調整操作が行われた場合、盤側LEDおよび枠側LEDの輝度については、LEDリクエスト制御処理によって変更する必要があるが、バックライトについてはただちに変更することができる。そのため、サブデバイスの入力状態にもとづいて、バックライトの輝度についてはただちに変更されるように制御するが、盤側LEDおよび枠側LEDの輝度についてはLEDリクエスト制御処理によって変更することによって、制御負荷を最小限に抑えることが可能となる。すなわち、例えば遊技者等による輝度調整操作が1回行われるだけで、制御負荷を最小限に抑えつつ、バックライトの輝度および盤側LEDおよび枠側LEDの輝度を変更することが可能となる。 As described above, in the second embodiment, the host control circuit 210 determines the brightness of the backlight that directly affects the eyes of the player based on the input state of the sub device (for example, the brightness adjustment operation by the player). Although it is controlled so that it is changed immediately, the brightness of the board-side LED and the frame-side LED is changed after the brightness of the backlight is changed and after the fluctuation of the production identification symbol is completed. To control. Further, when a player or the like performs a brightness adjusting operation while the production identification pattern is changing, the brightness of the board-side LED and the frame-side LED needs to be changed by the LED request control process, but the backlight is required. Can be changed immediately. Therefore, based on the input state of the sub device, the brightness of the backlight is controlled to be changed immediately, but the brightness of the panel side LED and the frame side LED is changed by the LED request control processing, so that the control load is changed. Can be minimized. In other words, it is possible to change the brightness of the backlight and the brightness of the board-side LED and the frame-side LED while minimizing the control load, for example, by performing only one brightness adjustment operation by the player or the like.

なお、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいてバックライトの輝度が変更されたとき、ホスト制御回路210は、上記変更後の輝度にかかる輝度データを、FIFOのデータ領域にセットする。 It should be noted that when the brightness of the backlight is changed based on the input state of the sub device (for example, a brightness adjusting operation by a player or the like), the host control circuit 210 outputs the brightness data concerning the changed brightness to the FIFO. Set in the data area.

(第3実施例)
例えば遊技者等による輝度調整操作が行われた場合、上述したように、盤側LEDおよび枠側LEDの制御に影響を与える場合がある。本実施形態は、このような場合において、例えば遊技者等による輝度調整操作が行われた場合、バックライトの輝度値を変更するとともに、盤側LEDおよび枠側LEDの演出については限定的に行うようにしたものである。限定的に行うとは、例えば、盤側LEDおよび枠側LEDの演出において発光するLEDの数を限定したり、盤側LEDおよび枠側LEDによって行われる演出の数を限定すること等が相当する。演出の数を限定するとは、例えば、本来、演出1〜演出5を行うところ、演出1〜3のみ行い、演出4および演出5については省略して行わないようにすること等が相当する。これにより、直接的に輝度値を変更しなくとも、盤側LEDおよび枠側LEDの演出が制限されるため、盤側LEDおよび枠側LEDから遊技者が受ける光の強度が抑制されることとなる。また、バックライト制御の更新タイミングと、盤側LEDおよび枠側LEDの制御の更新タイミングとが異なっていたとしても、処理を容易にすることが可能となる。
(Third embodiment)
For example, when a brightness adjustment operation is performed by a player or the like, it may affect the control of the board-side LEDs and the frame-side LEDs as described above. In the present embodiment, in such a case, for example, when a brightness adjustment operation is performed by a player or the like, the brightness value of the backlight is changed, and the effects of the board-side LED and the frame-side LED are limitedly performed. It was done like this. Limitedly performing means, for example, limiting the number of LEDs that emit light in the effects of the board-side LEDs and the frame-side LEDs, and limiting the number of effects performed by the board-side LEDs and the frame-side LEDs. .. Limiting the number of effects corresponds to, for example, originally performing effects 1 to 5, but only effects 1 to 3 and omitting effects 4 and 5 and not performing them. As a result, the effects of the board-side LED and the frame-side LED are limited without directly changing the brightness value, so that the intensity of light received by the player from the board-side LED and the frame-side LED is suppressed. Become. Further, even if the update timing of the backlight control is different from the update timing of the control of the board side LED and the frame side LED, the processing can be facilitated.

ホスト制御回路210は、上述したとおり、図46のタイマ割り込み処理において、役物モータ制御(ステップS371)、入力状態判定処理(ステップS372)、およびバックライト制御処理(ステップS373)を、この順で行う。 As described above, the host control circuit 210 performs the accessory motor control (step S371), the input state determination process (step S372), and the backlight control process (step S373) in this order in the timer interrupt process of FIG. To do.

図49に示されるように、ホスト制御回路210は、初期化処理(ステップS401)を行ったのち、メインループに移り、LEDリクエスト制御処理を行う(ステップS402)。ステップS402で行われるLEDリクエストは、1フレーム前のアニメーション構築処理(後述するステップS407)において作成されたものである。 As shown in FIG. 49, the host control circuit 210 performs initialization processing (step S401) and then moves to the main loop and performs LED request control processing (step S402). The LED request made in step S402 is created in the animation constructing process one frame before (step S407 described later).

ホスト制御回路210は、ステップS402の処理を行うと、サブデバイスの入力状態にもとづいて、上述したサブデバイス(ボタン)入力判別情報の生成処理(ステップS403)を行い、ステップS404に移る。 After performing the process of step S402, the host control circuit 210 performs the above-described sub-device (button) input determination information generation process (step S403) based on the input state of the sub-device, and proceeds to step S404.

ホスト制御回路210は、ステップS404において、サブデバイスの入力状態(例えば、遊技者等による輝度調整操作)にもとづいてバックライトの輝度を設定する。バックライトの輝度は、例えば、強・中・弱の3段階設定となっている。 In step S404, the host control circuit 210 sets the brightness of the backlight based on the input state of the sub device (for example, the brightness adjustment operation by the player or the like). The brightness of the backlight is set to three levels, for example, strong, medium and weak.

ステップS404の処理を行うと、ホスト制御回路210は、輝度の設定変更があったか否かを判別する(ステップS405)。輝度の設定変更があれば(ステップS405におけるYES)、ホスト制御回路210は、その時に設定時に応じて盤側LEDおよび枠側LEDの輝度を限定し(ステップS406)、パケット受信ループに移る。一方、輝度値の設定変更がなければ(ステップS405におけるNO)、ホスト制御回路210は、ステップS406の処理を行わずにパケット受信ループに移る。 When the process of step S404 is performed, the host control circuit 210 determines whether or not there is a change in the brightness setting (step S405). If the brightness setting has been changed (YES in step S405), the host control circuit 210 limits the brightness of the board-side LED and the frame-side LED according to the setting at that time (step S406), and moves to the packet reception loop. On the other hand, if the brightness value setting has not been changed (NO in step S405), the host control circuit 210 moves to the packet reception loop without performing the process of step S406.

パケット受信ループに移ると、ホスト制御回路210は、アニメーション構築処理を行う(ステップS407)。ステップS407のアニメーション構築処理では、LEDリクエストが作成される。この作成されたLEDリクエストは、バッファで待機されたのち、次のフレームのLEDリクエスト制御処理(ステップS402参照)で出力される。 Upon moving to the packet reception loop, the host control circuit 210 performs animation construction processing (step S407). In the animation building process of step S407, an LED request is created. The created LED request is waited in the buffer and then output in the LED request control process of the next frame (see step S402).

ホスト制御回路210は、ステップS407の処理を、受信したパケットに応じて繰り返し行う。 The host control circuit 210 repeats the process of step S407 according to the received packet.

ホスト制御回路210は、パケット受信ループを抜けると、アニメーション更新処理を行い(ステップS408)、その後、バンクフリップ/バンクフリップ終了待ちを行う(ステップS409)。 Upon exiting the packet reception loop, the host control circuit 210 performs animation update processing (step S408), and then waits for bank flip/bank flip end (step S409).

ホスト制御回路210は、33.3msec周期のメインループにおけるステップS402〜ステップS409の処理を繰り返し行う。 The host control circuit 210 repeats the processing of steps S402 to S409 in the main loop having a cycle of 33.3 msec.

なお、上述したバックライトおよび各種LEDの輝度調整(第1実施例〜第3実施例)について、本実施形態のバックライト制御処理は、上述したとおり、SPI非同期データライト(SPI+DMA)の機能を用いて例えばSPIのシリアル出力端子から連続して絶え間なくPWM相当の信号が出力される。これに対し、盤側LEDや枠側LEDについては、例えば図47のステップS382に示されるように、メインループの1フレーム前に作成されたLEDリクエストにもとづいてLEDが制御される。そのため、バックライトおよび各種LEDの輝度調整が行われたとしても、バックライトの輝度が変更されるタイミングと、盤側LEDや枠側LEDの輝度が変更されるタイミングとは異なる。 Regarding the above-described backlight and brightness adjustment of various LEDs (first to third examples), the backlight control process of the present embodiment uses the SPI asynchronous data write (SPI+DMA) function as described above. For example, a signal corresponding to PWM is continuously and continuously output from the serial output terminal of SPI. On the other hand, as for the board side LED and the frame side LED, for example, as shown in step S382 of FIG. 47, the LED is controlled based on the LED request created one frame before the main loop. Therefore, even if the brightness of the backlight and various LEDs is adjusted, the timing of changing the brightness of the backlight and the timing of changing the brightness of the panel-side LED and the frame-side LED are different.

[RTC取得処理]
次に、RTC取得処理について、図50を参照して説明する。上述したとおり、RTC取得処理は、各種初期化処理(図36のステップS201参照)内およびメインループ内(図36のステップS201参照)の両方で行われる。なお、図50は、RTC取得処理の一例を示すフローチャートである。
[RTC acquisition process]
Next, the RTC acquisition process will be described with reference to FIG. As described above, the RTC acquisition process is performed both in various initialization processes (see step S201 in FIG. 36) and in the main loop (see step S201 in FIG. 36). Note that FIG. 50 is a flowchart showing an example of the RTC acquisition process.

例えば、RTCとの通信を行うことができなかったり、RTC自体に異常が発生しているとき等、RTC異常により正確な時刻を取得できない場合、時刻が更新されずに前回時刻のままとなる。そのため、RTC時刻にもとづいてRTC演出(例えば、クリスマスの時期にクリスマスに関連する演出等)を実行する場合、RTC異常が発生すると、RTC演出を実行することができなくなってしまうおそれがある。さらには、RTC以上が発生するとRTC時刻が更新されないため、RTC演出が実行されたままであったり、予期しないときにRTC演出が実行されるといったことが発生するおそれがある。 For example, when it is not possible to communicate with the RTC or when an abnormality occurs in the RTC itself, or when an accurate time cannot be acquired due to the RTC abnormality, the time is not updated and remains the previous time. Therefore, when an RTC effect (for example, an effect related to Christmas at Christmas time) is executed based on the RTC time, if the RTC abnormality occurs, there is a possibility that the RTC effect cannot be executed. Furthermore, when the RTC or more occurs, the RTC time is not updated, so that the RTC effect may be still executed, or the RTC effect may be executed at an unexpected time.

そこで、本実施形態のRTC取得処理では、RTC異常である場合、すなわち前回のRTC時刻と現在のRTC時刻とが異なる場合に、現在の時刻にもとづいてRTC演出を実行するようにしている。なお、RTCには二次電池が設けられており、ホスト制御回路210の電源が切断された状態でも時刻を管理することが可能となっている。また、ホスト制御回路210は、RTCから時刻を取得し、エラー発生時刻などの管理を行っている。 Therefore, in the RTC acquisition process of the present embodiment, when the RTC is abnormal, that is, when the previous RTC time is different from the current RTC time, the RTC effect is executed based on the current time. A secondary battery is provided in the RTC, and it is possible to manage the time even when the host control circuit 210 is powered off. Further, the host control circuit 210 acquires the time from the RTC and manages the error occurrence time and the like.

図50に示されるように、RTC取得処理において、ホスト制御回路210は、先ず、RTC時刻を取得し(ステップS412)、その後、ステップS413に移る。 As shown in FIG. 50, in the RTC acquisition process, the host control circuit 210 first acquires the RTC time (step S412), and then moves to step S413.

ホスト制御回路210は、ステップS413において、前回時刻の更新を行う。この前回時刻の更新では、後述するステップS416で更新された現在時刻を前回時刻として更新する。その後、ホスト制御回路210は、RTCが異常であるか否かを判別する(ステップS414)。RTCが異常であれば(ステップS414におけるYES)、現在時刻を維持し(ステップS415)、ステップS417に移る。一方、RTCが異常でなければ(ステップS414におけるNO)、現在時刻の更新を行い(ステップS416)、ステップS417に移る。 The host control circuit 210 updates the previous time in step S413. In updating the previous time, the current time updated in step S416 described below is updated as the previous time. After that, the host control circuit 210 determines whether or not the RTC is abnormal (step S414). If the RTC is abnormal (YES in step S414), the current time is maintained (step S415), and the process proceeds to step S417. On the other hand, if the RTC is not abnormal (NO in step S414), the current time is updated (step S416), and the process proceeds to step S417.

なお、本実施形態のRTC取得処理では、前回時刻を更新(ステップS413)した後にRTCが異常であるか否かを判別している(ステップS414)が、これに代えて、前回時刻を更新する前にRTCが異常であるか否かを判別し、RTCが異常でなければ前回時刻を更新して現在時刻が維持されないように制御しても良い。 In the RTC acquisition process of the present embodiment, it is determined whether the RTC is abnormal after updating the previous time (step S413) (step S414), but instead, update the previous time. It may be determined whether the RTC is abnormal or not before, and if the RTC is not abnormal, the previous time may be updated so that the current time is not maintained.

ホスト制御回路210は、ステップS417において、現在時刻が指定時刻(例えば、RTC演出を実行する時刻)であるか否かを判別する。現在時刻が指定時刻であれば(ステップS417におけるYES)、ステップS418に移り、現在時刻が指定時刻でなければ(ステップS417におけるNO)、ステップS420に移る。 In step S417, the host control circuit 210 determines whether or not the current time is the designated time (for example, the time at which the RTC effect is executed). If the current time is the designated time (YES in step S417), the process proceeds to step S418. If the current time is not the designated time (NO in step S417), the process proceeds to step S420.

ホスト制御回路210は、ステップS418において、前回時刻と現在時刻とが不一致であるか否かを判別する。RTC異常である場合、前回時刻と現在時刻とが不一致(ステップS418におけるYES)となる。前回時刻と現在時刻とが不一致であれば(ステップS418におけるYES)、RTC演出実行フラグを1にセットする(ステップS419)。すなわち、RTC異常である場合には、現在時刻が指定時刻となったときにRTC演出を実行することとなる。そして、ステップS419の処理を行うと、ホスト制御回路210は、RTC取得処理を終了する。一方、前回時刻と現在時刻とが不一致でなければ(ステップS418におけるNO)、ステップS420に移る。 In step S418, the host control circuit 210 determines whether the previous time and the current time do not match. If the RTC is abnormal, the previous time and the current time do not match (YES in step S418). If the previous time and the current time do not match (YES in step S418), the RTC effect execution flag is set to 1 (step S419). That is, if the RTC is abnormal, the RTC effect is executed when the current time reaches the designated time. Then, when the process of step S419 is performed, the host control circuit 210 ends the RTC acquisition process. On the other hand, if the previous time and the current time do not match (NO in step S418), the process proceeds to step S420.

ホスト制御回路210は、ステップS420において、RTC演出実行フラグを0にセットする。そして、ステップS420の処理を行うと、ホスト制御回路210は、RTC取得処理を終了する。 The host control circuit 210 sets the RTC effect execution flag to 0 in step S420. Then, when the process of step S420 is performed, the host control circuit 210 ends the RTC acquisition process.

このように、本実施形態では、RTC異常であったとしても、現在時刻が指定時刻となったときにRTC演出を実行することで、RTC演出が実行されないといった事態を回避することが可能となる。 As described above, in the present embodiment, even if the RTC is abnormal, by executing the RTC effect when the current time becomes the designated time, it is possible to avoid the situation where the RTC effect is not executed. ..

[コンポジション再生制御]
次に、コンポジション再生制御について、図51および図52を参照して説明する。
[Composition playback control]
Next, composition reproduction control will be described with reference to FIGS. 51 and 52.

コンポジションは、例えば表示装置13として用いられる液晶表示装置に表示される画像(ムービー)を構成するための素材データを組み合わせたシーンデータであり、一般的には複数のレイヤーから成る。レイヤーには、アニメーションやベクトルグラフィックス、静止画、ライトなどが含まれる。 The composition is, for example, scene data in which material data for forming an image (movie) displayed on a liquid crystal display device used as the display device 13 is combined, and is generally composed of a plurality of layers. Layers include animations, vector graphics, still images, lights, and more.

図51は、表示制御回路230により実行されるアニメーション制御メイン処理の一例を示すフローチャートである。図51に示されるように、表示制御回路230は、先ず、コンポジション再生情報をクリアする(ステップS431)。そして、表示制御回路230は、コンポジション再生制御処理を実行する(ステップS432)。このコンポジション再生制御処理については後述する。その後、表示制御回路230は、最上位直接描画関数を実行し(ステップS433)、アニメーション制御メイン処理を終了する。 FIG. 51 is a flowchart showing an example of animation control main processing executed by the display control circuit 230. As shown in FIG. 51, the display control circuit 230 first clears the composition reproduction information (step S431). Then, the display control circuit 230 executes composition reproduction control processing (step S432). This composition reproduction control processing will be described later. After that, the display control circuit 230 executes the highest-level direct drawing function (step S433), and ends the animation control main process.

図52は、表示制御回路230により実行されるコンポジション再生制御処理の一例を示すフローチャートである。図52に示されるように、表示制御回路230は、先ず、判定したプライオリティ数がプライオリティ数の上限未満(または上限以下)であるか否かを判別する(ステップS441)。判定したプライオリティ数がプライオリティ数の上限未満(または上限以下)であれば(ステップS441におけるYES)、ステップS442に移る。プライオリティ数は同時に再生するコンポジションのレイヤーの数であり、プライオリティ数の上限は再生されるコンポジションにもとづいて予め決められている。したがって、ホスト制御回路210による処理が正常である限り、判定したプライオリティ数がプライオリティ数の上限を超えることはない。よって、表示制御回路230は、判定したプライオリティ数がプライオリティ数の上限を超える場合(ステップS441におけるNO)には、コンポジション再生制御処理を終了する。 FIG. 52 is a flowchart showing an example of the composition reproduction control process executed by the display control circuit 230. As shown in FIG. 52, the display control circuit 230 first determines whether or not the determined priority number is less than (or less than or equal to) the upper limit of the priority number (step S441). If the determined priority number is less than (or equal to or less than) the upper limit of the priority number (YES in step S441), the process proceeds to step S442. The number of priorities is the number of layers of the composition that are simultaneously reproduced, and the upper limit of the number of priorities is predetermined based on the composition to be reproduced. Therefore, as long as the processing by the host control circuit 210 is normal, the determined priority number does not exceed the upper limit of the priority number. Therefore, the display control circuit 230 ends the composition reproduction control process when the determined priority number exceeds the upper limit of the priority number (NO in step S441).

表示制御回路230は、ステップS442において、判定したディスプレイ数が使用可能なディスプレイ数未満(または以下)であるか否か、すなわち、判定したディスプレイ数がシステム上使用可能な(例えば搭載された)ディスプレイ数未満(または以下)であるか否かを判別する(ステップS442)。判定したディスプレイ数が使用可能なディスプレイ数未満(または以下)であれば(ステップS442におけるYES)、ステップS443に移る。 In step S442, the display control circuit 230 determines whether or not the determined number of displays is less than (or less than) the number of usable displays, that is, the determined number of displays is usable (for example, mounted) on the system. It is determined whether it is less than (or less than) the number (step S442). If the determined number of displays is less than (or less than) the number of usable displays (YES in step S442), the process proceeds to step S443.

表示制御回路230は、ステップS443において、使用したディスプレイ番号が0でないか否か、すなわち、使用可能なディスプレイ番号の存在有無を判別する。使用したディスプレイ番号が0でなければ(ステップS443におけるYES)、すなわち、使用可能なディスプレイ番号が存在していれば、表示制御回路230は、ステップS444に移る。一方、使用したディスプレイ番号が0であれば(ステップS443におけるNO)、すなわち、使用可能なディスプレイ番号が存在していなければ、表示制御回路230は、ステップS459に移る。 In step S443, the display control circuit 230 determines whether or not the used display number is 0, that is, whether or not there is a usable display number. If the used display number is not 0 (YES in step S443), that is, if there is a usable display number, the display control circuit 230 moves to step S444. On the other hand, if the used display number is 0 (NO in step S443), that is, if there is no usable display number, the display control circuit 230 moves to step S459.

ところで、本実施形態のパチンコ遊技機1では、コンポジションが登録されるフレームバッファとして、2つのフレームバッファを備えている。これら2つのフレームバッファは、バンクフリップにより、一方のフレームバッファの機能を描画機能から表示機能に切り替えるとともに、他方のフレームバッファの機能を表示機能から描画機能に切り替えて使用される。以下、この明細書において、表示機能を有するフレームバッファを単に「フレームバッファ」と称し、描画機能を有するフレームバッファを「描画結果出力先バッファ」と称する。 By the way, the pachinko gaming machine 1 of the present embodiment is provided with two frame buffers as a frame buffer in which the composition is registered. These two frame buffers are used by switching the function of one frame buffer from the drawing function to the display function and switching the function of the other frame buffer from the display function to the drawing function by bank flip. Hereinafter, in this specification, a frame buffer having a display function is simply referred to as a “frame buffer”, and a frame buffer having a drawing function is referred to as a “drawing result output destination buffer”.

表示制御回路230は、ステップS444において、描画結果出力先バッファにコンポジションが登録されているか否かを判別する。なお、このステップS444の判別処理では、コンポジションが全部登録されているか否か(すなわち、未登録のものがないか)を判別している。描画結果出力先バッファにコンポジションが全部登録されていれば(ステップS444におけるYES)、表示制御回路230は、描画ターゲットを設定する(ステップS445)。描画ターゲットを設定とは、描画を行う先のディスプレイを設定する処理である。描画結果出力先バッファにコンポジションが登録されていなければ(ステップS444におけるNO)、すなわち未登録のコンポジションがあれば、表示制御回路230は、ステップS450に移る。 In step S444, the display control circuit 230 determines whether or not the composition is registered in the drawing result output destination buffer. In the determination processing of step S444, it is determined whether or not all compositions are registered (that is, whether or not there is any unregistered composition). If all the compositions are registered in the drawing result output destination buffer (YES in step S444), the display control circuit 230 sets a drawing target (step S445). Setting a drawing target is a process of setting a display to which drawing is performed. If the composition is not registered in the drawing result output destination buffer (NO in step S444), that is, if there is an unregistered composition, the display control circuit 230 proceeds to step S450.

表示制御回路230は、ステップS446において、描画結果出力先バッファをフレームバッファに設定する。すなわち、このステップS446の処理は、バンクフリップにより、描画結果出力先バッファがフレームバッファに切り替えられる処理である。このとき、フレームバッファから切り替えられた描画結果出力先バッファに登録されているコンポジションはクリアされる。その後、表示制御回路230は、ステップS446のバンクフリップで描画出力先バッファから切り替えられたフレームバッファに登録されているコンポジションにポーズフラグがあるか否かを判別する(ステップS447)。ポーズフラグは画像を一時停止させるデバッグ機能のフラグであり、このポーズフラグがある場合(ステップS447におけるYES)、表示制御回路230は、ステップS446のバンクフリップでフレームバッファから切り替えられた描画出力先バッファに、コンポジション再生情報を登録する(ステップS448)とともにコンポジションの再生を行う(ステップS449)。一方、ポーズフラグがなければ(ステップS447におけるNO)、ステップS459に移る。なお、コンポジションの再生情報とは、例えば、フレームバッファのサイズ、コンポジションのサイズ、再生される画像の4頂点の座標、コンポジション登録情報、再生するループコンポジション、コンポジション長さ、開始フレーム設定、ループ再生フラグ等である。また、コンポジションの再生情報の登録とは、コンポジションの再生情報を集めることであり、コンポジション再生とは、集めたコンポジションの再生情報を登録することである。コンポジションの再生情報が登録されるとき、前の再生情報はクリアされる。 In step S446, the display control circuit 230 sets the drawing result output destination buffer to the frame buffer. That is, the process of step S446 is a process of switching the drawing result output destination buffer to the frame buffer by the bank flip. At this time, the composition registered in the drawing result output destination buffer switched from the frame buffer is cleared. After that, the display control circuit 230 determines whether or not there is a pause flag in the composition registered in the frame buffer switched from the drawing output destination buffer by the bank flip in step S446 (step S447). The pause flag is a flag of a debug function for temporarily suspending the image. When this pause flag is present (YES in step S447), the display control circuit 230 causes the display output circuit 230 to switch from the frame buffer by the bank flip in step S446. Then, the composition reproduction information is registered (step S448), and the composition is reproduced (step S449). On the other hand, if there is no pause flag (NO in step S447), the process proceeds to step S459. The reproduction information of the composition includes, for example, the size of the frame buffer, the size of the composition, the coordinates of the four vertices of the image to be reproduced, the composition registration information, the loop composition to be reproduced, the composition length, and the start frame setting. , Loop playback flag, etc. Moreover, the registration of the reproduction information of the composition is to collect the reproduction information of the composition, and the reproduction of the composition is to register the reproduction information of the collected composition. When the composition reproduction information is registered, the previous reproduction information is cleared.

表示制御回路230は、ステップS450において、描画結果出力先バッファに再生したフレーム数が上限以上であるか否か(すなわち、再生したフレーム数が、コンポジションが持つフレーム数を超えたか否か)を判別する。表示制御回路230は、描画結果出力先バッファに再生したフレーム数が上限以上でなければ(ステップS450におけるNO)、ステップS457に移り、描画結果出力先バッファに、コンポジション再生情報を登録する(ステップS457)とともにコンポジションの再生を行う(ステップS458)。 In step S450, the display control circuit 230 determines whether the number of frames reproduced in the drawing result output destination buffer is equal to or more than the upper limit (that is, whether the number of reproduced frames exceeds the number of frames of the composition). To determine. If the number of frames reproduced in the drawing result output destination buffer is not more than the upper limit (NO in step S450), the display control circuit 230 moves to step S457 to register the composition reproduction information in the drawing result output destination buffer (step S450). The composition is reproduced together with S457) (step S458).

表示制御回路230は、ステップS450において、描画結果出力先バッファに再生したフレーム数が上限以上であると判別すると(ステップS450におけるYES)、ステップS451に移る。 When the display control circuit 230 determines in step S450 that the number of frames reproduced in the drawing result output destination buffer is not less than the upper limit (YES in step S450), the display control circuit 230 proceeds to step S451.

表示制御回路230は、ステップS451において、フレームバッファに登録されているコンポジションの再生モードがループ再生であるか否かを判別する。フレームバッファに登録されているコンポジションの再生モードがループ再生であれば(ステップS451におけるYES)、表示制御回路230は、ループ再生時に最初から再生を行い(ステップS452)、その後、ステップS457に移る。フレームバッファに登録されているコンポジションの再生モードがループ再生でなければ(ステップS451におけるNO)、表示制御回路230は、ステップS453に移る。 In step S451, the display control circuit 230 determines whether or not the composition reproduction mode registered in the frame buffer is loop reproduction. If the composition reproduction mode registered in the frame buffer is loop reproduction (YES in step S451), the display control circuit 230 performs reproduction from the beginning during loop reproduction (step S452), and then proceeds to step S457. .. If the composition reproduction mode registered in the frame buffer is not loop reproduction (NO in step S451), the display control circuit 230 proceeds to step S453.

表示制御回路230は、ステップS453において、フレームバッファに登録されているコンポジションの再生モードがフレーム継続表示であるか否かを判別する。フレームバッファに登録されているコンポジションの再生モードがフレーム継続表示であれば(ステップS453におけるYES)、表示制御回路230は、フレーム継続表示時に最終フレームを再生し(ステップS454)、その後、ステップS457に移る。フレームバッファに登録されているコンポジションの再生モードがフレーム継続表示でなければ(ステップS453におけるNO)、表示制御回路230は、ステップS455に移る。 In step S453, the display control circuit 230 determines whether the reproduction mode of the composition registered in the frame buffer is frame continuous display. If the composition reproduction mode registered in the frame buffer is frame continuous display (YES in step S453), the display control circuit 230 reproduces the last frame during frame continuous display (step S454), and then step S457. Move on to. If the composition reproduction mode registered in the frame buffer is not the frame continuous display (NO in step S453), the display control circuit 230 proceeds to step S455.

表示制御回路230は、ステップS455において、フレームバッファに登録されているコンポジションの再生モードがショット再生であるか否かを判別する。再生モードがショット再生であれば(ステップS455におけるYES)、表示制御回路230は、ショット再生時にコンポジションをクリアし(ステップS456)、その後、ステップS459に移る。フレームバッファに登録されているコンポジションの再生モードがショット再生でなければ(ステップS455におけるNO)、表示制御回路230は、ステップS457に移る。 In step S455, the display control circuit 230 determines whether or not the composition reproduction mode registered in the frame buffer is shot reproduction. If the reproduction mode is shot reproduction (YES in step S455), the display control circuit 230 clears the composition during shot reproduction (step S456), and then proceeds to step S459. If the composition reproduction mode registered in the frame buffer is not shot reproduction (NO in step S455), the display control circuit 230 proceeds to step S457.

なお、ステップS457のコンポジション再生情報登録は、原則として、描画結果出力先バッファにコンポジションが登録されていないとき(ステップS444においてNOと判別された場合)に行われる処理である。ただし、表示制御回路230は、上述したとおり、ステップS446のバンクフリップで描画出力先バッファから切り替えられたフレームバッファにポーズフラグがある場合にも(ステップS447におけるYES)、ステップS446のバンクフリップでフレームバッファから切り替えられた描画出力先バッファに、コンポジション再生情報を登録する(ステップS448)とともにコンポジションの再生を行う(ステップS449)。このように、ステップS446のバンクフリップで描画出力先バッファから切り替えられたフレームバッファにポーズフラグがある場合には(ステップS447におけるYES)、ただちに描画出力先バッファにコンポジション再生情報が登録される(ステップS448)とともにコンポジションの再生が行われる(ステップS449)ので、迅速な処理を行うことが可能となる。 Note that, in principle, the composition reproduction information registration in step S457 is a process performed when the composition is not registered in the drawing result output destination buffer (when NO is determined in step S444). However, as described above, the display control circuit 230, even when the pause flag is present in the frame buffer switched from the drawing output destination buffer by the bank flip in step S446 (YES in step S447), the frame is flipped by the bank flip in step S446. The composition reproduction information is registered in the drawing output destination buffer switched from the buffer (step S448), and the composition is reproduced (step S449). In this way, when the frame buffer switched from the drawing output destination buffer by the bank flip in step S446 has a pause flag (YES in step S447), the composition reproduction information is immediately registered in the drawing output destination buffer ( Since the composition is reproduced at the same time as step S448) (step S449), rapid processing can be performed.

表示制御回路230は、ステップS459において、判定したディスプレイ数に1を加算し、ステップS442に戻る。 The display control circuit 230 adds 1 to the determined number of displays in step S459, and returns to step S442.

なお、表示制御回路230は、ステップS442において、判定したディスプレイ数が使用可能なディスプレイ数の上限を超えると判別した場合(ステップS442におけるNO)、直接描画するデータがあれば直接描画関数を実行する(ステップS460)。その後、表示制御回路230は、判定したプライオリティ数に1を加算し(ステップS461)、ステップS441に戻る。 If the display control circuit 230 determines in step S442 that the determined number of displays exceeds the upper limit of the number of usable displays (NO in step S442), the display control circuit 230 executes the direct drawing function if there is data to be directly drawn. (Step S460). After that, the display control circuit 230 adds 1 to the determined priority number (step S461) and returns to step S441.

このように、本実施形態のコンポジション再生制御では、描画出力先バッファにコンポジションが登録されている状態では、原則として新たなコンポジションの再生情報を登録しない。ただし、特定条件が成立しているとき(ステップS447においてYESと判別されたとき、すなわち描画出力先バッファに登録されているコンポジションにポーズフラグがあるとき)に限り、コンポジションが登録されていないときの処理(コンポジション再生情報登録)を行うことが可能となる。つまり、描画出力先バッファにコンポジションが登録されている状態において、再度、任意のタイミングでコンポジションの登録を行うことが可能であるため、再度(新たに)登録されたコンポジションの内容によるが、演出の上書きや、演出のスキップ、演出の停止を行うことが可能となる。 As described above, in the composition reproduction control of the present embodiment, as a general rule, reproduction information of a new composition is not registered when the composition is registered in the drawing output destination buffer. However, the composition is not registered only when the specific condition is satisfied (when YES is determined in step S447, that is, when the composition registered in the drawing output destination buffer has a pause flag). It becomes possible to perform the process (composition reproduction information registration). In other words, while the composition is registered in the drawing output destination buffer, it is possible to register the composition again at an arbitrary timing, so it depends on the content of the (new) registered composition. It is possible to overwrite effects, skip effects, and stop effects.

また、ステップS441の処理(判定したプライオリティ数がプライオリティ数の上限未満(または上限以下)であるか否かを判別する処理(判定したディスプレイ数が使用可能なディスプレイ数未満(または以下)であるか否かを判別する処理)がステップS442の処理よりも上位の処理である。そのため、ステップS459の処理からステップS442に戻って処理を行うことで、ステップS441で判定したプライオリティ数を複数のディスプレイに対して共通化することができ、処理負荷の軽減を図ることが可能となる。 Further, the processing of step S441 (processing for determining whether the determined number of priorities is less than (or less than or equal to) the upper limit of the number of priorities (whether the determined number of displays is less than (or less than) the number of usable displays) The process of determining whether or not) is a higher-level process than the process of step S442. Therefore, by returning from the process of step S459 to step S442 and performing the process, the priority number determined in step S441 is displayed on a plurality of displays. It can be shared, and the processing load can be reduced.

[サウンドアンプチェック処理]
次に、図37に示されるサウンドアンプチェック処理について、図53〜図55を参照して説明する。このサウンドアンプチェック処理では、デジタルオーディオパワーアンプ262(以下、「サウンドアンプ」と称する)が異常状態でないかどうか(例えば、過電流異常、高温異常、音声信号が変化しないDC検出異常等)の判定や、サウンドアンプの設定情報の確認等が行われる。図53は、サウンドアンプチェック処理の一例を示すフローチャートである。図54は、通常用アンプチェック処理の一例を示すフローチャートである。図55は、重低音用アンプチェック処理の一例を示すフローチャートである。
[Sound amplifier check processing]
Next, the sound amplifier check processing shown in FIG. 37 will be described with reference to FIGS. 53 to 55. In this sound amplifier check processing, it is determined whether or not the digital audio power amplifier 262 (hereinafter referred to as "sound amplifier") is in an abnormal state (for example, overcurrent abnormality, high temperature abnormality, DC detection abnormality in which the audio signal does not change, etc.). Also, the setting information of the sound amplifier is confirmed. FIG. 53 is a flowchart showing an example of the sound amplifier check process. FIG. 54 is a flowchart showing an example of the normal amplifier check processing. FIG. 55 is a flowchart showing an example of the deep bass amplifier check processing.

本実施形態のパチンコ遊技機1では、サウンドアンプとして、通常の音声データを増幅する通常用アンプと、重低音の音声データを増幅する重低音用アンプとを備えている。 The pachinko gaming machine 1 of the present embodiment includes, as sound amplifiers, a normal amplifier that amplifies normal audio data and a heavy bass amplifier that amplifies heavy bass audio data.

図53に示されるように、ホスト制御回路210は、通常用アンプチェック処理(ステップS471)と、重低音用アンプチェック処理(ステップS472)とを行う。 As shown in FIG. 53, the host control circuit 210 performs a normal amplifier check process (step S471) and a heavy bass amplifier check process (step S472).

図54に示されるように、通常用アンプチェック処理では、ホスト制御回路210は、先ず、バイナリファイルから設定が行われたか否かを判別する(ステップS481)。初期化時にバイナリファイルがあれば、バイナリファイルから設定が行われる。なお、初期化時の処理は、電源投入時のみならず、アンプチェックで問題が発見されて再設定する際にも実行される。また、本実施形態では、バイナリファイルから設定が行われるようにしたが、これに限られず、バイナリファイルのように読み出した設定と異なる記憶領域であれば良い。 As shown in FIG. 54, in the normal amplifier check process, the host control circuit 210 first determines whether or not the setting is performed from the binary file (step S481). If there is a binary file at the time of initialization, settings will be made from the binary file. The initialization process is executed not only when the power is turned on, but also when a problem is found in the amplifier check and the settings are reset. Further, in the present embodiment, the setting is performed from the binary file, but the present invention is not limited to this, and a storage area different from the read setting such as a binary file may be used.

ホスト制御回路210は、バイナリファイルから設定が行われたと判別すると(ステップS481におけるYES)、チェックするレジスタ値の基準となるレジスタが正常であるか否かの判定処理を行い(ステップS482)、その後、ステップS483に移る。ステップS482の判定処理では、番地順にレジスタの値をチェックしていくので、チェックを開始するレジスタの値が存在するか否か、またその値が正常であるか否かを判定する。 When the host control circuit 210 determines that the setting has been performed from the binary file (YES in step S481), the host control circuit 210 determines whether or not the register serving as a reference of the register value to be checked is normal (step S482), and thereafter. , Moves to step S483. In the determination processing of step S482, since the register value is checked in the order of addresses, it is determined whether or not there is a register value to start the check, and whether or not the value is normal.

ホスト制御回路210は、ステップS483において、バイナリファイルからの受信データの並び替え処理を行う。その後、ホスト制御回路210は、レジスタのRAMの値と受信データとを比較し(ステップS484)、通常用アンプの値が正常であるか否かの判定処理を行う(ステップS485)。ホスト制御回路210は、ステップS485の判定処理を行うと、通常用アンプチェック処理を終了する。 In step S483, the host control circuit 210 sorts the received data from the binary file. After that, the host control circuit 210 compares the value of the RAM in the register with the received data (step S484) and determines whether the value of the normal amplifier is normal (step S485). When the host control circuit 210 performs the determination process of step S485, the normal amplifier check process ends.

一方、ステップS481においてバイナリファイルから設定が行われていなければ(ステップS481におけるNO)、ホスト制御回路210は、デフォルト値と設定値とを比較する処理(ステップS486)を行い、通常用アンプチェック処理を終了する。通常用アンプチェック処理を終了すると、ホスト制御回路210は、重低音用アンプチェック処理を行う。 On the other hand, if the setting is not performed from the binary file in step S481 (NO in step S481), the host control circuit 210 performs the process of comparing the default value with the set value (step S486), and performs the normal amplifier check process. To finish. When the normal amplifier check processing is completed, the host control circuit 210 performs heavy bass amplifier check processing.

図55に示されるように、重低音用アンプチェック処理では、ホスト制御回路210は、先ず、バイナリファイルから設定が行われたか否かを判別する(ステップS491)。 As shown in FIG. 55, in the deep bass amplifier check process, the host control circuit 210 first determines whether or not the setting is performed from the binary file (step S491).

ホスト制御回路210は、バイナリファイルから設定が行われたと判別すると(ステップS491におけるYES)、チェックするレジスタが正常であるか否かを判定する処理を行い(ステップS492)、その後、ステップS493に移る。 When the host control circuit 210 determines that the setting is performed from the binary file (YES in step S491), the host control circuit 210 performs a process of determining whether or not the register to be checked is normal (step S492), and then proceeds to step S493. ..

ホスト制御回路210は、ステップS493において、ハード不具合により値が読めない場合を考慮し、レジスタ0x17−0x25を適当な値(バイナリファイル情報)でクリアする。 In step S493, the host control circuit 210 clears the registers 0x17-0x25 with an appropriate value (binary file information) in consideration of the case where the value cannot be read due to a hardware failure.

ホスト制御回路210は、ステップS494において、バイナリファイルからの受信データの並び替え処理を行う。その後、ホスト制御回路210は、レジスタのRAMの値と受信データとを比較し(ステップS495)、RAMアドレスの更新処理を行う(ステップS496)。ホスト制御回路210は、ステップS496の更新処理を行うと、重低音用アンプチェック処理を終了する。 The host control circuit 210 rearranges the received data from the binary file in step S494. After that, the host control circuit 210 compares the RAM value of the register with the received data (step S495) and updates the RAM address (step S496). The host control circuit 210 completes the deep bass amplifier check process after performing the update process of step S496.

一方、ステップS491においてバイナリファイルから設定が行われていなければ(ステップS491におけるNO)、ホスト制御回路210は、デフォルト値と設定値とを比較する処理(ステップS497)を行い、重低音用アンプチェック処理を終了する。 On the other hand, if the setting is not made from the binary file in step S491 (NO in step S491), the host control circuit 210 performs a process of comparing the default value and the set value (step S497) to check the amplifier for heavy bass. The process ends.

このように本実施形態では、ホスト制御回路210は、1msecの割り込み処理において、サウンドアンプチェック処理を行うようにしている。ところで、このようなサウンドアンプチェック処理は、メインループで行うことも可能である。しかし、サウンドアンプチェック処理をメインループで行う場合、サウンドアンプチェック処理に時間を要すると他の処理を圧迫するおそれがある。そこで、本実施形態のように割り込み処理においてサウンドアンプチェック処理を行うことで、メインループにおける他の処理を圧迫することなくサウンドアンプチェック処理を行うことが可能となる。 As described above, in this embodiment, the host control circuit 210 performs the sound amplifier check process in the interrupt process of 1 msec. By the way, such a sound amplifier check process can be performed in the main loop. However, when the sound amplifier check process is performed in the main loop, if the sound amplifier check process takes time, other processes may be overwhelmed. Therefore, by performing the sound amplifier check processing in the interrupt processing as in the present embodiment, it becomes possible to perform the sound amplifier check processing without overwhelming other processing in the main loop.

また、タイマ割り込み処理(図37参照)に示されるサウンドアンプチェック処理は、例えば図56に示されるように、1msecの割り込み処理において、通常用アンプ/重低音用アンプ(一括)チェック処理(ステップS497)を行うようにしても良い。この通常用アンプ/重低音用アンプ(一括)チェック処理(ステップS497)は、通常用アンプチェック処理(図54参照)および重低音用アンプチェック処理(図55参照)を一括で行う処理である。 The sound amplifier check processing shown in the timer interrupt processing (see FIG. 37) is, for example, as shown in FIG. 56, in the interrupt processing of 1 msec, the normal amplifier/deep bass amplifier (collective) check processing (step S497). ) May be performed. This normal amplifier/heavy bass amplifier (collective) check process (step S497) is a process in which the normal amplifier check process (see FIG. 54) and the heavy bass amplifier check process (see FIG. 55) are collectively performed.

ところが、1msecの割り込み処理においてサウンドアンプチェック処理を行うと、このサウンドアンプチェック処理の全部を実行できない場合が生じうる。そこで、サウンドアンプチェック処理のより好ましい実施の形態について、図57〜図59を参照して説明する。図57は、サウンドアンプチェック処理のより好ましい形態の一例を示すフローチャートである。図58は、通常用アンプ・重低音用アンプチェック処理のより好ましい形態の一例を示すフローチャートである。図59は、通常用アンプ・重低音用アンプチェック処理のより好ましい形態の一例を示しており、図58から続くすフローチャートである。 However, if the sound amplifier check processing is performed in the interrupt processing of 1 msec, there is a possibility that the entire sound amplifier check processing cannot be executed. Therefore, a more preferable embodiment of the sound amplifier check process will be described with reference to FIGS. 57 to 59. FIG. 57 is a flowchart showing an example of a more preferable form of the sound amplifier check processing. FIG. 58 is a flowchart showing an example of a more preferable form of the normal amplifier/deep bass amplifier check processing. FIG. 59 shows an example of a more preferable form of the normal/deep bass amplifier check processing, and is a flowchart continued from FIG.

サウンドアンプチェック処理のより好ましい実施の形態では、図57に示されるように、ホスト制御回路210は、通常用アンプ・重低音用アンプ(分割)チェック処理を行う(ステップS498)。この通常用アンプ・重低音用アンプ(分割)チェック処理は、詳細は後述するが、通常用アンプの各チェック処理および重低音用アンプの各チェック処理を分割し、1msecの割り込み処理内でできる範囲内でチェック処理を行い、次回以降のフレームで続きの処理を行うようにしたものである。つまり、通常用アンプの全チェック処理および重低音用アンプの全チェック処理のうち、1回割り込み処理では一部のチェック処理しか行わないが、複数回の割り込み処理にまたがって全部のチェックを行うようにしたものである。このようにすることで、割り込み処理において、通常用アンプのチェック処理および重低音用アンプのチェック処理が途中で終了することなく全部を実行することが可能となる。 In a more preferred embodiment of the sound amplifier check processing, as shown in FIG. 57, the host control circuit 210 performs normal amplifier/low bass amplifier (division) check processing (step S498). The details of this normal amplifier/deep bass amplifier (division) check processing will be described later, but each check processing of the normal amplifier and each of the deep bass amplifier check processing is divided into a range that can be performed in the interrupt processing of 1 msec. The check process is performed in the frame, and the subsequent process is performed in the next and subsequent frames. In other words, of all the check processing of the normal amplifier and all the check processing of the heavy bass amplifier, only a part of the check processing is performed in the one-time interrupt processing, but all the checks are performed over the plurality of interrupt processing. It is the one. By doing so, in the interrupt processing, it is possible to execute all the checking processing of the normal amplifier and the checking processing of the deep bass amplifier without being completed in the middle.

図58に示されるように、通常用アンプ・重低音用アンプ(分割)チェック処理では、ホスト制御回路210は、先ず、バイナリファイルから設定が行われたか否かを判別する(ステップS501)。 As shown in FIG. 58, in the normal amplifier/low bass amplifier (division) check processing, the host control circuit 210 first determines whether or not the setting is performed from the binary file (step S501).

ホスト制御回路210は、バイナリファイルから設定が行われたと判別すると(ステップS501におけるYES)、チェックステータスが0であるか否かを判別する(ステップS502)。チェックステータスが0であると(ステップS502におけるYES)、ホスト制御回路210は、通常用アンプのチェックするレジスタ値が正常であるか否かの判定処理を行う(ステップS503)。ステップS503の処理を行ったのち、ホスト制御回路210は、チェックステータスを1にセットし(ステップS504)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。なお、ホスト制御回路210は、ステップS502においてチェックステータスが0でないと判別すると(ステップS502におけるNO)、ステップS505に移る。なお、ステップS503の処理は、複数のレジスタのうちの各レジスタ値が正常であるか否かの判定を、レジスタ毎にさらに分割して行うようにしても良い。 When the host control circuit 210 determines that the setting is made from the binary file (YES in step S501), the host control circuit 210 determines whether the check status is 0 (step S502). If the check status is 0 (YES in step S502), the host control circuit 210 determines whether or not the register value checked by the normal amplifier is normal (step S503). After performing the process of step S503, the host control circuit 210 sets the check status to 1 (step S504), and ends the normal amplifier/deep bass amplifier (division) check process. If the host control circuit 210 determines in step S502 that the check status is not 0 (NO in step S502), the process proceeds to step S505. The process of step S503 may be performed by further dividing each register to determine whether each register value of the plurality of registers is normal.

ホスト制御回路210は、ステップS505において、チェックステータスが1であるか否かを判別する。チェックステータスが1であると(ステップS505におけるYES)、ホスト制御回路210は、バイナリファイルからの受信データの並び替え処理を行う(ステップS506)。その後、ホスト制御回路210は、通常用アンプのレジスタのRAMの値と受信データとを比較し(ステップS507)、通常用アンプの分割数分の処理を実行したか否かを判別する(ステップS508)。通常用アンプの分割数分の処理が実行されていれば(ステップS508におけるYES)、ホスト制御回路210は、チェックステータスを2にセットし(ステップS509)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。一方、通常用アンプの分割数分の処理が実行されていなければ(ステップS508におけるNO)、ホスト制御回路210は、チェックステータスを更新せずに通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。すなわち、チェックステータスが更新されずに1で維持されているため、ホスト制御回路210は、次回以降のフレームにおいて、チェックステータスが1の場合の処理を再び行う。なお、ホスト制御回路210は、ステップS505においてチェックステータスが1でないと判別すると(ステップS505におけるNO)、ステップS510に移る。なお、ステップS508の処理は、複数のレジスタのうちの各レジスタのRAMの値と受信データとを比較する処理を、レジスタ毎にさらに分割して行うようにしても良い。 In step S505, the host control circuit 210 determines whether the check status is 1. If the check status is 1 (YES in step S505), the host control circuit 210 performs a rearrangement process for the received data from the binary file (step S506). After that, the host control circuit 210 compares the RAM value of the register of the normal amplifier with the received data (step S507), and determines whether or not the processing for the number of divisions of the normal amplifier has been executed (step S508). ). If the processing for the number of divisions of the normal amplifier is executed (YES in step S508), the host control circuit 210 sets the check status to 2 (step S509), and the normal amplifier/deep bass amplifier (division ) End the check process. On the other hand, if the processing for the number of divisions of the normal amplifier is not executed (NO in step S508), the host control circuit 210 does not update the check status, and the normal amplifier/deep bass amplifier (division) check processing is performed. To finish. That is, since the check status is not updated and is maintained at 1, the host control circuit 210 performs the process when the check status is 1 again in the subsequent frames. When the host control circuit 210 determines in step S505 that the check status is not 1 (NO in step S505), the host control circuit 210 proceeds to step S510. In the process of step S508, the process of comparing the RAM value of each register of the plurality of registers with the received data may be further divided for each register.

ホスト制御回路210は、ステップS510において、チェックステータスが2であるか否かを判別する。チェックステータスが2であると(ステップS510におけるYES)、ホスト制御回路210は、通常用アンプの値が正常であるか否かの判定処理を行う(ステップS511)。その後、ホスト制御回路210は、通常用アンプの分割数分の処理を実行したか否かを判別する(ステップS512)。通常用アンプの分割数分の処理が実行されていれば(ステップS512におけるYES)、ホスト制御回路210は、チェックステータスを3にセットし(ステップS513)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。一方、通常用アンプの分割数分の処理が実行されていなければ(ステップS512におけるNO)、ホスト制御回路210は、チェックステータスを更新せずに通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。すなわち、チェックステータスが更新されずに2で維持されているため、ホスト制御回路210は、次回以降のフレームにおいて、チェックステータスが2の場合の処理を再び行う。なお、ホスト制御回路210は、ステップS510においてチェックステータスが2でないと判別すると(ステップS510におけるNO)、ステップS514(図59参照)に移る。 In step S510, the host control circuit 210 determines whether the check status is 2. If the check status is 2 (YES in step S510), the host control circuit 210 determines whether or not the value of the normal amplifier is normal (step S511). After that, the host control circuit 210 determines whether or not the processing for the number of divisions of the normal amplifier has been executed (step S512). If the processing for the number of divisions of the normal amplifier is executed (YES in step S512), the host control circuit 210 sets the check status to 3 (step S513), and the normal amplifier/deep bass amplifier (division ) End the check process. On the other hand, if the processing for the number of divisions of the normal amplifier has not been executed (NO in step S512), the host control circuit 210 does not update the check status, and the normal amplifier/deep bass amplifier (division) check processing is performed. To finish. That is, since the check status is not updated and is maintained at 2, the host control circuit 210 performs the process when the check status is 2 again in the subsequent frames. When the host control circuit 210 determines in step S510 that the check status is not 2 (NO in step S510), the host control circuit 210 proceeds to step S514 (see FIG. 59).

図59を参照して、ホスト制御回路210は、ステップS514において、チェックステータスが3であるか否かを判別する。チェックステータスが3であると(ステップS514におけるYES)、ホスト制御回路210は、重低音用アンプのチェックするレジスタ値が正常であるか否かの判定処理を行う(ステップS515)。その後、ホスト制御回路210は、重低音用アンプの分割数分の処理を実行したか否かを判別する(ステップS516)。重低音用アンプの分割数分の処理が実行されていれば(ステップS516におけるYES)、ホスト制御回路210は、チェックステータスを4にセットし(ステップS517)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。一方、重低音用アンプの分割数分の処理が実行されていなければ(ステップS516におけるNO)、ホスト制御回路210は、チェックステータスを更新せずに通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。すなわち、チェックステータスが更新されずに3で維持されているため、ホスト制御回路210は、次回以降のフレームにおいて、チェックステータスが3の場合の処理を再び行う。なお、ホスト制御回路210は、ステップS514においてチェックステータスが3でないと判別すると(ステップS514におけるNO)、ステップS518に移る。 Referring to FIG. 59, the host control circuit 210 determines in step S514 whether the check status is 3. If the check status is 3 (YES in step S514), the host control circuit 210 determines whether or not the register value checked by the deep bass amplifier is normal (step S515). After that, the host control circuit 210 determines whether or not the processing for the number of divisions of the deep bass amplifier has been executed (step S516). If the processing for the number of divisions of the heavy bass amplifier is executed (YES in step S516), the host control circuit 210 sets the check status to 4 (step S517), and the normal amplifier/heavy bass amplifier ( (Division) check processing ends. On the other hand, if the processing for the number of divisions of the heavy bass amplifier is not executed (NO in step S516), the host control circuit 210 checks the normal amplifier/heavy bass amplifier (division) without updating the check status. The process ends. That is, since the check status is not updated and is maintained at 3, the host control circuit 210 performs the process when the check status is 3 again in the subsequent frames. If the host control circuit 210 determines in step S514 that the check status is not 3 (NO in step S514), the host control circuit 210 proceeds to step S518.

ホスト制御回路210は、ステップS518において、チェックステータスが4であるか否かを判別する。チェックステータスが4であると(ステップS518におけるYES)、ホスト制御回路210は、重低音用アンプのレジスタの値を適当な値でクリアする(ステップS519)。その後、ホスト制御回路210は、チェックステータスを5にセットし(ステップS520)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。なお、ホスト制御回路210は、ステップS518においてチェックステータスが4でないと判別すると(ステップS518におけるNO)、ステップS521に移る。 In step S518, the host control circuit 210 determines whether the check status is 4. If the check status is 4 (YES in step S518), the host control circuit 210 clears the value of the register of the deep bass amplifier with an appropriate value (step S519). After that, the host control circuit 210 sets the check status to 5 (step S520) and ends the normal amplifier/deep bass amplifier (division) check processing. When the host control circuit 210 determines in step S518 that the check status is not 4 (NO in step S518), the host control circuit 210 proceeds to step S521.

ホスト制御回路210は、ステップS521において、チェックステータスが5であるか否かを判別する。チェックステータスが5であると(ステップS521におけるYES)、ホスト制御回路210は、バイナリファイルからの受信データの並び替え処理を行う(ステップS522)。その後、ホスト制御回路210は、重低音用アンプのレジスタのRAMの値と受信データとを比較し(ステップS523)、RAMアドレスの更新を行う(ステップS524)。その後、ホスト制御回路210は、重低音用アンプの分割数分の処理を実行したか否かを判別する(ステップS525)。重低音用アンプの分割数分の処理が実行されていれば(ステップS525におけるYES)、ホスト制御回路210は、RAMアドレスの更新が終了したか否かを判別し(ステップS526)、チェックステータスを0にセットし(ステップS527)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。ステップS525において重低音用アンプの分割数分の処理が実行されていない場合(ステップS525におけるNO)、および、ステップS526においてRAMアドレスの更新が終了していないと判別した場合(ステップS526におけるNO)、ホスト制御回路210は、チェックステータスを更新せずに通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。すなわち、チェックステータスが更新されずに5で維持されているため、ホスト制御回路210は、次回以降のフレームにおいて、チェックステータスが5の場合の処理を再び行う。なお、ホスト制御回路210は、ステップS521においてチェックステータスが5でないと判別すると(ステップS521におけるNO)、通常用アンプ・重低音用アンプ(分割)チェック処理を終了する。 In step S521, the host control circuit 210 determines whether the check status is 5. If the check status is 5 (YES in step S521), the host control circuit 210 performs a rearrangement process for the received data from the binary file (step S522). After that, the host control circuit 210 compares the RAM value of the register of the deep bass amplifier with the received data (step S523), and updates the RAM address (step S524). After that, the host control circuit 210 determines whether or not the processing for the number of divisions of the deep bass amplifier has been executed (step S525). If the processing for the number of divisions of the deep bass amplifier is executed (YES in step S525), the host control circuit 210 determines whether the update of the RAM address is completed (step S526), and the check status is set. It is set to 0 (step S527), and the normal amplifier/deep bass amplifier (division) check processing ends. When the processing for the number of divisions of the deep bass amplifier is not executed in step S525 (NO in step S525), and when it is determined that the RAM address update is not completed in step S526 (NO in step S526). The host control circuit 210 ends the normal amplifier/low bass amplifier (division) check processing without updating the check status. That is, since the check status is not updated and is maintained at 5, the host control circuit 210 performs the process when the check status is 5 again in the subsequent frames. When the host control circuit 210 determines in step S521 that the check status is not 5 (NO in step S521), the normal amplifier/deep bass amplifier (division) check process ends.

このように、サウンドアンプチェック処理のより好ましい実施の形態では、通常用アンプの各チェック処理および重低音用アンプの各チェック処理を分割し、1msecの割り込み処理内(すなわち、1フレーム内)でできる範囲内でチェック処理を行い、次回以降のフレームで続きの処理を行うようにしている。このように、1フレーム内で通常用アンプのチェック処理および重低音用アンプのチェック処理の一部ずつが複数フレームにわたって行われるため、各アンプのチェック処理の全部を、複数フレームにわたって実行することが可能となる。 As described above, in a more preferable embodiment of the sound amplifier check processing, each check processing of the normal amplifier and each check processing of the heavy bass amplifier are divided and can be performed within the interrupt processing of 1 msec (that is, within one frame). The check processing is performed within the range, and the subsequent processing is performed in the next and subsequent frames. As described above, a part of the check processing of the normal amplifier and the check processing of the heavy bass amplifier is performed over a plurality of frames within one frame. Therefore, all the check processing of each amplifier can be performed over a plurality of frames. It will be possible.

なお、チェックステータスが4であるとき、ホスト制御回路210は、分割数分の処理を実行したか否かの判定(例えば、チェックステータスが3であればステップS516の処理が相当する)を行っていない。これは、チェックステータスが4であるときに行われるステップS519の処理が、1msecの割り込み処理に影響を与えない程度に短いで行うことが可能だからである。言い換えると、チェックステータスが4であるときに行われる処理(ステップS519)は、チェックステータスが0であるときに行われる処理(ステップS503)、チェックステータスが1であるときに行われる処理(ステップS506およびステップS507)、チェックステータスが2であるときに行われる処理(ステップS511)、チェックステータスが3であるときに行われる処理(ステップS515)、チェックステータスが5であるときに行われる処理(ステップS522〜ステップS524)と比べて処理に要する時間が短く、1msecの割り込み処理に影響を与えないからである。このように、本実施形態のパチンコ遊技機1では、処理に要する時間(1msecの割り込み処理に影響を及ぼすか否か)を鑑みて、分割数分の処理を実行したか否かの判定を行うか否かを決めている。ただし、1msecの割り込み処理に影響を与えないような処理(例えばチェックステータスが4であるときに行われるステップS519のような処理)であっても、分割数分の処理を実行したか否かの判定を行うようにしても良い。 Note that when the check status is 4, the host control circuit 210 determines whether or not the processing for the number of divisions has been executed (for example, if the check status is 3, the processing in step S516 corresponds). Absent. This is because the process of step S519 performed when the check status is 4 can be performed in such a short time that it does not affect the interrupt process of 1 msec. In other words, the process performed when the check status is 4 (step S519) is the process performed when the check status is 0 (step S503), and the process performed when the check status is 1 (step S506). And step S507), processing performed when the check status is 2 (step S511), processing performed when the check status is 3 (step S515), processing performed when the check status is 5 (step) This is because the processing time is shorter than that of S522 to step S524) and does not affect the interrupt processing of 1 msec. As described above, in the pachinko gaming machine 1 of the present embodiment, it is determined whether or not the processing for the number of divisions has been executed, in consideration of the time required for the processing (whether the interrupt processing of 1 msec is affected or not). I have decided whether or not. However, even if the processing does not affect the interrupt processing of 1 msec (for example, the processing of step S519 performed when the check status is 4), whether or not the processing for the number of divisions is executed is determined. You may make it judge.

なお、ステップS503、ステップS511およびステップS515の各処理は、複数のレジスタのうちの各レジスタ値が正常であるか否かの判定を、レジスタ毎にさらに分割して行うようにしても良い。この場合、さらに分割した判定の進捗を、第2のチェックステータスにより管理するようにしても良い。すなわち、図58および図59に示される大分類の処理にかかるチェックステータス(第1のチェックステータス)と、大分類の処理をさらに分割した小分類の処理にかかるチェックステータス(第2のチェックステータス)とにより、処理の進捗を管理することができる。同様に、ステップS506〜S507およびステップS522〜S523の各処理についても、複数のレジスタのうちの各レジスタのRAMの値と受信データとを比較する処理を、レジスタ毎にさらに分割して行うようにしても良い。この場合、さらに分割した処理の進捗を、第2のチェックステータスにより管理するようにしても良い。すなわち、図58および図59に示される大分類の処理にかかるチェックステータス(第1のチェックステータス)と、大分類の処理をさらに分割した小分類の処理にかかるチェックステータス(第2のチェックステータス)とにより、処理の進捗を管理することができる。例えば、小分類の処理や判定の途中で電断が発生した場合にも、電源復帰後に、小分類の処理や判定の進捗状況を第1のチェックステータスと第2のチェックステータスとによってチェックし、各処理や各判定を再開するように制御しても良い。 In each of the processes of steps S503, S511, and S515, the determination as to whether or not each register value of the plurality of registers is normal may be performed by further dividing each register. In this case, the progress of the further divided determination may be managed by the second check status. That is, the check status (first check status) related to the large classification processing shown in FIGS. 58 and 59, and the check status related to the small classification processing (second check status) obtained by further dividing the large classification processing. With, the progress of processing can be managed. Similarly, in each of the processes of steps S506 to S507 and steps S522 to S523, the process of comparing the RAM value of each register of the plurality of registers with the received data is further divided for each register. May be. In this case, the progress of the further divided processing may be managed by the second check status. That is, the check status (first check status) related to the large classification processing shown in FIGS. 58 and 59, and the check status related to the small classification processing (second check status) obtained by further dividing the large classification processing. With, the progress of processing can be managed. For example, even if an electric power interruption occurs in the middle of the small classification process or the judgment, the progress status of the small classification process or the judgment is checked by the first check status and the second check status after the power is restored. You may control so that each process and each determination may be restarted.

また、チェックステータスは、電源投入時は0、処理途中で電断したときは、電源復帰後に前回の電断時のチェックステータスから開始する等、様々な設定を行うことが可能である。無論、電断が発生した場合、電源が投入された場合、バックアップクリア(ラムクリア)処理が行われた場合には、電源復帰後にチェックステータスを0に設定し、全ての処理や判定を再度行う(または、初期化処理のうちの一処理として、全ての処理や判定または一部の処理や判定を再度行う)ように制御しても良い。 The check status can be set to 0 when the power is turned on, and when the power is cut off during the process, starting from the check status at the previous power cut after the power is restored. Of course, if power is cut off, power is turned on, or backup clear (ram clear) processing is performed, the check status is set to 0 after the power is restored, and all processing and determination are performed again ( Alternatively, as one of the initialization processes, all the processes or the determination or a part of the processes or the determination may be performed again).

[サウンドリクエスト制御処理(同一チャンネルに対して複数のサウンドリクエストがある場合)]
次に、図36に示されるサウンドリクエスト制御処理に関し、同一チャンネルに対して複数のサウンドリクエスト(SACリクエストとも称する)がある場合のサウンドリクエスト制御処理について、図60を参照して説明する。図60は、同一チャンネルに対して複数のサウンドリクエストがある場合のサウンドリクエスト制御処理の一例を示すフローチャートである。
[Sound request control processing (when there are multiple sound requests for the same channel)]
Next, regarding the sound request control processing shown in FIG. 36, the sound request control processing when there are a plurality of sound requests (also referred to as SAC requests) for the same channel will be described with reference to FIG. 60. FIG. 60 is a flowchart showing an example of a sound request control process when there are a plurality of sound requests for the same channel.

本実施形態のパチンコ遊技機1では、33.3msec周期で行われるメインループの同一フレームにおいて同一の再生チャンネルに複数のSACリクエストを行う場合、SACリクエストとSACリクエストとの間に例えば2msecの消音コマンドを付して登録を行っている。これにより、SACリクエストにもとづいて出力される遊技音が他の遊技音に被ってしまうことを防止でき、精度の高い遊技音を出力することが可能となっている。ただしこの場合、遊技音が上書きされないというメリットはあるものの、処理に時間を要してしまうおそれがある。そこで、本実施形態のパチンコ遊技機1では、メインループの同一フレームにおいて同一仮想トラックに複数のSAC番号を指定(登録)する場合、先着のSACリクエストとの間に間隔をあけて後着のSACリクエストを行う場合と、先着のSAC番号との間に間隔をあけずに後着のSACリクエストを行う場合とを設けるようにしている。具体的には以下において説明する。 In the pachinko gaming machine 1 of the present embodiment, when a plurality of SAC requests are made to the same playback channel in the same frame of the main loop performed at a cycle of 33.3 msec, for example, a mute command of 2 msec between SAC requests. Is registered with. As a result, it is possible to prevent the game sound output based on the SAC request from being overlaid on another game sound, and it is possible to output the game sound with high accuracy. However, in this case, although there is an advantage that the game sound is not overwritten, there is a possibility that the processing takes time. Therefore, in the pachinko gaming machine 1 of the present embodiment, when a plurality of SAC numbers are designated (registered) in the same virtual track in the same frame of the main loop, the SAC of the first arrival arrives with a gap from the SAC request of the first arrival. There are provided a case of making a request and a case of making a later-arriving SAC request without an interval between the first-arriving SAC number. The details will be described below.

図60に示されるように、サウンドリクエスト制御処理(同一チャンネルに対して複数のサウンドリクエストがある場合)において、ホスト制御回路210は、先ず、SAC番号と再生チャンネルの確認を行い(ステップS541)、その後、ステップS542に移る。 As shown in FIG. 60, in the sound request control process (when there are a plurality of sound requests for the same channel), the host control circuit 210 first confirms the SAC number and the reproduction channel (step S541), Then, it moves to step S542.

ホスト制御回路210は、ステップS542において、同一の再生チャンネルに対してSACリクエストが複数あるか否かを判別する。例えば、SHOT再生とLOOP再生とではSAC番号が異なるため、間隔をあけずに同一の再生チャンネルに複数のSAC番号が指定される場合がある。同一の再生チャンネルに対してSACリクエストが複数ある場合(ステップS542におけるYES)、ホスト制御回路210は、ステップS543に移る。一方、同一の再生チャンネルに対してSACリクエストが複数なければ(ステップS542におけるNO)、サウンドリクエスト制御処理を終了する。なお、本実施形態では、一つの再生チャンネルに対して一つの仮想トラックが対応しているので、ステップS542の判別処理は、同一の仮想トラックに対してSACリクエストがあるか否かの判別と同義である。すなわち、「トラック」は「フレーズ」をデコード再生するためのインターフェースであり、「再生チャンネル」は「フレーズ」を再生する概念である。つまり、「再生チャンネル」を指定して「フレーズ」を再生リクエストすると、対応する「トラック」に割り当てられてフレーズが再生される。また、「仮想トラック」は「フレーズ再生制御用のインターフェイス」のことである。なお、仮想トラックは128チャンネルあり、自動的に32チャンネルのフレーズ再生チャンネルに振り分けることが出来るが、本実施形態ではこの機能を使用していないため、「仮想トラック」=「再生チャンネル」となる。 In step S542, the host control circuit 210 determines whether or not there are multiple SAC requests for the same playback channel. For example, since the SAC numbers are different between the SHOT reproduction and the LOOP reproduction, there are cases where a plurality of SAC numbers are designated for the same reproduction channel without an interval. When there are a plurality of SAC requests for the same reproduction channel (YES in step S542), the host control circuit 210 moves to step S543. On the other hand, if there are no SAC requests for the same reproduction channel (NO in step S542), the sound request control process ends. It should be noted that in the present embodiment, one virtual track corresponds to one reproduction channel, and therefore the determination processing in step S542 is synonymous with the determination as to whether or not there is a SAC request for the same virtual track. Is. That is, the “track” is an interface for decoding and reproducing the “phrase”, and the “reproduction channel” is a concept for reproducing the “phrase”. That is, when a "playback channel" is specified and a "phrase" is requested to be played back, the phrase is assigned to the corresponding "track" and played. The "virtual track" is an "interface for controlling phrase reproduction". Note that there are 128 virtual tracks and they can be automatically assigned to 32 phrase playback channels, but since this function is not used in this embodiment, "virtual track"="playback channel".

ホスト制御回路210は、ステップS543において、SHOT再生およびLOOP再生のチェイン再生であるか否かを判別する。SHOT再生およびLOOP再生のチェイン再生である場合(ステップS543におけるYES)、ホスト制御回路210は、LOOP再生のSACリクエストを1フレーム後(33.3msec後)に実行し(ステップS544)、サウンドリクエスト制御処理を終了する。SHOT再生およびLOOP再生のチェイン再生である場合に、LOOP再生のSACリクエストを1フレーム遅らせて実行することで、SHOT再生の音が上書きされないようにし、SHOT再生の音が聞き取りにくくなることを防止することが可能となる。一方、SHOT再生およびLOOP再生のチェイン再生でなければ(ステップS543におけるNO)、ホスト制御回路210は、ステップS545に移る。 In step S543, the host control circuit 210 determines whether or not chain reproduction of SHOT reproduction and LOOP reproduction. In the case of chain reproduction of SHOT reproduction and LOOP reproduction (YES in step S543), the host control circuit 210 executes the SAC request of LOOP reproduction one frame later (33.3 msec later) (step S544), and the sound request control. The process ends. In the case of chain playback of SHOT playback and LOOP playback, the SAC request of LOOP playback is delayed by one frame to prevent the sound of SHOT playback from being overwritten and prevent the sound of SHOT playback from becoming difficult to hear. It becomes possible. On the other hand, if it is not the chain reproduction of the SHOT reproduction and the LOOP reproduction (NO in step S543), the host control circuit 210 moves to step S545.

ホスト制御回路210は、ステップS545において、SAC間の消音コマンドが全ての再生チャンネルの消音設定であるか否かを判別する。例えば、特別図柄や装飾図柄の変動表示が終了するとき等には、全ての再生チャンネルに対して一律にSAC間に消音コマンドが設定されている。そして、SAC間の消音コマンドが全ての再生チャンネルの消音設定である場合(ステップS545におけるYES)には、消音が実行されるように、ホスト制御回路210は、先着のSACリクエストに対応するSACデータに対して消音コマンドを上書きせずに、後着のSACリクエストに対応するSACデータをセットし(ステップS546)、サウンドリクエスト制御処理を終了する。一方、SAC間の消音コマンドが全ての再生チャンネルの消音設定でない場合(ステップS545におけるNO)には、迅速な処理が行われるように、各再生チャンネルの消音コマンドを後着のSACリクエストに対応するSACデータで上書きしてセットし(ステップS547)、サウンドリクエスト制御処理を終了する。 In step S545, the host control circuit 210 determines whether or not the mute command between SACs is the mute setting for all reproduction channels. For example, when the variable display of the special symbol or the decorative symbol ends, the mute command is uniformly set between the SACs for all the reproduction channels. Then, when the mute command between SACs is mute setting for all reproduction channels (YES in step S545), the host control circuit 210 causes the SAC data corresponding to the first-arrival SAC request so that the mute is executed. On the other hand, without overwriting the mute command, the SAC data corresponding to the late arrival SAC request is set (step S546), and the sound request control process is ended. On the other hand, when the mute command between SACs is not the mute setting for all the reproduction channels (NO in step S545), the mute command for each reproduction channel corresponds to the later-arriving SAC request so that quick processing is performed. The SAC data is overwritten and set (step S547), and the sound request control process ends.

このように、本実施形態のパチンコ遊技機1では、メインループの同一フレームにおいて同一の再生チャンネルに複数のSACリクエストを行う場合、この複数のSACリクエストがSHOT再生およびLOOP再生のチェイン再生であるときには、SHOT再生に対してLOOP再生の音が被らないようにLOOP再生のSAC番号を1フレーム(例えば33.3msec)遅らせて実行する。SHOT再生とは例えばフレーズの1回再生であり、LOOP再生とは例えばフレーズをLOOP再生(複数回再生)すること等である。 As described above, in the pachinko gaming machine 1 of the present embodiment, when a plurality of SAC requests are made to the same reproduction channel in the same frame of the main loop, when the plurality of SAC requests are chain reproduction of SHOT reproduction and LOOP reproduction, , The SAC number of the LOOP reproduction is delayed by one frame (for example, 33.3 msec) so that the sound of the LOOP reproduction is not received with respect to the SHOT reproduction. The SHOT reproduction is, for example, a one-time reproduction of a phrase, and the LOOP reproduction is, for example, a LOOP reproduction (reproduction a plurality of times) of the phrase.

また、SAC間の消音コマンドが全ての再生チャンネルの消音設定である場合には、消音が実行されるように、消音コマンドを後着のSACデータを上書きせずにSAC番号に対応するSACデータを登録する。これにより、例えば特別図柄の変動表示が終了したときに、次の特別図柄の変動表示が開始されるまでの間(ま)を確保することができる。さらに、SAC間の消音コマンドが全ての再生チャンネルの消音設定でない場合には、各再生チャンネルの消音コマンドを後着のSACリクエストに対応するSACデータで上書きして消音が実行されないようにしている。このように、状況に応じて消音を実行したり実行しないようにすることで、消音による遊技音効果を生かしつつ、処理の迅速性(消音が上書きされることによる迅速性)を担保できるようにしている。 Also, when the mute command between SACs is the mute setting for all playback channels, the mute command does not overwrite the SAC data of the last arrival so that the mute command does not overwrite the SAC data corresponding to the SAC number. sign up. Thereby, for example, when the variable display of the special symbol is finished, it is possible to secure a time until the variable display of the next special symbol is started. Further, when the mute command between SACs is not the mute setting for all reproduction channels, the mute command for each reproduction channel is overwritten with the SAC data corresponding to the SAC request that arrives later so that mute is not executed. In this way, by executing or not executing the muffling depending on the situation, it is possible to ensure the swiftness of the processing (the swiftness due to the muffling being overwritten) while making the most of the game sound effect of the muffling. ing.

[サウンドリクエスト制御処理(ボリューム調整が行われた場合)]
次に、図36に示されるサウンドリクエスト制御処理に関し、ボリューム調整が行われた場合のサウンドリクエスト制御処理のバリエーションについて説明する。本明細書では、ボリューム調整が行われた場合のサウンドリクエスト制御処理のバリエーションとして、第1実施例〜第5実施例の5つのバリエーションについて、それぞれ、図61〜図65を参照して説明する。図61は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第1実施例を示すフローチャートである。図62は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第2実施例を示すフローチャートである。図63は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第3実施例を示すフローチャートである。図64は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第4実施例を示すフローチャートである。図65は、ボリューム調整が行われた場合のサウンドリクエスト制御処理の第5実施例を示すフローチャートである。
[Sound request control processing (when volume adjustment is performed)]
Next, regarding the sound request control processing shown in FIG. 36, variations of the sound request control processing when volume adjustment is performed will be described. In this specification, as variations of the sound request control process when volume adjustment is performed, five variations of the first to fifth examples will be described with reference to FIGS. 61 to 65, respectively. FIG. 61 is a flowchart showing the first embodiment of the sound request control processing when the volume adjustment is performed. FIG. 62 is a flowchart showing the second embodiment of the sound request control processing when the volume adjustment is performed. FIG. 63 is a flowchart showing the third embodiment of the sound request control process when the volume adjustment is performed. FIG. 64 is a flowchart showing the fourth embodiment of the sound request control process when the volume adjustment is performed. FIG. 65 is a flowchart showing the fifth example of the sound request control process when the volume adjustment is performed.

(第1実施例)
図61に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第1実施例において、ホスト制御回路210は、先ず、SAC番号で指定された音声データの入力処理を行う(ステップS551)。その後、ステップS552に移る。なお、SAC番号は、ホスト制御回路210により各チャンネルに登録される。
(First embodiment)
As shown in FIG. 61, in the first embodiment of the sound request control processing (when the volume adjustment is performed), the host control circuit 210 first performs the input processing of the audio data designated by the SAC number ( Step S551). Then, it moves to step S552. The SAC number is registered in each channel by the host control circuit 210.

ホスト制御回路210は、ステップS552において、SAC番号で指定された音声データにもとづいて、出力先のスピーカを指定し、ステップS553に移る。この第1実施例において、SAC番号で指定された音声データには、どのスピーカから出力するかの情報が組み込まれている。スピーカは、例えば、汎用的に使用される(特定の音以外の音である通常音の出力に使用される)共用スピーカと、特定音(エラー音や警告音等)の出力に使用される専用スピーカ(例えば、重低音用のスピーカ)とを有する。なお、ホスト制御回路210は、複数のスピーカのうちいずれを専用スピーカとするかの設定を、各種初期化処理(例えば、図36の各種初期化処理(ステップS201)参照)において行う。 In step S552, the host control circuit 210 specifies the output destination speaker based on the audio data specified by the SAC number, and proceeds to step S553. In the first embodiment, the audio data designated by the SAC number incorporates information about which speaker is to be output. The speaker is, for example, a shared speaker that is used for general purposes (used to output a normal sound that is a sound other than a specific sound) and a dedicated speaker that is used to output a specific sound (error sound, warning sound, etc.) And a speaker (for example, a speaker for heavy bass). The host control circuit 210 sets which of the plurality of speakers is to be the dedicated speaker in various initialization processes (for example, various initialization processes of FIG. 36 (step S201)).

ホスト制御回路210は、ステップS553において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS553におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS554)、ステップS556に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS553におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS555)、ステップS556に移る。 In step S553, the host control circuit 210 determines whether the volume control is performed by a hardware switch. If the volume control is performed by the hardware switch (YES in step S553), the volume control is performed by the hardware switch (see reference numeral 281 in FIG. 9) (step S554), and the process proceeds to step S556. On the other hand, if the volume is not controlled by the hardware switch (NO in step S553), user volume control (see reference numeral 282 in FIG. 9) is performed (step S555), and the process proceeds to step S556.

ホスト制御回路210は、ステップS556において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS557に移る。 In step S556, the host control circuit 210 performs debug volume control during debugging (see reference numeral 283 in FIG. 9), and then proceeds to step S557.

ホスト制御回路210は、ステップS557において、特定音のボリューム制御であるか否かを判別する。特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。また、SAC番号で指令される音声データには、通常音の出力先が共用スピーカである旨の情報が組み込まれているとともに、特定音の出力先が専用スピーカである旨の情報が組み込まれている。 In step S557, the host control circuit 210 determines whether the volume control of the specific sound is performed. The specific sound corresponds to a sound that is not desired to be affected by the volume adjustment, such as an error sound. In addition, the voice data instructed by the SAC number includes information that the output destination of the normal sound is the shared speaker, and that the output destination of the specific sound is the dedicated speaker. There is.

ステップS558において特定音のボリューム制御でないと判別すると(ステップS557におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS558)、ステップS560に移る。ステップS558のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 When it is determined in step S558 that the volume control is not for the specific sound (NO in step S557), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S558). ), and proceeds to step S560. In the volume control in step S558, control is performed to change the volume according to the volume adjustment.

一方、ステップS557において特定音のボリューム制御であると判別すると(ステップS557におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS559)、ステップS560に移る。ステップS559のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される制御)が行われる。 On the other hand, if it is determined in step S557 that the volume control is for the specific sound (YES in step S557), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( Then, the process proceeds to step S559) and step S560. In the volume control in step S559, control is performed so that a constant volume is output without being affected by the volume adjustment regardless of whether the volume adjustment is performed (that is, even if the volume changing operation is performed, the operation is performed. Before and after is performed, a control for outputting a constant volume is performed.

ホスト制御回路210は、ステップS560において、チャンネル数分(本実施形態では1CH〜32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S560, the host control circuit 210 determines whether the volume control for the number of channels (32 channels of 1CH to 32CH in this embodiment) has been performed.

ステップS560においてチャンネル数分のボリューム設定が行われていれば(ステップS560におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS561)、サウンドリクエスト制御処理を終了する。 If the volume setting for the number of channels has been performed in step S560 (YES in step S560), the volume control incorporated in the audio data designated by the SAC number is performed (step S561), and the sound request control process ends. To do.

ステップS560においてチャンネル数分のボリューム制御が行われていなければ(ステップS560におけるNO)、ホスト制御回路210は、ステップS557に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS560においてYESと判別されるまで)、ステップS557〜ステップS560の処理が行われる。なお、図61には示されていないが、各チャンネルに対応してSAC番号の指定が行われていることに鑑みれば、ステップS561の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels is not performed in step S560 (NO in step S560), the host control circuit 210 returns to step S557 and the volume control for the number of channels is performed (determined as YES in step S560). Until it is performed), the processes of steps S557 to S560 are performed. Although not shown in FIG. 61, considering that the SAC number is designated for each channel, if volume control for the number of channels is performed in the process of step S561 as well. good.

(第2実施例)
図62に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第2実施例において、ホスト制御回路210は、先ず、SAC番号で指定された音声データの入力処理を行う(ステップS571)。その後、ステップS572に移る。なお、SAC番号は、ホスト制御回路210により各チャンネルに登録される。
(Second embodiment)
As shown in FIG. 62, in the second embodiment of the sound request control processing (when the volume adjustment is performed), the host control circuit 210 first performs the input processing of the audio data designated by the SAC number ( Step S571). Then, it moves to step S572. The SAC number is registered in each channel by the host control circuit 210.

なお、この第2実施例では、例えば、汎用的に使用される(特定の音以外の音である通常音の出力に使用される)共用チャンネルと、特定音(エラー音や警告音等)の出力に使用される専用チャンネルとが用意されている。なお、ホスト制御回路210は、複数のチャンネル(1〜32CH)のうち特定の音の出力に使用される専用チャンネル(CH31、CH32)と、特定の音以外の音に使用される共用チャンネル(CH1〜CH30)とを、各種初期化処理(例えば、図36の各種初期化処理(ステップS201)参照)において設定する。 In the second embodiment, for example, a shared channel that is used for general purposes (used to output a normal sound that is a sound other than a specific sound) and a specific sound (error sound, warning sound, etc.) There is a dedicated channel used for output. The host control circuit 210 uses the dedicated channels (CH31, CH32) used to output a specific sound among the plurality of channels (1 to 32CH) and the shared channel (CH1) used for sounds other than the specific sound. To CH30) in various initialization processes (for example, refer to various initialization processes (step S201) in FIG. 36).

ホスト制御回路210は、ステップS572において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS572におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS573)、ステップS575に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS572におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS574)、ステップS575に移る。 In step S572, the host control circuit 210 determines whether the volume control is performed by a hardware switch. If the volume control is performed by the hardware switch (YES in step S572), the volume control is performed by the hardware switch (see reference numeral 281 in FIG. 9) (step S573), and the process proceeds to step S575. On the other hand, if the volume is not controlled by the hardware switch (NO in step S572), user volume control (see reference numeral 282 in FIG. 9) is performed (step S574), and the process proceeds to step S575.

ホスト制御回路210は、ステップS576において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS576に移る。 In step S576, the host control circuit 210 performs debug volume control during debugging (see reference numeral 283 in FIG. 9), and then proceeds to step S576.

ホスト制御回路210は、ステップS576において、特定音のボリューム制御であるか否かを判別する。第2実施例においても、特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。 In step S576, the host control circuit 210 determines whether the volume control of the specific sound is performed. Also in the second embodiment, the specific sound corresponds to a sound that is not desired to be influenced by the volume adjustment, such as an error sound.

ステップS576において特定音のボリューム制御でないと判別すると(ステップS576におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS577)、ステップS578に移る。ステップS577のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 If it is determined in step S576 that the volume control is not for the specific sound (NO in step S576), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S577). ), and proceeds to step S578. In the volume control of step S577, control is performed to change the volume according to the volume adjustment.

一方、ステップS576において特定音のボリューム制御であると判別すると(ステップS576におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS579)、ステップS582に移る。ステップS579のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される制御)が行われる。 On the other hand, when it is determined in step S576 that the volume control is for the specific sound (YES in step S576), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( Then, the process proceeds to step S579) and step S582. In the volume control of step S579, control is performed in which a constant volume is output without being affected by the volume adjustment regardless of whether the volume adjustment is performed (that is, even if the volume changing operation is performed, the operation is performed. Before and after is performed, a control for outputting a constant volume is performed.

ホスト制御回路210は、ステップS578において、ボリューム調整の影響を受けない再生チャンネルでの再生であるか否かを判別する。ボリューム調整の影響を受けない再生チャンネル(例えばCH31、CH32)での再生であれば(ステップS578におけるYES)、一定の音量を指定する(ステップS580)。ボリューム調整を受ける再生チャンネル(例えば、CH1〜CH30)での再生であれば(ステップS578におけるNO)、ユーザーボリュームに応じた音量を設定する(ステップS581)。ステップS580の処理が終了するとまたはステップS581の処理が終了すると、ホスト制御回路210は、ステップS582に移る。 In step S578, the host control circuit 210 determines whether or not the reproduction is a reproduction channel that is not affected by the volume adjustment. If the reproduction is performed on the reproduction channel (eg, CH31, CH32) that is not affected by the volume adjustment (YES in step S578), a certain volume is designated (step S580). If the reproduction is performed on the reproduction channel (for example, CH1 to CH30) that receives the volume adjustment (NO in step S578), the volume corresponding to the user volume is set (step S581). When the process of step S580 ends or the process of step S581 ends, the host control circuit 210 moves to step S582.

ホスト制御回路210は、ステップS582において、チャンネル数分(本実施形態では1CH〜32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S582, the host control circuit 210 determines whether the volume control for the number of channels (32 channels of 1CH to 32CH in this embodiment) has been performed.

ステップS632においてチャンネル数分のボリューム設定が行われていれば(ステップS582におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS583)、サウンドリクエスト制御処理を終了する。 If the volume setting for the number of channels has been performed in step S632 (YES in step S582), the volume control incorporated in the audio data designated by the SAC number is performed (step S583), and the sound request control process ends. To do.

ステップS582においてチャンネル数分のボリューム制御が行われていなければ(ステップS582におけるNO)、ホスト制御回路210は、ステップS576に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS582においてYESと判別されるまで)、ステップS576〜ステップS582の処理が行われる。なお、図62には示されていないが、ステップS583の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels is not performed in step S582 (NO in step S582), the host control circuit 210 returns to step S576 until the volume control for the number of channels is performed (determined as YES in step S582). Until it is performed), the processes of steps S576 to S582 are performed. Although not shown in FIG. 62, volume control for the number of channels may be performed in the process of step S583.

(第3実施例)
図63に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第3実施例において、ホスト制御回路210は、先ず、SAC番号で指定された音声データの入力処理を行う(ステップS591)。その後、ステップS592に移る。
(Third embodiment)
As shown in FIG. 63, in the third embodiment of the sound request control processing (when the volume adjustment is performed), the host control circuit 210 first performs the input processing of the audio data designated by the SAC number ( Step S591). Then, it moves to step S592.

ホスト制御回路210は、ステップS592において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS592におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS593)、ステップS595に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS592におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS594)、ステップS595に移る。 In step S592, the host control circuit 210 determines whether the volume control is performed by a hardware switch. If the volume control is performed by the hardware switch (YES in step S592), the volume control is performed by the hardware switch (see reference numeral 281 in FIG. 9) (step S593), and the process proceeds to step S595. On the other hand, if the volume is not controlled by the hardware switch (NO in step S592), user volume control (see reference numeral 282 in FIG. 9) is performed (step S594), and the process proceeds to step S595.

ホスト制御回路210は、ステップS595において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS596に移る。 In step S595, the host control circuit 210 performs debug volume control during debugging (see reference numeral 283 in FIG. 9), and then proceeds to step S596.

ホスト制御回路210は、ステップS596において、特定音のボリューム制御であるか否かを判別する。第3実施例においても、特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。 In step S596, the host control circuit 210 determines whether or not the volume control is for the specific sound. Also in the third embodiment, the specific sound corresponds to a sound that is not desired to be influenced by the volume adjustment, such as an error sound.

ステップS596において特定音のボリューム制御でないと判別すると(ステップS596におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS597)、ステップS599に移る。ステップS597のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 If it is determined in step S596 that the volume control is not for the specific sound (NO in step S596), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S597). ), and proceeds to step S599. In the volume control of step S597, control is performed to change the volume according to the volume adjustment.

一方、ステップS596において特定音のボリューム制御であると判別すると(ステップS596におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS598)、ステップS599に移る。ステップS598のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される制御)が行われる。 On the other hand, when it is determined in step S596 that the volume control is for the specific sound (YES in step S596), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( (Step S598), the process proceeds to step S599. In the volume control of step S598, control is performed so that a constant volume is output without being affected by the volume adjustment regardless of whether the volume adjustment is performed (that is, even if the volume changing operation is performed, the operation is performed. Before and after is performed, a control for outputting a constant volume is performed.

ホスト制御回路210は、ステップS599において、現在、再生チャンネルにあるデータ(再生中のデータ)がボリューム調整の影響を受けないデータであるか否かを判別する。再生チャンネルにあるデータがボリューム調整の影響を受けないデータであれば(ステップS599におけるYES)、次回、再生チャンネルに一定の音量を指定する(ステップS600)。再生チャンネルにあるデータがボリューム調整を受けるデータであれば(ステップS599におけるNO)、次回、再生チャンネルにボリューム調整に応じた音量を設定する(ステップS601)。ステップS600の処理が終了するとまたはステップS601の処理が終了すると、ホスト制御回路210は、ステップS602に移る。 In step S599, the host control circuit 210 determines whether or not the data currently in the reproduction channel (data being reproduced) is data that is not affected by the volume adjustment. If the data on the reproduction channel is not affected by the volume adjustment (YES in step S599), a certain volume is designated for the reproduction channel next time (step S600). If the data in the reproduction channel is data to be volume-adjusted (NO in step S599), next time, the volume corresponding to the volume adjustment is set in the reproduction channel (step S601). When the process of step S600 ends or the process of step S601 ends, the host control circuit 210 moves to step S602.

ホスト制御回路210は、ステップS602において、チャンネル数分(本実施形態では1CH〜32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S602, the host control circuit 210 determines whether the volume control for the number of channels (32 channels of 1CH to 32CH in this embodiment) has been performed.

ステップS602においてチャンネル数分のボリューム設定が行われていれば(ステップS602におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS603)、サウンドリクエスト制御処理を終了する。 If the volume setting for the number of channels has been performed in step S602 (YES in step S602), the volume control incorporated in the audio data designated by the SAC number is performed (step S603), and the sound request control process ends. To do.

ステップS602においてチャンネル数分のボリューム制御が行われていなければ(ステップS602におけるNO)、ホスト制御回路210は、ステップS599に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS602においてYESと判別されるまで)、ステップS599〜ステップS602の処理が行われる。なお、図63には示されていないが、ステップS603の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels is not performed in step S602 (NO in step S602), the host control circuit 210 returns to step S599 until the volume control for the number of channels is performed (determined as YES in step S602). Until it is performed), the processes of steps S599 to S602 are performed. Although not shown in FIG. 63, the volume control for the number of channels may be performed in the process of step S603.

なお、この第3実施例では、ステップS599において、現在、再生チャンネルにあるデータ(再生中のデータ)がボリューム調整の影響を受けないデータであるか否かを判別し、ステップS599の判別結果がYESであれば、次回再生チャンネルに一定の音量を設定し(ステップS600)、ステップS599の判別結果がNOであれば、次回再生チャンネルにボリューム調整に応じた音量を設定しているが、これに代えて、以下に説明する変形例のようにしても良い。すなわち、この変形例では、ステップS597およびステップS598の次のステップの処理として、今回設定される音声データと、当該音声データが設定される再生チャンネルで既に再生中の音声データとが、ボリューム調整の影響を受けないデータであるか否かを確認する処理を行った後、今回の音声データのボリューム調整の設定と前回の音声データのボリューム調整の設定とが同じであるか否かを判別する処理を行う。今回の音声データのボリューム調整の設定と前回の音声データのボリューム調整の設定とが同じである場合には、ボリューム調整の影響を受けないデータであるか否かを判別する処理を行う。今回の音声データのボリューム調整の設定と前回の音声データのボリューム調整の設定とが同じない場合には、今回設定される音声データのボリューム調整の設定を行った後、ボリューム調整の影響を受けないデータであるか否かを判別する処理に移る。ボリューム調整の影響を受けないデータであるか否かを判別する処理に移る。そして、ボリューム調整の影響を受けないデータである場合には、再生チャンネルに一定の音量を設定する処理を行い、ボリューム調整の影響を受けるデータである場合には、再生チャンネルにボリューム調整に応じた音量を設定する処理を行う。その後、ステップS602のように、チャンネル数分設定したか否かを判別する処理に移ると良い。なお、この変形例において第3実施例と異なる処理は上述した処理だけであり、その他の処理は第3実施例の処理(図63に示されるステップS592〜ステップS598の処理、ステップS602の処理、およびステップS603の処理)と同じである。 In the third embodiment, in step S599, it is determined whether or not the data currently in the reproduction channel (data being reproduced) is data that is not affected by the volume adjustment, and the result of the determination in step S599 is If YES, a certain volume is set to the next playback channel (step S600), and if the determination result of step S599 is NO, the volume corresponding to the volume adjustment is set to the next playback channel. Instead, a modified example described below may be used. That is, in this modified example, as the processing of the step subsequent to step S597 and step S598, the audio data set this time and the audio data already being reproduced on the reproduction channel in which the audio data is set are subjected to volume adjustment. After performing processing to confirm whether the data is not affected, processing to determine whether the volume adjustment setting for the current audio data and the volume adjustment setting for the previous audio data are the same. I do. When the volume adjustment setting for the current audio data is the same as the volume adjustment setting for the previous audio data, processing is performed to determine whether the data is not affected by the volume adjustment. If the volume adjustment settings for the audio data this time are not the same as the volume adjustment settings for the previous audio data, the volume adjustments for the audio data set this time are not affected by the volume adjustments. The process moves to the process of determining whether or not it is data. The process moves to the process of determining whether the data is not affected by the volume adjustment. Then, if the data is not affected by the volume adjustment, a process for setting a certain volume to the playback channel is performed, and if the data is affected by the volume adjustment, the volume is adjusted to the playback channel. Perform the process to set the volume. After that, as in step S602, the process of determining whether or not the number of channels has been set may be performed. In this modification, the processing different from that of the third embodiment is only the above-described processing, and the other processing is the processing of the third embodiment (the processing of steps S592 to S598 and the processing of step S602 shown in FIG. 63). And the processing of step S603).

(第4実施例)
図64に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第4実施例において、ホスト制御回路210は、先ず、SAC番号がボリューム調整の影響を受けるSAC番号であるかどうかを確認する(ステップS611)。その後、ステップS612に移る。
(Fourth embodiment)
As shown in FIG. 64, in the fourth embodiment of the sound request control process (when volume adjustment is performed), the host control circuit 210 first determines whether the SAC number is the SAC number affected by the volume adjustment. It is confirmed (step S611). Then, it moves to step S612.

ホスト制御回路210は、ステップS612において、SAC番号がボリューム調整の影響を受けるか否かを示すフラグを更新し、SAC番号で指定された音声データの入力を行う(ステップS613)。具体的には、SAC番号がボリューム調整の影響を受ける場合にはフラグをONに設定する(SAC番号がボリューム調整の影響を受けない場合にはフラグはOFF)。 In step S612, the host control circuit 210 updates the flag indicating whether the SAC number is affected by the volume adjustment, and inputs the audio data designated by the SAC number (step S613). Specifically, if the SAC number is affected by volume adjustment, the flag is set to ON (if the SAC number is not affected by volume adjustment, the flag is OFF).

ホスト制御回路210は、ステップS614において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS614におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS615)、ステップS617に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS614におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS610)、ステップS617に移る。 In step S614, the host control circuit 210 determines whether the volume control is performed by a hardware switch. If the volume control is performed by the hardware switch (YES in step S614), the volume control is performed by the hardware switch (see reference numeral 281 in FIG. 9) (step S615), and the process proceeds to step S617. On the other hand, if the volume is not controlled by the hardware switch (NO in step S614), user volume control (see reference numeral 282 in FIG. 9) is performed (step S610), and the process proceeds to step S617.

ホスト制御回路210は、ステップS617において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS618に移る。 In step S617, the host control circuit 210 performs debug volume control during debugging (see reference numeral 283 in FIG. 9), and then proceeds to step S618.

ホスト制御回路210は、ステップS618において、特定音のボリューム制御であるか否かを判別する。第4実施例においても、特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。 In step S618, the host control circuit 210 determines whether the volume control of the specific sound is performed. Also in the fourth embodiment, the specific sound corresponds to a sound that is not desired to be influenced by the volume adjustment, such as an error sound.

ステップS618において特定音のボリューム制御でないと判別すると(ステップS618におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS619)、ステップS620に移る。ステップS619のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 If it is determined in step S618 that the volume control is not for the specific sound (NO in step S618), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S619). ), and proceeds to step S620. In the volume control of step S619, control is performed to change the volume according to the volume adjustment.

一方、ステップS618において特定音のボリューム制御であると判別すると(ステップS618におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS622)、ステップS624に移る。ステップS622のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される制御)が行われる。 On the other hand, if it is determined in step S618 that the volume control is for the specific sound (YES in step S618), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( Then, the process proceeds to step S622) and step S624. In the volume control of step S622, control is performed so that a constant volume is output without being affected by the volume adjustment regardless of whether the volume adjustment is performed (that is, even if a volume changing operation is performed, the operation is performed. Before and after is performed, a control for outputting a constant volume is performed.

ホスト制御回路210は、ステップS620において、ボリューム調整の影響を受けない再生チャンネルでの再生か否かを判別する。すなわち、ステップS612でフラグがONに設定されているか否かを判別する。ボリューム調整の影響を受けない再生チャンネルでの再生である場合(ステップS620におけるYES)、再生チャンネルに一定の音量を指定し(ステップS621)、ステップS624に移る。ボリューム調整の影響を受けない再生チャンネルでの再生でない場合(ステップS620におけるNO)、再生チャンネルにボリューム調整に応じた音量を設定し(ステップS623)、ステップS624に移る。 In step S620, the host control circuit 210 determines whether the reproduction is performed on the reproduction channel that is not affected by the volume adjustment. That is, it is determined whether or not the flag is set to ON in step S612. When the reproduction is performed on the reproduction channel that is not affected by the volume adjustment (YES in step S620), a certain volume is designated for the reproduction channel (step S621), and the process proceeds to step S624. When the reproduction is not performed on the reproduction channel that is not affected by the volume adjustment (NO in step S620), the volume corresponding to the volume adjustment is set in the reproduction channel (step S623), and the process proceeds to step S624.

ホスト制御回路210は、ステップS624において、チャンネル数分(本実施形態では1CH〜32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S624, the host control circuit 210 determines whether or not volume control for the number of channels (32 channels of 1CH to 32CH in this embodiment) has been performed.

ステップS624においてチャンネル数分のボリューム設定が行われていれば(ステップS624におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS625)、サウンドリクエスト制御処理を終了する。 If the volume setting for the number of channels has been performed in step S624 (YES in step S624), the volume control incorporated in the audio data designated by the SAC number is performed (step S625), and the sound request control process ends. To do.

ステップS624においてチャンネル数分のボリューム制御が行われていなければ(ステップS624におけるNO)、ホスト制御回路210は、ステップS618に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS624においてYESと判別されるまで)、ステップS618〜ステップS624の処理が行われる。なお、図64には示されていないが、ステップS625の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels is not performed in step S624 (NO in step S624), the host control circuit 210 returns to step S618 and performs volume control for the number of channels (determined as YES in step S624). Until it is performed), the processes of steps S618 to S624 are performed. Although not shown in FIG. 64, volume control for the number of channels may be performed in the process of step S625.

(第5実施例)
図65に示されるように、サウンドリクエスト制御処理(ボリューム調整が行われた場合)の第5実施例において、ホスト制御回路210は、先ず、SAC番号で指定された音声データの入力処理を行う(ステップS631)。その後、ステップS632に移る。
(Fifth embodiment)
As shown in FIG. 65, in the fifth example of the sound request control process (when the volume adjustment is performed), the host control circuit 210 first performs the input process of the audio data designated by the SAC number ( Step S631). Then, it moves to step S632.

ホスト制御回路210は、音声データが各チャンネルがボリューム調整を受ける音声データであるかどうかを確認する(ステップS633)。具体的には、SAC番号により指定される音声データがボリューム調整の影響を受ける音声データである場合にはフラグをONに設定する(SAC番号により指定される音声データがボリューム調整の影響を受けない音声データである場合にはフラグはOFF)。 The host control circuit 210 confirms whether or not the audio data is audio data for which each channel is subjected to volume adjustment (step S633). Specifically, if the audio data specified by the SAC number is the audio data affected by the volume adjustment, the flag is set to ON (the audio data specified by the SAC number is not affected by the volume adjustment. If it is audio data, the flag is OFF).

ホスト制御回路210は、ステップS633において、ハードウェアスイッチによるボリューム制御であるか否かを判別する。ハードウェアスイッチによるボリューム制御であれば(ステップS633におけるYES)、ハードウェアスイッチによるボリューム制御(図9の符号281参照)を行い(ステップS634)、ステップS636に移る。一方、ハードウェアスイッチによるボリューム制御でなければ(ステップS633におけるNO)、ユーザーボリューム制御(図9の符号282参照)を行い(ステップS635)、ステップS636に移る。 In step S633, the host control circuit 210 determines whether the volume control is performed by a hardware switch. If the volume control is performed by the hardware switch (YES in step S633), the volume control is performed by the hardware switch (see reference numeral 281 in FIG. 9) (step S634), and the process proceeds to step S636. On the other hand, if the volume is not controlled by the hardware switch (NO in step S633), user volume control (see reference numeral 282 in FIG. 9) is performed (step S635), and the process proceeds to step S636.

ホスト制御回路210は、ステップS636において、デバッグ時のデバッグボリューム制御(図9の符号283参照)を行い、その後、ステップS637に移る。 In step S636, the host control circuit 210 performs debug volume control (see reference numeral 283 in FIG. 9) during debugging, and then proceeds to step S637.

ホスト制御回路210は、ステップS637において、特定音のボリューム制御であるか否かを判別する。第5実施例においても、特定音は、例えばエラー音等のようにボリューム調整の影響を受けたくない音が相当する。 In step S637, the host control circuit 210 determines whether the volume control of the specific sound is performed. Also in the fifth embodiment, the specific sound corresponds to a sound that is not desired to be affected by the volume adjustment, such as an error sound.

ステップS637において特定音のボリューム制御でないと判別すると(ステップS637におけるNO)、ホスト制御回路210は、チャンネルに設定されている通常音についてのボリューム制御(図9の符号284参照)を行い(ステップS638)、ステップS639に移る。ステップS638のボリューム制御では、ボリューム調整に応じた音量に変更する制御が行われる。 When it is determined in step S637 that the volume control is not for the specific sound (NO in step S637), the host control circuit 210 performs volume control (see reference numeral 284 in FIG. 9) for the normal sound set in the channel (step S638). ), and proceeds to step S639. In the volume control of step S638, control for changing the volume according to the volume adjustment is performed.

一方、ステップS637において特定音のボリューム制御であると判別すると(ステップS637におけるYES)、ホスト制御回路210は、チャンネルに設定されている特定音についてのボリューム制御(図9の符号285)を行い(ステップS640)、ステップS643に移る。ステップS640のボリューム制御では、ボリューム調整が行われたか否かにかかわらず、ボリューム調整の影響を受けずに一定の音量が出力される制御(すなわち、ボリューム変更操作が行われたとしても、当該操作が行われる前後において一定の音量が出力される)が行われる。 On the other hand, when it is determined in step S637 that the volume control is for the specific sound (YES in step S637), the host control circuit 210 performs volume control (reference numeral 285 in FIG. 9) for the specific sound set in the channel ( Then, the process proceeds to step S640) and step S643. In the volume control of step S640, regardless of whether or not the volume adjustment has been performed, a control for outputting a constant volume without being affected by the volume adjustment (that is, even if a volume changing operation is performed, the operation is performed). A constant volume is output before and after the operation) is performed.

ホスト制御回路210は、ステップS639において、ボリューム調整の影響を受けないチャンネルであるか否かを判別する。すなわち、ステップS632でフラグがONに設定されているか否かを判別する。ボリューム調整の影響を受けないチャンネルであれば(ステップS639におけるYES)、再生チャンネルに一定の音量を設定する(ステップS641)。ボリューム調整の影響を受けるチャンネルであれば(ステップS639におけるNO)、再生チャンネルにボリューム調整に応じた音量を設定する(ステップS642)。ステップS641の処理が終了するとまたはステップS642の処理が終了すると、ホスト制御回路210は、ステップS643に移る。 In step S639, the host control circuit 210 determines whether the channel is not affected by the volume adjustment. That is, it is determined whether or not the flag is set to ON in step S632. If the channel is not affected by the volume adjustment (YES in step S639), a certain volume is set to the reproduction channel (step S641). If the channel is affected by the volume adjustment (NO in step S639), the volume corresponding to the volume adjustment is set in the reproduction channel (step S642). When the process of step S641 ends or the process of step S642 ends, the host control circuit 210 moves to step S643.

ホスト制御回路210は、ステップS643において、チャンネル数分(本実施形態では1CH〜32CHの32チャンネル)のボリューム制御が行われたか否かを判別する。 In step S643, the host control circuit 210 determines whether the volume control for the number of channels (32 channels of 1CH to 32CH in this embodiment) has been performed.

ステップS643においてチャンネル数分のボリューム設定が行われていれば(ステップS643におけるYES)、SAC番号で指定された音声データに組み込まれているボリューム制御を行い(ステップS644)、サウンドリクエスト制御処理を終了する。 If the volume setting for the number of channels has been performed in step S643 (YES in step S643), the volume control incorporated in the audio data designated by the SAC number is performed (step S644), and the sound request control process ends. To do.

ステップS643においてチャンネル数分のボリューム制御が行われていなければ(ステップS643におけるNO)、ホスト制御回路210は、ステップS637に戻り、チャンネル数分のボリューム制御が行われるまで(ステップS643においてYESと判別されるまで)、ステップS637〜ステップS643の処理が行われる。なお、図65には示されていないが、ステップS644の処理についてもチャンネル数分のボリューム制御が行われるようにすると良い。 If the volume control for the number of channels is not performed in step S643 (NO in step S643), the host control circuit 210 returns to step S637 until the volume control for the number of channels is performed (determined as YES in step S643). Until it is performed), the processes of steps S637 to S643 are performed. Although not shown in FIG. 65, volume control for the number of channels may be performed in the process of step S644.

上述したボリューム調整が行われた場合のサウンドリクエスト制御処理(第1実施例〜第5実施例)によれば、ボリューム調整が行われたときに、通常音についてはボリューム調整に応じた音量を出力しつつ、例えばエラー音等の重大な特定音についてはボリューム調整が行われたとしても一定の音量をスピーカから出力するといった音声制御を容易に行うことが可能となる。 According to the sound request control processing when the above-described volume adjustment is performed (first to fifth embodiments), when the volume adjustment is performed, the volume corresponding to the volume adjustment is output for the normal sound. On the other hand, for a serious specific sound such as an error sound, it is possible to easily perform voice control such that a certain volume is output from the speaker even if the volume is adjusted.

[LED輝度調整処理]
次に、LEDの輝度調整について、図36および図66を参照して説明する。図66は、強・中・弱のLEDの発光強度に応じた各色(赤、緑、青)の輝度減衰値の一例を示す減衰テーブルである。この減衰テーブルは、サブメインROM205(例えば、図6参照)に記憶されている。
[LED brightness adjustment processing]
Next, the brightness adjustment of the LED will be described with reference to FIGS. 36 and 66. FIG. 66 is an attenuation table showing an example of the brightness attenuation value of each color (red, green, blue) according to the emission intensity of the strong, medium, and weak LEDs. This attenuation table is stored in the sub-main ROM 205 (see, for example, FIG. 6).

本実施形態のパチンコ遊技機1では、例えば遊技者等の操作によって、LEDの輝度を3段階で調整できるように構成されている。具体的には、表示装置13として用いられる液晶表示装置に表示される輝度設定画面において輝度調整の操作が行われると、ホスト制御回路210は、図66に示される減衰テーブルの切り替え処理を行う。例えば、3段階の輝度のうち強から中に変更する操作が行われると、ホスト制御回路210は、参照テーブルを、図66の減衰テーブルの強から中に切り替える処理を行う。 The pachinko gaming machine 1 of the present embodiment is configured so that the brightness of the LED can be adjusted in three stages by an operation of a player or the like, for example. Specifically, when a brightness adjustment operation is performed on the brightness setting screen displayed on the liquid crystal display device used as the display device 13, the host control circuit 210 performs the attenuation table switching process shown in FIG. 66. For example, when an operation of changing from strong to medium among the three levels of brightness is performed, the host control circuit 210 performs a process of switching the reference table from strong to medium in the attenuation table of FIG. 66.

なお、遊技者等の操作によって輝度を調整できるLEDは、例えばガラスドア4(例えば図3参照)に設けられたLEDであっても良いし、例えば表示装置13として用いられる液晶表示装置のバックライトであっても良い。なお、LEDの輝度調整は、3段階に限られず、例えばより多くの段階で調整できるように構成されていても良い。 Note that the LED whose brightness can be adjusted by an operation of a player or the like may be, for example, an LED provided on the glass door 4 (see FIG. 3, for example), or for example, a backlight of a liquid crystal display device used as the display device 13. May be It should be noted that the brightness adjustment of the LED is not limited to three steps, and may be configured to be adjustable in more steps, for example.

LEDの出力値は、以下の式(1)で示される。
LEDの出力値=LEDデータによる輝度値×(100−輝度減衰値)/100・・・式(1)
上記式(1)のLEDの出力値は、LEDの再生チャンネル毎に設定することもできる。なお、遊技者の操作によって変更されるパラメータは、輝度減衰値である。例えば、輝度減衰値が0であれば輝度が最も強く、輝度減衰値が100であれば輝度が最も弱く消灯する。また、LEDの出力値の計算は、シーケンサ226b(図7参照)の内部で行われる。
The output value of the LED is represented by the following equation (1).
LED output value=luminance value based on LED data×(100−luminance attenuation value)/100 (1)
The output value of the LED of the above formula (1) can be set for each reproduction channel of the LED. The parameter changed by the player's operation is the brightness attenuation value. For example, when the brightness attenuation value is 0, the brightness is strongest, and when the brightness attenuation value is 100, the brightness is weakest and the light is turned off. The calculation of the LED output value is performed inside the sequencer 226b (see FIG. 7).

なお、LEDデータおよび再生パターン等を定義するLEDデータテーブルは、ActiveLED(UE)およびLEDMaker(UE)といったツールを用いてBLDファイル(LEDアニメーション)を作成し、この作成されたBLDファイルに情報を付加しつつLEDリスト(Excelマクロ)(UE)で変換して作成される。 In addition, the LED data table that defines the LED data and the reproduction pattern is created by using a tool such as ActiveLED (UE) and LEDMaker (UE) to create a BLD file (LED animation), and information is added to the created BLD file. While being created, it is created by converting with the LED list (Excel macro) (UE).

ところで、3原色フルカラーLEDの場合、赤、緑および青の輝度減衰値を一律で同じとした場合、ホワイトバランスがくずれてしまい、例えば白色だったものが黄色になったりする場合がある。例えば、LEDの輝度を落とした場合、赤、緑および青のうち、青の輝度減衰値を最も大きくする必要があり、赤の輝度減衰値を最も小さくすることが好ましい。 By the way, in the case of the three primary color full-color LEDs, if the luminance attenuation values of red, green, and blue are made to be the same, the white balance may be lost, and for example, what is white may become yellow. For example, when the brightness of the LED is reduced, it is necessary to maximize the brightness attenuation value of blue among red, green, and blue, and it is preferable to minimize the brightness attenuation value of red.

そこで、本実施形態のパチンコ遊技機1では、例えば遊技者等の操作によってLEDの輝度が変更された場合であっても、例えば1024個の各ポート毎に輝度減衰値を設定することで、ホワイトバランスを極力維持できるように構成されている。 Therefore, in the pachinko gaming machine 1 of the present embodiment, even if the brightness of the LED is changed by the operation of the player or the like, for example, by setting the brightness attenuation value for each of 1024 ports, white It is designed to maintain balance as much as possible.

具体的には、遊技者等の操作によってLEDの輝度が強・中・弱のうちのいずれかに調整されると、音声・LED制御回路220は、図66の減衰テーブルを参照し、赤、緑および青のそれぞれについて設定された輝度減衰値にもとづいてLEDの輝度を制御する。なお、減衰テーブルは、例えば1024個のポート毎(LED毎)に用意されているため、各ポート毎に減衰値を設定することができる。 Specifically, when the brightness of the LED is adjusted to one of high, medium, and low by the operation of the player or the like, the sound/LED control circuit 220 refers to the attenuation table of FIG. The brightness of the LED is controlled based on the brightness attenuation value set for each of green and blue. Since the attenuation table is prepared for each of 1024 ports (for each LED), the attenuation value can be set for each port.

例えば、遊技者等の操作によってLEDの輝度が強に設定されると、音声・LED制御回路220のシーケンサ226bは、赤の輝度減衰値0、緑の輝度減衰値5および青の輝度減衰値25を上記の式(1)に代入し、LEDの出力値を算出する。同様に、音声・LED制御回路220のシーケンサ226bは、遊技者等の操作によってLEDの輝度が中に設定されると、赤の輝度減衰値50、緑の輝度減衰値53および青の輝度減衰値63を上記の式(1)に代入し、遊技者等の操作によってLEDの輝度が弱に設定されると、赤の輝度減衰値80、緑の輝度減衰値81および青85の輝度減衰値を上記の式(1)に代入し、LEDの出力値を算出する。そして、音声・LED制御回路220は、このようにして算出されたLEDの出力値にもとづいてLEDの発光を制御する。 For example, when the brightness of the LED is set to be high by the operation of the player or the like, the sequencer 226b of the sound/LED control circuit 220 causes the brightness attenuation value of red 0, the brightness attenuation value of green 5 and the brightness attenuation value of blue 25 to be 25. Is substituted into the above equation (1) to calculate the output value of the LED. Similarly, the sequencer 226b of the voice/LED control circuit 220, when the brightness of the LED is set to the middle by the operation of the player or the like, the red brightness attenuation value 50, the green brightness attenuation value 53, and the blue brightness attenuation value. When 63 is substituted into the above equation (1) and the brightness of the LED is set to be weak by the operation of the player or the like, the brightness attenuation value of red 80, the brightness attenuation value of green 81 and the brightness attenuation value of blue 85 are set. The output value of the LED is calculated by substituting it in the above equation (1). Then, the voice/LED control circuit 220 controls the light emission of the LED based on the output value of the LED calculated in this way.

このように、音声・LED制御回路220は、赤、緑および青それぞれに対応して設定された輝度減衰値にもとづいてLEDの出力値を算出し、この算出されたLEDの出力値にもとづいてLEDの発光を制御することで、例えば遊技者等の操作によってLEDの輝度が変更されたとしても、ホワイトバランスを極力維持することが可能となる。 In this way, the sound/LED control circuit 220 calculates the output value of the LED based on the brightness attenuation value set corresponding to each of red, green, and blue, and based on the calculated output value of the LED. By controlling the light emission of the LED, it is possible to maintain the white balance as much as possible even if the brightness of the LED is changed by the operation of the player or the like.

[役物ソレノイド制御処理]
次に、役物ソレノイド制御処理について、図36、図37および図67を参照して説明する。図67は、LEDポートと、LEDおよびソレノイドとの接続状態の一例を示すブロック図である。
[Handle solenoid control processing]
Next, the accessory solenoid control process will be described with reference to FIGS. 36, 37 and 67. FIG. 67 is a block diagram showing an example of a connection state of the LED port, the LED and the solenoid.

本実施形態のパチンコ遊技機1は、例えば遊技領域に設けられた可動体(役物)の動きが多様化しており、それにともなって可動体の制御が複雑化している。そこで、可動体の多種多様な動きのなかでも簡単な動きについては、ソレノイドで役物を構成する部材を動作させたり、ロックする機構を役物に設けたりして、可動体の制御負荷の抑制を図っている。役物ドライバーは、モータ動作のリクエストを受けると、モータ動作データの内容を順番に出力する。モータドライバーの出力およびモータ動作終了の判定は、図37に示されるように1msecのタイマ割込処理で行われる。タイマ割込処理では、役物モータの出力判定と終了判定(すなわち、開始と終了の判定)とが行われ、複数のモータの同期制御も行われる。 In the pachinko gaming machine 1 of the present embodiment, for example, the movement of movable bodies (features) provided in the game area is diversified, and control of the movable bodies is complicated accordingly. Therefore, for simple movements among a wide variety of movements of the movable body, control of the movable body is suppressed by operating a member constituting the accessory with a solenoid or providing a locking mechanism in the accessory. I am trying to When the accessory driver receives the motor operation request, the accessory driver sequentially outputs the contents of the motor operation data. The output of the motor driver and the determination of the end of the motor operation are performed by a timer interrupt process of 1 msec as shown in FIG. In the timer interrupt processing, output determination and end determination (that is, start and end determination) of the accessory motor are performed, and synchronous control of the plurality of motors is also performed.

また、本実施形態のパチンコ遊技機1の音声・LED制御回路220は、図67に示されるように、ホスト制御回路210からの指令にもとづいて、各LEDポートに接続された枠側のLEDおよび盤面側のLED(例えば、遊技盤12に配されるLEDや表示装置13として用いられる液晶表示装置のバックライト)等を、LEDドライバーを介して発光を制御している。そして、LEDドライバーにより制御されるLEDポート(Port0〜Port23)のうち、Port6に上記のソレノイドを接続し、それ以外のPortにLEDを接続している。 Further, the voice/LED control circuit 220 of the pachinko gaming machine 1 of the present embodiment, as shown in FIG. 67, is based on a command from the host control circuit 210, and the frame side LEDs connected to the respective LED ports and The LEDs on the board surface (for example, the LEDs arranged on the game board 12 and the backlight of the liquid crystal display device used as the display device 13) are controlled to emit light through the LED driver. Among the LED ports (Port0 to Port23) controlled by the LED driver, the solenoid is connected to Port6 and the LEDs are connected to the other Ports.

音声・LED制御回路220は、ホスト制御回路210からの指令を受けて、枠側LEDおよび盤面側LEDの各ポートに接続されるLEDの発光を、LEDドライバーを介して実行しているが、例えばポート6にソレノイドを接続することで、LEDドライバーを介してソレノイドの作動も実行することができる。これにより、役物の動きの多様化によりソレノイドの数が増えたとしても、かかる役物の動きの多様性を維持しつつ、役物を作動させるための制御負荷を抑制することが可能となる。 The voice/LED control circuit 220 receives a command from the host control circuit 210 and causes the LEDs connected to the respective ports of the frame side LED and the board side LED to emit light via an LED driver. By connecting a solenoid to the port 6, the solenoid can also be operated via the LED driver. As a result, even if the number of solenoids increases due to the diversification of the movement of the accessory, it is possible to suppress the control load for operating the accessory while maintaining the variety of the movement of the accessory. ..

ところで、図67に示されるようにLEDドライバーを介して上記のソレノイドの作動を実行する場合、役物を作動させるモータと上記ソレノイドの作動とを同期制御する必要がある。なお、役物の作動は、複数のモータの同期制御も含めて1msecの割り込み処理で行われている。 By the way, as shown in FIG. 67, when the operation of the solenoid is executed via the LED driver, it is necessary to synchronously control the operation of the solenoid and the motor for operating the accessory. The operation of the accessory is performed by interrupt processing of 1 msec including synchronous control of a plurality of motors.

そこで、本実施形態のパチンコ遊技機1では、役物シーケンステーブルに制御コードを追加し、上記ソレノイドと役物を作動させる複数のモータとを同期制御したい場合には制御コードに0より大きな値をセットするようにしている。そして、ホスト制御回路210は、メインループの処理において、役物デバイスで再生中の役物の制御コードを取得し(図36のステップS204参照)、この取得した制御コードが0より大きな値をもつ場合に、制御コードに対応するLEDポート(例えば、上記のソレノイドが接続されるPort6)の制御を実行する(図36のステップS205参照)。これにより、上記ソレノイドと役物を作動させる複数のモータとの同期制御を実行することが可能となる。 Therefore, in the pachinko gaming machine 1 of the present embodiment, if a control code is added to the accessory sequence table and it is desired to synchronously control the solenoid and a plurality of motors that operate the accessory, a value greater than 0 is set to the control code. I'm trying to set it. Then, the host control circuit 210 acquires the control code of the character accessory being reproduced by the character device in the processing of the main loop (see step S204 of FIG. 36), and the acquired control code has a value greater than 0. In this case, the control of the LED port corresponding to the control code (for example, Port 6 to which the solenoid is connected) is executed (see step S205 in FIG. 36). This makes it possible to execute synchronous control between the solenoid and a plurality of motors that operate the accessory.

なお、制御コードに対応するLEDポートの制御をメインループで実行するのは、1msecの割り込み処理で実行される通常のLED制御に影響を及ぼさないようにするためである。 The control of the LED port corresponding to the control code is executed in the main loop so that the normal LED control executed in the interrupt process of 1 msec is not affected.

また、本実施形態のパチンコ遊技機1では、LEDポート(Port0〜Port23)のうち一部のポートにソレノイドを接続しているため、例えば遊技者等の操作によって上述したLEDの輝度調整が行われると、ソレノイドへの電圧も再設定されることになるが、ソレノイドの動作がON/OFFだけであるためソレノイドに与える影響は小さいものと考えられる。また、LEDの発光とソレノイドの動作とを同期させる同期演出を実行する場合には、かかる同期演出を容易に実行することも可能となる。 Further, in the pachinko gaming machine 1 of the present embodiment, since the solenoid is connected to a part of the LED ports (Port0 to Port23), the above-described LED brightness adjustment is performed by an operation of the player or the like. Then, the voltage to the solenoid is also reset, but since the solenoid operation is only ON/OFF, it is considered that the influence on the solenoid is small. Further, when the synchronization effect for synchronizing the light emission of the LED and the operation of the solenoid is executed, it is possible to easily execute the synchronization effect.

[データロード処理]
本実施形態のパチンコ遊技機1では、電源が投入されたときに実行される各種初期化処理(図36のステップS201参照)の一つとして、データロード処理が行われる。また、遊技中にデータロード処理が行われることもある。これらのデータロード処理は、ROMからRAMやバッファへのデータ転送(例えば、サブメインROM205からSRAM210bへのデータ転送、CGROM206から内蔵VRAM237へのデータ転送など(例えば、いずれも図6参照))、すなわち、ROMに記憶されているデータをRAMやバッファにロードする処理(データロード処理)である。
[Data load processing]
In the pachinko gaming machine 1 of the present embodiment, a data loading process is performed as one of various initialization processes (see step S201 in FIG. 36) executed when the power is turned on. Further, the data loading process may be performed during the game. These data loading processes include data transfer from ROM to RAM or buffer (for example, data transfer from sub-main ROM 205 to SRAM 210b, data transfer from CGROM 206 to built-in VRAM 237 (for example, see FIG. 6 for all)), that is, , A process of loading the data stored in the ROM into the RAM or the buffer (data loading process).

上記のデータロード処理は、転送されるデータ量が多いとロードに時間を要し、ウォッチドッグにリセットがかかってデータロード処理が終了してしまうおそれがある。ウォッチドッグにリセットがかかった場合、当該リセットがかかった原因が、単にデータ量が多くて時間を要したためであるのか、データロード時にエラーが発生したためであるのかを判別することが困難である。また、データロード処理が終了してしまった場合、ホスト制御回路210は、ロード完了であるのかロード失敗であるのかを判別できずにロード完了を待ち続けることとなってしまい、自動復帰できない状態となるおそれがある。 In the above data loading process, if the amount of data to be transferred is large, it takes time to load the data, and there is a risk that the watchdog is reset and the data loading process ends. When the watchdog is reset, it is difficult to determine whether the reset is caused simply because the amount of data is large and it takes time or when an error occurs during data loading. Further, when the data loading process is finished, the host control circuit 210 cannot determine whether the loading is completed or the loading is unsuccessful, and waits for the completion of the loading, which makes it impossible to automatically recover. There is a risk of becoming.

そこで本実施形態では、データロード処理に要する時間が所定の上限値を超えた場合にはエラーとしてデータロード処理を終了し、再ロードするようにしている。以下、図68を参照して、データロード処理について説明する。図68は、ホスト制御回路210により各種初期化処理の一つとして実行されるデータロード処理の一例を示すフローチャートである。 Therefore, in the present embodiment, if the time required for the data loading process exceeds a predetermined upper limit value, an error occurs, the data loading process is terminated, and the data is reloaded. The data loading process will be described below with reference to FIG. 68. FIG. 68 is a flowchart showing an example of a data load process executed as one of various initialization processes by the host control circuit 210.

図68に示されるように、ホスト制御回路210は、先ず、転送時間の上限をセットする(ステップS651)。転送時間とは、ROMからRAMへのデータロードに要する時間である。転送時間の上限は、転送されるデータ量によって変わるが、本実施形態では、以下の式(2)により決定している。
転送時間の上限値=(単位時間あたりの転送データ量)×(転送時間目安+α)・・・式(2)
上記式(2)の単位時間あたりの転送データ量および転送時間目安は、転送されるデータ量にもとづいて予め設定しておいても良いし、転送されるデータ量にもとづいて例えばホスト制御回路210により算出するようにしても良い。なお、αは、データロードに余裕を持たせるための時間である。
As shown in FIG. 68, the host control circuit 210 first sets the upper limit of the transfer time (step S651). The transfer time is the time required to load data from ROM to RAM. The upper limit of the transfer time varies depending on the amount of data to be transferred, but in this embodiment, it is determined by the following equation (2).
Upper limit of transfer time = (transfer data amount per unit time) x (transfer time guide + α)...Equation (2)
The transfer data amount per unit time and the transfer time reference of the above formula (2) may be set in advance based on the transferred data amount, or based on the transferred data amount, for example, the host control circuit 210. You may make it calculate by. It should be noted that α is a time for allowing a margin for data loading.

ステップS651の処理が終了すると、ホスト制御回路210は、ステップS652に移り、ROMからRAMへのデータロードを開始する。 When the process of step S651 ends, the host control circuit 210 moves to step S652 and starts loading data from the ROM to the RAM.

ホスト制御回路210は、データロードを開始(ステップS652)したのち、データロードを完了したか否かを判別する(ステップS653)。データロードを完了していなければ(ステップS653におけるNO)、ホスト制御回路210は、ステップS654に移る。一方データロードを完了していれば(ステップS653におけるYES)、ホスト制御回路210は、データロード処理を終了する。 After starting the data loading (step S652), the host control circuit 210 determines whether or not the data loading is completed (step S653). If the data loading is not completed (NO in step S653), the host control circuit 210 moves to step S654. On the other hand, if the data loading is completed (YES in step S653), the host control circuit 210 ends the data loading process.

ホスト制御回路210は、ステップS654において、データ転送時間が上限値を超えていないか否かを判別する。データ転送時間が上限値を超えていれば(ステップS654におけるYES)、一定時間毎にウォッチドッグタイマのクリア処理を行う(ステップS655)。一方、データ転送時間が上限値を超えていれば(ステップS654におけるNO)、ホスト制御回路210は、エラーが発生したと判定し、エラー処理を実行する。ここで実行されるエラー処理は、ウォッチドッグタイマのクリア処理を行わずにウォッチドッグリセットによりロードデータをリセットし(ステップS656)、再ロードする処理である。その後、ホスト制御回路210は、ステップS654に戻る。すなわち、データ転送時間が上限値を超えた場合(ステップS654におけるNO)には、エラー処理として再ロードされることとなる。 In step S654, the host control circuit 210 determines whether or not the data transfer time has exceeded the upper limit value. If the data transfer time exceeds the upper limit value (YES in step S654), the watchdog timer is cleared at regular intervals (step S655). On the other hand, if the data transfer time exceeds the upper limit (NO in step S654), the host control circuit 210 determines that an error has occurred and executes error processing. The error process executed here is a process of resetting the load data by watchdog reset without performing the clearing process of the watchdog timer (step S656) and reloading. After that, the host control circuit 210 returns to step S654. That is, when the data transfer time exceeds the upper limit value (NO in step S654), it is reloaded as an error process.

このように、データロード処理を行う場合、正常なロード中にウォッチドッグリセットがかからないように、ホスト制御回路210は、ロード完了待ちの間、一定時間毎にウォッチドッグタイマのクリア処理を行い続けるようにしている。ただし、データロード処理が所定の上限値を超えたときには、ホスト制御回路210は、ロードデータをリセットして再ロードするようにしている。これにより、データロード処理に時間を要した場合であっても、再ロードにより自動復帰されることとなる。 In this way, when performing the data loading process, the host control circuit 210 keeps performing the clearing process of the watchdog timer at regular intervals while waiting for the completion of loading so that the watchdog reset is not applied during the normal loading. I have to. However, when the data load process exceeds a predetermined upper limit value, the host control circuit 210 resets and reloads the load data. As a result, even if the data loading process takes time, the data is automatically restored by reloading.

[サブ乱数処理]
次に、ホスト制御回路210によるメインループにおいて実行されるサブ乱数処理について説明する。
[Sub random number processing]
Next, the sub-random number processing executed in the main loop by the host control circuit 210 will be described.

サブ乱数処理には、電源が投入されたときに各種初期化処理(図36のステップS201参照)の一つとして実行される乱数初期化処理と、定期的に実行される乱数定期更新処理と、乱数が使用されたときに実行される乱数取得処理とが含まれる。サブ乱数処理は、出玉にかかわるメインCPU71(例えば、図5参照)による特別図柄の抽選とは異なり、出玉に影響を及ぼさない例えば演出態様の決定等に用いられる乱数についての処理である。ただし、以下に説明するサブ乱数処理を、メインCPU71により実行される乱数処理に適用しても良い。上述のこれらのサブ乱数処理について、図69〜図72を参照して説明する。図69は、ホスト制御回路210により各種初期化処理のうちの一つとして実行される乱数初期化処理の一例を示すフローチャートである。図70は、乱数定期更新処理の一例を示すフローチャートである。図71は、(a)乱数1取得処理の一例を示すフローチャート、(b)乱数2取得処理の一例を示すフローチャート、(c)乱数3取得処理の一例を示すフローチャート、(d)乱数4取得処理の一例を示すフローチャートである。図72は、乱数が使用されたときに実行される乱数取得処理の一例を示すフローチャートである。 The sub-random number process includes a random number initialization process that is executed as one of various initialization processes (see step S201 in FIG. 36) when the power is turned on, a random number periodic update process that is periodically executed, A random number acquisition process that is executed when a random number is used is included. Unlike the special symbol lottery by the main CPU 71 (for example, refer to FIG. 5) related to the payout, the sub-random number process is a process for a random number that does not affect the payout, for example, is used for determining an effect mode. However, the sub-random number process described below may be applied to the random number process executed by the main CPU 71. These sub-random number processes described above will be described with reference to FIGS. 69 to 72. FIG. 69 is a flowchart showing an example of a random number initialization process executed as one of various initialization processes by the host control circuit 210. FIG. 70 is a flowchart showing an example of the random number periodic update process. 71. (a) Flowchart showing an example of random number 1 acquisition processing, (b) Flowchart showing an example of random number 2 acquisition processing, (c) Flowchart showing an example of random number 3 acquisition processing, (d) Random number 4 acquisition processing It is a flowchart which shows an example. FIG. 72 is a flowchart showing an example of a random number acquisition process executed when a random number is used.

本実施形態のパチンコ遊技機1では、4つの乱数を用いられており(乱数1〜乱数4)、この4つの乱数についての初期化処理は、図36に示されるように、ゲームデータRAMクリアと同じタイミングで実行される。 In the pachinko gaming machine 1 of the present embodiment, four random numbers are used (random number 1 to random number 4), and the initialization processing for these four random numbers is performed by clearing the game data RAM as shown in FIG. It is executed at the same timing.

図69に示されるように、乱数初期化処理において、ホスト制御回路210は、先ず、RTC時刻(分・秒)を取得し(ステップS671)、その後、乱数個数分ループに入る。 As shown in FIG. 69, in the random number initialization process, the host control circuit 210 first acquires the RTC time (minutes/seconds) (step S671), and then enters a loop for the number of random numbers.

乱数個数分ループにおいて、ホスト制御回路210は、先ず、乱数SEEDを作成する(ステップS672)。乱数初期化処理における乱数SEED作成は、以下の式(3)にもとづいて実行される。
SEED(乱数1〜4)=(RTC時間(秒)+(RTC時間(分)×60)+乱数番号(乱数1〜4))×初期時の素数・・・式(3)
In the loop for the number of random numbers, the host control circuit 210 first creates a random number SEED (step S672). Creation of the random number SEED in the random number initialization process is executed based on the following expression (3).
SEED (random number 1 to 4)=(RTC time (second)+(RTC time (minute)×60)+random number (random number 1 to 4))×initial prime number...Equation (3)

ホスト制御回路210は、ステップS672において乱数SEEDを作成したのち、乱数バックアップ、すなわち、SRAM210b(例えば、図6参照)に、ステップS672において作成した乱数SEEDを保存する(ステップS673)。ここでバックアップされる乱数SEEDは、今回作成された乱数SEEDであるが、前回までにバックアップされた情報については消去しても良いし引き続き記憶させても良い。 After creating the random number SEED in step S672, the host control circuit 210 saves the random number SEED created in step S672 in the random number backup, that is, the SRAM 210b (see, for example, FIG. 6) (step S673). The random number SEED backed up here is the random number SEED created this time, but the information backed up up to the previous time may be erased or may be stored continuously.

ホスト制御回路210は、ステップS672およびステップS673の処理を乱数個数分(本実施形態では乱数1〜乱数4の4個分)実行すると、乱数個数分ループを抜け、乱数初期化処理を終了する。 When the host control circuit 210 executes the processes of step S672 and step S673 for the random number (four random numbers 1 to 4 in this embodiment), the host control circuit 210 exits the random number loop and ends the random number initialization process.

このように、乱数初期化処理では、RTC時刻の分および秒が使用されている。したがって、初期化時の乱数SEEDには、電源を投入した時間が分・秒単位まで関与することとなる。 Thus, in the random number initialization process, the RTC time minutes and seconds are used. Therefore, the random number SEED at the time of initialization involves the time when the power is turned on in units of minutes and seconds.

次に、図70を参照して、乱数定期更新処理について説明する。乱数定期更新処理はは、図36に示されるバンクフリップ終了待ちにおいて、乱数1〜乱数4のいずれも使用されなかったとしても定期的に乱数1〜乱数4を更新する処理である。 Next, the random number periodic update process will be described with reference to FIG. The random number regular update process is a process of periodically updating the random numbers 1 to 4 even if none of the random numbers 1 to 4 is used in the bank flip end waiting shown in FIG.

図70に示されるように、乱数定期更新処理において、ホスト制御回路210は、乱数1取得処理(ステップS681)、乱数2取得処理(ステップS682)、乱数3取得処理(ステップS683)、乱数4取得処理(ステップS684)をこの順に行う。なお、乱数定期更新処理は、バンクフリップ終了待ちをしている間、常に実行される。また、メインループのいずれかの処理落ちによってバンクフリップ終了待ちが発生しない場合でも、ホスト制御回路210は、1フレームにおいて1回は乱数定期更新処理を行う。 As shown in FIG. 70, in the random number periodic update process, the host control circuit 210 acquires the random number 1 acquisition process (step S681), the random number 2 acquisition process (step S682), the random number 3 acquisition process (step S683), and the random number 4 acquisition. The process (step S684) is performed in this order. The random number periodic update process is always executed while waiting for the completion of bank flip. Further, even when the bank flip end wait does not occur due to any processing failure in the main loop, the host control circuit 210 performs the random number periodic update processing once in one frame.

図71(a)に示されるように、乱数1取得処理は、乱数1更新(ステップS685)、すなわち、乱数1を取得したのち乱数1の更新を行う。その後、乱数1バックアップ、すなわち、SRAM210b(例えば、図6参照)に、取得された乱数1を保存する(ステップS686)。同様に、図71(b)に示されるように、乱数2取得処理は、乱数2更新(ステップS687)、および、乱数2バックアップする(ステップS688)。また、同様に、図71(c)に示されるように、乱数3取得処理は、乱数3更新(ステップS689)、および、乱数3バックアップする(ステップS690)。また、同様に、図71(d)に示されるように、乱数4取得処理は、乱数4更新(ステップS691)、および、乱数4バックアップする(ステップS692)。なお、ステップS686、ステップS688、ステップS690およびステップS692においてバックアップされる乱数は、今回取得された乱数であるが、前回までにバックアップされた情報については消去しても良いし引き続き記憶させても良い。 As shown in FIG. 71A, in the random number 1 acquisition process, the random number 1 is updated (step S685), that is, the random number 1 is acquired and then the random number 1 is updated. After that, the random number 1 is backed up, that is, the obtained random number 1 is stored in the SRAM 210b (see, for example, FIG. 6) (step S686). Similarly, as shown in FIG. 71(b), the random number 2 acquisition process updates the random number 2 (step S687) and backs up the random number 2 (step S688). Similarly, as shown in FIG. 71C, the random number 3 acquisition process updates the random number 3 (step S689) and backs up the random number 3 (step S690). Similarly, as shown in FIG. 71D, the random number 4 acquisition process updates the random number 4 (step S691) and backs up the random number 4 (step S692). The random numbers backed up in step S686, step S688, step S690, and step S692 are the random numbers acquired this time, but the information backed up to the previous time may be deleted or may be stored continuously. ..

なお、乱数1〜乱数4は、いずれも、0〜32767の範囲内で発生する乱数のなかからいずれかが取得されるが、発生する乱数の範囲はこれに限られない。 Note that any of the random numbers 1 to 4 is obtained from the random numbers generated within the range of 0 to 32767, but the range of the generated random numbers is not limited to this.

図72に示されるように、乱数が使用されたときに実行される乱数取得処理において、ホスト制御回路210は、先ず、乱数3取得処理を行う(ステップS693)。この乱数3取得処理は、乱数1、乱数2および乱数4のうち使用する乱数の決定に供するための乱数を取得する処理である。ステップS693の乱数3取得処理を実行すると、ホスト制御回路210は、ステップS694に移る。 As shown in FIG. 72, in the random number acquisition process executed when a random number is used, the host control circuit 210 first performs a random number 3 acquisition process (step S693). The random number 3 acquisition process is a process of acquiring the random number to be used for determining the random number to be used among the random number 1, the random number 2, and the random number 4. After executing the random number 3 acquisition processing of step S693, the host control circuit 210 moves to step S694.

ホスト制御回路210は、ステップS694において、ステップS693の乱数3取得処理で取得された乱数を4で割ったときの余り数(以下、単に「余り数」と称する)が0または1であるか否かを判別する。余り数が0または1であれば(ステップS694におけるYES)、乱数1取得処理を行う(ステップS695)。一方、余り数が0および1のいずれでもなければ(ステップS694におけるNO)、ステップS696に移る。 In step S694, the host control circuit 210 determines whether the number of remainders (hereinafter, simply referred to as “remainder number”) when dividing the random number acquired by the random number 3 acquisition process of step S693 by 4 is 0 or 1. Determine whether. If the remainder is 0 or 1 (YES in step S694), random number 1 acquisition processing is performed (step S695). On the other hand, if the remainder number is neither 0 nor 1 (NO in step S694), the process proceeds to step S696.

ホスト制御回路210は、ステップS696において、余り数が2であるか否かを判別する。余り数が2であれば(ステップS696におけるYES)、乱数2取得処理を行う(ステップS697)。一方、余り数が2でなければ(ステップS696におけるNO)、ステップS698に移る。 In step S696, the host control circuit 210 determines whether the number of remainders is two. If the number of remainders is 2 (YES in step S696), random number 2 acquisition processing is performed (step S697). On the other hand, if the number of remainders is not 2 (NO in step S696), the process proceeds to step S698.

ホスト制御回路210は、ステップS698において、余り数が3であるか否かを判別する。余り数が3であれば(ステップS698におけるYES)、乱数4取得処理を行う(ステップS699)。一方、余り数が3でなければ(ステップS698におけるNO)、これは余り数が0〜3のいずれもないことを意味するから、ステップS693から処理をやり直す。 In step S698, the host control circuit 210 determines whether the number of remainders is three. If the number of remainders is 3 (YES in step S698), random number 4 acquisition processing is performed (step S699). On the other hand, if the number of remainders is not 3 (NO in step S698), this means that there is no number of remainders 0 to 3, and the process is repeated from step S693.

なお、乱数1取得処理(ステップS695)、乱数2取得処理(ステップS697)、乱数3取得処理(ステップS693)および乱数4取得処理(ステップS699)は、いずれも、図71に示したとおりである。 Note that the random number 1 acquisition process (step S695), the random number 2 acquisition process (step S697), the random number 3 acquisition process (step S693), and the random number 4 acquisition process (step S699) are all as shown in FIG. ..

このように、乱数が使用されたときに実行される乱数取得処理では、乱数1、乱数2および乱数4のうち選ばれた乱数についての更新は行われるものの、選ばれなかった乱数については更新が行われない。 Thus, in the random number acquisition process executed when a random number is used, the random number selected from random number 1, random number 2, and random number 4 is updated, but the random number that is not selected is updated. Not done

また、本実施形態のパチンコ遊技機1では、電源が投入されたときに乱数初期化処理が行われ、乱数使用時には選ばれた乱数について乱数取得処理が行われ、バンクフリップ終了待ちまたはバンクフリップ終了待ちが発生しない場合でも乱数定期更新処理が行われる。 Further, in the pachinko gaming machine 1 of the present embodiment, the random number initialization process is performed when the power is turned on, and the random number acquisition process is performed on the selected random number when the random number is used, and the bank flip end wait or the bank flip end is performed. Random number periodical update processing is performed even when waiting does not occur.

なお、乱数更新時の計算式は以下の式(4)に示すとおりである。
今回更新値=(前回更新値×各乱数の素数)+1・・・式(4)
ここで、乱数取得処理の戻り値は、32bitから16bitに右シフト返還した0〜32767の値となる。すなわち、上記の式(4)にもとづいて算出された今回更新値は、32bitであらわされ、この32bitの今回更新値は32bitから16bitに右シフト返還される。そして、16bit目についてはマスキングされ、1〜15bitに示される値(0〜32767のうちのいずれか)が今回更新値として決定される。
The calculation formula when updating the random number is as shown in the following formula (4).
Update value this time = (update value of last time x prime number of each random number) +1 ... Expression (4)
Here, the return value of the random number acquisition processing is a value of 0 to 32767 that is right-shifted back from 32 bits to 16 bits. That is, the current update value calculated based on the above equation (4) is represented by 32 bits, and the current update value of 32 bits is right-shifted back from 32 bits to 16 bits. Then, the 16th bit is masked, and the value indicated by 1 to 15 bits (one of 0 to 32767) is determined as the updated value this time.

上述したサブ乱数処理を行うことにより、取得される乱数をランダムにすることができ、取得される乱数に偏りが生じることを抑制できる。とくに、初期化時の乱数SEEDには、電源を投入した時間が分・秒単位まで関与することとなるため、初期値を都度異ならせることが可能となる。 By performing the sub-random number process described above, it is possible to randomize the acquired random numbers, and it is possible to prevent the acquired random numbers from being biased. In particular, since the random number SEED at the time of initialization involves the time when the power is turned on up to the minute/second unit, it is possible to change the initial value each time.

[サブ乱数処理の変形例]
本実施形態におけるサブ乱数処理について上述したが、上述のサブ乱数処理に代えてまたは併用により、以下に説明するサブ乱数処理(変形例)を行うようにしても良い。また、以下に説明するサブ乱数処理(変形例)を、メインCPU71により実行される乱数処理に適用しても良い。このサブ乱数処理の変形例について、図73および図74を参照しつつ説明する。なお、図73は、サブ乱数処理の変形例を説明するためのホスト制御回路210により実行される副制御メイン処理(全体フロー)である。ただし、図73では、説明に必要な処理のみを示しており、その他の処理については省略している。図74は、ホスト制御回路210により実行される受信割込処理の一例を示すフローチャートである。
[Modification of sub-random number processing]
Although the sub-random number process in the present embodiment has been described above, the sub-random number process (variation example) described below may be performed instead of or in combination with the above-described sub-random number process. Further, the sub-random number process (variation example) described below may be applied to the random number process executed by the main CPU 71. A modified example of this sub-random number processing will be described with reference to FIGS. 73 and 74. Note that FIG. 73 is a sub-control main process (overall flow) executed by the host control circuit 210 for explaining a modification of the sub-random number process. However, in FIG. 73, only the processes necessary for the explanation are shown, and the other processes are omitted. FIG. 74 is a flowchart showing an example of the reception interrupt processing executed by the host control circuit 210.

ホスト制御回路210は、先ず、各種初期化処理(図36のステップS201参照)の一つとして実行される乱数初期化処理を行う(ステップS701)。この乱数初期化処理では、例えば2のべき乗数(累乗数)の乱数シードと現在の乱数シード番号とを用意するとともに、スタックポインタに所定の初期値が設定される。 The host control circuit 210 first performs a random number initialization process executed as one of various initialization processes (see step S201 in FIG. 36) (step S701). In this random number initialization process, for example, a random number seed of a power of 2 (power number) and a current random number seed number are prepared, and a predetermined initial value is set in the stack pointer.

ステップS701の乱数初期化処理を行うと、ホスト制御回路210は、メインループに入り、サブデバイスの入力処理を行い(ステップS702)、その後、各種リクエスト制御処理を行う(ステップS703)。この各種リクエスト制御処理(ステップS703)では、1フレーム前の後述するステップS705で作成されたリクエストにもとづいて各種デバイスに出力される。 When the random number initialization process of step S701 is performed, the host control circuit 210 enters the main loop, performs sub device input processing (step S702), and then performs various request control processes (step S703). In the various request control processing (step S703), the data is output to various devices based on the request created in step S705, which will be described later, one frame before.

サブデバイスの入力処理(ステップS702)および各種リクエスト制御処理(ステップS703)を行うと、ホスト制御回路210は、乱数テーブル作成処理を行う(ステップS704)。このステップS704の乱数テーブル作成処理では、描画タイミングで2のべき乗のサイズを持つ乱数テーブルに登録されている乱数が更新されることにより、新たな乱数テーブルが作成される。乱数テーブルに登録される乱数の取得には、例えば2のべき乗数の乱数シードのうち、現在の乱数シード番号にもとづいて決まる乱数シードが用いられる。例えば、2(8)の乱数シードa〜hが用意されている場合、現在の乱数シード番号が4であれば、dの乱数シードが用いられる。 When the input processing of the sub device (step S702) and the various request control processing (step S703) are performed, the host control circuit 210 performs the random number table creation processing (step S704). In the random number table creating process of step S704, a new random number table is created by updating the random numbers registered in the random number table having a power of 2 size at the drawing timing. To obtain the random numbers registered in the random number table, for example, a random number seed that is determined based on the current random number seed number among the random number seeds that are powers of two is used. For example, when 2 3 (8) random number seeds a to h are prepared, and the current random number seed number is 4, the random number seed d is used.

ホスト制御回路210は、ステップS704において、例えば2(32)のサイズを持つ乱数テーブルを作成することができ、この乱数テーブルには32個の乱数が登録される。乱数テーブルに乱数が登録されると、ホスト制御回路210は、乱数シードの値を更新する。乱数シードの更新は、上述した式(4)と同様に、前回更新値×素数を乗じたあとに1を加算して行われる。なお、乱数テーブルのサイズは、本変形例では2のべき乗(個)であればよく、2(32)を採用しているが、2のべき乗(個)であればいずれを採用しても良い。 In step S704, the host control circuit 210 can create a random number table having a size of, for example, 25 (32), and 32 random numbers are registered in this random number table. When the random number is registered in the random number table, the host control circuit 210 updates the value of the random number seed. The random number seed is updated by multiplying the previous update value by the prime number and then adding 1 as in the case of the above-described expression (4). It should be noted that the size of the random number table may be any power of 2 (pieces) in this modification, and 25 (32) is adopted, but any size of power of 2 (pieces) may be adopted. good.

なお、図74に示されるように、ステップS704における乱数テーブルの作成に用いられる乱数シードは、例えばシリアルのコマンド受信時(ステップS801)に、ホスト制御回路210が持つCPUプロセッサによるCPUカウンタの値を用いて更新される(ステップS802)。このステップS802の乱数シード更新処理では、乱数シード番号をインクリメントし、インクリメントされた乱数シード番号を現在の乱数シード番号とすることで、乱数テーブルの作成に用いられる乱数シードの更新が行われる。 As shown in FIG. 74, the random number seed used to create the random number table in step S704 is, for example, the value of the CPU counter by the CPU processor of the host control circuit 210 at the time of receiving a serial command (step S801). It is updated by using (step S802). In the random number seed update processing in step S802, the random number seed number used for creating the random number table is updated by incrementing the random number seed number and using the incremented random number seed number as the current random number seed number.

図73に戻って、ステップS704の乱数テーブル作成処理を行うと、ホスト制御回路210は、パケット受信ループに入る。 Returning to FIG. 73, when the random number table creation processing in step S704 is performed, the host control circuit 210 enters a packet reception loop.

パケット受信ループでは、ホスト制御回路210は、動画演出用のアニメーションにかかるリクエストを作成するアニメーション構築処理(ステップS705)を行い、乱数使用時に乱数取得処理を行う(ステップS706)。なお、ステップS705で作成されたリクエストは、バッファで待機後、次のフレームで出力される。 In the packet reception loop, the host control circuit 210 performs an animation constructing process (step S705) for creating a request for animation for animation effect, and performs a random number acquisition process when a random number is used (step S706). The request created in step S705 is output in the next frame after waiting in the buffer.

ホスト制御回路210は、ステップS706の乱数取得処理において、ステップS704で作成された乱数テーブルから乱数を取得する。ここで取得した乱数は、ホスト制御回路210により実行される演出にかかわる抽選(例えば動画演出用のアニメーションを決定するための抽選)に用いられる。ホスト制御回路210は、ステップS706において、乱数テーブルから乱数を取得すると、乱数テーブルの参照位置を更新(インクリメント)する。なお、乱数テーブルの参照位置は、乱数テーブルから乱数を取得したときに行うだけであり、ステップS704の乱数テーブル作成処理では行わない。 In the random number acquisition process of step S706, the host control circuit 210 acquires a random number from the random number table created in step S704. The random number acquired here is used for a lottery (for example, a lottery for determining an animation for moving image production) related to the production executed by the host control circuit 210. When the host control circuit 210 obtains a random number from the random number table in step S706, it updates (increments) the reference position of the random number table. It should be noted that the reference position of the random number table is only performed when the random number is acquired from the random number table, and is not performed in the random number table creation process of step S704.

ホスト制御回路210は、ステップS705およびステップS706の処理を、パケット受信分繰り返し行う。ホスト制御回路210は、ステップS705およびステップS706の処理をパケット受信分行うと、パケット受信ループを抜ける。 The host control circuit 210 repeats the processing of step S705 and step S706 for the packet reception. The host control circuit 210 exits the packet reception loop after performing the processing of steps S705 and S706 for the packet reception.

パケット受信ループを抜けると、ホスト制御回路210は、アニメーション更新処理を行い(ステップS707)、その後、バンクフリップ/バンクフリップ終了待ちを行う(ステップS708)。 After exiting the packet reception loop, the host control circuit 210 performs animation update processing (step S707), and then waits for bank flip/bank flip end (step S708).

ホスト制御回路210は、33.3msec周期のメインループにおけるステップS702〜ステップS708の処理を繰り返し行う。 The host control circuit 210 repeats the processing of steps S702 to S708 in the main loop having a cycle of 33.3 msec.

上述したサブ乱数処理の変形例によれば、パケット受信ループ内で乱数取得機会が複数回あったとしても、すでに作成された同じ乱数テーブルを用いて参照位置を変えて乱数を取得するだけであるから、取得される乱数に不規則性を持たせつつ、ホスト制御回路210の制御負荷を軽くすることが可能となる。 According to the modification of the sub-random number process described above, even if there are multiple random number acquisition opportunities in the packet reception loop, only the random number is acquired by changing the reference position using the same random number table that has already been created. Therefore, it is possible to reduce the control load of the host control circuit 210 while giving randomness to the acquired random numbers.

[その他の拡張例]
本実施形態のパチンコ遊技機1は、遊技媒体を用いて遊技を行い、その遊技の結果に基づいて特典が付与される形態全ての遊技機について、本発明を適用することができる。すなわち、物理的な遊技者の動作によって遊技媒体が発射されたり投入されたりすることで遊技を行い、その遊技の結果に基づいて遊技媒体が払い出される形態のみならず、主制御回路100自体が、遊技者が保有する遊技媒体を電磁的に管理し、封入された遊技球を循環させて行う遊技やメダルレスで行う遊技を可能とするものであってもよい。また、遊技者が保有する遊技媒体を電磁的に管理するのは、主制御回路100に装着され(接続され)、遊技媒体を管理する遊技媒体管理装置であってもよい。
[Other expansion examples]
The pachinko gaming machine 1 of the present embodiment can apply the present invention to all gaming machines in which a game is played using a game medium and a privilege is awarded based on the result of the game. That is, the main control circuit 100 itself is not limited to a form in which a game medium is shot or thrown in by a physical player's action to play a game, and the game medium is paid out based on the result of the game. The game medium owned by the player may be electromagnetically managed to allow a game played by circulating enclosed game balls or a game played without medals. Further, the game medium owned by the player may be electromagnetically managed by a game medium management device mounted (connected) to the main control circuit 100 and managing the game medium.

主制御回路100に接続された遊技媒体管理装置が管理する場合、遊技媒体管理装置は、ROMおよびRWM(あるいはRAM)を有して、遊技機に設けられる装置であって、図示しない外部の遊技媒体取扱い装置と所定のインターフェイスを介して双方向通信機能に接続されるものであり、遊技媒体の貸出動作(すなわち、遊技者が遊技媒体の投入操作を行う上で、必要な遊技媒体を提供する動作)若しくは遊技媒体の払出に係る役に入賞(当該役が成立)した場合の、遊技媒体の払出動作(すなわち、遊技者に対して遊技媒体の払出を行上で、必要な遊技媒体を獲得させる動作)、または遊技の用に供する遊技媒体を電磁的に記録する動作を行い得るものとすればよい。また、遊技媒体管理装置は、これら実際の遊技媒体数の管理のみならず、例えば、その遊技媒体数の管理結果に基づいて、パチンコ遊技機1の前面に、保有する遊技媒体数を表示する保有遊技媒体数表示装置(不図示)を設けることとし、この保有遊技媒体数表示装置に表示される遊技媒体数を管理するものであってもよい。すなわち、遊技媒体管理装置は、遊技者が遊技の用に供することができる遊技媒体の総数を電磁的方法により記録し、表示することができるものとすればよい。 When the game medium management device connected to the main control circuit 100 manages, the game medium management device has a ROM and an RWM (or RAM), is a device provided in the game machine, and is an external game (not shown). It is connected to a two-way communication function via a predetermined interface with a medium handling device, and provides a necessary game medium for lending a game medium (that is, for a player to insert a game medium). Operation) or a combination relating to the payout of a game medium (a winning combination is achieved), a payout operation of a game medium (that is, a game medium is paid out to a player, and a necessary game medium is obtained. It is sufficient to be able to perform an operation of electromagnetically recording a game medium used for a game. Further, the game medium management device not only manages the actual number of game media, but also displays the number of game media to be held on the front surface of the pachinko gaming machine 1, for example, based on the management result of the number of game media. A game medium number display device (not shown) may be provided to manage the number of game media displayed on the retained game medium number display device. That is, the game medium management device may record and display the total number of game media available to the player for the game by an electromagnetic method.

また、この場合、遊技媒体管理装置は、遊技者が、記録された遊技媒体数を示す信号を、外部の遊技媒体取扱装置に対して自由に送信させることができる性能を有し、また、遊技者が直接操作する場合の他、記録された遊技媒体数を減ずることができない性能を有し、また、外部の遊技媒体取扱装置との間に外部接続端子板(不図示)が設けられている場合には、その外部接続端子板を介してでなければ、遊技者が、記録された遊技媒体数を示す信号を送信できない性能を有することが望ましい。 Further, in this case, the game medium management device has the capability of allowing the player to freely transmit a signal indicating the recorded number of game media to an external game medium handling device, and the game is managed. In addition to the case where a person directly operates, the number of recorded game media cannot be reduced, and an external connection terminal board (not shown) is provided between the game machine handling device and an external game media handling device. In this case, it is desirable that the player has the capability of not transmitting a signal indicating the number of recorded game media, except through the external connection terminal board.

遊技機には上記の他、遊技者が操作可能な貸出操作手段、返却(精算)操作手段、外部接続端子板が設けられ、遊技媒体取扱装置には紙幣等の有価価値の投入口、記録媒体(例えばICカード)の挿入口、携帯端末から電子マネー等の入金を行うための非接触通信アンテナ等、その他貸出操作手段、返却操作手段等各種操作手段、遊技媒体取扱装置側外部接続端子板が設けられるようにしてもよい(いずれも不図示)。 In addition to the above, the game machine is provided with a lending operation means, a return (settlement) operation means, and an external connection terminal board that can be operated by the player. (For example, an IC card), a non-contact communication antenna for depositing electronic money or the like from a mobile terminal, various lending operation means, various operation means such as return operation means, and a game medium handling device-side external connection terminal board It may be provided (all are not shown).

その際の遊技の流れとしては、例えば、遊技者が遊技媒体取扱装置に対しいずれかの方法で有価価値を入金し、上記いずれかの貸出操作手段の操作に基づいて所定数の有価価値を減算し、遊技媒体取扱装置から遊技媒体管理装置に対し減算した有価価値に対応する遊技媒体を増加させる。そして遊技者は遊技を行い、さらに遊技媒体が必要な場合には上記操作を繰り返し行う。その後遊技の結果所定数の遊技媒体を獲得し、遊技を終了する際にはいずれかの返却操作手段を操作することにより遊技媒体管理装置から遊技媒体取扱装置に対し遊技媒体数を送信し、遊技媒体取扱装置はその遊技媒体数を記録した記録媒体を排出する。遊技媒体管理装置は遊技媒体数を送信したときに自身が記憶する遊技媒体数をクリアする。遊技者は排出された記録媒体を景品交換するために景品カウンタ等に持っていくか、または他の台で記録された遊技媒体に基づいて遊技を行うために遊技台を移動する。 As the flow of the game at that time, for example, the player deposits a valuable value into the game medium handling device by any method, and subtracts a predetermined number of valuable values based on the operation of any one of the above lending operation means. Then, the game media corresponding to the subtracted valuable value from the game media handling device to the game media management device is increased. Then, the player plays the game and repeats the above operation when a game medium is required. After that, a predetermined number of game media are obtained as a result of the game, and when the game is finished, one of the return operation means is operated to transmit the number of game media from the game medium management device to the game medium handling device, thereby playing the game. The medium handling device ejects the recording medium on which the number of game media is recorded. The game medium management device clears the number of game media stored therein when transmitting the number of game media. The player brings the ejected recording medium to a prize counter or the like in order to exchange the prize, or moves the game table to play a game based on the game medium recorded on another table.

なお、上記例では全遊技媒体を遊技媒体取扱装置に対して送信したが、遊技機または遊技媒体取扱装置側で遊技者が所望する遊技媒体数のみを送信し、遊技者が所持する遊技媒体を分割して処理することとしてもよい。また、記録媒体を排出するだけに限らず、現金または現金等価物を排出するようにしてもよいし、携帯端末等に記憶させるようにしてもよい。また、遊技媒体取扱装置は遊技場の会員記録媒体を挿入可能とし、会員記録媒体に貯留して後日再遊技可能とするようにしてもよい。 In the above example, all the game media are transmitted to the game medium handling device, but only the number of game media desired by the player is transmitted on the game machine or the game medium handling device side, and the game medium possessed by the player is changed. It may be divided and processed. Further, not only the recording medium is ejected, but cash or cash equivalent may be ejected, or may be stored in a mobile terminal or the like. Further, the game medium handling device may be configured so that the member recording medium of the game hall can be inserted and stored in the member recording medium so that the game can be played again later.

また、遊技機または遊技媒体取扱装置において、図示しない所定の操作手段を操作することにより遊技媒体取扱装置または遊技媒体管理装置に対し遊技媒体または有価価値のデータ通信をロックするロック操作を実行可能としてもよい。その際にはワンタイムパスワード等遊技者にしか知り得ない情報を設定することや遊技媒体取扱装置に設けられた撮像手段により遊技者を記録するようにしてもよい。 Further, in the game machine or the game medium handling device, a lock operation for locking the data communication of the game medium or the valuable value can be executed by operating a predetermined operating means (not shown) to the game medium handling device or the game medium management device. Good. In that case, information such as a one-time password that is only known to the player may be set, or the player may be recorded by the image pickup means provided in the game medium handling device.

また、上記では、遊技媒体管理装置を、パチンコ遊技機に適用する場合について説明しているが、パチスロ機や、遊技球を用いるスロットマシンや、封入式遊技機においても同様に遊技媒体管理装置を設け、遊技者の遊技媒体が管理されるようにすることもできる。 Further, in the above, the case where the game medium management device is applied to a pachinko game machine is described, but a pachi-slot machine, a slot machine using a game ball, or an enclosed game machine also has a game medium management device. It may be provided so that the game medium of the player is managed.

このように、上述した遊技媒体管理装置を設けることにより、遊技媒体が物理的に遊技に供される場合と比べて、遊技機内部の部品点数を減らすことができ、遊技機の原価および製造コストを削減できるのみならず、遊技者が直接遊技媒体に接触しないようにすることもでき、遊技環境が改善し、騒音も減らすことができるとともに、部品を減らしたことにより遊技機の消費電力を減らすことにもなる。また、遊技媒体や遊技媒体の投入口や払出口を介した不正行為を防止することができる。すなわち、遊技機をとりまく種々の環境を改善することができる遊技機を提供することが可能となる。 As described above, by providing the above-mentioned game medium management device, the number of components inside the game machine can be reduced as compared with the case where the game medium is physically provided for the game, and the cost and manufacturing cost of the game machine can be reduced. It is possible to prevent the player from directly contacting the game medium, improve the gaming environment, reduce noise, and reduce the power consumption of the gaming machine by reducing the number of parts. It will also happen. In addition, it is possible to prevent fraudulent activity via the game medium or the game medium insertion port or payout port. That is, it becomes possible to provide a gaming machine capable of improving various environments surrounding the gaming machine.

また、遊技媒体が外部に排出されずに遊技可能に構成された封入式の遊技機と、該遊技機に対して、遊技媒体の消費、貸出および払出に伴う遊技媒体の増減に関するデータを通信ケーブルを介して光信号によって送受信が可能に接続された遊技媒体管理装置と、を有する遊技システムに本発明を適用した場合には、遊技システムを以下のように構成してもよい。 In addition, an enclosed game machine configured so that the game media can be played without being ejected to the outside, and data relating to the consumption of the game media, the increase/decrease of the game media associated with the rent, and the payout of the game media are transmitted to the communication cable. When the present invention is applied to a game system having a game medium management device connected via an optical signal via a game medium management device, the game system may be configured as follows.

以下に、封入式の遊技機の概略を説明する。封入式の遊技機において、発射装置は、遊技領域の上方に位置し、遊技領域に対して上方から遊技媒体としての遊技球を発射する。遊技者がハンドルを操作すると、払出制御回路により球送りソレノイドが駆動させられ、球送り杵が発射台の方向へと、待機状態の遊技球を押し出す。これにより、遊技球が発射台へ移動する。また、待機位置から発射台への経路には減算センサが設けられており、発射台へ移動する遊技球を検出する。減算センサによって遊技球が検出された場合には、持ち球数が1減算される。このように、遊技領域に対して上方から遊技媒体としての遊技球を発射するように構成されているため、封入式の遊技機ではいわゆる戻り球(ファール球)を回避することができる。そして、遊技領域を転動した後に遊技領域から排出された遊技球は、球磨き装置によって磨かれる。球磨き装置によって磨かれた遊技球は、揚送装置によって上方へと搬送され、発射装置に導かれる。遊技球は封入式の遊技機の外部に排出されずに、当該遊技機において一定数(例えば、50個)の遊技球が一連の経路を循環するように構成されている。 The outline of the enclosed game machine will be described below. In the enclosed game machine, the launching device is located above the game area and launches a game ball as a game medium from above the game area. When the player operates the handle, the ball feed solenoid is driven by the payout control circuit, and the ball feed punch pushes the game ball in the standby state toward the launch pad. As a result, the game ball moves to the launch pad. Further, a subtraction sensor is provided on the path from the standby position to the launch pad, and detects a game ball moving to the launch pad. When the game ball is detected by the subtraction sensor, 1 is subtracted from the number of balls held. As described above, since the game ball as the game medium is launched from above in the game area, the so-called return ball (foul ball) can be avoided in the enclosed game machine. The game ball discharged from the game area after rolling in the game area is polished by the ball polishing device. The game ball polished by the ball polishing device is conveyed upward by the lifting device and guided to the launch device. The game balls are not discharged to the outside of the enclosed game machine, and a certain number (for example, 50) of game balls are circulated in a series of paths in the game machine.

封入式の遊技機では、遊技球が遊技機の外部に排出されないため、遊技球を一時的に保持するための上皿や下皿は設けられていない。封入式の遊技機では遊技球が外部に排出されないことから、遊技者の手元に遊技球が実際にあるわけではなく、遊技を行うことにより遊技球が現実に増減するわけではない。封入式の遊技機において、遊技者は遊技媒体管理装置からの貸出により持ち球を得てから遊技を開始する。ここで、持ち球を得るとは、遊技者が、データ管理上、遊技媒体を得ることをいう。そして、発射装置から遊技球が発射されることにより持ち球が消費され、持ち球数が減少する。また、遊技球が遊技領域に設けられた各入賞口等を通過することにより、入賞口に応じて設定された条件に従った数だけ払出が行われ、持ち球数が増加する。さらに、遊技媒体管理装置からの貸出によっても、持ち球数が増加する。なお、「遊技媒体の消費、貸出および払出」とは、持ち球の消費、貸出および払出が行われることを示す。また、「遊技媒体の増減」とは、消費、貸出および払出によって持ち球数が増減することを示す。また、「遊技媒体の消費、貸出および払出に伴う遊技媒体の増減に関するデータ」とは遊技球が発射されることによる持ち球の減少と、貸出および払出による持ち球の増加とに関するデータである。 Since the game ball is not discharged to the outside of the game machine in the enclosed game machine, an upper plate and a lower plate for temporarily holding the game ball are not provided. Since the game sphere is not discharged to the outside in the enclosed game machine, the game sphere does not actually exist at the player's hand, and the game sphere does not actually increase or decrease by playing the game. In an enclosed game machine, a player starts a game after he or she has got a ball from a game medium management device. Here, to obtain a possession ball means that the player obtains a game medium for data management. Then, the game balls are shot from the launching device, the balls that are held are consumed, and the number of balls that are held is reduced. Further, when the game balls pass through the respective winning openings or the like provided in the game area, the number of balls to be held is increased by paying out according to the conditions set according to the winning openings. Furthermore, the number of balls held also increases by lending from the game medium management device. It should be noted that "consumption, lending and payout of game media" means that consumption, lending and payout of balls are performed. Further, "increasing or decreasing the number of game media" indicates that the number of balls held increases or decreases due to consumption, lending and payout. In addition, "data regarding consumption of game media, increase/decrease in game media accompanying lending and payout" is data relating to decrease in balls held due to firing of game balls and increase in balls held due to lending and payout.

封入式の遊技機は、払出制御回路およびタッチパネル式である液晶表示装置を有している。払出制御回路は、遊技球が各入賞口等の通過を検出する各種センサに接続されている。払出制御回路は、持ち球数を管理している。例えば、遊技球が各入賞口を通過した場合には、そのことによる遊技球の払出個数を持ち球数に加算する。また、遊技球が発射されると持ち球数を減算する。払出制御回路は、遊技者の操作により、持ち球数に関するデータを遊技媒体管理装置へ送信する。また、上記の液晶表示装置は遊技機の上部に位置し、遊技媒体管理装置で管理する遊技価値から持ち球への変換(球貸し)や、持ち球の計数(返却)の要求を受け付ける。そして、これらの要求を遊技媒体管理装置を介して払出制御回路に伝え、払出制御回路が現在の持ち球数に関するデータを遊技媒体管理装置に送信するように指示する。ここで、「遊技価値」とは、貨幣・紙幣、プリペイド媒体、トークン、電子マネーおよびチケット等であり、遊技媒体管理装置によって持ち球に変換することが可能であるものを示す。なお、本実施形態において、遊技媒体管理装置は、いわゆるCRユニットであり、紙幣およびプリペイド媒体等を受付可能に構成されている。また、計数された持ち球は、遊技システムが設置される遊技場などにおいて、景品交換等に用いることができる。 The enclosed game machine has a payout control circuit and a touch panel type liquid crystal display device. The payout control circuit is connected to various sensors for detecting the passage of the game ball through each winning opening. The payout control circuit manages the number of balls held. For example, when a game ball passes through each winning opening, the payout number of the game ball due to that is added to the number of balls owned. Also, when a game ball is launched, the number of possessed balls is subtracted. The payout control circuit transmits data relating to the number of balls to the game medium management device by the player's operation. Further, the above liquid crystal display device is located above the gaming machine, and accepts a request for converting a game value managed by the game medium management device into a ball (ball lending) or counting (returning) the ball. Then, these requests are transmitted to the payout control circuit via the game medium management device, and the payout control circuit instructs the game medium management device to transmit the data regarding the current number of balls held. Here, the "gaming value" refers to money/banknotes, prepaid media, tokens, electronic money, tickets, and the like, which can be converted into holding balls by the gaming media management device. In the present embodiment, the game medium management device is a so-called CR unit, and is configured to accept bills, prepaid media, and the like. In addition, the counted possessed balls can be used for prize exchange or the like at a game hall where a game system is installed.

また、封入式の遊技機は、バックアップ電源を有している。これにより、夜間等に電源をOFFにした場合であっても、OFFにする直前のデータを保持することができる。また、このバックアップ電源により、例えば、扉開放センサによる扉枠開放の検出を継続して実行させてもよい。これにより、夜間に不正行為を行われることも防止することができる。なお、この場合は、扉枠が開放された回数等の情報を記憶するものであってもよい。さらに、電源が投入された際に、扉枠が開放された回数等の情報を、遊技機の液晶表示装置等に出力するものであってもよい。 Further, the enclosed game machine has a backup power source. Thus, even when the power is turned off at night or the like, the data immediately before being turned off can be retained. Further, the backup power supply may be used to continuously detect the door frame opening by the door opening sensor, for example. Accordingly, it is possible to prevent fraudulent acts at night. In this case, information such as the number of times the door frame has been opened may be stored. Further, when the power is turned on, information such as the number of times the door frame has been opened may be output to a liquid crystal display device or the like of the gaming machine.

遊技媒体管理装置は、遊技機接続基板を有している。遊技媒体管理装置は、遊技機接続基板を介して、遊技機とのデータ(送信信号)の送受信を行うように構成されている。送受信されるデータは、主制御回路に設けられたCPUの固有ID、払出制御回路に設けられたCPUの固有ID、遊技機に記憶された遊技機製造業者コード、セキュリティチップの製造業者コード、遊技機の型式コードなどの情報である。そして、遊技機および前記遊技媒体管理装置のいずれか一方を送信元とし他方を送信先として、送信元が送信信号を送信した際に、上記送信信号を受信した送信先が上記送信信号と同じ信号である確認用信号を上記送信元に送信し、上記送信元は、上記送信信号と上記確認用信号とを比較して、これらが同一か否かを判別するようにしている。 The game medium management device has a game machine connection board. The game medium management device is configured to transmit and receive data (transmission signal) to and from the game machine via the game machine connection board. The data transmitted and received is the unique ID of the CPU provided in the main control circuit, the unique ID of the CPU provided in the payout control circuit, the game machine manufacturer code stored in the gaming machine, the security chip manufacturer code, and the game. Information such as the model code of the machine. Then, when one of the gaming machine and the game medium management device is the transmission source and the other is the transmission destination, when the transmission source transmits the transmission signal, the transmission destination that receives the transmission signal is the same signal as the transmission signal. Is transmitted to the transmission source, and the transmission source compares the transmission signal with the confirmation signal to determine whether or not they are the same.

このように、送信元において、送信先から送信された確認用信号を送信信号と比較して、これらが同一か否かを判別することにより、送信元から送信した信号が改ざんされることなく、送信元に送信されていることを確認することができる。これにより、遊技機と遊技媒体管理装置との間での送受信信号を改ざんする等の不正行為を抑制することができる。 In this way, at the transmission source, by comparing the confirmation signal transmitted from the transmission destination with the transmission signal and determining whether or not they are the same, the signal transmitted from the transmission source is not tampered with, It can be confirmed that it is sent to the sender. As a result, it is possible to suppress fraudulent acts such as falsification of transmission/reception signals between the game machine and the game medium management device.

また、上記遊技システムにおいて、上記送信元は信号を変調する変調部を有し、該変調部により変調された信号を上記送信信号として送信し、上記送信先は上記変調部により変調された信号を復調する復調部を有することとしてもよい。 Further, in the above gaming system, the transmission source has a modulator that modulates a signal, the signal modulated by the modulator is transmitted as the transmission signal, and the destination receives the signal modulated by the modulator. A demodulation unit that demodulates may be included.

これにより、仮に、遊技機と遊技媒体管理装置との間での送受信信号を読み取られたとしても、この信号の解読は困難であり、遊技機と遊技媒体管理装置との間での送受信信号を改ざんする等の不正行為を抑制することができる。 As a result, even if a transmission/reception signal between the gaming machine and the game medium management device is read, it is difficult to decipher this signal, and a transmission/reception signal between the gaming machine and the game medium management device is transmitted. Unauthorized acts such as falsification can be suppressed.

また、上記遊技システムにおいて、上記送信先は、上記送信元からの上記送信信号を受信した際に、上記送信信号を受信したことを示す信号である承認信号を、上記確認用信号とは別に上記送信元に送信することとしてもよい。 Further, in the above gaming system, the transmission destination, when receiving the transmission signal from the transmission source, sends an approval signal, which is a signal indicating that the transmission signal has been received, separately from the confirmation signal. It may be transmitted to the transmission source.

これにより、送信信号と確認用信号とを比較することにより、正規の信号の送受信が行われたことを確認するだけでなく、承認信号に基づいて正規の信号の送受信が行われたことを確認することができるので、不正行為の抑制をより強化することができる。 With this, by comparing the transmission signal with the confirmation signal, not only is it confirmed that the regular signal was transmitted and received, but also that the regular signal was transmitted and received based on the approval signal. Therefore, it is possible to further suppress fraud.

[付記]
[第1の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果が大当りであると大当り遊技が行われる。
[Appendix]
[First gaming machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and a big hit game is performed when the result of the lottery is a big hit.

この種の遊技機として、操作手段に対して、遊技者により所定の長押し操作が行われることを条件に特定遊技演出の実行態様を変化させる長押し演出を行い、長押し操作よりも短い短押し操作を複数回行う連打操作が行われることを条件に連打演出を実行することを可能にした遊技機が知られている(例えば、特開2015−065977号公報参照)。この特開2015−065977号公報の遊技機では、長押し操作が行われたか否かを判断する長押し操作受付有効期間内に長押し操作が行われた場合、長押し演出を実行する。 As a gaming machine of this kind, a long press effect that changes the execution mode of the specific game effect is performed on the operation means on condition that a predetermined long press operation is performed by the player, and a short time shorter than the long press operation. There is known a game machine capable of executing a continuous stroke effect on condition that a continuous stroke operation in which a push operation is performed a plurality of times is performed (for example, see JP-A-2015-065977). In the gaming machine disclosed in Japanese Patent Laid-Open No. 2015-065977, if a long press operation is performed within a long press operation acceptance valid period for determining whether or not a long press operation is performed, a long press effect is executed.

(第1の課題)
特開2015−065977号公報に記載の遊技機のように、操作手段に対して長押し操作が行われたか連打演出が行われたかを判断して制御すると制御負荷が大きくなってしまい、好ましくない。
(First issue)
As in the gaming machine described in Japanese Patent Laid-Open No. 2015-065977, if the control is performed by determining whether a long press operation is performed on the operation means or a continuous hit effect is performed, the control load increases, which is not preferable. ..

しかし、近年、さらなる視覚的なインパクトを与えることができる演出を行うことで、興趣を高めることが可能な遊技機が望まれている。 However, in recent years, there has been a demand for a gaming machine capable of enhancing the interest by performing an effect that can give a further visual impact.

上記第1の課題を解決するために、以下のような構成の第1の遊技機を提供する。 In order to solve the first problem described above, a first gaming machine having the following configuration is provided.

第1の遊技機は、
所定時間(例えば、33.3msec)毎に各種処理(例えば、各種リクエスト制御処理)が行われるメイン処理(例えば、メインループの処理)を実行可能な遊技機であって、
所定の操作手段(例えば、メインボタン)と、
前記所定時間よりも短い時間(例えば、1msec)毎に割り込み処理を行い、当該割り込み処理により検出された前記操作手段の入力状態にもとづいて、前記メイン処理で入力情報を生成することが可能な制御手段(例えば、ホスト制御回路210)と、
を備え、
前記制御手段は、
前記入力情報として、前記操作手段の入力状態がOFF状態からON状態になった後、 前記入力情報として、前記操作手段の入力状態がOFF状態からON状態になった後、当該ON状態が一定時間(例えば、10フレーム)継続したと判定されてから、前記操作手段の入力状態が前記一定時間よりも短い時間(例えば、4フレーム)でON状態が続く限り、定期的にON状態が発生したと判定することが可能な情報(例えば、リピート機能付きONエッジ情報)を生成する入力情報生成手段(例えば、ステップS309の処理を実行するホスト制御回路210)と、
前記入力情報生成手段により生成された情報(例えば、前記リピート機能付きONエッジ情報)にもとづいて、所定のデバイスの制御を実行可能なデバイス制御手段(例えば、ホスト制御回路210)とを有する
ことを特徴とする。
The first gaming machine is
A gaming machine capable of executing main processing (for example, main loop processing) in which various processing (for example, various request control processing) is performed at predetermined time intervals (for example, 33.3 msec),
A predetermined operation means (for example, a main button),
A control in which an interrupt process is performed every time period shorter than the predetermined time period (for example, 1 msec), and input information can be generated in the main process based on the input state of the operation unit detected by the interrupt process. Means (eg, host control circuit 210),
Equipped with
The control means is
As the input information, after the input state of the operation means is changed from the OFF state to the ON state, as the input information, the input state of the operation means is changed from the OFF state to the ON state, and then the ON state is kept for a predetermined time. As long as the input state of the operating means remains ON for a time shorter than the fixed time (for example, 4 frames) after it is determined to have continued (for example, 10 frames), the ON state is generated periodically. Input information generation means (for example, the host control circuit 210 that executes the process of step S309) that generates information that can be determined (for example, ON edge information with a repeat function);
A device control unit (for example, a host control circuit 210) capable of controlling a predetermined device based on the information generated by the input information generation unit (for example, the ON-edge information with the repeat function). Characterize.

第1の遊技機によれば、操作手段の入力状態(例えば、サブデバイスの入力情報)にもとづいて、操作手段の入力状態がOFF状態からON状態になった後、当該ON状態が一定時間継続したと判定されてから、操作手段の入力状態が一定時間よりも短い時間でON状態が続く限り、定期的にON状態が発生したと判定することが可能な情報を生成することで、サブデバイスの連打演出の制御や、長押し演出の制御等といった制御を容易に行うことが可能となる。 According to the first gaming machine, based on the input state of the operating means (for example, the input information of the sub device), after the input state of the operating means changes from the OFF state to the ON state, the ON state continues for a certain time. As long as the input state of the operating means remains in the ON state for a shorter time than the fixed time after it is determined that the sub-device is generated, it is possible to periodically generate information that can determine that the ON state has occurred. It is possible to easily perform control such as continuous hit effect control, long press effect control, and the like.

また、第1の遊技機によれば、制御負荷を軽減しつつ、操作手段の態様に応じた制御を実行することが可能となる。 Further, according to the first gaming machine, it becomes possible to execute the control according to the mode of the operating means while reducing the control load.

[第2の遊技機、第3の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。
[Second gaming machine, third gaming machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery.

この種の遊技機として、バックライトによって発光する表示装置を備える遊技機が開示されている(例えば特開2016−159026号公報参照)。 As this type of gaming machine, a gaming machine including a display device that emits light with a backlight is disclosed (see, for example, JP-A-2016-159026).

(第2の課題)
しかし、例えばバックライトの発光手段の輝度が不安定であると、表示装置における演出画像の表示が不安定となるおそれがあり、好ましくない。
(Second task)
However, if the brightness of the light emitting means of the backlight is unstable, for example, the display of the effect image on the display device may be unstable, which is not preferable.

上記第2の課題を解決するために、以下のような構成の第2の遊技機および第3の遊技機を提供する。 In order to solve the second problem described above, a second gaming machine and a third gaming machine having the following configurations are provided.

第2の遊技機は、
所定の態様で発光可能な発光手段(例えば、バックライト)と、
前記発光手段により発光される発光態様に対応する駆動データ(例えば、輝度データ)を所定の領域に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段に記憶される前記駆動データに基づく制御信号を、前記発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記データ記憶手段の前記所定の領域に設定されている駆動データが当該所定の領域に設定可能な駆動データ数が基準データ数になると、新たな前記駆動データを設定するよう構成される
ことを特徴とする。
The second gaming machine is
A light emitting means capable of emitting light in a predetermined manner (for example, a backlight),
Data storage means (for example, a FIFO data area) for storing drive data (for example, brightness data) corresponding to a light emission mode emitted by the light emitting means in a predetermined area;
A light emission drive unit (for example, an LSI) that outputs a control signal based on the drive data stored in the data storage unit to the light emission unit;
Data setting means for setting the drive data in a predetermined area of the data storage means (for example, the host control circuit 210 for executing the processing of step S346),
Equipped with
The data setting means,
The drive data set in the predetermined area of the data storage means is configured to set new drive data when the number of drive data settable in the predetermined area reaches a reference data number. And

第2の遊技機によれば、所定のデータ領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな駆動データが設定されるので、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段を、ドライバを介さずに安定して発光させることが可能となる。 According to the second gaming machine, when the drive data set in the predetermined data area reaches the reference data number when the number of drive data storable in the predetermined area reaches the reference data number, new drive data is set. A control signal (for example, a signal corresponding to PWM continuously output from the serial data output terminal of SPI) that is output by the driving unit can be output, and the light emitting unit can stably emit light without using a driver. It becomes possible.

なお、上記の「基準データ数」は、データ記憶手段の所定の領域(例えば、FIFOのデータ領域)に設定可能なデータ数が例えば64個までであれば1〜64個が相当するが、データ記憶手段の所定の領域に設定されているデータ数が0にならないようにする必要があることに鑑みれば、2個以上であることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Note that the above-mentioned "reference data number" corresponds to 1 to 64 if the number of data that can be set in a predetermined area (for example, a data area of a FIFO) of the data storage means is, for example, 64. Considering that it is necessary to prevent the number of data set in a predetermined area of the storage means from becoming 0, it is preferable that the number is 2 or more. Further, the number of brightness data that can be set in the data area of the FIFO is not limited to 64, and it is sufficient if at least two brightness data can be set. When the number of pieces of luminance data that can be set in the FIFO data area is two or more, if the number of pieces of luminance data set in the FIFO data area is less than the first number (two, for example), the second number is set. The brightness data (for example, one piece) may be supplemented.

第3の遊技機は、
所定の態様で発光可能な発光手段(例えば、バックライト)と、
前記発光手段により発光される発光態様に対応する駆動データ(例えば、輝度データ)を所定の領域(例えば、FIFOのデータ領域)に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段の所定の領域に記憶される前記駆動データに基づく制御信号を、前記発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
前記データ記憶手段の所定の領域に前記駆動データが設定されてからの経過時間を計時可能な計時手段(例えば、ステップS356の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記計時手段により計時された時間が所定時間以上経過したことにもとづいて、前記駆動データを前記データ記憶手段の所定の領域に設定可能(ステップS354の処理を実行可能)に構成される
ことを特徴とする。
The third gaming machine is
A light emitting means capable of emitting light in a predetermined manner (for example, a backlight),
Data storage means (for example, a FIFO data area) for storing drive data (for example, brightness data) corresponding to a light emission mode emitted by the light emitting means in a predetermined area (for example, a FIFO data area);
A light emission drive unit (for example, an LSI) that outputs a control signal based on the drive data stored in a predetermined area of the data storage unit to the light emission unit;
Data setting means for setting the drive data in a predetermined area of the data storage means (for example, the host control circuit 210 for executing the processing of step S346),
A time measuring means capable of measuring an elapsed time after the drive data is set in a predetermined area of the data storing means (for example, a host control circuit 210 for executing the processing of step S356),
Equipped with
The data setting means,
The drive data can be set in a predetermined area of the data storage means (the processing of step S354 can be executed) based on the time measured by the time measuring means having passed a predetermined time or more. And

第3の遊技機によれば、データ記憶手段の所定の領域に前記駆動データが設定されてからの経過時間が所定時間以上経過したことにもとづいて、駆動データがデータ記憶手段の所定の領域に設定される。例えば、何らかの処理に時間を要した場合には、駆動データをデータ記憶手段の所定の領域に設定するタイミングにいたるまでの間に、データ記憶手段の所定の領域に設定されている駆動データがなくなってしまうおそれがある。この点、この遊技機によれば、駆動データをデータ記憶手段の所定の領域に設定するタイミングでなかったとしても、上記時間が所定時間以上経過したことにもとづいて駆動データがデータ記憶手段の所定の領域に設定されるので、所定のデータ領域に設定されている駆動データが空になってしまうことを防止できる。そのため、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段をドライバを介さずに安定して発光させることが可能となる。 According to the third gaming machine, the drive data is stored in the predetermined area of the data storage unit on the basis of the elapsed time after the drive data is set in the predetermined area of the data storage unit being longer than the predetermined time. Is set. For example, if some processing takes time, there is no drive data set in the predetermined area of the data storage unit until the timing for setting the drive data in the predetermined area of the data storage unit. There is a risk that In this respect, according to this gaming machine, even if it is not the timing for setting the drive data in the predetermined area of the data storage means, the drive data is set in the data storage means based on the elapse of the predetermined time or more. Since it is set in the area of No. 3, it is possible to prevent the drive data set in the predetermined data area from becoming empty. Therefore, a control signal (for example, a signal corresponding to PWM continuously output from the serial data output terminal of SPI) output by the light emission drive unit can be output, and the light emission unit can be stably provided without a driver. It becomes possible to emit light.

また、第2の遊技機、第3の遊技機によれば、発光手段の発光が不安定となることを抑制することが可能となる。 Further, according to the second gaming machine and the third gaming machine, it becomes possible to prevent the light emission of the light emitting means from becoming unstable.

[第4の遊技機、第5の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、液晶表示器などに演出画像が表示される。
[Fourth Gaming Machine, Fifth Gaming Machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery.

この種の遊技機として、前面側に設けられた複数のLED等の発光体からなる発光装置を所定の態様で発光させることで、演出や装飾の用に供される遊技機が知られている。また、これらの発光装置の輝度を、予め設定されている範囲内で遊技者等が調整することが可能な遊技機が開示されている(例えば、特開2008−295551号公報参照)。 As this type of gaming machine, there is known a gaming machine that is used for performance and decoration by causing a light emitting device, which is provided on the front side and is composed of a plurality of light emitting bodies such as LEDs, to emit light in a predetermined manner. .. Further, there is disclosed a gaming machine in which the brightness of these light emitting devices can be adjusted by a player or the like within a preset range (for example, see Japanese Patent Laid-Open No. 2008-295551).

(第3の課題)
ところで、近年、前面側に設けられた複数のLED等の発光体からなる発光装置も含めて、演出が派手なものとなってきている。そのため、発光装置の輝度が高いと、遊技者によってはそれがストレスに感じることもある。発光装置の輝度を遊技者等が操作できれば、遊技者が所望の輝度に調整することはできるが、それだけでは不十分な場合もある。
(Third subject)
By the way, in recent years, production has become flashy, including a light emitting device including a plurality of light emitting bodies such as LEDs provided on the front side. Therefore, if the brightness of the light emitting device is high, some players may feel stress. If the brightness of the light emitting device can be manipulated by the player or the like, the player can adjust the brightness to a desired brightness, but this may not be enough.

上記第3の課題を解決するために、以下のような構成の第4の遊技機および第5の遊技機を提供する。 In order to solve the third problem, a fourth gaming machine and a fifth gaming machine having the following configurations are provided.

(1)第4の遊技機は、
所定の態様で発光可能な第1の発光手段(例えば、バックライト)と、
前記第1の発光手段の輝度を、複数段階のうちのいずれかに変更可能な操作手段(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面)と、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度を複数段階のうちのいずれかに変更可能な第1発光制御手段(例えば、ステップS384の処理を実行するホスト制御回路210)と、
前記第1の発光手段とは別に設けられる第2の発光手段(例えば、盤側LEDや枠側LED)と、
前記第2の発光手段の輝度を変更可能な第2発光制御手段(例えば、ステップS385の処理を実行するホスト制御回路210)と、
を備え、
前記第2発光制御手段は、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度が変更されるタイミングとは異なるタイミングで、前記第2の発光手段の輝度を前記複数段階のうちのいずれかに変更可能に構成されている
ことを特徴とする。
(1) The fourth gaming machine
A first light emitting means (for example, a backlight) capable of emitting light in a predetermined manner;
An operating unit (for example, a brightness setting screen displayed on a liquid crystal display device used as the display device 13) capable of changing the brightness of the first light emitting unit to any one of a plurality of levels;
A first light emission control unit (for example, a host control circuit that executes the process of step S384) capable of changing the brightness of the first light emission unit to one of a plurality of levels based on the operation of the operation unit. 210),
Second light emitting means (for example, board side LED or frame side LED) provided separately from the first light emitting means,
Second light emission control means capable of changing the brightness of the second light emission means (for example, the host control circuit 210 that executes the process of step S385),
Equipped with
The second light emission control means,
The brightness of the second light emitting means is changed to one of the plurality of steps at a timing different from the timing of changing the brightness of the first light emitting means based on the operation of the operation means. It is characterized by being configured as possible.

上記(1)の第4の遊技機によれば、第1の発光手段の輝度を変更可能な操作手段が操作されると、第1の発光手段の輝度が変更されるタイミングとは異なるタイミングで第2の発光手段の輝度も変更されるなかで、第2の発光手段の輝度も複数段階のうちのいずれかに変更されるので、遊技者による輝度の変更にかかる自由度をより高めることが可能となる。 According to the fourth gaming machine of (1) above, when the operation means capable of changing the brightness of the first light emitting means is operated, the timing is different from the timing when the brightness of the first light emitting means is changed. While the brightness of the second light emitting means is also changed, the brightness of the second light emitting means is also changed to one of a plurality of levels, so that the degree of freedom for the player to change the brightness can be further increased. It will be possible.

(2)上記(1)に記載の第4の遊技機において、
前記第1の発光手段により発光される発光態様に対応する駆動データを所定の領域に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段に記憶される前記駆動データに基づく制御信号を、前記第1の発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記データ記憶手段の前記所定の領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな前記駆動データを設定するものであるとともに、
前記操作手段が操作されたときには、前記新たな駆動データとして、輝度が変更されたのちの駆動データを設定するよう構成される
ことを特徴とする。
(2) In the fourth gaming machine described in (1) above,
Data storage means (for example, a FIFO data area) for storing drive data corresponding to the light emission mode emitted by the first light emission means in a predetermined area,
Light emission drive means (for example, LSI) that outputs a control signal based on the drive data stored in the data storage means to the first light emission means,
Data setting means for setting the drive data in a predetermined area of the data storage means (for example, the host control circuit 210 for executing the processing of step S346),
Equipped with
The data setting means,
When the drive data set in the predetermined area of the data storage means has a reference number of drive data that can be stored in the predetermined area, the new drive data is set.
When the operating means is operated, the drive data after the brightness is changed is set as the new drive data.

上記(2)の第4の遊技機によれば、所定のデータ領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな駆動データが設定されるので、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段をドライバを介さずに安定して発光させることが可能となる。しかも、輝度が変更されたときには、変更後の駆動データが新たな駆動データとして設定されるので、設定された輝度に応じて安定して第1の発光手段を発光させることが可能となる。 According to the fourth gaming machine of the above (2), when the drive data set in the predetermined data area becomes the reference data number that can be stored in the predetermined area, new drive data is set. Therefore, it is possible to output a control signal (for example, a signal corresponding to PWM continuously output from the serial data output terminal of SPI) output by the light emission drive unit, and stabilize the light emission unit without passing through the driver. It becomes possible to emit light. Moreover, since the changed drive data is set as new drive data when the brightness is changed, it is possible to cause the first light emitting means to stably emit light in accordance with the set brightness.

なお、上記の「基準データ数」は、データ記憶手段の所定の領域(例えば、FIFOのデータ領域)に設定可能なデータ数が例えば64個までであれば1〜64個が相当するが、データ記憶手段の所定の領域に設定されているデータ数が0にならないようにする必要があることに鑑みれば、2個以上であることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Note that the above-mentioned "reference data number" corresponds to 1 to 64 if the number of data that can be set in a predetermined area (for example, a data area of a FIFO) of the data storage means is, for example, 64. Considering that it is necessary to prevent the number of data set in a predetermined area of the storage means from becoming 0, it is preferable that the number is 2 or more. Further, the number of brightness data that can be set in the data area of the FIFO is not limited to 64, and it is sufficient if at least two brightness data can be set. When the number of pieces of luminance data that can be set in the FIFO data area is two or more, if the number of pieces of luminance data set in the FIFO data area is less than the first number (two, for example), the second number is set. The brightness data (for example, one piece) may be supplemented.

(1)第5の遊技機は、
所定条件の成立のもとづいて抽選を行う抽選手段(例えば、ステップS45の処理を実行するメインCPU71)と、
所定の演出画像が表示される表示手段(例えば、表示装置13として用いられる液晶表示装置)と、
前記抽選の結果にもとづいて、前記表示手段において図柄(例えば、演出用識別図柄)の変動表示を行う変動表示制御手段(例えば、表示制御回路230)と、
所定の態様で発光可能な第1の発光手段(例えば、バックライト)と、
前記第1の発光手段の輝度を、複数段階のうちのいずれかに変更可能な操作手段(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面)と、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度を、複数段階のうちのいずれかに変更可能な第1発光制御手段(例えば、ステップS394の処理を実行するホスト制御回路210)と、
前記第1の発光手段とは別に設けられる第2の発光手段(例えば、盤側LEDや枠側LED)と、
前記第2の発光手段の発光態様を、所定のリクエストにもとづいて制御する第2発光制御手段(ステップS392の処理を実行するホスト制御回路210)と、
を備え、
前記第2発光制御手段は、
前記操作手段が操作されたことにもとづいて、前記第2の発光手段の輝度を、前記第1の発光手段の輝度が変更されたのちであって且つ前記図柄の変動表示が終了したのちに変更(例えば、ステップS399の処理を実行)可能に構成されている
ことを特徴とする。
(1) The fifth gaming machine
Lottery means for performing lottery based on the establishment of a predetermined condition (for example, the main CPU 71 that executes the process of step S45),
Display means for displaying a predetermined effect image (for example, a liquid crystal display device used as the display device 13),
Based on the result of the lottery, a variable display control unit (for example, a display control circuit 230) that performs a variable display of a symbol (for example, a production identification symbol) on the display unit,
A first light emitting means (for example, a backlight) capable of emitting light in a predetermined manner;
An operating unit (for example, a brightness setting screen displayed on a liquid crystal display device used as the display device 13) capable of changing the brightness of the first light emitting unit to any one of a plurality of levels;
Based on the operation of the operation unit, the first light emission control unit capable of changing the brightness of the first light emission unit to any one of a plurality of stages (for example, host control for executing the process of step S394). Circuit 210),
Second light emitting means (for example, board side LED or frame side LED) provided separately from the first light emitting means,
Second light emission control means for controlling the light emission mode of the second light emission means based on a predetermined request (host control circuit 210 for executing the processing of step S392),
Equipped with
The second light emission control means,
Based on the operation means being operated, the brightness of the second light emitting means is changed after the brightness of the first light emitting means is changed and after the variable display of the symbols is finished. (For example, the processing of step S399 is executed).

上記(1)の第5の遊技機によれば、操作手段が操作されると第1の発光手段の輝度を変更することができる。また、第2の発光手段の輝度は、第1の発光手段の輝度が変更されたのちであって且つ図柄の変動表示が終了したのちに変更される。ここで、第2の発光手段の発光態様は、所定のリクエストにもとづいて制御されるため、図柄の変動表示が終了したのちに第2の発光手段の輝度を変更することで、制御負荷を最小限に抑えつつ、第1の発光手段および第2の発光手段の輝度を変更することが可能となる。 According to the fifth gaming machine of (1) above, when the operating means is operated, the brightness of the first light emitting means can be changed. Further, the brightness of the second light emitting means is changed after the brightness of the first light emitting means is changed and after the variable display of the symbols is finished. Here, since the light emitting mode of the second light emitting means is controlled based on a predetermined request, the control load is minimized by changing the brightness of the second light emitting means after the variable display of the symbols ends. It is possible to change the brightness of the first light emitting means and the second light emitting means while suppressing the brightness to the limit.

(2)上記(1)に記載の第5の遊技機において、
前記第1の発光手段により発光される発光態様に対応する駆動データを所定の領域に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段に記憶される前記駆動データに基づく制御信号を、前記第1の発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記データ記憶手段の前記所定の領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな前記駆動データを設定するものであるとともに、
前記操作手段が操作されたときには、前記新たな駆動データとして、輝度が変更されたのちの駆動データを設定するよう構成される
ことを特徴とする。
(2) In the fifth gaming machine described in (1) above,
Data storage means (for example, a FIFO data area) for storing drive data corresponding to the light emission mode emitted by the first light emission means in a predetermined area,
Light emission drive means (for example, LSI) that outputs a control signal based on the drive data stored in the data storage means to the first light emission means,
Data setting means for setting the drive data in a predetermined area of the data storage means (for example, the host control circuit 210 for executing the processing of step S346),
Equipped with
The data setting means,
When the drive data set in the predetermined area of the data storage means has a reference number of drive data that can be stored in the predetermined area, the new drive data is set.
When the operating means is operated, the drive data after the brightness is changed is set as the new drive data.

上記(2)の第4の遊技機によれば、所定のデータ領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな駆動データが設定されるので、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段をドライバを介さずに安定して発光させることが可能となる。しかも、輝度が変更されたときには、変更後の駆動データが新たな駆動データとして設定されるので、設定された輝度に応じて安定して第1の発光手段を発光させることが可能となる。 According to the fourth gaming machine of the above (2), when the drive data set in the predetermined data area becomes the reference data number that can be stored in the predetermined area, new drive data is set. Therefore, it is possible to output a control signal (for example, a signal corresponding to PWM continuously output from the serial data output terminal of SPI) output by the light emission drive unit, and stabilize the light emission unit without passing through the driver. It becomes possible to emit light. Moreover, since the changed drive data is set as new drive data when the brightness is changed, it is possible to cause the first light emitting means to stably emit light in accordance with the set brightness.

なお、上記の「基準データ数」は、データ記憶手段の所定の領域(例えば、FIFOのデータ領域)に設定可能なデータ数が例えば64個までであれば1〜64個が相当するが、データ記憶手段の所定の領域に設定されているデータ数が0にならないようにする必要があることに鑑みれば、2個以上であることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Note that the above-mentioned "reference data number" corresponds to 1 to 64 if the number of data that can be set in a predetermined area (for example, a data area of a FIFO) of the data storage means is, for example, 64. Considering that it is necessary to prevent the number of data set in a predetermined area of the storage means from becoming 0, it is preferable that the number is 2 or more. Further, the number of brightness data that can be set in the data area of the FIFO is not limited to 64, and it is sufficient if at least two brightness data can be set. When the number of pieces of luminance data that can be set in the FIFO data area is two or more, if the number of pieces of luminance data set in the FIFO data area is less than the first number (two, for example), the second number is set. The brightness data (for example, one piece) may be supplemented.

また、第4の遊技機、第5の遊技機によれば、発光装置の輝度をより好適に遊技者等が調整することが可能な遊技機を提供することができる。 Further, according to the fourth gaming machine and the fifth gaming machine, it is possible to provide a gaming machine in which the player or the like can more appropriately adjust the brightness of the light emitting device.

[第6の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、液晶表示器などに演出画像が表示される。
[Sixth gaming machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery.

この種の遊技機として、前面側に設けられた複数のLED等の発光体からなる発光装置を所定の態様で発光させることで、演出や装飾の用に供される遊技機が知られている。また、これらの発光装置の輝度を、予め設定されている範囲内で遊技者等が調整することが可能な遊技機が開示されている(例えば、特開2008−295551号公報参照)。 As this type of gaming machine, there is known a gaming machine that is used for performance and decoration by causing a light emitting device, which is provided on the front side and is composed of a plurality of light emitting bodies such as LEDs, to emit light in a predetermined manner. .. Further, there is disclosed a gaming machine in which the brightness of these light emitting devices can be adjusted by a player or the like within a preset range (for example, see Japanese Patent Laid-Open No. 2008-295551).

(第4の課題)
ところで、近年、前面側に設けられた複数のLED等の発光体からなる発光装置も含めて、演出が派手なものとなってきている。そのため、発光装置から受ける光の強度が高いと、遊技者によってはそれがストレスに感じることもある。
(Fourth task)
By the way, in recent years, production has become flashy, including a light emitting device including a plurality of light emitting bodies such as LEDs provided on the front side. Therefore, if the intensity of light received from the light emitting device is high, it may be stressed by some players.

上記第4の課題を解決するために、以下のような構成の第6の遊技機を提供する。 In order to solve the above-mentioned 4th subject, the 6th game machine of the following composition is provided.

(1)第6の遊技機は、
本発明に係る遊技機は、
所定の態様で発光可能な第1の発光手段(例えば、バックライト)と、
前記第1の発光手段の輝度を、複数段階のうちのいずれかに変更可能な操作手段(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面)と、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度を複数段階のうちのいずれかに変更可能な第1発光制御手段(例えば、ステップS394の処理を実行するホスト制御回路210)と、
前記第1の発光手段とは別に設けられる第2の発光手段(例えば、盤側LEDや枠側LED)と、
前記第2の発光手段の発光態様を変更可能な第2発光制御手段(例えば、ステップS406の処理を実行するホスト制御回路210)と、
を備え、
前記第2発光制御手段は、
前記操作手段が操作されたことにもとづいて、前記第1の発光手段の輝度が変更されるタイミングとは異なるタイミングで、前記第2の発光手段により実行される発光演出の態様を制限して実行可能に構成されている
ことを特徴とする。
(1) The sixth gaming machine
The gaming machine according to the present invention,
A first light emitting means (for example, a backlight) capable of emitting light in a predetermined manner;
An operating unit (for example, a brightness setting screen displayed on a liquid crystal display device used as the display device 13) capable of changing the brightness of the first light emitting unit to any one of a plurality of levels;
A first light emission control unit (for example, a host control circuit that executes the process of step S394) capable of changing the brightness of the first light emission unit to any one of a plurality of stages based on the operation of the operation unit. 210),
Second light emitting means (for example, board side LED or frame side LED) provided separately from the first light emitting means,
Second light emission control means capable of changing the light emission mode of the second light emission means (for example, the host control circuit 210 that executes the process of step S406),
Equipped with
The second light emission control means,
Based on the operation of the operation means, the mode of the light emission effect executed by the second light emission means is limited and executed at a timing different from the timing at which the brightness of the first light emission means is changed. It is characterized by being configured as possible.

上記(1)の第6の遊技機によれば、第1の発光手段の輝度を変更可能な操作手段が操作されると、第2の発光手段により実行される発光演出の態様が制限される。そのため、簡単な処理で、第2の発光手段から受ける光の強度を抑えることが可能となる。 According to the sixth gaming machine of (1) above, when the operation means capable of changing the brightness of the first light emitting means is operated, the mode of the light emission effect executed by the second light emitting means is limited. .. Therefore, the intensity of the light received from the second light emitting means can be suppressed by a simple process.

(2)上記(1)に記載の第6の遊技機において、
前記第1の発光手段により発光される発光態様に対応する駆動データを所定の領域に記憶するデータ記憶手段(例えば、FIFOのデータ領域)と、
前記データ記憶手段に記憶される前記駆動データに基づく制御信号を、前記第1の発光手段に出力する発光駆動手段(例えば、LSI)と、
前記駆動データを前記データ記憶手段の所定の領域に設定するデータ設定手段(例えば、ステップS346の処理を実行するホスト制御回路210)と、
を備え、
前記データ設定手段は、
前記データ記憶手段の前記所定の領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな前記駆動データを設定するものであるとともに、
前記操作手段が操作されたときには、前記新たな駆動データとして、輝度が変更されたのちの駆動データを設定するよう構成される
ことを特徴とする。
(2) In the sixth gaming machine described in (1) above,
Data storage means (for example, a FIFO data area) for storing drive data corresponding to the light emission mode emitted by the first light emission means in a predetermined area,
Light emission drive means (for example, LSI) that outputs a control signal based on the drive data stored in the data storage means to the first light emission means,
Data setting means for setting the drive data in a predetermined area of the data storage means (for example, the host control circuit 210 for executing the processing of step S346),
Equipped with
The data setting means,
When the drive data set in the predetermined area of the data storage means has a reference number of drive data that can be stored in the predetermined area, the new drive data is set.
When the operating means is operated, the drive data after the brightness is changed is set as the new drive data.

上記(2)の第5の遊技機によれば、所定のデータ領域に設定されている駆動データが当該所定の領域に記憶可能な駆動データ数が基準データ数になると、新たな駆動データが設定されるので、発光駆動手段により出力される制御信号(例えば、SPIのシリアルデータ出力端子から連続して出力されるPWM相当の信号)を出力することができ、発光手段をドライバを介さずに安定して発光させることが可能となる。しかも、輝度が変更されたときには、変更後の駆動データが新たな駆動データとして設定されるので、設定された輝度に応じて安定して第1の発光手段を発光させることが可能となる。 According to the fifth gaming machine of (2), when the drive data set in the predetermined data area becomes the reference data number that can be stored in the predetermined area, new drive data is set. Therefore, it is possible to output a control signal (for example, a signal corresponding to PWM continuously output from the serial data output terminal of SPI) output by the light emission drive unit, and stabilize the light emission unit without passing through the driver. It becomes possible to emit light. Moreover, since the changed drive data is set as new drive data when the brightness is changed, it is possible to cause the first light emitting means to stably emit light in accordance with the set brightness.

なお、上記の「基準データ数」は、データ記憶手段の所定の領域(例えば、FIFOのデータ領域)に設定可能なデータ数が例えば64個までであれば1〜64個が相当するが、データ記憶手段の所定の領域に設定されているデータ数が0にならないようにする必要があることに鑑みれば、2個以上であることが好ましい。また、FIFOのデータ領域にセットできる輝度データの数は64個に限られず、少なくとも2個以上の輝度データをセットできれば良い。このようにFIFOのデータ領域にセットできる輝度データが例えば2個以上であるとき、FIFOのデータ領域にセットされている輝度データが第1の数(例えば2個)を下回ると、第2の数(例えば1個)の輝度データを補充するようにしても良い。 Note that the above-mentioned "reference data number" corresponds to 1 to 64 if the number of data that can be set in a predetermined area (for example, a data area of a FIFO) of the data storage means is, for example, 64. Considering that it is necessary to prevent the number of data set in a predetermined area of the storage means from becoming 0, it is preferable that the number is 2 or more. Further, the number of brightness data that can be set in the data area of the FIFO is not limited to 64, and it is sufficient if at least two brightness data can be set. When the number of pieces of luminance data that can be set in the FIFO data area is two or more, if the number of pieces of luminance data set in the FIFO data area is less than the first number (two, for example), the second number is set. The brightness data (for example, one piece) may be supplemented.

このように、第6の遊技機によれば、発光装置から受ける光の強度を好適に遊技者等が調整することが可能な遊技機を提供することができる。 Thus, according to the sixth gaming machine, it is possible to provide a gaming machine in which the intensity of light received from the light emitting device can be suitably adjusted by the player or the like.

[第7の遊技機]
従来、パチンコ機等の遊技機において、例えば、RTC(リアルタイムクロック)に依存する演出が行われる遊技機が知られている。
[Seventh gaming machine]
2. Description of the Related Art Conventionally, in gaming machines such as pachinko machines, for example, gaming machines in which an effect depending on an RTC (real time clock) is performed are known.

この種の遊技機では、電源投入時等にRTCの異常判定を行い、異常があれば日時の報知を行い、RTCの異常が認められた場合に、これに素早く対処できるようにした遊技機が公知である(例えば特開2017−51853号公報(例えば段落[0094])参照)。 In this type of gaming machine, an RTC abnormality determination is performed when the power is turned on, if there is an abnormality, the date and time is notified, and if an RTC abnormality is recognized, a gaming machine that can quickly cope with this is provided. It is publicly known (see, for example, JP-A-2017-51853 (for example, paragraph [0094])).

(第5の課題)
特開2017−51853号公報に記載の遊技機によれば、RTCに異常があれば日時の報知が行われるため素早く対処できる可能性はあるものの、RTC異常により日時を取得できない場合、RTCに依存する演出を行うことができなくなるおそれがある。
(Fifth task)
According to the gaming machine described in Japanese Unexamined Patent Publication No. 2017-51853, if there is an abnormality in the RTC, the date and time is notified, so there is a possibility that it can be dealt with quickly, but if the date and time cannot be acquired due to an RTC abnormality, it depends on the RTC. It may not be possible to perform the effect.

上記第5の課題を解決するために、以下のような構成の第7の遊技機を提供する。 In order to solve the fifth problem, a seventh gaming machine having the following configuration is provided.

第7の遊技機は、
時刻情報を出力可能なリアルタイムクロック(例えば、RTC)と、
前記リアルタイムクロックから時刻情報を取得し、該取得した時刻を現在時刻情報に更新可能な時刻情報管理手段(例えば、ステップS413の処理を実行するホスト制御回路210)と、
前記現在時刻情報が特定の時刻情報(例えば、指定時刻)であることにもとづいて特定演出(例えば、RTC演出)を実行可能な演出実行手段(例えば、ホスト制御回路210)と、
前記リアルタイムクロックの異常を判定する異常判定手段(例えば、ステップS414の処理を実行するホスト制御回路210)と、
を備え、
前記時刻情報管理手段は、
前記リアルタイムクロックが異常であると判定されると、前記時刻情報管理手段により前回取得された前回時刻情報を現在時刻情報として維持(例えば、ステップS415)し、前記リアルタイムクロックが正常であると判定されると前記前回時刻情報を現在時刻情報に更新(例えば、ステップS416の処理)可能に構成されており、
前記演出実行手段は、
現在時刻情報が前記特定の時刻情報であって(ステップS417におけるYES)、前記前回時刻情報と現在時刻情報とが一致しない(ステップS418におけるYES)ことを条件に前記特定演出を実行する(ステップS419)よう構成されている
ことを特徴とする。
The seventh gaming machine,
A real-time clock (for example, RTC) capable of outputting time information,
Time information management means that can obtain time information from the real-time clock and update the obtained time to current time information (for example, the host control circuit 210 that executes the process of step S413),
Production execution means (for example, host control circuit 210) capable of executing a specific production (for example, RTC production) based on the current time information being specific time information (for example, designated time);
An abnormality determining means for determining an abnormality of the real-time clock (for example, the host control circuit 210 that executes the process of step S414),
Equipped with
The time information management means,
When it is determined that the real-time clock is abnormal, the previous time information acquired last time by the time information management means is maintained as the current time information (for example, step S415), and it is determined that the real-time clock is normal. Then, the previous time information can be updated to the current time information (for example, the process of step S416),
The effect execution means,
The specific effect is executed on condition that the current time information is the specific time information (YES in step S417) and the previous time information and the current time information do not match (YES in step S418) (step S419). ) Is configured as follows.

第7の遊技機によれば、RTC異常であったとしても、RTCに依存する演出を好適に行うことが可能となる。 According to the seventh gaming machine, even if the RTC is abnormal, it is possible to preferably perform the effect depending on the RTC.

[第8の遊技機、第9の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、表示装置などに演出画像が表示される。抽選の結果が大当りであると、大当り遊技が開始される。
[Eighth game machine, ninth game machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a start opening, and an effect image is displayed on a display device or the like based on the result of the lottery. If the result of the lottery is a big hit, a big hit game is started.

この種の遊技機として、圧縮された画像データをデコードし、デコード後の画像データを適宜変換処理した上でフレームバッファに格納し、表示装置に出力されるようにした遊技機が知られている(例えば特開2014−87402号公報(例えば段落[0100]参照))。 As this type of gaming machine, there is known a gaming machine that decodes compressed image data, appropriately converts the decoded image data, stores it in a frame buffer, and outputs it to a display device. (For example, JP-A-2014-87402 (see paragraph [0100])).

(第6の課題)
近年、表示装置に表示される演出画像のバリエーションが増え、演出画像にかかる制御が複雑化する傾向にある。このような場合、演出画像にかかる制御を効率よく行うことが望まれる。
(Sixth task)
In recent years, variations in the effect images displayed on the display device are increasing, and the control of the effect images tends to be complicated. In such a case, it is desired to efficiently control the effect image.

上記第6の課題を解決するために、以下のような構成の第8の遊技機および第9の遊技機を提供する。 In order to solve the sixth problem, an eighth gaming machine and a ninth gaming machine having the following configurations are provided.

第8の遊技機は、
描画機能を有する描画出力先バッファと表示機能を有するフレームバッファとの間で、互いの機能を切り替える処理(例えば、バンクフリップ)を実行可能な遊技機であって、
所定の表示手段に表示される演出画像にかかわる画像情報(例えば、コンポジション)を、前記描画出力先バッファに登録可能な登録手段(例えば、ステップS449やステップS458を実行可能な表示制御回路230)と、
前記描画出力先バッファから前記フレームバッファに切り替えられた後(例えば、ステップS446の処理が行われた後)、前記登録手段により登録された画像情報にもとづいて、前記所定の表示手段に演出画像が表示されるよう制御する演出画像表示制御手段(例えば、表示制御回路230)と、
を備え、
前記登録手段は、
前記描画出力先バッファから切り替えられた前記フレームバッファに登録されている前記画像情報に、画像を一時停止させる画像情報が含まれているとき(例えば、ステップS447においてYESと判別されるとき)、前記画像情報を前記描画出力先バッファに登録する第1登録手段(例えば、ステップS449の処理を実行する表示制御回路230)と、
前記描画出力先バッファに登録されている画像情報がなかったとしても(例えば、ステップS444においてNOと判別されたとしても)、前記所定の表示手段に表示された演出画像が、前記フレームバッファに登録されている画像情報の上限に達したときに(例えば、ステップS450においてYESと判別されたとき)、前記画像情報を前記描画出力先バッファに登録する第2登録手段(例えば、ステップS458を実行可能な表示制御回路230)とを有する
ことを特徴とする。
The eighth gaming machine is
A gaming machine capable of executing processing (for example, bank flip) for switching functions of a drawing output destination buffer having a drawing function and a frame buffer having a display function,
Registration means capable of registering image information (for example, composition) relating to the effect image displayed on a predetermined display means in the drawing output destination buffer (for example, display control circuit 230 capable of executing step S449 or step S458). When,
After the drawing output destination buffer is switched to the frame buffer (for example, after the processing of step S446), an effect image is displayed on the predetermined display unit based on the image information registered by the registration unit. An effect image display control means (for example, a display control circuit 230) for controlling the display,
Equipped with
The registration means is
When the image information registered in the frame buffer switched from the drawing output destination buffer includes image information for temporarily stopping the image (for example, when YES is determined in step S447), First registration means for registering image information in the drawing output destination buffer (for example, the display control circuit 230 for executing the processing of step S449),
Even if there is no image information registered in the drawing output destination buffer (for example, even if NO is determined in step S444), the effect image displayed on the predetermined display means is registered in the frame buffer. When the upper limit of the displayed image information is reached (for example, when YES is determined in step S450), a second registration unit (for example, step S458 can be executed) that registers the image information in the drawing output destination buffer. Display control circuit 230).

第8の遊技機によれば、画像情報が登録されていないことを条件に画像情報が登録されるなかで、画像情報が登録されていたとしても、登録されている画像情報に特定の画像情報が含まれているときに画像情報が登録されるので、演出画像にかかる制御を効率よく行うことが可能となる。 According to the eighth gaming machine, while the image information is registered on condition that the image information is not registered, even if the image information is registered, the image information specific to the registered image information is registered. Since the image information is registered when is included, it is possible to efficiently control the effect image.

第9の遊技機は、
所定の演出画像を再生可能な複数の表示手段(例えば、ディスプレイ)と、
前記複数の表示手段に再生される演出画像にかかわる画像情報を制御可能な表示制御手段(例えば、表示制御回路230)と、
を備え、
前記表示制御手段は、
前記表示手段において同時に再生される画像情報にかかるレイヤー数の適正性を判定するレイヤー数判定手段(例えば、ステップS441の処理を実行する表示制御回路230)と、
前記レイヤー数が適正であるとき(例えば、ステップS441においてYESと判定されるとき)に、前記演出画像の再生に用いられる表示手段の数の適正性を判定する表示手段数判定手段(例えば、ステップS442の処理を実行する表示制御回路230)と、
前記演出画像の再生に用いられる表示手段の数が適正であるとき(例えば、ステップS442においてYESと判定されるとき)に、前記画像情報の登録対象となる表示手段の存在を判定する表示手段存在判定手段(例えば、ステップS443の処理を実行する表示制御回路230)と、
前記画像情報の登録対象となる表示手段が存在するとき(例えば、ステップS443においてYESと判定されるとき)に、当該表示手段において再生される画像情報を登録する画像情報登録手段(例えば、ステップS449やステップS458の処理を実行する表示制御回路230)とを有するとともに、
前記複数の表示手段のうち一の表示手段において再生される画像情報を前記画像情報登録手段により登録した後、当該画像情報が当該一の表示手段とは別の他の表示手段に登録されるように、前記表示手段数判定手段による判定および前記表示手段存在判定手段による判定を行う(ステップS459の処理を実行したのちステップS442に戻る処理を行う)よう構成されている
ことを特徴とする。
The ninth gaming machine is
A plurality of display means (for example, a display) capable of reproducing a predetermined effect image,
A display control unit (for example, a display control circuit 230) capable of controlling image information relating to the effect image reproduced on the plurality of display units;
Equipped with
The display control means,
A layer number determination unit (for example, a display control circuit 230 that executes the process of step S441) that determines the appropriateness of the layer number related to the image information that is simultaneously reproduced on the display unit,
When the number of layers is appropriate (for example, when YES is determined in step S441), the number of display means determining means that determines the appropriateness of the number of display means used for reproducing the effect image (for example, step A display control circuit 230) that executes the process of S442;
When the number of display means used for reproducing the effect image is appropriate (for example, when YES is determined in step S442), there is a display means that determines the presence of the display means that is the registration target of the image information. Determination means (for example, the display control circuit 230 that executes the process of step S443),
When there is a display unit to which the image information is to be registered (for example, when YES is determined in step S443), the image information registration unit that registers the image information reproduced on the display unit (for example, step S449). And a display control circuit 230) that executes the process of step S458,
After registering image information reproduced by one of the plurality of display means by the image information registration means, the image information is registered in another display means different from the one display means. In addition, the display means number determining means and the display means presence determining means perform the determination (the processing of step S459 is performed and then the processing of returning to step S442 is performed).

第9の遊技機によれば、表示手段が複数あって、画像情報にかかるレイヤー数が適正であるときに、一の表示手段に表示される演出画像にかかわる画像情報が登録されたのち、一の表示手段とは異なる他の表示手段に表示される演出画像にかかわる画像情報が登録されるので、レイヤー数が適正であると判別された画像情報を、効率よく登録することが可能となる。 According to the ninth gaming machine, when there are a plurality of display means and the number of layers related to the image information is appropriate, after the image information relating to the effect image displayed on one display means is registered, Since the image information relating to the effect image displayed on the other display means different from the display means described above is registered, the image information for which the number of layers is determined to be appropriate can be efficiently registered.

このように、第8の遊技機、第9の遊技機によれば、演出画像にかかる制御を効率よく行うことが可能な遊技機を提供することができる。 As described above, according to the eighth gaming machine and the ninth gaming machine, it is possible to provide a gaming machine capable of efficiently controlling the effect image.

[第10の遊技機、第11の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。また、このような演出画像の他、音声演出も出力される。
[Tenth Gaming Machine, Eleventh Gaming Machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery. In addition to such effect images, audio effects are also output.

この種の遊技機として、デジタルアンプの異常を判定するタイミングに達しているか否かを判定し、例えば、数秒程度の時間間隔で判定される動作判定タイミングに達している場合に、入力ポートPi2から異常通知信号ERRを取得して、デジタルアンプが異常レベルか否かを判定する遊技機が知られている(特開2016−209723号公報(例えば段落[0178]、[0179])参照)。 As this type of gaming machine, it is determined whether or not the timing for determining the abnormality of the digital amplifier is reached, and for example, when the operation determination timing is determined at a time interval of about several seconds, the input port Pi2 There is known a gaming machine that obtains the abnormality notification signal ERR and determines whether or not the digital amplifier is at an abnormal level (see JP-A-2016-209723 (for example, paragraphs [0178] and [0179])).

(第7の課題)
近年、液晶表示器などに表示される演出画像のバリエーション増加等により、演出内容が高度化し、興趣の向上が図られている。しかし、演出内容の高度化にともなって遊技音の演出内容も高度化の傾向にあり、正常な遊技音を出力するためには、遊技音を増幅する増幅装置の判定処理が適切に行われる必要がある。
(Seventh task)
In recent years, due to an increase in variations of effect images displayed on a liquid crystal display or the like, the effect contents have become more sophisticated and the interest has been improved. However, with the sophistication of the effect contents, the effect contents of the game sound are also becoming more sophisticated, and in order to output a normal game sound, the determination process of the amplification device that amplifies the game sound must be appropriately performed. There is.

上記第7の課題を解決するために、以下のような構成の第10の遊技機および第11の遊技機を提供する。 In order to solve the seventh problem, a tenth gaming machine and an eleventh gaming machine having the following configurations are provided.

(1)第10の遊技機は、
所定時間が経過する毎に所定処理(例えば、メイン処理や割り込み処理など)を実行可能な遊技機であって、
遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音を増幅可能な増幅手段(例えば、デジタルオーディオパワーアンプ262)と、
前記増幅手が正常であるか否かの異常判定処理を行う異常判定手段(例えば、ステップS503、ステップS511、ステップS515等の処理を実行するホスト制御回路210)と、
を備え、
前記異常判定手段は、
前記異常判定処理を複数回の異常判定処理(例えば、ステップS503、ステップS511、ステップS515等の処理)に分けて実行可能であるとともに、
前記所定時間内に実行される1回の前記所定処理(例えば、1フレーム)において前記複数回に分けられた異常判定処理(例えば、ステップS503、ステップS511、ステップS515)の一部を実行し、次回以降の前記所定処理において残りの異常判定処理の一部または全部を実行可能に構成される
ことを特徴とする。
(1) The tenth gaming machine
A gaming machine capable of executing a predetermined process (for example, a main process or an interrupt process) every time a predetermined time has passed,
Output means capable of outputting a game sound (for example, a speaker 11),
Amplifying means (for example, digital audio power amplifier 262) capable of amplifying the game sound output from the output means,
An abnormality determining means for performing an abnormality determining process as to whether or not the amplifying hand is normal (for example, a host control circuit 210 for executing the processes of step S503, step S511, step S515, etc.),
Equipped with
The abnormality determination means,
The abnormality determination processing can be divided into a plurality of times of abnormality determination processing (for example, processing of step S503, step S511, step S515, etc.), and
Part of the abnormality determination processing (for example, step S503, step S511, step S515) divided into the plurality of times is performed in the predetermined processing (for example, one frame) performed once within the predetermined time, It is characterized in that a part or all of the remaining abnormality determination processing can be executed in the predetermined processing after the next time.

上記(1)の第10の遊技機によれば、所定処理(例えば、1フレーム)内で増幅手段(例えば、通常用アンプや重低音用アンプ)の異常判定処理の一部ずつが複数フレームにわたって行われるため、各増幅手段の異常判定処理の全部を、複数フレームにわたって実行することが可能となる。 According to the tenth gaming machine of (1) above, a part of the abnormality determination processing of the amplification means (for example, the normal amplifier or the deep bass amplifier) is performed over a plurality of frames within the predetermined processing (for example, one frame). Since it is performed, it is possible to perform all the abnormality determination processing of each amplification unit over a plurality of frames.

(2)第10の遊技機の別例は、
所定時間が経過する毎に所定処理(例えば、メイン処理や割り込み処理など)を実行可能な遊技機であって、
遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音を増幅可能な増幅手段(例えば、デジタルオーディオパワーアンプ262)と、
前記増幅手段についての設定情報の確認処理を行う設定情報確認手段(例えば、ステップS506〜S507、ステップS522〜S523等の処理を実行するホスト制御回路210)と、
を備え、
前記設定情報確認手段は、
前記確認処理を複数回の確認処理に分けて実行可能であるとともに、
前記所定時間内に実行される1回の前記所定処理において前記複数回に分けられた確認処理(例えば、ステップS506〜S507、ステップS522〜S523等の処理を実行するホスト制御回路210)の一部を実行し、次回以降の前記所定処理において残りの確認処理の一部または全部を実行可能に構成される
ことを特徴とする。
(2) Another example of the tenth gaming machine is
A gaming machine capable of executing a predetermined process (for example, a main process or an interrupt process) every time a predetermined time has passed,
Output means capable of outputting a game sound (for example, a speaker 11),
Amplifying means (for example, digital audio power amplifier 262) capable of amplifying the game sound output from the output means,
Setting information confirmation means for confirming the setting information about the amplification means (for example, the host control circuit 210 for executing the processing of steps S506 to S507, steps S522 to S523, etc.),
Equipped with
The setting information confirmation means,
The confirmation process can be executed by dividing it into a plurality of confirmation processes,
Part of the confirmation processing (for example, the host control circuit 210 that executes the processing of steps S506 to S507, steps S522 to S523, etc.) divided into the plurality of times in the predetermined processing performed once within the predetermined time. And a part or all of the remaining confirmation processing can be executed in the predetermined processing after the next time.

上記(2)の第10の遊技機の別例によれば、所定処理(例えば、1フレーム)内で増幅手段(例えば、通常用アンプや重低音用アンプ)の設定情報の確認処理の一部ずつが複数フレームにわたって行われるため、各増幅手段の設定情報の確認処理の全部を、複数フレームにわたって実行することが可能となる。 According to another example of the tenth gaming machine of (2) above, a part of the confirmation processing of the setting information of the amplification means (for example, the normal amplifier or the bass amplifier) within the predetermined processing (for example, one frame) Since this is performed over a plurality of frames, it is possible to perform all the confirmation processing of the setting information of each amplification unit over a plurality of frames.

(1)第11の遊技機は、
所定時間が経過する毎に所定処理(例えば、メイン処理や割り込み処理など)を実行可能な遊技機であって、
遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音を増幅可能な増幅手段(例えば、デジタルオーディオパワーアンプ262)と、
前記増幅手段にが正常であるか否かの異常判定処理を、複数回の異常判定処理(例えば、チェックステータス=0,2,3の処理)に分けて実行可能であり、当該複数回の異常判定処理を複数回の前記所定処理にわたって行う異常判定手段(例えば、ステップS503、ステップS511、ステップS515等の処理を実行するホスト制御回路210)と、
前記異常判定処理の進捗度を管理する進捗度管理手段(例えば、チェックステータスを管理するホスト制御回路210)と、
を備え、
前記進捗度管理手段は、
前記複数回の異常判定処理(例えば、チェックステータス=0,2,3の処理)のうち一の判定処理が一の所定処理において完了したか否かを判定可能であり、
前記異常判定手段は、
前記一の所定処理において前記一の異常判定処理(例えば、チェックステータス0の処理)が完了したときは次回以降(例えば、次フレーム以降)の所定処理において当該一の異常判定処理とは異なる他の異常判定処理(例えば、チェックステータス2の処理)を実行し、前記一の所定処理において前記一の異常判定処理(例えば、チェックステータス0の処理)が完了しなかったときは次回以降の所定処理において当該一の異常判定処理(例えば、チェックステータス0の処理)を再び実行可能に構成される
ことを特徴とする。
(1) The eleventh gaming machine
A gaming machine capable of executing a predetermined process (for example, a main process or an interrupt process) every time a predetermined time has passed,
Output means capable of outputting a game sound (for example, a speaker 11),
Amplifying means (for example, digital audio power amplifier 262) capable of amplifying the game sound output from the output means,
The abnormality determination process for determining whether or not the amplifying unit is normal can be performed by dividing the abnormality determination process into a plurality of times (for example, check status=0, 2, and 3), and the abnormality determination process can be performed a plurality of times. Abnormality determining means for performing determination processing over a plurality of times of the predetermined processing (for example, host control circuit 210 that executes processing of steps S503, S511, S515, etc.),
A progress management means for managing the progress of the abnormality determination processing (for example, a host control circuit 210 for managing the check status),
Equipped with
The progress management means,
It is possible to determine whether or not one of the plurality of times of abnormality determination processing (for example, processing of check status=0, 2, 3) is completed in one predetermined processing,
The abnormality determination means,
When the one abnormality determination process (for example, the check status 0 process) is completed in the one predetermined process, another predetermined different abnormality determination process from the next and subsequent (for example, the next frame and later) When the abnormality determination process (for example, the process of check status 2) is executed and the one abnormality determination process (for example, the process of check status 0) is not completed in the one predetermined process, the next predetermined process is performed. It is characterized in that the one abnormality determination process (for example, the process of check status 0) can be executed again.

上記(1)の第11の遊技機によれば、所定処理(例えば、1フレーム)内で増幅手段(例えば、通常用アンプや重低音用アンプ)の異常判定処理の一部ずつが複数フレームにわたって行われるため、各増幅手段の異常判定処理の全部を、複数フレームにわたって実行することが可能となる。しかも、一の所定処理(例えば、1フレームのメイン処理や割り込み処理など)において一の異常判定処理が完了しなかったときは次回以降(例えば、次フレーム以降)の所定処理において当該一の異常判定処理が再び実行されるため、いずれの異常判定処理についても完了するまで実行されることとなる。 According to the eleventh gaming machine of (1) above, a part of the abnormality determination processing of the amplification means (for example, the normal amplifier or the deep bass amplifier) within a predetermined processing (for example, one frame) is performed over a plurality of frames. Since it is performed, it is possible to perform all the abnormality determination processing of each amplification unit over a plurality of frames. In addition, when one abnormality determination process is not completed in one predetermined process (for example, one frame main process or interrupt process), the one abnormality determination is performed in the next or subsequent (for example, next frame) predetermined process. Since the process is executed again, any abnormality determination process will be executed until it is completed.

(2)第11の遊技機の別例は、
所定時間が経過する毎に所定処理(例えば、メイン処理や割り込み処理など)を実行可能な遊技機であって、
遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音を増幅可能な増幅手段(例えば、デジタルオーディオパワーアンプ262)と、
前記増幅手段についての設定情報の確認処理を、複数回の確認処理(例えば、チェックステータス=1,5の処理)に分けて実行可能であり、当該複数回の確認処理を複数回の前記所定処理にわたって行う設定情報確認手段(例えば、ステップS506〜S507、ステップS522〜S523等の処理を実行するホスト制御回路210)と、
前記設定情報の確認処理の進捗度を管理する進捗度管理手段(例えば、チェックステータスを管理するホスト制御回路210)と、
を備え、
前記進捗度管理手段は、
前記複数回の確認処理(例えば、チェックステータス=1,5の処理)のうち一の確認処理が一の所定処理において完了したか否かを判定可能であり、
前記設定情報確認手段は、
前記一の所定処理において前記一の確認処理(例えば、チェックステータス=1の処理)が完了したときは次回以降の所定処理において当該一の確認処理とは異なる他の確認処理(例えば、チェックステータス=5の処理)を実行し、前記一の所定処理において前記一の確認処理が完了しなかったときは次回以降の所定処理において当該一の確認処理を再び実行可能に構成される
ことを特徴とする。
(2) Another example of the eleventh gaming machine is
A gaming machine capable of executing a predetermined process (for example, a main process or an interrupt process) every time a predetermined time has passed,
Output means capable of outputting a game sound (for example, a speaker 11),
Amplifying means (for example, digital audio power amplifier 262) capable of amplifying the game sound output from the output means,
The confirmation processing of the setting information about the amplification means can be divided into a plurality of confirmation processings (for example, the processing of check status=1, 5), and the plurality of confirmation processings can be performed a plurality of times of the predetermined processing. Setting information confirmation means (for example, the host control circuit 210 that executes the processing of steps S506 to S507, steps S522 to S523, etc.)
A progress degree managing means for managing the progress degree of the setting information confirmation processing (for example, a host control circuit 210 for managing the check status),
Equipped with
The progress management means,
It is possible to determine whether or not one confirmation process of the plurality of confirmation processes (for example, the process of check status=1, 5) is completed in one predetermined process,
The setting information confirmation means,
When the one confirmation process (for example, the process of check status=1) is completed in the one predetermined process, another confirmation process different from the one confirmation process (for example, check status= 5) is performed, and when the one confirmation process is not completed in the one predetermined process, the one confirmation process can be executed again in the next and subsequent predetermined processes. ..

上記(2)の第11の遊技機の別例によれば、所定処理(例えば、1フレーム)内で増幅手段(例えば、通常用アンプや重低音用アンプ)の設定情報の確認処理の一部ずつが複数フレームにわたって行われるため、各増幅手段の設定情報の確認処理の全部を、複数フレームにわたって実行することが可能となる。しかも、一の所定処理(例えば、1フレームのメイン処理や割り込み処理など)において一の確認処理が完了しなかったときは次回以降(例えば、次フレーム以降)の所定処理において当該一の確認処理が再び実行されるため、いずれの確認処理についても完了するまで実行されることとなる。 According to another example of the eleventh gaming machine of (2) above, a part of the confirmation processing of the setting information of the amplification means (for example, the normal amplifier or the bass amplifier) within the predetermined processing (for example, one frame) Since this is performed over a plurality of frames, it is possible to perform all the confirmation processing of the setting information of each amplification unit over a plurality of frames. Moreover, when one confirmation process is not completed in one predetermined process (for example, one frame main process or interrupt process), the one confirmation process is performed in the next and subsequent (for example, next frame) predetermined processes. Since it is executed again, any confirmation processing will be executed until it is completed.

このように、第10の遊技機、第11の遊技機によれば、増幅装置の判定処理を適切に行うことが可能な遊技機を提供することができる。 As described above, according to the tenth gaming machine and the eleventh gaming machine, it is possible to provide the gaming machine capable of appropriately performing the determination process of the amplification device.

[第12の遊技機、第13の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。また、このような演出画像の他、遊技音もスピーカから出力される。
[Twelfth Gaming Machine, Thirteenth Gaming Machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery. In addition to such effect images, game sounds are also output from the speaker.

この種の遊技機として、SAC番号を音声制御レジスタに書込むことでシンプルアクセスコントローラを機能させて、音声メモリから遊技音等の音声データを出力する遊技機が開示されている(例えば、特開2017−79971号公報参照)。 As this type of gaming machine, there has been disclosed a gaming machine that writes a SAC number in a voice control register to cause a simple access controller to function and output voice data such as a game sound from a voice memory (for example, Japanese Patent Laid-Open No. 2004-242242). See Japanese Patent Publication No. 2017-79971).

(第8の課題)
近年、演出画像のバリエーション増加にともなって遊技音のバリエーションも増加しているが、例えば複数の遊技音が重なってしまうと、せっかくの遊技音による効果も半減してしまうおそれがある。
(Eighth task)
In recent years, variations in game sounds have increased along with an increase in variations in effect images. However, if a plurality of game sounds overlap, the effect of the game sounds may be reduced by half.

上記第8の課題を解決するために、以下のような構成の第12の遊技機および第13の遊技機を提供する。 In order to solve the eighth problem, a twelfth gaming machine and a thirteenth gaming machine having the following configurations are provided.

(1)第12の遊技機は、
遊技音データにかかわる音情報(例えば、SAC番号)をチャンネルに割り当てて設定可能な設定手段(例えば、ホスト制御回路210)と、
前記チャンネルに割り当てられた前記音情報にもとづいて遊技音を出力可能な音出力手段(例えば、音声・LED制御回路)と、
を備え、
前記設定手段は、
一のチャンネルに音情報を割り当てるにあたり、当該一のチャンネルに複数の音情報が設定される場合(例えば、ステップS542の処理においてYESと判別される場合)において、
前記複数の音情報が特定の音情報(例えば、SHOT再生およびLOOP再生のチェイン再生)であるとき、当該複数の音情報のうちいずれか一方の音情報(例えば、ループ再生)を、少なくとも所定時間(例えば、1フレーム)以上遅延させて設定する第1設定手段(例えば、ステップS544の処理を実行するホスト制御回路210)と、
前記複数の音情報が前記特定の音情報とは異なる非特定の音情報であること(例えば、ステップS543の処理においてNOと判別されること)を条件に、前記所定時間以上遅延させることなく(例えば、当該フレームにおいて)当該複数の音情報を設定する第2設定手段(例えば、ステップS546やステップS547の処理を実行するホスト制御回路210)とを有する
ことを特徴とする。
(1) The twelfth gaming machine is
Setting means (for example, host control circuit 210) capable of assigning and setting sound information (for example, SAC number) related to game sound data to a channel,
Sound output means (for example, a voice/LED control circuit) capable of outputting a game sound based on the sound information assigned to the channel;
Equipped with
The setting means,
In assigning sound information to one channel, when a plurality of sound information is set to the one channel (for example, when YES is determined in the process of step S542),
When the plurality of sound information are specific sound information (for example, chain reproduction of SHOT reproduction and LOOP reproduction), one of the plurality of sound information (for example, loop reproduction) is at least a predetermined time. A first setting unit (for example, a host control circuit 210 that executes the process of step S544) that delays (for example, one frame) or more, and
Without delaying the predetermined time or more, provided that the plurality of pieces of sound information are non-specific sound information different from the specific sound information (for example, NO is determined in the process of step S543) ( For example, it is characterized by having a second setting means (for example, the host control circuit 210 that executes the processing of step S546 or step S547) for setting the plurality of pieces of sound information (in the frame).

上記(1)の第12の遊技機によれば、一のチャンネルに複数の音情報が設定される場合に、この複数の音情報が特定の音情報であるときはいずれか一方の音情報が遅延して設定されるので、遅延させることによる音効果(例えば、消音による音効果)を享受することができる。一方、複数の音情報が非特定の音情報であれば、遅延させることなく複数の音情報が設定されるので、迅速に処理を行うことができる。すなわち、状況に応じて遅延したり遅延しないようにすることで、遅延による遊技音効果をいかしつつ、処理の迅速性を担保することが可能となる。 According to the twelfth gaming machine of the above (1), when a plurality of sound information is set in one channel, when the plurality of sound information are specific sound information, one of the sound information is Since the delay is set, the sound effect due to the delay (for example, the sound effect due to the muffling) can be enjoyed. On the other hand, if the plurality of pieces of sound information are non-specific pieces of sound information, the plurality of pieces of sound information are set without delay, so that the processing can be performed quickly. That is, by delaying or not delaying depending on the situation, it is possible to ensure the promptness of the processing while utilizing the game sound effect due to the delay.

(2)上記(1)に記載の第12の遊技機において、
前記特定の音情報は、
1回だけ再生される第1音情報(例えば、SHOT再生)と、複数回にわたって再生される第2音情報(LOOP再生)とを少なくとも含んでおり、
前記第1設定手段は、
前記第1音情報を設定してから所定時間以上遅延させて前記第2音情報を設定可能に構成されている
ことを特徴とする。
(2) In the twelfth gaming machine described in (1) above,
The specific sound information is
It includes at least first sound information reproduced only once (for example, SHOT reproduction) and second sound information reproduced plural times (LOOP reproduction),
The first setting means,
After the first sound information is set, the second sound information can be set with a delay of a predetermined time or more.

上記(2)の第12の遊技機によれば、1回だけ再生される第1音情報が設定されてから所定時間以上遅延させて、複数回にわたって再生される第2音情報が設定されるので、1回だけ再生される第1音情報が聞き取りにくくなることを防止することが可能となる。 According to the twelfth gaming machine of the above (2), after the first sound information to be reproduced only once is set, the second sound information to be reproduced plural times is set with a delay of a predetermined time or more. Therefore, it is possible to prevent the first sound information reproduced only once from becoming difficult to hear.

第13の遊技機は、
遊技音データにかかわる音情報(例えば、SAC番号)をチャンネルに割り当てて設定可能な設定手段(例えば、音声・LED制御回路)と、
前記チャンネルに割り当てられた前記音情報にもとづいて遊技音を出力可能な音出力手段と、
を備え、
前記設定手段は、
一のチャンネルに音情報を割り当てるにあたり、当該一のチャンネルに複数の音情報が設定される場合(例えば、ステップS542の処理においてYESと判別される場合)において、
前記複数の音情報が特定の音情報(例えば、SHOT+ループのチェイン再生)であるとき、当該複数の音情報のうちいずれか一方の音情報(例えば、ループ再生)を、少なくとも所定時間(例えば、1フレーム)以上遅延させて設定する第1設定手段(例えば、ステップS544の処理を実行するホスト制御回路210)と、
前記複数の音情報が前記特定の音情報とは異なる非特定の音情報であること(例えば、ステップS543の処理においてNOと判別されること)を条件に、前記所定時間以上遅延させることなく(例えば、当該フレームにおいて)当該複数の音情報を設定する第2設定手段(例えば、ステップS546やステップS547の処理を実行するホスト制御回路210)と、
を有し、
前記第2設定手段は、
全チャンネルに対して消音設定されているとき(例えば、ステップS545の処理においてYESと判別されるとき)には当該消音設定を上書きせずに音情報を設定する(例えば、ステップS546の処理を行う)一方、全チャンネルに対する消音設定ではなく一のチャンネルに対する消音設定であるとき(例えば、ステップS545においてNOと判別されるとき)には当該消音設定を上書きして音情報を設定(例えば、ステップS547の処理を行う)可能に構成される
ことを特徴とする。
The thirteenth gaming machine,
Setting means (for example, voice/LED control circuit) capable of assigning and setting sound information (for example, SAC number) relating to game sound data to a channel,
Sound output means capable of outputting a game sound based on the sound information assigned to the channel,
Equipped with
The setting means,
In assigning sound information to one channel, when a plurality of sound information is set to the one channel (for example, when YES is determined in the process of step S542),
When the plurality of pieces of sound information are specific sound information (for example, SHOT+chain reproduction of loop), one of the pieces of sound information (for example, loop reproduction) is at least a predetermined time (for example, A first setting unit (for example, the host control circuit 210 that executes the process of step S544) that delays the setting by one frame or more, and
Without delaying the predetermined time or more, provided that the plurality of pieces of sound information are non-specific sound information different from the specific sound information (for example, NO is determined in the process of step S543) ( For example, a second setting unit (for example, the host control circuit 210 that executes the process of step S546 or step S547) that sets the plurality of pieces of sound information (in the frame),
Have
The second setting means,
When mute is set for all channels (for example, when YES is determined in the process of step S545), sound information is set without overwriting the mute setting (for example, the process of step S546 is performed. On the other hand, when the mute setting is not for all channels but for one channel (for example, when NO is determined in step S545), the mute setting is overwritten to set the sound information (for example, step S547). The processing is performed).

第13の遊技機によれば、一のチャンネルに複数の音情報が設定される場合に、この複数の音情報が特定の音情報であるときはいずれか一方の音情報が遅延して設定されるので、遅延させることによる音効果(例えば、消音による音効果)を享受することができる。一方、複数の音情報が非特定の音情報であれば、遅延させることなく複数の音情報が設定されるので、迅速に処理を行うことができる。すなわち、状況に応じて遅延したり遅延しないようにすることで、遅延による遊技音効果をいかしつつ、処理の迅速性を担保することが可能となる。さらに、複数の音情報が非特定の音情報であるときには、全チャンネルに対して消音設定されているときには当該消音設定を上書きせずに音情報を設定し、全チャンネルに対する消音設定ではなく一のチャンネルに対する消音設定であるときには消音設定を上書きして音情報を設定するので、必要な間(例えば、特別図柄の変動表示が終了したときに次の特別図柄の変動表示が開始されるまでの間)を確保することが可能となる。 According to the thirteenth gaming machine, when a plurality of sound information is set for one channel, when one of the plurality of sound information is specific sound information, one of the sound information is set with a delay. Therefore, it is possible to enjoy the sound effect due to the delay (for example, the sound effect due to the muffling). On the other hand, if the plurality of pieces of sound information are non-specific pieces of sound information, the plurality of pieces of sound information are set without delay, so that the processing can be performed quickly. That is, by delaying or not delaying depending on the situation, it is possible to ensure the promptness of the processing while utilizing the game sound effect due to the delay. Furthermore, when a plurality of sound information is non-specific sound information, when the mute setting is set for all channels, the sound information is set without overwriting the mute setting, and the mute setting for all channels is not set. When it is the mute setting for the channel, the sound information is set by overwriting the mute setting, so that it is necessary (for example, when the variable display of the special symbol is finished, the variable display of the next special symbol is started. ) Can be secured.

このように、第12の遊技機、第13の遊技機によれば、遊技音の出力を好適に行うことが可能な遊技機を提供することができる。 As described above, according to the twelfth gaming machine and the thirteenth gaming machine, it is possible to provide the gaming machine capable of suitably outputting the game sound.

[第14の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。また、このような演出画像の他、遊技音もスピーカから出力される。
[14th Gaming Machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery. In addition to such effect images, game sounds are also output from the speaker.

この種の遊技機として、液晶表示器などに表示される演出画像に連動して、遊技を盛り上げる音声を出力する遊技機が開示されている(例えば、特開2014−144066号公報参照)。 As this type of gaming machine, there has been disclosed a gaming machine that outputs a sound that excites the game in conjunction with an effect image displayed on a liquid crystal display or the like (see, for example, JP-A-2014-144066).

(第9の課題)
しかし、特開2014−144066号公報に記載の遊技機では、二次ボリュームを固定値に維持し、一次ボリュームによって演出音の音量を制御しているため、演出音の音量のバリエーションを増やすには限界がある。
(9th subject)
However, in the gaming machine described in JP-A-2014-144066, the secondary volume is maintained at a fixed value, and the volume of the effect sound is controlled by the primary volume, so to increase the variation of the volume of the effect sound. There is a limit.

上記第9の課題を解決するために、以下のような構成の第14の遊技機を提供する。 In order to solve the ninth problem, a fourteenth gaming machine having the following configuration is provided.

(1)第14の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される遊技音にかかわる音データ(例えば、音声データ)を設定可能な音データ設定手段(例えば、ホスト制御回路210)と、
複数の再生チャンネル(例えばCH1〜CH31)を有し、前記出力手段から出力される音量を制御可能な音量制御手段(例えば、サウンドリクエストを実行するホスト制御回路210)と、
を備え、
前記音量制御手段は、
所定の操作(例えば、ハードウェアスイッチ操作やユーザによる画面操作)が行われたことにもとづいて、前記複数の再生チャンネルの全部に対して音量にかかわる情報を変更可能な第1ボリューム制御手段(例えば、ハードウェアスイッチによるボリューム制御281、ボリューム設定画面によるユーザーボリューム制御282およびデバッグ時のデバッグボリューム制御283を実行するホスト制御回路210)と、
前記複数の再生チャンネルのうちそれぞれの再生チャンネル毎に、音量にかかわる情報を変更可能な第2ボリューム制御手段(例えば、第1の再生チャンネル一次制御284、第2の再生チャンネル一次制御285、および、音声データに組み込まれているボリューム制御286,287,288を実行するホスト制御回路210))と、
を有し、前記第1ボリューム制御手段による音量にかかわる情報と前記第2ボリューム制御手段による音量にかかわる情報とを掛け合わせて前記出力手段から出力される音量を変更可能に構成され構成されており、
前記第2ボリューム制御手段は、
再生チャンネル毎に、前記所定の操作が行われると前記音量にかかわる情報が変更されるよう制御するボリューム制御(第1の再生チャンネル一次制御284)と、
再生チャンネル毎に、前記所定の操作が行われたとしても、当該操作が行われる前後において一定の音量にかかわる情報(例えば、エラー音や違法行為時の警報音)が出力されるよう制御するボリューム制御(第2の再生チャンネル一次制御285)とを実行可能に構成される
ことを特徴とする。
(1) The 14th gaming machine
An output unit (for example, a speaker 11) capable of outputting a predetermined game sound,
Sound data setting means (for example, host control circuit 210) capable of setting sound data (for example, voice data) relating to the game sound output from the output means,
Volume control means (for example, a host control circuit 210 that executes a sound request) having a plurality of reproduction channels (for example, CH1 to CH31) and capable of controlling the volume output from the output means;
Equipped with
The volume control means,
A first volume control unit (for example, a volume control unit) capable of changing information relating to volume for all of the plurality of reproduction channels based on a predetermined operation (for example, a hardware switch operation or a screen operation by a user) being performed. A host control circuit 210) that executes a volume control 281 by a hardware switch, a user volume control 282 by a volume setting screen, and a debug volume control 283 during debugging,
A second volume control means (for example, a first reproduction channel primary control 284, a second reproduction channel primary control 285, and a second reproduction channel primary control 285 that can change the information related to the volume for each reproduction channel of the plurality of reproduction channels. A host control circuit 210)) that executes the volume control 286, 287, 288 incorporated in the audio data;
And is configured to be able to change the volume output from the output means by multiplying the information relating to the volume by the first volume control means and the information relating to the volume by the second volume control means. ,
The second volume control means,
A volume control (first reproduction channel primary control 284) that controls so that the information relating to the volume is changed for each reproduction channel when the predetermined operation is performed,
A volume that is controlled so that, even if the predetermined operation is performed for each reproduction channel, information relating to a constant volume before and after the operation is performed (for example, an error sound or an alarm sound at the time of illegal activity). The control (second reproduction channel primary control 285) is configured to be executable.

上記(1)の第14の遊技機によれば、出力手段から出力される遊技音が、第1ボリューム制御手段による音量にかかわる情報と、第2ボリューム制御手段による音量にかかわる情報とを掛け合わせて規定されるため、遊技音の音量に多様性を持たせることが可能となる。しかも、第2ボリューム制御手段は、再生チャンネル毎に、所定の操作が行われたとしても、当該操作が行われる前後において一定の音量にかかわる情報が出力されるよう制御する。これにより、所定の操作が行われたとしても、当該操作が行われる前後において一定の音量にかかわる情報が出力される制御を、全体チャンネルではなく特定の再生チャンネルにおいてのみ実行することが可能となる。 According to the fourteenth gaming machine of the above (1), the game sound output from the output means is multiplied by the information relating to the volume by the first volume control means and the information relating to the volume by the second volume control means. It is possible to give variety to the volume of the game sound. Moreover, the second volume control means controls such that, even if a predetermined operation is performed for each reproduction channel, information relating to a constant volume is output before and after the operation is performed. As a result, even if a predetermined operation is performed, it is possible to perform control of outputting information relating to a constant volume before and after the operation is performed only on a specific reproduction channel, not on the entire channel. ..

(2)上記(1)に記載の第14の遊技機において、
前記第1ボリューム制御手段は、
デバッグ時のデバッグボリューム制御により音量にかかわる情報を制御可能である
ことを特徴とする。
(2) In the fourteenth gaming machine described in (1) above,
The first volume control means,
It is characterized in that it is possible to control the volume-related information by controlling the debug volume during debugging.

上記(2)の第14の遊技機によれば、デバッグ時に、遊技で使用される遊技音データをそのまま用いることができ、デバッグ時の作業効率を向上させることが可能となる。 According to the fourteenth gaming machine of (2), the game sound data used in the game can be used as it is at the time of debugging, and the work efficiency at the time of debugging can be improved.

また、第14の遊技機によれば、演出音の音量のバリエーションに多様性を持たせることが可能な遊技機を提供することができる。 Further, according to the fourteenth gaming machine, it is possible to provide a gaming machine capable of providing variations in the volume of the effect sound.

[第15〜第19の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。また、このような演出画像の他、遊技音もスピーカから出力される。
[15th to 19th gaming machines]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery. In addition to such effect images, game sounds are also output from the speaker.

この種の遊技機として、遊技者の操作によってスピーカから出力される遊技音の音量を調整可能な遊技機が開示されている(例えば、特開2011−229766号公報参照)。 As this type of gaming machine, there has been disclosed a gaming machine capable of adjusting a volume of a gaming sound output from a speaker by a player's operation (see, for example, Japanese Patent Laid-Open No. 2011-229766).

(第10の課題)
しかし、遊技音の操作によってスピーカから出力される遊技音の音量を調整できるようにした場合、例えばエラー音や警告音などのように音量を変更したくない音にまで影響を及ぼす可能性があり、好ましくない。
(Tenth task)
However, if the volume of the game sound output from the speaker can be adjusted by operating the game sound, it may affect sounds that you do not want to change, such as error sounds and warning sounds. , Not preferable.

上記第10の課題を解決するために、以下のような構成の第15〜第19の遊技機を提供する。 In order to solve the tenth problem, the fifteenth to nineteenth gaming machines having the following configurations are provided.

(1)第15の遊技機は、
所定の遊技音を出力可能な複数の出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)とによって規定され、
前記複数の出力手段には、特定の音の出力に使用される専用出力手段(例えば、専用スピーカ)と、当該特定の音以外の音の出力に使用される共用出力手段(例えば、共用スピーカ)とが少なくとも含まれており、
前記音制御手段は、
前記専用出力手段については、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう前記第1情報を出力する制御を実行可能な特定音制御手段(例えば、ステップS559を実行するホスト制御回路210)と、
前記共用出力手段については、前記操作手段が操作されたことにもとづいて音量が変更されるよう前記第2情報を出力する制御を実行可能な非特定音制御手段(例えば、ステップS558を実行するホスト制御回路210)とを有する
ことを特徴とする。
(1) The fifteenth gaming machine
A plurality of output means (for example, the speaker 11) capable of outputting a predetermined game sound,
Operating means (for example, a volume setting screen) capable of operating the volume output from the output means,
A sound control means (for example, a host control circuit 210 that executes a sound request control process) capable of controlling the volume based on the operation of the operation means;
Equipped with
The volume output from the output means is at least the first information (for example, output by the second reproduction channel primary control 285) having constant volume information before and after the operation is performed even if the operation means is operated. Audio signal) and second information (for example, an audio signal output by the first reproduction channel primary control 284) having volume information that is changed based on the operation of the operation means. Is
The plurality of output means include a dedicated output means (for example, a dedicated speaker) used for outputting a specific sound, and a shared output means (for example, a shared speaker) used for outputting a sound other than the specific sound. Contains at least and
The sound control means,
Regarding the dedicated output means, even if the operation means is operated, a specific sound control means capable of executing control to output the first information so that a constant volume is output before and after the operation is performed (for example, a step A host control circuit 210) that executes S559,
Regarding the shared output means, a non-specific sound control means (for example, a host that executes step S558) capable of executing control to output the second information so that the volume is changed based on the operation of the operation means. And a control circuit 210).

上記(1)の第15の遊技機によれば、特定の音の出力に使用される専用出力手段については、音量を操作可能な操作手が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう制御される。すなわち、音量を操作可能が操作手段の操作前後で音量が変化することなく一定音量が出力される。また、特定の音以外の音の出力に使用される共用出力手段については、音量を操作可能な操作手が操作されたことにもとづいて音量情報が変更される第2情報が出力されるため、音量の調整を好適に行うことが可能となる。 According to the fifteenth gaming machine of (1) above, the dedicated output means used for outputting a specific sound is constant before and after the operation is performed even if the operating hand capable of operating the volume is operated. The volume is controlled to be output. That is, although the volume can be operated, the constant volume is output without the volume changing before and after the operation of the operating means. Further, regarding the common output means used to output a sound other than the specific sound, the second information in which the volume information is changed based on the operation of the operating hand capable of operating the volume is output. It is possible to preferably adjust the volume.

(2)上記(1)に記載の第15の遊技機において、
前記専用出力手段は振動用のスピーカである
ことを特徴とする。
(2) In the fifteenth gaming machine described in (1) above,
The dedicated output means is a speaker for vibration.

上記(2)の第15の遊技機によれば、特定の音(例えば、エラー音や警告音等)を、振動用のスピーカから一定の音量で出力することが可能となる。 According to the fifteenth gaming machine of (2) above, it is possible to output a specific sound (for example, an error sound or a warning sound) from the speaker for vibration at a constant volume.

(3)上記(1)または(2)の遊技機において、
電源投入時(例えば、ステップS201の各種初期化処理時)に、前記複数の出力手段のうちのいずれを前記専用出力手段とするかを設定する専用出力設定手段(例えば、ステップS201の処理を実行するホスト制御回路210)をさらに備え、
前記特定の音にかかるデータ(例えば、SAC番号で指定された特定の音にかかる音声データ)には、当該特定の音の出力先が前記専用出力手段である旨が規定されている
ことを特徴とする。
(3) In the gaming machine of (1) or (2) above,
When the power is turned on (for example, during various initialization processes in step S201), a dedicated output setting unit (for example, the process in step S201 is executed to set which of the plurality of output units is to be the dedicated output unit. Further comprising a host control circuit 210) for
The data relating to the specific sound (for example, the voice data relating to the specific sound designated by the SAC number) defines that the output destination of the specific sound is the dedicated output means. And

上記(3)の遊技機によれば、電源投入時に、特定の音にかかるデータの出力先が専用出力手段に規定されるので、いずれの出力手段を専用出力手段とするかを設定可能であるとともに、一定音量が出力される特定の音にかかる音声データには、専用出力手段から出力されると規定されているので、汎用性を高めることが可能となる。 According to the gaming machine of the above (3), when the power is turned on, the output destination of the data relating to the specific sound is defined in the dedicated output means, so it is possible to set which of the output means is the dedicated output means. At the same time, since it is stipulated that audio data relating to a specific sound of which a constant volume is output will be output from the dedicated output means, it is possible to enhance versatility.

(1)第16の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
複数の再生チャンネルを有し、前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)とによって規定され、
前記複数の再生チャンネルには、特定の音の出力に使用される専用チャンネルと、当該特定の音以外の音の出力に使用される共用チャンネルとが少なくとも含まれており、
前記音制御手段は、
前記専用チャンネルについては、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう前記第1情報を出力する制御を実行可能な特定音制御手段(例えば、ステップS580を実行するホスト制御回路210)と、
前記共用チャンネルについては、前記操作手段が操作されたことにもとづいて音量が変更されるよう前記第2情報を出力する制御を実行可能な非特定音制御手段(例えば、ステップS581を実行するホスト制御回路210)とを有する
ことを特徴とする。
(1) The 16th gaming machine
An output unit (for example, a speaker 11) capable of outputting a predetermined game sound,
Operating means (for example, a volume setting screen) capable of operating the volume output from the output means,
A sound control unit having a plurality of reproduction channels and capable of controlling the volume based on the operation of the operation unit (for example, a host control circuit 210 that executes a sound request control process),
Equipped with
The volume output from the output means is at least the first information (for example, output by the second reproduction channel primary control 285) having constant volume information before and after the operation is performed even if the operation means is operated. Audio signal) and second information (for example, an audio signal output by the first reproduction channel primary control 284) having volume information that is changed based on the operation of the operation means. Is
The plurality of reproduction channels include at least a dedicated channel used to output a specific sound and a shared channel used to output a sound other than the specific sound,
The sound control means,
For the dedicated channel, even if the operating means is operated, a specific sound control means (eg, step S580) capable of executing control to output the first information so that a constant volume is output before and after the operation is performed. A host control circuit 210) for executing
For the shared channel, non-specific sound control means (for example, host control that executes step S581) that can execute control to output the second information so that the volume is changed based on the operation of the operation means. And a circuit 210).

上記(1)の第16の遊技機によれば、特定の音の出力に使用される専用チャンネルについては操作手段が操作されたとしても、当該操作が行われる前後において一定音量が出力されるよう制御される。すなわち、音量を操作可能が操作手段の操作前後で音量が変化されずに一定の音量情報が出力される。また、特定の音以外の音の出力に使用される共用チャンネルについては、音量を操作可能な操作手が操作されたことにもとづいて音量が変更されるよう制御されるため、音量の調整を好適に行うことが可能となる。 According to the sixteenth gaming machine of (1) above, even if the operating means is operated for the dedicated channel used for outputting a specific sound, a constant volume is output before and after the operation is performed. Controlled. That is, although the volume can be operated, the volume is not changed before and after the operation of the operation means, and constant volume information is output. Also, for shared channels used to output sounds other than specific sounds, the volume is controlled to be changed based on the operation of the operator's hand that can operate the volume, so volume adjustment is preferable. It becomes possible to do it.

(2)上記(1)に記載の第16の遊技機において、
電源投入時に、前記特定の音の出力に使用される専用チャンネル(例えば、CH31、CH32)と、前記特定の音以外の音の出力に使用される共用チャンネル(例えば、CH1〜CH30)とを設定するチャンネル設定手段(例えば、ステップS201の処理を実行するホスト制御回路210)と、
前記特定の音および前記特定の音以外の音それぞれのデータにかかる音情報(例えば、SAC番号)を、前記専用チャンネルまたは前記共用チャンネルに登録する音情報登録手段(例えば、SAC番号を登録するホスト制御回路210)と、
をさらに備えることを特徴とする。
(2) In the sixteenth gaming machine described in (1) above,
When the power is turned on, a dedicated channel (for example, CH31, CH32) used for outputting the specific sound and a shared channel (for example, CH1 to CH30) used for outputting the sound other than the specific sound are set. Channel setting means (for example, the host control circuit 210 that executes the process of step S201),
Sound information registration means for registering sound information (for example, SAC number) concerning each of the specific sound and the sound other than the specific sound in the dedicated channel or the shared channel (for example, host for registering SAC number) A control circuit 210),
Is further provided.

上記(2)の第16の遊技機によれば、電源投入時に、特定の音の出力に使用される専用チャンネルと、特定の音以外の音の出力に使用される共用チャンネルとが設定されるとともに、特定の音および特定の音以外の音それぞれのデータにかかる音情報が各チャンネルに登録されるので、汎用性を高めることが可能となる。 According to the sixteenth gaming machine of (2), when the power is turned on, a dedicated channel used for outputting a specific sound and a shared channel used for outputting a sound other than the specific sound are set. At the same time, the sound information related to the specific sound and the data of each sound other than the specific sound is registered in each channel, so that versatility can be improved.

第17の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
再生チャンネルを有し、前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)とによって規定され、
前記音制御手段は、
前記再生チャンネルで再生中の遊技音のデータが特定の音の特定データであるか否かを判別するデータ判別手段(例えば、ステップS599を実行するホスト制御回路210)と、
前記再生チャンネルで再生中の遊技音のデータが前記特定データであると前記データ判別手段により判別されると、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう前記第1情報を出力する制御を実行可能な特定音制御手段(例えば、ステップS600を実行するホスト制御回路210)と、
前記再生チャンネルで再生中の遊技音のデータが非特定データであると前記データ判別手段により判別されると、前記操作手段が操作されたことにもとづいて音量が変更されるよう前記第2情報を出力する制御を実行可能な非特定音制御手段(例えば、ステップS601を実行するホスト制御回路210)とを有する
ことを特徴とする。
The seventeenth gaming machine,
An output unit (for example, a speaker 11) capable of outputting a predetermined game sound,
Operating means (for example, a volume setting screen) capable of operating the volume output from the output means,
A sound control means having a reproduction channel and capable of controlling the volume based on the operation of the operation means (for example, a host control circuit 210 for executing a sound request control process),
Equipped with
The volume output from the output means is at least the first information (for example, output by the second reproduction channel primary control 285) having constant volume information before and after the operation is performed even if the operation means is operated. Audio signal) and second information (for example, an audio signal output by the first reproduction channel primary control 284) having volume information that is changed based on the operation of the operation means. Is
The sound control means,
Data discrimination means for discriminating whether or not the data of the game sound being reproduced on the reproduction channel is the specific data of the specific sound (for example, the host control circuit 210 executing step S599),
When the data discrimination means determines that the data of the game sound being reproduced on the reproduction channel is the specific data, a constant volume is output before and after the operation is performed even if the operation means is operated. Specific sound control means capable of executing the control to output the first information (for example, the host control circuit 210 executing step S600),
When the data discrimination means determines that the data of the game sound being reproduced on the reproduction channel is non-specific data, the second information is set so that the volume is changed based on the operation of the operation means. And a non-specific sound control means capable of executing output control (for example, the host control circuit 210 executing step S601).

第17の遊技機によれば、再生中の遊技音のデータが特定データであると判別されると、操作手段が操作されたとしても当該操作が行われる前後において一定音量が出力されるよう制御されるとともに、再生中の遊技音のデータが非特定データであると判別されると、操作手段が操作されたことにもとづいて音量が変更されるよう制御されるため、音量の調整を好適に行うことが可能となる。 According to the seventeenth gaming machine, when it is determined that the data of the game sound being reproduced is the specific data, even if the operating means is operated, a constant volume is output before and after the operation is performed. At the same time, when it is determined that the data of the game sound being reproduced is non-specific data, the volume is controlled to be changed based on the operation of the operation means, so that the adjustment of the volume is preferable. It becomes possible to do it.

第18の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
再生チャンネルを有し、前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)とによって規定され、
前記音制御手段は、
前記再生チャンネルで再生される音出力に対応する音情報(例えば、SAC番号)が特定の音情報であるとき、前記操作手段が操作されたとしてもも当該操作が行われる前後において一定音量が出力されるよう、前記再生チャンネルに前記第1情報を設定可能な特定音制御手段(例えば、ステップS621を実行するホスト制御回路210)と、
前記再生チャンネルで再生される遊技音に対応する音情報(例えば、SAC番号)が非特定の音情報であるとき、前記操作手段が操作されたことにもとづいて音量が変更されるよう、前記再生チャンネルに前記第2情報を設定可能な非特定音制御手段と(例えば、ステップS623を実行するホスト制御回路210)とを有する
ことを特徴とする。
The eighteenth gaming machine,
An output unit (for example, a speaker 11) capable of outputting a predetermined game sound,
Operating means (for example, a volume setting screen) capable of operating the volume output from the output means,
A sound control means having a reproduction channel and capable of controlling the volume based on the operation of the operation means (for example, a host control circuit 210 for executing a sound request control process),
Equipped with
The volume output from the output means is at least the first information (for example, output by the second reproduction channel primary control 285) having constant volume information before and after the operation is performed even if the operation means is operated. Audio signal) and second information (for example, an audio signal output by the first reproduction channel primary control 284) having volume information that is changed based on the operation of the operation means. Is
The sound control means,
When the sound information (for example, SAC number) corresponding to the sound output reproduced on the reproduction channel is specific sound information, a constant volume is output before and after the operation is performed even if the operation unit is operated. As described above, specific sound control means capable of setting the first information to the reproduction channel (for example, the host control circuit 210 executing step S621),
When the sound information (for example, SAC number) corresponding to the game sound reproduced on the reproduction channel is non-specific sound information, the reproduction is performed so that the volume is changed based on the operation of the operation means. It is characterized by having a non-specific sound control means capable of setting the second information in a channel (for example, the host control circuit 210 executing step S623).

第18の遊技機によれば、再生チャンネルで再生される音出力に対応する音情報(例えば、SAC番号)が特定の音情報であると、操作手段が操作されたとしても一定音量が出力されるよう制御されるとともに、再生チャンネルで再生される遊技音に対応する音情報(例えば、SAC番号)が非特定の音情報であると、操作手段が操作されたことにもとづいて音量が変更されるため、音量の調整を好適に行うことが可能となる。 According to the eighteenth gaming machine, if the sound information (for example, SAC number) corresponding to the sound output reproduced on the reproduction channel is the specific sound information, a constant volume is output even if the operation means is operated. When the sound information (for example, SAC number) corresponding to the game sound reproduced on the reproduction channel is non-specific sound information, the volume is changed based on the operation of the operation means. Therefore, it is possible to preferably adjust the volume.

第19の遊技機は、
所定の遊技音を出力可能な出力手段(例えば、スピーカ11)と、
前記出力手段から出力される音量を操作可能な操作手段(例えば、ボリューム設定画面)と、
再生チャンネルを有し、前記操作手段が操作されたことにもとづいて前記音量を制御可能な音制御手段(例えば、サウンドリクエスト制御処理を実行するホスト制御回路210)と、
を備え、
前記出力手段から出力される音量は、少なくとも、前記操作手段が操作されたとしても当該操作が行われる前後において一定音量の情報を有する第1情報(例えば、第2の再生チャンネル一次制御285により出力される音声信号)と、前記操作手段が操作されたことにもとづいて変更される音量の情報を有する第2情報(例えば、第1の再生チャンネル一次制御284により出力される音声信号)と、前記再生チャンネルに登録された音情報から特定される音データに組み込まれている音量の情報を有する第3情報(例えば。音声データに組み込まれているボリューム制御286,287,288により出力される音声信号)とによって規定され、
前記音制御手段は、
前記再生チャンネルに登録された音情報(例えば、SAC番号)から特定される音データが特定の音データ(例えば、ボリューム調整の影響を受けない音データ)であるときに、当該特定の音データであることを識別可能な識別情報(例えば、各チャンネルがボリューム調整の影響を受けるかどうかを示すフラグ)をあらかじめ設定する識別情報設定手段(例えば、ステップS632の処理を実行するホスト制御回路210)と、
前記再生チャンネルに音量を設定するにあたり、前記音情報(例えば、SAC番号)から特定される音データが前記特定の音データであると前記識別情報により識別できるとき(例えば、ステップS637においてYESと判別されるとき)、前記操作手段が操作されたとしても、当該操作が行われる前後において一定音量が出力されるよう前記第1情報を前記再生チャンネルに設定可能な第1音量設定手段(例えば、ステップS641の処理を実行可能なホスト制御回路210)と、
前記再生チャンネルに音量を設定するにあたり、前記音情報から特定される音データが前記特定の音データでないと前記識別情報により識別できるとき(例えば、ステップS637においてNOと判別されるとき)、前記操作手段が操作されたことにもとづいて音量が変更されるよう前記第2情報を前記再生チャンネルに設定可能な第2音量設定手段(例えば、ステップS638の処理を実行可能なホスト制御回路210)と、
前記再生チャンネルに音量を設定するにあたり、第3情報を前記再生チャンネルに設定する第3音量設定手段(例えば、ステップS644の処理を実行可能なホスト制御回路210)とを有する
ことを特徴とする。
The nineteenth gaming machine,
An output unit (for example, a speaker 11) capable of outputting a predetermined game sound,
Operating means (for example, a volume setting screen) capable of operating the volume output from the output means,
A sound control means having a reproduction channel and capable of controlling the volume based on the operation of the operation means (for example, a host control circuit 210 for executing a sound request control process),
Equipped with
The volume output from the output means is at least the first information (for example, output by the second reproduction channel primary control 285) having constant volume information before and after the operation is performed even if the operation means is operated. Audio signal), and second information (for example, an audio signal output by the first reproduction channel primary control 284) having volume information that is changed based on the operation of the operating means, and The third information (for example, the audio signal output by the volume control 286, 287, 288 included in the audio data, which has the information of the volume included in the audio data specified from the audio information registered in the reproduction channel) ) And
The sound control means,
When the sound data specified by the sound information (for example, SAC number) registered in the reproduction channel is specific sound data (for example, sound data not affected by the volume adjustment), Identification information setting means (for example, a host control circuit 210 that executes the process of step S632) that presets identification information that can identify the existence (for example, a flag that indicates whether or not each channel is affected by volume adjustment); ,
When setting the volume to the reproduction channel, when the sound information specified by the sound information (for example, SAC number) can be identified by the identification information as the specific sound data (for example, YES is determined in step S637). Even if the operating means is operated, a first volume setting means (for example, a step) that can set the first information to the reproduction channel so that a constant volume is output before and after the operation is performed. A host control circuit 210) capable of executing the processing of S641;
When setting the volume to the reproduction channel, when the sound data specified from the sound information can be identified by the identification information unless the sound data is the specific sound data (for example, when NO is determined in step S637), the operation is performed. Second volume setting means (for example, a host control circuit 210 capable of executing the process of step S638) capable of setting the second information to the reproduction channel so that the volume is changed based on the operation of the means.
When setting the volume to the reproduction channel, the reproduction channel is provided with a third volume setting means (for example, a host control circuit 210 capable of executing the process of step S644) for setting the third information to the reproduction channel.

第19の遊技機によれば、再生チャンネルに登録された音情報から特定される音データが特定の音データであることを識別可能な識別情報をあらかじめ設定し、音情報から特定される音情報が特定の音データであると識別情報により識別できるとき、操作手段が操作されたとしても一定音量が出力されるよう設定する。また、再生チャンネルに登録された音情報から特定される音データにもとづいて音量が変更されるよう設定する。さらに、再生チャンネルに登録された音情報から特定される音データに組み込まれている音量の情報を有する第3情報が再生チャンネルに設定される。このようにして、音量の調整を好適に行うことが可能となる。 According to the nineteenth gaming machine, the identification information capable of identifying that the sound data specified from the sound information registered in the reproduction channel is the specific sound data is preset, and the sound information specified from the sound information is set. Is identified as the specific sound data by the identification information, it is set so that a constant volume is output even if the operating means is operated. Also, the volume is set to be changed based on the sound data specified from the sound information registered in the reproduction channel. Further, the third information having the volume information incorporated in the sound data specified from the sound information registered in the reproduction channel is set in the reproduction channel. In this way, it is possible to preferably adjust the volume.

なお、上記の遊技機では、再生チャンネルに登録された音情報(例えば、SAC番号)から特定される音データが特定の音データであると識別情報により識別できるとき(例えば、ステップS637においてYESと判別されるとき)、操作手段が操作されたとしても、当該操作が行われる前後において一定音量が出力されるようにしているが、この場合の一定音量は、常に最大音量にかかわる情報であっても良い。ただし、再生チャンネルに登録された音情報から特定される音データが特定の音データ(一定の音量にかかわる第1情報)であったとしても、再生チャンネルに登録された音情報(例えば、SAC番号)から特定される音データに組み込まれている音量と掛け合わされるため、出力される音量が一定の音量でない場合がある。 In the above gaming machine, when the sound data specified by the sound information (for example, SAC number) registered in the reproduction channel can be identified by the identification information as the specific sound data (for example, YES in step S637). Even if the operation means is operated, a constant volume is output before and after the operation is performed.In this case, the constant volume is always information related to the maximum volume. Is also good. However, even if the sound data specified from the sound information registered in the reproduction channel is the specific sound data (first information relating to a certain volume), the sound information registered in the reproduction channel (for example, SAC number). ) Is multiplied by the volume built into the sound data, the output volume may not be constant.

このように、第15〜第19の遊技機によれば、音量の調整を好適に行うことが可能な遊技機を提供することができる。 As described above, according to the fifteenth to nineteenth gaming machines, it is possible to provide a gaming machine capable of suitably adjusting the volume.

[第20の遊技機]
従来、パチンコ機等の遊技機において、例えばLED等の発光体からなる発光手段を遊技機の前面側に備え、この発光手段を所定の態様で点灯させたり点滅させる発光演出を行う遊技が知られている。
[Twentieth game machine]
Conventionally, in a gaming machine such as a pachinko machine, there is known a game in which a light emitting means including a light emitting body such as an LED is provided on the front side of the gaming machine, and a light emitting effect of lighting or blinking the light emitting means in a predetermined manner is performed. ing.

この種の遊技機として、発光手段の輝度を、例えば遊技者等による操作で調整することが可能な遊技機が知られている(例えば、特開2008−295551号公報参照)。 As this type of gaming machine, there is known a gaming machine in which the brightness of the light emitting means can be adjusted, for example, by an operation of a player or the like (see, for example, Japanese Patent Laid-Open No. 2008-295551).

(第11の課題)
特開2008−295551号公報に記載の遊技機によれば、発光手段の輝度を遊技者等による操作で挑戦することができるものの、発光手段がフルカラーで発光可能である場合、輝度を変えると発光色まで著しく変わってしまうおそれがある。
(11th subject)
According to the gaming machine described in Japanese Patent Laid-Open No. 2008-295551, the brightness of the light emitting means can be challenged by the operation of the player or the like, but when the light emitting means can emit light in full color, the light emission is achieved by changing the brightness. The color may change significantly.

上記第11の課題を解決するために、以下のような構成の第20の遊技機を提供する。 In order to solve the eleventh problem, a twentieth gaming machine having the following configuration is provided.

第20の遊技機は、
所定の発光手段(例えば、ランプ(LED)群18)と、
前記発光手段の輝度を選択できるよう操作可能な操作手段(例えば、表示装置13として用いられる液晶表示装置に表示される輝度設定画面)と、
前記発光手段の輝度にかかわる輝度情報(例えば、輝度減衰率)として、複数色(例えば、RGB)それぞれについて輝度情報が設定された輝度情報テーブル(例えば、減衰テーブル)を記憶する記憶手段(例えば、サブメインROM205)と、
前記操作手段により輝度が選択されると、前記輝度情報テーブルにもとづいて前記発光手段の輝度を制御可能な輝度制御手段(例えば、ホスト制御回路210)と、
を備え、
前記記憶手段は、
前記操作手段により選択可能な輝度に対応して、前記複数色それぞれに対して前記輝度情報が設定されている輝度情報テーブルを記憶しており、
前記輝度制御手段は、
前記操作手段により選択された輝度に対応する前記輝度情報テーブルにもとづいて、前記複数色のうち青の減衰率が最も大きく且つ赤の減衰率が最も小さくなるように前記発光手段の輝度を制御可能に構成されている
ことを特徴とする。
The twentieth gaming machine is
A predetermined light emitting means (for example, a lamp (LED) group 18),
Operation means operable to select the brightness of the light emitting means (for example, a brightness setting screen displayed on a liquid crystal display device used as the display device 13),
A storage unit (for example, an attenuation table) storing a brightness information table (for example, an attenuation table) in which the brightness information is set for each of a plurality of colors (for example, RGB) as the brightness information (for example, the brightness attenuation rate) related to the brightness of the light emitting unit. Sub-main ROM 205),
When a brightness is selected by the operation means, a brightness control means (for example, a host control circuit 210) capable of controlling the brightness of the light emitting means based on the brightness information table,
Equipped with
The storage means is
Corresponding to the brightness selectable by the operating means, stores a brightness information table in which the brightness information is set for each of the plurality of colors,
The brightness control means,
Based on the luminance information table corresponding to the luminance selected by the operating means, the luminance of the light emitting means can be controlled so that the blue attenuation rate and the red attenuation rate of the plurality of colors are the largest. It is characterized in that

第20の遊技機によれば、複数色それぞれに対して設定された輝度情報にもとづいて、複数色のうち青の減衰率が最も大きく且つ赤の減衰率が最も小さくなるように発光手段の発光が制御されるため、例えば遊技者等の操作によって発光手段の輝度が変更されたとしても、発光色の変化を抑制すなわちホワイトバランスを維持することが可能となる。 According to the twentieth gaming machine, based on the luminance information set for each of the plurality of colors, the light emission of the light emitting means is performed so that the blue attenuation rate is the highest and the red attenuation rate is the lowest among the plurality of colors. Therefore, even if the brightness of the light emitting means is changed by the operation of the player or the like, it is possible to suppress the change of the emission color, that is, maintain the white balance.

このように、第20の遊技機によれば、発光色の変化を抑制しつつ輝度を変えることが可能な遊技機を提供することができる。 As described above, according to the twentieth gaming machine, it is possible to provide a gaming machine capable of changing the luminance while suppressing the change in the emission color.

[第21の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。
[Twenty-first gaming machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery.

この種の遊技機として、可動体を遊技盤に配設し、かかる可動体を作動させることによって遊技者にインパクトを与え、遊技に対する意欲を高めさせるようにした遊技機が提案されている。(例えば特開2006−288694号公報参照)。 As this type of gaming machine, there has been proposed a gaming machine in which a movable body is arranged on a gaming board, and the movable body is operated to give an impact to the player and thereby increase the motivation for the game. (See, for example, Japanese Patent Laid-Open No. 2006-288694).

(第12の課題)
例えば特開2006−288694号公報のように可動体を作動させるようにした遊技機では、近年、可動体の動きが多様化しており、それにともなって可動体を作動させる制御が複雑化している。そのため、近年では、可動体の動きに多様性を持たせつつも制御負荷を抑制できる遊技機が望まれている。
(Twelfth task)
For example, in a gaming machine in which a movable body is operated as disclosed in Japanese Patent Laid-Open No. 2006-288694, the movement of the movable body has been diversified in recent years, and the control for operating the movable body has been complicated accordingly. Therefore, in recent years, there has been a demand for a gaming machine capable of suppressing the control load while providing a variety of movements of movable bodies.

上記第21の課題を解決するために、以下のような構成の第21の遊技機を提供する。 In order to solve the twenty-first problem, a twenty-first gaming machine having the following configuration is provided.

第21の遊技機は、
所定の役物と、
前記所定の役物の作動を制御可能な制御手段(例えば、ホスト制御回路210)と、
前記役物を構成する部材を作動させることが可能な作動部材(例えば、ソレノイド)と、
複数の発光手段(例えば、LED)と、
前記複数の発光手段のうちのいずれかと接続されることで当該接続された発光手段に対して信号を送信可能な複数の接続部(例えば、Port0〜Port23)と、
前記接続部をとおして前記発光手段に信号を送信することで当該発光手段を制御可能な発光制御手段(例えば、音声・LED制御回路220)と、
を備え、
前記作動部材は、
前記複数の接続部のうちのいずれかと接続され、前記発光制御手段からの信号により前記役物を構成する部材を作動させることが可能に構成されており、
前記制御手段は、
前記複数の接続部のうちのいずれかと接続された作動部材を、前記所定の役物と同期させて作動させることが可能に構成されている
ことを特徴とする。
The 21st gaming machine is
A predetermined accessory,
Control means capable of controlling the operation of the predetermined accessory (for example, the host control circuit 210),
An actuation member (for example, a solenoid) capable of actuating a member constituting the accessory,
A plurality of light emitting means (for example, LEDs),
A plurality of connecting portions (for example, Port0 to Port23) capable of transmitting a signal to the connected light emitting means by being connected to any one of the plurality of light emitting means,
A light emission control unit (for example, a voice/LED control circuit 220) capable of controlling the light emission unit by transmitting a signal to the light emission unit through the connection unit;
Equipped with
The actuating member is
It is connected to any one of the plurality of connecting portions, and is configured to be able to operate a member constituting the accessory by a signal from the light emission control means,
The control means is
The operating member connected to any one of the plurality of connecting portions can be operated in synchronization with the predetermined accessory.

第21の遊技機によれば、役物の動きの多様化により作動部材の数が増えたとしても、かかる役物の動きの多様性を維持しつつ、役物を作動させるための制御負荷を抑制するとともに、役物と作動部材とを同期させることが可能となる。 According to the twenty-first gaming machine, even if the number of actuating members increases due to the diversification of the movement of the accessory, the control load for operating the accessory is maintained while maintaining the variety of the movement of the accessory. In addition to suppressing, it is possible to synchronize the accessory and the operating member.

このように、第21の遊技機によれば、制御負荷を抑制可能な遊技機を提供することができる。 As described above, according to the twenty-first gaming machine, it is possible to provide the gaming machine capable of suppressing the control load.

[第22の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、この抽選の結果にもとづいて、例えば液晶表示器などに演出画像が表示される。
[Twenty-second gaming machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and an effect image is displayed on a liquid crystal display or the like based on the result of the lottery.

この種の遊技機として、液晶表示器に表示される静止画や動画の圧縮データを記憶するCGROMから圧縮データを読み出して、当該読み出した圧縮データを伸張して液晶表示器に出力すべき画像データを生成する遊技機が知られている(例えば特開2016−159026号公報参照)。 As this type of gaming machine, compressed data is read from a CGROM that stores compressed data of still images and moving images displayed on a liquid crystal display, and the read compressed data is expanded and output to a liquid crystal display. There is known a gaming machine that generates a game (see, for example, Japanese Patent Laid-Open No. 2016-159026).

(第13の課題)
しかし、特開2016−159026号公報に記載されているように、例えばCGROMから圧縮データを読み出して出力すべき画像データを生成する際に、データ量が多いとロード処理に時間を要してしまう。この場合、ロード処理が正常に進行しているにもかかわらずウォッチドッグリセットがかかってしまうことがあり、好ましくない。
(Thirteenth task)
However, as described in Japanese Unexamined Patent Publication No. 2016-159026, for example, when the compressed data is read from the CGROM and the image data to be output is generated, if the data amount is large, the load process takes time. .. In this case, the watchdog reset may occur even though the loading process is normally proceeding, which is not preferable.

上記第13の課題を解決するために、以下のような構成の第22の遊技機を提供する。 In order to solve the thirteenth problem, a twenty-second gaming machine having the following configuration is provided.

(1)第22の遊技機は、
遊技にかかわる遊技データが記憶された読込専用記憶領域(例えば、サブメイン205やCGROM206)と、
遊技にかかわる遊技データを読み書き可能な揮発性記憶領域(例えば、SRAM210bや内蔵VRAM237)と、
前記読込専用記憶領域に記憶された前記遊技データを読み込んで前記揮発性記憶領域に書き込むロード処理を実行する転送実行手段(例えば、図68のデータロード処理を実行するホスト制御回路210)と、
ウォッチドッグタイマと、
所定時間経過すると前記ウォッチドッグタイマの計時をクリアするクリア手段(例えば、CPUプロセッサを有するホスト制御回路210)と、
を備え、
前記転送実行手段は、
前記ロード処理が所定時間を超えると前記ウォッチドッグタイマをリセットし、前記ロード処理を再び実行するロード再処理手段(ステップS656の処理を実行するホスト制御回路210)を有する
ことを特徴とする。
(1) The 22nd gaming machine
A read-only storage area (for example, the sub-main 205 or CGROM 206) in which game data related to the game is stored,
A volatile storage area (for example, SRAM 210b or built-in VRAM 237) capable of reading and writing game data relating to the game,
Transfer execution means (for example, a host control circuit 210 that executes the data load processing of FIG. 68) that executes the load processing that reads the game data stored in the read-only storage area and writes it in the volatile storage area,
A watchdog timer,
Clearing means (for example, a host control circuit 210 having a CPU processor) for clearing the time count of the watchdog timer when a predetermined time has passed,
Equipped with
The transfer execution means is
When the load process exceeds a predetermined time, the watchdog timer is reset, and the load process is executed again (host control circuit 210 that executes the process of step S656).

上記(1)の第22の遊技機によれば、転送実行手段によるロード処理に要する時間が所定の上限値を超えた場合にロード処理を終了し、再びロード処理を実行するようにしているため、ロード処理に時間を要した場合であっても、自動復帰することが可能となる。 According to the twenty-second gaming machine of the above (1), when the time required for the load processing by the transfer executing means exceeds the predetermined upper limit value, the load processing is terminated and the load processing is executed again. Even if the loading process takes time, it is possible to automatically restore.

このように、第22の遊技機によれば、ロード処理に時間を要する場合であっても、好適に、ロード処理を進行させることが可能となる。 As described above, according to the twenty-second gaming machine, it is possible to preferably proceed with the loading process even when the loading process takes time.

(2)上記(1)に記載の第22の遊技機において、
前記クリア手段は、
前記ロード処理が前記所定時間を超えていないときは前記ウォッチドッグタイマをクリアし(例えば、ステップS655の処理)、前記ロード処理が前記所定時間を超えたときに限り、前記ウォッチドッグタイマの計時をクリアせずにエラー処理(例えば、ステップS656の処理)が実行されるように構成されており、
前記転送実行手段は、
前記エラー処理として前記ロード処理を再び実行するものである
ことを特徴とする。
(2) In the twenty-second gaming machine described in (1) above,
The clearing means,
When the load process does not exceed the predetermined time, the watchdog timer is cleared (for example, the process of step S655), and the watchdog timer counts only when the load process exceeds the predetermined time. The error processing (for example, the processing of step S656) is executed without clearing,
The transfer execution means is
The load process is executed again as the error process.

上記(2)の第22の遊技機によれば、ロード処理が所定時間を超えていないときはウォッチドッグタイマがクリアされる一方で、ロード処理が所定時間を超えたときに限りウォッチドッグタイマをクリアせずにエラー処理が実行されるので、ロード処理がエラーの発生により完了できなかったことを把握することが可能となる。 According to the twenty-second gaming machine of (2) above, the watchdog timer is cleared when the load processing does not exceed the predetermined time, while the watchdog timer is set only when the load processing exceeds the predetermined time. Since error processing is executed without clearing, it is possible to understand that the load processing could not be completed due to the occurrence of an error.

[第23の遊技機、第24の遊技機]
従来、パチンコ機等の遊技機において、始動口に遊技球が入賞すると抽選が行われ、抽選の結果が大当りであると大当り遊技が行われる。また、演出画像が表示される例えば液晶表示器を備えており、この液晶表示器には、抽選により決定された演出画像が表示される。
[23rd Gaming Machine, 24th Gaming Machine]
Conventionally, in a gaming machine such as a pachinko machine, a lottery is performed when a game ball is won at a starting opening, and a big hit game is performed when the result of the lottery is a big hit. Further, for example, a liquid crystal display device for displaying the effect image is provided, and the effect image determined by the lottery is displayed on the liquid crystal display device.

この種の遊技機では、さまざまな場面で抽選が行われるが、かかる抽選は、乱数を生成し、取得することによって行われる。例えば特開2017−023629号公報には、新たに取得する乱数値の桁数を決定し、基準となる乱数値から1桁の数値を決定した桁数だけ算出し、算出した値を各桁に配置して新たな数値を取得する方法が記載されている。 In this type of gaming machine, lottery is performed in various scenes, and the lottery is performed by generating and acquiring a random number. For example, in Japanese Unexamined Patent Application Publication No. 2017-023629, the number of digits of a newly acquired random number value is determined, a one-digit numerical value is calculated from the determined random number value, and only the determined number of digits is calculated. It describes how to place and get new numbers.

(第14の課題)
乱数を取得する乱数取得処理では、取得される乱数に規則性が発生し難いことが要求される。しかし、処理を複雑にすると制御負荷が大きくなり好ましくない。そこで、制御負荷の増大を抑制しつつも規則性が発生し難い乱数取得処理を行うことが好ましい。
(14th subject)
In the random number acquisition process for acquiring a random number, it is required that the acquired random number is unlikely to have regularity. However, if the processing is complicated, the control load becomes large, which is not preferable. Therefore, it is preferable to perform a random number acquisition process in which regularity is unlikely to occur while suppressing an increase in control load.

上記第14の課題を解決するために、以下のような構成の第23の遊技機および第24の遊技機を提供する。 In order to solve the fourteenth problem, a twenty-third gaming machine and a twenty-fourth gaming machine having the following configurations are provided.

第23の遊技機は、
所定の乱数を用いて抽選を行う遊技機であって、
時刻情報を出力可能なリアルタイムクロック(例えば、RTC)と、
所定の抽選に用いられる乱数を生成する乱数生成手段(例えば、図70や図71の処理を実行するホスト制御回路210)と、
を備え、
前記乱数生成手段は、
前記リアルタイムクロックから時刻情報を取得し、当該取得した時刻情報を用いて乱数の初期値を生成する初期化手段(例えば、乱数初期化処理を実行するホスト制御回路210)と、
生成した乱数が前記抽選に用いられると乱数を更新する非定常更新手段(図71の処理を実行するホスト制御回路210)と、
生成した乱数が前記抽選に用いられなくとも定期的に乱数を更新する定常更新手段(図70の処理を実行するホスト制御回路210)と、
ことを特徴とする。
The 23rd gaming machine
A gaming machine that performs a lottery using a predetermined random number,
A real-time clock (for example, RTC) capable of outputting time information,
A random number generation means (for example, a host control circuit 210 that executes the process of FIG. 70 or FIG. 71) that generates a random number used in a predetermined lottery,
Equipped with
The random number generation means,
An initialization unit that acquires time information from the real-time clock and generates an initial value of a random number using the acquired time information (for example, a host control circuit 210 that executes random number initialization processing);
When the generated random number is used in the lottery, the non-steady-state updating unit (host control circuit 210 that executes the process of FIG. 71) that updates the random number,
Steady updating means (host control circuit 210 for executing the processing of FIG. 70) that regularly updates the random numbers even if the generated random numbers are not used in the lottery;
It is characterized by

第23の遊技機によれば、リアルタイムクロックから取得された時刻情報を用いて乱数の初期値が生成されるので、取得される乱数をランダムにすることができ、取得される乱数に偏りが生じることを抑制できる。とくに、乱数の初期値は、電源を投入した時間が分・秒単位まで関与することとなるため、初期値を都度異ならせることが可能となる。 According to the twenty-third gaming machine, since the initial value of the random number is generated by using the time information acquired from the real-time clock, the acquired random number can be randomized, and the acquired random number is biased. Can be suppressed. In particular, since the initial value of the random number is related to the time when the power is turned on in units of minutes and seconds, it is possible to change the initial value each time.

第24の遊技機は、
所定の乱数を用いて抽選を行う遊技機であって、
複数の乱数が登録される乱数テーブルを、複数の乱数シード(例えば、乱数シードa〜h)のうちいずれかの乱数シードを用いて作成する乱数テーブル作成手段(例えば、ステップS704の処理を実行するホスト制御回路210)と、
所定の抽選に供される乱数を、前記乱数テーブル作成手段により作成された乱数テーブルを参照して取得する乱数取得手段(例えば、ステップS706の乱数取得処理において、ステップS704で作成された乱数テーブルから乱数を取得するホスト制御回路210)と、
前記乱数テーブルが作成されるタイミングとは異なるタイミングで、前記乱数テーブルの参照位置を更新する参照位置更新手段(ステップS706において、乱数テーブルから乱数を取得すると乱数テーブルの参照位置を更新するホスト制御回路210)と、
を備え、
前記乱数取得手段は、
前記乱数テーブルを参照して乱数を取得したのち、前記乱数テーブルを作成することなく前記参照位置が更新された同じ乱数テーブルを参照して前記所定の抽選に供される乱数を取得可能(例えば、図73のパケット受信ループしてステップS706の乱数取得処理を実行可能)に構成されている
ことを特徴とする。
The 24th gaming machine,
A gaming machine that performs a lottery using a predetermined random number,
Random number table creating means for creating a random number table in which a plurality of random numbers is registered by using any one of a plurality of random number seeds (for example, random number seeds a to h) (for example, executes the process of step S704). A host control circuit 210),
Random number acquisition means for acquiring a random number used for a predetermined lottery by referring to the random number table created by the random number table creation means (for example, in the random number acquisition process of step S706, from the random number table created in step S704). A host control circuit 210) for obtaining a random number,
Reference position updating means for updating the reference position of the random number table at a timing different from the timing of creating the random number table (a host control circuit for updating the reference position of the random number table when a random number is acquired from the random number table in step S706). 210),
Equipped with
The random number acquisition means,
After obtaining the random number by referring to the random number table, it is possible to obtain the random number provided for the predetermined lottery by referring to the same random number table in which the reference position is updated without creating the random number table (for example, The packet reception loop of FIG. 73 can perform the random number acquisition process of step S706).

第24の遊技機によれば、乱数取得機会が複数回あったとしても、すでに作成された同じ乱数テーブルを用いて参照位置を更新して乱数を取得するだけであるから、取得される乱数に不規則性を持たせつつ制御負荷を軽くすることが可能となる。 According to the twenty-fourth gaming machine, even if there are multiple chances to acquire a random number, the reference position is only updated by using the same random number table that has already been created and the random number is acquired. It is possible to reduce the control load while providing irregularity.

このように、第12の遊技機、第13の遊技機によれば、遊技音の出力を好適に行うことが可能な遊技機を提供することができる。 As described above, according to the twelfth gaming machine and the thirteenth gaming machine, it is possible to provide the gaming machine capable of suitably outputting the game sound.

このように、第23の遊技機、第24の遊技機によれば、制御負荷の増大を抑制しつつ規則性が発生し難い処理を実行可能な遊技機を提供することができる。 As described above, according to the twenty-third gaming machine and the twenty-fourth gaming machine, it is possible to provide a gaming machine capable of executing processing in which regularity is unlikely to occur while suppressing an increase in control load.

また、上記第1の遊技機〜第24の遊技機によれば、好適に、興趣の低下を抑制することが可能な遊技機を提供することもできる。 Further, according to the first to twenty-fourth gaming machines, it is possible to preferably provide a gaming machine capable of suppressing a decrease in interest.

1 パチンコ遊技機(遊技機)
2 本体
3 ベースドア
4 ガラスドア
11 スピーカ
11a スピーカボックス
11b 接続端子群
12 遊技盤
13 表示装置
15 発射装置
16 払出装置
18 ランプ(LED)群
20 役物
43 球通過検出器
44 第1始動口
45 第2始動口
46 普通電動役物
51,52 一般入賞口
53 第1大入賞口
54 第2大入賞口
55 アウト口
56 遊技釘
61 特別図柄表示装置
62 普通図柄表示装置
63 普通図柄保留表示装置
64 第1特別図柄保留表示装置
65 第2特別図柄保留表示装置
70 主制御回路
71 メインCPU
72 メインROM
73 メインRAM
77 ワンチップマイコン
123 払出・発射制御回路
200 副制御回路
201 中継基板
202 サブ基板
203 制御ROM基板
204,204a,204b CGROM基板
205 サブメインROM
206,206a,206b CGROM
210 ホスト制御回路
210a サブワークRAM
210b SRAM
220 音声・LED制御回路
230 表示制御回路
262 デジタルオーディオパワーアンプ
1 Pachinko machine (gaming machine)
2 main body 3 base door 4 glass door 11 speaker 11a speaker box 11b connection terminal group 12 game board 13 display device 15 launcher 16 payout device 18 lamp (LED) group 20 accessory 43 ball passage detector 44 first starting opening 45th 2 Starting port 46 Ordinary electric auditors 51, 52 General winning hole 53 First big winning hole 54 Second big winning hole 55 Out mouth 56 Gaming nail 61 Special symbol display device 62 Normal symbol display device 63 Normal symbol hold display device 64th 1 special symbol hold display device 65 second special symbol hold display device 70 main control circuit 71 main CPU
72 Main ROM
73 Main RAM
77 One-chip microcomputer 123 Discharge/launch control circuit 200 Sub control circuit 201 Relay board 202 Sub board 203 Control ROM board 204, 204a, 204b CGROM board 205 Sub main ROM
206, 206a, 206b CGROM
210 host control circuit 210a sub-work RAM
210b SRAM
220 Audio/LED control circuit 230 Display control circuit 262 Digital audio power amplifier

Claims (2)

遊技音データにかかわる音情報をチャンネルに割り当てて設定可能な設定手段と、
前記チャンネルに割り当てられた前記音情報にもとづいて遊技音を出力可能な音出力手段と、
を備え、
前記設定手段は、
一のチャンネルに音情報を割り当てるにあたり、当該一のチャンネルに複数の音情報が設定される場合において、
前記複数の音情報が特定の音情報であるとき、当該複数の音情報のうちいずれか一方の音情報を、少なくとも所定時間以上遅延させて設定する第1設定手段と、
前記複数の音情報が前記特定の音情報とは異なる非特定の音情報であることを条件に、前記所定時間以上遅延させることなく当該複数の音情報を設定する第2設定手段とを有する
ことを特徴とする遊技機。
Setting means capable of assigning sound information relating to game sound data to a channel and setting the same.
Sound output means capable of outputting a game sound based on the sound information assigned to the channel,
Equipped with
The setting means,
In assigning sound information to one channel, when a plurality of sound information is set to the one channel,
When the plurality of pieces of sound information are specific sound information, first setting means for setting one of the pieces of sound information with a delay of at least a predetermined time or more,
A second setting unit for setting the plurality of pieces of sound information without delaying the predetermined time or more, provided that the plurality of pieces of sound information are non-specific pieces of sound information different from the pieces of specific sound information. A gaming machine characterized by.
前記特定の音情報は、
1回だけ再生される第1音情報と、複数回にわたって再生される第2音情報とを少なくとも含んでおり、
前記第1設定手段は、
前記第1音情報を設定してから所定時間以上遅延させて前記第2音情報を設定可能に構成されている
ことを特徴とする請求項1に記載の遊技機。
The specific sound information is
It includes at least first sound information reproduced only once and second sound information reproduced plural times,
The first setting means,
The game machine according to claim 1, wherein the second sound information can be set with a delay of a predetermined time or more after setting the first sound information.
JP2017244406A 2017-12-20 2017-12-20 Amusement machine Active JP6723662B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017244406A JP6723662B2 (en) 2017-12-20 2017-12-20 Amusement machine
JP2020108041A JP6987180B2 (en) 2017-12-20 2020-06-23 Pachinko machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017244406A JP6723662B2 (en) 2017-12-20 2017-12-20 Amusement machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020108041A Division JP6987180B2 (en) 2017-12-20 2020-06-23 Pachinko machine

Publications (2)

Publication Number Publication Date
JP2019110948A JP2019110948A (en) 2019-07-11
JP6723662B2 true JP6723662B2 (en) 2020-07-15

Family

ID=67223340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017244406A Active JP6723662B2 (en) 2017-12-20 2017-12-20 Amusement machine

Country Status (1)

Country Link
JP (1) JP6723662B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6800544B2 (en) * 2017-12-20 2020-12-16 株式会社ユニバーサルエンターテインメント Game machine

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4999872B2 (en) * 2009-02-27 2012-08-15 株式会社サンセイアールアンドディ Game machine
JP5827932B2 (en) * 2012-09-10 2015-12-02 株式会社三共 Game machine
JP6245014B2 (en) * 2014-03-22 2017-12-13 サミー株式会社 Bullet ball machine
JP6517893B2 (en) * 2017-08-30 2019-05-22 株式会社大一商会 Gaming machine

Also Published As

Publication number Publication date
JP2019110948A (en) 2019-07-11

Similar Documents

Publication Publication Date Title
JP6791597B2 (en) Game machine
JP6920186B2 (en) Pachinko machine
JP7268909B2 (en) game machine
JP6842406B2 (en) Game machine
JP6987180B2 (en) Pachinko machine
JP6993208B2 (en) Pachinko machine
JP6783221B2 (en) Game machine
JP7307988B2 (en) game machine
JP6791596B2 (en) Game machine
JP7141491B2 (en) game machine
JP7075981B2 (en) Pachinko machine
JP6723662B2 (en) Amusement machine
JP7007892B2 (en) Pachinko machine
JP7007891B2 (en) Pachinko machine
JP7097483B2 (en) Pachinko machine
JP7290363B2 (en) game machine
JP7290362B2 (en) game machine
JP7307974B2 (en) game machine
JP7307973B2 (en) game machine
JP7191409B2 (en) game machine
JP6831319B2 (en) Game machine
JP6916725B2 (en) Pachinko machine
JP7060952B2 (en) Pachinko machine
JP6993209B2 (en) Pachinko machine
JP6998757B2 (en) Pachinko machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200213

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200529

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200623

R150 Certificate of patent or registration of utility model

Ref document number: 6723662

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250