JP7335539B2 - 高速光送受信装置 - Google Patents

Description

本発明は、デジタル信号処理回路を搭載した光送信機（光変調器）および光受信機を備えた高速な光送受信装置に関する。

デジタルコヒーレントをはじめとした、デジタル信号処理技術が光ファイバ通信システムに導入され、１波長当たり100Gbpsの基幹網伝送技術が確立し、現在では１波長当たり400～600Gbpsの高速化まで実用レベルに達してきている。

初期の100Gデジタルコヒーレントシステムでは図１に示すように、各部品（ＩＣ，光ＩＣ（ＰＩＣ））は個別パッケージ化されており、例えばプリント回路基板（ＰＣＢ）上に各部品を実装する形態であった。

図１の従来の100Gデジタルコヒーレントシステムでは、ＰＣＢボード基板１００の上にＤＳＰパッケージ基板１１０が搭載されＢＧＡ（ボールグリッドアレイ）１０１により電気接続され、さらにその上にＤＳＰ－ＡＳＩＣ１１１のチップが搭載されている。

ＤＳＰパッケージ基板１１０の電気入出力は、ＰＣＢボード基板１００上のプリント配線により表面実装リードピン１０２を介してドライバ／ＴＩＡ１３０に接続され、これを介して光変調（受光）モジュール１２０に接続されている。

光変調（受光）モジュール１２０では変調電気信号を受けて光変調を行い、光ファイバ１４０へ変調光を出力し、また光ファイバ１４０から受光した信号光を電気信号に変換してＤＳＰパッケージ基板１１０へ送り、ＤＳＰ－ＡＳＩＣ１１１が受信信号処理する。

一方、400Gを超えるシステムではアナログ部品の広帯域化(例えば変調帯域40GHz以上)が求められることから、高周波損失低減と小型化を目的として、図２に示すような、送信側ではＲＦドライバと光変調器が一体パッケージ実装された形態（Coherent Driver Modulator: ＣＤＭ）や、受信側ではトランスインピーダンスアンプＴＩＡと光受光器ＰＤが一体パッケージ実装された形態（Integrated Coherent Receiver: ＩＣＲ）が注目されている。（以下、両者をＣＤＭ形態と総称する。）

図２の従来の400Gデジタルコヒーレントシステムでは、図１と同じ機能は説明を略すが、ドライバ／ＴＩＡと光変調（受光）モジュールが一体実装された、一体実装光変調（光受信）モジュール２２５が使用されている。

更に、パッケージ実装起因の高周波特性劣化を抑えるべく、図３に示すように全ての高周波アナログＩＣをＤＳＰと同一のパッケージ基板上に実装（ＤＳＰコパッケージ実装）する試みも行われている。図３では、図１、図２と同じ機能は説明を略すが、全ての高周波アナログＩＣがＤＳＰと同一のパッケージ基板３１０上に実装（ＤＳＰコパッケージ実装）された、一体実装光変調（受光）モジュールが使用されている。

なお、この場合にはワット級の熱量が生じるＤＳＰ－ＡＳＩＣと光送受信デバイスが同一パッケージ基板上に近接配置されることから、光送受信デバイスには温度変化・上昇に対して特性変動が小さい（温度依存の小さい）ものが望まれる。

また、光送受信デバイス材料としては、従来のニオブ酸リチウム（ＬＮ）光変調器に代わって、半導体ベースの光変調器が小型・低コスト化の観点で注目を集めている。特により高速な変調動作向けには、ＩｎＰに代表される化合物半導体が主に用いられ、またより小型・低コスト化が重要視されるシステムにおいてはＳｉベースの光デバイスに研究開発が集中している。

半導体光変調器においても材料固有の得失があり、例えばＩｎＰ光変調器においてはバンド端吸収効果を制御するために、変調動作時には温度コントローラ制御が必須と考えられている。一方、Ｓｉ変調器は温度制御が不要となるメリットがあるものの、他材料系と比べて電気光学効果が小さいために、電気-光相互作用長を長くする必要が生じ、結果として高周波損失増大を招くこともあり、更なる高速化（広帯域化）には課題が多い。
図１～３に示したような従来の光送受信器の更なる高速化を実現するためには、ＩＣ（例えばＳｉ－ＣＭＯＳなど）やＰＩＣ（例えば光変調素子、光受光素子など）の高速化のみならず、パッケージや高周波配線の高速化（低ＲＦ損失化)、及び各コンポーネント間の電気的接続の低損失化（低反射化）が重要である。即ち、実装上の高速化という観点では、図１に示した個別パッケージ形態よりも、集積度の高い図２、そして図３といった複数チップのコパッケージ形態が高速化に有利といえる。

以上の背景から、温度依存性の小さいＳｉベース光変調器に対しては、より集積度の高いＤＳＰコパッケージ形態が検討されており、一方で温度依存性の大きいＩｎＰベース光変調器においては、発熱量の大きいＤＳＰとは別のパッケージとして、高周波増幅素子（ドライバＩＣ）のみを同一パッケージ内に搭載した形態（例えばＣＤＭ）が多く採用されている。なおここで光変調素子は、一般に温度調整器（ＴＥＣ）上に実装され、温度(一定)制御されている。

特開２０１５－１４６５１５号公報

解決すべき課題

前述のように従来の半導体光変調器の実装形態は主として、図２に示したＣＤＭ形態（受信器側ではＩＣＲ、送受信器一体パッケージの場合にはＩＣ－ＴＲＯＳＡ: Integrated Coherent Transmitter and Receiver Optical Sub-Assemblyとも言われる）、又は図３に示したＤＳＰコパッケージ形態に大別される。

ここで、光送信（受信）器全体の更なる高速化を実現するためには、各ＩＣ，ＰＩＣの高速化と、それらを接続する配線、パッケージ実装の全てを高速化（広帯域化）させる必要がある。しかし、前述の従来の２つの実装形態は、それぞれ以下のように広帯域化を阻む課題を有していた。

（ＣＤＭ形態の課題）
例えばＤＳＰ－ＡＳＩＣ内に設けられたデジタル／アナログ変換回路（ＤＡＣ）から出力される高速アナログ電気信号は、ＡＳＩＣ→ＤＳＰパッケージ基板→ＰＣＢボード基板→光変調モジュールへと伝搬されて光信号に変換される。電気インターフェースには例えば表面実装ＳＭＴ（Surface Mount Technology）や、ＦＰＣ（Flexible printed circuits：フレキシブルプリント回路基板、フレキシブルプリント配線板が用いられる。

この場合、電気信号を異種かつ複数の高周波回路基板に渡って伝搬させる必要があり、電気配線長が長尺化することで電気的損失が増大する。

さらに、基板間の接続、特にＤＳＰパッケージとＰＣＢボード間のＢＧＡ（ボールグリッドアレイ）接続部においては、100～数100ミクロン径の半田ボールを接続に用いるため、50GHz以上の高周波信号になると半田ボール接続箇所におけるインピーダンス不整合に起因する電気的反射が、高周波特性を大きく劣化させる要因となる。

この高周波特性の劣化は、従来の400Gシステム（変調駆動ボーレートで64GBaud rate、要求帯域として大よそ40GHz）では大きな課題として挙げられていなかったものの、次世代の800G, 1Tシステムの実現(要求帯域＞50GHz)においては大きな障壁となる。

そのため、たとえ変調帯域50GHz以上を有するＩｎＰ変調素子を搭載した光変調モジュールを用いたとしても、光送信（受信）器全体としての帯域特性を確保するのは困難であった。

またその他、光モジュールの高周波インターフェースとして低損失ＦＰＣを用いた場合には、図４の従来のＣＤＭ実装のシステムにＦＰＣを用いた例の側断面図に示すように、高さの異なる光モジュールテラスからＰＣＢボード上にＦＰＣを接続する構造となるために、ＦＰＣ４５０を強く曲げて実装する必要がある。

ＦＰＣを曲げることは、ＦＰＣの接続点における実装応力が増すため、信頼性上の問題が生ずる。また、曲げによる高周波特性変動（特性インピーダンスの変化）や、配線の長尺化に伴う電気的損失増大も懸念される。

（ＤＳＰコパッケージ形態の課題）
上記課題を解決する方法として広く知られているのが、図３にも示したＤＳＰコパッケージの実装形態である。当該形態においては、図３に示すように、パッケージ基板３１０の上にＤＳＰ－ＡＳＩＣ３１１だけでなく、ドライバ（ＴＩＡ）３３０や光変調器（光受信機）のＰＩＣ３２５まで搭載し、高周波電気信号を半田ボールなどを介することなく、最短の配線で光変調器へ給電することが可能となる。

しかし、現状の光変調器としては、温度依存性の小さいＳｉベースの変調器が主に用いられているため、前述の通り更なる高速化（広帯域化）においては、光変調素子自体の特性改善が大きな課題として挙げられる。

また一般に、光変調器の帯域と変調効率(駆動電圧Vπ、変調出力光強度などに対応)はトレードオフの関係となるため、単に帯域拡張を優先した設計にすることは却って変調光のＳＮＲ（信号対雑音比）劣化を招き、結果として信号品質劣化を招いてしまう。

さらに、ＳＮＲの劣化を補填すべく、Ｓｉ変調素子とは別にＳＯＡなどの化合物半導体光増幅素子を搭載した場合には、当該増幅素子自体の温度制御及び、実装部品点数増加に伴うコスト上昇、消費電力等の増加が課題として挙げられる。

また、もしＳｉ変調器の代わりにＩｎＰ変調器をＤＳＰコパッケージ化させる場合には、ＩｎＰ変調器コアの組成変更（材料のバンド端吸収を小さくさせる）を行う必要があるが、その場合にはＩｎＰ変調器自体の変調効率が低下（量子閉じ込めシュタルク効果：ＱＣＳＥの低下）するため、ＳＮＲの劣化を招いてしまうという問題もあった。

課題を解決する手段

以上の課題を解決すべく本発明では、高速性に優れたＩｎＰ光変調器を光変調モジュールに搭載し、ＤＳＰパッケージ基板と光変調モジュールを直接接続する高周波インターフェースとしてフレキシブル基板（ＦＰＣ）を用いる。

ＩｎＰ変調素子の変調効率改善と長期安定動作のためには、望ましくは光変調モジュールに温度調整器（ＴＥＣ）を搭載してもよい。また、光学特性の長期安定化のために、モジュール内の気密性を担保して不活性ガスを封入することも望ましい。

更に、金属リッドを有しないＤＳＰパッケージ基板上に、ＤＳＰパッケージ基板上の高周波配線パターンとＦＰＣ基板と接続する機構を設け、（ＰＣＢボード基板を介さず）ＦＰＣを介して高周波信号を光送信モジュールに直接給電する構造とした。

このような構成を採用することで、ＩＣ－ＰＩＣ間での実装に起因した高周波損失を抑制することが可能となり、広帯域性に優れたＩｎＰ光変調器をより高速かつ高品質な電気信号で駆動することが可能となる。本発明は、特に光送受信器の要求帯域が50GHz以上（変調ボーレート（シンボルレート）として100GBaud rate）となる次世代800G, 1Tbps（１波長当たり）のシステムを構成する上で、重要な枠割を担う。

実施形態は、例えば以下のような構成を有する。
（構成１）
デジタル信号処理回路と、ドライバと光変調素子が少なくとも一体となった光変調モジュール、またはトランスインピーダンスアンプと光受光素子が少なくとも一体となった光受信モジュールの少なくともいずれかを含んだ光送受信装置において、
前記光変調モジュールおよび光受信モジュールの高周波インターフェースとしてフレキシブル基板を用い、
前記デジタル信号処理回路のパッケージ基板の上には、高周波配線パターンを前記フレキシブル基板と接続する機構が設けられており、
前記パッケージ基板と、前記光変調モジュールまたは光受信モジュールの少なくともいずれかが前記フレキシブル基板によって直接接続されている
ことを特徴とする高速光送受信装置。
（構成２）
前記光変調モジュールに搭載される光変調素子は温度コントローラによって温度制御されている
ことを特徴とする構成１記載の高速光送受信装置。
（構成３）
前記光変調モジュールは気密パッケージ化されている
ことを特徴とする構成１または２に記載の高速光送受信装置。
（構成４）
前記光変調モジュールに搭載される光変調素子にはＩｎＰ基板が用いられ、少なくとも２つ以上のマッハ・ツェンダ型光干渉導波路を含んでいる
ことを特徴とする構成１に記載の高速光送受信装置。
（構成５）
前記光変調モジュールまたは光受信モジュールには光変調素子と光受光素子のほか、高周波増幅素子が搭載されている
ことを特徴とする構成１ないし４のいずれか１項に記載の高速光送受信装置。
（構成６）
前記光変調モジュールまたは光受信モジュールの3dB帯域は50GHz以上を有している
ことを特徴とする構成１ないし５のいずれか１項に記載の高速光送受信装置。
（構成７）
前記フレキシブル基板と接続する機構はコネクタ接続により構成されている
ことを特徴とする請求項１ないし６のいずれか１項に記載の高速光送受信装置。
（構成８）
前記光変調モジュールまたは光受信モジュールのパッケージテラスの高さと前記デジタル信号処理回路のパッケージ基板の上面の高さの高低差が２mm以下である
ことを特徴とする構成１ないし７のいずれか１項に記載の高速光送受信装置。
[発明の効果]

このような構成により、デジタル信号処理回路を搭載した光送信機（光変調器）および光受信機を備えた光送受信装置において、デジタル信号処理回路のパッケージ基板と光変調および光受信モジュールをフレキシブル基板で高周波損失を抑制しつつ広帯域で接続することができ、高速な光送受信装置を実現することができる。

従来の100Gデジタルコヒーレントシステムの平面図および側断面図である。 従来の400Gデジタルコヒーレントシステムの平面図および側断面図である。 従来のＤＳＰコパッケージ実装のシステムの平面図および側断面図である。 従来のＣＤＭ実装のシステムにＦＰＣを用いた例を示す側断面図である。 本発明の概要構成を示す光送受信装置の側断面図である。 本発明の実施例１の光送受信装置の平面図である。 本発明の実施例１の光送受信装置の側断面図である。 本発明の実施例２の光送受信装置の側断面図である。 本発明の実施例３の光送受信装置の平面図である。

以下、本発明の実施例を詳細に説明する。

図５は、本発明の概要構成を示す光送受信装置の側断面図である。本発明では、図５のように、ＰＣＢボード基板５００の左上側にＢＧＡ５０１で接続されたＤＳＰパッケージ基板５１０が搭載され、その上にＤＳＰ－ＡＳＩＣ５１１が搭載されている。

右側の光変調（受信）モジュール５２５は、モジュールのパッケージテラス（パッケージの中段の棚状の面を有する部分）の高さと、ＤＳＰパッケージ基板５１０の上面の高さの高低差が２ｍｍ以下になるように設置され、高周波インターフェースとしてのフレキシブル基板（ＦＰＣ５５０）で直接接続され、給電されている。

ＤＳＰパッケージ基板５１０の上面の高さを調整して、高低差を２ｍｍ以下になるように設置してもよい。要は、ＦＰＣ５５０が大きな曲げなく確実に接続できれば良い。

また以下同様であるが、ＦＰＣ５５０はベースフィルム（上層）と銅箔（下層）の少なくとも二層構造のものを例示しているが、これに限るものではない。

（実施例１）
図６に、本発明の実施例１のデジタルコヒーレント通信用光送受信装置の平面図を示す。図６において、ＰＣＢボード基板６００の左側にはＤＳＰ－ＡＳＩＣ６１１を搭載したＤＳＰパッケージ基板６１０が搭載されており、ＤＳＰパッケージ基板６１０には、ＰＣＢボード基板６００の左端または上下端において低速信号インターフェース６０３が接続されている。ＤＳＰ－ＡＳＩＣ６１１により低速電気信号を高周波信号に変換し、ＤＳＰ－ＡＳＩＣ右側の展開配線６１２から接続ＰＡＤ６１３を介して高周波信号をＦＰＣインタフェース６５０に入出力する。接続ＰＡＤ６１３はＦＰＣコネクタであってもよい。

ＦＰＣインタフェース６５０は光送信モジュールＣＤＭ６２６と光受信モジュールＩＣＲ６２５に接続され、光送信モジュールＣＤＭ６２６と光受信モジュールＩＣＲ６２５は、光電気変換を行い、右端の光ファイバ６４０との間で光信号を送信／受信する。ＦＰＣ接続は、ＤＳＰパッケージ基板６１０と、送信（変調）モジュールＣＤＭ７２６または光受信モジュールＩＣＲ７２５の少なくともいずれかとの間の接続であってもよい。必要に応じて光送信モジュールＣＤＭ、光受信モジュールＩＣＲにも低速電気信号が接続されていてもよい。

図６の実施例１の光送受信装置では、偏波多重型ＩＱ光変調方式を想定しており、ＤＳＰ－ＡＳＩＣ６１１と入出力される高周波信号は、それぞれ４つのチャネルとなる。（Ｘ偏波Ｉチャネル／Ｘ偏波Ｑチャネル／Ｙ偏波Ｉチャネル／Ｙ偏波Ｑチャネル）
１チャネルはそれぞれ一般に差動対の電気信号として取り扱われるため、高周波配線の信号線路本数は光送信／光受信でそれぞれ８本（差動ｐｎの２本×４チャネル分）、計１６本となり、光送受信モジュール（ＣＤＭ６２６，ＩＣＲ６２５）とＤＳＰ－ＡＳＩＣ６１１の間のＦＰＣ６５０を伝搬する。ＦＰＣ６５０は、光送信モジュール（ＣＤＭ６２６）と光受信モジュール（ＩＣＲ６２５）の実装スペースを考慮して、伝搬長及びオフセット長が決定される。ここでは各部品の実装作業性を考慮してＦＰＣの配線長を１５ｍｍとしたが、当該長さ如何によって発明の有用性が失われるものではないことは明らかである。（なお、各チャネルの高周波信号は、差動信号ではなく単相信号であることもできる。）

図７は、本発明の実施例１の光送受信装置の光送信（変調）モジュールＣＤＭ７２６の側の側断面図である。光受信モジュールＩＣＲ７２５の側もほぼ同様の構造であるので、説明は省略する。光送信（変調）モジュールＣＤＭ７２６または光受信モジュールＩＣＲ７２５の少なくともいずれかがＦＰＣ接続であってもよい。

図７に示す通り、光送信（変調）モジュールＣＤＭ７２６は、ＰＣＢ基板７００の上に載置され、温度調整器（ＴＥＣ）７６０の上に配置されたサブキャリア（光学素子土台）７８０の上に、光変調器ＰＩＣ７２７と、チップ集光レンズ７８１（第１レンズ）およびファイバ集光レンズ７８２（第２レンズ）が配置され、光ファイバ７４０に送信光（変調光）を出力する。

光変調器ＰＩＣ７２７には、ここでは広帯域性に優れたＩｎＰベースのＩＱ光変調素子を採用した。光変調素子にはＩｎＰ基板が用いられ、少なくとも２つ以上のマッハ・ツェンダ型光干渉導波路を含んでいる。

光変調器ＰＩＣ７２７の入力側には、光送信（変調）モジュールＣＤＭ７２６のパッケージ左壁面としてモジュール配線基板土台７７０およびモジュールパッケージ壁面７７１が配置されている。モジュール配線基板土台７７０およびモジュールパッケージ壁面７７１は、例えば厚みの異なるセラミックで構成されており、厚みの段差部分がパッケージテラスを形成する。ＦＰＣ７５０のメタル配線パターン（下層）は、モジュール配線基板土台７７０上面の高周波配線７５３に接続されている。

モジュール配線基板土台７７０上面の高周波配線７５３は、モジュール配線基板土台７７０とモジュールパッケージ壁面７７１の間のセラミック壁面を貫通して金ワイヤ配線７５１を経由して、光変調器ＰＩＣ７２７に変調電気信号を入力している。

モジュール配線基板土台７７０をＦＰＣコネクタの一部として構成することもでき、さらにモジュールパッケージ壁面７７１と併せて一体または二体構造のセラミック部品コネクタとして構成してもよい。

セラミック部品コネクタのパッケージテラスに続く壁面に、高周波配線７５３の貫通する貫通穴を形成し、貫通穴の断面を、高周波配線７５３上部がトンネル状の空洞となるように形成してもよい。

この空洞の高さを、貫通穴の壁面入口からモジュール内部に向かって、ＦＰＣ７５０の厚みより高い高さから徐々に低くなるように（少なくともＦＰＣ７５０の厚みより狭くなるように）形成してもよい。

このように貫通穴を形成すれば、ＦＰＣ７５０の先端を貫通穴の空洞に挿入するだけで、ＦＰＣ７５０下層のメタル配線パターンと高周波配線７５３との間に押圧力が生じ、電気的接続を形成することもできる。

なお、光学レンズの長期安定化のため、モジュール内には不活性ガスのＡｒまたはＮ_２などが封入され、気密封止されていてもよい。

（実施例２）
また本発明の実施例２として、図８に示すようなドライバＩＣ一体型光送信モジュールを用いてもよい。図８のドライバＩＣ一体型光送信モジュール８２６と図７の光送信モジュールＣＤＭ７２６との相違点は、モジュール配線基板土台８７０と光変調器ＰＩＣ８２７との間に高周波増幅ＩＣ８３０がドライバＩＣとして配置されている点であり、他の説明は省略する。

ドライバ集積の利点は、配線・モジュール等に起因した高周波電気信号の損失の補填、及び信号利得による変調効率の増大が期待できる点があり、既にＩｎＰ変調器とドライバＩＣとの一体実装形態は広くＣＤＭとして認知されている（技術として確立している）点も挙げられる。

モジュール配線基板土台８７０をＦＰＣコネクタの一部として構成し、モジュールパッケージ壁面８７１と併せて一体または二体構造のセラミック部品コネクタとして構成できる点は、実施例１と同様である。

これらの実施例において、ＤＳＰパッケージ基板上には、チャネル数分の差動信号線路パターン（高周波配線パターン、例えばＧ－Ｓ－Ｓ－Ｇ／チャネル）が設けられている。高周波配線パターンのピッチを、ＦＰＣの接続チャネル間ピッチに合うように変換する展開配線（図６の展開配線６１２）を、展開基板として設けている。ＦＰＣとＤＳＰパッケージ基板上に設けられた給電パッドパターンとの接続は、半田で固定している。

高周波伝送用ＦＰＣコネクタなどのコネクタ（接続機構）を用いてＦＰＣの一端をＤＳＰパッケージ基板に固定して、ＦＰＣを接続することもできる。コネクタ接続の利点は、半田固定のように熱を加えることがないためＤＳＰ側への熱ダメージを回避できること、および実装コスト低減が期待できる点がある。

なお、ＤＣ信号含む低速信号のインターフェースは従来通り、より高密度なＢＧＡなどを介して周辺回路と接続することができる。光送受信モジュール側はＳＭＴ、ＦＰＣ、ＢＧＡの何れかで問題ないが、ここではＳＭＴ型を用いている。低速信号インターフェースの種類如何により本発明の有効性に影響を与えるものではない。

（実施例３）
最後に図９に、本発明の実施例３として、光送信と光受信を一体化（レーザ等の機能素子も搭載）したＩＣ－ＴＲＯＳＡモジュール９２５を光送受信モジュールに用いた場合の構成例を示す。ＤＳＰパッケージ基板９１０とＩＣ－ＴＲＯＳＡモジュール９２５との間のＦＰＣ接続は、１対のコネクタにより接続することもできる。

以上のように本発明によって、デジタル信号処理回路を搭載した光送信機（光変調器）および光受信機を備えた光送受信装置において、デジタル信号処理回路のパッケージ基板と光変調および光受信モジュールをフレキシブル基板で高周波損失を抑制しつつ広帯域で接続することができ、高速な光送受信装置が可能となった。

１００，２００，３００，４００，５００，６００，７００，８００，９００ ＰＣＢボード基板
１０１，４０１、５０１ ＢＧＡ
１０２ 表面実装リードピン
１１０、２１０、３１０，４１０，５１０，６１０ （ＤＳＰ）パッケージ基板
１１１、２１１、３１１，４１１，５１１，６１１ ＤＳＰ－ＡＳＩＣ
１２０ 光変調（受光）モジュール
１３０，３３０ ドライバ／ＴＩＡ
１４０，２４０、３４０，４４０，５４０，６４０，７４０，８４０ 光ファイバ
２２５，５２５ （一体実装）光変調（光受信）モジュール
３２５，７２７，８２７ ＰＩＣ
４５０，５５０，６５０，７５０，８５０ ＦＰＣ（インタフェース）
６０３ 低速信号インターフェース
６１２ 展開配線
６１３ 接続ＰＡＤ
６２６，７２６ ＣＤＭ
６２５，７２５ ＩＣＲ
７５１，８５１、８５２ 金ワイヤ配線
７５３．８５３ 高周波配線
７６０，８６０ 温度調整器（ＴＥＣ）
７８０，８８０ サブキャリア（光学素子土台）
７７０，８７０ モジュール配線基板土台
７７１、８７１ モジュールパッケージ壁面
７８１，８８１ チップ集光レンズ（第１レンズ）
７８２，８８２ ファイバ集光レンズ（第２レンズ）
８３０ 高周波増幅ＩＣ
９２５ ＩＣ－ＴＲＯＳＡモジュール

Claims (8)

1. デジタル信号処理回路と、ドライバと光変調素子が少なくとも一体となった光変調モジュール、またはトランスインピーダンスアンプと光受光素子が少なくとも一体となった光受信モジュールの少なくともいずれかを含んだ光送受信装置において、
   前記光変調モジュールおよび前記光受信モジュールの高周波インターフェースとしてフレキシブル基板を用い、
   前記デジタル信号処理回路のパッケージ基板の上には、高周波配線パターンを前記フレキシブル基板と接続する機構が設けられており、
   前記パッケージ基板と、前記光変調モジュールまたは前記光受信モジュールの少なくともいずれかが前記フレキシブル基板によって接続されており、
   前記パッケージ基板と、前記フレキシブル基板によって接続された前記光変調モジュールまたは前記光受信モジュールは、共通のプリント配線基板の上に搭載されていることを特徴とする高速光送受信装置。
2. 前記光変調モジュールに搭載される光変調素子は温度コントローラによって温度制御されている
   ことを特徴とする請求項１記載の高速光送受信装置。
3. 前記光変調モジュールは気密パッケージ化されている
   ことを特徴とする請求項１または２に記載の高速光送受信装置。
4. 前記光変調モジュールに搭載される光変調素子にはＩｎＰ基板が用いられ、少なくとも２つ以上のマッハ・ツェンダ型光干渉導波路を含んでいる
   ことを特徴とする請求項１に記載の高速光送受信装置。
5. 前記光変調モジュールまたは光受信モジュールには光変調素子と光受光素子のほか、高周波増幅素子が搭載されている
   ことを特徴とする請求項１ないし４のいずれか１項に記載の高速光送受信装置。
6. 前記光変調モジュールまたは光受信モジュールの3dB帯域は50GHz以上を有している
   ことを特徴とする請求項１ないし５のいずれか１項に記載の高速光送受信装置。
7. 前記フレキシブル基板と接続する機構はコネクタ接続により構成されているか、または、前記フレキシブル基板を直接接続する、接続ＰＡＤであることを特徴とする請求項１ないし６のいずれか１項に記載の高速光送受信装置。
8. 前記光変調モジュールまたは光受信モジュールのパッケージテラスの高さと前記デジタル信号処理回路のパッケージ基板の上面の高さの高低差が２ｍｍ以下である
   ことを特徴とする請求項１ないし７のいずれか１項に記載の高速光送受信装置。

Images