JP7335134B2 - 制御装置およびキャリブレーション方法 - Google Patents

Description

本発明は、制御装置およびキャリブレーション方法に関する。

従来、抵抗膜方式のタッチパネルにおいて、タッチパネルから入力される端子間電圧に基づいて、タッチパネルに対するタッチ位置を示す入力座標を算出する制御装置がある（例えば、特許文献１参照）。

この種の制御装置においては、一般的に、商品の出荷前に、キャリブレーションを行い、商品の出荷後においては、キャリブレーションの結果を反映させて入力座標を算出することで、入力座標の精度を高めることができる。

特開２０１１－１２３８１５号公報

しかしながら、従来技術では、キャリブレーションを実施する順序によっては、かえって入力座標の精度の悪化を招く場合もある。具体的には、タッチ位置が１点である１点タッチ時のキャリブレーションをタッチ位置が２点である２点タッチ時のキャリブレーションに先立って実施すると、２点タッチ時のキャリブレーション後に１点タッチの入力座標にズレが生じる場合がある。

より詳細には、１点タッチ時のキャリブレーションを行った後に、２点タッチ時のキャリブレーションを行うと、１点タッチ時のキャリブレーションにおいて使用したパラメータが、２点タッチ時のキャリブレーションにおいて書き換えられる。

本発明は、上記に鑑みてなされたものであって、キャリブレーションを適切に実施することができる制御装置およびキャリブレーション方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、実施形態に係る制御装置は、第１校正部と、第２校正部とを備える。前記第１校正部は、抵抗膜方式のタッチパネルに対するタッチ位置が２点である２点タッチ時のキャリブレーションを実施する。前記第２校正部は、前記タッチ位置が１点である１点タッチ時のキャリブレーションを前記第１校正部によって設定された設定値に基づいて実施する。

本発明によれば、キャリブレーションを適切に実施することができる。

図１Ａは、入力システムの構成例を示す図である。 図１Ｂは、タッチパネルの概要を示す図である。 図１Ｃは、タッチパネルの概要を示す図である。 図１Ｄは、抵抗膜の模式図である。 図１Ｅは、キャリブレーション方法の概要を示すフローチャートである。 図２は、入力システムのブロック図である。 図３は、ゲインパラメータの説明図である。 図４は、マイコンが実行する処理手順を示すフローチャートである。

以下、添付図面を参照して、実施形態に係る制御装置およびキャリブレーション方法について説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。

まず、図１Ａ～図１Ｅを用いて、本実施形態に係る制御装置およびキャリブレーション方法の概要について説明する。図１Ａは、入力システムの構成例を示す図である。図１Ｂおよび図１Ｃは、タッチパネルの概要を示す図である。図１Ｄは、抵抗膜の模式図である。図１Ｅは、キャリブレーション方法の概要を示すフローチャートである。なお、本実施形態に係るキャリブレーション方法は、図１Ａに示すタッチパネル１０およびタッチＩＣ２０の出力結果に基づいて、マイコン３０によって実行される。

図１Ａに示すように、実施形態に係る入力システム１は、タッチパネル１０、タッチＩＣ２０およびマイコン３０を備える。タッチパネル１０は、抵抗膜方式のタッチパネルであり、図１Ｂに示すように、第１抵抗膜１１および第２抵抗膜１２を有する。

例えば、第１抵抗膜１１は、タッチパネル１０におけるＸ軸座標の入力座標を検出するための抵抗膜であり、第２抵抗膜１２は、タッチパネル１０におけるＹ軸座標の入力座標を検出するための抵抗膜である。また、図１Ｂに示す例では、第１抵抗膜１１と第２抵抗膜１２との間に抵抗Ｒｚが設けられる。

また、タッチパネル１０は、操作面（不図示）およびＡ／Ｄ変換器１３（図２参照）を有しており、操作面が押圧された場合に、第１抵抗膜１１および第２抵抗膜１２それぞれの端子間電圧をＡ／Ｄ変換し、Ａ/Ｄ変換後の変換値（以下、単に「変換値」と記載する）をタッチＩＣ２０へ出力する。

図１Ａに示すタッチＩＣ２０は、タッチパネル１０から入力された変換値に基づいて、タッチ位置に対応する入力座標を算出する。タッチＩＣ２０によって算出された入力座標は、マイコン３０へ入力される。

図１Ａに示すマイコン３０は、制御装置の一例であり、例えば、商品の出荷前において、キャリブレーションを行うとともに、かかるキャリブレーションによって調整した調整値に基づき、入力座標を補正する。

ここで、図１Ｂおよび図１Ｃを用いて、抵抗膜方式のタッチパネル１０の基本的な原理について簡単に説明しておく。抵抗膜方式のタッチパネル１０では、第１抵抗膜１１および第２抵抗膜１２の端子間電圧の変化、言い換えれば、各抵抗膜の抵抗の変化によって、タッチ位置に対応する入力座標を算出する。

具体的には、図１Ｂに示すように、例えば、タッチ位置が１点である１点タッチ時においては、端子ＸＰ－ＸＮ間の端子間抵抗を端子間抵抗値Ｒｘとすると、「Ｒｘ＝Ｒｘ１＋Ｒｘ２」となる。この際、端子ＹＰ－ＹＮ間の端子間抵抗を端子間抵抗Ｒｙとすると、「Ｒｙ＝Ｒｙ１＋Ｒｙ２」となる。

このため、タッチＩＣ２０は、１点タッチ時においては、上記の端子間電圧の変化に基づいて、タッチ位置が示す入力座標を算出することができる。また、タッチ位置が２点である２点タッチ時においては、２点タッチの距離が長くなるにつれて、第１抵抗膜１１および第２抵抗膜１２それぞれで並列接続される抵抗の数が増える。言い換えれば、２点タッチ間の距離が長くなるにつれて、端子間抵抗が減少することになる。

このため、タッチＩＣ２０は、２点タッチ時においては、２点タッチ間の距離と、端子間抵抗との関係を示す距離情報に基づいて２点タッチ間の距離を求め、各タッチ位置の入力座標を算出する。

ここで、本実施形態に係る入力システム１では、タッチパネル１０に外付けした抵抗（以下、「外付け抵抗」と記載する）をさらに設けることで、静電気などのノイズに対する耐性を高めることが可能である。

具体的には、図１Ｄに示すように、例えば、第１抵抗膜１１および第２抵抗膜１２の両端にそれぞれ外付け抵抗Ｒｅが設けられる。例えば、第１抵抗膜１１の抵抗値の総和が８００Ωであり、第２抵抗膜１２の抵抗値の総和が３００Ωであるのに対して、外付け抵抗Ｒｅは、それぞれ１００Ωであるものとする。

ここで、外付け抵抗Ｒｅの抵抗値が十分に小さい場合、外付け抵抗Ｒｅを無視して入力座標を算出したとしても外付け抵抗Ｒｅが入力座標に与える影響は少ない。つまり、外付け抵抗Ｒｅに用いる抵抗が十分に小さい場合には、外付け抵抗Ｒｅを考慮せず、入力座標を算出することができる。

これに対して、外付け抵抗Ｒｅの抵抗値が大きくなるにつれて、入力座標を補正する必要が生じる。具体的には、上記の変換値には、外付け抵抗Ｒｅの抵抗値を含んだ値であり、かかる変換値に基づいて算出された入力座標は、本来の入力座標よりも外付け抵抗Ｒｅ分だけずれることになる。

また、外付け抵抗Ｒｅが十分に大きい場合には、図１Ｄに示すように、入力座標を算出可能なエリアが限定されるため、端子間電圧の値をＡ／Ｄ変換した変換値に対して、有効エリアＡを設ける必要がある。

ここで、有効エリアＡとは、変換値の全範囲（同図に示す例では０～１０２４）よりも小さい範囲であり、外付け抵抗Ｒｅ分の抵抗値に対応する範囲を上記の全範囲から除いたエリアである。言い換えれば、有効エリアＡとは、タッチ位置が示す入力座標を算出可能なエリアである。

ここで、１点タッチ時においては、端子間電圧に基づいて算出した入力座標に対して、外付け抵抗Ｒｅ分の抵抗値の座標補正を行うことで、適切な入力座標を導出することができる。かかる座標補正は、例えば、１点タッチにおいて発生するタッチパネル１０内部の抵抗値の総和である総抵抗値に基づいて実施される。

この際、総抵抗値を算出するにあたり、キャリブレーションによって予めパラメータを設定しておく必要がある。キャリブレーションは、１点タッチおよび２点タッチのそれぞれにおいて行われる。

キャリブレーションにおいては、１点タッチにおけるキャリブレーションを行った後に、２点タッチのキャリブレーションを行うと、１点タッチのキャリブレーションにおいて使用したパラメータが、２点タッチのキャリブレーションにおいて書き換えられる。

このため、２点タッチのキャリブレーション終了後に、１点タッチの入力座標がずれてしまう。このような場合、再度、１点タッチのキャリブレーションを実施する必要があり、キャリブレーションが煩雑になる。

そこで、実施形態に係るキャリブレーション方法では、１点タッチのキャリブレーションに先立って、２点タッチのキャリブレーションを行うこととした。具体的には、図１Ｅに示すように、実施形態に係るキャリブレーション方法では、まず、２点タッチのキャリブレーションを実施し（ステップＳ１）、その後、１点タッチのキャリブレーションを実施する（ステップＳ２）。

これにより、実施形態に係るキャリブレーション方法では、２点タッチのキャリブレーションにおいて設定したパラメータを用いて、１点タッチのキャリブレーションを実施することができる。

つまり、実施形態に係るキャリブレーション方法では、２点タッチのキャリブレーションにおいて設定したパラメータを用い、１点タッチのキャリブレーションを実施することで、２点タッチおよび１点タッチそれぞれについて適切なパラメータを設定することができる。したがって、実施形態に係るキャリブレーション方法によれば、キャリブレーションを適切に実施することができる。

次に、図２を用いて、実施形態に係る入力システム１の構成例について説明する。図２は、入力システム１のブロック図である。まず、タッチパネル１０について説明する。図２に示すように、タッチパネル１０は、第１抵抗膜１１、第２抵抗膜１２およびＡ／Ｄ変換器１３を備える。

第１抵抗膜１１は、タッチパネル１０のＹ軸方向に沿う１対の電極によって構成される端子を有し、第２抵抗膜１２は、タッチパネル１０のＸ軸方向に沿う１対の電極によって構成される端子を有する。それぞれの端子で検出される端子間電圧は、外付け抵抗Ｒｅを介してＡ／Ｄ変換器１３へ出力される。

Ａ／Ｄ変換器１３は、第１抵抗膜１１および第２抵抗膜１２それぞれから入力されるアナログの端子間電圧をデジタルの変換値へ変換する。すなわち、Ａ／Ｄ変換器１３は、端子間電圧を端子間電圧のレベル（強度）に応じた数値へ変換する。また、Ａ／Ｄ変換器１３によって変換された変換値は、タッチＩＣ２０へ出力される。

続いて、タッチＩＣ２０について説明する。図２に示すように、タッチＩＣ２０は、記憶部２１と、制御部２２とを備える。記憶部２１は、たとえば、ＲＡＭ（Random Access Memory）、フラッシュメモリ（Flash Memory）等の半導体メモリ素子、または、ハードディスク、光ディスク等の記憶装置によって実現され、図２の例では、マップ情報２１ａと、距離情報２１ｂとを記憶する。

マップ情報２１ａは、端子間電圧の変換値と、各入力座標との関係を示すマップに関する情報である。上述の例において、変換値は、Ｘ軸およびＹ軸のそれぞれについて０～１０２４の値をとり、それぞれの数値が示す入力座標を示すマップがマップ情報２１ａとして、記憶部２１に記憶される。距離情報２１ｂは、２点タッチ時における２点タッチ間の距離と、端子間抵抗との関係を示す情報である。

続いて、制御部２２について説明する。制御部２２は、例えば、コントローラであり、例えば、ＣＰＵやＭＰＵ等によって、記憶部２１に記憶されている各種プログラムがＲＡＭを作業領域として実行されることにより実現される。また、制御部２２は、例えば、ＡＳＩＣやＦＰＧＡ等の集積回路により実現することができる。

また、図２に示すように、制御部２２は、算出部２２ａを備える。算出部２２ａは、Ａ／Ｄ変換器１３によって変換されたデジタルの変換値に基づいて、タッチ位置が示す入力座標を算出する。

具体的には、算出部２２ａは、１点タッチである場合、マップ情報２１ａを参照し、変換値に対応する入力座標を算出する。すなわち、算出部２２ａは、第１抵抗膜１１の端子間電圧に基づいて入力座標のＸ軸座標を算出し、第２抵抗膜１２の端子間電圧に基づいて入力座標のＹ軸座標を算出する。

また、算出部２２ａは、２点タッチである場合、２点タッチの重心座標を求めるとともに、距離情報２１ｂを参照して、端子間抵抗値から２点間距離を算出する。

その後、算出部２２ａは、重心座標および２点間距離に基づいて、ゴースト除去を行い、２点タッチそれぞれの入力座標を算出する。算出部２２ａは、ゴースト除去を行うと、２点タッチそれぞれに対応する入力座標を算出する。算出部２２ａによって算出された入力座標は、マイコン３０へ入力される。

図２の説明に戻り、マイコン３０について説明する。図２に示すように、マイコン３０は、記憶部３１と、制御部３２とを備える。記憶部３１は、たとえば、ＲＡＭ（Random Access Memory）、フラッシュメモリ（Flash Memory）等の半導体メモリ素子、または、ハードディスク、光ディスク等の記憶装置によって実現され、図２の例では、パラメータ情報３１ａを記憶する。

パラメータ情報３１ａは、総抵抗値の算出時に用いる各種パラメータに関する情報である。かかる各種パラメータの一部または全ては、商品の出荷前あるいは、電源起動時に制御部３２によって書き換えられる。

続いて、制御部３２について説明する。制御部３２は、例えば、コントローラであり、例えば、ＣＰＵやＭＰＵ等によって、記憶部３１に記憶されている各種プログラムがＲＡＭを作業領域として実行されることにより実現される。また、制御部３２は、例えば、ＡＳＩＣやＦＰＧＡ等の集積回路により実現することができる。

また、図２に示すように、制御部３２は、第１校正部３２ａと、第２校正部３２ｂと、補正部３２ｃとを備える。第１校正部３２ａは、抵抗膜方式のタッチパネルに対するタッチ位置が２点である２点タッチ時のキャリブレーションを実施する。

例えば、第１校正部３２ａは、２点タッチ時のキャリブレーションにおいて、総抵抗値の算出時に使用するパラメータを設定する。かかるパラメータには、ゲインパラメータおよび座標パラメータを含む。

ここで、図３を用いて、ゲインパラメータの概要について説明する。図３は、ゲインパラメータの説明図である。なお、図３では、縦軸に端子間電圧の変換値を示し、横軸に２点間距離を示す。２点間距離とは、２点タッチ時の２点タッチ間の距離を示す。

第１校正部３２ａは、２点間距離を基準距離とした場合におけるタッチパネル１０の端子間電圧をＡ/Ｄ変換した基準変換値を目標値へ設定する。図３に示す例において、基準距離が、２点間距離が１００％（タッチパネル１０の端と端）であり、２点間距離が１００％における変換値が基準変換値Ｄとなる。

第１校正部３２ａは、基準変換値Ｄが目標値Ｔからずれていた場合に、基準変換値Ｄを目標値Ｔに設定するための係数をゲインパラメータとして設定する。すなわち、ゲインパラメータとは、目標値Ｔに対する基準変換値Ｄのずれを補正するためのパラメータである。

また、第１校正部３２ａは、タッチパネル１０の端子間電圧をＡ/Ｄ変換した変換値に対する入力座標のズレを調節する座標パラメータを設定する。例えば、座標パラメータは、端子間電圧に対する入力座標のわずかなズレを補正するためのパラメータであり、ゲインパラメータの設定時に設定される。

図２の説明に戻り、第２校正部３２ｂについて説明する。第２校正部３２ｂは、タッチ位置が１点である１点タッチ時のキャリブレーションを第１校正部３２ａによって設定された設定値に基づいて実施する。

第２校正部３２ｂによるキャリブレーションは、第１校正部３２ａによって設定されたゲインパラメータおよび座標パラメータを用いて行われる。具体的には、第２校正部３２ｂは、まず、ゲインパラメータおよび座標パラメータを含む各種パラメータと各変換値とを用い、総抵抗値を算出する。

そして、第２校正部３２ｂは、算出した総抵抗値に基づき、タッチパネル１０上で予め決められた１６点の基準位置を押下された際の変換値が示すそれぞれの入力座標を補正する。

つまり、第２校正部３２ｂは、基準位置と端子間電圧から算出された入力座標とが一致するように、キャリブレーションを実施する。この際、第２校正部３２ｂは、第１校正部３２ａの２点タッチのキャリブレーションにおいて設定されたパラメータを用いて総抵抗値を算出する。

したがって、第２校正部３２ｂは、総抵抗値を精度よく算出することができ、１点タッチ時のキャリブレーションの精度を向上させることができる。また、本実施形態に係るマイコン３０は、第１校正部３２ａによるキャリブレーションを実施した後に、第２校正部３２ｂによるキャリブレーションを実施する。

これにより、１点タッチ時のキャリブレーション時において総抵抗値の算出に使用したパラメータが第１校正部３２ａによって再度書き換えられないので、１点タッチ時のキャリブレーション後において、パラメータの書き換えに基づく１点タッチの入力座標のずれを防止することができる。

続いて、補正部３２ｃについて説明する。補正部３２ｃは、商品の出荷後、すなわち、実際の使用に際して、第１校正部３２ａおよび第２校正部３２ｂによるキャリブレーションにおいて設定された各種パラメータを用いて入力座標を補正する。

例えば、補正部３２ｃは、１点タッチ時において、上記の総抵抗値を算出し、算出した総抵抗値を入力座標の座標補正に適用する。つまり、タッチＩＣ２０によって算出された入力座標から外付け抵抗Ｒに基づくズレ量を補正する。

また、補正部３２ｃは、２点タッチ時においては、総抵抗値に基づく座標補正をスキップする。これは、２点タッチ時において算出された入力座標は、外部抵抗Ｒｅを予め考慮して算出されるためである。仮に、補正部３２ｃは、２点タッチにおいて、総抵抗値に基づく座標補正を実施すると、実際の入力座標から外付け抵抗Ｒｅの抵抗値の分だけ、入力座標がタッチパネル１０の外側にずれてしまう。

このように、補正部３２ｃは、１点タッチ時と、２点タッチ時とで異なる座標補正を行うことで、１点タッチおよび２点タッチの双方について、入力座標の精度を高めることができる。

次に、図４を用いて、実施形態に係るマイコン３０が実行する処理手順について説明する。図４は、マイコンが実行する処理手順を示すフローチャートである。なお、以下に示す処理手順は、例えば、商品の出荷前にマイコン３０の制御部３２によって行われる。

図４に示すように、マイコン３０は、２点タッチのキャリブレーションを開始し（ステップＳ１０１）、ゲインパラメータを設定する（ステップＳ１０２）。続いて、マイコン３０は、座標パラメータを設定する（ステップＳ１０３）。なお、ステップＳ１０３までの処理によって、２点タッチのキャリブレーションは終了となる。

続いて、マイコン３０は、１点タッチ時のキャリブレーションを開始し（ステップＳ１０４）、ステップＳ１０２にて設定されたゲインパラメータおよびステップＳ１０３にて設定された座標パラメータ等に基づいて、総抵抗値を算出する（ステップＳ１０５）。

その後、マイコン３０は、総抵抗値に基づくパラメータを調整し（ステップＳ１０６）、処理を終了する。

上述したように、実施形態に係るマイコン３０（制御装置の一例）は、第１校正部３２ａと、第２校正部３２ｂとを備える。第１校正部３２ａは、抵抗膜方式のタッチパネル１０に対するタッチ位置が２点である２点タッチ時のキャリブレーションを実施する。第２校正部３２ｂは、タッチ位置が１点である１点タッチ時のキャリブレーションを第１校正部３２ａによって設定された設定値に基づいて実施する。したがって、実施形態に係るマイコン３０によれば、キャリブレーションを適切に実施することができる。

ところで、上述した実施形態では、タッチパネル１０、タッチＩＣ２０およびマイコン３０がそれぞれ別々の構成である場合について説明したが、適宜、統合または分散を行うことにしてもよい。この場合、例えば、第１校正部３２ａおよび第２校正部３２ｂをキャリブレーション専用のハードウェアに設けることにしてもよい。

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。

１ 入力システム
１０ タッチパネル
１１ 第１抵抗膜
１２ 第２抵抗膜
１３ Ａ／Ｄ変換器
２０ タッチＩＣ
２２ａ 算出部
３０ マイコン（制御装置の一例）
３２ａ 第１校正部
３２ｂ 第２校正部
３２ｃ 補正部

Claims (4)

1. 抵抗膜方式のタッチパネルに対するタッチ位置が２点である２点タッチ時のキャリブレーションを実施する第１校正部と、
   前記タッチ位置が１点である１点タッチ時のキャリブレーションを実施する第２校正部と
   を備え、
   前記第１校正部は、前記タッチパネル内部の抵抗値の総和である総抵抗値の算出に使用するパラメータを設定し、
   前記第２校正部は、前記パラメータを使用して算出された総抵抗値をもとに、前記１点タッチ時におけるキャリブレーションを実施する、
   制御装置。
2. 前記第１校正部は、
   ２点タッチ間の距離を基準距離とした場合における前記タッチパネルの端子間電圧をＡ／Ｄ変換した基準変換値を目標値へ設定するゲインパラメータを前記総抵抗値を算出するためのパラメータとして設定する、
   請求項１に記載の制御装置。
3. 抵抗膜方式のタッチパネルに対するタッチ位置が２点である２点タッチ時のキャリブレーションを実施する第１校正処理と、
   前記タッチ位置が１点である１点タッチ時のキャリブレーションを実施する第２校正処理と、
   を実行する制御部を備え、
   前記制御部は、
   前記第１校正処理において、前記タッチパネル内部の抵抗値の総和である総抵抗値の算出に使用するパラメータを設定し、
   前記第２校正処理において、前記パラメータを使用して算出された総抵抗値をもとに、前記１点タッチ時におけるキャリブレーションを実施する、
   制御装置。
4. 抵抗膜方式のタッチパネルに対するタッチ位置が２点である２点タッチ時のキャリブレーションを実施する第１校正工程と、
   前記タッチ位置が１点である１点タッチ時のキャリブレーションを実施する第２校正工程と
   を含み、
   前記第１校正工程は、前記タッチパネル内部の抵抗値の総和である総抵抗値の算出に使用するパラメータを設定し、
   前記第２校正工程は、前記パラメータを使用して算出された総抵抗値をもとに、前記１点タッチ時におけるキャリブレーションを実施する、
   キャリブレーション方法。

Images