JP7327110B2 - DC-DC converter - Google Patents

DC-DC converter Download PDF

Info

Publication number
JP7327110B2
JP7327110B2 JP2019213042A JP2019213042A JP7327110B2 JP 7327110 B2 JP7327110 B2 JP 7327110B2 JP 2019213042 A JP2019213042 A JP 2019213042A JP 2019213042 A JP2019213042 A JP 2019213042A JP 7327110 B2 JP7327110 B2 JP 7327110B2
Authority
JP
Japan
Prior art keywords
inductor
current
zero
side inductor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019213042A
Other languages
Japanese (ja)
Other versions
JP2021087249A (en
Inventor
勝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2019213042A priority Critical patent/JP7327110B2/en
Publication of JP2021087249A publication Critical patent/JP2021087249A/en
Application granted granted Critical
Publication of JP7327110B2 publication Critical patent/JP7327110B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、同期整流型SEPIC回路で構成されたDC-DCコンバータに関する。 The present invention relates to a DC-DC converter composed of a synchronous rectification SEPIC circuit.

自動車のバッテリー等の不安定な入力電源から安定した出力電圧を生成する手段として、昇降圧型のDC-DCコンバータが使用されている。このようなDC-DCコンバータにおいて、バッテリーの無駄な消耗を抑えるには、高効率化が必要である。そこで、整流手段にPチャネルMOSFETを用いることで損失低減を実現した同期整流型SEPIC回路で構成されたDC-DCコンバータが提案されている(例えば、特許文献1参照)。 A buck-boost DC-DC converter is used as means for generating a stable output voltage from an unstable input power source such as an automobile battery. In such a DC-DC converter, high efficiency is required in order to suppress wasteful consumption of the battery. Therefore, there has been proposed a DC-DC converter composed of a synchronous rectification SEPIC circuit that achieves loss reduction by using a P-channel MOSFET as a rectifying means (see, for example, Patent Document 1).

特許文献1に示されているDC-DCコンバータ100は、図10を参照すると、入力直流電源Viと接地(グラウンド)との間に接続された入力側インダクタL1、カップリングコンデンサCc及び出力側インダクタL2と、カップリングコンデンサCcと出力側インダクタL2との接続部と出力端子Voとの間に接続された同期整流素子Q2と、入力側インダクタL1とカップリングコンデンサCcとの接続部と接地との間に接続されたスイッチング素子Q1とを備えた同期整流型SEPIC回路で構成されている。 Referring to FIG. 10, the DC-DC converter 100 shown in Patent Document 1 includes an input side inductor L1, a coupling capacitor Cc, and an output side inductor connected between the input DC power source Vi and ground. L2, a synchronous rectifying element Q2 connected between the connection between the coupling capacitor Cc and the output inductor L2 and the output terminal Vo, and the connection between the input inductor L1 and the coupling capacitor Cc and the ground. It is composed of a synchronous rectification SEPIC circuit having a switching element Q1 connected therebetween.

制御回路101は、昇降圧動作を行う際、出力コンデンサCoに電流を流すときに同期整流素子Q2をオンさせ、順方向抵抗による損失を低減させる。そして、制御回路101は、インダクタL1を流れる電流IL1とインダクタL2を流れる電流IL2との合計電流の変化から回生期間の終了タイミングを検出することで、同期整流素子Q2をオフさせ、電流が逆流して損失が発生するのを防止している。 When performing the step-up/step-down operation, the control circuit 101 turns on the synchronous rectification element Q2 when the current flows through the output capacitor Co, thereby reducing the loss due to the forward resistance. Then, the control circuit 101 detects the end timing of the regeneration period from the change in the total current of the current IL1 flowing through the inductor L1 and the current IL2 flowing through the inductor L2 , thereby turning off the synchronous rectifier element Q2 and reducing the current. This prevents backflow and loss.

特開2014-17930号公報JP 2014-17930 A

しかしながら、従来技術では、インダクタL1を流れる電流IL1とインダクタL2を流れる電流IL2との合計電流の変化から回生期間の終了タイミングを検出しているため、インダクタL1とインダクタL2の各々に対して電流検出抵抗を直列に接続する必要があり、損失が大幅に増加する問題点があった。 However, in the prior art, the end timing of the regeneration period is detected from the change in the total current of the current IL1 flowing through the inductor L1 and the current IL2 flowing through the inductor L2. There was a problem that the current detection resistor had to be connected in series, which greatly increased the loss.

本発明は、上記課題に鑑みてなされたものであり、回生期間の終了タイミングを簡易な構成によって検出することができるDC-DCコンバータを提供することを目的とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a DC-DC converter capable of detecting the end timing of a regeneration period with a simple configuration.

本発明のDC-DCコンバータは、入力直流電源とカップリングコンデンサの第1端子との間に接続された入力側インダクタと、前記カップリングコンデンサの第2端子と接地との間に接続された出力側インダクタと、前記カップリングコンデンサの前記第1端子と前記接地との間に接続されたスイッチング素子と、前記カップリングコンデンサの前記第2端子と出力端子との間に接続された同期整流素子と、を備えた同期整流型SEPIC回路で構成されたDC-DCコンバータであって、前記入力側インダクタと前記出力側インダクタとのインダクタンスが同じ値に設定され、前記入力側インダクタ及び前記出力側インダクタに流れる回生電流の終了を検出してゼロ電流検出信号を出力するゼロ電流検出部と、前記ゼロ電流検出信号に応じて、前記回生電流の終了を検出した時点から次のスイッチング周期が開始されるまで、前記同期整流素子をオフ制御する出力制御部と、を具備し、前記入力側インダクタもしくは前記出力側インダクタを検出用インダクタとし、前記ゼロ電流検出部は、前記検出用インダクタと並列に設けられ、前記検出用インダクタの直流抵抗成分の両端に発生する電圧を間接的に検出することで、前記検出用インダクタに流れる回生電流の終了を検出するゼロ電流間接検出部であることを特徴とする。 The DC-DC converter of the present invention comprises an input inductor connected between an input DC power supply and a first terminal of a coupling capacitor, and an output connected between a second terminal of the coupling capacitor and ground. a side inductor, a switching element connected between the first terminal of the coupling capacitor and the ground, and a synchronous rectification element connected between the second terminal of the coupling capacitor and an output terminal. , wherein the inductances of the input side inductor and the output side inductor are set to the same value, and the input side inductor and the output side inductor a zero current detection unit that detects the end of flowing regenerative current and outputs a zero current detection signal; , an output control unit for controlling off the synchronous rectification element, wherein the input side inductor or the output side inductor is used as a detection inductor, the zero current detection unit is provided in parallel with the detection inductor, The zero-current indirect detection unit detects the end of the regenerative current flowing through the detection inductor by indirectly detecting the voltage generated across the DC resistance component of the detection inductor.

本発明によれば、入力側インダクタLaと出力側インダクタLbのインダクタンスが同じ値に設定されているため、回生期間の終了タイミングを簡易な構成によって検出することができるという効果を奏する。 According to the present invention, since the inductances of the input side inductor La and the output side inductor Lb are set to the same value, the end timing of the regeneration period can be detected with a simple configuration.

本発明に係るDC-DCコンバータの第1の実施の形態の構成を示す図である。1 is a diagram showing the configuration of a first embodiment of a DC-DC converter according to the present invention; FIG. 図1に示すPWM信号生成部の動作波形図である。2 is an operation waveform diagram of the PWM signal generator shown in FIG. 1; FIG. 図1に示すDC-DCコンバータの動作波形図である。2 is an operation waveform diagram of the DC-DC converter shown in FIG. 1; FIG. 本発明に係るDC-DCコンバータの第2の実施の形態の構成を示す図である。FIG. 2 is a diagram showing the configuration of a second embodiment of a DC-DC converter according to the present invention; 図4に示すゼロ電流間接検出部の構成を示す図である。5 is a diagram showing a configuration of a zero-current indirect detection unit shown in FIG. 4; FIG. 図4に示すDC-DCコンバータの動作波形図である。FIG. 5 is an operation waveform diagram of the DC-DC converter shown in FIG. 4; 本発明に係るDC-DCコンバータの第3の実施の形態の構成を示す図である。FIG. 5 is a diagram showing the configuration of a DC-DC converter according to a third embodiment of the present invention; 図7に示す出力負荷電流とゼロ電流検出期間との関係を説明すね動作波形図である。FIG. 8 is an operation waveform diagram for explaining the relationship between the output load current and the zero current detection period shown in FIG. 7; 図7に示すDC-DCコンバータの動作波形図である。8 is an operation waveform diagram of the DC-DC converter shown in FIG. 7; FIG. 従来のDC-DCコンバータの構成を示す図である。1 is a diagram showing a configuration of a conventional DC-DC converter; FIG.

以下に、本発明の好適な実施の形態を添付図面に基づいて説明する。なお、以下に説明する本実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。 Preferred embodiments of the present invention will be described below with reference to the accompanying drawings. It should be noted that the present embodiment described below does not unduly limit the content of the present invention described in the claims, and all of the configurations described in the present embodiment are essential as means for solving the present invention. not necessarily.

(第1の実施の形態)
第1の実施の形態のDC-DCコンバータ10は、図1を参照すると、入力側インダクタLaと、インダクタンスが入力側インダクタLaと同じ値に設定された出力側インダクタLbと、カップリングコンデンサCcと、NチャンネルMOSFETで構成されたスイッチング素子Q1と、PチャネルMOSFETで構成された同期整流素子Q2と、スイッチング素子Q1のドライバD1と、同期整流素子Q2のドライバD2と、出力コンデンサCoと、出力負荷Roと、電流センサA1と、ADコンバータ11と、減算器12と、フィルタ演算部13と、PWM信号生成部14と、ゼロ電流検出部15と、PWM出力制御部16とを備えている。
(First embodiment)
Referring to FIG. 1, the DC-DC converter 10 of the first embodiment includes an input side inductor La, an output side inductor Lb whose inductance is set to the same value as the input side inductor La, and a coupling capacitor Cc. , a switching element Q1 composed of an N-channel MOSFET, a synchronous rectification element Q2 composed of a P-channel MOSFET, a driver D1 of the switching element Q1, a driver D2 of the synchronous rectification element Q2, an output capacitor Co, and an output load Ro, a current sensor A1, an AD converter 11, a subtractor 12, a filter calculator 13, a PWM signal generator 14, a zero current detector 15, and a PWM output controller 16.

なお、一般的にインダクタのインダクタンスは、±20%程度の誤差が許容されている。従って、入力側インダクタLaのインダクタンスと出力側インダクタLbとインダクタンスとは、完全に同じ値であることが好ましいが、実際には所定の誤差を含む。インダクタンスの誤差を小さくするためには、入力側インダクタLaと出力側インダクタLbとが一つのコア材で構成された素子を用いると良い。また、同じ製造ロットの入力側インダクタLa及び出力側インダクタLbを採用しても誤差を小さくすることができる。 In general, an error of about ±20% is allowed for the inductance of the inductor. Therefore, although it is preferable that the inductance of the input side inductor La and the inductance of the output side inductor Lb are completely the same value, they actually include a predetermined error. In order to reduce the inductance error, it is preferable to use an element in which the input side inductor La and the output side inductor Lb are made of a single core material. Also, even if the input side inductor La and the output side inductor Lb of the same production lot are used, the error can be reduced.

入力側インダクタLaと、カップリングコンデンサCcと、出力側インダクタLbとは、入力直流電源Viと接地(グラウンド)との間に直列に接続されている。すなわち、入力側インダクタLaは、入力直流電源ViとカップリングコンデンサCcの第1端子間に、
出力側インダクタLbは、カップリングコンデンサCcの第2端子と接地間にそれぞれ接続されている。
Input side inductor La, coupling capacitor Cc, and output side inductor Lb are connected in series between input DC power source Vi and ground. That is, the input side inductor La is connected between the input DC power source Vi and the first terminal of the coupling capacitor Cc.
The output-side inductor Lb is connected between the second terminal of the coupling capacitor Cc and the ground.

そして、スイッチング素子Q1は、入力側インダクタLaとカップリングコンデンサCcとの接続部と接地との間に、同期整流素子Q2は、カップリングコンデンサCcと出力側インダクタLbとの接続部と出力端子Voとの間にそれぞれ接続され、DC-DCコンバータ10は、同期整流型SEPIC回路で構成されている。 The switching element Q1 is connected between the connection between the input inductor La and the coupling capacitor Cc and the ground, and the synchronous rectification element Q2 is connected between the connection between the coupling capacitor Cc and the output inductor Lb and the output terminal Vo. , and the DC-DC converter 10 is composed of a synchronous rectification SEPIC circuit.

スイッチング素子Q1がオンの期間に入力側インダクタLaと出力側インダクタLbとにエネルギーを励磁して、スイッチング素子Q1がオフ、且つ、同期整流素子Q2がオンの期間に、励磁されたエネルギーを出力コンデンサCoと出力負荷Roに対して供給することで出力電圧Voを発生する。 Energy is excited to the input side inductor La and the output side inductor Lb while the switching element Q1 is on, and the excited energy is transferred to the output capacitor while the switching element Q1 is off and the synchronous rectification element Q2 is on. An output voltage Vo is generated by supplying Co and an output load Ro.

ADコンバータ11は、出力電圧Voを検出し、所定のビット数のデジタル値に変換し、デジタル変換値を減算器12に出力する。減算器12は、出力目標値とデジタル変換値の差分値を発生し、フィルタ演算部13に出力する。フィルタ演算部13は、差分値を基に、PIやPID演算を行い、演算値をPWM信号生成部14へ出力する。 The AD converter 11 detects the output voltage Vo, converts it into a digital value with a predetermined number of bits, and outputs the digital conversion value to the subtractor 12 . The subtractor 12 generates a difference value between the output target value and the digital conversion value and outputs it to the filter calculation section 13 . The filter calculator 13 performs PI and PID calculations based on the difference value and outputs the calculated values to the PWM signal generator 14 .

PWM信号生成部14は、デジタル回路で構成され、図2を参照すると、PWMカウント値と演算値を比較することによって、演算値に応じたDUTYを持つ第1PWM信号と、第1PWM信号を反転した相補波形である第2PWM信号とを生成する。 The PWM signal generator 14 is composed of a digital circuit. Referring to FIG. 2, by comparing the PWM count value and the calculated value, the first PWM signal having the DUTY corresponding to the calculated value and the first PWM signal are inverted. A second PWM signal having a complementary waveform is generated.

PWMカウント値はPWMカウント最大値で制限されており、PWM信号生成部14は、カウント値が最大値に達するとPWMカウンタをクリアする。これを繰り返すことによって、所定の周波数を持つ第1PWM信号と第2PWM信号とを生成し出力する。 The PWM count value is limited by the PWM count maximum value, and the PWM signal generator 14 clears the PWM counter when the count value reaches the maximum value. By repeating this, a first PWM signal and a second PWM signal having a predetermined frequency are generated and output.

第1PWM信号はスイッチング素子Q1をオンオフ制御するための信号であり、PWMカウント値が演算値に到達すると、HIGHからLOWに切り替わり、カウント値が最大値に到達すると、デッドタイムTdを挟んでLOWからHIGHに切り替わる。第2PWM信号は同期整流素子Q2をオンオフ制御するための信号であり、カウント値が最大値に到達すると、HIGHからLOWに切り替わり、PWMカウント値が演算値に到達すると、デッドタイムTdを挟んでLOWからHIGHに切り替わる。 The first PWM signal is a signal for on/off controlling the switching element Q1. When the PWM count value reaches the calculated value, it switches from HIGH to LOW. It switches to HIGH. The second PWM signal is a signal for on/off controlling the synchronous rectification element Q2. When the count value reaches the maximum value, the second PWM signal switches from HIGH to LOW. to HIGH.

電流センサA1は、電流検出抵抗やホール素子で構成され、接地と出力側インダクタLbとの間に流れる電流をインダクタ電流ILbとして直接検出してゼロ電流検出部15に出力する。 The current sensor A1 is composed of a current detection resistor and a Hall element, directly detects the current flowing between the ground and the output side inductor Lb as an inductor current I Lb, and outputs the inductor current ILb to the zero current detection unit 15 .

図3を参照すると、時刻t1で第1PWM信号がLOWからHIGHに切り替わると、ドライバD1を介して、スイッチング素子Q1はオフからオンに切り変わる。この際に、スイッチング素子Q1のドレインとソース間には、インダクタ電流ILaと、カップリングコンデンサCcを介してインダクタ電流ILbの合成電流が流れ、入力側インダクタLaと出力側インダクタLbとを励磁する。なお、図3では、簡略化のためデッドタイムTdは省略されている。 Referring to FIG. 3, when the first PWM signal switches from LOW to HIGH at time t1, the switching element Q1 switches from off to on via the driver D1. At this time, a combined current of the inductor current ILa and the inductor current ILb flows between the drain and source of the switching element Q1 via the coupling capacitor Cc to excite the input side inductor La and the output side inductor Lb. do. Note that the dead time Td is omitted in FIG. 3 for simplification.

時刻t2のタイミングで、第1PWM信号がHIGHからLOWに切り替わると、ドライバD1を介して、スイッチング素子Q1がオンからオフに切り替わる。一方で、第2PWM信号がLOWからHIGHに切り替わると、PWM出力制御部16とドライバD2を介して、同期整流素子Q2がオフからオンに切り替わる。これによって、入力側インダクタLaと出力側インダクタLbに励磁されたエネルギーを出力コンデンサCoと出力負荷Roに供給する。 When the first PWM signal switches from HIGH to LOW at time t2, the switching element Q1 switches from ON to OFF via the driver D1. On the other hand, when the second PWM signal switches from LOW to HIGH, the synchronous rectifier Q2 switches from off to on via the PWM output control section 16 and the driver D2. As a result, the energy excited by the input side inductor La and the output side inductor Lb is supplied to the output capacitor Co and the output load Ro.

ここで、第1の実施の形態では、入力側インダクタLaと出力側インダクタLbとは、インダクタンスが同じ値に設定されている。これにより、インダクタ電流ILbがゼロになる時刻t3のタイミングで、インダクタ電流ILaもゼロになり、入力側インダクタLaと出力側インダクタLbの回生がほぼ同時に完了する。すなわち、インダクタ電流ILbがゼロになるタイミングは、入力側インダクタLa及び出力側インダクタLbの回生期間の終了タイミングと一致する。 Here, in the first embodiment, the input side inductor La and the output side inductor Lb are set to have the same inductance value. As a result, at time t3 when the inductor current ILb becomes zero, the inductor current ILa also becomes zero, and the regeneration of the input side inductor La and the output side inductor Lb is completed almost at the same time. That is, the timing at which the inductor current ILb becomes zero coincides with the end timing of the regeneration period of the input side inductor La and the output side inductor Lb.

ゼロ電流検出部15は、電流センサA1によって検出されるインダクタ電流ILbがゼロになるタイミングを通知するゼロ電流検出信号をPWM出力制御部16に出力する。第1の実施の形態において、ゼロ電流検出部15は、インダクタ電流ILbがゼロになるタイミングでHIGHからLOWに切り替わるゼロ電流検出信号をPWM出力制御部16に出力する。 The zero current detector 15 outputs to the PWM output controller 16 a zero current detection signal that notifies the timing at which the inductor current ILb detected by the current sensor A1 becomes zero. In the first embodiment, the zero current detector 15 outputs to the PWM output controller 16 a zero current detection signal that switches from HIGH to LOW at the timing when the inductor current ILb becomes zero.

PWM出力制御部16は、ゼロ電流検出信号に基づいて、インダクタ電流ILbがゼロになるタイミングで、ドライバD2を介して同期整流素子Q2をオフ制御する第2PWM制御信号を出力する。第1の実施の形態において、PWM出力制御部16は、第2PWM信号とゼロ電圧検出信号のANDを取った第2PWM制御信号を出力する。これにより、ゼロ電流検出信号がHIGHからLOWに切り替わると、第2PWM制御信号はHIGHからLOWに切り替わり、同期整流素子Q2が強制的にオフされる。 Based on the zero current detection signal, the PWM output control unit 16 outputs a second PWM control signal for turning off the synchronous rectifier element Q2 through the driver D2 at the timing when the inductor current ILb becomes zero. In the first embodiment, the PWM output control section 16 outputs the second PWM control signal obtained by ANDing the second PWM signal and the zero voltage detection signal. Accordingly, when the zero current detection signal switches from HIGH to LOW, the second PWM control signal switches from HIGH to LOW, and the synchronous rectifier Q2 is forcibly turned off.

時刻t4以降、時刻t1~t3の動作を繰り返すことで、1か所の電流変化によって、入力側インダクタLa及び出力側インダクタLbの回生期間の終了タイミングを検出できるために、簡易な構成で高効率な電源を構成することができる。 After time t4, by repeating the operation from time t1 to time t3, it is possible to detect the end timing of the regeneration period of the input side inductor La and the output side inductor Lb from the current change at one point. power supply can be configured.

なお、第1の実施の形態では、インダクタ電流ILbの変化を正確に検出するため、電流センサA1を接地と出力側インダクタLbとの間に設け、グランド基準でインダクタ電流ILbを直接検出するように構成した。これに対して、グランド基準での検出に拘泥しない場合、電流センサA1の替わりに図1に一点鎖線で示す電流センサB1~B5のいずれか1個を設け、電流センサB1~B5によって検出された電流がゼロになるタイミングを回生期間の終了タイミングとして検出しても良い。 In the first embodiment, in order to accurately detect changes in the inductor current ILb , the current sensor A1 is provided between the ground and the output side inductor Lb to directly detect the inductor current ILb with reference to the ground. configured as On the other hand, when not adhering to ground-based detection, any one of the current sensors B1 to B5 indicated by the dashed line in FIG. 1 is provided instead of the current sensor A1, and the The timing at which the current becomes zero may be detected as the end timing of the regeneration period.

(第2の実施の形態)
第2の実施の形態のDC-DCコンバータ20は、図4を参照すると、DC-DCコンバータ10の電流センサA1、PWM信号生成部14及びゼロ電流検出部15に代えて、PWM信号生成部14a及びゼロ電流間接検出部21が設けられている。なお、図4において、出力側インダクタLbに直列に接続された抵抗Rdcrは、出力側インダクタLbの直流抵抗成分であり、出力側インダクタLbは、等価的には抵抗Rdcrが追加されたLR回路とみなすことができる。
(Second embodiment)
Referring to FIG. 4, the DC-DC converter 20 of the second embodiment replaces the current sensor A1, the PWM signal generator 14 and the zero current detector 15 of the DC-DC converter 10 with the PWM signal generator 14a. and a zero-current indirect detector 21 are provided. In FIG. 4, the resistor Rdcr connected in series with the output side inductor Lb is the DC resistance component of the output side inductor Lb, and the output side inductor Lb is equivalently an LR circuit to which the resistor Rdcr is added. can be regarded as

ゼロ電流間接検出部21は、図5を参照すると、抵抗R1と、センスコンデンサC1と、コンパレータComp1と、SRフリップフロップFF1とで構成されている。抵抗R1とセンスコンデンサC1とは、直列に接続されてRC回路を構成し、出力側インダクタLbと並列に接続されている。出力側インダクタLbと同期整流素子Q2との接続点に抵抗R1の一方端が接続され、抵抗R1の他方端とセンスコンデンサC1の一方端とが接続され、センスコンデンサC1の他方端が接地と接続されている。 Referring to FIG. 5, the zero current indirect detection unit 21 is composed of a resistor R1, a sense capacitor C1, a comparator Comp1, and an SR flip-flop FF1. The resistor R1 and the sense capacitor C1 are connected in series to form an RC circuit, and are connected in parallel with the output side inductor Lb. One end of the resistor R1 is connected to the connection point between the output inductor Lb and the synchronous rectifier Q2, the other end of the resistor R1 is connected to one end of the sense capacitor C1, and the other end of the sense capacitor C1 is grounded. It is

ここで、抵抗R1の抵抗値Rと、センスコンデンサC1の容量Cとは、出力側インダクタLbのインダクタンスをL、出力側インダクタLbの直流抵抗成分の抵抗値をRdcrとすると、
C×R=L÷Rdcr
の関係を満たすように設定されている。
Here, the resistance value R of the resistor R1 and the capacitance C of the sense capacitor C1 are as follows, where L is the inductance of the output side inductor Lb, and Rdcr is the resistance value of the DC resistance component of the output side inductor Lb.
C×R=L÷Rdcr
is set to satisfy the relationship of

これにより、出力側インダクタLbの直流抵抗成分である抵抗Rdcrの両端に発生する信号に相似した信号が、センスコンデンサC1の両端電圧VCに発生する。出力側インダクタLbの直流抵抗成分である抵抗Rdcrの両端に発生する電圧を検出することができれば、出力側インダクタLbの回生終了タイミングを容易に検出することができるが、実際には直接検出することはできない。そこで、抵抗Rdcrの両端に発生する電圧と相似するセンスコンデンサC1の両端電圧VCをコンパレータComp1で検出することによって、出力側インダクタLbの回生完了タイミングを間接的に検出する。 As a result, a signal similar to the signal generated across the resistor Rdcr, which is the DC resistance component of the output inductor Lb, is generated in the voltage VC across the sense capacitor C1. If the voltage generated across the resistor Rdcr, which is the DC resistance component of the output side inductor Lb, can be detected, the regeneration end timing of the output side inductor Lb can be easily detected. can't. Therefore, the regeneration completion timing of the output side inductor Lb is indirectly detected by detecting the voltage VC across the sense capacitor C1, which is similar to the voltage generated across the resistor Rdcr, by the comparator Comp1.

コンパレータComp1は、非反転入力端子が抵抗R1とセンスコンデンサC1との接続点に、反転入力端子が接地に、出力端子がSRフリップフロップFF1のセット端子にそれぞれ接続されている。 The comparator Comp1 has a non-inverting input terminal connected to the connection point between the resistor R1 and the sense capacitor C1, an inverting input terminal connected to the ground, and an output terminal connected to the set terminal of the SR flip-flop FF1.

SRフリップフロップFF1のリセット端子には、PWM信号生成部14aが入力され、SRフリップフロップFF1の反転出力端子からの出力がPWM出力制御部16に供給されるゼロ電流検出信号となる。 The PWM signal generator 14a is input to the reset terminal of the SR flip-flop FF1, and the output from the inverted output terminal of the SR flip-flop FF1 becomes the zero current detection signal supplied to the PWM output controller 16.

図6を参照すると、時刻t1で第1PWM信号がLOWからHIGHに切り替わると、ドライバD1を介して、スイッチング素子Q1はオフからオンに切り変わる。この際に、スイッチング素子Q1のドレインとソース間には、インダクタ電流ILaと、カップリングコンデンサCcを介してインダクタ電流ILbの合成電流が流れ、入力側インダクタLaと出力側インダクタLbとを励磁する。この際に、出力側インダクタLbの電圧VLには、-Viが発生し、これによってゼロ電流間接検出部21内のセンスコンデンサC1の両端電圧VCを負電圧側に充電する。なお、図3では、簡略化のためデッドタイムTdは省略されている。 Referring to FIG. 6, when the first PWM signal switches from LOW to HIGH at time t1, the switching element Q1 switches from OFF to ON via the driver D1. At this time, a combined current of the inductor current ILa and the inductor current ILb flows between the drain and source of the switching element Q1 via the coupling capacitor Cc to excite the input side inductor La and the output side inductor Lb. do. At this time, -Vi is generated in the voltage VL of the output side inductor Lb, thereby charging the voltage VC across the sense capacitor C1 in the zero current indirect detection section 21 to the negative voltage side. Note that the dead time Td is omitted in FIG. 3 for simplification.

時刻t2のタイミングで、第1PWM信号がHIGHからLOWに切り替わると、ドライバD1を介して、スイッチング素子Q1がオンからオフに切り替わる。一方で、第2PWM信号がLOWからHIGHに切り替わると、PWM出力制御部16とドライバD2を介して、同期整流素子Q2がオフからオンに切り替わる。これによって、入力側インダクタLaと出力側インダクタLbに励磁されたエネルギーを出力コンデンサCoと出力負荷Roに供給する。この際に、出力側インダクタLbの電圧VLには、Voが発生し、これによってゼロ電流間接検出部21内のセンスコンデンサC1の両端電圧VCは放電される。 When the first PWM signal switches from HIGH to LOW at time t2, the switching element Q1 switches from ON to OFF via the driver D1. On the other hand, when the second PWM signal switches from LOW to HIGH, the synchronous rectifier Q2 switches from off to on via the PWM output control section 16 and driver D2. As a result, the energy excited by the input side inductor La and the output side inductor Lb is supplied to the output capacitor Co and the output load Ro. At this time, Vo is generated in the voltage VL of the output side inductor Lb, whereby the voltage VC across the sense capacitor C1 in the zero current indirect detection section 21 is discharged.

ここで、第2の実施の形態でも、入力側インダクタLaと出力側インダクタLbとは、インダクタンスが同じ値に設定されている。これにより、インダクタ電流ILbがゼロになる時刻t3のタイミングで、インダクタ電流ILaもゼロになり、入力側インダクタLaと出力側インダクタLbの回生がほぼ同時に完了して、センスコンデンサC1の両端電圧VCがゼロボルトに達する。すなわち、インダクタ電流ILbがゼロになるタイミングは、入力側インダクタLa及び出力側インダクタLbの回生期間の終了タイミングと一致する。 Here, also in the second embodiment, the inductances of the input side inductor La and the output side inductor Lb are set to the same value. As a result, at time t3 when the inductor current I Lb becomes zero, the inductor current I La also becomes zero, the regeneration of the input inductor La and the output inductor Lb is completed almost at the same time, and the voltage across the sense capacitor C1 is VC reaches zero volts. That is, the timing at which the inductor current ILb becomes zero coincides with the end timing of the regeneration period of the input side inductor La and the output side inductor Lb.

センスコンデンサC1の両端電圧VCがゼロボルトに達すると、コンパレータComp1の出力がLOWからHIGHに切り替わり、SRフリップフロップFF1はセット状態となる。このために、ゼロ電流検出信号はHIGHからLOWに切り替わる。 When the voltage VC across the sense capacitor C1 reaches zero volts, the output of the comparator Comp1 switches from LOW to HIGH, and the SR flip-flop FF1 is set. For this reason, the zero current detection signal switches from HIGH to LOW.

PWM出力制御部16は、ゼロ電流検出信号に基づいて、インダクタ電流ILbがゼロになるタイミングで、ドライバD2を介して同期整流素子Q2をオフ制御する第2PWM制御信号を出力する。第2の実施の形態において、PWM出力制御部16は、第2PWM信号とゼロ電圧検出信号のANDを取った第2PWM制御信号を出力する。これにより、ゼロ電流検出信号がHIGHからLOWに切り替わると、第2PWM制御信号はHIGHからLOWに切り替わり、同期整流素子Q2が強制的にオフされる。 Based on the zero current detection signal, the PWM output control unit 16 outputs a second PWM control signal for turning off the synchronous rectifier element Q2 through the driver D2 at the timing when the inductor current ILb becomes zero. In the second embodiment, the PWM output controller 16 outputs a second PWM control signal obtained by ANDing the second PWM signal and the zero voltage detection signal. Accordingly, when the zero current detection signal switches from HIGH to LOW, the second PWM control signal switches from HIGH to LOW, and the synchronous rectifier Q2 is forcibly turned off.

PWM信号生成部14aは、第1の実施の形態の機能に加え、カウント値が最大値に達すると、リセット信号をゼロ電流間接検出部21に出力する。時刻t4の第2PWM信号がHIGHからLOWに切り替わるタイミングで、リセット信号をゼロ電流間接検出部21に出力されると、SRフリップフロップFF1はリセットされ、ゼロ電流検出信号はLOWからHIGHに切り替わる。 In addition to the functions of the first embodiment, the PWM signal generator 14a outputs a reset signal to the zero current indirect detector 21 when the count value reaches the maximum value. When the reset signal is output to the zero-current indirect detection unit 21 at time t4 when the second PWM signal switches from HIGH to LOW, the SR flip-flop FF1 is reset and the zero-current detection signal switches from LOW to HIGH.

時刻t1~t4の動作を繰り返すことで、電流検出抵抗を使うことなく検出した1か所の電流変化によって、入力側インダクタLa及び出力側インダクタLbの回生期間の終了タイミングを検出できるために、より簡易な構成で高効率な電源を構成することができる。 By repeating the operation from time t1 to t4, it is possible to detect the end timing of the regeneration period of the input side inductor La and the output side inductor Lb from the current change detected at one point without using the current detection resistor. A highly efficient power supply can be configured with a simple configuration.

なお、第2の実施の形態では、ゼロ電流間接検出部21によって出力側インダクタLbのインダクタ電流ILbがゼロになるタイミングを検出したが、ゼロ電流間接検出部21を入力側インダクタLaと並列に接続し、入力側インダクタLaのインダクタ電流ILaがゼロになるタイミングを検出しても一定の効果を得ることができる。 In the second embodiment, the zero current indirect detection unit 21 detects the timing when the inductor current I Lb of the output side inductor Lb becomes zero. A certain effect can also be obtained by detecting the timing at which the inductor current ILa of the input side inductor La becomes zero.

(第3の実施の形態)
第3の実施の形態のDC-DCコンバータ30は、図7を参照すると、DC-DCコンバータ20の構成に加えて、ゼロ電流期間計測部31が設けられている。
(Third Embodiment)
Referring to FIG. 7, the DC-DC converter 30 of the third embodiment is provided with a zero current period measuring section 31 in addition to the configuration of the DC-DC converter 20 .

ゼロ電流期間計測部31は、出力側インダクタLbの回生が完了してから、次の周期が始まるまでの期間、すなわちゼロ電流検出信号によって同期整流素子Q2がオフされる期間をゼロ電流期間Tzとして計測し、ゼロ電流期間Tzに応じてPWM信号生成部14のカウンタ最大値の制御を行う。ゼロ電流期間計測部31は、ゼロ電流期間Tzが短くなるほど、カウンタ最大値を小さい値に設定し、ゼロ電流期間Tzが長くなるほど、カウンタ最大値を大きな値に設定する。 The zero-current period measuring unit 31 defines the period from the completion of regeneration of the output-side inductor Lb to the start of the next cycle, that is, the period in which the synchronous rectifier Q2 is turned off by the zero-current detection signal as the zero-current period Tz. The counter maximum value of the PWM signal generator 14 is controlled according to the zero current period Tz. The zero-current period measuring unit 31 sets the counter maximum value to a smaller value as the zero-current period Tz becomes shorter, and sets the counter maximum value to a larger value as the zero-current period Tz becomes longer.

図8を参照すると、第1PWM信号及び第2PWM信号のスイッチング周期TsがTs0で一定である場合、出力負荷Roの出力負荷電流Ioの値が小さくなると、スイッチング素子Q1のオンDUTYが小さくなる。従って、ゼロ電流期間Tzは、出力負荷Roの出力負荷電流Ioの値が小さくなるほど、図8に示すTz0からTz1のように長くなる。 Referring to FIG. 8, when the switching period Ts of the first PWM signal and the second PWM signal is constant at Ts0, when the value of the output load current Io of the output load Ro decreases, the ON DUTY of the switching element Q1 decreases. Therefore, the zero current period Tz becomes longer from Tz0 to Tz1 shown in FIG. 8 as the value of the output load current Io of the output load Ro becomes smaller.

そこで、ゼロ電流期間計測部31は、図9に示すように、ゼロ電流期間Tzが長くなるほど、カウンタ最大値を大きな値に設定することで、スイッチング周期Tsを延ばす。なお、PWM信号生成部14のカウンタ最大値が変化すると、出力電圧Voを一定に保つように、ADコンバータ11、減算器12、フィルタ演算部13を介してスイッチング素子Q1のオンDUTYが広がる方向にフィードバック制御されるため、ゼロ電流期間Tz2及びスイッチング周期Ts1は一定値に収束する。 Therefore, as shown in FIG. 9, the zero-current period measuring unit 31 extends the switching period Ts by setting the counter maximum value to a larger value as the zero-current period Tz becomes longer. When the maximum counter value of the PWM signal generator 14 changes, the ON DUTY of the switching element Q1 spreads through the AD converter 11, the subtractor 12, and the filter calculator 13 so as to keep the output voltage Vo constant. Since feedback control is performed, the zero current period Tz2 and the switching period Ts1 converge to constant values.

これによって、軽負荷になるほど、スイッチング周波数を低下することでスイッチング損失を低減し、第2実施の形態よりも軽負荷効率を改善することができる。 As a result, the lighter the load, the lower the switching frequency, thereby reducing the switching loss and improving the light-load efficiency more than in the second embodiment.

また、PWM信号生成部14のカウンタ最大値に上限を設けることで、スイッチング周波数が可聴周波数(20kHz以下)に低下するのを防止すると好適である。これにより、出力コンデンサCoの音鳴りを防止することができる。 Further, it is preferable to prevent the switching frequency from dropping to an audible frequency (20 kHz or less) by setting an upper limit to the maximum counter value of the PWM signal generation unit 14 . As a result, it is possible to prevent the output capacitor Co from generating noise.

以上説明したように、本実施の形態は、入力直流電源ViとカップリングコンデンサCcの第1端子との間に接続された入力側インダクタLaと、カップリングコンデンサCcの第2端子と接地との間に接続された出力側インダクタLbと、カップリングコンデンサCcの第1端子と接地との間に接続されたスイッチング素子Q1と、カップリングコンデンサCcの第2端子と出力端子Voとの間に接続された同期整流素子Q2と、を備えた同期整流型SEPIC回路で構成されたDC-DCコンバータ10であって、入力側インダクタLaと出力側インダクタLbのインダクタンスが同じ値に設定され、入力側インダクタLa及び出力側インダクタLbに流れる回生電流の終了を検出してゼロ電流検出信号を出力するゼロ電流検出部15と、ゼロ電流検出信号に応じて、回生電流の終了を検出した時点から次のスイッチング周期Tsが開始されるまで、同期整流素子Q2をオフ制御するPWM出力制御部16とを備える。
この構成により、入力側インダクタLaと出力側インダクタLbのインダクタンスが同じ値に設定されているため、回生期間の終了タイミングを簡易な構成によって検出することができる。すなわち、1か所の電流変化によって回生期間の終了タイミングを検出できるため、電流検出に必要な素子を削減でき、損失を大幅に改善させることができる。
As described above, in the present embodiment, the input side inductor La connected between the input DC power supply Vi and the first terminal of the coupling capacitor Cc, the second terminal of the coupling capacitor Cc and the ground are connected. A switching element Q1 connected between the first terminal of the coupling capacitor Cc and the ground, and a second terminal of the coupling capacitor Cc and the output terminal Vo. A DC-DC converter 10 configured by a synchronous rectification SEPIC circuit including a synchronous rectification element Q2 and a synchronous rectification element Q2, wherein the inductances of the input side inductor La and the output side inductor Lb are set to the same value, and the input side inductor A zero current detection unit 15 that detects the end of the regenerative current flowing through La and the output side inductor Lb and outputs a zero current detection signal; and a PWM output control section 16 for controlling the synchronous rectifier Q2 to be off until the cycle Ts is started.
With this configuration, the inductances of the input side inductor La and the output side inductor Lb are set to the same value, so the end timing of the regeneration period can be detected with a simple configuration. That is, since the end timing of the regeneration period can be detected from the current change at one point, the elements required for current detection can be reduced, and the loss can be greatly reduced.

さらに、本実施の形態は、入力側インダクタLaとカップリングコンデンサCcの第1端子との間、出力側インダクタLbと接地との間、カップリングコンデンサCcの第2端子と同期整流素子Q2との間、もしくは同期整流素子Q2と出力端子Voとの間のいずれか一カ所で直接電流を検出する電流検出回路として電流センサA1、B1~B5のいずれかを具備し、ゼロ電流検出部15は、電流センサA1、B1~B5のいずれかの検出結果のみを用いて入力側インダクタLa及び出力側インダクタLbに流れる回生電流の終了を検出する。 Further, in the present embodiment, between the input side inductor La and the first terminal of the coupling capacitor Cc, between the output side inductor Lb and the ground, and between the second terminal of the coupling capacitor Cc and the synchronous rectification element Q2. or between the synchronous rectifier Q2 and the output terminal Vo. The end of the regenerative current flowing through the input side inductor La and the output side inductor Lb is detected using only the detection result of one of the current sensors A1, B1 to B5.

さらに、本実施の形態は、DC-DCコンバータ20であって、検出用インダクタである出力側インダクタLb(もしくは入力側インダクタLa)と並列に設けられ、出力側インダクタLbの直流抵抗成分の両端に発生する電圧を間接的に検出することで、出力側インダクタLbに流れる回生電流の終了を検出するゼロ電流間接検出部21を備える。
この構成により、出力側インダクタLbに発生する交流電圧の振幅とDUTY比から、出力側インダクタLbの回生終了タイミングを間接的に検出するために損失が発生せず、よりも高効率を実現できる。
Further, in the present embodiment, the DC-DC converter 20 is provided in parallel with the output side inductor Lb (or the input side inductor La) as a detection inductor, and the DC resistance component of the output side inductor Lb A zero-current indirect detection unit 21 is provided to detect the end of the regenerative current flowing through the output-side inductor Lb by indirectly detecting the generated voltage.
With this configuration, the regeneration end timing of the output-side inductor Lb is indirectly detected from the amplitude and DUTY ratio of the AC voltage generated in the output-side inductor Lb, so no loss occurs and higher efficiency can be achieved.

さらに、本実施の形態において、ゼロ電流間接検出部21は、出力側インダクタLbと並列に接続された抵抗R1とセンスコンデンサC1とからなるRC回路を備え、抵抗R1の抵抗値RとセンスコンデンサC1の容量Cとを乗算した値が、出力側インダクタLbのインダクタンスLを出力側インダクタLbの直流抵抗成分の抵抗値Rdcrで除算した値と等しくなるように設定され、センスコンデンサC1の両端電圧によって、出力側インダクタLbに流れる回生電流の終了を検出する。
この構成により、出力側インダクタLbの直流抵抗成分である抵抗Rdcrの両端に発生する信号に相似した信号を、センスコンデンサC1の両端電圧VCに発生させることができる。
Further, in the present embodiment, the zero-current indirect detection unit 21 includes an RC circuit including a resistor R1 and a sense capacitor C1 connected in parallel with the output inductor Lb. is set to be equal to the value obtained by dividing the inductance L of the output side inductor Lb by the resistance value Rdcr of the DC resistance component of the output side inductor Lb. The end of the regenerative current flowing through the output side inductor Lb is detected.
With this configuration, a signal similar to the signal generated across the resistor Rdcr, which is the DC resistance component of the output inductor Lb, can be generated in the voltage VC across the sense capacitor C1.

さらに、本実施の形態は、DC-DCコンバータ30であって、PWM出力制御部16が同期整流素子Q2をオフ制御するゼロ電流期間Tzを計測し、ゼロ電流期間Tzが長くなるほど、スイッチング素子Q1及び同期整流素子Q2のスイッチング周波数を低下させるゼロ電流期間計測部31を備える。
この構成により、出力側インダクタLbに発生する交流電圧の振幅とDUTY比から、出力側インダクタLbの回生終了タイミングを間接的に検出し、回生終了から次の周期の開始までの期間を計測する。この期間に応じてスイッチング周波数を制御し、軽負荷になるほどスイッチング周波数を低く制御することで、軽負荷の効率を改善できる。
Further, in the present embodiment, the DC-DC converter 30 measures the zero current period Tz during which the PWM output control unit 16 turns off the synchronous rectifier element Q2. and a zero-current period measuring unit 31 that lowers the switching frequency of the synchronous rectifier Q2.
With this configuration, the regeneration end timing of the output side inductor Lb is indirectly detected from the amplitude and DUTY ratio of the AC voltage generated in the output side inductor Lb, and the period from the end of regeneration to the start of the next cycle is measured. By controlling the switching frequency according to this period and controlling the switching frequency to be lower as the load becomes lighter, the light load efficiency can be improved.

なお、上記のように本発明の各実施形態及び各実施例について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは、当業者には、容易に理解できるであろう。従って、このような変形例は、全て本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、給電装置及び送電コイルの構成、動作も本発明の各実施形態及び各実施例で説明したものに限定されず、種々の変形実施が可能である。 Although the embodiments and examples of the present invention have been described in detail as described above, it should be understood by those skilled in the art that many modifications are possible without substantially departing from the novel matters and effects of the present invention. , will be easily understood. Accordingly, all such modifications are intended to be included within the scope of the present invention. For example, a term described at least once in the specification or drawings together with a different, broader or synonymous term can be replaced with the different term anywhere in the specification or drawings. Further, the configurations and operations of the power supply device and the power transmission coil are not limited to those described in the embodiments and examples of the present invention, and various modifications are possible.

10、20、30 DC-DCコンバータ
11 ADコンバータ
12 減算器
13 フィルタ演算部
14、14a PWM信号生成部
15 ゼロ電流検出部
16 PWM出力制御部
21 ゼロ電流間接検出部
31 ゼロ電流期間計測部
A1、B1~B5 電流センサ
C1 センスコンデンサ
Cc カップリングコンデンサ
Co 出力コンデンサ
Comp1 コンパレータ
D1、D2 ドライバ
FF1 SRフリップフロップ
La 入力側インダクタ
Lb 出力側インダクタ
Q1 スイッチング素子
Q2 同期整流素子
R1 抵抗
Ro 出力負荷
Vi 入力直流電源
10, 20, 30 DC-DC converter 11 AD converter 12 subtractor 13 filter operation unit 14, 14a PWM signal generation unit 15 zero current detection unit 16 PWM output control unit 21 zero current indirect detection unit 31 zero current period measurement unit A1, B1 to B5 Current sensor C1 Sense capacitor Cc Coupling capacitor Co Output capacitor Comp1 Comparator D1, D2 Driver FF1 SR flip-flop La Input side inductor Lb Output side inductor Q1 Switching element Q2 Synchronous rectification element R1 Resistor Ro Output load Vi Input DC power supply

Claims (3)

入力直流電源とカップリングコンデンサの第1端子との間に接続された入力側インダクタと、前記カップリングコンデンサの第2端子と接地との間に接続された出力側インダクタと、前記カップリングコンデンサの前記第1端子と前記接地との間に接続されたスイッチング素子と、前記カップリングコンデンサの前記第2端子と出力端子との間に接続された同期整流素子と、を備えた同期整流型SEPIC回路で構成されたDC-DCコンバータであって、
前記入力側インダクタと前記出力側インダクタとのインダクタンスが同じ値に設定され、
前記入力側インダクタ及び前記出力側インダクタに流れる回生電流の終了を検出してゼロ電流検出信号を出力するゼロ電流検出部と、
前記ゼロ電流検出信号に応じて、前記回生電流の終了を検出した時点から次のスイッチング周期が開始されるまで、前記同期整流素子をオフ制御する出力制御部と、を具備し、
前記入力側インダクタもしくは前記出力側インダクタを検出用インダクタとし、前記ゼロ電流検出部は、前記検出用インダクタと並列に設けられ、前記検出用インダクタの直流抵抗成分の両端に発生する電圧を間接的に検出することで、前記検出用インダクタに流れる前記回生電流の終了を検出するゼロ電流間接検出部であることを特徴とするDC-DCコンバータ。
An input side inductor connected between an input DC power supply and a first terminal of a coupling capacitor, an output side inductor connected between a second terminal of the coupling capacitor and ground, and the coupling capacitor A synchronous rectification SEPIC circuit comprising: a switching element connected between the first terminal and the ground; and a synchronous rectification element connected between the second terminal of the coupling capacitor and an output terminal. A DC-DC converter comprising
the inductances of the input side inductor and the output side inductor are set to the same value;
a zero current detection unit that detects the end of the regenerative current flowing through the input side inductor and the output side inductor and outputs a zero current detection signal;
an output control unit that turns off the synchronous rectifier element in response to the zero-current detection signal from the point in time when the end of the regenerative current is detected to the start of the next switching period ;
The input side inductor or the output side inductor is used as a detection inductor, and the zero current detection unit is provided in parallel with the detection inductor to indirectly detect the voltage generated across the DC resistance component of the detection inductor. A DC-DC converter characterized by a zero-current indirect detection unit that detects the end of the regenerative current flowing through the detection inductor .
前記ゼロ電流検出部は、前記検出用インダクタと並列に接続された抵抗とセンスコンデンサとからなるRC回路を備え、前記抵抗の抵抗値と前記センスコンデンサの容量とを乗算した値が、前記検出用インダクタのインダクタンスを前記検出用インダクタの直流抵抗成分の抵抗値で除算した値と等しくなるように設定され、前記センスコンデンサの両端電圧によって、前記検出用インダクタに流れる前記回生電流の終了を検出することを特徴とする請求項に記載のDC-DCコンバータ。 The zero current detection unit includes an RC circuit including a resistor and a sense capacitor connected in parallel with the detection inductor, and the value obtained by multiplying the resistance value of the resistor and the capacitance of the sense capacitor is the The inductance of the detection inductor is set to be equal to the value obtained by dividing the resistance value of the DC resistance component of the detection inductor, and the voltage across the sense capacitor terminates the regenerative current flowing through the detection inductor. The DC-DC converter according to claim 1 , characterized in that it detects. 前記出力制御部が前記同期整流素子をオフ制御するゼロ電流期間を計測し、前記ゼロ電流期間が長くなるほど、前記スイッチング素子及び前記同期整流素子のスイッチング周波数を低下させるゼロ電流期間計測部を具備することを特徴とする請求項1又は2に記載のDC-DCコンバータ。 a zero-current period measurement unit that measures a zero-current period during which the output control unit turns off the synchronous rectification element, and reduces switching frequencies of the switching element and the synchronous rectification element as the zero-current period becomes longer. 3. The DC-DC converter according to claim 1 or 2, characterized in that:
JP2019213042A 2019-11-26 2019-11-26 DC-DC converter Active JP7327110B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019213042A JP7327110B2 (en) 2019-11-26 2019-11-26 DC-DC converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019213042A JP7327110B2 (en) 2019-11-26 2019-11-26 DC-DC converter

Publications (2)

Publication Number Publication Date
JP2021087249A JP2021087249A (en) 2021-06-03
JP7327110B2 true JP7327110B2 (en) 2023-08-16

Family

ID=76086028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019213042A Active JP7327110B2 (en) 2019-11-26 2019-11-26 DC-DC converter

Country Status (1)

Country Link
JP (1) JP7327110B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000193687A (en) 1998-12-25 2000-07-14 Toyota Autom Loom Works Ltd Current detection circuit and dc/dc converter provided with current detection circuit
JP2006340432A (en) 2005-05-31 2006-12-14 Sumida Corporation Switching converter
JP2011050221A (en) 2009-08-28 2011-03-10 Seiko Instruments Inc Synchronous rectification type voltage converter
JP2014017930A (en) 2012-07-06 2014-01-30 Asahi Kasei Electronics Co Ltd Dc-dc converter
JP2014082924A (en) 2012-09-25 2014-05-08 Fuji Electric Co Ltd Switching power supply unit
JP2015070679A (en) 2013-09-27 2015-04-13 ルネサスエレクトロニクス株式会社 Semiconductor device and control method of the same
JP2016167944A (en) 2015-03-10 2016-09-15 三菱電機株式会社 Power supply device and lighting fixture

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0757429B1 (en) * 1995-07-31 1998-11-18 Hewlett-Packard Company Switched mode power supply with power factor correction

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000193687A (en) 1998-12-25 2000-07-14 Toyota Autom Loom Works Ltd Current detection circuit and dc/dc converter provided with current detection circuit
JP2006340432A (en) 2005-05-31 2006-12-14 Sumida Corporation Switching converter
JP2011050221A (en) 2009-08-28 2011-03-10 Seiko Instruments Inc Synchronous rectification type voltage converter
JP2014017930A (en) 2012-07-06 2014-01-30 Asahi Kasei Electronics Co Ltd Dc-dc converter
JP2014082924A (en) 2012-09-25 2014-05-08 Fuji Electric Co Ltd Switching power supply unit
JP2015070679A (en) 2013-09-27 2015-04-13 ルネサスエレクトロニクス株式会社 Semiconductor device and control method of the same
JP2016167944A (en) 2015-03-10 2016-09-15 三菱電機株式会社 Power supply device and lighting fixture

Also Published As

Publication number Publication date
JP2021087249A (en) 2021-06-03

Similar Documents

Publication Publication Date Title
US10756627B2 (en) Enhanced switching regulator topology with adaptive duty control and seamless transition of operating modes
US8248040B2 (en) Time-limiting mode (TLM) for an interleaved power factor correction (PFC) converter
JP5136364B2 (en) Control method of power factor correction circuit
US9866108B2 (en) PFC shutdown circuit for light load
US9071155B2 (en) Switching power supply apparatus including a plurality of outputs
US8582326B2 (en) Switching power supply apparatus
JP4254884B2 (en) Power factor correction circuit
US8710816B2 (en) Buck converter having reduced ripple under a light load
US12088190B2 (en) Zero-voltage-switching control circuit, control method and switching power supply
US10630161B2 (en) Power supply apparatus and image forming apparatus
JP2011004550A (en) Switching power supply apparatus and semiconductor device
CN109742943B (en) Control circuit and control method of buck-boost type switch circuit
JP2009296851A (en) Power supply unit and method of controlling the same
JP2004040856A (en) Switching power supply
KR101265799B1 (en) Variable mode converter control circuit and half-bridge converter having the same
US9093918B2 (en) Control circuit for offline power converter without input capacitor
JP5493916B2 (en) Buck-boost DC-DC converter and switching control circuit
JP7327110B2 (en) DC-DC converter
JP2011083049A (en) Voltage converter
JP4039362B2 (en) DC converter
US11736009B2 (en) Zero current temporal threshold for switching to a low power mode
JP2006230167A (en) Power supply unit
JP6810150B2 (en) Switching power supply and semiconductor device
JP5424804B2 (en) Interleave type switching power supply
JP4702497B1 (en) Multi-output switching power supply

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230717

R150 Certificate of patent or registration of utility model

Ref document number: 7327110

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150