JP4702497B1 - Multi-output switching power supply - Google Patents
Multi-output switching power supply Download PDFInfo
- Publication number
- JP4702497B1 JP4702497B1 JP2010240576A JP2010240576A JP4702497B1 JP 4702497 B1 JP4702497 B1 JP 4702497B1 JP 2010240576 A JP2010240576 A JP 2010240576A JP 2010240576 A JP2010240576 A JP 2010240576A JP 4702497 B1 JP4702497 B1 JP 4702497B1
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- pulse signal
- circuit
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 83
- 238000007599 discharging Methods 0.000 claims abstract description 8
- 238000004804 winding Methods 0.000 claims description 66
- 238000009499 grossing Methods 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 12
- 230000007423 decrease Effects 0.000 claims description 4
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 abstract description 14
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 abstract description 14
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 abstract description 13
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 12
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 11
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 11
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 11
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 11
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- 230000003111 delayed effect Effects 0.000 description 9
- 230000005284 excitation Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】昇圧チョッパ回路を用いず安価で複数の出力電圧を安定化できる多出力スイッチング電源装置。
【解決手段】制御回路は、コンデンサC4に充電された充電電圧と第1出力電圧VFBHとを比較し第1パルス信号を生成して第1スイッチング素子Q1に出力する第1比較手段CMP1、充電電圧と第2出力電圧VFBLとを比較し第2パルス信号を生成して第2スイッチング素子に出力する第2比較手段CMP2、第1比較手段の出力と第2比較手段の出力とを交互に切り替える切替手段AND1,2と、切替手段による切替が行なわれたとき第1パルス信号又は第2パルス信号によりコンデンサの電荷を放電させる放電手段Q4、充電電圧と第１出力電圧との比較により得られる充電時間に基づき第１比較手段からの第1パルス信号のオン時間を決定し充電電圧と第2出力電圧との比較により得られる充電時間に基づき第2比較手段からの第2パルス信号のオン時間を決定するオン時間決定手段とを備える。
【選択図】図３A multi-output switching power supply apparatus that can stabilize a plurality of output voltages at low cost without using a step-up chopper circuit.
A control circuit compares a charging voltage charged in a capacitor C4 with a first output voltage VFBH, generates a first pulse signal, and outputs the first pulse signal to a first switching element Q1, charging voltage And the second output voltage VFBL to generate a second pulse signal and output it to the second switching element, the second comparison means CMP2, switching to alternately switch the output of the first comparison means and the output of the second comparison means Means AND1, 2 and discharging means Q4 for discharging the capacitor charge by the first pulse signal or the second pulse signal when switching is performed by the switching means, the charging time obtained by comparing the charging voltage with the first output voltage The ON time of the first pulse signal from the first comparing means is determined based on the above, and the ON time of the second pulse signal from the second comparing means is determined based on the charging time obtained by comparing the charging voltage with the second output voltage. On-time determination means to Obtain.
[Selection] Figure 3
Description
本発明は、複数の出力を有する多出力スイッチング電源装置に関する。 The present invention relates to a multi-output switching power supply device having a plurality of outputs.
図１は従来の多出力スイッチング電源装置を示す回路構成図である。この多出力スイッチング電源装置は、出力電圧Ｖｏ１からの帰還信号に基づき制御回路１０によりスイッチング素子Ｑ１とスイッチング素子Ｑ２とのデューティを制御し、出力電圧Ｖｏ２からの帰還信号に基づき制御回路１１ａにより昇圧チョッパー回路の出力電圧を制御することにより、出力電圧Ｖｏ２を制御する。
FIG. 1 is a circuit diagram showing a conventional multi-output switching power supply device. In this multi-output switching power supply device, the
制御回路１０は、帰還回路５からの出力電圧Ｖｏ１の検出信号に基づきスイッチング素子Ｑ１とスイッチング素子Ｑ２とを交互にオン／オフさせる。即ち、制御回路１０は、帰還回路５からの出力電圧Ｖｏ１の検出信号に基づきスイッチング素子Ｑ１又はスイッチング素子Ｑ２をＰＷＭ制御又は周波数制御することにより、電流共振コンデンサＣｒｉの充電電圧を変え、スイッチング素子Ｑ２のオン期間に出力電圧Ｖｏ１へ送るエネルギー量の制御を行う。ここでは、制御回路１０は、帰還回路５からの出力電圧Ｖｏ１に基づきスイッチング素子Ｑ１のオン幅を制御する。
The
帰還回路６は、平滑コンデンサＣ２とダイオードＤ２との接続点に接続され、平滑コンデンサＣ２の出力電圧Ｖｏ２を検出し、検出電圧を制御回路１１ａに出力する。制御回路１１ａは、帰還回路６からの検出電圧に基づき、昇圧チョッパー回路内の平滑コンデンサＣ３の両端電圧を制御することにより、出力電圧Ｖｏ２を制御する。
The
制御回路１１ａは、帰還回路６からの検出電圧と全波整流回路２からの全波整流電圧を抵抗Ｒ１１と抵抗Ｒ１２とで分圧した分圧電圧とを乗算し、得られた乗算出力電圧と電流検出抵抗Ｒ１３で検出された入力電流に比例した電圧との誤差電圧を増幅して誤差電圧信号を生成する。制御回路１１ａは、生成された誤差電圧信号と三角波信号とを比較することによりパルス信号を生成し、パルス信号をスイッチング素子Ｑ３に印加する。
The
このように従来の多出力スイッチング電源装置によれば、逆極性で巻回された２つの二次巻線Ｓ１，Ｓ２から取り出される２つの出力のそれぞれの帰還信号により、スイッチング素子Ｑ１とスイッチング素子Ｑ２とのデューティと前段の昇圧チョッパー回路の出力電圧をそれぞれ制御することにより、一方の出力電圧又は両方の出力電圧の可変があっても複数の出力の安定化を図ることができる。 As described above, according to the conventional multi-output switching power supply apparatus, the switching elements Q1 and Q2 are switched by the feedback signals of the two outputs taken out from the two secondary windings S1 and S2 wound with opposite polarities. By controlling the duty and the output voltage of the boost chopper circuit in the previous stage, it is possible to stabilize a plurality of outputs even if one output voltage or both output voltages are variable.
しかしながら、従来の多出力スイッチング電源装置においては、出力電圧Ｖｏ１と出力電圧Ｖｏ２とを制御するために、ＤＣ−ＤＣコンバータの制御回路１０と昇圧チョッパ回路の制御回路１１ａとが必要であった。このため、多出力スイッチング電源装置が高価であった。
However, in the conventional multi-output switching power supply apparatus, in order to control the output voltage Vo1 and the output voltage Vo2, the
また、昇圧チョッパ回路は、力率改善機能を有している。この力率を改善するためには、昇圧チョッパ回路の出力電圧に対する応答、即ち、位相補償は交流電源１の交流電源周波数に対して充分に遅くしなければならない。
The step-up chopper circuit has a power factor improving function. In order to improve this power factor, the response to the output voltage of the step-up chopper circuit, that is, the phase compensation must be sufficiently slow with respect to the AC power supply frequency of the
一方、出力電圧Ｖｏ２の電圧変動に連動して昇圧チョッパ回路の出力電圧変動に対する応答を早めることにより出力電圧Ｖｏ２の安定化が図られている。しかし、昇圧チョッパ回路の出力電圧変動に対する応答を早めることは、力率を悪化させるという問題がある。 On the other hand, the output voltage Vo2 is stabilized by advancing the response to the output voltage fluctuation of the boost chopper circuit in conjunction with the voltage fluctuation of the output voltage Vo2. However, accelerating the response of the boost chopper circuit to fluctuations in output voltage has a problem of deteriorating the power factor.
本発明は、昇圧チョッパ回路を用いることなく安価で複数の出力電圧を安定化させることができる多出力スイッチング電源装置を提供することにある。 An object of the present invention is to provide a multi-output switching power supply apparatus that can stabilize a plurality of output voltages at low cost without using a step-up chopper circuit.
上記課題を解決するために、本発明は、直流電源と、前記直流電源の出力両端に接続され、第１スイッチング素子と第２スイッチング素子とが直列に接続された第１直列回路と、前記第１スイッチング素子と前記第２スイッチング素子とを交互にオン／オフさせることにより前記直流電源の直流電圧を交流電圧に変換する制御回路と、一次巻線と第１の二次巻線と第２の二次巻線とを有するトランスと、前記第１スイッチング素子又は前記第２スイッチング素子の両端に接続され、リアクトルと前記トランスの前記一次巻線と電流共振コンデンサとが直列に接続された第２直列回路と、前記トランスの前記第１の二次巻線に発生する電圧を整流平滑して第１出力電圧を出力する第１整流平滑回路と、前記トランスの前記第２の二次巻線に発生する電圧を整流平滑して第２出力電圧を出力する第２整流平滑回路とを備え、前記制御回路は、所定の電流を流す定電流源により充電されるコンデンサと、前記コンデンサに充電された充電電圧と前記第１出力電圧とを比較することにより第１パルス信号を生成し、前記第１パルス信号を前記第１スイッチング素子に出力する第１比較手段と、前記コンデンサに充電された充電電圧と前記第２出力電圧とを比較することにより第２パルス信号を生成し、前記第２パルス信号を前記第２スイッチング素子に出力する第２比較手段と、前記第１比較手段の出力と前記第２比較手段の出力とを交互に切り替える切替手段と、前記切替手段による切替が行なわれたとき、前記第１比較手段からの前記第１パルス信号又は前記第２比較手段からの前記第２パルス信号により前記コンデンサの電荷を放電させる放電手段と、前記コンデンサに充電された充電電圧と前記第１出力電圧との比較により得られる充電時間に基づき前記第１比較手段からの前記第１パルス信号のオン時間を決定し、前記コンデンサに充電された充電電圧と前記第２出力電圧との比較により得られる充電時間に基づき前記第２比較手段からの前記第２パルス信号のオン時間を決定するオン時間決定手段とを備える。 In order to solve the above problems, the present invention provides a DC power supply, a first series circuit connected to both ends of the output of the DC power supply, and a first switching element and a second switching element connected in series; A control circuit for converting a DC voltage of the DC power source into an AC voltage by alternately turning on and off one switching element and the second switching element, a primary winding, a first secondary winding, and a second A transformer having a secondary winding and a second series connected to both ends of the first switching element or the second switching element, and a reactor, the primary winding of the transformer, and a current resonance capacitor connected in series A circuit, a first rectifying / smoothing circuit that rectifies and smoothes a voltage generated in the first secondary winding of the transformer and outputs a first output voltage, and is generated in the second secondary winding of the transformer And a second rectifying / smoothing circuit for rectifying and smoothing a voltage to output a second output voltage, the control circuit comprising: a capacitor charged by a constant current source for supplying a predetermined current; and a charge charged in the capacitor A first comparing means for generating a first pulse signal by comparing a voltage with the first output voltage, and outputting the first pulse signal to the first switching element; and a charging voltage charged in the capacitor; A second comparing means for generating a second pulse signal by comparing the second output voltage and outputting the second pulse signal to the second switching element; an output of the first comparing means; and switching means for switching the output of the comparing means alternately when the switching by said switching means is performed, said from the first pulse signal or the second comparison means from said first comparing means the A discharging means for discharging electric charge of said capacitor by the pulse signal, the first pulse signal from said first comparing means based on the charging time obtained by comparing the charge voltage charged in the capacitor and the first output voltage ON time for determining the ON time of the second pulse signal from the second comparing means based on the charging time obtained by comparing the charging voltage charged in the capacitor with the second output voltage. Time determination means.
本発明によれば、制御回路は、第１整流平滑回路からの第１出力電圧に基づき第１スイッチング素子のオン期間を制御し、第２整流平滑回路からの第２出力電圧に基づき第２スイッチング素子のオン期間を制御するので、昇圧チョッパ回路を用いることなく安価で複数の出力電圧を安定化させることができる。 According to the present invention, the control circuit controls the ON period of the first switching element based on the first output voltage from the first rectifying and smoothing circuit, and performs the second switching based on the second output voltage from the second rectifying and smoothing circuit. Since the ON period of the element is controlled, a plurality of output voltages can be stabilized at low cost without using a boost chopper circuit.
以下、本発明の多出力スイッチング電源装置の実施例を図面を参照しながら詳細に説明する。 Hereinafter, embodiments of the multi-output switching power supply apparatus of the present invention will be described in detail with reference to the drawings.
図２は実施例１の多出力スイッチング電源装置を示す回路構成図である。実施例１のスイッチング電源装置は、制御回路１０ａによりスイッチング素子Ｑ１のオン期間とスイッチング素子Ｑ２のオン期間とを変化させて、電流共振コンデンサＣｒｉの共振電圧振幅及び直流重畳電圧を変えることにより、トランスの一次側から二次側に送るエネルギー量を制御することを特徴とする。
FIG. 2 is a circuit configuration diagram illustrating the multi-output switching power supply device according to the first embodiment. In the switching power supply device according to the first embodiment, the
具体的には、制御回路１０ａを除けば、本発明は、従来のスイッチング電源装置の構成に対して大幅に変更されていないが、本発明は、電流共振コンデンサＣｒｉ容量を従来の容量よりも充分に小さくすることで、電流共振コンデンサＣｒｉの共振電圧振幅及び直流重畳電圧を容易に変化させる点が異なっている。
Specifically, except for the
実施例１の多出力スイッチング電源装置において、交流電源１は交流電圧を整流器２に出力する。整流器２は、交流電源１の交流電圧を整流する。交流電源１と整流器２とで直流電源を構成する。なお、交流電源１と整流器２とを用いる代わりに、直流電源を用いても良い。
In the multi-output switching power supply device of the first embodiment, the
整流器２の出力両端には、平滑コンデンサＣ３が接続されるとともに、スイッチング素子Ｑ１（第１スイッチング素子）とスイッチング素子Ｑ２（第２スイッチング素子）との直列回路が接続されている。スイッチング素子Ｑ１とスイッチング素子Ｑ２とは、例えば、ＭＯＳＦＥＴからなる。スイッチング素子Ｑ１のドレインは整流器２の正極に接続され、スイッチング素子Ｑ２のソースは整流器２の負極に接続されている。
A smoothing capacitor C3 is connected to both ends of the output of the
スイッチング素子Ｑ２のドレイン−ソース間には、電圧共振コンデンサＣｒｖが接続されるとともに、リアクトルＬｒとトランスＴ１の一次巻線Ｐ１と電流共振コンデンサＣｒｉとの直列回路が接続されている。 A voltage resonant capacitor Crv is connected between the drain and source of the switching element Q2, and a series circuit of the reactor Lr, the primary winding P1 of the transformer T1, and the current resonant capacitor Cri is connected.
トランスＴ１は、一次巻線Ｐ１（巻数がＮ１）と第１の二次巻線Ｓ１（巻数がＮ２）と第２の二次巻線Ｓ２（巻数がＮ３）とを有している。 The transformer T1 has a primary winding P1 (the number of turns is N1), a first secondary winding S1 (the number of turns is N2), and a second secondary winding S2 (the number of turns is N3).
トランスＴ１の第１の二次巻線Ｓ１の両端にはダイオードＤ１と平滑コンデンサＣ１との直列回路が接続されている。ダイオードＤ１と平滑コンデンサＣ１とは、第１整流平滑回路を構成し、トランスＴ１の第１の二次巻線Ｓ１の両端に発生する電圧を整流平滑して出力電圧Ｖｏ１（第１出力電圧）を出力する。 A series circuit of a diode D1 and a smoothing capacitor C1 is connected to both ends of the first secondary winding S1 of the transformer T1. The diode D1 and the smoothing capacitor C1 constitute a first rectifying / smoothing circuit, rectifying and smoothing a voltage generated at both ends of the first secondary winding S1 of the transformer T1, and generating an output voltage Vo1 (first output voltage). Output.
トランスＴ１の第２の二次巻線Ｓ２の両端にはダイオードＤ２と平滑コンデンサＣ２との直列回路が接続されている。ダイオードＤ２と平滑コンデンサＣ２とは、第２整流平滑回路を構成し、トランスＴ１の第２の二次巻線Ｓ２の両端に発生する電圧を整流平滑して出力電圧Ｖｏ２（第２出力電圧）を出力する。 A series circuit of a diode D2 and a smoothing capacitor C2 is connected to both ends of the second secondary winding S2 of the transformer T1. The diode D2 and the smoothing capacitor C2 constitute a second rectifying / smoothing circuit, rectifying and smoothing the voltage generated at both ends of the second secondary winding S2 of the transformer T1, and generating an output voltage Vo2 (second output voltage). Output.
トランスＴ１の第１の二次巻線Ｓ１及び第２の二次巻線Ｓ２は、スイッチング素子Ｑ１がオンした時にトランスＴ１の一次側のエネルギーが第２の二次巻線Ｓ２に伝達され且つスイッチング素子Ｑ２がオンした時に一次側のエネルギーが第１の二次巻線Ｓ１に伝達されるように巻回されている。 In the first secondary winding S1 and the second secondary winding S2 of the transformer T1, the energy on the primary side of the transformer T1 is transmitted to the second secondary winding S2 and switched when the switching element Q1 is turned on. It is wound so that the primary energy is transmitted to the first secondary winding S1 when the element Q2 is turned on.
即ち、図２に示す例では、トランスＴ１の一次巻線Ｐ１に対して第１の二次巻線Ｓ１が逆相に巻回され、トランスＴ１の一次巻線Ｐ１に対して第２の二次巻線Ｓ２が同相に巻回されている。 That is, in the example shown in FIG. 2, the first secondary winding S1 is wound in the opposite phase to the primary winding P1 of the transformer T1, and the second secondary winding is wound around the primary winding P1 of the transformer T1. Winding S2 is wound in the same phase.
帰還回路６は、平滑コンデンサＣ１の両端電圧である出力電圧Ｖｏ１と第１設定電圧との誤差電圧を第１帰還信号ＦＢＨとして制御回路１０ａに出力する。帰還回路５は、平滑コンデンサＣ２の両端電圧である出力電圧Ｖｏ２と第２設定電圧との誤差電圧を第２帰還信号ＦＢＬとして制御回路１０ａに出力する。
The
制御回路１０ａは、帰還回路６からの第１帰還信号ＦＢＨと帰還回路５からの第２帰還信号ＦＢＬとに基づきスイッチング素子Ｑ１とスイッチング素子Ｑ２とを交互にオン／オフさせることにより整流器２の整流電圧をパルス信号に変換する。また、制御回路１０ａは、帰還回路６からの第１帰還信号ＦＢＨに基づきスイッチング素子Ｑ１のオン期間を制御し、帰還回路５からの第２帰還信号ＦＢＬに基づきスイッチング素子Ｑ２のオン期間を制御する。
The
さらに、制御回路１０ａは、出力電圧Ｖｏ１を上昇させる時、電流共振コンデンサＣｒｉの上限電圧が上昇するようにスイッチング素子Ｑ１のオン期間を長くさせる。制御回路１０ａは、出力電圧Ｖｏ２を上昇させる時、電流共振コンデンサＣｒｉの下限電圧が下降するようにスイッチング素子Ｑ２のオン期間を長くさせる。
Furthermore, when the output voltage Vo1 is increased, the
図３は本発明の実施例１の多出力スイッチング電源装置内の制御回路を示す回路構成図である。図３において、抵抗Ｒ１の一端と抵抗Ｒ２の一端と電流源Ｉｏの一端とは電源Ｖｒｅｆに接続されている。抵抗Ｒ１の他端は、コンパレータＣＭＰ１（第１比較手段）の反転入力端子に接続され、帰還回路６からの第１帰還信号ＦＢＨを入力する。抵抗Ｒ２の他端は、コンパレータＣＭＰ２（第２比較手段）の反転入力端子に接続され、帰還回路５からの第２帰還信号ＦＢＬを入力する。
FIG. 3 is a circuit configuration diagram showing a control circuit in the multi-output switching power supply apparatus according to
定電流源Ｉｏの他端は、コンパレータＣＭＰ１，ＣＭＰ２の非反転入力端子とＭＯＳＦＥＴＱ４のドレインとコンデンサＣ４（本発明のコンデンサ）の一端とに接続されている。ＭＯＳＦＥＴＱ４のソースとコンデンサＣ４の他端は、接地されている。 The other end of the constant current source Io is connected to the non-inverting input terminals of the comparators CMP1 and CMP2, the drain of the MOSFET Q4, and one end of the capacitor C4 (the capacitor of the present invention). The source of the MOSFET Q4 and the other end of the capacitor C4 are grounded.
コンパレータＣＭＰ１は、コンデンサＣ４に充電された充電電圧と帰還回路６からの第１帰還信号ＦＢＨとを比較し、充電電圧が第１帰還信号ＦＢＨ未満である時にはＬレベルをアンド回路ＡＮＤ１に出力し、充電電圧が第１帰還信号ＦＢＨ以上である時にはＨレベルをアンド回路ＡＮＤ１に出力することにより、第１パルス信号を生成する。
The comparator CMP1 compares the charging voltage charged in the capacitor C4 with the first feedback signal FBH from the
コンパレータＣＭＰ２は、コンデンサＣ４に充電された充電電圧と帰還回路５からの第２帰還信号ＦＢＬとを比較し、充電電圧が第２帰還信号ＦＢＬ未満である時にはＬレベルをアンド回路ＡＮＤ２に出力し、充電電圧が第２帰還信号ＦＢＬ以上である時にはＨレベルをアンド回路ＡＮＤ２に出力することにより、第２パルス信号を生成する。 The comparator CMP2 compares the charging voltage charged in the capacitor C4 with the second feedback signal FBL from the feedback circuit 5, and outputs the L level to the AND circuit AND2 when the charging voltage is less than the second feedback signal FBL. When the charging voltage is equal to or higher than the second feedback signal FBL, the second pulse signal is generated by outputting the H level to the AND circuit AND2.
アンド回路ＡＮＤ１は、コンパレータＣＭＰ１の出力と遅延回路１０３の出力とのアンドをとる。アンド回路ＡＮＤ２は、コンパレータＣＭＰ２の出力と遅延回路１０４の出力とのアンドをとる。アンド回路ＡＮＤ１，ＡＮＤ２は、コンパレータＣＭＰ１の出力とコンパレータＣＭＰ２の出力とを交互に切り替える切替手段を構成する。
The AND circuit AND1 takes an AND of the output of the comparator CMP1 and the output of the
オア回路ＯＲ１は、アンド回路ＡＮＤ１とアンド回路ＡＮＤ２との論理和を取り、その出力をフリップフロップ回路ＦＦ１の端子Ｔに出力する。フリップフロップ回路ＦＦ１は、コンパレータＣＭＰ２からの第２パルス信号又はコンパレータＣＭＰ１からの第１パルス信号をＴ端子に入力する毎に、出力端子Ｑの出力であるＨレベル（又はＬレベル）と反転出力端子Ｑｂの出力であるＬレベル（又はＨレベル）とを交互に切り替えて出力する。 The OR circuit OR1 takes a logical sum of the AND circuit AND1 and the AND circuit AND2, and outputs the output to the terminal T of the flip-flop circuit FF1. Each time the flip-flop circuit FF1 inputs the second pulse signal from the comparator CMP2 or the first pulse signal from the comparator CMP1 to the T terminal, the H level (or L level) that is the output of the output terminal Q and the inverted output terminal The L level (or H level) that is the output of Qb is alternately switched and output.
遅延回路１０３は、フリップフロップ回路ＦＦ１の出力端子Ｑから第１パルス信号を第１所定時間遅延させ、ドライバＤＲ１を介して第１遅延パルス信号Ｈｏｕｔをスイッチング素子Ｑ１のゲートに出力する。
The
遅延回路１０３において、フリップフロップ回路ＦＦ１の出力端子Ｑにインバータ回路ＢＦ１の入力端子が接続され、インバータ回路ＢＦ１の出力端子にはダイオードＤ４のアノードと抵抗Ｒ３の一端とが接続されている。ダイオードＤ４のカソードと抵抗Ｒ３の他端とは、コンデンサＣ５の一端とインバータ回路ＢＦ２の一端に接続され、インバータ回路ＢＦ２の他端はドライバＤＲ１の入力端子とノア回路ＮＯＲ１の一方の入力端子とアンド回路ＡＮＤ１の一方の入力端子とに接続されている。
In the
遅延回路１０４は、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂから第２パルス信号を第２所定時間遅延させ、ドライバＤＲ２を介して第２遅延パルス信号Ｌｏｕｔをスイッチング素子Ｑ２のゲートに出力する。
The
遅延回路１０４において、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂにインバータ回路ＢＦ３の入力端子が接続され、インバータ回路ＢＦ３の出力端子にはダイオードＤ５のアノードと抵抗Ｒ４の一端とが接続されている。ダイオードＤ５のカソードと抵抗Ｒ４の他端とは、コンデンサＣ６の一端とインバータ回路ＢＦ４の一端に接続され、インバータ回路ＢＦ４の他端はドライバＤＲ２の入力端子とノア回路ＮＯＲ１の他方の入力端子とアンド回路ＡＮＤ２の一方の入力端子とに接続されている。
In the
通常では、遅延回路１０３の第１遅延パルス信号と遅延回路１０４の第２遅延パルス信号とは交互にオン／オフし、これらの遅延パルス信号がアンド回路ＡＮＤ１とアンド回路ＡＮＤ２とに入力されて、コンパレータＣＭＰ１とコンパレータＣＭＰ２とが切り替わり、１つのコンデンサＣ１で第１パルス信号と第２パルス信号を選択できるようになっている。
Normally, the first delay pulse signal of the
ノア回路ＮＯＲ１は、遅延回路１０３の第１遅延パルス信号と遅延回路１０４の第２遅延パルス信号とが交互にオン／オフしたとき、オフ信号をＭＯＳＦＥＴＱ４に出力し、ＭＯＳＦＥＴＱ４をオフさせる。ノア回路ＮＯＲ１は、第１パルス信号と第２パルス信号とが切り替わったとき、一方の遅延回路は、ダイオードＤ４（又はＤ５）がオンしてより早く立ち下がり、他方の遅延回路は、ダイオードＤ５（又はＤ４）がオフして抵抗Ｒ３とコンデンサＣ５又は抵抗Ｒ４とコンデンサＣ６の時定数分遅延してから立ち上がるため、遅延回路１０３の第１遅延パルス信号と遅延回路１０４の第２遅延パルス信号とが同時にオフする期間が発生する。このとき、ノア回路ＮＯＲ１は、オン信号をＭＯＳＦＥＴＱ４に出力し、ＭＯＳＦＥＴＱ４をオンさせることにより、コンデンサＣ４を放電させる。ＭＯＳＦＥＴＱ４とノア回路ＮＯＲ１とは放電手段を構成する。
When the first delay pulse signal of the
次にこのように構成された実施例１の多出力スイッチング電源装置の動作を図２を参照しながら説明する。 Next, the operation of the multi-output switching power supply device of the first embodiment configured as described above will be described with reference to FIG.
まず、スイッチング素子Ｑ１のオン期間において、トランスＴ１の一次巻線Ｐ１の励磁インダクタンスとリアクトルＬｒ（トランスＴ１の一次二次間のリーケージインダクタンス）を介して電流共振コンデンサＣｒｉにエネルギーが蓄えられる。また、リアクトルＬｒと電流共振コンデンサＣｒｉによる共振電流が出力電圧Ｖｏ２に送られる。 First, during the ON period of the switching element Q1, energy is stored in the current resonance capacitor Cri via the exciting inductance of the primary winding P1 of the transformer T1 and the reactor Lr (leakage inductance between the primary and secondary of the transformer T1). In addition, a resonance current by the reactor Lr and the current resonance capacitor Cri is sent to the output voltage Vo2.
また、スイッチング素子Ｑ１のオン期間において、一次巻線Ｐ１には、整流器２の出力電圧から電流共振コンデンサＣｒｉの電圧を差し引いた電圧を一次巻線Ｐ１の励磁インダクタンスとリアクトルＬｒとのインダクタンス比で分圧された一次巻線Ｐ１の励磁インダクタンス比分の電圧が印加される。
Further, during the ON period of the switching element Q1, the voltage obtained by subtracting the voltage of the current resonant capacitor Cri from the output voltage of the
そして、一次巻線Ｐ１の電圧は（Ｖｏ２＋Ｖｆ）×Ｎ１／Ｎ３となったところでクランプされ、電流共振コンデンサＣｒｉとリアクトルＬｒとによる共振電流が二次側に送出される。ここで、ＶｆはダイオードＤ２の順方向電圧である。一次巻線Ｐ１の電圧が（Ｖｏ２＋Ｖｆ）×Ｎ１／Ｎ３未満のときには、トランスＴ１の二次側へのエネルギーは伝達されず、トランスＴ１の一次側のみの共振動作となる。 Then, the voltage of the primary winding P1 is clamped when it becomes (Vo2 + Vf) × N1 / N3, and the resonance current by the current resonance capacitor Cri and the reactor Lr is sent to the secondary side. Here, Vf is a forward voltage of the diode D2. When the voltage of the primary winding P1 is less than (Vo2 + Vf) × N1 / N3, energy to the secondary side of the transformer T1 is not transmitted, and the resonance operation is performed only on the primary side of the transformer T1.
次に、スイッチング素子Ｑ２のオン期間において、電流共振コンデンサＣｒｉに蓄えられたエネルギーによりリアクトルＬｒと電流共振コンデンサＣｒｉによる共振電流がトランスＴ１の二次巻線Ｓ１を介して出力電圧Ｖｏ１に送られる。また、一次巻線Ｐ１の励磁インダクタンスの励磁エネルギーがリセットされる。 Next, during the ON period of the switching element Q2, the resonance current generated by the reactor Lr and the current resonance capacitor Cri is sent to the output voltage Vo1 via the secondary winding S1 of the transformer T1 by the energy stored in the current resonance capacitor Cri. Further, the excitation energy of the excitation inductance of the primary winding P1 is reset.
また、スイッチング素子Ｑ２のオン期間において、一次巻線Ｐ１には、電流共振コンデンサＣｒｉの電圧を一次巻線Ｐ１の励磁インダクタンスとリアクトルＬｒとのインダクタンス比で分圧された一次巻線Ｐ１の励磁インダクタンス比分の電圧が印加される。 Further, during the ON period of the switching element Q2, the primary winding P1 has an exciting inductance of the primary winding P1 obtained by dividing the voltage of the current resonance capacitor Cri by an inductance ratio of the exciting inductance of the primary winding P1 and the reactor Lr. A specific voltage is applied.
そして、一次巻線Ｐ１の電圧が（Ｖｏ１＋Ｖｆ）×Ｎ１／Ｎ２となったところでクランプされ、電流共振コンデンサＣｒｉとリアクトルＬｒとによる共振電流が二次巻線Ｓ１を介して二次側に送出される。ここで、ＶｆはダイオードＤ１の順方向電圧である。 And it clamps when the voltage of the primary winding P1 becomes (Vo1 + Vf) × N1 / N2, and the resonance current by the current resonance capacitor Cri and the reactor Lr is sent to the secondary side via the secondary winding S1. . Here, Vf is the forward voltage of the diode D1.
一次巻線Ｐ１の電圧が（Ｖｏ１＋Ｖｆ）×Ｎ１／Ｎ２未満のときには、トランスＴ１の二次側へはエネルギーは伝達されず、トランスＴ１の一次側のみの共振動作となる。 When the voltage of the primary winding P1 is less than (Vo1 + Vf) × N1 / N2, no energy is transmitted to the secondary side of the transformer T1, and only the primary side of the transformer T1 performs a resonance operation.
次に、図３乃至図５を参照しながら、実施例１の多出力スイッチング電源装置の特徴である制御回路１０ａの動作を説明する。
Next, the operation of the
まず、図４のタイミングチャートを参照しながら、出力電圧Ｖｏ２のための設定電圧を上昇させる時の各部の動作を説明する。 First, the operation of each part when raising the set voltage for the output voltage Vo2 will be described with reference to the timing chart of FIG.
なお、図４において、Ｖｒ１は出力電圧Ｖｏ１のための設定電圧、Ｖｒ２は出力電圧Ｖｏ２のための設定電圧、ＩＦＢＨは抵抗Ｒ１に流れる電流、ＩＦＢＬは抵抗Ｒ２に流れる電流、ＶＣ４はコンデンサＣ４の両端電圧、Ｑｂはフリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号、Ｑはフリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号、ＨｏｕｔはドライバＤＲ１からの第１遅延パルス信号、ＬｏｕｔはドライバＤＲ２からの第２遅延パルス信号を示している。 In FIG. 4, Vr1 is a set voltage for the output voltage Vo1, Vr2 is a set voltage for the output voltage Vo2, IFBH is a current flowing through the resistor R1, IFBL is a current flowing through the resistor R2, and VC4 is both ends of the capacitor C4. Voltage, Qb is the second pulse signal from the inverting output terminal Qb of the flip-flop circuit FF1, Q is the first pulse signal from the output terminal Q of the flip-flop circuit FF1, Hout is the first delayed pulse signal from the driver DR1, and Lout Indicates a second delayed pulse signal from the driver DR2.
また、設定電圧ＶＦＢＬは、帰還回路５内の基準電圧であり、設定電圧ＶＦＢＨは、帰還回路６内の基準電圧であり、これらの基準電圧は可変されるようになっている。
The set voltage VFBL is a reference voltage in the feedback circuit 5, and the set voltage VFBH is a reference voltage in the
まず、時刻ｔ０において、フリップフロップ回路ＦＦ１の出力端子ＱからＬレベルの第１パルス信号が遅延回路１０３に出力されると、遅延回路１０３はダイオードＤ４をオンさせて、早く立ち下がる第１遅延パルス信号Ｈｏｕｔを生成して第１遅延パルス信号Ｈｏｕｔをスイッチング素子Ｑ１に出力する。このため、スイッチング素子Ｑ１がオフする。
First, at time t0, when a first pulse signal of L level is output from the output terminal Q of the flip-flop circuit FF1 to the
また、フリップフロップ回路ＦＦ１の反転出力端子ＱｂからＨレベルの第２パルス信号が遅延回路１０４に出力されると、遅延回路１０４はダイオードＤ５をオフさせて遅延して立ち上がる第２遅延パルス信号Ｌｏｕｔを生成して第２遅延パルス信号Ｌｏｕｔをスイッチング素子Ｑ２に出力する。このため、スイッチング素子Ｑ２がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。
When the second pulse signal at H level is output from the inverting output terminal Qb of the flip-flop circuit FF1 to the
時刻ｔ１において、出力電圧Ｖｏ２を上昇させるために設定電圧Ｖｒ２を一定値だけ上昇させると、抵抗Ｒ２を流れる電流ＩＦＢＬが一定値だけ減少する。また、第２遅延パルス信号ＬｏｕｔからのＨレベルがアンド回路ＡＮＤ２に入力されるため、コンパレータＣＭＰ２が切り替え選択される。 At time t1, when the set voltage Vr2 is increased by a certain value to increase the output voltage Vo2, the current IFBL flowing through the resistor R2 is decreased by a certain value. Further, since the H level from the second delay pulse signal Lout is input to the AND circuit AND2, the comparator CMP2 is switched and selected.
時刻ｔ２において、電圧ＶＣ４が基準電圧ＶＦＢＬに到達すると、アンド回路２に第２遅延パルス信号ＬｏｕｔからのＨレベルとコンパレータＣＭＰ２からのＨレベルとが入力されるため、アンド回路ＡＮＤ２がＨレベルとなる。このため、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号はＬレベルとなり、遅延回路１０４は、ダイオードＤ５がオンして早く立ち下がる第２遅延パルス信号Ｌｏｕｔを生成する。
When the voltage VC4 reaches the reference voltage VFBL at time t2, since the H level from the second delay pulse signal Lout and the H level from the comparator CMP2 are input to the AND
また、フリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号はＨレベルとなる。遅延回路１０３は、ダイオードＤ４がオフして、遅延して立ち上がる第１遅延パルス信号Ｈｏｕｔを生成して（時刻ｔ２ｄ）スイッチング素子Ｑ１に出力するため、スイッチング素子Ｑ１がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する（時刻ｔ２〜ｔ２ｄの期間）。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。
Further, the first pulse signal from the output terminal Q of the flip-flop circuit FF1 becomes H level. Since the
また、第１遅延パルス信号ＨｏｕｔからのＨレベルがアンド回路ＡＮＤ１に入力されるため、コンパレータＣＭＰ１が切り替え選択される。 Further, since the H level from the first delay pulse signal Hout is input to the AND circuit AND1, the comparator CMP1 is switched and selected.
時刻ｔ３において、電圧ＶＣ４が基準電圧ＶＦＢＨに到達すると、アンド回路ＡＮＤ１に第１遅延パルス信号ＨｏｕｔからのＨレベルとコンパレータＣＭＰ１からのＨレベルとが入力されるため、アンド回路ＡＮＤ１がＨレベルとなる。このため、フリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号はＬレベルとなり、遅延回路１０３は、ダイオードＤ４がオンして早く立ち下がる第１遅延パルス信号Ｈｏｕｔを生成する。
When the voltage VC4 reaches the reference voltage VFBH at time t3, the H level from the first delay pulse signal Hout and the H level from the comparator CMP1 are input to the AND circuit AND1, so the AND circuit AND1 becomes H level. . Therefore, the first pulse signal from the output terminal Q of the flip-flop circuit FF1 becomes L level, and the
また、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号はＨレベルとなる。遅延回路１０４は、ダイオードＤ５がオフして、遅延して立ち上がる第２遅延パルス信号Ｌｏｕｔを生成してスイッチング素子Ｑ２に出力するため、スイッチング素子Ｑ２がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する（期間ｔ３〜ｔ３ｄ）。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。なお、時刻ｔ３以降の動作は、時刻ｔ０〜ｔ３までの動作と同様であるので、その説明は、省略する。
Further, the second pulse signal from the inverting output terminal Qb of the flip-flop circuit FF1 becomes H level. The
なお、時刻ｔ１に電流ＩＦＢＬが減少しているため、基準電圧ＶＦＢＬが上昇する。このため、コンデンサＣ４の電圧ＶＣ４がゼロから基準電圧ＶＦＢＬに到達する時間は、（時刻ｔ４−時刻ｔ３）であり、（時刻ｔ３−時刻ｔ２）よりも長くなる。このため、第２遅延パルス信号Ｌｏｕｔも長くなるので、スイッチング素子Ｑ２のオン期間が長くなる。 Note that, since the current IFBL decreases at time t1, the reference voltage VFBL increases. For this reason, the time for the voltage VC4 of the capacitor C4 to reach the reference voltage VFBL from zero is (time t4−time t3), which is longer than (time t3−time t2). For this reason, since the second delay pulse signal Lout is also lengthened, the ON period of the switching element Q2 is lengthened.
次に、図５は出力電圧Ｖｏ１のための設定電圧を上昇させる時の各部の動作を示すタイミングチャートである。図５に示す出力電圧Ｖｏ１のための設定電圧を上昇させる時の各部の動作も、図４に示す出力電圧Ｖｏ２のための設定電圧を上昇させる時の各部の動作と同様であるので、主な動作のみを説明する。 Next, FIG. 5 is a timing chart showing the operation of each part when the set voltage for the output voltage Vo1 is raised. The operation of each part when raising the set voltage for the output voltage Vo1 shown in FIG. 5 is the same as the operation of each part when raising the set voltage for the output voltage Vo2 shown in FIG. Only the operation will be described.
時刻ｔ１１において、出力電圧Ｖｏ１を上昇させるために設定電圧Ｖｒ１を一定値だけ上昇させると、抵抗Ｒ１を流れる電流ＩＦＢＨが一定値だけ減少する。 At time t11, when the set voltage Vr1 is increased by a certain value in order to increase the output voltage Vo1, the current IFBH flowing through the resistor R1 is decreased by a certain value.
また、第２遅延パルス信号ＬｏｕｔからのＨレベルがアンド回路ＡＮＤ２に入力されるため、コンパレータＣＭＰ２が切り替え選択される。 Further, since the H level from the second delay pulse signal Lout is input to the AND circuit AND2, the comparator CMP2 is switched and selected.
時刻ｔ１２において、電圧ＶＣ４が基準電圧ＶＦＢＬに到達すると、アンド回路ＡＮＤ２に第２遅延パルス信号ＬｏｕｔからのＨレベルとコンパレータＣＭＰ２からのＨレベルとが入力されるため、アンド回路ＡＮＤ２がＨレベルとなる。このため、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号はＬレベルとなり、遅延回路１０４は、ダイオードＤ５がオンして早く立ち下がる第２遅延パルス信号Ｌｏｕｔを生成する。
When the voltage VC4 reaches the reference voltage VFBL at time t12, the AND circuit AND2 receives the H level from the second delay pulse signal Lout and the H level from the comparator CMP2, so the AND circuit AND2 becomes H level. . Therefore, the second pulse signal from the inverting output terminal Qb of the flip-flop circuit FF1 becomes L level, and the
また、フリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号はＨレベルとなる。遅延回路１０３は、ダイオードＤ４がオフして、遅延して立ち上がる第１遅延パルス信号Ｈｏｕｔを生成して（時刻ｔ１２ｄ）スイッチング素子Ｑ１に出力するため、スイッチング素子Ｑ１がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する（時刻ｔ１２〜ｔ１２ｄの期間）。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。
Further, the first pulse signal from the output terminal Q of the flip-flop circuit FF1 becomes H level. Since the
また、第１遅延パルス信号ＨｏｕｔからのＨレベルがアンド回路ＡＮＤ１に入力されるため、コンパレータＣＭＰ１が切り替え選択される。 Further, since the H level from the first delay pulse signal Hout is input to the AND circuit AND1, the comparator CMP1 is switched and selected.
時刻ｔ１３において、電圧ＶＣ４が基準電圧ＶＦＢＨに到達すると、アンド回路ＡＮＤ１に第１遅延パルス信号ＨｏｕｔからのＨレベルとコンパレータＣＭＰ１からのＨレベルとが入力されるため、アンド回路ＡＮＤ１がＨレベルとなる。このため、フリップフロップ回路ＦＦ１の出力端子Ｑからの第１パルス信号はＬレベルとなり、遅延回路１０３は、ダイオードＤ４がオンして早く立ち下がる第１遅延パルス信号Ｈｏｕｔを生成する。
When the voltage VC4 reaches the reference voltage VFBH at time t13, the H level from the first delay pulse signal Hout and the H level from the comparator CMP1 are input to the AND circuit AND1, so that the AND circuit AND1 becomes H level. . Therefore, the first pulse signal from the output terminal Q of the flip-flop circuit FF1 becomes L level, and the
また、フリップフロップ回路ＦＦ１の反転出力端子Ｑｂからの第２パルス信号はＨレベルとなる。遅延回路１０４は、ダイオードＤ５がオフして、遅延して立ち上がる第２遅延パルス信号Ｌｏｕｔを生成してスイッチング素子Ｑ２に出力するため、スイッチング素子Ｑ２がオンする。このとき、第１遅延パルス信号Ｈｏｕｔと第２遅延パルス信号Ｌｏｕｔとが同時にＬレベルとなる期間が発生する（期間ｔ１３〜ｔ１３ｄ）。このとき、ノア回路ＮＯＲ１はＨレベルをＭＯＳＦＥＴＱ４のゲートに出力するので、ＭＯＳＦＥＴＱ４がオンして、コンデンサＣ４は放電し、電圧ＶＣ４がゼロとなる。
Further, the second pulse signal from the inverting output terminal Qb of the flip-flop circuit FF1 becomes H level. The
このため、コンデンサＣ４の電圧ＶＣ４がゼロから基準電圧ＶＦＢＨに到達する時間は、（時刻ｔ１３−時刻ｔ１２）であり、（時刻ｔ１２−時刻ｔ１０）よりも長くなる。このため、第１遅延パルス信号Ｈｏｕｔも長くなるので、スイッチング素子Ｑ１のオン期間が長くなる。 For this reason, the time for the voltage VC4 of the capacitor C4 to reach the reference voltage VFBH from zero is (time t13-time t12), which is longer than (time t12-time t10). For this reason, since the 1st delay pulse signal Hout also becomes long, the ON period of the switching element Q1 becomes long.
次に、図６（ａ）〜図６（ｂ）のタイミングチャートを参照しながら、出力電圧Ｖｏ２を上昇させる時に電流共振コンデンサＣｒｉの振幅電圧のボトム電圧が低くなるようにスイッチング素子Ｑ１のオン期間を制御する方法について説明する。図６（ａ）は出力電圧Ｖｏ２を上昇させないときの各部の動作を示し、図６（ｂ）は出力電圧Ｖｏ２を上昇させたときの各部の動作を示す。 Next, referring to the timing charts of FIGS. 6A to 6B, the ON period of the switching element Q1 is set so that the bottom voltage of the amplitude voltage of the current resonance capacitor Cri is lowered when the output voltage Vo2 is increased. A method for controlling the above will be described. 6A shows the operation of each part when the output voltage Vo2 is not increased, and FIG. 6B shows the operation of each part when the output voltage Vo2 is increased.
なお、図６において、Ｖｃｒｉは電流共振コンデンサＣｒｉの両端電圧、Ｑ２ｄｓはスイッチング素子Ｑ２のドレイン−ソース間電圧、Ｑ１ｉｄはスイッチング素子Ｑ１のドレイン電流、Ｑ２ｉｄはスイッチング素子Ｑ２のドレイン電流である。 In FIG. 6, Vcri is the voltage across the current resonance capacitor Cri, Q2ds is the drain-source voltage of the switching element Q2, Q1id is the drain current of the switching element Q1, and Q2id is the drain current of the switching element Q2.
出力電圧Ｖｏ２側の出力電流の増加、あるいは出力電圧の可変により、図６（ｂ）に示すように、出力電圧Ｖｏ２を上昇させるとき、スイッチング素子Ｑ１のオン期間にトランスＴ１の第２の二次巻線Ｓ２にエネルギーが伝達される。 When the output voltage Vo2 is increased by increasing the output current on the output voltage Vo2 side or changing the output voltage, as shown in FIG. 6B, the second secondary of the transformer T1 is turned on during the ON period of the switching element Q1. Energy is transmitted to winding S2.
即ち、スイッチング素子Ｑ１のオン期間（スイッチング素子Ｑ２のオフ期間）に、トランスＴ１の一次巻線Ｐ１に印加する電圧を上昇させることになる。また、出力電圧Ｖｏ１側の電圧は変化してはならないので、電流共振コンデンサＣｒｉの充電電圧は一定としなければならない。 That is, the voltage applied to the primary winding P1 of the transformer T1 is increased during the ON period of the switching element Q1 (OFF period of the switching element Q2). Further, since the voltage on the output voltage Vo1 side should not change, the charging voltage of the current resonance capacitor Cri must be constant.
このため、制御回路１０ａは、電流共振コンデンサＣｒｉの両端電圧Ｖｃｒｉの上限電圧をそのままの状態とし、下限電圧（ボトム電圧）ＶＬ２を図６（ａ）に示す下限電圧ＶＬ１よりも低くなるように、スイッチング素子Ｑ２のオン期間を長くする。図６では、スイッチング素子Ｑ２に流れる電流Ｑ２ｉｄの期間が長くなっていることがわかる。これにより、出力電圧Ｖｏ２を上昇させることができる。
Therefore, the
また、出力電圧Ｖｏ１を一定に保つため、スイッチング素子Ｑ１のオン期間を短くして、電流共振コンデンサＣｒｉの両端電圧Ｖｃｒｉの上限電圧を抑えている。 Further, in order to keep the output voltage Vo1 constant, the ON period of the switching element Q1 is shortened to suppress the upper limit voltage of the both-ends voltage Vcri of the current resonance capacitor Cri.
次に、図７（ａ）〜図７（ｂ）のタイミングチャートを参照しながら、出力電圧Ｖｏ１を上昇させる時に電流共振コンデンサＣｒｉの振幅電圧の上限電圧が高くなるようにスイッチング素子Ｑ２のオン期間を制御する方法について説明する。図７（ａ）は出力電圧Ｖｏ１を上昇させないときの各部の動作を示し、図７（ｂ）は出力電圧Ｖｏ１を上昇させたときの各部の動作を示す。 Next, referring to the timing charts of FIGS. 7A to 7B, the ON period of the switching element Q2 is set so that the upper limit voltage of the amplitude voltage of the current resonance capacitor Cri increases when the output voltage Vo1 is increased. A method for controlling the above will be described. FIG. 7A shows the operation of each part when the output voltage Vo1 is not raised, and FIG. 7B shows the operation of each part when the output voltage Vo1 is raised.
出力電圧Ｖｏ１側の出力電流の増加、あるいは出力電圧の可変により、図７（ｂ）に示すように、出力電圧Ｖｏ１を上昇させるとき、トランスＴ１の一次巻線Ｐ１に印加される電圧を大きくする必要がある。この場合、スイッチング素子Ｑ２のオン期間にトランスＴ１の第１の二次巻線Ｓ１にエネルギーが伝達される。 As shown in FIG. 7B, the voltage applied to the primary winding P1 of the transformer T1 is increased when the output voltage Vo1 is increased by increasing the output current on the output voltage Vo1 side or changing the output voltage. There is a need. In this case, energy is transmitted to the first secondary winding S1 of the transformer T1 during the ON period of the switching element Q2.
このため、制御回路１０ａは、電流共振コンデンサＣｒｉの両端電圧Ｖｃｒｉの上限電圧ＶＨ２を、図７（ａ）に示す上限電圧ＶＨ１よりも大きくなるように、スイッチング素子Ｑ１のオン期間を長くする。図７では、スイッチング素子Ｑ１に流れる電流Ｑ１ｉｄの期間が長くなっていることがわかる。これにより、出力電圧Ｖｏ１を上昇させることができる。
For this reason, the
ここで、電流共振コンデンサＣｒｉの両端電圧Ｖｃｒｉの下限電圧ＶＬは、出力電圧Ｖｏ２側の出力電圧設定を変えていないため、変化させない。 Here, the lower limit voltage VL of the voltage Vcri across the current resonance capacitor Cri is not changed because the output voltage setting on the output voltage Vo2 side is not changed.
図８は本発明の実施例２の多出力スイッチング電源装置を示す回路構成図である。実施例１の多出力スイッチング電源装置では、リアクトルＬｒとトランスＴ１の一次巻線Ｐ１と電流共振コンデンサＣｒｉとの直列回路は、スイッチング素子Ｑ２のドレイン−ソース間に接続されている。
FIG. 8 is a circuit configuration diagram showing a multi-output switching power supply apparatus according to
これに対して、実施例２の多出力スイッチング電源装置は、リアクトルＬｒとトランスＴ１の一次巻線Ｐ１と電流共振コンデンサＣｒｉとの直列回路をスイッチング素子Ｑ１に接続したことを特徴とする。 On the other hand, the multi-output switching power supply apparatus according to the second embodiment is characterized in that a series circuit of a reactor Lr, a primary winding P1 of a transformer T1, and a current resonance capacitor Cri is connected to a switching element Q1.
この場合には、トランスＴ１の第１の二次巻線Ｓ１及び第２の二次巻線Ｓ２は、スイッチング素子Ｑ１がオンした時にトランスＴ１の一次側のエネルギーが第１の二次巻線Ｓ１に伝達され且つスイッチング素子Ｑ２がオンした時に一次側のエネルギーが第２の二次巻線Ｓ２に伝達されるように巻回されている。 In this case, the first secondary winding S1 and the second secondary winding S2 of the transformer T1 are such that when the switching element Q1 is turned on, the energy on the primary side of the transformer T1 is the first secondary winding S1. And when the switching element Q2 is turned on, the primary energy is wound so as to be transmitted to the second secondary winding S2.
即ち、トランスＴ１の一次巻線Ｐ１に対して第１の二次巻線Ｓ１が逆相に巻回され、トランスＴ１の一次巻線Ｐ１に対して第２の二次巻線Ｓ２が同相に巻回されている。 That is, the first secondary winding S1 is wound in the reverse phase with respect to the primary winding P1 of the transformer T1, and the second secondary winding S2 is wound in the same phase with respect to the primary winding P1 of the transformer T1. It has been turned.
また、帰還回路６からの第２帰還信号ＦＢＨは出力電圧Ｖｏ２の帰還信号となり、帰還回路５からの第１帰還信号ＦＢＬは出力電圧Ｖｏ１の帰還信号となるため、各々の帰還回路５，６の接続を入れ替えて接続されている。
Further, since the second feedback signal FBH from the
このように実施例２の多出力スイッチング電源装置によっても、実施例１の多出力スイッチング電源装置の効果と同様な効果が得られる。 As described above, the multi-output switching power supply apparatus according to the second embodiment can achieve the same effects as the multi-output switching power supply apparatus according to the first embodiment.
図９は本発明の実施例３の多出力スイッチング電源装置を示す回路構成図である。図９に示す実施例３の多出力スイッチング電源装置は、図２に示す実施例１の多出力スイッチング電源装置に対して、さらに、出力電圧Ｖｏ１端子とグランドＧＮＤ端子との間に論理回路などの負荷ＲＬが接続され、出力電圧Ｖｏ２端子とグランドＧＮＤ端子との間に直列に接続された複数の発光ダイオードＬＥＤからなる負荷が接続されている。第２の二次巻線Ｓ２とコンデンサＣ２との接続点とグランドＧＮＤ端子との間には電流検出抵抗Ｒｓが接続されている。
FIG. 9 is a circuit diagram showing a multi-output switching power supply device according to
帰還回路６は、出力電圧Ｖｏ１端子から論理回路などの負荷ＲＬの両端電圧を入力し、この負荷ＲＬの両端電圧に応じた帰還信号ＦＢＨを制御回路１０ａに出力する。制御回路１０ａは、負荷ＲＬの両端電圧に応じた帰還信号ＦＢＨに基づき定電圧制御を行い、負荷ＲＬに一定電圧を印加する。このため、負荷ＲＬを安定に動作させることができる。
The
帰還回路５は、電流検出抵抗Ｒｓに流れる電流を入力し、入力された電流に応じた帰還信号ＦＢＬを制御回路１０ａに出力する。制御回路１０ａは、入力された電流に応じた帰還信号ＦＢＬに基づき定電流制御を行い、複数の発光ダイオードＬＥＤに一定電流を流す。このため、発光ダイオードＬＥＤの輝度ムラがなくなる。
The feedback circuit 5 inputs a current flowing through the current detection resistor Rs, and outputs a feedback signal FBL corresponding to the input current to the
また、実施例３の変形例として、例えば、発光ダイオードＬＥＤなどの負荷の場合には、図１０に示すような回路を用いても良い。この場合には、図９に示す構成に、さらに、フォトカプラＰＣ、オペアンプＯＰ１、帰還抵抗Ｒｆ、帰還コンデンサＣｆが設けられている。 As a modification of the third embodiment, for example, in the case of a load such as a light emitting diode LED, a circuit as shown in FIG. 10 may be used. In this case, a photocoupler PC, an operational amplifier OP1, a feedback resistor Rf, and a feedback capacitor Cf are further provided in the configuration shown in FIG.
電流検出抵抗Ｒｓと発光ダイオードＬＥＤとの接続点にはオペアンプＯＰ１の反転端子と帰還抵抗Ｒｆの一端とが接続され、オペアンプＯＰ１の非反転端子には基準電圧Ｖｒｅｆ−ｃｃが接続されている。帰還抵抗Ｒｆの他端は、帰還コンデンサＣｆを介してオペアンプＯＰ１の出力端子に接続されている。オペアンプＯＰ１の出力端子は、抵抗ＲｏとフォトカプラＰＣのダイオードを介して出力電圧Ｖｏ２端子に接続されている。フォトカプラＰＣのフォトトランジスタは帰還回路５に接続されている。 The inverting terminal of the operational amplifier OP1 and one end of the feedback resistor Rf are connected to the connection point between the current detection resistor Rs and the light emitting diode LED, and the reference voltage Vref-cc is connected to the non-inverting terminal of the operational amplifier OP1. The other end of the feedback resistor Rf is connected to the output terminal of the operational amplifier OP1 via the feedback capacitor Cf. The output terminal of the operational amplifier OP1 is connected to the output voltage Vo2 terminal through the resistor Ro and the diode of the photocoupler PC. The phototransistor of the photocoupler PC is connected to the feedback circuit 5.
このように構成によれば、発光ダイオードＬＥＤに流れる電流が増加すると、電流検出抵抗Ｒｓの電圧が上昇し、オペアンプＯＰ１の反転端子の電圧が上昇する。このため、オペアンプＯＰ１の出力電圧は減少するため、フォトカプラＰＣのダイオードと抵抗Ｒｏとに流れる電流が増加する。このため、フォトカプラＰＣのフォトトランジスタに流れる電流も増加する。即ち、電流検出抵抗Ｒｓに流れる電流に応じた電流が帰還回路５に入力されるので、帰還回路５を介する制御回路１０ａにより発光ダイオードＬＥＤの定電流制御を行うことができる。
According to this configuration, when the current flowing through the light emitting diode LED increases, the voltage of the current detection resistor Rs increases, and the voltage of the inverting terminal of the operational amplifier OP1 increases. For this reason, since the output voltage of the operational amplifier OP1 decreases, the current flowing through the diode of the photocoupler PC and the resistor Ro increases. For this reason, the current flowing through the phototransistor of the photocoupler PC also increases. That is, since a current corresponding to the current flowing through the current detection resistor Rs is input to the feedback circuit 5, the
本発明は、ＤＣ−ＤＣコンバータ、ＡＣ−ＤＣコンバータ等のスイッチング電源装置に適用可能である。 The present invention is applicable to switching power supply devices such as a DC-DC converter and an AC-DC converter.
１ 交流電源
２ 全波整流回路
５，６ 帰還回路
１０，１０ａ，１１ａ 制御回路
Ｉｏ 定電流源
１０３，１０４ 遅延回路
Ｄ１〜Ｄ５ ダイオード
Ｃ１〜Ｃ３ 平滑コンデンサ
Ｃ４〜Ｃ６ コンデンサ
Ｒ１〜Ｒ４ 抵抗
Ｑ１，Ｑ２，Ｑ３ スイッチング素子
Ｑ４ ＭＯＳＦＥＴ
ＣＭＰ１，ＣＭＰ２ コンパレータ
ＦＦ１ フリップフロップ回路
ＢＦ１〜ＢＦ４ インバータ回路
ＤＲ１，ＤＲ２ ドライバ回路
Ｃｒｉ 電流共振コンデンサ
Ｃｒｖ 電圧共振コンデンサ
Ｌｒ リアクトル
Ｔ１ トランス
Ｐ１ 一次巻線
Ｓ１ 第１の二次巻線
Ｓ２ 第２の二次巻線
ＬＥＤ 発光ダイオード
ＲＬ 負荷
Ｒｓ 電流検出抵抗
ＰＣ フォトカプラ
ＯＰ１ オペアンプ
Ｒｆ 帰還抵抗
Ｃｆ 帰還コンデンサ
DESCRIPTION OF
CMP1, CMP2 Comparator FF1 Flip-flop circuit BF1 to BF4 Inverter circuit DR1, DR2 Driver circuit Cri Current resonance capacitor
Crv voltage resonance capacitor Lr reactor T1 transformer P1 primary winding S1 first secondary winding S2 second secondary winding
LED Light emitting diode RL Load
Rs Current detection resistor PC Photocoupler OP1 Operational amplifier Rf Feedback resistor
Cf feedback capacitor
Claims (5)
前記直流電源の出力両端に接続され、第１スイッチング素子と第２スイッチング素子とが直列に接続された第１直列回路と、
前記第１スイッチング素子と前記第２スイッチング素子とを交互にオン／オフさせることにより前記直流電源の直流電圧を交流電圧に変換する制御回路と、
一次巻線と第１の二次巻線と第２の二次巻線とを有するトランスと、
前記第１スイッチング素子又は前記第２スイッチング素子の両端に接続され、リアクトルと前記トランスの前記一次巻線と電流共振コンデンサとが直列に接続された第２直列回路と、
前記トランスの前記第１の二次巻線に発生する電圧を整流平滑して第１出力電圧を出力する第１整流平滑回路と、
前記トランスの前記第２の二次巻線に発生する電圧を整流平滑して第２出力電圧を出力する第２整流平滑回路とを備え、
前記制御回路は、所定の電流を流す定電流源により充電されるコンデンサと、
前記コンデンサに充電された充電電圧と前記第１出力電圧とを比較することにより第１パルス信号を生成し、前記第１パルス信号を前記第１スイッチング素子に出力する第１比較手段と、
前記コンデンサに充電された充電電圧と前記第２出力電圧とを比較することにより第２パルス信号を生成し、前記第２パルス信号を前記第２スイッチング素子に出力する第２比較手段と、
前記第１比較手段の出力と前記第２比較手段の出力とを交互に切り替える切替手段と、
前記切替手段による切替が行なわれたとき、前記第１比較手段からの前記第１パルス信号又は前記第２比較手段からの前記第２パルス信号により前記コンデンサの電荷を放電させる放電手段と、
前記コンデンサに充電された充電電圧と前記第１出力電圧との比較により得られる充電時間に基づき前記第１比較手段からの前記第１パルス信号のオン時間を決定し、前記コンデンサに充電された充電電圧と前記第２出力電圧との比較により得られる充電時間に基づき前記第２比較手段からの前記第２パルス信号のオン時間を決定するオン時間決定手段と、
を備える多出力スイッチング電源装置。 DC power supply,
A first series circuit that is connected to both ends of the output of the DC power source and in which a first switching element and a second switching element are connected in series;
A control circuit that converts a DC voltage of the DC power source into an AC voltage by alternately turning on and off the first switching element and the second switching element;
A transformer having a primary winding, a first secondary winding and a second secondary winding;
A second series circuit connected to both ends of the first switching element or the second switching element, wherein a reactor, the primary winding of the transformer, and a current resonance capacitor are connected in series;
A first rectifying / smoothing circuit that rectifies and smoothes a voltage generated in the first secondary winding of the transformer and outputs a first output voltage;
A second rectifying / smoothing circuit that rectifies and smoothes a voltage generated in the second secondary winding of the transformer and outputs a second output voltage;
The control circuit includes a capacitor charged by a constant current source for supplying a predetermined current;
A first comparison means for generating a first pulse signal by comparing a charging voltage charged in the capacitor and the first output voltage, and outputting the first pulse signal to the first switching element;
A second comparing means for generating a second pulse signal by comparing a charging voltage charged in the capacitor and the second output voltage, and outputting the second pulse signal to the second switching element;
Switching means for alternately switching the output of the first comparison means and the output of the second comparison means;
Discharging means for discharging the charge of the capacitor by the first pulse signal from the first comparison means or the second pulse signal from the second comparison means when the switching by the switching means is performed;
The on-time of the first pulse signal from the first comparing means is determined based on the charging time obtained by comparing the charging voltage charged to the capacitor and the first output voltage, and the charging charged to the capacitor An on-time determining means for determining an on-time of the second pulse signal from the second comparing means based on a charging time obtained by comparing a voltage with the second output voltage;
A multi-output switching power supply device comprising:
前記制御回路は、前記検出手段により前記負荷の両端電圧が検出された場合には前記負荷の定電圧制御を行い、前記検出手段により前記負荷に流れる電流が検出された場合には前記負荷の定電流制御を行う請求項１乃至４のいずれか１記載の多出力スイッチング電源装置。 For each of the load connected to the output terminal of the first rectifying / smoothing circuit and the load connected to the output terminal of the second rectifying / smoothing circuit, the both-end voltage of the load is detected according to the type of the load, or the Having detection means for detecting the current flowing through the load;
The control circuit performs constant voltage control of the load when the voltage across the load is detected by the detection means, and controls the load when the current flowing through the load is detected by the detection means. The multi-output switching power supply device according to claim 1, wherein current control is performed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010240576A JP4702497B1 (en) | 2010-10-27 | 2010-10-27 | Multi-output switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010240576A JP4702497B1 (en) | 2010-10-27 | 2010-10-27 | Multi-output switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP4702497B1 true JP4702497B1 (en) | 2011-06-15 |
| JP2012095450A JP2012095450A (en) | 2012-05-17 |
Family
ID=44237083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010240576A Active JP4702497B1 (en) | 2010-10-27 | 2010-10-27 | Multi-output switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4702497B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9985549B2 (en) | 2015-09-11 | 2018-05-29 | Kabushiki Kaisha Toshiba | Control of a dead time in a DC-DC converter |
-
2010
- 2010-10-27 JP JP2010240576A patent/JP4702497B1/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9985549B2 (en) | 2015-09-11 | 2018-05-29 | Kabushiki Kaisha Toshiba | Control of a dead time in a DC-DC converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012095450A (en) | 2012-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3787171A1 (en) | Isolated dc/dc converters for wide output voltage range and control methods thereof | |
| US8233292B2 (en) | Controllers, systems and methods for controlling power of light sources | |
| JP5104947B2 (en) | Switching power supply | |
| US9667153B2 (en) | Switching power supply apparatus for generating control signal for lowering switching frequency of switching devices | |
| US8441237B2 (en) | Power factor correction (PFC) circuit and method therefor | |
| JP4232845B1 (en) | DC converter | |
| WO2011030640A1 (en) | Pfc converter | |
| US20170187292A1 (en) | System and Method for a Switching Circuit | |
| WO2016033681A1 (en) | Energy channelling single stage power converter | |
| JP2008219978A (en) | Multiple-output switching power supply unit | |
| JP2007104872A (en) | Power converter | |
| KR101858059B1 (en) | Switch control circuit, power factor corrector comprising the same, and driving mehtod of the power factor corrector | |
| US8824180B2 (en) | Power conversion apparatus | |
| CN109687702B (en) | DC-DC converter | |
| JP2011130577A (en) | Dc power supply unit | |
| KR101265799B1 (en) | Variable mode converter control circuit and half-bridge converter having the same | |
| JP2011019323A (en) | Power factor correction circuit | |
| JP6702112B2 (en) | Switching power supply device and LED lighting circuit | |
| JP6895502B2 (en) | Dimming circuit and dimming control method | |
| JP2015070708A (en) | Current resonance type power supply device | |
| JP2013236428A (en) | Dc conversion device | |
| JP2004364433A (en) | Dc voltage conversion circuit | |
| US9716427B2 (en) | Power factor correction circuit having bottom skip controller | |
| US9748849B2 (en) | Power supply | |
| TW201317734A (en) | Dual-mode power factor correction circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4702497 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |