JP7316066B2 - Semiconductor device and method for manufacturing semiconductor device - Google Patents

Semiconductor device and method for manufacturing semiconductor device Download PDF

Info

Publication number
JP7316066B2
JP7316066B2 JP2019043480A JP2019043480A JP7316066B2 JP 7316066 B2 JP7316066 B2 JP 7316066B2 JP 2019043480 A JP2019043480 A JP 2019043480A JP 2019043480 A JP2019043480 A JP 2019043480A JP 7316066 B2 JP7316066 B2 JP 7316066B2
Authority
JP
Japan
Prior art keywords
spacer
semiconductor chip
semiconductor device
gap
outer edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019043480A
Other languages
Japanese (ja)
Other versions
JP2020149993A (en
Inventor
宙和 山本
卓雄 小山
洋夫 山本
直 井上
博也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2019043480A priority Critical patent/JP7316066B2/en
Publication of JP2020149993A publication Critical patent/JP2020149993A/en
Application granted granted Critical
Publication of JP7316066B2 publication Critical patent/JP7316066B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing a semiconductor device.

半導体装置として、バンプ電極を介して第1半導体チップ上に第2半導体チップが実装されたものが知られている(例えば特許文献1参照)。そのような半導体装置の製造に際しては、第1半導体チップ及び第2半導体チップの各々にバンプ電極を設けておき、それらのバンプ電極同士を接合することによって第1半導体チップ上に第2半導体チップを実装する場合がある。 2. Description of the Related Art As a semiconductor device, there is known one in which a second semiconductor chip is mounted on a first semiconductor chip via bump electrodes (see, for example, Japanese Unexamined Patent Application Publication No. 2002-200011). In manufacturing such a semiconductor device, bump electrodes are provided on each of the first semiconductor chip and the second semiconductor chip, and the second semiconductor chip is formed on the first semiconductor chip by bonding the bump electrodes to each other. may be implemented.

特開2017-28216号公報JP 2017-28216 A

上述したような製造工程では、例えば第2半導体チップが反りを有している場合、第2半導体チップの縁側に設けられたバンプ電極が中央側に設けられたバンプ電極よりも先に第1半導体チップのバンプ電極に接触することで、縁側においてバンプ電極が潰れ過ぎる(過大に変形する)おそれがある。バンプ電極が潰れ過ぎると、例えば、当該バンプ電極が、近くに配置された他のバンプ電極と接触して短絡してしまうことがある。そのような事態は、バンプ電極が狭ピッチで配列されている場合に特に生じ易い。信頼性の向上のためには、バンプ電極の潰れ過ぎを抑制することが求められる。また、信頼性の向上のためには、第1半導体チップと第2半導体チップとの間の接合強度を高めることが併せて求められる。 In the manufacturing process as described above, for example, when the second semiconductor chip is warped, the bump electrodes provided on the edge side of the second semiconductor chip are formed before the bump electrodes provided on the central side of the second semiconductor chip. By contacting the bump electrodes of the chip, there is a risk that the bump electrodes will be too crushed (excessively deformed) on the edge side. If the bump electrode is crushed too much, for example, the bump electrode may come into contact with another nearby bump electrode, resulting in a short circuit. Such a situation is particularly likely to occur when bump electrodes are arranged at a narrow pitch. In order to improve reliability, it is required to suppress excessive crushing of the bump electrode. Further, in order to improve reliability, it is also required to increase the bonding strength between the first semiconductor chip and the second semiconductor chip.

本発明は、信頼性の向上が図られた半導体装置、及びそのような半導体装置の製造方法を提供することを目的とする。 An object of the present invention is to provide a semiconductor device with improved reliability and a method of manufacturing such a semiconductor device.

本発明の半導体装置は、互いに向かい合う支持体及び半導体チップの一方である第1要素と、支持体及び半導体チップの他方である第2要素と、第1要素上に配置された第1バンプ電極と、第2要素上に配置され、第1バンプ電極に接合された第2バンプ電極と、第1要素と第2要素との間に配置され、第1要素と第2要素との間の間隔を規定するスペーサと、第1要素と第2要素との間に配置されたアンダーフィル樹脂と、を備え、スペーサは、第2要素の外縁よりも内側に位置する第1側面と、第2要素と向かい合う対向面と、を有しており、対向面と第2要素との間には、第2要素の外縁の一部に沿って延在する隙間が形成されており、アンダーフィル樹脂は、隙間に入り込んでいる。 A semiconductor device of the present invention comprises a first element that is one of a support and a semiconductor chip facing each other, a second element that is the other of the support and the semiconductor chip, and a first bump electrode disposed on the first element. , a second bump electrode arranged on the second element and joined to the first bump electrode, and arranged between the first element and the second element, and the gap between the first element and the second element is a spacer defining the a gap extending along a portion of the outer edge of the second element is formed between the facing surface and the second element, and the underfill resin fills the gap getting into

この半導体装置では、第1要素と第2要素との間に配置されたスペーサにより、第1要素と第2要素との間の間隔が規定されている。そのため、例えば半導体チップ(第1要素及び第2要素の少なくとも一方)が反りを有している場合でも、第1バンプ電極と第2バンプ電極とを接合する際に第1バンプ電極及び第2バンプ電極が過大に変形するのを抑制することができる。その結果、第1バンプ電極と第2バンプ電極との良好な接合が実現されている。更に、スペーサが、第2要素の外縁よりも内側に位置する第1側面と、第2要素と向かい合う対向面と、を有しており、当該対向面と第2要素との間には、第2要素の外縁の一部に沿って延在する隙間が形成されており、アンダーフィル樹脂が当該隙間に入り込んでいる。第2要素とスペーサとの間の隙間にアンダーフィル樹脂が入り込んでいることにより、第1要素と第2要素との間の接合強度を向上することができる。以上により、この半導体装置によれば、信頼性の向上を図ることができる。 In this semiconductor device, the space between the first element and the second element is defined by the spacer arranged between the first element and the second element. Therefore, even if the semiconductor chip (at least one of the first element and the second element) is warped, for example, when the first bump electrode and the second bump electrode are bonded, the first bump electrode and the second bump Excessive deformation of the electrodes can be suppressed. As a result, good bonding is achieved between the first bump electrode and the second bump electrode. Further, the spacer has a first side surface positioned inside the outer edge of the second element and a facing surface facing the second element, and between the facing surface and the second element, the second A gap is formed that extends along a portion of the outer edge of the two elements, and the underfill resin enters the gap. Since the underfill resin enters the gap between the second element and the spacer, it is possible to improve the bonding strength between the first element and the second element. As described above, according to this semiconductor device, reliability can be improved.

本発明の半導体装置では、第2要素は、多角形板状に形成されており、第2要素の外縁の一部は、第2要素の角部を構成していてもよい。この場合、第1要素と第2要素との間の接合強度を効果的に向上することができる。 In the semiconductor device of the present invention, the second element may be formed in the shape of a polygonal plate, and part of the outer edge of the second element may form corners of the second element. In this case, the joint strength between the first element and the second element can be effectively improved.

本発明の半導体装置では、スペーサは、第1要素と第2要素とが向かい合う対向方向から見た場合に、L字状に形成されていてもよい。この場合、第1要素と第2要素との間の接合強度を一層効果的に向上することができる。 In the semiconductor device of the present invention, the spacer may be L-shaped when viewed from the direction in which the first element and the second element face each other. In this case, the joint strength between the first element and the second element can be improved more effectively.

本発明の半導体装置では、スペーサは、第1要素に接合された第1部分と、第2要素に接合され、第1部分に接触した第2部分と、を有していてもよい。この場合、信頼性の向上を図ることができるとの上記作用効果が顕著に奏される。 In the semiconductor device of the present invention, the spacer may have a first portion bonded to the first element and a second portion bonded to the second element and in contact with the first portion. In this case, the above operational effect that the reliability can be improved is remarkably exhibited.

本発明の半導体装置では、スペーサは、対向面に連なり、第2要素の外縁よりも外側に位置する第2側面を更に有していてもよい。この場合、アンダーフィル樹脂が隙間に入り込み易くなり、第1要素と第2要素との間の接合強度をより一層効果的に向上することができる。 In the semiconductor device of the present invention, the spacer may further have a second side surface continuous with the opposing surface and located outside the outer edge of the second element. In this case, the underfill resin can easily enter the gap, and the bonding strength between the first element and the second element can be improved more effectively.

本発明の半導体装置では、隙間の幅は、第2要素から離れるほど広くなっていてもよい。この場合、第1要素と第2要素との間の接合強度をより一層効果的に向上することができる。 In the semiconductor device of the present invention, the width of the gap may increase with distance from the second element. In this case, the joint strength between the first element and the second element can be improved more effectively.

本発明の半導体装置では、アンダーフィル樹脂は、隙間に入り込んで第1側面に接触していてもよい。この場合、第1要素と第2要素との間の接合強度をより一層効果的に向上することができる。 In the semiconductor device of the present invention, the underfill resin may enter the gap and be in contact with the first side surface. In this case, the joint strength between the first element and the second element can be improved more effectively.

本発明の半導体装置は、第1要素と第2要素とが向かい合う対向方向から見た場合に第2要素を囲むように第1要素の表面上に配置された樹脂枠と、樹脂枠よりも外側に位置するように第1要素の表面に設けられた電極パッドと、を更に備えてもよい。この場合、硬化前のアンダーフィル樹脂が広がって電極パッドに接触するのを樹脂枠によって抑制することができる。 A semiconductor device of the present invention comprises: a resin frame disposed on the surface of the first element so as to surround the second element when viewed from the direction in which the first element and the second element face each other; and an electrode pad provided on the surface of the first element so as to be positioned at the position of the electrode pad. In this case, the resin frame can prevent the uncured underfill resin from spreading and coming into contact with the electrode pads.

本発明の半導体装置では、第1バンプ電極は、第1要素上に複数配置されており、第2バンプ電極は、第2要素上に複数配置されており、スペーサは、複数の第1バンプ電極同士を分離するように配置された分離部、及び、複数の第2バンプ電極同士を分離するように配置された分離部の少なくとも一方を有していてもよい。この場合、第1バンプ電極同士の短絡及び第2バンプ電極同士の短絡の少なくとも一方を分離部によって抑制することができる。 In the semiconductor device of the present invention, a plurality of first bump electrodes are arranged on the first element, a plurality of second bump electrodes are arranged on the second element, and the spacer comprises a plurality of first bump electrodes. It may have at least one of a separation portion arranged to separate the electrodes from each other and a separation portion arranged to separate the plurality of second bump electrodes from each other. In this case, at least one of a short circuit between the first bump electrodes and a short circuit between the second bump electrodes can be suppressed by the separating portion.

本発明の半導体装置の製造方法は、支持体及び半導体チップの一方である第1要素上に配置された第1バンプ電極と、支持体及び半導体チップの他方である第2要素上に配置された第2バンプ電極とを、第1要素と第2要素との間に配置されたスペーサによって第1要素と第2要素との間の間隔を保ちつつ、互いに接合する第1ステップと、第1ステップの後に、第1気圧の環境において、第2要素の外縁に沿ってアンダーフィル樹脂材を配置することにより、第1要素と第2要素との間に閉空間を形成する第2ステップと、第2ステップの後に、第1気圧よりも高い第2気圧への配置によって閉空間にアンダーフィル樹脂材を充填すると共に、充填したアンダーフィル樹脂材を硬化させる第3ステップと、を備え、第1ステップでは、第2要素の外縁よりも内側に位置する第1側面と、第2要素と向かい合う対向面と、を有するスペーサによって、対向面と第2要素との間に、第2要素の外縁の一部に沿って延在する隙間が形成され、第2ステップ及び第3ステップの少なくとも一方において、アンダーフィル樹脂材が隙間に入り込む。この製造方法によれば、上述した理由により信頼性の向上が図られた半導体装置を得ることができる。 A method of manufacturing a semiconductor device according to the present invention comprises a first bump electrode arranged on a first element which is one of a support and a semiconductor chip, and a second bump electrode arranged on a second element which is the other of the support and a semiconductor chip. a first step of bonding the second bump electrode to each other while maintaining a gap between the first element and the second element by a spacer disposed between the first element and the second element; followed by a second step of forming a closed space between the first element and the second element by disposing an underfill resin material along the outer edge of the second element in an environment of the first atmospheric pressure; After the two steps, a third step of filling the closed space with the underfill resin material by disposing to a second atmospheric pressure higher than the first atmospheric pressure and curing the filled underfill resin material; In the above, a spacer having a first side surface positioned inside the outer edge of the second element and an opposing surface facing the second element provides a space between the opposing surface and the second element on one side of the outer edge of the second element. A gap extending along the portion is formed, and in at least one of the second step and the third step, the underfill resin material enters the gap. According to this manufacturing method, it is possible to obtain a semiconductor device whose reliability is improved for the reasons described above.

本発明の半導体装置の製造方法において、第1ステップでは、第1要素上に配置された第1部分と、第2要素上に配置された第2部分とが接触することにより、第1部分及び第2部分を有するスペーサが構成されてもよい。この場合、信頼性の向上を図ることができるとの上記作用効果が顕著に奏される。 In the method of manufacturing a semiconductor device according to the present invention, in the first step, the first portion arranged on the first element and the second portion arranged on the second element are brought into contact with each other to form the first portion and the second portion. A spacer may be configured having a second portion. In this case, the above operational effect that the reliability can be improved is remarkably exhibited.

本発明の半導体装置の製造方法において、第1ステップでは、第1部分と第2部分とが接触する前に、第1バンプ電極と第2バンプ電極とが接触してもよい。この場合、第1バンプ電極と第2バンプ電極とを一層確実に接合することができる。 In the method of manufacturing a semiconductor device according to the present invention, in the first step, the first bump electrode and the second bump electrode may contact each other before the first portion and the second portion contact each other. In this case, the first bump electrode and the second bump electrode can be more reliably bonded.

本発明によれば、信頼性の向上が図られた半導体装置、及びそのような半導体装置の製造方法を提供することができる。 According to the present invention, it is possible to provide a semiconductor device with improved reliability and a method of manufacturing such a semiconductor device.

実施形態に係る半導体装置の斜視図である。1 is a perspective view of a semiconductor device according to an embodiment; FIG. 半導体装置の断面図である。1 is a cross-sectional view of a semiconductor device; FIG. 第1半導体チップ及び第2半導体チップを第2半導体チップ側から見た図である。FIG. 3 is a view of the first semiconductor chip and the second semiconductor chip as seen from the second semiconductor chip side; 第1半導体チップ及び第2半導体チップの断面図である。3 is a cross-sectional view of a first semiconductor chip and a second semiconductor chip; FIG. 接合前の第1半導体チップ及び第2半導体チップの断面図である。3 is a cross-sectional view of the first semiconductor chip and the second semiconductor chip before bonding; FIG. アンダーフィル樹脂材が充填される前の第1半導体チップ及び第2半導体チップの断面図である。4 is a cross-sectional view of the first semiconductor chip and the second semiconductor chip before being filled with an underfill resin material; FIG. 変形例に係る第1半導体チップ及び第2半導体チップの断面図である。FIG. 10 is a cross-sectional view of a first semiconductor chip and a second semiconductor chip according to a modification; 変形例に係る第2バンプ電極及びスペーサの断面図である。FIG. 10 is a cross-sectional view of a second bump electrode and spacers according to a modification;

以下、本発明の一実施形態について、図面を参照しつつ詳細に説明する。なお、以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を省略する。
[半導体装置の構成]
An embodiment of the present invention will be described in detail below with reference to the drawings. In the following description, the same reference numerals are used for the same or corresponding elements, and overlapping descriptions are omitted.
[Structure of semiconductor device]

図1及び図2に示されるように、半導体装置1は、支持基板10と、第1半導体チップ(第1要素、支持体、バンプ付き基板)20と、第2半導体チップ(第2要素、支持体)30と、を備えている。半導体装置1は、例えば、裏面入射型のエリアイメージセンサ又はリニアイメージセンサである。第1半導体チップ20は、例えば、CMOS読み出し回路(ROIC:readout integrated circuit)である。第2半導体チップ30は、例えば、InGaAsフォトダイオードアレイである。第1半導体チップ20と第2半導体チップ30とは、フリップチップボンディングによって互いに接合されている。 As shown in FIGS. 1 and 2, the semiconductor device 1 includes a support substrate 10, a first semiconductor chip (first element, support, substrate with bumps) 20, and a second semiconductor chip (second element, support). body) 30; The semiconductor device 1 is, for example, a back-illuminated area image sensor or linear image sensor. The first semiconductor chip 20 is, for example, a CMOS readout circuit (ROIC: readout integrated circuit). The second semiconductor chip 30 is, for example, an InGaAs photodiode array. The first semiconductor chip 20 and the second semiconductor chip 30 are bonded together by flip chip bonding.

支持基板10は、第1半導体チップ20及び第2半導体チップ30を支持する基板である。支持基板10の表面10aには、複数の電極パッド11が設けられている。 The support substrate 10 is a substrate that supports the first semiconductor chip 20 and the second semiconductor chip 30 . A plurality of electrode pads 11 are provided on the surface 10 a of the support substrate 10 .

第1半導体チップ20は、半導体基板21における表面21a側の部分に回路部22が作り込まれた半導体チップである。第1半導体チップ20は、支持基板10の表面10a上に配置されている。回路部22は、表面21aに設けられた複数の電極パッド23及び複数の電極パッド24を含んでいる。対応する電極パッド23と電極パッド24とは、半導体基板21に作り込まれた配線を介して互いに電気的に接続されている。各電極パッド23は、ワイヤ5を介して支持基板10の電極パッド11に電気的に接続されている。半導体基板21は、例えば矩形板状に形成されている。 The first semiconductor chip 20 is a semiconductor chip in which a circuit section 22 is built in a portion of a semiconductor substrate 21 on the side of the front surface 21a. The first semiconductor chip 20 is arranged on the surface 10 a of the support substrate 10 . The circuit section 22 includes a plurality of electrode pads 23 and a plurality of electrode pads 24 provided on the surface 21a. The corresponding electrode pads 23 and electrode pads 24 are electrically connected to each other through wiring built into the semiconductor substrate 21 . Each electrode pad 23 is electrically connected to the electrode pad 11 of the support substrate 10 via the wire 5 . The semiconductor substrate 21 is formed, for example, in a rectangular plate shape.

第2半導体チップ30は、半導体基板31における表面31a側の部分に受光部32が作り込まれた半導体チップである。受光部32は、フォトダイオードによって構成された複数の画素33を含んでいる。各画素33には、表面31aに設けられた電極パッド34が電気的に接続されている。半導体基板31は、例えば矩形板状に形成されている。 The second semiconductor chip 30 is a semiconductor chip in which a light receiving portion 32 is built in a portion of a semiconductor substrate 31 on the side of the surface 31a. The light receiving section 32 includes a plurality of pixels 33 composed of photodiodes. Each pixel 33 is electrically connected to an electrode pad 34 provided on the surface 31a. The semiconductor substrate 31 is formed in, for example, a rectangular plate shape.

第2半導体チップ30は、間隔を空けて第1半導体チップ20と向かい合っている。第1半導体チップ20と第2半導体チップ30とが向かい合う対向方向Aにおいて、半導体基板21の表面21aに設けられた複数の電極パッド24と、半導体基板31の表面31aに設けられた複数の電極パッド34とは、一対一で向かい合っている。向かい合う電極パッド24と電極パッド34とは、第1バンプ電極41及び第2バンプ電極51を介して電気的に接続されている。 The second semiconductor chip 30 faces the first semiconductor chip 20 with a gap therebetween. A plurality of electrode pads 24 provided on the surface 21a of the semiconductor substrate 21 and a plurality of electrode pads provided on the surface 31a of the semiconductor substrate 31 in the facing direction A in which the first semiconductor chip 20 and the second semiconductor chip 30 face each other. 34 faces one-on-one. The electrode pads 24 and electrode pads 34 facing each other are electrically connected via the first bump electrode 41 and the second bump electrode 51 .

図3~図6を参照しつつ、第1半導体チップ20及び第2半導体チップ30について更に説明する。図3に示されるように、第1半導体チップ20(半導体基板21)は、対向方向Aから見た場合に、第2半導体チップ30(半導体基板31)よりも大きい。対向方向Aから見た場合における第1半導体チップ20及び第2半導体チップ30の各々のサイズは、例えば10~20mm程度×10~20mm程度である。第1半導体チップ20及び第2半導体チップ30の各々の厚さは、例えば数百μm程度である。 The first semiconductor chip 20 and the second semiconductor chip 30 will be further described with reference to FIGS. 3 to 6. FIG. As shown in FIG. 3, the first semiconductor chip 20 (semiconductor substrate 21) is larger than the second semiconductor chip 30 (semiconductor substrate 31) when viewed from the facing direction A. As shown in FIG. The size of each of the first semiconductor chip 20 and the second semiconductor chip 30 when viewed from the opposing direction A is, for example, approximately 10 to 20 mm×10 to 20 mm. Each thickness of the first semiconductor chip 20 and the second semiconductor chip 30 is, for example, about several hundred μm.

第1バンプ電極41は、半導体基板21の表面21a上に複数配列されている。第1バンプ電極41は、例えば、図3に示される矩形状の領域R内に配置されている。図4~図6では、説明の便宜上、2つの第1バンプ電極41のみが示されているが、実際には多数の第1バンプ電極41が並んでいる。 A plurality of first bump electrodes 41 are arranged on the surface 21 a of the semiconductor substrate 21 . The first bump electrode 41 is arranged, for example, within a rectangular region R shown in FIG. Although only two first bump electrodes 41 are shown in FIGS. 4 to 6 for convenience of explanation, a large number of first bump electrodes 41 are actually arranged.

第1バンプ電極41は、例えば格子状(マトリクス状)に並んでいる。第1バンプ電極41の数は、画素33の数と略等しい。第1バンプ電極41は、例えば、640行512列又は1280行1024列、配置されている。隣り合う第1バンプ電極41の中心間距離は、例えば10μm~20μm程度である。第1バンプ電極41は、例えばインジウム(In)により構成されているが、SbAgCu(錫銀銅)半田又は金(Au)により構成されていてもよい。 The first bump electrodes 41 are arranged, for example, in a grid pattern (matrix pattern). The number of first bump electrodes 41 is approximately equal to the number of pixels 33 . The first bump electrodes 41 are arranged, for example, in 640 rows and 512 columns or 1280 rows and 1024 columns. The center-to-center distance between adjacent first bump electrodes 41 is, for example, about 10 μm to 20 μm. The first bump electrode 41 is made of, for example, indium (In), but may be made of SbAgCu (tin-silver-copper) solder or gold (Au).

第1バンプ電極41は、例えば、互いに隣り合うように配置された4つの柱状バンプ42によって構成されている。4つの柱状バンプ42は、例えば、対向方向Aから見た場合に、仮想的な四角形の4つの角部にそれぞれ配置されている。各柱状バンプ45は、例えば略四角錐台形状に形成されている。 The first bump electrode 41 is composed of, for example, four columnar bumps 42 arranged adjacent to each other. The four columnar bumps 42 are arranged, for example, at four corners of an imaginary quadrangle when viewed from the facing direction A, respectively. Each columnar bump 45 is formed, for example, in a substantially truncated quadrangular pyramid shape.

第2バンプ電極51は、半導体基板31の表面31a上に複数配列されている。第2バンプ電極51は、例えば、略円錐台形状の1つの柱状バンプによって構成されている。第2バンプ電極51の外面は、第2バンプ電極51が先細りになるように傾斜している。第2バンプ電極51は、例えば、第1バンプ電極41と同一の金属材料により構成されている。 A plurality of second bump electrodes 51 are arranged on the surface 31 a of the semiconductor substrate 31 . The second bump electrode 51 is composed of, for example, one columnar bump having a substantially truncated cone shape. The outer surface of the second bump electrode 51 is inclined so that the second bump electrode 51 is tapered. The second bump electrode 51 is made of, for example, the same metal material as the first bump electrode 41 .

複数の第2バンプ電極51は、複数の第1バンプ電極41にそれぞれ接合されている。すなわち、一の第1バンプ電極41と一の第2バンプ電極51とが互いに接合されている。第1バンプ電極41と第2バンプ電極51とは、例えば熱圧着により互いに接合されている。この例では、第2バンプ電極51は、第1バンプ電極41を構成する4つの柱状バンプ42の間に配置されて第1バンプ電極41に接合されている。 The plurality of second bump electrodes 51 are bonded to the plurality of first bump electrodes 41 respectively. That is, one first bump electrode 41 and one second bump electrode 51 are bonded to each other. The first bump electrode 41 and the second bump electrode 51 are bonded to each other, for example, by thermocompression bonding. In this example, the second bump electrode 51 is arranged between four columnar bumps 42 forming the first bump electrode 41 and joined to the first bump electrode 41 .

半導体装置1は、4つのスペーサ60と、アンダーフィル樹脂70と、樹脂枠80と、を更に備えている。各スペーサ60は、第1半導体チップ20と第2半導体チップ30との間に配置され、第1半導体チップ20と第2半導体チップ30との間の間隔を規定している。第1半導体チップ20と第2半導体チップ30との間の間隔は、例えば3μm程度である。 The semiconductor device 1 further includes four spacers 60 , an underfill resin 70 and a resin frame 80 . Each spacer 60 is arranged between the first semiconductor chip 20 and the second semiconductor chip 30 and defines the spacing between the first semiconductor chip 20 and the second semiconductor chip 30 . The distance between the first semiconductor chip 20 and the second semiconductor chip 30 is, for example, about 3 μm.

4つのスペーサ60は、それぞれ、半導体基板31の角部に配置されている。この例では、各スペーサ60は、対向方向Aから見た場合に、L字状に形成されており、半導体基板31の角部(第2半導体チップ30の角部)を構成する2つの辺部に沿って配置されている。これらの辺部は、半導体基板31の外縁(第2半導体チップ30の外縁)31bの一部である。各スペーサ60は、第1バンプ電極41及び第2バンプ電極51が配置された領域Rよりも外側に配置されている。なお、「外側」とは、対向方向Aから見た場合に、半導体基板31の中心に対して外縁31bが位置する側であり、「内側」とは、対向方向Aから見た場合に、外縁31bに対して半導体基板31の中心が位置する側である。 The four spacers 60 are arranged at the corners of the semiconductor substrate 31, respectively. In this example, each spacer 60 is formed in an L shape when viewed from the facing direction A, and has two side portions forming corner portions of the semiconductor substrate 31 (corner portions of the second semiconductor chip 30). are placed along the These side portions are part of the outer edge 31b of the semiconductor substrate 31 (the outer edge of the second semiconductor chip 30). Each spacer 60 is arranged outside the region R where the first bump electrode 41 and the second bump electrode 51 are arranged. The “outside” is the side where the outer edge 31b is located with respect to the center of the semiconductor substrate 31 when viewed from the facing direction A, and the “inner side” is the side where the outer edge 31b is positioned when viewed from the facing direction A. This is the side where the center of the semiconductor substrate 31 is located with respect to 31b.

以下、一のスペーサ60について説明するが、他のスペーサ60も当該一のスペーサ60と同一の構成を有している。図1,2では、スペーサ60及びアンダーフィル樹脂70等の図示は省略されている。 One spacer 60 will be described below, but the other spacers 60 have the same configuration as the one spacer 60 concerned. 1 and 2, illustration of the spacer 60, the underfill resin 70, etc. is omitted.

スペーサ60は、半導体基板21の表面21aに接合された第1部分61と、半導体基板31の表面31aに接合された第2部分62と、を有している。第1部分61及び第2部分62の各々は、対向方向Aから見た場合に、L字状に形成されている。第1部分61及び第2部分62の各々は、例えば、ポリイミド等の樹脂材料により層状に形成されている。 The spacer 60 has a first portion 61 bonded to the surface 21 a of the semiconductor substrate 21 and a second portion 62 bonded to the surface 31 a of the semiconductor substrate 31 . Each of the first portion 61 and the second portion 62 is formed in an L shape when viewed from the opposing direction A. As shown in FIG. Each of the first portion 61 and the second portion 62 is formed in layers from a resin material such as polyimide, for example.

第1部分61は、半導体基板31の角部を構成する2つの辺部に沿って配置されている。第1部分61は、対向方向Aから見た場合に、半導体基板31の外縁31bよりも外側に位置する部分と、外縁31bよりも内側に位置する部分と、を含んでいる。すなわち、第1部分61は、対向方向Aから見た場合に、外縁31bの内側と外側とに跨がるように配置されている。第1部分61の厚さは、例えば1.5μm程度である。 The first portion 61 is arranged along two sides forming corners of the semiconductor substrate 31 . The first portion 61 includes a portion located outside the outer edge 31b of the semiconductor substrate 31 and a portion located inside the outer edge 31b when viewed from the facing direction A. As shown in FIG. That is, the first portion 61 is arranged so as to straddle the inner side and the outer side of the outer edge 31b when viewed from the facing direction A. As shown in FIG. The thickness of the first portion 61 is, for example, about 1.5 μm.

第2部分62は、半導体基板31の角部を構成する2つの辺部に沿って配置されている。第2部分62は、半導体基板31の外縁31bから所定の間隔を空けて、外縁31bに沿って配置されている。すなわち、第2部分62は、外縁31bよりも僅かに内側に配置されている。第2部分62の厚さは、例えば1.5μm程度である。第2部分62は、対向方向Aから見た場合に、第1部分61と重なっている。第2部分62は、第1部分61に接触している。 The second portion 62 is arranged along the two sides forming the corners of the semiconductor substrate 31 . The second portion 62 is arranged along the outer edge 31b of the semiconductor substrate 31 at a predetermined distance from the outer edge 31b. That is, the second portion 62 is arranged slightly inside the outer edge 31b. The thickness of the second portion 62 is, for example, about 1.5 μm. The second portion 62 overlaps the first portion 61 when viewed from the facing direction A. As shown in FIG. The second portion 62 is in contact with the first portion 61 .

スペーサ60は、半導体基板31の外縁31bよりも内側に位置する第1側面63と、半導体基板31の表面31aと向かい合う対向面64と、外縁31bよりも外側に位置する第2側面65と、を有している。第1側面63は、第2部分62により構成され、対向方向Aに沿って延在している。この例では、第1側面63は、半導体基板31から離れるほど内側に向かうように傾斜すると共に、半導体基板31とは反対側に向けて凸状に湾曲している。対向面64は、第1部分61により構成されて第1側面63に連なり、対向方向Aに垂直な方向に沿って延在している。第2側面65は、第1部分61により構成されて対向面64に連なり、対向方向Aに沿って延在している。この例では、第2側面65は、半導体基板21から離れるほど内側に向かうように傾斜すると共に、半導体基板21とは反対側に向けて凸状に湾曲している。 The spacer 60 has a first side surface 63 positioned inside the outer edge 31b of the semiconductor substrate 31, a facing surface 64 facing the surface 31a of the semiconductor substrate 31, and a second side surface 65 positioned outside the outer edge 31b. have. The first side surface 63 is configured by the second portion 62 and extends along the opposing direction A. As shown in FIG. In this example, the first side surface 63 is inclined inwardly as the distance from the semiconductor substrate 31 increases, and is convexly curved toward the side opposite to the semiconductor substrate 31 . The facing surface 64 is configured by the first portion 61, continues to the first side surface 63, and extends in a direction perpendicular to the facing direction A. As shown in FIG. The second side surface 65 is configured by the first portion 61, continues to the facing surface 64, and extends along the facing direction A. As shown in FIG. In this example, the second side surface 65 is inclined inwardly as the distance from the semiconductor substrate 21 increases, and is convexly curved toward the side opposite to the semiconductor substrate 21 .

対向面64と半導体基板31の表面31aとの間には、隙間Gが形成されている。隙間Gは、表面31a、第1側面63及び対向面64によって画定されている。隙間Gは、半導体基板31の角部を構成する2つの辺部に沿って延在しており、対向方向Aから見た場合に略L字状に形成されている。この例では、隙間Gの幅(すなわち、半導体基板31の外縁31bから第1側面63までの距離)は、半導体基板31から離れるほど広くなっている。 A gap G is formed between the facing surface 64 and the surface 31 a of the semiconductor substrate 31 . Gap G is defined by surface 31 a , first side surface 63 and opposing surface 64 . The gap G extends along the two sides forming the corners of the semiconductor substrate 31 and is substantially L-shaped when viewed from the opposing direction A. As shown in FIG. In this example, the width of the gap G (that is, the distance from the outer edge 31 b of the semiconductor substrate 31 to the first side surface 63 ) increases with distance from the semiconductor substrate 31 .

隙間Gは、隣り合う2つのスペーサ60によって半導体基板21と半導体基板31との間に形成された各開口部P内まで、延在している。換言すれば、開口部P内における対向面64と半導体基板31の表面31aとの間には、隙間Wが形成されている。隙間Wは、表面31a、第1側面63及び対向面64によって画定されている。 Gap G extends into each opening P formed between semiconductor substrate 21 and semiconductor substrate 31 by two spacers 60 adjacent to each other. In other words, a gap W is formed between the facing surface 64 and the surface 31a of the semiconductor substrate 31 in the opening P. As shown in FIG. Gap W is defined by surface 31 a , first side surface 63 and opposing surface 64 .

アンダーフィル樹脂70は、第1半導体チップ20と第2半導体チップ30との間に配置されている。具体的には、アンダーフィル樹脂70は、半導体基板21と半導体基板31との間に形成された空間Sに充填されている。アンダーフィル樹脂70は、隙間Wに入り込んでいる。アンダーフィル樹脂70は、対向方向Aから見た場合に半導体基板31の外縁31bよりも外側に、外縁31bに沿って配置されたフィレット部71を有している。フィレット部71は、半導体基板31を囲むように設けられている。 The underfill resin 70 is arranged between the first semiconductor chip 20 and the second semiconductor chip 30 . Specifically, the underfill resin 70 fills the space S formed between the semiconductor substrate 21 and the semiconductor substrate 31 . The underfill resin 70 enters the gap W. The underfill resin 70 has a fillet portion 71 arranged along the outer edge 31b of the semiconductor substrate 31 outside the outer edge 31b of the semiconductor substrate 31 when viewed from the facing direction A. As shown in FIG. Fillet portion 71 is provided so as to surround semiconductor substrate 31 .

フィレット部71は、半導体基板31の側面31cに這い上っている。フィレット部71は、例えば、半導体基板31の表面31aから数百μm程度、側面31cに這い上がっている。フィレット部71は、隣り合う2つのスペーサ60によって半導体基板21と半導体基板31との間に形成された開口部Pを介して、空間Sに充填されたアンダーフィル樹脂70と接続されている。 The fillet portion 71 extends over the side surface 31 c of the semiconductor substrate 31 . The fillet portion 71, for example, extends from the front surface 31a of the semiconductor substrate 31 to the side surface 31c by several hundred μm. The fillet portion 71 is connected to the underfill resin 70 filled in the space S through an opening P formed between the semiconductor substrates 21 and 31 by two adjacent spacers 60 .

図4に示されるように、フィレット部71は、隙間Gに入り込んでいる。この例では、アンダーフィル樹脂70は、隙間Gの全体を埋めるように隙間Gに入り込み、第1側面63に接触している(第1側面63に至っている)。 As shown in FIG. 4, the fillet portion 71 enters the gap G. As shown in FIG. In this example, the underfill resin 70 enters the gap G so as to fill the entire gap G and contacts the first side surface 63 (reaches the first side surface 63).

樹脂枠80は、対向方向Aから見た場合に第2半導体チップ30を囲むように、第1半導体チップ20の表面21a上に配置されている。樹脂枠80は、例えば、スペーサ60と同一の樹脂材料により層状に形成されている。樹脂枠80は、例えば矩形枠状に形成されている。アンダーフィル樹脂70は、樹脂枠80に乗り上げている。上述した電極パッド23は、樹脂枠80よりも外側に設けられている。
[半導体装置の製造方法]
The resin frame 80 is arranged on the surface 21 a of the first semiconductor chip 20 so as to surround the second semiconductor chip 30 when viewed from the facing direction A. As shown in FIG. The resin frame 80 is formed in layers from the same resin material as the spacer 60, for example. The resin frame 80 is formed in, for example, a rectangular frame shape. The underfill resin 70 runs over the resin frame 80 . The electrode pads 23 described above are provided outside the resin frame 80 .
[Method for manufacturing a semiconductor device]

第1半導体チップ20上に配置された第1バンプ電極41と、第2半導体チップ30上に配置された第2バンプ電極51とを、第1半導体チップ20と第2半導体チップ30との間に配置されたスペーサ60によって第1半導体チップ20と第2半導体チップ30との間の間隔を保ちつつ、互いに接合する(第1ステップ、図5及び図6)。第1ステップでは、例えば熱圧着により、第1バンプ電極41と第2バンプ電極51とを接合する。 The first bump electrodes 41 arranged on the first semiconductor chip 20 and the second bump electrodes 51 arranged on the second semiconductor chip 30 are interposed between the first semiconductor chip 20 and the second semiconductor chip 30. The first semiconductor chip 20 and the second semiconductor chip 30 are bonded to each other while maintaining a space between them by the arranged spacers 60 (first step, FIGS. 5 and 6). In the first step, the first bump electrode 41 and the second bump electrode 51 are bonded by, for example, thermocompression bonding.

第1ステップでは、第1半導体チップ20上に配置された第1部分61と、第2半導体チップ30上に配置された第2部分62とが接触することにより、第1部分61及び第2部分62を有するスペーサ60が構成される。上述したとおり、第1半導体チップ20と第2半導体チップ30との間には、スペーサ60により、第2半導体チップ30の角部を構成する2つの辺部に沿って延在する隙間Gが形成される。 In the first step, the first portion 61 arranged on the first semiconductor chip 20 and the second portion 62 arranged on the second semiconductor chip 30 are brought into contact with each other so that the first portion 61 and the second portion A spacer 60 having 62 is constructed. As described above, between the first semiconductor chip 20 and the second semiconductor chip 30, the spacer 60 forms the gap G extending along the two sides forming the corners of the second semiconductor chip 30. be done.

第1ステップでは、第1部分61と第2部分62とが接触する前に、第1バンプ電極41と第2バンプ電極51とが接触する。第1バンプ電極41と第2バンプ電極51の接合前において、第1バンプ電極41(柱状バンプ45)の高さは、例えば2μm程度であり、第2バンプ電極51の高さは、例えば5μm程度である。接合前において、第1バンプ電極41の高さは、スペーサ60の第1部分61の高さよりも高く、第2バンプ電極51の高さは、スペーサ60の第2部分62の高さよりも高い。 In the first step, the first bump electrode 41 and the second bump electrode 51 are brought into contact before the first portion 61 and the second portion 62 are brought into contact. Before bonding the first bump electrode 41 and the second bump electrode 51, the height of the first bump electrode 41 (columnar bump 45) is, for example, about 2 μm, and the height of the second bump electrode 51 is, for example, about 5 μm. is. Before bonding, the height of the first bump electrode 41 is higher than the height of the first portion 61 of the spacer 60 , and the height of the second bump electrode 51 is higher than the height of the second portion 62 of the spacer 60 .

続いて、真空充填法により、第1半導体チップ20と第2半導体チップ30との間にアンダーフィル樹脂70を配置する。まず、真空環境(所定の真空度に維持された大気圧よりも低圧の環境)(第1気圧の環境)において、第2半導体チップ30の外縁31bに沿ってアンダーフィル樹脂材を配置することにより、第1半導体チップ20と第2半導体チップ30との間に閉空間を形成する(第2ステップ)。このアンダーフィル樹脂材の供給は、例えばディスペンサを用いて実施される。アンダーフィル樹脂材は、隣り合う2つのスペーサ60によって第1半導体チップ20と第2半導体チップ30との間に形成された開口部Pを塞ぐように配置される。 Subsequently, the underfill resin 70 is placed between the first semiconductor chip 20 and the second semiconductor chip 30 by vacuum filling. First, by arranging the underfill resin material along the outer edge 31b of the second semiconductor chip 30 in a vacuum environment (environment of pressure lower than atmospheric pressure maintained at a predetermined degree of vacuum) (environment of first atmospheric pressure) , forming a closed space between the first semiconductor chip 20 and the second semiconductor chip 30 (second step). The underfill resin material is supplied using, for example, a dispenser. The underfill resin material is arranged so as to close the opening P formed between the first semiconductor chip 20 and the second semiconductor chip 30 by two spacers 60 adjacent to each other.

続いて、真空環境を解いて大気圧に解放することで、アンダーフィル樹脂材によって互いの間に閉空間が形成された第1半導体チップ20及び第2半導体チップ30を大気圧環境に配置する。この大気圧環境への配置(第1気圧よりも高い第2気圧への配置)によって、閉空間にアンダーフィル樹脂材が充填される。続いて、充填したアンダーフィル樹脂材を硬化させることでアンダーフィル樹脂70を形成し、第1半導体チップ20と第2半導体チップ30との間にアンダーフィル樹脂70を配置する(第3ステップ)。第3ステップの後に、第1半導体チップ20及び第2半導体チップ30を支持基板10上に実装する。以上の工程により、半導体装置1が得られる。 Subsequently, the vacuum environment is released to the atmospheric pressure, so that the first semiconductor chip 20 and the second semiconductor chip 30 with the closed space formed therebetween by the underfill resin material are arranged in the atmospheric pressure environment. The closed space is filled with the underfill resin material by this placement in the atmospheric pressure environment (placement in the second pressure higher than the first pressure). Subsequently, the filled underfill resin material is cured to form the underfill resin 70, and the underfill resin 70 is arranged between the first semiconductor chip 20 and the second semiconductor chip 30 (third step). After the third step, the first semiconductor chip 20 and the second semiconductor chip 30 are mounted on the support substrate 10 . The semiconductor device 1 is obtained by the above steps.

第2ステップにおいては、第2半導体チップ30の外縁31bに沿って配置されたアンダーフィル樹脂材の一部が、毛細管現象によって隙間Gに入り込む。すなわち、第1ステップにおいて形成される隙間Gの幅は、第2ステップにおいてアンダーフィル樹脂材の一部が毛細管現象によって隙間Gに入り込む程度に、狭くなっている。アンダーフィル樹脂材は、第3ステップにおける大気圧環境への配置後に、毛細管現象によって隙間Gに入り込んでもよい。アンダーフィル樹脂材は、第3ステップにおける硬化時に、毛細管現象によって隙間Gに入り込んでもよい。すなわち、第2ステップ及び第3ステップの少なくとも一方において、アンダーフィル樹脂材が隙間Gに入り込めばよい。本実施形態の半導体装置1では、スペーサ60の第1側面63が傾斜及び湾曲しており(曲面であり)、隙間Gの幅が半導体基板31から離れるほど広くなっている。すなわち、隙間Gの奥部(第1側面63と対向面64との境界部)に向かうほど、隙間Gが狭くなっている。そのため、毛細管現象が生じ易く、隙間Gの奥部にまで樹脂が充填され易くなっている。また、第2側面65が湾曲及び傾斜していることによっても、毛細管現象が生じ易く、隙間の奥部にまで樹脂が充填され易くなっている。
[作用効果]
In the second step, part of the underfill resin material arranged along the outer edge 31b of the second semiconductor chip 30 enters the gap G due to capillary action. That is, the width of the gap G formed in the first step is narrowed to such an extent that part of the underfill resin material enters the gap G by capillary action in the second step. The underfill resin material may enter the gap G by capillary action after placement in the atmospheric pressure environment in the third step. The underfill resin material may enter the gap G by capillary action during curing in the third step. That is, the underfill resin material should just enter the gap G in at least one of the second step and the third step. In the semiconductor device 1 of this embodiment, the first side surface 63 of the spacer 60 is inclined and curved (it is a curved surface), and the width of the gap G becomes wider as the distance from the semiconductor substrate 31 increases. That is, the gap G becomes narrower toward the inner part of the gap G (the boundary between the first side surface 63 and the opposing surface 64). Therefore, capillarity is likely to occur, and the resin is likely to be filled up to the innermost part of the gap G. As shown in FIG. In addition, since the second side surface 65 is curved and inclined, a capillary phenomenon is likely to occur, and the resin can be easily filled into the deep part of the gap.
[Effect]

半導体装置1では、第1半導体チップ20と第2半導体チップ30との間に配置されたスペーサ60により、第1半導体チップ20と第2半導体チップ30との間の間隔が規定されている。そのため、例えば第2半導体チップ30が反りを有している場合でも、第1バンプ電極41と第2バンプ電極51とを接合する際に第1バンプ電極41及び第2バンプ電極51が過大に変形するのを抑制することができる。その結果、第1バンプ電極と第2バンプ電極との良好な接合が実現されている。更に、スペーサ60が、第2半導体チップ30の外縁31bよりも内側に位置する第1側面63と、第2半導体チップ30と向かい合う対向面64と、を有しており、対向面64と第2半導体チップ30との間には、第2半導体チップ30の外縁31bの一部に沿って延在する隙間Gが形成されており、アンダーフィル樹脂70が隙間Gに入り込んでいる。第2半導体チップ30とスペーサ60との間の隙間Gにアンダーフィル樹脂70が入り込んでいることにより、第1半導体チップ20と第2半導体チップ30との間の接合強度を向上することができる。以上により、半導体装置1によれば、信頼性の向上を図ることができる。 In the semiconductor device 1 , the space between the first semiconductor chip 20 and the second semiconductor chip 30 is defined by the spacer 60 arranged between the first semiconductor chip 20 and the second semiconductor chip 30 . Therefore, even if the second semiconductor chip 30 is warped, for example, the first bump electrode 41 and the second bump electrode 51 are excessively deformed when the first bump electrode 41 and the second bump electrode 51 are joined together. can be suppressed. As a result, good bonding is achieved between the first bump electrode and the second bump electrode. Further, the spacer 60 has a first side surface 63 positioned inside the outer edge 31b of the second semiconductor chip 30 and a facing surface 64 facing the second semiconductor chip 30. The facing surface 64 and the second A gap G extending along a part of the outer edge 31b of the second semiconductor chip 30 is formed between it and the semiconductor chip 30, and the underfill resin 70 enters the gap G. As shown in FIG. Since the underfill resin 70 enters the gap G between the second semiconductor chip 30 and the spacer 60, the bonding strength between the first semiconductor chip 20 and the second semiconductor chip 30 can be improved. As described above, the reliability of the semiconductor device 1 can be improved.

隙間Gが、第2半導体チップ30の角部を構成する2つの辺部に沿って配置されている。これにより、第1半導体チップ20と第2半導体チップ30との間の接合強度を効果的に高めることができる。 A gap G is arranged along two sides forming corners of the second semiconductor chip 30 . Thereby, the bonding strength between the first semiconductor chip 20 and the second semiconductor chip 30 can be effectively increased.

スペーサ60が、対向方向Aから見た場合に、L字状に形成されている。これにより、第1半導体チップ20と第2半導体チップ30との間の接合強度を一層効果的に向上することができる。また、第2半導体チップ30の角部を構成する2つの辺部に沿ってスペーサ60が配置されているため、第2半導体チップ30の反りを効果的に抑制することができる。更に、第1バンプ電極41及び第2バンプ電極51が配置される領域Rの面積を大きくすることができる。 The spacer 60 is formed in an L shape when viewed from the opposing direction A. As shown in FIG. Thereby, the bonding strength between the first semiconductor chip 20 and the second semiconductor chip 30 can be improved more effectively. Moreover, since the spacers 60 are arranged along the two sides forming the corners of the second semiconductor chip 30, warping of the second semiconductor chip 30 can be effectively suppressed. Furthermore, the area of the region R in which the first bump electrode 41 and the second bump electrode 51 are arranged can be increased.

スペーサ60が、第1半導体チップ20に接合された第1部分61と、第2半導体チップ30に接合され、第1部分61に接触した第2部分62と、を有している。半導体装置1では、アンダーフィル樹脂70が隙間Gに入り込んでいるため、第1部分61と第2部分62との接触部を強化することができる。 A spacer 60 has a first portion 61 bonded to the first semiconductor chip 20 and a second portion 62 bonded to the second semiconductor chip 30 and in contact with the first portion 61 . In the semiconductor device 1, since the underfill resin 70 enters the gap G, the contact portion between the first portion 61 and the second portion 62 can be strengthened.

スペーサ60が、対向面64に連なり、第2半導体チップ30の外縁31bよりも外側に位置する第2側面65を有している。これにより、アンダーフィル樹脂70が隙間Gに入り込み易くなり、第1半導体チップ20と第2半導体チップ30との間の接合強度をより一層効果的に向上することができる。 The spacer 60 has a second side surface 65 that continues to the opposing surface 64 and is located outside the outer edge 31 b of the second semiconductor chip 30 . As a result, the underfill resin 70 can easily enter the gap G, and the bonding strength between the first semiconductor chip 20 and the second semiconductor chip 30 can be improved more effectively.

隙間Gの幅が、第2半導体チップ30から離れるほど広くなっている。これにより、第1半導体チップ20と第2半導体チップ30との間の接合強度をより一層効果的に向上することができる。開口部P内における対向面64と半導体基板31の表面31aとの間には隙間Wが形成されており、アンダーフィル樹脂70が隙間Wに入り込んでいる。これにより、アンダーフィル樹脂材が隙間Wに入り込み易いため、第1半導体チップ20と第2半導体チップ30との間の接合強度をより一層効果的に向上することができる。 The width of the gap G increases with distance from the second semiconductor chip 30 . Thereby, the bonding strength between the first semiconductor chip 20 and the second semiconductor chip 30 can be improved more effectively. A gap W is formed between the facing surface 64 and the surface 31a of the semiconductor substrate 31 in the opening P, and the underfill resin 70 enters the gap W. As shown in FIG. This makes it easier for the underfill resin material to enter the gap W, so that the bonding strength between the first semiconductor chip 20 and the second semiconductor chip 30 can be improved more effectively.

アンダーフィル樹脂70が、隙間Gに入り込んで第1側面63に接触している。アンダーフィル樹脂70が、隙間Gの全体を埋めている。これにより、第1半導体チップ20と第2半導体チップ30との間の接合強度をより一層効果的に向上することができる。 The underfill resin 70 enters the gap G and contacts the first side surface 63 . The underfill resin 70 fills the entire gap G. Thereby, the bonding strength between the first semiconductor chip 20 and the second semiconductor chip 30 can be improved more effectively.

半導体装置1は、対向方向Aから見た場合に第2半導体チップ30を囲むように第1半導体チップ20の表面21a上に配置された樹脂枠80と、樹脂枠80よりも外側に位置するように表面21aに設けられた電極パッド23と、を備えている。これにより、硬化前のアンダーフィル樹脂70(アンダーフィル樹脂材)が表面21a上で広がって電極パッド23に接触するのを樹脂枠80によって抑制することができる。すなわち、アンダーフィル樹脂材が広がって樹脂枠80に至った場合でも、表面張力により、アンダーフィル樹脂材の更なる広がりが抑制される。 The semiconductor device 1 includes a resin frame 80 arranged on the front surface 21a of the first semiconductor chip 20 so as to surround the second semiconductor chip 30 when viewed from the facing direction A, and a resin frame 80 positioned outside the resin frame 80 so as to surround the second semiconductor chip 30. and electrode pads 23 provided on the surface 21a. Accordingly, the resin frame 80 can prevent the uncured underfill resin 70 (underfill resin material) from spreading on the surface 21 a and contacting the electrode pads 23 . That is, even when the underfill resin material spreads and reaches the resin frame 80, the surface tension prevents the underfill resin material from further spreading.

樹脂枠80の高さが、第2半導体チップ30の高さよりも低い。これにより、アンダーフィル樹脂材が第2半導体チップ30上に乗り上げるのを抑制することができる。アンダーフィル樹脂70が、樹脂枠80上に乗り上げている。これにより、フィレット部71が半導体基板31の側面31cに這い上がり易くなり、第1半導体チップ20と第2半導体チップ30との間の接合強度をより一層効果的に向上することができる。半導体装置1では、アンダーフィル樹脂材が樹脂枠80上に乗り上げるように、アンダーフィル樹脂材が配置される。
[変形例]
The height of the resin frame 80 is lower than the height of the second semiconductor chip 30 . This can prevent the underfill resin material from running over the second semiconductor chip 30 . The underfill resin 70 runs over the resin frame 80. - 特許庁This makes it easier for the fillet portion 71 to creep up on the side surface 31c of the semiconductor substrate 31, so that the bonding strength between the first semiconductor chip 20 and the second semiconductor chip 30 can be improved more effectively. In the semiconductor device 1 , the underfill resin material is arranged so that the underfill resin material rides on the resin frame 80 .
[Modification]

図7及び図8に示される第1変形例のスペーサ60Aは、半導体基板31の表面31a上に配置された第1分離部66を備えている。第1分離部66は、複数の第2バンプ電極51同士を分離するように設けられている。スペーサ60Aは、上述した実施形態の4つのスペーサ60が第1分離部66によって互いに結合された構成を有している。このような第1変形例によっても、上記実施形態と同様に、信頼性の向上を図ることができる。更に、第2バンプ電極51同士が短絡するのを第1分離部66によって抑制することができる。第1変形例において、スペーサ60Aは、複数の第1バンプ電極41同士を分離するように半導体基板21の表面21a上に配置された第2分離部を更に備えていてもよい。スペーサ60Aは、第1分離部66を備えず、第2分離部のみを備えていてもよい。すなわち、スペーサ60Aは、第1分離部及び第2分離部の少なくとも一方を備えていてもよい。 A spacer 60A of the first modified example shown in FIGS. The first separating portion 66 is provided so as to separate the plurality of second bump electrodes 51 from each other. The spacer 60</b>A has a structure in which the four spacers 60 of the above-described embodiment are joined together by the first separating portion 66 . According to such a first modified example, reliability can be improved as in the above-described embodiment. Furthermore, the first separation portion 66 can prevent the second bump electrodes 51 from being short-circuited. In the first modification, the spacer 60A may further include a second separating portion arranged on the surface 21a of the semiconductor substrate 21 so as to separate the plurality of first bump electrodes 41 from each other. The spacer 60A may not include the first separation portion 66 and may include only the second separation portion. That is, the spacer 60A may have at least one of the first separating portion and the second separating portion.

他の変形例として、スペーサ60は、第2半導体チップ30の外縁31bの一部に沿って配置されていればよく、例えば第2半導体チップ30における角部を構成しない辺部に沿って配置されていてもよい。この場合、隙間Gも当該辺部に沿って延在する。このような変形例によっても、上記実施形態と同様に、信頼性の向上を図ることができる。スペーサ60は少なくとも1つ設けられていればよく、スペーサ60の数は限定されない。 As another modification, the spacer 60 may be arranged along a part of the outer edge 31b of the second semiconductor chip 30, for example, along a side portion of the second semiconductor chip 30 that does not constitute a corner portion. may be In this case, the gap G also extends along the side. Such a modified example can also improve reliability in the same manner as the above-described embodiment. At least one spacer 60 should be provided, and the number of spacers 60 is not limited.

上記実施形態では、スペーサ60を構成する第1部分61と第2部分62とが接合されていないが、接合されていてもよい。上記実施形態では、別体に形成された第1部分61と第2部分62とが接触することでスペーサ60が構成されたが、スペーサ60は、予め一体的に形成された一の部材によって構成されていてもよい。この場合、スペーサ60は、第1半導体チップ20及び第2半導体チップ30の一方に接合され、他方には接合されていなくてもよい。ただし、第1部分61と第2部分62とが別体に構成されていると、接合前の第1半導体チップ20又は第2半導体チップ30を落下させてしまった場合でも、第1部分61又は第2部分62によって第1バンプ電極41又は第2バンプ電極51を保護することができる。 Although the first portion 61 and the second portion 62 forming the spacer 60 are not joined in the above embodiment, they may be joined. In the above-described embodiment, the spacer 60 is configured by contacting the first portion 61 and the second portion 62 which are separately formed. may have been In this case, the spacer 60 may be bonded to one of the first semiconductor chip 20 and the second semiconductor chip 30 and not bonded to the other. However, if the first portion 61 and the second portion 62 are configured separately, even if the first semiconductor chip 20 or the second semiconductor chip 30 before bonding is dropped, the first portion 61 or the second semiconductor chip 30 may be dropped. The second portion 62 can protect the first bump electrode 41 or the second bump electrode 51 .

各要素の材料及び形状には、上述した材料及び形状に限らず、様々な材料及び形状を採用することができる。例えば、第1バンプ電極41は、1つの柱状バンプによって構成されていてもよい。スペーサ60の第2側面65は、第2半導体チップ30の外縁31bよりも内側に位置していてもよい。すなわち、対向面64の外側部分は、半導体基板21から離れるほど内側に向かうように傾斜すると共に、半導体基板21とは反対側に向けて凸状に湾曲していてもよい。この場合にも、毛細管現象が生じ易く、隙間Gの奥部にまで樹脂が充填され易くなる。アンダーフィル樹脂70は、隙間Gに入り込んでいればよく、第1側面63に接触していなくてもよい。上記実施形態では、本発明の支持体が第1半導体チップ20又は第2半導体チップ30であったが、支持体は、配線基板、電子部品等であってもよい。上記実施形態では、本発明の第1要素が第1半導体チップ20であり、第2要素が第2半導体チップ30であったが、第1要素又は第2要素は、配線基板、電子部品等により構成された支持体であってもよい。支持体上に第1バンプ電極41が配置されると共に半導体チップ上に第2バンプ電極51が配置されてもよいし、或いは、支持体上に第2バンプ電極51が配置されると共に半導体チップ上に第1バンプ電極41が配置されてもよい。 The material and shape of each element are not limited to the materials and shapes described above, and various materials and shapes can be adopted. For example, the first bump electrode 41 may be composed of one columnar bump. The second side surface 65 of the spacer 60 may be positioned inside the outer edge 31 b of the second semiconductor chip 30 . That is, the outer portion of the facing surface 64 may be inclined inwardly as the distance from the semiconductor substrate 21 increases, and may be convexly curved toward the side opposite to the semiconductor substrate 21 . In this case as well, capillary action is likely to occur, and the gap G is easily filled with the resin to the depths thereof. The underfill resin 70 only needs to enter the gap G, and does not have to be in contact with the first side surface 63 . In the above embodiments, the support of the present invention is the first semiconductor chip 20 or the second semiconductor chip 30, but the support may be a wiring board, an electronic component, or the like. In the above embodiment, the first element of the present invention is the first semiconductor chip 20, and the second element is the second semiconductor chip 30. It may also be a structured support. The first bump electrode 41 may be arranged on the support and the second bump electrode 51 may be arranged on the semiconductor chip, or the second bump electrode 51 may be arranged on the support and the semiconductor chip. , the first bump electrode 41 may be arranged.

上述した半導体装置1の製造方法では、第2ステップが真空環境で実施され、第3ステップが大気圧環境で実施されたが、第2ステップが第1気圧の環境で実施され、第3ステップが第1気圧よりも高い第2気圧の環境で実施されれば、アンダーフィル樹脂材によって第1半導体チップ20と第2半導体チップ30との間に形成された閉空間の内外の圧力差によって、閉空間にアンダーフィル樹脂材を進行させることができる。 In the method for manufacturing the semiconductor device 1 described above, the second step is performed in a vacuum environment and the third step is performed in an atmospheric pressure environment. If it is performed in an environment of a second atmospheric pressure higher than the first atmospheric pressure, the pressure difference between the inside and outside of the closed space formed between the first semiconductor chip 20 and the second semiconductor chip 30 by the underfill resin material causes the closed space to close. An underfill resin material can be advanced into the space.

1…半導体装置、20…第1半導体チップ(第1要素、支持体)、21a…表面、23…電極パッド、30…第2半導体チップ(第2要素、支持体)、31b…外縁、41…第1バンプ電極、51…第2バンプ電極、60,60A…スペーサ、61…第1部分、62…第2部分、63…第1側面、64…対向面、65…第2側面、66…第1分離部、70…アンダーフィル樹脂、80…樹脂枠、A…対向方向、G…隙間。 DESCRIPTION OF SYMBOLS 1... Semiconductor device 20... First semiconductor chip (first element, support) 21a... Surface 23... Electrode pad 30... Second semiconductor chip (second element, support) 31b... Outer edge 41... First bump electrode 51 Second bump electrode 60, 60A Spacer 61 First portion 62 Second portion 63 First side 64 Opposite side 65 Second side 66 Second 1 Separation Part 70 Underfill resin 80 Resin frame A Opposing direction G Gap

Claims (12)

互いに向かい合う支持体及び半導体チップの一方である第1要素と、
前記支持体及び前記半導体チップの他方である第2要素と、
前記第1要素上に配置された第1バンプ電極と、
前記第2要素上に配置され、前記第1バンプ電極に接合された第2バンプ電極と、
前記第1要素と前記第2要素との間に配置され、前記第1要素と前記第2要素との間の間隔を規定するスペーサと、
前記第1要素と前記第2要素との間に配置されたアンダーフィル樹脂と、を備え、
前記スペーサの幅は、前記スペーサの高さよりも大きく、
前記スペーサは、外側を向いた第1側面であって前記第2要素の外縁よりも内側に位置する前記第1側面と、前記第1側面よりも外側に位置し、前記第2要素と向かい合う対向面と、を有しており、前記対向面と前記第2要素との間には、前記第2要素の前記外縁の一部に沿って延在する隙間が形成されており、前記隙間が前記第2要素の前記外縁の一部に沿って延在する長さは、前記スペーサの幅よりも長く、
前記アンダーフィル樹脂は、前記隙間に入り込んでいる、半導体装置。
a first element being one of a support and a semiconductor chip facing each other;
a second element that is the other of the support and the semiconductor chip;
a first bump electrode disposed on the first element;
a second bump electrode disposed on the second element and bonded to the first bump electrode;
a spacer disposed between the first element and the second element and defining a spacing between the first element and the second element;
an underfill resin disposed between the first element and the second element;
the width of the spacer is greater than the height of the spacer;
The spacer has a first side facing outward and located inside the outer edge of the second element, and a first side located outside the first side and facing the second element. and a gap extending along a portion of the outer edge of the second element is formed between the facing surface and the second element, the gap being the a length extending along a portion of the outer edge of the second element is greater than the width of the spacer;
The semiconductor device, wherein the underfill resin fills the gap.
前記第2要素は、多角形板状に形成されており、
前記第2要素の前記外縁の前記一部は、前記第2要素の角部を構成している、請求項1に記載の半導体装置。
The second element is formed in a polygonal plate shape,
2. The semiconductor device according to claim 1, wherein said part of said outer edge of said second element constitutes a corner of said second element.
前記スペーサは、前記第1要素と前記第2要素とが向かい合う対向方向から見た場合に、L字状に形成されている、請求項1又は2に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein said spacer is formed in an L shape when viewed from a facing direction in which said first element and said second element face each other. 前記スペーサは、前記第1要素に接合された第1部分と、前記第2要素に接合され、前記第1部分に接触した第2部分と、を有している、請求項1~3のいずれか一項に記載の半導体装置。 4. The spacer according to any one of claims 1 to 3, wherein said spacer has a first portion joined to said first element and a second portion joined to said second element and in contact with said first portion. 1. The semiconductor device according to claim 1. 前記スペーサは、前記対向面に連なり、前記第2要素の前記外縁よりも外側に位置する第2側面を更に有している、請求項1~4のいずれか一項に記載の半導体装置。 5. The semiconductor device according to claim 1, wherein said spacer further has a second side surface continuous with said facing surface and positioned outside said outer edge of said second element. 前記隙間の幅は、前記第2要素から離れるほど広くなっている、請求項1~5のいずれか一項に記載の半導体装置。 6. The semiconductor device according to claim 1, wherein the width of said gap increases with increasing distance from said second element. 前記アンダーフィル樹脂は、前記隙間に入り込んで前記第1側面に接触している、請求項1~6のいずれか一項に記載の半導体装置。 7. The semiconductor device according to claim 1, wherein said underfill resin enters said gap and contacts said first side surface. 前記第1要素と前記第2要素とが向かい合う対向方向から見た場合に前記第2要素を囲むように前記第1要素の表面上に配置された樹脂枠と、
前記樹脂枠よりも外側に位置するように前記第1要素の前記表面に設けられた電極パッドと、を更に備える、請求項1~7のいずれか一項に記載の半導体装置。
a resin frame arranged on the surface of the first element so as to surround the second element when viewed from the direction in which the first element and the second element face each other;
8. The semiconductor device according to claim 1, further comprising an electrode pad provided on said surface of said first element so as to be positioned outside said resin frame.
前記第1バンプ電極は、前記第1要素上に複数配置されており、
前記第2バンプ電極は、前記第2要素上に複数配置されており、
前記スペーサは、前記複数の第1バンプ電極同士を分離するように配置された分離部、及び、前記複数の第2バンプ電極同士を分離するように配置された分離部の少なくとも一方を有している、請求項1~8のいずれか一項に記載の半導体装置。
A plurality of the first bump electrodes are arranged on the first element,
A plurality of the second bump electrodes are arranged on the second element,
The spacer has at least one of a separation portion arranged to separate the plurality of first bump electrodes and a separation portion arranged to separate the plurality of second bump electrodes. The semiconductor device according to any one of claims 1 to 8, comprising:
支持体及び半導体チップの一方である第1要素上に配置された第1バンプ電極と、前記支持体及び前記半導体チップの他方である第2要素上に配置された第2バンプ電極とを、前記第1要素と前記第2要素との間に配置されたスペーサによって前記第1要素と前記第2要素との間の間隔を保ちつつ、互いに接合する第1ステップと、
前記第1ステップの後に、第1気圧の環境において、前記第2要素の外縁に沿ってアンダーフィル樹脂材を配置することにより、前記第1要素と前記第2要素との間に閉空間を形成する第2ステップと、
前記第2ステップの後に、前記第1気圧よりも高い第2気圧への配置によって前記閉空間に前記アンダーフィル樹脂材を充填すると共に、充填した前記アンダーフィル樹脂材を硬化させる第3ステップと、を備え、
前記スペーサの幅は、前記スペーサの高さよりも大きく、
前記第1ステップでは、外側を向いた第1側面であって前記第2要素の前記外縁よりも内側に位置する前記第1側面と、前記第1側面よりも外側に位置し、前記第2要素と向かい合う対向面と、を有する前記スペーサによって、前記対向面と前記第2要素との間に、前記第2要素の前記外縁の一部に沿って延在する隙間が形成され、前記隙間が前記第2要素の前記外縁の一部に沿って延在する長さは、前記スペーサの幅よりも長く、
前記第2ステップ及び前記第3ステップの少なくとも一方において、前記アンダーフィル樹脂材が前記隙間に入り込む、半導体装置の製造方法。
A first bump electrode arranged on a first element that is one of a support and a semiconductor chip, and a second bump electrode arranged on a second element that is the other of the support and the semiconductor chip, a first step of joining the first element and the second element together while maintaining a distance between the first element and the second element by a spacer disposed between the first element and the second element;
After the first step, a closed space is formed between the first element and the second element by arranging an underfill resin material along the outer edge of the second element in an environment of a first atmospheric pressure. a second step of
a third step of, after the second step, filling the closed space with the underfill resin material by placing the closed space at a second atmospheric pressure higher than the first atmospheric pressure and curing the filled underfill resin material; with
the width of the spacer is greater than the height of the spacer;
In the first step, the first side surface facing outward and located inside the outer edge of the second element and the second element located outside the first side surface a gap extending along a portion of the outer edge of the second element is formed between the facing surface and the second element by the spacer having a facing surface facing the a length extending along a portion of the outer edge of the second element is greater than the width of the spacer;
In at least one of the second step and the third step, the method of manufacturing a semiconductor device, wherein the underfill resin material enters the gap.
前記第1ステップでは、前記第1要素上に配置された第1部分と、前記第2要素上に配置された第2部分とが接触することにより、前記第1部分及び前記第2部分を有する前記スペーサが構成される、請求項10に記載の半導体装置の製造方法。 In the first step, the first portion arranged on the first element and the second portion arranged on the second element are brought into contact to form the first portion and the second portion. 11. The method of manufacturing a semiconductor device according to claim 10, wherein said spacer is formed. 前記第1ステップでは、前記第1部分と前記第2部分とが接触する前に、前記第1バンプ電極と前記第2バンプ電極とが接触する、請求項11に記載の半導体装置の製造方法。 12. The method of manufacturing a semiconductor device according to claim 11, wherein in said first step, said first bump electrode and said second bump electrode are brought into contact with each other before said first portion and said second portion are brought into contact with each other.
JP2019043480A 2019-03-11 2019-03-11 Semiconductor device and method for manufacturing semiconductor device Active JP7316066B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019043480A JP7316066B2 (en) 2019-03-11 2019-03-11 Semiconductor device and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019043480A JP7316066B2 (en) 2019-03-11 2019-03-11 Semiconductor device and method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2020149993A JP2020149993A (en) 2020-09-17
JP7316066B2 true JP7316066B2 (en) 2023-07-27

Family

ID=72429886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019043480A Active JP7316066B2 (en) 2019-03-11 2019-03-11 Semiconductor device and method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP7316066B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023239076A1 (en) * 2022-06-07 2023-12-14 삼성전자주식회사 Semiconductor package including resin, and electronic device comprising same
CN115513147B (en) * 2022-11-24 2023-03-24 河北北芯半导体科技有限公司 Flip chip packaging structure partially filled with underfill

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243765A (en) 1999-02-19 2000-09-08 Shinko Electric Ind Co Ltd Mounting structure of semiconductor chip and method for mounting the same
JP2005142210A (en) 2003-11-04 2005-06-02 Seiko Epson Corp Semiconductor mounting board, its manufacturing method, three-dimensional mounting semiconductor device, its manufacturing method, and electronic apparatus
JP2010073949A (en) 2008-09-19 2010-04-02 Toshiba Corp Semiconductor device and method of manufacturing the same
US20110215466A1 (en) 2010-03-04 2011-09-08 Hung-Hsin Hsu Flip chip package maintaining alignment during soldering

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513667A (en) * 1991-07-04 1993-01-22 Fujitsu Ltd Semiconductor device
JPH0936170A (en) * 1995-07-19 1997-02-07 Citizen Watch Co Ltd Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243765A (en) 1999-02-19 2000-09-08 Shinko Electric Ind Co Ltd Mounting structure of semiconductor chip and method for mounting the same
JP2005142210A (en) 2003-11-04 2005-06-02 Seiko Epson Corp Semiconductor mounting board, its manufacturing method, three-dimensional mounting semiconductor device, its manufacturing method, and electronic apparatus
JP2010073949A (en) 2008-09-19 2010-04-02 Toshiba Corp Semiconductor device and method of manufacturing the same
US20110215466A1 (en) 2010-03-04 2011-09-08 Hung-Hsin Hsu Flip chip package maintaining alignment during soldering

Also Published As

Publication number Publication date
JP2020149993A (en) 2020-09-17

Similar Documents

Publication Publication Date Title
JP5263895B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20050212132A1 (en) Chip package and process thereof
JP2008166373A (en) Semiconductor device and its manufacturing method
JP2012059832A5 (en)
JP2015195263A (en) Semiconductor device and manufacturing method or the same
US9449949B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP7316066B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR102641911B1 (en) Semiconductor device, and method of manufacturing the semiconductor device
JP5577221B2 (en) Lead frame and semiconductor device
JP2000323624A (en) Semiconductor device and manufacture thereof
JP5538682B2 (en) Semiconductor device and manufacturing method thereof
KR101967261B1 (en) Image sensor package and manufacturing method thereof
JPH09232551A (en) Photoelectric conversion device
KR20170141067A (en) Flip Chip
JP2014027014A (en) Semiconductor device
JP5547703B2 (en) Manufacturing method of semiconductor device
KR101778395B1 (en) Semiconductor package using 3D printing
KR102650997B1 (en) Image sensor package
JP2009200289A (en) Semiconductor device, electronic device, manufacturing method of semiconductor device, and wiring board
JP3857574B2 (en) Semiconductor device and manufacturing method thereof
US20060211173A1 (en) Package of image sensor device and formation thereof
US11574943B2 (en) Semiconductor package
JP2020149991A (en) Semiconductor device, substrate with bump, and method of manufacturing semiconductor device
TW201909367A (en) Fan-out semiconductor device and method of manufacturing fan-out semiconductor device
TWI819452B (en) Sensor package structure

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230714

R150 Certificate of patent or registration of utility model

Ref document number: 7316066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150