JP7305985B2 - 配線基板および素子 - Google Patents
配線基板および素子 Download PDFInfo
- Publication number
- JP7305985B2 JP7305985B2 JP2019036096A JP2019036096A JP7305985B2 JP 7305985 B2 JP7305985 B2 JP 7305985B2 JP 2019036096 A JP2019036096 A JP 2019036096A JP 2019036096 A JP2019036096 A JP 2019036096A JP 7305985 B2 JP7305985 B2 JP 7305985B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection
- wiring
- glass substrate
- protrusions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Structure Of Printed Boards (AREA)
Description
上述したように、配線基板においては、機能性チップを狭いピッチで実装するといった狭ピッチ化が求められている。また、配線基板に対し機能性チップを良好に実装するためには、配線基板に配置された接続用凸部の高さばらつきが小さいことが要求される。上記接続用凸部の高さばらつきを調整する方法としては、例えば、絶縁層の開口部に配置する半田の量を調整し、半田バンプの大きさを調整する方法が考えられる。また別の例として、接続用凸部をめっき法により形成する方法も検討されている。接続用凸部をめっき法で形成する場合、飽和状態となるまでめっき処理を行うことで、めっき層の厚さを一定とすることができるため、接続用凸部の高さばらつきを抑制することができると考えられる。しかしながら、狭ピッチ化された配線基板においては、隣接する接続用凸部同士の距離が短いため、上述した方法では、隣接する接続用凸部同士の面方向での接触を抑制しつつ、高さを揃えることが難しい。
本開示の配線基板、およびこれを用いた素子は、上記課題を解決するためになされた発明である。
本開示の配線基板は、ガラス基板と、上記ガラス基板の一方の面側に配置された配線層と、上記ガラス基板の上記配線層側の面側に配置され開口部を有する絶縁層と、上記絶縁層の開口部に配置され上記配線層と電気的に接続された接続用凸部とを有する配線基板であって、1つの上記接続用凸部を基準凸部としたとき、上記基準凸部の中心から半径100μmの領域に、上記基準凸部を含む2つ以上の上記接続用凸部を有する接続用凸部群を備え、上記接続用凸部群のうち、少なくとも1つ以上の上記接続用凸部と上記ガラス基板との間に応力緩衝層が配置されている。
本開示の配線基板は、複数の接続用凸部から構成される接続用凸部群を備える。接続用凸部群は、1つの接続用凸部を基準凸部としたとき、上記基準凸部の中心から所定の半径の領域に、上記基準凸部を含む2つ以上の接続用凸部を有する。
上記基準凸部の中心から所定の半径の領域を上記範囲とすることにより、機能性チップを比較的狭いピッチで配置可能な配線基板とすることができる。また、接続用凸部の高さばらつきが生じやすいため、応力緩衝層を設けることによる効果を高く発揮することができるからである。
接続用凸部は、絶縁層の開口部に配置され配線層と電気的に接続された部材である。接続用凸部は、機能性チップの端子部と電気的に接続させるために用いられる部材である。
応力緩衝層は、接続用凸部群のうち、少なくとも1つ以上の接続用凸部とガラス基板との間に配置される部材である。応力緩衝層は、機能性チップの実装時の押し込みにより、配線基板に生じる応力を緩衝する機能、すなわち応力緩衝機能を有する。
また、上記応力緩衝層は、複数の層が積層されたものであってもよい。積層数としては、一般的には2層から4層程度である。
応力緩衝層の厚さが上述した範囲内であることにより、機能性チップの実装時における、配線基板への応力集中を好適に抑制することができるからである。なお、応力緩衝層が複数の層が積層した積層構造を有する場合は、各層の合計が、上述した数値範囲内の値となることが好ましい。
配線層は、ガラス基板の一方の面側に配置される部材である。また、配線層は接続用凸部と電気的に接続される部材である。
絶縁層は、ガラス基板の配線層側の面側に配置され開口部を有する部材である。絶縁層は、通常、配線層を覆うように配置される。
ガラス基板は、配線層、絶縁層、応力緩衝層、接続用凸部を支持する部材である。ガラス基板は、平坦性が高く、耐熱性が高いことから好ましい。ガラス基板に用いられるガラスとしては、例えば、ソーダライムガラス、無アルカリガラス、石英ガラス等を挙げることができる。
本開示の配線基板は、複数の配線層を接続させるための導電層をさらに有していてもよい。上記導電層は、絶縁層の開口部内、または応力緩衝層の開口部内に配置され、ビア層として機能する。導電層に用いられる材料としては、上述した配線層の項で説明した導電性材料と同様とすることができる。また、導電層としては、これに限定されないが、例えば、導電性ペースト等を用いることもできる。導電層の形成方法としては、例えば、上述した配線層の形成方法と同様とすることができる。まためっき法により配線層と同時に形成することもできる。
本開示の配線基板は、上述した各層を有していれば特に限定されず、必要に応じて他の構成を適宜追加することができる。
本開示の素子は、上述した配線基板と、上記接続凸部群の上記接続用凸部と電気的に接続された機能性チップとを有する。
本開示における配線基板については、上述した「A.配線基板」の項で説明した内容と同様であるため、ここでの説明は省略する。
本開示における機能性チップは、接続用凸部群の接続用凸部と電気的に接続される部材である。機能性チップは、例えば、チップ本体と、端子とを有する。具体的な機能性チップとしては、ダイナミック・ランダム・アクセス・メモリ(Dynamic Random Access Memory:DRAM)、NANDフラッシュメモリー、SAWデバイス、パワーアンプIC、ディスプレイドライバーICやイメージセンサ、加速度センサーや角度センサー等を挙げることができる。
本開示の素子は、上述した配線基板および機能性チップを有していれば特に限定されず、他にも必要な構成を適宜選択して追加することができる。
2 … 配線層
3 … ガラス基板
4 … 接続用凸部
5 … 応力緩衝層
10 … 配線基板
20 … 機能性チップ
100 … 素子
Claims (8)
- ガラス基板と、前記ガラス基板の一方の面側に配置された配線層と、前記ガラス基板の前記配線層側の面側に配置され開口部を有する絶縁層と、前記絶縁層の開口部に配置され前記配線層と電気的に接続された接続用凸部とを有する配線基板であって、
1つの前記接続用凸部を基準凸部としたとき、前記基準凸部の中心から半径100μmの領域に、前記基準凸部を含む2つ以上の前記接続用凸部を有する接続用凸部群を備え、
前記接続用凸部群のうち、少なくとも1つ以上の前記接続用凸部と前記ガラス基板との間に応力緩衝層が配置されており、
前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記応力緩衝層が配置された1つの前記接続用凸部の頂部から前記基準面までの高さが、1つの前記接続用凸部よりも厚さの薄い前記応力緩衝層が配置された前記接続用凸部の頂部から前記基準面までの高さ、または前記応力緩衝層が配置されていない前記接続用凸部の頂部から前記基準面までの高さよりも高い、配線基板。 - ガラス基板と、前記ガラス基板の一方の面側に配置された配線層と、前記ガラス基板の前記配線層側の面側に配置され開口部を有する絶縁層と、前記絶縁層の開口部に配置され前記配線層と電気的に接続された接続用凸部とを有する配線基板であって、
1つの前記接続用凸部を基準凸部としたとき、前記基準凸部の中心から半径100μmの領域に、前記基準凸部を含む2つ以上の前記接続用凸部を有する接続用凸部群を備え、
前記接続用凸部群のうち、少なくとも1つ以上の前記接続用凸部と前記ガラス基板との間に応力緩衝層が配置されており、
前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記接続用凸部の頂部から前記基準面までの高さが最も高い前記接続用凸部が、実装される機能性チップの最外周の端子に対応する位置に配置されている、配線基板。 - ガラス基板と、前記ガラス基板の一方の面側に配置された配線層と、前記ガラス基板の前記配線層側の面側に配置され開口部を有する絶縁層と、前記絶縁層の開口部に配置され前記配線層と電気的に接続された接続用凸部とを有する配線基板であって、
1つの前記接続用凸部を基準凸部としたとき、前記基準凸部の中心から半径100μmの領域に、前記基準凸部を含む2つ以上の前記接続用凸部を有する接続用凸部群を備え、
前記接続用凸部群のうち、少なくとも1つ以上の前記接続用凸部と前記ガラス基板との間に応力緩衝層が配置されており、
前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記応力緩衝層が配置された前記接続用凸部の頂部から前記基準面までの高さが最も高い接続用凸部の、前記高さに対する前記応力緩衝層の厚さの比率が10%以上である、配線基板。 - 前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記接続用凸部の頂部から前記基準面までの高さが最も高い前記接続用凸部が、実装される機能性チップの最外周の端子に対応する位置に配置されている、請求項1に記載の配線基板。
- 前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記応力緩衝層が配置された前記接続用凸部の頂部から前記基準面までの高さが最も高い接続用凸部の、前記高さに対する前記応力緩衝層の厚さの比率が10%以上である、請求項1または請求項2に記載の配線基板。
- 前記接続用凸部が、めっき層である、請求項1から請求項5までのいずれかの請求項に記載の配線基板。
- 前記応力緩衝層が樹脂層である、請求項1から請求項6までのいずれかの請求項に記載の配線基板。
- 請求項1から請求項7までのいずれかの請求項に記載の配線基板と、
前記接続凸部群の前記接続用凸部と電気的に接続された機能性チップとを有する、素子。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019036096A JP7305985B2 (ja) | 2019-02-28 | 2019-02-28 | 配線基板および素子 |
JP2023106754A JP2023126858A (ja) | 2019-02-28 | 2023-06-29 | 配線基板および素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019036096A JP7305985B2 (ja) | 2019-02-28 | 2019-02-28 | 配線基板および素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023106754A Division JP2023126858A (ja) | 2019-02-28 | 2023-06-29 | 配線基板および素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020141064A JP2020141064A (ja) | 2020-09-03 |
JP7305985B2 true JP7305985B2 (ja) | 2023-07-11 |
Family
ID=72265114
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019036096A Active JP7305985B2 (ja) | 2019-02-28 | 2019-02-28 | 配線基板および素子 |
JP2023106754A Pending JP2023126858A (ja) | 2019-02-28 | 2023-06-29 | 配線基板および素子 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023106754A Pending JP2023126858A (ja) | 2019-02-28 | 2023-06-29 | 配線基板および素子 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP7305985B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017139316A (ja) | 2016-02-03 | 2017-08-10 | ソニー株式会社 | 半導体装置および製造方法、並びに電子機器 |
WO2017209296A1 (ja) | 2016-06-03 | 2017-12-07 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
-
2019
- 2019-02-28 JP JP2019036096A patent/JP7305985B2/ja active Active
-
2023
- 2023-06-29 JP JP2023106754A patent/JP2023126858A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017139316A (ja) | 2016-02-03 | 2017-08-10 | ソニー株式会社 | 半導体装置および製造方法、並びに電子機器 |
WO2017209296A1 (ja) | 2016-06-03 | 2017-12-07 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法、並びに実装基板 |
Also Published As
Publication number | Publication date |
---|---|
JP2020141064A (ja) | 2020-09-03 |
JP2023126858A (ja) | 2023-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6668723B2 (ja) | インダクタ部品 | |
KR100764055B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법 | |
JP5644242B2 (ja) | 貫通電極基板及びその製造方法 | |
KR20190015574A (ko) | 플렉서블 표시 기판 및 그 제조 방법 | |
JP5234521B2 (ja) | 電子部品及びその製造方法 | |
CN111724742B (zh) | 显示面板及其制备方法、显示装置 | |
US8466374B2 (en) | Base for circuit board, circuit board, and method of fabricating thereof | |
US9024446B2 (en) | Element mounting substrate and semiconductor module | |
US20100032196A1 (en) | Multilayer wiring board, semiconductor package and method of manufacturing the same | |
US9818709B2 (en) | Semiconductor device and manufacturing method thereof | |
KR20220116328A (ko) | 박막 캐패시터 및 이것을 구비하는 전자 회로 기판 | |
CN108807669A (zh) | 电容器和具有该电容器的板 | |
US9219048B2 (en) | Substrate having pillar group and semiconductor package having pillar group | |
JP7305985B2 (ja) | 配線基板および素子 | |
WO2018083973A1 (ja) | キャパシタ | |
WO2017203822A1 (ja) | 表示装置、および電子機器 | |
JP6725095B2 (ja) | 配線基板および半導体装置 | |
JP2018133363A (ja) | 電子部品内蔵基板及び基板実装構造体 | |
KR20010014957A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2020141044A (ja) | 配線基板および素子 | |
JP2007081267A (ja) | 半導体装置およびその製造方法 | |
JP5629524B2 (ja) | 半導体装置 | |
WO2012111722A1 (ja) | 半導体チップおよび半導体装置 | |
JP7287064B2 (ja) | 配線基板および素子付配線基板 | |
JP2019114734A (ja) | 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230612 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7305985 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |