JP7305985B2 - 配線基板および素子 - Google Patents

配線基板および素子 Download PDF

Info

Publication number
JP7305985B2
JP7305985B2 JP2019036096A JP2019036096A JP7305985B2 JP 7305985 B2 JP7305985 B2 JP 7305985B2 JP 2019036096 A JP2019036096 A JP 2019036096A JP 2019036096 A JP2019036096 A JP 2019036096A JP 7305985 B2 JP7305985 B2 JP 7305985B2
Authority
JP
Japan
Prior art keywords
layer
connection
wiring
glass substrate
protrusions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019036096A
Other languages
English (en)
Other versions
JP2020141064A (ja
Inventor
敦子 千吉良
誠治 俵屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2019036096A priority Critical patent/JP7305985B2/ja
Publication of JP2020141064A publication Critical patent/JP2020141064A/ja
Priority to JP2023106754A priority patent/JP2023126858A/ja
Application granted granted Critical
Publication of JP7305985B2 publication Critical patent/JP7305985B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81193Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Structure Of Printed Boards (AREA)

Description

本開示は、配線基板およびこれを用いた素子に関する。
例えば、半導体チップ等の機能性チップ、および上記機能性チップを実装するための配線基板は、種々の電子機器に用いられている。上記配線基板は、例えば、支持基板、配線層、開口部を有する絶縁層がこの順に積層された積層構造を有し、上記絶縁層の開口部には、配線層と電気的に接続された接続用凸部が設けられた構成を有する。上記接続用凸部は、例えば、機能性チップの端子と電気的に接続させる部位であり、例えば、半田バンプ等により形成されている。
例えば、特許文献1には、配線基板の製造方法として、複数の製品領域のうち少なくとも1つの製品領域内における上記第2の導体層の高さを計測する工程と、計測された第2の導体層の高さが閾値未満である場合、第1の導体層を選択的に食刻する第1の薬液を用いて第1の導体層のうち樹脂層の除去により露出する部分と第2の導体層の外縁側の直下に位置する部分のエッチングを行い、第2の導体層の高さが閾値以上である場合、第1の導体層及び第2の導体層を食刻する第2の薬液を用いて第1の導体層のうち樹脂層の除去により露出する部分と第2の導体層の一部のエッチングを行う工程と、を有する製造方法が開示されている。半田バンプの高さばらつきによる不良を低減することを目的としている。
特開2015-23045号公報
近年、電子機器の小型化、高性能化に伴い、上記配線基板に対し機能性チップを狭いピッチで実装するといった狭ピッチ化が求められている。また、配線基板に対し機能性チップを良好に実装するためには、配線基板に配置された接続用凸部の高さばらつきが小さいことが要求される。しかしながら、狭ピッチ化された配線基板においては、隣接する接続用凸部同士の距離が短いため、隣接する接続用凸部同士の面方向での接触を抑制しつつ、高さを揃えることが難しい。
また、従来から配線基板に用いられる支持基板としては、樹脂製基板、ガラスエポキシ基板が用いられているが、これらの基板は耐熱性が低いため、機能性チップを実装する際の熱処理工程等において歪みが生じる場合がある。そこで、耐熱性の観点から、配線基板を構成する支持基板としてガラス基板を利用することが検討されている。
しかしながら、上述したように、狭ピッチ化された配線基板においては、接続用凸部の高さばらつきを十分に抑制することが困難であり、さらに支持基板としてガラス基板を用いた場合、機能性チップの実装時における押し込みによって、配線基板に局所的な応力集中が生じ、ガラス基板が割れてしまう場合がある。
本開示は、上記実情に鑑みてなされた発明であり、機能性チップの実装時におけるガラス基板の割れが抑制された配線基板、および上記配線基板を用いた機能性素子を提供することを主目的とする。
上記目的を達成するために、本開示においては、ガラス基板と、上記ガラス基板の一方の面側に配置された配線層と、上記ガラス基板の上記配線層側の面側に配置され開口部を有する絶縁層と、上記絶縁層の開口部に配置され上記配線層と電気的に接続された接続用凸部とを有する配線基板であって、1つの上記接続用凸部を基準凸部としたとき、上記基準凸部の中心から半径100μmの領域に、上記基準凸部を含む2つ以上の上記接続用凸部を有する接続用凸部群を備え、上記接続用凸部群のうち、少なくとも1つ以上の上記接続用凸部と上記ガラス基板との間に応力緩衝層が配置されている、配線基板を提供する。
本開示によれば、上記接続用凸部群のうち、少なくとも1つ以上の上記接続用凸部と上記ガラス基板との間に応力緩衝層が配置されていることにより、機能性チップの実装時におけるガラス基板の割れが抑制された配線基板とすることができる。
上記開示においては、上記接続用凸部群のうち、上記ガラス基板の上記配線層側の面を基準面としたとき、上記応力緩衝層が配置された1つの上記接続用凸部の頂部から上記基準面までの高さが、1つの上記接続用凸部よりも厚さの薄い上記応力緩衝層が配置された上記接続用凸部の頂部から上記基準面までの高さ、または上記応力緩衝層が配置されていない上記接続用凸部の頂部から上記基準面までの高さよりも高いことが好ましい。機能性チップの実装時において、ガラス基板の割れを好適に抑制することができるからである。
上記開示においては、上記接続用凸部群のうち、上記ガラス基板の上記配線層側の面を基準面としたとき、上記接続用凸部の頂部から上記基準面までの高さが最も高い上記接続用凸部が、実装される機能性チップの最外周の端子に対応する位置に配置されていることが好ましい。機能性チップをより良好に実装することが可能な配線基板とすることができるからである。
上記開示においては、上記接続用凸部群のうち、上記ガラス基板の上記配線層側の面を基準面としたとき、上記応力緩衝層が配置された上記接続用凸部の頂部から上記基準面までの高さが最も高い接続用凸部の、上記高さに対する上記応力緩衝層の厚さの比率が10%以上であることが好ましい。機能性チップの実装時における応力集中を抑制しやすい応力緩衝層とすることができるからである。
上記開示においては、上記接続用凸部が、めっき層であることが好ましい。狭ピッチの配線基板に対し、接続用凸部を良好に形成することができるからである。
上記開示においては、上記応力緩衝層が樹脂層であることが好ましい。機能性チップの実装時における応力集中を抑制しやすい応力緩衝層とすることができるからである。
本開示においては、上述した配線基板と、上記接続凸部群の上記接続用凸部と電気的に接続された機能性チップとを有する、素子を提供する。
本開示によれば、上述した配線基板を有することにより、機能性チップが良好に実装された素子とすることができる。
本開示の配線基板は、機能性チップの実装時におけるガラス基板の割れを抑制することができるといった効果を奏する。
本開示の配線基板を例示する概略平面図および概略断面図である。 本開示における接続用凸部群を説明する概略平面図である。 本開示の配線基板を例示する概略断面図である。 本開示における機能性チップを例示する概略平面図である。 本開示の配線基板の説明図である。 本開示の配線基板の説明図である。 本開示の素子を例示する概略平面図および概略断面図である。
下記に、図面等を参照しながら本開示の実施の形態を説明する。ただし、本開示は多くの異なる態様で実施することが可能であり、下記に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の形態に比べ、各部の幅、厚さ、形状等について模式的に表わされる場合があるが、あくまで一例であって、本開示の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
本明細書において、ある部材の上に他の部材を配置する態様を表現するにあたり、単に「上に」、あるいは「下」と表記する場合、特に断りの無い限りは、ある部材に接するように、直上、あるいは直下に他の部材を配置する場合と、ある部材の上方、あるいは下方に、さらに別の部材を介して他の部材を配置する場合との両方を含むものとする。
同様に、本明細書において、「ある部材の面側に」と表記する場合、特段の断りのない限りは、ある部材の面に接するように直接、他の部材を配置する場合と、ある部材の面に別の部材の介して他の部材を配置する場合との両方を含むものとする。
本開示は、配線基板およびこれを用いた素子に関する技術である。
上述したように、配線基板においては、機能性チップを狭いピッチで実装するといった狭ピッチ化が求められている。また、配線基板に対し機能性チップを良好に実装するためには、配線基板に配置された接続用凸部の高さばらつきが小さいことが要求される。上記接続用凸部の高さばらつきを調整する方法としては、例えば、絶縁層の開口部に配置する半田の量を調整し、半田バンプの大きさを調整する方法が考えられる。また別の例として、接続用凸部をめっき法により形成する方法も検討されている。接続用凸部をめっき法で形成する場合、飽和状態となるまでめっき処理を行うことで、めっき層の厚さを一定とすることができるため、接続用凸部の高さばらつきを抑制することができると考えられる。しかしながら、狭ピッチ化された配線基板においては、隣接する接続用凸部同士の距離が短いため、上述した方法では、隣接する接続用凸部同士の面方向での接触を抑制しつつ、高さを揃えることが難しい。
また、耐熱性の観点から、配線層の支持基板としてガラス基板を用いることが検討されている。しかしながら、狭ピッチ化された配線基板においては、接続用凸部の高さばらつきを十分に抑制することが困難であり、さらに支持基板としてガラス基板を用いた場合、機能性チップの実装時における押し込みによって、配線基板に局所的な応力集中が生じ、ガラス基板が割れてしまう場合がある。
上記問題に対しては、例えば、配線基板に用いられる絶縁層等を無機材料層等で形成することにより、接続用凸部の高低差を小さくことが検討されるが、この場合もガラス基板の割れを十分に抑制することは難しい。
本開示の配線基板、およびこれを用いた素子は、上記課題を解決するためになされた発明である。
A.配線基板
本開示の配線基板は、ガラス基板と、上記ガラス基板の一方の面側に配置された配線層と、上記ガラス基板の上記配線層側の面側に配置され開口部を有する絶縁層と、上記絶縁層の開口部に配置され上記配線層と電気的に接続された接続用凸部とを有する配線基板であって、1つの上記接続用凸部を基準凸部としたとき、上記基準凸部の中心から半径100μmの領域に、上記基準凸部を含む2つ以上の上記接続用凸部を有する接続用凸部群を備え、上記接続用凸部群のうち、少なくとも1つ以上の上記接続用凸部と上記ガラス基板との間に応力緩衝層が配置されている。
本開示の配線基板について図を用いて説明する。図1(a)は本開示の配線基板の一例を示す概略平面図であり、図1(b)は図1(a)のA部分の拡大図であり、図1(c)は図1(b)のB-B線断面図である。図1(a)~(c)に示される配線基板10は、ガラス基板1と、ガラス基板1の一方の面側に配置された配線層2と、ガラス基板1の配線層2側の面側に配置され開口部Hを有する絶縁層3と、絶縁層3の開口部に配置され配線層2と電気的に接続された接続用凸部4とを有する。
また、図1(b)、(c)に示すように、配線基板10は、1つの接続用凸部4を基準凸部4Sとしたとき、基準凸部4Sの中心から所定の半径R1の領域に、基準凸部4Sを含む2つ以上の接続用凸部4を有する接続用凸部群4Gを備える。半径R1は例えば、100μmである。図1(b)、(c)においては、接続用凸部4eを基準凸部4Sとしたとき、接続用凸部4eの中心から半径R1の領域に、接続用凸部4eを含む9つの接続用凸部4a~4iを有する接続用凸部群4Gを備える例を示している。また、図1(c)に示すように、配線基板10は、接続用凸部群4Gのうち、少なくとも1つ以上の接続用凸部4とガラス基板1との間に応力緩衝層5が配置されている。
図1(c)においては、接続用凸部4がめっき層41およびめっき層42の2層のめっき層である例を示している。また、配線基板10が、配線層2として応力緩衝層5のガラス基板1側の面側に配置された第1の配線層2aと、応力緩衝層5の接続用凸部側の面側に配置された第2の配線層2bとを有する例を示している。また、第1の配線層2aと第2の配線層2bとの間に導電層6を有する例について示している。
本開示によれば、上記接続用凸部群のうち、少なくとも1つ以上の上記接続用凸部と上記ガラス基板との間に応力緩衝層が配置されていることにより、機能性チップの実装時におけるガラス基板の割れが抑制された配線基板とすることができる。
以下、本開示の配線基板について、構成ごとに説明する。
1.接続用凸部群
本開示の配線基板は、複数の接続用凸部から構成される接続用凸部群を備える。接続用凸部群は、1つの接続用凸部を基準凸部としたとき、上記基準凸部の中心から所定の半径の領域に、上記基準凸部を含む2つ以上の接続用凸部を有する。
「基準凸部の中心(接続用凸部の中心)」とは、基準凸部(接続用凸部)の平面視形状の図形における中心または重心をいい、例えば、基準凸部の平面視形状が円形状または楕円形状である場合はその中心をいい、基準凸部の平面視形状が多角形状である場合はその重心をいう。
「上記1つの接続用凸部を基準凸部としたとき、上記基準凸部の中心から所定の半径の領域に、上記基準凸部を含む2つ以上の接続用凸部を有する」とは、基準凸部の中心から所定の半径の領域に隣接する接続用凸部が、上記所定の半径の領域と平面視上重なるように位置していることをいう。
「上記1つの接続用凸部を基準凸部としたとき、上記基準凸部の中心から所定の半径の領域に、上記基準凸部を含む2つ以上の接続用凸部を有する」場合としては、具体的には、図1(b)に示すように、接続用凸部4eを基準凸部4Sとしたとき、基準凸部4Sの中心から所定の半径R1の領域に隣接する接続用凸部4a、4b、4c、4d、4f、4g、4hおよび4iが、所定の半径R1の領域と平面視上重なるように位置している場合をいう。言い換えると、接続用凸部群においては、基準凸部の中心から所定の距離の範囲内に隣接する接続用端子が配置されている。
基準凸部は、2つ以上の接続用凸部の相対的な位置関係を規定するために設定される。本開示においては、配線基板の任意の接続用凸部を基準凸部として設定することができる。例えば、図1(b)においては、接続用凸部4eを基準凸部4Sとして設定した場合を例に説明しているが、例えば、他の接続用凸部4a~4d、4f~4hのいずれかを基準凸部として設定することもできる。配線基板における複数の接続用凸部のうち、いずれの接続用凸部を基準凸部とするかは、例えば、接続用凸部の配列に応じて適宜設定することができる。
接続用凸部群においては、基準凸部の中心から所定の半径の領域に、基準凸部を含む2つ以上の接続用凸部を有する。上記基準凸部の中心から所定の半径の領域は、半径100μmの領域であるが、例えば、半径100μm以下の領域としてもよく、半径80μm以下の領域としてもよく、半径60μm以下の領域としてもよい。また、上記基準凸部の中心から所定の半径の領域は、例えば、半径5μm以上の領域としてもよく、半径8μm以上の領域としてもよく、半径10μm以上の領域としてもよい。
上記基準凸部の中心から所定の半径の領域を上記範囲とすることにより、機能性チップを比較的狭いピッチで配置可能な配線基板とすることができる。また、接続用凸部の高さばらつきが生じやすいため、応力緩衝層を設けることによる効果を高く発揮することができるからである。
接続用凸部群において、隣接する接続用凸部同士のピッチ幅は、上述した所定の半径の領域に基準凸部を含む2つ以上の接続用凸部を有することができる程度の幅であれば特に限定されず、実装される機能性チップの端子のピッチ幅に応じて適宜選択される。隣接する接続凸部同士のピッチの幅は、上述した半径よりも大きくてもよく、同じであってもよく、小さくてもよい。上記ピッチ幅は、例えば、10μm以上であってもよく、20μm以上であってもよく、30μm以上であってもよい。また、上記ピッチ幅は、例えば、60μm以下であってもよく、50μm以下であってもよく、40μm以下であってもよい。なお、隣接する接続用凸部同士のピッチ幅とは、一方の接続用凸部の中心から他方の接続用凸部の中心までの距離をいう。
接続用凸部群の平面視外形形状は、実装される機能性チップの端子の配置に応じて適宜選択される。接続用凸部群の平面視外形形状は、例えば、円形状(図2(a))、楕円形状(図示なし)、三角形状(図2(b))、矩形状(図2(c))、n角形状(nは5以上の実数、図示なし)等が挙げられる。接続用凸部群の平面視外形形状とは、接続用凸部群を構成する複数の接続用凸部が配置された領域の平面視上の形状をいう。
接続用凸部群においては、個々の接続用凸部は、実装される機能性チップの端子の配列に対応して配置される。接続用凸部群においては、個々の接続用凸部は、例えば、ライン状等の所定のパターンで配置されていてもよく、ランダムに配置されていてもよい。
接続用凸部群を構成する接続用凸部の数は、少なくとも2個以上である。上記接続用凸部の数は、実装される機能性チップの端子の個数に合わせて適宜調整される。
接続用凸部群の大きさは、実装される機能性チップの大きさに応じて適宜選択される。接続用凸部群の大きさの一例としては、40μm以上、20000μm以下が挙げられるがこれに限定されない。接続用凸部群の大きさとは、上述した接続用凸部群の平面視外形形状のなかで、最も長い距離をいう。
上述した基準凸部の中心からの距離(半径)、ピッチ幅は、例えば、走査型電子顕微鏡(SEM)を用いて配線基板を観察することにより測定することができる。
本開示においては、接続用凸部群のうち、少なくとも1つ以上の接続用凸部とガラス基板との間に応力緩衝層が配置されている。言い換えると、接続用凸部群を構成する接続用凸部は、そのガラス基板側の面側に応力緩衝層が配置されているものだけでなく、応力緩衝層が配置されていないものも含んでいてもよい。また、複数の接続用凸部のガラス基板側の面側に応力緩衝層が配置されている場合、各接続用凸部に配置された応力緩衝層の厚さは、同じであってもよく、異なっていても良い。
本開示の配線基板は、通常、接続用凸部群において接続用凸部の高さばらつきを有する。具体的には、接続用凸部群において、ガラス基板の配線層側の面を基準面としたときの接続用凸部の頂部から基準面までの高さにばらつきを有する。なお、以下の説明において、「ガラス基板の配線層側の面を基準面としたときの接続用凸部の頂部から基準面までの高さ」を「接続用凸部の高さ」と称して説明する場合がある。
本開示においては、接続用凸部群のうち、ガラス基板の配線層側の面を基準面としたとき、応力緩衝層が配置された1つの接続用凸部の頂部から基準面までの高さが、1つの接続用凸部よりも厚さの薄い応力緩衝層が配置された接続用凸部の頂部から基準面までの高さ、または応力緩衝層が配置されていない接続用凸部の頂部から基準面までの高さよりも高いことが好ましい。
上述した接続用凸部の高さの関係について図を用いて説明する。図3は本開示の配線基板の他の例を示す概略断面図である。図3に示される配線基板10は、接続用凸部群4Gが、応力緩衝層5aが配置された接続用凸部4jと、応力緩衝層が配置されていない接続用凸部4kと、応力緩衝層5aよりも厚さの薄い応力緩衝層5bに配置された接続用凸部4lとを有している。このような配線基板10においては、接続用凸部4jの高さT1が、接続用凸部4kの高さT2または接続用凸部4lの高さT3よりも高いことが好ましい。配線基板に機能性チップ実装する際の押し込みにおいては、接続用凸部群のうち、より高さの高い接続用凸部が配置された部分に応力集中が生じやすい傾向にある。そのため、応力緩衝層が配置された接続用凸部の高さが応力緩衝層が配置されていない接続用凸部の高さよりも高いことで、実装時の押し込みにより生じる応力を好適に緩和することができ、ガラス基板の割れを好適に抑制することができるからである。また、応力緩衝層は、その厚さが厚い程、応力を緩衝する効果が高い傾向にある。そのため、より厚さの厚い応力緩衝層が配置された接続用凸部の高さが高いことで、実装時の押し込みにより生じる応力を好適に緩和することができ、ガラス基板の割れを好適に抑制することができるからである。本開示においては、中でも、図3に示すように、接続用凸部4jの高さT1が、接続用凸部4kの高さT2および接続用凸部4lの高さT3よりも高いことが好ましい。
また、本開示においては、接続用凸部群のうち、ガラス基板の配線層側の面を基準面としたとき、接続用凸部の頂部から基準面までの高さが最も高い接続用凸部が、実装される機能性チップの最外周の端子に対応する位置に配置されていることが好ましい。
上記接続用凸部の高さの関係について図を用いて説明する。例えば、図1(b)に示すように接続用凸部4a~4iを有する接続用凸部群4Gに対し、図4に示すように、チップ本体21および端子22a~22iを有する機能性チップ20を実装する場合を考える。接続用凸部4a~4iはそれぞれ端子22a~22iに対応する位置に配置されていることとする。例えば、図5(a)に示すように、接続用凸部群4Gのうち、機能性チップの中央の端子22eに対応する接続用凸部4eの高さが最も高い高さT4である場合、図5(b)に示すように、機能性チップ20を実装する際、接続用凸部4eと端子22eとは良好に接触させることができるものの、他の接続用凸部(例えば、接続用凸部4d、4f)と他の端子(例えば、端子22d、22f)とを接触させることが難しい場合がある。この場合、例えば、機能性チップを傾けることにより、他の接続用凸部と他の端子とを接触させることが考えられるが、機能性チップの中央に位置する接続用凸部4eと端子22eとの接点を起点として特定の方向に機能性チップを傾けることが難しい場合がある。また、実装時および実装後の機能性チップにガタツキが生じる等の安定性が低いことが懸念される。
これに対し、図6(a)に示すように、接続用凸部群4Gのうち、機能性チップの最外周の端子22dに対応する接続用凸部4dの高さが最も高い高さT4である場合、図6(b)に示すように、機能性チップ20を実装する際、接続用凸部4dと端子22dとは良好に接触させることができ、また、接続用凸部4dと端子22dとの接点を起点として、例えば、端子22f側の機能性チップの端部の位置が、端子22d側の機能性チップの端部の位置より低くなるように、機能性チップを傾けることにより、他の接続用凸部(例えば、接続用凸部4d、4f)と他の端子(例えば、端子22d、22f)とを接触させることが可能となる。また、機能性チップの傾きを一定の方向に調整することができるため、実装時および実装後の機能性チップの安定性を良好にすることができる。
本開示においては、実装される機能性チップの最外周の端子に対応する位置に配置されている接続用凸部が、応力緩衝層が配置された接続用凸部であることがより好ましい。上記接続用凸部が配置された部分における応力集中を抑制することができるからである。
なお、「ガラス基板の配線層側の面を基準面としたときの接続用凸部の頂部から基準面までの高さ」、すなわち接続用凸部の高さは、例えば、走査型電子顕微鏡(SEM)を用いて垂直断面を観察することにより測定することができる。
接続用凸部の高さの調製方法としては、例えば、応力緩衝層、配線層、絶縁層等のガラス基板と接続用凸部との間に位置する層の厚さを調整する方法が挙げられる。
接続用凸部の高さは、配線基板の形態に応じて適宜選択され、特に限定されないが、例えば、5μm以上であることが好ましく、8μm以上であることがより好ましく、10μm以上であることが好ましい。また、接続用凸部の高さは、例えば、200μm以下であっても好ましく、180μm以下であることが好ましく、100μm以下であることが特に好ましい。
2.接続用凸部
接続用凸部は、絶縁層の開口部に配置され配線層と電気的に接続された部材である。接続用凸部は、機能性チップの端子部と電気的に接続させるために用いられる部材である。
接続用凸部の厚さは、通常、接続用凸部の配線層側の面からの絶縁層の厚さよりも厚い。上述の絶縁層の厚さに対する、接続用凸部の厚さの比率は、例えば、1.01以上であり、1.5以上であってもよく、2以上であってもよい。また、上記比率は、例えば、10以下であってもよく、8以下であってもよく、5以下であってもよい。接続用凸部の厚さが薄すぎると、機能性チップと電気的に接続させることが困難となる可能性があるからであり、接続用凸部の厚さが厚すぎると、接続用凸部を形成することが困難となる可能性があるからである。
なお、「接続用凸部の厚さ」は、接続用凸部の配線層側の面から、頂部までの垂直方向の距離をいい、例えば、図1(c)においてt1で表される距離をいう。また、「接続用凸部の配線層側の面からの絶縁層の厚さ」は、接続用凸部の配線層側の面から絶縁層の配線層側とは反対側の面までの垂直方向の距離をいい、例えば、例えば、図1(c)においてt2で表される距離をいう。「接続用凸部の厚さ」および「接続用凸部の配線層側の面からの絶縁層の厚さ」は、例えば、走査型電子顕微鏡(SEM)を用いて垂直断面を観察することにより測定することができる。
接続用凸部の厚さは、配線基板の用途、大きさ等に応じて適宜選択され、特に限定されないが、例えば、2μm以上、15μm以下であることが好ましい。なお、配線基板に配置される接続用凸部の個数にもよるが、少なくとも10個以上の接続用凸部を有する場合は、10個の接続用凸部の厚さの平均値が上述した範囲内であることが好ましい。
接続用凸部の平面視外形形状は、絶縁層の開口部の形状に応じて適宜選択される。接続用凸部の平面視外形形状としては、例えば、円形状、楕円形状、矩形状等を挙げることができる。また、接続用凸部の大きさは、例えば、10μm以上150μm以下であってもよく、20μm以上100μm以下であってもよい。接続用凸部の大きさは、上述した接続用凸部の平面視外形形状のなかで、最も長い距離をいう。接続用凸部の大きさは、例えば、走査型電子顕微鏡(SEM)を用いて配線基板を観察することにより測定することができる。
接続用凸部の材料は、導電性を有する材料であれば特に限定されず、一般的な配線に用いられる導電性材料を使用することができ、配線層の形態や形成方法等に応じて適宜選択される。
接続用凸部の材料としては、具体的には、銅、金、銀、白金、パラジウム、ロジウム、スズ、アルミニウム、ニッケル、クロム等の金属、またはこれらの金属を含む合金等を挙げることができる。また、接続用凸部の材料としては、はんだを用いることもできる。接続用凸部は、単層であってもよく、複数の層が積層された多層であってもよい。
また、接続用凸部は、例えば、めっき法により形成されためっき層であってもよく、蒸着法により形成された蒸着層であってもよい。また、接続用凸部は、例えば、はんだを用いて形成されたはんだバンプであってもよい。本開示においては、なかでも、接続用凸部はめっき層であることが好ましい。狭ピッチの配線基板に対し、接続用凸部を良好に形成することができるからである。接続用凸部がめっき層である場合、例えば、配線層に対し、ニッケルめっき層および金めっき層がこの順で積層された積層構造を有することが好ましい。ニッケルめっき層の劣化を抑制することができるからである。また、例えば、配線層が銅を含む場合、ニッケルメッキ層を用いることにより配線層の劣化を抑制することができるからである。
接続用凸部の形成方法としては、特に限定されず、例えば、蒸着法やスパッタリング法等のPVD法、CVD法、めっき法等が挙げられる。
3.応力緩衝層
応力緩衝層は、接続用凸部群のうち、少なくとも1つ以上の接続用凸部とガラス基板との間に配置される部材である。応力緩衝層は、機能性チップの実装時の押し込みにより、配線基板に生じる応力を緩衝する機能、すなわち応力緩衝機能を有する。
応力緩衝層の材料は、応力緩衝機能を付与することができる材料であれば特に限定されず、有機材料であってもよく、無機材料であってもよいが、有機材料であることが好ましい。応力緩衝層を柔らかい層とすることができ、応力緩衝機能を良好に付与することができるからである。
応力緩衝層に用いられる有機材料としては、特に限定されないが、例えば、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、ポリエチレンテレフタレート樹脂、およびノボラック樹脂等を挙げることができる。これらの材料を含むことにより、より良好な緩衝効果が得られる。
応力緩衝層の厚さは、所望の応力緩衝機能を有することができれば特に限定されない。応力緩衝層が配置された接続用凸部の高さが最も高い接続用凸部の高さに対する、応力緩衝層の厚さの比率が、所定の比率であることが好ましい。具体的には、上記接続用凸部の高さに対する、応力緩衝層の厚さの比率が、10%以上であることが好ましく、15%以上であることがより好ましく、20%以上であることがさらに好ましい。上記比率が小さすぎると、応力緩衝機能を十分に発揮することが困難となる可能性があるからである。また、配線基板を薄膜化、軽量化する観点からは、上記比率は、例えば、80%以下であり、70%以下であってもよく、60%以下であってもよい。
「応力緩衝層の厚さ」は、応力緩衝層の一方の面から他方の面までの垂直方向の距離をいう。「応力緩衝層の厚さ」は、例えば、走査型電子顕微鏡(SEM)を用いて垂直断面を観察することにより測定することができる。また、上記比率は、例えば、図3においてはt3/T1で表すことができる。
具体的な応力緩衝層の厚さは、配線基板の大きさ等に応じて適宜選択することができ、特に限定されない。応力緩衝層の厚さは、例えば、1μm以上であってもよく、3μm以上であってもよく、5μm以上であってもよい。また、応力緩衝層の厚さは、例えば、20μm以下であってもよく、15μm以下であってもよく、10μm以下であってもよい。
また、上記応力緩衝層は、複数の層が積層されたものであってもよい。積層数としては、一般的には2層から4層程度である。
応力緩衝層の厚さが上述した範囲内であることにより、機能性チップの実装時における、配線基板への応力集中を好適に抑制することができるからである。なお、応力緩衝層が複数の層が積層した積層構造を有する場合は、各層の合計が、上述した数値範囲内の値となることが好ましい。
応力緩衝層の最大厚さは、応力緩衝層の厚さのうち最も厚い部分での厚さをいい、例えば、図1(c)においてt3およびt4で表される距離のうちt3で表される距離をいう。
応力緩衝層は、絶縁層を兼ねていてもよい。例えば、配線層が、応力緩衝層の両方の面側に配置されている場合、応力緩衝層は、配線層同士を絶縁するための絶縁層を兼ねてもよい。具体例としては、図1(c)、図5(a)、(b)および図6(a)、(b)に示すように、配線層2が応力緩衝層5のガラス基板1側の面側に配置された第1の配線層2aと、応力緩衝層5の接続用凸部側の面側に配置された第2の配線層2bとを有する場合、応力緩衝層5は、第1の配線層2aと第2の配線層2bとを絶縁するための絶縁層を兼ねていてもよい。
また、応力緩衝層が絶縁層を兼ねる場合、図1(c)に示すように、応力緩衝層5は開口部を有していてもよい。この場合、応力緩衝層5の開口部は、絶縁層3の開口部と平面視上重なる位置に配置されていることが好ましい。応力緩衝層に設けられる開口部の形状、大きさ等については、配線基板の層構成に応じて適宜選択することができる。
また、応力緩衝層は、接続用凸部およびガラス基板の間に少なくとも1層あればよく、複数層有していてもよい。
4.配線層
配線層は、ガラス基板の一方の面側に配置される部材である。また、配線層は接続用凸部と電気的に接続される部材である。
配線層は、ガラス基板の一方の面側に配置されていればよく、ガラス基板の一方の面に直接配置されていてもよく、絶縁層を介して配置されていてもよい。また、本開示においては、絶縁層または応力緩衝層を介して複数の配線層が配置されていてもよい。
配線層は、通常、少なくとも線状である線状配線部を有する。線状配線部の線幅については、配線基板の用途に応じて適宜選択することができ、特に限定されない。また、配線層は、接続用凸部と接続させるため、パッド部を有していてもよい。パッド部は、線状配線部よりも幅の広いパターンを有する部分である。パッド部の平面視形状は、例えば、円形状、楕円形状、矩形状等を挙げることができる。配線層の厚さ、線状配線部の線幅、およびパッド部の大きさについては、一般的な配線基板に用いられる配線層の厚さ、線状配線部の線幅、およびパッド部の大きさと同様とすることができるため、ここでの説明は省略する。
配線層の材料は、導電性材料であれば特に限定されず、一般的な配線基板の配線層に用いられる導電性材料と同様とすることができる。配線層に用いられる導電性材料としては、例えば、チタン(Ti)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、アルミニウム(Al)、銅(Cu)これらの金属または化合物、あるいはこれらの合金や、酸化インジウム錫(ITO)、酸化インジウム亜鉛(IZO)等の導電性酸化物等などを使用することができる。
配線層の形成方法としては、一般的な配線の形成方法を用いることができ、配線層の形態等に応じて適宜選択される。配線層の形成方法としては、例えば、蒸着法やスパッタリング法等のPVD法、CVD法、めっき法等が挙げられる。また、めっき法は電解めっき法であることが好ましい。
5.絶縁層
絶縁層は、ガラス基板の配線層側の面側に配置され開口部を有する部材である。絶縁層は、通常、配線層を覆うように配置される。
絶縁層は、通常、配線層の一部と平面視上重なる位置に開口部を有する。絶縁層の開口部は、配線層のパッド部と平面視上重なるように設けられていることが好ましい。絶縁層の開口部の大きさは配線基板の形態に応じて適宜選択され特に限定されない。なお、「絶縁層の開口部の大きさ」とは、絶縁層の開口部の平面視形状のなかで最も長い距離をいう。
絶縁層に用いられる材料としては、絶縁性を有していれば特に限定されず、一般的な配線基板の絶縁層に用いられる材料と同様とすることができる。また、絶縁層に用いられる材料としては、上述した「3.応力緩衝層」の項で説明した材料を用いることもできる。
絶縁層の厚さは、配線層の形態に応じて適宜選択することができる。また、本開示においては、絶縁層は少なくともガラス基板の片方の面に少なくとも1層有していればよく、複数層有していてもよい。
6.ガラス基板
ガラス基板は、配線層、絶縁層、応力緩衝層、接続用凸部を支持する部材である。ガラス基板は、平坦性が高く、耐熱性が高いことから好ましい。ガラス基板に用いられるガラスとしては、例えば、ソーダライムガラス、無アルカリガラス、石英ガラス等を挙げることができる。
ガラス基板の厚さは、上述した各層を支持することができれば特に限定されず、配線基板の用途に応じて適宜選択することができる。ガラス基板の厚さは、例えば、10μm以上1000μm以下であることが好ましく、100μm以上700μm以下であることがより好ましく、300μm以上500μm以下であることが特に好ましい。
7.導電層
本開示の配線基板は、複数の配線層を接続させるための導電層をさらに有していてもよい。上記導電層は、絶縁層の開口部内、または応力緩衝層の開口部内に配置され、ビア層として機能する。導電層に用いられる材料としては、上述した配線層の項で説明した導電性材料と同様とすることができる。また、導電層としては、これに限定されないが、例えば、導電性ペースト等を用いることもできる。導電層の形成方法としては、例えば、上述した配線層の形成方法と同様とすることができる。まためっき法により配線層と同時に形成することもできる。
8.配線基板
本開示の配線基板は、上述した各層を有していれば特に限定されず、必要に応じて他の構成を適宜追加することができる。
本開示の配線基板は、通常、機能性チップとともに用いられ、後述する「B.素子」の項で説明する素子を構成する。
B.素子
本開示の素子は、上述した配線基板と、上記接続凸部群の上記接続用凸部と電気的に接続された機能性チップとを有する。
本開示の素子について図を用いて説明する。図7(a)は本開示の素子の一例を示す概略平面図であり、図7(b)は図7(a)のB-B線断面の一部を示す拡大図である。図7に示される素子100は、配線基板10と、接続用凸部群4Gの接続用凸部4と電気的に接続された機能性チップ2とを有する。配線基板10については図1(a)~(c)、機能性チップ20については図4で説明したため、詳細な説明は省略する。
本開示によれば、上述した配線基板を有することにより、機能性チップが良好に実装された素子とすることができる。
以下、本開示の素子について、構成ごとに説明する。
1.配線基板
本開示における配線基板については、上述した「A.配線基板」の項で説明した内容と同様であるため、ここでの説明は省略する。
2.機能性チップ
本開示における機能性チップは、接続用凸部群の接続用凸部と電気的に接続される部材である。機能性チップは、例えば、チップ本体と、端子とを有する。具体的な機能性チップとしては、ダイナミック・ランダム・アクセス・メモリ(Dynamic Random Access Memory:DRAM)、NANDフラッシュメモリー、SAWデバイス、パワーアンプIC、ディスプレイドライバーICやイメージセンサ、加速度センサーや角度センサー等を挙げることができる。
3.素子
本開示の素子は、上述した配線基板および機能性チップを有していれば特に限定されず、他にも必要な構成を適宜選択して追加することができる。
本開示の素子は、例えばスマートフォン、ディスプレイ、車等に用いることができる。
なお、本開示は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本開示の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本開示の技術的範囲に包含される。
1 … ガラス基板
2 … 配線層
3 … ガラス基板
4 … 接続用凸部
5 … 応力緩衝層
10 … 配線基板
20 … 機能性チップ
100 … 素子

Claims (8)

  1. ガラス基板と、前記ガラス基板の一方の面側に配置された配線層と、前記ガラス基板の前記配線層側の面側に配置され開口部を有する絶縁層と、前記絶縁層の開口部に配置され前記配線層と電気的に接続された接続用凸部とを有する配線基板であって、
    1つの前記接続用凸部を基準凸部としたとき、前記基準凸部の中心から半径100μmの領域に、前記基準凸部を含む2つ以上の前記接続用凸部を有する接続用凸部群を備え、
    前記接続用凸部群のうち、少なくとも1つ以上の前記接続用凸部と前記ガラス基板との間に応力緩衝層が配置されており、
    前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記応力緩衝層が配置された1つの前記接続用凸部の頂部から前記基準面までの高さが、1つの前記接続用凸部よりも厚さの薄い前記応力緩衝層が配置された前記接続用凸部の頂部から前記基準面までの高さ、または前記応力緩衝層が配置されていない前記接続用凸部の頂部から前記基準面までの高さよりも高い、配線基板。
  2. ガラス基板と、前記ガラス基板の一方の面側に配置された配線層と、前記ガラス基板の前記配線層側の面側に配置され開口部を有する絶縁層と、前記絶縁層の開口部に配置され前記配線層と電気的に接続された接続用凸部とを有する配線基板であって、
    1つの前記接続用凸部を基準凸部としたとき、前記基準凸部の中心から半径100μmの領域に、前記基準凸部を含む2つ以上の前記接続用凸部を有する接続用凸部群を備え、
    前記接続用凸部群のうち、少なくとも1つ以上の前記接続用凸部と前記ガラス基板との間に応力緩衝層が配置されており
    前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記接続用凸部の頂部から前記基準面までの高さが最も高い前記接続用凸部が、実装される機能性チップの最外周の端子に対応する位置に配置されている、配線基板。
  3. ガラス基板と、前記ガラス基板の一方の面側に配置された配線層と、前記ガラス基板の前記配線層側の面側に配置され開口部を有する絶縁層と、前記絶縁層の開口部に配置され前記配線層と電気的に接続された接続用凸部とを有する配線基板であって、
    1つの前記接続用凸部を基準凸部としたとき、前記基準凸部の中心から半径100μmの領域に、前記基準凸部を含む2つ以上の前記接続用凸部を有する接続用凸部群を備え、
    前記接続用凸部群のうち、少なくとも1つ以上の前記接続用凸部と前記ガラス基板との間に応力緩衝層が配置されており、
    前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記応力緩衝層が配置された前記接続用凸部の頂部から前記基準面までの高さが最も高い接続用凸部の、前記高さに対する前記応力緩衝層の厚さの比率が10%以上である、配線基板。
  4. 前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記接続用凸部の頂部から前記基準面までの高さが最も高い前記接続用凸部が、実装される機能性チップの最外周の端子に対応する位置に配置されている、請求項1に記載の配線基板。
  5. 前記接続用凸部群のうち、前記ガラス基板の前記配線層側の面を基準面としたとき、前記応力緩衝層が配置された前記接続用凸部の頂部から前記基準面までの高さが最も高い接続用凸部の、前記高さに対する前記応力緩衝層の厚さの比率が10%以上である、請求項1または請求項2に記載の配線基板。
  6. 前記接続用凸部が、めっき層である、請求項1から請求項5までのいずれかの請求項に記載の配線基板。
  7. 前記応力緩衝層が樹脂層である、請求項1から請求項6までのいずれかの請求項に記載の配線基板。
  8. 請求項1から請求項7までのいずれかの請求項に記載の配線基板と、
    前記接続凸部群の前記接続用凸部と電気的に接続された機能性チップとを有する、素子。
JP2019036096A 2019-02-28 2019-02-28 配線基板および素子 Active JP7305985B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019036096A JP7305985B2 (ja) 2019-02-28 2019-02-28 配線基板および素子
JP2023106754A JP2023126858A (ja) 2019-02-28 2023-06-29 配線基板および素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019036096A JP7305985B2 (ja) 2019-02-28 2019-02-28 配線基板および素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023106754A Division JP2023126858A (ja) 2019-02-28 2023-06-29 配線基板および素子

Publications (2)

Publication Number Publication Date
JP2020141064A JP2020141064A (ja) 2020-09-03
JP7305985B2 true JP7305985B2 (ja) 2023-07-11

Family

ID=72265114

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019036096A Active JP7305985B2 (ja) 2019-02-28 2019-02-28 配線基板および素子
JP2023106754A Pending JP2023126858A (ja) 2019-02-28 2023-06-29 配線基板および素子

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023106754A Pending JP2023126858A (ja) 2019-02-28 2023-06-29 配線基板および素子

Country Status (1)

Country Link
JP (2) JP7305985B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139316A (ja) 2016-02-03 2017-08-10 ソニー株式会社 半導体装置および製造方法、並びに電子機器
WO2017209296A1 (ja) 2016-06-03 2017-12-07 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに実装基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139316A (ja) 2016-02-03 2017-08-10 ソニー株式会社 半導体装置および製造方法、並びに電子機器
WO2017209296A1 (ja) 2016-06-03 2017-12-07 大日本印刷株式会社 貫通電極基板及びその製造方法、並びに実装基板

Also Published As

Publication number Publication date
JP2020141064A (ja) 2020-09-03
JP2023126858A (ja) 2023-09-12

Similar Documents

Publication Publication Date Title
JP6668723B2 (ja) インダクタ部品
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
JP5644242B2 (ja) 貫通電極基板及びその製造方法
KR20190015574A (ko) 플렉서블 표시 기판 및 그 제조 방법
JP5234521B2 (ja) 電子部品及びその製造方法
CN111724742B (zh) 显示面板及其制备方法、显示装置
US8466374B2 (en) Base for circuit board, circuit board, and method of fabricating thereof
US9024446B2 (en) Element mounting substrate and semiconductor module
US20100032196A1 (en) Multilayer wiring board, semiconductor package and method of manufacturing the same
US9818709B2 (en) Semiconductor device and manufacturing method thereof
KR20220116328A (ko) 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
CN108807669A (zh) 电容器和具有该电容器的板
US9219048B2 (en) Substrate having pillar group and semiconductor package having pillar group
JP7305985B2 (ja) 配線基板および素子
WO2018083973A1 (ja) キャパシタ
WO2017203822A1 (ja) 表示装置、および電子機器
JP6725095B2 (ja) 配線基板および半導体装置
JP2018133363A (ja) 電子部品内蔵基板及び基板実装構造体
KR20010014957A (ko) 반도체 장치 및 그 제조 방법
JP2020141044A (ja) 配線基板および素子
JP2007081267A (ja) 半導体装置およびその製造方法
JP5629524B2 (ja) 半導体装置
WO2012111722A1 (ja) 半導体チップおよび半導体装置
JP7287064B2 (ja) 配線基板および素子付配線基板
JP2019114734A (ja) 貫通電極基板、貫通電極基板の製造方法及び貫通電極基板を用いた半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R150 Certificate of patent or registration of utility model

Ref document number: 7305985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150