JP7300493B2 - 音声制御回路、ホスト装置及び関連する制御方法 - Google Patents

Description

本発明は、音声制御回路に関し、より詳細にはユニバーサルシリアルバス（ＵＳＢ）インターフェイスを有する音声制御回路に関する。

ＵＳＢインターフェイスを使用する音声制御回路では、通常、異なるカスタマイズされたパラメータが必要となります。従って、音声制御回路は、ホスト装置への接続を使用するための種々のパラメータを格納する記憶素子を追加的に備えることができる。しかし、種々の異なるパラメータを記憶するには大きな記憶スペースが必要であり、記憶素子のコストとプリント回路基板の面積を増大させることになる。

本発明の目的の一つは、ホスト装置から複数のパラメータを受信し、ホスト装置でエニュメレーション（ｅｎｕｍｅｒａｔｉｏｎ）を実行するために前記複数のパラメータを使用して、前記問題を解決することができる音声制御回路を提供することである。

本発明の少なくとも１つの実施例は、ユニバーサルシリアルバス（ＵＳＢ）インターフェイス回路、特定インターフェイス回路、および処理回路を備える音声制御回路を提供する。ＵＳＢインターフェイス回路は、ホスト装置に接続するように構成されている。特定インターフェイス回路は、ホスト装置に接続するように構成されている。処理回路は、ＵＳＢインターフェイス回路および特定インターフェイス回路に結合される。処理回路は、特定インターフェイス回路を介してホスト装置から複数のパラメータを受信し、ＵＳＢインターフェイス回路を介して音声制御回路とホスト装置との間のエニュメレーション中に、複数のパラメータを使用してホスト装置とのエニュメレーションを実行する。

本発明の少なくとも１つの実施形態は、音声制御回路に適用可能な制御方法を提供する。該方法は、特定インターフェイス回路を介して、ホスト装置から複数のパラメータを受信することと、ユニバーサルシリアルバス（ＵＳＢ）インターフェイス回路を介して、ホスト装置とエニュメレーションを実行するステップとを含み、前記ＵＳＢインターフェイス回路を介した前記音声制御回路と前記ホスト装置との間のエニュメレーションの間、前記複数のパラメータは、前記ホスト装置とエニュメレーションを実行するために使用される。

本発明の少なくとも１つの実施形態は、ユニバーサルシリアルバス（ＵＳＢ）インターフェイス回路、特定インターフェイス回路、およびコア回路を含むホスト装置を提供する。ＵＳＢインターフェイス回路は、音声制御回路に接続するように構成されている。特定インターフェイス回路は、音声制御回路に接続するように構成されている。コア回路は、ＵＳＢインターフェイス回路および特定インターフェイス回路に接続されている。ホスト装置の電源がオンにされると、コア回路は、特定インターフェイス回路を介して複数のパラメータを音声制御回路に能動的に送信し、複数のパラメータは、音声制御回路とホスト装置とのエニュメレーションの間に音声制御回路がホスト装置に送信しなければならないコンテンツを含む。

本発明のこれらの目的および他の目的は、種々の図面等に例示されている好ましい実施形態の以下の詳細な説明を読めば当業者には明らかになるであろう。

中国特許出願公開第１０２９８１９８９Ａ号

本発明の一実施形態による電子装置を示す図である。

本発明の一実施形態による制御方法を示すフローチャートである。

図１は、本発明の一実施形態による電子装置１００を示す図である。図１に示すように、電子装置１００は、ホスト装置１１０と音声制御回路１２０とを備える。ホスト装置１１０は、コア回路１１２と、ＵＳＢインターフェイス回路１１４と、特定インターフェイス回路１１６と、記憶素子１１８とを備える。音声制御回路１２０は、処理回路１２２と、ＵＳＢインターフェイス回路１２４と、特定インターフェイス回路１２６とを備える。本実施形態では、電子装置１００は、パーソナルコンピュータ、ラップトップ、または音声再生機能を有する他の電子装置であってもよく、音声制御回路１２０は、マザーボード上に内蔵された音声装置であってもよく、すなわち、ホスト装置１１０および音声制御回路１２０は、１つのマザーボード上に作られていてもよい。

一実施形態では、記憶素子１１８は、フラッシュメモリ、電子的消去可能プログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）、ワンタイムプログラマブルリードオンリーメモリ（ＯＴＰＲＯＭ）、または他のタイプの不揮発性記憶素子であってもよい。また、本実施の形態では、記憶素子１１８がホスト装置１１０に配置される。別の実施形態では、記憶素子１１８は、ホスト装置１１０の外側に配置されてもよい。

本実施形態では、ホスト装置１１０は、電子装置１００の処理チップセットであってもよく、ＵＳＢインターフェイス回路１１４を介して音声制御回路１２０のＵＳＢインターフェイス回路１２４に接続される。ホスト装置１１０は、関連する処理（符号化及び復号等）のために、ＵＳＢインターフェイス回路１１４及び１２４を介して処理回路１２２に音声信号を送信し、次に、出力音声信号を生成して再生のためにスピーカ１０６に送る。スピーカ１０６は、電子装置１００の外部にあってもよいし、電子装置１００の内蔵スピーカ装置であってもよい。

一実施形態では、ホスト装置１１０の特定インターフェイス回路１１６及び音声制御回路１２０の特定インターフェイス回路１２６は、集積回路間（Ｉ２Ｃ）インターフェイスの仕様、シリアルペリフェラルインターフェイスの仕様、又は汎用非同期受信機／送信機（ＵＡＲＴ）の仕様に適合するが、本発明はこれらに限定されるものではない。他の実施形態では、ホスト装置１１０の特定インターフェイス回路１１６と音声制御回路１２０の特定インターフェイス回路１２６とが互いにデータ伝送を行うことができる限り、ＵＳＢインターフェイス回路以外の任意の適切な仕様を採用することができる。

電子装置１００の動作については、まず、電子装置１００は、電源をオンにされ初期化動作を行い、ホスト装置１１０が音声制御回路１２０のタイプを完全に認識する前に、コア回路１１２が、音声制御回路１２０が使用できる複数のパラメータを記憶素子１１８から取得する。例えば、複数のパラメータは、複数のサポートされる構成（ｃｏｎｆｉｇｕｒａｔｉｏｎｓ）、ベンダー識別番号、製品ＩＤ、サンプルレート、ボリューム範囲などを含んでもよい。複数のパラメータは、特定インターフェイス回路１１６を介して音声制御回路１２０に送信され、音声制御回路１２０の処理回路１２２は、特定インターフェイス回路１２６を介して複数のパラメータを受信する。次に、ホスト装置１１０と音声制御回路１２０との間のエニュメレーション（ｅｎｕｍｅｒａｔｉｏｎ）の間に、音声制御回路１２０は、複数のパラメータを使用して、ホスト装置１１０と通信して、関連する設定を完了することができる。具体的には、エニュメレーションの間、ホスト装置１１０は、ＵＳＢインターフェイス回路１１４を介して音声制御回路１２０にＵＳＢパケットを送信し、アドレスを割り当てる。次に、音声制御回路１２０は、ＵＳＢインターフェイス回路１２４を介してホスト装置１１０に報告して、自機が音声機能を有する装置である旨を通知し、ＵＳＢインターフェイス回路１２４を介してホスト装置１１０に関連情報を送信する。関連情報は、ホスト装置１１０から特定インターフェイス回路１２６を介してあらかじめ受信される複数のパラメータを含み、サポートされる構成の数、ベンダーＩＤ、プロダクトＩＤ、サンプルレート、ボリュームレンジ等を含み得る。最後に、ホスト装置１１０は、音声制御回路１２０の種類を認識し、音声制御回路１２０にＵＳＢ音声クラス（ＵＡＣ）関連のパケットを送信し、エニュメレーション（ｅｎｕｍｅｒａｔｉｏｎ）を終了する。なお、エニュメレーションプロセスの動作は当業者には周知であり、エニュメレーションにおける音声制御回路１２０で使用される複数のパラメータはホスト装置１１０からのものであることに着目すると、上述の説明は、エニュメレーションの主な動作を説明したものに過ぎず、エニュメレーションの他の詳細については簡略化のため省略する。

エニュメレーションが終了した後、ホスト装置１１０は、ＵＳＢインターフェイス回路１１４を介して音声データを音声制御回路１２０に送信することができる。音声データは、再生のためにスピーカ１０６への出力音声信号を生成する処理回路１２２によって使用される。

図１の実施形態では、ホスト装置１１０は、電源がオンされたときに、特定インターフェイス回路１１６を介して、エニュメレーションにおいて音声制御回路１２０によって使用される複数のパラメータを能動的に送信する。したがって、音声制御回路１２０自体は、サポートされる構成の数、ベンダーＩＤ、製品ＩＤ、サンプルレート、ボリューム範囲などを含む上記の複数のパラメータを格納する記憶素子を備える必要はない。このようにして、音声制御回路１２０の製造コストを低減することができる。さらに、ホスト装置１１０は、処理チップセットであり、本来、プログラムコードおよびその他のパラメータを記憶するための記憶素子１１８を有する。従って、音声制御回路１２０によって使用される複数のパラメータを記憶素子１１８に格納しても、コストはあまり増加しない。

他方、ホスト装置１１０が、電源オン時に音声制御回路１２０によって使用される複数のパラメータを能動的に提供するので、音声制御回路１２０は、複数のパラメータを能動的に検索するのではなく、複数のパラメータを受動的に受信する。

図２は、本発明の一実施形態による制御方法を示すフローチャートである。上記の実施形態を参照しつつ、フローは以下の通りである。

ステップ２００：フローが始まる。

ステップ２０２：ホスト装置が複数のパラメータを音声制御回路に送信する。

ステップ２０４：ホスト装置と音声制御回路がエニュメレーションの実行を開始する。

ステップ２０６：音声制御回路は、複数のパラメータを使用して、ホスト装置とエニュメレーションを実行する。

ステップ２０８：ホスト装置と音声制御回路がエニュメレーションを終了する。

ステップ２１０：ホスト装置は音声信号をＵＳＢインターフェイス回路を介して音声制御回路に送信し、音声制御回路はその音声信号を使用して、出力音声信号を生成して再生のためスピーカに送る。

本発明を簡潔に要約すると、本発明の音声制御回路、ホスト装置、および関連する制御方法において、音声制御回路は、ブートプロセス中に特定インターフェイス回路を介して複数のパラメータを受信する。複数のパラメータは、ＵＳＢインターフェイス回路とホスト装置との間の後続のエニュメレーションに使用される。従って、エニュメレーションにおいて音声制御回路によって使用される複数のパラメータはホスト装置によって提供されるので、音声制御回路は、これらのパラメータを格納するための記憶素子を備える必要がなく、これにより音声制御回路のコストを低減する。

当業者には言うまでもなく、本発明の教示を保持しつつ、装置および方法の多くの修正および変更を行うことができる。従って、上記の開示は、添付の特許請求の範囲の範囲によってのみ限定されると解釈されるべきである。

Claims (8)

1. 音声制御回路であって、
   ホスト装置に接続するように構成されたユニバーサルシリアルバス（ＵＳＢ）インターフェイス回路と、
   ホスト装置に接続するように構成された特定インターフェイス回路と、
   前記ＵＳＢインターフェイス回路および前記特定インターフェイス回路に結合された処理回路であって、前記特定インターフェイス回路を介して前記ホスト装置から複数のパラメータを受信し、前記ＵＳＢインターフェイス回路を介した前記音声制御回路及び前記ホスト装置のエニュメレーションの間に、前記複数のパラメータを使用して、前記ホスト装置と前記エニュメレーションを実行する、処理回路とを有し、
   前記音声制御回路の電源がオンにされ、前記ホスト装置が前記音声制御回路を認識していないときに、前記処理回路は、前記特定インターフェイス回路を介して前記ホスト装置から前記複数のパラメータを受動的に受信する、
   音声制御回路。
2. 前記複数のパラメータは、複数のサポートされる構成、ベンダー識別番号（ＩＤ）、製品ＩＤ、サンプルレート、およびボリューム範囲の少なくとも一部を含み、前記音声制御回路と前記ホスト装置との間の前記エニュメレーションの間、前記処理回路は、前記複数のパラメータの内容を前記ホスト装置に送信して前記エニュメレーションを実行する、請求項１に記載の音声制御回路。
3. 前記特定インターフェイス回路は、集積回路間（Ｉ２Ｃ）インターフェイスの仕様に適合する、請求項１に記載の音声制御回路。
4. 前記特定インターフェイス回路は、シリアルペリフェラルインターフェイスの仕様に適合する、請求項１に記載の音声制御回路。
5. 前記特定インターフェイス回路は、汎用非同期受信機／送信機（ＵＡＲＴ）の仕様に適合する、請求項１に記載の音声制御回路。
6. 音声制御回路に適用可能な制御方法であって、
   前記音声制御回路の電源がオンにされ、ホスト装置が前記音声制御回路を認識していないときに、特定インターフェイス回路を介してホスト装置から複数のパラメータを受動的に受信することと、
   ユニバーサルシリアルバス（ＵＳＢ）インターフェイス回路を介してホスト装置とのエニュメレーションを実行する段階であって、前記ＵＳＢインターフェイス回路を介した前記音声制御回路と前記ホスト装置とのエニュメレーションの間に、複数のパラメータが使用され、前記ホスト装置とのエニュメレーションが実行されることと、を含む制御方法。
7. 前記複数のパラメータは、複数のサポートされる構成、ベンダー識別番号（ＩＤ）、製品ＩＤ、サンプルレート、およびボリューム範囲の少なくとも一部を含み、前記ＵＳＢインターフェイス回路を介して前記ホスト装置と前記エニュメレーションを実行することは、
   ＵＳＢインターフェイス回路を介した前記ホスト装置とのエニュメレーションの間に、前記複数のパラメータの内容をホスト装置に送信し、前記エニュメレーションを実行することを含む、請求項６に記載の制御方法。
8. 前記特定インターフェイス回路は、集積回路間（Ｉ２Ｃ）インターフェイスの仕様、シリアルペリフェラルインターフェイスの仕様、またはユニバーサル非同期受信機／送信機（ＵＡＲＴ）の仕様に適合する、請求項６に記載の制御方法。

Images