JP7284796B2 - セキュアメモリカード及びその制御方法 - Google Patents

セキュアメモリカード及びその制御方法 Download PDF

Info

Publication number
JP7284796B2
JP7284796B2 JP2021176738A JP2021176738A JP7284796B2 JP 7284796 B2 JP7284796 B2 JP 7284796B2 JP 2021176738 A JP2021176738 A JP 2021176738A JP 2021176738 A JP2021176738 A JP 2021176738A JP 7284796 B2 JP7284796 B2 JP 7284796B2
Authority
JP
Japan
Prior art keywords
volatile memory
secure element
secure
memory controller
specific
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021176738A
Other languages
English (en)
Other versions
JP2022074099A (ja
Inventor
呉明▲廷▼
▲愈▼能傑
林志宏
Original Assignee
銓安智慧科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 銓安智慧科技股▲分▼有限公司 filed Critical 銓安智慧科技股▲分▼有限公司
Priority claimed from TW110139996A external-priority patent/TWI789082B/zh
Publication of JP2022074099A publication Critical patent/JP2022074099A/ja
Application granted granted Critical
Publication of JP7284796B2 publication Critical patent/JP7284796B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604Improving or facilitating administration, e.g. storage management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/3004Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043LOAD or STORE instructions; Clear instruction
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094Condition code generation, e.g. Carry, Zero flag

Description

本発明は、セキュアメモリカード、特に、セキュアエレメントが組み込まれたセキュアメモリカードに関する。また、本発明は、チップ制御方法、特に、セキュアメモリカードのセキュアエレメントを制御するための方法に関する。
情報技術の普及に伴い、USBインターフェース又はインターネットのような種々のデータ転送チャネルを介した情報デバイス間でのデータ交換又は金融取引の実行が一般的になってきている。そのため、秘密にされるべき種々のアカウントやパスワードといった重要な情報は、例えば、一般的なパーソナルコンピュータ、ノートブックコンピュータ又はより大衆的なスマートフォンといったユーザの情報端末に、一般的な情報と共にしばしば保存される。このような状況では、セキュア(保安)情報が不法にアクセス及び使用されるのを防ぐことが重要且つ必須である。今のところ、データを安全に保存するためのデータセキュアモジュールを備えた情報デバイスはほぼ無く、データセキュアモジュールが有ったとしても、残念なことに殆どの既存の情報デバイスに対して簡単に導入可能なものとして供給されていない。
複雑なデータセキュアモジュールを導入することなく、既存の情報デバイスに付加的にデータセキュア機能を持たせるために、図1に示すようなセキュアメモリカードが、情報デバイスの利用のために開発されている。セキュアメモリカード11は、付加的なセキュアエレメント119が設けられた、例えば、マイクロSDフラッシュメモリカードのような一般的なセキュアデジタルメモリカードであり、これにより、コモンクライテリアセキュア評価において評価保証レベルCC EAL5+を達成している。セキュアエレメント119は、パスワードやキーのような機密データを保存及び取り扱い、支払いのようなセキュアアプリケーションを実行するのに機能する。例えば、ホスト10のアプリケーションプログラム100が、データ暗号化を行うためにファイルシステム101に対して暗号化コマンドを発したときに、ファイルシステム101は、その暗号化コマンドに応じてSDコントローラ110に対してプリセットスペシャルコンビネーション102を発行する。プリセットスペシャルコンビネーション102は、例えば、リードコマンド2回とライトコマンド1回が連続したような、マルチ連続リード/ライトコマンドから成る。プリセットスペシャルコンビネーションによりトリガされ、ベンダーコマンド(VC)トンネルが、SDコントローラ110とファイルシステム101との間で確立される。データ暗号を含むライトコマンドが一旦VCトンネル103に入ると、SDコントローラ110は、そのライトコマンドをベンダーコマンドとして認識する。当業者であれば理解できるように、ベンダーコマンドは、暗号操作を行うように特別に定義され得る。例えば、ベンダーコマンドの特別な定義により、SDコントローラ110は、ライトコマンドに関連したセキュアデータをセキュアエレメント119に暗号化するように転送し、暗号化されたデータは、VCトンネル103を介してアプリケーションプログラムに返送される又はフラッシュメモリ111に保存される。このようにして、データ暗号化は、通常のデータセキュアモジュールを用いずに達成され得る。
上述した従来技術から、連続リード/ライトコマンドのプリセットスペシャルコンビネーションがベンダーコマンドを定義するのに必要とされ、VCトンネルが次の暗号化コマンドに必要とされることが理解される。しかしながら、このようなプリセットスペシャルコンビネーションは、複雑且つ命令サイクルを非効率に消費する。更に、従来技術では、SDコントローラ110及びセキュアエレメント119は、互いに通信するためにスマートカードのISO-7816通信プロトコルに準拠している。しかしながら、ISO-7816基準は、1.25MHzまでしか操作することができず、3ピン(IO/CLK/RST)構成は、半二重信号伝送にしか適していない。このようなデータ処理効率は、現在のアプリケーションには十分でない。
そこで、本発明は、改良されたセキュアエレメントを含むセキュアメモリカードを提供する。
本発明は、改良されたデータ処理効率を示すセキュアメモリカードのセキュアエレメントを制御する方法を更に提供する。
本発明の一態様は、セキュアメモリカードに関する。このセキュアメモリカードは、不揮発性メモリデバイスと、セキュアエレメントと、不揮発性メモリデバイス及びセキュアエレメントと通信した不揮発性メモリコントローラと、を含む。不揮発性メモリデバイスは、セキュアエレメントコントロールと接続された予約済みアドレス範囲と、通常データアクセスと接続された通常アドレス範囲と、を含む。予約済みアドレス範囲と通常アドレス範囲とは、互いに重複していない。ホストが、不揮発性メモリコントローラに対して、1つの命令サイクルを持つシングルコマンドであり、且つ予約済みアドレス範囲に属する特定アドレスに対応するセキュアエレメント制御コマンドを発行すると、不揮発性メモリコントローラは、セキュアエレメント制御コマンドに応じてセキュア操作を実行するためにセキュアエレメントと相互作用する。対照的に、ホストが、不揮発性メモリコントローラに対して、通常アドレス範囲に属する通常アドレスに対応する非セキュアエレメント制御コマンドを発行すると、不揮発性メモリコントローラは、非セキュアエレメント制御コマンドに応じてセキュアエレメントとは相互作用せず、不揮発性メモリデバイスと相互作用する。セキュアエレメント制御コマンドが、予約済みアドレス範囲に属する第1の特定アドレスに対応するライトコマンドである場合には、不揮発性メモリコントローラのファームウェアは、第1の特定アドレスを認識すると、第1の暗号化モードとなるようにセキュアエレメントを設定する。セキュアエレメント制御コマンドが、予約済みアドレス範囲に属して第1の特定アドレスとは異なる第2の特定アドレスに対応するライトコマンドである場合には、不揮発性メモリコントローラのファームウェアは、第2の特定アドレスを認識すると、第1の暗号化モードとは異なる第2の暗号化モードとなるようにセキュアエレメントを設定する。セキュアエレメント制御コマンドが、予約済みアドレス範囲に属する第3の特定アドレスに書き込まれる第1の特定データを含むライトコマンドである場合には、不揮発性メモリコントローラのファームウェアは、第3の特定アドレスを認識すると、第1の特定データに従ってセキュアエレメントのパラメータセットを改訂する。
本発明の別の態様は、セキュアメモリカードの制御方法に関する。このセキュアメモリカードは、ファイルシステムを備えたホストと共に用いられるように構成されている。セキュアメモリカードは、不揮発性メモリデバイス、セキュアエレメント及び不揮発性メモリコントローラを含む。この制御方法によれば、ホストが不揮発性メモリコントローラに対して、1つの命令サイクルを持つシングルコマンドであり、且つ予約済みアドレス範囲に属する特定アドレスに対応するセキュアエレメント制御コマンドを発行すると、不揮発性メモリコントローラは、セキュアエレメント制御コマンドに応じてセキュア操作を実行するためにセキュアエレメントと相互作用する。対照的に、ホストが不揮発性メモリコントローラに対して、通常アドレス範囲に属する通常アドレスに対応する非セキュアエレメント制御コマンドを発行すると、不揮発性メモリコントローラは、非セキュアエレメント制御コマンドに応じてセキュアエレメントとは相互作用せず、不揮発性メモリデバイスと相互作用する。セキュアエレメント制御コマンドが、第1の特定アドレスに対応するライトコマンドである場合には、不揮発性メモリコントローラのファームウェアは、第1の特定アドレスを認識すると、第1の暗号化モードとなるようにセキュアエレメントを設定する。セキュアエレメント制御コマンドが、第1の特定アドレスとは異なる第2の特定アドレスに対応するライトコマンドである場合には、不揮発性メモリコントローラのファームウェアは、第2の特定アドレスを認識すると、第1の暗号化モードとは異なる第2の暗号化モードとなるようにセキュアエレメントを設定する。セキュアエレメント制御コマンドが、予約済みアドレス範囲に属する第3の特定アドレスに書き込まれる第1の特定データを含むライトコマンドである場合には、不揮発性メモリコントローラのファームウェアは、第3の特定アドレスを認識すると、第1の特定データに従ってセキュアエレメントのパラメータセットを改訂する。

本発明は、以下の詳細な記載及び添付の図面を参照することで、当業者には直ちに明確になるであろう。
従来技術に係るセキュアメモリカードを概略的に示す機能ブロック図。
本発明に係るセキュアメモリカードを概略的に示す機能ブロック図。
本発明の第1の実施形態に係るセキュアメモリカードを概略的に示す機能ブロック図。
図3Aに示したセキュアメモリカード上で実行されるセキュア操作例における概略タイムチャート。
図3Aに示したセキュアメモリカード上で実行される別のセキュア操作例における概略タイムチャート。
本発明の第2の実施形態に係るセキュアメモリカードを概略的に示す機能ブロック図。
図4Aに示したセキュアメモリカード上で実行されるセキュア操作例における概略タイムチャート。
図4Aに示したセキュアメモリカード上で実行される別のセキュア操作例における概略タイムチャート。
本発明の第3の実施形態に係るセキュアメモリカードを概略的に示す機能ブロック図。
図5Aに示したセキュアメモリカード上で実行されるセキュア操作例における概略タイムチャート。
図5Aに示したセキュアメモリカード上で実行される別のセキュア操作例における概略タイムチャート。
本発明の第4の実施形態に係るセキュアメモリカードを概略的に示す機能ブロック図。
図6Aに示したセキュアメモリカード上で実行されるセキュア操作例における概略タイムチャート。
図6Aに示したセキュアメモリカード上で実行される別のセキュア操作例における概略タイムチャート。
本発明の実施形態に係るセキュアメモリカード上で実行される他のセキュア操作例における概略タイムチャート。
本発明の実施形態に係るセキュアメモリカード上で実行される更に他のセキュア操作例における概略タイムチャート。
図2を参照すると、本発明の実施形態に係るセキュアメモリカードが概略的に示されている。セキュアメモリカード21は、例えば、セキュアデジタルメモリカードであり、金属ピンのような有線信号伝達手段又はBluetooth(登録商標)や無線ネットワークのような無線信号伝達手段を介してホスト20と通信している。セキュアメモリカード21は、不揮発性メモリデバイス210、セキュアエレメント211及び不揮発性メモリコントローラ212を含む。不揮発性メモリデバイス210は、例えば、フラッシュメモリであり、データを保存するのに機能する。セキュアエレメント211は、例えば、インフィニオン・テクノロジーズにより生産されたCC EAL5+認証チップを実装し、機密データを保存及び取り扱うと共に、セキュアアプリケーションを実行するために機能する。不揮発性メモリコントローラ212は、ホスト20、不揮発性メモリデバイス210及びセキュアエレメント211と通信しており、1つの命令サイクルを持つシングルコマンドであるセキュアエレメント制御コマンドによりセキュアエレメント211と相互作用する。この実施形態では、不揮発性メモリコントローラ212に、セキュアエレメント制御コマンドに応じて暗号化操作を実行するようにセキュアエレメント211をトリガするファームウェア2120が導入されている。
より詳細には、ホスト20のアプリケーションプログラム201が、セキュアエレメント211と協調してセキュア操作を作動させると、アプリケーションプログラム201は、ファイルシステム202に不揮発性メモリコントローラ21へと特定アドレスに対応するライトコマンドを発行するように仕向ける。ライトコマンドは、1つの命令サイクルを持つシングルコマンドから成り、セキュアエレメント制御コマンドとして働く。上述した特定アドレスは、プリセットマルチビットディジットとなるように構成され、不揮発性メモリデバイス210の予約済みアドレス範囲2100に属している。ここで、「予約済みアドレス範囲」という語彙は、機密データ以外の通常データが保存されている通常アドレス範囲と区別するために用いられている。予約済みアドレス範囲及び通常アドレス範囲は、互いに重複していないので、ライトコマンドがセキュアエレメント制御コマンドか否かは、ライトコマンドと接続されたアドレスに従って容易に決定され得る。また、図2に示したブロック2101、2100は、単に、通常アドレス範囲と予約済みアドレス範囲とが重複していないことを示すために用いられており、アドレス範囲の相対的な大きさや位置を指し示したり提案する意図はない。不揮発性メモリコントローラ212のファームウェア2120は、アドレス解読機能を有し、アドレスを区別することができる。一旦、特定アドレスが認識されると、セキュアエレメント211は、以下に例示するセキュア操作を実行するようファームウェア2120によりトリガされる。
本発明の第1の実施形態に係るセキュアメモリカードが、図3Aに示されている。上述したように、ファイルシステム202は、暗号化操作をトリガするために不揮発性メモリコントローラ21に対して、特定アドレス(例えば、第1のアドレス)に対応するライトコマンドC1を発行し、ここで、このライトコマンドは、1つの命令サイクルを持ち、且つ不揮発性メモリデバイス210に書き込まれるデータを有さないシングルコマンドである。第1のアドレスが、不揮発性メモリデバイス210の予約済みアドレス範囲2100に属しているので、ライトコマンドが、セキュアエレメント制御コマンドであることが認識される。不揮発性メモリコントローラ212に含まれるファームウェア2120は、第1のアドレスを認識すると、セキュアエレメント211が指定された暗号化モードに入るようにするコマンドC2を発行する。セキュアエレメント211は、異なる種類のセキュアエレメント制御コマンドにより活性化される種々の暗号化モードを持ち得る。例えば、第1のアドレスに対応するライトコマンドが、第1の種類のセキュアエレメント制御コマンドとして利用され、セキュアエレメント211の第1の暗号化モード(例えば、AES-256-CBC)を活性化し、予約済みアドレス範囲2100に属する第2の特定アドレスに対応する別のライトコマンドが、第2の種類のセキュアエレメント制御コマンドとして利用され、セキュアエレメント211の第2の暗号化モード(例えば、AES-256-CTR)を活性化する。対照的に、更なるライトコマンドが、不揮発性メモリデバイス210において予約済みアドレス範囲2100以外の通常アドレス範囲2101に属する第3の特定アドレスに対応する場合には、そのライトコマンドは、非セキュアエレメント制御コマンドである。言い換えれば、データは、そのライトコマンドに応じて通常アドレス範囲2101における第3の特定アドレスに書き込まれ、セキュアエレメント211は、非セキュアエレメント制御コマンドに対して応答しない。
図3Bは、図3Aのセキュアメモリカードで実行される暗号化操作のタイムチャートを示している。特に、このタイムチャートは、コマンドの送信及び実行の詳細及び時系列を図示するのに用いられる。まず、ホスト20は、不揮発性メモリコントローラ212に対してライトコマンドを発行する。そのライトコマンドが、不揮発性メモリコントローラ212によりセキュアエレメント制御コマンドであると決定されると、不揮発性メモリコントローラ212は、そのライトコマンドに応じてセキュアエレメント211の暗号化モードのセッティングを行う。特定の暗号化モードでセットされたセキュアエレメント211は、不揮発性メモリコントローラ212に対してセッティング完了を示す信号を発行する(破線で示す)。セッティング完了を示す信号に応じて、不揮発性メモリコントローラ212は、不揮発性メモリデバイス210に暗号化モードのセッティング結果(例えば、セッティング成功を示すコード)を書き込む操作を更に実行する。そして、不揮発性メモリコントローラ212は、書き込み完了を示す信号をホスト20に返送する。
この実施形態では、不揮発性メモリデバイス210に暗号化モードのセッティング結果を書き込む操作は、図3Cに示すように省略可能である。そして、セキュアエレメント211から発行されたセッティング完了を示す信号は、不揮発性メモリコントローラ212の代わりにホスト20に送信される。そのため、不揮発性メモリデバイス210の操作頻度を減らして、不揮発性メモリデバイス210の寿命を延ばすことができる。
図4Aは、本発明の第2の実施形態に係るセキュアメモリカードを示している。この実施形態では、ファイルシステム202は、不揮発性メモリコントローラ212に対して特定アドレス(例えば、第3のアドレス)に対応するライトコマンドD1を発行する。ここで、このライトコマンドは、1つの命令サイクルを持つシングルコマンドで、且つ書き込まれる特定データを含んでおり、第3のアドレスは、不揮発性メモリデバイス210の予約済みアドレス範囲2100に属する。そのため、ライトコマンドD1は、セキュアエレメント211のセキュア操作をトリガするためのセキュアエレメント制御コマンドとなる。セキュアエレメント制御コマンドを認識すると、不揮発性メモリコントローラ212に含まれるファームウェア2120は、特定データに従ってセキュアエレメント211のパラメータセット(例えば、初期化ベクトル(IV)値)を改訂するためのコマンドD2を発行する。コマンドD2に応じてセキュアエレメント211は、AES-256-CBC暗号で用いられるIV値を設定する。本発明のこの実施形態によれば、パラメータセットを、ライトコマンドにより安全に改訂することができる。
図4Bは、図4Aのセキュアメモリカードで実行される安全な改訂操作のタイムチャートを示している。特に、このタイムチャートは、コマンドの送信及び実行の詳細及び時系列を図示するのに用いられる。まず、ホスト20は、不揮発性メモリコントローラ212に対して特定データを含むライトコマンドを発行する。そのライトコマンドが、不揮発性メモリコントローラ212によりセキュアエレメント制御コマンドであると決定されると、不揮発性メモリコントローラ212は、そのライトコマンド及び特定データに応じてセキュアエレメント211の暗号化モードのパラメータセットを改訂する。改訂されたパラメータセットを含むセキュアエレメント211は、不揮発性メモリコントローラ212に対して改訂完了を示す信号を発行する(破線で示す)。改訂完了を示す信号に応じて、不揮発性メモリコントローラ212は、不揮発性メモリデバイス210に改訂結果(例えば、改訂成功を示すコード)を書き込む操作を更に実行する。そして、不揮発性メモリコントローラ212は、書き込み完了を示す信号をホスト20に返送する。図3Cに示したオプションと同様に、不揮発性メモリデバイス210に改訂結果を書き込む操作は、図4Cに示すように省略可能である。そして、セキュアエレメント211から発行された改訂完了を示す信号は、不揮発性メモリコントローラ212の代わりにホスト20に送信される。そのため、不揮発性メモリデバイス210の操作頻度を減らして、不揮発性メモリデバイス210の寿命を延ばすことができる。
図5Aは、本発明の第3の実施形態に係るセキュアメモリカードを示している。この実施形態では、ファイルシステム202は、特定アドレス(例えば、第4のアドレス)に対応するライトコマンドE1を発行する。ここで、このライトコマンドは、1つの命令サイクルを持つシングルコマンドで、且つ書き込まれるデータを含んでおらず、第4のアドレスは、不揮発性メモリデバイス210の予約済みアドレス範囲2100に属する。そのため、ライトコマンドE1は、セキュアエレメント211のセキュア操作をトリガするためのセキュアエレメント制御コマンドとなる。セキュアエレメント制御コマンドを認識すると、不揮発性メモリコントローラ212に含まれるファームウェア2120は、セキュアエレメント211の特定情報(例えば、セキュアエレメント211のファームウェアバージョン)を読み込むためのコマンドE2を発行する。例えば、矢印E2で示すように、セキュアエレメント211は、そのファームウェアバージョンを不揮発性メモリコントローラ212に返送した後、矢印E3で示すように、ファームウェア2120は、セキュアエレメント211のファームウェアバージョンを予約済みアドレス範囲2100に書き込む。そして、矢印E4で示すように、ファイルシステム202は、予約済みアドレス範囲2100からセキュアエレメント211のファームウェアバージョンを読み取る。本発明のこの実施形態によれば、セキュアエレメント211のファームウェアバージョン獲得を、ライトコマンドにより保証することができる。
図5Bは、図5Aのセキュアメモリカードで実行される安全な読み込み操作のタイムチャートを示している。特に、このタイムチャートは、コマンドの送信及び実行の詳細及び時系列を図示するのに用いられる。まず、ホスト20は、不揮発性メモリコントローラ212に対して特定データを含むライトコマンドを発行する。そのライトコマンドが、不揮発性メモリコントローラ212によりセキュアエレメント制御コマンドであると決定されると、不揮発性メモリコントローラ212は、そのライトコマンドに応じて特定情報(例えば、セキュアエレメント211のファームウェアバージョン)を読み込む。次に、セキュアエレメント211は、不揮発性メモリコントローラ212に対して読み込み完了を示す信号を発行する(破線で示す)。読み込み完了を示す信号に応じて、不揮発性メモリコントローラ212は、不揮発性メモリデバイス210に読み込み操作結果(例えば、読み取り成功を示すコード)を書き込む操作を更に実行する。そして、不揮発性メモリコントローラ212は、書き込み完了を示す信号をホスト20に返送する。ホスト20は、書き込み完了を示す信号に応じて、不揮発性メモリコントローラ212に対して結果読み込みコマンドを発行する。不揮発性メモリコントローラ212は、不揮発性メモリデバイス210から特定情報(ファームウェアバージョン)を読み込み、その特定情報(ファームウェアバージョン)をホスト20に送信する。
同様に、不揮発性メモリデバイス210に読み込み操作結果を書き込む操作は、図5Cに示すように省略可能である。その代わりに、読み出した特定情報(ファームウェアバージョン)は、不揮発性メモリコントローラ212のメモリに一時的に保存され、書き込み完了を示す信号がホスト20に返送される。そして、ファイルシステム202は、特定アドレスを持つリードコマンドである、結果(ファームウェアバージョン)を読み込むためのコマンドを発行する。この特定アドレスは、不揮発性メモリデバイス210の予約済みアドレス範囲2100に属する。特定アドレスを認識すると、不揮発性メモリコントローラ212に含まれるファームウェア2120は、不揮発性メモリコントローラ212のメモリに一時的に保存された特定情報(ファームウェアバージョン)をホスト20に送信し、これにより、不揮発性メモリデバイス210の過剰使用を避け、不揮発性メモリデバイス210の寿命を延ばすことができる。
図6Aは、本発明の第4の実施形態に係るセキュアメモリカードを示している。この実施形態では、ファイルシステム202は、不揮発性メモリコントローラ212に対して特定アドレス(例えば、第5のアドレス)に対応するライトコマンドF1を発行する。ここで、このライトコマンドは、1つの命令サイクルを持つシングルコマンドで、且つ書き込まれる特定データを含んでおり、第5のアドレスは、不揮発性メモリデバイス210の予約済みアドレス範囲2100に属する。そのため、ライトコマンドF1は、セキュアエレメント211のセキュア操作をトリガするためのセキュアエレメント制御コマンドとなる。第5のアドレスを認識すると、不揮発性メモリコントローラ212に含まれるファームウェア2120は、セキュアエレメント211に特定データを暗号化させるコマンドF2を発行する。例えば、矢印F2で示すように、セキュアエレメント211は、暗号化されたデータを不揮発性メモリコントローラ212に返送した後、矢印F3で示すように、ファームウェア2120は、暗号化されたデータを予約済みアドレス範囲2100に属するアドレスに書き込む。そして、矢印F4で示すように、ファイルシステム202は、予約済みアドレス範囲2100からセキュアエレメント211の暗号化されたデータを読み取る。本発明のこの実施形態によれば、特定データが暗号化され、暗号化されたデータをライトコマンドにより読み取ることができる。
図6Bは、図6Aのセキュアメモリカードで実行される暗号化操作のタイムチャートを示している。特に、このタイムチャートは、コマンドの送信及び実行の詳細及び時系列を図示するのに用いられる。まず、ホスト20は、不揮発性メモリコントローラ212に対して暗号化すべき特定データを含むライトコマンドを発行する。そのライトコマンドは、セキュアエレメント制御コマンドであるので、不揮発性メモリコントローラ212は、そのライトコマンドに応じてセキュアエレメント211に暗号化すべき特定データを送信する。次に、セキュアエレメント211は、不揮発性メモリコントローラ212に対して暗号化完了を示す信号を発行する(破線で示す)。暗号化完了を示す信号に応じて、不揮発性メモリコントローラ212は、不揮発性メモリデバイス210への暗号化データの書き込み操作を更に実行し、暗号化データの書き込み完了を示す信号をホスト20に返送する。ホスト20は、書き込み完了を示す信号に応じて、不揮発性メモリコントローラ212に対して結果読み込みコマンドを発行する。不揮発性メモリコントローラ212は、不揮発性メモリデバイス210から暗号化データを読み込み、その暗号化データをホスト20に送信する。
同様に、不揮発性メモリデバイス210に読み込み操作結果を書き込む操作は、図6Cに示すように省略可能である。その代わりに、暗号化データは、不揮発性メモリコントローラ212のメモリに一時的に保存され、書き込み完了を示す信号がホスト20に返送される。そして、ファイルシステム202は、特定アドレスを持つリードコマンドである、結果(暗号化データ)を読み込むためのコマンドを発行する。この特定アドレスは、不揮発性メモリデバイス210の予約済みアドレス範囲2100に位置する。特定アドレスを認識すると、不揮発性メモリコントローラ212に含まれるファームウェア2120は、不揮発性メモリコントローラ212のメモリに一時的に保存された暗号化データをホスト20に送信し、これにより、不揮発性メモリデバイス210の過剰使用を避け、不揮発性メモリデバイス210の寿命を延ばすことができる。
上述した実施形態では、書き込まれるデータを持つ又は持たないライトコマンドが、そのライトコマンドと接続されたアドレスが予約済みアドレス範囲に属し、且つ同ライトコマンドが1つの命令サイクルを持つシングルコマンドである場合には、セキュアエレメント211のセキュア操作をトリガするためのセキュアエレメント制御コマンドとして用いられる。或いは、1つの命令サイクルを持つシングルコマンドであるリードコマンドが、セキュアエレメント211のセキュア操作をトリガするためのセキュアエレメント制御コマンドとして用いられてもよい。図7は、本発明の実施形態に係るリードコマンドによりトリガされるセキュアエレメント211におけるセキュア操作のタイムチャートを概略的に示している。特に、このタイムチャートは、コマンドの送信及び実行の詳細及び時系列を図示するのに用いられる。まず、ホスト20は、不揮発性メモリコントローラ212に対して特定アドレスを含むリードコマンドを発行する。リードコマンドに応じて、不揮発性メモリコントローラ212に含まれるファームウェア2120は、特定アドレスを認識すると、特定アドレスにおけるセキュアエレメント211の特定情報(例えば、ファームウェアバージョン)を読み込むようにトリガされる。次に、セキュアエレメント211は、不揮発性メモリコントローラ212に対して特定情報(ファームウェアバージョン)の読み込み完了を示す信号を発行する(破線で示す)。読み込み完了を示す信号に応じて、不揮発性メモリコントローラ212は、不揮発性メモリデバイス210への読み込んだ特定情報(ファームウェアバージョン)の書き込み操作を更に実行する。そして、不揮発性メモリコントローラ212は、データ読み込みコマンド完了を示す信号をホスト20に返送する。1つの命令サイクルを持つシングルコマンドである他の適切なデータアクセスコマンドが、セキュアエレメントのセキュア操作をトリガするのに使用可能であることは、当業者であれば理解できるであろうから、ここでは記載しない。
図8は、本発明の実施形態に係るセキュアエレメント制御コマンドに応じて実行されるセキュア操作のタイムチャートを概略的に示している。セキュア操作は、図5Cを参照して記載したものと同様の暗号化操作である。特に、このタイムチャートは、コマンドの送信及び実行の詳細及び時系列を図示するのに用いられる。まず、ホスト20は、不揮発性メモリコントローラ212に対して特定動的アドレスを含むライトコマンドを発行する。特定動的アドレスは、特定形式に適合し、且つファームウェア2120により速やかに認識されるのに十分ユニークな複数のマルチビットディジットから動的に選択され得る。そして、不揮発性メモリコントローラ212は、ライトコマンドに応じて、特定情報(例えば、セキュアエレメント211のファームウェアバージョン)を読み込むようにトリガされる。次に、セキュアエレメント211は、不揮発性メモリコントローラ212に対して読み込み完了を示す信号を発行する(破線で示す)。読み込んだ特定情報(ファームウェアバージョン)は、不揮発性メモリコントローラ212のメモリに一時的に保存され、書き込み完了を示す信号がホスト20に返送される。その後、ファイルシステム202は、特定アドレスを持つリードコマンドであって、結果(ファームウェアバージョン)を読み込むためのコマンドを発行する。特定アドレスは、不揮発性メモリデバイス210の予約済みアドレス範囲2100に属する。特定アドレスを認識すると、不揮発性メモリコントローラ212に含まれるファームウェア2120は、不揮発性メモリコントローラ212のメモリに一時的に保存された特定情報(ファームウェアバージョン)をホスト20に対して送信し、これにより、不揮発性メモリデバイス210の過剰使用を避け、不揮発性メモリデバイス210の寿命を延ばすことができる。
上述した実施形態に記載の不揮発性メモリコントローラ212は、例えば、いわゆるSDコントローラであるセキュアデジタルメモリカードコントローラである。SDコントローラ212に含まれるファームウェア2120は、シリアルペリフェラルインタフェース(SPI)のような全二重通信バスを介してセキュアエレメント211と通信してもよい。全二重は、双方向データフロー(すなわち、データ送信及びデータ受信の両方)を意味するので、送信速度は、通常のISO-7816スマートカード通信プロトコルに比べて速くなる。

Claims (6)

  1. 互いに重複していない通常アドレス範囲及び予約済みアドレス範囲を含み、データを保存するための不揮発性メモリデバイスと、
    セキュア操作を実行するためのセキュアエレメントと、
    前記不揮発性メモリデバイス及びセキュアエレメントと通信してホストからコマンドを受信するように構成された不揮発性メモリコントローラと、を備え、
    前記ホストからのコマンドが、1つの命令サイクルを持つシングルコマンドであり、且つ前記予約済みアドレス範囲に属する特定アドレスに対応するセキュアエレメント制御コマンドである場合には、前記不揮発性メモリコントローラは、前記ホストからのコマンドに応じてセキュア操作を実行するために前記セキュアエレメントと相互作用し、前記ホストからのコマンドが、前記通常アドレス範囲に属する通常アドレスに対応する非セキュアエレメント制御コマンドである場合には、前記不揮発性メモリコントローラは、前記ホストからのコマンドに応じて前記セキュアエレメントとは相互作用せず、前記不揮発性メモリデバイスと相互作用し、
    前記セキュアエレメント制御コマンドが、前記予約済みアドレス範囲に属する第1の特定アドレスに対応するライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第1の特定アドレスを認識すると、第1の暗号化モードとなるように前記セキュアエレメントを設定し、前記セキュアエレメント制御コマンドが、前記予約済みアドレス範囲に属して前記第1の特定アドレスとは異なる第2の特定アドレスに対応するライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第2の特定アドレスを認識すると、前記第1の暗号化モードとは異なる第2の暗号化モードとなるように前記セキュアエレメントを設定し、
    前記セキュアエレメント制御コマンドが、前記予約済みアドレス範囲に属する第3の特定アドレスに書き込まれる第1の特定データを含むライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第3の特定アドレスを認識すると、前記第1の特定データに従って前記セキュアエレメントのパラメータセットを改訂することを特徴とするセキュアメモリカード。
  2. 互いに重複していない通常アドレス範囲及び予約済みアドレス範囲を含み、データを保存するための不揮発性メモリデバイスと、
    セキュア操作を実行するためのセキュアエレメントと、
    前記不揮発性メモリデバイス及びセキュアエレメントと通信してホストからコマンドを受信するように構成された不揮発性メモリコントローラと、を備え、
    前記ホストからのコマンドが、1つの命令サイクルを持つシングルコマンドであり、且つ前記予約済みアドレス範囲に属する特定アドレスに対応するセキュアエレメント制御コマンドである場合には、前記不揮発性メモリコントローラは、前記ホストからのコマンドに応じてセキュア操作を実行するために前記セキュアエレメントと相互作用し、前記ホストからのコマンドが、前記通常アドレス範囲に属する通常アドレスに対応する非セキュアエレメント制御コマンドである場合には、前記不揮発性メモリコントローラは、前記ホストからのコマンドに応じて前記セキュアエレメントとは相互作用せず、前記不揮発性メモリデバイスと相互作用し、
    前記セキュアエレメント制御コマンドが、前記予約済みアドレス範囲に属する第4の特定アドレスに対応するライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第4の特定アドレスを認識すると、前記セキュアエレメントから特定情報を読み込み、
    前記セキュアエレメント制御コマンドが、前記予約済みアドレス範囲に属する第5の特定アドレスに書き込まれる第2の特定データを含むライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第5の特定アドレスを認識すると、前記第2の特定データを暗号化させると共に該暗号化した第2の特定データを前記不揮発性メモリコントローラに返送させるよう前記セキュアエレメントに働きかけ、前記予約済みアドレス範囲に属するアドレスに前記暗号化した第2の特定データを書き込む又は前記ホストによりアクセスされるように前記暗号化した第2の特定データを一時的に保存し、
    前記セキュアエレメント制御コマンドが、1つの命令サイクルを持ち、且つ前記予約済みアドレス範囲に属する第6の特定アドレスに対応するデータアクセスコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第6の特定アドレスを認識すると、該第6の特定アドレスへのデータアクセスを実行することを特徴とするセキュアメモリカード。
  3. 前記特定情報は、前記セキュアエレメントのファームウェアバージョンであり、前記不揮発性メモリコントローラのファームウェアは、前記予約済みアドレス範囲に属するアドレスに読み込んだファームウェアバージョンを書き込む又は前記ホストによりアクセスされるように読み込んだファームウェアバージョンを一時的に保存することを特徴とする請求項2に記載のセキュアメモリカード。
  4. 前記第6の特定アドレスは、特定形式に適合した複数のマルチビットディジットから成るグループより動的に選択されたものであることを特徴とする請求項2に記載のセキュアメモリカード。
  5. セキュアメモリカードの制御方法であって、該セキュアメモリカードは、ホストと共に用いられるように構成され、該ホストは、ファイルシステムを含み、前記セキュアメモリカードは、不揮発性メモリデバイス、セキュアエレメント及び不揮発性メモリコントローラを含み、
    前記ホストが、1つの命令サイクルを持つシングルコマンドであって前記不揮発性メモリデバイスの予約済みアドレス範囲に属する特定アドレスに対応するセキュアエレメント制御コマンドを前記不揮発性メモリコントローラに対して発行した場合には、前記不揮発性メモリコントローラは、前記セキュアエレメント制御コマンドに応じてセキュア操作を実行するために前記セキュアエレメントと相互作用し、
    前記ホストが、前記予約済みアドレス範囲とは異なる前記不揮発性メモリデバイスの通常アドレス範囲に属する通常アドレスに対応する非セキュアエレメント制御コマンドを前記不揮発性メモリコントローラに対して発行した場合には、前記不揮発性メモリコントローラは、前記非セキュアエレメント制御コマンドに応じて前記セキュアエレメントとは相互作用せず、前記不揮発性メモリデバイスと相互作用し、
    前記セキュアエレメント制御コマンドが、第1の特定アドレスに対応するライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第1の特定アドレスを認識すると、第1の暗号化モードとなるように前記セキュアエレメントを設定し、前記セキュアエレメント制御コマンドが、前記第1の特定アドレスとは異なる第2の特定アドレスに対応するライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第2の特定アドレスを認識すると、前記第1の暗号化モードとは異なる第2の暗号化モードとなるように前記セキュアエレメントを設定し、
    前記セキュアエレメント制御コマンドが、前記予約済みアドレス範囲に属する第3の特定アドレスに書き込まれる第1の特定データを含むライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第3の特定アドレスを認識すると、前記第1の特定データに従って前記セキュアエレメントのパラメータセットを改訂することを特徴とするセキュアメモリカードの制御方法
  6. セキュアメモリカードの制御方法であって、該セキュアメモリカードは、ホストと共に用いられるように構成され、該ホストは、ファイルシステムを含み、前記セキュアメモリカードは、不揮発性メモリデバイス、セキュアエレメント及び不揮発性メモリコントローラを含み、
    前記ホストが、1つの命令サイクルを持つシングルコマンドであって前記不揮発性メモリデバイスの予約済みアドレス範囲に属する特定アドレスに対応するセキュアエレメント制御コマンドを前記不揮発性メモリコントローラに対して発行した場合には、前記不揮発性メモリコントローラは、前記セキュアエレメント制御コマンドに応じてセキュア操作を実行するために前記セキュアエレメントと相互作用し、
    前記ホストが、前記予約済みアドレス範囲とは異なる前記不揮発性メモリデバイスの通常アドレス範囲に属する通常アドレスに対応する非セキュアエレメント制御コマンドを前記不揮発性メモリコントローラに対して発行した場合には、前記不揮発性メモリコントローラは、前記非セキュアエレメント制御コマンドに応じて前記セキュアエレメントとは相互作用せず、前記不揮発性メモリデバイスと相互作用し、
    前記セキュアエレメント制御コマンドが、前記予約済みアドレス範囲に属する第4の特定アドレスに対応するライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第4の特定アドレスを認識すると、前記セキュアエレメントから特定情報を読み込み、
    前記セキュアエレメント制御コマンドが、前記予約済みアドレス範囲に属する第5の特定アドレスに書き込まれる第2の特定データを含むライトコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第5の特定アドレスを認識すると、前記第2の特定データを暗号化させると共に該暗号化した第2の特定データを前記不揮発性メモリコントローラに返送させるよう前記セキュアエレメントに働きかけ、前記予約済みアドレス範囲に属するアドレスに前記暗号化した第2の特定データを書き込む又は前記ホストによりアクセスされるように前記暗号化した第2の特定データを一時的に保存し、
    前記セキュアエレメント制御コマンドが、1つの命令サイクルを持ち、且つ前記予約済みアドレス範囲に属する第6の特定アドレスに対応するデータアクセスコマンドである場合には、前記不揮発性メモリコントローラのファームウェアは、前記第6の特定アドレスを認識すると、該第6の特定アドレスへのデータアクセスを実行することを特徴とするセキュアメモリカードの制御方法
JP2021176738A 2020-10-30 2021-10-28 セキュアメモリカード及びその制御方法 Active JP7284796B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW109137770 2020-10-30
TW109137770 2020-10-30
TW110139996 2021-10-28
TW110139996A TWI789082B (zh) 2020-10-30 2021-10-28 具資訊安全之記憶卡裝置與應用其中的晶片控制方法

Publications (2)

Publication Number Publication Date
JP2022074099A JP2022074099A (ja) 2022-05-17
JP7284796B2 true JP7284796B2 (ja) 2023-05-31

Family

ID=78414454

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021176738A Active JP7284796B2 (ja) 2020-10-30 2021-10-28 セキュアメモリカード及びその制御方法

Country Status (4)

Country Link
US (1) US11886734B2 (ja)
EP (1) EP3992830A1 (ja)
JP (1) JP7284796B2 (ja)
CN (1) CN114064559A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506771A (ja) 1999-07-28 2003-02-18 モンデックス インターナショナル リミテッド スマートカード間の通信システム及び方法
JP2004086771A (ja) 2002-08-28 2004-03-18 Ntt Data Corp 処理装置、処理方法、及びプログラム
US20110022746A1 (en) 2008-06-13 2011-01-27 Phison Electronics Corp. Method of dispatching and transmitting data streams, memory controller and memory storage apparatus
US20110271044A1 (en) 2007-03-30 2011-11-03 Tyfone, Inc. Memory card having one or more secure elements accessed with hidden commands

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9354857B2 (en) * 2008-03-19 2016-05-31 Lenovo (Singapore) Pte. Ltd. System and method to update firmware on a hybrid drive
TWI372340B (en) 2008-08-29 2012-09-11 Phison Electronics Corp Storage system, controller and data protecting method thereof
US9213835B2 (en) 2010-04-07 2015-12-15 Xilinx, Inc. Method and integrated circuit for secure encryption and decryption
US10725934B2 (en) * 2015-10-08 2020-07-28 Shanghai Zhaoxin Semiconductor Co., Ltd. Processor with selective data storage (of accelerator) operable as either victim cache data storage or accelerator memory and having victim cache tags in lower level cache wherein evicted cache line is stored in said data storage when said data storage is in a first mode and said cache line is stored in system memory rather then said data store when said data storage is in a second mode
CN105243344B (zh) 2015-11-02 2020-09-01 上海兆芯集成电路有限公司 具有硬盘加密功能的芯片组以及主机控制器
JP6513295B2 (ja) * 2016-07-07 2019-05-15 株式会社日立製作所 計算機システム
TWI737093B (zh) 2019-01-30 2021-08-21 旺宏電子股份有限公司 具有安全功能的記憶體晶片及記憶體裝置
US11520709B2 (en) * 2020-01-15 2022-12-06 International Business Machines Corporation Memory based encryption using an encryption key based on a physical address

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506771A (ja) 1999-07-28 2003-02-18 モンデックス インターナショナル リミテッド スマートカード間の通信システム及び方法
JP2004086771A (ja) 2002-08-28 2004-03-18 Ntt Data Corp 処理装置、処理方法、及びプログラム
US20110271044A1 (en) 2007-03-30 2011-11-03 Tyfone, Inc. Memory card having one or more secure elements accessed with hidden commands
US20110022746A1 (en) 2008-06-13 2011-01-27 Phison Electronics Corp. Method of dispatching and transmitting data streams, memory controller and memory storage apparatus

Also Published As

Publication number Publication date
JP2022074099A (ja) 2022-05-17
CN114064559A (zh) 2022-02-18
US11886734B2 (en) 2024-01-30
US20220137867A1 (en) 2022-05-05
EP3992830A1 (en) 2022-05-04

Similar Documents

Publication Publication Date Title
RU2445676C2 (ru) Способ осуществления связи с многофункциональной картой памяти
US8108591B2 (en) Semiconductor device with a first interface to connect to a memory card having a lock and unlock state and a second interface to connect to a host device and memory card intialization method
US7708195B2 (en) Memory card
US9104895B2 (en) Method for accessing a portable data storage medium with auxiliary module and portable data storage medium
KR100725271B1 (ko) 복수개의 dma 채널을 갖는 usb-sd 저장 장치 및 그저장 방법
US8266713B2 (en) Method, system and controller for transmitting and dispatching data stream
US8812756B2 (en) Method of dispatching and transmitting data streams, memory controller and storage apparatus
CN103218300B (zh) 数据处理方法、存储器控制器与存储器储存装置
JP2003030596A (ja) 論理チャネル管理機能付き記憶装置
JP2006236200A (ja) カード状記憶装置とそのホスト装置
JP4896842B2 (ja) 携帯可能電子装置
JP7284796B2 (ja) セキュアメモリカード及びその制御方法
JP5241065B2 (ja) 外部メモリに貯蔵されたデータの変更の有無をチェックする装置及び方法
US8775724B2 (en) Memory system in which extension function can easily be set
US8276188B2 (en) Systems and methods for managing storage devices
TWI789082B (zh) 具資訊安全之記憶卡裝置與應用其中的晶片控制方法
CN112084524A (zh) U盘访问方法及u盘
JP2009129402A (ja) Icカード用半導体装置、icカード、及びicカード用端末装置
JP2006293706A (ja) アプリケーションの更新機能を有するマルチアプリケーションicカード
JP6160326B2 (ja) 情報記憶媒体、情報書き込み方法、及び書き込みプログラム
JP7468757B1 (ja) 電子情報記憶媒体、icチップ、icカード、レスポンス送信方法、及びプログラム
US20090083273A1 (en) Portable electronic apparatus and control method for portable electronic apparatus
JP4734838B2 (ja) 情報記録媒体とプログラム、及びコマンド実行制御方法
JP6984328B2 (ja) 電子情報記憶媒体、icカード、外部機器、データ書き込み方法及びデータ書き込みプログラム
US20030149877A1 (en) Smart card with keypro function

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211115

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230519

R150 Certificate of patent or registration of utility model

Ref document number: 7284796

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150