JP7468757B1

JP7468757B1 - 電子情報記憶媒体、ｉｃチップ、ｉｃカード、レスポンス送信方法、及びプログラム

Info

Publication number: JP7468757B1
Application number: JP2023107100A
Authority: JP
Inventors: 雅以橋本
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2023-06-29
Filing date: 2023-06-29
Publication date: 2024-04-16
Anticipated expiration: 2043-06-29

Abstract

【課題】複数のデータをメモリに書き込む発行処理中に何等かのエラーが発生した場合に、当該エラーの原因を容易に特定させることが可能な電子情報記憶媒体、ＩＣチップ、ＩＣカード、レスポンス送信方法、及びプログラムを提供する。【解決手段】ＩＣチップ１は、外部装置２から発行コマンドが受信された場合に、予め定められた発行ルールを満たすか否かを判定し、当該発行ルールを満たさないと判定した場合に、当該発行ルールを満たさないことを示すステータスワードと、当該発行ルールを満たさないデータのDGIとを含むレスポンスを外部装置２へ送信する。【選択図】図３

Description

本発明は、外部装置からのコマンドに応じて複数のデータを書き込むＩＣ（Integrated Circuit）チップ等の技術分野に関する。

従来から、ＩＣチップにおいては、外部装置からの書き込み要求のコマンドに応じて複数のデータをＩＣチップ内のメモリに書き込む発行処理が行われている。例えば特許文献１に開示されたＩＣチップは、発行処理において、最後に正常終了したＤＧＩ（データを識別するデータ識別情報）を含むレスポンスを外部装置に送信するようになっている。これにより、外部装置は、途中で発行処理が中断された場合であっても、当該発行処理をＩＣチップに途中から再開させることができる。

特開２０２０－０１３２１２号公報

ところで、上述したような発行処理中に何等かのエラーが発生した場合、ＩＣチップは、そのエラーの内容を示すステータスワードを含むレスポンスを外部装置へ返信するようになっている。しかしながら、このようなステータスワードは包括的なエラーの内容を示すものであるため、当該ステータスワードだけでは当該エラーの原因（つまり、当該原因となったデータ）を特定することは困難であり、当該原因の特定に時間がかかっていた。

そこで、本発明は、このような点などに鑑みてなされたものであり、複数のデータをメモリに書き込む発行処理中に何等かのエラーが発生した場合に、当該エラーの原因を容易に特定させることが可能な電子情報記憶媒体、ＩＣチップ、ＩＣカード、レスポンス送信方法、及びプログラムを提供することを課題の一例とする。

上記課題を解決するために、請求項１に記載の発明は、外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備える電子情報記憶媒体であって、前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定手段と、前記判定手段により前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信手段と、を備え、前記書き込みルールは、前記データの書き込み順番に関するルールであって、前記判定手段は、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、前記送信手段は、前記判定手段により前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とする。

請求項２に記載の発明は、請求項１に記載の電子情報記憶媒体において、前記判定手段は、前記コマンドが受信される度に、前記書き込み順番が正しいか否かを判定することを特徴とする。

請求項３に記載の発明は、請求項１に記載の電子情報記憶媒体において、前記書き込みルールは、前記書き込みが必須となる前記データに関するルールであって、前記判定手段は、前記複数のコマンドのうち最後の前記コマンドが受信された場合に、前記書き込みが必須となる前記データが書き込み済であるか否かを判定し、前記送信手段は、前記判定手段により前記書き込みが必須となる前記データが書き込み済でないと判定された場合に、前記エラー情報と前記書き込みが必須となる前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とする。

請求項４に記載の発明は、外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備えるＩＣチップであって、前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定手段と、前記判定手段により前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信手段と、を備え、前記書き込みルールは、前記データの書き込み順番に関するルールであって、前記判定手段は、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、前記送信手段は、前記判定手段により前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とする。

請求項５に記載の発明は、外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備えるＩＣカードであって、前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定手段と、前記判定手段により前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信手段と、を備え、前記書き込みルールは、前記データの書き込み順番に関するルールであって、前記判定手段は、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、前記送信手段は、前記判定手段により前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とする。

請求項６に記載の発明は、外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備える電子情報記憶媒体により実行されるレスポンス送信方法であって、前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定ステップと、前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信ステップと、を含み、前記書き込みルールは、前記データの書き込み順番に関するルールであって、前記判定ステップにおいては、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、前記送信ステップにおいては、前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とする。

請求項７に記載の発明は、外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備える電子情報記憶媒体に含まれるコンピュータに、前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定ステップと、前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信ステップと、を実行させるプログラムにおいて、前記書き込みルールは、前記データの書き込み順番に関するルールであって、前記判定ステップにおいては、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、前記送信ステップにおいては、前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とする。

本発明によれば、不揮発性メモリに書き込む発行処理中に何等かのエラーが発生した場合に、当該エラーの原因を容易に特定させることができる。

ＩＣチップ１のハードウェア構成例を示す図である。（Ａ）は、発行コマンドのデータ構成例を示す図であり、（Ｂ）は、発行コマンドに対するレスポンスのデータ構成例を示す図である。ＩＣチップ１のＣＰＵ１５により実行される発行処理の一例を示すフローチャートである。

以下、図面を参照して本発明の実施形態について詳細に説明する。

［１．ＩＣチップ１の構成及び機能］
先ず、図１を参照して、本実施形態に係るＩＣチップ１の構成及び機能について説明する。ＩＣチップ１は、本発明の電子情報記憶媒体の一例である。ＩＣチップ１は、例えば、クレジットカード、キャッシュカード、またはマイナンバーカードなどのＩＣカード、または、スマートフォンなどのモバイルデバイスに搭載される。スマートフォンなどのモバイルデバイスの場合、ＩＣチップ１は、モバイルデバイスに着脱可能な小型ＩＣカードに搭載されてもよいし、eUICC（Embedded Universal Integrated Circuit Card）としてモバイルデバイスから容易に取り外しや取り換えができないように組み込み基板上に搭載されてもよい。

図１は、ＩＣチップ１のハードウェア構成例を示す図である。ＩＣチップ１は、図１に示すように、Ｉ／Ｏ回路１１、ＲＡＭ（Random Access Memory）１２、ＮＶＭ（Nonvolatile Memory）１３、ＲＯＭ（Read Only Memory）１４、ＣＰＵ（Central Processing Unit）１５（コンピュータの一例）、及び暗号演算等を行うコプロセッサ１６等を備える。Ｉ／Ｏ回路１１は、外部装置２との間のインターフェースを担う。なお、ＩＣチップ１と外部装置２との間の通信は、非接触通信であってもよいし、接触通信であってもよい。非接触通信の場合、例えばＩＣカードまたはモバイルデバイスに搭載されたアンテナ（図示せず）を介してＩＣチップ１と外部装置２との通信が行われる。なお、外部装置２の例として、工場における発行装置（発行端末）が挙げられる。

ＮＶＭ１３には、例えばフラッシュメモリが適用される。なお、ＮＶＭ１３は、「Electrically Erasable Programmable Read-Only Memory」であってもよい。ＮＶＭ１３またはＲＯＭ１４には、ＯＳ（Operating System）、及び１または複数のアプリケーション（本発明のプログラムを含む）等が記憶される。ＮＶＭ１３には、発行対象（書き込み対象）となるデータ（レコードともいう）を書き込む（保存する）ための記憶領域を有する。かかるデータは、アプリケーションにより使用されるファイル（例えば、ＥＦ（Elementary File））に論理的に格納される（換言すると、論理的に纏められる）データである。発行対象となるデータの例として、アプリケーションの動作を決定するような設定データ、個人情報、暗号演算や復号演算に必要な鍵データ、及び証明書データなどが挙げられる。発行対象となる各データには、それぞれに固有の識別子の一例としてDGI（Data Grouping Identifier）が付与されている。発行対象となる各データは、外部装置２から順次送信される複数の発行コマンドに応じてＮＶＭ１３の記憶領域に順次書き込まれる。発行コマンドは、例えば、STORE DATAコマンドやAppend Recordコマンドである。

ＣＰＵ１５（コンピュータの一例）は、ＮＶＭ１３に記憶されたＯＳ及びアプリケーション（本発明のプログラムを含む）を実行することで、本発明における判定手段、及び送信手段等として機能する。ＣＰＵ１５は、データ発行工程において、外部装置２から順次送信される発行コマンドをＩ／Ｏ回路１１を介して受信する。ここで、発行コマンドは、例えばISO/IEC 7816に規定されたコマンドAPDU（Application Protocol Data Unit）により構成される。

図２（Ａ）は、発行コマンドのデータ構成例を示す図である。図２（Ａ）に示すように、発行コマンドは、CLA（１バイト）、INS（１バイト）、P1（１バイト）及びP2（１バイト）を有するヘッダ部と、Lc、DATA、及びLeを有するボディ部とを含む。ここで、CLAはコマンドクラス（命令クラス）を示し、INSはコマンドコード（命令コード）を示す。INSにより発行コマンドの種別が特定される。P1及びP2はコマンドパラメータ（命令パラメータ）を示す。発行コマンドは、外部装置２から順次送信されるが、発行コマンドのP2の最上位ビット（b8）により、最後の発行コマンド（最後に送信される発行コマンド）であるか否かが指定される。また、Lcは、DATAのデータ長を示し、Leは、発行コマンドに対するレスポンスに含まれるDataのデータ長を示す。発行コマンドのDATAには、発行対象となるデータ、当該データのデータ長、及び当該データのDGI等が含まれる。

ＣＰＵ１５は、発行コマンドがＩ／Ｏ回路１１を介して受信された場合に、予め定められた発行ルール（書き込みルールの一例）を満たすか否かを判定する判定処理を行う。かかる発行ルールは、例えば、ＣＰＵ１５により実行（解釈）されるプログラム中に記述される。発行ルールの例として、発行対象となるデータの発行順番に関するルール、発行が必須となるデータ（必須のデータ）に関するルールなどが挙げられる。

ここで、発行対象となるデータの発行順番に関するルールとは、例えば、DGI“9010”(h：１６進数)のデータを発行（つまり、ＮＶＭ１３の記憶領域に書き込む）するためにはDGI“8010”(h)のデータが既に発行されている必要があるというようなルールであり、これらのデータは発行順番に制限があるデータとなる。この場合、ＣＰＵ１５は、上記判定処理において、発行対象となるデータの発行順番が正しいか（換言すると、発行順番に誤りが有るか）否かを判定する。発行順番に制限があるデータのDGIは当該ルール内に含まれるか、或いは当該ルールに関連付けられてＮＶＭ１３に記憶される。なお、発行対象となる複数のデータの中には、発行順番に制限がないデータも含まれる。また、上記例では、DGI“8010”(h)のデータ→DGI“9010”(h)のデータの順を正しい発行順番であるとしているが、かかる発行順番はDGIの値の大小とは必ずしも関係しない。例えば、DGI“5000”(h)のデータ→DGI“3000”(h)のデータの順が正しい発行順番であってもよい。

一方、発行が必須となるデータに関するルールとは、発行対象となる複数のデータのうち特定のデータは必ず発行されなければならないというようなルールである。この場合、ＣＰＵ１５は、上記判定処理において、発行が必須となるデータが発行済であるか否かを判定する。発行が必須となるデータのDGIは当該ルール内に含まれるか、或いはルールに関連付けられてＮＶＭ１３に記憶される。発行が必須となるデータのDGIを記述する必須対象リストがルールに関連付けられてＮＶＭ１３に記憶されてもよい。なお、発行が必須となるデータは、例えば、発行対象となるデータの発行元（例えば、アプリケーションの提供者）により指定される。

そして、ＣＰＵ１５は、上記発行ルールを満たさないと判定した場合に、当該発行ルールを満たさないことを示すステータスワード（エラー情報の一例）と、当該発行ルールを満たさないデータのDGIとを含むレスポンスを外部装置２へ送信する。ここで、上記発行ルールを満たさない場合には、例えば、発行順番が正しくない場合、及び発行が必須となるデータが発行済でない場合が該当する。また、ステータスワードは、例えばISO/IEC 7816においてSW1（１バイト）及びSW2（１バイト）で表されるように標準的に規定されている。例えば、正常終了を示すステータスワードは“9000”（h）で表される。一方、エラーを示すステータスワードは、複数種類規定されているが、そのうち、発行ルールを満たさないことを示すステータスワードは“6A80”(h)で表される。なお、“6A80”(h)は、ISO/IEC 7816によれば、コマンドAPDUのヘッダ部におけるコマンドパラメータが正しくないことを意味するワードであり、これだけでは、本願のエラーの原因を特定できない。

図２（Ｂ）は、発行コマンドに対するレスポンス（エラーの場合）のデータ構成例を示す図である。図２（Ｂ）に示すように、発行コマンドに対するレスポンス（エラーの場合）は、Data、SW1及びSW2を含む。ここで、Dataには、発行ルールを満たさないデータのDGIが含まれる。つまり、当該レスポンスには、エラーの原因となったデータ（換言すると、エラー対象のデータ）のDGIが含まれる。例えば、発行順番が正しくない場合、当該発行順番に誤りが有る２つのデータのDGIとして、当該２つのデータのDGIを正しい発行順番に結合させた“80109010”(h)がレスポンスに含まれる。これにより、外部装置２側で“6A80”(h)で表されるエラーの原因（発行順番に誤りがある）及びその原因となったデータ、並びに正しい発行順番を容易に特定することができる。ただし、当該２つのデータのDGIを誤った発行順番に結合させた“90108010”(h)がレスポンスに含まれてもよい。一方、発行が必須となるデータが発行済でない場合、発行が必須となるデータのDGI“8010”(h)がレスポンスに含まれる。これにより、外部装置２側で“6A80”(h)で表されるエラーの原因（必須のデータが発行済でない）及びその原因となったデータを容易に特定することができる。

［２．ＩＣチップ１の動作］
次に、図３を参照して、本実施形態に係るＩＣチップ１の動作について説明する。図３は、ＩＣチップ１のＣＰＵ１５により実行される発行処理の一例を示すフローチャートである。例えばＩＣチップ１の製造工場におけるデータ発行工程において、ＩＣチップ１が外部装置２である発行装置から発行コマンドを受信すると、図３に示す処理が開始される。なお、図３に示す発行処理は、例えば、アプリケーションの動作に必要な全てのデータの書き込みが完了するまで繰り返し実行される。すなわち、ＩＣチップ１は、複数の発行コマンドを順次受信する。それぞれの発行コマンドに含まれる発行対象となるデータの内容は基本的に互いに異なる。

図３に示す処理が開始されると、ＣＰＵ１５は、発行コマンドから発行対象となるデータ、及び当該データのDGIを取得する（ステップＳ１）。次いで、ＣＰＵ１５は、ステップＳ１で取得されたデータが発行順番に制限があるデータであるか否かを判定する（ステップＳ２）。かかる判定は、発行コマンドが受信される度に行われるとよいが、複数回（例えば、２回）の１回の頻度で行われるように構成してもよい。これにより、全体の発行処理時間を短縮することが可能となる。発行順番に制限があるデータであると判定された場合（ステップＳ２：ＹＥＳ）、処理はステップＳ３へ進む。一方、発行順番に制限があるデータでないと判定された場合（ステップＳ２：ＮＯ）、処理はステップＳ５へ進む。

ステップＳ３では、ＣＰＵ１５は、発行順番が正しいか否かを判定する。発行順番が正しいと判定された場合（ステップＳ３：ＹＥＳ）、処理はステップＳ５へ進む。一方、発行順番が正しくないと判定された場合（ステップＳ３：ＮＯ）、処理はステップＳ４へ進む。例えば、例えば、DGI“8010”(h) を発行したあとDGI“9010”を発行すべきところを逆に発行された場合、処理はステップＳ４へ進む。ステップＳ４では、ＣＰＵ１５は、エラー処理(1)を行い、その後、処理を終了する。エラー処理(1)において、ＣＰＵ１５は、発行ルールを満たさないことを示すステータスワードと、発行順番に誤りが有るデータのDGIとを含むレスポンスを外部装置２へ送信する。

ステップＳ５では、ＣＰＵ１５は、ステップＳ１で取得されたデータ及びDGIをＮＶＭ１３の記憶領域に書き込む。次いで、ＣＰＵ１５は、今回受信された発行コマンドが最後の発行コマンドであるか否かを判定する（ステップＳ６）。最後の発行コマンドであると判定された場合（ステップＳ６：ＹＥＳ）、処理はステップＳ７へ進む。一方、最後の発行コマンドでないと判定された場合（ステップＳ６：ＮＯ）、処理はステップＳ９へ進む。ステップＳ７では、ＣＰＵ１５は、発行が必須となるデータが全て発行済であるか否かを判定する。発行が必須となるデータが全て発行済でないと判定された場合（ステップＳ７：ＮＯ）、処理はステップＳ８へ進む。一方、発行が必須となるデータが全て発行済であると判定された場合（ステップＳ７：ＹＥＳ）、処理はステップＳ９へ進む。

ステップＳ８では、ＣＰＵ１５は、エラー処理(2)を行い、その後、処理を終了する。エラー処理(2)において、ＣＰＵ１５は、発行ルールを満たさないことを示すステータスワードと、発行が必須となるデータのDGIとを含むレスポンスを外部装置２へ送信する。なお、かかるレスポンスには、発行が必須となるデータのDGIが複数含まれる場合もありうる。ステップＳ９では、ＣＰＵ１５は、正常終了を示すステータスワードを含むレスポンスを外部装置２へ送信し、処理を終了する。

以上説明したように、上記実施形態によれば、ＩＣチップ１は、外部装置２から発行コマンドが受信された場合に、予め定められた発行ルールを満たすか否かを判定し、当該発行ルールを満たさないと判定した場合に、当該発行ルールを満たさないことを示すステータスワードと、当該発行ルールを満たさないデータのDGIとを含むレスポンスを外部装置２へ送信するように構成したので、複数のデータをＮＶＭ１３に書き込む発行処理中に何等かのエラーが発生した場合に、当該エラーの原因及びその原因となったデータを外部装置２側に容易に特定させることができる。

１ＩＣチップ
２外部装置
１１Ｉ／Ｏ回路
１２ＲＡＭ（
１３ＮＶＭ
１４ＲＯＭ
１５ＣＰＵ
１６コプロセッサ

Claims

外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備える電子情報記憶媒体であって、
前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定手段と、
前記判定手段により前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信手段と、
を備え、
前記書き込みルールは、前記データの書き込み順番に関するルールであって、
前記判定手段は、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、
前記送信手段は、前記判定手段により前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とする電子情報記憶媒体。
前記判定手段は、前記コマンドが受信される度に、前記書き込み順番が正しいか否かを判定することを特徴とする請求項１に記載の電子情報記憶媒体。
前記書き込みルールは、前記書き込みが必須となる前記データに関するルールであって、
前記判定手段は、前記複数のコマンドのうち最後の前記コマンドが受信された場合に、前記書き込みが必須となる前記データが書き込み済であるか否かを判定し、
前記送信手段は、前記判定手段により前記書き込みが必須となる前記データが書き込み済でないと判定された場合に、前記エラー情報と前記書き込みが必須となる前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とする請求項１に記載の電子情報記憶媒体。
外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備えるＩＣチップであって、
前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定手段と、
前記判定手段により前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信手段と、
を備え、
前記書き込みルールは、前記データの書き込み順番に関するルールであって、
前記判定手段は、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、
前記送信手段は、前記判定手段により前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とするＩＣチップ。
外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備えるＩＣカードであって、
前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定手段と、
前記判定手段により前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信手段と、
を備え、
前記書き込みルールは、前記データの書き込み順番に関するルールであって、
前記判定手段は、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、
前記送信手段は、前記判定手段により前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とするＩＣカード。
外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備える電子情報記憶媒体により実行されるレスポンス送信方法であって、
前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定ステップと、
前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信ステップと、
を含み、
前記書き込みルールは、前記データの書き込み順番に関するルールであって、
前記判定ステップにおいては、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、
前記送信ステップにおいては、前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とするレスポンス送信方法。
外部装置から順次送信される複数のコマンドのそれぞれに応じて書き込まれるべきデータであって、それぞれに固有の識別子が付与された各前記データを書き込むためメモリを備える電子情報記憶媒体に含まれるコンピュータに、
前記コマンドが受信された場合に、予め定められた書き込みルールを満たすか否かを判定する判定ステップと、
前記書き込みルールを満たさないと判定された場合に、当該書き込みルールを満たさないことを示すエラー情報と、当該書き込みルールを満たさない前記データの識別子とを含むレスポンスを前記外部装置へ送信する送信ステップと、
を実行させるプログラムにおいて、
前記書き込みルールは、前記データの書き込み順番に関するルールであって、
前記判定ステップにおいては、前記コマンドが受信された場合に、前記書き込み順番が正しいか否かを判定し、
前記送信ステップにおいては、前記書き込み順番が正しくないと判定された場合に、前記エラー情報と前記書き込み順番に誤りが有る前記データの識別子とを含むレスポンスを前記外部装置へ送信することを特徴とするプログラム。