JP7256608B2 - 固体撮像装置及びその製造方法 - Google Patents

Description

本発明は、複数の電荷蓄積領域を有する固体撮像装置に関するものである。

近年、１つのマイクロレンズに対応して、複数の光電変換領域を有する固体撮像装置が実現されている。このような構成によれば、１つのマイクロレンズを通過した光に基づく位相差信号を取得して、位相差方式の焦点検出を行うことが可能となる。

一方で光電変換領域の感度の向上も検討されている。特許文献１の固体撮像装置では、光電変換領域に生じた信号電荷を蓄積する一対の電荷蓄積領域の下方に、空乏層拡がりを抑制するための半導体領域を設けている。そして、半導体領域より深い位置に生じた信号電荷を電荷蓄積領域へ導くための間隙を半導体領域に設けることで、画素の感度を向上させている。

特開２０１４－１６５２８６号公報

１つのマイクロレンズに対して複数の光電変換領域が設けられた場合における、複数の光電変換領域間の分離部の構造について、特許文献１は何ら検討していない。特に、複数の光電変換領域の一方から他方への電荷の漏れ電流を抑制する分離部の構造に関し、何ら検討されていない。

本発明の一観点によれば、少なくとも１つのマイクロレンズと半導体基板に設けられた光電変換部を備える画素とを有する固体撮像装置であって、平面視において、１つのマイクロレンズが前記光電変換部と重なっており、前記光電変換部は、前記１つのマイクロレンズを通過した入射光に応じた電荷を生成し、前記光電変換部は、前記半導体基板の第１の深さに設けられ、第１の間隙によって離間された第１導電型の第１電荷蓄積領域および前記第１導電型の第２電荷蓄積領域と、前記半導体基板の前記第１の深さの下部に位置する第２の深さに設けられ、前記平面視において前記第１電荷蓄積領域、前記第１の間隙、前記第２電荷蓄積領域に渡って各々が延在する、第２導電型の第１半導体領域および前記第２導電型の第２半導体領域と、を有し、前記第２の深さにおいて、前記第１の間隙の下部の領域における前記第２導電型の不純物濃度が、前記第１電荷蓄積領域および前記第２電荷蓄積領域の下部の領域における前記第２導電型の不純物濃度よりも高いことを特徴とする固体撮像装置が提供される。

本発明の別観点によれば、少なくとも１つのマイクロレンズと半導体基板に設けられた光電変換部を備える画素とを有する固体撮像装置であって、平面視において、１つのマイクロレンズが前記光電変換部と重なっており、前記光電変換部は、前記１つのマイクロレンズを通過した入射光に応じた電荷を生成し、前記光電変換部は、前記半導体基板の第１の深さに設けられ、第１の間隙によって離間された第１導電型の第１電荷蓄積領域および前記第１導電型の第２電荷蓄積領域と、前記半導体基板の前記第１の深さの下部に位置する第２の深さに設けられ、第２の間隙によって離間された第２導電型の第１半導体領域および前記第２導電型の第２半導体領域と、を有し、前記第２の深さにおいて、前記第１半導体領域、前記第２半導体領域、前記第２の間隙のそれぞれが、前記平面視において、前記第１電荷蓄積領域、前記第１の間隙、前記第２電荷蓄積領域に渡って延在しており、前記第１の間隙において、前記第２の間隙の上部に位置する部分の、前記第２の間隙が延在する方向に沿った幅が、前記第１半導体領域および前記第２半導体領域の上部に位置する部分の前記方向に沿った幅よりも大きいことを特徴とする固体撮像装置が提供される。

本発明によれば、複数の光電変換領域の一方から他方への電荷の漏れ電流を好適に抑制する分離部を備える固体撮像装置およびその製造方法を提供することができる。

本発明のいくつかの実施形態に係る固体撮像装置の画素の構成を示す等価回路図である。 本発明のいくつかの実施形態に係る固体撮像装置の画素の構造を模式的に示す平面図である。 本発明のいくつかの実施形態に係る固体撮像装置の画素の構造を模式的に示す第１の断面図である。 本発明のいくつかの実施形態に係る固体撮像装置の画素の構造を模式的に示す第２の断面図である。 第１実施形態に係る固体撮像装置の画素の構造を模式的に示す平面図である。 第１実施形態に係る固体撮像装置の画素の構造を模式的に示す第１の断面図である。 第１実施形態に係る固体撮像装置の画素の構造を模式的に示す第２の断面図である。 第１実施形態に係る固体撮像装置の製造方法を説明するための図である。 第１実施形態に係る固体撮像装置の製造方法の各工程を模式的に示す図である。 第２実施形態に係る固体撮像装置の画素の構造を模式的に示す平面図である。 第２実施形態に係る固体撮像装置の画素の構造を模式的に示す第１の断面図である。 第２実施形態に係る固体撮像装置の画素の構造を模式的に示す第２の断面図である。 第２実施形態に係る固体撮像装置の製造方法を説明するための図である。 第２実施形態に係る固体撮像装置の製造方法の各工程を模式的に示す図である。 第３実施形態に係る固体撮像装置の画素の構造を模式的に示す平面図である。 第３実施形態に係る固体撮像装置の画素の構造を模式的に示す第１の断面図である。 第３実施形態に係る固体撮像装置の画素の構造を模式的に示す第２の断面図である。 第４実施形態に係る固体撮像装置の画素の構造を模式的に示す平面図である。 第４実施形態に係る固体撮像装置の画素の構造を模式的に示す第１の断面図である。 第４実施形態に係る固体撮像装置の画素の構造を模式的に示す第２の断面図である。 第４実施形態に係る固体撮像装置の製造方法を説明するための図である。 第４実施形態に係る固体撮像装置の製造方法の各工程を模式的に示す図である。 第５実施形態に係る固体撮像装置の画素の構成を示す等価回路図である。 第５実施形態に係る固体撮像装置の画素の構造を模式的に示す平面図である。 第５実施形態に係る固体撮像装置の画素の構造を模式的に示す第１の断面図である。 第５実施形態に係る固体撮像装置の画素の構造を模式的に示す第２の断面図である。 第５実施形態に係る固体撮像装置の画素の構造を模式的に示す第３の断面図である。 第６実施形態に係る固体撮像装置の画素の構造を模式的に示す平面図である。 第６実施形態に係る固体撮像装置の画素の構造を模式的に示す第１の断面図である。 第６実施形態に係る固体撮像装置の画素の構造を模式的に示す第２の断面図である。 第７実施形態に係る固体撮像装置の画素の構造を模式的に示す平面図である。 第７実施形態に係る固体撮像装置の画素の構造を模式的に示す第１の断面図である。 第７実施形態に係る固体撮像装置の画素の構造を模式的に示す第２の断面図である。 信号電荷の転送時における半導体基板内のポテンシャル図である。 信号電荷の転送時における半導体基板内のポテンシャル図である。 第８実施形態に係る撮像システム及び移動体の構成例を示す概略図である。

図１は、本発明のいくつかの実施形態に係る固体撮像装置における画素１００の構成を示す等価回路図である。図１に示す画素１００は、光電変換領域２００ａ、２００ｂ、転送トランジスタ２０１ａ、２０１ｂ、リセットトランジスタ２０２、増幅トランジスタ２０３、選択トランジスタ２０４を有して構成される。

転送トランジスタ２０１ａ、２０１ｂ、リセットトランジスタ２０２、選択トランジスタ２０４は、それぞれ、不図示の垂直走査回路から出力される制御信号ＰＴＸＡ、ＰＴＸＢ、ＰＲＥＳ、ＰＳＥＬにより制御される。これらのトランジスタとしては、例えばＭＯＳトランジスタが用いられる。なお、図１ではＮＭＯＳを用いた例を示しているが、ＰＭＯＳを用いることも可能である。この場合、制御信号のハイレベルとローレベルが逆になる。

本発明のいくつかの実施形態に係る固体撮像装置は、半導体基板に設けられた光電変換部を備えている。光電変換部に形成された一対の光電変換領域２００ａ、２００ｂは、入射光をそれぞれ光電変換する。転送トランジスタ２０１ａ、２０１ｂは、それぞれ光電変換領域２００ａ、２００ｂに生じた信号電荷を入力ノードへ転送する。ここで、入力ノードとは、転送トランジスタ２０１ａ、２０１ｂのドレイン端子、リセットトランジスタ２０２のソース端子、増幅トランジスタ２０３のゲート端子の３つの端子の接続点に形成された浮遊拡散領域１０４のことである。浮遊拡散領域１０４は、光電変換領域２００ａ、２００ｂから転送された信号電荷を保持する。

なお、図１では、光電変換領域２００ａ、２００ｂに生じた信号電荷が、共通の浮遊拡散領域１０４に転送される構成としたが、光電変換領域２００ａ、２００ｂに生じた信号電荷を、それぞれ異なる浮遊拡散領域に転送する構成とすることも可能である。

増幅トランジスタ２０３は、定電流源１４０と共にソースフォロア回路を構成し、浮遊拡散領域１０４に保持された信号電荷量に基づく電圧を増幅して画素信号として出力する。選択トランジスタ２０４は、制御信号ＰＳＥＬにより選択された画素１００を、列出力線２０５に接続する。この結果、選択された画素１００の浮遊拡散領域１０４に保持された信号電荷量に基づく画素信号が、列出力線２０５に出力される。リセットトランジスタ２０２は電圧Ｖｄｄに接続され、浮遊拡散領域１０４に保持された信号電荷をリセットする。

図２は、本発明のいくつかの実施形態に係る固体撮像装置の画素１００の構造を模式的に示す平面図である。図２に示す画素１００は、Ｎ型の電荷蓄積領域１０２ａ、１０２ｂ、Ｐ型の半導体領域１０３、浮遊拡散領域１０４、及び転送トランジスタ２０１ａ、２０１ｂを有している。なお、図２には転送トランジスタ２０１ａ、２０１ｂの転送ゲート電極２０１のみを図示している。

電荷蓄積領域１０２ａ、１０２ｂ、及び半導体領域１０３は、電気的な活性化領域１０１に配される。以下の説明では、電子をキャリアとする場合の例を示すが、ホールをキャリアとすることも可能である。この場合、Ｎ型とＰ型の極性が反対となる。また以下の説明では、半導体のＰ型とＮ型のうちの一方を第１導電型と称し、半導体のＰ型とＮ型のうちの他方を第２導電型と称することもある。

Ｎ型の電荷蓄積領域１０２ａ、１０２ｂと、半導体領域１０３等のＰ型領域との境界部に形成されたＰＮ接合は、図１に示した光電変換領域２００ａ、２００ｂを構成している。１つのマイクロレンズを透過した光が、光電変換領域２００ａ、２００ｂに入射して生じた信号電荷は、それぞれ電荷蓄積領域１０２ａ、１０２ｂに蓄積される。図２に示すように、電荷蓄積領域１０２ａ、１０２ｂは、第１の間隙１２０によって互いに離間されている。画素１００は、電荷蓄積領域１０２ａに蓄積された信号電荷に基づく第１の信号と、電荷蓄積領域１０２ｂに蓄積された信号電荷に基づく第２の信号とを出力する。これにより、第１の信号と第２の信号を用いて、位相差方式の焦点検出を行うことが可能となる。

Ｐ型の半導体領域１０３は、Ｎ型の電荷蓄積領域１０２ａ、１０２ｂの下部に設けられ、深さ方向の空乏層拡がりを抑制する。Ｐ型の半導体領域１０３は、破線Ｄ１－Ｄ２に沿った幅Ｙの第２の間隙１３０を有している。ここで、図２に示す半導体領域１０３の領域のうち、第２の間隙１３０よりも上側の領域を第１半導体領域とし、第２の間隙１３０よりも下側の領域を第２半導体領域とする。このとき、第１半導体領域と第２半導体領域は、共に、電荷蓄積領域１０２ａ、第１の間隙１２０、電荷蓄積領域１０２ｂに渡って延在している。第２の間隙１３０の大きさ、形状、及びＰ型の不純物の濃度を適切に設定することで、Ｐ型の半導体領域１０３よりも下方で発生した信号電荷を、電荷蓄積領域１０２ａ、１０２ｂへと導くことができる。これにより、画素１００の感度を向上させることができる。

なお、図２では、上側の第１半導体領域と下側の第２半導体領域が、第２の間隙１３０によって離間されているが、例えば後述の第１実施形態で説明するように、第１半導体領域と第２半導体領域とは互いに部分的に繋がっていてもよい。また、第１の間隙１２０に沿った方向と第２の間隙１３０に沿った方向とは、図２に示すように、平面視で互いに直交していることが望ましいが、必ずしもこのような構成に限定されない。第１の間隙１２０に沿った方向と第２の間隙１３０に沿った方向とが、平面視で角度を有して交差していればよい。

図３及び図４は、本発明のいくつかの実施形態に係る固体撮像装置の画素１００の構造を模式的に示す断面図である。図３（ａ）は、図２に示した画素１００の破線Ｂ１－Ｂ２に沿った断面を示している。また、図４（ａ）は、図２に示した画素１００の破線Ｄ１－Ｄ２に沿った断面を示している。各図において図２と同一又は相当する機能を有するものには同一の符号を付している。

素子分離領域１１０は、隣接する画素１００間を互いに電気的に分離している。素子分離領域１１０は、例えばＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等を用いて形成される。図３の破線ｂ１－ｂ２（又は図４の破線ｄ１－ｄ２）に沿った第１の深さに形成されたＮ型の電荷蓄積領域１０２ａ、１０２ｂの上方には、界面起因の暗電流を抑制するためのＰ型の不純物領域１０５が設けられている。また、第１の深さよりも深い第２の深さには、Ｐ型の半導体領域１０３が設けられている。

図３（ｂ）は、図３（ａ）の破線ｂ１－ｂ２に沿ったポテンシャル障壁を示している。また、図４（ｂ）は、図４（ａ）の破線ｄ１－ｄ２に沿ったポテンシャル障壁を示している。図３（ａ）に示す破線ｂ１－ｂ２に沿ったポテンシャル障壁の大きさは、半導体領域１０３からのＰ型の不純物の表層側への拡散成分と、不純物領域１０５からのＰ型の不純物の深さ方向への拡散成分とによって決まる。これに対し、図４（ａ）に示す破線ｄ１－ｄ２に沿ったポテンシャル障壁の大きさは、不純物領域１０５からのＰ型の不純物の深さ方向への拡散成分によってのみ決まる。このため、破線ｄ１－ｄ２に沿ったポテンシャル障壁は、破線ｂ１－ｂ２に沿ったポテンシャル障壁よりも小さくなる。

このように単一の画素１００内に一対の第１電荷蓄積領域および第２電荷蓄積領域（電荷蓄積領域１０２ａ、１０２ｂ）を有する構成において、第１の間隙１２０のポテンシャル障壁が小さいと、第１の間隙１２０に漏れ電流が生じてしまう。この結果、電荷蓄積領域１０２ａ、１０２ｂの飽和電荷容量が小さくなって、位相差方式の焦点検出精度が低下してしまう。

そこで、第１の間隙１２０に沿った方向と第２の間隙１３０に沿った方向とが平面視で交差する交差領域における第１の間隙１２０のポテンシャル障壁を、その他の第１の間隙１２０におけるポテンシャル障壁と同等以上にしている。ここで、同等とは、大きさが実質的に等しいことをいう。具体的な構成は、後述の実施形態で説明するが、第２の深さにおいて、第１の間隙１２０の下部の領域におけるＰ型の不純物濃度を、電荷蓄積領域１０２ａ、１０２ｂの下部の領域におけるＰ型の不純物濃度よりも高くする。或いは、第１の間隙１２０において、第２の間隙１３０の上部に位置する部分の、第２の間隙１３０が延在する方向に沿った幅を、半導体領域１０３の上部に位置する部分の方向に沿った幅よりも大きくする。これにより、画素１００が有する複数の電荷蓄積領域１０２ａ、１０２ｂ間の漏れ電流を低減することができる。

以下、本発明の好適な実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、各図において同一、又は相当する機能を有するものは、同一符号を付し、その説明を省略又は簡潔にすることもある。

（第１実施形態）
図５は、第１実施形態に係る固体撮像装置の画素１００の構造を模式的に示す平面図である。図５に示す本実施形態の画素１００では、第１の間隙１２０に沿った方向と第２の間隙１３０に沿った方向とが平面視で交差する交差領域において、半導体領域１０３が第２の間隙１３０を有さずに繋がっている。その他の構成については、先の図２と同じであるため説明は省略する。

図６及び図７は、第１実施形態に係る固体撮像装置の画素１００の構造を模式的に示す断面図である。図６（ａ）は、図５に示した画素１００の破線Ｂ１－Ｂ２に沿った断面を示している。また、図７（ａ）は、図５に示した画素１００の破線Ｄ１－Ｄ２に沿った断面を示している。各図において図５と同一又は相当する機能を有するものには同一の符号を付している。

図６（ｂ）は、図６（ａ）の破線ｂ１－ｂ２に沿ったポテンシャル障壁を示している。また、図７（ｂ）は、図７（ａ）の破線ｄ１－ｄ２に沿ったポテンシャル障壁を示している。図６（ａ）に示す破線ｂ１－ｂ２に沿ったポテンシャル障壁の大きさは、半導体領域１０３からのＰ型の不純物の表層側への拡散成分と、不純物領域１０５からのＰ型の不純物の深さ方向への拡散成分とによって決まる。図７（ａ）に示す破線ｄ１－ｄ２に沿ったポテンシャル障壁の大きさも同様である。

従って、本実施形態では、破線ｄ１－ｄ２に沿ったポテンシャル障壁は、破線ｂ１－ｂ２に沿ったポテンシャル障壁と同等となる。ここで、同等とは、ポテンシャル障壁の大きさが実質的に等しいことをいう。このような構成によれば、画素１００が有する複数の電荷蓄積領域１０２ａ、１０２ｂ間の漏れ電流を低減することができる。

次に、図５に示した本実施形態の画素１００の製造方法について、図８及び図９を参照しながら説明する。図８は、図５に示した画素１００の平面図と同じ図であって、第１実施形態に係る固体撮像装置の製造方法を説明するための図である。また、図９は、第１実施形態に係る固体撮像装置の製造方法の各工程を模式的に示す図である。図９には、図８に示す破線Ｅ１－Ｅ２に沿った画素１００の各工程における断面を示している。

図９（ａ）では、Ｎ型の半導体基板に素子分離領域１１０を形成する。続いて、図９（ｂ）では、Ｎ型の半導体基板にＰ型の半導体領域１０３を形成する。また、Ｐ型の半導体領域１０３の上方にＮ型の電荷蓄積領域１０２ａ、１０２ｂを形成する。ここで、図９（ａ）、図９（ｂ）では、第１の間隙１２０に沿った方向と第２の間隙１３０に沿った方向とが平面視で交差する交差領域において、半導体領域１０３が第２の間隙１３０を有さないようにする。これにより、第２の深さにおいて、第１の間隙１２０の下部の領域におけるＰ型の不純物濃度が、電荷蓄積領域１０２ａ、１０２ｂの下部の領域におけるＰ型の不純物濃度よりも高くなる。

図９（ｃ）では、転送ゲート電極２０１を形成する。続いて、図９（ｄ）では、Ｎ型の電荷蓄積領域１０２ａ、１０２ｂの上方に、界面起因の暗電流を抑制するためのＰ型の不純物領域１０５を形成する。また、Ｎ型の浮遊拡散領域１０４を形成する。その後、図９（ｅ）では、配線層間絶縁膜３０１、コンタクトプラグ３０２、第１の配線層３０３等を形成する。更に、図９（ｆ）で、配線層間ビア３０４、第２の配線層３０５等を形成することで、図５に示した本実施形態の画素１００が製造される。

以上のように、本実施形態の画素では、第１の間隙に沿った方向と第２の間隙に沿った方向とが平面視で交差する交差領域において、半導体領域が第２の間隙を有さずに繋がっている。このような構成により、複数の光電変換領域の一方から他方への電荷の漏れ電流を好適に抑制する分離部を備える固体撮像装置およびその製造方法を提供することができる。また、本実施形態では、パターン形成工程を増やす必要がないため、画素をより簡素な工程で製造することができる。

（第２実施形態）
図１０は、第２実施形態に係る固体撮像装置の画素１００の構造を模式的に示す平面図である。図１０に示す本実施形態の画素１００では、第１の間隙１２０に沿った方向と第２の間隙１３０に沿った方向とが平面視で交差する交差領域の、半導体領域１０３よりも浅い位置に、Ｐ型の不純物領域１０６を有している。その他の構成については、先の図２と同じであるため説明は省略する。

図１１及び図１２は、第２実施形態に係る固体撮像装置の画素１００の構造を模式的に示す断面図である。図１１（ａ）は、図１０に示した画素１００の破線Ｂ１－Ｂ２に沿った断面を示している。また、図１２（ａ）は、図１０に示した画素１００の破線Ｄ１－Ｄ２に沿った断面を示している。各図において図１０と同一又は相当する機能を有するものには同一の符号を付している。

図１１（ｂ）は、図１１（ａ）の破線ｂ１－ｂ２に沿ったポテンシャル障壁を示している。また、図１２（ｂ）は、図１２（ａ）の破線ｄ１－ｄ２に沿ったポテンシャル障壁を示している。図１１（ａ）に示す破線ｂ１－ｂ２に沿ったポテンシャル障壁の大きさは、半導体領域１０３からのＰ型の不純物の表層側への拡散成分と、不純物領域１０５からのＰ型の不純物の深さ方向への拡散成分とによって決まる。一方、図１２（ａ）に示す破線ｄ１－ｄ２に沿ったポテンシャル障壁の大きさは、不純物領域１０６からのＰ型の不純物の表層側への拡散成分と、不純物領域１０５からのＰ型の不純物の深さ方向への拡散成分とによって決まる。

従って、本実施形態では、不純物領域１０６のＰ型の不純物を適切に制御することによって、破線ｄ１－ｄ２に沿ったポテンシャル障壁を、破線ｂ１－ｂ２に沿ったポテンシャル障壁と同等以上にすることができる。このような構成によれば、画素１００が有する複数の電荷蓄積領域１０２ａ、１０２ｂ間の漏れ電流をより低減することができる。

次に、図１０に示した本実施形態の画素１００の製造方法について、図１３及び図１４を参照しながら説明する。図１３は、図１０に示した画素１００の平面図と同じ図であって、第２実施形態に係る固体撮像装置の製造方法を説明するための図である。また、図１４は、第２実施形態に係る固体撮像装置の製造方法の各工程を模式的に示す図である。図１４には、図１３に示す破線Ｅ１－Ｅ２に沿った画素１００の各工程における断面を示している。

図９（ａ）と同様にして、Ｎ型の半導体基板に素子分離領域１１０を形成する。続いて、図１４（ｂ）では、Ｎ型の半導体基板にＰ型の半導体領域１０３を形成する。また、第１の間隙１２０に沿った方向と第２の間隙１３０に沿った方向とが平面視で交差する交差領域の、半導体領域１０３よりも浅い位置に、Ｐ型の不純物領域１０６を形成する。その後、Ｐ型の半導体領域１０３の上方にＮ型の電荷蓄積領域１０２ａ、１０２ｂを形成する。これらの工程は、並行して行われ得る。これにより、第２の深さにおいて、第１の間隙１２０の下部の領域におけるＰ型の不純物濃度が、電荷蓄積領域１０２ａ、１０２ｂの下部の領域におけるＰ型の不純物濃度よりも高くなる。

続いて、図９（ｃ）、図９（ｄ）と同様にして、Ｎ型の電荷蓄積領域１０２ａ、１０２ｂの上方に、界面起因の暗電流を抑制するためのＰ型の不純物領域１０５を形成する。また、Ｎ型の浮遊拡散領域１０４、転送ゲート電極２０１等を形成する。その後、図９（ｅ）と同様にして、配線層間絶縁膜３０１、コンタクトプラグ３０２、第１の配線層３０３等を形成する。更に、図１４（ｆ）で、配線層間ビア３０４、第２の配線層３０５等を形成することで、図１０に示した本実施形態の画素１００が製造される。

以上のように、本実施形態の画素では、第１の間隙に沿った方向と第２の間隙に沿った方向とが平面視で交差する交差領域の、半導体領域よりも浅い位置に、第２導電型の不純物領域を有している。このような構成によれば、複数の光電変換領域の一方から他方への電荷の漏れ電流を好適に抑制する分離部を備える固体撮像装置およびその製造方法を提供することができる。

（第３実施形態）
図１５は、第３実施形態に係る固体撮像装置の画素１００の構造を模式的に示す平面図である。図１５に示す本実施形態の画素１００では、図１０に示した不純物領域１０６が、第１の間隙１２０に沿って、活性化領域１０１を貫通するように設けられている。その他の構成については、先の図１０と同じであるため説明は省略する。

図１６及び図１７は、第３実施形態に係る固体撮像装置の画素１００の構造を模式的に示す断面図である。図１６（ａ）は、図１５に示した画素１００の破線Ｂ１－Ｂ２に沿った断面を示している。また、図１７（ａ）は、図１５に示した画素１００の破線Ｄ１－Ｄ２に沿った断面を示している。各図において図１５と同一又は相当する機能を有するものには同一の符号を付している。

図１６（ｂ）は、図１６（ａ）の破線ｂ１－ｂ２に沿ったポテンシャル障壁を示している。また、図１７（ｂ）は、図１７（ａ）の破線ｄ１－ｄ２に沿ったポテンシャル障壁を示している。このような構成によれば、破線ｄ１－ｄ２に沿ったポテンシャル障壁が、破線ｂ１－ｂ２に沿ったポテンシャル障壁と共に大きくなってほぼ同等となる。従って、画素１００が有する複数の電荷蓄積領域１０２ａ、１０２ｂ間の漏れ電流を更に低減することができる。

図１５に示した本実施形態の画素１００は、先の第２実施形態の画素１００と同様の製造方法によって製造することが可能であるため説明は省略する。

以上のように、本実施形態の画素では、不純物領域１０６が、第１の間隙１２０に沿って形成されている。このような構成によれば、複数の光電変換領域の一方から他方への電荷の漏れ電流を好適に抑制する分離部を備える固体撮像装置およびその製造方法を提供することができる。

（第４実施形態）
図１８は、第４実施形態に係る固体撮像装置の画素１００の構造を模式的に示す平面図である。図１８に示す本実施形態の半導体領域１０３は、第２の間隙１３０によって、上側の第１半導体領域と下側の第２半導体領域に離間されている。離間された上側の第１半導体領域及び下側の第２半導体領域は、共に、電荷蓄積領域１０２ａ、第１の間隙１２０、電荷蓄積領域１０２ｂに渡って延在している。また、第２の間隙１３０も、電荷蓄積領域１０２ａ、第１の間隙１２０、電荷蓄積領域１０２ｂに渡って延在している。

図１９及び図２０は、第４実施形態に係る固体撮像装置の画素１００の構造を模式的に示す断面図である。図１９（ａ）は、図１８に示した画素１００の破線Ｂ１－Ｂ２に沿った断面を示している。また、図２０（ａ）は、図１８に示した画素１００の破線Ｄ１－Ｄ２に沿った断面を示している。各図において図１８と同一又は相当する機能を有するものには同一の符号を付している。

図１９（ｂ）は、図１９（ａ）の破線ｂ１－ｂ２に沿ったポテンシャル障壁を示している。また、図２０（ｂ）は、図２０（ａ）の破線ｄ１－ｄ２に沿ったポテンシャル障壁を示している。

本実施形態の画素１００では、図１９（ａ）及び図２０（ａ）に示すように、交差領域における第１の間隙１２０の幅Ｘ２が、その他の第１の間隙１２０における幅Ｘよりも広くなっている。ここで、幅Ｘは、第２の間隙１３０の上部に位置する部分の、第２の間隙１３０が延在する方向に沿った第１の間隙１２０の幅である。また、幅Ｘ２は、半導体領域１０３の上部に位置する部分の、第２の間隙１３０が延在する方向に沿った第１の間隙１２０の幅である。このような構成によっても、破線ｄ１－ｄ２に沿ったポテンシャル障壁は、破線ｂ１－ｂ２に沿ったポテンシャル障壁と同等以上になる。従って、画素１００が有する複数の電荷蓄積領域１０２ａ、１０２ｂ間の漏れ電流を低減することができる。

次に、図１８に示した本実施形態の画素１００の製造方法について、図２１及び図２２を参照しながら説明する。図２１は、図１８に示した画素１００の平面図と同じ図であって、第４実施形態に係る固体撮像装置の製造方法を説明するための図である。また、図２２は、第４実施形態に係る固体撮像装置の製造方法の各工程を模式的に示す図である。図２２には、図２１に示す破線Ｅ１－Ｅ２に沿った画素１００の各工程における断面を示している。

図９（ａ）と同様にして、Ｎ型の半導体基板に素子分離領域１１０を形成する。続いて、図２２（ｂ）では、Ｎ型の半導体基板にＰ型の半導体領域１０３を形成する。その後、Ｐ型の半導体領域１０３の上方にＮ型の電荷蓄積領域１０２ａ、１０２ｂを形成する。ここで、図９（ａ）、図２２（ｂ）では、第１の間隙１２０に沿った方向と第２の間隙１３０に沿った方向とが平面視で交差する交差領域における第１の間隙１２０の幅Ｘ２を、その他の第１の間隙１２０における第１の間隙１２０の幅Ｘよりも広く形成する。

続いて、図９（ｃ）、図９（ｄ）と同様にして、Ｎ型の電荷蓄積領域１０２ａ、１０２ｂの上方に、界面起因の暗電流を抑制するためのＰ型の不純物領域１０５を形成する。また、Ｎ型の浮遊拡散領域１０４、転送ゲート電極２０１等を形成する。その後、図９（ｅ）と同様にして、配線層間絶縁膜３０１、コンタクトプラグ３０２、第１の配線層３０３等を形成する。更に、図２２（ｆ）で、配線層間ビア３０４、第２の配線層３０５等を形成することで、図１８に示した本実施形態の画素１００が製造される。

以上のように、本実施形態の画素では、第１の間隙において、第２の間隙の上部に位置する部分の、第２の間隙が延在する方向に沿った幅を、半導体領域の上部に位置する部分の方向に沿った幅よりも大きくしている。このような構成によっても、画素が有する複数の電荷蓄積領域間の漏れ電流を低減することが可能な固体撮像装置及びその製造方法を提供することができる。

（第５実施形態）
第５乃至第７実施形態の画素の回路構成は、図１に示したものとは異なるものであるため、改めて画素の回路構成を説明する。図２３は、第５実施形態に係る固体撮像装置の画素の構成を示す等価回路図である。図２３には、固体撮像装置に含まれる画素アレイを構成する画素１００のうち、２行×２列に配列された４個の画素１００を示しているが、画素１００の数は、特に限定されるものではない。

複数の画素１００の各々は、光電変換領域Ｄと、転送トランジスタＭ１、Ｍ２と、リセットトランジスタＭ３と、増幅トランジスタＭ４と、選択トランジスタＭ５と、オーバーフロートランジスタＭ６とを含む。光電変換領域Ｄは、例えばフォトダイオードである。光電変換領域Ｄのフォトダイオードは、アノードが接地電圧線に接続され、カソードが転送トランジスタＭ１のソース及びオーバーフロートランジスタＭ６のソースに接続されている。転送トランジスタＭ１のドレインは、転送トランジスタＭ２のソースに接続されている。転送トランジスタＭ１のドレインと転送トランジスタＭ２のソースとの接続ノードに寄生する容量は、電荷の保持部としての機能を備える。図２３には、この容量を容量素子（Ｃ１）で表している。以後の説明では、この容量素子を、保持部Ｃ１と表記することがある。

転送トランジスタＭ２のドレインは、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートに接続されている。転送トランジスタＭ２のドレイン、リセットトランジスタＭ３のソース及び増幅トランジスタＭ４のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン：ＦＤ）領域である。ＦＤ領域に寄生する容量（浮遊拡散容量）は、電荷の保持部としての機能を備える。図２３には、この容量を、ＦＤ領域に接続された容量素子（Ｃ２）で表している。以後の説明では、ＦＤ領域を、保持部Ｃ２と表記することがある。リセットトランジスタＭ３のドレイン及び増幅トランジスタＭ４のドレインは、電圧Ｖｄｄを供給する電源電圧線に接続されている。なお、リセットトランジスタＭ３のドレインに供給される電圧と増幅トランジスタＭ４のドレインに供給される電圧とは、同じであってもよいし、異なっていてもよい。増幅トランジスタＭ４のソースは、選択トランジスタＭ５のドレインに接続されている。選択トランジスタＭ５のソースは、列出力線２０５に接続されている。

画素アレイの各行には、行方向（図２３において横方向）に延在して、制御信号線１４が配されている。各行の制御信号線１４は、制御信号ＰＲＥＳ、ＰＴＸ、ＰＧＳ、ＰＯＦＧ、ＰＳＥＬを供給する５つの制御線を含む。制御信号ＰＲＥＳ、ＰＴＸ、ＰＧＳ、ＰＯＦＧ、ＰＳＥＬは不図示の垂直走査回路から出力される。垂直走査回路は、シフトレジスタやアドレスデコーダなどの論理回路を含み得る。

転送トランジスタＭ１は制御信号ＰＧＳにより制御される。転送トランジスタＭ２は、制御信号ＰＴＸにより制御される。リセットトランジスタＭ３は制御信号ＰＲＥＳにより制御される。選択トランジスタＭ５は、制御信号ＰＳＥＬにより制御される。オーバーフロートランジスタＭ６は、制御信号ＰＯＦＧにより制御される。

画素アレイの各列には、列方向（図２３において縦方向）に延在して、列出力線２０５が配されている。列出力線２０５は、列方向に並ぶ画素１００の選択トランジスタＭ５のソースにそれぞれ接続され、これら画素１００に共通の信号線をなしている。列出力線２０５には、定電流源１４０が接続されている。

光電変換領域Ｄは、入射光をその光量に応じた量の電荷に変換（光電変換）すると共に、生じた電荷を蓄積する。オーバーフロートランジスタＭ６は、光電変換領域Ｄに蓄積された電荷をドレインに排出する。この際、オーバーフロートランジスタＭ６のドレインであるノードＯＦＤは、電源電圧線に接続されていてもよい。

転送トランジスタＭ１は、光電変換領域Ｄが保持する電荷を保持部Ｃ１に転送する。転送トランジスタＭ１が、グローバル電子シャッタとして動作する。保持部Ｃ１は、光電変換領域Ｄで生成された電荷を、光電変換領域Ｄとは異なる場所で保持する。転送トランジスタＭ２は、保持部Ｃ１が保持する電荷を保持部Ｃ２に転送する。保持部Ｃ２は、保持部Ｃ１から転送された電荷を保持すると共に、増幅部の入力ノード（増幅トランジスタＭ４のゲート）の電圧を、その容量と転送された電荷の量とに応じた電圧に設定する。

リセットトランジスタＭ３は、保持部Ｃ２を電圧Ｖｄｄに応じた所定の電圧にリセットする。その際、転送トランジスタＭ２もオンにすることで、保持部Ｃ１をリセットすることも可能である。更には、転送トランジスタＭ１もオンにすることで、光電変換領域Ｄをリセットすることも可能である。

選択トランジスタＭ５は、列出力線２０５に信号を出力する画素１００を選択する。増幅トランジスタＭ４は、ドレインに電圧Ｖｄｄが供給され、ソースに選択トランジスタＭ５を介して定電流源１４０からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタＭ４は、入射光によって生じた電荷に基づく信号Ｖｏｕｔを、列出力線２０５に出力する。なお、図２３には、信号Ｖｏｕｔに、対応する列番号をそれぞれ付記している（Ｖｏｕｔ（ｍ）、Ｖｏｕｔ（ｍ＋１））。

このような構成により、保持部Ｃ１が電荷を保持している間に光電変換領域Ｄで生じた電荷は、光電変換領域Ｄに蓄積することができる。これにより、複数の画素１００の間で露光期間が一致するような撮像動作、いわゆるグローバル電子シャッタ動作を行うことが可能となる。なお、電子シャッタとは、入射光によって生じた電荷の蓄積を電気的に制御することである。

図２４は、本実施形態に係る固体撮像装置の画素１００の構造を模式的に示す平面図である。図２４において、転送トランジスタＭ１、Ｍ２、及びオーバーフロートランジスタＭ６は、ゲート電極が設けられる位置を図示することにより示されている。また、図２４において、リセットトランジスタＭ３、増幅トランジスタＭ４、選択トランジスタＭ５については、配置領域の概略を示す１つのブロックとして図示されている。

光電変換領域Ｄ、転送トランジスタＭ１、保持部Ｃ１、転送トランジスタＭ２、保持部Ｃ２は、この順番で隣接するように画素１００内に配置される。オーバーフロートランジスタＭ６は、光電変換領域Ｄに隣接して配置される。

図２４には、２つの光電変換領域Ｄを構成する２つのＮ型の電荷蓄積領域１０２ａ、１０２ｂ（第１電荷蓄積領域、第２電荷蓄積領域）が図示されている。図２４に示されるように、電荷蓄積領域１０２ａ、１０２ｂは、第１の間隙１２０によって互いに離間されている。この２つの電荷蓄積領域１０２ａ、１０２ｂの上方には１つのマイクロレンズ（不図示）が配置されており、本実施形態の画素１００は焦点検出用の画素として用いられ得る。

光電変換領域Ｄは、更に、電荷蓄積領域１０２ａ、第１の間隙１２０、電荷蓄積領域１０２ｂに渡って延在するように配された、Ｐ型の半導体領域１０３を有する。半導体領域１０３は、第１の深さに配された電荷蓄積領域１０２ａ、１０２ｂよりも下方である第２の深さに配される。半導体領域１０３は、電荷蓄積領域１０２ａ、１０２ｂから下方に空乏層が広がることを抑制するための空乏化抑制層としての機能を有する。

光電変換領域Ｄに入射された光は、その大部分が電荷蓄積領域１０２ａ、１０２ｂ及び半導体領域１０３より下部の領域で吸収される。しかしながら、無視できない量の光が半導体領域１０３でも吸収される。従って、半導体領域１０３においても、光電変換により電子・正孔対が発生する。半導体領域１０３の内部は中性領域であり、電界は存在しないが、半導体領域１０３で発生した電荷の一部は、拡散により保持部Ｃ１に漏洩する。半導体領域１０３で発生した電荷が保持部Ｃ１に漏洩すると、ノイズが生じる原因となる。このため、保持部Ｃ１を有する固体撮像装置においては、半導体領域１０３から保持部Ｃ１に漏洩する電荷を低減することが課題となり得る。

図２５は、図２４における破線Ｆ１－Ｆ２に沿った断面図を示している。図２６は、図２４における破線Ｇ１－Ｇ２の断面図を示している。図２７は、図２４における破線Ｈ１－Ｈ２の断面図を示している。図２６及び図２７に一点鎖線により示されている軸は、光電変換領域Ｄの中心軸１５０である。

図２５乃至図２７に示されるように、半導体領域１０３の下方には、Ｐ型の半導体領域１０８に囲まれたＮ型の半導体領域１０７（第３半導体領域）が配されている。本実施形態における固体撮像装置では、半導体領域１０７のうちの大部分が空乏化するように設計されている。また、半導体領域１０３は、空乏化が全体に及ぶことがないように設計されている。この設計は、不純物濃度を適切な値にすることによりなされ得る。

これにより、半導体領域１０３と、半導体領域１０７との間に、基板表面に対して垂直な方向の電界が生じる。半導体領域１０３で光電変換により生じた電荷は、電荷蓄積領域１０２ａ、１０２ｂ又は半導体領域１０７に引き寄せられ、保持部Ｃ１に漏洩しにくくなる。これにより、保持部Ｃ１への電荷の漏洩に起因するノイズを低減することができる。

また、図２６及び図２７に示されるように、半導体領域１０３が形成されている深さにおいて、半導体領域１０３の端部と、半導体領域１０７の端部との間には第３の間隙１３１が設けられている。第３の間隙１３１は、Ｎ型の半導体領域１０７等の電荷蓄積領域１０２ａ、１０２ｂよりも深い領域で発生した電荷が電荷蓄積領域１０２ａ、１０２ｂに移動する際の経路となる。従って、第３の間隙１３１を設けることにより、第３の間隙１３１を設けない場合と比べて受光感度が向上する。

第３の間隙１３１は、平面視において、光電変換領域Ｄの中心軸１５０を含まず、かつ、保持部Ｃ１に近い位置に配されていることが好ましい。光電変換領域Ｄの中心軸１５０の近傍に入射される光の光量は他の領域と比べて大きい。そのため、中心軸１５０の近傍において、半導体領域１０３で発生する電荷は多い。光電変換領域Ｄの中心軸１５０よりも保持部Ｃ１に近い位置に第３の間隙１３１が設けられているため、半導体領域１０３内の光電変換領域Ｄの中心軸１５０の近傍で発生した電荷は、保持部Ｃ１に到達する前に第３の間隙１３１に引き込まれる。第３の間隙１３１に引き込まれた電荷は、電荷蓄積領域１０２ａ、１０２ｂ又は半導体領域１０７に移動する。従って、第３の間隙１３１を上述のように配置することにより、保持部Ｃ１への電荷の漏洩に起因するノイズを更に低減することができる。

同様の観点から、第３の間隙１３１は光が入射される領域とは重ならない領域に配置されていることが更に好ましい。例えば、第３の間隙１３１の上方に遮光膜、配線等の遮光部材を配置して第３の間隙１３１を遮光することで、第３の間隙１３１に光が入射されない構成が実現され得る。

図２６及び図２７に示される例においては、保持部Ｃ１の下方には、半導体領域１０７は配されていない。しかしながら、半導体領域１０７は、保持部Ｃ１の下にまで延在するように配されていてもよい。光電変換領域Ｄに入射された光のうちの一部は散乱等によって保持部Ｃ１の下にも入射されることがある。半導体領域１０７を保持部Ｃ１の下にまで延在させることにより、光電変換が行われ得る領域が広くなり、保持部Ｃ１の下で発生した電荷をも電荷蓄積領域１０２ａ、１０２ｂに収集させることが可能となる。これにより、受光感度が更に向上し得る。

また、本実施形態では、図２４及び図２５に示されるように、平面視における第１の間隙１２０の両端付近において、２つの電荷蓄積領域１０２ａ、１０２ｂの間に半導体領域１０３が配置されない領域が存在する。これらの領域においては、半導体領域１０３が配置されている領域と比較して、ポテンシャル障壁が低くなり得る。ポテンシャル障壁が低くなると、漏れ電流の発生に起因して、電荷蓄積領域１０２ａ、１０２ｂの飽和電荷量が小さくなる。

そこで、本実施形態では、第２実施形態と同様に、平面視において、２つの電荷蓄積領域１０２ａ、１０２ｂの間の半導体領域１０３が配置されない領域にＰ型の不純物領域１０６が配置されている。不純物領域１０６の不純物濃度は、線Ｆ１－Ｆ２に沿ったポテンシャル障壁を、破線Ｇ１－Ｇ２に沿ったポテンシャル障壁と同等以上にするように設定されている。これは、例えば、第１の間隙１２０の下部の不純物領域１０６におけるＰ型の不純物濃度が、電荷蓄積領域１０２ａ、１０２ｂの下部の領域におけるＰ型の不純物濃度よりも高くすることにより実現され得る。これにより、第２実施形態と同様に、電荷蓄積領域１０２ａ、１０２ｂ間の漏れ電流が抑制され、電荷蓄積領域１０２ａ、１０２ｂの飽和電荷量を大きくすることができる。

このように、本実施形態によれば、グローバル電子シャッタに対応した画素構成の固体撮像装置においても第１乃至第４実施形態と同様に、電荷蓄積領域１０２ａ、１０２ｂ間の漏れ電流が抑制される。これにより、電荷蓄積領域１０２ａ、１０２ｂの飽和電荷量を大きくすることができる。また、本実施形態では、半導体領域１０３を上述のように構成することにより、半導体領域１０３で生じた電荷が保持部Ｃ１に漏洩することに起因するノイズを抑制することができる。

なお、図２４において、第１の間隙１２０の両端において電荷蓄積領域１０２ａ、１０２ｂと半導体領域１０３とが重ならない領域が存在しており、その領域に不純物領域１０６が形成されている。しかしながら、この構造は第１の間隙１２０の一端のみに形成されるものであってもよい。

（第６実施形態）
図２８は、本実施形態に係る固体撮像装置の画素１００の構造を模式的に示す平面図である。本実施形態において、第５実施形態と異なる点は、半導体領域１０３の平面視における形状が異なることと、不純物領域１０６が設けられていないことである。平面視において、半導体領域１０３の外形は、十字型をなしている。半導体領域１０３は、図中横方向に電荷蓄積領域１０２ａ、第１の間隙１２０、電荷蓄積領域１０２ｂに渡って延在するように配される。また、半導体領域１０３は図中縦方向に、第１の間隙１２０に重なるように配される。このように、第１の間隙１２０と半導体領域１０３が重なる部分において、半導体領域１０３の第１の間隙１２０が延在する方向に沿った幅は、他の部分の幅よりも大きい。

また、半導体領域１０３は、その中心付近に矩形の間隙部１０３ａを有している。間隙部１０３ａは、半導体領域１０３の形成のための不純物の注入時にマスクされる領域である。言い換えると、間隙部１０３ａにおいて、半導体領域１０３と第１の間隙１２０とが重なっていない。その他の点については、第５実施形態と同様であるため、説明を省略する。なお、間隙部１０３ａは必須ではない。

図２９は、図２８における破線Ｆ１－Ｆ２に沿った断面図を示している。図３０は、図２８における破線Ｇ１－Ｇ２の断面図を示している。これらの図において、半導体領域１０３、不純物領域１０６以外の要素は、第５実施形態と同様である。

第５実施形態においては、漏れ電流の低減のため、不純物領域１０６が設けられている。この固体撮像装置の製造工程においては、不純物領域１０６のパターンは、半導体領域１０３のパターンとは異なる露光工程により形成される。そのため、不純物領域１０６と半導体領域１０３との間でパターニング時の位置合わせのずれが生じ得る。

これに対し、本実施形態の固体撮像装置は、電荷蓄積領域１０２ａ、１０２ｂ間のポテンシャル障壁が低い部分に、不純物領域１０６に代えて半導体領域１０３を形成する構造である。この構造では、不純物領域１０６がないため、上述の位置合わせのずれに起因する製造ばらつきは生じない。一方、不純物領域１０６に相当する位置に半導体領域１０３を形成したことにより、第５実施形態と同様の効果が得られる。以上のように、本実施形態によれば、第５実施形態と同様の効果が得られることに加え、位置合わせのずれに起因する製造ばらつきを低減することができる。

また、本実施形態では、半導体領域１０３は、中心付近に間隙部１０３ａを有している。この効果について説明する。光電変換領域Ｄで発生した余剰電荷は、オーバーフロートランジスタＭ６を介してノードＯＦＤへ排出される。しかしながら、ノードＯＦＤへの電荷の排出が過度に行われると、電荷蓄積領域１０２ａ、１０２ｂの飽和電荷量が減少する。

そのため、電荷蓄積領域１０２ａ、１０２ｂの一方に蓄積された余剰電荷は、ノードＯＦＤへ排出させるだけでなく、他方の電荷蓄積領域に漏洩させることで、電荷蓄積領域１０２ａ、１０２ｂ全体の飽和電荷量が向上する効果が得られることがある。特に、オーバーフロートランジスタＭ６から離れた位置で発生した余剰電荷は、ノードＯＦＤに排出させるよりも、他方の電荷蓄積領域に漏洩させる方が飽和電荷量の向上の観点からは好ましい。

このような理由により、本実施形態では、半導体領域１０３の中心付近で発生した余剰電荷を他方の電荷蓄積領域に漏洩させるように、半導体領域１０３の中心付近には間隙部１０３ａが設けられている。これにより、電荷蓄積領域１０２ａ、１０２ｂの飽和電荷量がより向上する。

（第７実施形態）
図３１は、本実施形態に係る固体撮像装置の画素１００の構造を模式的に示す平面図である。本実施形態において第６実施形態と異なる点は、電荷蓄積領域１０２ａ、１０２ｂの端部付近であって、間隙部１０３ａとほぼ重なる部分にカウンタードープ領域１００１が配されている点である。カウンタードープ領域１００１とは、Ｎ型の電荷蓄積領域１０２ａ、１０２ｂ内に形成されたＰ型の領域であり、Ｐ型の不純物を注入（カウンタードープ）することにより形成され得る。その他の点については、第６実施形態と同様であるため、説明を省略する。

図３２は、図３１における破線Ｆ１－Ｆ２に沿った断面図を示している。図３３は、図３１における破線Ｇ１－Ｇ２の断面図を示している。これらの図において、カウンタードープ領域１００１以外の要素は、第６実施形態と同様である。

カウンタードープ領域１００１を設けることによる効果について、図３４及び図３５を更に参照しつつ説明する。図３４及び図３５は、転送トランジスタＭ１がオンのときにおける、光電変換領域Ｄ（電荷蓄積領域）からチャネル部を介して保持部Ｃ１に至る部分の電位分布を示す図である。図３４はカウンタードープ領域１００１が設けられていない場合であり、図３５はカウンタードープ領域１００１が設けられている場合である。

電荷蓄積領域１０２ａ、１０２ｂの下部に半導体領域１０３を配置すると、図３４に示すように、光電変換領域Ｄには比較的大きなポテンシャルの窪みが生じ、転送性能が低下する。このポテンシャルの窪みは、間隙部１０３ａが設けられた部位に対応して生じる。これは、平面視において電荷蓄積領域１０２ａ、１０２ｂと半導体領域１０３とが重なる部分に比べて、電荷蓄積領域１０２ａ、１０２ｂと間隙部１０３ａとが重なる部分のほうが同じ電位に対して空乏化しにくいからである。このようなポテンシャルの窪みには信号電荷が留まりやすく、転送動作時には転送性能の低下として表れる。

このような観点から、本実施形態による固体撮像装置では、平面視において間隙部１０３ａとほぼ重なる場所の電荷蓄積領域１０２ａ、１０２ｂ内に、カウンタードープ領域１００１を設けている。カウンタードープ領域１００１を設けることで、図３５に示すように、間隙部１０３ａが設けられた部分の電荷蓄積領域１０２ａ、１０２ｂにおけるポテンシャルの窪みを低減することができる。これにより、ポテンシャルの窪みに信号電荷が留まるのを抑制し、転送性能を向上することができる。

また、本実施形態による固体撮像装置においては、カウンタードープ領域１００１が、図３１に示すように、平面視において電荷蓄積領域１０２ａ、１０２ｂと間隙部１０３ａとが重なる領域の全体を覆っている。従って、電荷蓄積領域１０２ａ、１０２ｂ、半導体領域１０３及びカウンタードープ領域１００１がずれた場合であっても、平面視において電荷蓄積領域１０２ａ、１０２ｂと間隙部１０３ａとが重なる部分の全域にカウンタードープ領域１００１が配置される。従って、本実施形態の固体撮像装置は、製造ばらつきの影響を受けにくい構造が実現され、安定した転送性能を実現することができる。

以上のように、本実施形態によれば、第５実施形態及び第６実施形態と同様の効果が得られることに加え、ポテンシャル窪みに信号電荷が留まることが抑制され、転送性能を向上させることができる。

（第８実施形態）
次に、第８実施形態に係る撮像システム及び移動体について、図３６（ａ）及び図３６（ｂ）を用いて説明する。図３６（ａ）及び図３６（ｂ）は、第８実施形態に係る撮像システム及び移動体の構成例を示す概略図である。

本実施形態では、車載カメラに関する撮像システムの一例を示す。図３６（ａ）は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム７０１は、撮像装置７０２、画像前処理部７１５、集積回路７０３、光学系７１４を含む。光学系７１４は、撮像装置７０２に被写体の光学像を結像する。撮像装置７０２は、光学系７１４により結像された被写体の光学像を電気信号に変換する。撮像装置７０２は、上述の実施形態のいずれかの光電変換装置を有する撮像装置である。画像前処理部７１５は、撮像装置７０２から出力された信号に対して所定の信号処理を行う。画像前処理部７１５の機能は、撮像装置７０２内に組み込まれていてもよい。撮像システム７０１には、光学系７１４、撮像装置７０２及び画像前処理部７１５が、少なくとも２組設けられており、各組の画像前処理部７１５からの出力が集積回路７０３に入力されるようになっている。

集積回路７０３は、撮像システム用途向けの集積回路であり、メモリ７０５を含む画像処理部７０４、光学測距部７０６、視差演算部７０７、物体認知部７０８、異常検知部７０９を含む。画像処理部７０４は、画像前処理部７１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ７０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部７０６は、被写体の合焦や、測距を行う。視差演算部７０７は、複数の撮像装置７０２により取得された複数の画像データから視差（視差画像の位相差）の算出を行う。物体認知部７０８は、車、道、標識、人等の被写体の認知を行う。異常検知部７０９は、撮像装置７０２の異常を検知すると、主制御部７１３に異常を発報する。

集積回路７０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）やＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

主制御部７１３は、撮像システム７０１、車両センサ７１０、制御ユニット７２０等の動作を統括・制御する。なお、主制御部７１３を持たず、撮像システム７０１、車両センサ７１０、制御ユニット７２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取りうる。

集積回路７０３は、主制御部７１３からの制御信号を受け或いは自身の制御部によって、撮像装置７０２へ制御信号や設定値を送信する機能を有する。例えば、集積回路７０３は、撮像装置７０２内の電圧スイッチをパルス駆動させるための設定や、フレーム毎に電圧スイッチを切り替える設定等を送信する。

撮像システム７０１は、車両センサ７１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検知することができる。車両センサ７１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム７０１は、操舵、巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部７１１に接続されている。特に、衝突判定機能に関しては、撮像システム７０１や車両センサ７１０の検知結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。

また、撮像システム７０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置７１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部７１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置７１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両７００の周囲、例えば前方又は後方を撮像システム７０１で撮影する。図３６（ｂ）に、車両前方を撮像システム７０１で撮像する場合の撮像システム７０１の配置例を示す。

２つの撮像装置７０２は、車両７００の前方に配置される。具体的には、車両７００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置７０２が線対称に配置されると、車両７００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置７０２は、運転者が運転席から車両７００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置７１２は、運転者の視野に入りやすい配置が好ましい。

（その他の実施形態）
なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、上述の各実施形態の構成は、組み合わせて適用することも可能である。

１００ ：画素
１０１ ：活性化領域
１０２ａ ：電荷蓄積領域
１０２ｂ ：電荷蓄積領域
１０３ ：半導体領域
１０４ ：浮遊拡散領域
１０５ ：不純物領域
１０６ ：不純物領域
１１０ ：素子分離領域
１２０ ：第１の間隙
１３０ ：第２の間隙
１４０ ：定電流源
２００ａ ：光電変換領域
２００ｂ ：光電変換領域
２０１ ：転送ゲート電極

Claims (18)

1. 少なくとも１つのマイクロレンズと半導体基板に設けられた光電変換部を備える画素とを有する固体撮像装置であって、
   平面視において、１つのマイクロレンズが前記光電変換部と重なっており、
   前記光電変換部は、前記１つのマイクロレンズを通過した入射光に応じた電荷を生成し、
   前記光電変換部は、
   前記半導体基板の第１の深さに設けられ、第１の間隙によって離間された第１導電型の第１電荷蓄積領域および前記第１導電型の第２電荷蓄積領域と、
   前記半導体基板の前記第１の深さの下部に位置する第２の深さに設けられ、第２の間隙によって離間された第２導電型の第１半導体領域および前記第２導電型の第２半導体領域と、
   を有し、
   前記第２の深さにおいて、前記第１半導体領域、前記第２半導体領域、前記第２の間隙のそれぞれが、前記平面視において前記第１電荷蓄積領域、前記第２電荷蓄積領域に渡って各々延在し、
   前記第１の間隙の下部の領域における前記第２導電型の不純物濃度が、前記第１電荷蓄積領域および前記第２電荷蓄積領域の下部の領域における前記第２導電型の不純物濃度よりも高く、前記第２の間隙における前記第２導電型の不純物濃度が前記第１半導体領域および前記第２半導体領域の前記第２導電型の不純物濃度よりも低いことを特徴とする固体撮像装置。
2. 少なくとも１つのマイクロレンズと半導体基板に設けられた光電変換部を備える画素とを有する固体撮像装置であって、
   平面視において、１つのマイクロレンズが前記光電変換部と重なっており、
   前記光電変換部は、前記１つのマイクロレンズを通過した入射光に応じた電荷を生成し、
   前記光電変換部は、
   前記半導体基板の第１の深さに設けられ、第１の間隙によって離間された第１導電型の第１電荷蓄積領域および前記第１導電型の第２電荷蓄積領域と、
   前記半導体基板の前記第１の深さの下部に位置する第２の深さに設けられ、第２の間隙によって離間された第２導電型の第１半導体領域および前記第２導電型の第２半導体領域と、
   を有し、
   前記第２の深さにおいて、
   前記第１半導体領域、前記第２半導体領域、前記第２の間隙のそれぞれが、前記平面視において、前記第１電荷蓄積領域、前記第１の間隙、前記第２電荷蓄積領域に渡って延在しており、
   前記第１の間隙において、
   前記第２の間隙の上部に位置する部分の、前記第２の間隙が延在する方向に沿った幅が、前記第１半導体領域および前記第２半導体領域の上部に位置する部分の前記方向に沿った幅よりも大きいことを特徴とする固体撮像装置。
3. 前記第１電荷蓄積領域に蓄積された信号電荷に基づく第１の信号と、前記第２電荷蓄積領域に蓄積された信号電荷に基づく第２の信号とを用いて、位相差方式の焦点検出が行われることを特徴とする請求項１又は２に記載の固体撮像装置。
4. 前記第１の間隙の下部において、前記第１半導体領域と前記第２半導体領域が、互いに繋がっていることを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
5. 前記第１の間隙の下部において、前記第２の深さよりも浅い位置に、前記第２導電型の不純物領域を有することを特徴とする請求項１から３のいずれか１項に記載の固体撮像装置。
6. 前記不純物領域が、前記第１の間隙に沿って形成されていることを特徴とする請求項５に記載の固体撮像装置。
7. 少なくとも１つのマイクロレンズと半導体基板に設けられた光電変換部を備える画素とを有する固体撮像装置であって、
   平面視において、１つのマイクロレンズが前記光電変換部と重なっており、
   前記光電変換部は、前記１つのマイクロレンズを通過した入射光に応じた電荷を生成し、
   前記光電変換部は、
   前記半導体基板の第１の深さに設けられ、第１の間隙によって離間された第１導電型の第１電荷蓄積領域および前記第１導電型の第２電荷蓄積領域と、
   前記半導体基板の前記第１の深さの下部に位置する第２の深さに設けられ、第２の間隙によって離間された第２導電型の第１半導体領域と、
   を有し、
   前記第２の深さにおいて、前記第１半導体領域、前記第２の間隙のそれぞれが、前記平面視において前記第１電荷蓄積領域、前記第２電荷蓄積領域に渡って各々延在し、
   前記第１の間隙のうちの、前記第１半導体領域と前記平面視において重ならない部分の下部の領域における前記第２導電型の不純物濃度が、前記第１電荷蓄積領域および前記第２電荷蓄積領域の下部の領域における前記第２導電型の不純物濃度よりも高く、前記第２の間隙における前記第２導電型の不純物濃度が前記第１半導体領域の前記第２導電型の不純物濃度よりも低いことを特徴とする固体撮像装置。
8. 前記平面視において、前記第１半導体領域は、前記第１の間隙の少なくとも一端において前記第１の間隙と重ならないことを特徴とする請求項７に記載の固体撮像装置。
9. 少なくとも１つのマイクロレンズと半導体基板に設けられた光電変換部を備える画素とを有する固体撮像装置であって、
   平面視において、１つのマイクロレンズが前記光電変換部と重なっており、
   前記光電変換部は、前記１つのマイクロレンズを通過した入射光に応じた電荷を生成し、
   前記光電変換部は、
   前記半導体基板の第１の深さに設けられ、第１の間隙によって離間された第１導電型の第１電荷蓄積領域および前記第１導電型の第２電荷蓄積領域と、
   前記半導体基板の前記第１の深さの下部に位置する第２の深さに設けられ、前記平面視において前記第１電荷蓄積領域、前記第１の間隙、前記第２電荷蓄積領域に渡って延在する、第２導電型の第１半導体領域と、
   を有し、
   前記平面視において、前記第１半導体領域と前記第１の間隙とが重なる部分における前記第１半導体領域の前記第１の間隙が延在する方向に沿った幅は、前記第１半導体領域と前記第１電荷蓄積領域または前記第２電荷蓄積領域とが重なる部分における前記第１半導体領域の前記第１の間隙が延在する方向に沿った幅よりも大きいことを特徴とする固体撮像装置。
10. 前記第１半導体領域は、前記平面視において、前記第１の間隙の少なくとも一部において、前記第１の間隙と重ならないことを特徴とする請求項９に記載の固体撮像装置。
11. 前記平面視において前記第１電荷蓄積領域または前記第２電荷蓄積領域のうちの前記第１半導体領域と重ならない部分のうちの少なくとも一部が、前記第２導電型の不純物によりカウンタードープされていることを特徴とする請求項９または１０に記載の固体撮像装置。
12. 前記第１の深さよりも下部に設けられた、前記第１導電型の第３半導体領域を更に有し、
    前記第２の深さにおいて、前記第１半導体領域の端部と、前記第３半導体領域の端部とは、第３の間隙によって離間されていることを特徴とする請求項７から１１のいずれか１項に記載の固体撮像装置。
13. 少なくとも１つのマイクロレンズと半導体基板に設けられた光電変換部を備える画素とを有し、平面視において、１つのマイクロレンズが前記光電変換部と重なっており、前記光電変換部は、前記１つのマイクロレンズを通過した入射光に応じた電荷を生成する固体撮像装置の製造方法であって、
    前記半導体基板の第１の深さに、第１の間隙によって離間された第１導電型の第１電荷蓄積領域および前記第１導電型の第２電荷蓄積領域を形成する第１ステップと、
    前記半導体基板の前記第１の深さの下部に位置する第２の深さに、第２導電型の第１半導体領域および前記第２導電型の第２半導体領域と、前記第１半導体領域および前記第２半導体領域を離間する、前記第１半導体領域および前記第２半導体領域よりも不前記第２導電型の不純物濃度が低い第２の間隙と、を形成する第２ステップと、
    前記第１の間隙の下部の領域における前記第２導電型の不純物濃度を、前記第１電荷蓄積領域および前記第２電荷蓄積領域の下部の領域における前記第２導電型の不純物濃度よりも高くするように、前記第１の間隙の下部に前記第２導電型の半導体領域を形成する第３ステップと、
    を有することを特徴とする固体撮像装置の製造方法。
14. 前記第２ステップと前記第３ステップが並行して行われることを特徴とする請求項１３に記載の固体撮像装置の製造方法。
15. 前記第１の間隙の下部において、前記第１半導体領域と前記第２半導体領域が互いに繋がるように形成される
    ことを特徴とする請求項１３に記載の固体撮像装置の製造方法。
16. 前記第１の間隙の下部において、前記第２の深さよりも浅い位置に、前記第２導電型の不純物領域を形成するステップを更に有する
    ことを特徴とする請求項１３に記載の固体撮像装置の製造方法。
17. 前記不純物領域が、前記第１の間隙に沿って形成される
    ことを特徴とする請求項１６に記載の固体撮像装置の製造方法。
18. 移動体であって、
    請求項１から１２のいずれか１項に記載の固体撮像装置と、
    前記画素の前記第１電荷蓄積領域に蓄積された信号電荷に基づく第１の信号と、前記第２電荷蓄積領域に蓄積された信号電荷に基づく第２の信号とを処理し、被写体までの距離情報を取得する画像処理部と、
    前記距離情報に基づいて前記移動体を制御する主制御部と、
    を備えることを特徴とする移動体。

Images