JP2024006956A - 光電変換装置、光電変換装置の製造方法、機器 - Google Patents

Abstract

【課題】 光電変換装置において、画素の面積増加を抑制しつつ、適切な信号を取得する。【解決手段】 第１面と第２面を有し、複数の光電変換素子が配された画素と、光電変換素子に配され、信号電荷を蓄積する電荷蓄積領域と、第１面に配され、光電変換素子から出力される信号電荷を転送する転送ゲートと、第１面側の平面視において、複数の光電変換素子の間に配された浮遊拡散部と、第１面側の平面視において、複数の光電変換素子の間に配され、複数の光電変換素子に接する第１電荷リーク領域と、を備える光電変換装置であって、第１電荷リーク領域は電荷蓄積領域と同じ導電型であり、浮遊拡散部は第１面より第１の深さに配され、第１電荷リーク領域は第１面より第１の深さより深い第２の深さに配され、第１面側の平面視において、第１電荷リーク領域は浮遊拡散部の少なくとも一部と重なる位置に配される。【選択図】 図２

Description

本発明は、光電変換装置、光電変換装置の製造方法、機器に関する。

光電変換装置において、複数の光電変換素子から出力された信号を１つの信号として用いる場合は、生じる信号電荷の量が複数の光電変換素子の間で異なる状況下において、適切な信号が得られない可能性がある。この問題に対して、特許文献１のように複数の光電変換素子の間で信号電荷のリーク領域を配置することにより、適切な信号を取得することが可能になる。

特開２０１３－１４９７４３号公報

しかしながら、特許文献１のように電荷リーク領域を配置する場合は、画素の面積が増加する可能性がある。

本発明は上記課題を鑑みてなされたものであり、画素の面積増加を抑制しつつ、適切な信号を取得することが可能な光電変換装置を提供することを目的とするものである。

本明細書の一開示によれば、第１面と第２面を有し、複数の光電変換素子が配された画素と、前記光電変換素子に配され、信号電荷を蓄積する電荷蓄積領域と、前記第１面に配され、前記光電変換素子から出力される前記信号電荷を転送する転送ゲートと、前記第１面側の平面視において、前記複数の光電変換素子の間に配された浮遊拡散部と、前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第１電荷リーク領域と、を備える光電変換装置であって、前記第１電荷リーク領域は前記電荷蓄積領域と同じ導電型であり、前記浮遊拡散部は前記第１面より第１の深さに配され、前記第１電荷リーク領域は前記第１面より第１の深さより深い第２の深さに配され、前記第１面側の平面視において、前記第１電荷リーク領域は前記浮遊拡散部の少なくとも一部と重なる位置に配されることを特徴とする光電変換装置が提供される。

本発明によれば、画素の面積増加を抑制した構成である光電変換装置において、複数の光電変換素子の間で生じる信号電荷の量が異なる場合に、適切な信号を取得することが可能である。

第１実施形態に係る光電変換装置を説明するブロック図 第１実施形態に係る光電変換装置を説明する平面図 第１実施形態に係る光電変換装置を説明する断面図 第１実施形態に係る光電変換装置を説明する信号電荷に対するポテンシャル図 第１実施形態に係る光電変換装置を説明する信号電荷に対するポテンシャル図 第１実施形態に係る光電変換装置を説明する画素入出力特性図 第１実施形態に係る光電変換装置を説明する画素入出力特性図 第１実施形態に係る光電変換装置の製造方法を説明する断面図 第１実施形態に係る光電変換装置の製造方法を説明する断面図 第１実施形態に係る光電変換装置の製造方法を説明する断面図 第１実施形態に係る光電変換装置の製造方法を説明する断面図 第１実施形態に係る光電変換装置の製造方法を説明する断面図 第１実施形態の変形例に係る光電変換装置を説明する平面図 第１実施形態の変形例に係る光電変換装置を説明する平面図 第１実施形態の変形例に係る光電変換装置を説明する平面図 第１実施形態の変形例に係る光電変換装置を説明する平面図 第２実施形態に係る光電変換装置を説明する断面図 第３実施形態に係る光電変換装置を説明する断面図 第４実施形態に係る光電変換装置を説明する平面図 第４実施形態に係る光電変換装置を説明する平面図 第４実施形態に係る光電変換装置を説明する断面図 第５実施形態に係る機器を説明する模式図

以下、図面を参照しながら各実施形態を説明する。なお、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。また、以下に述べる各実施形態では、光電変換装置の一例として、ＣＭＯＳセンサを中心に説明する。ただし、各実施形態は、ＣＭＯＳセンサに限られるものではなく、光電変換装置の他の例にも適用可能である。例えば、ＣＣＤ、撮像装置、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。

本明細書において、必要に応じて特定の方向や位置を示す用語（例えば、「上」、「下」、「右」、「左」および、それらの用語を含む別の用語）を用いる。それらの用語の使用は図面を参照した実施形態の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。

本明細書において、「平面」とは、半導体基板の主面と平行な方向における面をいう。

半導体基板の主面とは、光電変換素子を含む半導体基板の光入射面や、複数のＡＤＣが繰り返し配された面や、積層型の光電変換装置における基板と基板との接合面であり得る。

また、「平面視」とは、半導体基板の主面に対して垂直な方向から視ることを指す。さらに、「断面」とは、半導体層の光入射面と垂直な方向における面をいう。また、「断面視」とは、半導体基板の主面に対して平行な方向から視ることを指す。

本明細書において、各半導体領域の不純物濃度は、実際にイオン注入を行った量に対応する濃度ではなく、所定の導電型の半導体領域としての振る舞いに寄与する不純物濃度である。つまり、ドナー濃度とアクセプタ濃度の差の濃度を指し、この不純物濃度のことをネットドーピング濃度と呼ぶ。例えば、Ｐ型として振る舞う半導体領域において、Ｎ型とするための不純物（ドナー）が含まれている場合には、Ｐ型とするための不純物（アクセプタ）の濃度からＮ型とするための不純物（ドナー）の濃度を差し引く。そして、差し引いた濃度を、当該半導体領域を所定の導電型とするための不純物濃度として取り扱う。

〈第１実施形態〉
図１から図７を用いて本発明による第１実施形態に係る光電変換装置の構成について説明する。

図１は、本実施形態に係る光電変換装置の概略構成を示すブロック図の一例である。光電変換装置は、画素アレイ１０１、垂直走査回路１０２、列増幅回路１０３、水平走査回路１０４、出力回路１０５及び制御回路１０６を備える。ここで、光電変換装置は、シリコン基板等の半導体基板上に形成される半導体装置である。

画素アレイ１０１は、半導体基板に複数の行及び複数の列を含む二次元状に配置された複数の画素１０７を備える。垂直走査回路１０２は、画素１０７に含まれる複数のトランジスタをオン（導通状態）又はオフ（非導通状態）に制御するための複数の制御信号を供給する。画素１０７の各列には列信号線１０８が設けられており、画素１０７からの信号が列ごとに列信号線１０８に読み出される。列増幅回路１０３は、列信号線１０８に出力された画素信号を増幅し、画素１０７のリセット時の信号及び光電変換時の信号に基づく相関二重サンプリング処理等の処理を行う。水平走査回路１０４は、列増幅回路１０３の増幅器に接続されたスイッチと、該スイッチをオン又はオフに制御するための制御信号を供給する。制御回路１０６は、垂直走査回路１０２、列増幅回路１０３及び水平走査回路１０４を制御する。出力回路１０５は、バッファアンプ、差動増幅器等を含み、列増幅回路１０３からの画素信号を撮像装置の外部の信号処理部に出力する。また、ＡＤ変換部を更に光電変換装置に設けることにより、光電変換装置がデジタルの画素信号を出力する構成であってもよい。

図２は、画素１０７の平面図の一例を表している。なお、図３（ａ）にて後述するが、画素１０７は第１面２０７と第２面２０８を有しており、図２は第１面２０７側から視た場合の平面図である。

図２が示すように、画素１０７は、同一のマイクロレンズ２０５を共有するように複数の光電変換素子２０１ａ、２０１ｂ、２０１ｃ、２０１ｄが配置されている。なお、複数の光電変換素子２０１ａ、２０１ｂ、２０１ｃ、２０１ｄは同一のマイクロレンズ２０５を共有しなくてもよい。複数の光電変換素子２０１ａ、２０１ｂ、２０１ｃ、２０１ｄが同一のマイクロレンズ２０５を共有しない場合、例えば、複数の光電変換素子２０１のそれぞれに対応してマイクロレンズ２０５が配置される。なお、複数の光電変換素子２０１ａ、２０１ｂ、２０１ｃ、２０１ｄを一般的に表す場合には光電変換素子２０１として表記する。

図２において、それぞれの光電変換素子２０１に対応して転送ゲート２０２が配置されている。また、第１面２０７側の平面視において、複数の光電変換素子２０１の間に、浮遊拡散部（ＦＤ：フローティングディフュージョン）２０３、素子分離領域２０４、第１電荷リーク領域２０６が配置される。

転送ゲート２０２は浮遊拡散部２０３と隣り合うように配置され、光電変換素子２０１から出力された信号電荷を浮遊拡散部２０３に転送する。また、複数の光電変換素子２０１は素子分離領域２０４によって分離されている。なお、浮遊拡散部２０３は複数の光電変換素子２０１が共有するように設けられてもよいし、それぞれの光電変換素子２０１に対応するように設けられてもよい。

第１電荷リーク領域２０６は複数の光電変換素子２０１に接するように配置されている。また、第１面２０７側の平面視において、第１電荷リーク領域２０６は、同一画素１０７に属する浮遊拡散部２０３の少なくとも一部と重なる位置に配置されている。また、第１面２０７側の平面視において、第１電荷リーク領域２０６は、同一画素１０７に属する光電変換素子２０１の少なくとも一部と重なる位置に配置されている。

図２において、光電変換素子２０１が１つの画素１０７に対して４つ配置されている構成を示しているが、必ずしも４つである必要はない。また、光電変換素子２０１と同様に転送ゲートについても、１つの画素１０７に対して４つ配置されている構成を図２に示しているが、必ずしも４つである必要はない。

図３（ａ）は、図２の平面図に示されているＡ－Ｂ断面における画素１０７の断面図の一例である。図３（ａ）では、画素１０７は第１面２０７と第２面２０８を有しており、第２面２０８が光入射面となる裏面照射型構造を示している。なお、本実施形態は裏面照射型構造に限定するものではなく、第１面２０７が光入射面となる表面照射型構造であってもよい。

複数の光電変換素子２０１は、半導体基板２０９中に配置されており、複数の光電変換素子２０１の間に素子分離領域２０４が配置されている。転送ゲート２０２は、光電変換素子２０１と浮遊拡散部２０３に隣り合うように、第１面２０７に配置されている。また、第１面２０７から第２面２０８に向かって、浮遊拡散部２０３、素子分離領域２０４の一部、第１電荷リーク領域２０６、素子分離領域２０４のその他の一部が順番に配置されている。また、第２面２０８から順番に、マイクロレンズ２０５、カラーフィルタ３０１が第２面２０８に配置されている。なお、表面照射型構造の場合は、第１面２０７から順番に、マイクロレンズ２０５、カラーフィルタ３０１が第１面２０７に配置される。なお、複数の光電変換素子２０１はカラーフィルタ３０１を共有してもよいし、共有しなくてもよい。また、複数の光電変換素子２０１がカラーフィルタ３０１を共有する場合、例えば４つの光電変換素子２０１が１つのカラーフィルタ３０１を共有してもよいし、２つの光電変換素子２０１がそれぞれ１つのカラーフィルタ３０１を共有してもよい。複数の光電変換素子２０１がカラーフィルタ３０１を共有しない場合、例えば同色のカラーフィルタ３０１が複数の光電変換素子２０１のそれぞれに対応して配置される。なお、マイクロレンズ２０５およびカラーフィルタ３０１は配置されなくてもよい。

なお、転送ゲート２０２に隣接する素子分離領域２０４と光電変換素子２０１とが含む領域を転送ゲート下の半導体領域３０２とする。転送ゲート下の半導体領域３０２は、信号電荷が光電変換素子２０１から浮遊拡散部２０３へと移動する際に、通過する領域を示す。

光電変換素子２０１は光電変換により生じた信号電荷を蓄積できるような導電型を有する電荷蓄積領域２１０を含み、素子分離領域２０４は電荷蓄積領域２１０とは逆の導電型で形成されている。また、第１電荷リーク領域２０６の信号電荷に対するポテンシャルの高さは、素子分離領域２０４の信号電荷に対するポテンシャルの高さより低い。すなわち、本実施形態においては、第１電荷リーク領域２０６は電荷蓄積領域２１０と同じ第１導電型であり、素子分離領域２０４は電荷蓄積領域２１０と異なる第２導電型である。例えば、信号電荷が電子の場合は、電荷蓄積領域２１０と第１電荷リーク領域２０６はＮ型により形成され、素子分離領域２０４はＰ型により形成される。なお、第１電荷リーク領域２０６は電荷蓄積領域２１０に接してもよいし、接しなくてもよい。

ここで、浮遊拡散部２０３は、第１面２０７より第１の深さに配置されており、第１電荷リーク領域２０６は第１面２０７より第２の深さに配置されている。なお、第２の深さは第１の深さより深く、第１電荷リーク領域２０６は浮遊拡散部２０３に接しない。

以上のように、画素１０７において、第１電荷リーク領域２０６が浮遊拡散部２０３と異なる深さに配置されることにより、第１面２０７側の平面視において、第１電荷リーク領域２０６は浮遊拡散部２０３と重なる位置に配置されることが可能になる。そのため、第１電荷リーク領域２０６を画素１０７中に配置する場合に、第１電荷リーク領域２０６の配置の自由度が向上し、画素微細化に伴うレイアウト上の制限が緩和される。つまり、第１電荷リーク領域２０６を浮遊拡散部２０３と重なる位置に配置することよって、画素の面積増加を抑制できる。

さらに、電荷リーク領域２０６を共有する光電変換素子２０１の個数が増加するほど、配置する電荷リーク領域の個数も増えることになる。しかし、その場合にも本実施形態では第１面２０７側に配置される半導体素子の影響を大きく受けずに電荷リーク領域を配置できるため、画素１０７に半導体素子を配置する際のレイアウトの自由度が向上する。

また、例えば図２に示されるような２行２列の光電変換素子２０１ａ、２０１ｂ、２０１ｃ、２０１ｄで生じた信号電荷の合計を光電変換信号として用いる場合を考える。この場合に、光電変換素子２０１ａと２０１ｃあるいは２０１ｂと２０１ｄのように列方向に隣接する光電変換素子２０１の間に電荷リーク領域を配置することは容易である。また、光電変換素子２０１ａと２０１ｂあるいは２０１ｃと２０１ｄのように行方向に隣接する光電変換素子２０１の間に電荷リーク領域を配置することも容易である。しかし、行列方向に隣接しておらず、例えば斜め方向に隣接している複数の光電変換素子２０１の間に電荷リーク領域を配置することは、浮遊拡散部２０３など他の半導体素子の影響により比較的容易ではない。なお、行列方向に隣接しておらず、例えば斜め方向に隣接している複数の光電変換素子２０１の一例としては、光電変換素子２０１ａと２０１ｄあるいは２０１ｂと２０１ｃの組み合わせが考えられる。

本実施形態では、浮遊拡散部２０３などの画素１０７中の半導体素子の配置に影響を受けずに、電荷リーク領域を配置できるため、行列方向に隣接していない光電変換素子２０１の間に電荷リーク領域を容易に配置することも可能となる。例えば斜め方向の第１電荷リーク領域２０６を配置することにより、行方向や列方向にのみ電荷リーク領域が存在する場合と比較して、１つの光電変換素子２０１に強い光が入るなどして信号電荷が飽和した際のリーク先が多く存在する。そのため、高照度時における画素入出力特性のリニアリティへの影響などをより抑制することができる。

なお、本実施形態では、１つの画素１０７に２行２列の光電変換素子２０１が配置された場合を説明したが、必ずしも２行２列である必要はなく、１行２列や３行３列などの２行２列以外の複数の光電変換素子２０１が配置された構成であってもよい。

図３（ｂ）は図２の平面図に示されているＡ－Ｂ断面における画素１０７の断面図の図３（ａ）とは異なる一例である。

図３（ｂ）に示すように、第１電荷リーク領域２０６を共有する複数の光電変換素子２０１の間に配置された素子分離領域２０４はトレンチ構造３０３を含む。また、トレンチ構造３０３は絶縁材料および金属のうち少なくとも一方を含んでもよい。例えば信号電荷が電子の場合は、素子分離領域２０４はＰ型で形成され、光入射側の第２面２０８から第１電荷リーク領域２０６までの深さに、素子分離領域２０４の内部に埋め込まれたトレンチ構造３０３が存在する。つまり、第１面２０７から第２面２０８に向かって、浮遊拡散部２０３、素子分離領域２０４の一部、第１電荷リーク領域２０６、素子分離領域２０４のその他の一部、トレンチ構造３０３が順番に配置されている構成となる。

なお、第１電荷リーク領域２０６を共有しない複数の光電変換素子２０１の間に配置された素子分離領域２０４もトレンチ構造３０３を含んでもよい。その場合は、トレンチ構造３０３は第１面２０７と第２面２０８を貫通するように配置される。

図４は図３（ａ）の断面図に示されているＣ－Ｄにおける信号電荷に対するポテンシャル図の一例である。図４を用いて、浮遊拡散部２０３、素子分離領域２０４、第１電荷リーク領域２０６の信号電荷に対する各ポテンシャルの関係を説明する。

ここで、図４に示されるように、第１電荷リーク領域２０６のポテンシャルである第２ポテンシャル４０２は、浮遊拡散部２０３のポテンシャルである第１ポテンシャル４０１より高く、素子分離領域２０４のポテンシャルより低い。

複数の光電変換素子２０１で生じた信号電荷の合計を光電変換信号として用いる場合に、ある１つの光電変換素子２０１に強い光が入射するなどして信号電荷が飽和した場合を考える。この場合に、複数の光電変換素子２０１の間において第１電荷リーク領域２０６を介して移動する信号電荷の量は、複数の光電変換素子２０１の間において素子分離領域２０４を介して移動する信号電荷の量より多い。そのため、第１電荷リーク領域２０６を共有するその他の光電変換素子２０１に、第１電荷リーク領域２０６を介して信号電荷をリークさせることができる。これにより、浮遊拡散部２０３にオーバーフローする信号電荷を減らし、利用可能な信号電荷を増やすことができる。以上より、複数の光電変換素子２０１で生じた信号電荷の合計を光電変換信号として用いる場合に、画素入出力特性におけるリニアリティの低下を抑制する事ができる。

また、本実施形態では浮遊拡散部２０３と第１電荷リーク領域２０６が第１面２０７側の平面視において重なる位置に配置されており、かつ半導体基板２０９中の異なる深さにそれぞれ配置されている。そのため、図４に示されるように浮遊拡散部２０３と第１電荷リーク領域２０６との間は信号電荷の移動が妨げられるようなポテンシャル障壁が存在している。

例えば、信号電荷が電子の場合は、浮遊拡散部２０３と第１電荷リーク領域２０６がＮ型により形成され、その間に素子分離領域２０４がＰ型により形成される。それによって、浮遊拡散部２０３と第１電荷リーク領域２０６の間で電子の移動が妨げられるようなポテンシャル構造となる。

図５（ａ）、図５（ｂ）は図３（ａ）の断面図に示されているＥ－ＦおよびＧ－Ｈにおける信号電荷に対するポテンシャル図の一例である。

図５（ａ）を用いて、素子分離領域２０４と転送ゲート下の半導体領域３０２の信号電荷に対する各ポテンシャルの関係を説明する。なお、以下の説明において、素子分離領域２０４を介して画素１０７に隣接し、カラーフィルタ３０１とは異なる色のカラーフィルタが配置された画素を異色画素と表記する。

図５（ａ）では、浮遊拡散部２０３と光電変換素子２０１の間に存在する転送ゲート下の半導体領域３０２のポテンシャルである第３ポテンシャル５０１は、素子分離領域２０４のポテンシャルである第４ポテンシャル５０２より低い。したがって、光電変換素子２０１（電荷蓄積領域２１０）の信号電荷が飽和した場合に、信号電荷が異色画素へ漏れるよりも、転送ゲート下の半導体領域３０２を介して浮遊拡散部２０３へ排出されやすいポテンシャル構造を画素１０７は有する。その結果として、異色画素への信号電荷の漏れとなるブルーミングを抑制することが出来る。

図５（ｂ）を用いて、素子分離領域２０４と第１電荷リーク領域２０６と転送ゲート下の半導体領域３０２の信号電荷に対する各ポテンシャルの関係を説明する。

図５（ｂ）では、転送ゲート下の半導体領域３０２の第３ポテンシャル５０１は、素子分離領域２０４のポテンシャルである第４ポテンシャル５０２より低く、第１電荷リーク領域２０６の第２ポテンシャル４０２より高い。したがって、光電変換素子２０１（電荷蓄積領域２１０）の信号電荷が飽和した場合に、信号電荷が浮遊拡散部２０３だけでなく、第１電荷リーク領域２０６へも排出されやすいポテンシャル構造を画素１０７は有する。

複数の光電変換素子２０１で生じた信号電荷の合計を光電変換信号として用いる場合は、高照度の被写体を撮像した際の画素出力特性におけるリニアリティが悪化する恐れがある。そこで、光電変換素子２０１の信号電荷が飽和した場合に、複数の光電変換素子２０１の間で信号電荷がリークする上記に示すようなポテンシャル構造とする。その結果として、浮遊拡散部２０３へ排出される信号電荷の一部は、隣接する光電変換素子２０１にリークし、高照度撮像時の画素出力特性におけるリニアリティ悪化を低減することが可能となる。

図６、７は、２つの光電変換素子２０１で生じた信号電荷の合計を光電変換信号として用いる場合の画素１０７の入出力特性の一例である。図６を用いて、第１電荷リーク領域２０６を含まない構成において、一方の光電変換素子２０１の信号電荷が飽和した場合の入出力特性を説明する。図７を用いて、２つの光電変換素子２０１の間に第１電荷リーク領域２０６を含む構成において、一方の光電変換素子２０１の信号電荷が飽和した場合の入出力特性におけるリニアリティ改善効果について説明する。また、信号電荷が飽和した光電変換素子２０１の入出力特性を高出力ＰＤ特性（ＰＤ：フォトダイオード）とし、信号電荷が飽和していない光電変換素子２０１の入出力特性を低出力ＰＤ特性として表記する。さらに、高出力ＰＤ特性と低出力ＰＤ特性の和を複数ＰＤ合成出力特性として表記する。

例えば、同一のマイクロレンズ２０５を複数の光電変換素子２０１が共有している画素１０７では、位相差検出のためにそれぞれの光電変換素子２０１の信号出力を処理する必要がある。さらに、それと同時に撮像に用いる信号としてもそれぞれの光電変換素子２０１の信号出力を処理しなければならない。その際に、撮像用の信号は、信号量に対する光ショットノイズの低減や読み出し速度などの観点から、同一のマイクロレンズ２０５を共有する複数の光電変換素子２０１で光電変換された信号電荷を合計して１つの画素信号として処理される。

生じた信号電荷の合計を光電変換信号として用いる２つの光電変換素子２０１間で入射光量などの違いにより、発生する信号電荷の量に差が生じて、一方の光電変換素子２０１の信号電荷のみ飽和電荷量に達した場合を考える。図６に示すように、その場合は、一部の信号電荷が浮遊拡散部２０３に排出されることによって、合成出力の飽和点６０２に達する前に、高出力ＰＤの飽和点６０１においてリニアリティが崩れてしまう。

しかし、図５（ａ）、図５（ｂ）で説明したようなポテンシャル構造を形成することにより、以下の動作が可能になる。一方の光電変換素子２０１の信号電荷のみが飽和電荷量に達した場合においても、第１電荷リーク領域２０６を共有する他方の光電変換素子２０１に、第１電荷リーク領域２０６を介して余剰信号電荷はリークし蓄積される。よって、図７に示すように、高出力ＰＤの飽和点６０１における画素入出力特性のリニアリティを改善することができる。

以上より、本実施形態は、画素入出力特性のリニアリティを向上させるための第１電荷リーク領域２０６を浮遊拡散部２０３と重なる位置に配置することによって、画素の面積増加を抑制しつつ、適切な信号を取得することができる。また、例えば、位相差検出のため同一のマイクロレンズ２０５を共有する複数の光電変換素子２０１の間において第１電荷リーク領域２０６を共有している構成を考える。上記の構成の場合、光電変換素子２０１の信号の和を撮像用の信号として用いる際に適切な信号を取得できる。

図８から図１２を用いて本発明による第１実施形態に係る光電変換装置の製造方法について説明する。

素子分離領域２０４の形成について図８に示す。半導体基板２０９中へのイオン注入などにより素子分離領域２０４を形成する。素子分離領域２０４は電荷蓄積領域２１０と異なる導電型の不純物層であり、信号電荷を複数の光電変換素子２０１間でリークさせないために複数の光電変換素子２０１間に配置されている。また、この素子分離領域２０４中にトレンチ構造３０３を配置してもよく、トレンチ構造３０３を配置することにより光学的なクロストークを抑制することができる。なお、トレンチ構造３０３の詳細については後述する。また、イオン注入によって素子分離領域２０４を形成するのではなく、トレンチ構造３０３を形成する途中に固相拡散などでドーピングすることにより素子分離領域２０４を形成してもよい。その場合、トレンチ構造３０３の側壁に沿って浅くコンフォーマルな不純物層が素子分離領域２０４として作られる。これにより急峻なＰＮ接合を形成可能となり、微細な画素構造においても飽和電子数を増大させることが可能となる。

次に図９と図１０を用いて電荷蓄積領域２１０と第１電荷リーク領域２０６の製造方法について説明する。図９に示すように、電荷蓄積領域２１０はイオン注入などにより形成される。画素の飽和電子数を決める要因の１つがこの電荷蓄積領域２１０によって作られるＰＮ接合面積の大きさである。よって、なるべく画素中の広い領域に電荷蓄積領域２１０が配置されるのが望ましい。画素サイズの小さい場合においては半導体基板２０９の平面方向でＰＮ接合面積を増やすのが困難である。一方で、半導体基板２０９の深さ方向で電荷蓄積領域２１０と素子分離領域２０４とのＰＮ接合面積を増やすことで飽和電子数を増大させることができる。なお、例えば、電荷蓄積領域２１０の周辺領域には電荷蓄積領域２１０と同じ導電型の不純物が電荷蓄積領域２１０よりも低い濃度でイオン注入されており、電荷蓄積領域２１０および電荷蓄積領域２１０の周辺領域を光電変換素子２０１とする。なお、電荷蓄積領域２１０の周辺領域は電荷蓄積領域２１０と異なる導電型の不純物がイオン注入されている領域があってもよい。

図１０に示すように、第１電荷リーク領域２０６は、電荷蓄積領域２１０を形成した後に、電荷蓄積領域２１０の一部と重なる深さにイオン注入などにより形成される。なお、第１電荷リーク領域２０６のポテンシャル設計を容易にするためには、第１電荷リーク領域２０６を形成する深さは電荷蓄積領域２１０のポテンシャルが信号電荷に対して最も低くなる領域に形成されるのが望ましい。電荷蓄積領域２１０のポテンシャルが最も低くなる領域に第１電荷リーク領域２０６を形成する。そうすることによって、蓄積された信号電荷が他の領域にリークする際のポテンシャル高さを第１電荷リーク領域２０６のポテンシャル設計によって規定することができる。そのため、第１電荷リーク領域２０６のポテンシャル設計が容易となる。

一方、第１電荷リーク領域２０６を電荷蓄積領域２１０の信号電荷に対して最もポテンシャルの低い位置からずらして配置することにより、電荷蓄積領域２１０中に所定の量の信号電荷が貯まってから、信号電荷をリークさせるようにできる。よりリークしにくい構造を目的として、電荷蓄積領域２１０の信号電荷に対して最もポテンシャルの低い領域からずらして第１電荷リーク領域２０６が配置されていてもよい。電荷蓄積領域２１０の信号電荷に対して最もポテンシャルの低い領域からずらす場合、例えば、半導体基板２０９の深さ方向にずらして第１電荷リーク領域２０６を形成する。

また、第１電荷リーク領域２０６について、隣り合う電荷蓄積領域２１０間のポテンシャルを制御することが可能であれば、導電型はＰ型であってもよいし、Ｎ型であってもよいし、真性半導体であってもよい。第１電荷リーク領域２０６は電荷蓄積領域２１０と同じ導電型の不純物のイオン注入などにより半導体基板２０９中に形成される。また、素子分離領域２０４を形成する際に第１電荷リーク領域２０６を形成したい深さでイオン注入量を少なくすることによって形成してもよい。

次に図１１と図１２を用いて転送ゲート２０２と浮遊拡散部２０３の製造方法について説明する。図１１に示すように、転送ゲート２０２は、第１電荷リーク領域２０６を形成した後に、半導体基板２０９の第１面２０７側の平面視において、電荷蓄積領域２１０と浮遊拡散部２０３の間の位置に形成される。転送ゲート２０２は例えばポリシリコンなどを含む。

図１２に示すように、浮遊拡散部２０３は、第１電荷リーク領域２０６および転送ゲート２０２を形成した後に、浮遊拡散部２０３を共有する光電変換素子２０１の間に形成される。例えば、１つの画素に１行２列で配置された光電変換素子２０１が浮遊拡散部２０３を共有する場合、２つの光電変換素子２０１と隣り合う位置に浮遊拡散部２０３は配置される。また、例えば、１つの画素に２行２列で配置された光電変換素子２０１が浮遊拡散部２０３を共有する場合、４つの光電変換素子２０１と隣り合う位置に浮遊拡散部２０３は配置される。電荷蓄積領域２１０で蓄積された信号電荷を転送ゲート２０２を介して浮遊拡散部２０３に転送し信号電荷を電圧信号に変換するため、浮遊拡散部２０３の導電型は電荷蓄積領域２１０と同じ導電型で形成されることが好ましい。また、浮遊拡散部２０３は、第１面２０７側の平面視において、第１電荷リーク領域２０６の少なくとも一部と重なる位置に形成される。また、第１電荷リーク領域２０６と浮遊拡散部２０３を異なる深さに形成させるため、浮遊拡散部２０３が形成される表面付近を避けて第１電荷リーク領域２０６が形成される。つまり、第１面２０７より第２の深さに第１電荷リーク領域２０６は形成され、第１面２０７より第２の深さより浅い第１の深さに浮遊拡散部２０３は形成される。

以上の製造工程により、浮遊拡散部２０３と異なる深さに位置する第１電荷リーク領域２０６を持つ画素構造が形成される。上記製造工程に関する説明は第１電荷リーク領域２０６に関わる画素構造について説明したものである。半導体基板２０９の第１面２０７および第２面２０８の界面領域における中性領域の構造及び製造方法や、第２面２０８側のカラーフィルタ、マイクロレンズに関する構造及び製造方法については公知の方法と同様であり、詳細な説明は割愛する。

本発明による第１実施形態の第１変形例に係る光電変換装置の構成について図１３を用いて説明する。なお、第１実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。なお、図１３は図２と同様に第１面２０７側から視た場合の平面図である。

図１３は、画素１０７の平面図の図２とは異なる一例である。本変形例は電荷リーク領域の構成が第１実施形態とは異なる。図１３に示すように、１つの画素１０７内に２種類の電荷リーク領域（第１電荷リーク領域２０６および第２電荷リーク領域２１１）が配置される。

図１３に示すように、第２電荷リーク領域２１１は、第１面２０７側の平面視において、複数の光電変換素子２０１の間に配置される。また、第２電荷リーク領域２１１は複数の光電変換素子２０１に接するように配置されている。第１面２０７側の平面視において、第１電荷リーク領域２０６は、同一画素１０７に属する浮遊拡散部２０３の少なくとも一部と重なる位置に配置されている。一方、第１面２０７側の平面視において、第２電荷リーク領域２１１は、同一画素１０７に属する浮遊拡散部２０３と重ならない位置に配置されている。さらに、第２電荷リーク領域２１１は、第１面２０７側の平面視において、素子分離領域２０４の少なくとも一部と重なる位置に配置されている。なお、第２電荷リーク領域と第１電荷リーク領域と接しない。なお、第２電荷リーク領域２１１は複数の位置に設けられているが、少なくとも１つの位置に設けられればよい。

本変形例は、１つの画素１０７内において、浮遊拡散部２０３と重なる位置に配置された第１電荷リーク領域２０６に加えて、浮遊拡散部２０３と重ならない位置に第２電荷リーク領域２１１が配置される。よって、複数の光電変換素子２０１の間で信号電荷をよりリークさせやすくなり、浮遊拡散部２０３へリークし排出される信号電荷を撮像信号として利用することができる。また、浮遊拡散部２０３と重ならない位置にのみ電荷リーク領域を配置した場合と比較して、斜め方向にも信号電荷をリークさせることができ、浮遊拡散部２０３に信号電荷が漏れるより先に複数の光電変換素子２０１間で信号電荷をリークさせることが容易である。

本発明による第１実施形態の第２変形例に係る光電変換装置の構成について図１４を用いて説明する。なお、第１実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。なお、図１４は図２と同様に第１面２０７側から視た場合の平面図である。

図１４は、画素１０７の平面図の図２とは異なる一例である。本変形例は電荷リーク領域の構成が第１実施形態とは異なる。図１４に示すように、１つの画素１０７内に設けられた第１電荷リーク領域２０６と複数の画素１０７間に配置された第３電荷リーク領域２１２が配置される。

図１４に示すように、第３電荷リーク領域２１２は、第１面２０７側の平面視において、複数の光電変換素子２０１の間に配置される。また、第３電荷リーク領域２１２は複数の光電変換素子２０１に接するように配置されている。第１面２０７側の平面視において、第１電荷リーク領域２０６は、同一画素１０７に属する浮遊拡散部２０３の少なくとも一部と重なる位置に配置されている。一方、第１面２０７側の平面視において、第３電荷リーク領域２１２は、画素１０７に属する浮遊拡散部２０３と重ならない位置に配置されている。さらに、第３電荷リーク領域２１２は、第１面２０７側の平面視において、素子分離領域２０４の少なくとも一部と重なる位置に配置されている。なお、第１実施形態の第１変形例に示す第２電荷リーク領域２１１が１つの画素１０７内に設けられるのに対して、本変形例に示す第３電荷リーク領域２１２は、複数の画素１０７間に設けられる。

図１４に図示されている複数の画素１０７には同色のカラーフィルタ３０１がそれぞれ配置される。つまり、第３電荷リーク領域２１２は、第１面２０７側の平面視において、複数の同色のカラーフィルタ３０１と重なる位置に配される。なお、図１４には図示されていないが、カラーフィルタ３０１には異色のカラーフィルタが隣り合って配置されてもよい。また、複数の画素１０７にはマイクロレンズ２０５がそれぞれ配置されてもよい。

本変形例は、１つの画素１０７の複数の光電変換素子２０１の間に配置された第１電荷リーク領域２０６に加えて、同色のカラーフィルタ３０１がそれぞれ配置された複数の画素１０７間に第３電荷リーク領域２１２が配置される。つまり、１つの画素１０７内に含まれる光電変換素子２０１の間だけでなく、同色のカラーフィルタ３０１が配置された複数の画素１０７にそれぞれ設けられた光電変換素子２０１の間も、電荷リーク領域を介して信号電荷が漏れやすい構成である。よって、光電変換素子２０１の信号電荷が飽和した場合、異色のカラーフィルタが配置された光電変換素子２０１よりも同色のカラーフィルタが配置された光電変換素子２０１に信号電荷が漏れやすくなり、混色が抑制される。さらに、同色のカラーフィルタ３０１が配置された画素１０７間であって、浮遊拡散部２０３と重ならない位置に第３電荷リーク領域２１２を配置した場合も、浮遊拡散部２０３より深い領域に第３電荷リーク領域２１２を配置する。そのような構成とすることにより、第１面２０７側に配置される半導体素子の影響を大きく受けずに電荷リーク領域を配置できるため、画素１０７に半導体素子を配置する際のレイアウトの自由度が向上する。

本発明による第１実施形態の第３変形例に係る光電変換装置の構成について図１５を用いて説明する。なお、第１実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。なお、図１５は図２と同様に第１面２０７側から視た場合の平面図である。

図１５は、画素１０７の平面図の図２とは異なる一例である。本変形例は電荷リーク領域の構成が第１実施形態とは異なる。また、本変形例はマイクロレンズ２０５およびカラーフィルタ３０１の構成が第１実施形態の第２変形例とは異なる。図１５に示すように、１つの画素１０７内に設けられた第１電荷リーク領域２０６と複数の画素１０７間に配置された第３電荷リーク領域２１２が配置される。

図１５に示すように、第３電荷リーク領域２１２は、第１面２０７側の平面視において、複数の光電変換素子２０１の間に配置される。また、第３電荷リーク領域２１２は複数の光電変換素子２０１に接するように配置されている。第１面２０７側の平面視において、第１電荷リーク領域２０６は、同一画素１０７に属する浮遊拡散部２０３の少なくとも一部と重なる位置に配置されている。一方、第１面２０７側の平面視において、第３電荷リーク領域２１２は、画素１０７に属する浮遊拡散部２０３と重ならない位置に配置されている。さらに、第３電荷リーク領域２１２は、第１面２０７側の平面視において、素子分離領域２０４の少なくとも一部と重なる位置に配置されている。なお、第１実施形態の第１変形例に示す第２電荷リーク領域２１１が１つの画素１０７内に設けられるのに対して、本変形例に示す第３電荷リーク領域２１２は、複数の画素１０７間に設けられる。

また、複数の画素１０７間で共有するようにカラーフィルタ３０１（カラーフィルタ３０１ａおよびカラーフィルタ３０１ｂ）が配置される。なお、複数のカラーフィルタ３０１ａ、３０１ｂを一般的に表す場合にはカラーフィルタ３０１として表記する。また、カラーフィルタ３０１ａおよびカラーフィルタ３０１ｂは色が異なる。また、カラーフィルタ３０１は異なる画素１０７にそれぞれ設けられた複数の光電変換素子２０１の間で共有される。つまり、第１電荷リーク領域２０６は、第１面２０７側の平面視において、複数の同色のカラーフィルタ３０１と重なる位置に配される。なお、マイクロレンズ２０５が配置されてもよく、その場合はマイクロレンズ２０５は複数の画素１０７間で共有されてもよいし、複数の画素１０７のそれぞれに対応して設けられてもよい。

本変形例は、１つの画素１０７の複数の光電変換素子２０１の間に配置された第１電荷リーク領域２０６に加えて、複数の画素１０７間でカラーフィルタ３０１ａを共有する複数の光電変換素子２０１の間に第３電荷リーク領域２１２が配置される。つまり、１つの画素１０７内に含まれる光電変換素子２０１の間だけでなく、同色のカラーフィルタ３０１ａが配置された異なる画素１０７にそれぞれ設けられた光電変換素子２０１の間も、電荷リーク領域を介して信号電荷が漏れやすい構成である。よって、光電変換素子２０１の信号電荷が飽和した場合、異色のカラーフィルタ３０１ｂが配置された光電変換素子２０１よりも同色のカラーフィルタ３０１ａが配置された光電変換素子２０１に信号電荷が漏れやすくなり、混色が抑制される。さらに、同色のカラーフィルタ３０１ａが配置された画素１０７間であって、浮遊拡散部２０３と重ならない位置に第３電荷リーク領域２１２を配置した場合も、浮遊拡散部２０３より深い領域に第３電荷リーク領域２１２を配置する。そのような構成とすることにより、第１面２０７側に配置される半導体素子の影響を大きく受けずに電荷リーク領域を配置できるため、画素１０７に半導体素子を配置する際のレイアウトの自由度が向上する。

本発明による第１実施形態の第４変形例に係る光電変換装置の構成について図１６を用いて説明する。なお、第１実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。なお、図１１は図２と同様に第１面２０７側から視た場合の平面図である。

図１６は、画素１０７の平面図の図２とは異なる一例である。本変形例はマイクロレンズ２０５の構成が第１実施形態とは異なる。図１６に示すように、１つの光電変換素子２０１に対応してマイクロレンズ２０５がそれぞれ配置される。

図１６に示すように、図２に示す画素を複数行、複数列に配置した構成において、カラーフィルタ３０１は画素１０７に各々含まれる複数の光電変換素子２０１間で共有するように配置される。一方、マイクロレンズ２０５は複数の光電変換素子２０１の各々に対応して第２面２０８側に複数配置される。なお、カラーフィルタの色の配置は、例えばベイヤ配列（カラーフィルタ３０１ａおよびカラーフィルタ３０１ｄは緑色、カラーフィルタ３０１ｂは赤色、カラーフィルタ３０１ｃは青色）である。なお、複数のカラーフィルタ３０１ａ、３０１ｂ、３０１ｃ、３０１ｄを一般的に表す場合にはカラーフィルタ３０１として表記する。なお、カラーフィルタ３０１は画素１０７に各々含まれる光電変換素子２０１で共有されなくてもよく、例えば、画素１０７に各々含まれる光電変換素子２０１のそれぞれに対応して同色のカラーフィルタ３０１が複数配置されてもよい。

本変形例は、同色のカラーフィルタ３０１が設けられた複数の光電変換素子２０１に対してマイクロレンズ２０５が各々配置された構成において、同色のカラーフィルタ３０１が設けられた複数の光電変換素子２０１の間に第１電荷リーク領域２０６を配置する。つまり、同色のカラーフィルタ３０１が配置された複数の光電変換素子２０１の間でマイクロレンズ２０５を共有しない場合であっても、第１電荷リーク領域２０６を介して信号電荷が漏れやすい構成である。よって、光電変換素子２０１の信号電荷が飽和した場合、異色のカラーフィルタが配置された光電変換素子２０１よりも同色のカラーフィルタが配置された光電変換素子２０１に信号電荷が漏れやすくなり、混色が抑制される。さらに、浮遊拡散部２０３より深い領域に第１電荷リーク領域２０６を配置することによって、第１面２０７側に配置される半導体素子の影響を大きく受けずに第１電荷リーク領域２０６を配置できる。そのため、画素１０７に半導体素子を配置する際のレイアウトの自由度が向上する。

〈第２実施形態〉
本発明による第２実施形態に係る光電変換装置の構成について図８を用いて説明する。

図８は、図２の平面図に示されているＡ－Ｂ断面における画素１０７の断面図の一例である。なお、第１実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

本実施形態は第１電荷リーク領域２０６の構成が第１実施形態とは異なる。図８において、素子分離領域２０４は第１電荷リーク領域２０６を含み、素子分離領域２０４と第１電荷リーク領域２０６は同一の導電型である。一方、第１実施形態と同様に、第１電荷リーク領域２０６の信号電荷に対するポテンシャルの高さは、素子分離領域２０４の信号電荷に対するポテンシャルの高さより低い。

すなわち、本実施形態においては、電荷蓄積領域２１０は第１導電型であり、素子分離領域２０４と第１電荷リーク領域２０６は電荷蓄積領域２１０と異なる第２導電型である。また、第１電荷リーク領域２０６を第２導電型とするための不純物濃度は、素子分離領域２０４を第２導電型とするための不純物濃度よりも低い。例えば、信号電荷が電子の場合は、電荷蓄積領域２１０はＮ型により形成され、素子分離領域２０４と第１電荷リーク領域２０６はＰ型により形成される。

また、第１面２０７から第２面２０８に向かって、浮遊拡散部２０３、素子分離領域２０４の一部、第１電荷リーク領域２０６、素子分離領域２０４のその他の一部が順番に配置されている。さらに、第１電荷リーク領域２０６は浮遊拡散部２０３に接しない。

図２の平面図に示すように、本実施形態においても第１面２０７側の平面視において、第１電荷リーク領域２０６は、同一画素１０７に属する浮遊拡散部２０３の少なくとも一部と重なる位置に配置されている。また、図２の平面図に示すように、本実施形態においても第１面２０７側の平面視において、第１電荷リーク領域２０６は、同一画素１０７に属する光電変換素子２０１の少なくとも一部と重なる位置に配置されている。

本実施形態では、素子分離領域２０４を形成するためのイオン注入時にドーパントの量を調整し、第１電荷リーク領域２０６を素子分離領域２０４の一部に配置している。また、図８に示すように、第１面２０７から第１の深さに配置される浮遊拡散部２０３よりも、第１面２０７から第２の深さに配置される第１電荷リーク領域２０６は、第１面２０７から深い位置に配置される。そのため、第１実施形態と同様に、第１電荷リーク領域２０６を浮遊拡散部２０３と重なる位置に配置することよって、画素１０７の面積増加を抑制できる。

さらに、第１電荷リーク領域２０６を共有する光電変換素子２０１の数数が増加するほど、配置する第１電荷リーク領域２０６の個数も増えることになる。しかし、その場合にも本実施形態では第１面２０７側に配置される半導体素子の影響を大きく受けずに第１電荷リーク領域２０６を配置できるため、画素１０７に半導体素子を配置する際のレイアウトの自由度が向上する。

以上より、本実施形態は、画素入出力特性のリニアリティを向上させるための第１電荷リーク領域２０６を浮遊拡散部２０３と重なる位置に配置することによって、画素１０７の面積増加を抑制しつつ、適切な信号を取得することができる。なお、第１実施形態の変形例で示した第２電荷リーク領域２１１および第３電荷リーク領域２１２も、本実施形態で示した第１電荷リーク領域２０６と同様の性質を有してもよい。

〈第３実施形態〉
本発明による第３実施形態に係る光電変換装置の構成について図９を用いて説明する。

図９は、図２の平面図に示されているＡ－Ｂ断面における画素１０７の断面図の一例である。なお、第１実施形態乃至第２実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。

本実施形態は転送ゲートの構成が第１実施形態乃至第２実施形態とは異なる。図９において、転送ゲートとして縦型転送ゲート９０１を配置する。それによって、平面型の転送ゲート２０２を有する第１実施形態と比較して、半導体基板２０９の深さ方向において、第１面２０７からより深い位置に光電変換素子２０１を配置することが可能になる。なお、縦型転送ゲート９０１は、光電変換素子２０１と浮遊拡散部２０３に隣接するように、第１面２０７に配置されており、第１面２０７から第２面２０８に向かって延在している。

第１電荷リーク領域２０６は、浮遊拡散部２０３などの第１面２０７側に配置される半導体素子と干渉させないために、半導体基板２０９の深さ方向において、浮遊拡散部２０３などとは異なる深さに配置されなければならない。つまり、第１面２０７から第１の深さに配置される浮遊拡散部２０３よりも、第１面２０７から第２の深さに配置される第１電荷リーク領域２０６は、第１面２０７から深い位置に配置される必要がある。しかし、第１電荷リーク領域２０６が配置される深さに、光電変換素子２０１がともに存在していなければ、第１電荷リーク領域２０６は信号電荷のリークパス経路として機能しないことになる。

本実施形態のように、縦型転送ゲート９０１によって光電変換素子２０１がより深くに配置されることで、第１電荷リーク領域２０６も第１面２０７側から離れた深い領域に配置しやすくなる。その結果として、第１面２０７側に配置される半導体素子と第１電荷リーク領域２０６が製造ばらつきにより接触してしまう可能性を低減し、光電変換装置の動作不良のリスクを抑制することができる。

〈第４実施形態〉
本発明による第４実施形態に係る光電変換装置の構成について図１０から図１２を用いて説明する。なお、第１実施形態乃至第３実施形態と同様の構成要素には同一の符号が付されており、これらの構成要素についての説明は省略又は簡略化されることがある。なお、図１０と図１１（ａ）は図２と同様に第１面２０７側から視た場合の平面図である。また、図１１（ｂ）は第２面２０８側から視た場合の平面図である。

図１０は、画素１０７の平面図の図２とは異なる一例である。本実施形態は光電変換素子２０１の構成が第１実施形態乃至第３実施形態とは異なる。図１０に示すように、２つの光電変換素子２０１ａ、２０１ｂが第１電荷リーク領域２０６を共有し、２つの光電変換素子２０１ａ、２０１ｂは１行２列に配置されている。

ここで、第１電荷リーク領域２０６を共有する１つの画素１０７に含まれる光電変換素子２０１の個数が少ないほど、素子分離領域２０４の面積が減少するため、光電変換素子２０１の面積が増加する。

そのため、光電変換素子２０１の受光量が増加し、光電変換素子２０１が蓄積可能な飽和電荷量が増大する。よって、光電変換装置の性能が向上する。

図１０は光電変換素子２０１が１行２列に配置されているが、これを９０度回転させた配置や４５度回転させた配置にしてもよい。また、このように光電変換素子２０１を配置することによって、画素１０７の位相差検出方向を変えることが可能になる。

なお、本実施形態においても、図３（ｂ）に示したように、素子分離領域２０４がトレンチ構造３０３を含んでもよい。図１１（ａ）と図１１（ｂ）は、図１０の構成において、素子分離領域２０４がトレンチ構造３０３を含む場合の画素１０７の平面図の一例である。なお、図１１（ｂ）は、半導体基板２０９とカラーフィルタ３０１は省略している。

図１１（ａ）と図１１（ｂ）に示すように、トレンチ構造３０３は光電変換素子２０１を囲むように素子分離領域２０４の内部に配置される。すなわち、第１電荷リーク領域２０６を共有する複数の光電変換素子２０１の間にトレンチ構造３０３は設けられる。さらに、第１電荷リーク領域２０６を共有しない複数の光電変換素子２０１の間にもトレンチ構造３０３は設けられる。また、トレンチ構造３０３は絶縁材料および金属のうち少なくとも一方を含んでもよい。

図１２は図１１（ａ）の平面図に示されているＩ－Ｊ断面における画素１０７の断面図の一例である。

図１２に示すように、第１電荷リーク領域２０６を共有しない複数の光電変換素子２０１の間に配置された素子分離領域２０４はトレンチ構造３０３を含む。また、トレンチ構造３０３は第１面２０７と第２面２０８を貫通するように配置される。

さらに、第１電荷リーク領域２０６を共有する複数の光電変換素子２０１の間に配置された素子分離領域２０４もトレンチ構造３０３を含む。例えば信号電荷が電子の場合は、素子分離領域２０４はＰ型で形成され、光入射側の第２面２０８から第１電荷リーク領域２０６までの深さに、素子分離領域２０４の内部に埋め込まれたトレンチ構造３０３が存在する。

つまり、第１面２０７から第２面２０８に向かって、浮遊拡散部２０３、素子分離領域２０４の一部、第１電荷リーク領域２０６、素子分離領域２０４のその他の一部、トレンチ構造３０３が順番に配置されている構成となる。

なお、本明細書中で２行２列と１行２列の光電変換素子２０１の配置について具体的に示したが、位相差検出精度向上などを目的として、同一のマイクロレンズ２０５を共有する光電変換素子２０１の個数を変えてもよい。あるいは、高感度化を目的としたビニング機能向上のために、同一のカラーフィルタ３０１を共有する光電変換素子２０１の個数を変えた構成も考えられる。したがって、光電変換素子２０１の配置は１行２列あるいは２行２列に限定されない。

〈第５実施形態〉
第５実施形態は第１実施形態乃至第４実施形態のいずれにも適用可能である。図２２（ａ）は本実施形態の半導体装置９３０を備えた機器９１９１を説明する模式図である。半導体装置９３０には上記した各実施形態の光電変換装置を用いることができる。半導体装置９３０を備える機器９１９１について詳細に説明する。半導体装置９３０は、半導体デバイス９１０のほかに、半導体デバイス９１０を収容するパッケージ９２０を含むことができる。パッケージ９２０は、半導体デバイス９１０が固定された基体と、半導体デバイス９１０に対向するガラスなどの蓋体と、を含むことができる。パッケージ９２０は、さらに、基体に設けられた端子と半導体デバイス９１０に設けられた端子とを接続するボンディングワイヤやバンプなどの接合部材を含むことができる。

機器９１９１は、光学装置９４０、制御装置９５０、処理装置９６０、表示装置９７０、記憶装置９８０、機械装置９９０の少なくともいずれかを備えることができる。光学装置９４０は、半導体装置９３０に対応する。光学装置９４０は、例えばレンズやシャッター、ミラーであり、半導体装置９３０に光を導く光学系を備える。制御装置９５０は、半導体装置９３０を制御する。制御装置９５０は、例えばＡＳＩＣなどの半導体装置である。

処理装置９６０は、半導体装置９３０から出力された信号を処理する。処理装置９６０は、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置９７０は、半導体装置９３０で得られた情報（画像）を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置９８０は、半導体装置９３０で得られた情報（画像）を記憶する、磁気デバイスや半導体デバイスである。記憶装置９８０は、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。

機械装置９９０は、モーターやエンジンなどの可動部あるいは推進部を有する。機器９１９１では、半導体装置９３０から出力された信号を表示装置９７０に表示したり、機器９１９１が備える通信装置（不図示）によって外部に送信したりする。そのために、機器９１９１は、半導体装置９３０が有する記憶回路や演算回路とは別に、記憶装置９８０や処理装置９６０をさらに備えることが好ましい。機械装置９９０は、半導体装置９３０から出力され信号に基づいて制御されてもよい。

また、機器９１９１は、撮影機能を有する情報端末（例えばスマートフォンやウエアラブル端末）やカメラ（例えばレンズ交換式カメラ、コンパクトカメラ、ビデオカメラ、監視カメラ）などの電子機器に適する。カメラにおける機械装置９９０はズーミングや合焦、シャッター動作のために光学装置９４０の部品を駆動することができる。あるいは、カメラにおける機械装置９９０は防振動作のために半導体装置９３０を移動することができる。

また、機器９１９１は、車両や船舶、飛行体などの輸送機器であり得る。輸送機器における機械装置９９０は移動装置として用いられうる。輸送機器としての機器９１９１は、半導体装置９３０を輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。運転（操縦）の補助および／または自動化のための処理装置９６０は、半導体装置９３０で得られた情報に基づいて移動装置としての機械装置９９０を操作するための処理を行うことができる。あるいは、機器９１９１は内視鏡などの医療機器や、測距センサなどの計測機器、電子顕微鏡のような分析機器、複写機などの事務機器、ロボットなどの産業機器であってもよい。

上述した実施形態によれば、良好な画素特性を得ることが可能となる。従って、半導体装置の価値を高めることができる。ここでいう価値を高めることには、機能の追加、性能の向上、特性の向上、信頼性の向上、製造歩留まりの向上、環境負荷の低減、コストダウン、小型化、軽量化の少なくともいずれかが該当する。

従って、本実施形態に係る半導体装置９３０を機器９１９１に用いれば、機器の価値をも向上することができる。例えば、半導体装置９３０を輸送機器に搭載して、輸送機器の外部の撮影や外部環境の測定を行う際に優れた性能を得ることができる。よって、輸送機器の製造、販売を行う上で、本実施形態に係る半導体装置を輸送機器へ搭載することを決定することは、輸送機器自体の性能を高める上で有利である。特に、半導体装置で得られた情報を用いて輸送機器の運転支援および／または自動運転を行う輸送機器に半導体装置９３０は好適である。

また、本実施形態の光電変換システム及び移動体について、図２２（ｂ）、（ｃ）を用いて説明する。

図２２（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム８は、光電変換装置８０を有する。光電変換装置８０は、上記のいずれかの実施形態に記載の光電変換装置（撮像装置）である。光電変換システム８は、光電変換装置８０により取得された複数の画像データに対し、画像処理を行う画像処理部８０１と、光電変換システム８により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部８０２を有する。また、光電変換システム８は、算出された視差に基づいて対象物までの距離を算出する距離取得部８０３と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部８０４と、を有する。ここで、視差取得部８０２や距離取得部８０３は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部８０４はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

光電変換システム８は車両情報取得装置８１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム８は、衝突判定部８０４での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ８２０が接続されている。また、光電変換システム８は、衝突判定部８０４での判定結果に基づいて、ドライバーへ警報を発する警報装置８３０とも接続されている。例えば、衝突判定部８０４の判定結果として衝突可能性が高い場合、制御ＥＣＵ８２０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置８３０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム８で撮像する。

図２２（ｃ）に、車両前方（撮像範囲８５０）を撮像する場合の光電変換システムを示した。車両情報取得装置８１０が、光電変換システム８ないしは光電変換装置８０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

以上、説明した実施形態は、技術思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に記載したことのみならず、本明細書および本明細書に添付した図面から把握可能な全ての事項を含む。また本明細書の開示内容は、本明細書に記載した概念の補集合を含んでいる。すなわち、本明細書に例えば「ＡはＢよりも大きい」旨の記載があれば、「ＡはＢよりも大きくない」旨の記載を省略しても、本明細書は「ＡはＢよりも大きくない」旨を開示していると云える。なぜなら、「ＡはＢよりも大きい」旨を記載している場合には、「ＡはＢよりも大きくない」場合を考慮していることが前提だからである。

なお、本実施形態の開示は、以下の構成および方法を含む。

（構成１）第１面と第２面を有し、複数の光電変換素子が配された画素と、前記光電変換素子に配され、信号電荷を蓄積する電荷蓄積領域と、前記第１面に配され、前記光電変換素子から出力される前記信号電荷を転送する転送ゲートと、前記第１面側の平面視において、前記複数の光電変換素子の間に配された浮遊拡散部と、前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第１電荷リーク領域と、を備える光電変換装置であって、前記第１電荷リーク領域は前記電荷蓄積領域と同じ導電型であり、前記浮遊拡散部は前記第１面より第１の深さに配され、前記第１電荷リーク領域は前記第１面より第１の深さより深い第２の深さに配され、前記第１面側の平面視において、前記第１電荷リーク領域は前記浮遊拡散部の少なくとも一部と重なる位置に配されることを特徴とする光電変換装置。

（構成２）前記第１面側の平面視において、前記複数の光電変換素子の間に素子分離領域が配され、前記第１電荷リーク領域の前記信号電荷に対するポテンシャルの高さは、前記素子分離領域の前記信号電荷に対するポテンシャルの高さより低いことを特徴とする構成１に記載の光電変換装置。

（構成３）前記素子分離領域は前記電荷蓄積領域と異なる導電型であることを特徴とする構成２に記載の光電変換装置。

（構成４）前記第１電荷リーク領域は前記浮遊拡散部に接しないことを特徴とする構成１乃至３のいずれか１項に記載の光電変換装置。

（構成５）前記第１面から前記第２面に向かって、前記浮遊拡散部、前記素子分離領域の一部、前記第１電荷リーク領域、前記素子分離領域のその他の一部が順番に配されることを特徴とする構成２または３に記載の光電変換装置。

（構成６）前記第１面側の平面視において、前記第１電荷リーク領域は前記光電変換素子の少なくとも一部と重なる位置に配されることを特徴とする構成１乃至５のいずれか１項に記載の光電変換装置。

（構成７）前記素子分離領域はトレンチ構造を含むことを特徴とする構成２または３または５に記載の光電変換装置。

（構成８）前記第１面から前記第２面に向かって、前記浮遊拡散部、前記素子分離領域の一部、前記第１電荷リーク領域、前記素子分離領域のその他の一部、前記トレンチ構造が順番に配されることを特徴とする構成７に記載の光電変換装置。

（構成９）前記トレンチ構造が絶縁材料および金属のうち少なくとも一方を含むことを特徴とする構成７または８に記載の光電変換装置。

（構成１０）前記転送ゲートが前記第１面から前記第２面に向かって延在することを特徴とする構成１乃至９のいずれか１項に記載の光電変換装置。

（構成１１）前記浮遊拡散部は前記複数の光電変換素子が共有することを特徴とする構成１乃至１０のいずれか１項に記載の光電変換装置。

（構成１２）前記複数の光電変換素子の間において前記第１電荷リーク領域を介して移動する前記信号電荷の量は、前記複数の光電変換素子の間において前記素子分離領域を介して移動する前記信号電荷の量より多いことを特徴とする構成２または３または５または７に記載の光電変換装置。

（構成１３）前記第１電荷リーク領域は前記電荷蓄積領域に接することを特徴とする構成１乃至１２のいずれか１項に記載の光電変換装置。

（構成１４）前記複数の光電変換素子が共有するマイクロレンズが配され、前記マイクロレンズは前記第２面側に配されることを特徴とする構成１乃至１３のいずれか１項に記載の光電変換装置。

（構成１５）前記マイクロレンズを共有する前記複数の光電変換素子は２行２列に配されることを特徴とする構成１乃至１４のいずれか１項に記載の光電変換装置。

（構成１６）前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第２電荷リーク領域が配され、前記第２電荷リーク領域は、前記第１電荷リーク領域と接しないことを特徴とする構成１乃至１５のいずれか１項に記載の光電変換装置。

（構成１７）前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第３電荷リーク領域が配され、前記第３電荷リーク領域は、前記第１面側の平面視において、複数の同色のカラーフィルタと重なる位置に配されることを特徴とする構成１乃至１６のいずれか１項に記載の光電変換装置。

（構成１８）前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第３電荷リーク領域が配され、前記第１電荷リーク領域は、前記第１面側の平面視において、複数の同色のカラーフィルタと重なる位置に配されることを特徴とする構成１乃至１７のいずれか１項に記載の光電変換装置。

（構成１９）前記複数の光電変換素子が共有するカラーフィルタと、前記複数の光電変換素子の各々に対応した複数のマイクロレンズと、が配され、前記マイクロレンズは前記第２面側に配されることを特徴とする構成１乃至１８のいずれか１項に記載の光電変換装置。

（構成２０）第１面と第２面を有し、複数の光電変換素子が配された画素と、前記光電変換素子に配され、信号電荷を蓄積する電荷蓄積領域と、前記第１面に配され、前記光電変換素子から出力される信号電荷を転送する転送ゲートと、前記第１面側の平面視において、前記複数の光電変換素子の間に配された浮遊拡散部と、前記第１面側の平面視において、前記複数の光電変換素子の間に配された素子分離領域と、前記第１面側の平面視において、前記複数の光電変換素子の間に配された第１電荷リーク領域と、を備える光電変換装置であって、前記素子分離領域と前記第１電荷リーク領域は前記電荷蓄積領域と異なる導電型であり、前記第１電荷リーク領域を前記導電型とするための不純物濃度は、前記素子分離領域を前記導電型とするための不純物濃度より低く、前記浮遊拡散部は前記第１面より第１の深さに配され、前記第１電荷リーク領域は前記第１面より第１の深さより深い第２の深さに配され、前記第１面側の平面視において、前記第１電荷リーク領域は前記浮遊拡散部の少なくとも一部と重なる位置に配されることを特徴とする光電変換装置。

（構成２１）前記第１電荷リーク領域の前記信号電荷に対するポテンシャルの高さは、前記素子分離領域の前記信号電荷に対するポテンシャルの高さより低いことを特徴とする構成２０に記載の光電変換装置。

（構成２２）前記第１電荷リーク領域は前記浮遊拡散部に接しないことを特徴とする構成２０または２１に記載の光電変換装置。

（構成２３）前記第１面から前記第２面に向かって、前記浮遊拡散部、前記素子分離領域の一部、前記第１電荷リーク領域、前記素子分離領域のその他の一部が順番に配されることを特徴とする構成２０乃至２２のいずれか１項に記載の光電変換装置。

（構成２４）第１面と第２面を有し、複数の光電変換素子が配された画素と、前記光電変換素子に配され、信号電荷を蓄積する電荷蓄積領域と、前記第１面に配され、前記光電変換素子から出力される前記信号電荷を転送する転送ゲートと、前記第１面側の平面視において、前記複数の光電変換素子の間に配された浮遊拡散部と、前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第１電荷リーク領域と、を備える光電変換装置の製造方法であって、前記電荷蓄積領域を形成する工程と、前記電荷蓄積領域を形成する前記工程の後に、前記第１面より第２の深さに、前記第１電荷リーク領域を形成する工程と、前記第１電荷リーク領域を形成する前記工程の後に、前記第１面より第２の深さより浅い第１の深さに、前記第１面側の平面視において前記第１電荷リーク領域の少なくとも一部と重なる位置に、前記浮遊拡散部を形成する工程と、を有することを特徴とする光電変換装置の製造方法。

（構成２５）構成１乃至２３のいずれか１項に記載の光電変換装置を備える機器であって、前記光電変換装置に光を導く光学装置、前記光電変換装置を制御する制御装置、前記光電変換装置から出力された信号を処理する処理装置、前記光電変換装置で得られた情報を表示する表示装置、前記光電変換装置で得られた情報を記憶する記憶装置、および、前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。

１０７ 画素
２０１ 光電変換素子
２０２ 転送ゲート
２０３ 浮遊拡散部
２０４ 素子分離領域
２０５ マイクロレンズ
２０６ 第１電荷リーク領域
２０７ 第１面
２０８ 第２面
２１０ 電荷蓄積領域

Claims (25)

1. 第１面と第２面を有し、複数の光電変換素子が配された画素と、
   前記光電変換素子に配され、信号電荷を蓄積する電荷蓄積領域と、
   前記第１面に配され、前記光電変換素子から出力される前記信号電荷を転送する転送ゲートと、
   前記第１面側の平面視において、前記複数の光電変換素子の間に配された浮遊拡散部と、
   前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第１電荷リーク領域と、
   を備える光電変換装置であって、
   前記第１電荷リーク領域は前記電荷蓄積領域と同じ導電型であり、
   前記浮遊拡散部は前記第１面より第１の深さに配され、
   前記第１電荷リーク領域は前記第１面より第１の深さより深い第２の深さに配され、
   前記第１面側の平面視において、前記第１電荷リーク領域は前記浮遊拡散部の少なくとも一部と重なる位置に配される
   ことを特徴とする光電変換装置。
2. 前記第１面側の平面視において、前記複数の光電変換素子の間に素子分離領域が配され、前記第１電荷リーク領域の前記信号電荷に対するポテンシャルの高さは、前記素子分離領域の前記信号電荷に対するポテンシャルの高さより低いことを特徴とする請求項１に記載の光電変換装置。
3. 前記素子分離領域は前記電荷蓄積領域と異なる導電型であることを特徴とする請求項２に記載の光電変換装置。
4. 前記第１電荷リーク領域は前記浮遊拡散部に接しないことを特徴とする請求項１に記載の光電変換装置。
5. 前記第１面から前記第２面に向かって、前記浮遊拡散部、前記素子分離領域の一部、前記第１電荷リーク領域、前記素子分離領域のその他の一部が順番に配されることを特徴とする請求項２に記載の光電変換装置。
6. 前記第１面側の平面視において、前記第１電荷リーク領域は前記光電変換素子の少なくとも一部と重なる位置に配されることを特徴とする請求項１に記載の光電変換装置。
7. 前記素子分離領域はトレンチ構造を含むことを特徴とする請求項２に記載の光電変換装置。
8. 前記第１面から前記第２面に向かって、前記浮遊拡散部、前記素子分離領域の一部、前記第１電荷リーク領域、前記素子分離領域のその他の一部、前記トレンチ構造が順番に配されることを特徴とする請求項７に記載の光電変換装置。
9. 前記トレンチ構造が絶縁材料および金属のうち少なくとも一方を含むことを特徴とする請求項７に記載の光電変換装置。
10. 前記転送ゲートが前記第１面から前記第２面に向かって延在することを特徴とする請求項１に記載の光電変換装置。
11. 前記浮遊拡散部は前記複数の光電変換素子が共有することを特徴とする請求項１に記載の光電変換装置。
12. 前記複数の光電変換素子の間において前記第１電荷リーク領域を介して移動する前記信号電荷の量は、前記複数の光電変換素子の間において前記素子分離領域を介して移動する前記信号電荷の量より多いことを特徴とする請求項２に記載の光電変換装置。
13. 前記第１電荷リーク領域は前記電荷蓄積領域に接することを特徴とする請求項１に記載の光電変換装置。
14. 前記複数の光電変換素子が共有するマイクロレンズが配され、前記マイクロレンズは前記第２面側に配されることを特徴とする請求項１に記載の光電変換装置。
15. 前記マイクロレンズを共有する前記複数の光電変換素子は２行２列に配されることを特徴とする請求項１４に記載の光電変換装置。
16. 前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第２電荷リーク領域が配され、前記第２電荷リーク領域は、前記第１電荷リーク領域と接しないことを特徴とする請求項１に記載の光電変換装置。
17. 前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第３電荷リーク領域が配され、前記第３電荷リーク領域は、前記第１面側の平面視において、複数の同色のカラーフィルタと重なる位置に配されることを特徴とする請求項１に記載の光電変換装置。
18. 前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第３電荷リーク領域が配され、前記第１電荷リーク領域は、前記第１面側の平面視において、複数の同色のカラーフィルタと重なる位置に配されることを特徴とする請求項１に記載の光電変換装置。
19. 前記複数の光電変換素子が共有するカラーフィルタと、前記複数の光電変換素子の各々に対応した複数のマイクロレンズと、が配され、前記マイクロレンズは前記第２面側に配されることを特徴とする請求項１に記載の光電変換装置。
20. 第１面と第２面を有し、複数の光電変換素子が配された画素と、
    前記光電変換素子に配され、信号電荷を蓄積する電荷蓄積領域と、
    前記第１面に配され、前記光電変換素子から出力される信号電荷を転送する転送ゲートと、
    前記第１面側の平面視において、前記複数の光電変換素子の間に配された浮遊拡散部と、
    前記第１面側の平面視において、前記複数の光電変換素子の間に配された素子分離領域と、
    前記第１面側の平面視において、前記複数の光電変換素子の間に配された第１電荷リーク領域と、
    を備える光電変換装置であって、
    前記素子分離領域と前記第１電荷リーク領域は前記電荷蓄積領域と異なる導電型であり、
    前記第１電荷リーク領域を前記導電型とするための不純物濃度は、前記素子分離領域を前記導電型とするための不純物濃度より低く、
    前記浮遊拡散部は前記第１面より第１の深さに配され、
    前記第１電荷リーク領域は前記第１面より第１の深さより深い第２の深さに配され、
    前記第１面側の平面視において、前記第１電荷リーク領域は前記浮遊拡散部の少なくとも一部と重なる位置に配される
    ことを特徴とする光電変換装置。
21. 前記第１電荷リーク領域の前記信号電荷に対するポテンシャルの高さは、前記素子分離領域の前記信号電荷に対するポテンシャルの高さより低いことを特徴とする請求項２０に記載の光電変換装置。
22. 前記第１電荷リーク領域は前記浮遊拡散部に接しないことを特徴とする請求項２０に記載の光電変換装置。
23. 前記第１面から前記第２面に向かって、前記浮遊拡散部、前記素子分離領域の一部、前記第１電荷リーク領域、前記素子分離領域のその他の一部が順番に配されることを特徴とする請求項２０に記載の光電変換装置。
24. 第１面と第２面を有し、複数の光電変換素子が配された画素と、
    前記光電変換素子に配され、信号電荷を蓄積する電荷蓄積領域と、
    前記第１面に配され、前記光電変換素子から出力される前記信号電荷を転送する転送ゲートと、
    前記第１面側の平面視において、前記複数の光電変換素子の間に配された浮遊拡散部と、
    前記第１面側の平面視において、前記複数の光電変換素子の間に配され、前記複数の光電変換素子に接する第１電荷リーク領域と、
    を備える光電変換装置の製造方法であって、
    前記電荷蓄積領域を形成する工程と、
    前記電荷蓄積領域を形成する前記工程の後に、前記第１面より第２の深さに、前記第１電荷リーク領域を形成する工程と、
    前記第１電荷リーク領域を形成する前記工程の後に、前記第１面より第２の深さより浅い第１の深さに、前記第１面側の平面視において前記第１電荷リーク領域の少なくとも一部と重なる位置に、前記浮遊拡散部を形成する工程と、を有する
    ことを特徴とする光電変換装置の製造方法。
25. 請求項１乃至２３のいずれか１項に記載の光電変換装置を備える機器であって、
    前記光電変換装置に光を導く光学装置、
    前記光電変換装置を制御する制御装置、
    前記光電変換装置から出力された信号を処理する処理装置、
    前記光電変換装置で得られた情報を表示する表示装置、
    前記光電変換装置で得られた情報を記憶する記憶装置、および、
    前記光電変換装置で得られた情報に基づいて動作する機械装置、の少なくともいずれかを更に備えることを特徴とする機器。

Images