JP7239520B2

JP7239520B2 - 電力装置

Info

Publication number: JP7239520B2
Application number: JP2020057158A
Authority: JP
Inventors: 弥川村
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2020-03-27
Filing date: 2020-03-27
Publication date: 2023-03-14
Anticipated expiration: 2040-03-27
Also published as: JP2021158799A

Description

本発明の実施形態は、直流遮断装置や電力変換装置等を含む電力装置に関する。

インバータや整流器等の電力変換装置や、遮断器等といった電力装置は、規定された電圧範囲内で使用されることが求められる。電力系統に連系する電力装置の場合には、厳格な接続条件が定められており、その範囲内で十分な特性、機能を発揮することが必要となる。このような理由から、電力装置には、最低限出力することができる出力電圧レベルを有することがある。

主回路が多段接続された電力装置の場合には、各主回路について、保証すべき最低限の出力電圧が設定される場合がある。

主回路が多段接続される目的のひとつに、冗長化による可用性の向上がある。多段接続された主回路のうち、いくつかが動作停止した場合には、停止した主回路は、バイパスされる。主回路のバイパスの有無にかかわらず、電力装置の出力電圧を十分に確保する必要がある。

特表２０１６－００２３１９号公報

実施形態は、多段接続された主回路のバイパス数によらず出力電圧を確保できる電力装置を提供する。

実施形態に係る電力装置は、直列に接続された複数の主回路と、前記複数の主回路を制御するように設けられた制御装置と、を備える。前記複数の主回路は、コンデンサと、前記コンデンサの両端電圧を出力するように設けられたスイッチ手段と、前記コンデンサへの充電をバイパスして禁止するように設けられたバイパス手段と、前記両端電圧を検出するように設けられた電圧検出手段と、をそれぞれ含む。前記複数の主回路それぞれのスイッチ手段が閉じることによって、前記コンデンサが直列に接続される。前記制御装置は、前記複数の主回路のそれぞれを監視して、異常状態を有する主回路を検出する異常判定手段と、前記異常判定手段によって異常状態と判定された前記主回路の前記バイパス手段によって前記主回路をバイパスし、前記複数の主回路のうち、バイパスされた前記主回路の数であるバイパス数を積算するバイパス数積算手段と、前記両端電圧と、あらかじめ設定された前記両端電圧の最低限出力電圧しきい値とを比較して、前記両端電圧が前記最低限出力電圧しきい値よりも低い場合に、前記複数の主回路の動作を停止させる出力電圧設定手段と、を含む。前記最低限出力電圧しきい値は、前記バイパス数ごとに設定され、前記バイパス数が多いほど高い値に設定される。

実施形態では、多段接続された主回路のバイパス数によらず出力電圧を確保できる電力装置が実現される。

第１の実施形態に係る電力装置を例示する模式的なブロック図である。図２（ａ）～図２（ｃ）は、第１の実施形態の電力装置の動作を説明するための線図である。第２の実施形態に係る電力装置を例示する模式的なブロック図である。図４（ａ）および図４（ｂ）は、第２の実施形態の電力装置の一部を例示するブロック図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。

（第１の実施形態）
図１は、本実施形態に係る電力装置を例示する模式的なブロック図である。
図１に示すように、本実施形態の電力装置１は、直流遮断器１０と、制御装置８０と、を備える。本実施形態の電力装置１は、直流遮断装置である。直流遮断器１０は、端子１１ａ，１１ｂを含んでおり、端子１１ａ，１１ｂを介して、直流線路に直列に接続される。直流遮断器１０および制御装置８０は、相互に接続されている。直流遮断器１０は、制御装置８０に必要なデータを含む信号を送信する。制御装置８０は、直流遮断器１０から受信した信号や上位制御装置（図示せず）から受信した指令にもとづいて、直流遮断器１０に対して、各種設定をする。各種の設定には、直流遮断電流の設定のほか、後述するバイパス指令による主回路のバイパスや主回路の最低限出力電圧の設定等が含まれる。

この例では、電源盤９０が直流遮断器１０に接続されており、電源盤９０によって、直流遮断器１０の動作のための電力が供給される。電源盤９０は、制御装置８０からの電圧指令にもとづいて、主回路の電圧値が設定される。図示しないが、電源盤９０は、直流遮断器１０の他の回路等の動作のための電力を供給し、制御装置８０への電力供給も行う。

直流遮断器１０は、逆電圧印加回路２０と、充電回路３０と、機械式遮断器４０，５０と、を含む。逆電圧印加回路２０は、複数個が直列に接続されている。この例では、逆電圧印加回路２０の直列数は、Ｎである。Ｎは、２以上の整数である。逆電圧印加回路２０の直列回路は、機械式遮断器４０に並列に接続されている。機械式遮断器４０，５０は、直列に接続されており、機械式遮断器４０，５０の直列回路は、端子１１ａ，１１ｂ間に接続されている。本実施形態では、逆電圧印加回路２０が主回路であり、主回路の電圧値（後述するコンデンサ２６の両端電圧値）が出力電圧範囲を決定する。

なお、直流遮断器１０には、機械式遮断器４０，５０に並列に転流回路をさらに設けてもよく、転流回路によって直流遮断電流のエネルギを転流し、アレスタ等によって転流エネルギを吸収するようにしてもよい。その他、さまざまな構成としてもよい。

逆電圧印加回路２０は、スイッチング素子２２ａ，２２ｂと、ダイオード２４ａ，２４ｂと、コンデンサ２６と、電圧検出器２７と、光サイリスタ２８と、を含む。ダイオード２４ａおよびスイッチング素子２２ａは、直列に接続されている。ダイオード２４ａが高電位側であり、スイッチング素子２２ａは低電位側に接続されている。スイッチング素子２２ｂおよびダイオード２４ｂは、直列に接続されている。スイッチング素子２２ｂが高電位側であり、ダイオード２４ｂは低電位側に接続されている。ダイオード２４ａおよびスイッチング素子２２ａの直列回路、スイッチング素子２２ｂおよびダイオード２４ｂの直列回路およびコンデンサ２６は、並列に接続されている。スイッチング素子２２ａ，２２ｂは、自己消弧型の半導体素子であり、この例では、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。

電圧検出器２７（電圧検出手段）は、コンデンサ２６の両端電圧を検出するように、コンデンサ２６に接続されている。電圧検出器２７によって検出されたコンデンサ２６の両端電圧Ｖｃ_１～Ｖｃ_Ｎは、制御装置８０に送信される。

ダイオード２４ａおよびスイッチング素子２２ａの接続ノードは、高電位側の接続端子である。スイッチング素子２２ｂおよびダイオード２４ｂの接続ノードは、低電位側の接続端子である。複数の逆電圧印加回路２０は、これらの端子により互いに直列接続されている。もっとも高電位側に接続された逆電圧印加回路２０の高電位側接続端子は、機械式遮断器４０の高電位側に接続されている。もっとも低電位側に接続された逆電圧印加回路２０の低電位側接続端子は、リアクトル１２を介して、機械式遮断器４０の低電位側に接続されている。リアクトル１２は、機械式遮断器４０に流れる電流の急峻な時間変化を抑制するために設けられている。

スイッチング素子２２ａ，２２ｂ（スイッチ手段）は、直流遮断器１０に流れる電流が、制御装置８０によって設定された直流遮断電流に達した場合にターンオンする。コンデンサ２６には、あらかじめ所定の電圧が充電されており、スイッチング素子２２ａ，２２ｂのターンオンによって、機械式遮断器４０の高電位側の端子を基準にして、機械式遮断器４０の低電位側の端子に正の電圧が出力される。つまり、逆電圧印加回路２０は、機械式遮断器４０の高電位側と低電位側との間の電圧を相殺する方向に逆電圧を出力することで、機械式遮断器４０に流れている電流を自身に転流する。

光サイリスタ２８のアノードは、ダイオード２４ａおよびスイッチング素子２２ａの接続ノードに接続されている。光サイリスタ２８のカソードは、スイッチング素子２２ｂおよびダイオード２４ｂの接続ノードに接続されている。

光サイリスタ２８のゲートは、図示しない光ファイバによって、制御装置８０に接続されている。光サイリスタ２８（バイパス手段）は、制御装置８０から送信されたバイパス信号がゲートに入力されると、ターンオンして、ダイオード２４ａおよびスイッチング素子２２ａの接続ノードと、スイッチング素子２２ｂおよびダイオード２４ｂの接続ノードと、を短絡する。２つの接続ノードが短絡されることによって、その逆電圧印加回路２０は、逆電圧印加回路２０の直列回路から除外、すなわちバイパスされる。

充電回路３０は、逆電圧印加回路２０のコンデンサ２６の両端に接続されている。充電回路３０は、電源盤９０から供給される電源によって動作し、コンデンサ２６の両端電圧が所定の値になるように充電する。

逆電圧印加回路２０の直列数Ｎ等にもよるが、好ましくは、この例のように、逆電圧印加回路２０のバイパス数が増えるごとに、コンデンサ２６の両端電圧が高くなるように、制御装置８０は、電圧指令値を生成する。制御装置８０は、電圧指令値を電源盤９０に供給する。電源盤９０は、電圧指令値にもとづいて、充電回路３０の出力電圧を設定する。充電回路３０は、設定した出力電圧となるように、コンデンサ２６を充電する。バイパス数に応じたコンデンサ２６の両端電圧の値は、直流遮断器１０が遮断動作をするときに、逆電圧印加回路２０の直列回路が出力する電圧を、バイパス数にかかわらず、ほぼ同じ値となるように設定される。つまり、逆電圧印加回路２０のバイパス数が多いほど、コンデンサ２６の両端電圧は高い値に設定される。

複数の逆電圧印加回路２０には、それぞれを識別することができるように、この例では高電位側から低電位側に１からＮの一連番号が付与されている。識別番号１の逆電圧印加回路２０の電圧検出器２７は、コンデンサ２６の両端電圧Ｖｃ_１を出力する。識別番号２の逆電圧印加回路２０の電圧検出器２７は、コンデンサ２６の両端電圧Ｖｃ_２を出力する。以下同様にして、識別番号Ｎの逆電圧印加回路２０の電圧検出器２７は、コンデンサ２６の両端電圧Ｖｃ_Ｎを出力する。

制御装置８０は、逆電圧印加回路２０の光サイリスタ２８のゲートに供給するバイパス信号を出力する。制御装置８０は、識別番号１の逆電圧印加回路２０の光サイリスタ２８にバイパス信号ＢＰ_１を供給し、識別番号２の逆電圧印加回路２０の光サイリスタ２８にバイパス信号ＢＰ_２を供給する。以下同様にして、制御装置８０は、識別番号Ｎの逆電圧印加回路２０の光サイリスタ２８にバイパス信号ＢＰ_Ｎを供給する。

なお、逆電圧印加回路２０の識別番号は、各逆電圧印加回路２０から出力される両端電圧値を含むデータを識別して、バイパス信号をそのデータを出力した逆電圧印加回路２０に供給することができればよく、一連番号に限らず、任意に設定することができる。

制御装置８０は、いずれかの逆電圧印加回路２０のコンデンサ２６の両端電圧が最低限出力電圧を下回った場合には、ゲートブロック信号ＧＢを生成して、各逆電圧印加回路２０に送信する。

制御装置８０の構成例について説明する。
制御装置８０は、Ｖｃ_ｉ判定部８２と、バイパス数積算部８４と、Ｖｃｕｖｋ設定部８６と、を含む。Ｖｃ_ｉ判定部８２（異常判定手段）は、過電圧しきい値を有する。Ｖｃ_ｉ判定部８２は、各コンデンサ２６の両端電圧Ｖｃ_ｉ（ｉは、逆電圧印加回路２０の識別番号）を過電圧しきい値と比較する。いずれかのコンデンサ２６の両端電圧Ｖｃ_ｉが過電圧しきい値を超えた場合には、Ｖｃ_ｉ判定部８２は、バイパス信号ＢＰ_ｉを出力する。

なお、Ｖｃ_ｉ判定部８２は、異常状態を検出する。Ｖｃｉ判定部８２が検出する異常状態とは、過電圧のほか、スイッチング素子２２ａ，２２ｂの短絡故障等、光サイリスタ２８でバイパスすることによって、運転を継続可能な軽度の故障をいう。Ｖｃ_ｉ判定部８２は、これら軽度な故障を検出し、判定した場合にも異常状態であるとして、バイパス信号ＢＰ_ｉを出力する。

バイパス数積算部８４（バイパス数積算手段）は、Ｖｃ_ｉ判定部８２によって過電圧状態のコンデンサ２６を有すると判定し、バイパス信号ＢＰ_ｉを送信してバイパスした逆電圧印加回路２０の個数ｋを積算して記憶する。

Ｖｃｕｖｋ設定部８６（出力電圧設定手段）は、バイパス数積算部８４から逆電圧印加回路２０のバイパス数ｋを取得して、バイパス数ｋに応じた最低限出力電圧の設定値Ｖｃｕｖｋを設定する。

Ｖｃ_ｉ判定部８２（出力電圧設定手段）は、最低限出力電圧の設定値Ｖｃｕｖｋを取得して、最低限出力電圧しきい値として設定する。Ｖｃ_ｉ判定部８２は、各コンデンサ２６の両端電圧Ｖｃ_ｉが、過電圧しきい値より低い場合には、最低限出力電圧しきい値Ｖｃｕｖｋと比較する。Ｖｃ_ｉ判定部８２は、受信したコンデンサ２６の両端電圧Ｖｃ_ｉが最低限出力電圧しきい値Ｖｃｕｖｋ以上の場合には、通常の動作を継続する。Ｖｃ_ｉ判定部８２は、受信したコンデンサ２６の両端電圧Ｖｃ_ｉが最低限出力電圧しきい値Ｖｃｕｖｋよりも低い場合には、ゲートブロック信号ＧＢを出力する。ゲートブロック信号ＧＢは、すべての逆電圧印加回路２０に供給される。ゲートブロック信号ＧＢは、逆電圧印加回路２０のスイッチング素子２２ａ，２２ｂをオフさせる。

Ｖｃｕｖｋ設定部８６において設定される最低限出力電圧Ｖｃｕｖｋは、バイパス数ｋが小さいほど、低い値に設定されている。最低限出力電圧Ｖｃｕｖｋは、バイパス数ｋが増えるごとに、高い値に設定される。最低限出力電圧Ｖｃｕｖｋは、バイパス数ｋごとにあらかじめ設定されている。上述の構成は、ハードウェアで実現してもよいし、ソフトウェアで実現してもよい、ソフトウェアで実現する場合には、上述の各部は、ＣＰＵ等の演算装置で実行されるプログラムを構成する１つ以上のステップによって実現される。

図２（ａ）～図２（ｃ）は、本実施形態の電力装置の動作を説明するための線図である。
本実施形態の電力装置１の動作について、図２（ａ）～図２（ｃ）を用いて説明する。
図２（ａ）は、電力装置１の出力電圧範囲を表す線図である。本実施形態において電力装置１の出力電圧範囲は、Ｖｓ（ｏｐ）で表されており、出力電圧範囲Ｖｓ（ｏｐ）は、Ｎ個の逆電圧印加回路２０が動作した場合の出力電圧である。
図２（ａ）に示すように、出力電圧範囲Ｖｓ（ｏｐ）は、最低限出力電圧Ｖｓ（ｍｉｎ）から最大限出力電圧Ｖｓ（ｍａｘ）までの範囲で規定されている。

図２（ｂ）および図２（ｃ）は、いずれも、１つの逆電圧印加回路２０の出力電圧を表す線図である。いずれの図にも、１つの逆電圧印加回路２０における最低限出力電圧Ｖｃ（ｍｉｎ）が表されており、逆電圧印加回路２０のコンデンサ２６の両端電圧は、Ｖｃ（ｍｉｎ）以上で動作することが示されている。

まず、本実施形態の電力装置１の最低限出力電圧の設定のしくみを導入していない場合について説明する。
図２（ｂ）に示すように、すべての逆電圧印加回路２０が動作可能（バイパス数ｋが０）の場合には、最低限出力電圧の設定値Ｖｃｕｖは、Ｎ個の逆電圧印加回路２０の最低限出力電圧Ｖｓ（ｍｉｎ）にもとづいて計算される。具体的には、Ｖｃ（ｍｉｎ）は、Ｖｓ（ｍｉｎ）を逆電圧印加回路２０の個数Ｎで除した値となる。設定値Ｖｃｕｖは、設定精度等を考慮して、Ｖｃ（ｍｉｎ）に余裕電圧ΔＶを加算した値とされる。

逆電圧印加回路２０がバイパスされると、バイパス数に応じて、コンデンサ２６の両端電圧は高く設定される。バイパス数の最大値ＮＲは、あらかじめ設定されており、逆電圧印加回路２０の直列数が、（Ｎ－ＮＲ）個となるまで、逆電圧印加回路２０の直列回路は、直列数がＮ個のときの電圧にほぼ等しい逆電圧を出力する必要がある。

そのため、バイパス数が最大値ＮＲのときには、最低限出力電圧の設定値Ｖｃｕｖ’は、Ｖｓ（ｍｉｎ）を（Ｎ－ＮＲ）で除したものに、余裕電圧ΔＶを加算することによって計算される。

図２（ｂ）の例の場合には、最低限出力電圧の設定値は、固定値とされるので、Ｖｃｕｖ’＞Ｖｃｕｖより、最悪値は、Ｖｃｕｖ’となる。つまり、バイパス数にかかわらず、最低限出力電圧を固定値として設定した場合には、設定値は、Ｖｃｕｖ’とする必要がある。バイパス数が少ないときには、最低限出力電圧の設定値が高めに設定されているので、実質的に許容されるコンデンサ２６両端電圧の電圧範囲が狭くなる。

次に、本実施形態の電力装置１の場合の最低限出力電圧の設定について説明する。
図２（ｃ）に示すように、本実施形態では、最低限出力電圧の設定値は、バイパス数に応じてあらかじめ設定される。すべての逆電圧印加回路２０が動作しており、バイパス数が０の場合には、設定値はＶｃｕｖ０とされる。この場合の設定値は、図２（ｂ）において説明した設定値Ｖｃｕｖと等しい値とすることができる。

逆電圧印加回路２０のバイパス数が１の場合には、設定値はＶｃｕｖ１とされる。Ｖｃｕｖ１は、Ｖｓ（ｍｉｎ）を（Ｎ－１）で除したものに余裕電圧ΔＶを加算することによって求められる。同様にして、バイパス数ｋに応じた設定値Ｖｃｕｖｋが計算され、あらかじめ設定される。

逆電圧印加回路２０のバイパス数が最大値ＮＲとなった場合には、設定値はＶｃｕｖＮＲとなる。ＶｃｕｖＮＲは、Ｖｓ（ｍｉｎ）を（Ｎ－ＮＲ）で除したものに余裕電圧ΔＶを加算することによって求められる。ＶｃｕｖＮＲは、図２（ｂ）で示した設定値Ｖｃｕｖ’と等しい値とすることができる。

本実施形態の電力装置１の効果について説明する。
上述したように、本実施形態の電力装置１では、逆電圧印加回路２０のバイパス数ｋに応じて、最低限出力電圧の設定値Ｖｃｕｖｋをあらかじめ設定するので、逆電圧印加回路２０ごとの出力電圧範囲を広くとることができる。

逆電圧印加回路２０がバイパスされるのは、逆電圧印加回路２０に過電圧印加等を含む異常状態が生じた場合である。つまり、本来の電力装置１では、逆電圧印加回路２０のほとんどは正常な状態で動作していることが期待されるので、そのような正常状態における出力電圧は、極力広い範囲で設定されることが望ましい。

図２（ｂ）に示した比較例のように、最低限出力電圧の設定値を固定値とすると、バイパス数が最大のときの最低限出力電圧を設定値とせざるを得ない。そのため、逆電圧印加回路２０のほとんどが正常に動作しているにもかかわらず、１つの逆電圧印加回路２０の両端電圧が最低限出力電圧を下回ることで、電力装置１自体を停止させてしまうおそれがある。

本実施形態の電力装置１では、逆電圧印加回路２０のバイパス数が少ないときには、最低限出力電圧の設定値を十分に低くすることができる。そのため、バイパス数の少ない、より正常な状態に近いときほど、出力電圧範囲を広くすることができる。

上述で説明した例のように、逆電圧印加回路２０のバイパス数が増えるにしたがい、逆電圧印加回路２０のコンデンサ２６の両端電圧を高く設定する場合がある。このような場合に、最低限出力電圧の設定値を固定値とすると、バイパス数が少ないときの方が、コンデンサ２６の両端電圧が低めに設定されているので、出力可能な電圧範囲がより狭くなってしまう。このようなシステムの場合でも、本実施形態では、十分な出力電圧範囲を確保することができる。

（第２の実施形態）
本実施形態では、多段に直列接続（カスケード接続）された単位変換器を含むモジュラーマルチレベルコンバータ（ＭＭＣ）形式の電力変換装置に適用する場合について説明する。
図３は、本実施形態に係る電力装置を例示する模式的なブロック図である。
図３に示すように、電力装置２０１は、電力変換器２１０と、制御装置２８０と、を備える。この例の電力装置は、交流を直流に変換し、あるいは直流を交流に変換する電力変換装置である。

電力変換器２１０は、端子２１１ａ～２１１ｃおよび端子２１１ｄ，２１１ｅを含む。電力変換器２１０は、端子２１１ａ～２１１ｃを介して、交流電源１０００に接続される。電力変換器２１０は、この例のように、変圧器１００２を介して、交流電源１０００に接続されてもよい。電力変換器２１０は、端子２１１ｄ，２１１ｅを介して、直流回路（図示せず）に接続される。

交流電源１０００および変圧器１００２等は、交流系統を構成する要素であってもよい。交流系統は、交流電源１０００や変圧器１００２のほか、交流負荷や交流の送電線等を含むことができる。

直流回路は、直流系統を構成する要素であってもよい。直流系統は、直流電源や直流負荷、直流送電線等を含むことができる。

制御装置２８０は、電力変換器２１０に接続されている。図示しないが、制御装置２８０は、端子２１１ａ～２１１ｃおよび端子２１１ｄ，２１１ｅを介して入出力される電圧や電流を入力し、また、単位変換器２２０のコンデンサの両端電圧を入力して、これらにもとづいて、各単位変換器２２０の制御のための制御指令を単位変換器２２０に送信する。制御指令は、各単位変換器の制御動作のためのゲート駆動信号に関する指令や、後述するバイパス指令、ゲートブロック指令等を含むことができる。

電力装置２０１は、交流電圧を所望の直流電圧に変換して、直流回路に供給する。また、電力装置２０１は、直流電圧を所望の交流電圧に変換して、交流回路に供給する。電力装置２０１は、交流－直流間の相互の変換を双方向に行う。電力装置２０１は、交流－直流間の双方向の変換に限らず、どちらか一方向の変換を行うようにしてもよい。

制御装置２８０は、各単位変換器２２０の異常状態の有無を監視している。制御装置２８０は、単位変換器２２０のいずれかに異常状態である場合には、その単位変換器２２０にバイパス指令を送信して、その単位変換器２２０の出力を短絡することによってバイパスし、その単位変換器２２０を直列接続から除外する。

制御装置２８０は、単位変換器２２０のバイパス数に応じて、単位変換器２２０の最低限出力電圧の設定値を決定し、設定値を単位変換器２２０に送信する。すべての単位変換器２２０は、受信した最低限出力電圧の設定値を設定する。

上述した他の実施形態の場合と同様に、単位変換器２２０の最低限出力電圧の設定値は、バイパス数が多くなるほど、高い値に設定される。単位変換器２２０の最低限出力電圧の設定値は、最大のバイパス数ＮＲのときにもっとも高い値とされ、バイパス数がゼロのときには、もっとも低い値とされる。

制御装置２８０は、各単位変換器２２０のコンデンサの両端電圧を監視し、いずれかの単位変換器２２０のコンデンサの両端電圧が最低限出力電圧を下回った場合に、ゲートブロック指令を生成し、各単位変換器２２０に送信する。

電力変換器２１０の構成について説明する。
電力変換器２１０は、複数の単位変換器２２０を含む。複数の単位変換器２２０は、同一の構成を有している。この例においては、単位変換器２２０が主回路を含んでいる。複数の単位変換器２２０は、直列（カスケード）接続されている。この例では、Ｎ個の単位変換器２２０が直列に接続されており、アームを構成している。２つのアームは、リアクトル２３０を介して、直列に接続されている。２つのアームおよびリアクトル２３０の直列回路は、端子２１１ｄ，２１１ｅの間に接続されている。この例では、三相交流に接続するために、２つのアームおよびリアクトル２３０の直列回路は、三相交流の各相に対応するように３つ並列に接続されている。

３つのリアクトル２３０の中間タップは、端子２１１ａ～２１１ｃにそれぞれ接続されている。

電力変換器２１０は、６個のアームを含んでいるので、６Ｎ個の単位変換器２２０を含んでいる。この例では、すべての単位変換器２２０は、それぞれを識別できるように識別番号“ｉ”（ｉは、１～６Ｎの整数）を有している。識別番号“ｉ”は、図３に示すように、各相ごとに、高電位側から低電位側に向かって一連番号とされている。

各単位変換器２２０のコンデンサの両端電圧Ｖｃ_ｉは、識別番号“ｉ”によって識別される。バイパス指令ＢＰ_ｉも識別番号“ｉ”によって識別される。上述の他の実施形態の場合と同様に、単位変換器２２０は、単位変換器２２０同士あるいは制御装置２８０が識別することができればよく、任意の番号であってよい。

各単位変換器２２０は、コンデンサの両端電圧Ｖｃ_ｉを検出して、制御装置２８０に送信する。各単位変換器２２０は、制御装置２８０からバイパス指令ＢＰ_ｉを受信することができる。バイパス指令ＢＰ_ｉは、バイパスすべき単位変換器２２０に送信され、バイパス指令ＢＰ_ｉを受信した単位変換器２２０は、バイパス状態に遷移する。

次に、制御装置２８０の構成例について説明する。
本実施形態では、各アームを構成する単位変換器２２０の直列数によらず、各アームの出力電圧が一定とされる制御方式が採用される。つまり、単位変換器２２０のバイパス数が増えるごとに、そのアームを構成する単位変換器２２０が出力すべき電圧は高くなる。

制御装置２８０は、異常判定部２８２と、バイパス数積算部２８４と、Ｖｃｕｖｋ設定部２８６と、Ｖｃ_ｉ判定部２８８と、を含む。異常判定部２８２、バイパス数積算部２８４およびＶｃｕｖｋ設定部２８６は、アームごとに設けられる。この例では、電力変換器２１０は、６つのアームを有するので、６組の異常判定部２８２、バイパス数積算部２８４およびＶｃｕｖｋ設定部２８６が設けられる。Ｖｃ_ｉ判定部２８８は、アームごとに設けてもよいし、すべてのアームに関する結果をまとめて入力するようにしてもよい。

異常判定部２８２（異常判定手段）は、各単位変換器２２０が異常状態にあるか否かを監視する。異常判定部２８２による異常状態監視は、各単位変換器２２０から送信されてくる異常信号を受信することによって行われる。異常判定部２８２は、単位変換器２２０のいずれかに異常状態が生じたと判定した場合には、異常状態を生じた単位変換器２２０に対してバイパス指令を生成し、異常状態となった単位変換器２２０に送信する。

バイパス数積算部２８４（バイパス数積算手段）は、異常判定部２８２によってバイパス状態と判定した数を積算してバイパス数ｋとして記憶する。

Ｖｃｕｖｋ設定部２８６（出力電圧設定手段）は、バイパス数積算部２８４から単位変換器２２０のバイパス数ｋを取得して、バイパス数ｋに応じた最低限出力電圧Ｖｃｕｖｋを設定する。

Ｖｃｉ判定部２８８（出力電圧設定手段）は、バイパス数ｋに応じた最低限出力電圧Ｖｃｕｖｋをしきい値に設定して、各単位変換器２２０から送信されてくるコンデンサ２２６の両端電圧Ｖｃ_ｉをＶｃｕｖｋと比較する。Ｖｃ_ｉ判定部２８８は、コンデンサ２２６の両端電圧Ｖｃ_ｉが最低限出力電圧Ｖｃｕｖｋ以上の場合には、通常の動作を継続する。Ｖｃｉ判定部２８８は、コンデンサ２２６の両端電圧Ｖｃｉが最低限出力電圧Ｖｃｕｖｋよりも低い場合には、ゲートブロック指令ＧＢを出力する。ゲートブロック指令ＧＢは、すべての単位変換器２２０に供給される。ゲートブロック指令ＧＢは、逆電圧印加回路２０のスイッチング素子２２２ａ～２２２ｄをオフさせ、電力変換器２１０の運転を停止する。上述の構成は、ハードウェアで実現してもよいし、ソフトウェアで実現してもよい、ソフトウェアで実現する場合には、上述の各部は、ＣＰＵ等の演算装置で実行されるプログラムを構成する１つ以上のステップによって実現される。

図４（ａ）および図４（ｂ）は、本実施形態の電力装置の一部を例示するブロック図である。
図４（ａ）は、フルブリッジ形式の単位変換器２２０の主回路の構成例を示している。図４（ｂ）は、ハーフブリッジ形式の単位変換器２２０ａの主回路の構成例を示している。

図４（ａ）に示すように、単位変換器２２０は、４つのスイッチング素子２２２ａ～２２２ｄを含む。スイッチング素子２２２ａ，２２２ｂは、直列に接続されている。スイッチング素子２２２ｃ，２２２ｄは、直列に接続されている。スイッチング素子２２２ａ，２２２ｂの直列回路およびスイッチング素子２２２ｃ，２２２ｄの直列回路は、コンデンサ２２６に並列に接続されている。電圧検出器２２７（電圧検出手段）は、コンデンサ２２６の両端電圧を測定するように、設けられている。

単位変換器２２０は、端子２２１ａ，２２１ｂを含んでいる。単位変換器２２０は、端子２２１ａ，２２１ｂを介して、他の単位変換器２２０や端子２１１ｄ，２１１ｅに接続されている。

スイッチング素子２２２ａ～２２２ｄ（スイッチ手段）は、適切にオンオフすることによって、コンデンサ２２６を適切な電圧になるように充電し、あるいは放電する。コンデンサ２２６の両端の電圧が出力されることによって、アームごとの出力電圧が決定される。

図示しないが、各単位変換器２２０は、制御回路を有しており、制御回路は、自己の単位変換器２２０の異常状態を監視し、異常状態である場合には、異常状態であることを表す信号を制御装置２８０に送信することができる。単位変換器２２０の異常とは、たとえば、制御回路に電力を供給する電源回路の故障等の場合である。

単位変換器２２０が異常状態の場合には、制御装置２８０からバイパス指令ＢＰ_ｉが送信される。バイパス指令ＢＰ_ｉを受信した単位変換器２２０の制御回路は、単位変換器２２０をバイパス状態にするように動作する。単位変換器２２０のバイパス状態は、たとえば、スイッチング素子２２２ｂ，２２２ｄ（バイパス手段）をオンし、スイッチング素子２２２ａ，２２２ｃをオフし、これらの状態を維持することによって実現される。単位変換器２２０のバイパス状態は、スイッチング素子２２２ａ，２２２ｃ（バイパス手段）をオンし、スイッチング素子２２２ｂ，２２２ｄをオフし、これらの状態を維持するようにしてもよいし、図示しないバイパス専用の短絡スイッチやサイリスタ等のターンオンによって実現してもよい。

ハーフブリッジ形式の場合については、フルブリッジ形式の場合と異なる構成について説明し、同一の構成については説明を省略する。図４（ｂ）に示すように、単位変換器２２０ａは、２つのスイッチング素子２２２ａ，２２２ｂを含む。２つのスイッチング素子２２２ａ，２２２ｂは直列に接続され、スイッチング素子２２２ａ，２２２ｂの直列回路は、コンデンサ２２６に並列に接続されている。

スイッチング素子２２２ａ，２２２ｂの直列回路の接続ノードに端子２２１ｃが設けられ、コンデンサ２２６の低電位側に端子２２１ｄが設けられている。単位変換器２２０ａは、端子２２１ｃ，２２１ｄを介して、他の単位変換器２２０ａに接続され、あるいは端子２１１ｄ，２１１ｅに接続されている。

単位変換器２２０ａのバイパス状態は、スイッチング素子２２２ｂをオンし、スイッチング素子２２２ａをオフされ、これらの状態を維持することによって実現される。単位変換器２２０ａのバイパス状態は、スイッチング素子２２２ａをオンし、スイッチング素子２２２ｂをオフし、これらの状態を維持するようにしてもよい。なお、フルブリッジ形式およびハーフブリッジ形式の単位変換器について、バイパス状態を実現するために、スイッチング素子に代えて、端子２２１ａ，２２１ｂ間または端子２２１ｃ，２２１ｄ間を短絡するように設けられたスイッチを設けるようにしてもよいし、図示しないバイパス専用の短絡スイッチやサイリスタ等のターンオンによって実現してもよい。

本実施形態の電力装置２０１では、単位変換器２２０，２２０ａのいずれかの構成が用いられる。以下、単位変換器２２０の場合について説明するが、単位変換器２２０ａの場合も同様である。

本実施形態の電力装置２０１の動作について説明する。
本実施形態の電力装置２０１では、各単位変換器２２０が自己の異常の有無を監視する。異常状態の検出は、各単位変換器２２０が有する制御回路によって行われる。自己の異常状態を検出した制御回路は、自己識別する識別番号“ｉ”とともに異常信号を制御装置２８０に送信する。

制御装置２８０では、異常判定部２８２が異常信号を識別番号“ｉ”とともに受信する。異常判定部２８２は、バイパス指令ＢＰ_ｉを生成し、識別番号“ｉ”を有する単位変換器２２０に送信する。

バイパス数積算部２８４は、異常判定部２８２が生成したバイパス指令の個数を積算して記憶する。なお、バイパス指令の積算は、たとえば、アーム単位で行われる。

Ｖｃｕｖｋ設定部２８６は、バイパス数積算部２８４から現在のバイパス数を取得する。Ｖｃｕｖｋ設定部２８６は、各単位変換器２２０に設定された最低限出力電圧の設定値Ｖｃｕｖｋを送信する。

各単位変換器２２０は、最低限出力電圧の設定値Ｖｃｕｖｋを受信して、設定する。

各単位変換器２２０は、コンデンサ２２６の両端電圧Ｖｃ_ｉを測定し、制御装置２８０に送信する。

制御装置２８０では、Ｖｃ_ｉ判定部２８８が両端電圧Ｖｃ_ｉを入力し、両端電圧Ｖｃ_ｉを、しきい値に設定された設定値Ｖｃｕｖｋと比較する。両端電圧Ｖｃ_ｉが設定値Ｖｃｕｖｋ以上の場合には、通常の動作を継続する。両端電圧Ｖｃ_ｉが設定値Ｖｃｕｖｋよりも低い場合には、Ｖｃ_ｉ判定部２８８は、ゲートブロック指令ＧＢを生成し、すべての単位変換器２２０に送信する。

このようにして、上述した電力装置１，２０１は、バイパス数によって出力電圧の範囲が狭まらないようにすることができる。

上述では、制御装置８０，２８０によって、逆電圧印加回路２０や単位変換器２２０の異常判定を行い、バイパス指令を生成するシステムを採用することとしたが、他のシステムを採用してもよい。たとえば、各逆電圧印加回路２０や各単位変換器２２０が異常判定し、逆電圧印加回路２０間や単位変換器２２０間で異常情報を共有し、みずからバイパス動作を行うようにしてもよい。この場合においては、最低限出力電圧の設定も、各逆電圧印加回路２０や各単位変換器２２０が行うようにしてもよい。

以上説明した実施形態によれば、多段接続された主回路のバイパス数によらず出力電圧を確保できる電力装置電力装置を実現することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１，２０１電力装置、１０直流遮断器、２０逆電圧印加回路、２６，２２６コンデンサ、２７，２２７電圧検出器、２８光サイリスタ、３０充電回路、４０，５０機械式遮断器、８０，２８０制御装置、８２Ｖｃ_ｉ判定部、８４バイパス数積算部、８６Ｖｃｕｖｋ設定部、９０電源盤、２２０単位変換器、２２２ａ～２２２ｄスイッチング素子、２８２異常判定部、２８４バイパス数積算部、２８６Ｖｃｕｖｋ設定部、２８８Ｖｃ_ｉ判定部

Claims

直列に接続された複数の主回路と、
前記複数の主回路を制御するように設けられた制御装置と、
を備え、
前記複数の主回路は、
コンデンサと、
前記コンデンサの両端電圧を出力するように設けられたスイッチ手段と、
前記コンデンサへの充電をバイパスして禁止するように設けられたバイパス手段と、
前記両端電圧を検出するように設けられた電圧検出手段と、
をそれぞれ含み、
前記複数の主回路それぞれのスイッチ手段が閉じることによって、前記コンデンサが直列に接続され、
前記制御装置は、
前記複数の主回路のそれぞれを監視して、異常状態を有する主回路を検出する異常判定手段と、
前記異常判定手段によって異常状態と判定された前記主回路の前記バイパス手段によって前記主回路をバイパスし、前記複数の主回路のうち、バイパスされた前記主回路の数であるバイパス数を積算するバイパス数積算手段と、
前記両端電圧と、あらかじめ設定された前記両端電圧の最低限出力電圧しきい値とを比較して、前記両端電圧が前記最低限出力電圧しきい値よりも低い場合に、前記複数の主回路の動作を停止させる出力電圧設定手段と、
を含み、
前記最低限出力電圧しきい値は、前記バイパス数ごとに設定され、前記バイパス数が多いほど高い値に設定された電力装置。
前記バイパス数が多いほど、前記両端電圧は高い値に充電される請求項１記載の電力装置。
前記複数の主回路の直列回路に並列に接続された機械式遮断器
をさらに備えた請求項１または２に記載の電力装置。
前記複数の主回路は、
第１スイッチング素子と、
前記第１スイッチング素子よりも低電圧側に設けられ、前記第１スイッチング素子に直列に接続された第２スイッチング素子と、
を含み、
前記第１スイッチング素子および前記第２スイッチング素子は、前記コンデンサに並列に接続され、
前記スイッチング手段は、前記第１スイッチング素子がオンし、前記第２スイッチング素子がオフすることによって前記両端電圧を出力し、
前記バイパス手段は、前記第１スイッチング素子がオフし、前記第２スイッチング素子がオンすることによって前記主回路をバイパスする請求項１または２に記載の電力装置。
交流系統が接続される交流端子と、
直流系統が接続される直流端子と、
をさらに備え、
前記複数の主回路は、前記交流端子と前記直流端子との間に接続された請求項４記載の電力装置。
直列に接続された複数の主回路と、
前記複数の主回路を制御するように設けられた制御装置と、
を備え、
前記複数の主回路は、
コンデンサと、
前記コンデンサの両端電圧を出力するように設けられたスイッチ手段と、
前記コンデンサへの充電をバイパスして禁止するように設けられたバイパス手段と、
前記両端電圧を検出するように設けられた電圧検出手段と、
をそれぞれ含み、
前記複数の主回路それぞれのスイッチ手段が閉じることによって、前記コンデンサが直列に接続され、
前記複数の主回路のそれぞれは、
みずからの主回路を監視して、異常状態を検出し、
異常状態と判定された場合に前記みずからの主回路の前記バイパス手段によって前記みずからの主回路をバイパスし、
前記複数の主回路の異常状態を共有して、前記複数の主回路のうち、バイパスされた前記主回路の数であるバイパス数を積算し、
前記両端電圧と、あらかじめ設定された前記両端電圧の最低限出力電圧しきい値とを比較して、前記両端電圧が前記最低限出力電圧しきい値よりも低い場合に、前記複数の主回路のすべての動作を停止させ、
前記最低限出力電圧しきい値は、前記バイパス数ごとに設定され前記バイパス数が多いほど高い値に設定された電力装置。