JP7239487B2 - 組み込みシステムをコントロールコンピュータに接続するためのアダプタおよびアダプタの整合方法 - Google Patents

Description

本発明は、組み込みシステムをコントロールコンピュータに接続するためのアダプタおよびかかるアダプタの整合方法に関する。

個々の用途に応じて、多くは最小限の整合済みインタフェースを介して周辺環境と相互作用する組み込みシステム、つまりコンパクトな省エネ型のコンピュータが、数多くの技術分野で広く用いられている。ここでは特に、ある物理的プロセスのパラメータを１つまたは複数のセンサを用いて測定し、１つまたは複数のアクチュエータを用いてこの物理的プロセスに作用を及ぼす制御装置を対象とすることができる。

新たな製品を開発しようという場合、ラピッドコントロールプロトタイピング（ＲＣＰ）として知られているストラテジがしばしば用いられ、これによれば既存の制御装置が個々の物理的プロセスに投入され、つまり例えば自動車のエンジンの動作を制御し、個々の機能もしくは調整ストラテジのみが変更される。バイパス処理としても知られているこの手法の場合、制御装置において十分なリソースを利用できるかぎり、新たな調整ストラテジを制御装置において直接、計算することができ（内部バイパス処理）、または通常の制御装置の数倍の計算能力を有するがエネルギー消費も数倍であることが多い、外部のコントロールコンピュータにおいて計算を行うことができる（外部バイパス処理）。

両方の事例において、制御装置から値を読み出す、かつ／または制御装置に値を引き渡すためのインタフェースが必要とされる。頻繁に登場する特定のプロセッサファミリのために、整合済みアダプタを入手可能である。例えば独国特許発明第１０２００４０２７０３３号明細書から、制御装置デバッグインタフェースを介して制御装置に接続されており、かつデータ伝送インタフェースを介して標準ＰＣのようなコントロールユニットに接続された動作制御装置が公知である。

比較的古い制御装置、および／またはあまり広くは用いられていないマイクロコントローラを備えた制御装置が投入される場合には、個々の個別事例ごとにインタフェースを専用に開発しなければならない。この目的で、制御装置の多数の細部を調べなければならず、もしくはそれらの細部をアダプタの開発者に伝えなければならない。たとえそれらの情報をたやすく入手できたとしても、開発に付随して時間とお金とが著しく費やされる。

国際公開第２０１１／０８８８７８号から、少なくとも１つの装置をサービス指向アーキテクチャ（ＳＯＡ）ネットワークに接続するための接続モジュールが公知である。この場合、少なくとも１つの装置の機能が、ＳＯＡネットワーク内の１つのサービスとして形成されており、接続モジュールは、少なくとも１つの装置を接続するための少なくとも１つの第１のインタフェースと、ＳＯＡネットワークを接続するための少なくとも１つの第２のインタフェースとを有し、さらに接続モジュールは、コンピュータプログラムを処理するための計算装置を有する。実行すべきコンピュータプログラムの一部分は標準に準拠して予め定められており、このコンピュータプログラムの他の部分を、少なくとも１つの装置に設けられているファームウェアの、ＳＯＡネットワークへの整合を実現する目的で、少なくとも１つの装置のメーカによって自由にプログラミング可能である。ＳＯＡによってウェブサービスのコンセプトが、サービスをベースとする広範囲のアプリケーションのためのアーキテクチャに拡張され、このアーキテクチャによって、技術的および専門的なサービスが緩く結合されたサービスの形態で提供される。バインドすべきシステムの定義に基づき１つのフレームが生成され、装置のメーカはこのフレームをソースコード中の対応する機能によって満たす。つまり接続モジュールによって、ウェブサービスに関するノウハウなしで装置の機能のカプセル化が可能となる。サービスの記述はレポジトリに格納され、これにより例えば無線伝送区間を介してセンサにアクセスすることができる。

特に自動車における制御装置の場合には通常、厳格なリアルタイム要求が適用され、これによれば新たなセンサ値に対する応答を、例えば１ミリ秒といった予め定められた最大待ち時間以内に行わなければならない。このことから結果としてバイパス処理のためには、この時間の何分の一かでデータ交換を行わなければならない、という要求が生じる。自動化システムと測定システムの標準化団体（Association for Standardization of Automation and Measuring Systems ASAM）は、バイパス処理のために汎用測定および較正プロトコルＸＣＰを定義した。例えば２０１５年５月１日にバージョンASAM MCD-1 XCP V1.3.0が公開された（www.asam.net参照）。今後のバージョンの互換性が保たれるように、新たなバージョンの付加的な機能はオプションである。汎用測定および較正プロトコルを、例えばイーサネットのようなさまざまなネットワークインタフェースに積み重ねて構築することができる。ただし比較的古い制御装置を用いて利用するためには、ＸＣＰの固有の実装は煩雑であり、コスト効率がよくない。

したがって本発明の課題は、固有のアダプタを簡単に提供することである。特に、設けられている機能の広範囲に及ぶ整合をユーザが独自に行えるようにしたい。

本発明によればこの課題は、請求項１記載のアダプタおよび請求項１１記載のアダプタのコンフィギュレーション方法によって解決される。従属請求項には本発明の有利な実施形態が記載されている。

組み込みシステムをコントロールコンピュータに接続するための本発明によるアダプタは、標準インタフェース、特にネットワークインタフェース、第１の部分回路、および第２の部分回路を含む。第１の部分回路は、標準インタフェースを介し、特にイーサネットまたはＩＯＣＮＥＴのような標準に準拠した標準インタフェースを介し、標準プロトコル、好ましくはＸＣＰを用いて、コントロールコンピュータと通信するように構成されている。第１の部分回路は内部インタフェースを介して第２の部分回路に接続されており、第２の部分回路はプログラマブル算術コンポーネントを有し、このコンポーネントは、内部インタフェースを介した呼び出しによって呼び出し可能な複数の基本機能から成る全体集合から少なくとも１つの基本機能を提供するようにコンフィギュレーションされている。第１の部分回路は、内部インタフェースを介して受信された１つまたは複数の値を、標準プロトコルのプロトコルフォーマットに変換するように構成されており、その際に第２の部分回路を、固有インタフェースを介して組み込みシステムに接続することができる。本発明によれば、第１の部分回路は、プログラマブル論理コンポーネントおよび不揮発性メモリを含み、この不揮発性メモリに、プログラマブル論理コンポーネントの固定的なコンフィギュレーションが格納されており、第１の部分回路は、サポートされている一群のプロトコル機能のうち標準インタフェースを介して標準プロトコルにおいて要求されたプロトコル機能を、複数の基本機能から成る定義された全体集合からの１つまたは複数の基本機能の呼び出しに変換するように構成されており、第２の部分回路は、ユーザにより書き込み可能なメモリを含み、このメモリに、プログラマブル算術コンポーネントのバイナリコードを格納可能である。特に実装を、ユーザにより少なくとも１つの基本機能に整合可能である。

本発明によるアダプタは２つの部分回路に分割されることから、接続すべき組み込みシステムに左右されることなく、第１の部分回路を固定的に実装もしくはコンフィギュレーションすることができ、整合させる必要がない。好ましくは第１の部分回路は、ＸＣＰのような標準プロトコルの完全な実装を含む。好ましくは、第１の部分回路のコンポーネント装備は固定的に維持され、第２の部分回路は、この第２の部分回路に配置されたコンポーネントの整合を可能にする電気的接続部を有する。

プログラマブル算術コンポーネントおよび／または第２の部分回路のさらなる装備もしくは結線の特性を定義する予め定められた仕様に基づき、第２の部分回路をユーザによって作成することができる。特に第２の部分回路について、好ましくはテキストフォーマットまたはバイナリフォーマットで伝えて整合させることのできる回路仕様を定義することができる。

第１の部分回路を固定的に実装するということが特に意味しているのは、第１の部分回路のバイナリコードは不揮発性メモリに格納されており、第２の部分回路のコンフィギュレーションに左右されることなく変更されないまま維持される、ということである。ここで変換とは、１つまたは複数の基本機能へのプロトコル機能の変換のことであって、その際に好ましくは少なくとも１つの基本機能が２つまたはそれよりも多くのプロトコル機能の変換時に呼び出され、その結果、基本機能の総数を少数に抑えることができるようになる。好適には、さまざまな基本機能もしくは基本機能の総数が事前定義されている。

第２の部分回路は好ましくは整合可能に構成されており、これに対して種々の回路構成部分も具体的な適用事例に整合されたバイナリコードも含むことができる。この場合、基本機能の総数から１つまたは複数の基本機能を、固有にバイナリコードで実装することができる。第２の部分回路がユーザによって書き込み可能なメモリを含むと有利であり、このメモリに、プログラマブル算術コンポーネントをコンフィギュレーションするためのバイナリコードを格納することができる。第２の部分回路が、予め定められた構造のプログラマブル算術コンポーネントを含むならば、定義された機能のすべての呼び出しが定義された０値またはエラー値を供給するように、第２の部分回路を事前定義されたファイルに基づきコンフィギュレーションすることができる。ユーザは、１つまたは複数の定義された基本機能を提供するように、第２の部分回路を整合させることができ、その際に基本機能は好ましくはライブラリに基づき作成される。このため、所望の機能を定義するだけでよく、標準プロトコルの完全な実装を開発しなくてよい。好ましくは基本機能の総数によって、ＸＣＰ標準において定義されているプロトコル機能の部分集合が提供される。具体的な適用時例において、個々の基本機能だけが固有に実装されるならば、つまり機能の個数が基本的にサポートされているプロトコル機能の規模よりも一段と低減されているならば、ユーザの手間を特に少なく抑えることができる。

組み込みシステムを好ましくは制御装置とすることができ、この制御装置について電子制御ユニット（ＥＣＵ）という名称も広く用いられている。特にこれを自動車制御装置とすることができる。制御装置は、具体的な課題提起に合わせて多様に整合され、この場合、用いられるマイクロコントローラは、できるかぎり僅かなコストおよび必要とされる計算能力に基づき選択される。新たな制御装置を既存の設計に基づき構築しながら開発する場合には、比較的古いマイクロコントローラを固有のインタフェースを用いて引き続き利用するように、構成することも考えられる。

コントロールコンピュータを、ラップトップまたはデスクトップとして構成された通常のユーザＰＣとすることができるが、特定用途向けのコンピュータとすることもでき、これは例えば自動車において用いるために許容可能な温度範囲に関して設計されている。特にコントロールコンピュータを専用ＲＣＰシステムとすることもできる。コントロールコンピュータを第１の部分回路に接続している標準インタフェースを、ケーブル接続されたまたはケーブルなしのイーサネット標準に従い構成することができ、好適にはメーカ固有の標準とすることもでき、特に、例えばシステムのリアルタイム性能に関して最適化されたｄＳＰＡＣＥのＩＯＣＮＥＴなどとすることができる。

プログラマブル算術コンポーネントを、プログラマブル論理コンポーネント（ＦＰＧＡ）および／またはマイクロプロセッサとして構成することができる。プログラマブル算術コンポーネントのコンフィギュレーションは、好ましくは不揮発性メモリを用いて行われ、この不揮発性メモリに、少なくとも１つの機能を実行するためのコンフィギュレーションおよび／またはプログラム命令が格納されている。第２の部分回路がプログラマブル論理コンポーネントを含むならば、このコンポーネントを例えば、インタフェース定義を含むＶＨＤＬファイルに基づきコンフィギュレーションすることができる。その際に、これ以上実装されない機能に対してゼロ値またはエラー値の戻り値が事前定義されていると有利である。これによって、固定的に維持されたままの第１の部分回路を用いるのが簡単になり、実装されていないプロトコル機能の不所望な呼び出しを、ゼロ値またはエラー値に基づき、コントロールコンピュータの側でたやすく確認することができる。

固有インタフェースは、レベル整合および固有差込コネクタを含むことができ、組み込みシステムにおいて用いられるマイクロコントローラに応じて、ＪＴＡＧまたはＮｅｘｕｓのような標準に積み重ねて構築することができ、特に標準の独自の拡張を含むことができる。

内部インタフェースを、基本的に任意の物理的インタフェースを介してトンネリングすることができる。このようにすれば、できるかぎり簡単な回路構造に関して、または第１の部分回路と第２の部分回路との間で達成可能なできるかぎり大きな間隔に関して、最適化することができる。

本発明によれば、第１の部分回路はプログラマブル論理コンポーネントを含み、このコンポーネントは、コントロールコンピュータとの通信、および／または標準プロトコルにおいて要求されたアクションの、１つまたは複数の基本機能の呼び出しへの変換、を実施するように構成されている。さらに第１の部分回路は不揮発性メモリを含み、この不揮発性メモリに、プログラマブル論理コンポーネントの固定的なコンフィギュレーションが格納されている。プログラマブル論理コンポーネント、特にフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を使用することの利点は、個々のプロトコルに対し最適な実装を提供することができ、また、並列処理も可能なことである。プログラマブル論理コンポーネントのコンフィギュレーションは、所望のプロトコルに対してアダプタのメーカがただ１度、作成すればよい。第１の部分回路を、限定的にコンフィギュレーション可能に構成することができ、特にプログラマブル論理コンポーネントの初期化時に、格納されている複数のコンフィギュレーションの間で選択を下すように、構成することが考えられる。つまりこの場合には第１の部分回路を、複数の固定的なバリエーションを用いて事前にコンフィギュレーションしておくことができる。

固定的なコンフィギュレーションとはいえ、個々のパラメータもしくはフラグをセットすることも可能であり、これによって詳細な整合を行い、例えば部分機能をオンまたはオフにすることができる。プログラマブル論理コンポーネントのコンフィギュレーションは、さまざまな実施形態によれば、アクティベート可能な特別機能を有することもでき、これは特に、測定要求を含むリストを処理するためのユニットなどである。組み込みシステム自体の固有インタフェースが、リスト処理の可能性を提供していないならば、ＸＣＰプロトコルに従って引き渡されるＤＡＱ測定要求（ＤＡＱはＤａｔａ Ａｃｑｕｉｓｉｔｉｏｎの略）を含むリストを、個別値読み出し機能の対応する多数の呼び出しに変換することができる。この場合、特別機能は好適には固定的にコンフィギュレーションに実装されており、アダプタの初期化時にアクティベートするだけでよい。

１つの好ましい実施形態によれば、第２の部分回路は第１の部分回路とは分離されて実装されており、その際に第２の部分回路は、独立したプログラマブル論理コンポーネントおよび／またはマイクロコントローラ、ならびにメモリを含み、このメモリは、複数の基本機能から成る全体集合から少なくとも１つの基本機能を提供するために、論理コンフィギュレーションおよび／またはプログラミング命令を含む。このメモリを不揮発性で構成することができ、または例えば第１の部分回路が十分に大きな不揮発性メモリを有するならば、アダプタの初期化時にそのつど、内部インタフェースを介して論理コンフィギュレーションの伝送を行うことができる。これによって、第２の部分回路において使用されるコンポーネントのフレキシブルな選択が可能となり、必要とされる計算能力、所要スペースおよび所要エネルギーを、フレキシブルに互いに考量することができる。

本発明の１つの特に格別好ましい実施形態によれば、アダプタは少なくとも２つのボードを含み、これら少なくとも２つのボード間に少なくとも１つの導体が配置されており、特にフレキシブルな導体および／またはピンヘッダが配置されており、第１の部分回路は第１のボード上に実装されており、第２の部分回路は第２のボード上に実装されている。フレキシブルな導体を、特にケーブルもしくはリッツ線として、またはフレキシブルなボード領域として構成することができる。これにより可能となる各部分回路の空間的分離が特に有利となるのは、制御装置付近の設置スペースが制限されている場合、および／または電流供給が難しい場合、および／または好適でない周囲条件が生じている場合である。このようにすれば例えば、第２の部分回路だけをさらに拡げられた動作領域において機能させればよく、または第２の部分回路だけが特に高い信頼性で密閉されたハウジングを有すればよい。

アダプタが別の固有インタフェースを有し、特にセンサインタフェースおよび／またはアクチュエータ用動作制御回路を有し、かつ／またはアダプタがバスインタフェースを有し、特に、ＣＡＮ、ＣＡＮーＦＤまたはＬＩＮのような自動車バス用のバスインタフェースを有すると、有利である。アクチュエータ用動作制御回路は、単に動作制御論理信号を供給するだけでもよいし、または第２の部分回路に配置されたアクチュエータ駆動用パワーエレクトロニクス装置を含んでいてもよい。アダプタがバスインタフェースを有するならば、多数の装置を作動させることができ、したがってゲートウェイ機能を実装することもできる。

好ましくは、アダプタは補助インタフェースを含み、この補助インタフェースを介してさらに別のコンピュータを接続することができる。この場合、少なくとも１つの提供される基本機能を、補助インタフェースを介した呼び出しによってアクティベートすることができる。さらにアダプタはアービトレーションユニットを含み、このユニットは、第１のインタフェースから、または補助インタフェースから、実行用のプログラマブル算術コンポーネントへ、呼び出しを転送するように構成されている。最も簡単な事例によれば、アービトレーションユニットは、優先位置があるまたはないスイッチのように実現することができる。ここで優先位置とは、第１のインタフェースを介して到来した呼び出しが常に優先されて実行される、ということを意味する。この場合、標準インタフェースまたは補助インタフェースを、第１のインタフェースとして優先させることができる。この場合、補助インタフェースのプロトコルを、標準インタフェースのプロトコルと一致させてもよいし、またはそれとは異ならせてもよい。したがって基本的に、補助インタフェースにおいて定義されたセレクションのために、１つまたは複数の基本機能への変換を提供するように、構成することが考えられる。変換ルールを作成するための手間は、補助インタフェースのプロトコルごとに一度だけしかかからない。基本機能全体集合から基本機能がそのつど呼び出されるだけであることから、さらなるプロトコルもしくはさらなる補助インタフェースのサポートのために、第２の部分回路の機能部分における変更が必要とされない。さらに考えられるのは、補助インタフェースを、第１または第２の部分回路に配置することである。

本発明の１つの特に好ましい実施形態によれば、アービトレーションユニットは、少なくとも１つのバッファを含み、時間的にオーバラップして到来する複数の機能呼び出しを、事前定義された少なくとも１つのルールに基づき、相前後して実行するように構成されている。

事前定義されたルールを特に、条件の存在がチェックされ、この判定基準に基づき望ましい優先順位が定義されるように、構成することが考えられる。例えば個々のインタフェースのためのタイムスロットの設定を、以下のようにして行うことができる。すなわち周期的に、予め定められた第１の期間にわたり標準インタフェースが呼び出しを送信することができ、補助インタフェースは阻止されており、もしくは第２の期間にわたり補助インタフェースが呼び出しを送信することができ、標準インタフェースは阻止されている、というようにして行うことができる。１つの択一的な構成によれば例えば、標準インタフェースを介して到来する機能の呼び出しが、補助インタフェースを介して到来する機能の呼び出しよりも、常に高いまたは常に低い優先順位を有するように、構成することが考えられる。したがってこのことを、個々のコンピュータに基づく優先順位付けとみなすこともでき、それというのもインタフェースとコンピュータとの間には、固定的な１対１の対応関係が存在するからである。別の選択肢として、またはこれに加えて、優先順位を呼び出された機能に基づき選択するように、構成することも考えられる。アービトレーションユニットは、好ましくは第２の部分回路に実装されている。

本発明の１つの特に格別好ましい実施形態によれば、標準インタフェースに第１のバッファが対応づけられており、補助インタフェースに第２のバッファが対応づけられており、この場合、機能呼び出しが、その機能呼び出しが到来したインタフェースに対応づけられたバッファに記憶される。両方のバッファがそれぞれ少なくとも１つの呼び出しを含む事例では、より高い優先順位が割り当てられた機能呼び出しが最初に実行される。機能呼び出しが到来したインタフェースに基づき優先順位が割り当てられる場合に、別の選択肢として、より低く優先順位付けられたインタフェースだけにバッファを対応づけるように、構成することも考えられる。

本発明の１つの択一的な特に格別好ましい実施形態によれば、アービトレーションユニットは、複数の機能呼び出しのために１つのバッファを有し、この場合、バッファに記憶された呼び出しは、それらのポジションに従い相前後して実行され、さらにこの場合、新たに到来した呼び出しはそれらの優先順位に基づきバッファに分類されて入れられ、その結果、高い優先順位を有する呼び出しが、低い優先順位を有する呼び出しよりも前に実行されるようになる。バッファを特に、ＦＩＦＯメモリ（Ｆｉｒｓｔ ｉｎ Ｆｉｒｓｔ Ｏｕｔ）として構成することができる。

本発明はさらに、組み込みシステム、コントロールコンピュータ、および本発明によるアダプタを含むコンピュータシステムに関する。この場合、組み込みシステムは、アダプタを介してコントロールコンピュータに接続されており、好ましくはアダプタの第１の部分回路がコントロールコンピュータに組み込まれている。

本発明によればさらに、アダプタを、特に本発明によるアダプタを整合させる方法が提供される。この場合、アダプタは、標準インタフェース、第１の部分回路、および第２の部分回路を有し、第１の部分回路は、標準インタフェースを介し、特にイーサネットまたはＩＯＣＮＥＴのような標準に準拠した標準インタフェースを介し、標準プロトコルを用いて、特にＸＣＰを用いて、コントロールコンピュータと通信するように構成されている。この場合、第１の部分回路はさらに、サポートされている一群のプロトコル機能のうち標準インタフェースを介して標準プロトコルにおいて要求されたプロトコル機能を、複数の基本機能から成る定義された全体集合からの１つまたは複数の基本機能の呼び出しに変換するように構成されており、第１の部分回路は、内部インタフェースを介して第２の部分回路に接続されており、第２の部分回路は、ユーザにより選択可能または整合可能な固有インタフェースを有し、第２の部分回路は、プログラマブル論理コンポーネントおよび／またはマイクロコントローラを含む。さらにこの場合、第２の部分回路は、複数の基本機能から成る定義された全体集合から少なくとも１つの基本機能を実装し、少なくとも１つの基本機能の実装は、パラメータ設定可能な多数の基本機能を含むライブラリに基づきユーザにより作成され、少なくとも１つの基本機能の少なくとも１つのパラメータは、ユーザにより固有に選択され、かつ／または基本機能の少なくとも１つのアクションがユーザにより追加される。パラメータという概念には、ユーザによって設定される任意の情報が含まれるべきであり、それらの情報により機能がいっそう厳密に指定される。したがってパラメータを数値、メモリアドレス、または文字列定数とすることができる。組み込みシステムのプロセッサのバイナリシーケンスまたは機械命令も、パラメータという概念に入れることができる。処理シーケンスの設定をパラメータ（これは特に実施すべきアクションの列挙も含む）の固有の選択によって行うことができるように、構成することも考えられる。基本機能の少なくとも１つのアクションを、プログラマブル算術コンポーネントの論理演算または算術演算またはプロセッサ命令とすることができる。提供される基本機能の実装がユーザにより固有に行われることによって、具体的な用途に合わせて任意の整合が可能となる。

ここでライブラリという概念には、事前定義されたファイル例えばＶＨＤＬファイルの事例も含まれるべきであり、このファイルによって内部インタフェースが定義される。基本的に、ネットリストを含むファイルであっても用いることができる。好適には、少なくとも１つの提供される基本機能によって、組み込みシステムまたはセンサのような接続されたハードウェアに依存するイベントがもたらされる。複数の基本機能から成る全体集合の基本機能が具体的な用途において提供されない場合には、事前定義されたファイルによって、固定的なゼロ値またはエラー値の戻り値を定義することができる。

好ましくは、ライブラリは、ブロック線図を用いて動的システムをシミュレーション可能な技術計算環境におけるブロックライブラリとして構成されており、この場合、ブロックライブラリは、１つまたは複数の実装における１つまたは複数の基本機能を含み、さらにこの場合、第２の部分回路のプログラマブル論理コンポーネントおよび／またはマイクロコントローラのための実行可能なバイナリコードは、少なくとも部分的にブロック線図から自動的に作成される。例えば基本的に類似した機能を、さまざまなバリエーションもしくはそれぞれ異なる機能範囲で提供することができる。実行可能なバイナリコードが、コードジェネレータによりブロック線図から作成されるようにして、１回テストされた機能を、そのコードジェネレータによりサポートされているすべてのハードウェアプラットフォームに適用することができる。

特に好ましくはブロックライブラリによって、１つの同一または同等の機能のそれぞれ異なる２つの実装が提供され、この場合、実装の種類をユーザがグラフィックユーザインタフェースにおいて選択することができる。好適には、第１の実装はマイクロプロセッサによって行われ、第２の実装は、プログラマブル論理コンポーネントのコンフィギュレーションにおける論理回路として構成されている。マイクロプロセッサを好適には、プログラマブル論理コンポーネントもしくはＦＰＧＡにおけるＩＰコアとして実装することもでき、ブロックライブラリは、具体的なＩＰコアに対して整合されたソフトウェアコンポーネントを含むことができる。

第１の部分回路は、プログラマブル論理コンポーネントの固定的なコンフィギュレーションとして構成されており、ライブラリは、ハードウェア記述言語、特にＶＨＤＬまたはＶｅｒｉｌｏｇでの内部インタフェースの定義を含み、第２の部分回路は、少なくとも部分的に、プログラマブル論理コンポーネントにおける定義に基づき実装されると、有利である。

好ましくは、ライブラリは、定義された複数の基本機能の全体集合からの基本機能各々について最小実装を含み、この場合、好ましくは、最小実装は、ユーザにより固有に整合可能なパラメータを有しておらず、さらにこの場合、ユーザにより固有に実装されない基本機能各々のために、第２の部分回路において最小実装が提供される。このようにすれば、個々の用途に対しユーザの実装の手間が最小限に抑えられる。

次に、図面を参照しながら本発明について詳しく説明する。この場合、同様の部材は同じ参照符号で表される。図示されている実施形態は極めて概略的に描かれており、つまり間隔ならびに横方向および縦方向の寸法は縮尺どおりではなく、特に明記しないかぎり、それらの寸法は推定可能な幾何学的相互関係も有していない。

アダプタの第１の実施例を示す図である。 アダプタの第２の実施例を示す図である。 アダプタとのデータ交換を概略的に示す図である。 アダプタの第３の実施例を示す図である。 アダプタの第４の実施例を示す図である。 ライブラリを用いたアダプタのコンフィギュレーションを概略的に示す図である。

図１には、本発明によるアダプタの第１の実施例を含むコンピュータシステムが示されている。

コントロールコンピュータＲＣＰは標準インタフェースＮＥＴを介して、アダプタの第１の部分回路ＴＳ１に接続されている。標準インタフェースＮＥＴを、イーサネット標準に準拠するネットワークインタフェースとして構成することができるが、ＰＣＩエクスプレスのような標準、またはある標準の変形例えばＩＯＣＮＥＴを用いることもできる。これに加え第１の部分回路は、給電電圧接続端子Ｖ_ｂａｔを有する。別の選択肢として、所要導線本数を減らす目的で、標準インタフェースＮＥＴを介してアダプタの電流供給を行うように、構成することも考えられる。第１の部分回路ＴＳ１は、ＸＣＰのような標準プロトコルを介して、コントロールコンピュータＲＣＰの測定要求および／または制御命令を受信し、それらを事前定義された機能の呼び出しに変換するように構成されている。

内部インタフェースＩＮＴを介して、第１の部分回路ＴＳ１は第２の部分回路ＴＳ２に接続されている。第２の部分回路ＴＳ２は、ユーザにより定義された機能範囲を有し、したがって所期のように具体的な用途に整合させることができ、特に接続すべきマイクロコントローラμＣに整合させることができる。必要な機能のみが提供されるようにすることで、第２の部分回路ＴＳ２を省エネ型でコンパクトに構成することができ、したがって第２の部分回路ＴＳ２を好適には制御装置ＥＣＵのような組み込みシステムのすぐ隣りに配置することができ、このため内部インタフェースＩＮＴまたは制御装置ＥＣＵの接続端子を介して、第２の部分回路ＴＳ２に電流を供給することができる。特に、固有インタフェースを以下のように形成することができる。すなわち、第２の部分回路ＴＳ２を制御装置ＥＣＵにじかに差し込むことができ、このため電気的にだけでなく機械的にも制御装置ＥＣＵに接続されるようにし、その際にこのインタフェースは好適には周囲の影響に対し保護され、広い温度範囲にわたり信頼性のある機能が保証されるように構成されている。

図示の実施例の場合、コントロールコンピュータＲＣＰは、別の標準インタフェースＮＥＴを介して、ノートブックのようなユーザＰＣに接続される。

図２には、本発明によるアダプタの第２の実施例が示されており、この場合、アダプタは少なくとも部分的にコントロールコンピュータに組み込まれている。

コントロールコンピュータＲＣＰは少なくとも１つのプロセッサＣＰＵを有し、特にマルチコアプロセッサまたはマルチプロセッサ、ワークメモリＲＡＭ、および不揮発性メモリＮＶＭを有し、この不揮発性メモリに好ましくはオペレーティングシステムおよび／またはブートローダが格納されている。高速バスＳＢＣもしくは対応するコントローラを介して、アダプタの第１の部分回路ＴＳ１および装置インタフェースＤＥＶが接続されている。装置インタフェースＤＥＶを介して好適には、例えば１つまたは複数のアナログまたはディジタルのＩ／Ｏチャネルを提供するインタフェースカードのような、図示されていない多数のモジュールを接続することができる。第１の部分回路ＴＳ１は好適には、プログラマブル論理コンポーネント、特にＦＰＧＡを含む。プログラマブル論理コンポーネントは、少なくとも１つの（部分）コンフィギュレーションＢＹＰを含み、これはＸＣＰのような標準プロトコルにおいて測定要求を受信し、定義された機能の呼び出しに変換するように構成されている。

第１の部分回路ＴＳ１は、内部インタフェースＩＮＴを介して第２の部分回路ＴＳ２に接続されており、第２の部分回路ＴＳ２は好適には、その固有インタフェースＩＤＳおよび実装された機能に関して、検査対象である制御装置ＥＣＵの特性およびプラニングされた測定に整合されている。固有インタフェースＩＤＳは、特別に構成された端子、固有の差込コネクタ、またはピンヘッダを有することができる。（図面に示唆されているように）第２の部分回路ＴＳ２がケーブルを介して制御装置ＥＣＵに接続されているように、構成することも考えられる。

図３には、本発明によるアダプタとのデータ交換の一例が示されており、この場合、通信に関与するユニットおよび交換されるデータもしくはメッセージのみが概略的に描かれている。

コントロールコンピュータＰＣは、ＸＣＰメッセージを第１の機能ブロックＢＹＰに送信し、第１の機能ブロックＢＹＰは、ＸＣＰメッセージを定義された機能の呼び出しに変換し、これを第２の機能ブロックＡＰＩに送信する。１つの機能ブロックを特に、プログラマブル論理コンポーネントの完全なコンフィギュレーションまたは部分コンフィギュレーションとして構成することができる。第２の機能ブロックＡＰＩは、制御装置ＥＣＵに対する固有インタフェースＩＮＴ＿ＥＣＵ、およびセンサＳＥＮが接続された別の固有インタフェースＩＮＴ＿ＳＥＮを含む。

したがって第２の機能ブロックＡＰＩは、制御装置ＥＣＵおよびセンサＳＥＮに整合されており、定義された複数の機能から成るセレクションを実装する。例えば機能Ｌｉｅｓ＿Ａｄｒ．が描かれており、この機能は、引き渡されたアドレスに応じて、制御装置ＥＣＵまたはセンサＳＥＮの読み出しを可能にする。

例えば制御装置ＥＣＵから値を読み出すべき場合に、コントロールコンピュータはステップＳ１において、ＸＣＰ標準に従い対応するコマンドを送信し、このコマンドはここではＸＣＰ＿Ｒｄ．によって表されている。第１の機能ブロックＢＹＰはこのコマンドを受信し、ステップＳ２において、定義された機能の呼び出しＬｉｅｓ＿Ａｄｒ．に変換し、これが第２の機能ブロックＡＰＩに送信される。第２の機能ブロックＡＰＩはこの呼び出しを、この実施例では以下のようにして変換する。すなわち、機能Ｌｉｅｓ＿Ａｄｒ．が呼び出されると、第１のアドレス範囲において０ｘＡまでのアドレスであれば、ステップＳ３において第１の信号Ｓｅｑ＿Ｉｎｉｔが、さらなるステップＳ４において第２の信号Ｓｅｑ＿Ｒｄ．が、固有インタフェースＩＮＴ＿ＥＣＵを介して制御装置ＥＣＵに送信されるようにして変換する。

これらの信号を特に、制御装置ＥＣＵのマイクロプロセッサの固有のプロセッサ命令に対応させることができ、これらは通常のプログラム命令またはデバッグインタフェース命令であって、これに応じてマイクロプロセッサは要求されたアドレスを読み出し、制御装置ＥＣＵはステップＳ５において、対応する戻り値Ｒｅｔ＿Ｖａｌ．を第２の機能ブロックＡＰＩに引き渡す。第２の機能ブロックＡＰＩはこの値を抽出して、適切なバイナリフォーマットへの変換を行うことができ、その後、ステップＳ６において、戻り値Ｗｅｒｔが第１の機能ブロックＢＹＰに引き渡される。ステップＳ７において第１の機能ブロックＢＹＰは、対応するＸＣＰメッセージＸＣＰ＿Ｖａｌ．を生成し、これをコントロールコンピュータＰＣに送信する。

図示の実施例において、第２の機能ブロックＡＰＩつまり特に第２のＦＰＧＡコンフィギュレーションが、アドレス０ｘＢを読み出したときに、接続されたセンサＳＥＮの目下の出力値を返すように、構成することも考えられる。さらに考えられるのは、規則的なタイムインターバルで別の固有インタフェースＩＮＴ＿ＳＥＮを介して目下のセンサ信号を読み出し、予め定められた条件を満たしているかについてこの信号をチェックするように、第２の機能ブロックＡＰＩを構成することである。この条件が満たされているならば、例えば第１の機能ブロックＢＹＰを介して、つまり特に第１のＦＰＧＡコンフィギュレーションを介して、ＸＣＰメッセージをコントロールコンピュータＰＣに通報し、または第１の機能ブロックＢＹＰに格納された命令シーケンスを、例えばアドレスリストを処理するための命令シーケンスを、実行することができる。したがって基本的に、定義された複数の機能に基づき、複雑な動作パターンも簡単に実現することができる。

定義された機能は特に、以下の機能のうちの１つまたは複数を含むことができる。

・値の読み出し、ただし読み出し元のアドレスをパラメータとして選択可能である。
例えば、指定されたメモリアドレスのところにある変数値を読み出すことができ、これを、メモリマップドインタフェースを介して接続されたアナログ／ディジタル変換器の変換される入力量とすることもできる。かかる簡単な読み出しアクセスによって、簡単な手法でさまざまなセンサを読み出すことができる。

・複数の値の読み出し、ただしアドレスまたはアドレス範囲および／または相前後する値の個数をパラメータとして選択可能である。
これによれば複数のアドレスを含むリスト、開始アドレスとブロックサイズとにより定義されたアドレス範囲を記述することができ、かつ／または別の選択肢として、開始アドレスと終了アドレスとにより指定されたアドレス範囲も記述することができる。かかるブロック読み出しアクセスであれば、内部プロトコルのためのオーバーヘッドが僅かになるように構成することができる。

・値の書き込み、ただし書き込み先のアドレスをパラメータとして選択可能である。
制御装置のメモリに格納されたパラメータの値の整合の他、これによって例えば、メモリマップドインタフェースを介して接続されたディジタル／アナログ変換器を介して、電圧の出力を行わせることもできる。

・複数の値の書き込み、ただしアドレス範囲または開始アドレスおよび書き込まれるべき値の個数をパラメータとして選択可能である。
別の選択肢として、またはブロック書き込みアクセスに加えて、シーケンス書き込みアクセスを行うことも考えられ、これによれば例えば予め定められたタイムインターバルで同じアドレスに別の値が書き込まれる。よって、ディジタル／アナログ変換器を使用すれば、僅かなコストで任意の波形を出力する関数発生器を提供することができる。

・アドレスの監視、ただし監視すべきアドレスをパラメータとして選択可能であり、このアドレスのところにある値が変化したならば、イベントが通報され、かつ／またはこのアドレスのところにある値が読み出される。
固有インタフェースが例えばＮｅｘｕｓ標準に準拠するトレースインタフェースを含むならば、イベントの通報はすでに値の記述を含むことができる。異なるビット割り当てを、第２の部分回路に実装された固有インタフェースのパラメータ設定を用いて考慮することができる。

・アドレス範囲の監視、ただし監視すべき複数のアドレスをパラメータとして選択可能であり、特に開始アドレスと終了アドレスの指定によって選択可能である。
固有インタフェースがトレースインタフェースの機能を含むならば、これによって多数の変更された値を簡単な手法で捕捉することができる。この場合に考えられるのは、内部インタフェースにおいて個々の値の通報が実装されるようにし、第１の部分回路を、多数のこれらの値を、ＸＣＰプロトコルに従い引き渡されるリストにまとめるように構成することである。第２の部分回路がリスト処理ユニットを含むように、構成することも考えられる。

・予め定められたアドレスが呼び出されたときに事前定義された値の通報、ただし通報すべき値およびアドレスをパラメータとして選択可能である。
かかる機能によってさまざまな用途が可能になる。つまり例えば問い合わせによって特定の結果が要求されているが、制御装置において対応するメモリアドレスに異なる値が格納されている場合に、値を「本当のものであるように見せかける」ことができる。これによって例えば、適切なバージョン番号をソフトウェアツールに通報することができる。別の選択肢として、またはこれに加えて、制御装置により通報された値が一時記憶され、対応する読み出し要求が標準インタフェースに到来したときに初めて、コントロールコンピュータに引き渡されるように、構成することも考えられる。
別の用途によれば、制御装置のプロセッサもしくはマイクロコントローラのプログラムシーケンスを監視することができ、特定のプログラムアドレスが実行されると、通報が行われる。この事例であれば、アドレスの呼び出しは制御装置から出力されることになる。また、メモリにおけるアドレスを監視し、制御装置のマイクロコントローラが、値を読み出すために、または値を書き込むために、そのアドレスにアクセスしたときに、そのつど通報を出力するように、構成することも考えられる。

・事前定義されたイベントの通報、ただしイベントをパラメータとして選択可能である。および／または
このため第２の部分回路を、予め定められたタイムインターバルでイベントを生成するように、構成することができる。別の選択肢として、またはこれに加えて、制御装置におけるアドレスを監視し、値の変化をイベントとして通報し、かつ／または変更された値を求め、コントロールコンピュータに通報するように、構成することも考えられる。

・少なくとも１つの固有インタフェースの状態の管理、特に固有インタフェースの初期化および／または目下の状態の読み出し。
これによって、例えばエラー状態を識別する目的で、制御装置の状態を読み出すことができる。状態変化例えば制御装置のリセットを能動的にトリガするように、構成することも考えられる。制御装置の固有インタフェースが初期化を必要としているならば、例えば送信すべきビットシーケンスをパラメータとして引き渡すことができる。

図４には、本発明によるアダプタの第３の実施例が示されており、これによれば複数の外部装置がさまざまなインタフェースを介してアダプタに接続されている。

アダプタは第１の部分回路ＴＳ１と第２の部分回路ＴＳ２とを含み、これらを空間的に互いに分離して配置することができ、これらは内部インタフェースＩＮＴを介して接続されている。第１の部分回路ＴＳ１は、標準インタフェースＮＥＴを介してコントロールコンピュータＰＣに接続されており、図示の実施例の場合にはＸＣＰプロトコルによって通信が行われる。コントロールコンピュータは、ＸＣＰマスタとしてＸＣＰ－Ｍが第１の部分回路ＴＳ１に配置されたＸＣＰスレーブであるＸＣＰ－Ｓにコマンドを送信するように、構成されている。標準プロトコルを実装するためのＸＣＰスレーブであるＸＣＰ－Ｓは、この図には示されていない第１の機能ブロックＢＹＰの構成部分である。

この場合、規定された内部インタフェースＩＮＴを、さまざまな物理的インタフェースＴＵＮを介して、特にＬＶＤＳ（低電圧の差分信号）のようなシリアルインタフェースを介して、トンネリング可能であり、したがって接続ラインの本数が少ないにもかかわらず高い伝送速度が可能である。基礎を成す物理的インタフェースＴＵＮは、第１の部分回路にも第２の部分回路にも設けられている。このインタフェースを、少なくとも部分的に第１の機能ブロックＢＹＰおよび／または第２の機能ブロックＡＰＩに組み込むことができるが、個々の部分回路には、例えば信号増幅用のドライバコンポーネントまたは受信信号用のフィルタも配置することができる。

第２の部分回路ＴＳ２は、固有にコンフィギュレーションされた複数のインタフェースを含み、これらのインタフェースを介してさまざまな外部装置が接続されている。提供される機能は、第２の機能ブロックＡＰＩに実装されている。第２の機能ブロックＡＰＩは第１の部分ブロックＩＮＴ＿ＡＰＩを含み、これは図示の実施例では、アクチュエータインタフェースＡＫＴ、バスインタフェースＢＵＳ、およびデバッグインタフェースＤＥＢに接続されている。アクチュエータインタフェースＡＫＴを、制御信号を出力するためだけのディジタルインタフェースとして構成することができるが、第２の部分回路ＴＳ２は、アクチュエータ例えば電動モータＭＯＴのアナログ制御および電力供給を可能にする付加的なコンポーネントを含むこともできる。デバッグインタフェースＤＥＢを、広範囲にわたりＮｅｘｕｓのような標準プロトコルに準拠して構成することができるが、接続された制御装置ＥＣＵもしくはそのマイクロコントローラまたはもっと一般的にはそのプログラマブル算術コンポーネントに応じて、異なるビット割り当てまたは変更された機能を有することができる。バスインタフェースＢＵＳによって例えば、ＣＡＮ標準、ＣＡＮ－ＦＤ標準またはＬＩＮ標準を実装することができ、これによって多数のさまざまな制御装置を接続することができる。

基本的に、第１の部分回路ＴＳ１と第２の部分回路ＴＳ２とが、空間的に密に隣り合わせて配置されており、電気的にだけでなく機械的にも、特にピンヘッダを介して接続されているように、構成することも考えられる。このようにすれば、好ましくは両方の部分回路を１つの共通のハウジングによって取り囲むことができる。

図５には、本発明によるアダプタの第４の実施例が示されており、これは別のコントロールコンピュータに接続するための補助インタフェースを有する。

第１のコントロールコンピュータＰＣ１はＸＣＰマスタであるＸＣＰ－Ｍを含み、これは標準インタフェースＮＥＴを介して、第１の部分回路ＴＳ１に配置されたＸＣＰスレーブであるＸＣＰ－Ｓに接続されている。ＸＣＰスレーブであるＸＣＰ－Ｓは、これ以外は図示されていない第１の機能ブロックＢＹＰの一部分であり、ＸＣＰ－Ｓは、基礎を成す物理的インタフェースＴＵＮおよび内部インタフェースＩＮＴを介して、第２の部分回路ＴＳ２に接続されている。

第２の部分回路ＴＳ２には第２の機能ブロックＡＰＩが配置されており、これはアービトレーションユニットＡＲＢ、汎用機能部分ＩＮＴ＿ＡＰＩ、ならびにデバッグインタフェースＤＥＢを含む。基本的に、さらに別の多数の固有インタフェースを汎用機能部分ＩＮＴ＿ＡＰＩに接続することができるが、ここでは簡単にするためデバッグインタフェースＤＥＢだけしか描かれていない。好ましくはプログラマブル論理コンポーネントにおいて実装されている第２の機能ブロックＡＰＩの他、第２の部分回路ＴＳ２は、例えば信号変換を実施する付加的な回路部分を有することができる。本実施例によれば、例えば専用差込コネクタを含む補助回路ＣＯＮが描かれている。補助回路ＣＯＮを用いることによって、デバッグインタフェースＤＥＢは固有プロトコルＩＤＰを介して制御装置ＥＣＵに接続されている。

さらに第２のコントロールコンピュータＰＣ２が描かれており、このコンピュータはアクセスユニットＸＹＺ－Ｍを介して、アクセス受信機ＸＹＺ－Ｓを備えた補助アダプタＳＴＯに命令を送信するようにコンフィギュレーションされている。補助アダプタＳＴＯは、受信したアクセスプロトコルのコマンドを、第２の機能ブロックＡＰＩにおいて実装されているような事前定義された機能の呼び出しに変換するように構成されている。補助インタフェースを介して、補助インタフェースブロックＵＮＩを含む第２の部分回路との接続が行われる。補助インタフェースブロックＵＮＩは補助アダプタＳＴＯに整合されており、到来する機能呼び出しをアービトレーションユニットＡＲＢに転送するように構成されている。

アービトレーションユニットＡＲＢをさまざまな手法で実現することができ、このユニットは特に種々のルールに従って優先順位付けを行うことができる。つまり例えば、標準インタフェースを介して到来する呼び出しを、補助インタフェースを介して到来する呼び出しよりも、常に優先させることができる。ただし、呼び出された機能に応じて優先順位付けが行われるように、構成することも考えられるし、またはコントロールコンピュータ各々に１つの周期的なタイムスロットが割り当てられ、そのタイムスロット内においてそのコントロールコンピュータの呼び出しだけが転送もしくは処理されるように、構成することも考えられる。アービトレーションユニットＡＲＢにおいて、到来した呼び出しのバッファリングを行うことも考えられる。別の選択肢として、第２の部分回路に配置され物理的インタフェースＴＵＮもしくは補助インタフェースＵＮＩに対応づけられたインタフェースブロックが、それぞれ１つのバッファを有するように、構成することも考えられる。

図６には、本発明によるアダプタのコンフィギュレーションが概略的に示されており、この場合、第２の部分回路ＴＳ２の定義された機能は、少なくとも部分的にライブラリに基づき実装される。好適にはコンフィギュレーションする必要のない第１の部分回路は、図示されていない。

第２の部分回路ＴＳ２は、事前定義された機能の呼び出しを、内部インタフェースＩＮＴおよび基礎を成す物理的インタフェースＴＵＮを介して受信する。図示の実施例によれば、第２の部分回路において提供される機能は、第１の部分ブロックＩＮＴ＿ＡＰＩおよび第２の部分ブロックＳＥＮ＿ＡＰＩによって実装されている。これらの部分ブロックは、この図では付加的に詳細図に示されており、好ましくはＦＰＧＡにおける部分コンフィギュレーションとして実現されている。詳細図には、点線の矢印によってデータ交換が描かれている。

第１の部分ブロックＩＮＴ＿ＡＰＩは、インタフェースの一般的な部分を含み、好適には第１のライブラリＡＰＩ＿ＬＩＢに基づき実装されている。これを所望の機能のモデルを作成する技術計算環境のブロックライブラリとすることもできる。次いでコードジェネレータもしくはビルド環境によってモデルを、実行可能なバイナリコードに変換することができる。実行可能なバイナリコードを、マイクロプロセッサのプログラム命令としても、プログラマブル論理コンポーネントのコンフィギュレーションとしても、構成することができる。マイクロコントローラとプログラマブル論理コンポーネントとが設けられているならば、基本的にこれら両方に機能を分配することも可能である。第１のライブラリＡＰＩ＿ＬＩＢは、事前定義された機能のために多数のテンプレートを含むことができ、これらのテンプレートをユーザによって予め定められたパラメータに基づき整合させることができる。具体的な機能ブロックのためのテンプレートもしくは雛形がライブラリから取り出されたならば、このことは詳細図では破線の矢印によって描かれている。

ここでは第１の部分ブロックＩＮＴ＿ＡＰＩは、汎用インタフェースブロックＡＰＩ＿ＧＥＮを含み、これは特にさまざまな機能の呼び出しを受信し、対応する機能ブロックをアクティベートする。この場合、アクティベートされる機能ブロックを呼び出しの細部に依存させることもでき、例えば読み出しアクセスの所望のアドレスに依存させることもできる。これに加え、汎用インタフェースブロックＡＰＩ＿ＧＥＮは、到来する呼び出しおよび／または出力データのためのバッファも含むこともできる。あるアドレスにおける値の読み出しを、読み出し機能ブロックＡＰＩ＿ＩＮ＿１によって実装することができ、このブロックは、場合によってはあり得るレベル変換なしで読み出すための論理部を含む。あるアドレスへの値の書き込みを、汎用書き込み機能ブロックＡＰＩ＿ＯＵＴ＿２によって行うことができ、このブロックは、場合によってはあり得るレベル変換なしで書き込むための論理部を含む。

読み出し元のアドレスを引き渡すことができ、または機能ブロックＡＰＩ＿ＩＮ＿１において固定的にコンフィギュレーションしておくことができる。これによってユーザは、すべての読み出しアクセスのために、特にさまざまな固有インタフェースからの読み出しのために、読み出し機能ブロックＡＰＩ＿ＩＮ＿１を用いるべきであるのか、または読み出しアクセスが基本的に可能でなければならないアドレス各々に読み出し機能ブロックＡＰＩ＿ＩＮ＿ｘ（ｘ＝１～ｎ）を用いるべきであるのかを、選択することができる。基本的に、任意の中間段を設けることも可能である。複数の読み出し機能ブロックを使用することによって、プログラマブル論理コンポーネントの使用時に並列処理が可能であり、したがって速度と所要面積もしくは所要論理セルとの間で考量を行うことができる。相応にこのことは、書き込みブロックまたは他の機能ブロックについても当てはまる。個々のアドレスのコンフィギュレーションが自動的に行われると好適であり、これはアドレスおよび対応づけられた値のリストを含む接続すべき制御装置の記述ファイルを評価するようにして行われる。このファイルを、アドレスおよび対応づけられた入出力機能を含む公知のＡ２ＬファイルまたはＸＭＬファイルとすることができる。

第２の部分ブロックＳＥＮ＿ＡＰＩは、アダプタのさまざまな固有インタフェースを含み、ただし図示の実施例の場合には１つのセンサＳＥＮだけしか接続されていない。好適には、具体的な固有インタフェースのための多数のテンプレートもしくは雛形がライブラリにおいて提供され、特にセンサ接続ライブラリＳＥＮ＿ＬＩＢ、アクチュエータ接続ライブラリであるライブラリＡＫＴ＿ＬＩＢ、あるいは一般的に１つまたは複数のさまざまな種類の固有インタフェースのためのライブラリＸＹＺ＿ＬＩＢの形態で提供される。機能ブロックＵＳＲ＿ＯＵＴを介して値をセンサＳＥＮに出力することができ、その際にレベル変換または必要とされる他の信号変換が実施される。センサの出力電圧を読み出してディジタル値に変換するために、別の機能ブロックＡＤＣ＿Ｖ＿ＩＮが用いられる。基本的に、多数の個々の機能ブロックを用いることができ、このことは格納された複数のブロックによって示唆されている。

本発明によるアダプタは明確に複数の部分回路となるように、好ましくは複数の機能ブロックとなるように構造化されていることから、機能の大部分をライブラリから引き継ぐことができ、したがってユーザにとって整合のために僅かな手間しかかからない。さらに、すでにコンフィギュレーションが仕上がっている第１の部分回路によって、標準プロトコルの実装が提供されるので、コントロールコンピュータにおいて通信のために多数の標準ソフトウェアアプリケーションを使用することができる。

Claims (9)

1. 自動車制御装置である組み込みシステム（ＥＣＵ）をコントロールコンピュータ（ＲＣＰ、ＰＣ）に接続するためのアダプタであって、前記アダプタは、
   標準インタフェース（ＮＥＴ）、第１の部分回路（ＴＳ１）および第２の部分回路（ＴＳ２）を含み、
   前記第１の部分回路（ＴＳ１）は、前記標準インタフェース（ＮＥＴ）を介し標準プロトコルを用いて、前記コントロールコンピュータ（ＲＣＰ、ＰＣ）と通信するように構成されており、
   前記第１の部分回路（ＴＳ１）は、内部インタフェース（ＩＮＴ）を介して前記第２の部分回路（ＴＳ２）に接続されており、
   前記第２の部分回路（ＴＳ２）は、プログラマブル算術コンポーネントを有し、前記プログラマブル算術コンポーネントは、前記内部インタフェース（ＩＮＴ）を介した呼び出しによって呼び出し可能な複数の基本機能から成る全体集合から少なくとも１つの基本機能を提供するように構成されており、
   前記第１の部分回路（ＴＳ１）は、前記内部インタフェース（ＩＮＴ）を介して受信された１つまたは複数の値を、前記標準プロトコルのプロトコルフォーマットに変換するように構成されており、
   前記第２の部分回路（ＴＳ２）を、固有インタフェース（ＩＤＳ）を介して前記組み込みシステム（ＥＣＵ）に接続可能であるアダプタにおいて、
   前記第１の部分回路（ＴＳ１）は、プログラマブル論理コンポーネントおよび不揮発性メモリを含み、前記不揮発性メモリに、前記プログラマブル論理コンポーネントの固定的なコンフィギュレーションが格納されており、
   前記第１の部分回路（ＴＳ１）は、サポートされているプロトコル機能の集合のうち前記標準インタフェース（ＮＥＴ）を介して前記標準プロトコルにおいて要求されたプロトコル機能を、複数の基本機能から成る定義された全体集合からの１つまたは複数の基本機能の呼び出しに変換するように構成されており、
   前記第２の部分回路（ＴＳ２）は、ユーザにより書き込み可能なメモリを含み、前記メモリに、前記プログラマブル算術コンポーネントのバイナリコードを格納可能であり、少なくとも１つの基本機能の実装をユーザによって整合可能であり、
   前記第２の部分回路（ＴＳ２）は、前記第１の部分回路（ＴＳ１）とは分離されて実装されており、
   前記第２の部分回路（ＴＳ２）は、算術コンポーネントとして独立したプログラマブル論理コンポーネントおよび／またはマイクロコントローラを含み、
   前記アダプタは、少なくとも２つのボードを含み、前記少なくとも２つのボード間にフレキシブルな導体が配置されており、
   前記第１の部分回路（ＴＳ１）は、第１のボード上に実装されており、前記第２の部分回路（ＴＳ２）は、第２のボード上に実装されていることを特徴とする、
   アダプタ。
2. ユーザにより書き込み可能な前記メモリは、複数の基本機能から成る前記全体集合から少なくとも１つの基本機能を提供するために、論理コンフィギュレーションおよび／またはプログラミング命令を含む、
   請求項１記載のアダプタ。
3. 前記第１の部分回路（ＴＳ１）のコンポーネント装備は、固定的に維持され、
   前記第２の部分回路（ＴＳ２）は、前記第２の部分回路に配置されたコンポーネントの整合を可能にする電気的接続部を有する、
   請求項１または２記載のアダプタ。
4. 前記アダプタは、別の固有インタフェース（ＩＤＳ）を有し、かつ／または、
   前記アダプタは、バスインタフェースを有する、
   請求項１から３までのいずれか１項記載のアダプタ。
5. 前記アダプタは、補助インタフェースを含み、前記補助インタフェースを介して別のコンピュータを接続可能であり、
   提供される前記少なくとも１つの基本機能を、前記補助インタフェースを介した呼び出しによってアクティベート可能であり、
   前記アダプタは、さらにアービトレーションユニットを含み、前記アービトレーションユニットは、第１のインタフェースからまたは前記補助インタフェースから、実行用の前記プログラマブル算術コンポーネントへ、呼び出しを転送するように構成されている、
   請求項１から４までのいずれか１項記載のアダプタ。
6. 前記アービトレーションユニットは、少なくとも１つのバッファを含み、時間的にオーバラップして到来する複数の機能呼び出しを、事前定義された少なくとも１つのルールに基づき、相前後して実行するように構成されている、
   請求項５記載のアダプタ。
7. 前記標準インタフェースに第１のバッファが割り当てられており、前記補助インタフェースに第２のバッファが割り当てられており、機能呼び出しが到来したインタフェースに割り当てられたバッファに前記機能呼び出しが記憶され、両方のバッファがそれぞれ少なくとも１つの呼び出しを含む場合には、より高い優先順位が割り当てられた機能呼び出しが最初に実行され、または、
   前記アービトレーションユニットは、複数の機能呼び出しのために１つのバッファを有し、前記バッファに記憶された前記呼び出しが、前記呼び出しのポジションに従い相前後して実行され、新たに到来した呼び出しが前記呼び出しの優先順位に基づき前記バッファに分類されて入れられて、優先順位の高い呼び出しが優先順位の低い呼び出しの前に実行される、
   請求項６記載のアダプタ。
8. 前記機能呼び出しは、以下の機能のうちの１つまたは複数を含む、すなわち
   値の読み出し、ただし読み出し元のアドレスをパラメータとして選択可能である、
   複数の値の読み出し、ただしアドレス範囲またはアドレスリストをパラメータとして選択可能である、
   値の書き込み、ただし書き込み先のアドレスをパラメータとして選択可能である、
   複数の値の書き込み、ただしアドレス範囲またはアドレスリストをパラメータとして選択可能である、
   アドレスの監視、ただし監視すべきアドレスをパラメータとして選択可能であり、前記アドレスのところにある値が変更されたならば、イベントが通報され、かつ／または、前記アドレスのところにある値が読み出される、
   アドレス範囲の監視、ただし監視すべき複数のアドレスをパラメータとして選択可能である、
   予め定められたアドレスが呼び出されたときに事前定義された値の通報、ただし通報すべき値および前記アドレスをパラメータとして選定可能である、
   事前定義されたイベントの通報、ただし前記イベントをパラメータとして選定可能である、および／または、
   少なくとも１つの前記固有インタフェースの状態の管理、前記固有インタフェースの初期化および／または目下の状態の読み出し、
   のうちの１つまたは複数を含む、
   請求項６または７記載のアダプタ。
9. 組み込みシステム（ＥＣＵ）、コントロールコンピュータ（ＲＣＰ、ＰＣ）および請求項１から８までのいずれか１項記載のアダプタを含むコンピュータシステムであって、
   前記組み込みシステム（ＥＣＵ）は、前記アダプタを介して前記コントロールコンピュータ（ＲＣＰ、ＰＣ）に接続されており、
   前記アダプタの第１の部分回路（ＴＳ１）は、前記コントロールコンピュータ（ＲＣＰ、ＰＣ）に組み込まれている、
   コンピュータシステム。

Images