JP7231489B2 - データ伝送方法及びデータ転送装置 - Google Patents
データ伝送方法及びデータ転送装置 Download PDFInfo
- Publication number
- JP7231489B2 JP7231489B2 JP2019106971A JP2019106971A JP7231489B2 JP 7231489 B2 JP7231489 B2 JP 7231489B2 JP 2019106971 A JP2019106971 A JP 2019106971A JP 2019106971 A JP2019106971 A JP 2019106971A JP 7231489 B2 JP7231489 B2 JP 7231489B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- input
- output
- signal
- start signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Small-Scale Networks (AREA)
Description
図1にディジーチェーンを利用したデータ伝送装置の接続構成を示す。10はマスターデバイスであり、一方がスタート信号STARTを出力し他方がデータ信号DATAの入力を行うポートP1,P2と、正順モード設定又は逆順モード設定を行うセレクト信号SELの出力用のポートP3を備える。20-1、20-2、・・・、20-NはN段(Nは2以上の正の整数)に縦続接続されたスレーブデバイスであり、スタート信号STARTやデータ信号DATAの入出力を行う入出力ポートP4,P5を介して縦続接続され、セレクト信号SELが入力する入力ポートP6を備える。
図11に別の実施例のスレーブデバイス20Aの構成を示す。図3の構成のスレーブデバイス20では図4で説明したように、前段のスレーブデバイスからデータ信号DATAが到来するとそのまま温度センサ21内をスルーするようにしていたが、図11では温度センサ21Aにデータ信号DATAスルー用の経路を設けず、スイッチSW5でデータDATAスルー用の経路を実現している。図11のスレーブデバイス20Aは、ポートP4に双方向で同じ遅延時間の遅延回路23を接続し、ポートP5にも同様に双方向で同じ遅延時間の遅延回路24を接続し、遅延回路23,24の間にスイッチSW5を接続している。
20,20A,20-1,・・・,20-N:スレーブデバイス
21,21A:温度センサ、211:温度計測回路、2111:基準値生成回路、2112:計測値生成回路、2113:TDC回路、212:スタート信号検出回路
22:入出力切替回路
23,24:遅延回路
Claims (4)
- 一方がスタート信号出力用となり他方がデータ信号入力用となる第1ポート及び第2ポートと正順設定信号又は逆順設定信号の出力用の第3ポートを備えるマスターデバイスの前記第1ポートと前記第2ポートの間に、データ信号入出力用の第4ポート及び第5ポートとセレクト信号入力用の第6ポートを有するスレーブデバイスの前記第4ポートと前記第5ポートをN段(Nは2以上の正の整数)にわたってディジーチェーン接続し、1段目のスレーブデバイスの前記第4ポートを前記マスターデバイスの前記第1ポートに接続し、N段目のスレーブデバイスの前記第5ポートを前記マスターデバイスの前記第2ポートに接続し、前記マスターデバイスの前記第3ポートを各スレーブデバイスの第6ポートに共通接続し、
前記マスターデバイスの前記第3ポートから正順設定信号が出力するときは、前記スレーブデバイスは、前記第4ポートにスタート信号が入力するまでは前記第4ポートに入力するデータ信号を前記第5ポートにそのまま通過させ、前記第4ポートにスタート信号が入力すると所望のデータ信号を生成して前記第5ポートから出力すると共に続けて新たなスタート信号を生成して前記第5ポートから出力し、
前記マスターデバイスの前記第3ポートから逆順設定信号が出力するときは、前記スレーブデバイスは、前記第5ポートにスタート信号が入力するまでは前記第5ポートに入力するデータ信号を前記第4ポートにそのまま通過させ、前記第5ポートにスタート信号が入力すると所望のデータ信号を生成して前記第4ポートから出力すると共に続けて新たなスタート信号を生成して前記第4ポートから出力する、
ことを特徴とするデータ転送方法。 - 一方がスタート信号出力用となり他方がデータ信号入力用となる第1ポート及び第2ポートと正順設定信号又は逆順設定信号の出力用の第3ポートを備えるマスターデバイスと、データ信号入出力用の第4ポート及び第5ポートと前記第3ポートに接続されるセレクタ信号入力用の第6ポートを有し、前記マスターデバイスの前記第1ポートと前記第2ポートの間に前記第4ポートと前記第5ポートを介してディジーチェーン接続されたN個(Nは2以上の正の整数)のスレーブデバイスと、を備えたデータ転送装置であって、
前記スレーブデバイスは、
前記第6ポートに前記正順設定信号が入力しているときは、前記第4ポートにスタート信号が入力するまでは前記第4ポートに入力するデータ信号を前記第5ポートにそのまま通過させ、前記第4ポートにスタート信号が入力すると所望のデータ信号を生成して前記第5ポートから出力すると共に続けて新たなスタート信号を生成して前記第5ポートから出力し、
前記第6ポートに前記逆順設定信号が入力しているときは、前記第5ポートにスタート信号が入力するまでは前記第5ポートに入力するデータ信号を前記第4ポートにそのまま通過させ、前記第5ポートにスタート信号が入力すると所望のデータ信号を生成して前記第4ポートから出力すると共に続けて新たなスタート信号を生成して前記第4ポートから出力する、
ことを特徴とするデータ転送装置。 - 請求項2に記載のデータ転送装置において、
前記スレーブデバイスは、データ信号生成回路と入出力切替回路を備え、
前記データ信号生成回路は、入力ポートと出力ポートを備え、前記入力ポートにスタート信号が入力するまでは前記入力ポートに入力するデータ信号を前記出力ポートにそのまま通過させ、前記入力ポートにスタート信号が入力すると所望のデータ信号を生成して前記出力ポートから出力すると共に続けて新たなスタート信号を生成して前記出力ポートから出力し、
前記入出力切替回路は、前記第6ポートに前記正順設定信号が入力しているときは、前記入力ポートを前記第4ポートに接続すると共に前記出力ポートを前記第5ポートに接続し、前記第6ポートに前記逆順設定信号が入力しているときは、前記入力ポートを前記第5ポートに接続すると共に前記出力ポートを前記第4ポートに接続する、
ことを特徴とするデータ転送装置。 - 請求項2に記載のデータ転送装置において、
前記スレーブデバイスは、データ信号生成回路と入出力切替回路と第1及び第2の遅延回路とスイッチを備え、
前記データ信号生成回路は、入力ポートと出力ポートを備え、前記入力ポートに入力するスタート信号を検出すると所望のデータ信号を生成して前記出力ポートから出力すると共に続けて新たなスタート信号を生成して前記出力ポートから出力し、
前記入出力切替回路は、前記第6ポートに前記正順設定信号が入力しているときは、前記入力ポートを前記第4ポートに接続すると共に前記出力ポートを前記第5ポートに接続し、前記第6ポートに前記逆順設定信号が入力しているときは、前記入力ポートを前記第5ポートに接続すると共に前記出力ポートを前記第4ポートに接続し、
前記第1の遅延回路は前記入力ポートに接続され、
前記第2の遅延回路は前記出力ポートに接続され、
前記スイッチは前記第1の遅延回路と前記第2の遅延回路の間に接続され、電源投入時にONとなり、前記データ信号生成回路が前記スタート信号を検出するとOFFとなる、
ことを特徴とするデータ転送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019106971A JP7231489B2 (ja) | 2019-06-07 | 2019-06-07 | データ伝送方法及びデータ転送装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019106971A JP7231489B2 (ja) | 2019-06-07 | 2019-06-07 | データ伝送方法及びデータ転送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020202450A JP2020202450A (ja) | 2020-12-17 |
JP7231489B2 true JP7231489B2 (ja) | 2023-03-01 |
Family
ID=73742105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019106971A Active JP7231489B2 (ja) | 2019-06-07 | 2019-06-07 | データ伝送方法及びデータ転送装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7231489B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005117134A (ja) | 2003-10-03 | 2005-04-28 | Sony Corp | データ伝送システム、端末装置、データ伝送方法、記録媒体及びプログラム |
JP2017108280A (ja) | 2015-12-09 | 2017-06-15 | オークマ株式会社 | 環状通信路におけるタイマー同期化システム |
WO2017169756A1 (ja) | 2016-03-29 | 2017-10-05 | ソニー株式会社 | 電子機器および駆動方法、並びにスレーブ素子 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0567021A (ja) * | 1991-09-10 | 1993-03-19 | Fujitsu Ltd | シリアルデータ通信方法及び装置 |
-
2019
- 2019-06-07 JP JP2019106971A patent/JP7231489B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005117134A (ja) | 2003-10-03 | 2005-04-28 | Sony Corp | データ伝送システム、端末装置、データ伝送方法、記録媒体及びプログラム |
JP2017108280A (ja) | 2015-12-09 | 2017-06-15 | オークマ株式会社 | 環状通信路におけるタイマー同期化システム |
WO2017169756A1 (ja) | 2016-03-29 | 2017-10-05 | ソニー株式会社 | 電子機器および駆動方法、並びにスレーブ素子 |
Also Published As
Publication number | Publication date |
---|---|
JP2020202450A (ja) | 2020-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1875611B1 (en) | Selectable real time sample triggering for a plurality of inputs of an analog-to-digital converter | |
TW201322644A (zh) | 正負取樣保持電路 | |
WO2020241048A1 (ja) | 回路システム | |
US10013389B2 (en) | Automatic cascaded address selection | |
TWI583139B (zh) | 類比數位轉換裝置及其初始化方法 | |
CN104656524A (zh) | 多通道同步采样保持电路与数字采样电路、继电保护装置 | |
JP7231489B2 (ja) | データ伝送方法及びデータ転送装置 | |
WO2017016242A1 (zh) | 一种时钟延时电路 | |
JP7231490B2 (ja) | データ伝送方法及びデータ転送装置 | |
RU2667031C1 (ru) | Система сбора данных | |
JP4639162B2 (ja) | アナログ・ディジタル変換器 | |
TWI473432B (zh) | 多相位時脈除頻器 | |
US20100181831A1 (en) | Power supply control apparatus | |
US7378831B1 (en) | System and method for determining a delay time interval of components | |
JP2018206231A (ja) | 電子制御装置 | |
US8593323B2 (en) | A/D conversion device | |
RU2649244C1 (ru) | Устройство для определения нагрузочной способности микросхем | |
JP4632696B2 (ja) | 電子装置試験用の試験パルス生成方法とシステム | |
JP2994689B2 (ja) | ピーク検出器 | |
CN111413908B (zh) | 一种射频阵列控制电路及其控制方法 | |
JP5401715B2 (ja) | 遅延回路および遅延回路システム | |
US20150116004A1 (en) | Positive/Negative Sampling and Holding Circuit | |
JP4775224B2 (ja) | 双方向通信システム | |
JP6455052B2 (ja) | 半導体装置 | |
JP5850975B2 (ja) | パルス生成回路、サンプルホールド回路、固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200220 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220506 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230216 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7231489 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |