JP7224100B2 - 逆接続保護回路及び負荷システム - Google Patents

Description

本発明は、逆接続保護回路、及びこれを備えた負荷システムに関する。

特許文献１に記載の電源供給回路は、電路開閉用ＦＥＴと、逆接続保護用ＦＥＴと、電圧検出回路と、制御部とを備える。ＦＥＴはField－effect Transistorの略である。電路開閉用ＦＥＴの一端はバッテリの正極に接続され、電路開閉用ＦＥＴの他端は逆接続保護用ＦＥＴの一端に接続される。逆接続保護用ＦＥＴの他端は、モータ駆動回路の一端に接続される。電圧検出回路は、逆接続保護用ＦＥＴの一端の電圧を検出する。制御部は、逆接続保護用ＦＥＴへオン信号を出力した後、電圧検出回路が検出した電圧に基づいて、逆接続保護用ＦＥＴにおける故障の有無を判定する。

特開２０１５－１７１３０５号公報

特許文献１に記載の構成においては、逆接続保護用ＦＥＴの他に、電路開閉用ＦＥＴが設けられている。このため、かかる構成においては、回路面積が増大し、製造コストが上昇する。本発明は、上記に例示した事情等に鑑みてなされたものである。

請求項１に記載の逆接続保護回路（５）は、電気負荷（３１）と前記電気負荷を駆動する負荷駆動回路（３２）とを含む負荷側回路（３）に対して、電源（２）が逆接続された場合に、前記負荷側回路を保護するように構成されている。
この逆接続保護回路は、
前記電源に電気接続される電源側端子（５１ａ）と、前記負荷駆動回路に電気接続される負荷側端子（５１ｂ）と、前記電源側端子と前記負荷側端子との間の導通状態を制御する制御端子（５１ｃ）とを備えた、スイッチング素子（５１）と、
前記電源が順接続された場合は導通する一方で前記電源が逆接続された場合は非導通となるように、一端（５２ａ）が前記電源側端子に電気接続され他端（５２ｂ）が前記負荷側端子に電気接続された、保護素子（５２）と、
前記電源の電圧よりも高電圧の昇圧電圧を前記負荷側端子に供給することができるように、電圧供給用負荷（５４）を介して前記負荷側端子に電気接続された、昇圧電圧供給部（５３）と、
前記負荷側端子の電圧に対応する出力を発生するように、前記負荷側端子に電気接続された、電圧検出部（５６）と、
前記電圧検出部の前記出力に基づいて、前記スイッチング素子における故障の有無を判定するように、前記電圧検出部に電気接続された、判定部（５７）と、
前記制御端子にオン電圧を入力することで前記電源側端子と前記負荷側端子とを導通させるように、前記制御端子に電気接続された、素子駆動部（５５）と、
を備え、
前記スイッチング素子は、ＭＯＳＦＥＴによって構成され、前記電源と前記負荷駆動回路との間に他の電路開閉用素子が介在しない形態で前記電源と前記負荷駆動回路との間に設けられ、
前記保護素子は、前記ＭＯＳＦＥＴにおける寄生ダイオードによって構成され、
前記昇圧電圧供給部は、前記電源に電気接続されることで前記電源の電圧を昇圧して前記昇圧電圧を発生するように設けられるとともに、前記昇圧電圧を前記素子駆動部に供給するように前記素子駆動部に電気接続され、
前記判定部は、前記スイッチング素子における前記故障の有無と、前記昇圧電圧の異常の有無とを判定するように設けられている。
請求項２に記載の逆接続保護回路（５）は、電気負荷（３１）と前記電気負荷を駆動する負荷駆動回路（３２）とを含む負荷側回路（３）に対して、電源（２）が逆接続された場合に、前記負荷側回路を保護するように構成されている。
この逆接続保護回路は、
前記電源に電気接続される電源側端子（５１ａ）と、前記負荷駆動回路に電気接続される負荷側端子（５１ｂ）と、前記電源側端子と前記負荷側端子との間の導通状態を制御する制御端子（５１ｃ）とを備えた、スイッチング素子（５１）と、
前記電源が順接続された場合は導通する一方で前記電源が逆接続された場合は非導通となるように、一端（５２ａ）が前記電源側端子に電気接続され他端（５２ｂ）が前記負荷側端子に電気接続された、保護素子（５２）と、
前記電源の電圧よりも高電圧の昇圧電圧を前記負荷側端子に供給することができるように、電圧供給用負荷（５４）を介して前記負荷側端子に電気接続された、昇圧電圧供給部（５３）と、
前記負荷側端子の電圧に対応する出力を発生するように、前記負荷側端子に電気接続された、電圧検出部（５６）と、
前記電圧検出部の前記出力に基づいて、前記スイッチング素子における故障の有無を判定するように、前記電圧検出部に電気接続された、判定部（５７）と、
を備え、
前記スイッチング素子は、ＭＯＳＦＥＴによって構成され、前記電源と前記負荷駆動回路との間に他の電路開閉用素子が介在しない形態で前記電源と前記負荷駆動回路との間に設けられ、
前記保護素子は、前記ＭＯＳＦＥＴにおける寄生ダイオードによって構成され、
前記昇圧電圧供給部は、前記昇圧電圧を前記制御端子に供給するように、前記制御端子に電気接続され、
前記判定部は、前記スイッチング素子における前記故障の有無と、前記昇圧電圧の異常の有無とを判定するように設けられている。

なお、上記及び特許請求の範囲欄における各手段に付された括弧付きの参照符号は、同手段と後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。

本発明の一実施形態に係る逆接続保護回路の概略的な回路構成図である。 図１に示され逆接続保護回路の動作概要を示すタイムチャートである。 一変形例に係る逆接続保護回路の概略的な回路構成図である。 他の変形例に係る逆接続保護回路の概略的な回路構成図である。 さらに他の変形例に係る逆接続保護回路の概略的な回路構成図である。 さらに他の変形例に係る逆接続保護回路の概略的な回路構成図である。 さらに他の変形例に係る逆接続保護回路の概略的な回路構成図である。

以下、本発明の実施形態を、図面に基づいて説明する。なお、実施形態に対して適用可能な各種の変更については、変形例として、一連の実施形態の説明の後に、まとめて説明する。

（負荷システムの概略構成）
図１を参照すると、負荷システム１は、電源２と、負荷側回路３と、制御回路４と、逆接続保護回路５とを備えている。負荷システム１は、直流電圧を出力する電源２からの電源供給を受けることで、電気負荷３１を駆動するように構成されている。本実施形態における負荷システム１は、車両に搭載された電動パーキングブレーキシステムであって、電動モータである電気負荷３１の回転駆動によってブレーキパッド押圧力を発生するように構成されている。

電源２は、車両に搭載されたバッテリであって、高電圧側端子（即ちプラス端子）と低電圧側端子（即ちマイナス端子）とを有している。順接続状態にて、電源２は、高電圧側端子が逆接続保護回路５を介して負荷側回路３に電気接続されるとともに、低電圧側端子が接地されるようになっている。電源２の出力電圧、即ち、高電圧側端子と低電圧側端子との間の電位差を、以下「バッテリ電圧Ｖbatt」と称する。

負荷側回路３は、電気負荷３１と、負荷駆動回路３２とを備えている。電気負荷３１は、負荷駆動回路３２によって駆動されるように、負荷駆動回路３２に電気接続されている。即ち、負荷駆動回路３２は、電源２から電気負荷３１への給電経路中に介在するように設けられている。

負荷駆動回路３２は、複数のパワースイッチング素子（例えばパワーＦＥＴ又はＩＧＢＴ）を有する公知のブリッジ回路である。即ち、負荷駆動回路３２は、制御回路４から受信した制御信号に基づいて各パワースイッチング素子のオンオフを切り換えることで、電気負荷３１の駆動を制御するように構成されている。ＩＧＢＴはInsulated Gate Bipolar Transistorの略である。制御回路４は、上記の制御信号を負荷駆動回路３２に送信するように、負荷駆動回路３２に電気接続されている。

（逆接続保護回路の構成）
逆接続保護回路５は、電源２から電気負荷３１への給電経路中にて、電源２と負荷駆動回路３２との間に介在するように設けられている。逆接続保護回路５は、負荷側回路３に対して電源２が逆接続された場合に、負荷側回路３を保護するように構成されている。以下、逆接続保護回路５の構成の詳細について、順接続状態を前提として説明する。

電源２における高電圧側端子と負荷駆動回路３２との間の給電経路には、スイッチング素子５１が介装されている。即ち、スイッチング素子５１は、負荷駆動回路３２のハイサイドに設けられている。スイッチング素子５１は、電源側端子５１ａと、負荷側端子５１ｂと、制御端子５１ｃとを有している。

電源側端子５１ａは、電源２における高電圧側端子に電気接続されるようになっている。負荷側端子５１ｂは、負荷駆動回路３２に電気接続されるようになっている。制御端子５１ｃは、電源側端子５１ａと負荷側端子５１ｂとの間の導通状態を制御するための制御入力端子である。即ち、スイッチング素子５１は、制御端子５１ｃにオン電圧が入力されることで、電源側端子５１ａと負荷側端子５１ｂとが導通するように構成されている。本実施形態においては、スイッチング素子５１はＮチャンネルＭＯＳＦＥＴであって、電源側端子５１ａはソース端子であり、負荷側端子５１ｂはドレイン端子であり、制御端子５１ｃはゲート端子である。ＭＯＳＦＥＴはMetal-Oxide-Semiconductor Field－effect Transistorの略である。

電源２における高電圧側端子と負荷駆動回路３２との間には、スイッチング素子５１と保護素子５２とが並列接続されている。保護素子５２は、ダイオードであって、アノード５２ａ及びカソード５２ｂを有している。アノード５２ａは、整流方向における上流端側の端子であって、電源側端子５１ａに電気接続されている。カソード５２ｂは、整流方向における下流端側の端子であって、負荷側端子５１ｂに電気接続されている。即ち、保護素子５２は、電源２が順接続された場合は導通する一方で電源２が逆接続された場合は非導通となるように設けられている。

本実施形態においては、保護素子５２は、ＮチャンネルＭＯＳＦＥＴであるスイッチング素子５１における寄生ダイオードによって形成されている。即ち、スイッチング素子５１と保護素子５２とは、一体のＮチャンネルＭＯＳＦＥＴとして構成されている。

逆接続保護回路５は、スイッチング素子５１及び保護素子５２に加えて、昇圧回路５３と、電圧供給用負荷５４と、素子駆動部５５と、電圧検出部５６と、判定部５７とを備えている。

昇圧電圧供給部としての昇圧回路５３は、バッテリ電圧Ｖbattよりも高電圧の昇圧電圧Ｖboostを負荷側端子５１ｂ及び素子駆動部５５に供給することができるように設けられている。なお、「昇圧電圧Ｖboostを負荷側端子５１ｂに供給する」とは、負荷側端子５１ｂと接地端との間に、昇圧電圧Ｖboostに相当する電位差を与えることをいう。

具体的には、本実施形態においては、昇圧回路５３は、入力側が電源２における高電圧側端子に電気接続されることで、バッテリ電圧Ｖbattを昇圧した昇圧電圧Ｖboostを発生するように構成されている。昇圧回路５３における出力側は、電圧供給用負荷５４を介して、負荷側端子５１ｂに電気接続されている。本実施形態においては、電圧供給用負荷５４は、スイッチング素子５１のオフ時に、負荷側端子５１ｂにおける電圧（以下「下流電圧ＶＤ」と称する）を昇圧電圧Ｖboostにプルアップすることができるように構成されている。具体的には、電圧供給用負荷５４としては、例えば、抵抗素子等を用いることが可能である。また、昇圧回路５３における出力側は、素子駆動部５５に電気接続されている。

素子駆動部５５は、オン電圧としての昇圧電圧Ｖboostを制御端子５１ｃに入力することで電源側端子５１ａと負荷側端子５１ｂとの間を導通させるように、制御端子５１ｃに電気接続されている。

電圧検出部５６と、判定部５７とは、同一のＩＣ上に形成されている。電圧検出部５６は、下流電圧ＶＤに対応する出力を発生するように、負荷側端子５１ｂに電気接続されている。

判定部５７は、下流電圧ＶＤに対応する電圧検出部５６の出力に基づいて、逆接続保護回路５における異常の有無を判定するように、電圧検出部５６に電気接続されている。判定部５７によって判定される、逆接続保護回路５における異常には、スイッチング素子５１における故障と、昇圧電圧Ｖboostの低下異常とが含まれる。

上記の通り、本実施形態の逆接続保護回路５においては、スイッチング素子５１は、電源２と負荷駆動回路３２との間に他の電路開閉用素子が介在しない形態で、電源２と負荷駆動回路３２との間に設けられている。電路開閉用素子とは、電源２から電気負荷３１への給電経路を開閉するための素子であって、例えば、トランジスタ素子、リレー、等である。

（効果）
以下、本実施形態の逆接続保護回路５の動作と、本実施形態の構成により奏される効果について、図１及び図２を参照しつつ説明する。なお、以下の動作説明においては、図１に示されているように、電源２が順接続されていることを前提とする。また、図２のタイムチャートにおいて、「ＳＷ」は、スイッチング素子５１のオン／オフ制御状態を示し、「ＯＮ」は制御端子５１ｃにオン電圧が入力されていることを示し、「ＯＦＦ」は制御端子５１ｃにオン電圧が入力されていないことを示す。

最初に、スイッチング素子５１が正常である場合の動作について説明する。スイッチング素子５１の制御状態がオフであって、制御端子５１ｃにオン電圧が入力されていない状態では、保護素子５２に逆バイアスが与えられ、負荷側端子５１ｂの電圧（即ちドレイン電圧）が昇圧電圧Ｖboostに持ち上がる。一方、スイッチング素子５１の制御状態がオンであって、制御端子５１ｃにオン電圧が入力されている状態では、電源側端子５１ａと負荷側端子５１ｂとの導通により、負荷側端子５１ｂの電圧がバッテリ電圧Ｖbattとなる。

これに対し、スイッチング素子５１が開放故障した場合、制御端子５１ｃにオン電圧が入力されても、負荷側端子５１ｂの電圧は昇圧電圧Ｖboostのままであり、昇圧電圧Ｖboostからバッテリ電圧Ｖbattへの電圧降下は発生しない。一方、スイッチング素子５１が短絡故障した場合、制御端子５１ｃにオン電圧が入力される前から、負荷側端子５１ｂの電圧がバッテリ電圧Ｖbattとなる。

上記の通り、本実施形態の構成においては、電圧検出部５６は、負荷側端子５１ｂの電圧、即ち、負荷側端子５１ｂと接地端との電位差をモニターする。また、本実施形態の構成においては、判定部５７は、電圧検出部５６による負荷側端子５１ｂの電圧のモニター結果に基づいて、スイッチング素子５１における故障の有無を判定する。

ところで、上記の通り、特許文献１に記載の構成においては、逆接続保護用ＦＥＴにおける故障の有無を判定するために、逆接続保護用ＦＥＴの他に、電路開閉用ＦＥＴを設ける必要があった。これに対し、本実施形態の構成においては、電源２と負荷駆動回路３２との間に、スイッチング素子５１以外の電路開閉用素子が介在しなくても、スイッチング素子５１における故障の有無を判定することができる。したがって、本実施形態によれば、逆接続保護回路５の回路面積増大を抑制しつつ、スイッチング素子５１における故障の有無を判定することが可能となる。

また、従来の、電路開閉用ＦＥＴを設けずに逆接続保護用ＦＥＴにおける故障判定を行う構成（例えば特開２０１２－６５４０５号公報等参照）においては、故障判定に用いるドレイン－ソース間の電圧変化は、０．７～１．４Ｖ程度という小さなものである。故に、従来のこの種の故障判定においては、高い電圧検出精度が要求されていた。

これに対し、本実施形態の構成においては、スイッチング素子５１における故障判定は、バッテリ電圧Ｖbattと昇圧電圧Ｖboostとの間の電圧変化に基づいて行われる。かかる電圧変化は、従来のものよりも、はるかに大きなものとなる。したがって、本実施形態によれば、スイッチング素子５１における故障を、電路開閉用ＦＥＴを用いず、且つ従来よりも良好な精度で検知することができる。

本実施形態においては、ＮチャンネルＭＯＳＦＥＴによって構成されたスイッチング素子５１は、負荷駆動回路３２のハイサイドに設けられている。このため、スイッチング素子５１を駆動するためには、電源２に電気接続されたソース端子である電源側端子５１ａよりも昇圧された昇圧電圧Ｖboostが必要となる。

この点、本実施形態においては、昇圧電圧Ｖboostを出力する昇圧回路５３は、制御端子５１ｃに電気接続されるとともに、電圧供給用負荷５４を介して負荷側端子５１ｂに電気接続される。即ち、本実施形態の構成は、昇圧電圧Ｖboostを出力する一つの昇圧回路５３を、スイッチング素子５１の駆動用に加えて、スイッチング素子５１における故障判定用にも利用している。したがって、かかる構成によれば、電源２と負荷駆動回路３２との間にスイッチング素子５１以外の電路開閉用素子が介在しなくてもスイッチング素子５１における故障判定が可能な逆接続保護回路５を、より簡略な回路構成で実現することが可能となる。

負荷駆動回路３２のハイサイドに設けられたスイッチング素子５１のゲート電圧に相当する昇圧電圧Ｖboostが低下すると、スイッチング素子５１を正常にオンすることができなくなるおそれがあり、場合によってはスイッチング素子５１の故障が発生し得る。この点、本実施形態の構成においては、電圧検出部５６は、昇圧電圧Ｖboostをモニターすることができる。したがって、かかる構成によれば、一つの電圧検出部５６を用いて、スイッチング素子５１における故障判定と、昇圧電圧Ｖboostの低下異常判定とを行うことが可能となる。

（変形例）
本発明は、上記実施形態に限定されるものではない。故に、上記実施形態に対しては、適宜変更が可能である。以下、代表的な変形例について説明する。以下の変形例の説明においては、上記実施形態と異なる部分についてのみ説明する。また、上記実施形態と変形例とにおいて、互いに同一又は均等である部分には、同一符号が付されている。したがって、以下の変形例の説明において、上記実施形態と同一の符号を有する構成要素に関しては、技術的矛盾又は特段の追加説明なき限り、上記実施形態における説明が適宜援用され得る。

本発明の適用対象は、車両に搭載された電動パーキングブレーキシステムに限定されない。即ち、例えば、本発明は、電動パワーステアリング装置、シートベルト装置、等の車載装置における電源供給回路に対して、好適に適用され得る。また、本発明の適用対象は、車載装置に限定されない。

本発明は、上記実施形態にて示された具体的な装置構成に限定されない。例えば、電源２は、バッテリに限定されない。即ち、例えば、電源２は、交流を直流に変換する回路を有していてもよい。あるいは、電源２は、直流電圧を昇圧又は降圧する回路を有していてもよい。また、電気負荷３１は、モータに限定されない。

スイッチング素子５１は、ＮチャネルＭＯＳＦＥＴに限定されない。即ち、例えば、スイッチング素子５１は、ＰチャネルＭＯＳＦＥＴであってもよい。この場合、図１における回路構成、及び図２における電圧状態も、適宜変容される。また、スイッチング素子５１として、ＭＯＳＦＥＴ以外の構成のトランジスタが用いられ得る。また、スイッチング素子５１として、トランジスタ以外の回路素子が用いられ得る。

昇圧回路５３は、判定部５７と同一のＩＣ上に形成され得る。あるいは、昇圧回路５３は、負荷駆動回路３２内に設けられる。即ち、昇圧電圧Ｖboostは、負荷駆動回路３２から供給され得る。あるいは、昇圧電圧Ｖboostは、負荷駆動回路３２及び昇圧回路５３とは異なる電圧出力回路から供給され得る。

例えば、電圧供給用負荷５４として抵抗素子を用いることで、図１に示された逆接続保護回路５の回路構成が簡略化され得る。しかしながら、電圧供給用負荷５４は、抵抗素子に限定されない。また、電圧供給用負荷５４は、抵抗素子等の、スイッチング素子５１のオフ時に下流電圧ＶＤを昇圧電圧Ｖboostにプルアップするように構成された回路又は回路素子に限定されない。

即ち、例えば、電圧供給用負荷５４として、電流源、定電圧源、等の負荷回路を用いることが可能である。この場合、プルアップされた下流電圧ＶＤは、バッテリ電圧Ｖbattよりも高電圧ではあるが、昇圧回路５３からの出力電圧Ｖboostよりは低電圧となり得る。但し、この電圧は、バッテリ電圧Ｖbattよりも高電圧であるため、昇圧電圧Ｖboost2と称され得る。この場合であっても、上記実施形態と同様の効果が奏され得る。

制御回路４と判定部５７とは、同一のＩＣ上に形成され得る。あるいは、制御回路４と、電圧検出部５６と、判定部５７とは、それぞれ別々のＩＣ上に形成され得る。

負荷側端子５１ｂに電気接続された電圧検出部５６に加えて、電源側端子５１ａに電気接続された追加の電圧検出部が設けられていてもよい。この追加の電圧検出部は、電源側端子５１ａにおける電圧（以下「上流電圧」と称する）に対応する出力を発生する。この場合、判定部５７は、電圧検出部５６によって検出された下流電圧ＶＤと、追加の電圧検出部によって検出された上流電圧とに基づいて、逆接続保護回路５における異常の有無の判定を行ってもよい。

図３は、かかる変形例に対応する回路構成を示す。図３に示されているように、電源２と電源側端子５１ａとの間の給電経路には、上記の追加の電圧検出部である電源側検出部５８が電気接続されている。電源側検出部５８は、電源側端子５１ａの電圧に対応する出力を発生するように構成されている。また、電源側検出部５８は、出力を判定部５７に入力するように、判定部５７に電気接続されている。

かかる構成においては、判定部５７は、電圧検出部５６及び電源側検出部５８の出力に基づいて、スイッチング素子５１及び昇圧回路５３における故障の有無を判定する。具体的には、差分電圧ΔＶを用いて、上記の故障判定動作が行われ得る。差分電圧ΔＶは、電源側検出部５８による電圧検出値である上流電圧ＶＵと、電圧検出部５６による電圧検出値である下流電圧ＶＤとの差分である。

即ち、ΔＶ＝ＶＵ－ＶＤとすると、スイッチング素子５１が正常である場合、スイッチング素子５１の制御状態がオフであって、制御端子５１ｃにオン電圧が入力されていない状態では、差分電圧ΔＶは所定の閾値電圧ΔＶth以上となる。一方、スイッチング素子５１の制御状態がオンであって、制御端子５１ｃにオン電圧が入力されている状態では、電源側端子５１ａと負荷側端子５１ｂとの導通により、差分電圧ΔＶは閾値電圧ΔＶth未満となる。

これに対し、スイッチング素子５１が開放故障した場合、スイッチング素子５１の制御状態がオフであってもオンであっても、差分電圧ΔＶは閾値電圧ΔＶth以上となる。一方、スイッチング素子５１が短絡故障した場合、スイッチング素子５１の制御状態がオフであってもオンであっても、差分電圧ΔＶは閾値電圧ΔＶth未満となる。

かかる構成においては、電源２の個体差あるいは充電状態等によりバッテリ電圧Ｖbattが変動し、これに伴って昇圧電圧Ｖboostが変動しても、故障判定閾値を調整する必要がない。したがって、かかる構成によれば、バッテリ電圧Ｖbattの変動にかかわらず、良好な故障判定動作が実現され得る。

図４に示されているように、昇圧電圧Ｖboostをモニターするための電圧検出部である昇圧側検出部５９が設けられていてもよい。即ち、昇圧側検出部５９は、昇圧回路５３の出力電圧に対応する出力を発生するように、昇圧回路５３における出力側、即ち昇圧回路５３と電圧供給用負荷５４との間の給電経路に電気接続されている。なお、図４の構成において、図３に示された電源側検出部５８が設けられていてもよい。

かかる構成によれば、判定部５７は、昇圧側検出部５９の出力、即ち、昇圧側検出部５９による電圧検出値である昇圧出力電圧ＶＢに基づいて、昇圧電圧Ｖboostの異常の有無を判定する。具体的には、例えば、判定部５７は、昇圧出力電圧ＶＢがバッテリ電圧Ｖbattよりも所定電圧以上高電圧であるか否かによって、昇圧電圧Ｖboostの異常の有無を判定する。したがって、かかる構成によれば、昇圧電圧Ｖboostの異常の有無、即ち、昇圧回路５３の故障の発生の有無が、良好に判定され得る。

図５に示されているように、素子駆動部５５を省略する一方で、昇圧回路５３における出力側を、スイッチング素子５１における制御端子５１ｃに電気接続することも可能である。即ち、昇圧回路５３は、昇圧電圧Ｖboostを制御端子５１ｃに供給するように、制御端子５１ｃに電気接続され得る。なお、この場合、昇圧回路５３における出力側とスイッチング素子５１における制御端子５１ｃとの間には、ゲート抵抗が設けられていてもよいし、ゲート抵抗が設けられていなくてもよい。

かかる構成においては、負荷システム１の電源投入中は、制御端子５１ｃには、昇圧電圧Ｖboostが常時印加される。このため、負荷システム１の電源投入中は、スイッチング素子５１は常時オンとなる。したがって、スイッチング素子５１が正常である場合、下流電圧ＶＤはバッテリ電圧Ｖbattとなる。これに対し、スイッチング素子５１が開放故障した場合、下流電圧ＶＤはバッテリ電圧Ｖbattから昇圧電圧Ｖboostに持ち上げられた状態となる。したがって、判定部５７は、電圧検出部５６の出力に対応する下流電圧ＶＤをモニターすることで、スイッチング素子５１における開放故障の有無を良好に検知することが可能である。

かかる構成によれば、素子駆動部５５が省略されることで、逆接続保護回路５における回路面積が削減され得る。また、スイッチング素子５１をハイサイド駆動するための昇圧回路５３とは異なる他の電源回路、例えば、負荷システム１の外部に設けられた他目的の電源回路等を、昇圧電圧Ｖboostの供給源として用いることが可能である。

図５に示された回路構成において、昇圧回路５３又は電圧供給用負荷５４にて故障が発生する場合があり得る。かかる故障を「昇圧電圧供給部の故障」と称する。かかる昇圧電圧供給部の故障が発生した場合、スイッチング素子５１における負荷側端子５１ｂに昇圧電圧Ｖboostを供給できなくなることで、スイッチング素子５１における開放故障の有無を検知することができなくなる。そこで、図６に示されているように、昇圧側検出部５９を用いて昇圧電圧Ｖboostの異常の有無を判定する構成が設けられ得る。

図６に示された回路構成においては、スイッチング素子５１が正常である場合、下流電圧ＶＤはバッテリ電圧Ｖbatt相当となり、昇圧出力電圧ＶＢは昇圧電圧Ｖboost相当となる。これに対し、スイッチング素子５１が開放故障した場合、下流電圧ＶＤ及び昇圧出力電圧ＶＢの双方が昇圧電圧Ｖboost相当となる。

一方、昇圧電圧供給部の故障の場合、下流電圧ＶＤは、バッテリ電圧Ｖbatt相当となる。これに対し、昇圧出力電圧ＶＢは、昇圧電圧Ｖboost相当とはならず、昇圧電圧Ｖboostが目標値よりも所定程度低くなる。したがって、かかる構成によれば、下流電圧ＶＤに基づいて開放故障を判定することができるとともに、昇圧出力電圧ＶＢに基づいて昇圧電圧供給部の故障を判定することができる。

また、図６に示されているように、電圧供給用負荷５４の冗長化、即ち、複数の電圧供給用負荷５４を並列に設けることが可能である。かかる構成によれば、仮に複数の電圧供給用負荷５４のうちの１つが故障しても、他の正常な電圧供給用負荷５４を用いることで、故障判定が良好に行われ得る。

なお、電圧供給用負荷５４の冗長化は、図５及び図６とは異なる他の回路構成（例えば図１等）においてもなされ得る。

故障判定動作は、負荷システム１の電源投入直後、即ち、例えば、車両のイグニッションスイッチがオンされた直後に行われ得る。また、故障判定動作は、負荷システム１の電源投入中における任意のタイミングで適宜行われ得る。この場合、故障判定動作は、スイッチング素子５１のスイッチング状態がオフ状態からオン状態に推移するオン時に行われ得る。あるいは、故障判定動作は、スイッチング素子５１のスイッチング状態がオン状態からオフ状態に推移するオフ時に行われ得る。

故障判定動作により、スイッチング素子５１あるいは昇圧回路５３の故障が一旦判定された場合、即座に電気負荷３１の駆動が停止されてもよいし、故障判定動作が所定回数リトライされてもよい。

負荷システム１には、複数の負荷側回路３が、並列に設けられ得る。即ち、逆接続保護回路５は、電源２と複数の負荷側回路３との間に設けられ得る。この場合、図７に示されているように、スイッチング素子５１における負荷側端子５１ｂには、複数の負荷側回路３が、並列に接続され得る。なお、負荷側回路３の並列接続個数は、図７に示されている２個に限定されず、３個以上であってもよい。

例えば、図７に示されている２個の負荷側回路３のうち、一方が電動パーキングブレーキシステムであって、他方がＥＳＣシステムである場合があり得る。ＥＳＣはElectronic Stability Controlの略である。これら２個の負荷側回路３は、同時には駆動されない。

このため、これら２個の負荷側回路３について、逆接続保護回路５を共通化しても、素子あるいは回路の体格が不用意に大きくなることは回避され得る。具体的には、これら２個の負荷側回路３のうちの、負荷電流が大きいもの、即ち上記の例では電動パーキングブレーキシステムに対応して、逆接続保護回路５が設計される。これにより、これら２個の負荷側回路３について、逆接続保護回路５が良好に共通化される。

負荷側回路３の並列接続個数が３個以上である場合も、同様に、最も負荷電流が大きい１つの負荷側回路３に対応して、逆接続保護回路５が設計される。これにより、３個以上の負荷側回路３について、逆接続保護回路５が良好に共通化される。

なお、図３～図６の構成においても、同様に、複数の負荷側回路３が、逆接続保護回路５に対して並列に接続され得る。

変形例も、上記の例示に限定されない。また、複数の変形例が、互いに組み合わされ得る。更に、上記実施形態の全部又は一部と、変形例の全部又は一部とが、互いに組み合わされ得る。

１ 負荷システム ２ 電源
３ 負荷側回路 ３１ 電気負荷
３２ 負荷駆動回路 ４ 制御回路
５ 逆接続保護回路 ５１ スイッチング素子
５１ａ 電源側端子 ５１ｂ 負荷側端子
５１ｃ 制御端子 ５２ 保護素子
５２ａ アノード ５２ｂ カソード
５３ 昇圧回路 ５４ 抵抗素子
５５ 素子駆動部 ５６ 電圧検出部
５７ 判定部 ５８ 電源側検出部
５９ 昇圧側検出部

Claims (7)

1. 電気負荷（３１）と前記電気負荷を駆動する負荷駆動回路（３２）とを含む負荷側回路（３）に対して、電源（２）が逆接続された場合に、前記負荷側回路を保護するように構成された、逆接続保護回路（５）であって、
   前記電源に電気接続される電源側端子（５１ａ）と、前記負荷駆動回路に電気接続される負荷側端子（５１ｂ）と、前記電源側端子と前記負荷側端子との間の導通状態を制御する制御端子（５１ｃ）とを備えた、スイッチング素子（５１）と、
   前記電源が順接続された場合は導通する一方で前記電源が逆接続された場合は非導通となるように、一端（５２ａ）が前記電源側端子に電気接続され他端（５２ｂ）が前記負荷側端子に電気接続された、保護素子（５２）と、
   前記電源の電圧よりも高電圧の昇圧電圧を前記負荷側端子に供給することができるように、電圧供給用負荷（５４）を介して前記負荷側端子に電気接続された、昇圧電圧供給部（５３）と、
   前記負荷側端子の電圧に対応する出力を発生するように、前記負荷側端子に電気接続された、電圧検出部（５６）と、
   前記電圧検出部の前記出力に基づいて、前記スイッチング素子における故障の有無を判定するように、前記電圧検出部に電気接続された、判定部（５７）と、
   前記制御端子にオン電圧を入力することで前記電源側端子と前記負荷側端子とを導通させるように、前記制御端子に電気接続された、素子駆動部（５５）と、
   を備え、
   前記スイッチング素子は、ＭＯＳＦＥＴによって構成され、前記電源と前記負荷駆動回路との間に他の電路開閉用素子が介在しない形態で前記電源と前記負荷駆動回路との間に設けられ、
   前記保護素子は、前記ＭＯＳＦＥＴにおける寄生ダイオードによって構成され、
   前記昇圧電圧供給部は、前記電源に電気接続されることで前記電源の電圧を昇圧して前記昇圧電圧を発生するように設けられるとともに、前記昇圧電圧を前記素子駆動部に供給するように前記素子駆動部に電気接続され、
   前記判定部は、前記スイッチング素子における前記故障の有無と、前記昇圧電圧の異常の有無とを判定するように設けられた、
   逆接続保護回路。
2. 電気負荷（３１）と前記電気負荷を駆動する負荷駆動回路（３２）とを含む負荷側回路（３）に対して、電源（２）が逆接続された場合に、前記負荷側回路を保護するように構成された、逆接続保護回路（５）であって、
   前記電源に電気接続される電源側端子（５１ａ）と、前記負荷駆動回路に電気接続される負荷側端子（５１ｂ）と、前記電源側端子と前記負荷側端子との間の導通状態を制御する制御端子（５１ｃ）とを備えた、スイッチング素子（５１）と、
   前記電源が順接続された場合は導通する一方で前記電源が逆接続された場合は非導通となるように、一端（５２ａ）が前記電源側端子に電気接続され他端（５２ｂ）が前記負荷側端子に電気接続された、保護素子（５２）と、
   前記電源の電圧よりも高電圧の昇圧電圧を前記負荷側端子に供給することができるように、電圧供給用負荷（５４）を介して前記負荷側端子に電気接続された、昇圧電圧供給部（５３）と、
   前記負荷側端子の電圧に対応する出力を発生するように、前記負荷側端子に電気接続された、電圧検出部（５６）と、
   前記電圧検出部の前記出力に基づいて、前記スイッチング素子における故障の有無を判定するように、前記電圧検出部に電気接続された、判定部（５７）と、
   を備え、
   前記スイッチング素子は、ＭＯＳＦＥＴによって構成され、前記電源と前記負荷駆動回路との間に他の電路開閉用素子が介在しない形態で前記電源と前記負荷駆動回路との間に設けられ、
   前記保護素子は、前記ＭＯＳＦＥＴにおける寄生ダイオードによって構成され、
   前記昇圧電圧供給部は、前記昇圧電圧を前記制御端子に供給するように、前記制御端子に電気接続され、
   前記判定部は、前記スイッチング素子における前記故障の有無と、前記昇圧電圧の異常の有無とを判定するように設けられた、
   逆接続保護回路。
3. 前記スイッチング素子は、ＮチャネルＭＯＳＦＥＴによって構成された、
   請求項１または２に記載の逆接続保護回路。
4. 前記スイッチング素子は、前記負荷駆動回路のハイサイドに設けられた、
   請求項１～３のいずれか１つに記載の逆接続保護回路。
5. 前記昇圧電圧供給部の出力電圧に対応する出力を発生するように、前記昇圧電圧供給部に電気接続された、昇圧側検出部（５９）をさらに備え、
   前記判定部は、前記昇圧側検出部の前記出力に基づいて、前記昇圧電圧の前記異常の有無を判定するように設けられた、
   請求項１～４のいずれか１つに記載の逆接続保護回路。
6. 前記電源側端子の電圧に対応する出力を発生するように、前記電源側端子に電気接続された、電源側検出部（５８）をさらに備え、
   前記判定部は、前記電圧検出部及び前記電源側検出部の前記出力に基づいて、前記スイッチング素子における前記故障の有無を判定するように設けられた、
   請求項１～５のいずれか１つに記載の逆接続保護回路。
7. 負荷システム（１）であって、
   請求項１～６のいずれか１つに記載の逆接続保護回路（５）と、
   前記逆接続保護回路に並列に接続された、複数の前記負荷側回路（３）と、
   を備えた負荷システム。

Images