JP7206976B2 - スイッチング回路 - Google Patents

スイッチング回路 Download PDF

Info

Publication number
JP7206976B2
JP7206976B2 JP2019018916A JP2019018916A JP7206976B2 JP 7206976 B2 JP7206976 B2 JP 7206976B2 JP 2019018916 A JP2019018916 A JP 2019018916A JP 2019018916 A JP2019018916 A JP 2019018916A JP 7206976 B2 JP7206976 B2 JP 7206976B2
Authority
JP
Japan
Prior art keywords
sense
current
voltage
main
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019018916A
Other languages
English (en)
Other versions
JP2020127311A (ja
Inventor
正和 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019018916A priority Critical patent/JP7206976B2/ja
Publication of JP2020127311A publication Critical patent/JP2020127311A/ja
Application granted granted Critical
Publication of JP7206976B2 publication Critical patent/JP7206976B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Description

本明細書に開示の技術は、スイッチング回路に関する。
特許文献1に開示のスイッチング回路は、メインスイッチング素子(メインIGBT)とセンススイッチング素子(センスIGBT)を有する半導体装置を備えている。メインスイッチング素子の低電位端子(エミッタ)は、低電位配線(グランド)に接続されている。センススイッチング素子の低電位端子は、センス抵抗を介して低電位配線に接続されている。メインスイッチング素子のゲートとセンススイッチング素子のゲートは、共通のゲート端子に接続されている。したがって、メインスイッチング素子とセンススイッチング素子は、同時にオン‐オフする。メインスイッチング素子とセンススイッチング素子がオンすると、メインスイッチング素子にメイン電流が流れるとともにセンススイッチング素子にセンス電流が流れる。センススイッチング素子はメインスイッチング素子よりも小さいので、センス電流はメイン電流よりも小さい電流となる。センス電流の大きさは、メイン電流の大きさと相関を有する。センス電流は、センス抵抗を流れる。したがって、センス抵抗にはセンス電流に比例する電圧(以下、センス電圧という)が生じる。センス電圧がセンス電流に比例し、センス電流がメイン電流と相関を有するので、センス電圧はメイン電流と相関を有する。特許文献1のスイッチング回路は、センス電圧が基準電圧を超えたとき(すなわち、メイン電流が所定値を超えたとき)に、メインスイッチング素子及びセンススイッチング素子をオフさせる。これによって、メインスイッチング素子を過電流から保護する。
特開2018-113475号公報
特許文献1のスイッチング回路では、メイン電流が通常電流(小電流)の場合に生じるセンス電圧と、メイン電流が過電流(大電流)の場合に生じるセンス電圧の差がそれほど大きくない。このため、センス電圧に基づいて通常電流と過電流を区別するのが困難であった。例えば、ノイズ等によって過電流を誤検出おそれがあった。本明細書では、センス電圧に基づいて通常電流と過電流を容易に区別することができる技術を提案する。
本明細書が開示するスイッチング回路は、メインスイッチング素子とセンススイッチング素子を有する半導体装置と、前記メインスイッチング素子のゲートと前記センススイッチング素子のゲートに接続されているゲート配線と、前記メインスイッチング素子の高電位端子と前記センススイッチング素子の高電位端子に接続されている高電位配線と、電界効果トランジスタと、前記メインスイッチング素子の低電位端子に接続されているとともに前記電界効果トランジスタを介して前記センススイッチング素子の低電位端子に接続されている低電位配線と、前記電界効果トランジスタに印加される電圧が基準電圧を超えたときに前記メインスイッチング素子と前記センススイッチング素子をオフさせる保護回路、を有している。前記基準電圧が、前記電界効果トランジスタの飽和領域内の電圧である。
なお、飽和領域内の電圧とは、電界効果トランジスタが飽和領域で動作したときに生じる電圧を意味する。
このスイッチング回路では、センススイッチング素子と低電位配線の間に電界効果トランジスタが接続されている。したがって、センススイッチング素子がオンすると、センス電流が電界効果トランジスタに流れ、電界効果トランジスタの両端の間に電圧(以下、センス電圧という)が生じる。電界効果トランジスタが動作するときの電流-電圧特性は、線形領域と飽和領域を有する。線形領域は電流が小さいときの動作領域であり、飽和領域は電流が大きいときの動作領域である。線形領域では電流に対する電圧の増加率dV/dIが小さく、飽和領域では電流に対する電圧の増加率dV/dIが大きい。したがって、センススイッチング素子に流れるセンス電流が小さいときには、電界効果トランジスタが線形領域で動作するので、センス電圧が小さい。センス電流が大きくなると、電界効果トランジスタが飽和領域で動作するので、センス電圧が急激に大きくなる。このため、センス電流が小さい場合のセンス電圧とセンス電流が大きい場合のセンス電圧との差が大きくなる。言い換えると、メイン電流が通常電流(小電流)の場合に生じるセンス電圧と、メイン電流が過電流(大電流)の場合に生じるセンス電圧の差が大きくなる。このため、センス電圧に基づいて、メイン電流が通常電流であるか過電流であるかを明確に判別することができる。保護回路は、センス電圧が基準電圧を超えたときにメインスイッチング素子とセンススイッチング素子をオフさせる。また、基準電圧は、飽和領域内の電圧である。したがって、このスイッチング回路によれば、センス電圧が飽和領域内の電圧まで上昇したとき(すなわち、メイン電流が過電流になったとき)に確実にメインスイッチング素子をオフさせることができる。
実施形態のスイッチング回路の回路図。 電流検出FETの特性を示すグラフ。 比較例のスイッチング回路の回路図。 センスIGBTがオンするタイミングにおけるセンス電流の変化を示すグラフ。 比較例のスイッチング回路におけるセンス電圧の変化を示すグラフ。 実施形態のスイッチング回路におけるセンス電圧の変化を示すグラフ。
図1に示す実施形態のスイッチング回路10は、半導体装置20を有している。半導体装置20は、メインIGBT20mとセンスIGBT20sを有している。メインIGBT20mとセンスIGBT20sは、共にIGBT(insulated gate bipolar transistor)である。メインIGBT20mとセンスIGBT20sは、共通の半導体基板内に形成されている。メインIGBT20mのサイズは、センスIGBT20sのサイズよりもはるかに大きい。メインIGBT20mのゲートとセンスIGBT20sのゲートは、共通のゲート配線16に接続されている。このため、メインIGBT20mのゲートとセンスIGBT20sには、共通のゲート電圧が印加される。したがって、メインIGBT20mとセンスIGBT20sは、同時にターンオンし、同時にターンオフする。メインIGBT20mのコレクタとセンスIGBT20sのコレクタは、共通の高電位配線12に接続されている。メインIGBT20mのエミッタは、低電位配線14(グランド)に直接接続されている。低電位配線14には、高電位配線12よりも低い電位が印加されている。センスIGBT20sのエミッタは、電流検出FET22を介して低電位配線14に接続されている。電流検出FET22は、nチャネル型のMOSFETである。電流検出FET22のドレインがセンスIGBT20sのエミッタに接続されており、電流検出FET22のソースが低電位配線14に接続されている。電流検出FET22のゲートには、電源24が接続されている。電源24は、電流検出FET22にゲート電圧Vg1を印加する。ゲート電圧Vg1は、電流検出FET22のゲート閾値よりも高い。このため、電流検出FET22は常時オンしている。
メインIGBT20mがオンすると、メインIGBT20mを介して高電位配線12から低電位配線14へメイン電流Imが流れる。センスIGBT20sがオンすると、センスIGBT20sと電流検出FET22を介して高電位配線12から低電位配線14へセンス電流Isが流れる。このため、電流検出FET22のドレイン-ソース間にセンス電流Isに応じた大きさの電圧Vs(以下、センス電圧Vsという)が発生する。上述したように、メインIGBT20mのサイズは、センスIGBT20sのサイズよりもはるかかに大きい。したがって、メイン電流Imは、センス電流Isよりもはるかに大きい。センス電流Isの大きさは、メイン電流Imの大きさと相関を有する。このため、センス電圧Vsの大きさは、メイン電流Imの大きさと相関を有する。
図2は、電流検出FET22の電流-電圧特性を示している。図2の横軸はセンス電圧Vs(すなわち、電流検出FET22のドレイン-ソース間電圧Vds)を示しており、図2の縦軸はセンス電流Is(すなわち、電流検出FET22のドレイン-ソース間電流Ids)を示している。図2に示すように、電流検出FET22の電流-電圧特性は、ゲート電圧Vg1によって変化する。ゲート電圧Vg1が高いほど、センス電流Isが流れ易い。実施形態のスイッチング回路10では、ゲート電圧Vg1は固定値とされている。ゲート電圧Vg1を固定した場合には、センス電流Isが高いほどセンス電圧Vsは高くなる。また、ゲート電圧Vg1を固定した場合において、電流検出FET22の特性は、センス電流Isが小さい線形領域とセンス電流Isが大きい飽和領域とで異なる。センス電流Isが小さい線形領域では、センス電圧Vsとセンス電流Isは略線形の関係となる。センス電流Isが大きい飽和領域では、センス電流Isが略飽和する。すなわち、飽和領域では、センス電圧Vsが上昇しても、センス電流Isがほとんど増加しない。言い換えると、飽和領域では、センス電流Isが少し増加しただけでセンス電圧Vsが急激に上昇する。つまり、線形領域ではセンス電流Isの変化量に対するセンス電圧Vsの変化量の比dVs/dIsが小さく、飽和領域ではセンス電流Isの変化量に対するセンス電圧Vsの変化量の比dVs/dIsが極めて大きい。
図1に示すように、スイッチング回路10は、ツェナーダイオード40、停止用FET50、及び、ゲート駆動回路70を有している。
ツェナーダイオード40と停止用FET50は、メインIGBT20mとセンスIGBT20sを過電流から保護するための保護回路を構成している。ツェナーダイオード40のカソードは、ゲート配線16に接続されている。停止用FET50は、nチャネル型のMOSFETである。停止用FET50のドレインは、ツェナーダイオード40のアノードに接続されている。停止用FET50のソースは、グランドに接続されている。停止用FET50のゲートは、センスIGBT20sのソース及び電流検出FET22のドレインに接続されている。したがって、停止用FET50のゲートには、センス電圧Vsが印加される。このため、センス電圧Vsが停止用FET50のゲート閾値Vthを超えると、停止用FET50がオンする。ゲート閾値Vthは、電流検出FET22が飽和領域で動作しているときに生じるセンス電圧Vsの値に設定されている。例えば、図2に示すように、ゲート電圧Vg1が3Vの場合にはゲート閾値Vthは2.5V以上であり、ゲート電圧Vg1が4Vの場合にはゲート閾値Vthは4.5V以上であり、ゲート電圧Vg1が5Vの場合にはゲート閾値Vthは6V以上である。
図1に示すように、ゲート駆動回路70は、ゲート配線16に接続されている。ゲート駆動回路70は、メインIGBT20mとセンスIGBT20sのゲートの電位を制御することで、メインIGBT20mとセンスIGBT20sをスイッチングさせる。ゲート駆動回路70には、外部から指令値Vinが入力される。ゲート駆動回路70は、入力された指令値Vinに基づいて、メインIGBT20mとセンスIGBT20sをスイッチングさせる。
スイッチング回路10の動作について説明する。ゲート駆動回路70は、指令値Vinに基づいて、メインIGBT20mとセンスIGBT20sをスイッチングさせる。メインIGBT20mとセンスIGBT20sがオンすると、メインIGBT20mにメイン電流Imが流れるとともにセンスIGBT20sにセンス電流Isが流れる。センス電流Isが流れると、センス電圧Vsが上昇する。上述したように、センス電圧Vsは、メイン電流Imと相関を有する。メイン電流Imが大きいほど、センス電圧Vsは高くなる。メイン電流Imが小さい間は、センス電圧Vsが停止用FET50のゲート閾値Vthよりも低いので、停止用FET50はオフ状態に維持される。この場合、ゲート駆動回路70は、指令値Vinに基づいてメインIGBT20mとセンスIGBT20sをスイッチングさせる動作を継続する。メイン電流Imが増加して過電流となると、センス電圧Vsが停止用FET50のゲート閾値Vthよりも高い値まで上昇する。すると、停止用FET50がオンし、ゲート配線16の電位がツェナーダイオード40のツェナー電圧と略同電位まで低下する。ツェナーダイオード40のツェナー電圧はメインIGBT20mのゲート閾値及びセンスIGBT20sのゲート閾値よりも低い。したがって、停止用FET50がオンすると、メインIGBT20mとセンスIGBT20sがオフする。このように、メイン電流Imが過電流となると、指令値Vinにかかわらず、メインIGBT20mとセンスIGBT20sが強制的にオフする。これによって、メインIGBT20mとセンスIGBT20sが過電流から保護される。
次に、実施形態のスイッチング回路10と比較例のスイッチング回路とを比較しながら、実施形態のスイッチング回路10の利点について説明する。図3は、比較例のスイッチング回路を示している。比較例のスイッチング回路では、実施形態のスイッチング回路10の電流検出FET22の代わりに電流検出抵抗122が設けられている。比較例のスイッチング回路のその他の構成は、実施形態のスイッチング回路10と等しい。比較例のスイッチング回路では、電流検出抵抗122の両端間に生じる電圧が、センス電圧Vsである。このため、比較例のスイッチング回路では、センス電圧Vsがセンス電流Isと比例する。すなわち、比較例のスイッチング回路では、センス電流Isの変化量に対するセンス電圧Vsの変化量の比dVs/dIsが常に一定である。図2を用いて上述したように、実施形態のスイッチング回路10では、センス電流Isが小さい線形領域では比dVs/dIsが小さく、センス電流Isが大きい飽和領域では比dVs/dIsが大きい。この点で、比較例のスイッチング回路と実施形態のスイッチング回路10は異なる。
図4は、センスIGBT20sがオンするタイミングにおけるセンス電流Isの変化を示している。図4は、正常時(すなわち、過電流が流れていないとき)のセンス電流Isの変化を示している。センスIGBT20sがオンした直後の期間T1に、一時的にセンス電流Isが高電流Ispまで上昇する。高電流Ispは、瞬間的にながれるサージ電流であり、メインIGBT20mの過電流とは無関係である。期間T1の後の期間T2では、センスIGBT20sに、ドレインからソースに向かって流れる電流に加えて、センスIGBT20sのゲートを充電する電流も流れる。期間T2の後の期間T3では、ゲートの充電が完了してゲートを充電する電流が停止する。したがって、期間T3では、期間T2よりも、センス電流Isが小さくなる。以下に、図4に示すようにセンス電流Isが変化した場合に生じるセンス電圧Vsについて、比較例のスイッチング回路(図3)と実施形態のスイッチング回路10(図1)のそれぞれについて説明する。
図5は、比較例のスイッチング回路(図3)において図4に示すようにセンス電流Isが変化したときに生じるセンス電圧Vsを示している。上述したように、比較例のスイッチング回路では、センス電流Isの変化量とセンス電圧Vsの変化量の比dVs/dIsが常に一定である。したがって、図5に示すセンス電圧Vsの波形は、図4に示すセンス電流Isの波形と略一致する。過電流が生じたときに素早くメインIGBT20mをオフするためには、過電流を判別するための基準電圧(すなわち、停止用FET50のゲート閾値Vth)をある程度低い値に設定する必要がある。例えば、図5において、ゲート閾値Vthを4Vに設定する場合を考える。期間T1では、センス電流Isとして高電流Ispが流れるので、センス電圧Vsがゲート閾値Vthよりも高くなる。上述したように、高電流Ispは過電流とは無関係であるので、期間T1でメインIGBT20mを停止させることはできない。したがって、IGBT20sがオンした直後の期間T1をマスキング期間として設定し、マスキング期間の間はセンス電圧VsにかかわらずメインIGBT20mをオンに維持する。また、図5では、期間T2において、過電流が流れていないにもかかわらず、センス電圧Vsがゲート閾値Vthよりも高くなる。したがって、期間T2もマスキング期間とする必要がある。このため、期間T2の間は、仮に過電流が流れても、メインIGBT20mをオフすることができない。このように、比較例のスイッチング回路では、期間T2の間は、メインIGBT20mが過電流から保護されない。比較例のスイッチング回路では、期間T3で、メインIGBT20mが過電流から保護される。図示していないが、期間T3の間に過電流が流れると、センス電圧Vsがゲート閾値Vthを超えるので、メインIGBT20mがオフして過電流が停止する。このように、比較例のスイッチング回路では、期間T3ではメインIGBT20mを過電流から保護することができるが、期間T2ではメインIGBT20mを過電流から保護することができない。
図6は、実施形態のスイッチング回路10(図1)において図4に示すようにセンス電流Isが変化したときに生じるセンス電圧Vsを示している。上述したように、実施形態のスイッチング回路10では、センス電流Isの変化量とセンス電圧Vsの変化量の比dVs/dIdsが、センス電流Isが小さい線形領域では小さく、センス電流Isが大きい飽和領域では大きい。電流検出FET22の特性は、図4の期間T1におけるセンス電流Is(すなわち、高電流Isp)が飽和領域内の電流となり、図4の期間T2、T3におけるセンス電流Isが線形領域内の電流となるように設定されている。したがって、図6に示すように、期間T1ではセンス電圧Vsが極めて高くなる一方で期間T2、T3ではセンス電圧Vsが極めて低くなる。すなわち、期間T1のようにセンス電流Isが大きいときのセンス電圧Vsと、期間T2、T3のようにセンス電流Isが小さいときのセンス電圧Vsの差が大きくなる。このため、図6においてゲート閾値Vthを4Vに設定すると、期間T1ではセンス電圧Vsがゲート閾値Vthを超えるが、期間T2、T3ではセンス電圧Vsがゲート閾値Vth未満となる。このため、期間T1のみをマスキング期間として設定すればよく、期間T2をマスキング期間として設定する必要がない。すなわち、比較例のスイッチング回路とは異なり、期間T1のみをマスキング期間として設定することができる。図示していないが、期間T2及びT3の間に過電流が流れると、センス電圧Vsがゲート閾値Vthを超えるので、メインIGBT20mがオフして過電流が停止する。このように、実施形態のスイッチング回路10では、期間T2、T3において、メインIGBT20mを過電流から保護することができる。また、実施形態のスイッチング回路10では、過電流時のセンス電圧Vsと通常時のセンス電圧Vsの差が大きくなるので、ノイズ等による過電流の誤検出を抑制することができる。
なお、上述した実施形態において、IGBT20m、20sに代えて、MOSFET等の他のスイッチング素子を使用してもよい。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10 :スイッチング回路
12 :高電位配線
14 :低電位配線
16 :ゲート配線
20 :半導体装置
22m :メインIGBT
22s :センスIGBT
22 :電流検出FET
24 :電源
40 :ツェナーダイオード
50 :停止用FET
70 :ゲート駆動回路

Claims (1)

  1. スイッチング回路であって、
    メインスイッチング素子とセンススイッチング素子を有する半導体装置と、
    前記メインスイッチング素子のゲートと前記センススイッチング素子のゲートに接続されているゲート配線と、
    前記メインスイッチング素子の高電位端子と前記センススイッチング素子の高電位端子に接続されている高電位配線と、
    前記メインスイッチング素子の低電位端子に接続されている低電位配線と、
    ドレインが前記センススイッチング素子の低電位端子に接続されており、ソースが前記低電位配線に接続されている電界効果トランジスタと、
    前記電界効果トランジスタのドレイン-ソース間電圧が基準電圧を超えたときに、前記メインスイッチング素子と前記センススイッチング素子をオフさせる保護回路、
    を有しており、
    前記基準電圧が、前記電界効果トランジスタの飽和領域内の電圧である、
    スイッチング回路。
JP2019018916A 2019-02-05 2019-02-05 スイッチング回路 Active JP7206976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019018916A JP7206976B2 (ja) 2019-02-05 2019-02-05 スイッチング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019018916A JP7206976B2 (ja) 2019-02-05 2019-02-05 スイッチング回路

Publications (2)

Publication Number Publication Date
JP2020127311A JP2020127311A (ja) 2020-08-20
JP7206976B2 true JP7206976B2 (ja) 2023-01-18

Family

ID=72085044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019018916A Active JP7206976B2 (ja) 2019-02-05 2019-02-05 スイッチング回路

Country Status (1)

Country Link
JP (1) JP7206976B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068400A (ja) 2008-09-12 2010-03-25 Nec Electronics Corp 過電流検出回路
JP2013062730A (ja) 2011-09-14 2013-04-04 Mitsubishi Electric Corp パワーモジュール
JP2013183308A (ja) 2012-03-02 2013-09-12 Denso Corp スイッチング素子の駆動回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010068400A (ja) 2008-09-12 2010-03-25 Nec Electronics Corp 過電流検出回路
JP2013062730A (ja) 2011-09-14 2013-04-04 Mitsubishi Electric Corp パワーモジュール
JP2013183308A (ja) 2012-03-02 2013-09-12 Denso Corp スイッチング素子の駆動回路

Also Published As

Publication number Publication date
JP2020127311A (ja) 2020-08-20

Similar Documents

Publication Publication Date Title
US11082039B2 (en) GaN transistor with integrated drain voltage sense for fast overcurrent and short circuit protection
US9203393B2 (en) Semiconductor apparatus
JP6402591B2 (ja) 半導体装置
JP4816139B2 (ja) パワー半導体スイッチング素子の駆動回路
US9431386B2 (en) Current sensing of emitter sense insulated-gate bipolar transistor (IGBT)
US10620650B2 (en) Semiconductor device
CA2840440A1 (en) Short circuit protection circuit and method for insulated gate bipolar transistor
US9503073B2 (en) Power semiconductor device
US6687106B1 (en) Power module
JPH02244904A (ja) 誘導負荷駆動用パワーmosfet保護回路
JP6340841B2 (ja) 絶縁ゲート型デバイスの駆動回路
US20160276826A1 (en) Overvoltage protection device
JP5630484B2 (ja) 半導体装置
KR101329610B1 (ko) 반도체장치
JP6122542B1 (ja) アクティブクランプ回路
US11139810B2 (en) Overcurrent protection for power transistors
JP7206976B2 (ja) スイッチング回路
JP2018074676A (ja) ゲート駆動回路
JP5133648B2 (ja) 電圧制御形スイッチングデバイスのゲート駆動装置
US9344078B1 (en) Inverse current protection circuit sensed with vertical source follower
US20220140826A1 (en) Temperature control for power devices
CN115314038A (zh) 基于SiC功率器件的门级缓冲电路
KR102456559B1 (ko) 오작동 턴온 방지 회로가 내장된 전력반도체 장치
KR20220028898A (ko) 전력 스위치용 단락보호회로
US20240219449A1 (en) Semiconductor device and overcurrent protection device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221219

R151 Written notification of patent or utility model registration

Ref document number: 7206976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151