JP7183238B2

JP7183238B2 - 電力変換器

Info

Publication number: JP7183238B2
Application number: JP2020178534A
Authority: JP
Inventors: 佑弥高橋
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2020-10-26
Filing date: 2020-10-26
Publication date: 2022-12-05
Anticipated expiration: 2040-10-26
Also published as: JP2022069728A

Description

本願は、電力変換器に関するものである。

トランスを有する絶縁型ＤＣ／ＤＣコンバータからなる電力変換器は、トランスの一次側にブリッジ型のインバータが、また、トランスの二次側にブリッジ型の整流回路が接続されたシンプルな回路構成であるため、構成部品が少なく、電気自動車（ＥＶ）、プラグインハイブリッド電気自動車（ＰＨＥＶ）等の電動車両に搭載される車載充電器の回路方式として主流となっている。

ここで、車載充電器は、一般的にＡＣ／ＤＣコンバータおよび絶縁型ＤＣ／ＤＣコンバータで構成され、系統から入力される電力に対して電力変換を行い、車両のバッテリを充電する役割を担っている。電動車両は従来から航続距離の増加が求められており、バッテリの大電力化、高電圧化が進んでいる。バッテリが大型化する一方、電動車両の普及のために居住空間確保、および低コスト化に対する要求も強く、車載充電器としては、小型、低コスト化、高耐圧化などが求められている。車載充電器の小型、低コスト化のためには、トランス、リアクトル等の磁性部品の小型化が必須であり、そのためには、駆動周波数の高周波化（数十～数百ｋＨｚ駆動）が望まれる。

しかし、高周波駆動に伴い、ダイオードのリカバリ損失の増大が問題となる。さらに、車載充電器は高電圧化が進んでいるバッテリに接続されるため、サージ電圧の増大の問題も生じる。したがって、絶縁型ＤＣ／ＤＣコンバータの二次側の整流回路に発生するリカバリ損失、およびサージ電圧に対する高耐圧化の対策が必要である。

そのため、従来技術では、上記のサージ電圧を抑制するために、トランスの二次側の整流回路と並列にＲＣＤスナバ回路を配置する技術が提案されている。これは、整流回路に発生するサージ電圧を、スナバダイオードを介してスナバコンデンサにより吸収し、この電荷をスナバ抵抗を介して放電するというものである。

しかしながら、この従来のものは、スナバ回路として、ダイオード、コンデンサおよび抵抗の追加が必要であるため、コスト増加となる。高周波化した場合、吸収したサージエネルギーをスナバ抵抗によって消費するため、スナバ抵抗損失が増大する。また、サージ電圧はスナバ回路によって抑制可能であるが、高周波駆動に伴うリカバリ損失は抑制されないため、整流回路のリカバリ損失が増大する。これに対策するには、冷却を改善する必要があるため、冷却器のコスト増加となる。

また、他の従来技術では、サージ電圧に対する高耐圧化に関し、半導体素子を直列に複数配置し、各々の半導体素子と並列にコンデンサを配置することで、印加される電圧を分圧する技術が提案されている。これは、各半導体素子の容量に対して相当に大きな容量のコンデンサを各半導体素子と並列に配置することで、容量による分圧を行うものである。

しかしながら、この従来のものは、整流回路に発生するリカバリ損失を低減するのに十分でない。しかも、耐圧を確保するために、半導体素子を直列に接続しており、各半導体素子と並列にコンデンサを配置するため、コスト増加となる。また、理想的には各半導体素子に対してコンデンサを並列に接続し、コンデンサの容量で分圧することで、必要な素子耐圧は半分となる。しかし、コンデンサの容量は、一般的に初期ばらつき、温度特性、経年劣化などによるばらつきが大きく、それらを踏まえると、均等な分圧は難しく、半導体素子には、元々の半分以上の耐圧が要求され、その結果、素子数のみ増えるため、大幅なコスト増加となる。

そこで、例えば、下記の特許文献１では、リカバリ損失、およびサージ電圧の双方を抑制するために、整流回路と並列に還流用のＳｉＣ（ＳｉｌｉｃｏｎＣａｒｂｉｄｅ）ダイオードを配置する技術が提案されている。これは、整流回路のリカバリ電流を還流用のＳｉＣダイオードによりバイパスすることで、リカバリ損失の発生、およびリカバリによるサージ電圧の発生を抑制するものである。

特許第５６４２２４５号公報

上記の特許文献１に記載のものは、還流ダイオードとしてのＳｉＣダイオードの特性から、リカバリ損失が非常に小さく、高耐圧であり、リカバリ損失とサージ電圧の双方が抑制可能である。しかしながら、ＳｉＣダイオードのコストは、従来からの主流であるＳｉ（Ｓｉｌｉｃｏｎ）ダイオードに比べて５～１０倍程度と非常に高く、大幅なコスト増加となってしまう。

本願は、上記のような課題を解決するための技術を開示するものであり、トランスを有する絶縁型ＤＣ／ＤＣコンバータからなる電力変換器に関し、二次側の整流回路に発生するリカバリ損失およびサージ電圧を共に抑制することで、高周波化が可能であり、かつ耐圧の低い素子が適用可能で、低コストな電力変換器を提供することを目的とする。

本願に開示される電力変換器は、トランスを備え、前記トランスの一次巻線にはスイッチング素子を有するブリッジ型のインバータが接続される一方、前記トランスの二次巻線は複数個の巻線で構成され、前記二次巻線を構成する複数個の巻線には、それぞれ個別に半導体素子を有するブリッジ型の整流回路が接続され、かつ、前記整流回路は互いに直列に接続されており、前記二次巻線を構成する複数個の巻線の巻数は互いに異なり、前記整流回路を構成する前記半導体素子は、前記整流回路ごとに耐圧が異なっている。

本願に開示される電力変換器によれば、各々の整流回路を構成する半導体素子に印加される電圧が分割されるため、従来よりも耐圧の低い半導体素子が適用可能となり、電力変換器の低コスト化が可能になる。特に、二次巻線の巻数を異ならせることで、各整流回路の必要耐圧が異なるように調整可能となり、過剰設計を防止し、低コスト化を実現することができる。

本願の比較例としての電力変換器の回路構成図である。本願の実施の形態１による電力変換器の回路構成図である本願の実施の形態２による電力変換器の回路構成図である。

実施の形態１．
図１は、本願の特徴を明確にするために示す、本願の比較例としての電力変換器の回路構成図である。
図１に示す電力変換器は、絶縁型のフルブリッジＤＣ／ＤＣコンバータであり、トランス１１３を備え、トランス１１３の一次巻線１１３ａに単相インバータ１００が接続されている。一方、トランス１１３の二次側は、二次巻線１１３ｂが分割されることなく、一次巻線１１３ａに対応して１つだけ設けられている。そして、この二次巻線１１３ｂに整流回路１１４が接続されている。

ここに、上記の単相インバータ１００は、スイッチング素子１０１～１０４をブリッジ型（フルブリッジ）に接続したもので、直流電源１１１の直流電圧Ｖｉｎを交流電圧に変換する。また、整流回路１１４は、その整流素子としてダイオード１１４ａ～１１４ｄをブリッジ型（フルブリッジ）に接続して構成されている。そして、整流回路１１４の出力側には出力平滑用リアクトル１０８および出力コンデンサ１０９が接続され、負荷１１０へ直流電圧Ｖｏｕｔが出力される。

また、上記の主回路の外部には制御部１１２が配置されている。この制御部１１２は、直流電源１１１から入力される直流電圧Ｖｉｎ、および負荷１１０へ出力される直流電圧Ｖｏｕｔをモニタし、状況に応じて負荷１１０へ出力される直流電圧Ｖｏｕｔが目標値となるように、スイッチング素子１０１～１０４へゲート信号１０１ａ～１０４ａを出力することで、スイッチング素子１０１～１０４のオンｄｕｔｙ（オン期間）を制御し、ＰＭＷ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）制御を行う。

図１に示す回路構成において、整流回路１１４を構成するダイオード１１４ａ～１１４ｄは、ＳｉＣダイオードが使用されている。すなわち、図１に示す回路では、整流回路１１４を構成するための整流素子として、数十～数百ｋＨｚの高周波駆動での熱成立のため、リカバリ損失が小さく、かつ、負荷１１０へ出力される直流電圧Ｖｏｕｔの高電圧化に伴って発生するサージ電圧を考慮して高耐圧が求められる。このため、両者の要求を合わせもつ特性を有する半導体素子としてＳｉＣダイオードが適用されている。

しかし、前述のように、ＳｉＣダイオードのコストは、従来からの主流であるＳｉダイオードに比べて５～１０倍程度と非常に高価で、電力変換器が大幅なコスト増加となってしまう。

図２は、本願の実施の形態１による電力変換器の回路構成図である。なお、図１と対応する構成部分には、同一の符合を付す。

この実施の形態１の電力変換器は、絶縁型のフルブリッジＤＣ／ＤＣコンバータであり、トランス１０５を備える。そして、トランス１０５の一次巻線１０５ａには、単相インバータ１００が接続されている。

一方、トランス１０５の二次側は、二次巻線が２つに均等分割されている。すなわち、２つに均等分割された二次巻線１０５ｂおよび１０５ｃで構成されている。したがって、各々の二次巻線１０５ｂ、１０５ｃの巻数は、互いに等しい。そして、各々の二次巻線１０５ｂ、１０５ｃには、整流回路１０６、１０７が個別に接続され、かつ、２つの整流回路１０６、１０７は、互いに直列に接続されている。

ここに、上記の単相インバータ１００は、スイッチング素子１０１～１０４をブリッジ型（フルブリッジ）に接続したもので、直流電源１１１の直流電圧Ｖｉｎを交流電圧に変換する。また、一方の整流回路１０６は、その整流素子としてダイオード１０６ａ～１０６ｄをブリッジ型（フルブリッジ）に接続して構成されている。同様に、他方の整流回路１０７は、その整流素子としてダイオード１０７ａ～１０７ｄをブリッジ型（フルブリッジ）に接続して構成されている。この場合、各々のダイオード１０６ａ～１０６ｄ、１０７ａ～１０７ｄは、図１に示したようなＳｉＣダイオードではなく、従来からの主流である半導体素子としてのＳｉダイオードがいずれも適用されている。

そして、整流回路１０６および整流回路１０７を直列接続した構成の出力には出力平滑用リアクトル１０８および出力コンデンサ１０９が接続され、負荷１１０へ直流電圧Ｖｏｕｔが出力される。

なお、単相インバータ１００を構成する各々のスイッチング素子１０１～１０４は、ここでは、Ｓｉ（Ｓｉｌｉｃｏｎ）－ＭＯＳＦＥＴ（ＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）等の自己消弧型半導体スイッチング素子が適用されているが、これに限らず、例えばＳｉＣ（ＳｉｌｉｃｏｎＣａｒｂｉｄｅ）、あるいはＧａＮ（ＧａｌｌｉｕｍＮｉｔｒｉｄｅ）などのワイドバンドギャップ半導体、あるいはダイヤモンド系を用いた半導体スイッチング素子でもよい。

前述のように、図２に示したこの実施の形態１の電力変換器において、トランス１０５は、均等分割された２つの二次巻線１０５ｂ、１０５ｃを備える。
ここで、例えば、トランス１０５の一次巻線１０５ａの巻数をＮ１、２つの二次巻線１０５ｂ、１０５ｃ全体の総巻数をＮ２、必要巻数比を１．５（＝Ｎ２／Ｎ１）とすると、一次巻線１０５ａの巻数Ｎ１＝８ターンの場合、二次巻線全体の総巻数Ｎ２＝１２ターンが必要となるので、均等分割された一方の二次巻線１０５ｂの巻数Ｎ２ｂ＝６ターン、他方の二次巻線１０５ｃの巻数Ｎ２ｃ＝６ターンとなる。

このように、均等分割された２つの二次巻線１０５ｂ、１０５ｃを設けることで、二次側に発生する電圧を均等に分圧することができる。そのため、各々の整流回路１０６、１０７を構成する整流素子であるダイオード１０６ａ～１０６ｄ、１０７ａ～１０７ｄの素子耐圧は、図１に示した整流回路１１４を構成するＳｉＣダイオード１１４ａ～１１４ｄの耐圧の半分で成立する。

さらに、図２に示したこの実施の形態１の電力変換器は、素子耐圧の低耐圧化に伴い、一般的にＶｆ（順方向電圧）特性およびリカバリ特性が改善される。よって、素子耐圧を半分とすることでダイオード１個当たりの損失が大幅に低減し、熱成立に裕度ができるため、ＳｉＣダイオードではなく、従来からの主流であるＳｉダイオードの適用が可能となる。

この構成変更に伴い、ダイオードの使用個数は図１の構成の場合の２倍になるが、ダイオード１０６ａ～１０６ｄ、１０７ａ～１０７ｄの単価は、ＳｉＣダイオードに比べて１／５～１／１０となるため、素子単価を大幅に低減でき、装置全体のコスト低減が可能となる。

なお、トランス１０５の二次側は、均等分割された２つの二次巻線１０５ｂ、１０５ｃで構成されるが、二次巻線全体としての必要な総巻数Ｎ２自体は変更していない。すなわち、上記の例では、Ｎ２ｂ（６ターン）＋Ｎ２ｃ（６ターン）＝Ｎ２（１２ターン）である。トランス１０５の一次巻線１０５ａの巻数Ｎ１は、磁束密度をΔＢ、印加電圧をＶｔｒ、印加時間をｔｏｎ、トランス１０５のコア断面積をＡｅとすると、下記の（式１）の関係がある。

ΔＢ＝（Ｖｔｒ・ｔｏｎ）／（Ｎｌ・Ａｅ）（式１）

ここに、Ｖｔｒおよびｔｏｎは駆動周波数あるいは動作条件によって決まるため、トランス１０５のコアの磁気飽和を抑制するためには、磁束密度ΔＢが磁束飽和密度を超えないように一次巻線１０５ａの巻数Ｎ１およびトランス１０５のコア断面積Ａｅを設定する必要がある。また、トランス１０５のコア損失は、一般的に磁束密度ΔＢの２乗に比例する。よって、ΔＢはより小さいほうが磁気飽和しにくく、コア損失も小さくなるため、Ｎ１×Ａｅはより大きいほうが好ましい。

しかし、コア断面積Ａｅを大きくすると、トランスのサイズへのインパクトが大きいため、Ｎ１を増やすことで、磁気飽和抑制およびコア熱成立を確保することが一般的である。そのため、この実施の形態１では、必要巻数比１．５に対して、Ｎ１＝２ターン、Ｎ２＝３ターンではなく、前述のようにＮ１＝８ターン、Ｎ２＝１２ターンとなるように設定した。そのため、二次巻線全体としての必要な総巻数Ｎ２自体は変更することなく、二次巻線を２分割することが可能となる。２つの二次巻線１０５ｂ、１０５ｃの総巻数Ｎ２自体は図１の場合と変更がないので、二次巻線の２分割化によるコスト増加はほぼない。

以上のように、この実施の形態１によれば、トランス１０５の二次巻線を２つに均等分割、すなわち均等分割された２つの二次巻線１０５ｂ、１０５ｃを設けることで、２つの整流回路１０６、１０７に印加される電圧を２等分できる。これにより、図１の回路構成と比較して、各々の整流回路１０６、１０７を構成するダイオード１０６ａ～１０６ｄ、１０７ａ～１０７に対する素子耐圧を半減することが可能となり、低耐圧化に伴うＶｆ（順方向電圧）およびリカバリの特性改善により損失を低減できる。

その結果、従来からの主流であるＳｉダイオードを適用できるので、大幅なコスト低減が可能である。また、二次巻線１０５ｂ、１０５ｃ全体の総巻数Ｎ２は変更しておらず、２分割化によるコスト増加はないので、電力変換器の低コスト化が可能となる。また、２つの整流回路１０６、１０７は互いに直列に接続されているため、負荷１１０に対しては、図１の構成と同様な直流電圧Ｖｏｕｔを供給できる。

実施の形態２．
図３は、本願の実施の形態２による電力変換器の回路構成図である。なお、図２に示した実施の形態１と対応する構成部分には、同一の符合を付す。

この実施の形態２の電力変換器において、トランス１０５の二次巻線が２つに分割されている点は実施の形態１と同じであるが、実施の形態１のように、トランス１０５の二次巻線を２つに均等分割するのではなく、一方の二次巻線１０５ｂの巻数Ｎ２ｂと他方の二次巻線１０５ｃの巻数Ｎ２ｃとを異ならせている（Ｎ２ｂ≠Ｎ２ｃ）。

例えば、トランス１０５の一次巻線１０５ａの巻数をＮ１、分割された二次巻線１０５ｂ、１０５ｃ全体の巻数をＮ２、必要巻数比１．５（＝Ｎ２／Ｎ１）とすると、一次巻線１０５ａの巻数Ｎ１＝６ターンの場合、二次巻線全体の総巻数Ｎ２＝９ターンが必要となるので、分割された一方の二次巻線１０５ｂの巻数Ｎ２ｂ＝４ターン、他方の二次巻線１０５ｃの巻数Ｎ２ｃ＝５ターンとなる。

このように、一方の二次巻線１０５ｂの巻数Ｎ２ｂと他方の二次巻線１０５ｃの巻数Ｎ２ｃとが異なるため、各々の二次巻線１０５ｂ、１０５ｃに個別に接続される整流回路１０６、１０７を構成するダイオード１０６ａ～１０６ｄ、および１０７ａ～１０７ｄは、素子耐圧が同一ではなく、整流回路１０６、１０７ｂごとに素子耐圧が異なっている。
その他の構成は、図２に示した実施の形態１と同様であるので、ここでは詳しい説明は省略する。

このように、この実施の形態２では、一方の二次巻線１０５ｂの巻数Ｎ２ｂと他方の二次巻線１０５ｃの巻数Ｎ２ｃとを異ならせることで、二次側に発生する電圧を不均等に分割することができる。その場合、Ｎ２ｂ＝４ターン、Ｎ２ｃ＝５ターンのため、分圧比＝４：５となる。

したがって、図１の回路構成（比較例）で選定したＳｉＣダイオード１１４ａ～１１４ｄの耐圧と比べると、一方の整流回路１０６を構成するダイオード１０６ａ～１０６ｄの素子耐圧は４／９倍、また他方の整流回路１０７を構成するダイオード１０７ａ～１０７ｄの素子耐圧は５／９倍で成立し、各々の整流回路１０６，１０７における素子耐圧を低減することができ、素子単価を大幅に低減できる。なお、素子耐圧の低耐圧化に対する特性改善、および二次巻線分割に対するコストの影響に関しては、実施の形態１に記載した通りであり、電力変換器の低コスト化が可能となる。

ところで、一般に半導体素子の耐圧のラインナップは、離散的な飛び飛びの値をとる。このため、整流回路１０６、１０７を構成するダイオード１０６ａ～１０６ｄ、１０７ａ～１０７ｄの素子耐圧を上記のように４／９倍、あるいは５／９倍に適合できないことがある。その場合、Ｎ２ｂとＮ２ｃの分圧比を常に固定したままであると、必要耐圧を確保するためには、より耐圧の大きな素子を適用することが必要となり、その結果、過剰設計、コスト増加となる。

その対策としては、二次巻線の総巻数Ｎ２を変更せずに、Ｎ２ｂとＮ２ｃの比を変更すればよい。例えば、Ｎ２ｂ＝３ターン、Ｎ２ｃ＝６ターンとすることで、図１の回路構成（比較例）で選定したＳｉＣダイオード１１４ａ～１１４ｄの耐圧と比べると、一方の整流回路１０６を構成するダイオード１０６ａ～１０６ｄの素子耐圧は３／９倍、また他方の整流回路１０７を構成するダイオード１０７ａ～１０７ｄの素子耐圧は６／９倍で成立する。

このように、半導体素子（ここでは、ダイオード１０６ａ～１０６ｄ、１０７ａ～１０７）の耐圧に適切なラインナップが無い場合には、二次巻線１０５ｂおよび１０５ｃの巻数Ｎ２ｂおよびＮ２ｃを変更することで、必要耐圧は調整可能である。このため、過剰設計を防止し、低コスト化を実現することができる。

なお、本願は、上記の実施の形態１、２に示した構成のみに限定されるものではなく、本願の趣旨を逸脱しない範囲において、構成を適宜組み合わせたり、その構成に一部変形を加えたり、構成を一部省略することが可能である。

例えば、上記の実施の形態１、２では、二次巻線を２分割した場合について説明したが、これに限らず、二次巻線の分割数が３以上の整数の場合であってもよく、また、整流回路１０６、１０７を構成するダイオードに代えて、スイッチング素子を適用することも可能である。

また、本願は、様々な例示的な実施の形態が記載されているが、一つ、または複数の実施の形態に記載された様々な特徴、態様、および機能は特定の実施の形態の適用に限られるものではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。

したがって、例示されていない無数の変形例が、本願に開示される技術の範囲内において想定される。例えば、少なくとも一つの構成要素を変形する場合、追加する場合、または省略する場合、さらには、少なくとも一つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれものとする。

１００単相インバータ、１１１直流電源、１０１～１０４スイッチング素子、
１０１ａ～１０４ａゲート信号、１０５トランス、１０５ａ一次巻線、
１０５ｂ二次巻線、１０５ｃ二次巻線、１０６整流回路、
１０６ａ～１０６ｄダイオード（半導体素子）、１０７整流回路、
１０７ａ～１０７ｄダイオード（半導体素子）、１０８出力平滑用リアクトル、
１０９出力コンデンサ、１１０負荷、１１２制御部、１１３トランス、
１１３ａ一次巻線、１１３ｂ二次巻線、１１４整流回路、
１１４ａ～１１４ｄダイオード、Ｖｉｎ直流電圧（入力電圧）、
Ｖｏｕｔ直流電圧（出力電圧）、Ｎ１一次巻線の巻数、Ｎ２ｂ二次巻線の巻数、
Ｎ２ｃ二次巻線の巻数。

Claims

トランスを備え、前記トランスの一次巻線にはスイッチング素子を有するブリッジ型のインバータが接続される一方、前記トランスの二次巻線は複数個の巻線で構成され、前記二次巻線を構成する複数個の巻線には、それぞれ個別に半導体素子を有するブリッジ型の整流回路が接続され、かつ、前記整流回路は互いに直列に接続されており、前記二次巻線を構成する複数個の巻線の巻数は互いに異なり、前記整流回路を構成する前記半導体素子は、前記整流回路ごとに耐圧が異なっている、電力変換器。
前記二次巻線の複数個の巻線の個数は２個である、請求項１に記載の電力変換器。
前記整流回路を構成する前記半導体素子は、ダイオードである請求項１または請求項２に記載の電力変換器。
前記整流回路を構成する前記半導体素子は、スイッチング素子である請求項１または請求項２に記載の電力変換器。