JP7182696B2 - パワーコンバータの受動性のための電流制御 - Google Patents

Description

技術分野
本開示は、パワーエレクトロニクスコンバータからパワーグリッドへの電力出力を制御するための電流コントローラに関する。

背景
パワーエレクトロニクスコンバータは、さまざまな用途のための多くのさまざまなタイプおよびトポロジで存在している。一般に、それらは、１つまたは複数の直流（ＤＣ）または交流（ＡＣ）グリッドに接続されており、半導体スイッチを備える複数のバルブを含む。コンバータタイプの例としては、鉄道インタータイ、静止型無効電力補償装置（ＳＴＡＴＣＯＭ）および揚水発電コンバータまたは風力発電コンバータなどのそれぞれの用途のためのさまざまなトポロジにおける中性点クランプ式（ＮＰＣ）３レベルコンバータおよびモジュラーマルチレベルコンバータ（ＭＭＣ）が挙げられる。

能動的な挙動を有するグリッド接続パワーエレクトロニクスコンバータは、グリッドオペレータから歓迎されない。なぜなら、この場合、コンバータが能動的である周波数範囲において振動／共振がグリッドに生じると、コンバータは、エネルギを消費することによって振動を減衰させる代わりに、振動／共振をサポートするようにエネルギを供給するための供給源として機能するからである。したがって、関連する周波数範囲においてはパワーエレクトロニクスコンバータが受動的であることが望ましい。

能動的な挙動は、さまざまな用途でさまざまなトポロジを有するパワーエレクトロニクスコンバータにおいて観察されてきた。これは、特に時間離散的な電流コントローラを有するパワーエレクトロニクスコンバータの制御のために、一般に３００～１０００Ｈｚの周波数範囲で起こる。能動的な挙動は、時間離散的な制御によって導入される遅延に関連している。能動的な挙動は、たとえば、鉄道インタータイ、ＳＴＡＴＣＯＭ、および揚水発電コンバータまたは風力発電コンバータなどのさまざまな用途で、ＮＰＣ３レベルコンバータおよびＭＭＣにおいて観察されてきた。一例を挙げれば、鉄道インタータイ用途では、パワーエレクトロニクスコンバータの能動的な挙動は、３５０～８５０Ｈｚの周波数範囲において５０Ｈｚパブリックグリッド側で観察された。

概要
本発明の目的は、パワーエレクトロニクスコンバータのグリッド側での能動的な挙動を減少させることであり、すなわちコンバータが有するであろう振動／共振の場合に、少なくとも関連する周波数範囲内において共振の刺激を回避するためにグリッドへの有効電力の注入を減少させるまたは行わないことである。

本発明の一局面に従って、パワーエレクトロニクスコンバータの制御システムによって実行される方法が提供される。上記コンバータは、バルブ機構を備え、パワーグリッドに接続される。上記方法は、上記コンバータから上記グリッドへの電力出力を制御するためのグリッド側電流コントローラを設けるステップを備える。上記方法は、上記コントローラの第１の部分として（または、において）、予め定められた電流基準と上記コンバータにおける電流の第１のフィードバック電流測定値との間の差に基づく入力により第１のフィードバック制御アルゴリズムを実行するステップも備える。上記第１のフィードバック制御アルゴリズムは、第１の制御サイクル時間を有し、比例ゲインを使用する比例制御を少なくとも含む。上記方法は、上記コントローラの第３の部分として（または、において）、上記第１のフィードバック電流測定値に基づく入力により第３のフィードバック制御アルゴリズムを実行するステップも備える。上記第３のフィードバック制御アルゴリズムは、上記第１の制御サイクル時間を有し、ＳＯＡ制限が上記第１の制御アルゴリズムからの出力に適用された後に上記第１の制御アルゴリズムの出力に作用し、上記比例ゲインを使用する上記第１のフィードバック制御アルゴリズムの上記比例制御を打ち消すことを含む。上記方法は、上記コントローラの第２の部分として（または、において）、上記電流の第２のフィードバック電流測定値に基づく入力により第２のフィードバック制御アルゴリズムを実行するステップも備える。上記第２のフィードバック制御アルゴリズムは、第２の制御サイクル時間を有し、上記第１の制御アルゴリズムと同一の極性を有する上記第３の制御アルゴリズムからの出力に作用し、上記比例ゲインを使用する比例制御を含む。上記第２の制御サイクル時間は、上記第１の制御サイクル時間未満である。

本発明の別の局面に従って、コンピュータによって実行可能なコンポーネントを備えるコンピュータプログラム製品が提供され、上記コンピュータによって実行可能なコンポーネントは、上記コンピュータによって実行可能なコンポーネントが、制御システムに含まれる処理回路で実行されたときに、本開示に記載の方法の実施形態を上記制御システムに実行させる。

本発明の別の局面に従って、パワーエレクトロニクスコンバータのための制御システムが提供され、上記パワーエレクトロニクスコンバータは、バルブ機構を備え、パワーグリッドに接続される。上記制御システムは、処理回路と、上記処理回路によって実行可能な命令を格納するデータストレージとを備え、それによって、上記制御システムは、上記コンバータから上記グリッドへの電力出力を制御するためのグリッド側電流コントローラを設けるように作動する。また、上記制御システムは、上記コントローラの第１の部分として、予め定められた電流基準と上記コンバータにおける電流の第１のフィードバック電流測定値との間の差に基づく入力により第１のフィードバック制御アルゴリズムを実行するように作動し、上記第１のフィードバック制御アルゴリズムは、第１の制御サイクル時間を有し、比例ゲインを使用する比例制御を少なくとも含む。また、上記制御システムは、上記コントローラの第３の部分として、上記第１のフィードバック電流測定値に基づく入力により第３のフィードバック制御アルゴリズムを実行するように作動し、上記第３のフィードバック制御アルゴリズムは、上記第１の制御サイクル時間を有し、ＳＯＡ制限が上記第１の制御アルゴリズムからの出力に適用された後に上記第１の制御アルゴリズムの出力に作用し、上記比例ゲインを使用する上記第１のフィードバック制御アルゴリズムの上記比例制御を打ち消すことを含む。また、上記制御システムは、上記コントローラの第２の部分として、上記電流の第２のフィードバック電流測定値に基づく入力により第２のフィードバック制御アルゴリズムを実行するように作動し、上記第２のフィードバック制御アルゴリズムは、第２の制御サイクル時間を有し、上記第１の制御アルゴリズムと同一の極性を有する上記第３の制御アルゴリズムからの出力に作用し、上記比例ゲインを使用する比例制御を含む。上記第２の制御サイクル時間は、上記第１の制御サイクル時間未満である。

高速タスクにおいて、すなわち短い（本明細書では、「第２の」と呼ばれる）制御サイクル時間を有するタスクにおいて、グリッド側電流コントローラの比例フィードバックを適用することによって、コンバータの受動性を向上させることができる。電流コントローラの他の部分、たとえば積分制御または共振制御は、長い（本明細書では、「第１の」と呼ばれる）制御サイクル時間を有する低速タスクに残ることができる。また、電流制御全体、すなわちその比例制御を含む電流制御が適用された後にＳＯＡ制限が低速タスクに適用されるべきであるので、比例制御も低速タスクに残る。低速タスクの比例フィードバックに加えて高速タスクの比例フィードバックを行わないように、ＳＯＡ制限の適用後に低速タスクにおいて比例制御が打ち消される。

なお、これらの局面のうちのいずれの局面のいずれの特徴も、適当と認められる場合にはその他の局面に適用されてもよい。同様に、これらの局面のうちのいずれの局面のいずれの利点も、他の局面のうちのいずれの局面にも適用されてもよい。同封の実施形態の他の目的、特徴および利点は、以下の詳細な開示、添付の従属請求項および図面から明らかであろう。

一般に、特許請求の範囲で使用されている用語は全て、本明細書に明示的に別段の定義がない限り、技術分野におけるそれらの通常の意味に従って解釈される。「要素、装置、構成要素、手段、ステップなど」への参照は全て、明示的に別段の指示がない限り、当該要素、装置、構成要素、手段、ステップなどの少なくとも１つの例を参照するものとしてオープンに解釈される。本明細書に開示されているいずれの方法のステップも、明示的に指示がない限り、開示されている厳密な順序で実行されなくてもよい。本開示のさまざまな特徴／構成要素のための「第１の」、「第２の」などの使用は、これらの特徴／構成要素を他の同様の特徴／構成要素と区別することを意図しているに過ぎず、これらの特徴／構成要素に対していかなる順序または階層も付与することを意図したものではない。

実施形態について、例示として添付の図面を参照して説明する。

少なくとも１つのパワーグリッドに接続されたパワーエレクトロニクスコンバータの実施形態の概略回路図である。 本発明の実施形態に係る、低速タスクにおけるフィードバック電流制御の概略機能ブロック図である。 パワーグリッドに接続されたパワーエレクトロニクスコンバータの実施形態のより簡略化された概略ブロック図である。 本発明の実施形態に係る、低速タスクにおける第１の電流制御部分Ａの概略機能ブロック図である。 本発明の実施形態に係る、低速タスクおよび高速タスクにおける第１および第２の電流制御部分ＡおよびＢのそれぞれの概略機能ブロック図である。 本発明の実施形態に係る、低速タスクにおける第１および第３の電流制御部分ＡおよびＣならびに高速タスクにおける第２の電流制御部分Ｂの概略機能ブロック図である。 本発明の実施形態に係る、低速タスクにおける第１および第３の電流制御部分ＡおよびＣならびに高速タスクにおける第２の電流制御部分Ｂのより詳細な概略機能ブロック図である。 本発明の実施形態に係るパワーエレクトロニクスコンバータの制御システムの実施形態の概略ブロック図である。 本発明の実施形態に係る方法の概略フローチャートである。

詳細な説明
ここで、特定の実施形態が示されている添付の図面を参照して、実施形態を以下でさらに十分に説明する。しかし、本開示の範囲内で多くのさまざまな形態の他の実施形態が可能である。むしろ、以下の実施形態は、本開示が完璧かつ完全であり、当業者に対して本開示の範囲を十分に伝えるように、例示として提供されている。明細書全体を通して同様の番号は同様の要素を指す。

本明細書における制御サイクル時間は、各制御サイクルの期間、すなわち２つの制御サイクル同士の間の時間間隔である。制御システムの高速タスクでは、制御システムの低速タスクよりも短い制御サイクル時間が使用される。制御サイクル時間が短くなれば、制御システムの反応が素早くなるが、制御サイクルが長くなれば、処理資源に対する制御システムの重さが軽くなる。

コントローラの第２の部分（本明細書では、「Ｂ」と呼ばれる）の比例制御は、第１の部分（本明細書では、「Ａ」と呼ばれる）の比例制御と同一の極性を有するべきである一方、第３の部分（本明細書では、「Ｃ」と呼ばれる）の比例制御は、第１の部分の比例制御と比較して異なる極性を有するべきである。すなわち、第１の部分の比例制御が基準電流からの減算を行う場合、第３の部分は、第１の部分の比例制御を打ち消すように基準電流への加算を行い、第２の部分は、再び基準電流からの減算を行い、逆の場合も同様である。

図１は、少なくとも１つのパワーグリッド２に接続されたパワーエレクトロニクスコンバータ１を示す。図１の実施形態では、コンバータ１は、第１のグリッド２ａと第２のグリッド２ｂとの間に接続されている。本発明は、コンバータ１のこのトポロジに限定されるものではなく、それが接続されているグリッド２のタイプに限定されるものでもない。たとえば、パワーエレクトロニクスコンバータ１は、中性点クランプ式（ＮＰＣ）３レベルコンバータまたはモジュラーマルチレベルコンバータ（ＭＭＣ）であってもよい。

コンバータ１は、コンバータ１からグリッド２への電力出力（正または負）を制御するための電流制御を含む制御システム３を有する。コンバータ１が２つ以上のグリッド２に接続されている場合、一般に制御システム３によってグリッドの各々に対して別々の電流制御が提供される。

コンバータ１が接続されているグリッド２またはグリッド２ａおよび２ｂのいずれかは、一般に、たとえば公称周波数が５０または６０Ｈｚである交流（ＡＣ）グリッド、任意の数の位相を有するＡＣグリッド（一相または三相ＡＣグリッド、たとえば三相グリッドなど）であってもよい。たとえば、パワーエレクトロニクスコンバータは、（図１に見られるような）三相対一相鉄道インタータイとして、静止型無効電力補償装置（ＳＴＡＴＣＯＭ）として、または揚水発電コンバータ、バック・ツー・バックコンバータもしくは風力発電コンバータなどの三相対三相コンバータとして動作するように構成されてもよい。

コンバータ１は、一般に、そのバルブ機構４とグリッド２またはグリッド２ａおよび２ｂの各々との間に変圧器５を備える。いくつかの実施形態では、変圧器の代わりにリアクトルが使用されてもよい。コンバータとグリッドとは、共通接続／結合点（ＰＣＣ）６において接続されている。

図１の例示的な実施形態では、コンバータ１は、パブリック（たとえば、配電または送電）三相グリッド２ａと一相鉄道グリッド２ｂとの間に接続されている。パブリックグリッド２ａは、第１のＰＣＣ６ａにおいてコンバータ１に接続され、第１の変圧器５ａを介してバルブ機構４に接続されている一方、鉄道グリッド２ｂは、第２のＰＣＣ６ｂにおいてコンバータ１に接続され、第２の変圧器５ｂを介してバルブ機構４に接続されている。制御システム３は、たとえばグリッド２ａおよび２ｂの各々または１つのために少なくとも１つのグリッド側電流コントローラ２０を備える。

能動的な挙動は、さまざまな用途でさまざまなトポロジを有するパワーエレクトロニクスコンバータ１において観察されてきた。これは、特に時間離散的な電流コントローラを有する（すなわち、規定のサイクル時間で動作する）パワーエレクトロニクスコンバータの制御システム３のために、一般に３００～１０００Ｈｚの周波数範囲で起こる。能動的な挙動は、時間離散的な制御によって導入される遅延に関連している。本開示は、制御アルゴリズムにおける安全動作領域（ＳＯＡ）に影響を及ぼすことなく、（閉ループ制御における遅延を有する通常の電流フィードバックと比べて）高速の電流フィードバック経路を適用することによって、パワーエレクトロニクスコンバータの受動性を向上させるための技術的解決策の実現に関する。他の不必要な構造的変更、特に制御ソフトウェアにおけるさまざまなＳＯＡ制限を導入することなくパワーエレクトロニクスコンバータの受動性を向上させるという目的が実現され得る。また、実施形態は、コンバータトポロジから独立して、電流コントローラを有するいかなるパワーエレクトロニクスコンバータにも適用され得る。

能動的な挙動を有するグリッド接続パワーエレクトロニクスコンバータ１は、ネットワークオペレータから歓迎されない。なぜなら、この場合、コンバータが能動的である周波数範囲において振動／共振がグリッド２に生じると、コンバータは、エネルギを消費することによって振動を減衰させる代わりに、振動／共振をサポートするようにエネルギを供給するための供給源として機能するからである。したがって、用途次第で、関連する周波数範囲においてはパワーエレクトロニクスコンバータが受動的であることが好ましい。

また、各グリッド２のための制御システム３の電流コントローラは、一般に、複数のサブコントローラ、たとえばＡＢＣフレームが使用される場合には各相に１つのサブコントローラ、を備えているということに注意されたい。本発明によれば、電流コントローラ２０は、第１の部分Ａ、第２の部分Ｂおよび第３の部分Ｃに分割され、それらの各々は、使用されるフレーム次第で、結果としてサブコントローラを備えていてもよい。異なる部分Ａ，ＢおよびＣは、いずれのフレームを使用してもよい。従来のフレームは、ＡＢＣフレーム（各相につき１つの正弦波信号を有する）、αβフレーム（複素平面において正弦波信号を有する）、および直接直交（ｄｑ）フレーム（「ｘｙフレーム」とも呼ばれる）を含む。三相グリッド２の場合、ＡＢＣフレームは３つのサブコントローラの使用を暗に意味しており、αβフレームは２つのサブコントローラの使用を暗に意味しており、ｄｑフレームは２つのサブコントローラの使用を暗に意味している。

電流コントローラ２０の異なる部分Ａ，ＢおよびＣにおいて、同一のまたは異なるいずれかのフレーム、たとえばＡＢＣフレーム、αβフレームおよび／またはｄｑフレームを使用することができる。いくつかの実施形態では、たとえばサブコントローラの数を減らすために低速タスク部分ＡおよびＣではｄｑフレームを使用することが好都合であり得る一方、高速タスク部分Ｂではｄｑフレームは不都合であり得る。なぜなら、直接直交では位相角についての情報が必要であり、これはより多くの労力が必要であることを暗に意味しており、高速タスクでは望ましくない可能性があるからである。

以下では、図２～図７を参照して、電流コントローラ２０は、添え字「ｘ」によって示されるｄｑフレームを低速タスクにおいて使用し、添え字「ＡＢＣ」によって示されるＡＢＣフレームを高速タスクにおいて使用する。

図２は、制御システム３の、第１の（長い）制御サイクル時間で動作する低速タスク２２のためのフィードバックループの実施形態を示し、この実施形態は、従来技術にも係るものである。時間連続的なドメインにおいて、電流測定２４を実行して、測定電流Ｉ_ｍｅａｓ（ここでは、ＡＢＣフレームでの測定電流（Ｉ_{ＡＢＣ，ｍｅａｓ}）である）を提供し、測定電流Ｉ_ｍｅａｓは、時間離散的なドメインに入力される。次いで、たとえばアンチエイリアシングフィルタ２５（依然として高速タスク２３内にあってもよい）および／または変流もしくは電流スケーリング２６を必要に応じて（低速タスク２２を入力した後であってもよい）適用することによって測定電流を従来の態様で処理して、低速タスク測定電流Ｉ_{ｍｅａｓ，ｓｌｏｗ}（ここでは、ｄｑフレームでの低速タスク測定電流（Ｉ_{ｘ，ｍｅａｓ，ｓｌｏｗ}）である）を提供してもよい。この低速タスク測定電流を基準電流Ｉ_ｒｅｆ（ここでは、ｄｑフレームでの基準電流（Ｉ_{ｘ，ｒｅｆ}）である）から差し引いて、電流コントローラ２０で操作されるエラーＥを提供する。電流コントローラは、たとえば、比例制御に加えて積分制御または共振制御を備えていてもよい。電流コントローラ２０は、制御電圧Ｙ_{ｃｔｒｌ，ｏｕｔ}を出力する。しかし、コントローラ出力Ｙ_{ｃｔｒｌ，ｏｕｔ}は、コンバータの安全動作領域（ＳＯＡ）２１制限外である可能性があるため、ＳＯＡ２１制限の適用によって生じるコンバータの基準電圧Ｕ_{ｃｏｎｖ，ｒｅｆ}（ここでは、ｄｑフレームでの基準電圧（Ｕ_{ｃｏｎｖ，ｘ，ｒｅｆ}）である）がバルブ機構４のバルブによって安全に処理され得ることを確実にするために、ＳＯＡ制限がコントローラ出力に適用される。基準電圧Ｕ_{ｃｏｎｖ，ｒｅｆ}は、従来から、たとえば必要に応じて低速タスク２２および高速タスク２３のそれぞれにおける電圧協調または変圧２７および２８によって処理され得る。図２の例では、基準電圧Ｕ_{ｃｏｎｖ，ｒｅｆ}は、変調器２８に送られる前に、ｄｑフレーム（Ｕ_{ｃｏｎｖ，ｘ，ｒｅｆ}）からＡＢＣフレーム（Ｕ_{ｃｏｎｖ，ＡＢＣ，ｒｅｆ}）に変換される。次いで、生成されたスイッチング信号は、時間連続的なドメインにおけるバルブ機構におけるコンバータバルブの半導体スイッチのゲートに送られる。図に示されているように、他の（たとえば、従来の）制御ループおよび入力がフィードバックループに作用していてもよいが、これは通常は本開示の範囲外である。

グリッド接続パワーエレクトロニクスコンバータ１は、グリッド側に電流コントローラ２０を有していることが多いため、負荷ステップおよび／またはグリッド過渡事象（グリッド故障）中に素早く応答し、その間にコンバータとグリッド２との間で有効／無効電力をやりとりすることができる。図２は、電流コントローラ２０のためのこのような閉ループ制御構造を示す。コントローラは、差動（Ｄ）部分を有しているもしくは有していない比例積分（ＰＩ）コントローラであってもよく、または比例共振（ＰＲ）コントローラであってもよい。三相システムの場合、コントローラは、電力システムの基本周波数で回転する公知の回転ｘｙ（「ｄｑ」とも呼ばれる）座標系（フレーム）で実現されてもよく、またはいくつかの実施形態では、選択されたコントローラタイプに応じてαβフレームまたはＡＢＣフレームで実現されてもよい。コントローラは、電流測定に加えて、電流コントローラと相互作用する他の制御ループ／入力も有していてもよい。電流コントローラの線形部分に加えて、よりよい制御パフォーマンスの目的でおよび／または保護の目的で、制御アルゴリズムにおける電流コントローラの出力においてさまざまなリミッタが実現されてもよい。これらのリミッタは、実質電圧（または、その等価物）安全動作領域（ＳＯＡ）リミッタ、および／または、アクチュエータが飽和したときに電流コントローラの積分部分の積分ワインドアップを防止するアンチワインドアップロジックを含んでいてもよい。この文脈において、この説明に関連するこのようなリミッタは全て、ＳＯＡと略されてもよい。

一般に、電流コントローラ２０には、固定されたステップサイズで動作するデジタルコントローラが使用される。しかし、閉ループでは遅延が発生する。フィードバック経路におけるこの遅延は、サンプリングによって引き起こされる遅延および電流測定２４からコントローラ２０への通信遅延に対応し得る。前向き経路において発生する遅延は、コントローラ２０からバルブ機構４のパワーエレクトロニクススイッチのゲートへの通信遅延および制御アルゴリズムタスク時間で構成され得て、この制御アルゴリズムタスク時間は、制御アルゴリズム実行およびＩＯ（入力／出力）読み取り／書き込みを含む。制御ハードウェアセットアップおよび制御アルゴリズムの複雑性によっては、引き起こされる遅延は、百マイクロ秒～数百マイクロ秒であり得る。

基本周波数では、遅延は従来から補償され得る。なぜなら、ほとんどの場合、電流コントローラは回転ｄｑ座標系で実現されるからである。しかし、これを全ての周波数成分について行うことはできず、一般に約３００Ｈｚ～約１０００Ｈｚの範囲においてはパワーエレクトロニクスコンバータの能動的な挙動につながる。

因果関係により、遅延（ｔ_ｄと表記される）は、たとえそれらの遅延を周波数ドメインにおいてｅ^‐ｔｄｓで厳密に数学的に記載できたとしても、フィードバック経路においてｅ^ｔｄｓ）の逆関数を乗算するだけで補償することはできない。したがって、コンバータの受動性を向上させるため、たとえば能動的な部分を減少させてそれをより高い周波数範囲にシフトさせるために、他の方法が使用されてきた。

図３は、グリッド２からコンバータに入る電流Ｉと、パワーエレクトロニクスコンバータ１またはグリッド２の端子同士の間の電圧Ｕとを有するグリッド接続コンバータ１を示す。このコンバータは、周波数ドメインにおいてアドミタンス曲線Ｙ（ｊω）として見られる。受動性の測定値は、ＰＣＣ６において測定されるコンバータアドミタンスの位相曲線である。コンバータアドミタンスの位相曲線が±９０°の範囲内にとどまる場合、すなわち消費者システムを参照して周波数範囲全体においてアドミタンスが正の実数部分を有する場合、すなわち正の電流Ｉの方向がコンバータに向かっている場合に限り、コンバータは受動的である。全ての周波数成分についてこの条件が満たされる場合、コンバータは、常に消費者用のままであろう（有効電力Ｐ≧０）。これにより、共振がグリッド２において生じた場合に、コンバータは、エネルギを提供するのではなく、エネルギを消費する。

閉ループ制御速度を減速させてアンチエイリアシングフィルタコーナ周波数を増加させることに加えて、電流フィードバック経路における遅延を減少させることは、コンバータの受動性を向上させるための効果的かつ低コストの方法である。しかし、制御アルゴリズムにおける複雑な制御および保護機能のために、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）において実現することなどによってコントローラ２０全体を高速タスク２３のうちの１つに移動させるには大きな労力を要する。これを行うことができる場合でも、各々の離散時間ステップ内になされる計算の量のために、受動性要件を満たすことを目的として制御ソフトウェアのステップサイズを任意に小さくしなくてもよい。

図４および図５を参照して、ＰＩコントローラを一例として挙げて、線形の観点から、図４の電流コントローラ２０全体を移動させる代わりに、図５に示されるように、ＰＩコントローラを一例として挙げて、正確なゲイン（破線の箱Ｂ）を有する電流フィードバック経路のみを高速タスク２３の方に移動させ、電流フィードバック経路を持たないコントローラを低速タスク（破線の箱Ａ）に残す。この解決策により、高速電流フィードバック経路において同一の比例ゲインＫ_ｐが使用される場合に、閉ループシステムが安定して、定常状態エラーを持たない。コンバータ１は、ナイキスト周波数まで受動的である。しかし、この解決策は、さまざまなＳＯＡ制限２１が電流コントローラ２０の第１の部分Ａの出力Ｙ_{ｃｔｒｌ，ｏｕｔ}に適用されるために、実際には機能しない場合がある。

図４に見られるように、コントローラ出力Ｙ_{ｃｔｒｌ，ｏｕｔ}は、２つの部分、すなわち比例部分Ｙ_{ｃｔｒｌ，Ｐｏｕｔ}および積分部分Ｙ_{ｃｔｒｌ，Ｉｏｕｔ}で構成されている。定常状態では、電流セットポイントと測定電流との間のエラーＥはゼロである傾向があり、比例部分Ｙ_{ｃｔｒｌ，Ｐｏｕｔ}はゼロである傾向があり、コントローラ出力Ｙ_{ｃｔｒｌ，ｏｕｔ}は、他の制御入力／ループからの寄与を無視して、コントローラの積分部分Ｙ_{ｃｔｒｌ，Ｉｏｕｔ}によって定義される。一般に、これは、おおよそ公称電圧である（または、たとえばフィードフォワード電圧を考慮しなければ、単位法（ｐｕ）で１．０ｐｕに近い）。しかし、図５に示される制御構造では、エラーＥは、定常状態では依然としてゼロである傾向があり、コントローラの積分部分Ｙ_{ｃｔｒｌ，Ｉｏｕｔ}は、依然としておおよそ公称電圧である。しかし、この場合、電流フィードバックはＳＯＡ２１の後になされるので、ＳＯＡによって見られる比例部分Ｙ_{ｃｔｒｌ，Ｐｏｕｔ＊}はＫｐ×Ｉ_{ｘ，ｒｅｆ}である。言い換えれば、コントローラ出力Ｙ_{ｃｔｒｌ，Ｉｏｕｔ}の絶対値は、電流セットポイントＩ_{ｘ，ｒｅｆ}によっては高すぎる場合がある。

ＳＯＡは、システムにおけるいくつかの他の量に基づく複合関数であってもよい。往々にして、これらの制限は他の制御ループとも相互作用する。図６を参照して、ＳＯＡの実施を変更することなく高速フィードバックを実現することができるようにするために、元の電流コントローラ（図６における破線の箱Ａ）およびＳＯＡ２１はそのまま残されている。電流コントローラにおいて使用される低速電流フィードバックは、ＳＯＡ２１の後にＫｐ×Ｉ_{ｘ，ｍｅａｓ，ｓｌｏｗ}（図６における破線の箱Ｃ）を加算することによって取り除かれ、その結果、フィードバックの比例部分は、制御構造の中に二度現れることはない。ＳＯＡ２１の後であるが電圧基準が変調器に書き込まれる前に、高速ネガティブフィードバック経路Ｋｐ×Ｉ_{ＡＢＣ，ｍｅａｓ，ｆａｓｔ}（図６における破線の箱Ｂ）が構築される。

一般的な閉ループ制御における本発明に係る解決策が、図６よりも詳細に図７に示されており、この解決策は、以下の３つの部分を備える：
１）低速タスク２２における完全な従来の電流コントローラ実現例（破線の箱Ａ）
２）低速タスク２２におけるＳＯＡ２１の後の新たな低速フィードバック経路補償（破線の箱Ｃ）
３）高速タスク２３のうちの１つにおける新たな高速フィードバック経路構造（破線の箱Ｂ）。

本発明の実施形態では、コンバータ１は受動的であり、または、少なくともナイキスト周波数までは、少なくとも従来の手段よりも受動的である。

なお、高速タスク２３における高速電流フィードバック経路は、この例では、ＡＢＣ－ｄｑ変換のための正確なωｔの生成を伴うことなくＡＢＣフレームにおいて実現される。

図８は、本開示のコンバータ１の制御システム３の実施形態を概略的に示す。この制御システムは、本明細書に記載されている異なる部分Ａ，ＢおよびＣを有するグリッド側電流コントローラ２０を設けるように構成される。制御システムは、基準を使用して、上記基準に基づいてバルブ機構４のバルブスイッチの導通状態および非導通状態を制御することによってコンバータを制御するように配置されている。制御システム３は、処理回路８１、たとえば中央処理装置（ＣＰＵ）を備える。処理回路８１は、マイクロプロセッサの形態の１つまたは複数の処理ユニットを備えていてもよい。しかし、計算機能を有する他の好適なデバイス、たとえば特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または複合プログラマブルロジックデバイス（ＣＰＬＤ）が処理回路８１に含まれていてもよい。処理回路８１は、１つまたはいくつかのストレージユニット、たとえばメモリのデータストレージ８２に格納された１つまたはいくつかのコンピュータプログラムまたはソフトウェア（ＳＷ）８３を実行するように構成される。ストレージユニットは、本明細書に記載されているコンピュータ読取可能手段と見なされ、たとえばランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリもしくは他のソリッドステートメモリ、またはハードディスク、またはそれらの組み合わせの形態であってもよい。また、処理回路８１は、必要に応じてデータをストレージ８２に格納するように構成されてもよい。

図９は、本明細書に記載されている方法のいくつかの実施形態を示す。この方法は、パワーエレクトロニクスコンバータ１の制御システム３によって実行され、パワーエレクトロニクスコンバータ１は、バルブ機構４を備え、パワーグリッド２に接続される。コンバータ１からグリッド２への電力出力を制御するためのグリッド側電流コントローラ２０を設ける（Ｍ１）。上記設けられた（Ｍ１）コントローラ２０の第１の部分Ａとして、予め定められた電流基準Ｉ_ｒｅｆとコンバータにおける電流Ｉの第１のフィードバック電流測定値Ｉ_{ｍｅａｓ，ｓｌｏｗ}との間の差Ｅに基づく入力により第１のフィードバック制御アルゴリズムを実行し（Ｍ２）、第１のフィードバック制御アルゴリズムは、第１の制御サイクル時間を有し、比例ゲインＫ_ｐを使用する比例制御を少なくとも含む。上記設けられた（Ｍ１）コントローラ２０の第３の部分Ｃとして、第１のフィードバック電流測定値Ｉ_{ｍｅａｓ，ｓｌｏｗ}に基づく入力により第３のフィードバック制御アルゴリズムを実行し（Ｍ３）、第３のフィードバック制御アルゴリズムは、第１の制御サイクル時間を有し、ＳＯＡ制限２１が第１の制御アルゴリズムからの出力Ｙ_{ｃｔｒｌ，ｏｕｔ}に適用された後に上記第１の制御アルゴリズムの出力に作用し、比例ゲインＫ_ｐを使用する第１のフィードバック制御アルゴリズムの比例制御を打ち消すことを含む。上記設けられた（Ｍ１）コントローラ２０の第２の部分Ｂとして、電流Ｉの第２のフィードバック電流測定値Ｉ_{ｍｅａｓ，ｆａｓｔ}に基づく入力により第２のフィードバック制御アルゴリズムを実行し（Ｍ４）、第２のフィードバック制御アルゴリズムは、第２の制御サイクル時間を有し、第１の制御アルゴリズムと同一の極性を有する第３の制御アルゴリズムからの出力Ｕ_{ｃｏｎｖ，ｒｅｆ}に作用し、比例ゲインＫ_ｐを使用する比例制御を含む。第２の制御サイクル時間は、第１の制御サイクル時間未満である。

いくつかの実施形態では、第２のフィードバック制御アルゴリズムは、図６および図７に見られるように、電圧協調／変圧（２７）の後に第３の制御アルゴリズムからの出力（Ｕ_{ｃｏｎｖ，ｒｅｆ}）に作用する。

本発明のいくつかの実施形態では、第１のフィードバック制御アルゴリズムは、比例制御に加えて、積分ゲイン（Ｋ_Ｉ）または共振ゲインをそれぞれ使用する積分制御または共振制御をさらに含む。

本発明のいくつかの実施形態では、第１の制御サイクル時間は、第２の制御サイクル時間よりも少なくとも２倍、５倍または１０倍長い。第２の制御サイクル時間が短いことにより、コントローラに対する負担が大きくなるが、十分な受動性をよりよく得ることができる。したがって、第１の制御サイクル時間が第２の制御サイクル時間よりも５倍、より好ましくは１０倍長いことが好ましい。

本発明のいくつかの実施形態では、第１の制御サイクル時間は、少なくとも５０μｓまたは１００μｓであり、たとえば１００～２５０μｓまたは２００μｓの範囲内である。好ましくは、第１の制御サイクル時間は、少なくとも１００μｓであり、たとえば１００～２００μｓの範囲内である。

さらにまたは代替的に、本発明のいくつかの実施形態では、第２の制御サイクル時間は、せいぜい１０μｓなどのせいぜい５０μｓであり、たとえば５～５０または１０μｓの範囲内である。本明細書に記載されているように、十分な受動性を得るためには、より短い第２の制御サイクル時間が必要であり得るため、第２の制御サイクル時間がせいぜい１０μｓ、たとえば５～１０μsの範囲内であることが好ましいであろう。

本明細書に記載されているように、第１、第２および第３のフィードバック制御アルゴリズムの各々は、ＡＢＣ、αβまたはｄｑ（「ｘｙ」とも呼ばれる）のうちのいずれかなどの任意の好適なフレームで動作することができる。いくつかの実施形態では、第２のフィードバック制御アルゴリズムではｄｑはそれほど好ましくない。なぜなら、それは位相角についての情報を必要とするからであり、これはより多くの労力が必要であることを暗に意味しており、高速タスク２３では望ましくないからである。しかし、いくつかの実施形態では、第１および第３のフィードバック制御アルゴリズムがｄｑフレームで動作することが好ましいであろう。その代わりに、第２のフィードバック制御アルゴリズムは、ＡＢＣフレームまたは正弦波複素平面信号を有するαβフレームで動作することが好都合であり、好ましくはいくつかの実施形態ではＡＢＣフレームで動作することが好都合であろう。

本発明のいくつかの実施形態では、第１および第２のフィードバック電流測定値Ｉ_{ｍｅａｓ，ｓｌｏｗ}およびＩ_{ｍｅａｓ，ｆａｓｔ}は、バルブ機構４とグリッド２との間の電流Ｉのものであり、たとえばコンバータ１の変圧器５もしくはリアクトルのバルブ側もしくはグリッド側、またはバルブ機構４内の電流Ｉのものであり、たとえば鉄道インタータイのためのダブルスター（「ダブルワイ」または「ダブルＹ」とも呼ばれる）トポロジを有するＭＭＣにおける位相の２つの分岐（「レッグ」または「アーム」とも呼ばれる）における測定値による電流Ｉのものであり、またはたとえばＳＴＡＴＣＯＭのためのデルタ（Δ）トポロジを有するＭＭＣの位相レッグにおける電流Ｉのものである。

本発明のいくつかの実施形態では、中性点クランプ式（ＮＰＣ）３レベルコンバータまたはモジュラーマルチレベルコンバータ（ＭＭＣ）である。ＮＰＣおよびＭＭＣは、しばしば使用されるコンバータタイプの例である。しかし、本発明の実施形態は、グリッドに接続されるように構成された任意のトポロジの任意のタイプのパワーエレクトロニクスコンバータで有用であろう。

本発明のいくつかの実施形態では、パワーエレクトロニクスコンバータは、三相グリッドであるグリッド２用に構成される。しかし、本発明の実施形態は、任意の数の位相を有する任意のタイプのＡＣグリッド、たとえば単相グリッドで有用であろう。

本発明のいくつかの実施形態では、パワーエレクトロニクスコンバータは、三相一相鉄道インタータイとして、ＳＴＡＴＣＯＭとして、または揚水発電コンバータもしくは風力発電コンバータなどの三相三相コンバータとして動作するように構成される。しかし、本発明の実施形態は、任意のタイプのパワーエレクトロニクスコンバータおよび任意のタイプのＡＣグリッドで有用であろう。

本発明の方法の実施形態は、たとえば電流コントローラ２０を含む制御システム３によって実行されてもよく、制御システム３は、データストレージ８２に関連付けられた処理回路８１を備える。この処理回路は、必要な機能を入手するために関連付けられたメモリに格納された適切なソフトウェアを実行するマイクロプロセッサの形態の１つまたは複数の処理ユニットＣＰＵを備えていてもよい。しかし、コンバータ１におけるバルブ機構４の半導体バルブスイッチを制御して、たとえば好適なデータストレージ８２（ＲＡＭ、フラッシュメモリもしくはハードディスクなど）または処理回路自体（たとえば、ＦＰＧＡの場合）に格納された適切なソフトウェア８３を実行しながら、本開示の方法の実施形態を実行するために、計算機能を有する他の好適なデバイス（たとえば、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、複合プログラマブルロジックデバイス（ＣＰＬＤ）など）がプロセッサに含まれていてもよい。

本発明の実施形態は、本開示の教示に従ってプログラムされた１つまたは複数のプロセッサ、メモリおよび／またはコンピュータ読取可能記憶媒体を含む１つまたは複数の従来の汎用もしくは専門的なデジタルコンピュータ、コンピューティングデバイス、マシンまたはマイクロプロセッサを使用して、好都合に実現されてもよい。ソフトウェア分野の当業者に明らかであるように、本開示の教示に基づいて、熟練のプログラマによって適切なソフトウェアコーディングを容易に準備することができる。

いくつかの実施形態では、本発明は、コンピュータによって実行可能なコンポーネントまたはソフトウェア（ＳＷ）の形態の命令８３が格納された非一時的な記憶媒体またはコンピュータ読取可能媒体（複数の媒体）であるコンピュータプログラム製品８２を含み、命令８３は、本発明の方法／プロセスのうちのいずれかを実行するようにコンピュータをプログラムするのに使用することができる。記憶媒体の例としては、フロッピー（登録商標）ディスク、光ディスク、ＤＶＤ、ＣＤ－ＲＯＭ、マイクロドライブおよび光磁気ディスクを含む任意のタイプのディスク、ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＤＲＡＭ、ＶＲＡＭ、フラッシュメモリデバイス、磁気もしくは光カード、ナノシステム（分子メモリＩＣを含む）、または命令および／もしくはデータの格納に好適な任意のタイプの媒体もしくはデバイスを挙げることができるが、これらに限定されるものではない。

より一般的な実施形態では、本発明は、パワーエレクトロニクスコンバータ１の制御システム３によって実行される方法に関する。この方法は、コンバータからパワーグリッド２への電力出力を制御するためのグリッド側電流コントローラ２０を設けるステップを備える。コントローラの第１の部分Ａは、第１の制御サイクル時間を有する第１のフィードバック制御アルゴリズムを実行し、比例ゲインＫ_ｐを使用する比例制御を少なくとも含む。コントローラの第３の部分Ｃは、第１の制御サイクル時間を有し、ＳＯＡ制限２１が適用された後に第１の制御アルゴリズムからの出力Ｙ_{ｃｔｒｌ，ｏｕｔ}に作用する第３のフィードバック制御アルゴリズムを実行し、第１のフィードバック制御アルゴリズムの比例制御を打ち消すことを含む。コントローラの第２の部分Ｂは、第１の制御サイクル時間未満の第２の制御サイクル時間を有し、第１の制御アルゴリズムと同一の極性を有する第３の制御アルゴリズムからの出力Ｕ_{ｃｏｎｖ，ｒｅｆ}に作用する第２のフィードバック制御アルゴリズムを実行し、比例ゲインＫ_ｐを使用する比例制御を含む。

主にいくつかの実施形態を参照して本開示について上で説明してきた。しかし、当業者によって容易に理解されるように、上に開示されている実施形態以外の他の実施形態が、添付の特許請求の範囲によって定義される本開示の範囲内で同様に可能である。

Claims (20)

1. パワーエレクトロニクスコンバータ（１）の制御システム（３）によって実行される方法であって、前記パワーエレクトロニクスコンバータ（１）は、バルブ機構（４）を備え、パワーグリッド（２）に接続され、前記方法は、
   前記コンバータ（１）から前記グリッド（２）への電力出力を制御するためのグリッド側電流コントローラ（２０）を設けるステップ（Ｍ１）と、
   前記コントローラ（２０）の第１の部分（Ａ）として、予め定められた電流基準（Ｉ_{ｘ，ｒｅｆ}）と前記コンバータにおける電流（Ｉ）の第１のフィードバック電流測定値（Ｉ_{ｘ，ｍｅａｓ，ｓｌｏｗ}）との間の差（Ｅ）に基づく入力により第１のフィードバック制御アルゴリズムを実行するステップ（Ｍ２）とを備え、前記第１のフィードバック制御アルゴリズムは、第１の制御サイクル時間を有し、比例ゲイン（Ｋ_ｐ）を使用する比例制御を少なくとも含み、前記方法はさらに、
   前記コントローラ（２０）の第３の部分（Ｃ）として、前記第１のフィードバック電流測定値（Ｉ_{ｘ，ｍｅａｓ，ｓｌｏｗ}）に基づく入力により第３のフィードバック制御アルゴリズムを実行するステップ（Ｍ３）を備え、前記第３のフィードバック制御アルゴリズムは、前記第１の制御サイクル時間を有し、安全動作領域（ＳＯＡ）制限（２１）が前記第１のフィードバック制御アルゴリズムからの出力（Ｙ_{ｃｔｒｌ，ｏｕｔ}）に適用された後に前記第１のフィードバック制御アルゴリズムの出力に作用し、前記第３のフィードバック制御アルゴリズムは、前記比例ゲイン（Ｋ_ｐ）を使用するが前記第１のフィードバック制御アルゴリズムと比較して異なる極性を有する比例制御を含み、前記方法はさらに、
   前記コントローラ（２０）の第２の部分（Ｂ）として、前記電流（Ｉ）の第２のフィードバック電流測定値（Ｉ_{ＡＢＣ，ｍｅａｓ，ｆａｓｔ}）に基づく入力により第２のフィードバック制御アルゴリズムを実行するステップ（Ｍ４）を備え、前記第２のフィードバック制御アルゴリズムは、第２の制御サイクル時間を有し、前記第１のフィードバック制御アルゴリズムと同一の極性を有する前記第３のフィードバック制御アルゴリズムからの出力（Ｕ_{ｃｏｎｖ，ｘ，ｒｅｆ}）に作用し、前記比例ゲイン（Ｋ_ｐ）を使用する比例制御を含み、
   前記第２の制御サイクル時間は、前記第１の制御サイクル時間未満である、方法。
2. 前記第２のフィードバック制御アルゴリズムは、電圧協調／変圧（２７）の後に前記出力（Ｕ_{ｃｏｎｖ，ｘ，ｒｅｆ}）に作用する、請求項１に記載の方法。
3. 前記第１のフィードバック制御アルゴリズムは、積分ゲイン（Ｋ_Ｉ）または共振ゲインを使用する積分制御または共振制御をさらに含む、請求項１または２に記載の方法。
4. 前記第１の制御サイクル時間は、前記第２の制御サイクル時間よりも少なくとも２倍、５倍または１０倍長い、請求項１～３のいずれか１項に記載の方法。
5. 前記第１の制御サイクル時間は、少なくとも５０μｓまたは１００μｓである、請求項１～４のいずれか１項に記載の方法。
6. 前記第１の制御サイクル時間は、１００μｓ～２５０μｓの範囲内である、請求項５に記載の方法。
7. 前記第１の制御サイクル時間は、１００μｓ～２００μｓの範囲内である、請求項６に記載の方法。
8. 前記第２の制御サイクル時間は、最大で５０μｓである、請求項１～７のいずれか１項に記載の方法。
9. 前記第２の制御サイクル時間は、５μｓ～５０μｓの範囲内である、請求項８に記載の方法。
10. 前記第２の制御サイクル時間は、最大で１０μｓである、請求項８に記載の方法。
11. 前記第２の制御サイクル時間は、５μｓ～１０μｓの範囲内である、請求項１０に記載の方法。
12. 前記第１および第３のフィードバック制御アルゴリズムは、直接直交（ｄｑ）フレームにおいて動作する、請求項１～１１のいずれか１項に記載の方法。
13. 前記第２のフィードバック制御アルゴリズムは、ＡＢＣフレームにおいて動作する、請求項１～１２のいずれか１項に記載の方法。
14. 前記第１および第２のフィードバック電流測定値（Ｉ_{ｘ，ｍｅａｓ，ｓｌｏｗ}，Ｉ_{ＡＢＣ，ｍｅａｓ，ｆａｓｔ}）は、前記バルブ機構（４）と前記グリッド（２）との間の前記電流（Ｉ）のものである、請求項１～１３のいずれか１項に記載の方法。
15. コンピュータによって実行可能なコンポーネント（８３）を備えるコンピュータプログラム製品（８２）であって、前記コンピュータによって実行可能なコンポーネント（８３）は、前記コンピュータによって実行可能なコンポーネントが、前記制御システム（３）に含まれる処理回路（８１）で実行されたときに、請求項１～１４のいずれか１項に記載の方法を前記制御システム（３）の前記処理回路（８１）に実行させる、コンピュータプログラム製品（８２）。
16. パワーエレクトロニクスコンバータ（１）のための制御システム（３）であって、前記パワーエレクトロニクスコンバータ（１）は、バルブ機構（４）を備え、パワーグリッド（２）に接続され、前記制御システムは、
    処理回路（８１）と、
    前記処理回路によって実行可能な命令（８３）を格納するデータストレージ（８２）とを備え、それによって、前記制御システムは、
    前記コンバータ（１）から前記グリッド（２）への電力出力を制御するためのグリッド側電流コントローラ（２０）を設けるように作動し、
    前記コントローラ（２０）の第１の部分（Ａ）として、予め定められた電流基準（Ｉ_{ｘ，ｒｅｆ}）と前記コンバータにおける電流（Ｉ）の第１のフィードバック電流測定値（Ｉ_{ｘ，ｍｅａｓ，ｓｌｏｗ}）との間の差（Ｅ）に基づく入力により第１のフィードバック制御アルゴリズムを実行するように作動し、前記第１のフィードバック制御アルゴリズムは、第１の制御サイクル時間を有し、比例ゲイン（Ｋ_ｐ）を使用する比例制御を少なくとも含み、前記制御システムはさらに、
    前記コントローラ（２０）の第３の部分（Ｃ）として、前記第１のフィードバック電流測定値（Ｉ_{ｘ，ｍｅａｓ，ｓｌｏｗ}）に基づく入力により第３のフィードバック制御アルゴリズムを実行するように作動し、前記第３のフィードバック制御アルゴリズムは、前記第１の制御サイクル時間を有し、安全動作領域（ＳＯＡ）制限（２１）が前記第１のフィードバック制御アルゴリズムからの出力（Ｙ_{ｃｔｒｌ，ｏｕｔ}）に適用された後に前記第１のフィードバック制御アルゴリズムの出力に作用し、前記第３のフィードバック制御アルゴリズムは、前記比例ゲイン（Ｋ_ｐ）を使用するが前記第１のフィードバック制御アルゴリズムと比較して異なる極性を有する比例制御を含み、前記制御システムはさらに、
    前記コントローラ（２０）の第２の部分（Ｂ）として、前記電流（Ｉ）の第２のフィードバック電流測定値（Ｉ_{ＡＢＣ，ｍｅａｓ，ｆａｓｔ}）に基づく入力により第２のフィードバック制御アルゴリズムを実行するように作動し、前記第２のフィードバック制御アルゴリズムは、第２の制御サイクル時間を有し、前記第１のフィードバック制御アルゴリズムと同一の極性を有する前記第３のフィードバック制御アルゴリズムからの出力（Ｕ_{ｃｏｎｖ，ｘ，ｒｅｆ}）に作用し、前記比例ゲイン（Ｋ_ｐ）を使用する比例制御を含み、
    前記第２の制御サイクル時間は、前記第１の制御サイクル時間未満である、制御システム。
17. 請求項１６に記載の制御システム（３）と前記バルブ機構（４）とを備えるパワーエレクトロニクスコンバータ（１）。
18. 前記パワーエレクトロニクスコンバータ（１）は、中性点クランプ式（ＮＰＣ）３レベルコンバータまたはモジュラーマルチレベルコンバータ（ＭＭＣ）である、請求項１７に記載のパワーエレクトロニクスコンバータ。
19. 前記パワーエレクトロニクスコンバータは、単相または三相グリッドである前記グリッド（２）用に構成される、請求項１７または１８に記載のパワーエレクトロニクスコンバータ。
20. 前記パワーエレクトロニクスコンバータは、三相一相鉄道インタータイとして、静止型無効電力補償装置（ＳＴＡＴＣＯＭ）として、または三相三相コンバータとして動作するように構成される、請求項１７から１９のいずれか１項に記載のパワーエレクトロニクスコンバータ。

Images