JP7182089B2 - 電源制御装置 - Google Patents

Description

本発明は、２系統の電源ラインを有する電源制御装置、に関する。

従来から、負荷に対して２系統の電源ラインを用意して、２系統の電源ラインの一方がデッドショートや断線などにより使用できなくなっても他方の電源ラインにより負荷に対する電源供給を継続できる電源装置が提案されている（特許文献１）。

特開２０００－１６２０１号公報

一般的に、デッドショートの検知は電源ラインに流れる電流に基づいて行っている。しかしながら、デッドショートが発生した場合、全ての系統の電源ラインに過電流が流れるため、デッドショートが発生している系統の電源ラインを特定できない、という問題があった。

このため、２系統の電源ラインをオフする２つのスイッチを交互にオフして、過電流が流れない方のスイッチを遮断することが考えられるが、スイッチを交互にオフしている間は負荷が使用できない、という課題が発生する。

本発明は、上述した事情に鑑みてなされたものであり、その目的は、迅速にデッドショートが発生した系統の電源ラインを遮断することができる電源制御装置、を提供することにある。

前述した目的を達成するために、本発明に係る電源制御装置は、下記［１］～［４］を特徴としている。
［１］
互いの間に負荷が接続され、前記負荷に対する２系統の電源ラインをそれぞれオンオフする第１スイッチ及び第２スイッチと、
前記第１スイッチの両端の何れか一方の電圧に基づいてデッドショートを検知して前記第１スイッチをオフする第１デッドショート検知回路と、
前記第２スイッチの両端の何れか一方の電圧に基づいてデッドショートを検知して前記第２スイッチをオフする第２デッドショート検知回路と、を備え、
前記第１デッドショート検知回路及び前記第２デッドショート検知回路は各々、
前記電圧の変動率を変化させる、時定数が互いに異なる２つのフィルタ回路と、前記２つのフィルタ回路の出力を比較する比較回路と、を有している、
電源制御装置であること。
［２］
上記［１］に記載の電源制御装置において、
前記第１デッドショート検知回路及び前記第２デッドショート検知回路は、前記負荷から離れた側の電圧に基づいてデッドショートを検知する、
電源制御装置であること。
［３］
上記［１］又は［２］に記載の電源制御装置において、
電源ラインをループ状にすることにより、前記２系統の電源ラインを設けた、
電源制御装置であること。
［４］
上記［１］～［３］何れか１に記載の電源制御装置において、
電源を２つ設けることにより、前記２系統の電源ラインを設けた、
電源制御装置であること。

上記［１］の構成の電源制御装置によれば、２つのデッドショート検知回路のうちデッドショートが発生した箇所に近い方が早く、比較回路が反転してスイッチを遮断することができる。このため、迅速にデッドショートが発生した系統の電源ラインを遮断することができる。

上記［２］の構成の電源制御装置によれば、容易に遮断を維持することができる。

上記［３］及び［４］の構成の電源制御装置によれば、容易に２系統の電源ラインを設けることができる。

本発明によれば、迅速にデッドショートが発生した電源ラインを遮断することができる電源制御装置を提供できる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

図１は、本発明の第１実施形態に係る電源制御装置を組み込んだ電源装置を示す回路図である。 図２は、図１に示す第１、第２デッドショート検知回路の詳細を示す回路図である。 図３（Ａ）は、デッドショートが発生したときの図２に示す比較回路の＋入力電圧、－入力電圧のタイムチャートであり、図３（Ｂ）は、電源のリセットや電源欠陥が発生したときの図２に示す比較回路の＋入力電圧、－入力電圧のタイムチャートである。 図４は、図１に示す電源制御装置の実装例を示す図である。 図５は、図１に示す第１、第２デッドショート検知回路の検知原理を説明するための説明図である。 図６（Ａ）は、Ｐｂバッテリと負荷との電源ラインでデッドショートが発生したときの第２デッドショート検知回路の比較回路の＋入力電圧、－入力電圧のタイムチャートであり、図６（Ｂ）は、Ｐｂバッテリと負荷との電源ラインでデッドショートが発生したときの第１デッドショート検知回路の比較回路の＋入力電圧、－入力電圧のタイムチャートである。 図７は、デッドショートが発生したときの電流Ｉ、電圧Ｖ１、Ｖ２のタイムチャートである。 図８は、第２実施形態に係る電源制御装置を組み込んだ電源装置を示す回路図である。 図９は、第３実施形態に係る電源制御装置を組み込んだ電源装置を示す回路図である。

本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。

（第１実施形態）
まず、本発明の第１実施形態における電源制御装置１４について、図１を参照して説明する。本実施形態の電源制御装置１４は、自動車等に搭載された負荷１３に供給される電源を制御する装置である。図１に示すように、電源装置１は、車両に搭載された電源としての２つのＬｉ（リチウム）バッテリ１１、Ｐｂ（鉛）バッテリ１２と、Ｌｉバッテリ１１、Ｐｂバッテリ１２の２系統の電源ラインから電源供給を受ける負荷１３と、２系統の電源ラインから負荷１３への電源供給を制御する電源制御装置１４と、を備えている。

Ｌｉバッテリ１１、Ｐｂバッテリ１２は並列に接続されて、負荷１３に電源を供給している。これにより、負荷１３はＬｉバッテリ１１、Ｐｂバッテリ１２の双方から独立して電源供給を受けることができる。即ち、Ｌｉバッテリ１１及びＰｂバッテリ１２のうち一方から電源ラインが遮断されたとしても他方からの電源が維持される。

電源制御装置１４は、第１、第２スイッチＳＷ１、ＳＷ２と、第１、第２ドライバＤ１、Ｄ２と、第１、第２デッドショート検知回路１４１、１４２と、制御部１４３と、を備えている。

上記負荷１３は、一端が第１スイッチＳＷ１及び第２スイッチＳＷ２の間に接続され、他端がグランドに接続されている。第１スイッチＳＷ１は、２系統の電源ラインの一方であるＬｉバッテリ１１から負荷１３への電源ラインをオンオフするスイッチである。第１スイッチＳＷ１は、Ｌｉバッテリ１１に接続されたＤＣＤＣコンバータ１５と負荷１３の一端との間に接続され、オフするとＬｉバッテリ１１から負荷１３への電源が遮断される。第１スイッチＳＷ１は、Ｐｂバッテリ１２に対して並列に接続され、第１スイッチＳＷ１をオフしてもＰｂバッテリ１２から負荷１３への電源供給は維持される。

第２スイッチＳＷ２は、Ｐｂバッテリ１２から負荷１３への電源供給をオンオフするスイッチである。第２スイッチＳＷ２は、Ｐｂバッテリ１２と負荷１３の一端との間に接続され、オフするとＰｂバッテリ１２から負荷１３への電源が遮断される。第２スイッチＳＷ２は、Ｌｉバッテリ１１に対して並列に接続され、第２スイッチＳＷ２をオフしてもＬｉバッテリ１１から負荷１３への電源供給は維持される。

第１、第２スイッチＳＷ１、ＳＷ２は、本実施形態では同様の構成をしている。第１、第２スイッチＳＷ１、ＳＷ２は各々、ソースがバックツーバック接続され、寄生ダイオードの向きが逆向きに接続された２つのＦＥＴＱから構成されている。この２つのＦＥＴＱのソースは、第１ドライバＤ１又は第２ドライバＤ２に接続されている。また、２つのＦＥＴＱの一方のドレインがＬｉバッテリ１１又はＰｂバッテリ１２に接続され、他方のドレインが負荷１３の一端に接続されている。また、２つのＦＥＴＱのゲートは、共通接続され、第１ドライバＤ１又は第２ドライバＤ２に接続されている。

第１、第２ドライバＤ１、Ｄ２は各々、後述する第１、第２デッドショート検知回路１４１、１４２や制御部１４３からの制御により、２つのＦＥＴＱのゲート－ソース間に電圧を印加する。ゲート及びソースが各々共通接続された２つのＦＥＴＱは、第１ドライバＤ１、Ｄ２の制御により同時にオンオフする。

第１デッドショート検知回路１４１は、第１スイッチＳＷ１の両端のうち負荷１３から離れた側の電圧Ｖ１に基づいて、電源ラインのデッドショートを検知する回路である。第２デッドショート検知回路１４２は、第２スイッチＳＷ２の両端のうち負荷１３から離れた側の電圧Ｖ２に基づいて、電源ラインのデッドショートを検知する回路である。

次に、第１、第２デッドショート検知回路１４１、１４２の詳細な構成について図２を参照して説明する。第１、第２デッドショート検知回路１４１、１４２は、本実施形態では同様の構成をしている。第１、第２デッドショート検知回路１４１、１４２は各々、２つのＣＲ回路（フィルタ回路）１４Ａ、１４Ｂと、２つのＣＲ回路１４Ａ、１４Ｂの出力を比較する比較回路１４Ｃと、を有している。

２つのＣＲ回路１４Ａ、１４Ｂは、互いに異なる時定数を有していて、電圧Ｖ１、Ｖ２の変動率を各々異なる時定数で変化させる。ＣＲ回路１４Ａは、抵抗Ｒ１１、Ｒ２１及びコンデンサＣ１から構成されている。抵抗Ｒ１１、Ｒ２１は、互いに直列接続され、抵抗Ｒ２１にコンデンサＣ１が並列接続されている。このＣＲ回路１４Ａの出力が、比較回路１４Ｃの＋入力に接続される。

ＣＲ回路１４Ｂは、抵抗Ｒ１２、Ｒ２２及びコンデンサＣ２から構成されている。抵抗Ｒ１２、Ｒ２２は、互いに直列接続され、抵抗Ｒ２２にコンデンサＣ２が並列接続されている。このＣＲ回路１４Ｂの出力が、比較回路１４Ｃの－入力に接続される。また、抵抗Ｒ１１及びＲ１２の一端は共通接続され、第１デッドショート検知回路１４１の場合は電圧Ｖ１が印加され、第２デッドショート検知回路１４２の場合は電圧Ｖ２が印加される。

なお、本実施形態では、電圧Ｖ１又はＶ２が一定のとき、比較回路１４Ｃの－入力に供給される電圧が＋入力に供給される電圧より高くなるようにＣＲ回路１４Ａ、１４Ｂの抵抗値や容量が設定されている。また、比較回路１４Ｃの－入力に接続されるＣＲ回路１４Ｂの方が、＋入力に接続されるＣＲ回路１４Ａよりも時定数が小さくなるように設定されている。

図１に示すように、比較回路１４Ｃは、出力が第１、第２ドライバＤ１、Ｄ２に接続される。本実施形態では、第１、第２ドライバＤ１、Ｄ２は、比較回路１４Ｃの－入力電圧が＋入力電圧よりも大きいときに第１、第２スイッチＳＷ１、ＳＷ２をオンする。また、第１、第２ドライバＤ１、Ｄ２は、－入力電圧が＋入力電圧よりも低くなり、比較回路１４Ｃの出力が反転すると第１、第２スイッチＳＷ１、ＳＷ２をオフする。

次に、上述した構成の第１、第２デッドショート検知回路１４１、１４２の検知原理について図３を参照して説明する。なお、図３において、点線が比較回路１４Ｃの－入力電圧を示し、実線が比較回路１４Ｃの＋入力電圧を示す。

第１、第２デッドショート検知回路１４１、１４２は、電圧Ｖ１又はＶ２の電圧変動（電圧低下）が予め規定した電圧変動範囲内のときにデッドショートを検知する回路である。本実施形態では、デッドショート発生時に生じる電圧Ｖ１又はＶ２の５Ｖ／５μｓ程度の電圧変動を予め規定した電圧変動範囲としている。

電圧Ｖ１又はＶ２が一定の正常時は、比較回路１４Ｃの－入力電圧の方が＋入力電圧よりも高くなる。このときの比較回路１４Ｃの出力により第１、第２ドライバＤ１、Ｄ２は第１、第２スイッチＳＷ１、ＳＷ２をオンする。

一方、デッドショートが発生すると、電圧Ｖ１又はＶ２は、５Ｖ／５μｓ程度で０まで変化する。このとき、時定数が小さいＣＲ回路１４Ｂが接続される－入力電圧の方が、時定数が大きいＣＲ回路１４Ａが接続される＋入力電圧に比べて電圧低下が早くなる。このために、図３（Ａ）に示すように、電圧Ｖ１又はＶ２が０になるまでの間に、－入力電圧の方が＋入力電圧よりも低くなり、比較回路１４Ｃの出力が反転して、第１、第２スイッチＳＷ１、ＳＷ２をオフすることができる。

一方、リセットや電源欠陥などにより電圧Ｖ１又はＶ２が５Ｖ／５μｓよりも緩やかに変動した場合、図３（Ｂ）に示すように、電圧Ｖ１又はＶ２が０になるまでの間に、－入力電圧が＋入力電圧よりも低くなることはない。このため、比較回路１４Ｃの出力は反転せずにデッドショート以外の電圧変化で第１、第２スイッチＳＷ１、ＳＷ２がオフすることはない。

上述した予め規定した電圧変動範囲は、各ＣＲ回路１４Ａ、１４Ｂの時定数により調整することができる。

制御部１４３は、マイクロコンピュータから構成され、外部機器との通信などにより第１、第２スイッチＳＷ１、ＳＷ２のオンオフを制御する。

次に、上述した電源制御装置１４の実装例について図４を参照して説明する。同図に示すように、電源制御装置１４は、１つの基板１４４に、バスバＢ１～Ｂ３と、上述した第１、第２スイッチＳＷ１、ＳＷ２と、上述した第１、第２ドライバＤ１、Ｄ２、第１、第２デッドショート検知回路1４１、１４２、制御部１４３と、が搭載されている。

バスバＢ１は、第１、第２スイッチＳＷ１、ＳＷ２の双方と、負荷１３とを接続するためのバスバである。バスバＢ１には、図示しない電線を介して負荷１３が接続される。バスバＢ２は、第１スイッチＳＷ１と、Ｌｉバッテリ１１とを接続するためのバスバである。バスバＢ２には、図示しない電線を介してＬｉバッテリ１１が接続される。バスバＢ３は、第２スイッチＳＷ２と、Ｐｂバッテリ１２とを接続するためのバスバである。バスバＢ３には、図示しない電線を介してＰｂバッテリ１２が接続される。

第１スイッチＳＷ１は、基板１４４上のバスバＢ１とバスバＢ２との間に配置される。第２スイッチＳＷ２は、バスバＢ１とバスバＢ３との間に配置される。そして、上記バスバＢ２、Ｂ３の第１、第２スイッチＳＷ１、ＳＷ２から離れた側に上述した第１、第２ドライバＤ１、Ｄ２、第１、第２デッドショート検知回路１４１、１４２、制御部１４３が搭載される制御エリアＡ１が設けられている。

上述した第１デッドショート検知回路１４１は、バスバＢ２に接続され、このバスバＢ１の電圧Ｖ１に基づいてデッドショートを検知する。また、第２デッドショート検知回路１４２は、バスバＢ３に接続され、このバスバＢ３の電圧Ｖ２に基づいてデッドショートを検知する。

上述した第１デッドショート検知回路１４１は、Ｌｉバッテリ１１と負荷１３との電源ラインのデッドショートを検知して第１スイッチＳＷ１をオフし、Ｐｂバッテリ１２と負荷１３との電源ラインにデッドショートが発生しても第１スイッチＳＷ１をオフすることはない。同様に、第２デッドショート検知回路１４２は、Ｐｂバッテリ１２と負荷１３との電源ラインのデッドショートを検知して第２スイッチＳＷ２をオフし、Ｌｉバッテリ１１と負荷１３との電源ラインのデッドショートが発生しても検知しない第２スイッチＳＷ２をオフすることはない。

この理由について図５及び図６を参照して以下説明する。今、図５に示すように、Ｐｂバッテリ１２と負荷１３との間の電源ラインであるバスバＢ２とＰｂバッテリ１２とを接続する電線にデッドショートが発生した場合について説明する。電線にはインダクタンス成分があり、図５に示すように、電線にデッドショートが発生すると、第２デッドショート検知回路１４２の電圧Ｖ２の検知地点Ｐ２においてショート電流Ｉの下流側のインダクタンスが、上流側のインダクタンスに比べて小さくなる。このため、検知地点Ｐ２の電圧Ｖ２が急峻に低下する。なお、電源ラインに流れる電流Ｉはインダクタンスにより立ち上がりが遅れる。

第１デッドショート検知回路１４１の電圧Ｖ１の検知地点Ｐ１においても、ショート電流Ｉの下流側のインダクタンスが上流側のインダクタンスに比べて小さくなる。しかしながら、検知地点Ｐ１は、検知地点Ｐ２に比べてショート発生箇所から遠いため、下流側のインダクタンスが検知地点Ｐ１に比べると大きい。このため、検知地点Ｐ１の電圧Ｖ１も低下するが、電圧Ｖ２の低下に比べて緩やかになる。

このため、図６に示すように、デッドショート発生箇所に近い第２デッドショート検知回路１４２の比較回路１４Ｃの出力がデッドショート発生箇所から遠い第１デッドショート検知回路１４１の比較回路１４Ｃの出力よりも早く反転する。これにより、第２スイッチＳＷ２がオフして、デッドショートが発生した電源ラインのみを遮断することができる。第２スイッチＳＷ２がオフされるとデッドショートを遮断できるため、デッドショートから離れた側の電圧Ｖ１は上昇し、図６（Ｂ）に示すように、第１デッドショート検知回路１４１の比較回路１４Ｃの出力が反転することはない。

上述した実施形態によれば、２つの第１、第２デッドショート検知回路１４１、１４２のうちデッドショートが発生した箇所に近い方が早く、比較回路１４Ｃが反転してスイッチＳＷ１又はＳＷ２を遮断することができる。このため、コンピュータなどの処理が必要なく、迅速にデッドショートが発生した電源ラインを遮断することができる。

上述した電源制御装置１４の効果について図７を参照して以下説明する。図７は、図５と同様の電源ラインを１０ｍΩで地絡させてデッドショートを発生させた際の電流Ｉ、電圧Ｖ１、Ｖ２を測定した結果を示すタイムチャートである。同図に示すように、デッドショート（地絡）発生から第１、第２スイッチＳＷ１、ＳＷ２の遮断までの遮断遅延時間Ｔ１を約５０μｓにすることができる。

これにより、デッドショート発生時の電流Ｉを１６０Ａ以下に抑えることができる。１０ｍΩで地絡させた場合、Ｐｂバッテリ１２の電圧を１２Ｖとすると、飽和電流は１２Ｖ／１０ｍΩ＝１２００Ａとなる。上述した１６０Ａは、この飽和電流１２００Ａよりも遙かに低い電流であるため、機器へのダメージを低減することができる。

また、スイッチＳＷをオフにすると電線のインダクタに蓄えられていたエネルギーがスイッチＳＷに逆起電力としてかかってくるため、電圧Ｖ１は、定常電圧より一瞬高くなった後、定常電圧に戻る。このスイッチＳＷのオフから定常電圧に戻るまでのアバランシェ時間Ｔ２も６μｓと非常に短くすることができる。

また、上述した実施形態によれば、第１、第２デッドショート検知回路１４１、１４２は、第１、第２スイッチＳＷ１、ＳＷ２の負荷１３から離れた側の電圧Ｖ１、Ｖ２に基づいてデッドショートを検知している。第１、第２デッドショート検知回路１４１、１４２は、第１、第２スイッチＳＷ１、ＳＷ２の負荷１３側の電圧Ｖ３、Ｖ４（図１）に基づいても同様にデッドショートを検知することができる。

しかしながら、電圧Ｖ３、Ｖ４は、第１、第２スイッチＳＷ１、ＳＷ２をオフすると定常電圧に戻ってしまう。このため、デッドショートを検知した第１、第２デッドショート検知回路１４１、１４２の比較回路１４Ｃの出力が反転して、第１、第２スイッチＳＷ１、ＳＷ２がオンされてしまう。このため、制御部１４３によりデッドショート検知後、第１、第２スイッチＳＷ１、ＳＷ２のオフを維持する制御を行う必要がある。

これに対して、電圧Ｖ１、Ｖ２は、第１、第２スイッチＳＷ１、ＳＷ２をオフしてもデッドショートが発生している限り、低下した値を維持するため、比較回路１４Ｃの出力が反転することない。このため、制御部１４３により第１、第２スイッチＳＷ１、ＳＷ２を制御しなくとも、容易に第１、第２スイッチＳＷ１、ＳＷ２による遮断を維持することができる。

また、上述した実施形態によれば、バッテリ１１、１２を２つ設けることにより、２系統の電源ラインを設けているので、容易に２系統の電源ラインを設けることができる。

なお、上述した実施形態によれば、フィルタ回路としてＣＲ回路１４Ａ、１４Ｂを用いていたが、これに限ったものではない。フィルタ回路としては、電圧Ｖ１、Ｖ２の変動率を変化できるものであればよく、ＣＬ回路などであってもよい。

また、上述した実施形態によれば、第１、第２デッドショート検知回路１４１、１４２は、第１、第２スイッチＳＷ１、ＳＷ２の負荷１３から離れた側の電圧Ｖ１、Ｖ２に基づいてデッドショートを検知していたが、これに限ったものではない。上述した第１、第２デッドショート検知回路１４１、１４２は、第１、第２スイッチＳＷ１、ＳＷ２の負荷１３側の電圧Ｖ３、Ｖ４に基づいてデッドショートを検知するようにしてもよい。

（第２実施形態）
次に、第２実施形態について説明する。図８は第２実施形態における電源制御装置を組み込んだ電源装置を示す回路図である。図８において、上述した第１実施形態で説明した図１の電源制御装置と同等の部分については同一符号を付してその詳細な説明を省略する。

第１実施形態では、２つのバッテリ１１、１２からそれぞれ独立して負荷１３に電源を供給することにより、２系統の電源ラインを設けていたが、これに限ったものではない。図８に示すように、ループ状の電源ラインの１か所にバッテリ１６、オルタネータＡＬＴなどの電源に接続するようにして、２系統の電源ラインを設けるようにしてもよい。

第２実施形態においては、ループ状の電源ラインに第１、第２スイッチＳＷ１、ＳＷ２を直列に接続し、第１、第２スイッチＳＷ１、ＳＷ２の間に負荷１３を接続する。これにより、負荷１３には第１スイッチＳＷ１を通る電源ラインＬ１と、第２スイッチＳＷ２を通る電源ラインＬ２と、の２つが設けられる。また、第２実施形態においては、電源ラインＬ１、Ｌ２のバッテリ１６、オルタネータＡＬＴ側に過電流が流れると溶断する各々ヒューズＦ１、Ｆ２が設けられている。

これにより、例えば、電源ラインＬ１がデッドショートすると、第１実施形態と同様に、電源ラインＬ１上の第１スイッチＳＷ１がオフされる。また、第１スイッチＳＷ１オフ後もヒューズＦ１に過電流が流れ続けるため、ヒューズＦ１が溶断される。これにより、デッドショートが生じた電源ラインＬ１を切り離し、電源ラインＬ２を通じて負荷１３への電源を維持することができる。

（第３実施形態）
次に、第３実施形態について説明する。図９は第３実施形態における電源制御装置を組み込んだ電源装置示す回路図である。図９において、上述した第１実施形態で説明した図１の電源制御装置と同等の部分については同一符号を付してその詳細な説明を省略する。

第２実施形態では、ループ状の電源ラインの１か所にバッテリ１６やオルタネータＡＬＴなどの電源を接続していたが、これに限ったものではない。図９に示すように、ループ状の電源ラインの複数個所に複数の電源１７、１８を接続するようにしてもよい。

また、第２実施形態では、１つのループに１つの電源制御装置１４を設けていたが、これに限ったものではない。図９に示すように、１つのループに複数の電源制御装置１４Ｄ～１４Ｇを設けるようにしてもよい。第３実施形態では、１つのループに４つの電源制御装置１４Ｄ～１４Ｇが設けられている。各電源制御装置１４Ｄ～１４Ｇの構成は第１実施形態で既に説明した電源制御装置１４と同等であるため詳細な説明を省略する。

第３実施形態によれば、例えば、電源制御装置１４Ｄ、１４Ｅ間の電源ラインにデッドショートが発生した場合、第１実施形態と同様に、デッドショートの発生箇所に近い電源制御装置１４Ｄの第２スイッチＳＷ２、電源制御装置１４Ｅの第１スイッチＳＷ１がオフされる。これにより、第２実施形態のようにヒューズを設けなくてもデッドショートが発生した電源ラインを負荷１３から切り離すことができ、ループに接続された全ての負荷１３への電源供給を維持することができる。

ここで、上述した本発明に係る電源制御装置の実施形態の特徴をそれぞれ以下［１］～［４］に簡潔に纏めて列記する。
［１］
互いの間に負荷（１３）が接続され、前記負荷（１３）に対する２系統の電源ラインをそれぞれオンオフする第１スイッチ（ＳＷ１）及び第２スイッチ（ＳＷ２）と、
前記第１スイッチ（ＳＷ１）の両端の何れか一方の電圧（Ｖ１）に基づいてデッドショートを検知して前記第１スイッチ（ＳＷ１）をオフする第１デッドショート検知回路（１４１）と、
前記第２スイッチ（ＳＷ２）の両端の何れか一方の電圧（Ｖ２）に基づいてデッドショートを検知して前記第２スイッチ（ＳＷ２）をオフする第２デッドショート検知回路（１４２）と、を備え、
前記第１デッドショート検知回路（１４１）及び前記第２デッドショート検知回路（１４２）は各々、
前記電圧（Ｖ１、Ｖ２）の変動率を変化させる、時定数が互いに異なる２つのフィルタ回路（１４Ａ、１４Ｂ）と、前記２つのフィルタ回路（１４Ａ、１４Ｂ）の出力を比較する比較回路（１４Ｃ）と、を有している、
電源制御装置（１４）。

［２］
上記［１］に記載の電源制御装置（１４）において、
前記第１デッドショート検知回路（１４１）及び前記第２デッドショート検知回路（１４２）は、前記負荷（１３）から離れた側の電圧（Ｖ１、Ｖ２）に基づいてデッドショートを検知する、
電源制御装置（１４）。

［３］
上記［１］又は［２］に記載の電源制御装置（１４）において、
電源ラインをループ状にすることにより、前記２系統の電源ラインを設けた、
電源制御装置（１４）。

［４］
上記［１］～［３］何れか１に記載の電源制御装置（１４）において、
電源を２つ設けることにより、前記２系統の電源ラインを設けた、
電源制御装置（１４）。

１３ 負荷
１４ 電源制御装置
１４１ 第１デッドショート検知回路
１４２ 第２デッドショート検知回路
１４Ａ、１４Ｂ ＣＲ回路（フィルタ回路）
１４Ｃ 比較回路
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
Ｖ１ 電圧（第１スイッチの両端の何れか一方の電圧）
Ｖ２ 電圧（第２スイッチの両端の何れか一方の電圧）

Claims (4)

1. 互いの間に負荷が接続され、前記負荷に対する２系統の電源ラインをそれぞれオンオフする第１スイッチ及び第２スイッチと、
   前記第１スイッチの両端の何れか一方の電圧に基づいてデッドショートを検知して前記第１スイッチをオフする第１デッドショート検知回路と、
   前記第２スイッチの両端の何れか一方の電圧に基づいてデッドショートを検知して前記第２スイッチをオフする第２デッドショート検知回路と、を備え、
   前記第１デッドショート検知回路及び前記第２デッドショート検知回路は各々、
   前記電圧の変動率を変化させる、時定数が互いに異なる２つのフィルタ回路と、前記２つのフィルタ回路の出力を比較する比較回路と、を有している、
   電源制御装置。
2. 請求項１に記載の電源制御装置において、
   前記第１デッドショート検知回路及び前記第２デッドショート検知回路は、前記負荷から離れた側の電圧に基づいてデッドショートを検知する、
   電源制御装置。
3. 請求項１又は２に記載の電源制御装置において、
   電源ラインをループ状にすることにより、前記２系統の電源ラインを設けた、
   電源制御装置。
4. 請求項１～３何れか１項に記載の電源制御装置において、
   電源を２つ設けることにより、前記２系統の電源ラインを設けた、
   電源制御装置。

Images