JP7181114B2

JP7181114B2 - 電源制御装置

Info

Publication number: JP7181114B2
Application number: JP2019021582A
Authority: JP
Inventors: 亮芹澤; 篤祉菅沼
Original assignee: Yazaki Corp
Current assignee: Yazaki Corp
Priority date: 2019-02-08
Filing date: 2019-02-08
Publication date: 2022-11-30
Anticipated expiration: 2039-02-08
Also published as: JP2020129907A

Description

本発明は、電源ラインをオンオフするスイッチを有する電源制御装置、に関する。

従来から、電源ラインのデッドショートを検知して、電源ラインを遮断することにより電源ラインを保護する電源装置が提案されている（特許文献１）。

特開２０００－１６２０１号公報

一般的に、デッドショートの検知は電源ラインに流れる電流に基づいて行っている。しかしながら、電流は電源ラインのインダクタンスによってゆっくり上昇するため、デッドショート発生後、デッドショートを検知して遮断するまでの時間がかかる、という問題があった。

本発明は、上述した事情に鑑みてなされたものであり、その目的は、デッドショート発生後に迅速に電源ラインを遮断することができる電源制御装置、を提供することにある。

前述した目的を達成するために、本発明に係る電源制御装置は、下記［１］を特徴としている。
［１］
電源ラインをオンオフするスイッチと、
前記スイッチの両端のうち一方の電圧に基づいて前記電源ラインのデッドショートを検知して前記スイッチをオフする第１デッドショート検知回路と、
前記スイッチの両端のうち他方の電圧に基づいて前記電源ラインのデッドショートを検知して前記スイッチをオフする第２デッドショート検知回路と、を備え、
前記第１デッドショート検知回路及び前記第２デッドショート検知回路は各々、
前記電圧の変動率を各々変化させる、時定数が互いに異なる２つのフィルタ回路と、前記２つのフィルタ回路の出力を比較する比較回路と、を有している、
電源制御装置であること。

上記［１］の構成の電源制御装置によれば、デッドショートが発生するとスイッチの両端の電圧は急峻に低下する。また、スイッチの両端のうちデッドショートが発生している箇所に近い方が、より急峻に電圧低下する。これにより、２つのデッドショート検知回路のうちデッドショートが発生した箇所に近い方が早く、比較回路が反転してスイッチを遮断することができるため、デッドショート発生後に迅速に電源ラインを遮断することができる。

本発明によれば、デッドショート発生後に迅速に電源ラインを遮断することができる。

以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態（以下、「実施形態」という。）を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。

図１は、本発明の電源制御装置を組み込んだ電源装置を示す回路図である。図２は、図１に示す第１、第２デッドショート検知回路の詳細を示す回路図である。図３（Ａ）は、デッドショートが発生したときの図２に示す比較回路の＋入力電圧、－入力電圧のタイムチャートであり、図３（Ｂ）は、電源のリセットや電源欠陥が発生したときの図２に示す比較回路の＋入力電圧、－入力電圧のタイムチャートである。図４は、図１に示す電源制御装置の実装例を示す図である。図５は、図１に示す第１、第２デッドショート検知回路の検知原理を説明するための説明図である。図６（Ａ）は、Ｐｂバッテリとスイッチとの間の電源ラインでデッドショートが発生したときの第２デッドショート検知回路の比較回路の＋入力電圧、－入力電圧のタイムチャートであり、図６（Ｂ）は、Ｐｂバッテリとスイッチとの間の電源ラインでデッドショートが発生したときの第１デッドショート検知回路の比較回路の＋入力電圧、－入力のタイムチャートである。図７は、デッドショートが発生したときの電流Ｉ、電圧Ｖ１、Ｖ２のタイムチャートである。

本発明に関する具体的な実施形態について、各図を参照しながら以下に説明する。

図１に示すように、本実施形態の電源装置１は、車両に搭載された電源としての２つのＬｉ（リチウム）バッテリ１１、Ｐｂ（鉛）バッテリ１２と、これらＬｉバッテリ１１、Ｐｂバッテリ１２間の電源ラインをオンオフする電源制御装置１３と、を備えている。

上記Ｌｉバッテリ１１、Ｐｂバッテリ１２は、図示しないオルタネータに対して並列に電気接続されている。なお、図示しないオルタネータは、電源制御装置１３よりもＰｂバッテリ１２側に接続されている。これにより、電源制御装置１３内のスイッチＳＷのオンオフにより、オルタネータからＬｉバッテリ１１への充電を制御することができる。

電源制御装置１４は、スイッチＳＷと、ドライバＤと、第１、第２デッドショート検知回路１３１、１３２と、制御部１３３と、を備えている。

スイッチＳＷは、Ｌｉバッテリ１１、Ｐｂバッテリ１２間の電源ラインをオンオフするスイッチである。スイッチＳＷは、Ｌｉバッテリ１１に接続されたＤＣＤＣコンバータ１４と、Ｐｂバッテリ１２と、の間に接続され、オフすると図示しないオルタネータからＬｉバッテリ１１への電源（充電）が遮断される。

スイッチＳＷは、ソースがバックツーバック接続され、寄生ダイオードの向きが逆向きに接続された２つのＦＥＴＱから構成されている。この２つのＦＥＴＱのソースは、ドライバＤに接続されている。また、２つのＦＥＴＱの一方のドレインがＬｉバッテリ１１又はＰｂバッテリ１２の一方に接続され、他方のドレインがＬｉバッテリ１１又はＰｂバッテリ１２の他方に接続されている。また、２つのＦＥＴＱのゲートは、共通接続され、ドライバＤに接続されている。

ドライバＤは各々、後述する第１、第２デッドショート検知回路１３１、１３２や制御部１３３からの制御により、２つのＦＥＴＱのゲート－ソース間に電圧を印加する。ゲート及びソースが各々共通接続された２つのＦＥＴＱは、ドライバＤの制御により同時にオンオフする。

第１デッドショート検知回路１３１は、スイッチＳＷの両端のうちＬｉバッテリ１１側の電圧Ｖ１、Ｖ２に基づいて、電源ラインのデッドショートを検知する回路である。第２デッドショート検知回路１３２は、スイッチＳＷの両端のうちＰｂバッテリ１２側の電圧Ｖ２に基づいて、電源ラインのデッドショートを検知する回路である。

次に、第１、第２デッドショート検知回路１３１、１３２の詳細な構成について図２を参照して説明する。第１、第２デッドショート検知回路１３１、１３２は、本実施形態では同様の構成をしている。第１、第２デッドショート検知回路１３１、１３２は各々、２つのＣＲ回路（フィルタ回路）１３Ａ、１３Ｂと、２つのＣＲ回路１３Ａ、１３Ｂの出力を比較する比較回路１３Ｃと、を有している。

２つのＣＲ回路１３Ａ、１３Ｂは、互いに異なる時定数を有していて、電圧Ｖ１、Ｖ２の変動率を各々異なる時定数で変化させる。ＣＲ回路１３Ａは、抵抗Ｒ１１、Ｒ２１及びコンデンサＣ１から構成されている。抵抗Ｒ１１、Ｒ２１は、互いに直列接続され、抵抗Ｒ２１にコンデンサＣ１が並列接続されている。このＣＲ回路１３Ａの出力が比較回路１３Ｃの＋入力に接続される。

ＣＲ回路１３Ｂは、抵抗Ｒ１２、Ｒ２２及びコンデンサＣ２から構成されている。抵抗Ｒ１２、Ｒ２２は、互いに直列接続され、抵抗Ｒ２２にコンデンサＣ２が並列接続されている。このＣＲ回路１３Ｂの出力が、比較回路１３Ｃの－入力に接続される。また、抵抗Ｒ１１及びＲ１２の一端は共通接続され、第１デッドショート検知回路１４１の場合は電圧Ｖ１が印加され、第２デッドショート検知回路１４２の場合は電圧Ｖ２が印加される。

なお、本実施形態では、電圧Ｖ１又はＶ２が一定のとき、比較回路１３Ｃの－入力に供給される電圧が＋入力に供給される電圧より高くなるようにＣＲ回路１３Ａ、１３Ｂの抵抗値や容量が設定されている。また、比較回路１３Ｃの－入力に接続されるＣＲ回路１３Ｂの方が、＋入力に接続されるＣＲ回路１３Ａよりも時定数が小さくなるように設定されている。

図１に示すように、比較回路１３Ｃは、出力がドライバＤに接続される。本実施形態では、ドライバＤは、比較回路１３Ｃの－入力電圧が＋入力電圧よりも大きいときにスイッチＳＷをオンする。また、ドライバＤは、－入力電圧が＋入力電圧よりも低くなり、比較回路１３Ｃの出力が反転するとスイッチＳＷをオフする。

次に、上述した構成の第１、第２デッドショート検知回路１３１、１３２の検知原理について図３を参照して説明する。なお、図３において、点線が比較回路１３Ｃの－入力電圧を示し、実線が比較回路１３Ｃの＋入力電圧を示す。

第１、第２デッドショート検知回路１３１、１３２は、電圧Ｖ１又はＶ２の電圧変動（電圧低下）が予め規定した電圧変動範囲内のときにデッドショートを検知する回路である。本実施形態では、デッドショート発生時に生じる電圧Ｖ１又はＶ２の５Ｖ／５μｓ程度の電圧変動を予め規定した電圧変動範囲としている。

電圧Ｖ１又はＶ２が一定の正常時は、比較回路１３Ｃの－入力電圧の方が＋入力電圧よりも高くなる。このときの比較回路１３Ｃの出力によりドライバＤはスイッチＳＷをオンする。

一方、デッドショートが発生すると、電圧Ｖ１又はＶ２は、５Ｖ／５μｓ程度で０まで変化する。このとき、時定数が小さいＣＲ回路１３Ｂが接続される－入力電圧の方が、時定数が大きいＣＲ回路１３Ｃが接続される＋入力電圧に比べて電圧低下が早くなる。このために、図３（Ａ）に示すように、電圧Ｖ１又はＶ２が０になるまでの間に、－入力電圧の方が＋入力電圧よりも低くなり、比較回路１３Ｃの出力が反転して、スイッチＳＷをオフすることができる。

一方、リセットや電源欠陥などにより電圧Ｖ１又はＶ２が５Ｖ／５μｓよりも緩やかに変動した場合、図３（Ｂ）に示すように、電圧Ｖ１又はＶ２が０になるまでの間に、－入力電圧が＋入力電圧よりも低くなることはない。このため、比較回路１３Ｃの出力は反転せずにデッドショート以外の電圧変化でスイッチがオフすることはない。

上述した予め規定した電圧変動範囲は、各ＣＲ回路１３Ａ、１３Ｂの時定数により調整することができる。

制御部１３３は、マイクロコンピュータから構成され、外部機器との通信などによりスイッチＳＷのオンオフを制御する。

次に、上述した電源制御装置１３の実装例について図４を参照して説明する。同図に示すように、電源制御装置１３は、１つの基板１３４に、バスバＢ１、Ｂ２と、上述したスイッチＳＷと、上述したドライバＤ、第１、第２デッドショート検知回路１３１、１３２、制御部１３３と、が搭載されている。

バスバＢ１、Ｂ２は、スイッチＳＷと、Ｌｉバッテリ１１とを接続するためのバスバである。バスバＢ１には、図示しない電線を介してＬｉバッテリ１１が接続される。バスバＢ２は、スイッチＳＷと、Ｐｂバッテリ１２とを接続するためのバスバである。バスバＢ２には、図示しない電線を介してＰｂバッテリ１２が接続される。

スイッチは、基板１３４上のバスバＢ１とバスバＢ２との間に配置される。そして、上記バスバＢ２のスイッチＳＷから離れた側に上述したドライバＤ、第１、第２デッドショート検知回路１３１、１３２、制御部１３３が搭載される制御エリアＡ１が設けられている。

上述した第１デッドショート検知回路１３１は、バスバＢ１に接続され、このバスバＢ１の電圧Ｖ１に基づいてバッテリ１１、１２間の電源ラインのデッドショートを検知する。また、第２デッドショート検知回路１３２は、バスバＢ２に接続され、このバスバＢ２の電圧Ｖ２に基づいてバッテリ１１、１２間の電源ラインのデッドショートを検知する。上述した実施形態によれば、２つの第１、第２デッドショート検知回路１３１、１３２を用いてデッドショートを検知することにより、デッドショート発生後に迅速に電源ラインを遮断することができる。

この理由について図５及び図６を参照して以下説明する。今、図５に示すように、Ｐｂバッテリ１２とスイッチＳＷとの間の電源ラインであるバスバＢ２とＰｂバッテリ１２とを接続する電線にデッドショートが発生した場合について説明する。電線にはインダクタンス成分があり、図５に示すように、電線にデッドショートが発生すると、第２デッドショート検知回路１３２の電圧Ｖ２の検知地点Ｐ２においてショート電流Ｉの下流側のインダクタンスが、上流側のインダクタンスに比べて小さくなる。このため、検知地点Ｐ２の電圧Ｖ２が急峻に低下する。なお、電源ラインに流れる電流Ｉはインダクタンスにより立ち上がりが遅れる。

第１デッドショート検知回路１３１の電圧Ｖ１の検知地点Ｐ１においても、ショート電流Ｉの下流側のインダクタンスが上流側のインダクタンスに比べて小さくなる。しかしながら、検知地点Ｐ１は、検知地点Ｐ２に比べてショート発生箇所から遠いため、下流側のインダクタンスが検知地点Ｐ１に比べると大きい。このため、検知地点Ｐ１の電圧Ｖ１も低下するが、電圧Ｖ２の低下に比べて緩やかになる。

このため、図６に示すように、デッドショート発生箇所に近い第２デッドショート検知回路１３２の比較回路１３Ｃの出力がデッドショート発生箇所から遠い第１デッドショート検知回路１３１の比較回路１３Ｃの出力よりも早く反転する。これにより、迅速にスイッチＳＷがオフして、デッドショートが発生したバッテリ１１、１２間の電源ラインを遮断することができる。スイッチＳＷがオフされるとデッドショートを遮断できるため、デッドショートから離れた側の電圧Ｖ１は上昇し、図６（Ｂ）に示すように、第１デッドショート検知回路１３１の比較回路１３Ｃの出力は反転しない。

上述した実施形態によれば、デッドショートが発生すると、電流Ｉはゆっくり立ち上がるのに対して、スイッチＳＷの両端の電圧Ｖ１、Ｖ２は急峻に低下する。また、スイッチＳＷの両端のうちデッドショートが発生している箇所に近い方が、より急峻に電圧低下する。これにより、２つのデッドショート検知回路１３１、１３２のうちデッドショートが発生した箇所に近い方が早く、比較回路１３Ｃが反転してスイッチＳＷを遮断することができるため、デッドショート発生後に迅速に電源ラインを遮断することができる。

上述した電源制御装置１４の効果について図７を参照して以下説明する。図７は、図５と同様の電源ラインを１０ｍΩで地絡させてデッドショートを発生させた際の電流Ｉ、電圧Ｖ１、Ｖ２を測定した結果を示すタイムチャートである。同図に示すように、デッドショート（地絡）発生からスイッチＳＷの遮断までの遮断遅延時間Ｔ１を約５０μｓにすることができる。

これにより、デッドショート発生時の電流Ｉを１６０Ａ以下に抑えることができる。１０ｍΩで地絡させた場合、Ｐｂバッテリ１２の電圧を１２Ｖとすると、飽和電流は１２Ｖ／１０ｍΩ＝１２００Ａとなる。上述した１６０Ａは、この飽和電流１２００Ａよりも遙かに低い電流であるため、機器へのダメージを低減することができる。

また、スイッチＳＷをオフにすると電線のインダクタに蓄えられていたエネルギーがスイッチＳＷに逆起電力としてかかってくるため、電圧Ｖ１は、定常電圧より一瞬高くなった後、定常電圧に戻る。このスイッチＳＷのオフから定常電圧に戻るまでのアバランシェ時間Ｔ２も６μｓと非常に短くすることができる。

なお、上述した実施形態によれば、フィルタ回路としてＣＲ回路１３Ａ、１３Ｂを用いていたが、これに限ったものではない。フィルタ回路としては、電圧Ｖ１、Ｖ２の変動率を変化できるものであればよく、ＣＬ回路などであってもよい。

また、上述した実施形態によれば、スイッチＳＷは２つのバッテリ１１、１２間の電源ラインに設けられていたが、これに限ったものではない。スイッチＳＷは、電源ラインに設けられていればよく、電源と負荷との間に設けてもよい。

ここで、上述した本発明に係る電源制御装置の実施形態の特徴をそれぞれ以下［１］に簡潔に纏めて列記する。
［１］
電源ラインをオンオフするスイッチ（ＳＷ）と、
前記スイッチ（ＳＷ）の両端のうち一方の電圧（Ｖ１）に基づいて前記電源ラインのデッドショートを検知して前記スイッチ（ＳＷ）をオフする第１デッドショート検知回路（１３１）と、
前記スイッチ（ＳＷ）の両端のうち他方の電圧（Ｖ２）に基づいて前記電源ラインのデッドショートを検知して前記スイッチ（ＳＷ）をオフする第２デッドショート検知回路（１３２）と、を備え、
前記第１デッドショート検知回路（１３１）及び前記第２デッドショート検知回路（１３２）は各々、
前記電圧（Ｖ１、Ｖ２）の変動率を各々変化させる、時定数が互いに異なる２つのフィルタ回路（１３Ａ、１３Ｂ）と、前記２つのフィルタ回路（１３Ａ、１３Ｂ）の出力を比較する比較回路（１３Ｃ）と、を有している、
電源制御装置（１３）。

１３１第１デッドショート検知回路
１３２第２デッドショート検知回路
１３Ａ、１３ＢＣＲ回路（フィルタ回路）
１３Ｃ比較回路
ＳＷスイッチ
Ｖ１電圧（スイッチの両端のうち一方の電圧）
Ｖ２電圧（スイッチの両端のうち他方の電圧）

Claims

電源ラインをオンオフするスイッチと、
前記スイッチの両端のうち一方の電圧に基づいて前記電源ラインのデッドショートを検知して前記スイッチをオフする第１デッドショート検知回路と、
前記スイッチの両端のうち他方の電圧に基づいて前記電源ラインのデッドショートを検知して前記スイッチをオフする第２デッドショート検知回路と、を備え、
前記第１デッドショート検知回路及び前記第２デッドショート検知回路は各々、
前記電圧の変動率を各々変化させる、時定数が互いに異なる２つのフィルタ回路と、前記２つのフィルタ回路の出力を比較する比較回路と、を有している、
電源制御装置。