JP7181742B2 - Current input circuit and power measuring instrument - Google Patents

Current input circuit and power measuring instrument Download PDF

Info

Publication number
JP7181742B2
JP7181742B2 JP2018172842A JP2018172842A JP7181742B2 JP 7181742 B2 JP7181742 B2 JP 7181742B2 JP 2018172842 A JP2018172842 A JP 2018172842A JP 2018172842 A JP2018172842 A JP 2018172842A JP 7181742 B2 JP7181742 B2 JP 7181742B2
Authority
JP
Japan
Prior art keywords
circuit
amplifier
post
current input
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018172842A
Other languages
Japanese (ja)
Other versions
JP2020046225A (en
Inventor
勝也 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2018172842A priority Critical patent/JP7181742B2/en
Publication of JP2020046225A publication Critical patent/JP2020046225A/en
Application granted granted Critical
Publication of JP7181742B2 publication Critical patent/JP7181742B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本開示は、電流入力回路及び電力測定器に関する。 The present disclosure relates to current input circuits and power meters.

電力測定器として、一般的に図2に示す構成のものが知られている(例えば、特許文献1参照)。図2において、電力測定器1は、電圧入力回路10と、電流入力回路20と、演算部30と、表示部40と、メモリ50と、操作部60と、CPU70とを備える。 2. Description of the Related Art As a power measuring instrument, one having a configuration shown in FIG. 2 is generally known (see, for example, Patent Document 1). In FIG. 2, the power measuring instrument 1 includes a voltage input circuit 10, a current input circuit 20, a computing section 30, a display section 40, a memory 50, an operating section 60, and a CPU .

電圧入力回路10は、分圧回路11により入力電圧を分圧した後、増幅回路12により増幅し、A/D変換器13によりデジタル信号に変換する。
に出力する。
The voltage input circuit 10 divides the input voltage by the voltage divider circuit 11 , amplifies it by the amplifier circuit 12 , and converts it into a digital signal by the A/D converter 13 .
output to

電流入力回路20は、シャント抵抗21にかかる電圧を増幅回路22で増幅し、A/D変換器23によりデジタル信号に変換する。 The current input circuit 20 amplifies the voltage across the shunt resistor 21 with the amplifier circuit 22 and converts it into a digital signal with the A/D converter 23 .

演算部30は、A/D変換器13から入力された電圧信号、及びA/D変換器23から入力された電流信号から、電圧値、電流値、電力値などを演算し、演算結果をメモリ50に格納する。表示部40は、演算部30の演算結果を表示する。操作部60は、例えば、ボタン、キー、外付けのキーボードやマウス等であり、測定条件等が設定される。CPU70は、電力測定器1の各機能部10~60とバスで接続されて各機能部10~60を制御し、電力測定器1の全体を制御する。 The calculation unit 30 calculates a voltage value, a current value, a power value, etc. from the voltage signal input from the A/D converter 13 and the current signal input from the A/D converter 23, and stores the calculation result in memory. 50. The display unit 40 displays the computation results of the computation unit 30 . The operation unit 60 includes, for example, buttons, keys, an external keyboard and mouse, etc., and measurement conditions and the like are set. The CPU 70 is connected to the functional units 10 to 60 of the power measuring device 1 via a bus, controls the functional units 10 to 60, and controls the power measuring device 1 as a whole.

特開2009-288218号公報JP 2009-288218 A

図2に示した電流入力回路20において、電流出力側の±端子(L端子)とシャント抵抗21の接続点である点Pから、接地された筺体100へは、電流入力回路20内の回路パターンを通って、複数の経路により電流が流れる。そのため、該電流と回路パターンのインピーダンスにより電圧が発生し、増幅回路22の入出力端子間に余分な電位差が発生してしまい、シャント抵抗21に流れる電流の測定に誤差が生じることがあった。 In the current input circuit 20 shown in FIG. 2, the circuit pattern in the current input circuit 20 is connected from the point P, which is the connection point between the ± terminals (L terminals) on the current output side and the shunt resistor 21, to the grounded housing 100. through which current flows by multiple paths. As a result, a voltage is generated by the current and the impedance of the circuit pattern, and an extra potential difference is generated between the input and output terminals of the amplifier circuit 22, causing an error in measuring the current flowing through the shunt resistor 21.

そこで、本開示は、電流測定の誤差を低減することが可能な電流入力回路及び電力測定器を提供することにある。 Accordingly, an object of the present disclosure is to provide a current input circuit and a power measuring instrument capable of reducing current measurement errors.

幾つかの実施形態に係る電流入力回路は、電流を入力するA端子及び電流を出力する±端子と、前記A端子及び前記±端子の間に接続されたシャント抵抗と、前記シャント抵抗にかかる電圧を増幅する増幅回路と、前記増幅回路により増幅された電圧をアナログ信号からデジタル信号に変換する後処理回路と、を備え、前記後処理回路は抵抗を有し、前記増幅回路の基準電位を示す第1パターンは、前記抵抗を介して前記後処理回路の基準電位を示す第2パターンに接続され、前記第2パターンは前記±端子に接続され、前記後処理回路は、前記増幅回路により増幅された電圧と、前記増幅回路の基準電位との差動成分を出力するオペアンプを有し、該オペアンプの出力信号をアナログ信号からデジタル信号に変換する。
このように、増幅回路の基準電位と後処理回路の基準電位とを分離し、増幅回路の基準電位を示す第1パターンを、抵抗を介して後処理回路の基準電位を示す第2パターンに接続し、第2パターンを±端子に接続することにより、増幅回路を流れるコモンモード電流を小さくすることができるため、電流測定の誤差を低減することが可能となる。
また、シャント抵抗にかかる電圧を増幅回路により増幅した後に、増幅回路の基準電位との差動成分を抽出することにより、さらに電流測定の誤差を低減することが可能となる。
A current input circuit according to some embodiments includes an A terminal for inputting a current and ± terminals for outputting a current, a shunt resistor connected between the A terminal and the ± terminals, and a voltage across the shunt resistor. and a post-processing circuit for converting the voltage amplified by the amplifier circuit from an analog signal to a digital signal, the post-processing circuit having a resistor and indicating a reference potential of the amplifier circuit The first pattern is connected via the resistor to a second pattern indicating a reference potential of the post-processing circuit, the second pattern is connected to the ± terminals , and the post-processing circuit is amplified by the amplifier circuit. It has an operational amplifier that outputs a differential component between the voltage obtained and the reference potential of the amplifier circuit, and converts the output signal of the operational amplifier from an analog signal to a digital signal.
In this manner, the reference potential of the amplifier circuit and the reference potential of the post-processing circuit are separated, and the first pattern indicating the reference potential of the amplifier circuit is connected to the second pattern indicating the reference potential of the post-processing circuit through the resistor. On the other hand, by connecting the second pattern to the ± terminals, the common mode current flowing through the amplifier circuit can be reduced, so that the error in current measurement can be reduced.
Further, by extracting the differential component with the reference potential of the amplifier circuit after the voltage applied to the shunt resistor is amplified by the amplifier circuit, it is possible to further reduce the error in the current measurement.

一実施形態において、前記増幅回路及び前記後処理回路に電圧を供給する電源回路を備え、前記増幅回路はインダクタを有し、該インダクタは前記電源回路に接続されてもよい。
このような構成によれば、増幅回路を電源回路から絶縁し、コモンモード電流を低減させることが可能となる。
In one embodiment, a power supply circuit for supplying voltage to the amplification circuit and the post-processing circuit may be provided, the amplification circuit having an inductor, the inductor being connected to the power supply circuit.
With such a configuration, it is possible to insulate the amplifier circuit from the power supply circuit and reduce the common mode current.

一実施形態において、前記第1パターンは前記増幅回路を囲むように配置され、前記第2パターンは前記後処理回路を囲むように配置されてもよい。
このような構成によれば、シールド効果によりノイズを低減することが可能となる。
In one embodiment, the first pattern may be arranged to surround the amplifier circuit, and the second pattern may be arranged to surround the post-processing circuit.
According to such a configuration, noise can be reduced by the shield effect.

幾つかの実施形態に係る電力測定器は、前記電流入力回路を備える。
このような構成によれば、高精度に電流を測定することができる。
A power meter according to some embodiments comprises the current input circuit.
According to such a configuration, current can be measured with high accuracy.

本開示によれば、電流測定の誤差を低減することが可能な電流入力回路及び電力測定器を提供することができる。 According to the present disclosure, it is possible to provide a current input circuit and a power measuring instrument capable of reducing current measurement errors.

一実施形態に係る電流入力回路を示す図である。FIG. 2 illustrates a current input circuit according to one embodiment; 従来の電力測定器の一例を示す図である。It is a figure which shows an example of the conventional power measuring device.

以下、本発明を実施するための形態について、図面を参照しながら説明する。 EMBODIMENT OF THE INVENTION Hereinafter, the form for implementing this invention is demonstrated, referring drawings.

図1は、本発明の一実施形態に係る電流入力回路を示す図である。図1に示すように、電流入力回路200は、電流を入力するA端子及び電流を出力する±端子と、シャント抵抗210と、増幅回路220と、後処理回路230と、電源回路240とを備える。 FIG. 1 is a diagram showing a current input circuit according to one embodiment of the invention. As shown in FIG. 1, the current input circuit 200 includes an A terminal for inputting current, ± terminals for outputting current, a shunt resistor 210, an amplifier circuit 220, a post-processing circuit 230, and a power supply circuit 240. .

シャント抵抗210の一端は電流入力回路200のA端子に接続され、シャント抵抗210の他端は電流入力回路200の±端子に接続され、シャント抵抗210により電流信号が電圧信号に変換される。 One end of the shunt resistor 210 is connected to the A terminal of the current input circuit 200, the other end of the shunt resistor 210 is connected to ± terminals of the current input circuit 200, and the shunt resistor 210 converts the current signal into a voltage signal.

増幅回路220は、オペアンプ221及びオペアンプ222により、シャント抵抗210にかかる電圧を増幅する。増幅回路220は図1の構成に限られず、従来の任意の増幅回路を用いることができる、例えば、図1ではオペアンプを2段としているが、オペアンプは1段であっても3段以上であってもよい。 The amplifier circuit 220 amplifies the voltage applied to the shunt resistor 210 by the operational amplifiers 221 and 222 . The amplifier circuit 220 is not limited to the configuration shown in FIG. 1, and any conventional amplifier circuit can be used. For example, although two stages of operational amplifiers are used in FIG. may

増幅回路220の基準電位を示す第1プレーンパターン250は、増幅回路220を囲むように配置される。なお、図1では第1プレーンパターン250を第2プレーンパターン260と区別するために、第1プレーンパターン250には斜線を付している。また、第1プレーンパターン250への接続を意味する逆三角形の記号にも斜線を付している。第1プレーンパターン250は、抵抗234及び抵抗235を介して、後処理回路230の基準電位を示す第2プレーンパターン260に接続される。 A first plane pattern 250 indicating the reference potential of the amplifier circuit 220 is arranged so as to surround the amplifier circuit 220 . In FIG. 1, the first plane pattern 250 is shaded in order to distinguish the first plane pattern 250 from the second plane pattern 260. As shown in FIG. In addition, the symbol of an inverted triangle that means connection to the first plane pattern 250 is also hatched. The first plane pattern 250 is connected through resistors 234 and 235 to a second plane pattern 260 indicating the reference potential of the post-processing circuit 230 .

抵抗223の一端はオペアンプ222の出力端子及び後処理回路230に接続され、抵抗223の他端は抵抗224に接続される。抵抗224の一端は抵抗223に接続され、抵抗224の他端はプレーンパターン250に接続される。 One end of the resistor 223 is connected to the output terminal of the operational amplifier 222 and the post-processing circuit 230 , and the other end of the resistor 223 is connected to the resistor 224 . One end of the resistor 224 is connected to the resistor 223 and the other end of the resistor 224 is connected to the plane pattern 250 .

後処理回路230は、A/D変換器236を有し、A/D変換器236は、増幅回路220により増幅された電圧をアナログ信号からデジタル信号に変換する。 The post-processing circuit 230 has an A/D converter 236, which converts the voltage amplified by the amplifier circuit 220 from an analog signal to a digital signal.

後処理回路230の基準電位を示す第2プレーンパターン260は、後処理回路230を囲むように配置される。また、第2プレーンパターン260は、電流入力回路200の±端子に接続される。斜線の付されていない逆三角形の記号は、第2プレーンパターン260への接続を意味する。なお、±端子付近に配置された逆三角形の記号は、±端子と第2プレーンパターン260とが接続されることを意味する。 A second plane pattern 260 indicating the reference potential of post-processing circuit 230 is arranged to surround post-processing circuit 230 . Also, the second plane pattern 260 is connected to ± terminals of the current input circuit 200 . A non-hatched inverted triangle symbol means connection to the second plane pattern 260 . The symbol of an inverted triangle placed near the ± terminals means that the ± terminals and the second plane pattern 260 are connected.

後処理回路230は、図1に示すようにA/D変換器236の前段にオペアンプ(差動アンプ)231を有してもよい。その場合には、オペアンプ231は増幅回路220により増幅された電圧と、増幅回路220の基準電位との差動成分を出力し、同相成分を除去する。そして、A/D変換器236は、オペアンプ231の出力信号をアナログ信号からデジタル信号に変換する。 The post-processing circuit 230 may have an operational amplifier (differential amplifier) 231 in front of the A/D converter 236 as shown in FIG. In that case, the operational amplifier 231 outputs the differential component between the voltage amplified by the amplifier circuit 220 and the reference potential of the amplifier circuit 220, and removes the common-mode component. Then, the A/D converter 236 converts the output signal of the operational amplifier 231 from an analog signal to a digital signal.

抵抗232の一端はオペアンプ222の出力端子に接続され、抵抗232の他端はオペアンプ231の第1入力端子に接続される。抵抗234の一端は第1プレーンパターン250に接続され、抵抗234の他端はオペアンプ231の第2入力端子に接続される。抵抗233の一端はオペアンプ231の第1入力端子に接続され、抵抗233の他端はオペアンプ231の出力端子に接続される。抵抗235の一端はオペアンプ231の第2入力端子に接続され、抵抗235の他端は第2プレーンパターン260に接続される。抵抗232と抵抗234の抵抗値は同一であり、抵抗233と抵抗235の抵抗値も同一である。抵抗232,233,234,235、及びオペアンプ231により、差動増幅回路が構成される。差動増幅回路は、入力信号の差動成分を、(抵抗233,235の抵抗値)/(抵抗232,234の抵抗値)倍に増幅して出力する。 One end of the resistor 232 is connected to the output terminal of the operational amplifier 222 and the other end of the resistor 232 is connected to the first input terminal of the operational amplifier 231 . One end of the resistor 234 is connected to the first plane pattern 250 and the other end of the resistor 234 is connected to the second input terminal of the operational amplifier 231 . One end of the resistor 233 is connected to the first input terminal of the operational amplifier 231 and the other end of the resistor 233 is connected to the output terminal of the operational amplifier 231 . One end of the resistor 235 is connected to the second input terminal of the operational amplifier 231 and the other end of the resistor 235 is connected to the second plane pattern 260 . The resistance values of the resistors 232 and 234 are the same, and the resistance values of the resistors 233 and 235 are also the same. The resistors 232, 233, 234, 235 and the operational amplifier 231 constitute a differential amplifier circuit. The differential amplifier circuit amplifies the differential component of the input signal by (resistance values of resistors 233 and 235)/(resistance values of resistors 232 and 234) and outputs the result.

電源回路240は、DC/DC変換により直流電圧を生成し、増幅回路220及び後処理回路230に対して電源を供給する。図1ではオペアンプ222に対する電源供給の配線のみ示し、他の配線は省略している。電源回路240の+端子はコンデンサ241を介して第2プレーンパターン260に接続され、電源回路240の-端子は直接第2プレーンパターン260に接続される。 The power supply circuit 240 generates a DC voltage by DC/DC conversion and supplies power to the amplifier circuit 220 and the post-processing circuit 230 . In FIG. 1, only wiring for power supply to the operational amplifier 222 is shown, and other wiring is omitted. The + terminal of the power supply circuit 240 is connected to the second plane pattern 260 through the capacitor 241 , and the - terminal of the power supply circuit 240 is directly connected to the second plane pattern 260 .

インダクタ225の一端は電源回路240に接続され、インダクタ225の他端はオペアンプ221,222の電源端子に接続される。インダクタ225は、例えばチョークコイルである。これにより、増幅回路220を電源回路240から絶縁し、コモンモード電流を低減させることが可能となる。なお、増幅回路220の電源として、別途絶縁電源(例えば、絶縁型DC/DCコンバータ)を設けることにより、電源へのインピーダンスを高くしてもよい。 One end of the inductor 225 is connected to the power supply circuit 240 and the other end of the inductor 225 is connected to power supply terminals of the operational amplifiers 221 and 222 . Inductor 225 is, for example, a choke coil. This makes it possible to insulate the amplifier circuit 220 from the power supply circuit 240 and reduce the common mode current. Incidentally, as a power supply for the amplifier circuit 220, an insulated power supply (for example, an insulated DC/DC converter) may be separately provided to increase the impedance to the power supply.

第2プレーンパターン260は、電流入力回路200の±端子(L端子)と接続される。また、第2プレーンパターン260は、コンデンサ261を介して、接地された筺体100に接続される。電流入力回路200においては、±端子とシャント抵抗210の接続点Pから筺体100へは、第2プレーンパターン260を通る経路1により電流が流れるか、第1プレーンパターン250、抵抗234,235、及び第2プレーンパターン260を通る経路2により電流が流れる。抵抗234,235の抵抗値を大きくすることにより、経路2に流れるコモンモード電流を極めて小さくすることができる。すなわち、図2に示した従来の電流入力回路20では、増幅回路22の内部に流れるコモンモード電流は大きいが、本発明に係る電流入力回路200では、増幅回路220の内部に流れるコモンモード電流を極めて小さくすることができる。そのため、本発明によれば、電流測定の誤差を低減することが可能となる。 The second plane pattern 260 is connected to ± terminals (L terminals) of the current input circuit 200 . Also, the second plane pattern 260 is connected to the grounded housing 100 via a capacitor 261 . In the current input circuit 200, the current flows from the connection point P between the ± terminals and the shunt resistor 210 to the housing 100 through the path 1 passing through the second plane pattern 260, or through the first plane pattern 250, the resistors 234 and 235, and the Current flows through the path 2 passing through the second plane pattern 260 . By increasing the resistance values of the resistors 234 and 235, the common mode current flowing through the path 2 can be made extremely small. That is, in the conventional current input circuit 20 shown in FIG. 2, the common mode current flowing inside the amplifier circuit 22 is large, but in the current input circuit 200 according to the present invention, the common mode current flowing inside the amplifier circuit 220 is can be made very small. Therefore, according to the present invention, it is possible to reduce errors in current measurement.

また、電流入力回路200は、オペアンプ231を設け、オペアンプ231により、オペアンプ222の出力電圧と、増幅回路220の基準電位との差動成分を増幅するようにしてもよい。なお、ここでの増幅とは1倍も含む。シャント抵抗210の抵抗値は小さいため、シャント抵抗210にかかる電圧も小さいが、オペアンプ231には、該電圧を増幅回路220により増幅した電圧が入力されるため、オペアンプ231は同相信号を高精度に除去することができる。したがって、さらに電流測定の誤差を低減することが可能となる。 Further, the current input circuit 200 may be provided with an operational amplifier 231 to amplify the differential component between the output voltage of the operational amplifier 222 and the reference potential of the amplifier circuit 220 . It should be noted that the amplification here includes 1-fold. Since the resistance value of the shunt resistor 210 is small, the voltage applied to the shunt resistor 210 is also small. can be removed. Therefore, it is possible to further reduce the current measurement error.

また、図2に示した電力測定器1の電流入力回路20を、上述した電流入力回路200に置換することができる。すなわち、本発明に係るた電力測定器は、電圧入力回路10と、電流入力回路200と、演算部30と、表示部40と、メモリ50と、操作部60と、CPU70とを備える。電流入力回路200を備える電力測定器は、高精度に電流を測定することが可能となる。 Also, the current input circuit 20 of the power measuring instrument 1 shown in FIG. 2 can be replaced with the current input circuit 200 described above. That is, the power measuring instrument according to the present invention includes a voltage input circuit 10, a current input circuit 200, an arithmetic unit 30, a display unit 40, a memory 50, an operation unit 60, and a CPU70. A power measuring device that includes the current input circuit 200 can measure current with high accuracy.

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。 Although the embodiments of the present invention have been described above with reference to the drawings, the specific configuration is not limited to these embodiments, and various modifications are possible without departing from the scope of the present invention. be

100 筺体
200 電流入力回路
210 シャント抵抗
220 増幅回路
221,222,231 オペアンプ
223,224,232,233,234,235 抵抗
225 インダクタ
226,241,261 コンデンサ
230 後処理回路
236 A/D変換器
240 電源回路
250 第1プレーンパターン
260 第2プレーンパターン
100 housing 200 current input circuit 210 shunt resistor 220 amplifier circuit 221, 222, 231 operational amplifier 223, 224, 232, 233, 234, 235 resistor 225 inductor 226, 241, 261 capacitor 230 post-processing circuit 236 A/D converter 240 power supply Circuit 250 First plane pattern 260 Second plane pattern

Claims (4)

電流を入力するA端子及び電流を出力する±端子と、
前記A端子及び前記±端子の間に接続されたシャント抵抗と、
前記シャント抵抗にかかる電圧を増幅する増幅回路と、
前記増幅回路により増幅された電圧をアナログ信号からデジタル信号に変換する後処理回路と、を備え、
前記後処理回路は抵抗を有し、前記増幅回路の基準電位を示す第1パターンは、前記抵抗を介して前記後処理回路の基準電位を示す第2パターンに接続され、前記第2パターンは前記±端子に接続され
前記後処理回路は、前記増幅回路により増幅された電圧と、前記増幅回路の基準電位との差動成分を出力するオペアンプを有し、該オペアンプの出力信号をアナログ信号からデジタル信号に変換することを特徴とする電流入力回路。
A terminal for inputting current and ± terminals for outputting current,
a shunt resistor connected between the A terminal and the ± terminal;
an amplifier circuit that amplifies the voltage applied to the shunt resistor;
a post-processing circuit that converts the voltage amplified by the amplifier circuit from an analog signal to a digital signal,
The post-processing circuit has a resistor, a first pattern indicating a reference potential of the amplifier circuit is connected to a second pattern indicating a reference potential of the post-processing circuit via the resistor, and the second pattern is connected to the connected to the ± terminals ,
The post-processing circuit has an operational amplifier that outputs a differential component between the voltage amplified by the amplifier circuit and a reference potential of the amplifier circuit, and converts the output signal of the operational amplifier from an analog signal to a digital signal. A current input circuit characterized by:
前記増幅回路及び前記後処理回路に電圧を供給する電源回路を備え、
前記増幅回路はインダクタを有し、該インダクタは前記電源回路に接続されることを特徴とする、請求項1に記載の電流入力回路。
A power supply circuit that supplies voltage to the amplifier circuit and the post-processing circuit,
2. The current input circuit according to claim 1 , wherein said amplifier circuit has an inductor, said inductor being connected to said power supply circuit.
前記第1パターンは前記増幅回路を囲むように配置され、前記第2パターンは前記後処理回路を囲むように配置されることを特徴とする、請求項1又は2に記載の電流入力回路。 3. The current input circuit according to claim 1, wherein said first pattern is arranged so as to surround said amplifier circuit, and said second pattern is arranged so as to surround said post-processing circuit. 請求項1からのいずれか一項に記載の電流入力回路を備えることを特徴とする電力測定器。
A power measuring instrument comprising the current input circuit according to any one of claims 1 to 3 .
JP2018172842A 2018-09-14 2018-09-14 Current input circuit and power measuring instrument Active JP7181742B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018172842A JP7181742B2 (en) 2018-09-14 2018-09-14 Current input circuit and power measuring instrument

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018172842A JP7181742B2 (en) 2018-09-14 2018-09-14 Current input circuit and power measuring instrument

Publications (2)

Publication Number Publication Date
JP2020046225A JP2020046225A (en) 2020-03-26
JP7181742B2 true JP7181742B2 (en) 2022-12-01

Family

ID=69899650

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018172842A Active JP7181742B2 (en) 2018-09-14 2018-09-14 Current input circuit and power measuring instrument

Country Status (1)

Country Link
JP (1) JP7181742B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116027103B (en) * 2023-03-29 2023-09-15 荣耀终端有限公司 Power consumption detection circuit, power consumption detection chip and terminal equipment

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009288218A (en) 2008-06-02 2009-12-10 Yokogawa Electric Corp Wattmeter
JP5888459B1 (en) 2015-06-18 2016-03-22 ミツミ電機株式会社 Overcurrent detection voltage correction method and battery protection integrated circuit
JP6415948B2 (en) 2014-11-28 2018-10-31 Ntn株式会社 Shape measuring device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5888459U (en) * 1981-12-10 1983-06-15 三洋電機株式会社 Noise reduction circuit for electrical equipment
JPS62133434U (en) * 1986-02-15 1987-08-22
JPS6415948A (en) * 1987-07-09 1989-01-19 Nec Corp Semiconductor integtated circuit
JPH0677416A (en) * 1992-08-28 1994-03-18 Kawasaki Steel Corp Input protective circuit
JP5188465B2 (en) * 2009-06-30 2013-04-24 日立オートモティブシステムズ株式会社 Current detection device and control system using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009288218A (en) 2008-06-02 2009-12-10 Yokogawa Electric Corp Wattmeter
JP6415948B2 (en) 2014-11-28 2018-10-31 Ntn株式会社 Shape measuring device
JP5888459B1 (en) 2015-06-18 2016-03-22 ミツミ電機株式会社 Overcurrent detection voltage correction method and battery protection integrated circuit

Also Published As

Publication number Publication date
JP2020046225A (en) 2020-03-26

Similar Documents

Publication Publication Date Title
JP7181742B2 (en) Current input circuit and power measuring instrument
JP2011053201A (en) Voltage detection device and line voltage detection device
JP4882934B2 (en) Current measuring device
JP5776887B2 (en) 3-wire resistance measuring device
JPS61210965A (en) Measuring equipment for low resistance
JP4613523B2 (en) Current measuring device
JP6032518B2 (en) Offset voltage compensator
JP4735250B2 (en) Measuring device
JP5331572B2 (en) Non-inverting amplifier circuit and measuring machine
JP2003090851A (en) Current detection system
JP6574668B2 (en) Impedance measurement circuit
JP7146560B2 (en) Voltage measuring device
JP4748676B2 (en) Current detector
JP6386970B2 (en) Sensor abnormality detection device and sensor device
JPS5868615A (en) Output circuit of magnetic type rotary encoder
JP4511717B2 (en) Current / voltage measuring device
JP6315273B2 (en) Insulation state measuring device
KR101138692B1 (en) Circuit for detecting a load current
JP2008005104A (en) Single differential converting circuit
JP6085525B2 (en) Electronic circuit and driving method thereof
US20130134963A1 (en) Motor Control Circuitry
CN114184856A (en) Thermal noise detection device based on fully differential structure and noise thermometer
JP3156331B2 (en) measuring device
JP4989594B2 (en) Digital protection controller
JP2004356874A (en) Sensor input unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221118

R150 Certificate of patent or registration of utility model

Ref document number: 7181742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150