JP7174822B1 - 表面処理銅箔および銅クラッドラミネート - Google Patents

表面処理銅箔および銅クラッドラミネート Download PDF

Info

Publication number
JP7174822B1
JP7174822B1 JP2021158614A JP2021158614A JP7174822B1 JP 7174822 B1 JP7174822 B1 JP 7174822B1 JP 2021158614 A JP2021158614 A JP 2021158614A JP 2021158614 A JP2021158614 A JP 2021158614A JP 7174822 B1 JP7174822 B1 JP 7174822B1
Authority
JP
Japan
Prior art keywords
treated
copper foil
layer
peak
treated copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021158614A
Other languages
English (en)
Other versions
JP2023008742A (ja
Inventor
建銘 ▲頼▼
耀生 ▲頼▼
瑞昌 周
Original Assignee
長春石油化學股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW110124716A external-priority patent/TWI761251B/zh
Priority claimed from CN202110764339.9A external-priority patent/CN115413119B/zh
Application filed by 長春石油化學股▲分▼有限公司 filed Critical 長春石油化學股▲分▼有限公司
Application granted granted Critical
Publication of JP7174822B1 publication Critical patent/JP7174822B1/ja
Publication of JP2023008742A publication Critical patent/JP2023008742A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C25D5/14—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium two or more layers being of nickel or chromium, e.g. duplex or triplex layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00—Electrolytic coating other than with metals
    • C25D9/04—Electrolytic coating other than with metals with inorganic materials
    • C25D9/08—Electrolytic coating other than with metals with inorganic materials by cathodic processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/06—Coating on the layer surface on metal layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23G—CLEANING OR DE-GREASING OF METALLIC MATERIAL BY CHEMICAL METHODS OTHER THAN ELECTROLYSIS
    • C23G1/00—Cleaning or pickling metallic material with solutions or molten salts
    • C23G1/02—Cleaning or pickling metallic material with solutions or molten salts with acid solutions
    • C23G1/10—Other heavy metals
    • C23G1/103—Other heavy metals copper or alloys of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/04—Electroplating: Baths therefor from solutions of chromium
    • C25D3/08—Deposition of black chromium, e.g. hexavalent chromium, CrVI
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/12—Electroplating: Baths therefor from solutions of nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/22—Electroplating: Baths therefor from solutions of zinc
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

【課題】処理表面を有する表面処理銅箔。【解決手段】処理表面を有する表面処理銅箔において、前記処理表面の二乗平均平方根高さ（Sq）は、0.20～1.50μmの範囲であり、前記処理表面のテクスチャアスペクト比（Str）は、0.65以下である。表面処理銅箔が200℃で1時間加熱された際、前記処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（111）ピークの積分強度の比は、少なくとも60%である。【選択図】図１

Description

本開示は、銅箔の分野、特に表面処理銅箔およびその銅クラッドラミネートに関する。
高周波信号を伝送できる小型薄型の電子機器に対する需要が高まる中、銅箔および銅クラッドラミネートに対する需要も増加している。一般に、銅クラッドラミネートの回路は、絶縁基板により担持され、電気信号は、回路レイアウト内の所定の経路に沿って、所定の領域に伝送され得る。また、高周波（例えば10GHz超）の電気信号の伝送に使用される銅クラッドラミネートの場合、銅クラッドラミネートの回路をさらに最適化して、表皮（skin）効果により生じる信号伝送損失を低減する必要がある。いわゆる表皮効果とは、電気信号の周波数の増加とともに、電流の伝送経路が導電線の表面、特に回路基板に近い導電線の表面に、より集中することを表す。従来技術では、表皮効果によって生じる信号の伝送ロスを低減するため、銅クラッドラミネートにおける導電線の表面を平坦にし、できる限り回路基板に近づけることが行われる。また、導電線表面と回路基板の間の接着強度を維持するため、背面処理箔（RTF）を用いて、導電線が形成される。特に、背面銅箔とは、ドラム側が粗化処理された銅箔の一種を表す。
前述の技術では、銅クラッドラミネートにより生じる信号伝送ロスを効果的に低減し得るが、導電線の表面が極めて平坦な場合、通常、導電線と基板基板の間の接着強度は、それに応じて減少する。従って、銅クラッドラミネートにおける導電線は、回路基板の表面から容易に剥離し、これにより、電気信号が所定の経路に沿って所定の領域に伝送されなくなる可能性がある。
従って、従来技術における問題および欠点を解決する、表面処理銅箔および銅クラッドラミネートを提供することに関してニーズがある。
上記に鑑み、本開示では、従来技術に存在する欠点を解決する、改善された表面処理銅箔および銅クラッドラミネートが提供される。
本開示の一実施形態では、表面処理銅箔が提供され、当該表面処理銅箔は、処理表面を有し、該処理表面の二乗平均平方根高さ（Sq）は、0.20～1.50μmの範囲であり、前記処理表面のテクスチャアスペクト比（Str）は、0.65以下である。当該表面処理銅箔を200℃の温度で1時間加熱した場合、前記処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（111）ピークの積分強度の比は、少なくとも60%である。
本開示の別の実施形態では、銅クラッドラミネートが提供され、当該銅クラッドラミネートは、回路基板と、該回路基板の少なくとも1つの表面に配置された表面処理銅箔と、を有する。前記表面処理銅箔は、バルク銅箔と、前記バルク銅箔と前記回路基板との間に配置された表面処理層と、を有し、前記表面処理層は、前記回路基板と対面する処理表面を有し、前記処理表面の二乗平均平方根高さ（Sq）は、0.20～1.50μmの範囲であり、前記処理表面のテクスチャアスペクト比（Str）は、0.65以下であり、前記処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（111）ピークの積分強度の比は、少なくとも60%である。
前述の実施形態では、前記処理表面の二乗平均平方根高さ（Sq）が、0.20～1.50μmの範囲であり、前記処理表面のテクスチャアスペクト比（Str）が、0.65以下であり、表面処理銅箔を200℃の温度で1時間加熱した後の、前記処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（111）ピークの積分強度の比が、少なくとも60%である場合、その後、表面処理銅箔が回路基板にラミネートされると、処理表面と回路基板の間の接着強度および信頼性が維持される上、信号の伝送ロスの程度が低く維持され、これにより、産業における表面処理銅箔および銅クラッドラミネートの要求仕様を満たすことができる。
本発明のこれらのおよび他の目的は、当業者が以下の各種図表に示されている好適実施形態の詳細な説明を読んだ後に、明らかになる。
本開示の一実施形態による表面処理銅箔の概略的な断面図である。 本開示の一実施形態によるストリップラインの概略図である。
当業者に本開示のより良い理解を提供するため、添付図面を参照して、本開示のいくつかの例示的実施形態を以下に示す。図において、達成される内容および効果を明確にするため、符号付けされた素子が用いられる。添付図面は、実施形態のさらなる理解を提供し、本明細書に組み込まれ、本明細書の一部を構成する。これらの実施形態は、当業者が本発明を実施することができるよう、十分に詳細に記載される。他の実施形態を利用してもよく、本開示の思想および範囲から逸脱することなく、構造的、論理的および電気的変更が行われてもよい。
本開示における「上」、「上部」および「上方」の意味は、最も広く解釈されるべきであり、「上」は、何かが「直接」置かれることに加えて、中間特徴物または層を有する何かの上に置かれる意味を含み、「上部」または「上方」は、何かの「上部」または「上方」に加えて、中間特徴物または層を介さず（すなわち、直接）、何かを「上部」または「上方」に置く意味を含んでもよいことが理解されるべきである。
少なくとも、各数値パラメータは、少なくとも、記録された有効桁数に照らし、通常の丸め方を適用することにより、解釈される必要がある。範囲は、本明細書では、1つの終点から別の終点まで、または2つの終点の間で、表現される。開示されている全ての範囲は、特に断らない限り、終点を含む。
以下に記載の異なる実施形態における技術的特徴は、本開示の思想および範囲から逸脱することなく、相互に置き換えられ、再結合され、または混合され、別の実施形態を構成できることが留意される。
開示の表面処理銅箔は、処理表面を有し、表面処理銅箔がその後回路基板に積層される際、該処理表面は、回路基板と対面するように接着されてもよい。
表面処理銅箔は、バルク銅箔および任意の表面処理層を有してもよい。バルク銅箔は、電析（または電解、電着、電気めっき）により形成され、バルク銅箔は、ドラム側と、該ドラム側とは反対側の成膜側とを有してもよい。必要な場合、表面処理層は、バルク銅箔のドラム側および成膜側の少なくとも1つの上に配置されてもよい。表面処理層は、単層構造であっても、多層積層構造であってもよい。例えば、表面処理層は、複数のサブレイヤを含む多層積層構造であってもよく、表面処理層の各々は、それぞれ、バルク銅箔のドラム側および成膜側に配置されてもよい。ただし、これに限定されるものではない。表面処理層の各々のサブレイヤは、これに限られるものではないが、粗化層、バリア層、防錆層、および結合層からなる群から選定されてもよい。
本開示の実施形態による表面処理銅箔の場合、処理表面の二乗平均平方根高さ（Sq）は、0.20から1.50μmの範囲であってもよく、処理表面のテクスチャアスペクト比（Str）は、0.65以下であってもよい。また、表面処理銅箔を200℃で1時間加熱した際、処理表面の（111）ピーク、（200）ピークおよび（220）ピークの積分強度の合計に対する（111）ピークの積分強度の比は、少なくとも60%である。表面処理銅箔の処理表面は、その後の工程で回路基板にラミネートされるため、表面処理銅箔の処理表面の二乗平均高さ（Sq）およびテクスチャアスペクト比（Str）を前述の数値範囲内に制御することにより、表面処理銅箔と回路基板との剥離強度が向上し、表面処理銅箔が、従来の表面処理銅箔と比較して、信頼性試験（はんだ浴を使用）に合格する可能性が高くなる。また、結晶面の積分強度の比が前述の範囲内でさらに制御される場合、高周波信号の伝送ロスは、さらに低減され得る。
特に、前述の「二乗平均平方根高さ（Sq）」は、特定の領域における表面の各点の二乗平均平方根高さを表し、これは、高さの標準偏差に等しい。二乗平均平方根高さは、高さの二乗平均平方根値（または普通値の二乗平均平方根値）を表すため、これは、高さの変動により敏感である。本開示の一実施形態では、表面処理銅箔の処理表面の二乗平均平方根さ（Sq）は、0.20μmから1.50μmの範囲、例えば0.20μm、0.50μm、0.60μm、0.80μm、1.10μm、1.50μm、またはこれらの間の任意の値、好ましくは0.21μm～1.44μmの範囲、さらに好ましくは0.60μm～1.25μmの範囲である。
前述の「テクスチャアスペクト比（Str）」は、特定の表面内の全ての方向における表面テクスチャの一貫性を測定するための指標を表し、すなわち、表面の等方性および異方性の程度を測定する指標を表す。テクスチャアスペクト比（Str）の値は、0と1の間となる。テクスチャアスペクト比（Str）が0であり、または0に近い場合、表面の表面テクスチャは、著しく異方性であり、規則的な表面形態を呈することを意味する。例えば、テクスチャアスペクト比（Str）が0の場合、隣接するピークと谷は、全てがストリップ形状であり、相互に平行に配置され得る。一方、テクスチャアスペクト比（Str）が1であり、または1に近い場合、これは、表面の表面テクスチャが強く等方性であり、ランダムな表面形態を呈することを意味する。例えば、テクスチャアスペクト比（Str）が1の場合、ピークと谷は、ランダムに配置される。本開示の一実施形態では、表面処理銅箔の処理表面のテクスチャアスペクト比（Str）は、0.65未満、例えば、0.05、0.15、0.25、0.35、0.45、0.55、0.65、またはそれらの間の任意の値、好ましくは0.10～0.65の範囲、より好ましくは0.60以下である。
処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度は、微小角（グレージング）入射X線回折（グレージング角は0.5°～1.0°であってもよい）により測定され、これを用いて、表面処理銅箔の表面領域（例えば、処理表面から深さ0μmから1μmの領域）における各結晶面の比率が特徴付けられる。従って、銅箔の内部領域の特性の代わりに、銅箔の表面領域の結晶面の特性が微小角入射X線回折により明らかにできる。また、銅（111）のピークは、高周波電気信号の伝送中、電気信号を減少させる可能性が低いため、銅（111）のピークの割合が増加すると、これにより、高周波信号の伝送ロスの程度が減少し得る。一方、表面処理銅箔のバルク銅箔の結晶面の割合は、後続の熱処理プロセス（例えば、熱ラミネーションプロセス）の温度および処理時間により変化し、影響を受けるため、本開示の表面処理銅箔は、200℃の温度で1時間、加熱され、熱ラミネーションプロセスにより処理される表面処理銅箔の結晶面の特性がシミュレーションされる。本開示の一実施形態では、表面処理銅箔を200℃の温度で1時間加熱した場合、処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（111）ピークの積分強度の比は、少なくとも60%、好ましくは60%～90%の範囲であり、または処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（220）ピークの積分強度の比は、さらに16.50%未満であってもよい。
図1には、一例として、前述の表面処理銅箔の場合の構造を示す。図1は、本開示の一実施形態による表面処理銅箔の概略的な断面図である。図1に示すように、表面処理銅箔100は、少なくとも処理表面100Aを有し、表面処理銅箔100は、少なくともバルク銅箔110を有する。
特に、バルク銅箔110は、例えば、電析銅箔または圧延銅箔であってもよく、その厚さは、これに限られるものではないが、通常、6μm以上であり、例えば、7～250μm、または9～210μmである。バルク銅箔110が電析銅箔の場合、電析銅箔は、電析（または、電解、電着、電気めっき）により形成されてもよい。バルク銅箔110は、第1の表面110Aと、該第1の表面110Aとは反対側の第2の表面110Bとを有する。本開示の一実施形態では、バルク銅箔110が電析銅箔である場合、これに限られるものではないが、電析銅箔のドラム側は、バルク銅箔110の第1の表面110Aに対応し、電析銅箔の電析側は、バルク銅箔110の第2の表面110Bに対応してもよい。本開示の一実施形態では、バルク銅箔110が電析銅箔であり、バルク銅箔110の第1の表面110Aが電析銅箔のドラム側である場合、電析銅箔のドラム側は、電析銅箔を形成する電析プロセスの間、電析装置のカソードドラムの粒子数または粒度数（grain size number）により影響を受け得る。従って、電析銅箔のドラム側は、研削マークのような、特定の表面形態を示し、研削マークの空間分布は、等方性であっても異方性であってもよいが、好ましくは異方性である。
本開示の一実施形態では、バルク銅箔110の第1の表面110Aおよび第2の表面110Bのそれぞれに、他の層が配置されてもよい。例えば、第1の表面処理層112aのような表面処理層が、第1の表面110A上に配置されてもよく、および／または第2の表面処理層112bのような別の表面処理層が、第2の表面110B上に配置されてもよい。第1の表面処理層112aの外表面は、表面処理銅箔100の処理表面100Aとみなされ、処理表面100Aは、表面処理銅箔100を回路基板にラミネートする後続のプロセスの間、回路基板と接触する。本開示の他の実施形態では、これに限られるものではないが、バルク銅箔110の第1の表面110Aおよび第2の表面110Bには、さらに、他の単層または多層構造が提供されてもよく、あるいは第1の表面110Aおよび第2の表面110B上の表面処理層は、他の単層または多層構造と置換されてもよく、あるいは第1の表面110Aおよび第2の表面110B上には、層が配置されなくてもよい。従って、これらの実施形態では、表面処理銅箔100の処理表面100Aは、第1の表面処理層112aの外表面に対応しないものの、これに限られるものではないが、他の単層または多層構造の外表面と対応し、またはバルク銅箔110の第1の表面110Aおよび第2の表面110Bと対応してもよい。
前述の第1の表面処理層112aおよび前述の第2の表面処理層112bは、各々、単層であっても、複数のサブレイヤを含む積層層であってもよい。第1の表面処理層112aが積層された層である場合、各サブレイヤは、粗化層114、第1のバリア層116a、第1の防錆層118a、および結合層120からなる群から選択されてもよい。第2の表面処理層112bが、複数のサブレイヤを含む多層積層構造である場合、各サブレイヤは、第2のバリア層116bおよび第2の防錆層118bからなる群から選択されてもよい。第1のバリア層116aおよび第2のバリア層116bの組成は、相互に等しくても、相互に異なっていてもよく、第1の防錆層118aおよび第2の防錆層118bの組成は、相互に等しくても、相互に異なっていてもよい。
前述の粗化層114は、ノジュール（nodule）を含む。ノジュールを用いて、バルク銅箔110の表面粗さが改善され、これは、銅ノジュールまたは銅合金ノジュールであってもよい。バルク銅箔110からのノジュールの剥離を防止するため、粗化層114は、さらに、ノジュールの上に配置された、ノジュールを覆う被覆層を有してもよい。本開示の一実施形態では、粗化層114におけるノジュールが、電析によりバルク銅箔110の第1の表面110A上に形成される場合、ノジュールの分布は、バルク銅箔110の表面形態により影響を受け、ノジュールの配列は、等方的または異方的な配列を呈する。例えば、バルク銅箔110の第1の表面110Aの表面形態が異方性配置を呈する場合、表面に対応して配置されたノジュールも、異方性配置を呈し得る。本開示の一実施形態では、第1の表面処理層112aにおける第1のバリア層116a、第1の防錆層118a、および結合層120の全厚さは、粗化層114の厚さよりもはるかに小さいため、表面処理銅箔100の表面処理表面100Aの表面形態、例えば、二乗平均平方根高さ（Sq）およびテクスチャアスペクト比（Str）は、主として、粗化層114により影響される。また、表面処理銅箔100の処理表面100Aの表面粗さは、粗化層114内のノジュールの数およびサイズを調整することにより、調整され得る。例えば、電析により形成されるノジュールおよび被覆層の場合、ノジュールの形態および配置は、これに限られるものではないが、電解質中の添加剤の種類、添加剤の濃度、および／または電流密度を調整することにより、調整されてもよい。
第1のバリア層116aおよび第2のバリア層116bのような前述のバリア層は、金属層または金属合金層のような、同じまたは異なる組成を有してもよい。特に、金属層は、これに限られるものではないが、ニッケル、亜鉛、クロム、コバルト、モリブデン、鉄、スズ、およびバナジウム、例えばニッケル層、ニッケル-亜鉛合金層、亜鉛層、亜鉛-スズ合金層、またはクロム層から選択されてもよい。また、金属層および金属合金層は、単層または多層構造を有してもよく、例えば、互いに積層された、亜鉛含有の、およびニッケル含有の単層であってもよい。多層構造の場合、層の積層の順序は、特定の制限を設けることなく、必要に応じて調整され、例えば、亜鉛含有層がニッケル含有層上に積層され、またはニッケル含有層が亜鉛含有層上に積層されてもよい。本開示の一実施形態では、第1のバリア層116aは、互いに積層された亜鉛含有層と、ニッケル含有層とを含む二重層構造であり、第2のバリア層116bは、亜鉛含有層を含む単層構造である。
第1の防錆層118aおよび第2の防錆層118bのような前述の防錆層は、金属に設置される被覆層であり、金属を腐食または酸化による劣化から保護するために使用される。防錆層には、これに限られるものではないが、金属または有機化合物が含まれる。
防錆層が金属を含む場合、金属は、クロムまたはクロム合金であり、クロム合金は、さらに、ニッケル、亜鉛、コバルト、モリブデン、バナジウム、から選択される1つの元素、およびそれらの組み合わせを有してもよい。防錆層が有機化合物を含む場合、有機防錆層を形成するために使用され得る有機分子の非限定的な例には、ポルフィリン基、ベンゾトリアゾール、トリアジントリチオール、およびそれらの組み合わせが含まれる。ポルフィリン基には、ポルフィリン、ポルフィリン大環状体、拡張ポルフィリン、収縮ポルフィリン、線状ポルフィリンポリマー、ポルフィリンサンドイッチ配位複合体、ポルフィリンアレイ、5，10，15，20-テトラキス-（4-アミノフェニル）-ポルフィリン-Zn（II）およびこれらの組み合わせが含まれる。本開示の一実施形態では、第1の防錆層118aおよび第2の防錆層118bの両方は、クロムで構成される。
結合層120は、シランで構成され、これを用いて、表面処理銅箔100と他の材料（例えば、基板フィルム）との間の接着強度が改善されてもよい。カップリング層120は、これに限られるものではないが、3-アミノプロピルトリメトキシシラン、3-アミノプロピルトリエトキシシラン、N-（2-アミノエチル）-3アミノプロピルトリメトキシシラン、（3-グリシドキシプロピル）トリメトキシシラン、（3-グリシドキシプロピル）トリエトキシシラン、（8-グリシドオキシチル）トリメトキシシラン、および3-メタクリロキシプロピルトリエトキシシランから選択されてもよい。8-アクリロイルオキシオクチルトリエトキシシラン、3-メタクリルオキシプロピルトリメトキシシラン、（3-メルカプトプロピル）トリメトキシシラン、（3-グリシジルオキシプロピル）トリメトキシシラン、1-［3-（トリメトキシシリル）プロピル］尿素、（3-クロロプロピル）トリメトキシシラン、ジメチルジクロロシラン、3-（トリメトキシシリル）プロピルメタクリレート、エチルトリアセトキシシラン、イソブチルトリエトキシシラン、n-オクチルトリエトキシシラン、トリス（2-メトキシエトキシ）ビニルシラン、トリメチルクロロシラン、メチルトリクロロシラン、テトラクロロシラン、テトラエトキシシラン、フェニルトリメトキシシラン、クロロトリエトキシシラン、エチレン-トリメトキシシラン、1～20個の炭素原子を有するアルコキシシラン、1～20個の炭素原子を有するビニルアルコキシシラン、（メチル）アシルシラン、およびこれらの組み合わせ。
前述の表面処理銅箔100は、さらに、銅クラッドラミネートを製造するために処理されてもよい。銅クラッドラミネートは、少なくとも回路基板と表面処理銅箔とを含む。表面処理銅箔は、回路基板の少なくとも1つの表面に配置され、表面処理銅箔は、処理表面を有する。特に、表面処理銅箔の処理表面は、回路基板と直接接触し、回路基板と面してもよい。
前述の回路基板は、これに限られるものではないが、ベークライト基板、ポリマー基板またはファイバーガラス基板で構成されてもよい。ポリマー基板のポリマーは、エポキシ樹脂、フェノール樹脂、ポリエステル樹脂、ポリイミド樹脂、アクリル樹脂、ホルムアルデヒド樹脂、ビスマレイミドトリアジン樹脂、シアネートエステル樹脂、フッ素化フルオロポリマー、ポリエーテルスルホン、セルロース熱可塑性プラスチック、ポリカーボネート、ポリオレフィン、ポリプロピレン、ポリスルフィド、ポリウレタン、ポリイミド、液晶ポリマー（LCP）、およびポリフェニレンオキシド（PPO）であってもよい。前述のガラス繊維基板は、ガラス繊維不織布を前述のポリマー（例えば、エポキシ樹脂）に浸漬することにより形成された、プリプレグであってもよい。
前述の銅クラッドラミネートは、さらに、プリント回路基板に加工することができ、そのステップは、電析銅箔をパターン化して導電線を得るステップと、前記導電線を黒色化するステップとを含んでもよい。特に、黒色化プロセスは、化学浴を使用する処理プロセスであり、少なくとも1つの前処理（例えば、導電線の表面のマイクロエッチングまたは清浄化など）を含んでもよい。
一例として、表面処理銅箔および銅クラッドラミネートを作製する方法について、さらに説明する。製作方法における各ステップは、以下の通りである：
（１）ステップA
ステップAは、電析銅箔のようなバルク銅箔を提供するために実施される。電析装置を使用し、電析プロセスにより、電析銅箔（または未処理銅箔と呼ばれる）が形成されてもよい。具体的には、電析装置は、少なくともカソードとしてのドラムと、一対の不溶性金属アノード板と、電解質溶液の入口マニホルドとを有する。特に、ドラムは、回転可能な金属ドラムであり、その表面は鏡面研磨表面である。金属アノード板は、金属カソードドラムから分離され、金属カソードドラムの下半分を囲むように金属陰極ドラムの下半分に固定して配置されてもよい。供給マニホルドは、金属カソードドラムの下、および2つの金属アノードプレートの間に、固定して配置されてもよい。
電析プロセスの間、供給マニホルドは、ドラムと金属アノード板との間に電解質溶液を連続的に供給する。ドラムと金属アノード板との間に電流または電圧を印加することにより、ドラム上に銅が電析され、バルクの銅箔が形成され得る。また、連続バルク銅箔は、ドラムを連続的に回転し、ドラムの片側からバルク銅箔を剥離することにより、製造されてもよい。ドラムと面するバルク銅箔の表面は、ドラム側と称され、一方、ドラムから遠い電析銅箔の表面は、電析側と称される。また、電析プロセスの間、カソードドラムの表面は、わずかに酸化され、起伏のある表面が生じ、これにより、バルク銅箔のドラム側の平坦性が低下する。従って、さらに、カソードドラムに隣接して研磨バフが配置され、カソードドラムと研磨バフとの間に接触面が形成されてもよい。カソードドラムと研磨バフとを反対方向に回転させることにより、研磨バフによってカソードドラムの表面上の酸化層が除去され、従って、カソードドラムの表面平坦性が維持されてもよい。
バルク銅箔の場合、製作パラメータは、以下のように記載される：
＜1.1 未処理銅箔の電解質溶液の組成と電解条件＞
硫酸銅（CuSO4・5H2O）：320g／L
硫酸：95g／L
塩化物イオン（RCl Labscan社製の塩酸から）：30mg／L（ppm）
液温：50℃
電流密度：70A／dm2
未処理銅箔の厚さ：35μm
＜1.2 陰極ドラム＞
材料：チタン
粒度番号：6、7、7.5、9
＜1.3 研磨バフ＞
種類（日本特殊研砥株式会社）：#500、#1000、#1500、#2000
（2）ステップB
ステップBでは、バルク銅箔の表面洗浄プロセスを実施し、バルク銅箔の表面に汚染物質（油汚れ、酸化物など）を含まれないようにする。製造パラメータは、以下のように記載される：
＜2.1 洗浄液の組成および洗浄条件＞
硫酸銅（CuSO4・5H2O）：200g／L
硫酸：100g／L
液温25℃
浸漬時間：5秒
（3）ステップC
ステップCでは、前述のバルク銅箔のドラム側に粗化層が形成される。例えば、電析プロセスにより、バルク銅箔のドラム側にノジュールが形成されてもよい。また、ノジュールの脱落を防止するため、さらに、ノジュール上に被覆層が形成されてもよい。粗化層（ノジュールおよび被覆層を含む）の製造パラメータは、以下のように記載される：
＜3.1 ノジュールの製造のパラメータ＞
硫酸銅（CuSO4・5H2O）：150g／L
硫酸：100g／L
硫酸チタン（Ti（SO4）2）：150～750mg／L（ppm）
タングステン酸ナトリウム（Na2WO4）：50～450mg／L（ppm）
液温：25℃
電流密度：40A／dm2
処理時間：10秒
＜3.2 被覆層の製造のパラメータ＞
硫酸銅（CuSO4・5H2O）：220g／L
硫酸：100g／L
液温：40℃
電流密度：15A／dm2
処理時間：10秒
（4）ステップD
ステップDでは、例えば、電析プロセスにより、バルク銅箔の両側にバリア層が形成される。バリア層は、バルク銅箔の粗化層を有する側に、二重層積層構造（例えば、ニッケル含有層／亜鉛含有層。ただし、これらに限定されない）を有するように形成される一方、粗化層を有さないバルク銅箔の側には、単層構造（例えば、亜鉛含有層。ただし、これに限定されない）を有するバリア層が形成される。その製造パラメータは、以下のように記載される：
＜4.1 ニッケル含有層を形成するための電解質組成および電析条件＞
硫酸ニッケル（NiSO4・7H2O）：180g／L
ホウ酸（H3BO3）：30g／L
次亜リン酸ナトリウム（NaH2PO2）3.6g／L
液温：20℃
電流密度：0.2A／dm2
処理時間：10秒
＜4.2 亜鉛含有層を形成するための電解質組成および電析条件＞
硫酸亜鉛（ZnSO4・7H2O）：9g／L
バナジン酸アンモニウム（（NH4）3VO4）：0.3g／L
液温：20℃
電流密度：0.2A／dm2
処理時間：10秒
（5）ステップE
ステップEでは、前述のバルク銅箔の各側のバリア層上に、クロム含有層のような防錆層が形成される。製造パラメータは、以下のように記述される：
＜5.1 クロム含有層を形成するための電解質組成および電析条件＞
三酸化クロム（CrO3）：5g／L
液温：30℃
電流密度：5A／dm2
処理時間：10秒
（6）ステップF
ステップFでは、粗化層、バリア層および防錆層を有するバルク銅箔の側面に、結合層が形成される。例えば、前述の電析プロセスの完了後、バルク銅箔は、水洗され、バルク銅箔の表面は、乾燥プロセスに供されない。その後、粗化層を有するバルク銅箔の側面の防錆層に、シランカップリング剤を含む水溶液が噴霧され、防錆層の表面にシランカップリング剤が吸着される。その後、オーブン中でバルク銅箔が乾燥されてもよい。製造パラメータは、以下のように記載される：
＜6.1 シランカップリング剤を製造するためのパラメータ＞
シランカップリング剤：3-グリシドキシプロピルトリメトキシシラン（KBM-403）
シランカップリング剤の水溶液中濃度：0.25重量%
噴霧時間：10秒
（7）ステップG
ステップGでは、前述のステップにより形成された表面処理銅箔（バルク銅箔、および該バルク銅箔の各側面に配置された表面処理層を含む）が回路基板にラミネートされ、銅クラッドラミネートが形成される。本開示の一実施形態では、銅クラッドラミネートは、図1に示す表面処理銅箔100を回路基板に熱ラミネートすることにより、形成されてもよい。
当業者が本開示を実施することを可能にするため、以下、キャリアおよび銅クラッドラミネートを有する銅箔に関する具体例について、さらに詳しく説明する。しかしながら、以下の実施例は、単に一例を示すためのものであり、本開示を限定するものと解してはならないことに留意する必要がある。すなわち、各実施例における材料、材料の量および比率、ならびに処理フローは、添付の特許請求の範囲により定められる本開示の思想および範囲内にある限り、適正に修正されてもよい。
（例1～16）
例1～16は、表面処理銅箔であり、製造プロセスは、前述の製造方法におけるステップA～Fを含む。表1には、前述の製造プロセスとは異なる製造パラメータを示す。具体的には、表1には、実施例1～16の表面処理銅箔の構造を示すが、ここで粗化層上には、ニッケル含有層、亜鉛含有層、クロム含有層および結合層が順次形成され、バルク銅箔の粗化層のない側面に、亜鉛含有層およびクロム含有層が順次形成される。表面処理銅箔の厚さは、35μmである。
Figure 0007174822000002
 ＜二乗平均平方根高さ（Sq）＞、＜テクスチャアスペクト比（Str）＞、＜結晶面比＞、＜剥離強度＞、＜信頼性＞、および＜信号伝達ロス＞のような、前述の例1～16の試験結果については、以下でさらに詳しく説明する。表2には、試験結果を示す。
＜平方根高さ（Sq）＞および＜テクスチャアスペクト比（Str）＞
レーザ顕微鏡（LEXT OLS5000-SAF、オリンパス社製）の表面テクスチャ解析を用い、ISO 25178-2：2012に従って、表面処理銅箔の処理表面の二乗平均平方根高さ（Sq）およびテクスチャアスペクト比（Str）を定めた。具体的な測定条件は以下の通りである：
光源の波長：405nm
対物レンズ倍率：100倍対物レンズ（MPLAPON-100x LEXT、オリンパス社製）
光学ズーム：1.0倍
画像領域：129μm×129μm
解像度：1024画素×1024画素
モード：自動チルト除去
フィルター：フィルターなし
周囲温度：24±3℃
相対湿度：63±3%。
＜結晶面の割合＞
オーブン温度は200℃に設定した。オーブンの温度が200℃に達してから、前述の実施形態の任意の表面処理銅箔をオーブンに設置し、表面処理銅箔に対して熱処理を実施した。1時間の加熱後、表面処理銅箔をオーブンから取り出し、室温に配置した。表面処理銅箔の処理表面（すなわち、粗化層、バリア層、防錆層、および結合層を有する側）に対して、微小角入射X線回折（GIXRD）を実施し、表面処理銅箔の処理表面近傍における結晶面の回折ピークの積分強度を決定した。例えば、バルク銅箔のドラム側の銅（111）、銅（200）、および銅（220）の結晶面について、ドラム側からある深さ範囲で、これらの結晶面のピークの積分強度を測定した。
具体的な測定条件は以下の通りである：
測定機器：X線回折分析装置（D8 ADVANCE Eco、Bruker社）
グレージング角：0.8°。
＜剥離強度＞
それぞれ厚さ0.09mmの市販の樹脂シート6枚（S7439G、Shengyi Technology社製）を相互に積層して、樹脂シート積層層を形成し、前述のいずれかの例（サイズ：125mm×25mm）の表面処理銅箔を樹脂シート積層層上に配置した。この際、表面処理銅箔の処理表面が樹脂シート積層層と対向するようにした。次に、表面処理銅箔と樹脂シート積層層をラミネートし、銅クラッドラミネートを形成した。プレス条件は、以下の通りである：
温度：200℃
圧力：400psi
プレス時間：120分。
その後、JIS C6471の規格に従い、万能試験機を使用し、90°の角度で表面処理銅箔を銅クラッドラミネートから剥離した。剥離条件は、以下の通りである：
剥離装置：万能試験機、島津AG-I
剥離角度：90°
判定基準：剥離強度が4lb／inより高いこと。
＜信頼性＞
各々が0.076mmの厚さを有する6枚の市販の樹脂シート（S7439G、SyTech社製）を相互に積層して、樹脂シート積層層を形成し、前述のいずれかの例の表面処理銅箔の処理表面を、樹脂シート積層層に対向するように配置した。次に、表面処理銅箔および樹脂シート積層層をラミネートし、銅クラッドラミネートを形成した。プレス条件は、以下の通りである：温度：200℃、圧力：400psi、プレス時間：120分。
その後、圧力クッカー試験（PCT）を行い、オーブン内の条件は、以下に設定した：温度：121℃、圧力：2気圧、湿度：100%RH。銅クラッドラミネートをオーブンに入れ、30分間配置し、その後取り出し、室温まで冷却した。その後、はんだ浴試験を実施した。その間、圧力クッカー試験により処理された銅クラッドラミネートを、288℃の温度の溶融はんだ浴に10秒間浸漬した。
はんだ浴試験は、同一サンプルで繰り返し実施してもよく、各はんだ浴試験の後、銅クラッドラミネートに、ブリスター、亀裂、剥離、および他の特異的な現象がないかどうかを観察する。前述の特異的な現象のいずれかが発生した場合、銅クラッドラミネートは、はんだ浴試験で不合格と判定した。表2には、試験結果を示す。判定基準は、以下の通りである：
A：銅クラッドラミネートは、50回以上のはんだ浴試験後も、特異的な現象を示さない。
B：銅クラッドラミネートは、10～50回のはんだ浴試験後に、特異的な現象を示す。
C：銅クラッドラミネートは、10回未満のはんだ浴試験後に、特異的な現象を示す。
＜信号伝送ロス＞
図2に示すように、前述の実施形態のいずれかの表面処理銅箔をストリップ線路に形成し、対応する信号伝送ロスを測定した。具体的には、ストリップ線路300の場合、上記実施形態のいずれかの表面処理銅箔を、厚さ152.4μmの樹脂（S7439G、Shengyi Technology社製）に取り付け、その後、表面処理銅箔を導電性ライン302に形成し、2つの他の樹脂ピース（S7439G、Shengyi Technology社製）を用いて、それぞれ、2つの側表面を被覆した。導電性ライン302は、誘電体本体（S7439G、Shengyi Technolog社製）304に配置した。ストリップ線路300は、さらに、誘電体本体304の対向する両側のそれぞれ配置された、2つの接地電極306-1および306-2を含んでもよい。接地電極306-1および接地電極306-2は、導電性ビアホールを介して互いに電気的に接続され、接地電極306-1および接地電極306-2は、等しい電位を有する。ストリップ線路300の各部材の仕様は、以下の通りである：
導電線302の長さ：100mm
幅w：120μm
厚さt：35μm
誘電体本体304の誘電特性：Dk＝3.74、D＝0.006（IPC-TM650 No.2.5.5に従い、10GHz信号で測定）
特性インピーダンス：50Ω
状態：カバーフィルムなし。
標準Cisco S3法により測定される信号伝送ロスの測定には、信号アナライザを用い、接地電極306-1および306-2がいずれも接地電位にある際に、導電線302の一端から電気信号を入力し、導電線302の他端での出力値を測定し、ストリップ線路300により生じる信号伝送ロスを評価する。具体的な測定条件は、以下の通りである：
信号分析器：PNA N5227B（Keysight Technologies社）
電気信号の周波数：10MHz～20GHz
スイープポイント：2000ポイント
校正モード：E-Cal（cal kit：N4692D)。
電気信号の周波数が10GHzに設定されている条件下で、対応するストリップ線路の信号伝送ロスの程度を判定する。特に、信号伝送ロスの絶対値が小さい場合、信号ロスの程度が少ないことを意味する。判定基準は以下の通りである：
A（信号伝送特性が最大）：信号伝送ロスの絶対値が0.80dB／in未満
B（信号伝送特性が良好）：信号伝送ロスの絶対値が0.80～0.85dB／inの範囲
C（信号伝送特性が最小）：信号伝送ロスの絶対値が0.85dB／inよりも大きい。
Figure 0007174822000003
 表2による前述の例1～9では、処理表面の二乗平均平方根高さ（Sq）は、0.20～1.50μmの範囲であり、処理表面のテクスチャアスペクト比（Str）は、0.65以下（例えば0.10～0.65）であり、表面処理銅箔は、熱処理プロセスに供され、表面処理銅箔の熱処理工程では、処理表面の銅（111）ピーク、銅（200）ピーク、および銅（220）ピークの積分強度の合計に対する銅（111）ピークの積分強度の比は、少なくとも60%（例えば60～90%）であり、対応する剥離強度は、4.06lb／inよりも大きく、対応する信頼性は、クラスAまたはクラスBを達し、対応する信号電送ロスは、クラスAまたはクラスBを達する。一方、特定の実施例（例えば、例10乃至13、15）において、剥離強度が4.06lb／inより大きい場合であっても、例10乃至16では、二乗平均平方根高さ（Sq）、テクスチャアスペクト比（Str）、またはピークの積分強度の比のいずれかは、前述の範囲に該当しない。これらの実施例において、対応する信頼性または信号伝送ロスの少なくとも1つは、クラスCに該当する。
さらに、例1～9では、表面処理銅箔が熱処理プロセスで処理された後、処理表面の銅（111）ピーク、銅（200）ピーク、および銅（220）ピークの積分強度に対する銅（220）ピークの積分強度の比は、16.50%未満であり、対応する剥離強度は、4.06lb／inよりも大きく、対応する信頼性は、クラスAまたはクラスBに達し、対応する信号伝送ロスは、クラスAまたはクラスBに達する。
本開示の各実施形態では、表面処理銅箔の処理表面の形態を制御することにより、およびドラム側近傍のバルク銅箔の結晶面の比率を制御することにより、対応する銅クラッドラミネートおよびプリント回路基板に、表面処理銅箔と回路基板との間の改善された接着強度、および信頼性が得られる上、同時に導電パターン内で伝送される高周波電気信号の伝送ロスが抑制される。
当業者には、本発明の示唆を維持したまま、装置および方法の多くの修正および変更を行い得ることは、容易に理解される。従って、前述の開示は、添付の特許請求の範囲によってのみ限定されるものと解される必要がある。
100 表面処理銅箔
110A 第1の表面
110B 第2の表面
112a 第1の表面処理層
112b 第2の表面処理層

Claims (11)

  1. 表面処理銅箔であって、
    処理表面を有し、
    前記処理表面の二乗平均平方根高さ（Sq）は、0.20～1.50μmの範囲であり、
    前記処理表面のテクスチャアスペクト比（Str）は、0.65以下であり、
    当該表面処理銅箔を200℃の温度で1時間加熱した場合、前記処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（111）ピークの積分強度の比は、少なくとも60%である、表面処理銅箔。
  2. 前記処理表面のテクスチャアスペクト比（Str）は、0.10～0.65の範囲である、請求項1に記載の表面処理銅箔。
  3. 前記処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（111）ピークの積分強度の比は、60%から90%の範囲である、請求項1に記載の表面処理銅箔。
  4. 前記処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度は、0.5°から1.0°の範囲のグレージング角を有する微小角入射X線回折により測定される、請求項1に記載の表面処理銅箔。
  5. 当該表面処理銅箔を200℃の温度で1時間加熱した場合、前記処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（220）ピークの積分強度の比は、16.50%未満であり、
    当該表面処理銅箔の信号伝送ロスの絶対値は、0.85dB／in以下である、請求項1に記載の表面処理銅箔。
  6. さらに、
    バルク銅箔と、
    該バルク銅箔の少なくとも1つの表面に配置された表面処理層と、
    を有し、
    前記表面処理層の最も外側は、前記処理表面である、請求項1に記載の表面処理銅箔。
  7. 前記バルク銅箔は、電析銅箔であり、
    前記表面処理層は、サブレイヤを含み、該サブレイヤは、粗化層である、請求項6に記載の表面処理銅箔。
  8. 前記表面処理層は、さらに、少なくとも1つの別のサブレイヤを有し、該少なくとも1つの別のサブレイヤは、バリア層および結合層からなる群から選択される、請求項7に記載の表面処理銅箔。
  9. 前記バリア層は、少なくとも1つの金属を含み、
    該金属は、ニッケル、亜鉛、クロム、コバルト、モリブデン、鉄、スズおよびバナジウムからなる群から選択される、請求項8に記載の表面処理銅箔。
  10. 銅クラッドラミネートであって、
    回路基板と、
    前記回路基板の少なくとも1つの表面に配置された表面処理銅箔と、
    を有し、
    前記表面処理銅箔は、
    バルク銅箔と、
    前記バルク銅箔と前記回路基板との間に配置された表面処理層と、
    を有し、
    前記表面処理層は、前記回路基板と対面する処理表面を有し、
    前記処理表面の二乗平均平方根高さ（Sq）は、0.20～1.50μmの範囲であり、
    前記処理表面のテクスチャアスペクト比（Str）は、0.65以下であり、
    前記処理表面の（111）ピーク、（200）ピーク、および（220）ピークの積分強度の合計に対する（111）ピークの積分強度の比は、少なくとも60%である、銅クラッドラミネート。
  11. 前記表面処理層の前記処理表面は、前記回路基板と直接接触している、請求項10に記載の銅クラッドラミネート。
JP2021158614A 2021-07-06 2021-09-29 表面処理銅箔および銅クラッドラミネート Active JP7174822B1 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW110124716A TWI761251B (zh) 2021-07-06 2021-07-06 表面處理銅箔及銅箔基板
CN202110764339.9A CN115413119B (zh) 2021-07-06 2021-07-06 表面处理铜箔及铜箔基板
TW110124716 2021-07-06
CN202110764339.9 2021-07-06

Publications (2)

Publication Number Publication Date
JP7174822B1 true JP7174822B1 (ja) 2022-11-17
JP2023008742A JP2023008742A (ja) 2023-01-19

Family

ID=84100553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021158614A Active JP7174822B1 (ja) 2021-07-06 2021-09-29 表面処理銅箔および銅クラッドラミネート

Country Status (3)

Country Link
US (1) US11540389B1 (ja)
JP (1) JP7174822B1 (ja)
KR (1) KR102482422B1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169597A (ja) 2011-01-26 2012-09-06 Sumitomo Bakelite Co Ltd プリント配線板およびプリント配線板の製造方法
WO2018110579A1 (ja) 2016-12-14 2018-06-21 古河電気工業株式会社 表面処理銅箔および銅張積層板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI597390B (zh) * 2015-11-10 2017-09-01 Jx Nippon Mining & Metals Corp Electrolytic copper foil, manufacturing method of electrolytic copper foil, copper clad laminated board, printed wiring board, the manufacturing method of a printed wiring board, and the manufacturing method of an electronic device
JP7453154B2 (ja) 2018-11-19 2024-03-19 三井金属鉱業株式会社 表面処理銅箔、キャリア付銅箔、銅張積層板及びプリント配線板
US10581081B1 (en) 2019-02-01 2020-03-03 Chang Chun Petrochemical Co., Ltd. Copper foil for negative electrode current collector of lithium ion secondary battery
TWI697574B (zh) 2019-11-27 2020-07-01 長春石油化學股份有限公司 電解銅箔、電極及包含其之鋰離子電池

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169597A (ja) 2011-01-26 2012-09-06 Sumitomo Bakelite Co Ltd プリント配線板およびプリント配線板の製造方法
WO2018110579A1 (ja) 2016-12-14 2018-06-21 古河電気工業株式会社 表面処理銅箔および銅張積層板

Also Published As

Publication number Publication date
KR102482422B1 (ko) 2022-12-27
JP2023008742A (ja) 2023-01-19
US11540389B1 (en) 2022-12-27
US20230014153A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
TWI715417B (zh) 用於印刷電路板之具有低傳輸損耗的電解銅箔
JP7206364B1 (ja) 表面処理銅箔および銅クラッドラミネート
JP7174822B1 (ja) 表面処理銅箔および銅クラッドラミネート
TWI761251B (zh) 表面處理銅箔及銅箔基板
CN115413119B (zh) 表面处理铜箔及铜箔基板
TWI809441B (zh) 表面處理銅箔及銅箔基板
TW202302920A (zh) 表面處理銅箔
CN115589667B (zh) 表面处理铜箔及铜箔基板
JP7174869B1 (ja) 表面処理銅箔および銅クリッドラミネート
JP7324320B2 (ja) 表面処理銅箔および銅クラッドラミネート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210929

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221107

R150 Certificate of patent or registration of utility model

Ref document number: 7174822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150