JP7170744B2 - 光リング回路 - Google Patents

Description

本発明は、包括的には、電気フィルターを備える光リング回路に関する。

マッハツェンダー変調器は、高速光通信に使用される、汎用されている変調器であり、変調特性に関して略理想的である。基本原理は、ミリメートル長のマッハツェンダーアームに沿って位相シフトを蓄積することであり、このマッハツェンダーアームにより、マッハツェンダー変調器のフットプリントが必然的に大きくなる。マッハツェンダー変調器は、固有の光帯域幅限界を有していないが、それらの非常に長い導波路は一対の３ｄＢカプラとともに、大きい光損失の一因となる。

一方、リング光変調器は、小型変調器であり、フォトニック集積回路に好適である。これらの変調器では、長距離伝播に依拠することなく、空洞共振効果によって位相シフトを増幅することができる。しかしながら、リング変調器には、リング変調器のメモリ効果に起因する立ち下がりエッジの歪みがあり、その理由は、光が変調中にリング内を再循環し、変調信号が消失した後であっても、少量の変調された出力が残り、それにより、立ち下がりエッジからの信号歪みがもたらされるためである。

信号歪みの補償は、受信機側で対処することができる。しかしながら、アナログ－デジタル変換器及び続く信号処理回路の範囲が限られているため、激しく歪んだ信号は十分に補償することができない。受信機側補償はまた、ノイズの周波数成分の一部を激しく増大させ、信号品質の劣化をもたらす。したがって、受信機側の補償に対する依拠を最小限にしながら、送信機側において事前補償することが非常に望ましい。

本開示のいくつかの実施の形態は、信号テールにおける光リング回路出力信号歪みが、低速に変化する信号を含む電気信号入力によって補償することができるという認識に基づく。

本開示のいくつかの実施の形態によれば、電気入力信号は、無限インパルス応答フィルター（ＩＩＲフィルター）又は有限インパルス応答フィルター（ＦＩＲフィルター）によって発生させることができる。

ここに開示されている実施形態は、添付図面を参照して更に説明される。

示されている図面は、必ずしも一律の縮尺というわけではなく、その代わり、一般的に、ここに開示されている実施形態の原理を示すことに強調が置かれている。

リング光変調器及び電気ＩＩＲフィルターを含む光変調回路の概略図である。 リング光変調器の概略図である。 ＩＩＲフィルター回路の概略図である。 単一のインパルスが印加されたときのＩＩＲ回路の出力（応答）の図である。 ２つの遅延ユニット及び２つの係数ユニットを備えるＩＩＲフィルター回路の概略図である。 ２つのタップユニットを備えるＦＩＲ回路の概略図である。 単一のインパルスが印加されたときのＦＩＲ回路の出力の図である。 ４つの遅延ユニット及び５つの係数ユニットを備えるＦＩＲ回路の概略図である。 ４つの遅延ユニット及び５つの係数ユニットを備えるＦＩＲ回路の出力の図である。 リング変調器にステップ関数電圧が印加されたときの光信号応答を示す図である。 リング光変調器に印加すべき、事前補償電気回路の後の予期される電気信号を示す図である。

上記で明らかにされた図面は、ここに開示されている実施形態を記載しているが、この論述において言及されるように、他の実施形態も意図されている。この開示は、限定ではなく代表例として例示の実施形態を提示している。ここに開示されている実施形態の原理の範囲及び趣旨に含まれる非常に多くの他の変更及び実施形態を当業者は考案することができる。

以下の説明は、例示的な実施形態のみを提供し、本開示の範囲も、適用範囲も、構成も限定することを意図していない。そうではなく、例示的な実施形態の以下の説明は１つ以上の例示的な実施形態を実施することを可能にする説明を当業者に提供する。添付の特許請求の範囲に明記されているような開示された主題の趣旨及び範囲から逸脱することなく要素の機能及び配置に行うことができる様々な変更が意図されている。

以下の説明では、実施形態の十分な理解を提供するために、具体的な詳細が与えられる。しかしながら、当業者は、これらの具体的な詳細がなくても実施形態を実施することができることを理解することができる。例えば、開示された主題におけるシステム、プロセス、及び他の要素は、実施形態を不必要な詳細で不明瞭にしないように、ブロック図形式の構成要素として示される場合がある。それ以外の場合において、既知のプロセス、構造、及び技法は、実施形態を不明瞭にしないように不必要な詳細なしで示される場合がある。さらに、様々な図面における同様の参照符号及び名称は、同様の要素を示す。

また、個々の実施形態は、フローチャート、フロー図、データフロー図、構造図、又はブロック図として描かれるプロセスとして説明される場合がある。フローチャートは、動作を逐次的なプロセスとして説明することができるが、これらの動作の多くは、並列又は同時に実行することができる。加えて、これらの動作の順序は、再配列することができる。プロセスは、その動作が完了したときに終了することができるが、論述されない又は図に含まれない追加のステップを有する場合がある。さらに、特に説明される任意のプロセスにおける全ての動作が全ての実施形態において行われ得るとは限らない。プロセスは、方法、関数、手順、サブルーチン、サブプログラム等に対応することができる。プロセスが関数に対応するとき、その関数の終了は、呼び出し側関数又はメイン関数へのその機能の復帰に対応することができる。

さらに、開示された主題の実施形態は、少なくとも一部は手動又は自動のいずれかで実施することができる。手動実施又は自動実施は、機械、ハードウェア、ソフトウェア、ファームウェア、ミドルウェア、マイクロコード、ハードウェア記述言語、又はそれらの任意の組合せを用いて実行することもできるし、少なくとも援助することができる。ソフトウェア、ファームウェア、ミドルウェア又はマイクロコードで実施されるとき、必要なタスクを実行するプログラムコード又はプログラムコードセグメントは、機械可読媒体に記憶することができる。プロセッサが、それらの必要なタスクを実行することができる。

図１Ａは、光リング回路１００の概略図を示す。光源１０が、光のビームを供給するデバイスである。入力導波路２０が、光のビームを誘導する。

光リング回路１００は、光源１０からの光を光信号に変調する。

信号発生器４０が電気信号を作成する。電気信号は、光信号に対応する。

電気フィルター回路５０が、電気信号から出力信号を発生させる。電気フィルター回路５０は、遅延ユニット５２と、係数ユニット（係数乗算器とも称する）５３と、加算器ユニット５１とを含むことができる。加算器ユニットは、信号発生器４０からの電気信号と、タップユニットから渡される信号とを加算する。ここで、電気フィルター回路５０はＩＩＲ（無限インパルス応答）フィルターとして記載されているが、本発明は、ＩＩＲフィルターに限定されず、ＦＩＲ（有限インパルス応答）フィルターを適用することができる。ドライバー回路６０が、電気フィルター回路５０からの出力信号を増幅する。ドライバー回路６０が、出力信号に対して電極３１及び３２に電圧を印加する。

リング光変調器３０が、光源１０からの光のビームを変調する。リング光変調器３０は、小型変調器であり、フォトニック集積回路に好適である。変調器３０では、長距離伝播に依拠することなく空洞共振効果によって位相シフトを実施することができる。変調器電極３１及び３２は、リング光変調器３０の屈折率を変調する。リング光変調器３０は、導波路２０の近くに位置して導波路２０を伝播する光を結合する。光変調器は、電極３１及び３２の対を有する。方向性結合器３５が、リング光変調器３０の一部である。

信号発生器４０からの信号の流れについて以下に説明する。信号発生器４０は、光変調回路１００を介して送信すべきデータに対応する電気信号を発生させる。電気フィルター回路５０は、信号発生器４０から電気信号を受信し、その電気信号を出力信号に変更する。

出力信号（変更された信号）は、一連の信号（例えば、図３における信号７１１～７２０）を含み、そこでは、それらの信号のうちの第１の信号は他の信号より強く、第１の信号の後の信号は、時間の間隔で弱まる。ドライバー回路６０は、電気フィルター回路５０から出力信号を受信する。

ドライバー回路６０は、リング光変調器３０の一対の電極３１及び３２に印加するように、受信した出力信号を供給する。この場合、ドライバー回路６０は、電気経路８０を通してリング変調器３０に対して信号の振幅レベル及びインピーダンスを変換し、変調電圧は変調器電極３１及び３２に印加される。

図１Ｂは、リング光変調器３０の拡大図である。光源１０からの光は、入力導波路２０を通り、方向性結合器３５を通って進み、光の一部はリング光変調器３０内に結合される。リング光変調器３０の屈折率は、２つの変調器電極３１及び３２の間の印加電圧によって変調され、光が方向性結合器３５に戻るように循環しているときに干渉状態を変更する。リング光変調器３０は、限定されないが、キャリア空乏変調器、キャリア注入変調器、量子閉じ込めシュタルク効果変調器のタイプとすることができる。

リング光変調器３０の半径は、通常、シリコン導波路の場合は２０μｍ～１００μｍであり、ＩｎＰ／ＩｎＧａＡｓＰ導波路の場合は５０μｍ～２００μｍであり、これは、およそ１ｐｓ～１０ｐｓのラウンドトリップ時間に対応する。したがって、長いテールは、およそ数１０ピコ秒～数１００ピコ秒である可能性がある。リング半径と変調速度とはトレードオフである。リング光変調器３０が小さいほど、変調速度は速くなる。しかしながら、同時に、リング光変調器３０の長さが短くなり、したがって、より高い変調電圧が必要になる。したがって、より低い変調器電圧を可能にするためにはより大きいリング半径であることが望ましい。

リングの形状は、円形状に限定されない。リングの形状は楕円形状とすることができ、それにより、方向性結合器は２つの直線状の平行導波路を有することができる。

図２は、ＩＩＲフィルター回路５０Ａの概略図である。ＩＩＲフィルター回路５０Ａは、加算器ユニット６１と、遅延ユニット６２と、係数ユニット６３とを有する（便宜上、１つの遅延ユニット６２及び１つの係数ユニット６３をタップユニットと称する）。遅延ユニット６２は、加算器ユニット６１から電気信号を受信し、それを遅延させる。係数ユニット６３は、遅延ユニット６２から信号を受信し、それに所定の係数を乗算する。加算器ユニット６１は、信号発生器４０からの電気信号と係数ユニット６３からの信号を受信し、それらを加算する。

ドライバー回路６０（図１Ａ）は、ＩＩＲフィルター回路５０Ａから出力信号を受信する。この例では、電気信号は、最初に遅延ユニット６２によって、次いで係数ユニット６３によって変更される。しかしながら、本発明はこれに限定されず、順序を反転させることができる。例えば、加算器ユニット６１は、遅延ユニット６２の遅延時間の少なくとも２倍の遅延時間により信号発生器４０の電気信号の信号成分を事前補償するために、信号発生器４０からの電気信号と、遅延ユニット６２及び１つの係数ユニット６３を含むタップユニットから渡される信号とを加算する。

図３は、単一のインパルスが印加されたときのＩＩＲ回路５０Ａの出力信号であり、そこでは、非遅延信号７１１及び遅延信号７１２、７１３．．．７２０が示されており、遅延時間７０は、遅延ユニット６２の遅延時間に対応する。この場合、ＩＩＲフィルター回路５０Ａは、長いテールを有するリング光変調器の信号を事前補償するように適切に動作する。

この構成の利点は、リング光変調器３０がマッハツェンダー変調器より小さいということである。さらに、電気信号は、電気フィルター回路５０を通過して、光変調器特性を補償し、所望の光信号を発生させる。

図４は、ＩＩＲフィルター回路５０Ｂの概略図である。ＩＩＲフィルター回路５０Ｂは、２つの遅延ユニット８２、８４、２つの係数ユニット８３、８５及び１つの加算器ユニット８１を有する。遅延ユニット８２は、信号発生器４０から電気信号を受信しそれを遅延させる。係数ユニット８３は、遅延ユニット８２から信号を受信し、それに所定の係数を乗算する。遅延ユニット８４は、遅延ユニット８２から信号を受信しそれを遅延させる。係数ユニット８５は、遅延ユニット８４から信号を受信し、それに所定の係数を乗算する。加算器ユニット８１は、信号発生器４０からの電気信号と、係数ユニット８３からの信号と、係数ユニット８５からの信号とを受信し、それらを加算する。係数ユニット８３及び８５の係数は異なり得る。

フィルター回路５０Ｂは、２つ以上のタップユニット及び加算器８１を有する。第１のタップユニットは、遅延ユニット８２及び係数ユニット８３を含み、第２のタップユニットは遅延ユニット８４及び係数ユニット８５を含み、それらは並列に配置されている。

図４に示すようなフィルターを使用することにより、係数ユニット８３及び８５と２つの遅延ユニット８２及び８４とにおける２つの調整可能なパラメーターによって、電気信号を制御することができる。したがって、変調器応答は、図２に示すものと比較して更なるより長い応答時間成分でより正確に補償することができる。

図５は、ＦＩＲ回路５０Ｃの概略図である。ＦＩＲ回路５０Ｃは出力信号を発生させる。

ＦＩＲフィルター回路５０Ｃは、１つの遅延ユニット４２と、２つの係数ユニット４３及び４４と、１つの加算器ユニット４１とを有する。係数ユニット４４は、信号発生器４０から電気信号（非遅延信号）を受信し、それに所定の係数を乗算する。遅延ユニット４２は、信号発生器４０から電気信号（非遅延信号）を受信し、それを遅延させる。係数ユニット４３は、遅延ユニット４２から信号を受信し、それに所定の係数を乗算する。加算器ユニット４１は、係数ユニット４３及び係数ユニット４４から電気信号を受信し、それらを加算する。

ＩＩＲフィルター回路５０Ａは、優れた安定性を有する単純なフィルターである。しかしながら、ＩＩＲフィルター回路５０Ａは、限られた補償能力を有する。

ＦＩＲ回路５０Ｃは、加算器ユニット４１と、第１の係数ユニット４４と、遅延ユニット４２及び第２の係数ユニット４３を有する少なくとも１つのタップユニットとを有する。加算器ユニット４１は、信号発生器４０及び第１の係数ユニット４４から渡される信号と、信号発生器４０及びタップユニット（加算器ユニット４２及び係数ユニット４３）から渡される信号とを加算する。

図６は、単一のインパルスが印加されたときのＦＩＲ回路５０Ｃの出力信号であり、そこでは、非遅延信号５１０及び遅延信号５２０が示されており、遅延時間５００は遅延ユニット４２の遅延時間に対応する。図に示すように、出力は、この種のフィルターが２段階補償を発生させることができることを示し、光信号テールがおよそ数１０ピコ秒～数１００ピコ秒である可能性がある一方で、単一の電気遅延はおよそ１０ｐｓ～２０ｐｓである可能性があることを考慮すると、長いテール出力を有するリング光変調器を事前補償するには適していない。

図７は、ＦＩＲ回路５０Ｄの概略図である。ＦＩＲ回路５０Ｄは、４つの遅延ユニットと、５つの係数ユニットと、１つの加算器ユニットとを有する。

遅延ユニット９１５は、信号発生器４０から電気信号を受信し、それを遅延させる。遅延ユニット９１９は、遅延ユニット９１５から電気信号を受信し、それを遅延させる。遅延ユニット９２１は、遅延ユニット９１９から電気信号を受信し、それを遅延させる。遅延ユニット９２３は、遅延ユニット９２１から電気信号を受信し、それを遅延させる。

一方、係数ユニット９１６は、信号発生器４０から電気信号を受信し、それに所定の係数を乗算する。係数ユニット９１８は、遅延ユニット９１５から電気信号を受信し、それに所定の係数を乗算する。係数ユニット９２０は、遅延ユニット９１９から電気信号を受信し、それに所定の係数を乗算する。係数ユニット９２２は、遅延ユニット９２１から電気信号を受信し、それに所定の係数を乗算する。係数ユニット９２４は、遅延ユニット９２３から電気信号を受信し、それに所定の係数を乗算する。加算器ユニット９１１は、係数ユニット９１６、９１８、９２０、９２２及び９２４から電気信号を受信し、それらを加算する。この場合、係数の大きさは、係数ユニット９１６＞係数ユニット９１８＞係数ユニット９２０＞係数ユニット９２２＞係数ユニット９２４として説明するが、本発明はそれによって限定されない。

ＦＩＲ回路５０Ｄは２つ以上のタップユニットを有する。第１の係数ユニット９１６とタップユニット（遅延ユニット９１５及び係数ユニット９１８の対、遅延ユニット９１９及び係数ユニット９２０の対、遅延ユニット９２１及び係数ユニット９２２の対、並びに遅延ユニット９２３及び係数ユニット９２４の対）は、並列に配置されている。

図８は、単一のインパルスが印加されたときのＦＩＲ回路５０Ｄの出力であり、そこでは、非遅延信号１０１１並びに遅延信号１０１２、１０１３、１０１４及び１０１５が示されており、遅延時間１０００は、遅延ユニット９１５、９１９、９２１及び９２３の遅延時間Ｄに対応する。

ＦＩＲ回路５０Ｄは、各遅延ユニットの後に係数ユニットを有し、それらのユニットはより長い期間で信号を発生させることができる。したがって、ＦＩＲ回路５０Ｄは、ＩＩＲフィルター回路５０Ａと比較して、各タイムスロットにおいて振幅を調整するために、より自由にはるかに長い時間応答を補償することができる。

図９は、リング変調器にステップ関数電圧が印加されたときの光信号応答である。出力光信号は、最初にｔ＝ｔ_０においてＩ_０だけ増大し、ラウンドトリップ時間Δｔ_２の後、ｔ＝ｔ_１においてＩ_１だけ増大し、以下同様である。出力信号は、包絡関数ｆ_２によって表すことができる。

図９は、立ち上がりエッジのステップ関数入力電圧の一例を示すが、立ち下がりエッジのステップ関数電圧に対して同様の図を得ることができる。その場合、その図は、図９の垂直鏡像図である。

上記例はステップ関数入力を示すが、実際の通信では、入力信号は、立ち上がりエッジ信号及び立ち下りエッジ信号の混合である。これは、非ゼロ復帰（ＮＲＺ）信号及び多値パルス振幅変調（ＰＡＭ）信号（ＰＡＭ４又はＰＡＭ８等）を含む。この長いテールは、いくつかの続くパルスとオーバーラップし、信号歪みをもたらし、特にＰＡＭ４信号及びＰＡＭ８信号の場合、深刻なアイの閉鎖をもたらす。

図１０は、事前補償を含むリング光変調器に印加される予測された電気信号である。電気信号の包絡関数ｆ_３は、ｆ_２の垂直鏡像に近いものである必要がある。この場合、光信号出力は、ステップ関数に略等しい。時間ステップΔｔ_３は、遅延ユニットにおける時間遅延Ｄと同じである。Δｔ_３は、通常１０ｐｓ～２０ｐｓとすることができ、５６ＧＢｄ～１１２ＧＢｄ変調速度に対応する。

図１０は、立ち下がりエッジのステップ関数の一例を示すが、立ち上がりエッジのステップ関数電圧に対して同様の図を得ることができる。

この回路例により、減衰する振幅で５つの連続パルスを発生させることができる。これは、リング光変調器内の再循環する光によってもたらされる歪みを、ＦＩＲフィルターによって或る程度まで事前補償することができることを意味する。タップの数を更に増加させることにより、より正確な事前補償を実現することができる。

例としてリング光変調器を使用するように考察したが、上述した事前補償技法は、ディスク共振器及びリング光変調器の組合せに適用することができる。

Claims (6)

1. 光源からの光を循環させて光信号に変調する光リング回路であって、
   導波路の近くに位置し該導波路を伝播する光を結合し、一対の電極を備えるリング変調器と、
   前記光信号に対応する電気信号を送信する信号発生器と、
   出力信号を発生させる無限インパルス応答フィルター回路であって、該無限インパルス応答フィルター回路は、加算器ユニットと遅延ユニット及び係数ユニットを有する少なくとも１つのタップユニットとを備え、前記加算器ユニットは、前記遅延ユニットの遅延時間の少なくとも２倍の遅延時間により前記電気信号の信号成分を事前補償するために、前記信号発生器からの非遅延電気信号と、前記少なくとも１つのタップユニットにおける前記遅延ユニット及び前記係数ユニットを通して渡される変更されたフィードバック信号とを受信し、それらを加算することで、受信した信号の時間差を利用して前記光を循環させることによってもたらされる歪みを事前補償するように構成されている、無限インパルス応答フィルター回路と、
   前記出力信号に基づいて前記電極に電圧を印加するドライバー回路と、
   を備え、
   前記遅延時間とは、前記加算器ユニットが受信する前記非遅延電気信号と、前記加算器ユニットが前記フィードバック信号として受信する最初のフィードバック信号との時間差である、
   光リング回路。
2. 前記無限インパルス応答フィルター回路は、１つ以上のタップユニットを含む無限インパルス応答フィルターを含む、請求項１に記載の光リング回路。
3. 前記無限インパルス応答フィルター回路は、２つ以上のタップユニットを含む無限インパルス応答フィルターを含み、前記２つ以上のタップユニットは並列に配置されている、請求項１に記載の光リング回路。
4. 光源からの光を循環させて光信号に変調する光リング回路であって、
   導波路の近くに位置し該導波路を伝播する光を結合し、一対の電極を備えるリング変調器と、
   前記光信号に対応する電気信号を送信する信号発生器と、
   出力信号を発生させる有限インパルス応答フィルター回路であって、該有限インパルス応答フィルター回路は、加算器ユニットと、第１の係数ユニットと、遅延ユニット及び第２の係数ユニットを有する少なくとも１つのタップユニットとを備え、前記加算器ユニットは、前記遅延ユニットの遅延時間の少なくとも２倍の遅延時間により前記電気信号の信号成分を事前補償するために、前記信号発生器からの非遅延電気信号について、前記第１の係数ユニットを通して渡される第１の変更された信号と、前記少なくとも１つのタップユニットにおける前記遅延ユニット及び前記第２の係数ユニットを通して渡される第２の変更された信号とを受信し、それらを加算することで、受信した信号の時間差を利用して前記光を循環させることによってもたらされる歪みを事前補償するように構成されている、有限インパルス応答フィルター回路と、
   前記出力信号に基づいて前記電極に電圧を印加するドライバー回路と、
   を備え、
   前記遅延時間とは、前記加算器ユニットが受信する前記第１の変更された信号と、前記加算器ユニットが１つの前記遅延ユニットを経由して受信する前記第２の変更された信号との時間差である、
   光リング回路。
5. 前記有限インパルス応答フィルター回路は、１つ以上のタップユニットを含む有限インパルス応答フィルターを含む、請求項４に記載の光リング回路。
6. 前記有限インパルス応答フィルター回路は、２つ以上のタップユニットを含む有限インパルス応答フィルターを含み、前記２つ以上のタップユニットは並列に配置されている、請求項４に記載の光リング回路。

Images