JP7146650B2 - 通信装置、通信方法、プログラム、および、通信システム - Google Patents

通信装置、通信方法、プログラム、および、通信システム Download PDF

Info

Publication number
JP7146650B2
JP7146650B2 JP2018568088A JP2018568088A JP7146650B2 JP 7146650 B2 JP7146650 B2 JP 7146650B2 JP 2018568088 A JP2018568088 A JP 2018568088A JP 2018568088 A JP2018568088 A JP 2018568088A JP 7146650 B2 JP7146650 B2 JP 7146650B2
Authority
JP
Japan
Prior art keywords
bus
signal line
communication
communication device
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018568088A
Other languages
English (en)
Other versions
JPWO2018150868A1 (ja
Inventor
宏雄 高橋
峰志 横川
俊久 百代
直弘 越坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2018150868A1 publication Critical patent/JPWO2018150868A1/ja
Application granted granted Critical
Publication of JP7146650B2 publication Critical patent/JP7146650B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4081—Live connection to bus, e.g. hot-plugging
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/378—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)
  • Small-Scale Networks (AREA)
  • Bus Control (AREA)

Description

本開示は、通信装置、通信方法、プログラム、および、通信システムに関し、特に、より確実に通信を行うことができるようにした通信装置、通信方法、プログラム、および、通信システムに関する。
従来、複数のデバイスが実装されたボード内でバスを介したデバイス間の通信に用いられるバスＩＦ（Interface）として、例えば、I2C（Inter-Integrated Circuit）が多く利用されている。また、近年、I2Cの高速化を実現することが求められており、次世代の規格としてI3C（Improved Inter Integrated Circuit）の規定が策定され、その改定が進められている。
例えば、I2CおよびI3Cは、バスＩＦを介した通信の主導権を有するマスタによる制御に従って、バスＩＦに接続されているスレーブと通信を行うことができるように構成される。また、I3Cでは、I2Cのスレーブと通信を行うことができるように互換性を維持するための機能や、バスＩＦに途中からスレーブが参加することを可能とするホットジョインと称される機能などが提供される。
例えば、特許文献１には、ホスト・プロセッサとサブシステム・コントローラとを、I2Cにより相互接続するディジタル・データ処理システムが開示されている。また、特許文献２には、標準I2Cプロトコルの上部に層状に配置された通信プロトコルを実現する方法が開示されている。
特開２０００－９９４４８号公報 特開２００２－１７５２６９号公報
ところで、I3Cにおいてホットジョインが行われるとき、ある特定の条件下において、新たに接続されたスレーブがバスＩＦに参加することができなくなるデッドロックが発生する可能性があった。そのため、新たに接続されたスレーブが、通信を正常に行うことができない状態となることが懸念される。
本開示は、このような状況に鑑みてなされたものであり、より確実に通信を行うことができるようにするものである。
本開示の一側面の通信装置は、少なくとも１台以上の他の通信装置との間で、データ信号線およびクロック信号線を含むバスを介して、信号の送受信を行う送受信部と、前記バスに通信装置自身が追加的に接続されたことが、前記バスを介した通信の主導権を有する前記他の通信装置によって検出されないエラーの発生を回避する処理を行うエラー回避部とを備え、前記エラー回避部は、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、前記データ信号線および前記クロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることを検出すると、前記バスへの追加的な接続を要求する信号を前記送受信部により送信させる。
本開示の一側面の通信方法またはプログラムは、少なくとも１台以上の他の通信装置との間で、データ信号線およびクロック信号線を含むバスを介して、信号の送受信を行い、前記バスに通信装置自身が追加的に接続されたことが、前記バスを介した通信の主導権を有する前記他の通信装置によって検出されないエラーの発生を回避する処理を行うステップを含み、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、前記データ信号線および前記クロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることを検出すると、前記バスへの追加的な接続を要求する信号が送信される。
本開示の一側面の通信システムは、バスを介した通信の主導権を有する第１の通信装置、および、前記第１の通信装置による制御に従って通信を行う第２の通信装置によって、前記バスを介して通信を行うことができるように構成される通信システムにおいて、前記第１の通信装置および前記第２の通信装置それぞれは、少なくとも１台以上の他の通信装置との間で、データ信号線およびクロック信号線を含むバスを介して、信号の送受信を行う送受信部を備え、前記第２の通信装置が、前記バスに通信装置自身が追加的に接続されたことが、前記第１の通信装置によって検出されないエラーの発生を回避する処理を行うエラー回避部を備え、前記エラー回避部は、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、前記データ信号線および前記クロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることを検出すると、前記バスへの追加的な接続を要求する信号を前記送受信部により送信させる。
本開示の一側面においては、少なくとも１台以上の他の通信装置との間で、データ信号線およびクロック信号線を含むバスを介して、信号の送受信が行われ、バスに通信装置自身が追加的に接続されたことが、バスを介した通信の主導権を有する他の通信装置によって検出されないエラーの発生を回避する処理が行われる。そして、データ信号線およびクロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、データ信号線およびクロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることが検出されると、バスへの追加的な接続を要求する信号が送信される。
本開示の一側面によれば、より確実に通信を行うことができる。
バスＩＦおよびホットジョインについて説明する図である。 ホットジョイン要求の流れについて説明する図である。 本技術を適用したバスＩＦの第１の実施の形態の構成例を示すブロック図である。 ホットジョイン要求について説明する図である。 I3Cメインマスタが実行する処理を説明するフローチャートである。 I3Cスレーブがホットジョインを行う際に実行する処理を説明するフローチャートである。 本技術を適用したバスＩＦの第２の実施の形態の構成例を示すブロック図である。 ＨＪ要求エラーの検出について説明する図である。 ホットジョイン要求に続いて伝送される信号の一例を示す図である。 本技術を適用したバスＩＦの第３の実施の形態の構成例を示すブロック図である。 I3Cメインマスタの実装例を示す図である。 I3Cスレーブの実装例を示す図である。 図１１のI3Cメインマスタが実行する処理を説明するフローチャートである。 本技術を適用したコンピュータの一実施の形態の構成例を示すブロック図である。
以下、本技術を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
＜バスＩＦおよびホットジョインについて＞
まず、図１を参照して、I3C規格に準じて構成されるバスＩＦ、および、I3Cスレーブのホットジョインについて説明する。
図１に示すバスＩＦ１１は、I3Cメインマスタ１２、I3Cセカンダリマスタ１３－１および１３－２、I3Cスレーブ１４－１乃至１４－３、並びに、I2Cスレーブ１５－１および１５－２が、データ信号線１６－１およびクロック信号線１６－２を介して接続されて構成される。そして、図１では、I3Cスレーブ１４－３が、バスＩＦ１１にホットジョインされる例が示されている。
I3Cメインマスタ１２は、バスＩＦ１１における通信の主導権を有するデバイスであり、データ信号線１６－１およびクロック信号線１６－２を介して、バスＩＦ１１に接続される他のデバイスと通信を行うことができる。
I3Cセカンダリマスタ１３－１および１３－２は、I3Cメインマスタ１２に替わって、バスＩＦ１１における通信の主導権を有することができる機能を備えたデバイスであり、I3Cメインマスタ１２による制御に従って通信が行われているときにはI3Cスレーブ１４と同様の動作を行う。なお、以下適宜、I3Cセカンダリマスタ１３－１および１３－２を区別する必要がない場合、単に、I3Cセカンダリマスタ１３と称する。
I3Cスレーブ１４－１乃至１４－３は、I3Cメインマスタ１２による制御に従って通信を行うデバイスであり、データ信号線１６－１およびクロック信号線１６－２を介して、I3Cメインマスタ１２と通信を行うことができる。なお、以下適宜、I3Cスレーブ１４－１乃至１４－３を区別する必要がない場合、単に、I3Cスレーブ１４と称する。
I2Cスレーブ１５－１および１５－２は、I2C規格に準じて通信を行うことができるデバイスであり、I3CがI2Cと互換性を維持していることより、バスＩＦ１１においてI3Cメインマスタ１２による制御に従って通信を行うことができる。なお、以下適宜、I2Cスレーブ１５－１および１５－２を区別する必要がない場合、単に、I2Cスレーブ１５と称する。
データ信号線１６－１は、シリアルデータSDAを伝送する信号線であり、クロック信号線１６－２は、シリアルクロックSCLを伝送する信号線である。
このように、バスＩＦ１１は、I3C規格に準拠したI3Cセカンダリマスタ１３およびI3Cスレーブ１４だけでなく、I2C規格に準拠したI2Cスレーブ１５が混在した構成であっても正常に稼働することができる。
また、I3Cでは、例えば、バスＩＦ１１に接続されている複数のデバイスのうち、使用されていないデバイスについては、電源をオフ状態とすることによって、バスＩＦ１１全体としての低消費電力化を図ることができる。
例えば、図１の上側に示すように、電源がオフ状態とされているI3Cスレーブ１４－３の使用を開始するとき、I3Cスレーブ１４－３以外のデバイスによって稼働している状態のバスＩＦ１１に対して、I3Cスレーブ１４－３がホットジョインされる。即ち、図１の下側に示すように、I3Cスレーブ１４－３の電源がオン状態に切り替えられた後、後述するようなホットジョイン要求が行われることで、I3Cスレーブ１４－３が、バスＩＦ１１に参加することができる。
なお、このようにI3Cスレーブ１４－３の電源をオン／オフさせる他、稼働している状態のバスＩＦ１１に対して、電源がオン状態のI3Cスレーブ１４－３を物理的に接続することによっても、I3Cスレーブ１４－３をホットジョインさせることができる。また、I3Cメインマスタ１２とI3Cスレーブ１４およびI2Cスレーブ１５とによって稼働しているバスＩＦ１１に、追加的にI3Cスレーブ１４がホットジョインされる他、例えば、１台のI3Cメインマスタ１２だけによって稼働しているバスＩＦ１１に、新たに１台のI3Cスレーブ１４がホットジョインされることもある。
次に、図２を参照して、図１のバスＩＦ１１におけるホットジョイン要求の流れについて説明する。
バスＩＦ１１では、ホットジョインに対応したI3Cスレーブ１４が、バスＩＦ１１がアイドル状態であることを認識したときにデータ信号線１６－１の電位をＨレベルからＬレベルに切り替えることによって、ホットジョイン要求を行うと規定することができる。また、I3Cスレーブ１４は、バスアイドルカウンタによって、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態が所定期間よりも長く継続されていることを検出することで、バスＩＦ１１がアイドル状態であることを認識することができる。
ここで、図２には、バスＩＦ１１での通信の終了を宣言するストップコンディション（STOP）の検出が、バスアイドルカウンタがカウントを開始するカウント起点の条件として設定されているときにおけるホットジョイン要求の一例が示されている。
図２のＡに示すように、バスＩＦ１１の通信が行われている最中のタイミングｔ１において、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続されると、そのI3Cスレーブ１４は、ストップコンディションが検出されるのを待機する状態となる。そして、バスＩＦ１１に接続されたI3Cスレーブ１４は、ストップコンディションの検出に応じてバスアイドルカウンタを起動してカウントを開始する。
その後、I3Cスレーブ１４は、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルである状態が所定期間より長く、例えば、１ｍｓよりも長く継続することを検出したときに、バスＩＦ１１がアイドル状態であると認識することができる。従って、ホットジョインに対応したI3Cスレーブ１４は、バスＩＦ１１がアイドル状態であると認識した後のタイミングｔ２において、データ信号線１６－１の電位をＨレベルからＬレベルに切り替えることによって、ホットジョイン要求を行うことができる。
一方、I3Cメインマスタ１２は、ホットジョイン要求（または、割り込みの要求）があったことを認識すると、クロック信号線１６－２を介してシリアルクロックSCLの送信を開始し、その後の通信処理を行うことができる。
このように、バスＩＦ１１で通信が行われているときにI3Cスレーブ１４が接続されると、そのI3Cスレーブ１４は、ストップコンディションを検出した後にバスＩＦ１１がアイドル状態であることを認識し、問題なくホットジョイン要求を行うことができる。
ところが、図２のＢに示すように、バスＩＦ１１の通信が行われていないタイミングｔ１において、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続された場合、I3Cメインマスタ１２と他のデバイスとの間で通信が完了しているため、ストップコンディションが発行されることがない。この場合、バスＩＦ１１に接続されたI3Cスレーブ１４は、ストップコンディションが検出されるのを待機し続けるデッドロックとなってしまう。従って、バスＩＦ１１に接続されたにも関わらず、I3Cスレーブ１４は、ホットジョイン要求を行うことができなくなる結果、バスＩＦ１１に参加することができない状態となってしまう。
このように、ストップコンディションの検出が、バスアイドルカウンタのカウント起点の条件として設定されている場合、バスＩＦ１１に接続されたI3Cスレーブ１４がデッドロックしてしまうことが懸念される。そのため、このような状態となることを回避し、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に確実に参加し、その後の通信を正常に行うことができるようにする必要がある。
＜バスＩＦの第１の構成例＞
図３は、本技術を適用したバスＩＦ１１の第１の実施の形態の構成例を示すブロック図である。
図３に示すバスＩＦ１１は、I3Cメインマスタ１２、I3Cスレーブ１４－１および１４－２、並びに、I2Cスレーブ１５が、データ信号線１６－１およびクロック信号線１６－２を介して接続されて構成される。
I3Cメインマスタ１２は、送受信部２１およびエラー回避通信処理部２２を備えて構成される。
送受信部２１は、データ信号線１６－１およびクロック信号線１６－２を介して、I3Cスレーブ１４およびI2Cスレーブ１５と信号の送受信を行う。例えば、送受信部２１は、クロック信号線１６－２を駆動することにより送信するシリアルクロックSCLのタイミングに合わせて、データ信号線１６－１に対する駆動を行う（電位をＨレベルまたはＬレベルに切り替える）ことにより、I3Cスレーブ１４またはI2Cスレーブ１５に信号を送信する。また、送受信部２１は、クロック信号線１６－２のシリアルクロックSCLのタイミングに合わせて、I3Cスレーブ１４またはI2Cスレーブ１５がデータ信号線１６－１に対する駆動を行うことによって、I3Cスレーブ１４またはI2Cスレーブ１５から送信されてくる信号を受信する。なお、クロック信号線１６－２に対する駆動は、常に、マスタ１２側により行われる。
エラー回避通信処理部２２は、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性がある場合、送受信部２１に対して、I2Cスレーブ１５と通信を行う際の通信速度の下限を規定する。これにより、エラー回避通信処理部２２は、後述する図４を参照して説明するように、I3Cメインマスタ１２およびI2Cスレーブ１５の通信中に意図しないホットジョイン要求が行われることに起因した通信エラーが発生することを防止することができる。例えば、上述したように、I3Cスレーブ１４がホットジョインする際に、バスＩＦ１１がアイドル状態であると認識するのに１ｍｓを要する場合、エラー回避通信処理部２２は、I2Cスレーブ１５の通信速度の下限を、例えば、１kHz（Ｈ幅＝0.5ｍＳ）に制限する。つまり、I2Cスレーブ１５が通信に用いるシリアルクロックSCLの周波数に応じてクロック信号線１６－２の電位がＨレベルである時間が、I3Cスレーブ１４がバスＩＦ１１のアイドル状態を認識するのに要する時間より短くなるように制限される。
I3Cスレーブ１４は、送受信部３１およびエラー回避接続処理部３２を備えて構成される。
送受信部３１は、データ信号線１６－１およびクロック信号線１６－２を介して、I3Cメインマスタ１２と信号の送受信を行う。例えば、送受信部３１は、クロック信号線１６－２のシリアルクロックSCLのタイミングに合わせて、I3Cメインマスタ１２がデータ信号線１６－１に対する駆動を行うことによって、I3Cメインマスタ１２から送信されてくる信号を受信する。また、送受信部３１は、クロック信号線１６－２のシリアルクロックSCLのタイミングに合わせて、データ信号線１６－１に対する駆動を行うことによって、I3Cメインマスタ１２に信号を送信する。
エラー回避接続処理部３２は、上述の図２を参照して説明したようなデッドロックの発生を回避して、I3Cスレーブ１４がホットジョインを確実に行うことができるようにするための接続処理を行う。例えば、エラー回避接続処理部３２には、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることの検出が、バスアイドルカウンタのカウント起点の条件として設定されている。
従って、エラー回避接続処理部３２は、データ信号線１６－１およびクロック信号線１６－２の電位を監視し、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることを検出したタイミングでバスアイドルカウンタを起動する。そして、エラー回避接続処理部３２は、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態が１ｍｓよりも長く継続することを検出したときに、バスＩＦ１１がアイドル状態であると認識して、ホットジョイン要求を行う。
I2Cスレーブ１５は、送受信部４１を備えて構成され、送受信部４１は、データ信号線１６－１およびクロック信号線１６－２を介して、I3Cメインマスタ１２と信号の送受信を行う。例えば、I2Cでは、I3Cにおける通信よりも低速のシリアルクロックSCLを用いて通信を行うように規定されており、I2Cスレーブ１５は、I3Cスレーブ１４よりも低速で通信を行う。
図４を参照して、図３のバスＩＦ１１におけるホットジョイン要求について説明する。
図３を参照して上述したように、I3Cスレーブ１４のエラー回避接続処理部３２では、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることの検出が、バスアイドルカウンタのカウント起点の条件として設定されている。また、I3Cでは、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態が１ｍｓよりも長く継続することを検出したときに、バスＩＦ１１がアイドル状態であると認識して、ホットジョイン要求を行うように規定されている。
例えば、I3Cメインマスタ１２がI3Cスレーブ１４と通信を行っているときには、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態は１ｍｓ未満となっている。そのため、I3Cメインマスタ１２が他のI3Cスレーブ１４と通信を行っているときに、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続されても、バスＩＦ１１がアイドル状態ではないため、ホットジョイン要求は行われない。従って、この場合、I3Cメインマスタ１２が他のI3Cスレーブ１４との通信を終了したタイミングで、バスＩＦ１１に接続されたI3Cスレーブ１４は、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルとなったことを検出し、バスアイドルカウンタを起動することができる。
そして、図４のＡに示すように、バスＩＦ１１の通信が行われていないタイミングｔ１で、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続されたとする。この場合、I3Cスレーブ１４のエラー回避接続処理部３２は、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることを検出して、バスアイドルカウンタを起動する。そして、エラー回避接続処理部３２は、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態が１ｍｓよりも長く継続することを検出すると、バスＩＦ１１がアイドル状態であると認識することができる。従って、エラー回避接続処理部３２は、バスＩＦ１１がアイドル状態であると認識した後のタイミングｔ２において、データ信号線１６－１の電位をＨレベルからＬレベルに切り替えることによって、ホットジョイン要求を行うことができる。
このように、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることの検出を、バスアイドルカウンタのカウント起点の条件として設定することで、図２を参照して上述したようなデッドロックの発生を回避することができる。
即ち、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続されるタイミングが、バスＩＦ１１において通信が行われているか否かに関わらず、I3Cスレーブ１４は、デッドロックとなることを回避して確実に、ホットジョインを行うことができる。従って、バスＩＦ１１では、I3Cスレーブ１４がバスＩＦ１１に確実に参加して、その後の通信を正常に行うことができる。
ところで、I2Cでは、I3Cでの通信よりも低速のシリアルクロックSCLで通信が行われるため、例えば、0.1kHz（＝10ｍｓ）などの非常に低速で通信が行われることもある。従って、I3Cメインマスタ１２がI2Cスレーブ１５と通信を行っているときに、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態が１ｍｓよりも長く継続することがある。
例えば、図４のＢに示すように、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続されるタイミングｔ１によっては、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態が１ｍｓよりも長く継続することがある。そのため、バスＩＦ１１に接続されたI3Cスレーブ１４が、バスＩＦ１１はアイドル状態であると誤認識したタイミングｔ２において、ホットジョイン要求を行ってしまうことがある。しかしながら、タイミングｔ２においてI3Cメインマスタ１２およびI2Cスレーブ１５が通信中であるため、そのような意図しないホットジョイン要求に起因して通信エラーが発生してしまうことが想定される。
そこで、I3Cメインマスタ１２のエラー回避通信処理部２２は、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性がある場合、I2Cスレーブ１５と通信を行う際の通信速度の下限を、例えば、１kHz（Ｈ幅＝0.5ｍＳ）に制限する。これにより、I3Cメインマスタ１２がI2Cスレーブ１５と通信を行っているときに、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態が１ｍｓよりも長く継続することを回避することができる。
従って、I3Cメインマスタ１２およびI2Cスレーブ１５の通信中に意図しないホットジョイン要求が行われることがなく、上述したような通信エラーが発生することは回避される。
なお、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性がなければ、I2Cスレーブ１５と通信を行う際の通信速度の下限を制限する必要はない。そこで、I3Cメインマスタ１２のファームウェアには、バスＩＦ１１のシステム設計者が設計を行う際に知っている必要がある設定情報（要件）として、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性があるか否かを示す情報が予め書き込まれている。その他、I3Cメインマスタ１２のファームウェアには、バスＩＦ１１に接続されるI3Cの規格に準拠したデバイスの個数や、それらのデバイスのスタティックアドレス、バスＩＦ１１に接続されているI2Cスレーブ１５に関する情報などが、設定情報として書き込まれている。
このように、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性があるか否かを示す情報をI3Cメインマスタ１２のファームウェアに書き込むのは、I3Cメインマスタ１２が、その情報を事前に認識することができないためである。例えば、仮に、バスＩＦ１１に接続されるI3Cスレーブ１４の内部のレジスタに、そのI3Cスレーブ１４がホットジョインに対応していることを示すフラグが設定されていたとする。しかしながら、I3Cメインマスタ１２は、そのI3Cスレーブ１４の電源がオン状態となる前に、バスＩＦ１１を介してレジスタの内容を読み出すことができない。即ち、I3Cメインマスタ１２は、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続されるかどうかを、ホットジョインが行われる前に認識することはできない。
従って、上述したように、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性があるか否かを示す情報をI3Cメインマスタ１２のファームウェアに予め書き込む必要がある。なお、このようにファームウェアに書き込む他、例えば、I3Cメインマスタ１２に設けられる外部接続端子を利用してピンを設定することで、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性があるか否かを認識させることができる。
＜I3CメインマスタおよびI3Cスレーブによる処理＞
図５に示すフローチャートを参照して、I3Cメインマスタ１２が実行する処理について説明する。
例えば、I3Cメインマスタ１２に電源が投入されると処理が開始され、ステップＳ１１において、エラー回避通信処理部２２は、I3Cメインマスタ１２のファームウェアに書き込まれている設定情報を読み出す。
ステップＳ１２において、エラー回避通信処理部２２は、ステップＳ１１で読み出した設定情報に基づいて、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性があるか否かを判定する。
ステップＳ１２において、エラー回避通信処理部２２が、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性があると判定した場合、処理はステップＳ１３に進む。一方、その可能性がないと判定された場合には、ステップＳ１３の処理はスキップされる。
ステップＳ１３において、エラー回避通信処理部２２は、送受信部２１に対して、I2Cスレーブ１５と通信を行う際の通信速度の下限を規定する。これに従い、送受信部２１は、I2Cスレーブ１５との通信速度の下限を、例えば、１kHz（Ｈ幅＝0.5ｍＳ）程度に制限する。
その後、ステップＳ１４において、I3Cメインマスタ１２は通常の通信処理を実行し、送受信部２１は、I3Cスレーブ１４またはI2Cスレーブ１５と信号の送受信を行う。
ステップＳ１５において、送受信部２１は、ホットジョインに対応したI3Cスレーブ１４によるホットジョイン要求が検出されたか否かを判定する。例えば、バスＩＦ１１がアイドル状態であるときに、データ信号線１６－１の電位がＨレベルからＬレベルに切り替えられた場合、送受信部２１は、ホットジョイン要求が検出されたと判定する。
ステップＳ１５において、送受信部２１が、ホットジョインに対応したI3Cスレーブ１４によるホットジョイン要求が検出されていないと判定した場合、処理はステップＳ１４に戻り、以下同様に、通常の通信処理が継続して行われる。
一方、ステップＳ１５において、送受信部２１が、ホットジョインに対応したI3Cスレーブ１４によるホットジョイン要求が検出されたと判定した場合、処理はステップＳ１６に進む。
ステップＳ１６において、送受信部２１は、ホットジョインを要求したI3Cスレーブ１４との間で、バスＩＦ１１への参加に必要となる各種の処理を行う。その後、処理はステップＳ１４に戻り、以下同様に、通常の通信処理が継続して行われる。
以上のように、I3Cメインマスタ１２は、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性がある場合には、I2Cスレーブ１５との通信速度の下限を制限することができる。これにより、I3Cメインマスタ１２は、I2Cスレーブ１５の通信中に意図しないホットジョイン要求が行われることを回避して、そのようなホットジョイン要求に起因した通信エラーの発生を防止することができる。従って、I3Cメインマスタ１２は、バスＩＦ１１における通信を、より確実に行うことができる。
図６に示すフローチャートを参照して、I3Cスレーブ１４がホットジョインを行う際に実行する処理について説明する。
例えば、バスＩＦ１１に接続されたI3Cスレーブ１４に電源が投入されると処理が開始され、ステップＳ２１において、エラー回避接続処理部３２は、データ信号線１６－１およびクロック信号線１６－２の電位を監視する。
ステップＳ２２において、エラー回避接続処理部３２は、ステップＳ２１における電位の監視結果に基づいて、バスアイドルカウンタのカウント起点の条件が検出されたか否かを判定する。例えば、エラー回避接続処理部３２は、上述の図３を参照して説明したように、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることを検出したとき、バスアイドルカウンタのカウント起点の条件が検出されたと判定する。
ステップＳ２２において、エラー回避接続処理部３２が、バスアイドルカウンタのカウント起点の条件が検出されていないと判定した場合、処理はステップＳ２１に戻り、データ信号線１６－１およびクロック信号線１６－２の電位の監視が継続して行われる。
一方、ステップＳ２２において、エラー回避接続処理部３２が、バスアイドルカウンタのカウント起点の条件が検出されたと判定した場合、エラー回避接続処理部３２はバスアイドルカウンタを起動してカウントを開始させて、処理はステップＳ２３に進む。
ステップＳ２３において、エラー回避接続処理部３２は、バスＩＦ１１がアイドル状態であることが確認されたか否かを判定する。例えば、バスアイドルカウンタは、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態を維持している間だけカウントを継続する。従って、エラー回避接続処理部３２は、バスアイドルカウンタによるカウントが１ｍｓを超えたとき、バスＩＦ１１がアイドル状態であると確認することができる。
ステップＳ２３において、エラー回避接続処理部３２が、バスＩＦ１１がアイドル状態であることが確認されていないと判定した場合、処理はステップＳ２１に戻る。例えば、バスアイドルカウンタによるカウントが１ｍｓ未満のうちにデータ信号線１６－１またはクロック信号線１６－２の電位がＬレベルになった場合、バスＩＦ１１がアイドル状態であることが確認されていないと判定される。つまり、この場合、バスＩＦ１１はアイドル状態ではないため、ホットジョイン要求が行われず、処理はステップＳ２１に戻って、データ信号線１６－１およびクロック信号線１６－２の電位の監視が継続して行われる。
一方、ステップＳ２３において、エラー回避接続処理部３２が、バスＩＦ１１がアイドル状態であることが確認されたと判定した場合、処理はステップＳ２４に進み、エラー回避接続処理部３２は、送受信部３１に対してホットジョイン要求を行うように指示する。これに応じ、送受信部３１は、データ信号線１６－１の電位をＨレベルからＬレベルに切り替えることにより、ホットジョイン要求を行う。
ステップＳ２４の処理後、I3Cスレーブ１４がホットジョインを行う際に実行する処理は終了される。その後、例えば、上述した図５のステップＳ１６において、I3Cメインマスタ１２との間で、バスＩＦ１１への参加に必要となる各種の処理が行われ、I3Cスレーブ１４は、バスＩＦ１１に参加することができる。
以上のように、I3Cスレーブ１４は、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることの検出を、バスアイドルカウンタのカウント起点の条件として、バスＩＦ１１がアイドル状態であるか否かを確認することができる。これにより、バスＩＦ１１に接続されたI3Cスレーブ１４が、バスＩＦ１１がアイドル状態であるか否かの確認を開始することができずに、バスＩＦ１１に参加することができなくなることを回避することができる。従って、バスＩＦ１１に接続されたI3Cスレーブ１４は、ホットジョイン要求を確実に行うことができ、バスＩＦ１１に参加して通信を行うことができる。
＜バスＩＦの第２の構成例＞
図７は、本技術を適用したバスＩＦ１１の第２の実施の形態の構成例を示すブロック図である。
図７に示すバスＩＦ１１Ａは、I3Cメインマスタ１２Ａ、および、I3Cスレーブ１４－１乃至１４－３が、データ信号線１６－１およびクロック信号線１６－２を介して接続されて構成されている。なお、バスＩＦ１１Ａにおいて、図３のバスＩＦ１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
即ち、バスＩＦ１１Ａは、I2Cスレーブ１５の共存が禁止されており、I2Cスレーブ１５が接続されない構成となっている点で、図３を参照して説明したバスＩＦ１１と異なる構成となっている。
上述したように、図３のバスＩＦ１１では、I2Cスレーブ１５の共存が許可されていることより、I3Cメインマスタ１２およびI2Cスレーブ１５の通信中に意図しないホットジョイン要求が行われることがあり、これによって通信エラーが発生することがあった。そのため、図３のバスＩＦ１１では、I3Cメインマスタ１２がI2Cスレーブ１５と通信を行う際の通信速度の下限を制限して、通信エラーの発生を回避する必要があった。
これに対し、バスＩＦ１１Ａでは、I2Cスレーブ１５が接続されない構成となっているため、意図しないホットジョイン要求が行われることもない。従って、I3Cメインマスタ１２Ａは、送受信部２１を備えるだけでよく、図３のエラー回避通信処理部２２を備える必要がない構成となっている。
また、バスＩＦ１１ＡのI3Cスレーブ１４は、図３のバスＩＦ１１のI3Cスレーブ１４と同様に、送受信部３１およびエラー回避接続処理部３２を備えて構成され、デッドロックが発生することなくホットジョインを行うことができる。即ち、I3Cスレーブ１４のエラー回避接続処理部３２は、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることを検出したとき、バスアイドルカウンタのカウントを開始させ、バスＩＦ１１がアイドル状態であるか否かを確認する。つまり、I3Cスレーブ１４は、上述の図５に示したフローチャートと同様の処理を行うことができる。
以上のように、バスＩＦ１１Ａは、I2Cスレーブ１５の共存が禁止された構成とすることで、意図しないホットジョイン要求に起因した通信エラーが発生することがなく、バスＩＦ１１Ａに接続されるI3Cスレーブ１４は、ホットジョインを確実に行うことができる。従って、バスＩＦ１１Ａでは、ホットジョインされたI3Cスレーブ１４は確実に通信を行うことができる。
ところで、I2Cスレーブ１５の共存が禁止されているにも拘らず、バスＩＦ１１Ａに対してI2Cスレーブ１５が接続されてしまうことについて対策する必要がある。
例えば、I3Cメインマスタ１２Ａが、禁止事項に反して接続されているI2Cスレーブ１５と通信を行っているときに、I3Cスレーブ１４がホットジョイン要求を行うことによって通信エラー（以下適宜、ＨＪ要求エラーと称する）が発生する。但し、伝播遅延が発生するのに伴って、I3Cメインマスタ１２ＡがＨＪ要求エラーを検出することができないこともある。
図８を参照して、I3Cメインマスタ１２ＡがI2Cスレーブ１５と0.1kHz（＝10ｍｓ）の通信速度で通信を行っているときに、ＨＪ要求エラーが発生したときの信号について説明する。
図８のＡには、I3Cメインマスタ１２Ａが、ＨＪ要求エラーを検出することができる場合における信号の波形が示されており、図８のＢには、I3Cメインマスタ１２Ａが、ＨＪ要求エラーを検出することができない場合における信号の波形が示されている。また、図８のＡおよび図８のＢの上側には、I3Cメインマスタ１２Ａの出力端でのシリアルクロックSCLm、および、I3Cメインマスタ１２Ａの出力端でのシリアルデータSDAmが示されている。同様に、図８のＡおよび図８のＢの下側には、I3Cスレーブ１４の出力端でのシリアルクロックSCLs、および、I3Cスレーブ１４の出力端でのシリアルデータSDAsが示されている。
図８のＡに示すように、I3Cメインマスタ１２ＡがシリアルクロックSCLmをＨレベルからＬレベルに駆動したとき、伝播遅延に応じて遅延した後、シリアルクロックSCLsが、ＨレベルからＬレベルに切り替えられる。その後、シリアルクロックSCLsおよびシリアルデータSDAsがＨレベルであるときに、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１Ａに接続されると、そのI3Cスレーブ１４は、バスアイドルカウンタを起動する。そして、シリアルクロックSCLsおよびシリアルデータSDAsがＨレベルを維持したまま１ｍｓが経過すると、I3Cスレーブ１４は、シリアルクロックSCLsをＨレベルからＬレベルに駆動してホットジョイン要求を行う。
このとき、図８のＡに示すように、伝播遅延に応じてシリアルクロックSCLmがＨレベルからＬレベルに切り替えられるまでのタイミングが、I3Cメインマスタ１２ＡがシリアルクロックSCLmをＨレベルからＬレベルに駆動するタイミングよりも早ければ、I3Cメインマスタ１２Ａは、ＨＪ要求エラーを検出することができる。従って、この場合、I3Cメインマスタ１２Ａは、I2Cスレーブ１５との通信で使用する通信速度に従ってシリアルクロックSCLmをＨレベルからＬレベルに駆動するよりも前に、I2Cスレーブ１５との通信で使用する通信速度のシリアルクロックSCLの送信を停止する。そして、I3Cメインマスタ１２Ａは、I3Cスレーブ１４との通信で使用する通信速度のシリアルクロックSCLの送信に切り替えて、I3Cスレーブ１４と通信を行うことができる。
一方、図８のＢに示すように、伝播遅延に応じてシリアルクロックSCLmがＨレベルからＬレベルに切り替えられるまでのタイミングが、I3Cメインマスタ１２ＡがシリアルクロックSCLmをＨレベルからＬレベルに駆動するタイミングよりも遅ければ、I3Cメインマスタ１２Ａは、ＨＪ要求エラーを検出することができない。つまり、図８のＢにおいて白抜きの矢印で示すように、ホットジョイン要求を行ってから、I3Cメインマスタ１２Ａの駆動に従ってシリアルクロックSCLsがＨレベルからＬレベルに切り替えられるまでの間隔が短い場合、ＨＪ要求エラーを検出することは困難である。従って、この場合、I3Cメインマスタ１２Ａは、I3Cスレーブ１４と通信を行うことはできない。
このようにＨＪ要求エラーが発生する事態に対して、I3Cメインマスタ１２ＡまたはI2Cスレーブ１５は、次に示すような第１乃至第４の対策を行うことができる。
第１の対策では、I3Cメインマスタ１２Ａは、ＨＪ要求エラーを検出することができた場合、ホットジョインを要求してきたI3Cスレーブ１４を優先して、I2Cスレーブ１５との通信を中断する。そして、I3Cメインマスタ１２Ａは、I3Cの通信で使用する通信速度のシリアルクロックSCLを送信して、I3Cスレーブ１４がバスＩＦ１１Ａに参加するのに必要な処理を行う。その後、I3Cメインマスタ１２Ａは、中断する前と同じ通信速度でI2Cスレーブ１５との通信を再開する。なお、第１の対策では、I3Cメインマスタ１２Ａが、再度、ＨＪ要求エラーを検出する可能性がある。このため、I3Cメインマスタ１２Ａは、ＨＪ要求エラーを検出するたびに、同様の処理を行う必要がある。
第２の対策では、I3Cメインマスタ１２Ａは、ＨＪ要求エラーを検出することができた場合、ホットジョインを要求してきたI3Cスレーブ１４を優先して、I2Cスレーブ１５との通信を中断する。そして、I3Cメインマスタ１２Ａは、I3Cの通信で使用する通信速度のシリアルクロックSCLを送信して、I3Cスレーブ１４がバスＩＦ１１Ａに参加するのに必要な処理を行う。その後、I3Cメインマスタ１２Ａは、ＨＪ要求エラーが発生しない程度に、通信を中断する前よりも通信速度を上げて、例えば、シリアルクロックSCLを0.1kHz以上にして、I2Cスレーブ１５との通信を再開する。
第３の対策では、I3Cメインマスタ１２Ａは、ＨＪ要求エラーを検出することができた場合、ホットジョインを要求してきたI3Cスレーブ１４を優先して、I2Cスレーブ１５との通信を中断する。そして、I3Cメインマスタ１２Ａは、ホットジョインに対応しているI3Cスレーブ１４が以降、ホットジョインを要求しないように指示するコモンコマンドコード（DISEC CCC）を一斉に送信する。これにより、バスＩＦ１１Ａに接続されている各I3Cスレーブ１４では、ホットジョイン要求が無効（Hot-Join Event bitがdisable）に設定される。その後、I3Cメインマスタ１２Ａは、中断したI2Cスレーブ１５との通信を再開する。
第４の対策では、I3Cメインマスタ１２Ａは、ＨＪ要求エラーを検出することができなかった場合、I2Cスレーブ１５との通信を継続して行うことになる。このため、I3Cスレーブ１４が、I3Cメインマスタ１２ＡにおいてＨＪ要求エラーを検出することができなかったことを認識して、再度、ホットジョイン要求を行うことができるようにする必要がある。
ここで、図９に示すホットジョイン要求に続いて伝送される信号を参照して、第４の対策について説明する。
例えば、I3Cスレーブ１４は、ホットジョイン要求（Ｓ）を送信するのに続いて、ホットジョイン予約アドレス（0ｘ02）を送信する。なお、ホットジョイン要求、即ち、シリアルデータSDAをＨレベルからＬレベルに切り替える駆動は、スタートコンディション（START）の発行と同様に駆動される。
一方、I3Cでは、ホットジョイン要求（Ｓ）を受信し、続いてホットジョイン予約アドレス（0ｘ02）を受信したI3Cメインマスタ１２Ａは、以下の３つの動作のうちの１つを選択して行うように規定されている。
第１の動作として、I3Cメインマスタ１２Ａは、信号の受信を正常に行うことができなかったことを示すNACK（Negative Acknowledgement）を送信する。そして、NACKを受信したI3Cスレーブ１４は、ホットジョイン要求をリトライすることができる。
第２の動作として、I3Cメインマスタ１２Ａは、一旦、信号の受信を正常に行うことができたことを示すACK（Acknowledgement）を送信し、続いて、ホットジョインを要求しないように指示するコモンコマンドコード（DISEC CCC）を送信する。これにより、上述した第３の対策と同様に、I3Cスレーブ１４では、ホットジョイン要求が無効（Hot-Join Event bitがdisable）に設定される。
第３の動作として、I3Cメインマスタ１２Ａは、ACKを送信した後、図９に示すように、ダイナミックデバイス割り当てを入力するENTDAA（Enter Dynamic Device Assignment）を送信して、アドレスをアサインする。
このように、I3C では、ホットジョイン要求に対して、I3Cメインマスタ１２Ａが、第１乃至第３の動作を行うことが定義されている。従って、I3Cスレーブ１４は、これら以外の動作が行われたことを検出した場合、ホットジョイン要求に対して定義されている動作とは異なる動作が行われたことによるエラー（以下、ＨＪフォーマットエラーと称する）を認識することができる。
ここで、I3Cメインマスタ１２ＡがＨＪ要求エラーを検出することができなかった場合、I3Cメインマスタ１２Ａは、I2Cスレーブ１５との通信を継続して行うことになる。一方、ホットジョインを要求したI3Cスレーブ１４は、ホットジョイン予約アドレス（0ｘ02）などの送信を行って、その後の通信を続けようとする。このように、I3Cメインマスタ１２ＡがI2Cスレーブ１５との通信を継続して行う場合、ホットジョインを要求したI3Cスレーブ１４は、上述した第１乃至第３の動作がいずれも行われないのに基づいて、ＨＪフォーマットエラーを検出することができる。
従って、第４の対策では、I3Cスレーブ１４が、ＨＪフォーマットエラーを検出した後、ホットジョイン要求を行う処理を一旦停止し、十分な時間が経過した後に、再度、ホットジョイン要求を行う。これにより、I3Cスレーブ１４がデッドロックすることを回避することができる。
なお、第４の対策における他の方法として、I3Cスレーブ１４がモニタリングエラー（既存のＳ６エラー）を用いる方法を採用してもよい。モニタリングエラーとは、原則として、I3Cスレーブ１４が自ら送信した値と、バスＩＦ１１Ａ上に送信したデータとが不一致であることを示すエラーである。
例えば、I3Cスレーブ１４がホットジョイン要求を送信する一方、I3Cメインマスタ１２ＡがI2Cスレーブ１５に信号を送信する場合、バスＩＦ１１Ａ上で信号が衝突することによって、どちらの信号にもモニタリングエラーが検出される。従って、I3Cスレーブ１４は、モニタリングエラーを検出した後、ホットジョイン要求を行う処理を一旦停止し、十分な時間が経過した後に、再度、ホットジョイン要求を行う。これにより、I3Cスレーブ１４がデッドロックすることを回避することができる。
以上のように、I2Cスレーブ１５の共存が禁止されたバスＩＦ１１Ａでは、上述したような第１乃至第４の対策を行うように規定する。これにより、禁止事項に反してバスＩＦ１１ＡにI2Cスレーブ１５が接続され、ＨＪ要求エラーが発生したとしても、I3Cメインマスタ１２Ａは、バスＩＦ１１Ａに接続されたI3Cスレーブ１４によるホットジョイン要求に対応することができる。従って、ホットジョインを要求するI3Cスレーブ１４がバスＩＦ１１Ａに確実に参加することができ、その後の通信を正常に行うことができる。
＜バスＩＦの第３の構成例＞
図１０は、本技術を適用したバスＩＦ１１の第３の実施の形態の構成例を示すブロック図である。
図１０に示すバスＩＦ１１Ｂは、I3Cメインマスタ１２Ｂ、I3Cスレーブ１４Ｂ－１および１４Ｂ－２、並びに、I2Cスレーブ１５が、データ信号線１６－１およびクロック信号線１６－２を介して接続されて構成される。なお、バスＩＦ１１Ｂにおいて、図３のバスＩＦ１１と共通する構成については、同一の符号を付し、その詳細な説明は省略する。
即ち、バスＩＦ１１Ｂでは、I3Cメインマスタ１２Ｂが、図３のエラー回避通信処理部２２とは異なる処理を行うエラー回避通信処理部２２Ｂを備えて構成されるとともに、I3Cスレーブ１４Ｂが、図３のエラー回避接続処理部３２を備えずに構成される点で、図３のバスＩＦ１１と異なる構成となっている。
また、I3Cスレーブ１４Ｂでは、図２を参照して説明したのと同様に、ストップコンディションを検出することが、バスアイドルカウンタがカウントを開始するカウント起点の条件として設定されている。
そして、I3Cメインマスタ１２Ｂのエラー回避通信処理部２２Ｂは、I3Cスレーブ１４Ｂのデッドロックを回避するために、送受信部２１に対して、ストップコンディションを含む任意のポーリング信号を定期的に発行するように指示する処理を行う。この指示に従って、送受信部２１は、例えば、バスＩＦ１１Ｂのシステム全体に対する制御に悪影響を与えることのないポーリング信号を、定期的（例えば、10ｍｓごと）に送信するポーリングを行う。
例えば、ポーリング信号として、デバイスの状態の取得を指示するコモンコマンドコードであるゲットステータス（GETSTATUS）を使用することができる。その他、４８ビットのＰＩＤ（Provisional ID）と称される情報（例えば、デバイスの製造メーカ名などが記述された固定値）の取得を指示するゲットＰＩＤ（GETPID）や、デバイスのBCR（Bus Characteristics Register）の取得を指示するゲットＢＣＲ（GETBCR）などを使用してもよい。
従って、上述の図２のＢを参照して説明したように、バスＩＦ１１Ｂの通信が行われていないタイミングにおいてI3Cスレーブ１４が接続されたとしても、ポーリング信号が定期的に送信されることによって、I3Cスレーブ１４Ｂがデッドロックすることは回避される。即ち、バスＩＦ１１Ｂに接続されたI3Cスレーブ１４Ｂは、ポーリング信号に含まれているストップコンディションを検出することで、バスアイドルカウンタを起動することができ、その後、バスＩＦ１１Ｂがアイドル状態であるか否かを判定することができる。
以上のように、バスＩＦ１１Ｂでは、I3Cメインマスタ１２Ｂが、ストップコンディションを含む任意のポーリング信号を定期的に発行することによって、バスＩＦ１１Ｂに接続されたI3Cスレーブ１４Ｂは、ホットジョイン要求を確実に行うことができる。これにより、ホットジョインに対応したI3Cスレーブ１４Ｂは、バスＩＦ１１に参加して確実に通信を行うことができる。
＜I3CメインマスタおよびI3Cスレーブの実装例＞
図１１は、I3Cメインマスタ１２の実装例を示すブロック図である。
図１１に示すように、I3Cメインマスタ１２は、第１のバスアイドルカウンタ５１、第２のバスアイドルカウンタ５２、選択部５３、ＦＳＭ（Finite State Machine）５４、レジスタ５５、速度判定部５６、および定期送信用タイマ５７を備えて構成される。なお、レジスタ５５および速度判定部５６は、ハードウエアとして実装する必要はない。
ここで、図１１に示すI3Cメインマスタ１２は、図１のI3Cセカンダリマスタ１３と同様に、ホットジョインに対応したI3Cスレーブ１４としても動作することができるように構成されている。従って、図１１に示されている第１のバスアイドルカウンタ５１、第２のバスアイドルカウンタ５２、および選択部５３は、ホットジョインに対応したI3Cスレーブ１４として動作する場合にのみ駆動する。このことより、第１のバスアイドルカウンタ５１、第２のバスアイドルカウンタ５２、および選択部５３については、図１２に示すI3Cスレーブ１４を参照して後述する。
ＦＳＭ５４には、シリアルデータSDAを伝送するデータ信号線１６－１、および、シリアルクロックSCLを伝送するクロック信号線１６－２が接続されている。例えば、ＦＳＭ５４は、後述する図１２に示すI3Cスレーブ１４のＦＳＭ５４との間で、データ信号線１６－１およびクロック信号線１６－２を駆動することによる信号の送信および受信を行う。
レジスタ５５には、ＦＳＭ５４が通信を行う際に用いる各種の情報が記録されており、例えば、図４を参照して上述したようなI2Cスレーブ１５と通信を行う際の通信速度の下限を指示する速度指示値が記録されている。
速度判定部５６は、レジスタ５５から速度指示値を読み出し、速度指示値により指示されている通信速度の下限を下回らないようにＦＳＭ５４に対する設定を行う。そして、速度判定部５６は、I3Cメインマスタ１２がI2Cスレーブ１５と通信を行う際に、その通信速度が下限を下回ったか否かを判定する。例えば、速度判定部５６は、I2Cスレーブ１５との通信速度が下限を下回ったと判定した場合には、通信速度が下限を下回るエラーが発生したことを示す情報をレジスタ５５に記録する。
定期送信用タイマ５７は、図１０を参照して上述したようなストップコンディションを含む任意のポーリング信号を定期的に送信する際に、その定期的な間隔を計時し、ポーリング信号の送信を行うタイミングをＦＳＭ５４に対して指示する。例えば、I3Cメインマスタ１２が、ストップコンディションを含む任意のポーリング信号を定期的に送信するように運用される場合、ＦＳＭ５４は、定期的な間隔の計時を有効にすることを指示する信号（stp_timer_en）を、定期送信用タイマ５７に供給する。これに応じて、定期送信用タイマ５７は、ポーリング信号を送信するタイミングになると、ポーリング信号の送信を指示する信号（stp_send）を、ＦＳＭ５４に供給する。
このようにI3Cメインマスタ１２を実装することができ、I3Cメインマスタ１２は、上述したようなデッドロックまたは通信エラーが発生することを回避するように、バスＩＦ１１による通信処理を制御することができる。
図１２は、I3Cスレーブ１４の実装例を示すブロック図である。
図１２に示すように、I3Cスレーブ１４は、第１のバスアイドルカウンタ５１、第２のバスアイドルカウンタ５２、選択部５３、およびＦＳＭ５４を備えて構成される。
第１のバスアイドルカウンタ５１および第２のバスアイドルカウンタ５２は、それぞれデータ信号線１６－１およびクロック信号線１６－２に接続されており、バスＩＦ１１がアイドル状態であることを確認するためのカウントを行う。
例えば、第１のバスアイドルカウンタ５１には、図２を参照して説明したように、ストップコンディションを検出したときにカウントを開始するようにカウント起点の条件が設定されている。従って、第１のバスアイドルカウンタ５１は、ストップコンディションを検出したタイミングでカウントを開始し、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態が継続している時間が、例えば、１ｍｓとなったときに、その旨を示す信号を出力する。例えば、第１のバスアイドルカウンタ５１は、通常の通信が終了したときに発行されるストップコンディション、または、図１１の定期送信用タイマ５７によって定期的に送信されるポーリング信号に含まれるストップコンディションを検出することができる。
また、第２のバスアイドルカウンタ５２には、図４を参照して説明したように、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることを検出したときにカウントを開始するようにカウント起点の条件が設定されている。従って、第２のバスアイドルカウンタ５２は、データ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることを検出したタイミングでカウントを開始し、データ信号線１６－１およびクロック信号線１６－２がＨレベルである状態が継続している時間が、例えば、１ｍｓとなったときに、その旨を示す信号を出力する。
選択部５３は、外部端子を介して行われる設定（例えば、ピンを利用した設定）に従って、第１のバスアイドルカウンタ５１および第２のバスアイドルカウンタ５２のうち、いずれか一方の出力を選択してＦＳＭ５４に供給する。なお、選択部５３に対する選択の設定は、外部端子の他、例えば、不揮発性メモリを利用して行うことができ、レジスタによる設定は不可となる。これは、例えば、I3Cメインマスタ１２がレジスタにアクセスする前に、選択部５３に対する選択の設定を行う必要があるためである。
ＦＳＭ５４は、上述した図１１のI3Cメインマスタ１２のＦＳＭ５４との間で、データ信号線１６－１およびクロック信号線１６－２を駆動することによる信号の送信および受信を行う。そして、ＦＳＭ５４は、I3Cスレーブ１４がバスＩＦ１１に接続され、第１のバスアイドルカウンタ５１または第２のバスアイドルカウンタ５２から出力される信号が、選択部５３を介して供給されると、データ信号線１６－１の電位をＨレベルからＬレベルに切り替えてホットジョイン要求を行う。
このようにI3Cスレーブ１４を実装することができ、第１のバスアイドルカウンタ５１によりストップコンディションを検出したとき、または、第２のバスアイドルカウンタ５２によりデータ信号線１６－１およびクロック信号線１６－２の電位がＨレベルであることを検出したとき、いずれかに対応して、ホットジョイン要求を行うことができる。なお、バスＩＦ１１の構成が、どちらか一方に決定されている場合、I3Cスレーブ１４は、その決定に従って、第１のバスアイドルカウンタ５１および第２のバスアイドルカウンタ５２の一方を備える構成としてもよい。
例えば、I3Cスレーブ１４が第１のバスアイドルカウンタ５１を備えて構成されるときには、上述した図１０のI3Cスレーブ１４Ｂとして機能する。一方、I3Cスレーブ１４が第２のバスアイドルカウンタ５２を備えて構成されるときには、上述した図３または図７のI3Cスレーブ１４として機能する。
図１３を参照して、図１１のI3Cメインマスタ１２が実行する処理について説明する。
例えば、I3Cメインマスタ１２に電源が投入されると処理が開始され、ステップＳ３１において、I3Cメインマスタ１２は、ファームウェアに書き込まれている設定情報を読み出す。
ステップＳ３２において、I3Cメインマスタ１２のＦＳＭ５４は、ステップＳ３１で読み出した設定情報に基づいて、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性があるか否かを判定する。
ステップＳ３２において、I3Cメインマスタ１２のＦＳＭ５４が、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性がないと判定した場合、処理はステップＳ３７に進んで、通常の通信処理が実行される。即ち、この場合、I3Cスレーブ１４のホットジョインに伴うデッドロックまたは通信エラーが発生することなく通信処理が行われる。
一方、ステップＳ３２において、I3Cメインマスタ１２のＦＳＭ５４が、ホットジョインに対応したI3Cスレーブ１４がバスＩＦ１１に接続される可能性があると判定した場合、処理はステップＳ３３に進む。
ステップＳ３３において、I3Cメインマスタ１２のＦＳＭ５４は、バスＩＦ１１に接続される可能性があるホットジョインに対応したI3Cスレーブ１４は、図１２に示した第２のバスアイドルカウンタ５２を備えているか否かを判定する。なお、この判定を行うために必要な設定情報も、システム設計者によりI3Cメインマスタ１２のファームウェアに予め書き込まれている。
ステップＳ３３において、バスＩＦ１１に接続される可能性があるホットジョインに対応したI3Cスレーブ１４は、図１２に示した第２のバスアイドルカウンタ５２を備えていないと判定された場合、処理はステップＳ３４に進む。即ち、この場合、そのI3Cスレーブ１４は、第１のバスアイドルカウンタ５１によるストップコンディションの検出をカウント起点の条件としている。従って、バスＩＦ１１に接続される可能性があるI3Cスレーブ１４は、上述の図１０に示されているI3Cスレーブ１４Ｂのようにエラー回避接続処理部３２を備えていないことが想定されるため、デッドロックの発生を回避させる必要がある。
ステップＳ３４において、I3Cメインマスタ１２のＦＳＭ５４は、ストップコンディションを含む任意のポーリング信号を定期的に送信するように設定を行う。例えば、I3Cメインマスタ１２のＦＳＭ５４は、定期的な間隔の計時を有効にすることを指示する信号（stp_timer_en）を、定期送信用タイマ５７に供給する。その後、処理はステップＳ３７に進んで、この場合、通常の通信処理において定期的にポーリング信号の送信が行われる。
一方、ステップＳ３３において、バスＩＦ１１に接続される可能性があるホットジョインに対応したI3Cスレーブ１４は、図１２に示した第２のバスアイドルカウンタ５２を備えていると判定された場合、処理はステップＳ３５に進む。
ステップＳ３５において、I3Cメインマスタ１２のＦＳＭ５４は、ステップＳ３１で読み出した設定情報に基づいて、バスＩＦ１１上にI2Cスレーブ１５が接続されているか否かを判定する。
ステップＳ３５において、I3Cメインマスタ１２のＦＳＭ５４が、バスＩＦ１１上にI2Cスレーブ１５が接続されていないと判定した場合、処理はステップＳ３７に進んで、通常の通信処理が実行される。即ち、この場合、バスＩＦ１１では、図４を参照して上述したような意図しないホットジョイン要求が行われることはなく通信処理を行うことができる。
一方、ステップＳ３５において、I3Cメインマスタ１２のＦＳＭ５４が、バスＩＦ１１上にI2Cスレーブ１５が接続されていると判定した場合、処理はステップＳ３６に進む。即ち、この場合、バスＩＦ１１では、図２を参照して上述したようなデッドロックの発生を回避させる必要がある。
ステップＳ３６において、I3Cメインマスタ１２のＦＳＭ５４は、バスＩＦ１１に接続されているI2Cスレーブ１５との通信速度の下限を制限する。例えば、速度判定部５６が、レジスタ５５から速度指示値を読み出してＦＳＭ５４に設定することで、ＦＳＭ５４は、速度指示値による指示に従った通信速度となるように下限を制限することができる。
ステップＳ３６の処理後、処理はステップＳ３７に進み、I3Cメインマスタ１２のＦＳＭ５４は、ステップＳ３６で設定された通信速度の下限を下回らないように、通常の通信処理を実行する。
以上のように、I3Cメインマスタ１２は、バスＩＦ１１に接続されているデバイス、または、バスＩＦ１１に接続される可能性のあるデバイスに基づいて、デッドロックや通信エラーなどの発生を回避して、通信処理を確実に実行することができる。即ち、I3Cメインマスタ１２は、ＦＳＭ５４、速度判定部５６、定期送信用タイマ５７により、図３のエラー回避通信処理部２２、または、図１０のエラー回避通信処理部２２Ｂとしての機能を実行することができる。
なお、本技術は、I3Cの規格に従ったバスＩＦ１１に限定されることはなく、その他の規格に従ったバスＩＦ１１に適用することができる。また、バスＩＦ１１に接続されるデバイスの種類または個数は、例えば、図１に示したような構成例に限定されることはない。
＜コンピュータの構成例＞
なお、上述のフローチャートを参照して説明した各処理は、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。また、プログラムは、単一のCPUにより処理されるものであっても良いし、複数のCPUによって分散処理されるものであっても良い。
また、上述した一連の処理（情報処理方法）は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラムが記録されたプログラム記録媒体からインストールされる。
図１４は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。
コンピュータにおいて、CPU（Central Processing Unit）１０１，ROM（Read Only Memory）１０２，RAM（Random Access Memory）１０３、およびEEPROM（Electronically Erasable and Programmable Read Only Memory）１０４は、バス１０５により相互に接続されている。バス１０５には、さらに、入出力インタフェース１０６が接続されており、入出力インタフェース１０６が外部に接続される。
以上のように構成されるコンピュータでは、CPU１０１が、例えば、ROM１０２およびEEPROM１０４に記憶されているプログラムを、バス１０５を介してRAM１０３にロードして実行することにより、上述した一連の処理が行われる。また、コンピュータ（CPU１０１）が実行するプログラムは、ROM１０２に予め書き込んでおく他、入出力インタフェース１０５を介して外部からEEPROM１０４にインストールしたり、更新したりすることができる。
＜構成の組み合わせ例＞
なお、本技術は以下のような構成も取ることができる。
（１）
少なくとも１台以上の他の通信装置との間で信号の送受信を行う送受信部と、
バスを介して通信を行うことができるように構成されている通信システムが既に稼働している状態で、前記通信システムに通信装置が追加的に接続される際におけるエラーの発生を回避する処理を行うエラー回避部と
を備える通信装置。
（２）
前記通信装置は、前記バスを介した通信の主導権を有する第１の通信装置による制御に従って通信を行い、前記通信システムに追加的に接続される第２の通信装置であって、
前記送受信部は、前記バスを構成するデータ信号線およびクロック信号線を介して前記他の通信装置との間で信号の送受信を行い、
前記エラー回避部は、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、前記データ信号線および前記クロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることを検出したときに、前記通信システムへの追加的な接続を要求する信号を前記送受信部により送信させる
上記（１）に記載の通信装置。
（３）
前記通信装置は、前記バスを介した通信の主導権を有する第１の通信装置であって、
前記エラー回避部は、前記第２の通信装置が前記通信システムに追加的に接続される可能性がある場合、前記第２の通信装置の通信における通信速度より低速で通信を行う通信装置である低速通信装置と通信を行う際の通信速度の下限を制限する
上記（２）に記載の通信装置。
（４）
前記第１の通信装置には、前記第２の通信装置が前記通信システムに追加的に接続される可能性があるか否かを示す情報が予め設定されている
上記（３）に記載の通信装置。
（５）
前記通信装置は、前記バスを介した通信の主導権を有する第１の通信装置であって、
前記エラー回避部は、前記バスでの通信の終了を宣言する終了信号を含む任意のポーリング信号を定期的に前記送受信部に送信させる
上記（１）から（４）までのいずれかに記載の通信装置。
（６）
前記通信装置は、前記バスを介した通信の主導権を有する第１の通信装置であって、
前記送受信部は、前記バスを構成するデータ信号線およびクロック信号線を介して前記他の通信装置との間で信号の送受信を行い、
前記エラー回避部は、
前記通信システムに追加的に接続される第２の通信装置が、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始としてカウントするカウント部を備えていない場合、前記バスでの通信の終了を宣言する終了信号を含む任意のポーリング信号を定期的に前記送受信部に送信させ、
前記通信システムに追加的に接続される第２の通信装置が、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始としてカウントするカウント部を備えていて、かつ、前記第２の通信装置の通信における通信速度より低速で通信を行う通信装置である低速通信装置が前記通信システムに接続されている場合、前記低速通信装置と通信を行う際の通信速度の下限を制限する
上記（１）から（５）までのいずれかに記載の通信装置。
（７）
少なくとも１台以上の他の通信装置との間で信号の送受信を行い、
バスを介して通信を行うことができるように構成されている通信システムが既に稼働している状態で、前記通信システムに通信装置が追加的に接続される際におけるエラーの発生を回避する処理を行う
ステップを含む通信方法。
（８）
少なくとも１台以上の他の通信装置との間で信号の送受信を行い、
バスを介して通信を行うことができるように構成されている通信システムが既に稼働している状態で、前記通信システムに通信装置が追加的に接続される際におけるエラーの発生を回避する処理を行う
ステップを含む処理をコンピュータに実行させるプログラム。
（９）
バスを介した通信の主導権を有する第１の通信装置、および、前記第１の通信装置による制御に従って通信を行う第２の通信装置によって、前記バスを介して通信を行うことができるように構成される通信システムにおいて、
前記第１の通信装置および前記第２の通信装置それぞれは、少なくとも１台以上の他の通信装置との間で信号の送受信を行う送受信部を備え、
前記第１の通信装置および前記第２の通信装置うち少なくとも一方が、前記第１の通信装置が少なくとも前記バスに接続されて通信システムが既に稼働している状態で、前記通信システムに前記第２の通信装置が追加的に接続される際におけるエラーの発生を回避する処理を行うエラー回避部を備える
通信システム。
なお、本実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
１１ バスＩＦ， １２ I3Cメインマスタ， １３ I3Cセカンダリマスタ， １４ I3Cスレーブ， １５ I2Cスレーブ， １６－１ データ信号線， １６－２ クロック信号線， ２１ 送受信部， ２２ エラー回避通信処理部， ３１ 送受信部， ３２ エラー回避接続処理部， ４１ 送受信部， ５１ 第１のバスアイドルカウンタ， ５２ 第２のバスアイドルカウンタ， ５３ 選択部， ５４ ＦＳＭ， ５５ レジスタ， ５６ 速度判定部， ５７ 定期送信用タイマ

Claims (9)

  1. 少なくとも１台以上の他の通信装置との間で、データ信号線およびクロック信号線を含むバスを介して、信号の送受信を行う送受信部と、
    前記バスに通信装置自身が追加的に接続されたことが、前記バスを介した通信の主導権を有する前記他の通信装置によって検出されないエラーの発生を回避する処理を行うエラー回避部と
    を備え、
    前記エラー回避部は、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、前記データ信号線および前記クロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることを検出すると、前記バスへの追加的な接続を要求する信号を前記送受信部により送信させる
    通信装置。
  2. 少なくとも１台以上の他の通信装置との間で、データ信号線およびクロック信号線を含むバスを介して、信号の送受信を行い、
    前記バスに通信装置自身が追加的に接続されたことが、前記バスを介した通信の主導権を有する前記他の通信装置によって検出されないエラーの発生を回避する処理を行う
    ステップを含み、
    前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、前記データ信号線および前記クロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることを検出すると、前記バスへの追加的な接続を要求する信号が送信される
    通信方法。
  3. 少なくとも１台以上の他の通信装置との間で、データ信号線およびクロック信号線を含むバスを介して、信号の送受信を行い、
    前記バスに通信装置自身が追加的に接続されたことが、前記バスを介した通信の主導権を有する前記他の通信装置によって検出されないエラーの発生を回避する処理を行う
    ステップを含み、
    前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、前記データ信号線および前記クロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることを検出すると、前記バスへの追加的な接続を要求する信号が送信される
    処理をコンピュータに実行させるプログラム。
  4. バスを介した通信の主導権を有する第１の通信装置、および、前記第１の通信装置による制御に従って通信を行う第２の通信装置によって、前記バスを介して通信を行うことができるように構成される通信システムにおいて、
    前記第１の通信装置および前記第２の通信装置それぞれは、少なくとも１台以上の他の通信装置との間で、データ信号線およびクロック信号線を含むバスを介して、信号の送受信を行う送受信部を備え、
    前記第２の通信装置が、前記バスに通信装置自身が追加的に接続されたことが、前記第１の通信装置によって検出されないエラーの発生を回避する処理を行うエラー回避部を備え、
    前記エラー回避部は、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、前記データ信号線および前記クロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることを検出すると、前記バスへの追加的な接続を要求する信号を前記送受信部により送信させる
    通信システム。
  5. バスを介した通信の主導権を有する通信装置自身による制御に従って通信を行う少なくとも１台以上の他の通信装置との間で、データ信号線およびクロック信号線を含むバスを介して、信号の送受信を行う送受信部と、
    前記他の通信装置が前記バスに追加的に接続されたことが検出されないエラーの発生を回避する処理を行うエラー回避部と
    を備え、
    前記送受信部は、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始条件として、前記データ信号線および前記クロック信号線の電位がＨレベルである状態が所定期間よりも長く継続していることを検出するのに応じて前記他の通信装置から送信されてくる、前記バスへの追加的な接続を要求する信号を受信する
    通信装置。
  6. 前記エラー回避部は、前記他の通信装置が前記バスに追加的に接続される可能性がある場合、前記他の通信装置の通信における通信速度より低速で通信を行う通信装置である低速通信装置と通信を行う際の通信速度の下限を制限する
    請求項５に記載の通信装置。
  7. 前記他の通信装置が前記バスに追加的に接続される可能性があるか否かを示す情報が予め設定されている
    請求項６に記載の通信装置。
  8. 前記エラー回避部は、前記バスでの通信の終了を宣言する終了信号を含む任意のポーリング信号を定期的に前記送受信部に送信させる
    請求項５に記載の通信装置。
  9. 前記エラー回避部は、
    前記バスに追加的に接続される前記他の通信装置が、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始としてカウントするカウント部を備えていない場合、前記バスでの通信の終了を宣言する終了信号を含む任意のポーリング信号を定期的に前記送受信部に送信させ、
    前記バスに追加的に接続される前記他の通信装置が、前記データ信号線および前記クロック信号線の電位がＨレベルであることを検出したことをカウントの開始としてカウントするカウント部を備えていて、かつ、前記他の通信装置の通信における通信速度より低速で通信を行う通信装置である低速通信装置が前記バスに接続されている場合、前記低速通信装置と通信を行う際の通信速度の下限を制限する
    請求項５に記載の通信装置。
JP2018568088A 2017-02-14 2018-01-31 通信装置、通信方法、プログラム、および、通信システム Active JP7146650B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017024940 2017-02-14
JP2017024940 2017-02-14
PCT/JP2018/003063 WO2018150868A1 (ja) 2017-02-14 2018-01-31 通信装置、通信方法、プログラム、および、通信システム

Publications (2)

Publication Number Publication Date
JPWO2018150868A1 JPWO2018150868A1 (ja) 2019-12-12
JP7146650B2 true JP7146650B2 (ja) 2022-10-04

Family

ID=63169778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018568088A Active JP7146650B2 (ja) 2017-02-14 2018-01-31 通信装置、通信方法、プログラム、および、通信システム

Country Status (7)

Country Link
US (1) US10942885B2 (ja)
EP (1) EP3584711B1 (ja)
JP (1) JP7146650B2 (ja)
KR (1) KR102554978B1 (ja)
CN (1) CN110268393B (ja)
TW (1) TWI834603B (ja)
WO (1) WO2018150868A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6670585B2 (ja) * 2015-10-30 2020-03-25 Juki株式会社 管理装置
DE102019201533A1 (de) * 2019-02-07 2020-08-13 Robert Bosch Gmbh Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente
CN110990313B (zh) * 2019-11-29 2021-07-30 苏州浪潮智能科技有限公司 一种i3c总线处理时钟拉伸的方法、设备以及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000122966A (ja) 1998-10-20 2000-04-28 Nec Corp バス制御装置
CN102073613A (zh) 2010-12-15 2011-05-25 创新科存储技术有限公司 一种消除i2c总线死锁的装置及方法
US20110271023A1 (en) 2010-04-28 2011-11-03 Hon Hai Precision Industry Co., Ltd. System for connecting electronic devices
JP2012068907A (ja) 2010-09-24 2012-04-05 Nec Casio Mobile Communications Ltd バス接続回路及びバス接続方法
WO2014155721A1 (ja) 2013-03-29 2014-10-02 富士通株式会社 接続制御装置、情報処理装置、及び接続制御方法
JP2014232414A (ja) 2013-05-29 2014-12-11 ルネサスエレクトロニクス株式会社 Ｉ２ｃ通信スレーブ装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356984B1 (en) 1998-06-30 2002-03-12 Sun Microsystems, Inc. Digital data processing system having a data bus and a control bus
DE19850469A1 (de) * 1998-11-02 2000-05-11 Siemens Ag Automatisierungssystem und Verfahren zum Zugriff auf die Funktionalität von Hardwarekomponenten
EP1152548A1 (en) * 2000-05-05 2001-11-07 Lucent Technologies Inc. Increased data communication capacity of a high rate wireless network
US6591322B1 (en) * 2000-08-01 2003-07-08 Sun Microsystems, Inc. Method and apparatus for connecting single master devices to a multimaster wired-and bus environment
US6874052B1 (en) 2000-09-29 2005-03-29 Lucent Technologies Inc. Expansion bridge apparatus and method for an I2C bus
US6961829B2 (en) * 2001-06-06 2005-11-01 Koninklijke Philips Electronics N.V. Data carrier comprising memory means for storing information significant for intermediate operating states
US20030174658A1 (en) * 2002-03-14 2003-09-18 John Kuo Wireless multiplexing computer network system
US7082488B2 (en) 2003-06-12 2006-07-25 Hewlett-Packard Development Company, L.P. System and method for presence detect and reset of a device coupled to an inter-integrated circuit router
EP1494125A1 (en) * 2003-07-03 2005-01-05 Thomson Licensing S.A. Method and data structure for random access via a bus connection
DE102005061392A1 (de) * 2005-12-22 2007-06-28 Robert Bosch Gmbh Bus-Guardian eines Teilnehmers eines Kommunikationssystems, sowie Teilnehmer für ein Kommunikationssystem
JP5160100B2 (ja) * 2007-02-08 2013-03-13 シャープ株式会社 データ通信誤動作防止装置、電子機器、データ通信誤動作防止装置の制御方法、データ通信誤動作防止装置の制御プログラム、及び当該プログラムを記録した記録媒体
JP4407752B2 (ja) * 2008-01-10 2010-02-03 トヨタ自動車株式会社 故障箇所検出装置及び通信装置並びに故障箇所検出方法
TWI497307B (zh) * 2010-04-21 2015-08-21 Via Tech Inc 通用串列匯流排事務轉譯器及通用串列匯流排傳輸轉譯方法
US20130019039A1 (en) * 2011-06-10 2013-01-17 Intersil Americas LLC System and method for operating a one-wire protocol slave in a two-wire protocol bus environment
CN102521187B (zh) * 2011-11-29 2014-05-28 广东东研网络科技股份有限公司 一种i2c总线通信死锁解决方法
US10237087B2 (en) * 2013-09-02 2019-03-19 Samsung Electronics Co., Ltd. Method for controlling transmission speed and electronic device thereof
EP3087795B1 (en) * 2014-03-21 2017-08-02 Sony Corporation Communications device and methods of communicating via a wireless access interface to perform device-to-device communications
US9734121B2 (en) * 2014-04-28 2017-08-15 Qualcomm Incorporated Sensors global bus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000122966A (ja) 1998-10-20 2000-04-28 Nec Corp バス制御装置
US20110271023A1 (en) 2010-04-28 2011-11-03 Hon Hai Precision Industry Co., Ltd. System for connecting electronic devices
JP2012068907A (ja) 2010-09-24 2012-04-05 Nec Casio Mobile Communications Ltd バス接続回路及びバス接続方法
CN102073613A (zh) 2010-12-15 2011-05-25 创新科存储技术有限公司 一种消除i2c总线死锁的装置及方法
WO2014155721A1 (ja) 2013-03-29 2014-10-02 富士通株式会社 接続制御装置、情報処理装置、及び接続制御方法
JP2014232414A (ja) 2013-05-29 2014-12-11 ルネサスエレクトロニクス株式会社 Ｉ２ｃ通信スレーブ装置

Also Published As

Publication number Publication date
EP3584711A1 (en) 2019-12-25
JPWO2018150868A1 (ja) 2019-12-12
EP3584711A4 (en) 2020-02-12
CN110268393B (zh) 2024-03-08
KR102554978B1 (ko) 2023-07-14
US20200012612A1 (en) 2020-01-09
WO2018150868A1 (ja) 2018-08-23
TWI834603B (zh) 2024-03-11
US10942885B2 (en) 2021-03-09
CN110268393A (zh) 2019-09-20
TW201830263A (zh) 2018-08-16
KR20190113772A (ko) 2019-10-08
EP3584711B1 (en) 2021-11-24

Similar Documents

Publication Publication Date Title
US8667204B2 (en) Method to differentiate identical devices on a two-wire interface
JP7146650B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
US9081705B2 (en) Methods and apparatus for reliable detection and enumeration of devices
JP2006244416A (ja) マスターノード及びスレーブノードを有する電子装置システム
CN110908841A (zh) 一种i2c通信异常恢复方法及装置
US7457898B2 (en) Substitute SATA host for communicating with a SATA device
WO2012046634A1 (ja) 電子装置およびシリアルデータ通信方法
US8521932B2 (en) Arbitrator and arbitrating method applied to system management bus system
CN103530215B (zh) 一种内部集成电路主机的自检方法、装置及主机
JP6696511B2 (ja) 通信装置、通信方法、プログラム、および通信システム
CN101561790B (zh) 一种主控机与从机通信的方法、系统及装置
JP6336328B2 (ja) 通信装置とその制御方法、及びプログラム
JP2017208712A (ja) 通信装置、通信方法、プログラム、および、通信システム
JP6792314B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP2000293485A (ja) 通信インターフェース
US10892852B2 (en) Communication apparatus, communication method, program, and communication system
CN112445744B (zh) I2c通信
KR101082110B1 (ko) 타이밍 제어기, 이를 이용하여 데이터를 송수신하는 장치
WO2017199762A1 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP6739983B2 (ja) 通信装置、通信方法、プログラム、および、通信システム
JP2008204005A (ja) 周辺装置の通信方法、コンピュータプログラム、及び周辺装置
JP2005228068A (ja) 半導体装置及びその通信制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220921

R150 Certificate of patent or registration of utility model

Ref document number: 7146650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150