JP7143951B2 - semiconductor module - Google Patents
semiconductor module Download PDFInfo
- Publication number
- JP7143951B2 JP7143951B2 JP2021532675A JP2021532675A JP7143951B2 JP 7143951 B2 JP7143951 B2 JP 7143951B2 JP 2021532675 A JP2021532675 A JP 2021532675A JP 2021532675 A JP2021532675 A JP 2021532675A JP 7143951 B2 JP7143951 B2 JP 7143951B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- substrate
- cap
- upper plate
- long side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 156
- 239000000758 substrate Substances 0.000 claims description 77
- 239000000853 adhesive Substances 0.000 claims description 53
- 230000001070 adhesive effect Effects 0.000 claims description 53
- 239000013078 crystal Substances 0.000 claims description 43
- 238000000034 method Methods 0.000 description 12
- 239000000463 material Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- 239000011347 resin Substances 0.000 description 9
- 239000002184 metal Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
- H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
本発明は、半導体モジュールに関する。 The present invention relates to semiconductor modules.
特許文献1には、水晶振動子と、収容部材と、半導体素子とを有する半導体モジュールが記載されている。収容部材は、上面の少なくとも一部が金属部材で構成され、内部空間に水晶振動子を収容する。半導体素子は、金属部材を覆うように収容部材の上に積層される。
半導体素子が収容部材の上に積層された構成の半導体モジュールでは、熱が加えられた場合に、半導体素子と収容部材との熱膨張係数の差に応じて、半導体素子が変形する可能性がある。半導体素子が変形した場合、半導体素子の温度特性等が変化する可能性がある。 In a semiconductor module in which a semiconductor element is stacked on a housing member, when heat is applied, the semiconductor element may be deformed according to the difference in thermal expansion coefficient between the semiconductor element and the housing member. . When the semiconductor element is deformed, there is a possibility that the temperature characteristics of the semiconductor element will change.
本発明は、熱が加えられた場合の、半導体素子の変形を抑制することができる半導体モジュールを提供することを目的とする。 An object of the present invention is to provide a semiconductor module capable of suppressing deformation of a semiconductor element when heat is applied.
本発明の一側面の半導体モジュールは、第1基板と、前記第1基板に搭載される電子部品と、前記第1基板に設けられ、前記電子部品を覆う上板と、前記上板の周囲を囲む壁部とを含む第1キャップと、前記上板と対向して設けられ、前記第1基板と垂直な方向からの平面視で前記第1キャップよりも大きい面積を有する半導体素子と、前記第1キャップと前記半導体素子との間に設けられ、前記第1キャップから前記半導体素子に向かって裾広がりのフィレットが形成された接着部材とを有する。 A semiconductor module according to one aspect of the present invention includes a first substrate, electronic components mounted on the first substrate, an upper plate provided on the first substrate and covering the electronic components, and a periphery of the upper plate. a semiconductor element facing the upper plate and having an area larger than that of the first cap in plan view from a direction perpendicular to the first substrate; and an adhesive member provided between the first cap and the semiconductor element and formed with a fillet that spreads from the first cap toward the semiconductor element.
本発明の半導体モジュールによれば、熱が加えられた場合の半導体素子の変形を抑制することができる。 According to the semiconductor module of the present invention, deformation of the semiconductor element when heat is applied can be suppressed.
以下に、本発明の半導体モジュールの実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態により本発明が限定されるものではない。各実施の形態は例示であり、異なる実施の形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第2実施形態以降では第1実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。 BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of a semiconductor module according to the present invention will be described in detail below with reference to the drawings. It should be noted that the present invention is not limited by this embodiment. Each embodiment is an example, and it goes without saying that partial substitutions or combinations of configurations shown in different embodiments are possible. In the second and subsequent embodiments, descriptions of matters common to the first embodiment will be omitted, and only different points will be described. In particular, similar actions and effects due to similar configurations will not be mentioned sequentially for each embodiment.
(第1実施形態)
図1は、第1実施形態に係る半導体モジュールの構成を示す断面図である。図1に示すように、半導体モジュール10は、第1収容部材12と、水晶振動子20と、接着部材30と、半導体素子40と、第2収容部材50とを有する。第1実施形態に係る半導体モジュール10は、例えば、電子部品として水晶振動子20が搭載された温度補償型水晶発振器(Temperature Compensated Crystal Oscillator、以下、「TCXO」と称する場合がある)である。(First embodiment)
FIG. 1 is a cross-sectional view showing the configuration of a semiconductor module according to the first embodiment. As shown in FIG. 1 , the
第1収容部材12は、第1基板13と、第1キャップ14とを含む。第1基板13は、平板状の絶縁性基板であり、例えばアルミナ基板等のセラミックス基板である。第1キャップ14は、凹状の金属製筐体であり、第1基板13側(下側)が開口している。第1キャップ14の材料は、例えば、鉄ニッケル合金(Fe-42Ni)が用いられる。水晶振動子20は、第1基板13と、第1キャップ14とで囲まれた空間に設けられる。
The
半導体素子40は、第1収容部材12の第1キャップ14を覆うように第1収容部材12の上に積層される。半導体素子40は、接着部材30により、第1収容部材12に接着される。半導体素子40は、例えばIC(Integrated Circuit)であり、例えば、TCXOを構成する発振回路や温度補償回路等の各種回路を含む。温度補償回路は、温度が変化しても、TCXOの発振周波数が一定になるよう制御する回路である。
The
接着部材30は、例えば、ダイボンド用樹脂であり、シリコーン樹脂が用いられる。接着部材30は、力が加えられた場合に変形可能な柔軟性を有する材料であり、第1キャップ14及び半導体素子40よりも引張弾性率が小さい。なお、接着部材30は、シリコーン樹脂に限定されず、エポキシ樹脂であってもよく、あるいは、導電性フィラー(銀粉等の金属粉)を含む導電性のシリコーン接着材やエポキシ樹脂であってもよい。なお、第1収容部材12、水晶振動子20、接着部材30及び半導体素子40の詳細な積層構造については後述する。
The
第2収容部材50は、第2基板51及び第2キャップ52を含む。第2基板51は、平板状の絶縁性基板であり、例えばアルミナ基板等のセラミックス基板である。第2基板51の上に、第1基板13が搭載される。つまり、第2基板51の上に、第1基板13、水晶振動子20、第1キャップ14、接着部材30及び半導体素子40の順に積層される。
The second receiving
第1基板13と第2基板51とは、接続端子16、55を介して電気的に接続される。第2基板51は、第1基板13と同じ材料が用いられることが好ましい。この場合、第2基板51と第1基板13との熱膨張係数の差を抑制できる。このため、半導体モジュール10に熱が加えられた場合であっても、第2基板51と第1基板13との接続を確保することができる。ただし、これに限定されず、第2基板51は、第1基板13と異なる材料であってもよい。また、半導体素子40の上面に設けられた接続端子41と、第2基板51に設けられた接続端子54とが、ボンディングワイヤ45を介して接続される。これにより、水晶振動子20及び半導体素子40は、第2基板51に電気的に接続される。
The
第2キャップ52は、凹状の金属製筐体であり、第2基板51側(下側)が開口している。第2キャップ52は、第1収容部材12、水晶振動子20及び半導体素子40を覆って第2基板51に設けられている。言い換えると、第2基板51と第2キャップ52とで囲まれた内部空間SP2に、第1収容部材12、水晶振動子20及び半導体素子40が配置される。内部空間SP2は、例えば窒素ガス等の不活性ガス雰囲気である。
The
第2キャップ52は、上板52aと、壁部52bと、フランジ部52cとを有する。上板52aは、半導体素子40と対向する。上板52aは、ボンディングワイヤ45と非接触状態となるように、半導体素子40から離隔して配置される。壁部52bは上板52aの周囲を囲む。壁部52bの上端側が上板52aに接続される。フランジ部52cは、壁部52bの下端側に設けられ、壁部52bに垂直な方向に延びる。壁部52bの下端側及びフランジ部52cが、図示しない接合部材により第2基板51と接合される。壁部52bは、半導体素子40及び第1収容部材12から離隔して設けられる。また、壁部52bは、ボンディングワイヤ45と非接触状態となるように、接続端子54から離れて設けられる。
The
本実施形態では、第1収容部材12の上に半導体素子40が重なって設けられているので、第2収容部材50(第2基板51)の面積を小さくすることができる。また、第1収容部材12及び半導体素子40と、第2キャップ52の内壁との間には空間が設けられており、封止樹脂等が設けられていない。このため、リフロー処理などにより熱が加えられた場合における、封止樹脂と半導体素子40との熱膨張係数の差に起因する変形や、ボンディングワイヤ45の断線等を抑制することができる。
In this embodiment, since the
なお、第1収容部材12に収容される電子部品として水晶振動子20を示したが、あくまで一例でありこれに限定されない。本実施形態の半導体モジュール10は、電子部品として、SAW(Surface Acoustic Wave)フィルタや、圧電振動素子や、MEMS(Micro Electro Mechanical Systems)振動素子等を搭載してもよい。
Although the
図2は、水晶振動子及び第1収容部材と、半導体素子との積層構造を示す断面図である。なお、図2では、第2収容部材50及びボンディングワイヤ45を省略し、水晶振動子20、第1収容部材12及び半導体素子40を拡大して示す。
FIG. 2 is a cross-sectional view showing a laminated structure of a crystal oscillator, a first housing member, and a semiconductor element. 2, the
図2に示すように、第1基板13の第1主面13aに水晶振動子20が設けられる。第1基板13の第2主面13bは、第2基板51(図1参照)と対向して配置される。水晶振動子20の一端側が、導電性接着材21を介して第1主面13aに電気的に接続される。水晶振動子20の他端側は、第1主面13aと離隔している。
As shown in FIG. 2 , a
第1キャップ14は、上板14aと、壁部14bと、フランジ部14cと、湾曲部14dと、を有する。上板14aは、第1基板13及び水晶振動子20と対向する。上板14aは、水晶振動子20と離隔して配置される。つまり、上板14aと水晶振動子20との間には空間が設けられる。壁部14bは上板14aの周囲を囲む。また、壁部14bは、水晶振動子20から離隔して設けられる。湾曲部14dは、壁部14bの上端と上板14aの端部とを接続するように、滑らかな曲面を有する。
The
フランジ部14cは、壁部14bの下端側に設けられ、壁部14bに垂直な方向に延びる。壁部14bの下端側及びフランジ部14cは、例えばろう材等の図示しない接合部材により第1基板13と接合される。これにより、第1基板13と第1キャップ14とが密着され、第1基板13と第1キャップ14とで囲まれた内部空間SP1が密閉される。水晶振動子20は、密閉された内部空間SP1に設けられる。
The
第1キャップ14は、例えば、平板状の金属板を用意し、金型を用いたプレス加工により、金属板を凹状に形成することにより製造することができる。上板14a、壁部14b、フランジ部14c及び湾曲部14dは、1つの素材を用いて一体に形成される。なお、第1キャップ14の製造方法は、これに限定されない。
The
また、図2では、フランジ部14cの端部と第1基板13の端部とが一致しているが、これに限定されない。フランジ部14cの端部が第1基板13の端部よりも内側に位置していてもよい。つまり、第1基板13の平面視での面積が第1キャップ14よりも大きくてもよい。また、第1キャップ14は、フランジ部14cが設けられていない構成であってもよい。
In addition, in FIG. 2, the end of the
接着部材30は、第1収容部材12と半導体素子40との間に設けられる。より具体的には、接着部材30は、第1キャップ14の上板14a及び湾曲部14dを覆うとともに、半導体素子40の下面を覆う。接着部材30の周縁には、第1キャップ14から半導体素子40に向かって裾広がりのフィレット31が形成される。
The
本実施形態では、半導体素子40は、平面視で、第1キャップ14よりも大きい面積を有する。半導体素子40は、少なくとも上板14aよりも大きい面積を有する。つまり、半導体素子40は、第1キャップ14の外周(フランジ部14cの端部)よりも外側に張り出した部分を有する。半導体素子40の下面は、上板14a及び湾曲部14dと重なる部分と、上板14a及び湾曲部14dよりも外側で、かつ、上板14a及び湾曲部14dと重ならない部分とを含む。なお、本明細書において、平面視とは、第1基板13と垂直な方向から見たときの配置関係を表す。
In this embodiment, the
接着部材30の厚さは、上板14aと重なる領域ではほぼ一定に形成される。接着部材30の厚さは、湾曲部14dと重なる領域では、壁部14bの外周に近づくにしたがって厚くなる。湾曲部14dよりも外側、つまり壁部14bよりも外側では、フィレット31が形成される。フィレット31は、半導体素子40の下面のうち周縁側、すなわち、半導体素子40の下面のうち上板14a及び湾曲部14dと重ならない部分まで拡がって形成される。接着部材30と、上板14a及び湾曲部14dとの接触面積よりも、接着部材30と、半導体素子40との接触面積が大きくなるように、フィレット31が形成される。
The thickness of the
図3は、水晶振動子、第1収容部材、接着部材及び半導体素子の関係を模式的に示す平面図である。図3は、図2のIII-III’断面図を示している。ただし、図3では、半導体素子40を二点鎖線で示し、接着部材30のうち、フィレット31の部分に斜線を付して示している。
FIG. 3 is a plan view schematically showing the relationship among the crystal oscillator, the first housing member, the adhesive member, and the semiconductor element. FIG. 3 shows a cross-sectional view taken along line III-III' of FIG. However, in FIG. 3, the
図3に示すように、水晶振動子20は、平面視で矩形状である。水晶振動子20に対応して、第1収容部材12(第1基板13及び第1キャップ14)も、平面視で矩形状である。つまり、第1収容部材12は、第1長辺12a、第2長辺12b、第1短辺12c及び第2短辺12dを有する。第1長辺12aは第2長辺12bと対向する。第1長辺12a及び第2長辺12bは、水晶振動子20の長手方向に沿って設けられる。第1短辺12cは第2短辺12dと対向する。第1短辺12c及び第2短辺12dは、第1長辺12aと第2長辺12bとの間に位置する。ここで、第1長辺12a、第2長辺12b、第1短辺12c及び第2短辺12dは、平面視で、第1基板13の外形形状と一致する。
As shown in FIG. 3, the
第1キャップ14も第1長辺s1、第2長辺s2、第1短辺s3及び第2短辺s4を有する。第1長辺s1、第2長辺s2、第1短辺s3及び第2短辺s4は、平面視で、壁部14bの外形形状である。
The
半導体素子40は、第1収容部材12よりも大きい面積を有し、第1収容部材12の第1長辺12a、第2長辺12b、第1短辺12c及び第2短辺12dと重なる。第1収容部材12の4辺、水晶振動子20及び接着部材30はいずれも、平面視で、半導体素子40の外周の内側に位置する。
The
接着部材30は、半導体素子40の外周の内側であって、第1収容部材12と重なる領域に設けられる。接着部材30は、第1長辺12a、第2長辺12b、第1短辺12c及び第2短辺12dと重なり、かつ、第1長辺12a、第2長辺12b、第1短辺12c及び第2短辺12dよりも外側の領域まで設けられる。つまり、接着部材30は、第1キャップ14の上板14a及び湾曲部14dの全ての領域を覆っている。
The
フィレット31は、壁部14bよりも外側に形成される。つまり、フィレット31は、第1長辺s1、第2長辺s2、第1短辺s3及び第2短辺s4に沿って、枠状に形成される。フィレット31は、第1収容部材12の第1長辺12a、第2長辺12b、第1短辺12c及び第2短辺12dと重なって、かつ、第1長辺12a、第2長辺12b、第1短辺12c及び第2短辺12dよりも外側にも位置する。
The
接着部材30の形成方法の一例として、液体状の樹脂を用いて、ディスペンサにより第1キャップ14の上板14aの上面に、所定のパターンで塗布形成される。その後、第1キャップ14の上板14aに半導体素子40を配置することで、液体状の樹脂が上板14aの全面に押し拡げられるとともに、液体状の樹脂の外周にフィレット31が形成される。その後、液体状の樹脂が硬化されて、フィレット31を有する接着部材30が形成される。
As an example of a method of forming the
(実施例)
図4は、実施例に係る半導体モジュールにおいて、リフロー工程前後の半導体素子の反り量の変化を示すグラフである。図5は、比較例に係る半導体モジュールにおいて、リフロー工程前後の半導体素子の反り量の変化を示すグラフである。図4に示す実施例に係る半導体モジュール10は、上述したように、第1キャップ14と半導体素子40との間に、フィレット31を有する接着部材30が設けられた構成である。図5に示す比較例に係る半導体モジュールは、接着部材にフィレットが形成されていない構成、すなわち、第1キャップと重なる領域にのみ接着部材が設けられた構成である。実施例と比較例とで、接着部材30のフィレット31の有無のみ異なり、その他の構成(例えば、接着部材30の材料、半導体素子40の大きさ等)や、リフロー条件は同一としている。(Example)
FIG. 4 is a graph showing changes in the amount of warpage of the semiconductor element before and after the reflow process in the semiconductor module according to the example. FIG. 5 is a graph showing changes in the amount of warpage of a semiconductor element before and after a reflow process in a semiconductor module according to a comparative example. The
図4に示すグラフ1及び図5に示すグラフ2において、それぞれリフロー工程前後の半導体素子40の反り量を示している。グラフ1及びグラフ2において、それぞれ、横軸は時間を示し、「初期」はリフロー工程を行う前の時点を示し、「48h後」は、リフロー工程後、48時間経過した時点を示す。縦軸は、半導体素子40の反り量を示す。反り量は、「初期」での半導体素子40の反り量を基準として、リフロー工程後、48h放置した場合の半導体素子40の反り量の変化を示す。実施例は3つのサンプルA、B、Cについて、比較例は3つのサンプルD、E、Fについて、半導体素子40反り量の変化を調査した。
図4に示すように、実施例の半導体モジュール10は、リフロー工程後において、サンプルA、B、Cの反り量は、それぞれ、0.01μm、0.04μm、0.01μmである。平均の反り量は、0.02μmである。一方、図5に示すように、比較例の半導体モジュールでは、リフロー工程後において、サンプルD、E、Fの反り量は、それぞれ、0.17μm、0.03μm、0.22μmである。平均の反り量は、0.14μmである。
As shown in FIG. 4, in the
図4及び図5に示すように、実施例の半導体モジュール10は、フィレット31を有する接着部材30を設けることで、リフロー工程後の半導体素子40の反り量を抑制できることが示された。
As shown in FIGS. 4 and 5, in the
以上説明したように、本実施形態の半導体モジュール10は、第1基板13と、水晶振動子20(電子部品)と、第1キャップ14と、半導体素子40と、接着部材30と、を有する。水晶振動子20は、第1基板13に搭載される。第1キャップ14は、第1基板13に設けられ、水晶振動子20を覆う上板14aと、上板14aの周囲を囲む壁部14bとを含む。半導体素子40は、上板14aと対向して設けられ、第1基板13と垂直な方向からの平面視で第1キャップ14よりも大きい面積を有する。接着部材30は、第1キャップ14と半導体素子40との間に設けられ、第1キャップ14から半導体素子40に向かって裾広がりのフィレット31が形成された接着部材30とを有する。
As described above, the
これによれば、半導体モジュール10にリフロー処理などの熱処理が施された場合であっても、第1キャップ14と半導体素子40との熱膨張係数の差に応じて発生する残留応力が、接着部材30により抑制される。また、接着部材30には、フィレット31が形成されているので、フィレット31が形成されない場合に比べて接着部材30と半導体素子40との接触面積が大きくなる。これにより、熱が加えられた場合に、半導体素子40に加えられる応力が接着部材30により分散され、第1キャップ14と半導体素子40との間に発生する応力が低減される。これにより、熱処理後における半導体素子40の残留応力を効果的に抑制することができる。この結果、半導体モジュール10は、熱が加えられた場合の、半導体素子40の変形(反り)の発生を抑制することができる。
According to this, even if the
例えば、TCXOにおいて、半導体素子40を第2基板51上に設ける構成に比べて、本実施形態では、半導体素子40を、第1収容部材12及び水晶振動子20の上に重ねて配置することで、半導体素子40と水晶振動子20との距離を小さくすることができる。この結果、半導体モジュール10は、温度特性を向上させることができる。一方で、半導体素子40に反りが生じた場合、ピエゾ抵抗効果により半導体素子40の温度特性が低下する可能性がある。本実施形態では、上述したように、半導体素子40の変形が抑制されるので、半導体素子40の温度特性の低下を抑制できる。
For example, in the TCXO, compared to the configuration in which the
また、半導体モジュール10において、接着部材30は、第1キャップ14の周囲を囲む4辺(第1長辺s1、第2長辺s2、第1短辺s3及び第2短辺s4)と重なって設けられる。
In the
これによれば、半導体モジュール10は、効果的に、第1キャップ14と半導体素子40との間に発生する残留応力を抑制することができる。
According to this, the
また、半導体モジュール10において、第1キャップ14は、上板14aと壁部14bとを接続する湾曲部14dを有し、接着部材30は、上板14a及び湾曲部14dを覆って設けられる。
In the
これにより、第1キャップ14が湾曲部14dを有するので、上板14aと壁部14bとが屈曲して接続された構造に比べて、第1キャップ14における応力の集中を抑制することができる。また、湾曲部14dと重なる部分では、湾曲部14dよりも内側の上板14aと重なる部分よりも接着部材30が厚く形成される。これにより、接着部材30は、効果的に第1キャップ14と半導体素子40との間に発生する応力を分散し、半導体素子40の変形を抑制することができる。また、フィレット31が良好に形成され、半導体素子40と接するフィレット31の面積も大きくすることができる。
Accordingly, since the
また、半導体モジュール10は、更に、第1基板13が搭載される第2基板51と、第2基板51に設けられ、第1基板13、第1キャップ14及び半導体素子40を覆う第2キャップ52と、を含む。
The
これによれば、水晶振動子20及び半導体素子40は、第2基板51と第2キャップ52とで囲まれた内部空間SP2に設けられるので、外部へのノイズの漏洩及び外部からのノイズの侵入を抑制することができる。また、半導体素子40の上面は、空間を有して第2キャップ52と対向する。つまり、半導体素子40の下面に接着部材30が設けられ、半導体素子40の上面には接着部材30等の樹脂材料は設けられない。このため、半導体素子40が樹脂封止される構成に比べて、半導体モジュール10に熱が加えられた場合の、半導体素子40に発生する応力を抑制することができる。
According to this, since the
また、半導体モジュール10において、電子部品は水晶振動子20である。
Also, in the
これによれば、半導体モジュール10は、温度補償型水晶発振器を構成できる。
According to this, the
なお、半導体モジュール10の各構成要素の形状、厚さ等は、あくまで一例であり適宜変更することができる。例えば、第1基板13及び第2基板51は、それぞれ、多層基板であってもよいし、水晶振動子20に加え、他の部品が搭載されていてもよい。また、第1キャップ14及び第2キャップ52は、単一の金属で形成される場合に限定されず、必要に応じてめっき膜等の皮膜が設けられていてもよい。
The shape, thickness, and the like of each component of the
(第2実施形態)
図6は、第2実施形態に係る半導体モジュールの、水晶振動子及び第1収容部材と、半導体素子との積層構造を示す断面図である。第2実施形態では、上記第1実施形態とは異なり、第1キャップ14の上板14aが湾曲形状を有している構成について説明する。なお、図6等に示す上板14aの湾曲形状は、理解のために実際の湾曲形状よりも強調して、距離d1、d2の差を大きく記載している。実際の距離d1、d2の差は、図6よりも小さい。(Second embodiment)
FIG. 6 is a cross-sectional view showing a laminated structure of a crystal oscillator, a first housing member, and a semiconductor element of a semiconductor module according to the second embodiment. In the second embodiment, unlike the first embodiment, the
図6に示すように、半導体モジュール10Aにおいて、上板14aの中央部が第1基板13側に向かって凹む。なお、この場合でも、上板14aは、水晶振動子20と非接触状態となるように離隔して設けられる。
As shown in FIG. 6, in the
上板14aの中央部での、上板14aと半導体素子40との距離d1は、上板14aの周縁での、上板14aと半導体素子40との距離d2よりも大きい。距離d1は、上板14aの高さが最も低い(すなわち、第1基板13に最も近い)位置での距離を示す。また、距離d2は、上板14aの高さが最も高い(すなわち、第1基板13に最も離れた)位置での距離を示す。
A distance d1 between the
第2実施形態では、第1実施形態に較べて、上板14aの中央部での接着部材30の厚さを厚くすることができる。これにより、熱が加えられた場合に、効果的に第1キャップ14と半導体素子40との間に発生する応力を分散することができ、熱処理後に半導体素子40に発生する残留応力を効果的に抑制することができる。
In the second embodiment, the thickness of the
(第3実施形態)
図7は、第3実施形態に係る半導体モジュールを模式的に示す平面図である。第3実施形態では、上記第1実施形態及び第2実施形態とは異なり、接着部材30が、第1キャップ14の4辺のうち、第1長辺s1及び第2長辺s2と重なって設けられる構成について説明する。(Third embodiment)
FIG. 7 is a plan view schematically showing a semiconductor module according to the third embodiment. In the third embodiment, unlike the first and second embodiments, the
図7に示すように、半導体モジュール10Bにおいて、接着部材30は、第1短辺s3及び第2短辺s4と重ならない位置に設けられる。言い換えると、接着部材30は、平面視で、第1短辺s3と第2短辺s4との間に配置される。第1短辺s3及び第2短辺s4の壁部14bは、接着部材30を介さずに半導体素子40と対向する。
As shown in FIG. 7, in the
第1キャップ14の4辺のうち、第1長辺s1及び第2長辺s2は、第1短辺s3及び第2短辺s4に比べて長い、すなわち、第1キャップ14は、第1長辺s1及び第2長辺s2に沿った方向で、熱が加えられた場合の変形量が大きい。第3実施形態においても、接着部材30は、少なくとも第1長辺s1及び第2長辺s2と重なって配置されるため、効果的に、熱が加えられた場合に半導体素子40に発生する応力を抑制して、半導体素子40の変形を抑制することができる。
Of the four sides of the
なお、第3実施形態の半導体モジュール10Bは、上述した第2実施形態の構成と組み合わせることができる。
The
なお、上記した実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更/改良され得るとともに、本発明にはその等価物も含まれる。 In addition, the above-described embodiment is for facilitating the understanding of the present invention, and is not for limiting and interpreting the present invention. The present invention may be modified/improved without departing from its spirit, and the present invention also includes equivalents thereof.
10、10A、10B 半導体モジュール
12 第1収容部材
12a、s1 第1長辺
12b、s2 第2長辺
12c、s3 第1短辺
12d、s4 第2短辺
13 第1基板
14 第1キャップ
14a、52a 上板
14b、52b 壁部
14c、52c フランジ部
14d 湾曲部
16、41、54、55 接続端子
20 水晶振動子
21 導電性接着材
30 接着部材
31 フィレット
40 半導体素子
45 ボンディングワイヤ
50 第2収容部材
51 第2基板
52 第2キャップ
SP1、SP2 内部空間10, 10A,
Claims (6)
前記第1基板に搭載される電子部品と、
前記第1基板に設けられ、前記電子部品を覆う上板と、前記上板の周囲を囲む壁部とを含む第1キャップと、
前記上板と対向して設けられ、前記第1基板と垂直な方向からの平面視で前記第1キャップよりも大きい面積を有する半導体素子と、
前記第1キャップと前記半導体素子との間に設けられ、前記第1キャップから前記半導体素子に向かって裾広がりのフィレットが形成された接着部材とを有し、
前記上板は、中央部が前記第1基板側に向かって凹む湾曲形状を有しており、
前記中央部での、前記上板と前記半導体素子との距離は、前記上板の周縁での前記上板と前記半導体素子との距離よりも大きい
半導体モジュール。 a first substrate;
an electronic component mounted on the first substrate;
a first cap that is provided on the first substrate and includes an upper plate that covers the electronic component and a wall that surrounds the upper plate;
a semiconductor element facing the upper plate and having an area larger than that of the first cap in plan view from a direction perpendicular to the first substrate;
an adhesive member provided between the first cap and the semiconductor element and formed with a fillet that spreads from the first cap toward the semiconductor element ;
the upper plate has a curved shape in which a central portion is recessed toward the first substrate;
The distance between the upper plate and the semiconductor element at the central portion is greater than the distance between the upper plate and the semiconductor element at the periphery of the upper plate.
semiconductor module.
前記第1キャップは、前記平面視で、第1長辺と、前記第1長辺と対向する第2長辺と、前記第1長辺及び前記第2長辺の間に設けられた第1短辺及び第2短辺とを有し、
前記接着部材は、少なくとも前記第1長辺及び前記第2長辺と重なって設けられる
半導体モジュール。 The semiconductor module according to claim 1,
The first cap includes, in plan view, a first long side, a second long side facing the first long side, and a first long side provided between the first long side and the second long side. having a short side and a second short side,
The adhesive member is provided so as to overlap at least the first long side and the second long side.
前記接着部材は、前記平面視で、前記第1キャップの周囲を囲む4辺と重なって設けられる
半導体モジュール。 3. The semiconductor module according to claim 1 or 2,
The adhesive member is provided so as to overlap with four sides surrounding the periphery of the first cap in plan view.
前記第1キャップは、前記上板と前記壁部とを接続する湾曲部を有し、
前記接着部材は、前記上板及び前記湾曲部を覆って設けられる
半導体モジュール。 The semiconductor module according to any one of claims 1 to 3 ,
The first cap has a curved portion connecting the upper plate and the wall,
The adhesive member is provided to cover the upper plate and the curved portion.
更に、前記第1基板が搭載される第2基板と、
前記第2基板に設けられ、前記第1基板、前記第1キャップ及び前記半導体素子を覆う第2キャップと、を含む
半導体モジュール。 The semiconductor module according to any one of claims 1 to 4 ,
Furthermore, a second substrate on which the first substrate is mounted;
A semiconductor module including a second cap provided on the second substrate and covering the first substrate, the first cap, and the semiconductor element.
前記電子部品は水晶振動子である
半導体モジュール。 The semiconductor module according to any one of claims 1 to 5 ,
The semiconductor module, wherein the electronic component is a crystal oscillator.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019131796 | 2019-07-17 | ||
JP2019131796 | 2019-07-17 | ||
PCT/JP2020/012580 WO2021009970A1 (en) | 2019-07-17 | 2020-03-23 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021009970A1 JPWO2021009970A1 (en) | 2021-01-21 |
JP7143951B2 true JP7143951B2 (en) | 2022-09-29 |
Family
ID=74209779
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021532675A Active JP7143951B2 (en) | 2019-07-17 | 2020-03-23 | semiconductor module |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7143951B2 (en) |
WO (1) | WO2021009970A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023095443A1 (en) * | 2021-11-25 | 2023-06-01 | ソニーセミコンダクタソリューションズ株式会社 | Semiconductor package and module |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004235310A (en) | 2003-01-29 | 2004-08-19 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing the same |
JP2005033755A (en) | 2002-12-10 | 2005-02-03 | Seiko Epson Corp | Piezoelectric oscillator, manufacturing method thereof, and electronic equipment |
JP2008219206A (en) | 2007-02-28 | 2008-09-18 | Kyocera Kinseki Corp | Piezoelectric oscillator |
JP2008282941A (en) | 2007-05-10 | 2008-11-20 | Toshiba Corp | Semiconductor device |
JP2009027451A (en) | 2007-07-19 | 2009-02-05 | Nippon Dempa Kogyo Co Ltd | Surface-mounting type crystal oscillator |
JP2009165102A (en) | 2007-12-14 | 2009-07-23 | Epson Toyocom Corp | Piezoelectric oscillator, and method for manufacturing piezoelectric oscillator |
WO2009157208A1 (en) | 2008-06-27 | 2009-12-30 | 三洋電機株式会社 | Circuit module, method for manufacturing circuit module, and portable apparatus |
JP2010153966A (en) | 2008-12-24 | 2010-07-08 | Nippon Dempa Kogyo Co Ltd | Surface mount crystal oscillator |
-
2020
- 2020-03-23 JP JP2021532675A patent/JP7143951B2/en active Active
- 2020-03-23 WO PCT/JP2020/012580 patent/WO2021009970A1/en active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005033755A (en) | 2002-12-10 | 2005-02-03 | Seiko Epson Corp | Piezoelectric oscillator, manufacturing method thereof, and electronic equipment |
JP2004235310A (en) | 2003-01-29 | 2004-08-19 | Matsushita Electric Ind Co Ltd | Semiconductor device and method of manufacturing the same |
JP2008219206A (en) | 2007-02-28 | 2008-09-18 | Kyocera Kinseki Corp | Piezoelectric oscillator |
JP2008282941A (en) | 2007-05-10 | 2008-11-20 | Toshiba Corp | Semiconductor device |
JP2009027451A (en) | 2007-07-19 | 2009-02-05 | Nippon Dempa Kogyo Co Ltd | Surface-mounting type crystal oscillator |
JP2009165102A (en) | 2007-12-14 | 2009-07-23 | Epson Toyocom Corp | Piezoelectric oscillator, and method for manufacturing piezoelectric oscillator |
WO2009157208A1 (en) | 2008-06-27 | 2009-12-30 | 三洋電機株式会社 | Circuit module, method for manufacturing circuit module, and portable apparatus |
JP2010153966A (en) | 2008-12-24 | 2010-07-08 | Nippon Dempa Kogyo Co Ltd | Surface mount crystal oscillator |
Also Published As
Publication number | Publication date |
---|---|
JPWO2021009970A1 (en) | 2021-01-21 |
WO2021009970A1 (en) | 2021-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5078512B2 (en) | Crystal device | |
US11342899B2 (en) | Crystal resonator device | |
TWI668960B (en) | Piezo vibrating element and system integration package (SIP) module having the same | |
US7978016B2 (en) | Crystal oscillator | |
JP7196934B2 (en) | piezoelectric vibration device | |
JP7143951B2 (en) | semiconductor module | |
JP5072436B2 (en) | Crystal oscillator for surface mounting | |
JP4561521B2 (en) | Piezoelectric vibration device | |
JP2008148219A (en) | Piezoelectric vibration device and its manufacturing method | |
JP2007189282A (en) | Piezoelectric device and manufacturing method thereof | |
JP6279857B2 (en) | Electronic device, multi-cavity frame and multi-cavity electronic device | |
JP6015010B2 (en) | Vibration element, vibrator, oscillator and electronic equipment | |
US6876264B2 (en) | Surface-mount crystal oscillator | |
US8217551B2 (en) | Surface acoustic wave package with air hole that prevents thermal expansion | |
JP2008011125A (en) | Surface acoustic wave device | |
TWI824717B (en) | Piezoelectric vibration device | |
TWI835299B (en) | Piezoelectric vibration device | |
TWI823401B (en) | Piezoelectric vibration plate and piezoelectric vibration device | |
JP2019036784A (en) | Electronic component and method of manufacturing the same | |
TW202329620A (en) | Piezoelectric vibration device | |
JP5468327B2 (en) | Piezoelectric device | |
JP2005167792A (en) | Piezoelectric oscillator | |
JP2023032382A (en) | Basis for electronic component | |
CN115225059A (en) | Vibrating device | |
JP2010283650A (en) | Piezoelectric oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7143951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |