JP7142503B2 - 管理装置、情報処理装置、及びプログラム - Google Patents

管理装置、情報処理装置、及びプログラム Download PDF

Info

Publication number
JP7142503B2
JP7142503B2 JP2018129172A JP2018129172A JP7142503B2 JP 7142503 B2 JP7142503 B2 JP 7142503B2 JP 2018129172 A JP2018129172 A JP 2018129172A JP 2018129172 A JP2018129172 A JP 2018129172A JP 7142503 B2 JP7142503 B2 JP 7142503B2
Authority
JP
Japan
Prior art keywords
error
input
path configuration
configuration
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018129172A
Other languages
English (en)
Other versions
JP2020009113A (ja
Inventor
正敏 杉野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2018129172A priority Critical patent/JP7142503B2/ja
Priority to US16/453,292 priority patent/US11169882B2/en
Publication of JP2020009113A publication Critical patent/JP2020009113A/ja
Application granted granted Critical
Publication of JP7142503B2 publication Critical patent/JP7142503B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/142—Reconfiguring to eliminate the error
    • G06F11/1423—Reconfiguring to eliminate the error by reconfiguration of paths
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0784—Routing of error reports, e.g. with a specific transmission path or data flow
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G06F11/2007—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication media
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers

Description

本発明は、管理装置、情報処理装置、及びプログラムに関する。
情報処理装置（コンピュータ）の運用中に入出力（Input/Output，ＩＯ）装置において回復不能なエラーが発生した場合、エラー情報がＩＯ装置に記録される。そして、そのエラー情報がＩＯ装置からＣＰＵ（Central Processing Unit）まで伝搬していくことで、エラー発生が認識される。
エラー発生が認識された後、伝搬経路を含めてすべてのエラー情報をチェックすることでエラー発生箇所が絞り込まれ、特定された故障部品が正常部品に交換される。以下では、ＩＯ装置を指して、ＩＯデバイスと記載することがある。
情報処理装置の運用前には、通常、ＢＩＯＳ（Basic Input/Output System）によってＰＯＳＴ（Power-On Self-Test）が実施される。ＰＯＳＴは、情報処理装置を動作可能な状態にするために行われる各種初期化処理であり、ＩＯバス上を探索して、搭載されているＩＯデバイスの検出及び初期化を行う処理を含む。
図１は、ＩＯデバイスがＣＰＵのＩＯインタフェースに直接接続されている、小規模な情報処理装置の構成例を示している。図１の情報処理装置１０１は、ＣＰＵ１１１、ＩＯデバイス１１２－１～ＩＯデバイス１１２－３、及びメモリ１１４を含む。ＩＯデバイス１１２－１～ＩＯデバイス１１２－３は、ＩＯインタフェース１１３－１～ＩＯインタフェース１１３－３にそれぞれ接続されている。情報処理装置１０１は、以下のように動作する。
ステップ１：ＣＰＵ１１１は、電源投入時にＢＩＯＳを起動し、ＰＯＳＴを実施する。
ステップ２：ＰＯＳＴの実施中に、ＢＩＯＳは、搭載されているデバイスを探索し、ＩＯデバイス１１２－１～ＩＯデバイス１１２－３を検出する。
ステップ３：ＢＩＯＳは、検出したＩＯデバイス１１２－１～ＩＯデバイス１１２－３それぞれのドライバを読み込み、初期化処理を行う。
エラー対策に関連して、冗長ＩＯインタフェースを有するコンピュータシステム、二重化システムバスアダプタを有するコンピュータシステム、及び冗長化された情報転送経路を有する情報処理システムが知られている（例えば、特許文献１～特許文献３を参照）。
特開２００６－３０２２８７号公報 特開平９－３４８０９号公報 特開２０００－１４８６５５号公報
大規模な情報処理装置では、ＣＰＵから各ＩＯデバイスまでの経路上に複数の部品が存在することがある。このため、ＣＰＵからＩＯデバイスへのアクセスにおいてエラーが発生した場合、ＩＯデバイス又は経路上の他の部品のいずれが故障部品であるのかを切り分けることが困難である。
なお、かかる問題は、ＣＰＵからＩＯデバイスまでの経路上に複数の部品が存在する情報処理装置に限らず、他のプロセッサからＩＯデバイスまでの経路上に複数の部品が存在する情報処理装置においても生ずるものである。
１つの側面において、本発明は、情報処理装置において入出力装置のエラーが検出された場合に、プロセッサから入出力装置までの経路に含まれる被疑部品を絞り込むことを目的とする。
１つの案では、管理装置は、記憶部、制御部、及び特定部を含む。記憶部は、プロセッサから複数の入出力装置までの第１経路構成とプロセッサから複数の入出力装置までの第２経路構成とを示す経路構成情報を記憶する。
制御部は、プロセッサから複数の入出力装置までの経路構成が第１経路構成である状態において、いずれかの入出力装置のエラーが検出された場合、第１経路構成を第２経路構成に切り替える。
特定部は、切り替え後の第２経路構成の状態において、いずれかの入出力装置のエラーが検出された場合、プロセッサから複数の入出力装置までの経路構成に含まれる被疑部品を特定する。この場合、特定部は、第１経路構成の状態においてエラーが検出された入出力装置と第２経路構成の状態においてエラーが検出された入出力装置とを比較した比較結果に基づいて、被疑部品を特定する。
１つの実施形態によれば、情報処理装置において入出力装置のエラーが検出された場合に、プロセッサから入出力装置までの経路に含まれる被疑部品を絞り込むことができる。
小規模な情報処理装置の構成図である。 大規模な情報処理装置の構成図である。 エラーが再発する動作シーケンスを示す図である。 管理装置の機能的構成図である。 被疑部品特定処理のフローチャートである。 情報処理システムの構成図である。 管理装置が記憶する情報を示す図である。 通常構成を示す図である。 交代構成を示す図である。 縮退構成を示す図である。 エラー制御処理のフローチャートである。 デバイスエラー処理のフローチャートである。 デバイス切り離し処理のフローチャートである。 経路エラー処理のフローチャートである。 スイッチ検索処理のフローチャートである。 構成変更処理のフローチャートである。 ＰＯＳＴのフローチャートである。 ＣＰＵ初期化処理のフローチャートである。 ＩＯ初期化処理のフローチャートである。 通信処理のフローチャートである。 診断処理のフローチャートである。 エラー検出処理のフローチャートである。 ブート制御処理のフローチャートである。 経路構成が変更される第１の動作シーケンスを示す図である。 経路構成が変更される第２の動作シーケンスを示す図である。 情報処理装置のハードウェア構成図である。
以下、図面を参照しながら、実施形態を詳細に説明する。
図２は、ＩＯデバイスがバススイッチ（Bus Switch，ＢＵＳ－ＳＷ）を経由してＣＰＵのＩＯインタフェースに接続されている、大規模な情報処理装置の構成例を示している。図２の情報処理装置２０１は、ＣＰＵ２１１、メモリ２１２、ＢＵＳ－ＳＷ２１３－１～ＢＵＳ－ＳＷ２１３－４、ＢＵＳ－ＳＷ２１４－１～ＢＵＳ－ＳＷ２１４－４、及びＩＯデバイス２１５－１～ＩＯデバイス２１５－１２を含む。メモリ２１２は、ＣＰＵ２１１が実行するプログラムと、情報処理装置２０１の構成情報を含むデータとを記憶する。
ＢＵＳ－ＳＷ２１３－１～ＢＵＳ－ＳＷ２１３－４は上位のバススイッチであり、ＣＰＵ２１１に接続されている。ＢＵＳ－ＳＷ２１４－１～ＢＵＳ－ＳＷ２１４－４は下位のバススイッチであり、ＢＵＳ－ＳＷ２１４－ｉ（ｉ＝１～４）はＢＵＳ－ＳＷ２１３－ｉに接続されている。
ＩＯデバイス２１５－１～ＩＯデバイス２１５－３は、ＢＵＳ－ＳＷ２１４－１に接続されており、ＩＯデバイス２１５－４～ＩＯデバイス２１５－６は、ＢＵＳ－ＳＷ２１４－２に接続されている。ＩＯデバイス２１５－７～ＩＯデバイス２１５－９は、ＢＵＳ－ＳＷ２１４－３に接続されており、ＩＯデバイス２１５－１０～ＩＯデバイス２１５－１２は、ＢＵＳ－ＳＷ２１４－４に接続されている。
この場合、ＣＰＵ２１１から各ＩＯデバイス２１５－ｊ（ｊ＝１～１２）までの経路上には、ＢＵＳ－ＳＷ２１３－ｉ及びＢＵＳ－ＳＷ２１４－ｉが存在する。
管理装置２０２は、情報処理装置２０１を管理する情報処理装置であり、ＣＰＵ２１１、ＢＵＳ－ＳＷ２１３－１～ＢＵＳ－ＳＷ２１３－４、及びＢＵＳ－ＳＷ２１４－１～ＢＵＳ－ＳＷ２１４－４と通信することができる。管理装置２０２は、ＭＭＢ（Management Blade）と呼ばれることもある。情報処理装置２０１は、以下のように動作する。
ステップ１：ＣＰＵ２１１は、電源投入時にＢＩＯＳを起動し、ＰＯＳＴを実施する。
ステップ２：ＰＯＳＴの実施中に、ＢＩＯＳは、情報処理装置２０１の構成情報に基づいて、各経路上のＢＵＳ－ＳＷ２１３－ｉ及びＢＵＳ－ＳＷ２１４－ｉを初期化する。
ステップ３：ＰＯＳＴの実施中に、ＢＩＯＳは、搭載されているデバイスを探索し、ＩＯデバイス２１５－１～ＩＯデバイス２１５－１２を検出する。
ステップ４：ＢＩＯＳは、検出したＩＯデバイスのドライバのうち、オペレーティングシステム（Operating System，ＯＳ）を起動するためのリソースとして使用されるＩＯデバイスのドライバのみを読み込み、初期化処理を行う。
大規模な情報処理装置においては、ステップ４のように、ＰＯＳＴの実施中にＯＳブートに関連するＩＯデバイスのドライバのみが読み込まれ、残りのＩＯデバイスのドライバはＯＳ起動時に読み込まれることが多い。これにより、初期化時に割り当てられるＬｅｇａｃｙ－ＩＯ空間の枯渇を防ぐことができるとともに、初期化処理の所要時間を短縮することができる。
ステップ２において、いずれかのＢＵＳ－ＳＷでエラー発生を検出した場合、そのエラー情報が管理装置２０２に伝達され、管理装置２０２からユーザに通知されるとともに、情報処理装置２０１は初期化に失敗して停止する。また、ステップ４においては、検出されたすべてのＩＯデバイスのドライバが読み込まれるわけではなく、ＩＯデバイスの初期化はＯＳ上のドライバに任せられるため、ＰＯＳＴの実施中のドライバ読み込み動作及び初期化処理はスキップされることがある。
しかしながら、経路上のＢＵＳ－ＳＷが故障している場合、情報処理装置の運用中にそのＢＵＳ－ＳＷが直接アクセスされることはないため、ＩＯデバイス又はＢＵＳ－ＳＷのいずれが故障部品であるのかが明確に切り分けられない可能性がある。
例えば、ＩＯバスとしてＰＣＩ（Peripheral Component Interconnect）－ｅｘｐｒｅｓｓが使用されている場合、ＰＣＩ－ｅｘｐｒｅｓｓインタフェース仕様書の定義によれば、報告されるエラーの種別によって、エラーの原因である故障箇所が判明する。エラーの種別がＩＯデバイス自体を示している場合、そのＩＯデバイスが故障部品であると判断することができる。しかし、エラーの種別が経路上のエラーを示している場合、エラーが検出されたときのアクセス先ＩＯデバイスと、エラーの原因である故障部品とが一致していない可能性がある。
具体的には、運用中に回復不能なエラーが認識された場合、ＯＳは、ＰＡＮＩＣ、ＢＳＯＤ（Blue Screen of Death）のような強制停止等の状態を引き起こし、システムダウンに陥る。そして、最終的に、ＢＩＯＳがＯＳを再起動することで回復を試みる。
ＩＯデバイス自体のエラーを要因としてシステムダウンした場合には、そのＩＯデバイス自体のエラーが認識されるため、故障部品の切り離し処理を行うことができる。しかし、エラーを検出できるのはエラー情報を受信する部品のみであるため、経路上のエラーを要因としてシステムダウンした場合、エラー情報の送信端又は受信端のいずれに問題があるかを切り分けることは困難である。したがって、エラーが検出されたときのアクセス先ＩＯデバイスのみが報告されることになる。
また、一般的なＢＵＳ－ＳＷは、仕様上、受信したエラー情報をインタフェースの最上位側へ転送するのみであり、ＢＵＳ－ＳＷ自体がエラー処理を行うことはない。つまり、経路上の部品が故障しているにもかかわらず、インタフェースの最上位の部品に対して、ＩＯデバイスのエラーとして報告されることが起こり得る。この場合、報告されたＩＯデバイスを切り離しても、経路上の故障部品が残っているため、システムダウンが再発する可能性がある。安全のために経路を含めて切り離すと、情報処理装置の全体構成に大きな影響を与えるため、同一の設定での再起動が難しくなる可能性がある。
図３は、図２の情報処理装置２０１においてエラーが再発する動作シーケンスの例を示している。まず、時刻Ａ１において、ＯＳ３０１は、ＩＯデバイス２１５－１に対するアクセスエラーであるＩＯエラーを検出し、管理装置２０２に対して１回目のＩＯエラーを報告する。この場合、故障部品の候補である被疑部品は、ＣＰＵ２１１からＩＯデバイス２１５－１までの経路に含まれるＢＵＳ－ＳＷ２１３－１、ＢＵＳ－ＳＷ２１４－１、及びＩＯデバイス２１５－１であり、被疑部品は一意に特定されない。
そこで、管理装置２０２は、エラー処理を行って、ＩＯデバイス２１５－１のエラー情報を保存し、時刻Ａ２において、ＯＳ３０１に対して再起動要求を送信することで、ＯＳ３０１をリセットする。ＯＳ３０１は、再起動要求に応答して情報処理装置２０１を再起動する。再起動の過程でＢＩＯＳ３０２に制御が移り、ＢＩＯＳ３０２は、ＣＰＵを初期化し、ＩＯデバイスを初期化し、ＯＳブートを行ってＯＳ３０１を起動する。
次に、時刻Ａ３において、ＯＳ３０１は、ＩＯデバイス２１５－１に対する２回目のＩＯエラーを検出し、管理装置２０２に対してＩＯエラーを報告する。この場合も被疑部品は一意に特定されないため、管理装置２０２は、１回目のエラー情報と同じエラー情報を保存し、時刻Ａ４において、ＯＳ３０１をリセットする。ＯＳ３０１は、情報処理装置２０１を再起動し、ＢＩＯＳ３０２は、ＣＰＵを初期化し、ＩＯデバイスを初期化し、ＯＳブートを行ってＯＳ３０１を起動する。その後、ＯＳ３０１は、３回目のＩＯエラーを検出する。
このように、経路上のエラーを要因としてシステムダウンした場合、管理装置２０２が故障部品を特定して切り離すことがないため、ＯＳ３０１上でＩＯエラーが再度検出され、障害が繰り返し発生するように見えてしまう。
さらに、情報処理装置２０１の再起動中には、エラーが検出されたＩＯデバイスを含めて初期化が行われるが、システムダウンの要因が間歇故障に起因する場合、初期化処理においてエラーが検出されないことがある。また、ＯＳ３０１上のドライバによる診断処理が簡略化されている場合にも、初期化処理においてエラーが検出されないことがある。
エラー情報が保存されている場合、被疑部品を後で交換することは可能である。しかし、経路上の故障部品に対するエラー情報が存在しない場合、又は複数のエラー情報が記録されている場合等において、エラー情報の伝搬順序が記録されていないため、被疑部品を絞り込むことは極めて困難である。
図４は、実施形態の管理装置の機能的構成例を示している。図４の管理装置４０１は、記憶部４１１、制御部４１２、及び特定部４１３を含む。記憶部４１１は、プロセッサから複数の入出力装置までの第１経路構成とプロセッサから複数の入出力装置までの第２経路構成とを示す経路構成情報４２１を記憶する。制御部４１２及び特定部４１３は、経路構成情報４２１を用いて被疑部品を特定する被疑部品特定処理を行う。
図５は、図４の管理装置４０１が行う被疑部品特定処理の例を示すフローチャートである。まず、制御部４１２は、プロセッサから複数の入出力装置までの経路構成が第１経路構成である状態において、いずれかの入出力装置のエラーが検出された場合、第１経路構成を第２経路構成に切り替える（ステップ５０１）。
特定部４１３は、切り替え後の第２経路構成の状態において、いずれかの入出力装置のエラーが検出された場合、プロセッサから複数の入出力装置までの経路構成に含まれる被疑部品を特定する（ステップ５０２）。この場合、特定部４１３は、第１経路構成の状態においてエラーが検出された入出力装置と第２経路構成の状態においてエラーが検出された入出力装置とを比較した比較結果に基づいて、被疑部品を特定する。
図４の管理装置４０１によれば、情報処理装置において入出力装置のエラーが検出された場合に、プロセッサから入出力装置までの経路に含まれる被疑部品を絞り込むことができる。例えば、プロセッサとしては、ＣＰＵ、マイクロプロセッサ、デジタルシグナルプロセッサ等を用いることができる。
図６は、図４の管理装置４０１を含む情報処理システムの構成例を示している。図６の情報処理システムは、情報処理装置６０１及び管理装置６０２を含む。情報処理装置６０１は、ＣＰＵ６１１、メモリ６１２、上位モジュール６１３－１、上位モジュール６１３－２、下位モジュール６１４－１、及び下位モジュール６１４－２を含む。
上位モジュール６１３－ｉ及び下位モジュール６１４－ｉ（ｉ＝１，２）は、ＦＲＵ（Field-Replaceable Unit）のような保守交換単位である。上位モジュール６１３－ｉ及び下位モジュール６１４－ｉの個数は２個に限られるわけではなく、３個以上であってもよい。
ＣＰＵ６１１は、メモリ６１２を利用してＢＩＯＳ６２１、ＯＳ６２２、及び不図示のアプリケーションプログラムを実行する。このとき、ＣＰＵ６１１は、信号線を介して管理装置６０２へ命令を送信し、管理装置６０２から応答を受信することができる。ＣＰＵ６１１は、情報処理装置６０１の起動時に、まず、ＢＩＯＳ６２１を実行することで、ハードウェアの初期化及び設定を行い、その後、ＯＳ６２２を実行する。
上位モジュール６１３－ｉは、上位のバススイッチであるＢＵＳ－ＳＷ６２３－ｉを含む。下位モジュール６１４－１は、下位のバススイッチであるＢＵＳ－ＳＷ６２４－１と、ＩＯデバイス６２５－１～ＩＯデバイス６２５－３を含む。下位モジュール６１４－２は、下位のバススイッチであるＢＵＳ－ＳＷ６２４－２と、ＩＯデバイス６２５－４～ＩＯデバイス６２５－６を含む。
各ＩＯデバイス６２５－ｊ（ｊ＝１～６）は、例えば、ネットワークインタフェース、ストレージインタフェース、外部インタフェース、ビデオカード、サウンドカード等であり、下位モジュール６１４－ｉのＩＯスロットに搭載されている。
ＣＰＵ６１１とＢＵＳ－ＳＷ６２３－１は、信号線６１５－１によって接続されており、ＣＰＵ６１１とＢＵＳ－ＳＷ６２３－２は、信号線６１５－２によって接続されている。
ＢＵＳ－ＳＷ６２３－ｉとＢＵＳ－ＳＷ６２４－ｉとの間の経路は冗長構成になっており、各ＢＵＳ－ＳＷ６２３－ｉは、ＢＵＳ－ＳＷ６２４－１及びＢＵＳ－ＳＷ６２４－２の両方に接続されている。ＢＵＳ－ＳＷ６２３－１とＢＵＳ－ＳＷ６２４－１は、信号線６１６－１によって接続されており、ＢＵＳ－ＳＷ６２３－１とＢＵＳ－ＳＷ６２４－２は、信号線６１７－１によって接続されている。ＢＵＳ－ＳＷ６２３－２とＢＵＳ－ＳＷ６２４－２は、信号線６１６－２によって接続されており、ＢＵＳ－ＳＷ６２３－２とＢＵＳ－ＳＷ６２４－１は、信号線６１７－２によって接続されている。
ＩＯデバイス６２５－１～ＩＯデバイス６２５－３は、ＢＵＳ－ＳＷ６２４－１に接続されており、ＩＯデバイス６２５－４～ＩＯデバイス６２５－６は、ＢＵＳ－ＳＷ６２４－２に接続されている。
この場合、ＣＰＵ６１１から各ＩＯデバイス６２５－ｊ（ｊ＝１～３）までの経路上には、ＢＵＳ－ＳＷ６２３－１又はＢＵＳ－ＳＷ６２３－２と、ＢＵＳ－ＳＷ６２４－１とが存在する。一方、ＣＰＵ６１１から各ＩＯデバイス６２５－ｊ（ｊ＝４～６）までの経路上には、ＢＵＳ－ＳＷ６２３－１又はＢＵＳ－ＳＷ６２３－２と、ＢＵＳ－ＳＷ６２４－２とが存在する。
管理装置２０２は、図４の管理装置４０１に対応し、記憶部６３１、制御部６３２、特定部６３３、及び監視部６３４を含む。記憶部６３１は、状態情報６４１、経路構成情報６４２、交代要因情報６４３、及びＩＯデバイス情報６４４を記憶する。
経路構成情報６４２は、図４の経路構成情報４２１に対応し、ＣＰＵ６１１からＩＯデバイス６２５－１～ＩＯデバイス６２５－６までの複数の経路構成を示す情報である。各経路構成は、例えば、ＢＵＳ－ＳＷ６２３－ｉとＢＵＳ－ＳＷ６２４－ｉとの間の接続形態によって表される。
状態情報６４１は、経路構成情報６４２が示す複数の経路構成のうち、現在の情報処理装置６０１の経路構成を示す情報であり、交代要因情報６４３は、エラーが検出されたときのアクセス先ＩＯデバイスを示す情報である。ＩＯデバイス情報６４４は、各ＢＵＳ－ＳＷ６２４－ｉに接続されているＩＯデバイス６２５－ｊを示す情報である。
制御部６３２は、図４の制御部４１２に対応し、情報処理装置６０１の経路構成を管理する。制御部６３２は、状態情報６４１及び経路構成情報６４２に基づいて、ＢＵＳ－ＳＷ６２３－ｉ及びＢＵＳ－ＳＷ６２４－ｉが有するポートを活性化又は非活性化することにより、そのポートの接続を有効化又は無効化する。これにより、制御部６３２は、ＢＵＳ－ＳＷ６２３－ｉとＢＵＳ－ＳＷ６２４－ｉとの間の接続形態を変更して、情報処理装置６０１の経路構成を別の経路構成に切り替えることができる。
特定部６３３は、図４の特定部４１３に対応し、ＩＯデバイス６２５－ｊのエラー情報に基づいて、経路構成に含まれる被疑部品を特定し、特定した被疑部品の切り離し処理を行う。特定部６３３は、特定した被疑部品を示すＳＥＬ（System Event Log）を出力することで、ユーザに対してエラー発生を通知する。
監視部６３４は、ＢＩＯＳ６２１又はＯＳ６２２からＩＯエラー等のエラー報告を受信し、エラーが検出されたことを特定部６３３に通知する。管理装置２０２は、情報処理装置６０１の電源制御及び情報処理装置６０１のリセット処理の制御も行う。
図７は、図６の管理装置６０２が記憶する情報の例を示している。図７（ａ）は、状態情報６４１の例を示している。Ｃｏｎｄｉｔｉｏｎのエントリ番号ｅｎは、図７（ｂ）に示す経路構成情報６４２のいずれかのエントリを示すポインタである。
図７（ｂ）は、経路構成情報６４２の例を示している。図７（ｂ）の経路構成情報６４２の各エントリは、エントリ番号、Ｍｏｄｅ、対象スイッチ番号、ＢＵＳ＃リスト、及びポート活性状態リストを含む。
エントリ番号“１”～エントリ番号“Ｎ”（Ｎは７以上の整数）は、エントリの識別情報であり、Ｍｏｄｅは、経路構成の種別を表す。Ｍｏｄｅ“１”は、通常構成を示し、Ｍｏｄｅ“２”は、交代構成を示し、Ｍｏｄｅ“３”は、縮退構成を示し、Ｍｏｄｅ“０ｘＦＦ”は、経路構成情報６４２の末尾を示す。
図８は、図６の情報処理装置６０１における通常構成の例を示している。図８の通常構成では、信号線６１５－１、信号線６１５－２、信号線６１６－１、及び信号線６１６－２による接続が有効化され、信号線６１７－１及び信号線６１７－２による接続が無効化される。この経路構成は、エントリ番号“１”の通常構成に対応する。通常構成の状態において経路上のエラーが検出された場合、経路構成が交代構成に変更される。
図９は、図６の情報処理装置６０１における交代構成の例を示している。図９の交代構成では、信号線６１５－１、信号線６１５－２、信号線６１７－１、及び信号線６１７－２による接続が有効化され、信号線６１６－１及び信号線６１６－２による接続が無効化される。この経路構成は、エントリ番号“２”及びエントリ番号“３”の交代構成に対応する。交代構成の状態において経路上のエラーが検出され、ＢＵＳ－ＳＷ６２３－ｉが被疑部品として特定された場合、経路構成が縮退構成に変更される。
図１０は、図６の情報処理装置６０１における縮退構成の例を示している。縮退構成は、被疑部品として特定された部品を使用しない経路構成である。図１０の縮退構成は、ＢＵＳ－ＳＷ６２３－１が被疑部品である場合に適用される。この場合、信号線６１５－２、信号線６１６－２、及び信号線６１７－２による接続が有効化され、信号線６１５－１、信号線６１６－１、及び信号線６１７－１による接続が無効化される。これにより、ＢＵＳ－ＳＷ６２３－１が切り離され、情報処理装置６０１の縮退運用が行われる。この経路構成は、エントリ番号“５”の縮退構成に対応する。
図７（ｂ）の対象スイッチ番号は、各経路構成において故障している可能性があるＢＵＳ－ＳＷを示すスイッチ番号である。通常構成の“０ｘＦＦ”は、いずれのＢＵＳ－ＳＷも故障している可能性がないことを示し、交代構成の“１”は、ＢＵＳ－ＳＷ６２４－１を示し、交代構成の“２”は、ＢＵＳ－ＳＷ６２４－２を示す。縮退構成の対象スイッチ番号は、被疑部品として特定されたＢＵＳ－ＳＷのスイッチ番号であり、“１”はＢＵＳ－ＳＷ６２３－１を示し、“２”はＢＵＳ－ＳＷ６２３－２を示す。
ＢＵＳ＃リストは、各ＢＵＳ－ＳＷ６２３－ｉの上位ｐｒｉｍａｒｙとｓｅｃｏｎｄａｒｙ－ｓｕｂｏｒｄｉｎａｔｅの組み合わせを表す。上位ｐｒｉｍａｒｙは、ＢＵＳ－ＳＷ６２３－ｉのバス番号を表し、ｓｅｃｏｎｄａｒｙ－ｓｕｂｏｒｄｉｎａｔｅは、ＢＵＳ－ＳＷ６２３－ｉの下位側に存在する部品のバス番号を表す。
例えば、図８の通常構成では、次のようにバス番号が割り当てられる。
ＢＵＳ－ＳＷ６２３－１：１１
ＢＵＳ－ＳＷ６２４－１：１２
ＩＯデバイス６２５－１：１３
ＩＯデバイス６２５－２：１４
ＩＯデバイス６２５－３：１５
ＢＵＳ－ＳＷ６２３－２：１７
ＢＵＳ－ＳＷ６２４－２：１８
ＩＯデバイス６２５－４：１９
ＩＯデバイス６２５－５：２０
ＩＯデバイス６２５－６：２１
したがって、ＢＵＳ－ＳＷ６２３－１の上位ｐｒｉｍａｒｙは“１１”であり、ｓｅｃｏｎｄａｒｙ－ｓｕｂｏｒｄｉｎａｔｅは“１２－１５”である。一方、ＢＵＳ－ＳＷ６２３－２の上位ｐｒｉｍａｒｙは“１７”であり、ｓｅｃｏｎｄａｒｙ－ｓｕｂｏｒｄｉｎａｔｅは“１８－２１”である。
図９の交代構成では、次のようにバス番号が割り当てられる。
ＢＵＳ－ＳＷ６２３－１：１７
ＢＵＳ－ＳＷ６２４－１：１２
ＩＯデバイス６２５－１：１３
ＩＯデバイス６２５－２：１４
ＩＯデバイス６２５－３：１５
ＢＵＳ－ＳＷ６２３－２：１１
ＢＵＳ－ＳＷ６２４－２：１８
ＩＯデバイス６２５－４：１９
ＩＯデバイス６２５－５：２０
ＩＯデバイス６２５－６：２１
したがって、ＢＵＳ－ＳＷ６２３－１の上位ｐｒｉｍａｒｙは“１７”であり、ｓｅｃｏｎｄａｒｙ－ｓｕｂｏｒｄｉｎａｔｅは“１８－２１”である。一方、ＢＵＳ－ＳＷ６２３－２の上位ｐｒｉｍａｒｙは“１１”であり、ｓｅｃｏｎｄａｒｙ－ｓｕｂｏｒｄｉｎａｔｅは“１２－１５”である。
図１０の縮退構成では、次のようにバス番号が割り当てられる。
ＢＵＳ－ＳＷ６２３－１：０ｘＦＦ
ＢＵＳ－ＳＷ６２４－１：１２
ＩＯデバイス６２５－１：１３
ＩＯデバイス６２５－２：１４
ＩＯデバイス６２５－３：１５
ＢＵＳ－ＳＷ６２３－２：１１
ＢＵＳ－ＳＷ６２４－２：１８
ＩＯデバイス６２５－４：１９
ＩＯデバイス６２５－５：２０
ＩＯデバイス６２５－６：２１
したがって、ＢＵＳ－ＳＷ６２３－１の上位ｐｒｉｍａｒｙは“０ｘＦＦ”であり、ｓｅｃｏｎｄａｒｙ－ｓｕｂｏｒｄｉｎａｔｅは“０ｘＦＦ－０ｘＦＦ”である。一方、ＢＵＳ－ＳＷ６２３－２の上位ｐｒｉｍａｒｙは“１１”であり、ｓｅｃｏｎｄａｒｙ－ｓｕｂｏｒｄｉｎａｔｅは“１２－２１”である。
ポート活性状態リストは、各ＢＵＳ－ＳＷ６２３－ｉのＳＷ－ＩＤ、ｐｏｒｔ－ＩＤ、及びｏｎ／ｏｆｆの組み合わせを表す。ＳＷ－ＩＤは、ＢＵＳ－ＳＷ６２３－ｉを示すスイッチ番号であり、ｐｏｒｔ－ＩＤは、ＢＵＳ－ＳＷ６２３－ｉの下位側ポートの番号であり、ｏｎ／ｏｆｆは、ポートが活性化されるか否かを示すフラグである。ｏｎ／ｏｆｆが“１”の場合、そのポートが活性化され、ｏｎ／ｏｆｆが“０”の場合、そのポートが非活性化される。
図６のＢＵＳ－ＳＷ６２３－１及びＢＵＳ－ＳＷ６２３－２のスイッチ番号は、それぞれ“１”及び“２”である。ＢＵＳ－ＳＷ６２３－１において、信号線６１６－１及び信号線６１７－１がそれぞれ接続されているポートの番号は、“１”及び“２”である。一方、ＢＵＳ－ＳＷ６２３－２において、信号線６１６－２及び信号線６１７－２がそれぞれ接続されているポートの番号は、“１”及び“２”である。
例えば、図８の通常構成に対応するエントリ番号“１”のエントリには、ＢＵＳ－ＳＷ６２３－１のポート活性状態リストとして、（１，１，１）及び（１，２，０）が含まれている。さらに、このエントリには、ＢＵＳ－ＳＷ６２３－２のポート活性状態リストとして、（２，１，１）及び（２，２，０）が含まれている。
図９の交代構成に対応するエントリ番号“２”及びエントリ番号“３”のエントリには、ＢＵＳ－ＳＷ６２３－１のポート活性状態リストとして、（１，１，０）及び（１，２，１）が含まれている。さらに、このエントリには、ＢＵＳ－ＳＷ６２３－２のポート活性状態リストとして、（２，１，０）及び（２，２，１）が含まれている。
図１０の縮退構成に対応するエントリ番号“５”のエントリには、ＢＵＳ－ＳＷ６２３－１のポート活性状態リストとして、（１，１，０）及び（１，２，０）が含まれている。さらに、このエントリには、ＢＵＳ－ＳＷ６２３－２のポート活性状態リストとして、（２，１，１）及び（２，２，１）が含まれている。
制御部６３２は、管理装置６０２が起動されたときに、情報処理装置６０１の状態を確認し、実装されている上位モジュール６１３－ｉ又は下位モジュール６１４－ｉの変更を認識した場合、経路構成情報６４２を更新する。
図７（ｃ）は、交代要因情報６４３の例を示している。ＢＵＳ＃は、ＩＯデバイス６２５－ｊのエラー情報に含まれるバス番号を表し、ＤＥＶ＃は、そのエラー情報に含まれるデバイス番号を表し、ＢＵＳ＃及びＤＥＶ＃の組み合わせは、エラーが検出されたＩＯデバイス６２５－ｊのアドレス情報を表す。例えば、ＩＯデバイス６２５－２のアドレス情報“１４．０”を含むエラー情報を監視部６３４が受信した場合、特定部６３３は、交代要因情報６４３のＢＵＳ＃及びＤＥＶ＃として、“１４”及び“０”をそれぞれ記録する。
図７（ｄ）は、ＩＯデバイス情報６４４の例を示している。図７（ｄ）のデバイス情報６４４の各エントリは、スイッチ番号、ｐｒｉｍａｒｙ、ｐｏｒｔ１、ｐｏｒｔ２、及びｐｏｒｔ３を含む。
スイッチ番号は、ＢＵＳ－ＳＷ６２４－ｉを示すスイッチ番号であり、ｐｒｉｍａｒｙは、ＢＵＳ－ＳＷ６２４－ｉのバス番号を表し、ｐｏｒｔ１～ｐｏｒｔ３は、ＢＵＳ－ＳＷ６２４－ｉに接続されている３個のＩＯデバイス６２５－ｊのアドレス情報を表す。
ＢＵＳ－ＳＷ６２４－１のスイッチ番号は“１”であり、ｐｒｉｍａｒｙは“１２”である。また、ＢＵＳ－ＳＷ６２４－１に接続されているＩＯデバイス６２５－１、ＩＯデバイス６２５－２、及びＩＯデバイス６２５－３それぞれのアドレス情報は、“１３．０”、“１４．０”、及び“１５．０”である。
一方、ＢＵＳ－ＳＷ６２４－２のスイッチ番号は“２”であり、ｐｒｉｍａｒｙは“１８”である。また、ＢＵＳ－ＳＷ６２４－２に接続されているＩＯデバイス６２５－４、ＩＯデバイス６２５－５、及びＩＯデバイス６２５－６それぞれのアドレス情報は、“１９．０”、“２０．０”、及び“２１．０”である。
この場合、いずれのＩＯデバイス６２５－ｊのデバイス番号も“０”であるため、アドレス情報に含まれるバス番号によって、各ＩＯデバイス６２５－ｊが識別される。ｐｒｉｍａｒｙ“０ｘＦＦ”は、ＩＯデバイス情報６４４の末尾を示す。
ＣＰＵ６１１は、ＢＩＯＳ６２１を実行することで管理装置６０２にアクセスし、管理装置６０２から、状態情報６４１、経路構成情報６４２、交代要因情報６４３、及びＩＯデバイス情報６４４を読み出すことができる。状態情報６４１及び経路構成情報６４２を読み出すことで、現在の情報処理装置６０１の経路構成を認識することが可能になる。
管理装置６０２の制御部６３２は、経路構成情報６４２に基づいて、ＢＵＳ－ＳＷ６２３－ｉ及びＢＵＳ－ＳＷ６２４－ｉのポートの状態を制御することで、情報処理装置６０１の経路構成を変更する。
例えば、ＢＵＳ－ＳＷ６２３－１のポート番号“１”のポートを活性化することで、信号線６１６－１による接続が有効化され、信号線６１６－１が使用可能になる。一方、そのポートを非活性化することで、信号線６１６－１による接続が無効化される。また、ＢＵＳ－ＳＷ６２３－１のポート番号“２”のポートを活性化することで、信号線６１７－１による接続が有効化され、信号線６１７－１が使用可能になる。一方、そのポートを非活性化することで、信号線６１７－１による接続が無効化される。
信号線６１６－２及び信号線６１７－２の接続についても、信号線６１６－１及び信号線６１７－１と同様にして制御される。
管理装置６０２は、構成初期化時に、情報処理装置６０１の経路構成を一意に決定し、情報処理装置６０１の動作中には、いずれかの経路構成のみが有効になるように情報処理装置６０１を制御する。そして、管理装置６０２は、ＩＯエラー発生時に、経路構成を別の経路構成に切り替えることで、被疑部品の絞り込みを行う。これにより、経路に含まれるＢＵＳ－ＳＷ及びＩＯデバイスのうちいずれの部品が故障しているかを、効率的に特定することが可能になり、問題解決までの時間が短縮される。
また、経路構成を切り替えることにより、固定的なＩＯエラーが繰り返し発生する場合だけでなく、ＩＯエラーが間歇的に発生する場合であっても、被疑部品を確実に絞り込むことが可能になる。
次に、図１１～図１６を参照しながら、管理装置６０２が行うエラー制御処理について詳細に説明する。
図１１は、管理装置６０２が行うエラー制御処理の例を示すフローチャートである。図１１のエラー制御処理は、監視部６３４がＢＩＯＳ６２１又はＯＳ６２２からエラー報告を受信したときに開始される。
まず、特定部６３３は、エラー報告からエラー情報を読み出し（ステップ１１０１）、記憶部６３１から交代要因情報６４３を読み出す（ステップ１１０２）。次に、特定部６３３は、再起動フラグを論理“１”に設定し（ステップ１１０３）、エラー報告のエラー情報がデバイスエラーを示しているか否かをチェックする（ステップ１１０４）。
例えば、ＰＣＩの仕様によれば、ＩＯデバイス内のステータスレジスタにエラービットが含まれており、エラービットが論理“１”の場合、ＩＯデバイスのデバイスエラーを示す。このエラービットは、監視部６３４が受信するエラー報告にも含まれている。そこで、特定部６３３は、エラービットが論理“１”の場合、エラー情報がデバイスエラーを示していると判定し、エラービットが論理“０”の場合、エラー情報がデバイスエラーを示していないと判定することができる。
エラー情報がデバイスエラーを示している場合（ステップ１１０４，ＹＥＳ）、管理装置６０２は、エラー情報が示すＩＯデバイスを被疑部品として特定し、デバイスエラー処理を行う（ステップ１１０５）。一方、エラー情報がデバイスエラーを示していない場合（ステップ１１０４，ＮＯ）、管理装置６０２は、経路上のエラーが発生したと判定し、経路エラー処理を行う（ステップ１１０６）。
次に、特定部６３３は、再起動フラグが論理“１”であるか否かをチェックする（ステップ１１０７）。再起動フラグが論理“１”である場合（ステップ１１０７，ＹＥＳ）、特定部６３３は、ＣＰＵ６１１に対して再起動要求を送信する（ステップ１１０８）。一方、再起動フラグが論理“０”である場合（ステップ１１０７，ＮＯ）、特定部６３３は、処理を終了する。
図１２は、図１１のステップ１１０５におけるデバイスエラー処理の例を示すフローチャートである。まず、制御部６３２は、状態情報６４１のエントリ番号ｅｎが交代構成を示しているか否かをチェックする（ステップ１２０１）。エントリ番号ｅｎが“２”又は“３”である場合、エントリ番号ｅｎが交代構成を示していると判定される。
エントリ番号ｅｎが交代構成を示している場合（ステップ１２０１，ＹＥＳ）、制御部６３２は、構成変更処理を行って、情報処理装置６０１の経路構成を通常構成に変更する（ステップ１２０２）。そして、制御部６３２は、状態情報６４１のエントリ番号ｅｎを、通常構成を示すエントリ番号“１”に変更して（ステップ１２０３）、デバイス切り離し処理を行う（ステップ１２０４）。
エントリ番号ｅｎが通常構成又は縮退構成を示している場合（ステップ１２０１，ＮＯ）、制御部６３２は、デバイス切り離し処理を行う（ステップ１２０４）。
図１３は、図１２のステップ１２０４におけるデバイス切り離し処理の例を示すフローチャートである。まず、制御部６３２は、エラー情報が示すＩＯデバイスを経路構成から切り離す（ステップ１３０１）。例えば、制御部６３２は、エラー情報のアドレス情報が示すＢＵＳ－ＳＷのポートを非活性化することで、ＩＯデバイスを切り離すことができる。
次に、特定部６３３は、被疑部品であるＩＯデバイスが切り離されたことを示すＳＥＬを出力する（ステップ１３０２）。
図１４は、図１１のステップ１１０６における経路エラー処理の例を示すフローチャートである。まず、制御部６３２は、状態情報６４１のエントリ番号ｅｎが示す経路構成をチェックする（ステップ１４０１）。
エントリ番号ｅｎが通常構成を示している場合（ステップ１４０１，通常）、特定部６３３は、エラー報告に含まれるエラー情報のアドレス情報を、交代要因情報６４３として保存する（ステップ１４０２）。次に、制御部６３２は、エラー情報のアドレス情報が示すＢＵＳ－ＳＷのスイッチ番号を対象スイッチ番号として用いて、構成変更処理を行い、情報処理装置６０１の経路構成を交代構成に変更する（ステップ１４０３）。
次に、制御部６３２は、状態情報６４１のエントリ番号ｅｎを、交代構成を示すエントリ番号に変更し（ステップ１４０４）、特定部６３３は、経路構成が交代構成に変更されたことを示すＳＥＬを出力する（ステップ１４０５）。
エントリ番号ｅｎが交代構成を示している場合（ステップ１４０１，交代）、特定部６３３は、エラー情報と交代要因情報６４３とを比較する（ステップ１４０６）。エラー情報のアドレス情報のバス番号及びデバイス番号と、交代要因情報６４３のＢＵＳ＃及びＤＥＶ＃とがそれぞれ同一である場合、エラー情報と交代要因情報６４３とが一致すると判定される。一方、バス番号とＢＵＳ＃とが異なる場合、又は、デバイス番号とＤＥＶ＃とが異なる場合は、エラー情報と交代要因情報６４３とが一致しないと判定される。
エラー情報と交代要因情報６４３とが一致する場合（ステップ１４０６，ＹＥＳ）、管理装置６０２は、エラー情報が示すＩＯデバイスを被疑部品として特定し、図１３のデバイス切り離し処理を行う（ステップ１４０７）。
一方、エラー情報と交代要因情報６４３とが一致しない場合（ステップ１４０６，ＮＯ）、特定部６３３は、スイッチ検索処理を行う（ステップ１４０８）。そして、特定部６３３は、エラー情報が示すＩＯデバイスが、他端ＩＯデバイス又は隣接ＩＯデバイスのいずれであるかを判定する（ステップ１４０９）。
隣接ＩＯデバイスは、交代要因情報６４３が示すＩＯデバイスが接続されているＢＵＳ－ＳＷに接続されている、別のＩＯデバイスを指す。他端ＩＯデバイスは、交代要因情報６４３が示すＩＯデバイスが接続されているＢＵＳ－ＳＷとは異なるＢＵＳ－ＳＷに接続されているＩＯデバイスを指す。
例えば、交代要因情報６４３が図６のＩＯデバイス６２５－１を示している場合、ＩＯデバイス６２５－２及びＩＯデバイス６２５－３は、隣接ＩＯデバイスであり、ＩＯデバイス６２５－４～ＩＯデバイス６２５－６は、他端ＩＯデバイスである。
エラー情報が示すＩＯデバイスが他端ＩＯデバイスである場合（ステップ１４０９，他端）、特定部６３３は、通常構成においてエラーが検出された経路と、交代構成においてエラーが検出された経路とに共通する上位のＢＵＳ－ＳＷを、被疑部品として特定する。
例えば、図８の通常構成においてＩＯデバイス６２５－１のＩＯエラーが検出された場合、ＣＰＵ６１１からＩＯデバイス６２５－１までの経路には、ＢＵＳ－ＳＷ６２３－１、ＢＵＳ－ＳＷ６２４－１、及びＩＯデバイス６２５－１が含まれる。
続いて、図９の交代構成においてＩＯデバイス６２５－５のＩＯエラーが検出された場合、ＣＰＵ６１１からＩＯデバイス６２５－５までの経路には、ＢＵＳ－ＳＷ６２３－１、ＢＵＳ－ＳＷ６２４－２、及びＩＯデバイス６２５－５が含まれる。両方の経路に共通に含まれる上位のＢＵＳ－ＳＷはＢＵＳ－ＳＷ６２３－１であるため、ＢＵＳ－ＳＷ６２３－１が被疑部品として特定される。
上位のＢＵＳ－ＳＷが被疑部品として特定された場合、制御部６３２は、被疑部品であるＢＵＳ－ＳＷのスイッチ番号を対象スイッチ番号として用いて、構成変更処理を行い、情報処理装置６０１の経路構成を縮退構成に変更する（ステップ１４１０）。
次に、制御部６３２は、状態情報６４１のエントリ番号ｅｎを、縮退構成を示すエントリ番号に変更し（ステップ１４１１）、特定部６３３は、被疑部品を示すＳＥＬを出力する（ステップ１４１２）。
エラー情報が示すＩＯデバイスが隣接ＩＯデバイスである場合（ステップ１４０９，隣接）、特定部６３３は、通常構成においてエラーが検出された経路と、交代構成においてエラーが検出された経路とに共通する下位のＢＵＳ－ＳＷを、被疑部品として特定する。
例えば、図８の通常構成においてＩＯデバイス６２５－１のＩＯエラーが検出された場合、ＣＰＵ６１１からＩＯデバイス６２５－１までの経路には、ＢＵＳ－ＳＷ６２３－１、ＢＵＳ－ＳＷ６２４－１、及びＩＯデバイス６２５－１が含まれる。
続いて、図９の交代構成においてＩＯデバイス６２５－２のＩＯエラーが検出された場合、ＣＰＵ６１１からＩＯデバイス６２５－２までの経路には、ＢＵＳ－ＳＷ６２３－２、ＢＵＳ－ＳＷ６２４－１、及びＩＯデバイス６２５－２が含まれる。両方の経路に共通に含まれる下位のＢＵＳ－ＳＷはＢＵＳ－ＳＷ６２４－１であるため、ＢＵＳ－ＳＷ６２４－１が被疑部品として特定される。
下位のＢＵＳ－ＳＷが被疑部品として特定された場合、特定部６３３は、被疑部品を示すＳＥＬを出力し（ステップ１４１３）、再起動フラグを論理“０”に設定する（ステップ１４１４）。
エントリ番号ｅｎが縮退構成を示している場合（ステップ１４０１，縮退）、特定部６３３は、多重スイッチエラーの発生を示すＳＥＬを出力し（ステップ１４１５）、再起動フラグを論理“０”に設定する（ステップ１４１４）。
図１５は、図１４のステップ１４０８におけるスイッチ検索処理の例を示すフローチャートである。まず、特定部６３３は、ＩＯデバイス情報６４４の最初のエントリを読み出し（ステップ１５０１）、読み出したエントリにエラー情報のアドレス情報が含まれているか否かをチェックする（ステップ１５０２）。
読み出したエントリにエラー情報のアドレス情報が含まれていない場合（ステップ１５０２，ＮＯ）、特定部６３３は、読み出したエントリが最終エントリであるか否かをチェックする（ステップ１５０３）。読み出したエントリが最終エントリではない場合（ステップ１５０３，ＮＯ）、特定部６３３は、次のエントリについて、ステップ１５０１以降の処理を繰り返す。一方、読み出したエントリが最終エントリである場合（ステップ１５０３，ＹＥＳ）、特定部６３３は、処理を終了する。
読み出したエントリにエラー情報のアドレス情報が含まれている場合（ステップ１５０２，ＹＥＳ）、特定部６３３は、読み出したエントリに交代要因情報６４３が示すアドレス情報が含まれているか否かをチェックする（ステップ１５０４）。
読み出したエントリに交代要因情報６４３が示すアドレス情報が含まれていない場合（ステップ１５０４，ＮＯ）、特定部６３３は、他端条件が成立したと判定する（ステップ１５０５）。一方、読み出したエントリに交代要因情報６４３が示すアドレス情報が含まれている場合（ステップ１５０４，ＹＥＳ）、特定部６３３は、隣接条件が成立したと判定する（ステップ１５０６）。
図１４のステップ１４０９において、特定部６３３は、他端条件が成立した場合、エラー情報が示すＩＯデバイスは他端ＩＯデバイスであると判定し、隣接条件が成立した場合、エラー情報が示すＩＯデバイスは隣接ＩＯデバイスであると判定する。
一例として、エラー情報のアドレス情報が“２０．０”であり、交代要因情報６４３が示すアドレス情報が“１３．０”である場合について説明する。この場合、図７（ｄ）のＩＯデバイス情報６４４において、スイッチ番号“２”のエントリに、エラー情報のアドレス情報“２０．０”が含まれている。しかし、このエントリには、交代要因情報６４３が示すアドレス情報“１３．０”が含まれていないため、他端条件が成立したと判定される。
次に、エラー情報のアドレス情報が“１４．０”であり、交代要因情報６４３が示すアドレス情報が“１３．０”である場合について説明する。この場合、図７（ｄ）のＩＯデバイス情報６４４において、スイッチ番号“１”のエントリに、エラー情報のアドレス情報“１４．０”が含まれている。さらに、このエントリには、交代要因情報６４３が示すアドレス情報“１３．０”も含まれているため、隣接条件が成立したと判定される。
このように、図１４の経路エラー処理によれば、エラー情報と交代要因情報６４３とを比較することで、エラー情報が示すＩＯデバイス又は経路上のＢＵＳ－ＳＷのうちいずれが被疑部品であるかを切り分けることができる。さらに、図１５のスイッチ検索処理によれば、エラー情報が示すＩＯデバイスと交代要因情報６４３が示すＩＯデバイスとが同じＢＵＳ－ＳＷに接続されているか否かをチェックすることで、いずれかのＢＵＳ－ＳＷを被疑部品として特定することができる。
図１６は、図１２のステップ１２０２、図１４のステップ１４０３、及びステップ１４１０における構成変更処理の例を示すフローチャートである。まず、制御部６３２は、変更後の経路構成を選択する（ステップ１６０１）。ステップ１２０２の構成変更処理では、通常構成が選択され、ステップ１４０３の構成変更処理では、交代構成が選択され、ステップ１４１０の構成変更処理では、縮退構成が選択される。
通常構成を選択した場合（ステップ１６０１，通常）、制御部６３２は、経路構成情報６４２から通常構成のエントリを読み出し（ステップ１６０３）、読み出したエントリのポート活性状態リストを取得する（ステップ１６０９）。そして、制御部６３２は、取得したポート活性状態リストに基づいて、各ＢＵＳ－ＳＷ６２３－ｉを制御する（ステップ１６１０）。このとき、制御部６３２は、ポート活性状態リストに含まれる各ＢＵＳ－ＳＷ６２３－ｉについて、ｏｎ／ｏｆｆが“１”であるポートを活性化し、ｏｎ／ｏｆｆが“０”であるポートを非活性化する。
例えば、図７（ｂ）のエントリ番号“１”のエントリが読み出された場合、ＢＵＳ－ＳＷ６２３－１のｐｏｒｔ－ＩＤ“１”のポートが活性化され、ｐｏｒｔ－ＩＤ“２”のポートが非活性化される。また、ＢＵＳ－ＳＷ６２３－２のｐｏｒｔ－ＩＤ“１”のポートが活性化され、ｐｏｒｔ－ＩＤ“２”のポートが非活性化される。これにより、経路構成が図８の通常構成に変更される。
交代構成を選択した場合（ステップ１６０１，交代）、制御部６３２は、対象スイッチ番号をチェックする（ステップ１６０４）。対象スイッチ番号が“１”である場合（ステップ１６０４，ＹＥＳ）、制御部６３２は、経路構成情報６４２から、対象スイッチ番号“１”を含む交代構成のエントリを読み出し（ステップ１６０５）、ステップ１６０９以降の処理を行う。
例えば、図７（ｂ）のエントリ番号“２”のエントリが読み出された場合、ＢＵＳ－ＳＷ６２３－１のｐｏｒｔ－ＩＤ“１”のポートが非活性化され、ｐｏｒｔ－ＩＤ“２”のポートが活性化される。また、ＢＵＳ－ＳＷ６２３－２のｐｏｒｔ－ＩＤ“１”のポートが非活性化され、ｐｏｒｔ－ＩＤ“２”のポートが活性化される。これにより、経路構成が図９の交代構成に変更される。
一方、対象スイッチ番号が“２”である場合（ステップ１６０４，ＮＯ）、制御部６３２は、経路構成情報６４２から、対象スイッチ番号“２”を含む交代構成のエントリを読み出し（ステップ１６０６）、ステップ１６０９以降の処理を行う。
縮退構成を選択した場合（ステップ１６０１，縮退）、制御部６３２は、対象スイッチ番号をチェックする（ステップ１６０２）。対象スイッチ番号が“１”である場合（ステップ１６０２，ＹＥＳ）、制御部６３２は、経路構成情報６４２から、対象スイッチ番号“１”を含む縮退構成のエントリを読み出し（ステップ１６０７）、ステップ１６０９以降の処理を行う。
例えば、図７（ｂ）のエントリ番号“５”のエントリが読み出された場合、ＢＵＳ－ＳＷ６２３－１のｐｏｒｔ－ＩＤ“１”及びｐｏｒｔ－ＩＤ“２”のポートが非活性化される。また、ＢＵＳ－ＳＷ６２３－２のｐｏｒｔ－ＩＤ“１”及びｐｏｒｔ－ＩＤ“２”のポートが活性化される。これにより、経路構成が図１０の縮退構成に変更される。
一方、対象スイッチ番号が“２”である場合（ステップ１６０２，ＮＯ）、制御部６３２は、経路構成情報６４２から、対象スイッチ番号“２”を含む縮退構成のエントリを読み出し（ステップ１６０８）、ステップ１６０９以降の処理を行う。
次に、図１７～図２３を参照しながら、情報処理装置６０１のＣＰＵ６１１が実施するＰＯＳＴについて詳細に説明する。
図１７は、ＣＰＵ６１１がＢＩＯＳ６２１を実行することで実施されるＰＯＳＴの例を示すフローチャートである。まず、ＣＰＵ６１１は、ＣＰＵ初期化処理を行い（ステップ１７０１）、ＩＯ初期化処理を行う（ステップ１７０２）。次に、ＣＰＵ６１１は、ブート制御処理を行う（ステップ１７０３）。
図１８は、図１７のステップ１７０１におけるＣＰＵ初期化処理の例を示すフローチャートである。ＣＰＵ６１１は、ＣＰＵコアを初期化し（ステップ１８０１）、メモリ６１２を初期化する（ステップ１８０２）。
図１９は、図１７のステップ１７０２におけるＩＯ初期化処理の例を示すフローチャートである。まず、ＣＰＵ６１１は、通信処理を行って、管理装置６０２から状態情報６４１を読み出し（ステップ１９０１）、状態情報６４１のエントリ番号ｅｎが示す経路構成をチェックする（ステップ１９０２）。
エントリ番号ｅｎが示す経路構成が縮退構成である場合（ステップ１９０２，縮退）、ＣＰＵ６１１は、通信処理を行って、管理装置６０２からＩＯデバイス情報６４４を読み出す（ステップ１９０３）。そして、ＣＰＵ６１１は、ＩＯデバイス情報６４４に含まれる各ＩＯデバイスのアドレス情報をレジスタに設定する（ステップ１９０４）。
エントリ番号ｅｎが示す経路構成が交代構成である場合（ステップ１９０２，交代）、ＣＰＵ６１１は、通信処理を行って、管理装置６０２から交代要因情報６４３及びＩＯデバイス情報６４４を読み出す（ステップ１９０５）。次に、ＣＰＵ６１１は、ＩＯデバイス情報６４４に含まれる各ＩＯデバイスのアドレス情報をレジスタに設定する（ステップ１９０６）。
次に、ＣＰＵ６１１は、ＩＯデバイス情報６４４から、交代要因情報６４３が示すアドレス情報を含むエントリを選択する。ＣＰＵ６１１は、選択したエントリに含まれるアドレス情報のうち、交代要因情報６４３が示すアドレス情報とは異なる１つのアドレス情報を選択し、選択したアドレス情報が示すＩＯデバイスを、隣接ＩＯデバイスとして特定する。
また、ＣＰＵ６１１は、ＩＯデバイス情報６４４から、交代要因情報６４３が示すアドレス情報を含むエントリとは異なるスイッチ番号を有するエントリを選択する。ＣＰＵ６１１は、選択したエントリに含まれる１つのアドレス情報を選択し、選択したアドレス情報が示すＩＯデバイスを、他端ＩＯデバイスとして特定する。
そして、ＣＰＵ６１１は、交代要因情報６４３が示すＩＯデバイスと、特定した隣接ＩＯデバイス及び他端ＩＯデバイスとを用いて、診断処理を行う（ステップ１９０７）。
エントリ番号ｅｎが示す経路構成が通常構成である場合（ステップ１９０２，通常）、ＣＰＵ６１１は、ＩＯバス上を探索して、情報処理装置６０１に搭載されているＩＯデバイスを検出する（ステップ１９０８）。次に、ＣＰＵ６１１は、検出したＩＯデバイスにアドレス情報を割り当て、割り当てたアドレス情報をレジスタに設定する（ステップ１９０９）。そして、ＣＰＵ６１１は、通信処理を行って、ＩＯデバイスの情報を管理装置６０２へ送信する（ステップ１９１０）。
図２０は、図１９のステップ１９０１、ステップ１９０３、ステップ１９０５、及びステップ１９１０における通信処理の例を示すフローチャートである。ＣＰＵ６１１は、管理装置６０２へ命令を送信し（ステップ２００１）、管理装置６０２から応答を受信する（ステップ２００２）。
ステップ１９０１の通信処理では、ＣＰＵ６１１は、状態情報６４１を読み出す読み出し命令を送信し、状態情報６４１を含む応答を受信する。ステップ１９０３の通信処理では、ＣＰＵ６１１は、ＩＯデバイス情報６４４を読み出す読み出し命令を送信し、ＩＯデバイス情報６４４を含む応答を受信する。ステップ１９０５の通信処理では、ＣＰＵ６１１は、交代要因情報６４３及びＩＯデバイス情報６４４を読み出す読み出し命令を送信し、交代要因情報６４３及びＩＯデバイス情報６４４を含む応答を受信する。
ステップ１９１０の通信処理では、ＣＰＵ６１１は、ＩＯデバイスの情報を書き込む書き込み命令を送信し、その情報を受信したことを示す応答を受信する。管理装置６０２へ送信される情報には、各ＩＯデバイスが接続されているＢＵＳ－ＳＷのスイッチ番号及びバス番号と、各ＩＯデバイスのアドレス情報とが含まれる。管理装置６０２の特定部６３３は、受信した情報を、ＩＯデバイス情報６４４として記憶部６３１に格納する。
図２１は、図１９のステップ１９０７における診断処理の例を示すフローチャートである。まず、ＣＰＵ６１１は、他端ＩＯデバイスのドライバを読み込み、読み込んだドライバを用いてそのＩＯデバイスにアクセスし、そのＩＯデバイスを初期化する（ステップ２１０１）。そして、ＣＰＵ６１１は、他端ＩＯデバイスに対するアクセスにおいて、エラーが検出されたか否かをチェックする（ステップ２１０２）。
エラーが検出された場合（ステップ２１０２，ＹＥＳ）、ＣＰＵ６１１は、エラー検出処理を行う（ステップ２１０７）。この場合、ＣＰＵ６１１は、ＣＰＵ６１１内のエラーレジスタに、エラーが検出されたＩＯデバイスのエラー情報を書き込む。
一方、エラーが検出されなかった場合（ステップ２１０２，ＮＯ）、ＣＰＵ６１１は、隣接ＩＯデバイスのドライバを読み込み、読み込んだドライバを用いてそのＩＯデバイスにアクセスし、そのＩＯデバイスを初期化する（ステップ２１０３）。そして、ＣＰＵ６１１は、隣接ＩＯデバイスに対するアクセスにおいて、エラーが検出されたか否かをチェックする（ステップ２１０４）。エラーが検出された場合（ステップ２１０４，ＹＥＳ）、ＣＰＵ６１１は、エラー検出処理を行う（ステップ２１０７）。
一方、エラーが検出されなかった場合（ステップ２１０４，ＮＯ）、ＣＰＵ６１１は、交代要因情報６４３が示すＩＯデバイスのドライバを読み込む（ステップ２１０５）。そして、ＣＰＵ６１１は、読み込んだドライバを用いてそのＩＯデバイスにアクセスし、そのＩＯデバイスを初期化する。次に、ＣＰＵ６１１は、交代要因情報６４３が示すＩＯデバイスに対するアクセスにおいて、エラーが検出されたか否かをチェックする（ステップ２１０６）。エラーが検出された場合（ステップ２１０６，ＹＥＳ）、ＣＰＵ６１１は、エラー検出処理を行う（ステップ２１０７）。
一方、エラーが検出されなかった場合（ステップ２１０６，ＮＯ）、ＣＰＵ６１１は、処理を終了する。
図２２は、図２１のステップ２１０３におけるエラー検出処理の例を示すフローチャートである。ＣＰＵ６１１は、エラーレジスタからエラー情報を読み出し（ステップ２２０１）、図２０の通信処理を行って、読み出したエラー情報を含むエラー報告を管理装置６０２へ送信する（ステップ２２０２）。この場合、ＣＰＵ６１１は、エラー報告を含む命令を送信し、エラー報告を受信したことを示す応答を受信する。
交代構成の状態において図２１の診断処理を行うことで、ＢＩＯＳ６２１の動作中に、各ＩＯデバイスに対するアクセスが発生することが保証される。診断処理においてエラーが検出された場合、エラーが検出されたＩＯデバイスが、交代要因情報６４３が示すＩＯデバイス、他端ＩＯデバイス、又は隣接ＩＯデバイスのいずれであっても、エラー報告が管理装置６０２へ送信される。したがって、管理装置６０２は、図１１のエラー制御処理を行って、被疑部品を特定することができる。
一方、診断処理においてエラーが検出されなかった場合、交代要因情報６４３が示すＩＯデバイス、他端ＩＯデバイス、又は隣接ＩＯデバイスのいずれに対しても、アクセスが可能な状態である。したがって、交代要因情報６４３が示すエラーは、固定故障ではなく、間歇故障に起因するものと考えられる。
この場合、被疑部品は特定されないため、交代構成で情報処理装置６０１の運用が継続され、運用中におけるエラーの発生が監視される。運用中にＯＳ６２２によりエラーが検出された場合、管理装置６０２は、ＯＳ６２２からのエラー報告に基づいて、図１１のエラー制御処理を行い、被疑部品を特定することができる。
図２１の診断処理は、情報処理装置６０１の現地調整における初期エラーの検出にも利用することができる。
なお、図２１のステップ２１０１において、ＣＰＵ６１１は、１つの他端ＩＯデバイスを初期化する代わりに、複数の他端ＩＯデバイスを初期化してもよい。同様に、ステップ２１０３において、ＣＰＵ６１１は、１つの隣接ＩＯデバイスを初期化する代わりに、複数の隣接ＩＯデバイスを初期化してもよい。
図２３は、図１７のステップ１７０３におけるブート制御処理の例を示すフローチャートである。まず、ＣＰＵ６１１は、ユーザからＢＩＯＳ６２１のセットアップが指示されたか否かをチェックする（ステップ２３０１）。
セットアップが指示されていない場合（ステップ２３０１，ＮＯ）、ＣＰＵ６１１は、ＯＳを起動するためのリソースとして使用されるＩＯデバイス（ブートデバイス）のドライバを読み込む（ステップ２３０２）。そして、ＣＰＵ６１１は、ＯＳブートを行ってＯＳ６２２を起動する（ステップ２３０３）。
一方、セットアップが指示された場合（ステップ２３０１，ＹＥＳ）、ＣＰＵ６１１は、セットアップメニューを起動する（ステップ２３０４）。
図６の情報処理システムによれば、上位のＢＵＳ－ＳＷと下位のＢＵＳ－ＳＷとの間に冗長経路の信号線を追加するだけで、被疑部品の絞り込み精度を向上させることができる。被疑部品が特定された場合、その部品が切り離されるため、同じ部品に起因するエラーの再発が回避される。
交代構成における動作は特殊な動作ではないため、診断処理でエラーが検出されなかった場合に通常構成に戻す必要はなく、そのまま運用を継続することが可能である。
最終的に上位のＢＵＳ－ＳＷが被疑部品として特定された場合、そのＢＵＳ－ＳＷを切り離して縮退構成を実現することができ、被疑部品の交換を待たずに、運用を継続することができる。これにより、経路上の部品の故障によるシステムダウンが回避される。
故障部品が確定し、その部品の修理又は交換が行われた後、管理装置６０２は、経路構成を通常構成に戻す制御を行う。この場合、管理装置６０２内の状態情報６４１のエントリ番号ｅｎは、通常構成を示すエントリ番号に変更され、交代要因情報６４３は消去される。
図２４は、図６の情報処理装置６０１において経路構成が変更される第１の動作シーケンスの例を示している。初期状態において、情報処理装置６０１の経路構成は、図８の通常構成に設定される。
まず、時刻Ｂ１において、ＯＳ６２２は、ＩＯデバイス６２５－１のＩＯエラーを検出し、管理装置６０２に対して１回目のＩＯエラーを報告する。管理装置６０２は、エラー報告を受信してエラー情報を保存する。この場合、エラー情報がデバイスエラーを示していないため、管理装置６０２は、図１４の経路エラー処理を行う。
経路エラー処理において、管理装置６０２は、状態情報６４１を読み出して、障害切分処理を行う。状態情報６４１は通常構成を示しているため、管理装置６０２は、状態情報６４１が示す経路構成を交代構成に更新し、ＩＯデバイス６２５－１を示す交代要因情報６４３を保存する。この時点における被疑部品は、ＣＰＵ６１１からＩＯデバイス６２５－１までの経路に含まれるＢＵＳ－ＳＷ６２３－１、ＢＵＳ－ＳＷ６２４－１、及びＩＯデバイス６２５－１である。
次に、管理装置６０２は、図１６の構成変更処理を行って、経路構成情報６４２から交代構成を示すエントリを読み出し、交代構成の経路を設定する。そして、管理装置２０２は、ＯＳ６２２に対して再起動要求を送信することで、ＯＳ６２２をリセットする。ＯＳ６２２は、再起動要求に応答して情報処理装置６０１を再起動し、ＢＩＯＳ６２１は、図１７のＰＯＳＴを実施する。
時刻Ｂ２において、ＢＩＯＳ６２１は、図１９のＩＯ初期化処理を行って、管理装置６０２から状態情報６４１及びＩＯデバイス情報６４４を読み出す。状態情報６４１は交代構成を示しているため、ＢＩＯＳ６２１は、各ＩＯデバイスのアドレス情報をレジスタに設定することで、ＩＯバスを設定する。そして、時刻Ｂ３において、ＢＩＯＳ６２１は、図２１の診断処理を行って、ＩＯデバイス６２５－５のＩＯエラーを検出し、管理装置６０２に対して２回目のＩＯエラーを報告する。
管理装置６０２は、エラー報告を受信してエラー情報を保存し、経路エラー処理を行う。経路エラー処理において、管理装置６０２は、状態情報６４１及び交代要因情報６４３を読み出して、障害切分処理を行う。状態情報６４１は交代構成を示しており、エラー情報と交代要因情報６４３とが一致しないため、管理装置６０２は、図１５のスイッチ検索処理を行う。
ＩＯデバイス６２５－５が接続されているＢＵＳ－ＳＷ６２４－２は、ＩＯデバイス６２５－１が接続されているＢＵＳ－ＳＷ６２４－１とは異なるため、ＩＯデバイス６２５－５は他端ＩＯデバイスであると判定される。そこで、管理装置６０２は、ＣＰＵ６１１からＩＯデバイス６２５－１までの経路と、ＣＰＵ６１１からＩＯデバイス６２５－５までの経路とに共通して含まれる、上位のＢＵＳ－ＳＷ６２３－１を、被疑部品として特定する。そして、管理装置６０２は、状態情報６４１が示す経路構成を縮退構成に更新し、交代要因情報６４３をＩＯデバイス６２５－５を示す情報に更新する。
次に、管理装置６０２は、構成変更処理を行って、経路構成情報６４２から縮退構成を示すエントリを読み出し、縮退構成の経路を設定する。そして、管理装置２０２は、ＯＳ６２２に対して再起動要求を送信することで、ＯＳ６２２をリセットする。ＯＳ６２２は、再起動要求に応答して情報処理装置６０１を再起動し、ＢＩＯＳ６２１は、ＰＯＳＴを実施する。
時刻Ｂ４において、ＢＩＯＳ６２１は、ＩＯ初期化処理を行って、管理装置６０２から状態情報６４１及びＩＯデバイス情報６４４を読み出す。状態情報６４１は縮退構成を示しているため、ＢＩＯＳ６２１は、各ＩＯデバイスのアドレス情報をレジスタに設定することで、ＩＯバスを設定する。そして、ＢＩＯＳ６２１は、ＯＳブートを行ってＯＳ６２２を起動する。
図２５は、図６の情報処理装置６０１において経路構成が変更される第２の動作シーケンスの例を示している。第２の動作シーケンスでは、ＢＵＳ－ＳＷ６２３－１の間歇故障に起因するエラーが発生し、交代構成におけるＰＯＳＴの実施中にはエラーが再発せず、ＯＳ６２２によってエラーの再発が検出される。時刻Ｃ１及び時刻Ｃ２における動作は、図２４の時刻Ｂ１及び時刻Ｂ２における動作と同様である。
ＢＩＯＳ６２１は、ＩＯバスを設定した後、診断処理を行う。しかし、ＩＯエラーが検出されないため、ＢＩＯＳ６２１は、ＯＳブートを行ってＯＳ６２２を起動する。
時刻Ｃ３において、ＯＳ６２２は、ＩＯデバイス６２５－５のＩＯエラーを検出し、管理装置６０２に対して２回目のＩＯエラーを報告する。
管理装置６０２は、図２４と同様の動作を行って、上位のＢＵＳ－ＳＷ６２３－１を被疑部品として特定し、構成変更処理を行って、縮退構成の経路を設定する。そして、管理装置２０２は、ＯＳ６２２に対して再起動要求を送信することで、ＯＳ６２２をリセットする。ＯＳ６２２は、再起動要求に応答して情報処理装置６０１を再起動し、ＢＩＯＳ６２１は、ＰＯＳＴを実施する。
時刻Ｃ４において、ＢＩＯＳ６２１は、ＩＯバスを設定し、ＯＳブートを行ってＯＳ６２２を起動する。
このように、ＩＯエラーが間歇的に発生する場合であっても、交代構成におけるエラー監視を継続することで、被疑部品を特定することができる。
図１の情報処理装置１０１の構成は一例に過ぎず、情報処理装置１０１の用途又は条件に応じて、一部の構成要素を省略又は変更してもよい。
図２の情報処理装置２０１の構成は一例に過ぎず、情報処理装置２０１の用途又は条件に応じて、一部の構成要素を省略又は変更してもよい。例えば、上位のＢＵＳ－ＳＷの個数は、４個に限られるわけではなく、Ｋ個（Ｋは２以上の整数）であってもよい。同様に、下位のＢＵＳ－ＳＷの個数は、４個に限られるわけではなく、Ｋ個であってもよい。下位のＢＵＳ－ＳＷに接続されるＩＯデバイスの個数は、３個に限られるわけではなく、Ｌ個（Ｌは１以上の整数）であってもよい。
図４の管理装置４０１の構成は一例に過ぎず、管理装置４０１の用途又は条件に応じて、一部の構成要素を省略又は変更してもよい。
図６の情報処理システムの構成は一例に過ぎず、情報処理システムの用途又は条件に応じて、一部の構成要素を省略又は変更してもよい。例えば、情報処理装置６０１に含まれる上位モジュールの個数は、２個に限られるわけではなく、Ｋ個であってもよい。同様に、下位モジュールの個数は、２個に限られるわけではなく、Ｋ個であってもよい。下位のＢＵＳ－ＳＷに接続されるＩＯデバイスの個数は、３個に限られるわけではなく、Ｌ個であってもよい。
ＢＵＳ－ＳＷを含むモジュールの段数は、上位モジュール及び下位モジュールの２段に限られるわけではなく、Ｍ段（Ｍは２以上の整数）であってもよい。この場合、ｐ段目（ｐ＝１～Ｍ－１）のＢＵＳ－ＳＷとｐ＋１段目のＢＵＳ－ＳＷとの間の経路を冗長構成にすることで、被疑部品を１段ずつ絞り込むことが可能になる。
図５及び図１１～図２３のフローチャートは一例に過ぎず、情報処理システムの構成又は条件に応じて一部の処理を省略又は変更してもよい。例えば、縮退構成における運用を行わない場合は、図１４のステップ１４１５、図１６のステップ１６０２、ステップ１６０７、及びステップ１６０８、図１９のステップ１９０３及びステップ１９０４の処理を省略することができる。
図７に示した状態情報６４１、経路構成情報６４２、交代要因情報６４３、及びＩＯデバイス情報６４４は一例に過ぎず、これらの情報は、情報処理装置６０１の構成又は条件に応じて変化する。例えば、縮退構成における運用を行わない場合は、図７（ｂ）のエントリ番号“５”及びエントリ番号“６”のエントリを省略することができる。
図８～図１０に示した経路構成は一例に過ぎず、経路構成は、情報処理装置６０１の構成又は条件に応じて変化する。図３、図２４、及び図２５に示した動作シーケンスは一例に過ぎず、動作シーケンスは、情報処理システムの構成及び故障部品に応じて変化する。
図２６は、図２の管理装置２０２、図４の管理装置４０１、及び図６の管理装置６０２として用いられる情報処理装置のハードウェア構成例を示している。図２６の情報処理装置は、ＣＰＵ２６０１、メモリ２６０２、入力装置２６０３、出力装置２６０４、補助記憶装置２６０５、媒体駆動装置２６０６、及びネットワーク接続装置２６０７を含む。これらの構成要素はバス２６０８により互いに接続されている。
メモリ２６０２は、例えば、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、フラッシュメモリ等の半導体メモリであり、処理に用いられるプログラム及びデータを格納する。メモリ２６０２は、図４の記憶部４１１又は図６の記憶部６３１として用いることができる。
ＣＰＵ２６０１（プロセッサ）は、例えば、メモリ２６０２を利用してプログラムを実行することにより、図４の制御部４１２及び特定部４１３として動作する。ＣＰＵ２６０１は、メモリ２６０２を利用してプログラムを実行することにより、図６の制御部６３２、特定部６３３、及び監視部６３４としても動作する。
入力装置２６０３は、例えば、キーボード、ポインティングデバイス等であり、オペレータ又はユーザからの指示又は情報の入力に用いられる。出力装置２６０４は、例えば、表示装置、プリンタ、スピーカ等であり、オペレータ又はユーザへの問い合わせ又は指示、及び処理結果の出力に用いられる。処理結果は、ＳＥＬであってもよい。
補助記憶装置２６０５は、例えば、磁気ディスク装置、光ディスク装置、光磁気ディスク装置、テープ装置等である。補助記憶装置２６０５は、ハードディスクドライブであってもよい。情報処理装置は、補助記憶装置２６０５にプログラム及びデータを格納しておき、それらをメモリ２６０２にロードして使用することができる。補助記憶装置２６０５は、図４の記憶部４１１又は図６の記憶部６３１として用いることができる。
媒体駆動装置２６０６は、可搬型記録媒体２６０９を駆動し、その記録内容にアクセスする。可搬型記録媒体２６０９は、メモリデバイス、フレキシブルディスク、光ディスク、光磁気ディスク等である。可搬型記録媒体２６０９は、ＣＤ－ＲＯＭ（Compact Disk Read Only Memory）、ＤＶＤ（Digital Versatile Disk）、ＵＳＢ（Universal Serial Bus）メモリ等であってもよい。オペレータ又はユーザは、この可搬型記録媒体２６０９にプログラム及びデータを格納しておき、それらをメモリ２６０２にロードして使用することができる。
このように、処理に用いられるプログラム及びデータを格納するコンピュータ読み取り可能な記録媒体は、メモリ２６０２、補助記憶装置２６０５、又は可搬型記録媒体２６０９のような、物理的な（非一時的な）記録媒体である。
ネットワーク接続装置２６０７は、ＬＡＮ（Local Area Network）、ＷＡＮ（Wide Area Network）等の通信ネットワークに接続され、通信に伴うデータ変換を行う通信インタフェース回路である。情報処理装置は、ネットワーク接続装置２６０７を介して情報処理装置６０１と通信する。情報処理装置は、プログラム及びデータを外部の装置からネットワーク接続装置２６０７を介して受信し、それらをメモリ２６０２にロードして使用することもできる。
なお、情報処理装置が図２６のすべての構成要素を含む必要はなく、用途又は条件に応じて一部の構成要素を省略することも可能である。例えば、ユーザ又はオペレータとのインタフェースが不要である場合は、入力装置２６０３及び出力装置２６０４を省略してもよい。また、可搬型記録媒体２６０９を使用しない場合は、媒体駆動装置２６０６を省略してもよい。
図６の情報処理装置２０１及び図６の情報処理装置６０１としても、図２６と同様の情報処理装置が用いられる。
開示の実施形態とその利点について詳しく説明したが、当業者は、特許請求の範囲に明確に記載した本発明の範囲から逸脱することなく、様々な変更、追加、省略をすることができるであろう。
図２乃至図２６を参照しながら説明した実施形態に関し、さらに以下の付記を開示する。
（付記１）
プロセッサから複数の入出力装置までの第１経路構成と前記プロセッサから前記複数の入出力装置までの第２経路構成とを示す経路構成情報を記憶する記憶部と、
前記プロセッサから前記複数の入出力装置までの経路構成が前記第１経路構成である状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーが検出された場合、前記第１経路構成を前記第２経路構成に切り替える制御部と、
切り替え後の前記第２経路構成の状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーが検出された場合、前記第１経路構成の状態においてエラーが検出された入出力装置と前記第２経路構成の状態においてエラーが検出された入出力装置とを比較した比較結果に基づいて、前記プロセッサから前記複数の入出力装置までの経路構成に含まれる被疑部品を特定する特定部と、
を備えることを特徴とする管理装置。
（付記２）
前記プロセッサから前記複数の入出力装置までの経路構成は、複数の上位スイッチと複数の下位スイッチとを含み、
前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
前記制御部は、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、
前記特定部は、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第１下位スイッチに接続されている第１入出力装置であり、かつ、前記第２経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第２下位スイッチに接続されている第２入出力装置である場合、前記複数の上位スイッチのうち、前記第１経路構成の状態において前記第１下位スイッチに接続されている上位スイッチを、前記被疑部品として特定することを特徴とする付記１記載の管理装置。
（付記３）
前記制御部は、前記第２経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第２経路構成を、前記被疑部品として特定された上位スイッチを使用しない第３経路構成に切り替えることを特徴とする付記２記載の管理装置。
（付記４）
前記プロセッサから前記複数の入出力装置までの経路構成は、複数の上位スイッチと複数の下位スイッチとを含み、
前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
前記制御部は、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、
前記特定部は、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第１下位スイッチに接続されている第１入出力装置であり、かつ、前記第２経路構成の状態においてエラーが検出された入出力装置が、前記第１下位スイッチに接続されている第２入出力装置である場合、前記第１下位スイッチを前記被疑部品として特定することを特徴とする付記１記載の管理装置。
（付記５）
前記プロセッサから前記複数の入出力装置までの経路構成は、複数の上位スイッチと複数の下位スイッチとを含み、
前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
前記制御部は、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、
前記特定部は、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記第２経路構成の状態においてエラーが検出された入出力装置と同一である場合、エラーが検出された入出力装置を前記被疑部品として特定することを特徴とする付記１記載の管理装置。
（付記６）
プロセッサと、
複数の入出力装置と、
前記プロセッサと前記複数の入出力装置との間の経路を切り替える複数のスイッチとを備え、
前記複数のスイッチは、前記プロセッサから前記複数の入出力装置までの経路構成が第１経路構成である状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーを前記プロセッサが検出した場合、前記第１経路構成を第２経路構成に切り替え、切り替え後の前記第２経路構成の状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーを前記プロセッサが検出した場合、前記第１経路構成の状態においてエラーが検出された入出力装置と前記第２経路構成の状態においてエラーが検出された入出力装置とが比較された比較結果に基づいて、前記第２経路構成を第３経路構成に切り替えることを特徴とする情報処理装置。
（付記７）
前記複数のスイッチは、複数の上位スイッチと複数の下位スイッチとを含み、
前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
前記複数の上位スイッチは、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、
前記比較結果は、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第１下位スイッチに接続されている第１入出力装置であり、かつ、前記第２経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第２下位スイッチに接続されている第２入出力装置であることを示し、
前記複数の上位スイッチは、前記第２経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第２経路構成を前記第３経路構成に切り替え、
前記第３経路構成は、前記複数の上位スイッチのうち、前記第１経路構成の状態において前記第１下位スイッチに接続されている上位スイッチを使用しない経路構成であることを特徴とする付記６記載の情報処理装置。
（付記８）
プロセッサから複数の入出力装置までの経路構成が第１経路構成である状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーが検出された場合、前記第１経路構成を第２経路構成に切り替え、
切り替え後の前記第２経路構成の状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーが検出された場合、前記第１経路構成の状態においてエラーが検出された入出力装置と前記第２経路構成の状態においてエラーが検出された入出力装置とを比較した比較結果に基づいて、前記プロセッサから前記複数の入出力装置までの経路構成に含まれる被疑部品を特定する、
処理をコンピュータに実行させるためのプログラム。
（付記９）
前記プロセッサから前記複数の入出力装置までの経路構成は、複数の上位スイッチと複数の下位スイッチとを含み、
前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
前記コンピュータは、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第１下位スイッチに接続されている第１入出力装置であり、かつ、前記第２経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第２下位スイッチに接続されている第２入出力装置である場合、前記複数の上位スイッチのうち、前記第１経路構成の状態において前記第１下位スイッチに接続されている上位スイッチを、前記被疑部品として特定することを特徴とする付記８記載のプログラム。
（付記１０）
前記コンピュータは、前記第２経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第２経路構成を、前記被疑部品として特定された上位スイッチを使用しない第３経路構成に切り替えることを特徴とする付記９記載のプログラム。
（付記１１）
前記プロセッサから前記複数の入出力装置までの経路構成は、複数の上位スイッチと複数の下位スイッチとを含み、
前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
前記コンピュータは、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第１下位スイッチに接続されている第１入出力装置であり、かつ、前記第２経路構成の状態においてエラーが検出された入出力装置が、前記第１下位スイッチに接続されている第２入出力装置である場合、前記第１下位スイッチを前記被疑部品として特定することを特徴とする付記８記載のプログラム。
（付記１２）
前記プロセッサから前記複数の入出力装置までの経路構成は、複数の上位スイッチと複数の下位スイッチとを含み、
前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
前記コンピュータは、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記第２経路構成の状態においてエラーが検出された入出力装置と同一である場合、エラーが検出された入出力装置を前記被疑部品として特定することを特徴とする付記８記載のプログラム。
１０１、２０１、６０１ 情報処理装置
１１１、２１１、６１１ ＣＰＵ
１１２－１～１１２－３、２１５－１～２１５－１２、６２５－１～６２５－６ ＩＯデバイス
１１３－１～１１３－３ ＩＯインタフェース
２０２、４０１、６０２ 管理装置
２１２、６１２ メモリ
３０１、６２２ ＯＳ
３０２、６２１ ＢＩＯＳ
４１１、６３１ 記憶部
４１２、６３２ 制御部
４１３、６３３ 特定部
４２１ 経路構成情報
６１３－１、６１３－２ 上位モジュール
６１４－１、６１４－２ 下位モジュール
６２３－１、６２３－２、６２４－１、６２４－２ ＢＵＳ－ＳＷ
６１５－１、６１５－２、６１６－１、６１６－２、６１７－１、６１７－２ 信号線
６３４ 監視部
６４１ 状態情報
６４２ 経路構成情報
６４３ 交代要因情報
６４４ ＩＯデバイス情報
２６０１ ＣＰＵ
２６０２ メモリ
２６０３ 入力装置
２６０４ 出力装置
２６０５ 補助記憶装置
２６０６ 媒体駆動装置
２６０７ ネットワーク接続装置
２６０８ バス
２６０９ 可搬型記録媒体

Claims (7)

  1. プロセッサから複数の入出力装置までの第１経路構成と前記プロセッサから前記複数の入出力装置までの第２経路構成とを示す経路構成情報を記憶する記憶部と、
    前記プロセッサから前記複数の入出力装置までの経路構成が前記第１経路構成である状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーが検出された場合、前記プロセッサと前記複数の入出力装置との間の経路を切り替える複数のスイッチを制御することで、前記第１経路構成を前記第２経路構成に切り替える制御部と、
    切り替え後の前記第２経路構成の状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーが検出された場合、前記第１経路構成の状態においてエラーが検出された入出力装置と前記第２経路構成の状態においてエラーが検出された入出力装置とを比較した比較結果に基づいて、前記プロセッサから前記複数の入出力装置までの経路構成に含まれる被疑部品を特定する特定部と、
    を備えることを特徴とする管理装置。
  2. 前記複数のスイッチは、複数の上位スイッチと複数の下位スイッチとを含み、
    前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
    前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
    前記制御部は、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、
    前記特定部は、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第１下位スイッチに接続されている第１入出力装置であり、かつ、前記第２経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第２下位スイッチに接続されている第２入出力装置である場合、前記複数の上位スイッチのうち、前記第１経路構成の状態において前記第１下位スイッチに接続されている上位スイッチを、前記被疑部品として特定することを特徴とする請求項１記載の管理装置。
  3. 前記制御部は、前記第２経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第２経路構成を、前記被疑部品として特定された上位スイッチを使用しない第３経路構成に切り替えることを特徴とする請求項２記載の管理装置。
  4. 前記複数のスイッチは、複数の上位スイッチと複数の下位スイッチとを含み、
    前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
    前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
    前記制御部は、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、
    前記特定部は、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記複数の下位スイッチのうち第１下位スイッチに接続されている第１入出力装置であり、かつ、前記第２経路構成の状態においてエラーが検出された入出力装置が、前記第１下位スイッチに接続されている第２入出力装置である場合、前記第１下位スイッチを前記被疑部品として特定することを特徴とする請求項１記載の管理装置。
  5. 前記複数のスイッチは、複数の上位スイッチと複数の下位スイッチとを含み、
    前記複数の上位スイッチ各々は、前記複数の下位スイッチのうちいずれかの下位スイッチに接続されており、
    前記複数の下位スイッチ各々は、前記複数の入出力装置のうち少なくとも１つ以上の入出力装置に接続されており、
    前記制御部は、前記第１経路構成の状態において前記複数の上位スイッチと前記複数の下位スイッチとの間の接続形態を変更することで、前記第１経路構成を前記第２経路構成に切り替え、
    前記特定部は、前記第１経路構成の状態においてエラーが検出された入出力装置が、前記第２経路構成の状態においてエラーが検出された入出力装置と同一である場合、エラーが検出された入出力装置を前記被疑部品として特定することを特徴とする請求項１記載の管理装置。
  6. プロセッサと、
    複数の入出力装置と、
    前記プロセッサと前記複数の入出力装置との間の経路を切り替える複数のスイッチとを備え、
    前記複数のスイッチは、前記プロセッサから前記複数の入出力装置までの経路構成が第１経路構成である状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーを前記プロセッサが検出した場合、前記第１経路構成を第２経路構成に切り替え、切り替え後の前記第２経路構成の状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーを前記プロセッサが検出した場合、前記第１経路構成の状態においてエラーが検出された入出力装置と前記第２経路構成の状態においてエラーが検出された入出力装置とが比較された比較結果に基づいて、前記第２経路構成を第３経路構成に切り替えることを特徴とする情報処理装置。
  7. プロセッサから複数の入出力装置までの経路構成が第１経路構成である状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーが検出された場合、前記プロセッサと前記複数の入出力装置との間の経路を切り替える複数のスイッチを制御することで、前記第１経路構成を第２経路構成に切り替え、
    切り替え後の前記第２経路構成の状態において、前記複数の入出力装置のうちいずれかの入出力装置のエラーが検出された場合、前記第１経路構成の状態においてエラーが検出された入出力装置と前記第２経路構成の状態においてエラーが検出された入出力装置とを比較した比較結果に基づいて、前記プロセッサから前記複数の入出力装置までの経路構成に含まれる被疑部品を特定する、
    処理をコンピュータに実行させるためのプログラム。
JP2018129172A 2018-07-06 2018-07-06 管理装置、情報処理装置、及びプログラム Active JP7142503B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018129172A JP7142503B2 (ja) 2018-07-06 2018-07-06 管理装置、情報処理装置、及びプログラム
US16/453,292 US11169882B2 (en) 2018-07-06 2019-06-26 Identification of a suspect component causing an error in a path configuration from a processor to IO devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018129172A JP7142503B2 (ja) 2018-07-06 2018-07-06 管理装置、情報処理装置、及びプログラム

Publications (2)

Publication Number Publication Date
JP2020009113A JP2020009113A (ja) 2020-01-16
JP7142503B2 true JP7142503B2 (ja) 2022-09-27

Family

ID=69101403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018129172A Active JP7142503B2 (ja) 2018-07-06 2018-07-06 管理装置、情報処理装置、及びプログラム

Country Status (2)

Country Link
US (1) US11169882B2 (ja)
JP (1) JP7142503B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11481296B2 (en) * 2018-09-10 2022-10-25 International Business Machines Corporation Detecting configuration errors in multiport I/O cards with simultaneous multi-processing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081483A (ja) 2014-10-22 2016-05-16 富士通株式会社 分析プログラム、分析装置、及び分析方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392328A (en) * 1993-02-04 1995-02-21 Bell Communications Research, Inc. System and method for automatically detecting root causes of switching connection failures in a telephone network
JP3595033B2 (ja) 1995-07-18 2004-12-02 株式会社日立製作所 高信頼化コンピュータシステム
JPH113293A (ja) * 1997-06-13 1999-01-06 Nec Software Ltd 計算機システム
JP2000148655A (ja) 1998-11-13 2000-05-30 Hitachi Ltd 情報処理システムの制御方法
EP1537701B8 (en) * 2002-09-09 2008-09-10 Cisco Technology, Inc. Root cause correlation in connectionless networks
US20060233204A1 (en) 2005-04-19 2006-10-19 Pomaranski Ken G Redundant I/O interface management
US20070180287A1 (en) * 2006-01-31 2007-08-02 Dell Products L. P. System and method for managing node resets in a cluster
US8159935B1 (en) * 2009-01-12 2012-04-17 Shoretel, Inc. Failover system and method for IP telephony
WO2012073276A1 (en) * 2010-11-30 2012-06-07 Hitachi, Ltd. Storage system using sas bypass expanders
US9354992B2 (en) * 2014-04-25 2016-05-31 Netapp, Inc. Interconnect path failover
EP3136661B1 (en) * 2014-05-09 2019-09-18 Huawei Technologies Co., Ltd. Path switching method and device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016081483A (ja) 2014-10-22 2016-05-16 富士通株式会社 分析プログラム、分析装置、及び分析方法

Also Published As

Publication number Publication date
JP2020009113A (ja) 2020-01-16
US20200012565A1 (en) 2020-01-09
US11169882B2 (en) 2021-11-09

Similar Documents

Publication Publication Date Title
EP3173937B1 (en) Pcie network system with fail-over capability and operation method thereof
US9582448B2 (en) Transmission apparatus and control unit
US10789141B2 (en) Information processing device and information processing method
US9298566B2 (en) Automatic cluster-based failover handling
US9552265B2 (en) Information processing apparatus and storage system
US20160380804A1 (en) Storage control apparatus and storage control method
JP6098778B2 (ja) 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム
US20040148542A1 (en) Method and apparatus for recovering from a failed I/O controller in an information handling system
JP3595033B2 (ja) 高信頼化コンピュータシステム
US10360115B2 (en) Monitoring device, fault-tolerant system, and control method
JP7142503B2 (ja) 管理装置、情報処理装置、及びプログラム
US10216595B2 (en) Information processing apparatus, control method for the information processing apparatus, and recording medium
JP6135403B2 (ja) 情報処理システム、情報処理システムの障害処理方法
JPWO2010100757A1 (ja) 演算処理システム、再同期方法、およびファームプログラム
US20090132866A1 (en) Storage apparatus
Tu et al. Seamless fail-over for PCIe switched networks
US11221926B2 (en) Information processing system and information processing apparatus
JP5511546B2 (ja) フォールトトレラントの計算機システム、複数の物理サーバとストレージ装置とに接続されるスイッチ装置、及び、サーバ同期制御方法
JP2011107858A (ja) 通信インタフェースの種類が異なる複数の入出力装置に複数の計算機が通信可能に接続される計算機システム
JP4165499B2 (ja) コンピュータシステム及びそれを用いたフォールトトレラントシステム並びにその動作制御方法
JP4915113B2 (ja) バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法
CN113282231B (zh) 存储装置以及相关闪存控制器
JP5970846B2 (ja) 計算機システム及び計算機システムの制御方法
JP4165423B2 (ja) コアｉ／ｏカードを実装したシステムボード
JP6930153B2 (ja) パス切替装置、パス切替方法及びパス切替プログラム、並びに、コンピュータシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220413

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20220413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220913

R150 Certificate of patent or registration of utility model

Ref document number: 7142503

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150