JP4915113B2 - バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法 - Google Patents
バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法 Download PDFInfo
- Publication number
- JP4915113B2 JP4915113B2 JP2006070974A JP2006070974A JP4915113B2 JP 4915113 B2 JP4915113 B2 JP 4915113B2 JP 2006070974 A JP2006070974 A JP 2006070974A JP 2006070974 A JP2006070974 A JP 2006070974A JP 4915113 B2 JP4915113 B2 JP 4915113B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- reset
- pci
- circuit
- initialization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Hardware Redundancy (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
図2は、本発明によるバスシステムの実施の形態における構成図である。本実施の形態では、PCI−X(Peripheral Component interconnect−X)バス4を使用したPCI−Xバスシステムを一例に説明される。図2を参照して、本発明によるPCI−Xバスシステムは、複数のPCIデバイス11、12、PCIコネクタ21、22、リセットイニシャライズ回路31、PCI−Xバス4、PCI−Xブリッジ5、リセット信号線61、62、及びリセット信号線71、72を具備する。PCI−Xブリッジ5は、PCI−Xバス4及びリセット信号線61、62に接続される。リセットイニシャライズ回路31、32には共通のPCI−Xバス4が接続されている。又、リセットイニシャライズ回路31、32とPCI−Xブリッジ5とは、それぞれ個別のリセット信号線61、62を介して接続される。PCIコネクタ21、22はそれぞれ下付き番号が対応するリセットイニシャライズ回路31、32を介してPCI−Xバス4に接続される。PCIデバイス11、12はそれぞれ下付き番号が対応するPCIコネクタ21、22に接続することで、PCI−Xバス4に接続される。又、PCIデバイス11、12とリセットイニシャライズ回路31、32との間にはそれぞれPCIコネクタ22、22を経由したリセット信号線71、72が設けられる。このように、本発明によるPCI−Xバスシステムは、PCIデバイス11、12とPCI−Xバス4との間に、それぞれリセットイニシャライズ回路31、32が設けられた構成となっている。又、PCI−Xブリッジ5とPCIデバイス11、12とはそれぞれ個別のリセット信号線61、62で接続されている。
図3から図5を参照して、本発明によるPCI−Xバスシステムの障害復旧動作の詳細が説明される。図4は、本発明による本発明によるPCI−Xバスシステムの実施の形態における障害復旧動作を示すフロー図である。図5は、本発明によるPCI−Xバスシステムの障害復旧処理における各種信号のタイミングチャートである。本実施の形態では、PCIデバイス11に障害が発生した場合を一例に、障害復旧動作が説明される。
2、21、22、20、201、202:PCIコネクタ
3、31、32:リセットイニシャライズ回路
4、40:PCI−Xバス
5、50:PCI−Xブリッジ
6、61、62、60、7、71、72:リセット信号線
100、1001、1002、200:リセット信号
101:I/Oバッファイネーブル信号
102:PCI−Xイニシャライズパターン
103:デバイスリセット信号
11:制御回路
12:動作モード記憶用レジスタ
13、14:I/Oバッファ
Claims (15)
- PCI−X規格のバスシステムにおいて、
バスと、
前記バスに接続される複数のデバイスと、
前記バスに接続され、システムの起動時に前記複数のデバイスの各々の動作モードを設定するブリッジと、
前記複数のデバイスに対応して設けられ、各々が前記バスと前記複数のデバイスの各々との間に接続される複数のリセットイニシャライズ回路と
を具備し、
前記複数のリセットイニシャライズ回路の各々は、自身に接続する障害の発生したデバイスと前記バスとの接続を電気的に切り離した後に、前記デバイスの起動時に前記ブリッジによって設定された動作モードを前記デバイスに再設定し、動作モードの再設定の完了後、前記デバイスと前記バスとを電気的に接続する
バスシステム。 - 請求項1に記載のバスシステムにおいて、
前記複数のリセットイニシャライズ回路は、それぞれ複数のリセット信号線を介して前記ブリッジに接続され、
前記ブリッジは、前記複数のリセット信号線の各々を介して、前記リセット信号線に接続されるリセットイニシャライズ回路に対しリセット信号を発行し、
前記リセットイニシャライズ回路は、前記リセット信号に応答して、自身に接続するデバイスと前記バスとの接続を電気的に切り離し、前記デバイスの起動時に設定された動作モードを設定する
バスシステム。 - 請求項2に記載のバスシステムにおいて、
障害が発生したデバイスは前記ブリッジに対し障害発生を通知し、
前記ブリッジは、前記障害発生通知に応答して前記デバイスに対応するリセットイニシャライズ回路に前記リセット信号を発行する
バスシステム。 - 請求項2又は3に記載のバスシステムにおいて、
前記リセットイニシャライズ回路は、I/Oバッファを備え、
前記デバイスは、前記I/Oバッファを介して前記バスに接続され、
前記リセットイニシャライズ回路は、前記リセット信号に応答して前記I/Oバッファをイネーブルに設定する
バスシステム。 - 請求項1から4いずれか1項に記載のバスシステムにおいて、
前記リセットイニシャライズ回路は、前記デバイスの起動時にイニシャライズパターンを記憶するレジスタを備え、前記イニシャライズパターンを用いて前記動作モードを設定する
バスシステム。 - 請求項5に記載のバスシステムにおいて、
前記デバイスは、制御線を介して前記リセットイニシャライズ回路に接続され、
前記リセットイニシャライズ回路は、前記バスとの接続が切り離されたデバイスをリセットし、前記イニシャライズパターンを前記制御線にドライブして前記リセットを解除し、
前記デバイスは、リセットが解除されると、前記制御線にドライブされた前記イニシャライズパターンを取得して動作モードを設定する
バスシステム。 - 請求項1から6いずれか1項に記載のバスシステムにおいて、
前記リセットイニシャライズ回路は、前記動作モードが設定されると、前記デバイスと前記バスとを接続し、
前記ブリッジは、前記バスを介して前記デバイスに対しコンフィグレーションサイクルを実行する
バスシステム。 - PCI−X規格のバスシステムにおいて、
バスと、
前記バスに接続される複数のデバイスと、
前記バスと前記複数のデバイスとに対応して設けられ、各々が前記バスと前記複数のデバイスの各々との間に接続される複数のリセットイニシャライズ回路と
を具備し、
前記複数のリセットイニシャライズ回路の各々は、動作モードの再設定の前に、自身に接続する障害の発生したデバイスを前記バスから電気的に切り離した後に個別にリセットし、システムの起動時に前記ブリッジによって前記デバイスに設定された動作モードを前記デバイスに再設定し、動作モードの再設定の完了後、前記デバイスと前記バスとを電気的に接続するリセットイニシャライズ回路とを具備する
バスシステム。 - 複数のデバイスに対応して設けられ、バスと前記複数のデバイスの各々との間に接続されるリセットイニシャライズ回路において、
PCI−X規格のバスシステムの起動時にデバイスに設定される動作モードを決定するためのイニシャライズパターンを記憶するレジスタと、
前記イニシャライズパターンに基づいて、障害が発生したデバイスの動作モードを前記デバイスに再設定する制御回路とを具備し、
前記制御回路は、動作モードの再設定の前に前記デバイスと前記バスとの接続を電気的に切り離し、動作モードの再設定の完了後、前記デバイスと前記バスとを電気的に接続する
リセットイニシャライズ回路。 - 請求項9に記載のリセットイニシャライズ回路において、
デバイスとバスとの間に設けられるI/Oバッファを更に具備し、
前記制御回路は、前記バスに接続されるブリッジから発行されるリセット信号に応答して、前記I/Oバッファをイネーブルに設定し、前記デバイスと前記バスとの間の接続を電気的に切り離す
リセットイニシャライズ回路。 - 請求項9又は10に記載のリセットイニシャライズ回路において、
前記制御回路は、前記バスとの接続を切り離されたデバイスをリセットし、前記デバイスに前記イニシャライズパターンをドライブし、前記リセットを解除して、前記イニシャライズパターンを前記デバイスに読み込ませて前記動作モードを前記デバイスに設定する
リセットイニシャライズ回路。 - 請求項10から11いずれか1項に記載のリセットイニシャライズ回路において、
前記制御回路は、前記動作モードを前記デバイスに設定すると、前記I/Oバッファをディセーブルに設定して前記デバイスと前記バスとを接続する
リセットイニシャライズ回路。 - PCI−X規格のバスシステムにおける障害復旧方法において、
複数のデバイスに対応して設けられ、バスと前記複数のデバイスの各々との間に接続されるリセットイニシャライズ回路が、障害が発生したデバイスをバスから切り離すステップと、
前記リセットイニシャライズ回路が、前記デバイスに対し、前記バスシステムの起動時に設定された動作モードを再設定するステップと、
前記リセットイニシャライズ回路が、前記動作モードが再設定された前記デバイスと前記バスとを接続するステップと、
を具備する
障害復旧方法。 - 請求項13に記載の障害復旧方法において、
障害が発生したデバイスが前記バスを介してブリッジに障害発生を通知するステップと、
前記ブリッジが、前記通知に応答して、前記デバイスに接続する前記リセットイニシャライズ回路にリセット信号を発行するステップと、
前記リセットイニシャライズ回路が、前記リセット信号に応答して前記デバイスと前記バスとの接続を切り離すステップと、
前記リセットイニシャライズ回路が、前記デバイスに前記動作モードを再設定するステップと、
前記リセットイニシャライズ回路が、前記デバイスと前記バスとを接続するステップと、
前記ブリッジが、前記バスに対してコンフィグレーションサイクルを実行するステップとを具備する
障害復旧方法。 - 請求項14に記載の障害復旧方法において、
起動時に前記デバイスに設定された動作モードを決定するためのイニシャライズパターンを前記リセットイニシャライズ回路が、記憶するステップを更に具備し、
前記動作モードを再設定するステップは、
前記リセットイニシャライズ回路が、前記デバイスをリセットするステップと、
前記リセットイニシャライズ回路が、前記イニシャライズパターンを前記デバイスに接続される制御線にドライブするステップと、
前記デバイスのリセットを解除され、前記デバイスが、前記制御線にドライブされた前記イニシャライズパターンを取得するステップとを備える
障害復旧方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070974A JP4915113B2 (ja) | 2006-03-15 | 2006-03-15 | バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006070974A JP4915113B2 (ja) | 2006-03-15 | 2006-03-15 | バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007249505A JP2007249505A (ja) | 2007-09-27 |
JP4915113B2 true JP4915113B2 (ja) | 2012-04-11 |
Family
ID=38593740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006070974A Expired - Fee Related JP4915113B2 (ja) | 2006-03-15 | 2006-03-15 | バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4915113B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6187508B2 (ja) * | 2015-03-09 | 2017-08-30 | 日本電気株式会社 | 制御装置、バス回路、方法、及び、プログラム |
JP6962243B2 (ja) * | 2018-03-08 | 2021-11-05 | 日本電気株式会社 | コンピュータシステム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0784899A (ja) * | 1993-09-10 | 1995-03-31 | Fujitsu Ltd | Scsi機器の選択リセット方式 |
US5678065A (en) * | 1994-09-19 | 1997-10-14 | Advanced Micro Devices, Inc. | Computer system employing an enable line for selectively adjusting a peripheral bus clock frequency |
JP2000259507A (ja) * | 1999-03-10 | 2000-09-22 | Nec Corp | デバイスリセット方法とその回路 |
JP2001266196A (ja) * | 2000-03-17 | 2001-09-28 | Toshiba Corp | 多重機器システム、多重機器システムの機器切替方法、料金収受システム、および料金収受システムの機器切替方法 |
JP3644399B2 (ja) * | 2001-03-27 | 2005-04-27 | ティーエム・ティーアンドディー株式会社 | Pciバス不良個所切り離し方法およびそのプログラム |
-
2006
- 2006-03-15 JP JP2006070974A patent/JP4915113B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007249505A (ja) | 2007-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3771649B2 (ja) | データ処理システム内の周辺構成要素の分離によるエラー回復 | |
US8238255B2 (en) | Recovering from failures without impact on data traffic in a shared bus architecture | |
US20060161714A1 (en) | Method and apparatus for monitoring number of lanes between controller and PCI Express device | |
JP6427979B2 (ja) | 原因特定方法、原因特定プログラム、情報処理システム | |
US8700835B2 (en) | Computer system and abnormality detection circuit | |
US20040143776A1 (en) | Hot plug interfaces and failure handling | |
JP2004326775A (ja) | 分散ノード環境におけるfru障害分離のための機構 | |
CN102770851B (zh) | 恢复不稳定总线的稳定性 | |
JP4915113B2 (ja) | バスシステム、リセットイニシャライズ回路、及びバスシステムにおける障害復旧方法 | |
US8028189B2 (en) | Recoverable machine check handling | |
JPH09146875A (ja) | ホット・プラギング用のアダプタ・カード・スロットの分離 | |
CN116724297A (zh) | 一种故障处理方法、装置及系统 | |
JP2002269029A (ja) | 高信頼性情報処理装置及びそれに用いる情報処理方法並びにそのプログラム | |
JP2013200616A (ja) | 情報処理装置及び情報処理装置の復旧回路 | |
JP7435035B2 (ja) | PCIeデバイス、障害復旧方法、プログラム | |
JP2003256240A (ja) | 情報処理装置及びその障害回復方法 | |
US9639438B2 (en) | Methods and systems of managing an interconnection | |
JP4554874B2 (ja) | 冗長化バス接続装置と冗長化バス接続デバイスの冗長化方法 | |
JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
JP2020009113A (ja) | 管理装置、情報処理装置、及びプログラム | |
JP2019159439A (ja) | コンピュータシステム | |
US10762026B2 (en) | Information processing apparatus and control method for suppressing obstacle | |
US20210064108A1 (en) | Information processing system | |
US20230251947A1 (en) | Information processing device and recovery method therefor | |
JP2008040612A (ja) | 担当lun制御を用いたraid制御を行うディスクコントローラおよび診断制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111227 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4915113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |