JP7139909B6 - 波形等化装置 - Google Patents

Description

本発明は、波形等化装置に関し、より具体的には、光ファイバの非線形性などによる光信号の波形歪みを解消するための波形等化装置に関する。

データセンタおよびアクセスネットワークのインターネットトラフィックの増大が見込まれており、波長多重技術および直接検波（ＤＤ：Direct Detection）を用いた４００Ｇｂイーサネット（登録商標）の実用化が進められている。従来、コアネットワークの大容量化においては、多値化の手段として位相変調およびコヒーレント受信が用いられてきた。一方で、短距離通信においては、低コスト化の観点から、パルス振幅変調（ＰＡＭ： Pulse-Amplitude Modulation）を用いた強度変調・多値化技術、および離散マルチトーン（ＤＭＴ： Discrete Multitone modulation）技術が注目されている。

これらの強度変調（ＩＭ： Intensity Modulation）／直接検波（ＤＤ）システムにおいては、光ファイバの分散および非線形性に起因して様々な課題が生じている。この中で、光ファイバの非線形性によって生じる伝播する光信号の波形歪みの問題は、光電変換した後の信号を波形整形（波形等化）することで解消することができる。この波形整形技術には、デジタル非線形等化（ＮＬＥ： Nonlinear Equalization）技術がある。

J. Tsimbinos and K. V. Lever, "Computational complexity of Volterra based nonlinear compensators", Electronics Letters, vol. 32, no. 9, pp. 852-854, 1996. N. Kaneda, et al., "Nonlinear Equalizer for 112-Gb/s SSB-PAM4 in 80-km Dispersion Uncompensated Link", Optical Society of America, Optical Fiber Communications Conference and Exhibition, pp. 19-23, 2017.

デジタル信号処理（ＤＳＰ： Digital Signal Processing）による非線形等化処理としては、ヴォルテラ級数が活用されている（非特許文献１）。このヴォルテラ級数による等化技術（ＶＮＬＥ：Volterra-based Nonlinear Equalization）は、多くの場合において有効であるが、演算処理量が増大するため、リアルタイム処理に課題がある。

従来型のＫ次のヴォルテラ級数を用いた等化処理において、波形等価装置への入力信号をｘとすると、ｍ番目の出力ｙ（ｍ）は、ｋ次におけるメモリ長をＬ_kとして以下の式で表される。

式（１）において、ｗ_k（ｎ₁，ｎ₂，・・・ｎ_k）は、等化処理のためのｋ次のタップ（TAP）の重みである。また、メモリ長Ｌ_kは、ｋ次のメモリ長であり、波形等化補正を行うために必要な入力信号データｘの格納長である。式（１）における演算の複雑さＣＣ（Computational Complexity）は、以下の式で表される。

式（２）によるメモリ長Ｌ_kと級数の次数Ｋと演算の複雑さの関係を図７に示す。Ｌ_k、Ｋの増大に伴いＣＣの値は急激に増大し、演算が複雑になる。したがって、実用的には次数Ｋ＝２が用いられるが、演算の複雑さは依然として高いままである。Ｋ＝２の場合、式（１）は以下のように表される。

式（３）において、第１項は線形項、第２項は非線形項である。式（３）における演算の複雑さは、式（２）により、「ＣＣ_VNLE,2（Ｌ₁，Ｌ₂）＝Ｌ₁＋Ｌ₂（Ｌ₂＋１）・・・（４）」で表され、全タップ数は、以下の式で表される。

このように、２次のヴォルテラ級数を用いたとしても、演算の複雑さ、全タップ数には２次のメモリ長Ｌ₂の２乗項が含まれていることから、実用的にはメモリ長Ｌ₂を抑制する必要がある。このため、処理を簡易にするために単純な２次の非線形項を用いた方法が報告されているが（非特許文献２）、線形等化処理における改善度は小さく、より高性能な等化機能が求められる。

本発明は、以上のような問題点を解消するためになされたものであり、非線形性が存在する信号の等化処理の簡素化を目的とする。

本発明に係る波形等化装置は、演算回路と記憶装置とを備え、非線形性が存在する入力信号ｘを２次のヴォルテラ級数で展開することにより波形等化した出力信号ｙを得る波形等化装置であって、ｍ番目の出力信号ｙ（ｍ）を以下の式（Ａ）を用いて求める演算処理部を有する。

ここで、ｈは考慮する全カーネル数であり、１≦ｈ≦Ｌ₂であり、Ｌ₂は、２次のメモリ長である。
ｘ _k,m は、ｍ番目の等化された出力信号ｙ（ｍ）に対するｋ次の入力信号ｘ（ｍ）をベクトル表記したものであり、ｘ_k,m＝［ｘ（ｍ），ｘ（ｍ－１），・・・，ｘ（ｍ－Ｌ_k＋１）］^Tである。
ｗ₁は、式（Ａ）の線形項のタップの重みづけをベクトル表記したものであり、ｗ₁＝［ｗ（０），ｗ（１），・・・，ｗ（Ｌ₁＋１）］^Tであり、Ｌ₁は、１次のメモリ長である。
ｗ_2,nは、ｎ番目のカーネルに対する式（Ａ）の非線形項のタップの重みづけをベクトル表記したものであり、ｗ_2,n＝［ｗ₂（ｎ，０），ｗ₂（１＋ｎ，１），・・・，ｗ₂（Ｌ₂＋ｎ－１，Ｌ₂－１）］^Tであり、Ｌ₂は、２次のメモリ長である。

上記波形等化装置の一構成例において、入力信号の間のビート干渉を除去する前処理を行う前処理部をさらに備える。

以上説明したように、本発明によれば、式（Ａ）を用いて入力信号ｘを２次のヴォルテラ級数で展開することにより波形等化した出力信号ｙを得るので、非線形性が存在する信号の等化処理が簡素化できるという優れた効果が得られる。

図１は、一般的な式（３）に基づいた従来の２次のＶＮＬＥの場合、本発明におけるｈ＝１、Ｌ／４、Ｌ／２の場合、線形等化処理の値を比較した結果を示す説明図である。 図２Ａは、本発明に係る波形等化装置の構成例を示す構成図である。 図２Ｂは、本発明に係る波形等化装置の構成例を示す構成図である。 図２Ｃは、本発明に係る波形等化装置の構成例を示す構成図である。 図３は、本発明に係る波形等化装置のハードウエア構成を示す構成図である。 図４は、本発明の実施の形態に係る波形等化装置を、光伝送の受信機に適用させた場合の構成を示す構成図である。 図５は、図４のレーザ３０２より出力された信号光の波形（ａ）と、波形等化処理をした後の信号の波形（ｂ），（ｃ）を示す特性図である。 図６は、伝送距離（Transmission Distance）０から８０ｋｍにおける、等化処理におけるビット誤り率（ＢＥＬ）の測定結果を示す特性図である。 図７は、式（２）によるメモリ長Ｌ_kと級数の次数Ｋと演算の複雑さの関係を示す説明図である。

以下、本発明の実施の形態に係る波形等化装置について説明する。この波形等化装置は、非線形性が存在する入力信号ｘを２次のヴォルテラ級数で展開することにより波形等化した出力信号ｙを得る波形等化装置であり、ｍ番目の出力信号ｙ（ｍ）を以下の式（６）を用いて求めるようにしたものである。

式（６）において、ｈは考慮する全カーネル数であり、「１≦ｈ≦Ｌ₂・・・（７）」の範囲とする。すなわち、全カーネル数ｈは、２次のメモリ長Ｌ₂より小さい値とする。

また、式（６）において、ｘ_k,mは、ｍ番目の等化された出力信号ｘ（ｍ）に対するｋ次の入力信号ｙ（ｍ）をベクトル表記したものであり、「ｘ_k,m＝［ｘ（ｍ），ｘ（ｍ－１），・・・，ｘ（ｍ－Ｌ_k＋１）］^T・・・（８）」と表される。

また、式（６）において、ｗ₁は、線形項（第１項）のタップの重みづけであり、ベクトル表記により１次のメモリ長Ｌ₁を用いて「ｗ₁＝［ｗ（０），ｗ（１），・・・，ｗ（Ｌ₁＋１）］^T・・・（９）」と表される。

また、式（６）において、ｗ_2,nは、ｎ番目のカーネルに対する非線形項（第２項）のタップの重みをそれぞれベクトル表記したものであり、ベクトル表記により、２次のメモリ長Ｌ₂を用いて「ｗ_2,n＝［ｗ₂（ｎ，０），ｗ₂（１＋ｎ，１），・・・，ｗ₂（Ｌ₂＋ｎ－１，Ｌ₂－１）］^T・・・（１０）」と表される。

上述した本発明によれば、演算の複雑さと全タップ数は、「ＣＣ_R2-VNLE（Ｌ₁，Ｌ₂）＝Ｌ₁＋Ｌ₂（ｈ＋１）・・・（１１）」、「Ｎ_R2-VNLE（Ｌ₁，Ｌ₂）＝Ｌ₁＋Ｌ₂（ｈ＋１）／２・・・（１２）」により表される。

式（４）と式（１１）、および式（５）と式（１２）を比較すると、本発明においては、カーネル数ｈの設定により複雑さを大幅に改善できる。図１に、一般的な式（３）に基づいた従来の２次のＶＮＬＥの場合、本発明におけるｈ＝１、Ｌ／４、Ｌ／２の場合、線形等化処理の値を比較した結果を示す。図１は、メモリ長Ｌ（Memory length Ｌ）と複雑さ（Computational Complexity）の関係を示している。

例えば、メモリ長Ｌが３０以上とすると、複雑さの改善は、ｈ＝Ｌ／４の場合に７０％以上、ｈ＝Ｌ／２の場合に４５％以上となり、本発明により、演算数が大幅に低減される。複雑さの低減に加えて、本発明においては、後述するように、カーネル数ｈがメモリ長Ｌよりも小さい値であっても等化機能が失われない。

次に、本発明の実施の形態に係る波形等化装置の構成例について、図２Ａ，図２Ｂ，図２Ｃを参照して説明する。波形等化装置は、線形処理部１０１と、非線形処理部１０２と、合算部１０３とを含む演算処理部１００から構成することができる。線形処理部１０１は、図２Ｂに示すように、遅延処理部１０１ａと、合算部１０１ｂとから構成することができる。また、非線形処理部１０２は、図２Ｃに示すように、複数の遅延処理部１０２ａと、積算部１０２ｂと合算部１０２ｃとから構成できる。なお、ｚ⁰，ｚ^-1，ｚ^-2，・・，ｚ^-t，・・ｚ^-h+1は、ｔ番目のカーネルに対する遅延処理を示す。また、Ｚ^-tは、０からｔ番目のカーネルまでの遅延処理を含んだベクトルを表す。また、ＬＥは非線形処理（Linear Equalization）であり、ＮＬＥは、非線形処理（Nonlinear Equalization）である。

ｍ番目の入力信号ｘ（ｍ）は、まず、線形処理部１０１において、式（６）の第１項に対応する処理が実施される。また、ｍ番目の入力信号ｘ（ｍ）は、非線形処理部１０２において、式（６）の第２項に対応する処理が実施される。線形処理部１０１の処理結果と非線形処理部１０２の処理結果は、合算部１０３で合算されて、ｍ番目の出力信号ｙ（ｍ）として出力される。また、出力信号ｙ（ｍ）は、比較部１０４で、参照信号ｄ（ｍ）と比較され、比較の結果（エラー信号）が出力される。比較部１０４より出力された比較の結果により、トレーニング部１０５は、線形処理部１０１における重み、および非線形処理部１０２における重みを変更する。

上述した、線形処理部１０１、非線形処理部１０２、合算部１０３、比較部１０４、トレーニング部１０５を備える波形等化装置は、演算回路と記憶装置、例えば、図３に示すように、ＣＰＵ（Central Processing Unit；中央演算処理装置）２０１と、主記憶装置２０２と、外部記憶装置２０３となどを備えたコンピュータ機器であり、主記憶装置２０２に展開されたプログラムによりＣＰＵ２０１が動作することで、上述した各機能が実現される。また、上述した波形等化装置は、ＡＳＩＣ（Application Specific Integrated Circuit）や、ＦＰＧＡ（field-programmable gate array）などのプログラマブルロジックデバイスにより構成することも可能である。例えば、ＦＰＧＡのロジックエレメントに、線形処理部１０１、非線形処理部１０２、合算部１０３、比較部１０４、トレーニング部１０５の各々を回路として備えることで、波形等化装置として機能させることができる。

次に、本発明の実施の形態における波形等化装置を、光伝送の受信機に適用させた場合について、図４を参照して説明する。まず、受信機は、波形発生器３０１、レーザ３０２、光ファイバ３０３、光増幅器（ＥＤＦＡ: Erbium Doped Fiber Amplifier）３０４、光フィルタ（ＯＢＰＦ: Optical Band Pass Filter）３０５、可変光減衰器（ＶＯＡ：variable optical attenuator）３０６、フォトダイオード３０７、増幅器３０８、デジタルサンプリングオシロスコープ（ＤＳＯ: Digital Sampling Oscilloscope）３０９、波形等化装置３１０を備える。

レーザ３０２は、例えば、波長１．５５μｍ帯のレーザを発振する電界吸収変調器集積分布反射型レーザ（ＥＭＬ: Electroabsorption-modulater Intergrated Distributed Feedback Laser）である。レーザ３０２は、波形発生器３０１より出力された任意の信号波形で変調制御されて、２８ＧＢａｕｄのＰＡＭ４信号を生成する。

光ファイバ３０３は、例えば、シングルモード光ファイバ（ＳＳＭＦ: Standard Single Mode Fiber）であり、レーザ３０２より生成された信号光を光増幅器３０４に伝送する。電送された信号光は、光増幅器３０４で増幅され、光フィルタ３０５によって単一搬送波化される。単一搬送波化された信号光は、可変光減衰器３０６で所定の状態に減衰され、フォトダイオード３０７で光電変換される。フォトダイオード３０７で光電変換された信号は、増幅器３０８で増幅された後、ＤＳＯ３０９を経由して波形等化装置３１０に入力される。

波形等化装置３１０は、例えば、デジタルシグナルプロセッサ（ＤＳＰ：digital signal processor）から構成可能である。波形等化装置３１０では、前処理部３１１で、以下に示す入力信号の間のビート干渉を除去する前処理を行う。まず、ＤＳＯ３０９からの入力信号を２ＳｐＳ（samples-per-symbol）でダウンサンプリングし、８０－Ｓａ／ｓから５６－ＧＳａ／ｓへの再サンプリング（Resampling）を行い、同期処理(Time Sync.)を行う。再サンプリングの後、必要に応じて信号間ビート干渉（ＳＳＢＩ：Signal-Signal Beat Interference）を除去する。上述した前処理をした後、演算処理部１００で、図２Ａ，図２Ｂ，図２Ｃを用いて説明した波形等化の処理を実施する。

以下、実際に波形等化処理をした結果について説明する。ここでは、メモリ長Ｌ₁＝５０、Ｌ₂＝３５、カーネル長ｈ＝９とし、トレーニング部における処理に最小二乗法を用いて等化処理を行い、この後、ビット誤り率を測定した。まず、レーザ３０２より出力された信号光の波形（ａ）と、波形等化処理をした後の信号の波形（ｂ），（ｃ）を図５に示す。（ｂ）は、光ファイバ３０３の伝送長さを２０ｋｍとした場合を示し、（ｃ）は、光ファイバ３０３の伝送長さを８０ｋｍとした場合を示している。図５に示すように、本発明の波形等化処理を行うことで、波形歪のない良好な受信特性が確認された。

次に、伝送距離（Transmission Distance）０から８０ｋｍにおける、ビット誤り率（ＢＥＬ）の測定結果を図６に示す。図６は、線形等化処理（ＬＥ）、本発明によるｈ＝１、９、および従来方式すなわち式（３）と同等である式（６）（７）におけるｈ＝３５の場合の結果も合わせて示している。図６に示されているように、本発明のｈ＝９における結果は、線形等化処理（ＬＥ）と比較して大幅に改善している。加えて、ビット誤り率は、従来の等化処理（full 2^nd VNLE, ｈ＝３５）と遜色ない結果を示している。このように、本発明によれば、演算処理を大幅に低減する一方で、従来の等化処理と遜色ない信号処理機能を実現することができる。

上述した実施の形態の説明では、本発明を光通信における信号処理に適用した場合を例にしたが、本発明は、光通信に留まらないことはその原理から明らかである。また、本発明が対象とする入力信号ｘは、上述した変調信号（ＰＡＭ４信号）に限るものではなく、より多値度の高い変調信号にも適用可能である。

以上に説明したように、本発明によれば、式（６）を用いて入力信号ｘを２次のヴォルテラ級数で展開することにより波形等化した出力信号ｙを得るので、非線形性が存在する信号の等化処理が簡素化できるようになる。

なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。

１００…演算処理部、１０１…線形処理部、１０１ａ…遅延処理部、１０１ｂ…合算部、１０２…非線形処理部、１０２ａ…遅延処理部、１０２ｂ…積算部、１０２ｃ…合算部、１０３…合算部、１０４…比較部、１０５…トレーニング部。

Claims (2)

1. 演算回路と記憶装置とを備え、非線形性が存在する入力信号ｘを２次のヴォルテラ級数で展開することにより波形等化した出力信号ｙを得る波形等化装置であって、
   ｍ番目の出力信号ｙ（ｍ）を以下の式（Ａ）を用いて求める演算処理部を備える
   ことを特徴とする波形等化装置。
   

   

   ここで、ｈは考慮する全カーネル数であり、１≦ｈ≦Ｌ₂であり、Ｌ₂は、２次のメモリ長である。
   ｘ _k,m は、ｍ番目の等化された出力信号ｙ（ｍ）に対するｋ次の入力信号ｘ（ｍ）をベクトル表記したものであり、ｘ_k,m＝［ｘ（ｍ），ｘ（ｍ－１），・・・，ｘ（ｍ－Ｌ_k＋１）］^Tである。
   ｗ₁は、式（Ａ）の線形項のタップの重みづけをベクトル表記したものであり、ｗ₁＝［ｗ（０），ｗ（１），・・・，ｗ（Ｌ₁＋１）］^Tであり、Ｌ₁は、１次のメモリ長である。
   ｗ_2,nは、ｎ番目のカーネルに対する式（Ａ）の非線形項のタップの重みづけをベクトル表記したものであり、ｗ_2,n＝［ｗ₂（ｎ，０），ｗ₂（１＋ｎ，１），・・・，ｗ₂（Ｌ₂＋ｎ－１，Ｌ₂－１）］^Tであり、Ｌ₂は、２次のメモリ長である。
2. 請求項１記載の波形等化装置において、
   入力信号の間のビート干渉を除去する前処理を行う前処理部をさらに備える
   ことを特徴とする波形等化装置。

Images