JP7136436B2 - 回路再構成装置、制御方法、及び制御プログラム - Google Patents
回路再構成装置、制御方法、及び制御プログラム Download PDFInfo
- Publication number
- JP7136436B2 JP7136436B2 JP2018086416A JP2018086416A JP7136436B2 JP 7136436 B2 JP7136436 B2 JP 7136436B2 JP 2018086416 A JP2018086416 A JP 2018086416A JP 2018086416 A JP2018086416 A JP 2018086416A JP 7136436 B2 JP7136436 B2 JP 7136436B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- information
- reconfigured
- reconfiguration
- dynamically
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Stored Programmes (AREA)
- Logic Circuits (AREA)
Description
回路を再構成をしなければならない。すなわち、停止後、再構成が終了してから次の処理を開始しなければならない。そのため、当該処理を実行する時間が増加するので、処理速度が低下する。
複数の領域を有する、動的再構成可能回路と、
前記領域に回路情報に対応する回路を動的に再構成する、回路再構成手段と、
動的に再構成された前記回路が生成した中間情報を用いて、次に再構成される回路に対応する回路情報を選択し、当該回路が再構成された領域と別の領域に、前記選択した回路情報に対応する回路を再構成させる制御をする、回路再構成制御手段と、
を有することを特徴とする。
(A)前記領域に回路情報に対応する回路を動的に再構成する、ステップと、
(B)動的に再構成された前記回路が生成した中間情報を用いて、次に再構成される回路に対応する回路情報を選択し、当該回路が再構成された領域と別の領域に、前記選択した回路情報に対応する回路を再構成させる制御をする、ステップと、
を有することを特徴とする。
前記回路再構成装置に
(A)前記領域に回路情報に対応する回路を動的に再構成する、ステップと、
(B)動的に再構成された前記回路が生成した中間情報を用いて、次に再構成される回路に対応する回路情報を選択し、当該回路が再構成された領域と別の領域に、前記選択した回路情報に対応する回路を再構成させる制御をする、ステップと、
を実行させることを特徴とする。
以下、本発明の実施の形態について、図1から図7を参照しながら説明する。
最初に、図1を用いて、本実施の形態における回路再構成装置の構成について説明する。図1は、回路再構成装置の一例を示す図である。
に次に再構成させる回路を再構成させるので、従来のように再構成をするたびに処理を停止しなくてもよい。そのため、一連の処理を実行する時間を短縮できる。その結果、処理速度の低下を抑止できる。
、選択した回路情報に対応する回路を再構成させる制御をする。なお、回路再構成制御部4は、例えば、再構成可能回路5に再構成する。ただし、再構成可能回路5以外に設けてもよい。
部22aと切替部22bとを有する。
次に、本発明の実施の形態における回路再構成装置1の動作について図3から図6を用いて説明する。図3から図6は、回路再構成装置の動作の一例を示す図である。なお、以下の説明においては、適宜図1、2を参酌する。また、本実施の形態では、回路再構成装置1を動作させることによって、回路再構成方法が実施される。よって、本実施の形態における回路再構成方法の説明は、以下の回路再構成装置1の動作説明に代える。
果である出力情報を送信する(ステップB15)。結果保持部23は、回路Bから出力情報を受信して保持する(ステップB16)。回路Bは、処理B1が終了した場合、処理B1が終了したことを示す終了情報を、回路再構成制御部4へ送信する(ステップB17)。回路再構成制御部4は、終了情報を受信した場合(ステップB18)、入力部21と出力部22とに回路B側から回路C側に入出力を切り替える切替指示をする(ステップB19)。
信した場合(ステップD2)、入力情報を回路再構成制御部4へ送信する(ステップD3)。また、回路Dは、入力情報を受信した後(ステップD4)、処理D2(ステップD5からD7)を開始する。
以上のように本実施の形態によれば、回路情報を用いて再構成する回路の規模が、回路再構成装置1に再構成できる回路規模より大きい場合でも、一連の処理を分割した回路情報を複数の領域に連続して再構成できるので、回路再構成装置1の規模を小さくできる。従って、回路を再構成する時間も短縮できる。
本発明の実施の形態におけるプログラムは、上述した図3から図6に示した、再構成可能回路5に回路再構成制御部4を再構成させ、複数の領域2a、2bに回路情報を用いて動的に回路を再構成させるプログラムであればよい。このプログラムを記憶部6に記憶し、プログラムを回路再構成装置1が実行することによって、本実施の形態における上述した回路再構成の制御を実現することができる。
図7は、回路再構成装置を有するハードウェアの一例を示す図である。図7に示すように、基板110は、回路再構成装置1と、記憶部6と、周辺回路120とを有する。周辺回路120は、例えば、CPU(Central Processing Unit)に加えて、又はCPUに代えて、GPU(Graphics Processing Unit)、又はFPGA、又は通信装置などを有する回路である。
等の磁気記録媒体、又はCD-ROM(Compact Disk Read Only Memory)などの光学記録媒体があげられる。
2 動的再構成可能回路
2a、2b 領域
3 回路再構成部
4 回路再構成制御部
5 再構成可能回路
6 記憶部
21 入力部
21a、21b 切替部
22 出力部
22a、22b 切替部
23 結果保持部
110 基板
120 周辺回路
130 記録媒体
Claims (6)
- 複数の領域を有する、動的再構成可能回路と、
前記領域に回路情報に対応する回路を動的に再構成する、回路再構成手段と、
動的に再構成された前記回路において実行される処理の処理結果である中間情報を用いて、次に再構成される回路に対応する回路情報を選択し、当該回路が再構成された領域と別の領域に、前記選択した回路情報に対応する回路を再構成させる制御をする、回路再構成制御手段と、
動的に再構成された前記回路が出力した出力情報を、前記次に再構成される回路に入力する入力情報として記憶する、結果保持手段と、を有し、
前記回路再構成制御手段は、更に、動的に再構成された前記回路が動作している場合、前記入力情報、又は前記中間情報、又は両方を用いて、複数の前記次に再構成する回路情報の候補を選択し、選択した複数の前記次に再構成する回路情報のなかから、前記中間情報を用いて、前記次に再構成される回路に対応する回路情報を選択する、
回路再構成装置。 - 請求項1に記載の回路再構成装置であって、
前記回路再構成制御手段は、更に、動的に再構成された前記回路が動作している場合、前記入力情報、又は前記中間情報、又は両方を用いて、複数の前記次に再構成する回路情報の候補を選択し、選択した複数の候補に対応する回路を、前記別の領域に再構成させる制御をする。 - 動的再構成可能回路に複数の領域を有する、回路再構成装置の制御方法であって、
(A)前記領域に回路情報に対応する回路を動的に再構成する、ステップと、
(B)動的に再構成された前記回路において実行される処理の処理結果である中間情報を用いて、次に再構成される回路に対応する回路情報を選択し、当該回路が再構成された領域と別の領域に、前記選択した回路情報に対応する回路を再構成させる制御をする、ステップと、
(C)動的に再構成された前記回路が出力した出力情報を、前記次に再構成される回路に入力する入力情報として記憶をする、ステップと、を有し、
前記(B)のステップにおいて、動的に再構成された前記回路が動作している場合、前記入力情報、又は前記中間情報、又は両方を用いて、複数の前記次に再構成する回路情報の候補を選択し、選択した複数の前記次に再構成する回路情報のなかから、前記中間情報を用いて、前記次に再構成される回路に対応する回路情報を選択する、
回路再構成装置の制御方法。 - 請求項3に記載の回路再構成装置の制御方法であって、
前記(B)のステップにおいては、動的に再構成された前記回路が動作している場合、前記入力情報、又は前記中間情報、又は両方を用いて、複数の前記次に再構成する回路情報の候補を選択し、選択した複数の候補に対応する回路を、前記別の領域に再構成させる制御をする。 - 動的再構成可能回路に複数の領域を有する、回路再構成装置に用いる制御プログラムであって、
前記回路再構成装置に
(A)前記領域に回路情報に対応する回路を動的に再構成する、ステップと、
(B)動的に再構成された前記回路において実行される処理の処理結果である中間情報を用いて、次に再構成される回路に対応する回路情報を選択し、当該回路が再構成された領域と別の領域に、前記選択した回路情報に対応する回路を再構成させる制御をする、ステップと、
(C)動的に再構成された前記回路が出力した出力情報を、前記次に再構成される回路に入力する入力情報として記憶をする、ステップと、を実行させ、
前記(B)のステップにおいて、動的に再構成された前記回路が動作している場合、前記入力情報、又は前記中間情報、又は両方を用いて、複数の前記次に再構成する回路情報の候補を選択し、選択した複数の前記次に再構成する回路情報のなかから、前記中間情報を用いて、前記次に再構成される回路に対応する回路情報を選択する、
制御プログラム。 - 請求項5に記載の回路再構成装置に用いる制御プログラムであって、
前記(B)のステップにおいては、動的に再構成された前記回路が動作している場合、前記入力情報、又は前記中間情報、又は両方を用いて、複数の前記次に再構成する回路情報の候補を選択し、選択した複数の候補に対応する回路を、前記別の領域に再構成させる制御をする。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018086416A JP7136436B2 (ja) | 2018-04-27 | 2018-04-27 | 回路再構成装置、制御方法、及び制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018086416A JP7136436B2 (ja) | 2018-04-27 | 2018-04-27 | 回路再構成装置、制御方法、及び制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019193189A JP2019193189A (ja) | 2019-10-31 |
JP7136436B2 true JP7136436B2 (ja) | 2022-09-13 |
Family
ID=68391066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018086416A Active JP7136436B2 (ja) | 2018-04-27 | 2018-04-27 | 回路再構成装置、制御方法、及び制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7136436B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001075759A (ja) | 1999-09-06 | 2001-03-23 | Fuji Xerox Co Ltd | 情報処理装置および情報処理方法 |
JP2001202236A (ja) | 2000-01-20 | 2001-07-27 | Fuji Xerox Co Ltd | プログラマブル論理回路装置によるデータ処理方法、プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路再構成方法 |
JP2003198361A (ja) | 2001-12-28 | 2003-07-11 | Fujitsu Ltd | プログラマブル論理デバイス |
JP2008242850A (ja) | 2007-03-27 | 2008-10-09 | Ricoh Co Ltd | 画像処理装置、画像処理システム及び画像処理方法 |
WO2009096247A1 (ja) | 2008-02-01 | 2009-08-06 | Nec Corporation | 多分岐予測方法及び装置 |
JP2011186981A (ja) | 2010-03-11 | 2011-09-22 | Fuji Xerox Co Ltd | データ処理装置 |
JP2013125288A (ja) | 2011-12-13 | 2013-06-24 | Nec Engineering Ltd | データ処理装置及びデータ処理方法 |
JP2016110499A (ja) | 2014-12-09 | 2016-06-20 | 株式会社リコー | データ処理装置およびデータ処理方法 |
-
2018
- 2018-04-27 JP JP2018086416A patent/JP7136436B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001075759A (ja) | 1999-09-06 | 2001-03-23 | Fuji Xerox Co Ltd | 情報処理装置および情報処理方法 |
JP2001202236A (ja) | 2000-01-20 | 2001-07-27 | Fuji Xerox Co Ltd | プログラマブル論理回路装置によるデータ処理方法、プログラマブル論理回路装置、情報処理システム、プログラマブル論理回路装置への回路再構成方法 |
JP2003198361A (ja) | 2001-12-28 | 2003-07-11 | Fujitsu Ltd | プログラマブル論理デバイス |
JP2008242850A (ja) | 2007-03-27 | 2008-10-09 | Ricoh Co Ltd | 画像処理装置、画像処理システム及び画像処理方法 |
WO2009096247A1 (ja) | 2008-02-01 | 2009-08-06 | Nec Corporation | 多分岐予測方法及び装置 |
JP2011186981A (ja) | 2010-03-11 | 2011-09-22 | Fuji Xerox Co Ltd | データ処理装置 |
JP2013125288A (ja) | 2011-12-13 | 2013-06-24 | Nec Engineering Ltd | データ処理装置及びデータ処理方法 |
JP2016110499A (ja) | 2014-12-09 | 2016-06-20 | 株式会社リコー | データ処理装置およびデータ処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019193189A (ja) | 2019-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3404587B1 (en) | Cnn processing method and device | |
JP7411663B2 (ja) | 部分的リコンフィギュレーションを使用したフィールドプログラマブルゲートアレイのプログラミングプロセスの改善 | |
EP3410296B1 (en) | Starting method and device for embedded device | |
JP5994679B2 (ja) | 処理装置、及び処理装置の制御方法 | |
JP2015531936A (ja) | 状態機械エンジンにおける命令挿入 | |
CN110780921A (zh) | 数据处理方法和装置、存储介质及电子装置 | |
US20150235339A1 (en) | Hybrid engine for central processing unit and graphics processor | |
US11016769B1 (en) | Method and apparatus for processing information | |
CN105700956A (zh) | 用于处理分布式作业的方法和系统 | |
WO2018067251A1 (en) | Methods and apparatus for dynamically configuring soft processors on an integrated circuit | |
CN109923498A (zh) | 用于电力性能管理的应用剖析 | |
JP7136436B2 (ja) | 回路再構成装置、制御方法、及び制御プログラム | |
JP6435826B2 (ja) | データ処理装置およびデータ処理方法 | |
JP2017204121A (ja) | 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム | |
JP2018063576A (ja) | 情報処理装置、情報処理方法及びプログラム | |
WO2018135088A1 (ja) | データ処理装置、畳み込み演算装置および畳み込みニューラルネットワーク装置 | |
JP6903249B2 (ja) | テストケース生成装置、テストケース生成方法、およびテストケース生成プログラム | |
JP5765561B2 (ja) | 表示器を備える機器 | |
CN111143051A (zh) | 通过异构资源执行人工神经网络来执行任务的系统和方法 | |
KR101569001B1 (ko) | Fpga 데이터 구성 시스템 및 그 방법 | |
CN111027682A (zh) | 神经网络处理器、电子设备及数据处理方法 | |
JP2008060714A (ja) | 情報処理システム | |
JP2021086564A (ja) | 動的再構成制御装置、動的再構成制御方法、及びプログラム | |
JP2018206195A (ja) | 演算システム、演算システムの制御方法およびプログラム | |
KR102213046B1 (ko) | 설계 지원 장치, 설계 지원 방법 및 기록 매체에 저장된 프로그램 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220825 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7136436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |