JP7134385B2 - アクティブフェーズドアレーアンテナ - Google Patents
アクティブフェーズドアレーアンテナ Download PDFInfo
- Publication number
- JP7134385B2 JP7134385B2 JP2022539957A JP2022539957A JP7134385B2 JP 7134385 B2 JP7134385 B2 JP 7134385B2 JP 2022539957 A JP2022539957 A JP 2022539957A JP 2022539957 A JP2022539957 A JP 2022539957A JP 7134385 B2 JP7134385 B2 JP 7134385B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- semiconductor chip
- array antenna
- phased array
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q1/00—Details of, or arrangements associated with, antennas
- H01Q1/12—Supports; Mounting means
- H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
- H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6616—Vertical connections, e.g. vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
- H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
- H01L2224/081—Disposition
- H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1094—Thermal management, e.g. cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q21/00—Antenna arrays or systems
- H01Q21/06—Arrays of individually energised antenna units similarly polarised and spaced apart
- H01Q21/061—Two dimensional planar arrays
- H01Q21/065—Patch antenna array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01Q—ANTENNAS, i.e. RADIO AERIALS
- H01Q3/00—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system
- H01Q3/26—Arrangements for changing or varying the orientation or the shape of the directional pattern of the waves radiated from an antenna or antenna system varying the relative phase or relative amplitude of energisation between two or more active radiating elements; varying the distribution of energy across a radiating aperture
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1.構成
図1から図6Bを参照して、実施の形態1による3次元構造アクティブフェーズドアレーアンテナ(APAA)について説明する。先ずは、3次元構造APAAの構成について説明する。
図1は、実施の形態1による3次元構造APAA1の一例に係る一部切り欠き斜視断面図である。図1に示されているように、3次元構造APAA1は、アレー状に配置された複数のアンテナ素子9-1、9-2を有する基板8と、化合物半導体で形成された複数の半導体チップ4-1、4-2を備えた一群の半導体チップを内蔵する疑似ウエハ3と、シリコンからなるシリコン(Si)ウエハ2と、がこの順に積層された構成を有する。Siウエハ2と疑似ウエハ3は第1の接続構造群6を介して接続されている。第1の接続構造群6は、例えばSiウエハ2の表面の金属配線同士の配線間接合、はんだボール、金バンプを含む。疑似ウエハ3と基板8は第2の接続構造群7を介して接続されている。第2の接続構造群7は、例えばはんだボールや金バンプを含む。はんだボールや金バンプの形状は球状である必要はなく、他の形状であってもよい。例えば、銅ポスト(銅ピラー)のような円柱であってもよい。基板8の下側には、アレーアンテナ9が形成される。アレーアンテナ9の例には、例えば、基板8にパターンニングされたパッチアレーアンテナや3次元構造の導波管スロットアレーアンテナが含まれる。1つのアンテナ素子に対応して、Siウエハ2には1つの移相器が、疑似ウエハ3には高出力増幅器12及び低雑音増幅器13が含まれている。このように、3次元構造APAA1は、3次元構造をしたアクティブフェーズドアレーアンテナとしての構成を備える。以下、各要素又は構成部について説明する。
Siウエハ2はシリコンで形成されたウエハである。Siウエハ2は、3次元構造APAA1の信号を制御する不図示の移相器、可変利得増幅器(Variable Gain Amplifier:VGA)、及びデジタル制御回路を含む。このように移相器等のデバイスが、疑似ウエハ3を介して基板8と反対側に位置するSiウエハ2内に設けられていることにより、基板8のアンテナ面を広くとることができる。
疑似ウエハ3は、第1の化合物半導体チップ4-1及び第2の化合物半導体チップ4-2を絶縁体材料で覆った疑似ウエハである。疑似ウエハ3は、ファンアウトウエハレベルパッケージ(Fan Out Wafer Level Package:FOWLP)や部品内蔵基板のような技術を用いて形成できる。図1では、化合物半導体チップは2つしか示されていないが、アレー上に配置されるアンテナ素子の数に応じて、疑似ウエハ3は不図示の化合物半導体チップを有する。
第1の化合物半導体チップ4-1と第2の化合物半導体チップ4-2は、砒化ガリウム(GaAs)、窒化ガリウム(GaN)、リン化インジウム(InP)などの化合物半導体からなるチップである。第1の化合物半導体チップ4-1と第2の化合物半導体チップ4-2はチップの表面(図1において基板8側の面)と裏面(図1においてSiウエハ2側の面)両方に信号の入出力端子を有する構造を有する。すべての化合物半導体チップの表面と裏面に入出力端子がある必要はない。疑似ウエハ3の裏面の入出力端子の一部は第1の化合物半導体チップ4-1と第2の化合物半導体チップ4-2の表面の入出力端子に接続され、疑似ウエハ3の基板8側の入出力端子の一部は第1の化合物半導体チップ4-1と第2の化合物半導体チップ4-2の基板8側の入出力端子に接続される。
Siウエハ2と第1の化合物半導体チップ4-1、第2の化合物半導体チップ4-2への配線の接続について説明する。Siウエハ2の電源と制御信号は基板8から供給されて、第1の疑似ウエハ貫通配線5-1、第2の疑似ウエハ貫通配線5-2、第3の疑似ウエハ貫通配線5-3によって供給される。疑似ウエハ貫通配線5-1~5-3は、図1に示されているように、疑似ウエハ3を厚さ方向に貫通する。どの疑似ウエハ貫通配線が電源又は信号を供給するかは適宜定められる。例えば、第1の疑似ウエハ貫通配線5-1が電源を供給し、第2の疑似ウエハ貫通配線5-2と第3の疑似ウエハ貫通配線5-3が信号を供給する。第1の化合物半導体チップ4-1の電源は基板8から供給されて、第1のビア10-1によって供給される。同様に、第2の化合物半導体チップ4-2の電源は基板8から供給されて、第3のビア10-3によって供給される。このように、Siウエハ2の電源と、化合物半導体チップ4の電源は異なるラインを通じて供給される。すなわち、電源分離がなされている。
アレーアンテナ9は、アレー状に又は規則的にアンテナ素子が配置されたアレーアンテナである。アレーアンテナ9の例には、基板8にパターンニングされたパッチアレーアンテナや3次元構造の導波管スロットアレーアンテナが含まれる。ここで、図5を参照して、Siウエハ2、化合物半導体チップ4-1、4-2、及びアンテナ素子の面積の関係について説明する。図5は、アレーアンテナ9が複数のパッチアンテナによって形成されている場合の例であり、アレーアンテナ9の前方(放射方向)から見たSiウエハ2、化合物半導体チップ4-1、4-2、及びアンテナ素子の面積の関係を表す図である。
次に、3次元構造APAA1の送受信動作について説明する。送信時において、Siウエハ2で生成されたAPAA1の送信信号は、第5のビア11-5と第7のビア11-7を経由して第1の化合物半導体チップ4-1と第2の化合物半導体チップ4-2に入力される。第1の化合物半導体チップ4-1に入力された送信信号は、化合物半導体チップ4-1に内蔵された高出力増幅器12とSPDTスイッチ14、第2のビア10-2を介して基板8に形成されたアレーアンテナ9に入力される。他方、第2の化合物半導体チップ4-2に入力された送信信号は、第2の化合物半導体チップ4-2に内蔵された高出力増幅器12とSPDTスイッチ14、第4のビア10-4を介して基板8に形成されたアレーアンテナ9に入力される。
以上のように、3次元構造APAA1は、基板8から、第1の化合物半導体チップ4-1及び第2の化合物半導体チップ4-2へ電源を供給するためのビア10-1、10-3と、基板8からSiウエハ2へ電源を供給するための疑似ウエハ貫通配線5-1~5-3と、を備える。すなわち、化合物半導体チップ4-1、4-2への電源とSiウエハ2への電源とが分離されている。そのため、化合物半導体チップ4-1、4-2で発生する熱がSiウエハ2への電源に与える影響を抑えることができるので、3次元構造APAA1の動作をより安定にすることができる。
次に、図2、図3、図5~図8を参照して、実施の形態2による3次元構造アクティブフェーズドアレーアンテナについて説明する。実施の形態1の3次元構造APAA1が備える要素又は構成部と同様の要素又は構成部については同様の番号を付し、重複する説明については省略する。
<3次元構造アクティブフェーズドアレーアンテナ>
図7は、実施の形態2に係る3次元構造APAA1-11を示す図である。図7に示す3次元構造APAA1-11は、第1の疑似ウエハ3-11、第2の疑似ウエハ3-12、第3の疑似ウエハ3-13、接続構造群7-11、基板8、アレーアンテナ9により構成される。
第1の疑似ウエハ3-11には第1のGaAsチップ4-11、第2のGaAsチップ4-12、第3のGaAsチップ4-13、第4のGaAsチップ4-14が含まれる。第1のGaAsチップ4-11、第2のGaAsチップ4-12、第3のGaAsチップ4-13、及び第4のGaAsチップ4-14には、図2で示したような高出力増幅器12や低雑音増幅器13が含まれる。なお、GaAsチップに代えて、GaNチップ、InPチップなどの化合物半導体チップでも構わない。
基板8、第1の疑似ウエハ3-11、第2の疑似ウエハ3-12、及び第3の疑似ウエハ3-13の間の配線について説明する。
また、実施の形態1の場合と同様に、第1の疑似ウエハ3-11には、第1の疑似ウエハ3-11の基板8に対向する面とGaAsチップ4-11~4-14とを熱的に接続するサーマルビア23-1~23-4が設けられていてもよい。
以上のように、3次元構造APAA1-11は、基板8からGaAsチップ4-11~4-14へ電源を供給するための電源配線18-1~18-4と、基板8からSiウエハ2-11、2-12へ電源を供給するための、第1の疑似ウエハ3-11を厚さ方向に貫通する電源配線19と、基板8から信号源GaAsチップ4-21、4-22へ電源を供給するための、第2の疑似ウエハ3-12を厚さ方向に貫通する電源配線20-1と、を備える。すなわち、GaAsチップ4-11~4-14への電源と、Siウエハ2-11、2-12への電源と、信号源GaAsチップ4-21、4-22への電源とが分離されている。
以下、本開示の実施形態の一部の側面について整理する。
<付記1>
アクティブフェーズドアレーアンテナ(1;1M)は、複数のアンテナ素子(9-1、9-2)を有する基板(8)と、化合物半導体で形成された複数の半導体チップ(4-1、4-2;4-1M、4-2M)を備えた一群の半導体チップを内蔵する疑似ウエハ(3;3M)と、シリコンからなるシリコンウエハ(2;2-11、2-12)と、がこの順に積層されたアクティブフェーズドアレーアンテナ(1;1M)であって、前記疑似ウエハは、前記基板から前記一群の半導体チップへ電源を供給するための第1の給電線(10-1、10-3;10-1M、10-3M)と、前記基板から前記シリコンウエハへ電源を供給するための、前記疑似ウエハを前記疑似ウエハの厚さ方向に貫通する第2の給電線(5-1~5-3;5-1M~5-3M)と、を有する。
<付記2>
付記2のアクティブフェーズドアレーアンテナは、付記1に記載のアクティブフェーズドアレーアンテナであって、前記シリコンウエハの面積は、前記複数のアンテナ素子の隣接する2素子のアンテナ面の面積の和以上であり、前記複数の半導体チップの1つの半導体チップの面積は、前記複数のアンテナ素子の1つのアンテナ素子のアンテナ面の面積よりも小さい。
<付記3>
付記3のアクティブフェーズドアレーアンテナは、付記1又は2に記載のアクティブフェーズドアレーアンテナであって、前記一群の半導体チップは入出力端子(15~17)が半導体チップの表裏両面に形成された半導体チップを備える。
<付記4>
付記4のアクティブフェーズドアレーアンテナは、付記1又は2に記載のアクティブフェーズドアレーアンテナであって、前記一群の半導体チップは入出力端子が半導体チップの一方の面にのみ形成された半導体チップを備え、前記疑似ウエハは、前記入出力端子と前記シリコンウエハの入出力端子とを接続する多層再配線(11-5M~11-8M)を有する。
<付記5>
付記5のアクティブフェーズドアレーアンテナは、付記1から4の何れか1つに記載のアクティブフェーズドアレーアンテナであって、前記疑似ウエハは、前記疑似ウエハの前記基板に対向する面と前記一群の半導体チップの何れかの半導体チップとを電気的に接続せずに熱的に接続するサーマルビア(10-5、10-6)を有する。
<付記6>
アクティブフェーズドアレーアンテナ(1-11)は、複数のアンテナ素子(9-1、9-2)が形成された基板(8)と、化合物半導体で形成された複数の半導体チップ(4-11~4-14)を備えた第1群の半導体チップを内蔵する第1の疑似ウエハ(3-11)と、シリコンで形成された1枚以上のシリコンウエハ(2-11、2-12)を内蔵する第2の疑似ウエハ(3-12)と、化合物半導体で形成された複数の半導体チップ(4-21、4-22)を備えた第2群の半導体チップを内蔵する第3の疑似ウエハ(3-13)と、がこの順に積層されたアクティブフェーズドアレーアンテナ(1-11)であって、前記第1の疑似ウエハは、前記基板から前記第1群の半導体チップへ電源を供給するための第1の給電線(18-1~18-4)と、前記基板から前記シリコンウエハへ電源を供給するための、前記第1の疑似ウエハを前記第1の疑似ウエハの厚さ方向に貫通する第2の給電線(19)と、前記基板から前記第2群の半導体チップへ電源を供給するための、前記第1の疑似ウエハを前記第1の疑似ウエハの厚さ方向に貫通する第3の給電線(20-1)と、を有する。
<付記7>
付記7のアクティブフェーズドアレーアンテナは、付記6に記載のアクティブフェーズドアレーアンテナであって、前記第1群の半導体チップは入出力端子(15~17)が半導体チップの表裏両面に形成された半導体チップを備える。
<付記8>
付記8のアクティブフェーズドアレーアンテナは、付記6に記載のアクティブフェーズドアレーアンテナであって、前記第1群の半導体チップは入出力端子が半導体チップの一方の面にのみ形成された半導体チップを備え、前記第1の疑似ウエハは、前記入出力端子と前記シリコンウエハの入出力端子とを接続する多層再配線(11-5M~11-8M)を有する。
<付記9>
付記9のアクティブフェーズドアレーアンテナは、付記6から8の何れか1つに記載のアクティブフェーズドアレーアンテナであって、前記第1の疑似ウエハは、前記第1の疑似ウエハの前記基板に対向する面と前記第1群の半導体チップの何れかの半導体チップとを電気的に接続せずに熱的に接続するサーマルビア(23-1~23-4)を有する。
<付記10>
付記10のアクティブフェーズドアレーアンテナは、付記6から9の何れか1つに記載のアクティブフェーズドアレーアンテナであって、前記第3の給電線は、前記第2の疑似ウエハを前記第2の疑似ウエハの厚さ方向に貫通している。
Claims (14)
- 複数のアンテナ素子を有する基板と、
化合物半導体で形成された複数の半導体チップを備えた一群の半導体チップを内蔵する疑似ウエハと、
シリコンからなるシリコンウエハと、
がこの順に積層されたアクティブフェーズドアレーアンテナであって、
前記疑似ウエハは、
前記基板から前記一群の半導体チップへ電源を供給するための第1の給電線と、
前記基板から前記シリコンウエハへ電源を供給するための、前記疑似ウエハを前記疑似ウエハの厚さ方向に貫通する第2の給電線と、
を有するアクティブフェーズドアレーアンテナ。 - 前記シリコンウエハの面積は、前記複数のアンテナ素子の隣接する2素子のアンテナ面の面積の和以上であり、
前記複数の半導体チップの1つの半導体チップの面積は、前記複数のアンテナ素子の1つのアンテナ素子のアンテナ面の面積よりも小さい、請求項1に記載のアクティブフェーズドアレーアンテナ。 - 前記一群の半導体チップは入出力端子が半導体チップの表裏両面に形成された半導体チップを備える、請求項1に記載のアクティブフェーズドアレーアンテナ。
- 前記一群の半導体チップは入出力端子が半導体チップの表裏両面に形成された半導体チップを備える、請求項2に記載のアクティブフェーズドアレーアンテナ。
- 前記一群の半導体チップは入出力端子が半導体チップの一方の面にのみ形成された半導体チップを備え、
前記疑似ウエハは、前記入出力端子と前記シリコンウエハの入出力端子とを接続する多層再配線を有する、
請求項1に記載のアクティブフェーズドアレーアンテナ。 - 前記一群の半導体チップは入出力端子が半導体チップの一方の面にのみ形成された半導体チップを備え、
前記疑似ウエハは、前記入出力端子と前記シリコンウエハの入出力端子とを接続する多層再配線を有する、
請求項2に記載のアクティブフェーズドアレーアンテナ。 - 前記疑似ウエハは、前記疑似ウエハの前記基板に対向する面と前記一群の半導体チップの何れかの半導体チップとを電気的に接続せずに熱的に接続するサーマルビアを有する、請求項1から6の何れか1項に記載のアクティブフェーズドアレーアンテナ。
- 複数のアンテナ素子が形成された基板と、
化合物半導体で形成された複数の半導体チップを備えた第1群の半導体チップを内蔵する第1の疑似ウエハと、
シリコンで形成された1枚以上のシリコンウエハを内蔵する第2の疑似ウエハと、
化合物半導体で形成された複数の半導体チップを備えた第2群の半導体チップを内蔵する第3の疑似ウエハと、
がこの順に積層されたアクティブフェーズドアレーアンテナであって、
前記第1の疑似ウエハは、
前記基板から前記第1群の半導体チップへ電源を供給するための第1の給電線と、
前記基板から前記シリコンウエハへ電源を供給するための、前記第1の疑似ウエハを前記第1の疑似ウエハの厚さ方向に貫通する第2の給電線と、
前記基板から前記第2群の半導体チップへ電源を供給するための、前記第1の疑似ウエハを前記第1の疑似ウエハの厚さ方向に貫通する第3の給電線と、
を有するアクティブフェーズドアレーアンテナ。 - 前記第1群の半導体チップは入出力端子が半導体チップの表裏両面に形成された半導体チップを備える、請求項8に記載のアクティブフェーズドアレーアンテナ。
- 前記第1群の半導体チップは入出力端子が半導体チップの一方の面にのみ形成された半導体チップを備え、
前記第1の疑似ウエハは、前記入出力端子と前記シリコンウエハの入出力端子とを接続する多層再配線を有する、
請求項8に記載のアクティブフェーズドアレーアンテナ。 - 前記第1の疑似ウエハは、前記第1の疑似ウエハの前記基板に対向する面と前記第1群の半導体チップの何れかの半導体チップとを電気的に接続せずに熱的に接続するサーマルビアを有する、請求項8に記載のアクティブフェーズドアレーアンテナ。
- 前記第1の疑似ウエハは、前記第1の疑似ウエハの前記基板に対向する面と前記第1群の半導体チップの何れかの半導体チップとを電気的に接続せずに熱的に接続するサーマルビアを有する、請求項9に記載のアクティブフェーズドアレーアンテナ。
- 前記第1の疑似ウエハは、前記第1の疑似ウエハの前記基板に対向する面と前記第1群の半導体チップの何れかの半導体チップとを電気的に接続せずに熱的に接続するサーマルビアを有する、請求項10に記載のアクティブフェーズドアレーアンテナ。
- 前記第3の給電線は、前記第2の疑似ウエハを前記第2の疑似ウエハの厚さ方向に貫通している、請求項8から13の何れか1項に記載のアクティブフェーズドアレーアンテナ。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/029486 WO2022024361A1 (ja) | 2020-07-31 | 2020-07-31 | アクティブフェーズドアレーアンテナ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2022024361A1 JPWO2022024361A1 (ja) | 2022-02-03 |
JP7134385B2 true JP7134385B2 (ja) | 2022-09-09 |
Family
ID=80035335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022539957A Active JP7134385B2 (ja) | 2020-07-31 | 2020-07-31 | アクティブフェーズドアレーアンテナ |
Country Status (4)
Country | Link |
---|---|
US (1) | US20230099900A1 (ja) |
EP (1) | EP4156261A4 (ja) |
JP (1) | JP7134385B2 (ja) |
WO (1) | WO2022024361A1 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003234452A (ja) | 2002-02-06 | 2003-08-22 | Mitsubishi Electric Corp | 高周波回路モジュール及びその製造方法 |
WO2016031807A1 (ja) | 2014-08-26 | 2016-03-03 | 三菱電機株式会社 | 高周波モジュール |
WO2018186196A1 (ja) | 2017-04-04 | 2018-10-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び電子機器 |
JP2019102660A (ja) | 2017-12-04 | 2019-06-24 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
KR100909322B1 (ko) * | 2007-07-02 | 2009-07-24 | 주식회사 네패스 | 초박형 반도체 패키지 및 그 제조방법 |
US11862619B2 (en) * | 2017-12-29 | 2024-01-02 | Intel Corporation | Patch accommodating embedded dies having different thicknesses |
US11005155B2 (en) * | 2018-03-08 | 2021-05-11 | Sony Corporation | Microwave antenna apparatus and package |
-
2020
- 2020-07-31 JP JP2022539957A patent/JP7134385B2/ja active Active
- 2020-07-31 EP EP20947073.1A patent/EP4156261A4/en active Pending
- 2020-07-31 WO PCT/JP2020/029486 patent/WO2022024361A1/ja unknown
-
2022
- 2022-12-07 US US18/076,688 patent/US20230099900A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003234452A (ja) | 2002-02-06 | 2003-08-22 | Mitsubishi Electric Corp | 高周波回路モジュール及びその製造方法 |
WO2016031807A1 (ja) | 2014-08-26 | 2016-03-03 | 三菱電機株式会社 | 高周波モジュール |
WO2018186196A1 (ja) | 2017-04-04 | 2018-10-11 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置、及び電子機器 |
JP2019102660A (ja) | 2017-12-04 | 2019-06-24 | 富士通株式会社 | 電子装置及び電子装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2022024361A1 (ja) | 2022-02-03 |
EP4156261A4 (en) | 2023-07-26 |
US20230099900A1 (en) | 2023-03-30 |
JPWO2022024361A1 (ja) | 2022-02-03 |
EP4156261A1 (en) | 2023-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7031004B2 (ja) | マイクロ波デバイス及び空中線 | |
US11757203B2 (en) | Low profile antenna apparatus | |
US7675465B2 (en) | Surface mountable integrated circuit packaging scheme | |
US10777888B2 (en) | Beamforming integrated circuit with RF grounded material ring | |
JPWO2018168391A1 (ja) | マイクロ波デバイス及び空中線 | |
US11328987B2 (en) | Waver-level packaging based module and method for producing the same | |
US11587852B2 (en) | Power amplifier modules with flip-chip and non-flip-chip power transistor dies | |
TW200818451A (en) | Semiconductor device | |
CN114069200B (zh) | 一种用于二维可扩展的瓦片式相控阵子阵与天线阵 | |
EP2178119B1 (en) | Surface mountable integrated circuit package | |
JP2023546519A (ja) | 複数の表面境界を有するビームフォーマicチップ付き集積アンテナアレイ | |
JP6719400B2 (ja) | 半導体パッケージ | |
JP2009176839A (ja) | 半導体素子の放熱構造 | |
CN114122004A (zh) | 射频功率管芯和包含所述射频功率管芯的功率放大器模块 | |
JP7134385B2 (ja) | アクティブフェーズドアレーアンテナ | |
KR101148888B1 (ko) | 배면 다층 신호 라우팅을 가지는 모놀리식 마이크로파 집적회로 | |
US9520368B1 (en) | Integrated circuit system having stripline structure | |
JP2003309483A (ja) | 高周波モジュール,アクティブフェーズドアレーアンテナ及び通信装置 | |
WO2022186132A1 (ja) | 高周波モジュール及び通信装置 | |
KR20130077564A (ko) | 반도체 패키지 및 그 제조 방법 | |
US11245177B1 (en) | Wireless communication module | |
JP2019145536A (ja) | 高周波デバイスおよび空中線 | |
JP2015201538A (ja) | 高周波モジュール | |
JP7140969B2 (ja) | アンテナ一体型増幅器及び通信機 | |
JP2013110434A (ja) | 表面実装可能な集積回路のパッケージ化機構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220706 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20220706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220830 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7134385 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |