JP7128878B2

JP7128878B2 - game machine

Info

Publication number: JP7128878B2
Application number: JP2020189947A
Authority: JP
Inventors: 敏男小倉
Original assignee: Sankyo Co Ltd
Current assignee: Sankyo Co Ltd
Priority date: 2020-11-16
Filing date: 2020-11-16
Publication date: 2022-08-31
Anticipated expiration: 2037-05-29
Also published as: JP2021013843A

Description

本発明は、パチンコ遊技機等の遊技が可能な遊技機に関する。 TECHNICAL FIELD The present invention relates to a gaming machine such as a pachinko gaming machine capable of playing games.

パチンコ遊技機等の遊技機において、ＣＰＵやＲＯＭなどの電気部品を接続する信号線に関する技術が提案されている（例えば特許文献１）。 2. Description of the Related Art Techniques related to signal lines for connecting electrical components such as CPUs and ROMs in game machines such as pachinko machines have been proposed (for example, Patent Document 1).

特開２０１４－２２３３３６号公報JP 2014-223336 A

上記特許文献１に記載の技術によると、例えば信号の同期が乱れやすくなるなど、適切な基板構成が得られなくなるおそれがある。 According to the technique described in Patent Document 1, there is a possibility that an appropriate substrate configuration cannot be obtained, for example, the synchronization of signals is likely to be disturbed.

この発明は、上記実状に鑑みてなされたものであり、適切な基板構成が可能な遊技機の提供を目的とする。 SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned actual situation, and an object of the present invention is to provide a gaming machine that allows an appropriate board configuration.

（Ａ）上記目的を達成するため、本願の請求項に係る遊技機は
遊技が可能な遊技機であって、
電力を供給可能な電源基板と、
電気部品を制御可能な制御基板と、
前記制御基板に設けられ、信号配線を着脱自在に接続可能な配線接続手段と、
前記制御基板を収納可能な基板ケースと、を備え、
前記制御基板は、
ノイズを防止するための回路が設けられ、
演出の進行を制御可能な制御回路と、
前記制御回路に用いられる電源電圧を生成可能な生成回路と、
安定化回路と、
監視回路と、を含み、
前記生成回路は、該生成回路に入力される前記安定化回路により安定化された所定の入力電圧から、該所定の入力電圧よりも低い電圧であって、演出表示に関する電子部品に供給するための第１出力電圧と、演出に関するデータ読み出し用の電子部品に供給するための第２出力電圧と、を生成し、
前記監視回路は、前記所定の入力電圧を監視し該所定の入力電圧の電圧値が所定値より低いときに前記制御回路に特定信号を出力可能であり、
前記制御基板には、前記安定化回路を介在する第１電源ラインと、前記安定化回路を介在しない第２電源ラインと、が形成され、
前記配線接続手段は、
前記信号配線の信号伝送線と接続可能な信号端子と、
一対の接地端子と、を含み、
前記一対の接地端子は、前記信号端子の両側を挟む位置で前記制御基板上に表面実装され、
前記基板ケースとしてのカバー部材は、前記一対の接地端子および前記信号端子の先端を被覆し、
前記第２電源ラインは、前記第１電源ラインよりも外側に形成される、
ことを特徴とする遊技機。
（１）上記目的を達成するため、他の態様に係る遊技機は、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、複数の信号配線を構成するパターンが形成され（例えば図１７を参照）、前記複数の信号配線により複数の電気部品（例えばＲＡＭ１０２とＣＰＵ１０３など）が接続された基板（例えば主基板１１など）を備え、前記パターンは、前記複数の信号配線が平行または略平行な第１形状となる平行配線部（例えば領域３０ＡＫ１０Ｒなど）と、前記複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部（例えば領域３０ＡＫ１１Ｒなど）とを含み、前記複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる。
このような構成によれば、適切な基板構成が可能になる。 (A) In order to achieve the above object, the gaming machine claimed in the claims of the present application is a gaming machine capable of playing games,
a power supply board capable of supplying power;
a control board capable of controlling electrical components;
a wiring connection means provided on the control board and capable of detachably connecting signal wiring;
a board case capable of accommodating the control board,
The control board is
A circuit is provided to prevent noise,
a control circuit capable of controlling the progress of the production;
a generation circuit capable of generating a power supply voltage used in the control circuit;
a stabilization circuit;
a monitoring circuit;
The generating circuit supplies a voltage lower than the predetermined input voltage from the predetermined input voltage, which is input to the generating circuit and stabilized by the stabilizing circuit, to the electronic components related to the effect display. generating a first output voltage of and a second output voltage to be supplied to an electronic component for reading data related to the performance ;
the monitoring circuit is capable of monitoring the predetermined input voltage and outputting a specific signal to the control circuit when the voltage value of the predetermined input voltage is lower than a predetermined value;
The control substrate is formed with a first power supply line interposing the stabilizing circuit and a second power supply line not interposing the stabilizing circuit,
The wiring connection means is
a signal terminal connectable to the signal transmission line of the signal wiring;
a pair of ground terminals;
the pair of ground terminals are surface-mounted on the control substrate at positions sandwiching the signal terminals;
a cover member serving as the substrate case covers tips of the pair of ground terminals and the signal terminals;
The second power line is formed outside the first power line,
A gaming machine characterized by:
(1) In order to achieve the above object, a gaming machine according to another aspect is a gaming machine capable of playing a game (for example, a pachinko gaming machine 1, etc.), in which a pattern constituting a plurality of signal wirings is formed (for example, 17), a substrate (such as main substrate 11) to which a plurality of electric components (such as RAM 102 and CPU 103) are connected by the plurality of signal wirings, and the pattern includes a plurality of signal wirings parallel or parallel to each other. A parallel wiring portion (for example, region 30AK10R) having a substantially parallel first shape, and a specific wiring portion having a second shape in which at least one of the plurality of signal wirings is not parallel to other signal wirings ( For example, the region 30AK11R, etc.), and the wiring length of each signal wiring included in the plurality of signal wirings is the same or substantially the same.
Such a configuration enables an appropriate substrate configuration.

（２）上記（１）の遊技機において、前記第２形状を含まない信号配線（例えば配線のパターン３０ＡＫ１０Ｄが構成する信号配線など）は、前記複数の電気部品における接続端子間の距離が、前記第２形状を含む信号配線（例えば配線のパターン３０ＡＫ１１Ｄ～３０ＡＫ１３Ｄが構成する信号配線など）よりも長くてもよい。
このような構成においては、適切な基板構成が可能になる。 (2) In the game machine of (1) above, the signal wiring that does not include the second shape (for example, the signal wiring configured by the wiring pattern 30AK10D) is such that the distance between the connection terminals of the plurality of electrical components is It may be longer than the signal wiring including the second shape (for example, the signal wiring formed by the wiring patterns 30AK11D to 30AK13D).
In such a configuration, an appropriate substrate configuration is possible.

（３）上記（１）または（２）の遊技機において、前記第２形状となる信号配線に近接する所定領域（例えばスペース領域３０ＡＫ０ＳＰなど）には、導体が設けられていなくてもよい。
このような構成においては、適切な基板構成が可能になる。 (3) In the gaming machine of (1) or (2) above, a conductor may not be provided in a predetermined area (for example, space area 30AK0SP) adjacent to the signal wiring of the second shape.
In such a configuration, an appropriate substrate configuration is possible.

（４）上記（１）から（３）のいずれかの遊技機において、前記基板には、該基板の一面に設けられた信号配線と該基板の他面に設けられた信号配線とを電気的に接続可能なスルーホール（例えばスルーホール３０ＡＫ１Ｈ、３０ＡＫ２Ｈなど）が設けられ、前記複数の信号配線に含まれる各信号配線の配線長は、前記スルーホールにより接続された信号配線について、該スルーホールの長さを含めて同一または略同一となってもよい。
このような構成においては、適切な基板構成が可能になる。 (4) In the game machine according to any one of (1) to (3) above, the substrate is electrically connected to signal wiring provided on one surface of the substrate and signal wiring provided on the other surface of the substrate. through-holes (for example, through-holes 30AK1H, 30AK2H, etc.) are provided, and the wiring length of each signal wiring included in the plurality of signal wirings is set to the length of the signal wirings connected by the through-holes. They may be the same or substantially the same including the length.
In such a configuration, an appropriate substrate configuration is possible.

（５）上記（１）から（４）のいずれかの遊技機において、前記基板は、複数の層（例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど）を含み、前記複数の層のうち前記第２形状となる信号配線が設けられる層に隣接する導体層（例えばグランド層３０ＡＫ１Ｌなど）では、信号の伝送が行われなくてもよい。
このような構成においては、適切な基板構成が可能になる。 (5) In the game machine according to any one of (1) to (4) above, the substrate includes a plurality of layers (for example, surface layer 30AK1S, ground layer 30AK1L, power layer 30AK2L, wiring layer 30AK3L, power layer 30AK4L, back layer 30AK2S, etc.), and among the plurality of layers, a conductor layer (eg, ground layer 30AK1L, etc.) adjacent to the layer on which the signal wiring having the second shape is provided may not transmit signals.
In such a configuration, an appropriate substrate configuration is possible.

（６）上記（１）から（５）のいずれかの遊技機において、前記複数の電気部品として、所定の処理を実行可能な処理手段（例えばＣＰＵ１０３など）と、前記処理の実行に関する情報を記憶可能な記憶手段（例えばＲＡＭ１０２など）とが接続されてもよい。
このような構成においては、適切な基板構成が可能になる。 (6) In the game machine according to any one of (1) to (5) above, the plurality of electrical components include processing means (for example, CPU 103) capable of executing predetermined processing, and storing information related to execution of the processing. A possible storage means (eg RAM 102, etc.) may be connected.
In such a configuration, an appropriate substrate configuration is possible.

（７）あるいは、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、複数の信号配線を構成するパターンが形成され（例えば図１７を参照）、前記複数の信号配線により複数の電気部品（例えばＲＡＭ１０２とＣＰＵ１０３など）が接続された基板（例えば主基板１１など）を備え、前記パターンは、前記複数の信号配線が平行または略平行な第１形状となる平行配線部（例えば領域３０ＡＫ１０Ｒなど）と、前記複数の信号配線のうち少なくとも１の信号配線が、前記第１形状とは異なる第２形状となる特定配線部（例えば領域３０ＡＫ１１Ｒなど）とを含み、前記複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。
このような構成によっても、適切な基板構成が可能になる。 (7) Alternatively, in a gaming machine capable of playing a game (for example, pachinko gaming machine 1), a pattern constituting a plurality of signal wirings is formed (see, for example, FIG. 17), and the plurality of signal wirings form a plurality of A substrate (for example, main substrate 11, etc.) to which electrical components (for example, RAM 102 and CPU 103, etc.) are connected is provided, and the pattern is a parallel wiring portion (for example, area 30AK10R, etc.) and a specific wiring portion (for example, region 30AK11R, etc.) in which at least one signal wiring among the plurality of signal wirings has a second shape different from the first shape, wherein The wiring length of each included signal wiring may be the same or substantially the same.
Such a configuration also enables an appropriate substrate configuration.

（８）あるいは、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、複数の信号配線を構成するパターンが形成され（例えば図１７を参照）、前記複数の信号配線により複数の電気部品（例えばＲＡＭ１０２とＣＰＵ１０３など）が接続された基板（例えば主基板１１など）を備え、前記パターンは、前記複数の信号配線のうち少なくとも１の信号配線が、直線形状または略直線形状を含む第１形状となる第１パターン（例えば配線のパターン３０ＡＫ１０Ｄなど）と、前記複数の信号配線のうち前記第１パターンに含まれない他の信号配線が、前記第１形状とは異なる第２形状となる第２パターン（例えば配線のパターン３０ＡＫ１１Ｄ～３０ＡＫ１３Ｄなど）とを含み、前記第１パターンおよび前記第２パターンは、前記複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。
このような構成によっても、適切な基板構成が可能になる。 (8) Alternatively, in a gaming machine (for example, a pachinko gaming machine 1) capable of playing a game, a pattern constituting a plurality of signal wirings is formed (see, for example, FIG. 17), and the plurality of signal wirings form a plurality of A substrate (for example, main substrate 11, etc.) to which electric components (for example, RAM 102 and CPU 103, etc.) are connected is provided, and in the pattern, at least one of the plurality of signal wirings includes a linear shape or a substantially linear shape. A first pattern having a first shape (for example, a wiring pattern 30AK10D) and other signal wirings among the plurality of signal wirings that are not included in the first pattern have a second shape different from the first shape. and a second pattern (for example, wiring patterns 30AK11D to 30AK13D), wherein the wiring length of each signal wiring included in the plurality of signal wirings is the same or substantially the same in the first pattern and the second pattern. You can become
Such a configuration also enables an appropriate substrate configuration.

（９）あるいは、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、複数の信号配線を構成するパターンが形成され（例えば図１７を参照）、前記複数の信号配線により複数の電気部品（例えばＲＡＭ１０２とＣＰＵ１０３など）が接続された基板（例えば主基板１１など）を備え、前記パターンは、前記複数の信号配線のうち少なくとも１の信号配線が、所定区間（例えば区間３０ＡＫ０ＳＣなど）を最短または略最短の距離で接続する第１パターン（例えば配線のパターン３０ＡＫ１０Ｄ、３０ＡＫ１１Ｄなど）と、前記複数の信号配線のうち前記第１パターンに含まれない他の信号配線が、前記所定区間を前記第１パターンよりも長い距離で接続する第２パターン（例えば配線のパターン３０ＡＫ１２Ｄ、３０ＡＫ１３Ｄなど）とを含み、前記第１パターンおよび前記第２パターンは、前記複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。
このような構成によっても、適切な基板構成が可能になる。 (9) Alternatively, in a gaming machine (for example, a pachinko gaming machine 1) capable of playing a game, a pattern constituting a plurality of signal wirings is formed (see, for example, FIG. 17), and the plurality of signal wirings form a plurality of A board (for example, main board 11) to which electric parts (for example, RAM 102 and CPU 103) are connected is provided, and the pattern is such that at least one of the plurality of signal lines is connected to a predetermined section (for example, section 30AK0SC). are connected at the shortest or substantially shortest distance (for example, wiring patterns 30AK10D, 30AK11D, etc.), and other signal wirings among the plurality of signal wirings that are not included in the first pattern are arranged in the predetermined section. a second pattern (for example, wiring patterns 30AK12D, 30AK13D, etc.) connected at a longer distance than the first pattern, wherein the first pattern and the second pattern are each signal wiring included in the plurality of signal wirings; may be the same or substantially the same.
Such a configuration also enables an appropriate substrate configuration.

（１０）上記（８）または（９）の遊技機において、前記第１パターンは、前記複数の電気部品における接続端子間の距離が、前記第２パターンよりも長くてもよい。
このような構成においては、適切な基板構成が可能になる。 (10) In the gaming machine of (8) or (9) above, the first pattern may have a longer distance between connection terminals of the plurality of electrical components than the second pattern.
In such a configuration, an appropriate substrate configuration is possible.

（１１）上記（８）から（１０）のいずれかの遊技機において、前記第２パターンに近接する所定領域（例えばスペース領域３０ＡＫ０ＳＰなど）には、導体が設けられていなくてもよい。
このような構成においては、適切な基板構成が可能になる。 (11) In the gaming machine of any one of (8) to (10) above, conductors may not be provided in a predetermined area (for example, space area 30AK0SP) adjacent to the second pattern.
In such a configuration, an appropriate substrate configuration is possible.

（１２）上記（８）から（１１）のいずれかの遊技機において、前記基板は、複数の層（例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど）を含み、前記複数の層のうち前記第２パターンに含まれる信号配線が設けられる層に隣接する導体層（例えばグランド層３０ＡＫ１Ｌなど）では、信号の伝送が行われなくてもよい。
このような構成においては、適切な基板構成が可能になる。 (12) In the game machine according to any one of (8) to (11) above, the substrate includes a plurality of layers (for example, surface layer 30AK1S, ground layer 30AK1L, power layer 30AK2L, wiring layer 30AK3L, power layer 30AK4L, back layer 30AK2S, etc.) and adjacent to the layer provided with the signal wiring included in the second pattern among the plurality of layers (eg, ground layer 30AK1L, etc.), signal transmission may not be performed.
In such a configuration, an appropriate substrate configuration is possible.

この実施の形態におけるパチンコ遊技機の正面図である。It is a front view of the pachinko game machine in this embodiment. パチンコ遊技機に搭載された各種の制御基板などを示す構成図である。It is a configuration diagram showing various control boards and the like mounted in the pachinko game machine. 遊技機用枠の背面図である。It is a rear view of the frame for gaming machines. 基板ケースを見た状態の分解斜視図である。FIG. 3 is an exploded perspective view of a board case viewed; 基板ケースを見た状態の分解斜視図である。FIG. 3 is an exploded perspective view of a board case viewed; ベース部材を示す６面図である。It is a six-sided view showing a base member. カバー部材を示す６面図である。It is a 6th view showing a cover member. レセプタクルを見た状態の斜視図である。FIG. 4 is a perspective view looking at a receptacle; レセプタクルを見た状態の背面図である。It is a rear view of the state which looked at the receptacle. レセプタクルを見た状態の断面図である。FIG. 4 is a cross-sectional view looking at the receptacle; 配線に対応する伝送経路を示す図である。It is a figure which shows the transmission path|route corresponding to wiring. 電源電圧の伝送経路を示す図である。FIG. 4 is a diagram showing a transmission path of power supply voltage; 配線長の関係などを示す図である。It is a figure which shows the relationship etc. of wiring length. フィルタ回路の構成例を示す図である。It is a figure which shows the structural example of a filter circuit. ノイズ防止回路の構成例を示す図である。It is a figure which shows the structural example of a noise prevention circuit. 電源監視回路を示す図である。FIG. 4 illustrates a power supply monitoring circuit; 配線のパターンが形成された部分の構成例を示す図である。It is a figure which shows the structural example of the part in which the pattern of wiring was formed. 配線のパターンを説明するための領域や区間を示す図である。FIG. 3 is a diagram showing regions and sections for explaining wiring patterns; 図１８に示された領域の拡大図である。FIG. 19 is an enlarged view of the area indicated in FIG. 18; 配線のパターンに対応する設定例を示す図である。FIG. 10 is a diagram showing a setting example corresponding to wiring patterns; 図１８に示された領域の拡大図である。FIG. 19 is an enlarged view of the area indicated in FIG. 18; 図１８に示された領域の拡大図である。FIG. 19 is an enlarged view of the area indicated in FIG. 18; 主基板の構成例を示す断面図である。It is sectional drawing which shows the structural example of a main board. 配線のパターンについて他の構成例を示す図である。FIG. 10 is a diagram showing another configuration example of a wiring pattern;

図１は、この実施の形態に係るパチンコ遊技機１の正面図である。パチンコ遊技機１は、遊技盤２と、遊技機用枠３とを備えている。その他、パチンコ遊技機１は、遊技機用枠３を回動可能に支持する外枠などを備えている。遊技盤２は、遊技盤面を構成するゲージ盤である。遊技機用枠３は、遊技盤２を固定する台枠である。遊技盤２には、ガイドレールなどによって囲まれた遊技領域が形成されている。発射装置から発射された遊技球（遊技媒体）は、発射通路を通過して、遊技領域に打ち込まれる。遊技機用枠３には、ガラス窓を有するガラス扉枠が回動可能に設けられている。 FIG. 1 is a front view of a pachinko game machine 1 according to this embodiment. A pachinko game machine 1 includes a game board 2 and a game machine frame 3. In addition, the pachinko game machine 1 includes an outer frame that rotatably supports the game machine frame 3 and the like. The game board 2 is a gauge board forming a game board surface. The game machine frame 3 is a frame for fixing the game board 2 . A game area surrounded by guide rails and the like is formed on the game board 2 . A game ball (game medium) shot from the shooting device passes through the shooting path and is hit into the game area. The game machine frame 3 is rotatably provided with a glass door frame having a glass window.

遊技盤２の所定位置には、第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、画像表示装置５、普通入賞球装置６Ａ、普通可変入賞球装置６Ｂ、特別可変入賞球装置７、普通図柄表示器２０、第１保留表示器２５Ａ、第２保留表示器２５Ｂ、普図保留表示器２５Ｃ、通過ゲート４１などが設けられている。その他、遊技領域における遊技盤面には、風車や多数の障害釘、一般入賞口、アウト口などが設けられていればよい。遊技領域の周辺部には遊技効果ランプ９が設けられている。遊技機用枠３の左右上部位置にはスピーカ８Ｌ、８Ｒが設けられている。 At predetermined positions on the game board 2, there are a first special symbol display device 4A, a second special symbol display device 4B, an image display device 5, a normal winning ball device 6A, a normal variable winning ball device 6B, a special variable winning ball device 7, A normal pattern display 20, a first reservation display 25A, a second reservation display 25B, a normal pattern reservation display 25C, a passage gate 41, and the like are provided. In addition, the game board surface in the game area may be provided with a windmill, a large number of obstacle nails, a general prize winning opening, an out opening, and the like. Game effect lamps 9 are provided in the periphery of the game area. Speakers 8L and 8R are provided at upper left and right positions of the frame 3 for a game machine.

遊技機用枠３の右下部位置には、打球操作ハンドル（操作ノブ）が設けられている。打球操作ハンドルは、遊技球を遊技領域に向けて発射するために遊技者等によって操作され、その操作量（回転量）に応じて遊技球の弾発力が調整される。遊技領域の下方における遊技機用枠３の所定位置には、遊技球を保持（貯留）する上皿（打球供給皿）と、上皿からの余剰球などを保持（貯留）する下皿が設けられている。下皿を形成する部材にはスティックコントローラ３１Ａが取り付けられ、上皿を形成する部材にはプッシュボタン３１Ｂが設けられている。 A ball hitting operation handle (operation knob) is provided at the lower right portion of the game machine frame 3 . The ball-hitting operation handle is operated by a player or the like in order to shoot a game ball toward the game area, and the amount of operation (the amount of rotation) of the handle controls the resilience of the game ball. At predetermined positions of the gaming machine frame 3 below the game area, an upper tray (ball supply tray) for holding (storing) game balls and a lower tray for holding (storing) surplus balls from the upper tray are provided. It is A stick controller 31A is attached to the member forming the lower plate, and a push button 31B is provided to the member forming the upper plate.

第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、画像表示装置５の画面上などでは、特別図柄や飾り図柄の可変表示が行われる。これらの可変表示は、普通入賞球装置６Ａに形成された第１始動入賞口を遊技球が通過（進入）したことによる第１始動入賞の発生に基づいて、あるいは、普通可変入賞球装置６Ｂに形成された第２始動入賞口を遊技球が通過（進入）したことによる第２始動入賞の発生に基づいて、実行可能となる。第１特別図柄表示装置４Ａと第２特別図柄表示装置４Ｂはそれぞれ、例えば７セグメントやドットマトリクスのＬＥＤ（発光ダイオード）などを用いて構成され、可変表示ゲームの一例となる特図ゲームにおいて、識別情報（特別識別情報）である特別図柄（特図）が、変動可能に表示（可変表示）される。画像表示装置５は、例えばＬＣＤ（液晶表示装置）などを用いて構成され、各種の演出画像を表示する表示領域を形成している。画像表示装置５の画面上では、特図ゲームにおける第１特別図柄表示装置４Ａによる特別図柄（第１特図）の可変表示や第２特別図柄表示装置４Ｂによる特別図柄（第２特図）の可変表示のそれぞれに対応して、例えば３つといった複数の可変表示部となる飾り図柄表示エリアにて、識別情報（装飾識別情報）である飾り図柄が可変表示される。この飾り図柄の可変表示も、可変表示ゲームに含まれる。一例として、画像表示装置５の画面上には、「左」、「中」、「右」の飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒが配置されている。 On the screens of the first special symbol display device 4A, the second special symbol display device 4B, the image display device 5, etc., special symbols and decorative symbols are variably displayed. These variable displays are based on the occurrence of the first starting winning due to the game ball passing (entering) the first starting winning hole formed in the normal winning ball device 6A, or to the normal variable winning ball device 6B It can be executed based on the occurrence of the second start winning prize by the game ball passing (entering) the formed second start winning hole. The first special symbol display device 4A and the second special symbol display device 4B are respectively configured using, for example, 7-segment or dot matrix LEDs (light emitting diodes). A special design (special design), which is information (special identification information), is variably displayed (variably displayed). The image display device 5 is configured using, for example, an LCD (liquid crystal display device) or the like, and forms a display area for displaying various effect images. On the screen of the image display device 5, the variable display of the special symbol (first special symbol) by the first special symbol display device 4A in the special symbol game and the special symbol (second special symbol) by the second special symbol display device 4B are displayed. Corresponding to each of the variable displays, decorative patterns, which are identification information (decoration identification information), are variably displayed in the decorative pattern display areas which are a plurality of variable display portions, such as three. The variable display of this decoration pattern is also included in the variable display game. As an example, on the screen of the image display device 5, "left", "middle" and "right" decorative pattern display areas 5L, 5C and 5R are arranged.

画像表示装置５の画面上には、保留記憶表示エリア５Ｈが配置されている。保留記憶表示エリア５Ｈでは、特図ゲームに対応した可変表示の保留数（特図保留記憶数）を特定可能に表示する保留表示が行われる。保留表示は、可変表示に関する情報の保留記憶に対応して表示可能なものであればよい。保留記憶表示エリア５Ｈとともに、あるいは、保留記憶表示エリア５Ｈに代えて、第１保留表示器２５Ａと第２保留表示器２５Ｂとを用いた保留表示が行われてもよい。 A reserved memory display area 5H is arranged on the screen of the image display device 5 . In the reserved memory display area 5H, a reserved display is performed for identifiably displaying the reserved number of variable display corresponding to the special figure game (special figure reserved memory number). The pending display may be anything that can be displayed in correspondence with the pending storage of information relating to the variable display. Along with the pending memory display area 5H, or in place of the pending memory display area 5H, a pending display using the first pending display 25A and the second pending display 25B may be performed.

図２は、各種基板や周辺装置などの構成例を示すブロック図である。パチンコ遊技機１には、例えば図２に示すような主基板１１、演出制御基板１２、音声制御基板１３、ランプ制御基板１４といった、各種制御基板が搭載されている。また、パチンコ遊技機１には、中継基板１５、ドライバ基板１９、電源基板９２なども搭載されている。その他にも、例えば払出制御基板、情報端子基板、発射制御基板、インタフェース基板、タッチセンサ基板などといった、各種の基板が搭載されてもよい。各種制御基板は、導体パターンが形成されて電気部品が実装されるプリント配線板などの電子回路基板だけではなく、電子回路基板に電気部品が実装（搭載）されて特定の電気的機能を実現するように構成された電子回路実装基板を含む概念である。 FIG. 2 is a block diagram showing a configuration example of various substrates, peripheral devices, and the like. The pachinko game machine 1 is equipped with various control boards such as a main board 11, an effect control board 12, a sound control board 13, and a lamp control board 14 as shown in FIG. The pachinko game machine 1 is also equipped with a relay board 15, a driver board 19, a power supply board 92, and the like. In addition, various boards such as a payout control board, an information terminal board, a launch control board, an interface board, and a touch sensor board may be mounted. Various control boards are not only electronic circuit boards such as printed wiring boards on which conductive patterns are formed and electrical components are mounted, but also electrical components are mounted (mounted) on electronic circuit boards to achieve specific electrical functions. It is a concept including an electronic circuit mounting board configured as follows.

電源基板９２は、外部電源（商用電源）である交流電源からの電力を、主基板１１や演出制御基板１２などの各種制御基板を含めた電気部品に供給可能となるように構成されている。電源基板９２は、例えば交流（ＡＣ）を直流（ＤＣ）に変換するための整流回路、所定の直流電圧を特定の直流電圧（例えば直流１２Ｖや直流５Ｖなど）に変換するための電源回路などを、備えている。電源基板９２にて生成された電圧は、ドロア中継基板を介して主基板１１や演出制御基板１２などに供給されてもよい。 The power supply board 92 is configured to be able to supply power from an AC power supply, which is an external power supply (commercial power supply), to electrical components including various control boards such as the main board 11 and the effect control board 12. The power board 92 includes, for example, a rectifier circuit for converting alternating current (AC) into direct current (DC), a power circuit for converting a predetermined DC voltage into a specific DC voltage (eg, 12 V DC or 5 V DC), and the like. , is equipped. The voltage generated by the power supply board 92 may be supplied to the main board 11, the effect control board 12, and the like via the drawer relay board.

主基板１１には、遊技制御用マイクロコンピュータ１００、スイッチ回路１１０、ソレノイド回路１１１などが搭載されている。主基板１１では、ゲートスイッチ２１、始動口スイッチ（第１始動口スイッチ２２Ａおよび第２始動口スイッチ２２Ｂ）、カウントスイッチ２３といった、各種検出用のスイッチから取り込んだ信号が、スイッチ回路１１０を介して遊技制御用マイクロコンピュータ１００に伝送される。ゲートスイッチ２１は、通過ゲート４１を通過した遊技球（ゲート通過球）を検出する。ゲートスイッチ２１によるゲート通過球の検出に基づいて、普通図柄表示器２０による普通図柄の可変表示が実行可能となる。第１始動口スイッチ２２Ａは、第１始動入賞口を通過（進入）した遊技球を検出する。第２始動口スイッチ２２Ｂは、第２始動入賞口を通過（進入）した遊技球を検出する。カウントスイッチ２３は、大入賞口を通過（進入）した遊技球を検出する。第１始動入賞口や第２始動入賞口、大入賞口といった、各種の入賞口を通過した遊技球が検出された場合には、それぞれの入賞口に対応して予め個数が定められた賞球としての遊技球が払い出される。 The main board 11 is equipped with a game control microcomputer 100, a switch circuit 110, a solenoid circuit 111, and the like. In the main substrate 11, signals received from various detection switches such as the gate switch 21, the starting switch (the first starting switch 22A and the second starting switch 22B), and the count switch 23 are sent through the switch circuit 110. It is transmitted to the game control microcomputer 100 . The gate switch 21 detects a game ball that has passed through the passage gate 41 (a gate-passing ball). Based on the detection of the gate passing ball by the gate switch 21, the variable display of the normal design by the normal design display 20 can be executed. The first starting opening switch 22A detects a game ball that has passed through (entered) the first starting winning opening. The second starting opening switch 22B detects a game ball that has passed through (entered) the second starting winning opening. The count switch 23 detects game balls that have passed through (entered) the big winning opening. When game balls passing through various winning openings such as the first start winning opening, the second starting winning opening, and the big winning opening are detected, the number of prize balls is determined in advance corresponding to each winning opening. A game ball as is paid out.

主基板１１では、遊技制御用マイクロコンピュータ１００からのソレノイド駆動信号が、ソレノイド回路１１１を介して普通電動役物用のソレノイド８１や大入賞口扉用のソレノイド８２に伝送される。普通電動役物用のソレノイド８１は、普通可変入賞球装置６Ｂに形成された第２始動入賞口を遊技球が通過しにくい状態（または通過しない状態）と通過しやすい状態（または通過する状態）とに変化可能にする。大入賞口扉用のソレノイド８２は、特別可変入賞球装置７に形成された大入賞口を遊技球が通過不可能な状態と通過可能な状態とに変化可能にする。主基板１１からは、第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、普通図柄表示器２０などの表示制御を行うための指令信号が伝送される。 In the main board 11, a solenoid drive signal from the game control microcomputer 100 is transmitted through the solenoid circuit 111 to the solenoid 81 for the normal electric accessory and the solenoid 82 for the big winning entrance door. Solenoid 81 for the normal electric accessory is in a state in which the game ball is difficult to pass (or does not pass) and a state in which the game ball easily passes (or passes) through the second starting winning port formed in the normal variable winning ball device 6B. and changeable. A solenoid 82 for a large winning opening door makes the large winning opening formed in the special variable winning ball device 7 changeable between a state in which a game ball cannot pass and a state in which the game ball can pass. From the main board 11, a command signal for controlling the display of the first special symbol display device 4A, the second special symbol display device 4B, the normal symbol display device 20 and the like is transmitted.

主基板１１に搭載された遊技制御用マイクロコンピュータ１００は、例えば１チップのマイクロコンピュータであり、遊技制御用のプログラムや固定データ等を記憶するＲＯＭ１０１と、遊技制御用のワークエリアを提供するＲＡＭ１０２と、遊技制御用のプログラムを実行して制御動作を行うＣＰＵ１０３と、ＣＰＵ１０３とは独立して乱数値を示す数値データの更新を行う乱数回路１０４と、Ｉ／Ｏ（Input/Output port）１０５とを備えて構成される。一例として、遊技制御用マイクロコンピュータ１００では、ＣＰＵ１０３がＲＯＭ１０１から読み出したプログラムを実行することにより、パチンコ遊技機１における遊技の進行を制御するための処理が実行される。主基板１１に搭載された遊技制御用マイクロコンピュータ１００では、例えば乱数回路１０４やＲＡＭ１０２の所定領域に設けられた遊技用ランダムカウンタなどにより、遊技の進行を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウント（生成）される。遊技の進行を制御するために用いられる乱数は、遊技用乱数ともいう。 The game control microcomputer 100 mounted on the main board 11 is, for example, a one-chip microcomputer, and includes a ROM 101 for storing game control programs, fixed data, etc., and a RAM 102 for providing a work area for game control. , a CPU 103 that executes a game control program to perform control operations, a random number circuit 104 that updates numerical data representing random numbers independently of the CPU 103, and an I/O (Input/Output port) 105. configured with. As an example, in the game control microcomputer 100, the CPU 103 executes a program read from the ROM 101, thereby executing processing for controlling the progress of the game in the pachinko gaming machine 1. FIG. In the game control microcomputer 100 mounted on the main board 11, for example, a random number circuit 104 and a game random counter provided in a predetermined area of the RAM 102 generate various random numbers used for controlling the progress of the game. Numerical data to indicate is counted (generated) in an updatable manner. A random number used to control the progress of a game is also called a game random number.

演出制御基板１２は、中継基板１５を介して主基板１１から伝送された制御信号（演出制御コマンド）の受信に基づいて、画像表示装置５、スピーカ８Ｌ、８Ｒ、遊技効果ランプ９、演出用モータ６０および演出用ＬＥＤ６１といった演出用の電気部品による演出動作を制御可能とする。演出制御基板１２には、演出制御用ＣＰＵ１２０やＲＯＭ１２１、ＲＡＭ１２２、表示制御部１２３、乱数回路１２４、Ｉ／Ｏ１２５などが搭載されている。 The performance control board 12 controls the image display device 5, the speakers 8L and 8R, the game effect lamp 9, and the performance motor based on the reception of the control signal (performance control command) transmitted from the main board 11 via the relay board 15. It is possible to control the performance operation by the performance electric parts such as 60 and the performance LED 61. - 特許庁The performance control board 12 is equipped with a performance control CPU 120, a ROM 121, a RAM 122, a display control section 123, a random number circuit 124, an I/O 125, and the like.

演出制御基板１２に搭載された演出制御用ＣＰＵ１２０は、ＲＯＭ１２１から読み出した演出制御用のプログラムや固定データ等を用いて、演出用の電気部品による演出動作を制御するための処理を実行する。演出制御基板１２に搭載された表示制御部１２３は、演出制御用ＣＰＵ１２０からの表示制御指令などに基づき、画像表示装置５における表示動作の制御内容を決定する。例えば、表示制御部１２３は、画像表示装置５の表示画面内に表示させる演出画像の切換タイミングを決定することなどにより、飾り図柄の可変表示や各種の演出表示を実行させるための制御を行う。 The effect control CPU 120 mounted on the effect control board 12 uses the effect control program read from the ROM 121, fixed data, and the like, and executes processing for controlling the effect operation by the effect electric parts. The display control unit 123 mounted on the effect control board 12 determines the control contents of the display operation in the image display device 5 based on the display control command from the effect control CPU 120 and the like. For example, the display control unit 123 determines the switching timing of the effect image to be displayed on the display screen of the image display device 5, thereby performing control for executing variable display of decorative patterns and various effect displays.

演出制御基板１２には、コントローラセンサユニット３５Ａと、プッシュセンサ３５Ｂとが接続されている。コントローラセンサユニット３５Ａは、傾倒方向センサと、トリガセンサとを含んでいる。傾倒方向センサは、スティックコントローラ３１Ａの操作桿に対する傾倒操作が行われたときに、複数のセンサを用いて操作桿の傾倒方向を検出可能にする。トリガセンサは、スティックコントローラ３１Ａの操作桿に設けられたトリガボタンに対する押引操作の有無を検出可能にする。すなわち、コントローラセンサユニット３５Ａにより、スティックコントローラ３１Ａの操作桿に対する傾倒動作やトリガボタンに対する押引動作といった、スティックコントローラ３１Ａを用いた遊技者の動作を検出することができる。プッシュセンサ３５Ｂにより、プッシュボタン３１Ｂに対する押下動作といった、プッシュボタン３１Ｂを用いた遊技者の動作を検出することができる。演出制御基板１２では、例えば乱数回路１２４やＲＡＭ１２２の所定領域に設けられた演出用ランダムカウンタなどにより、演出の実行を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウント（生成）される。演出の実行を制御するために用いられる乱数は、演出用乱数ともいう。 The effect control board 12 is connected with a controller sensor unit 35A and a push sensor 35B. The controller sensor unit 35A includes a tilt direction sensor and a trigger sensor. The tilting direction sensor makes it possible to detect the tilting direction of the operation rod using a plurality of sensors when the operation rod of the stick controller 31A is tilted. The trigger sensor can detect whether or not a trigger button provided on the operation rod of the stick controller 31A is pushed or pulled. That is, the controller sensor unit 35A can detect actions of the player using the stick controller 31A, such as a tilting action on the operating rod of the stick controller 31A and a pushing/pulling action on the trigger button. The push sensor 35B can detect the action of the player using the push button 31B, such as the action of pressing the push button 31B. In the production control board 12, for example, a random number circuit 124 or a random counter for production provided in a predetermined area of the RAM 122 counts ( generated). The random number used for controlling the execution of the effect is also called a random number for effect.

演出制御基板１２は、第１基板１２Ａと、該第１基板１２Ａに対し基板対基板接続される第２基板１２Ｂとを有する。第１基板１２Ａには、演出制御用ＣＰＵ１２０や表示制御部１２３のグラフィックスプロセッサなどが搭載され、第２基板１２Ｂには、ＲＯＭ１２１や画像データメモリといった機種に固有なデータなどが記憶された電気部品が搭載されている。表示制御部１２３のグラフィックスプロセッサは、演出制御用ＣＰＵ１２０の機能を統合したマイクロプロセッサであってもよいし、演出制御用ＣＰＵ１２０とは別個のチップとして構成されたマイクロプロセッサであってもよい。 The effect control board 12 has a first board 12A and a second board 12B connected board-to-board to the first board 12A. The first board 12A is equipped with a CPU 120 for effect control and a graphics processor such as a display control unit 123, and the second board 12B is an electric component in which data unique to the model such as a ROM 121 and an image data memory are stored. is installed. The graphics processor of the display control unit 123 may be a microprocessor that integrates the functions of the effect control CPU 120, or may be a microprocessor configured as a separate chip from the effect control CPU 120.

音声制御基板１３は、演出制御基板１２とは別個に設けられた音声出力制御用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づいて、スピーカ８Ｌ、８Ｒから音声を出力させるための音声信号処理を実行する処理回路などが搭載されている。なお、演出制御基板１２に搭載された表示制御部１２３を構成するグラフィックスコントローラなどが音声信号処理を実行可能であれば、音声制御基板１３に帯域フィルタや増幅回路などを搭載すればよい。あるいは、音声制御基板１３を省略して、演出制御基板１２の基板上に帯域フィルタや増幅回路などを搭載してもよい。ランプ制御基板１４は、演出制御基板１２とは別個に設けられたランプ出力制御用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づいて、遊技効果ランプ９などにおける点灯や消灯を行うランプドライバ回路などが搭載されている。ドライバ基板１９は、演出制御基板１２とは別個に設けられた電気部品駆動用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づいて、演出用モータ６０に含まれる各種モータの回動制御や演出用ＬＥＤ６１に含まれる各種ＬＥＤの点灯制御などを行うためのドライバ回路などが搭載されている。ドライバ基板１９からの出力信号は、演出用モータ６０に含まれる各モータと、演出用ＬＥＤ６１に含まれる各ＬＥＤとに向けて伝送される。 The sound control board 13 is a control board for sound output control provided separately from the effect control board 12, and outputs sounds from the speakers 8L and 8R based on commands and control data from the effect control board 12. It is equipped with a processing circuit that executes audio signal processing to make it possible. If the graphics controller or the like constituting the display control unit 123 mounted on the effect control board 12 can execute audio signal processing, the audio control board 13 may be mounted with a bandpass filter, an amplifier circuit, or the like. Alternatively, the audio control board 13 may be omitted, and a bandpass filter, an amplifier circuit, and the like may be mounted on the board of the effect control board 12 . The lamp control board 14 is a control board for lamp output control provided separately from the effect control board 12, and based on commands and control data from the effect control board 12, the lighting of the game effect lamp 9, etc. It is equipped with a lamp driver circuit that turns off the light. The driver board 19 is a control board for driving electrical components provided separately from the effect control board 12, and various motors included in the effect motor 60 based on commands and control data from the effect control board 12. A driver circuit and the like for controlling the rotation of the LED 61 and lighting control of various LEDs included in the performance LED 61 are mounted. The output signal from the driver board 19 is transmitted toward each motor included in the performance motor 60 and each LED included in the performance LED 61 .

パチンコ遊技機１においては、遊技媒体としての遊技球を用いた所定の遊技が行われ、その遊技結果に基づいて所定の遊技価値が付与可能となる。遊技球を用いた遊技の一例として、パチンコ遊技機１における遊技機用枠３の右下部位置に設けられた打球操作ハンドルが遊技者によって所定操作（例えば回転操作）されたことに基づいて、所定の打球発射装置が備える発射モータなどにより、遊技媒体としての遊技球が遊技領域に向けて発射される。遊技領域を流下した遊技球が、各種の入賞口を通過（進入）した場合に、賞球としての遊技球が払い出される。特別図柄や飾り図柄の可変表示結果が「大当り」となった場合には、大入賞口が開放されて遊技球が通過（進入）しやすい状態となることで、遊技者にとって有利な有利状態としての大当り遊技状態となる。 In the pachinko gaming machine 1, a predetermined game is played using game balls as game media, and a predetermined game value can be imparted based on the game result. As an example of a game using game balls, when a player performs a predetermined operation (for example, rotating operation) on a ball-hitting operation handle provided at the lower right position of the gaming machine frame 3 in the pachinko gaming machine 1, a predetermined A game ball as a game medium is shot toward the game area by a shooting motor or the like provided in the hitting ball shooting device. When the game ball flowing down the game area passes (enters) various winning openings, the game ball is paid out as a prize ball. When the result of the variable display of the special pattern or decorative pattern is a "big hit", the big prize opening is opened to make it easier for the game ball to pass through (enter), thereby creating an advantageous state for the player. It will be in a jackpot game state.

有利状態は大当り遊技状態に限定されず、時短状態や確変状態といった特別遊技状態が含まれてもよい。その他、大当り遊技状態にて実行可能なラウンド遊技の上限回数が第２ラウンド数（例えば「７」）よりも多い第１ラウンド数（例えば「１５」）となること、時短状態にて実行可能な可変表示の上限回数が第２回数（例えば「５０」）よりも多い第１回数（例えば「１００」）となること、確変状態における大当り確率が第２確率（例えば１／５０）よりも高い第１確率（例えば１／２０）となること、通常状態に制御されることなく大当り遊技状態に繰り返し制御される回数である連チャン回数が第２連チャン数（例えば「５」）よりも多い第１連チャン数（例えば「１０」）となることの一部または全部といった、遊技者にとってより有利な遊技状況となることが含まれていてもよい。 The advantageous state is not limited to the jackpot game state, and may include a special game state such as a time saving state or a variable probability state. In addition, the upper limit number of round games that can be executed in the jackpot game state is the first round number (for example, "15") that is larger than the second round number (for example, "7"), and the execution is possible in the time saving state. The upper limit number of times of variable display is the first number (for example, "100") that is higher than the second number (for example, "50"), and the jackpot probability in the variable state is the second probability (for example, 1/50). 1 probability (for example, 1/20), and the number of consecutive chances, which is the number of times repeatedly controlled to the jackpot game state without being controlled to the normal state, is greater than the second consecutive chance number (for example, "5"). It may include a game situation that is more advantageous to the player, such as part or all of the number of consecutive wins (for example, "10").

主基板１１では、電源基板９２からの電力供給が開始されると、遊技制御用マイクロコンピュータ１００のＣＰＵ１０３が起動し、ＣＰＵ１０３によって遊技制御メイン処理の実行が開始される。遊技制御メイン処理において、ＣＰＵ１０３は、割込み禁止に設定した後、必要な初期設定を行う。初期設定が終了すると、割込み許可とした後、ループ処理に入る。以後、所定時間（例えば２ミリ秒）ごとにＣＴＣから割込み要求信号がＣＰＵ１０３へ送出され、ＣＰＵ１０３は定期的に遊技制御用タイマ割込み処理を実行する。 In the main board 11, when the power supply from the power supply board 92 is started, the CPU 103 of the game control microcomputer 100 is activated, and the CPU 103 starts execution of the game control main process. In the game control main process, the CPU 103 performs necessary initial settings after setting interrupt prohibition. When the initial setting is completed, the interrupt is enabled, and then the loop processing is started. Thereafter, an interrupt request signal is sent from the CTC to the CPU 103 at predetermined time intervals (for example, 2 milliseconds), and the CPU 103 periodically executes game control timer interrupt processing.

遊技制御用タイマ割込み処理は、スイッチ処理、メイン側エラー処理、情報出力処理、遊技用乱数更新処理、特別図柄プロセス処理、普通図柄プロセス処理、コマンド制御処理などを含んでいる。スイッチ処理では、各種スイッチから入力される検出信号の状態を判定する。メイン側エラー処理では、パチンコ遊技機１の異常診断を行い、必要ならば警告を発生可能とする。情報出力処理では、ホール管理コンピュータに供給される所定のデータを出力する。遊技用乱数更新処理では、遊技用乱数の少なくとも一部をソフトウェアにより更新する。特別図柄プロセス処理では、特別図柄の表示制御や大入賞口の開閉動作設定などを、所定の手順で行うために、各種の処理が選択されて実行される。普通図柄プロセス処理では、普通図柄の表示制御や普通可変入賞球装置６Ｂにおける可動翼片の傾動動作設定などを、所定の手順で行うために、各種の処理が選択されて実行される。 Game control timer interrupt processing includes switch processing, main side error processing, information output processing, game random number update processing, special design process processing, normal design process processing, command control processing, and the like. In the switch processing, the states of detection signals input from various switches are determined. In the main side error processing, an abnormality diagnosis of the pachinko game machine 1 is performed, and a warning can be issued if necessary. In the information output process, predetermined data to be supplied to the hall management computer is output. In the game random number update process, at least part of the game random numbers are updated by software. In the special symbol process process, various processes are selected and executed in order to perform display control of special symbols, opening/closing operation setting of the big winning opening, etc. in a predetermined procedure. In the normal symbol process processing, various processes are selected and executed in order to perform normal symbol display control, tilting operation setting of the movable wing pieces in the normal variable winning ball device 6B, and the like in a predetermined procedure.

特別図柄プロセス処理では、まず、始動入賞判定処理が実行される。始動入賞判定処理を実行した後には、特図プロセスフラグの値に応じて選択した処理が実行される。このとき選択可能な処理は、特別図柄通常処理、変動パターン設定処理、特別図柄変動処理、特別図柄停止処理、大当り開放前処理、大当り開放中処理、大当り開放後処理、大当り終了処理などを含んでいればよい。 In the special symbol process processing, first, the starting winning determination processing is executed. After executing the start winning determination process, the process selected according to the value of the special figure process flag is executed. At this time, selectable processing includes special symbol normal processing, variation pattern setting processing, special symbol variation processing, special symbol stop processing, jackpot opening pre-processing, jackpot opening processing, jackpot opening post-processing, jackpot end processing, etc. I wish I could.

始動入賞判定処理では、第１始動入賞や第２始動入賞が発生したか否かを判定し、発生した場合には特図保留記憶数を更新するための設定などが行われる。特別図柄通常処理では、特図ゲームの実行を開始するか否かの判定が行われる。また、特別図柄通常処理では、特別図柄や飾り図柄の可変表示結果を「大当り」とするか否かの判定が行われる。さらに、特別図柄通常処理では、可変表示結果に対応して、特図ゲームにおける確定特別図柄の設定などが行われる。変動パターン設定処理では、可変表示結果などに基づいて、変動パターンの決定などが行われる。特別図柄変動処理では、特別図柄を変動させるための設定や、変動開始からの経過時間を計測するための設定などが行われる。特別図柄停止処理では、特別図柄の変動を停止させ、可変表示結果となる確定特別図柄を停止表示（導出）させるための設定などが行われる。 In the starting winning determination process, it is determined whether or not the first starting winning or the second starting winning has occurred, and if it has occurred, settings for updating the number of special figure pending memories are performed. In the special symbol normal process, it is determined whether or not to start execution of the special symbol game. Further, in the special symbol normal processing, it is determined whether or not the variable display result of the special symbol and the decorative symbol is a "big hit". Furthermore, in the special symbol normal process, setting of a fixed special symbol in the special symbol game, etc. is performed corresponding to the variable display result. In the variation pattern setting process, the variation pattern is determined based on the variable display result and the like. In the special symbol variation process, setting for varying the special symbol, setting for measuring the elapsed time from the start of variation, and the like are performed. In the special symbol stop processing, settings for stopping the fluctuation of the special symbols and stopping and displaying (deriving) the determined special symbols that are variable display results are performed.

大当り開放前処理では、可変表示結果が「大当り」に対応して、大当り遊技状態において大入賞口を開放状態とするための設定などが行われる。大当り開放中処理では、大入賞口を開放状態から閉鎖状態に戻すか否かの判定などが行われる。大当り開放後処理では、大入賞口を閉鎖状態に戻した後、ラウンドの実行回数が上限値に達したか否かを判定し、達していなければ次回のラウンドを実行可能とし、達していれば大当り遊技状態を終了させるための設定などが行われる。大当り終了処理では、大当り遊技状態の終了を報知するエンディング演出の実行期間に対応した待ち時間が経過するまで待機した後、確変制御や時短制御を開始するための設定などが行われる。 In the big win opening pre-processing, setting for opening the big winning opening in the big win game state corresponding to the variable display result "big win" is performed. In the process during the opening of the big win, it is determined whether or not to return the big winning opening from the open state to the closed state. In the process after opening the jackpot, after returning the jackpot to the closed state, it is determined whether or not the number of rounds executed has reached the upper limit. Settings for ending the jackpot game state are performed. In the jackpot end processing, after waiting until the waiting time corresponding to the execution period of the ending performance for notifying the end of the jackpot game state elapses, setting for starting variable probability control and time saving control is performed.

演出制御基板１２では、電源基板９２からの電力供給が開始されると、演出制御用ＣＰＵ１２０が演出制御メイン処理の実行を開始する。演出制御メイン処理では、所定の初期化が行われた後、タイマ割込みが発生する毎に、コマンド解析処理、演出制御プロセス処理、演出用乱数更新処理が実行される。コマンド解析処理では、主基板１１から伝送された演出制御コマンドを解析し、解析結果に応じたフラグがセットされる。演出制御プロセス処理では、演出用の電気部品を所定の手順に従って制御するために、各種の処理が選択されて実行される。演出用乱数更新処理では、演出用乱数を生成するためのカウント値などをソフトウェアにより更新する。 In the effect control board 12, when the power supply from the power supply board 92 is started, the effect control CPU 120 starts executing the effect control main process. In the effect control main process, command analysis processing, effect control process processing, and effect random number update processing are executed each time a timer interrupt occurs after a predetermined initialization is performed. In the command analysis process, the effect control command transmitted from the main board 11 is analyzed, and a flag corresponding to the analysis result is set. In the production control process, various processes are selected and executed in order to control the electric parts for production according to a predetermined procedure. In the effect random number update process, software updates the count value and the like for generating the effect random number.

演出制御プロセス処理では、まず、保留表示更新処理が実行される。保留表示更新処理を実行した後には、演出プロセスフラグの値に応じて選択した処理が実行される。このとき選択可能な処理は、可変表示開始待ち処理、可変表示開始設定処理、可変表示中演出処理、可変表示停止処理、大当り表示処理、大当り中演出処理、エンディング演出処理などを含んでいればよい。 In the effect control process processing, first, pending display update processing is executed. After executing the pending display update process, the process selected according to the value of the effect process flag is executed. At this time, the selectable processing may include variable display start waiting processing, variable display start setting processing, effect processing during variable display, variable display stop processing, jackpot display processing, jackpot middle effect processing, ending effect processing, and the like. .

保留表示更新処理では、保留記憶表示エリア５Ｈの表示を、特図保留記憶数に応じて更新するための設定などが行われる。可変表示開始待ち処理では、特別図柄や飾り図柄の可変表示を開始するか否かの判定などが行われる。可変表示開始設定処理では、飾り図柄の可変表示を開始するための設定などが行われる。可変表示中演出処理では、飾り図柄の可変表示に対応して、演出用の電気部品を演出制御パターンに従って制御するための設定などが行われる。可変表示停止処理では、飾り図柄の可変表示を停止して可変表示結果となる確定飾り図柄を導出する制御などが行われる。 In the pending display update process, settings for updating the display of the pending storage display area 5H according to the number of special figure pending storage are performed. In the variable display start waiting process, it is determined whether or not to start variable display of special symbols and decorative symbols. In the variable display start setting process, settings for starting the variable display of decorative patterns are performed. In the effect processing during variable display, setting for controlling the electric parts for effect according to the effect control pattern is performed in correspondence with the variable display of the decorative pattern. In the variable display stop process, control such as stopping the variable display of the decoration pattern and deriving a fixed decoration pattern as a result of the variable display is performed.

大当り表示処理では、可変表示結果が「大当り」に対応して、大当りの発生を報知する演出（ファンファーレ演出）を実行するための制御などが行われる。大当り中演出処理では、大当り遊技状態に対応して、演出用の電気部品を演出制御パターンに従って制御するための設定などが行われる。エンディング演出処理では、大当り遊技状態の終了に対応して、エンディング演出の実行を制御するための設定などが行われる。 In the jackpot display process, control for executing an effect (fanfare effect) for notifying the occurrence of a jackpot corresponding to the variable display result of "big win" is performed. In the big-hit production process, settings for controlling the electric parts for production according to the production control pattern are performed corresponding to the big-hit game state. In the ending effect processing, settings for controlling the execution of the ending effect are performed in response to the end of the jackpot game state.

図３は、パチンコ遊技機１が備える遊技機用枠３の背面図である。遊技機用枠３の背面上部には、球タンク１５０、ターミナル基板１５４が設けられている。また、補給通路１５１、払出装置１５２、賞球通路１５３も設けられている。遊技盤２の背面には、遊技制御基板用の基板ケース４００、演出制御基板用の基板ケース８００、カバー体３０１が設けられている。基板ケース４００は、主基板１１を収納する。基板ケース８００は、演出制御基板１２を収納する。カバー体３０１は、透明な合成樹脂などを用いて構成され、基板ケース８００と基板ケース４００の上部とを覆っている。遊技制御基板用の基板ケース４００の下方位置には、払出制御基板９１と、電源基板９２とが、前後に重畳するように設けられている。 FIG. 3 is a rear view of the gaming machine frame 3 provided in the pachinko gaming machine 1. FIG. A ball tank 150 and a terminal board 154 are provided on the upper back of the gaming machine frame 3 . A supply passage 151, a payout device 152, and a prize ball passage 153 are also provided. A board case 400 for the game control board, a board case 800 for the performance control board, and a cover body 301 are provided on the back surface of the game board 2 . The board case 400 accommodates the main board 11 . The board case 800 accommodates the effect control board 12 . The cover body 301 is made of a transparent synthetic resin or the like, and covers the board case 800 and the upper part of the board case 400 . At the lower position of the board case 400 for the game control board, a payout control board 91 and a power supply board 92 are provided so as to be superimposed on each other.

図４～図７を参照して、演出制御基板用の基板ケース８００の構造を説明する。図４は、基板ケース８００を左後部の斜め上方から見た状態を示す分解斜視図である。図５は、基板ケース８００を右前部の斜め上方から見た状態を示す分解斜視図である。図６は、ベース部材８０１を示す６面図である。図７は、カバー部材８０２を示す６面図である。基板ケース８００は、ベース部材８０１と、カバー部材８０２とから構成され、演出制御基板１２を前後から挟持するように組み付けられる。ベース部材８０１は演出制御基板１２の前面側を覆い、カバー部材８０２は演出制御基板１２の背面側を覆う。 The structure of the substrate case 800 for the effect control substrate will be described with reference to FIGS. 4 to 7. FIG. FIG. 4 is an exploded perspective view showing the board case 800 as seen obliquely from above the left rear portion. FIG. 5 is an exploded perspective view of the board case 800 as seen obliquely from above the right front portion. 6A and 6B are six views showing the base member 801. FIG. 7A and 7B are six views showing the cover member 802. FIG. The substrate case 800 is composed of a base member 801 and a cover member 802, and is assembled so as to sandwich the performance control substrate 12 from the front and rear. A base member 801 covers the front side of the performance control board 12, and a cover member 802 covers the rear side of the performance control board 12.例文帳に追加

ベース部材８０１は、透明な熱可塑性合成樹脂からなり、縦長略長方形状に形成されるベース板８０１ａと、上下及び左右側辺に背面側に向けて立設される側壁８０１ｂ～８０１ｅとから構成され、背面側に向けて開口する箱状に形成されている。ベース板８０１ａには、ボス８０３、８０４、係止バー８０５、係止フック８０６、係止孔８０７、被係止部８０８、ワンウェイネジ８０９のネジ穴８１０、取付孔８１１、基板支持用リブ８１２、８１３、段部８１４ａ、８１４ｂ、リブ８１５が設けられている。 The base member 801 is made of a transparent thermoplastic synthetic resin, and is composed of a base plate 801a formed in a vertically elongated substantially rectangular shape, and side walls 801b to 801e erected toward the back side on the upper, lower, left and right sides. , is formed in the shape of a box that opens toward the back side. The base plate 801a includes bosses 803 and 804, locking bars 805, locking hooks 806, locking holes 807, locked portions 808, screw holes 810 for one-way screws 809, mounting holes 811, substrate supporting ribs 812, 813, stepped portions 814a and 814b, and ribs 815 are provided.

カバー部材８０２は、透明な熱可塑性合成樹脂からなり、縦長略長方形状に形成されるベース板８２１ａと、上下及び左右側辺に背面側に向けて立設される側壁８２１ｂ～８１１ｅとから構成され、背面側に向けて開口する箱状に形成されている。ベース板８２１ａには、ネジ８２２が螺入されるネジ穴８２３、位置決め凸部８２４、ネジ８２５が螺入されるネジ穴８２６、位置決め凸部８２７、係止フック８３１、係止片８３２、係止部８３３、ワンウェイネジ８０９の取付孔８３４ａが形成された取付片８３４、音量調整用スイッチ８３５ａを外部に臨ませるスイッチ用開口８３５、コネクタ用開口８３６、８３７が設けられている。 The cover member 802 is made of a transparent thermoplastic synthetic resin, and is composed of a base plate 821a formed in a vertically elongated substantially rectangular shape, and side walls 821b to 811e erected toward the back side on the upper, lower, left and right sides. , is formed in the shape of a box that opens toward the back side. The base plate 821a has a screw hole 823 into which a screw 822 is screwed, a positioning projection 824, a screw hole 826 into which a screw 825 is screwed, a positioning projection 827, a locking hook 831, a locking piece 832, and a locking piece. A portion 833, a mounting piece 834 having a mounting hole 834a for a one-way screw 809, a switch opening 835 for exposing a volume control switch 835a to the outside, and connector openings 836 and 837 are provided.

コネクタ用開口８３６は、ベース板８２１ａの上部右側にて、第１基板１２Ａに搭載された各種基板側コネクタＫＣＮ１０を外部に臨ませるために、縦長形状となるように形成されている。各種基板側コネクタＫＣＮ１０は、レセプタクルＫＲＥ１～ＫＲＥ４を含んでいればよい。レセプタクルＫＲＥ１は、主基板配線用のコネクタポートである。レセプタクルＫＲＥ２は、電源基板配線用のコネクタポートである。レセプタクルＫＲＥ３は、ドライバ基板配線用のコネクタポートである。レセプタクルＫＲＥ４は、音声制御基板配線用のコネクタポートである。なお、レセプタクルの配置や接続される配線は、パチンコ遊技機１の仕様に応じて任意に変更されたものであってもよい。 The connector opening 836 is formed in a vertically long shape on the upper right side of the base plate 821a so as to expose various board-side connectors KCN10 mounted on the first board 12A to the outside. Various board-side connectors KCN10 may include receptacles KRE1 to KRE4. Receptacle KRE1 is a connector port for main board wiring. Receptacle KRE2 is a connector port for power supply board wiring. The receptacle KRE3 is a connector port for driver board wiring. Receptacle KRE4 is a connector port for audio control board wiring. The layout of the receptacle and the wiring to be connected may be arbitrarily changed according to the specifications of the pachinko gaming machine 1. FIG.

主基板配線用のレセプタクルＫＲＥ１は、主基板１１との間で電気的に接続される信号配線（主基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。電源基板配線用のレセプタクルＫＲＥ２は、電源基板９２との間で電気的に接続される信号配線（電源基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。ドライバ基板配線用のレセプタクルＫＲＥ３は、ドライバ基板１９との間で電気的に接続される信号配線（ドライバ基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。音声制御基板配線用のレセプタクルＫＲＥ４は、音声制御基板１３との間で電気的に接続される信号配線（音声制御基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。 The main board wiring receptacle KRE1 has a structure of a wiring connection device capable of detachably connecting signal wiring (main board wiring) electrically connected to the main board 11 . The receptacle KRE2 for power supply board wiring has a configuration of a wiring connection device capable of detachably connecting signal wiring (power supply board wiring) electrically connected to the power supply board 92 . The receptacle KRE3 for driver board wiring has a configuration of a wiring connection device capable of detachably connecting signal wiring (driver board wiring) electrically connected to the driver board 19 . The receptacle KRE4 for audio control board wiring has a configuration of a wiring connection device capable of detachably connecting signal wiring (audio control board wiring) electrically connected to the audio control board 13 .

図８～図１０は、レセプタクルＫＲＥ１の構成例を示している。図８（Ａ）は、左後部の斜め下方から見た状態を示す斜視図である。図８（Ｂ）は、左後部の斜め上方から見た状態を示す斜視図である。図９は、カバー部材８０２の外部にてレセプタクルＫＲＥ１の付近を背面側（後部側）から見た状態を示す背面図である。図１０は、レセプタクルＫＲＥ１の付近を下方側から見た状態を示す断面図である。レセプタクルＫＲＥ１は、差込口ＯＰ１が形成されたハウジングと、端子ＴＡ０１～ＴＡ０３とを備えている。 8 to 10 show configuration examples of the receptacle KRE1. FIG. 8(A) is a perspective view showing a state seen obliquely from below the left rear portion. FIG. 8(B) is a perspective view showing a state seen obliquely from above the left rear portion. FIG. 9 is a rear view showing the vicinity of the receptacle KRE1 outside the cover member 802 as seen from the rear side (rear side). FIG. 10 is a cross-sectional view showing the vicinity of the receptacle KRE1 viewed from below. The receptacle KRE1 includes a housing having an insertion opening OP1 and terminals TA01 to TA03.

差込口ＯＰ１は、主基板配線に設けられたコネクタプラグを差し込んで装着可能な開口部である。端子ＴＡ０１～ＴＡ０３は、例えば銅などの金属を用いて構成され、差込口ＯＰ１に主基板配線のコネクタプラグが差し込まれたときに、コネクタプラグに設けられた複数の端子のうちで、対応する位置に配置された端子と接触して電気的に導通する金属部材である。レセプタクルＫＲＥ１では、信号端子となる端子ＴＡ０２の両側を挟む位置で、一対の接地端子となる端子ＴＡ０１、ＴＡ０３が演出制御基板１２の基板上に表面実装されている。主基板配線では、信号伝送線となる信号ラインの両側を挟む位置で、一対の接地電圧線となる接地ラインが設けられていてもよい。あるいは、主基板配線として同軸ケーブルを用いて、同軸ケーブルの内部導体が端子ＴＡ０２と電気的に接続され、同軸ケーブルの外部導体が端子ＴＡ０１、ＴＡ０３と電気的に接続されるように構成してもよい。 The insertion opening OP1 is an opening into which a connector plug provided on the main board wiring can be inserted. The terminals TA01 to TA03 are made of metal such as copper. It is a metal member that contacts with a terminal arranged at a position and conducts electricity. In the receptacle KRE1, terminals TA01 and TA03 serving as a pair of ground terminals are surface-mounted on the board of the effect control board 12 at positions sandwiching the terminal TA02 serving as the signal terminal. In the main substrate wiring, a pair of ground lines that become ground voltage lines may be provided at positions sandwiching the signal line that becomes the signal transmission line. Alternatively, a coaxial cable may be used as the main board wiring, the inner conductor of the coaxial cable may be electrically connected to the terminal TA02, and the outer conductor of the coaxial cable may be electrically connected to the terminals TA01 and TA03. good.

レセプタクルＫＲＥ１は、端子配置面となる側面ＰＬ１にて、端子ＴＡ０１～ＴＡ０３が外部に引き出され、演出制御基板１２（第１基板１２Ａ）の基板上に設けられた接続パッドに接合させることができる。端子を接続パッドに接合させる方式は、はんだなどを用いた金属接合方式であってもよいし、導電性樹脂接合や異方性導電部材接合などの接着接合方式であってもよい。側面ＰＬ１の背面側となる側面ＰＬ２の側には、固定用金具ＳＳ０１、ＳＳ０２が設けられている。 The terminals TA01 to TA03 of the receptacle KRE1 are drawn out on the side surface PL1 serving as the terminal arrangement surface, and can be joined to the connection pads provided on the board of the effect control board 12 (first board 12A). The method of joining the terminals to the connection pads may be a metal joining method using solder or the like, or may be an adhesive joining method such as conductive resin joining or anisotropic conductive member joining. Fixing fittings SS01 and SS02 are provided on the side PL2, which is the back side of the side PL1.

基板ケース８００のカバー部材８０２において、コネクタ用開口８３６のうちで、レセプタクルＫＲＥ１に対応して形成された開口領域８３６ａは、他のレセプタクルに対応して形成された開口領域に比べて開口幅が狭くなるように形成されてもよい。レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３は、それぞれ開口領域８３６ａにて基板ケース８００から露出する露出部と基板ケース８００に被覆されて露出しない被覆部とを有するように形成されている。例えば、端子ＴＡ０１～ＴＡ０３において、対応する接続パッドに接合する先端部は、基板ケース８００のカバー部材８０２に被覆されて露出しない被覆部に含まれていればよい。 In the cover member 802 of the board case 800, the opening area 836a formed corresponding to the receptacle KRE1 in the connector opening 836 is narrower than the opening areas formed corresponding to the other receptacles. It may be formed to be The terminals TA01 to TA03 of the receptacle KRE1 are each formed to have an exposed portion exposed from the substrate case 800 and a covered portion covered by the substrate case 800 and not exposed at the opening region 836a. For example, the tip portions of the terminals TA01 to TA03 to be joined to the corresponding connection pads may be included in the covered portions that are covered by the cover member 802 of the substrate case 800 and are not exposed.

基板ケース８００のカバー部材８０２には、部品収容部８０２ａと、開口領域８３６ａにおける内側端面となる内周壁面８３６ｂを形成する開口周縁部８４０とが、勾配部８２１ｅ１を介して一体形成されていればよい。部品収容部８０２ａは、演出制御基板１２の基板上に実装された電気部品の少なくとも一部を収容可能に形成されている。開口領域８３６ａにおいて、内周壁面８３６ｂとレセプタクルＫＲＥ１との間隔は、部品収容部８０２ａに遠い側の内周壁面８３６ｂとレセプタクルＫＲＥ１の側面ＰＬ２との間隔が開口幅Ｗ１であり、部品収容部８０２ａに近い側の内周壁面８３６ｂとレセプタクルＫＲＥ１の端子配置面となる側面ＰＬ１との間隔が開口幅Ｗ２である。そして、開口幅Ｗ２は、開口幅Ｗ１よりも広くなるように、開口領域８３６ａやレセプタクルＫＲＥ１の配置が調整されていればよい。レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３において、対応する接続パッドに接合されて表面実装された実装位置となる先端部は、開口領域８３６ａにおける内周壁面８３６ｂを形成する開口周縁部８４０により被覆される。カバー部材８０２における開口周縁部８４０と演出制御基板１２の基板面とにより、レセプタクルＫＲＥ１の実装位置に近接して、空間としてのスペースＳＰ１が形成されている。 In the cover member 802 of the board case 800, the component housing portion 802a and the opening peripheral edge portion 840 forming the inner peripheral wall surface 836b that serves as the inner end surface of the opening region 836a are integrally formed via the inclined portion 821e1. good. The component housing portion 802a is formed so as to be capable of housing at least a portion of the electrical components mounted on the board of the effect control board 12. As shown in FIG. In the opening region 836a, the distance between the inner peripheral wall surface 836b and the receptacle KRE1 is the opening width W1 between the inner peripheral wall surface 836b on the far side from the component housing portion 802a and the side surface PL2 of the receptacle KRE1. The opening width W2 is the space between the inner peripheral wall surface 836b on the closer side and the side surface PL1 serving as the terminal arrangement surface of the receptacle KRE1. The arrangement of the opening region 836a and the receptacle KRE1 may be adjusted so that the opening width W2 is wider than the opening width W1. The tips of the terminals TA01 to TA03 of the receptacle KRE1 that are joined to the corresponding connection pads and become surface-mounted mounting positions are covered with an opening peripheral edge portion 840 that forms an inner peripheral wall surface 836b in the opening region 836a. A space SP1 as a space is formed in the vicinity of the mounting position of the receptacle KRE1 by the opening peripheral portion 840 of the cover member 802 and the board surface of the effect control board 12. As shown in FIG.

端子ＴＡ０１は、演出制御基板１２の基板上に設けられたダミーパッドＤＰ１に接合される。端子ＴＡ０３は、演出制御基板１２の基板上に設けられたダミーパッドＤＰ２に接合される。また、端子ＴＡ０１、ＴＡ０３は、接続パッドＧＰＡ１に接合される。接続パッドＧＰＡ１は、演出制御基板１２に設けられたスルーホールを介して、接地用の配線パターンが形成された配線層ＬＹ４に接続されていればよい。図１０に示す演出制御基板１２の基板断面は、絶縁層ＬＹ１と絶縁層ＬＹ３との間に配線層ＬＹ２が形成され、レセプタクルＫＲＥ１が表面実装される側には、例えばポリイミドなどを用いて、保護層ＬＹ０が形成されていればよい。このように、演出制御基板１２における配線パターンは、演出制御基板１２の基板内にて内層部となる絶縁層ＬＹ１と絶縁層ＬＹ３との間に設けられた配線層ＬＹ２に形成されてもよい。あるいは、演出制御基板１２における配線パターンは、演出制御基板１２の基板上にて表面形成されてもよい。端子ＴＡ０２は、信号伝送用の配線パターンと電気的に接続された接続パッドに接合される。 The terminal TA01 is joined to a dummy pad DP1 provided on the board of the effect control board 12. - 特許庁The terminal TA03 is joined to a dummy pad DP2 provided on the board of the effect control board 12. - 特許庁Also, the terminals TA01 and TA03 are joined to the connection pad GPA1. The connection pad GPA1 may be connected to the wiring layer LY4 in which a wiring pattern for grounding is formed via a through hole provided in the effect control board 12. FIG. In the cross section of the production control board 12 shown in FIG. 10, the wiring layer LY2 is formed between the insulating layer LY1 and the insulating layer LY3. It is sufficient if the layer LY0 is formed. In this way, the wiring pattern in the effect control board 12 may be formed in the wiring layer LY2 provided between the insulating layer LY1 and the insulating layer LY3 which are inner layers in the board of the effect control board 12. Alternatively, the wiring pattern in the effect control board 12 may be surface-formed on the board of the effect control board 12 . The terminal TA02 is joined to a connection pad electrically connected to a wiring pattern for signal transmission.

レセプタクルＫＲＥ１が備える固定用金具ＳＳ０１は、演出制御基板１２の基板上に設けられたダミーパッドＤＰ３に接合される。レセプタクルＫＲＥ１が備える固定用金具ＳＳ０２は、演出制御基板１２の基板上に設けられたダミーパッドＤＰ４に接合される。このように、端子ＴＡ０１～ＴＡ０３が配置される側面ＰＬ１の背面側となる側面ＰＬ２の側にて、固定用金具ＳＳ０１、ＳＳ０２が、演出制御基板１２の基板上に設けられたダミーパッドＤＰ３、ＤＰ４に接合されるようにすればよい。 A fixing metal fitting SS01 provided in the receptacle KRE1 is joined to a dummy pad DP3 provided on the board of the effect control board 12. - 特許庁A fixing metal fitting SS02 provided in the receptacle KRE1 is joined to a dummy pad DP4 provided on the board of the effect control board 12. - 特許庁In this way, the fixing metal fittings SS01 and SS02 are dummy pads DP3 and DP4 provided on the board of the effect control board 12 on the side PL2 which is the back side of the side PL1 on which the terminals TA01 to TA03 are arranged. should be joined to.

主基板１１から演出制御基板１２に対しては、演出制御コマンドが送信されるところ、そのコマンドを伝送するための主基板配線では、信号伝送線となる信号ラインが１本のみとなる場合がある。これに対応して、演出制御基板１２の基板上に表面実装されるレセプタクルＫＲＥ１では、信号端子となる端子ＴＡ０２のみを設ける場合も考えられる。この場合には、レセプタクルＫＲＥ１の高さに応じた演出制御基板１２の基板表面からの突出量に対して、レセプタクルＫＲＥ１の横幅や奥行きに応じた演出制御基板１２の基板上における接合面の面積が減少しやすくなるので、レセプタクルＫＲＥ１の表面実装による接合強度を十分に確保できなくなるおそれがある。そこで、レセプタクルＫＲＥ１では、信号端子となる端子ＴＡ０２の両側を挟む位置で、一対の接地端子となる端子ＴＡ０１、ＴＡ０３が演出制御基板１２の基板上に表面実装されるようにする。これにより、レセプタクルＫＲＥ１の表面実装による接合強度を十分に確保できる適切な基板構成が可能になる。また、信号端子となる端子ＴＡ０２の両側が一対の接地端子となる端子ＴＡ０１、ＴＡ０３で挟まれているので、ノイズの影響を受けにくい適切な基板構成が可能になる。 When an effect control command is transmitted from the main board 11 to the effect control board 12, the main board wiring for transmitting the command may have only one signal line serving as a signal transmission line. . Corresponding to this, in the receptacle KRE1 surface-mounted on the board of the effect control board 12, only the terminal TA02 serving as a signal terminal may be provided. In this case, the area of the joint surface on the board of the effect control board 12 corresponding to the width and depth of the receptacle KRE1 is larger than the amount of protrusion from the board surface of the effect control board 12 according to the height of the receptacle KRE1. Since it becomes easy to decrease, there is a possibility that it may not be possible to secure sufficient bonding strength by surface mounting the receptacle KRE1. Therefore, in the receptacle KRE1, terminals TA01 and TA03 serving as a pair of ground terminals are surface-mounted on the board of the effect control board 12 at positions sandwiching the terminal TA02 serving as the signal terminal. As a result, it is possible to provide an appropriate substrate configuration that can ensure sufficient bonding strength due to surface mounting of the receptacle KRE1. In addition, since the terminal TA02, which serves as a signal terminal, is sandwiched between the terminals TA01 and TA03, which serve as a pair of ground terminals, it is possible to provide an appropriate substrate configuration that is less susceptible to noise.

レセプタクルＫＲＥ１において、端子ＴＡ０１は演出制御基板１２の基板上に設けられたダミーパッドＤＰ１に接合され、端子ＴＡ０３は演出制御基板１２の基板上に設けられたダミーパッドＤＰ２に接合される。また、端子ＴＡ０１～ＴＡ０３の先端部は、基板ケース８００のカバー部材８０２に被覆されるように配置する。このように、端子ＴＡ０１、ＴＡ０３がダミーパッドＤＰ１、ＤＰ２に接合されているので、レセプタクルＫＲＥ１の表面実装による接合強度を十分に確保できる適切な基板構成が可能になる。端子ＴＡ０１～ＴＡ０３の先端部が基板ケース８００のカバー部材８０２に被覆されるので、端子と基板面との接合部分といった、表面実装における重要な部位を保護できる適切な基板構成が可能になる。なお、信号端子となる端子ＴＡ０２については、ダミーパッドに接合されてもよいし、ダミーパッドには接合されないようにしてもよい。信号端子となる端子ＴＡ０２をダミーパッドには接合されないようにすることで、導体形状の影響による信号劣化を防止してもよい。 In the receptacle KRE1, the terminal TA01 is joined to the dummy pad DP1 provided on the board of the effect control board 12, and the terminal TA03 is joined to the dummy pad DP2 provided on the board of the effect control board 12. Also, the tips of the terminals TA01 to TA03 are arranged so as to be covered with the cover member 802 of the board case 800 . Since the terminals TA01 and TA03 are bonded to the dummy pads DP1 and DP2 in this way, it is possible to provide an appropriate substrate configuration that can secure sufficient bonding strength due to surface mounting of the receptacle KRE1. Since the tips of the terminals TA01 to TA03 are covered with the cover member 802 of the board case 800, it is possible to provide an appropriate board configuration that can protect important parts in surface mounting, such as joints between the terminals and the board surface. Note that the terminal TA02, which serves as a signal terminal, may be joined to the dummy pad or may not be joined to the dummy pad. Signal degradation due to the influence of the shape of the conductor may be prevented by not connecting the terminal TA02, which serves as a signal terminal, to the dummy pad.

レセプタクルＫＲＥ１において、端子ＴＡ０１～ＴＡ０３が配置される側面ＰＬ１の背面側となる側面ＰＬ２の側にて、固定用金具ＳＳ０１は演出制御基板１２の基板上に設けられたダミーパッドＤＰ３に接合され、固定用金具ＳＳ０２は演出制御基板１２の基板上に設けられたダミーパッドＤＰ４に接合される。このように、固定用金具ＳＳ０１、ＳＳ０２がダミーパッドＤＰ３、ＤＰ４に接合されているので、レセプタクルＫＲＥ１の表面実装による接合強度を十分に確保できる適切な基板構成が可能になる。なお、固定用金具ＳＳ０１、ＳＳ０２などの金属部材を基板上に接合する方法によらず、例えばレセプタクルＫＲＥ１のハウジングと同様の合成樹脂などを用いた固定部材を基板上に接着させるといった、任意の固定部材を基板上に接合できるものであればよい。 In the receptacle KRE1, the fixing bracket SS01 is joined and fixed to the dummy pad DP3 provided on the board of the effect control board 12 on the side PL2 which is the rear side of the side PL1 on which the terminals TA01 to TA03 are arranged. The hardware SS02 is joined to a dummy pad DP4 provided on the board of the effect control board 12. - 特許庁Since the fixing metal fittings SS01 and SS02 are bonded to the dummy pads DP3 and DP4 in this manner, it is possible to provide an appropriate substrate configuration that can ensure sufficient bonding strength due to surface mounting of the receptacle KRE1. In addition, regardless of the method of joining the metal members such as the fixing fittings SS01 and SS02 to the substrate, any fixing method can be used, such as bonding a fixing member made of the same synthetic resin as the housing of the receptacle KRE1 onto the substrate. Any material can be used as long as it can bond the member onto the substrate.

基板ケース８００のカバー部材８０２における部品収容部８０２ａは、演出制御基板１２の基板上に実装された電気部品の少なくとも一部を収容可能に形成され、開口領域８３６ａにおける内周壁面８３６ｂとレセプタクルＫＲＥ１との間隔は、部品収容部８０２ａに近い側の開口幅Ｗ２が遠い側の開口幅Ｗ１よりも広く形成されている。部品収容部８０２ａに近い側は、レセプタクルＫＲＥ１において端子ＴＡ０１～ＴＡ０３が外部に引き出される端子配置面となる側面ＰＬ１の側となる。これに対し、部品収容部８０２ａに遠い側は、レセプタクルＫＲＥ１において端子配置面の背面側となる側面ＰＬ２の側となる。したがって、開口領域８３６ａにおける内周壁面８３６ｂとレセプタクルＫＲＥ１との間隔は、端子配置面となる側面ＰＬ１に対応する側の開口幅Ｗ２が端子配置面の背面となる側面ＰＬ２に対応する側の開口幅Ｗ１よりも広く形成されている。このように開口幅が調整されているので、例えばカバー部材８０２を容易に取り付けたり取り外したり位置合わせができる適切な基板構成が可能になる。また、カバー部材８０２の取付け時や取外し時にレセプタクルＫＲＥ１の端子配置面とカバー部材８０２とが衝突することによる破損を抑制できる適切な基板構成が可能になる。 The component housing portion 802a in the cover member 802 of the substrate case 800 is formed so as to be capable of housing at least a portion of the electrical components mounted on the board of the effect control board 12, and the inner peripheral wall surface 836b in the opening region 836a and the receptacle KRE1. , the opening width W2 on the side closer to the component housing portion 802a is wider than the opening width W1 on the far side. The side closer to the component accommodating portion 802a is the side surface PL1 of the receptacle KRE1, which serves as a terminal arrangement surface from which the terminals TA01 to TA03 are led out to the outside. On the other hand, the side farther from the component accommodating portion 802a is the side surface PL2 which is the rear side of the terminal arrangement surface of the receptacle KRE1. Therefore, the distance between the inner peripheral wall surface 836b and the receptacle KRE1 in the opening region 836a is such that the opening width W2 on the side corresponding to the side surface PL1 serving as the terminal arrangement surface is equal to the opening width W2 on the side corresponding to the side surface PL2 serving as the rear surface of the terminal arrangement surface. It is formed wider than W1. Since the opening width is adjusted in this manner, an appropriate substrate configuration can be achieved, for example, in which the cover member 802 can be easily attached, removed, and aligned. Further, it is possible to provide an appropriate substrate structure that can suppress damage due to collision between the terminal arrangement surface of the receptacle KRE1 and the cover member 802 when the cover member 802 is attached or removed.

レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３は、それぞれ開口領域８３６ａにて基板ケース８００のカバー部材８０２により被覆されず露出する露出部と基板ケース８００のカバー部材８０２により被覆されて露出しない被覆部とが形成される。このように、各端子ＴＡ０１～ＴＡ０３には、露出部とは異なり、被覆されて露出しない被覆部が形成されるので、端子と基板面との接合部分といった、表面実装における重要な部位を保護できる適切な基板構成が可能になる。 The terminals TA01 to TA03 of the receptacle KRE1 each have an exposed portion that is not covered by the cover member 802 of the substrate case 800 and is exposed and a covered portion that is covered by the cover member 802 of the substrate case 800 and is not exposed at the opening region 836a. be. In this way, unlike the exposed portions, each of the terminals TA01 to TA03 is formed with a covered portion that is covered and not exposed, so that important portions in surface mounting, such as the joint portion between the terminal and the substrate surface, can be protected. Appropriate board configuration becomes possible.

レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３において、演出制御基板１２の基板上で対応する接続パッドに接合するように表面実装された実装位置は、開口領域８３６ａにおける内周壁面８３６ｂを形成するカバー部材８０２の開口周縁部８４０により被覆される。そして、カバー部材８０２の開口周縁部８４０と演出制御基板１２の基板面とにより、レセプタクルＫＲＥ１の実装位置に近接するスペースＳＰ１が形成される。このように、カバー部材８０２の開口周縁部８４０と演出制御基板１２の基板面とが位置調整可能に配置されるので、レセプタクルＫＲＥ１の実装位置を保護できる適切な基板構成が可能になる。 The mounting positions where the terminals TA01 to TA03 of the receptacle KRE1 are surface-mounted so as to be joined to the corresponding connection pads on the board of the effect control board 12 are the openings of the cover member 802 that form the inner peripheral wall surface 836b in the opening area 836a. Covered by peripheral edge 840 . A space SP1 adjacent to the mounting position of the receptacle KRE1 is formed by the opening peripheral portion 840 of the cover member 802 and the board surface of the effect control board 12. As shown in FIG. In this way, since the opening peripheral portion 840 of the cover member 802 and the board surface of the effect control board 12 are arranged so as to be positionally adjustable, an appropriate board configuration that can protect the mounting position of the receptacle KRE1 is possible.

図１１（Ａ）は、主基板配線に対応する伝送経路を示している。図１１（Ａ）に示すように、主基板配線用のレセプタクルＫＲＥ１にて、端子ＴＡ０２に供給された信号ＳＣＤは、入力ドライバ回路１３０を介して、演出制御用ＣＰＵ１２０に入力される。レセプタクルＫＲＥ１の端子ＴＡ０１、ＴＡ０３は、接地（グランドラインに接続）されている。 FIG. 11A shows transmission paths corresponding to the main substrate wiring. As shown in FIG. 11A, the signal SCD supplied to the terminal TA02 at the main board wiring receptacle KRE1 is input to the effect control CPU 120 via the input driver circuit . The terminals TA01 and TA03 of the receptacle KRE1 are grounded (connected to the ground line).

図１１（Ｂ）は、電源基板配線に対応する伝送経路を示している。電源基板配線用のレセプタクルＫＲＥ２は、端子ＴＡ１１～ＴＡ３０を備えている。このうち、レセプタクルＫＲＥ２において外側に対応する端子ＴＡ１１、ＴＡ１２と端子ＴＡ２９、ＴＡ３０とは、いずれも接地（グランドラインに接続）されている。また、端子ＴＡ１１、ＴＡ１２、ＴＡ２９、ＴＡ３０の他にも、端子ＴＡ２５、ＴＡ２６は、接地（グランドラインに接続）されている。レセプタクルＫＲＥ２の端子ＴＡ１３、ＴＡ１４には、直流３４Ｖの電源電圧ＶＳＬ２が供給される。レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０には、直流１２Ｖの電源電圧ＶＤＤ２が供給される。レセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４には、直流５Ｖの電源電圧ＶＣＣ２が供給される。レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８には、直流１２Ｖの電源電圧ＶＤＤ３が供給される。 FIG. 11B shows a transmission path corresponding to power supply substrate wiring. The receptacle KRE2 for power supply board wiring has terminals TA11 to TA30. Among them, the terminals TA11, TA12 and the terminals TA29, TA30 corresponding to the outside of the receptacle KRE2 are all grounded (connected to the ground line). Besides the terminals TA11, TA12, TA29 and TA30, the terminals TA25 and TA26 are grounded (connected to the ground line). The terminals TA13 and TA14 of the receptacle KRE2 are supplied with a DC power supply voltage VSL2 of 34V. The terminals TA15 to TA20 of the receptacle KRE2 are supplied with a power supply voltage VDD2 of DC 12V. The terminals TA21 to TA24 of the receptacle KRE2 are supplied with a power supply voltage VCC2 of DC 5V. A power supply voltage VDD3 of DC 12V is supplied to terminals TA27 and TA28 of the receptacle KRE2.

電源基板配線用のレセプタクルＫＲＥ２に接続された電源基板配線を経由して電源基板９２から演出制御基板１２に供給された直流３４Ｖの電源電圧ＶＳＬ２は、そのまま電源電圧ＶＳＬとして演出制御基板１２から出力され、ドライバ基板配線用のレセプタクルＫＲＥ３に接続されたドライバ基板配線を経由して、ドライバ基板１９に供給される。例えば、電源基板配線用のレセプタクルＫＲＥ２において、電源電圧ＶＳＬ２の供給を受ける端子ＴＡ１３、ＴＡ１４は、電源ラインＬＳＬに接続され、電源ラインＬＳＬがドライバ基板配線用のレセプタクルＫＲＥ３における所定端子に接続されている。図４に示すように、電源基板配線用のレセプタクルＫＲＥ２はドライバ基板配線用のレセプタクルＫＲＥ３と隣接して設けられ、電源ラインＬＳＬは演出制御基板１２における主要な電気回路や電気部品に接近しない演出制御基板１２の端部を通過するように配置されていればよい。 The DC 34V power supply voltage VSL2 supplied from the power supply board 92 to the production control board 12 via the power supply board wiring connected to the power supply board wiring receptacle KRE2 is output from the production control board 12 as it is as the power supply voltage VSL. , is supplied to the driver board 19 via the driver board wiring connected to the receptacle KRE3 for the driver board wiring. For example, in the power supply board wiring receptacle KRE2, the terminals TA13 and TA14 that receive the power supply voltage VSL2 are connected to the power supply line LSL, and the power supply line LSL is connected to a predetermined terminal in the driver board wiring receptacle KRE3. . As shown in FIG. 4, the receptacle KRE2 for wiring the power supply board is provided adjacent to the receptacle KRE3 for wiring the driver board, and the power supply line LSL does not come close to the main electric circuits and electric parts on the production control board 12. It is sufficient if they are arranged so as to pass through the edge of the substrate 12 .

図１２は、電源電圧ＶＳＬの伝送経路を示している。電源基板９２では、変圧回路５０１、直流電圧生成回路５０２などを用いて、外部電源である商用電源から直流３４Ｖの電源電圧ＶＳＬ２が生成される。例えば変圧回路５０１では、交流２４Ｖの電源電圧が生成される。直流電圧生成回路５０２は、整流回路や平滑回路を含み、交流２４Ｖの電源電圧を整流、平滑して直流３４Ｖの電源電圧ＶＳＬ２を生成する。直流３４Ｖの電源電圧ＶＳＬ２は、フィードバック制御などによる電圧制御が行われていないので、交流２４Ｖの電源電圧の変動により、直流３４Ｖの電源電圧ＶＳＬ２も変動する。このように、レセプタクルＫＲＥ２の端子ＴＡ１３、ＴＡ１４に供給される直流３４Ｖの電源電圧ＶＳＬ２は、電圧制御が行われていない変動幅（リップル成分）が大きい直流電圧である。これに対し、レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０に供給される直流１２Ｖの電源電圧ＶＤＤ２、レセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４に供給される直流５Ｖの電源電圧ＶＣＣ２、レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８に供給される直流１２Ｖの電源電圧ＶＤＤ３は、いずれも電源基板９２において、フィードバック制御による電圧制御が行われ、直流３４Ｖの電源電圧ＶＳＬと比較して、変動幅（リップル成分）が少ない直流電圧であればよい。 FIG. 12 shows the transmission path of the power supply voltage VSL. In the power supply board 92, a power supply voltage VSL2 of DC 34 V is generated from a commercial power supply, which is an external power supply, using a transformer circuit 501, a DC voltage generation circuit 502, and the like. For example, the transformer circuit 501 generates a power supply voltage of AC 24V. The DC voltage generating circuit 502 includes a rectifying circuit and a smoothing circuit, and rectifies and smoothes the AC 24V power supply voltage to generate a DC 34V power supply voltage VSL2. Since the power supply voltage VSL2 of DC 34V is not subjected to voltage control such as feedback control, the power supply voltage VSL2 of DC 34V also fluctuates due to fluctuations in the power supply voltage of AC 24V. Thus, the DC 34V power supply voltage VSL2 supplied to the terminals TA13 and TA14 of the receptacle KRE2 is a DC voltage with a large fluctuation width (ripple component) that is not voltage-controlled. On the other hand, 12V DC power supply voltage VDD2 supplied to terminals TA15 to TA20 of receptacle KRE2, 5V DC power supply voltage VCC2 supplied to terminals TA21 to TA24 of receptacle KRE2, and 5V power supply voltage VCC2 supplied to terminals TA27 and TA28 of receptacle KRE2. The power supply voltage VDD3 of DC 12V may be any DC voltage that is voltage-controlled by feedback control in the power supply substrate 92 and has a smaller fluctuation width (ripple component) than the power supply voltage VSL of DC 34V. .

演出制御基板１２において、直流３４Ｖの電源電圧ＶＳＬに対応する電源ラインＬＳＬにはフィルタ回路などの電圧を安定化する安定化回路が介在しない。その一方で、ドライバ基板１９では、直流３４Ｖの電源電圧ＶＳＬをフィルタ回路５１１に入力して、電圧を安定化する。また、演出制御基板１２において、直流３４Ｖの電源電圧ＶＳＬとは異なる電源電圧に対応する電源ラインにはフィルタ回路などにより電圧を安定化する安定化回路が介在する。 In the effect control board 12, the power supply line LSL corresponding to the DC 34V power supply voltage VSL does not include a stabilization circuit such as a filter circuit for stabilizing the voltage. On the other hand, in the driver board 19, the DC power supply voltage VSL of 34 V is input to the filter circuit 511 to stabilize the voltage. Further, in the effect control board 12, a power supply line corresponding to a power supply voltage different from the DC 34V power supply voltage VSL is interposed with a stabilization circuit for stabilizing the voltage by a filter circuit or the like.

例えば電源基板配線用のレセプタクルＫＲＥ２において、直流１２Ｖの電源電圧ＶＤＤ２が供給される端子ＴＡ１５～ＴＡ２０は、フィルタ回路１３１ａに接続され、直流５Ｖの電源電圧ＶＣＣ２が供給される端子ＴＡ２１～ＴＡ２４は、フィルタ回路１３１ｂに接続され、直流１２Ｖの電源電圧ＶＤＤ３が供給される端子ＴＡ２７、ＴＡ２８は、フィルタ回路１３１ｃに接続されている。フィルタ回路１３１ａの出力部は直流１２Ｖの電源電圧ＶＤＳを供給する電源ラインＬＤＳに接続され、フィルタ回路１３１ｂの出力部は直流５Ｖの電源電圧ＶＣＣを供給する電源ラインＬＣＣに接続され、フィルタ回路１３１ｃの出力部は直流１２Ｖの電源電圧ＶＤＣを供給する電源ラインＬＤＣに接続されている。こうして、フィルタ回路１３１ａはレセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０と直流１２Ｖの電源電圧ＶＤＳに対応する電源ラインＬＤＳとの間に介在し、フィルタ回路１３１ｂはレセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４と直流５Ｖの電源電圧ＶＣＣに対応する電源ラインＬＣＣとの間に介在し、フィルタ回路１３１ｃはレセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８と直流１２Ｖの電源電圧ＶＤＣに対応する電源ラインＬＤＣとの間に介在する。 For example, in the receptacle KRE2 for power supply board wiring, the terminals TA15 to TA20 supplied with the power supply voltage VDD2 of DC 12V are connected to the filter circuit 131a, and the terminals TA21 to TA24 supplied with the power supply voltage VCC2 of DC 5V are connected to the filter circuit. Terminals TA27 and TA28, which are connected to the circuit 131b and to which the power supply voltage VDD3 of DC 12V is supplied, are connected to the filter circuit 131c. The output of the filter circuit 131a is connected to the power supply line LDS that supplies the power supply voltage VDS of DC 12V, and the output of the filter circuit 131b is connected to the power supply line LCC that supplies the power supply voltage VCC of DC 5V. The output section is connected to a power supply line LDC that supplies a power supply voltage VDC of DC 12V. Thus, the filter circuit 131a is interposed between the terminals TA15 to TA20 of the receptacle KRE2 and the power supply line LDS corresponding to the DC 12V power supply voltage VDS, and the filter circuit 131b is interposed between the terminals TA21 to TA24 of the receptacle KRE2 and the DC 5V power supply voltage. The filter circuit 131c is interposed between the terminals TA27 and TA28 of the receptacle KRE2 and the power supply line LDC corresponding to the DC 12V power supply voltage VDC.

電源ラインＬＳＬは、直流３４Ｖの電源電圧ＶＳＬを供給するために設けられている。電源ラインＬＤＳは、直流１２Ｖの電源電圧ＶＤＳを供給するために設けられている。電源ラインＬＣＣは、直流５Ｖの電源電圧ＶＣＣを供給するために設けられている。電源ラインＬＤＣは、直流１２Ｖの電源電圧ＶＤＣを供給するために設けられている。したがって、フィルタ回路が介在しない電源ラインＬＳＬは、フィルタ回路が介在する電源ラインＬＤＳ、ＬＣＣ、ＬＤＣのいずれと比較しても、高い電源電圧を供給するために設けられている。 The power line LSL is provided to supply a DC 34V power supply voltage VSL. The power supply line LDS is provided to supply a power supply voltage VDS of DC 12V. The power supply line LCC is provided to supply a power supply voltage VCC of DC 5V. The power supply line LDC is provided to supply a power supply voltage VDC of DC 12V. Therefore, the power supply line LSL without a filter circuit is provided to supply a higher power supply voltage than any of the power supply lines LDS, LCC, and LDC with a filter circuit.

レセプタクルＫＲＥ２では、直流１２Ｖの電源電圧ＶＤＤ２が供給される６つの端子ＴＡ１５～ＴＡ２０、直流５Ｖの電源電圧ＶＣＣ２が供給される４つの端子ＴＡ２１～ＴＡ２４、直流１２Ｖの電源電圧ＶＤＤ３が供給される２つの端子ＴＡ２７、ＴＡ２８が設けられる一方で、直流３４Ｖの電源電圧ＶＳＬ２が供給される２つの端子ＴＡ１３、ＴＡ１４が設けられる。そのため、レセプタクルＫＲＥ２では、電源電圧が供給される端子のうちで、フィルタ回路に接続された端子ＴＡ１５～ＴＡ２０、ＴＡ２１～ＴＡ２４、ＴＡ２７、ＴＡ２８の端子数が、フィルタ回路に接続されていない端子ＴＡ１３、ＴＡ１４の端子数よりも多くなる。なお、それぞれの電源電圧に対応した端子数は、電源容量や負荷電流に応じて設定したものであればよい。 The receptacle KRE2 has six terminals TA15 to TA20 supplied with a DC 12V power supply voltage VDD2, four terminals TA21 to TA24 supplied with a DC 5V power supply voltage VCC2, and two terminals supplied with a DC 12V power supply voltage VDD3. Terminals TA27 and TA28 are provided, while two terminals TA13 and TA14 to which a DC 34V power supply voltage VSL2 is supplied are provided. Therefore, in the receptacle KRE2, among the terminals to which the power supply voltage is supplied, the number of terminals TA15 to TA20, TA21 to TA24, TA27, and TA28 connected to the filter circuit is reduced to the terminals TA13, It becomes more than the number of terminals of TA14. The number of terminals corresponding to each power supply voltage may be set according to the power supply capacity and load current.

レセプタクルＫＲＥ２では、端子ＴＡ１５～ＴＡ２０に直流１２Ｖの電源電圧ＶＤＤ２が供給され、端子ＴＡ２１～ＴＡ２４に直流５Ｖの電源電圧ＶＣＣ２が供給され、端子ＴＡ２７、ＴＡ２８に直流１２Ｖの電源電圧ＶＤＤ３が供給される一方で、端子ＴＡ１３、ＴＡ１４に直流３４Ｖの電源電圧ＶＳＬ２が供給される。そして、レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０と直流１２Ｖの電源電圧ＶＤＳを供給する電源ラインＬＤＳとの間にはフィルタ回路１３１ａが介在し、レセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４と直流５Ｖの電源電圧ＶＣＣを供給する電源ラインＬＣＣとの間にはフィルタ回路１３１ｂが介在し、レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８と直流１２Ｖの電源電圧ＶＤＣを供給する電源ラインＬＤＣとの間にはフィルタ回路１３１ｃが介在する。これに対し、レセプタクルＫＲＥ２の端子ＴＡ１３、ＴＡ１４と直流３４Ｖの電源電圧ＶＳＬを供給する電源ラインＬＳＬとの間にはフィルタ回路が介在しない。このように、フィルタ回路が介在する電源ラインＬＤＳ、ＬＣＣ、ＬＤＣは、直流１２Ｖあるいは直流５Ｖといった複数種類の電源電圧を供給可能であり、フィルタ回路が介在しない電源ラインＬＳＬは、直流３４Ｖという一種類の電源電圧を供給可能である。レセプタクルＫＲＥ２では、端子ＴＡ１３、ＴＡ１４が端子ＴＡ１５～ＴＡ２４などよりも外側に配置されている。あるいは、レセプタクルＫＲＥ２では、端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８のうちで、例えば端子ＴＡ１５～ＴＡ２４のように、端子ＴＡ１３、ＴＡ１４よりも内側に配置された端子が含まれている。 In the receptacle KRE2, terminals TA15 to TA20 are supplied with a DC 12V power supply voltage VDD2, terminals TA21 to TA24 are supplied with a DC 5V power supply voltage VCC2, and terminals TA27 and TA28 are supplied with a DC 12V power supply voltage VDD3. , the power supply voltage VSL2 of DC 34V is supplied to the terminals TA13 and TA14. A filter circuit 131a is interposed between the terminals TA15 to TA20 of the receptacle KRE2 and the power supply line LDS for supplying the power supply voltage VDS of DC 12V, and supplies the power supply voltage VCC of DC 5V to the terminals TA21 to TA24 of the receptacle KRE2. A filter circuit 131b is interposed between the terminals TA27 and TA28 of the receptacle KRE2 and the power supply line LDC for supplying the power supply voltage VDC of DC 12V. On the other hand, no filter circuit is interposed between the terminals TA13 and TA14 of the receptacle KRE2 and the power supply line LSL for supplying the DC 34V power supply voltage VSL. In this way, the power supply lines LDS, LCC, and LDC with filter circuits can supply a plurality of types of power supply voltages, such as DC 12V and DC 5V. of power supply voltage can be supplied. In the receptacle KRE2, the terminals TA13 and TA14 are arranged outside the terminals TA15 to TA24. Alternatively, among the terminals TA15 to TA24, TA27 and TA28, the receptacle KRE2 includes terminals arranged inside the terminals TA13 and TA14, such as the terminals TA15 to TA24.

レセプタクルＫＲＥ２では、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２９、ＴＡ３０との間に、端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８が配置される。端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８は、いずれも電源電圧が供給される端子であり、各種の電源電圧に接続される電源電圧端子となる。これに対し、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２９、ＴＡ３０とは、いずれも電源電圧が供給されない端子であり、接地電圧に接続される接地端子となる。したがって、レセプタクルＫＲＥ２では、接地端子となる端子ＴＡ１１、ＴＡ１２と端子ＴＡ２９、ＴＡ３０との間に、電源電圧端子となる端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８が配置される。 In receptacle KRE2, terminals TA13-TA24, TA27 and TA28 are arranged between terminals TA11 and TA12 and terminals TA29 and TA30. The terminals TA13 to TA24, TA27, and TA28 are all terminals to which a power supply voltage is supplied, and serve as power supply voltage terminals connected to various power supply voltages. On the other hand, the terminals TA11 and TA12 and the terminals TA29 and TA30 are terminals to which the power supply voltage is not supplied, and serve as ground terminals connected to the ground voltage. Therefore, in the receptacle KRE2, terminals TA13 to TA24, TA27 and TA28, which serve as power supply voltage terminals, are arranged between terminals TA11, TA12, which serve as ground terminals, and terminals TA29, TA30.

レセプタクルＫＲＥ２では、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２５、ＴＡ２６との間に、端子ＴＡ１３、ＴＡ１４と、端子ＴＡ１５～ＴＡ２４とが配置され、端子ＴＡ２５、ＴＡ２６と、端子ＴＡ２９、ＴＡ３０との間に、端子ＴＡ２７、ＴＡ２８が配置される。端子ＴＡ１３、ＴＡ１４は、直流３４Ｖの電源電圧ＶＳＬ２が供給される端子であり、電源電圧ＶＳＬ２に接続される電源電圧端子である。端子ＴＡ１５～ＴＡ２０は、直流１２Ｖの電源電圧ＶＤＤ２が供給される端子であり、電源電圧ＶＤＤ２に接続される電源電圧端子である。端子ＴＡ２１～ＴＡ２４は、直流５Ｖの電源電圧ＶＣＣ２が供給される端子であり、電源電圧ＶＣＣ２に接続される電源電圧端子である。端子ＴＡ２７、ＴＡ２８は、直流１２Ｖの電源電圧ＶＤＤ３が供給される端子であり、電源電圧ＶＤＤ３に接続される電源電圧端子である。そのため、直流３４Ｖの電源電圧ＶＳＬ２に接続される電源電圧端子としての端子ＴＡ１３、ＴＡ１４と、直流３４Ｖの電源電圧ＶＳＬ２以外の電源電圧に接続される電源電圧端子としての端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８のうちの一部である端子ＴＡ１５～ＴＡ２４とが、接地端子となる端子ＴＡ１１、ＴＡ１２と端子ＴＡ２５、ＴＡ２６との間に配置される。また、直流３４Ｖの電源電圧ＶＳＬ２以外の電源電圧に接続される電源電圧端子としての端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８のうちで、他の一部である端子ＴＡ２７、ＴＡ２８が、接地端子となる端子ＴＡ２５、ＴＡ２６と端子ＴＡ２９、ＴＡ３０との間に配置される。 In the receptacle KRE2, the terminals TA13, TA14 and the terminals TA15 to TA24 are arranged between the terminals TA11, TA12 and the terminals TA25, TA26, and the terminals TA25, TA26 and the terminals TA29, TA30 are arranged between the terminals TA25, TA26 and the terminals TA29, TA30. TA27 and TA28 are arranged. The terminals TA13 and TA14 are terminals supplied with a power supply voltage VSL2 of DC 34V, and are power supply voltage terminals connected to the power supply voltage VSL2. The terminals TA15 to TA20 are terminals supplied with a power supply voltage VDD2 of DC 12V, and are power supply voltage terminals connected to the power supply voltage VDD2. The terminals TA21 to TA24 are terminals supplied with a power supply voltage VCC2 of DC 5V, and are power supply voltage terminals connected to the power supply voltage VCC2. The terminals TA27 and TA28 are terminals supplied with a power supply voltage VDD3 of DC 12V, and are power supply voltage terminals connected to the power supply voltage VDD3. Therefore, terminals TA13 and TA14 as power supply voltage terminals connected to the power supply voltage VSL2 of DC 34V, and terminals TA15 to TA24, TA27 and TA28 as power supply voltage terminals connected to power supply voltages other than the power supply voltage VSL2 of DC 34V. Some of the terminals TA15 to TA24 are arranged between the terminals TA11 and TA12 serving as ground terminals and the terminals TA25 and TA26. In addition, among the terminals TA15 to TA24, TA27, and TA28 as power supply voltage terminals connected to a power supply voltage other than the power supply voltage VSL2 of DC 34V, the other terminals TA27 and TA28 are terminals serving as ground terminals. It is arranged between TA25, TA26 and terminals TA29, TA30.

端子ＴＡ２７、ＴＡ２８に供給される直流１２Ｖの電源電圧ＶＤＤ３は、降圧コンバータ回路１３２により直流１．０５Ｖの電源電圧を生成するために用いられる。直流１．０５Ｖの電源電圧は、例えば表示制御部１２３のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給される。したがって、レセプタクルＫＲＥ２では、電源電圧に接続される端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８のうちで、変動幅（リップル成分）が比較的に大きい直流３４Ｖの電源電圧ＶＳＬ２に接続される端子ＴＡ１３、ＴＡ１４は、表示制御部１２３のグラフィックスプロセッサといった特定のマイクロプロセッサに供給する電源電圧の生成に用いられる直流１２Ｖの電源電圧ＶＤＤ３に接続されるＴＡ２７、ＴＡ２８から最も離れて配置される。 The DC 12V power supply voltage VDD3 supplied to the terminals TA27 and TA28 is used by the step-down converter circuit 132 to generate a DC 1.05V power supply voltage. The DC 1.05 V power supply voltage is supplied to a specific microprocessor, such as the graphics processor of the display control unit 123 . Therefore, in the receptacle KRE2, among the terminals TA13 to TA24, TA27, and TA28 connected to the power supply voltage, the terminals TA13 and TA14 connected to the power supply voltage VSL2 of DC 34 V, which has a relatively large fluctuation range (ripple component), are , TA27 and TA28 which are connected to a DC 12V power supply voltage VDD3 used to generate a power supply voltage to be supplied to a specific microprocessor such as the graphics processor of the display control unit 123.

演出制御基板１２では、直流３４Ｖの電源電圧ＶＳＬ２を安定化してから電源電圧ＶＳＬとして出力する場合も考えられる。しかしながら、演出制御基板１２では直接的な用途のない直流３４Ｖの電源電圧ＶＳＬ２を安定化する回路素子の設置は、部品点数や基板容積の増大を招き、電力損失や製造コストも増加する。また、特別な回路素子の設置により、演出制御基板１２のリユースや共通化が困難になるおそれもある。そこで、電圧制御が行われていない直流３４Ｖの電源電圧ＶＳＬ２は、そのまま電源電圧ＶＳＬとして演出制御基板１２から出力され、ドライバ基板１９にてフィルタ回路５１１に入力して電圧を安定化する。これにより、部品点数や基板容積の増大、電力損失や製造コストの増加を防止する適切な基板構成が可能になる。また、演出制御基板１２のリユースや共通化が容易に行われる適切な基板構成が可能になる。また、電源ラインＬＳＬは、演出制御基板１２における主要な電気回路や電気部品から離れて配置されることにより、変動幅（リップル成分）が大きい直流電圧によるノイズの悪影響を防止する適切な基板構成が可能になる。 In the effect control board 12, a case where the DC 34V power supply voltage VSL2 is stabilized and then output as the power supply voltage VSL is also conceivable. However, the installation of the circuit element for stabilizing the DC 34V power supply voltage VSL2, which has no direct application in the effect control board 12, causes an increase in the number of parts and board volume, and also increases power loss and manufacturing costs. Moreover, there is also a possibility that the installation of a special circuit element may make it difficult to reuse or share the performance control board 12 . Therefore, the DC 34V power supply voltage VSL2, which is not voltage-controlled, is directly output from the performance control board 12 as the power supply voltage VSL, and is input to the filter circuit 511 by the driver board 19 to stabilize the voltage. As a result, an appropriate board configuration can be achieved that prevents an increase in the number of components, an increase in board volume, power loss, and manufacturing costs. In addition, an appropriate board configuration that facilitates reuse and commonality of the effect control board 12 becomes possible. In addition, the power supply line LSL is arranged away from the main electric circuits and electric parts in the effect control board 12, so that an appropriate board configuration that prevents the adverse effects of noise due to the DC voltage with a large fluctuation range (ripple component) is obtained. be possible.

演出制御基板１２において、直流３４Ｖの電源電圧ＶＳＬを供給する電源ラインＬＳＬは、直流１２Ｖの電源電圧ＶＤＳを供給する電源ラインＬＤＳ、直流５Ｖの電源電圧ＶＣＣを供給する電源ラインＬＣＣ、直流１２Ｖの電源電圧ＶＤＳを供給する電源ラインＬＤＳのいずれと比較しても、高い電源電圧となる直流３４Ｖを供給する。一般的に、高い電源電圧を安定化する安定化回路は、低い電源電圧を安定化する安定化回路よりも、回路素子の容積や電力損失が大きなものになりやすく、回路素子の値段が高価なものになりやすい。そこで、高い電源電圧となる直流３４Ｖの電源電圧ＶＳＬを供給する電源ラインＬＳＬにはフィルタ回路が介在しないことにより、基板容積の増大、電力損失や製造コストの増加を防止する適切な基板構成が可能になる。 In the performance control board 12, the power line LSL that supplies the DC 34V power supply voltage VSL, the power supply line LDS that supplies the DC 12V power supply voltage VDS, the power supply line LCC that supplies the DC 5V power supply voltage VCC, and the DC 12V power supply. DC 34V, which is a higher power supply voltage than any of the power supply lines LDS that supply the voltage VDS, is supplied. In general, a stabilizing circuit that stabilizes a high power supply voltage tends to have larger circuit element volume and power loss than a stabilizing circuit that stabilizes a low power supply voltage, and the cost of the circuit element is more expensive. easy to become Therefore, by not intervening a filter circuit in the power supply line LSL that supplies the power supply voltage VSL of DC 34 V, which is a high power supply voltage, an appropriate board configuration that prevents an increase in board volume, power loss, and manufacturing cost is possible. become.

レセプタクルＫＲＥ２において、２つの端子ＴＡ１３、ＴＡ１４には直流３４Ｖの電源電圧ＶＳＬが供給される。これに対し、レセプタクルＫＲＥ２において、６つの端子ＴＡ１５～ＴＡ２０には直流１２Ｖの電源電圧ＶＤＤ２が供給され、４つの端子ＴＡ２１～ＴＡ２４には直流５Ｖの電源電圧ＶＣＣ２が供給され、２つの端子ＴＡ２７、ＴＡ２８には直流１２Ｖの電源電圧ＶＤＤ３が供給される。したがって、演出制御基板１２では、レセプタクルＫＲＥ２にて電源電圧が供給される端子のうちで、フィルタ回路１３１ａ～１３１ｃのいずれかに接続される端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８の端子数が、フィルタ回路に接続されない端子ＴＡ１３、ＴＡ１４の端子数よりも多くなる。このように端子数が設定されているので、例えば演出制御基板１２にて電圧を安定化する対象となる電源電圧の用途や電源容量などに応じて、配線設計の自由度を向上させる適切な基板構成が可能になる。 In the receptacle KRE2, the two terminals TA13 and TA14 are supplied with a power supply voltage VSL of DC 34V. On the other hand, in the receptacle KRE2, six terminals TA15 to TA20 are supplied with a power supply voltage VDD2 of DC 12V, four terminals TA21 to TA24 are supplied with a power supply voltage VCC2 of DC 5V, and two terminals TA27 and TA28 are supplied. is supplied with a power supply voltage VDD3 of DC 12V. Therefore, in the effect control board 12, among the terminals to which the power supply voltage is supplied at the receptacle KRE2, the number of terminals TA15 to TA24, TA27, TA28 connected to any one of the filter circuits 131a to 131c is equal to the filter circuit is greater than the number of terminals TA13 and TA14 that are not connected to . Since the number of terminals is set in this way, for example, according to the application and power supply capacity of the power supply voltage whose voltage is to be stabilized by the effect control board 12, an appropriate board that improves the degree of freedom in wiring design. configuration becomes possible.

レセプタクルＫＲＥ２において、電源電圧が供給される端子のうちで、演出制御基板１２にてフィルタ回路１３１ａ～１３１ｃのいずれかに接続される端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８は、直流１２Ｖの電源電圧ＶＤＤ２を供給可能な端子ＴＡ１５～ＴＡ２０と、直流５Ｖの電源電圧ＶＣＣ２を供給可能な端子ＴＡ２１～ＴＡ２４と、直流１２Ｖの電源電圧ＶＤＤ３を供給可能な端子ＴＡ２７、ＴＡ２８とを、含んでいる。これに対し、レセプタクルＫＲＥ２において、電源電圧が供給される端子のうちで、演出制御基板１２ではフィルタ回路に接続されない端子ＴＡ１３、ＴＡ１４は、直流３４Ｖの電源電圧ＶＳＬ２を供給可能であり、他の種類の電源電圧は供給しない。そのため、フィルタ回路が介在する電源ラインであるか、フィルタ回路が介在しない電源ラインであるかに応じて、供給可能な電源電圧の種類数が異なっている。より具体的には、フィルタ回路が介在する電源ラインは、直流１２Ｖの電源電圧ＶＤＤ２、直流５Ｖの電源電圧ＶＣＣ２、直流１２Ｖの電源電圧ＶＤＤ２といった、複数種類の電源電圧を供給可能であり、フィルタ回路が介在しない電源ラインは、直流３４Ｖの電源電圧ＶＳＬという一種類の電源電圧を供給可能である。このように、電源ラインに対応して供給可能な電源電圧の種類数が異なるので、例えば演出制御基板１２にて電圧を安定化する対象となる電源電圧の用途などに応じて、配線設計の自由度を向上させる適切な基板構成が可能になる。 In the receptacle KRE2, among the terminals to which the power supply voltage is supplied, the terminals TA15 to TA24, TA27, and TA28 connected to any one of the filter circuits 131a to 131c on the performance control board 12 receive the DC 12V power supply voltage VDD2. It includes terminals TA15 to TA20 that can be supplied, terminals TA21 to TA24 that can be supplied with a DC 5V power supply voltage VCC2, and terminals TA27 and TA28 that can be supplied with a DC 12V power supply voltage VDD3. On the other hand, in the receptacle KRE2, among the terminals to which the power supply voltage is supplied, the terminals TA13 and TA14 which are not connected to the filter circuit in the effect control board 12 can supply the power supply voltage VSL2 of DC 34V. power supply voltage is not supplied. Therefore, the number of types of power supply voltages that can be supplied differs depending on whether the power supply line includes a filter circuit or does not include a filter circuit. More specifically, the power supply line interposed by the filter circuit can supply a plurality of types of power supply voltages, such as a 12-V DC power supply voltage VDD2, a 5-V DC power supply voltage VCC2, and a 12-V DC power supply voltage VDD2. A power supply line not intervening can supply one type of power supply voltage, that is, a power supply voltage VSL of DC 34V. In this way, since the number of types of power supply voltages that can be supplied varies depending on the power supply line, the wiring design can be freely designed according to the application of the power supply voltage to be stabilized by the effect control board 12, for example. A suitable substrate configuration is possible to improve the degree of accuracy.

また、フィルタ回路が介在しない電源ラインに接続された端子ＴＡ１３、ＴＡ１４は、フィルタ回路が介在する電源ラインに接続された端子ＴＡ１５～ＴＡ２４などよりも外側に配置されている。このような端子の配置により、例えば演出制御基板１２にて電圧を安定化する対象となる電源電圧の用途などに応じて、配線設計の自由度を向上させる適切な基板構成が可能になる。加えて、端子ＴＡ１３、ＴＡ１４に供給された直流３４Ｖの電源電圧ＶＳＬ２を、そのまま電源電圧ＶＳＬとしてドライバ基板１９に対して出力するための配線長を短縮する適切な基板構成が可能になる。 The terminals TA13 and TA14 connected to the power line without the filter circuit are arranged outside the terminals TA15 to TA24 connected to the power line with the filter circuit. With such a terminal arrangement, for example, according to the use of the power supply voltage to be stabilized by the effect control board 12, an appropriate board configuration that improves the degree of freedom in wiring design becomes possible. In addition, it is possible to provide an appropriate board configuration that shortens the wiring length for outputting the 34V DC power supply voltage VSL2 supplied to the terminals TA13 and TA14 to the driver board 19 as it is as the power supply voltage VSL.

レセプタクルＫＲＥ２において、端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８は、各種の電源電圧に接続される電源電圧端子となる。これに対し、レセプタクルＫＲＥ２において、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２９、ＴＡ３０とは、いずれも接地電圧に接続される接地端子となる。そして、端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８は、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２９、ＴＡ３０との間に配置されている。このような端子の配置により、ノイズの影響を受けにくい適切な基板構成が可能になる。また、電源電圧を遮蔽して、ノイズの発生を防止する適切な基板構成が可能になる。 In the receptacle KRE2, terminals TA13 to TA24, TA27 and TA28 are power supply voltage terminals connected to various power supply voltages. On the other hand, in the receptacle KRE2, the terminals TA11, TA12 and the terminals TA29, TA30 are all ground terminals connected to the ground voltage. The terminals TA13 to TA24, TA27 and TA28 are arranged between the terminals TA11 and TA12 and the terminals TA29 and TA30. By arranging the terminals in this way, it becomes possible to construct a suitable substrate that is less susceptible to noise. In addition, it is possible to shield the power supply voltage and provide an appropriate substrate configuration to prevent noise generation.

レセプタクルＫＲＥ２において、端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８は、直流３４Ｖの電源電圧ＶＳＬ２とは異なる電源電圧に接続される第１電源電圧端子となる。その一方で、レセプタクルＫＲＥ２において、端子ＴＡ１３、ＴＡ１４は、直流３４Ｖの電源電圧ＶＳＬ２に接続される第２電源電圧端子となる。また、レセプタクルＫＲＥ２において、端子ＴＡ１１、ＴＡ１２は接地電圧に接続される第１接地端子となり、端子ＴＡ２５、ＴＡ２６は接地電圧に接続される第２接地端子となり、端子ＴＡ２９、ＴＡ３０は接地電圧に接続される第３接地端子となる。そして、レセプタクルＫＲＥ２では、第２電源電圧端子に含まれる端子ＴＡ１３、ＴＡ１４と、第１電源電圧端子に含まれる端子ＴＡ１５～ＴＡ２４とが、第１接地端子に含まれる端子ＴＡ１１、ＴＡ１２と、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６との間に配置され、第１電源電圧端子に含まれる端子ＴＡ２７、ＴＡ２８が、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６と、第３接地端子に含まれる端子ＴＡ２９、ＴＡ３０との間に配置される。このような端子の配置により、ノイズの影響を受けにくい適切な基板構成が可能になる。特に、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６を、第２電源電圧端子に含まれる端子ＴＡ１３、ＴＡ１４および第１電源電圧端子に含まれる端子ＴＡ１５～ＴＡ２４と、第１電源電圧端子に含まれるＴＡ２７、ＴＡ２８との間に配置させることで、さらにノイズの影響を受けにくい適切な基板構成が可能になる。また、電源電圧を効率よく遮蔽して、さらにノイズの発生を防止する適切な基板構成が可能になる。加えて、直流３４Ｖの電源電圧ＶＳＬ２に接続される端子ＴＡ１３、ＴＡ１４は、表示制御部１２３のグラフィックスプロセッサといった特定のマイクロプロセッサに供給する電源電圧の生成に用いられる直流１２Ｖの電源電圧ＶＤＤ３に接続されるＴＡ２７、ＴＡ２８から離れて配置されるので、特定のマイクロプロセッサがノイズの影響を受けにくい適切な基板構成が可能になる。 In the receptacle KRE2, terminals TA15 to TA24, TA27 and TA28 are first power supply voltage terminals connected to a power supply voltage different from the DC 34V power supply voltage VSL2. On the other hand, in the receptacle KRE2, the terminals TA13 and TA14 are second power supply voltage terminals connected to the power supply voltage VSL2 of DC 34V. In the receptacle KRE2, terminals TA11 and TA12 are first ground terminals connected to the ground voltage, terminals TA25 and TA26 are second ground terminals connected to the ground voltage, and terminals TA29 and TA30 are connected to the ground voltage. becomes the third ground terminal. In the receptacle KRE2, the terminals TA13 and TA14 included in the second power supply voltage terminal and the terminals TA15 to TA24 included in the first power supply voltage terminal are connected to the terminals TA11 and TA12 included in the first ground terminal and the second power supply voltage terminal. Terminals TA27 and TA28 included in the first power supply voltage terminal are arranged between terminals TA25 and TA26 included in the ground terminals, and terminals TA25 and TA26 included in the second ground terminal and included in the third ground terminal. It is arranged between terminals TA29 and TA30. By arranging the terminals in this manner, it becomes possible to construct a suitable substrate that is less susceptible to noise. In particular, the terminals TA25 and TA26 included in the second ground terminals are the terminals TA13 and TA14 included in the second power supply voltage terminals, the terminals TA15 to TA24 included in the first power supply voltage terminals, and the terminals TA15 to TA24 included in the first power supply voltage terminals. By arranging it between TA27 and TA28, it becomes possible to construct a suitable substrate that is less susceptible to noise. In addition, it is possible to efficiently shield the power supply voltage and to provide an appropriate substrate configuration to prevent the generation of noise. In addition, the terminals TA13 and TA14 connected to the DC 34V power supply voltage VSL2 are connected to the DC 12V power supply voltage VDD3 used to generate the power supply voltage to be supplied to a specific microprocessor such as the graphics processor of the display control unit 123. TA 27, TA 28, which are located away from the TA 27, TA 28 that are connected, allow for a suitable board configuration that makes the particular microprocessor less susceptible to noise.

演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０にて供給された電源電圧ＶＤＤ２から、分岐点ＤＢ１にて電源電圧ＶＤＬが分岐される。このような分岐点ＤＢ１にて電源電圧ＶＤＬが分岐された後に、フィルタ回路１３１ａにより電源電圧ＶＤＳを安定化する。電源電圧ＶＤＬは、例えば演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するために用いられる直流１２Ｖの電源電圧である。電源電圧ＶＤＳは、増幅回路５２１に供給され、音声信号を出力するために用いられる直流１２Ｖの電源電圧である。このように、フィルタ回路１３１ａは、１の電源電圧ＶＤＤ２を、電源電圧ＶＤＬと電源電圧ＶＤＳとに分岐した後に、電源電圧ＶＤＳを安定化する。演出制御基板１２には、増幅回路５２１が設けられ、スピーカ８Ｌ、８Ｒに供給される音声信号を出力可能としてもよい。 In the effect control board 12, the power supply voltage VDL is branched at the branch point DB1 from the power supply voltage VDD2 supplied from the terminals TA15 to TA20 of the receptacle KRE2. After the power supply voltage VDL is branched at such a branch point DB1, the power supply voltage VDS is stabilized by the filter circuit 131a. The power supply voltage VDL is a direct current 12 V power supply voltage used to drive a specific electric component, such as a specific LED included in the performance LED 61 . The power supply voltage VDS is a DC 12V power supply voltage that is supplied to the amplifier circuit 521 and used to output the audio signal. Thus, the filter circuit 131a stabilizes the power supply voltage VDS after branching the power supply voltage VDD2 into the power supply voltage VDL and the power supply voltage VDS. The performance control board 12 may be provided with an amplifier circuit 521 so that the audio signals supplied to the speakers 8L and 8R can be output.

図１３（Ａ）は、電源電圧ＶＤＳを供給するための配線における配線長の関係を示している。演出制御基板１２において、電源電圧ＶＤＳを増幅回路５２１に供給するための電源ラインＬＤＳは、分岐点ＤＢ１からフィルタ回路１３１ａの入力部までの配線長ＬＬ１を有する配線と、フィルタ回路１３１ａの出力部から増幅回路５２１の入力部までの配線長ＬＬ２を有する配線とを、含んでいればよい。そして、配線長ＬＬ２は、配線長ＬＬ１よりも短くなるように、演出制御基板１２における配線や回路の配置が調整されていればよい。このように、フィルタ回路１３１ａから増幅回路５２１までの配線長ＬＬ２は、電源電圧ＶＤＳを分岐点ＤＢ１にて分岐させてからフィルタ回路１３１ａまでの配線長ＬＬ１よりも短くなる。なお、増幅回路５２１やフィルタ回路１３１ａは、演出制御基板１２に設置されるものに限定されず、音声制御基板１３に設置されてもよい。 FIG. 13A shows the relationship of wiring lengths in the wiring for supplying the power supply voltage VDS. In the effect control board 12, the power supply line LDS for supplying the power supply voltage VDS to the amplifier circuit 521 includes a wiring having a wiring length LL1 from the branch point DB1 to the input of the filter circuit 131a, and a wiring having a wiring length LL1 from the output of the filter circuit 131a. A wiring having a wiring length LL2 to the input part of the amplifier circuit 521 may be included. And, wiring length LL2, wiring and circuit arrangement in the effect control board 12 may be adjusted so as to be shorter than the wiring length LL1. Thus, the wiring length LL2 from the filter circuit 131a to the amplifier circuit 521 is shorter than the wiring length LL1 from the branch point DB1 of the power supply voltage VDS to the filter circuit 131a. In addition, the amplifier circuit 521 and the filter circuit 131a are not limited to those installed on the performance control board 12, and may be installed on the sound control board 13. FIG.

図１３（Ｂ）は、増幅回路５２１やフィルタ回路１３１ａを音声制御基板１３に設置した場合における電源電圧ＶＤＳの伝送経路を示している。電源基板９２では、変圧回路５０１、直流電圧生成回路５０２などを用いて、外部電源である商用電源から直流１２Ｖの電源電圧ＶＤＤ２が生成される。直流１２Ｖの電源電圧ＶＤＤ２は、電源基板配線用のレセプタクルＫＲＥ２において、端子ＴＡ１５～ＴＡ２０に供給される。演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０にて供給された電源電圧ＶＤＤ２から、分岐点ＤＢ１にて電源電圧ＶＤＬが分岐された後、そのまま電源電圧ＶＤＳとして演出制御基板１２から出力され、音声基板配線用のレセプタクルＫＲＥ４に接続された音声制御基板配線を経由して、音声制御基板１３に供給されてもよい。例えば、電源基板配線用のレセプタクルＫＲＥ２において、電源電圧ＶＤＤ２の供給を受ける端子ＴＡ１５～ＴＡ２０は、電源ラインＬＤＳに接続され、電源ラインＬＤＳが音声制御基板配線用のレセプタクルＫＲＥ４における所定端子に接続されていればよい。演出制御基板１２において、直流１２Ｖの電源電圧ＶＤＳに対応する電源ラインＬＤＳにはフィルタ回路などの電圧を安定化する安定化回路が介在しなくてもよい。その一方で、音声制御基板１３では、直流１２Ｖの電源電圧ＶＤＳをフィルタ回路１３１ａに入力して、電圧を安定化する。こうして安定化された電源電圧ＶＤＳを増幅回路５２１に供給すればよい。 FIG. 13B shows the transmission path of the power supply voltage VDS when the amplifier circuit 521 and the filter circuit 131a are installed on the audio control board 13. FIG. In the power supply board 92, a power supply voltage VDD2 of DC 12 V is generated from a commercial power supply, which is an external power supply, using a transformer circuit 501, a DC voltage generation circuit 502, and the like. A power supply voltage VDD2 of DC 12V is supplied to terminals TA15 to TA20 in a receptacle KRE2 for power supply board wiring. In the effect control board 12, the power supply voltage VDL is branched at the branch point DB1 from the power supply voltage VDD2 supplied from the terminals TA15 to TA20 of the receptacle KRE2, and then output from the effect control board 12 as the power supply voltage VDS as it is. It may be supplied to the audio control board 13 via the audio control board wiring connected to the receptacle KRE4 for the audio board wiring. For example, in the receptacle KRE2 for wiring the power supply board, the terminals TA15 to TA20 that receive the power supply voltage VDD2 are connected to the power supply line LDS, and the power supply line LDS is connected to a predetermined terminal in the receptacle KRE4 for wiring the audio control board. All you have to do is In the effect control board 12, the power supply line LDS corresponding to the power supply voltage VDS of DC 12V does not need to have a stabilization circuit for stabilizing the voltage such as a filter circuit. On the other hand, in the audio control board 13, the power supply voltage VDS of DC 12V is input to the filter circuit 131a to stabilize the voltage. The power supply voltage VDS thus stabilized may be supplied to the amplifier circuit 521 .

音声制御基板１３には、音声制御用ＩＣ５２２、音声データＲＯＭ５２３などが設けられてもよい。音声制御用ＩＣ５２２は、演出制御基板１２の演出制御用ＣＰＵ１２０などから出力された指令（音番号データなど）に応じて、音声や効果音を生成するための信号処理を実行する。音声データＲＯＭ５２３は、音番号データに応じた制御データを記憶している。音番号データに応じた制御データは、所定期間（例えば飾り図柄の可変表示期間）における音声や効果音の出力態様を時系列的に示すデータの集まりである。なお、音声制御基板１３に設けられる各種の構成を、演出制御基板１２に設けられるように構成し、音声制御基板１３を備えないものであってもよい。 The audio control board 13 may be provided with an audio control IC 522, an audio data ROM 523, and the like. The voice control IC 522 performs signal processing for generating voices and sound effects according to commands (such as sound number data) output from the effect control CPU 120 of the effect control board 12 and the like. The voice data ROM 523 stores control data corresponding to tone number data. The control data corresponding to the sound number data is a collection of data indicating in chronological order the output mode of voices and sound effects during a predetermined period (for example, the variable display period of decorative patterns). It should be noted that various configurations provided on the sound control board 13 may be configured to be provided on the effect control board 12 and the sound control board 13 may not be provided.

音声制御用ＩＣ５２２などにより生成された音声信号を増幅して、スピーカ８Ｌ、８Ｒなどに出力可能な増幅回路５２１は、電源電圧に変動が生じると、出力される音声信号に歪みが生じるといった、音質に悪影響が及ぶおそれがある。そこで、直流１２Ｖの電源電圧ＶＤＳは、フィルタ回路１３１ａにより安定化した後に、増幅回路５２１に供給される。演出制御基板１２において、１の電源電圧ＶＤＤ２を、特定の電気部品を駆動するための電源電圧ＶＤＬと、増幅回路５２１に供給するための電源電圧ＶＤＳとに分岐した後に、フィルタ回路１３１ａを用いて安定化した電源電圧ＶＤＳを増幅回路５２１に供給する。このように、フィルタ回路１３１ａを用いて安定化した電源電圧ＶＤＳを増幅回路５２１に供給することで、増幅回路５２１を安定して動作させる適切な基板構成が可能になる。 An amplifier circuit 521 that can amplify an audio signal generated by an audio control IC 522 or the like and output it to the speakers 8L, 8R or the like has a problem in sound quality, such as distortion in the output audio signal when the power supply voltage fluctuates. may be adversely affected. Therefore, the power supply voltage VDS of DC 12V is supplied to the amplifier circuit 521 after being stabilized by the filter circuit 131a. In the effect control board 12, after branching one power supply voltage VDD2 into a power supply voltage VDL for driving a specific electric component and a power supply voltage VDS for supplying to the amplifier circuit 521, using the filter circuit 131a The stabilized power supply voltage VDS is supplied to the amplifier circuit 521 . By supplying the power supply voltage VDS stabilized using the filter circuit 131a to the amplifier circuit 521 in this manner, an appropriate substrate configuration for stably operating the amplifier circuit 521 can be achieved.

増幅回路５２１に供給するための電源電圧ＶＤＳに対応する電源ラインＬＤＳにおいて、フィルタ回路１３１ａから増幅回路５２１までの配線長ＬＬ２は、分岐点ＤＢ１にて電源電圧ＶＤＬが分岐されてからフィルタ回路１３１ａに入力するまでの配線長ＬＬ１よりも短くなる。このように、フィルタ回路１３１ａを用いて安定化した電源電圧ＶＤＳを増幅回路５２１に供給するまでの配線長を短くすることで、ノイズの影響を受けにくく、増幅回路５２１を安定して動作させる適切な基板構成が可能になる。 In the power supply line LDS corresponding to the power supply voltage VDS to be supplied to the amplifier circuit 521, the wiring length LL2 from the filter circuit 131a to the amplifier circuit 521 extends from the power supply voltage VDL branched at the branch point DB1 to the filter circuit 131a. It is shorter than the wiring length LL1 up to the input. In this way, by shortening the wiring length until the power supply voltage VDS stabilized by the filter circuit 131a is supplied to the amplifier circuit 521, the effect of noise is reduced, and the amplifier circuit 521 can be stably operated. board configuration becomes possible.

演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４にて供給された電源電圧ＶＣＣ２から、電源電圧ＶＣＬが分岐される。電源電圧ＶＣＬが分岐された後に、フィルタ回路１３１ｂにより電源電圧ＶＣＣを安定化する。電源電圧ＶＣＬは、例えば演出用モータ６０に含まれる特定のモータや演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するために用いられる直流５Ｖの電源電圧である。電源電圧ＶＣＣは、例えば演出制御用ＣＰＵ１２０といった、所定の電気回路を駆動するために用いられる直流５Ｖの直流電源である。このように、フィルタ回路１３１ｂは、１の電源電圧ＶＣＣ２を、電源電圧ＶＣＬと電源電圧ＶＤＤとに分岐した後の電源電圧ＶＤＤを安定化する。 In the effect control board 12, the power supply voltage VCL is branched from the power supply voltage VCC2 supplied at the terminals TA21 to TA24 of the receptacle KRE2. After the power supply voltage VCL is branched, the power supply voltage VCC is stabilized by the filter circuit 131b. The power supply voltage VCL is a DC 5V power supply voltage used to drive specific electric parts such as a specific motor included in the performance motor 60 and a specific LED included in the performance LED 61 . The power supply voltage VCC is a DC 5V DC power supply used to drive a predetermined electric circuit, such as the effect control CPU 120 . Thus, the filter circuit 131b stabilizes the power supply voltage VDD after branching the power supply voltage VCC2 of 1 into the power supply voltage VCL and the power supply voltage VDD.

演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８にて供給された電源電圧ＶＤＤ３を、フィルタ回路１３１ｃにより安定化した後に、電源電圧ＶＤＣを供給可能に分岐させる。電源電圧ＶＤＣは、電源断の発生を監視するために用いられる直流１２Ｖの電源電圧である。また、電源電圧ＶＤＤ３は、フィルタ回路１３１ｃにより安定化した後に、降圧コンバータ回路１３２に入力される。降圧コンバータ回路１３２は、１入力２出力の直流電圧を変換する回路である。図１１に示す降圧コンバータ回路１３２は、直流１２Ｖの電源電圧ＶＤＤ３をフィルタ回路１３１ｃにより安定化した電圧が入力されて、直流１．０５Ｖの電源電圧と、直流３．３Ｖの電源電圧とに変換して出力する。降圧コンバータ回路１３２の出力部は、直流１．０５Ｖの電源電圧を供給する電源ラインＬ１０と、直流３．３Ｖの電源電圧を供給する電源ラインＬ３３とに接続されている。直流１．０５Ｖの電源電圧は、例えば表示制御部１２３に含まれるグラフィックスプロセッサといった、所定の電気回路を駆動するために用いられる。直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１や表示制御部１２３に含まれる画像データメモリといった、所定の電気回路を駆動するために用いられる。直流３．３Ｖの電源電圧は、レギュレータ回路１３３にも入力される。レギュレータ回路１３３は、例えばＬＤＯ（Low Drop-Out）レギュレータなどのシリーズレギュレータといったリニア方式の安定化電源回路であればよく、直流３．３Ｖの電源電圧が入力されて、直流１．５Ｖの電源電圧に変換して出力する。レギュレータ回路１３３の出力部は、直流１．５Ｖの電源電圧を供給する電源ラインＬ１５に接続されている。直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２といった、所定の電気回路を駆動するために用いられる。 In the effect control board 12, after the power supply voltage VDD3 supplied at the terminals TA27 and TA28 of the receptacle KRE2 is stabilized by the filter circuit 131c, the power supply voltage VDC is branched so as to be supplied. The power supply voltage VDC is a DC 12V power supply voltage used for monitoring the occurrence of power failure. Also, the power supply voltage VDD3 is input to the step-down converter circuit 132 after being stabilized by the filter circuit 131c. The step-down converter circuit 132 is a circuit that converts a one-input, two-output DC voltage. The step-down converter circuit 132 shown in FIG. 11 receives the voltage stabilized by the filter circuit 131c from the power supply voltage VDD3 of DC 12V, and converts it into power supply voltages of DC 1.05V and DC 3.3V. output. The output portion of the step-down converter circuit 132 is connected to a power line L10 that supplies a DC power supply voltage of 1.05V and a power supply line L33 that supplies a DC power supply voltage of 3.3V. The DC 1.05 V power supply voltage is used to drive a predetermined electric circuit such as a graphics processor included in the display control unit 123 . The DC 3.3 V power supply voltage is used to drive predetermined electric circuits such as the ROM 121 and the image data memory included in the display control unit 123 . The DC 3.3 V power supply voltage is also input to the regulator circuit 133 . The regulator circuit 133 may be a linear stabilized power supply circuit such as a series regulator such as an LDO (Low Drop-Out) regulator. converted to and output. An output portion of the regulator circuit 133 is connected to a power line L15 that supplies a DC power voltage of 1.5V. A DC 1.5 V power supply voltage is used to drive a predetermined electrical circuit, such as the RAM 122 .

図１４は、フィルタ回路１３１ａ～１３１ｃの構成例を示している。図１４（Ａ）は、電源電圧ＶＤＳに対応するフィルタ回路１３１ａの構成例を示している。図１４（Ｂ）は、電源電圧ＶＣＣに対応するフィルタ回路１３１ｂの構成例を示している。図１４（Ｃ）は、電源電圧ＶＤＣに対応するフィルタ回路１３１ｃの構成例を示している。 FIG. 14 shows a configuration example of the filter circuits 131a to 131c. FIG. 14A shows a configuration example of the filter circuit 131a corresponding to the power supply voltage VDS. FIG. 14B shows a configuration example of the filter circuit 131b corresponding to the power supply voltage VCC. FIG. 14C shows a configuration example of the filter circuit 131c corresponding to the power supply voltage VDC.

図１４（Ａ）に示すフィルタ回路１３１ａは、三端子コンデンサ８５ａ、バイパスコンデンサＣ１０、Ｃ１１、電解コンデンサＣ１を用いて構成されていればよい。バイパスコンデンサＣ１０、Ｃ１１は、電解コンデンサＣ１と比較して、高周波のノイズを防止するノイズ対策用の電気部品であり、デカップリングコンデンサともいう。電解コンデンサＣ１は、バイパスコンデンサＣ１０、Ｃ１１と比較して、低周波のノイズを防止するノイズ対策用の電気部品である。三端子コンデンサ８５ａの入力端子（ＩＮ）は、フィルタ回路１３１ａの入力部となり、直流１２Ｖの電源電圧ＶＤＤ２が供給される。三端子コンデンサ８５ａの出力端子（ＯＵＴ）は、フィルタ回路１３１ａの出力部となり、電圧が安定化された直流１２Ｖの電源電圧ＶＤＳを供給する。三端子コンデンサ８５ａの接地端子（ＧＮＤ）は、接地（グランドラインに接続）されている。三端子コンデンサ８５ａの出力端子と接地端子との間には、０．１μＦのバイパスコンデンサＣ１０、４７μＦのバイパスコンデンサＣ１１、１０００μＦの電解コンデンサＣ１が、接続されている。 A filter circuit 131a shown in FIG. 14A may be configured using a three-terminal capacitor 85a, bypass capacitors C10 and C11, and an electrolytic capacitor C1. The bypass capacitors C10 and C11 are electrical components for noise countermeasures that prevent high-frequency noise compared to the electrolytic capacitor C1, and are also called decoupling capacitors. The electrolytic capacitor C1 is an electrical component for noise suppression that prevents low-frequency noise compared to the bypass capacitors C10 and C11. An input terminal (IN) of the three-terminal capacitor 85a serves as an input part of the filter circuit 131a, and is supplied with a power supply voltage VDD2 of DC 12V. The output terminal (OUT) of the three-terminal capacitor 85a serves as the output section of the filter circuit 131a, and supplies a stabilized DC power supply voltage VDS of 12V. A ground terminal (GND) of the three-terminal capacitor 85a is grounded (connected to the ground line). A bypass capacitor C10 of 0.1 μF, a bypass capacitor C11 of 47 μF, and an electrolytic capacitor C1 of 1000 μF are connected between the output terminal of the three-terminal capacitor 85a and the ground terminal.

図１４（Ｂ）に示すフィルタ回路１３１ｂは、三端子コンデンサ８５ｂ、バイパスコンデンサＣ１２、Ｃ１３、電解コンデンサＣ２を用いて構成されていればよい。バイパスコンデンサＣ１２、Ｃ１３は、電解コンデンサＣ２と比較して、高周波のノイズを防止するノイズ対策用の電気部品である。電解コンデンサＣ２は、バイパスコンデンサＣ１２、Ｃ１３と比較して、低周波のノイズを防止するノイズ対策用の電気部品である。三端子コンデンサ８５ｂの入力端子（ＩＮ）は、フィルタ回路１３１ｂの入力部となり、直流５Ｖの電源電圧ＶＣＣ２が供給される。三端子コンデンサ８５ｂの出力端子（ＯＵＴ）は、フィルタ回路１３１ｂの出力部となり、電圧が安定化された直流５Ｖの電源電圧ＶＣＣを供給する。三端子コンデンサ８５ｂの接地端子（ＧＮＤ）は、接地（グランドラインに接続）されている。三端子コンデンサ８５ｂの出力端子と接地端子との間には、０．１μＦのバイパスコンデンサＣ１２、４７μＦのバイパスコンデンサＣ１３、１０００μＦの電解コンデンサＣ２が、接続されている。 A filter circuit 131b shown in FIG. 14B may be configured using a three-terminal capacitor 85b, bypass capacitors C12 and C13, and an electrolytic capacitor C2. The bypass capacitors C12 and C13 are electrical components for noise countermeasures that prevent high-frequency noise compared to the electrolytic capacitor C2. The electrolytic capacitor C2 is an electrical component for noise suppression that prevents low-frequency noise compared to the bypass capacitors C12 and C13. An input terminal (IN) of the three-terminal capacitor 85b serves as an input portion of the filter circuit 131b, and is supplied with a power supply voltage VCC2 of DC 5V. The output terminal (OUT) of the three-terminal capacitor 85b serves as the output section of the filter circuit 131b, and supplies a stabilized DC 5V power supply voltage VCC. A ground terminal (GND) of the three-terminal capacitor 85b is grounded (connected to the ground line). A bypass capacitor C12 of 0.1 μF, a bypass capacitor C13 of 47 μF, and an electrolytic capacitor C2 of 1000 μF are connected between the output terminal of the three-terminal capacitor 85b and the ground terminal.

図１４（Ｃ）に示すフィルタ回路１３１ｃは、三端子コンデンサ８５ｃ、バイパスコンデンサＣ１４、電解コンデンサＣ３を用いて構成されていればよい。バイパスコンデンサＣ１４は、電解コンデンサＣ３と比較して、高周波のノイズを防止するノイズ対策用の電気部品である。電解コンデンサＣ３は、バイパスコンデンサＣ１４と比較して、低周波のノイズを防止するノイズ対策用の電気部品である。三端子コンデンサ８５ｃの入力端子（ＩＮ）は、フィルタ回路１３１ｃの入力部となり、直流１２Ｖの電源電圧ＶＤＤ３が供給される。三端子コンデンサ８５ｃの出力端子（ＯＵＴ）は、フィルタ回路１３１ｃの出力部となり、電圧が安定化された直流１２Ｖの電源電圧ＶＤＣを供給する。三端子コンデンサ８５ｃの接地端子（ＧＮＤ）は、接地（グランドラインに接続）されている。三端子コンデンサ８５ｃの出力端子と接地端子との間には、０．１μＦのバイパスコンデンサＣ１４、１０００μＦの電解コンデンサＣ３が、接続されている。 A filter circuit 131c shown in FIG. 14C may be configured using a three-terminal capacitor 85c, a bypass capacitor C14, and an electrolytic capacitor C3. The bypass capacitor C14 is an electrical component for noise countermeasures that prevents high-frequency noise compared to the electrolytic capacitor C3. The electrolytic capacitor C3 is an electrical component for noise countermeasures that prevents low-frequency noise compared to the bypass capacitor C14. An input terminal (IN) of the three-terminal capacitor 85c serves as an input part of the filter circuit 131c, and is supplied with a power supply voltage VDD3 of DC 12V. The output terminal (OUT) of the three-terminal capacitor 85c serves as the output section of the filter circuit 131c, and supplies a stabilized DC power supply voltage VDC of 12V. A ground terminal (GND) of the three-terminal capacitor 85c is grounded (connected to the ground line). A bypass capacitor C14 of 0.1 μF and an electrolytic capacitor C3 of 1000 μF are connected between the output terminal of the three-terminal capacitor 85c and the ground terminal.

フィルタ回路１３１ａ～１３１ｃは、各電源経路の電圧を安定化する安定化回路として機能する。例えばフィルタ回路１３１ａは、電源ラインＬＤＳにより供給される直流１２Ｖの電源電圧ＶＤＳを安定化する。フィルタ回路１３１ｂは、電源ラインＬＣＣにより供給される直流５Ｖの電源電圧ＶＣＣを安定化する。フィルタ回路１３１ｃは、電源ラインＬＤＣにより供給される直流１２Ｖの電源電圧を安定化する。演出制御基板１２には、フィルタ回路１３１ａ～１３１ｃの他にも、各種電源電圧におけるノイズの発生を防止するノイズ防止回路が設けられてもよい。 The filter circuits 131a to 131c function as stabilizing circuits that stabilize the voltage of each power supply path. For example, the filter circuit 131a stabilizes the DC power supply voltage VDS of 12 V supplied by the power supply line LDS. The filter circuit 131b stabilizes the DC 5V power supply voltage VCC supplied by the power supply line LCC. The filter circuit 131c stabilizes the power supply voltage of DC 12V supplied by the power supply line LDC. In addition to the filter circuits 131a to 131c, the performance control board 12 may be provided with a noise prevention circuit that prevents noise from occurring in various power supply voltages.

図１５は、演出制御基板１２に設けられるノイズ防止回路の構成例を示している。図１５（Ａ）は、電源電圧ＶＤＬというＬＥＤ用ＤＣ１２Ｖ（直流１２Ｖ）に対応するノイズ防止回路１３５ａの構成例を示している。図１５（Ｂ）は、電源電圧ＶＣＬというＬＥＤ／モータ用ＤＣ５Ｖ（直流５Ｖ）に対応するノイズ防止回路１３５ｂの構成例を示している。図１５（Ｃ）は、電源電圧ＶＣＣというＩＣ用ＤＣ５Ｖ（直流５Ｖ）や直流３．３Ｖの電源電圧というＩＣ用ＤＣ３．３Ｖ（直流３．３Ｖ）に対応するノイズ防止回路１３５ｃの構成例を示している。 FIG. 15 shows a configuration example of a noise prevention circuit provided in the effect control board 12. As shown in FIG. FIG. 15A shows a configuration example of the noise prevention circuit 135a corresponding to the power supply voltage VDL of DC 12 V (direct current 12 V) for LEDs. FIG. 15B shows a configuration example of the noise prevention circuit 135b corresponding to the power supply voltage VCL of 5 V DC (5 V DC) for the LED/motor. FIG. 15C shows a configuration example of the noise prevention circuit 135c corresponding to the power supply voltage VCC of DC 5V (DC 5V) for IC and the DC 3.3V power supply voltage of IC DC 3.3V (DC 3.3V). ing.

図１５（Ａ）に示すノイズ防止回路１３５ａは、直列接続されたコンデンサＣ２０および抵抗Ｒ２０と、直列接続されたコンデンサＣ２１および抵抗Ｒ２１と、直列接続されたコンデンサＣ２２および抵抗Ｒ２２とを用いて構成されていればよい。これらの構成は、いずれも電源電圧ＶＤＬを供給する電源ラインＬＤＬと接地電圧を提供する接地端子（グランドライン）とに接続されていればよい。コンデンサＣ２０、Ｃ２１、Ｃ２２は、いずれも０．１μＦのバイパスコンデンサであればよい。抵抗Ｒ２０、Ｒ２１、Ｒ２２は、いずれも２２Ωの抵抗値を有するものであればよい。 A noise prevention circuit 135a shown in FIG. 15A is configured using a series-connected capacitor C20 and a resistor R20, a series-connected capacitor C21 and a resistor R21, and a series-connected capacitor C22 and a resistor R22. It is good if there is. Any of these configurations may be connected to a power supply line LDL that supplies a power supply voltage VDL and a ground terminal (ground line) that supplies a ground voltage. Capacitors C20, C21, and C22 may all be bypass capacitors of 0.1 μF. The resistors R20, R21, and R22 may all have a resistance value of 22Ω.

図１５（Ｂ）に示すノイズ防止回路１３５ｂは、直列接続されたコンデンサＣ２３および抵抗Ｒ２３と、直列接続されたコンデンサＣ２４および抵抗Ｒ２４とを用いて構成されていればよい。これらの構成は、いずれも電源電圧ＶＣＬを供給する電源ラインＬＣＬと接地電圧を提供する接地端子（グランドライン）とに接続されていればよい。コンデンサＣ２３、Ｃ２４は、いずれも０．１μＦのバイパスコンデンサであればよい。抵抗Ｒ２３、Ｒ２４は、いずれも２２Ωの抵抗値を有するものであればよい。 The noise prevention circuit 135b shown in FIG. 15B may be configured using a series-connected capacitor C23 and a resistor R23, and a series-connected capacitor C24 and a resistor R24. Any of these configurations may be connected to a power supply line LCL that supplies a power supply voltage VCL and a ground terminal (ground line) that supplies a ground voltage. Both the capacitors C23 and C24 may be bypass capacitors of 0.1 μF. Both the resistors R23 and R24 may have a resistance value of 22Ω.

図１５（Ｃ）に示すノイズ防止回路１３５ｃは、コンデンサＣ２５～Ｃ２８を用いて構成されていればよい。コンデンサＣ２５は、電源電圧ＶＣＣを供給する電源ラインＬＣＣと接地電圧を提供する接地端子（グランドライン）とに接続されていればよい。コンデンサＣ２６、Ｃ２７、Ｃ２８は、いずれも直流３．３Ｖの電源電圧を供給する電源ラインＬ３３と接地電圧を提供する接地端子（グランドライン）とに接続されていればよい。コンデンサＣ２５～Ｃ２８は、いずれも０．１μＦのバイパスコンデンサであればよい。 The noise prevention circuit 135c shown in FIG. 15C may be configured using capacitors C25 to C28. Capacitor C25 may be connected to a power supply line LCC that supplies power supply voltage VCC and a ground terminal (ground line) that supplies ground voltage. Capacitors C26, C27, and C28 may all be connected to a power supply line L33 that supplies a DC 3.3V power supply voltage and a ground terminal (ground line) that supplies a ground voltage. Capacitors C25 to C28 may all be bypass capacitors of 0.1 μF.

図１５（Ａ）に示すノイズ防止回路１３５ａでは、コンデンサＣ２０、Ｃ２１、Ｃ２２に加え、抵抗Ｒ２０、Ｒ２１、Ｒ２２が用いられている。図１５（Ｂ）に示すノイズ防止回路１３５ｂでは、コンデンサＣ２３、Ｃ２４に加え、抵抗Ｒ２３、Ｒ２４が用いられている。その一方で、図１５（Ｃ）に示すノイズ防止回路１３５ｃでは、コンデンサＣ２５～Ｃ２８が用いられ、抵抗は用いられていない。このように、ノイズ防止回路１３５ａ、１３５ｂでは、ノイズ防止回路１３５ｃとは異なる回路素子として、抵抗Ｒ２０、Ｒ２１、Ｒ２２や、抵抗Ｒ２３、Ｒ２４が、用いられている。 In the noise prevention circuit 135a shown in FIG. 15A, resistors R20, R21 and R22 are used in addition to capacitors C20, C21 and C22. In the noise prevention circuit 135b shown in FIG. 15B, resistors R23 and R24 are used in addition to capacitors C23 and C24. On the other hand, the noise prevention circuit 135c shown in FIG. 15C uses capacitors C25 to C28 and does not use resistors. As described above, the noise prevention circuits 135a and 135b use the resistors R20, R21 and R22 and the resistors R23 and R24 as circuit elements different from the noise prevention circuit 135c.

図１５（Ａ）に示すノイズ防止回路１３５ａにより安定化される電源電圧ＶＤＬは、例えば演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するために用いられる。電源ラインＬＤＬは、例えば演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するための電源電圧ＶＤＬを供給する。図１５（Ｂ）に示すノイズ防止回路１３５ｂにより安定化される電源電圧ＶＣＬは、例えば演出用モータ６０に含まれる特定のモータや演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するために用いられる。電源ラインＬＣＬは、例えば演出用モータ６０に含まれる特定のモータや演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するための電源電圧ＶＣＬを供給する。図１５（Ｃ）に示すノイズ防止回路１３５ｃにより安定化される電源電圧ＶＣＣと直流３．３Ｖの電源電圧は、例えば演出制御用ＣＰＵ１２０やＲＯＭ１２１あるいは表示制御部１２３に含まれる画像データメモリといった、特定の制御回路を含む電気回路を駆動するために用いられる。電源ラインＬＣＣは、例えば演出制御用ＣＰＵ１２０といった、特定の制御回路を含む電気回路を駆動するための電源電圧ＶＣＣを供給する。電源ラインＬ３３は、例えばＲＯＭ１２１あるいは表示制御部１２３の画像データメモリといった、特定の制御回路を含む電気回路を駆動するための直流３．３Ｖの電源電圧を供給する。このように、モータやＬＥＤなど特定の電気部品を駆動するための電源電圧に対応するノイズ防止回路１３５ａ、１３５ｂでは、ＣＰＵやＲＯＭなど特定の電気回路を駆動するための電源電圧に対応するノイズ防止回路１３５ｃとは異なる回路素子として、抵抗Ｒ２０、Ｒ２１、Ｒ２２や、抵抗Ｒ２３、Ｒ２４が、用いられている。 The power supply voltage VDL stabilized by the noise prevention circuit 135a shown in FIG. 15(A) is used to drive a specific electric component such as a specific LED included in the performance LED 61, for example. The power supply line LDL supplies a power supply voltage VDL for driving a specific electric component, such as a specific LED included in the performance LED 61 . The power supply voltage VCL stabilized by the noise prevention circuit 135b shown in FIG. 15B drives specific electric components such as a specific motor included in the performance motor 60 and a specific LED included in the performance LED 61. used to The power line LCL supplies a power supply voltage VCL for driving specific electric parts such as a specific motor included in the performance motor 60 and a specific LED included in the performance LED 61 . The power supply voltage VCC and the DC 3.3V power supply voltage stabilized by the noise prevention circuit 135c shown in FIG. used to drive electrical circuits, including control circuits for The power supply line LCC supplies a power supply voltage VCC for driving an electric circuit including a specific control circuit, such as the effect control CPU 120 . The power line L33 supplies a DC 3.3V power supply voltage for driving an electric circuit including a specific control circuit such as the ROM 121 or the image data memory of the display control unit 123, for example. In this way, the noise prevention circuits 135a and 135b corresponding to the power supply voltage for driving specific electric parts such as motors and LEDs are noise prevention circuits corresponding to the power supply voltage for driving specific electric circuits such as CPU and ROM. As circuit elements different from the circuit 135c, resistors R20, R21, R22 and resistors R23, R24 are used.

演出用モータ６０に含まれる特定のモータや演出用ＬＥＤ６１に含まれる特定のＬＥＤのような電流駆動型の回路素子を用いた負荷回路では、負荷回路の過渡現象により過大な突入電流が発生して、電気部品が破損してしまうおそれがある。そこで、ノイズ防止回路１３５ａでは、コンデンサＣ２０に抵抗Ｒ２０を直列接続し、コンデンサＣ２１に抵抗Ｒ２１を直列接続し、コンデンサＣ２２に抵抗Ｒ２２を直列接続する。また、ノイズ防止回路１３５ｂでは、コンデンサＣ２３に抵抗Ｒ２３を直列接続し、コンデンサＣ２４に抵抗Ｒ２４を直列接続する。なお、電源電圧ＶＤＬが安定しているときには、コンデンサＣ２０、Ｃ２１、Ｃ２２が充電状態となり、抵抗Ｒ２０、Ｒ２１、Ｒ２２は非導通状態となるので、電力損失の発生を防止できる。電源電圧ＶＣＬが安定しているときには、コンデンサＣ２３、Ｃ２４が充電状態となり、抵抗Ｒ２３、Ｒ２４は非導通状態となるので、電力損失の発生を防止できる。その一方で、演出制御用ＣＰＵ１２０やＲＯＭ１２１あるいは表示制御部１２３の画像データメモリなどの半導体集積回路では、例えばＣＭＯＳ回路といった、電圧駆動型の回路素子が用いられ、入力インピーダンスが比較的に大きくなる。そのため、回路の過渡現象による突入電流は発生しにくい。そのため、ノイズ防止回路１３５ｃでは、コンデンサＣ２５～Ｃ２８を用いる一方で、抵抗を用いる必要はない。こうして、電源電圧を供給する対象となる回路や電気部品の特性に応じて異なる回路素子を用いたノイズ防止回路を構成することにより、基板容積の増大や製造コストの増加を防止しつつ、ノイズの発生を防止する適切な基板構成が可能になる。 In a load circuit using a current-driven circuit element such as a specific motor included in the performance motor 60 or a specific LED included in the performance LED 61, an excessive rush current is generated due to a transient phenomenon in the load circuit. may damage electrical components. Therefore, in the noise prevention circuit 135a, the resistor R20 is connected in series with the capacitor C20, the resistor R21 is connected in series with the capacitor C21, and the resistor R22 is connected in series with the capacitor C22. In the noise prevention circuit 135b, the resistor R23 is connected in series with the capacitor C23, and the resistor R24 is connected in series with the capacitor C24. When the power supply voltage VDL is stable, the capacitors C20, C21 and C22 are charged and the resistors R20, R21 and R22 are non-conducting, thereby preventing power loss. When the power supply voltage VCL is stable, the capacitors C23 and C24 are in a charged state and the resistors R23 and R24 are in a non-conducting state, thereby preventing power loss. On the other hand, in semiconductor integrated circuits such as the effect control CPU 120, the ROM 121, or the image data memory of the display control unit 123, voltage-driven circuit elements such as CMOS circuits are used, and the input impedance becomes relatively large. Therefore, an inrush current due to a circuit transient phenomenon is unlikely to occur. Therefore, in the noise prevention circuit 135c, while the capacitors C25 to C28 are used, there is no need to use resistors. In this way, by constructing a noise suppression circuit using different circuit elements according to the characteristics of the circuit or electrical component to which the power supply voltage is supplied, it is possible to suppress noise while preventing an increase in substrate volume and manufacturing costs. Appropriate substrate construction is possible to prevent occurrence.

図１６は、電源電圧ＶＤＣを用いる電源監視回路１４０を示している。演出制御基板１２では、電源電圧ＶＤＣが電源断の発生を監視するために用いられる。電源監視回路１４０は、例えば停電監視リセットモジュールＩＣを用いて構成され、電源断信号を出力可能な電源監視手段を実現する回路である。例えば電源監視回路１４０は、電源電圧ＶＤＣが所定値（例えば１０Ｖ）を超えると、オフ状態（ハイレベル）の電源断信号を出力する。その一方で、電源電圧ＶＤＣが所定値以下になった期間が、予め定められた待機時間以上継続したときに、オン状態（ローレベル）の電源断信号を出力する。電源監視回路１４０から出力された電源断信号は、演出制御用ＣＰＵ１２０へと伝送される。 FIG. 16 shows a power supply monitoring circuit 140 using power supply voltage VDC. In the effect control board 12, the power supply voltage VDC is used to monitor the occurrence of power interruption. The power monitoring circuit 140 is a circuit that is configured using, for example, a power failure monitoring reset module IC, and implements power monitoring means capable of outputting a power failure signal. For example, when the power supply voltage VDC exceeds a predetermined value (for example, 10 V), the power supply monitoring circuit 140 outputs a power-off signal in an off state (high level). On the other hand, when the period in which the power supply voltage VDC is equal to or less than a predetermined value continues for a predetermined standby time or longer, an on-state (low-level) power-off signal is output. A power cutoff signal output from the power monitor circuit 140 is transmitted to the effect control CPU 120 .

電源断信号を出力するための監視対象となる電源電圧ＶＤＣは、直流１．０５Ｖの電源電圧や直流３．３Ｖの電源電圧、直流１．５Ｖの電源電圧を生成するために用いられる。直流１．０５Ｖの電源電圧は、例えば表示制御部１２３に含まれるグラフィックスプロセッサといった、所定の電気回路を駆動するために用いられる。直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１や表示制御部１２３に含まれる画像データメモリといった、所定の電気回路を駆動するために用いられる。直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２といった、所定の電気回路を駆動するために用いられる。こうした電気回路に供給される電源電圧の生成に用いられる電源電圧ＶＤＣを監視対象とすることにより、電気回路の動作状態が不安定となる以前に、電源断信号を出力する（オン状態にする）ことができるので、各種電気回路における誤動作を防止できる。 The power supply voltage VDC to be monitored for outputting the power-off signal is used to generate a DC power supply voltage of 1.05V, a DC power supply voltage of 3.3V, and a DC power supply voltage of 1.5V. The 1.05 VDC power supply voltage is used to drive a predetermined electric circuit, such as a graphics processor included in the display control unit 123 . The DC 3.3 V power supply voltage is used to drive predetermined electric circuits such as the ROM 121 and the image data memory included in the display control unit 123 . A DC 1.5 V power supply voltage is used to drive a predetermined electrical circuit, such as the RAM 122 . By monitoring the power supply voltage VDC used to generate the power supply voltage to be supplied to such electric circuits, a power-off signal is output (turned on) before the operating state of the electric circuit becomes unstable. Therefore, malfunctions in various electric circuits can be prevented.

演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８にて供給された電源電圧ＶＤＤ３を、フィルタ回路１３１ｃにより安定化した後に、降圧コンバータ回路１３２に入力する。降圧コンバータ回路１３２は、入力電圧を用いて、直流１．０５Ｖの電源電圧と、直流１．０５Ｖよりも高い直流３．３Ｖの電源電圧とを生成する。直流３．３Ｖの電源電圧は、レギュレータ回路１３３に入力される。レギュレータ回路１３３は、入力電圧を用いて、直流１．５Ｖの電源電圧を生成する。直流１．５Ｖの電源電圧は、直流１．０５Ｖよりも高いが直流３．３Ｖよりも低い電源電圧となる。このように、降圧コンバータ回路１３２およびレギュレータ回路１３３を用いて、直流１．０５Ｖの電源電圧と、直流１．０５Ｖよりも高い直流１．５Ｖの電源電圧と、直流１．５Ｖよりも高い直流３．３Ｖの電源電圧とを生成することができ、降圧コンバータ回路１３２は、直流１．０５Ｖの電源電圧と、直流３．３Ｖの電源電圧とを出力する一方で、レギュレータ回路１３３は、直流１．５Ｖの電源電圧を出力する。 In the effect control board 12, the power supply voltage VDD3 supplied at the terminals TA27 and TA28 of the receptacle KRE2 is stabilized by the filter circuit 131c and then input to the step-down converter circuit 132. The step-down converter circuit 132 uses the input voltage to generate a DC power supply voltage of 1.05V and a DC power supply voltage of 3.3V, which is higher than the DC power supply voltage of 1.05V. A DC 3.3 V power supply voltage is input to the regulator circuit 133 . The regulator circuit 133 uses the input voltage to generate a power supply voltage of DC 1.5V. The DC 1.5V power supply voltage is higher than DC 1.05V but lower than DC 3.3V. In this way, using the step-down converter circuit 132 and the regulator circuit 133, the power supply voltage of DC 1.05V, the power supply voltage of DC 1.5V higher than DC 1.05V, and the power supply voltage of DC 3V higher than DC 1.5V The buck converter circuit 132 outputs a 1.05V DC power supply voltage and a 3.3V DC power supply voltage, while the regulator circuit 133 outputs a 1.0V DC power supply voltage. Outputs a power supply voltage of 5V.

電源電圧ＶＤＤ３を、フィルタ回路１３１ｃにより安定化した後に、分岐させた直流１２Ｖの電源電圧ＶＤＣは、電源断の発生を監視する電源監視回路１４０に供給される。したがって、降圧コンバータ回路１３２の入力電圧は、直流１２Ｖの電源電圧ＶＤＣと共通であり、降圧コンバータ回路１３２の入力電圧が電源監視回路１４０の監視対象になる。なお、電源電圧ＶＤＣを分岐させた後において、降圧コンバータ回路１３２の入力側に、所定容量（例えば４７μＦ）のバイパスコンデンサが接続されてもよい。 After the power supply voltage VDD3 is stabilized by the filter circuit 131c, the branched DC power supply voltage VDC of 12 V is supplied to the power supply monitoring circuit 140 that monitors the occurrence of power interruption. Therefore, the input voltage of the step-down converter circuit 132 is common to the DC 12V power supply voltage VDC, and the input voltage of the step-down converter circuit 132 is monitored by the power supply monitoring circuit 140 . After branching the power supply voltage VDC, a bypass capacitor having a predetermined capacity (for example, 47 μF) may be connected to the input side of the step-down converter circuit 132 .

降圧コンバータ回路１３２およびレギュレータ回路１３３を用いて生成される電源電圧のうち、電圧値が最も小さい低電圧となる直流１．０５Ｖの電源電圧は、例えば表示制御部１２３のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給される。なお、直流１．０５Ｖの電源電圧は、表示制御部１２３のグラフィックスプロセッサに供給されるものに限定されず、例えば演出制御用ＣＰＵ１２０その他に任意のマイクロプロセッサに供給されてもよい。 Among the power supply voltages generated using the step-down converter circuit 132 and the regulator circuit 133, the power supply voltage of DC 1.05V, which is the lowest voltage, is used by a specific processor such as the graphics processor of the display control unit 123, for example. supplied to the microprocessor. In addition, the power supply voltage of DC 1.05V is not limited to that supplied to the graphics processor of the display control unit 123, and may be supplied to any microprocessor such as the effect control CPU 120 or the like.

降圧コンバータ回路１３２およびレギュレータ回路１３３を用いて生成される電源電圧のうち、電圧値が最も大きく高電圧となる直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１や表示制御部１２３の画像データメモリなどに供給される。ＲＯＭ１２１は、直流１．５Ｖの電源電圧により駆動する電気部品よりも先に起動可能であればよい。 Among the power supply voltages generated using the step-down converter circuit 132 and the regulator circuit 133, the DC 3.3V power supply voltage, which has the highest voltage value, is stored in the ROM 121 or the image data memory of the display control unit 123, for example. supplied. It is sufficient that the ROM 121 can be activated before the electrical components driven by the 1.5V DC power supply voltage.

降圧コンバータ回路１３２およびレギュレータ回路１３３を用いて生成される電源電圧のうち、直流１．０５Ｖよりも高く直流３．３Ｖよりは低い直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２に供給される。ＲＡＭ１２２は、例えばＤＤＲ（Double Data Rate）方式で記憶や読出が可能な一時記憶メモリであり、ＳＩＭＭ（Single In-line Memory Module）やＤＩＭＭ（Dual In-line Memory Module）といった、メモリモジュールとして機能する基板を構成する。このようなＲＡＭ１２２を構成する基板は、演出制御基板１２に着脱自在に接続可能な別基板として構成されてもよい。この場合、直流１．５Ｖの電源電圧は、演出制御基板１２とは異なる基板に供給されることになる。 Of the power supply voltages generated using the step-down converter circuit 132 and the regulator circuit 133, the power supply voltage of DC 1.5V, which is higher than DC 1.05V and lower than DC 3.3V, is supplied to the RAM 122, for example. The RAM 122 is, for example, a temporary storage memory that can be stored and read by a DDR (Double Data Rate) method, and functions as a memory module such as a SIMM (Single In-line Memory Module) or a DIMM (Dual In-line Memory Module). Configure the board. A board that constitutes such a RAM 122 may be configured as a separate board that can be detachably connected to the effect control board 12 . In this case, the DC 1.5V power supply voltage is supplied to a board different from the effect control board 12 .

降圧コンバータ回路１３２およびレギュレータ回路１３３に代えて、１入力３出力の降圧コンバータ回路を用いた場合には、特別な専用回路が必要になり、製造コストが増加するおそれがある。また、単一の回路における発熱量が増大して、電気回路が破損してしまうおそれがある。そこで、降圧コンバータ回路１３２では、フィルタ回路１３１ｃにより安定化した電源電圧ＶＤＤ３（電源電圧ＶＤＣでも同様）が入力されて、直流１．０５Ｖの電源電圧と、直流３．３Ｖの電源電圧とを出力する。レギュレータ回路１３３では、直流３．３Ｖの電源電圧が入力されて、直流１．５Ｖの電源電圧を出力する。これにより、製造コストの増加を防止するとともに、電気回路での発熱を分散する適切な基板構成が可能になる。 If a 1-input, 3-output step-down converter circuit is used instead of the step-down converter circuit 132 and the regulator circuit 133, a special dedicated circuit is required, which may increase the manufacturing cost. Moreover, the amount of heat generated in a single circuit increases, and there is a risk that the electric circuit will be damaged. Therefore, in the step-down converter circuit 132, the power supply voltage VDD3 stabilized by the filter circuit 131c (the same applies to the power supply voltage VDC) is input, and the power supply voltage of DC 1.05V and the power supply voltage of DC 3.3V are output. . The regulator circuit 133 receives a DC power supply voltage of 3.3V and outputs a DC power supply voltage of 1.5V. As a result, it is possible to prevent an increase in manufacturing costs and to provide an appropriate substrate configuration that disperses the heat generated by the electric circuit.

降圧コンバータ回路１３２に供給される電圧と同一または略同一の電源電圧ＶＤＣは、電源監視回路１４０に供給され、電源断の発生が監視される。こうして、降圧コンバータ回路１３２およびレギュレータ回路１３３による各種電源電圧の生成に用いられる電源電圧ＶＤＣを、電源監視回路１４０の監視対象とするので、例えば表示制御部１２３のグラフィックスプロセッサといった、パチンコ遊技機１における演出を実行するために重要な電気回路の動作状態が不安定となる以前に、電源断の発生を検出する適切な基板構成が可能になる。 A power supply voltage VDC that is the same or substantially the same as the voltage supplied to the step-down converter circuit 132 is supplied to the power supply monitoring circuit 140 to monitor the occurrence of power interruption. In this way, since the power supply voltage VDC used for generating various power supply voltages by the step-down converter circuit 132 and the regulator circuit 133 is monitored by the power supply monitoring circuit 140, the graphics processor of the display control unit 123, for example, the pachinko machine 1 It is possible to provide an appropriate circuit board configuration that detects the occurrence of power failure before the operating state of the electric circuit important for executing the performance in the system becomes unstable.

降圧コンバータ回路１３２から出力された直流１．０５Ｖの電源電圧は、例えば表示制御部１２３のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給される。降圧コンバータ回路１３２から直流１．０５Ｖの電源電圧を出力させることで、電源断が発生した場合に、レギュレータ回路１３３から出力させた構成よりも長時間が経過するまで直流１．０５Ｖの電源電圧を維持することができる。これにより、電源断が発生した場合に、例えば表示制御部１２３のグラフィックスプロセッサといった、パチンコ遊技機１における演出を実行するために重要な電気回路の動作を可能な限り継続させる適切な基板構成が可能になる。 The DC 1.05 V power supply voltage output from the step-down converter circuit 132 is supplied to a specific microprocessor such as the graphics processor of the display control unit 123 . By outputting a power supply voltage of DC 1.05V from the step-down converter circuit 132, when power failure occurs, the power supply voltage of DC 1.05V is maintained until a longer period of time than the configuration output from the regulator circuit 133 elapses. can be maintained. As a result, when a power failure occurs, an appropriate circuit board configuration is provided that allows the operation of important electrical circuits, such as the graphics processor of the display control unit 123, to continue as much as possible in order to execute the effects in the pachinko game machine 1. be possible.

降圧コンバータ回路１３２から出力された直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１に供給され、レギュレータ回路１３３から出力される直流１．５Ｖの電源電圧により駆動するＲＡＭ１２２などの電気部品よりも先に起動可能となる。これにより、電源投入された場合に、例えば演出制御用ＣＰＵ１２０によりＲＯＭ１２１の記憶データを即座に読出できる適切な基板構成が可能になる。 The DC 3.3V power supply voltage output from the step-down converter circuit 132 is supplied to, for example, the ROM 121, and is activated before the electrical components such as the RAM 122 driven by the DC 1.5V power supply voltage output from the regulator circuit 133. It becomes possible. As a result, when the power is turned on, for example, it is possible to have an appropriate substrate configuration that allows the performance control CPU 120 to immediately read out the data stored in the ROM 121 .

レギュレータ回路１３３から出力された直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２といった、演出制御基板１２とは異なる基板として構成されたものに供給されてもよい。このように、演出制御基板１２とは異なる基板に供給される直流１．５Ｖの電源電圧を、降圧コンバータ回路１３２とは異なるレギュレータ回路１３３から出力させることで、製造コストの増加を防止するとともに、電気回路での発熱を分散する適切な基板構成が可能になる。 The DC 1.5V power supply voltage output from the regulator circuit 133 may be supplied to a board different from the effect control board 12, such as the RAM 122, for example. In this way, by outputting the DC 1.5V power supply voltage supplied to a board different from the effect control board 12 from the regulator circuit 133 different from the step-down converter circuit 132, an increase in manufacturing cost is prevented. Appropriate substrate construction that dissipates the heat generated in the electric circuit becomes possible.

（特徴部３０ＡＫに関する説明）
図１７は、本実施形態の特徴部３０ＡＫに関し、主基板１１における一方の基板面（表面）にて、ＣＰＵ１０３とＲＡＭ１０２とを接続する配線のパターンが形成された部分の構成例を示している。主基板１１では、例えばＲＡＭ１０２とＣＰＵ１０３といった、複数の電気部品を複数の信号配線により接続するために、複数の信号配線を構成する配線のパターンが形成されている。ＣＰＵ１０３は、パチンコ遊技機１における遊技の制御に関して、所定の処理を実行可能に構成された電気部品であり、ＲＡＭ１０２はＣＰＵ１０３による処理の実行に関する情報を記憶可能に構成された電気部品である。 (Description of Characteristic Portion 30AK)
FIG. 17 shows a configuration example of a portion where a wiring pattern connecting the CPU 103 and the RAM 102 is formed on one substrate surface (front surface) of the main substrate 11 in relation to the characterizing portion 30AK of the present embodiment. On the main substrate 11, a wiring pattern forming a plurality of signal wirings is formed in order to connect a plurality of electric parts such as the RAM 102 and the CPU 103 with a plurality of signal wirings. The CPU 103 is an electrical component configured to be able to execute predetermined processing regarding game control in the pachinko gaming machine 1, and the RAM 102 is an electrical component configured to be capable of storing information regarding the execution of processing by the CPU 103.

複数の信号配線を構成する配線のパターンに対し、それらの周囲あるいは信号配線間における領域にて、１または複数のグランド導体が配置されている。グランド導体は、基準グランドや特性インピーダンス調整用グランドとして機能し、グランド電圧に維持される。図１７に示す構成例では、複数のグランド導体として、複数の信号配線の周囲における領域にグランド導体３０ＡＫ１０Ｇおよびグランド導体３０ＡＫ１１Ｇが配置され、複数の信号配線間における領域にグランド導体３０ＡＫ２０Ｇが配置されている。このように、複数の信号配線を構成する配線のパターンが設けられていない空白領域となる空域部分には、１または複数のグランド導体が設けられていてもよい。これにより、複数の信号配線から放射される電磁波ノイズや信号配線間での電磁波ノイズによる電磁妨害を、防止あるいは抑制できる。 One or a plurality of ground conductors are arranged around the wiring patterns forming the plurality of signal wirings or in the regions between the signal wirings. The ground conductor functions as a reference ground and a ground for characteristic impedance adjustment, and is maintained at ground voltage. In the configuration example shown in FIG. 17, as the plurality of ground conductors, a ground conductor 30AK10G and a ground conductor 30AK11G are arranged in a region around the plurality of signal wirings, and a ground conductor 30AK20G is arranged in a region between the plurality of signal wirings. . In this manner, one or more ground conductors may be provided in an empty space portion, which is a blank area in which wiring patterns constituting a plurality of signal wirings are not provided. This makes it possible to prevent or suppress electromagnetic interference caused by electromagnetic noise radiated from a plurality of signal wirings and electromagnetic noise between signal wirings.

なお、複数の信号配線の周囲および信号配線間における双方の領域に複数のグランド導体が配置されるものに限定されず、複数の信号配線の周囲または信号配線間における一方の領域にのみグランド導体が配置されるものであってもよい。あるいは、このようなグランド導体が配置されないものであってもよい。 It should be noted that the present invention is not limited to a configuration in which a plurality of ground conductors are arranged in both areas around a plurality of signal wirings and between signal wirings, and a ground conductor is arranged only in one area around or between a plurality of signal wirings It may be arranged. Alternatively, such a ground conductor may not be arranged.

図１８は、図１７に示した複数の信号配線を構成する配線のパターンについて、より詳細に説明するための領域や区間を示している。図１８に示す領域３０ＡＫ０１Ｒは、複数の信号配線がＣＰＵ１０３に接続される側の端部における領域である。図１８に示す領域３０ＡＫ１０Ｒは、複数の信号配線がいずれも直線形状または略直線形状で互いに平行または略平行な第１形状となる領域であり、図１８に示す領域３０ＡＫ１１Ｒと領域３０ＡＫ１２Ｒは、少なくとも一部の信号配線が直線形状および略直線形状とは異なる形状で他の信号配線と平行および略平行ではない第２形状となる領域である。図１８に示す区間３０ＡＫ０ＳＣでは、複数の信号配線のうち一部の信号配線が最短または略最短の距離で接続する短距離パターンと短距離パターンに含まれない信号配線が短距離パターンよりも長い距離で接続する長距離パターンとが配置されている。 FIG. 18 shows regions and sections for more detailed description of the pattern of the wiring that constitutes the plurality of signal wirings shown in FIG. A region 30AK01R shown in FIG. 18 is a region at the end on the side where the plurality of signal wirings are connected to the CPU 103 . A region 30AK10R shown in FIG. 18 is a region in which a plurality of signal wirings are all linear or substantially linear and parallel or substantially parallel to each other in a first shape. This is a region in which the signal wiring in the portion has a second shape that is different from the linear and substantially linear shapes and is parallel and not substantially parallel to the other signal wiring. In section 30AK0SC shown in FIG. 18, a short-distance pattern in which some signal wirings among a plurality of signal wirings are connected at the shortest or substantially shortest distance, and signal wirings not included in the short-distance pattern have a longer distance than the short-distance pattern. are arranged with long-distance patterns that connect with

図１９は、図１８に示された領域３０ＡＫ０１Ｒの拡大図である。図１９に示す領域３０ＡＫ０１Ｒにおいて、複数の信号配線を構成する配線のパターンは、パターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄと、パターン３０ＡＫ１０ＣＫと、パターン３０ＡＫ１０ＣＳと、パターン３０ＡＫ１０ＲＳと、パターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａとを含んでいる。 FIG. 19 is an enlarged view of region 30AK01R shown in FIG. In the region 30AK01R shown in FIG. 19, the wiring patterns forming the plurality of signal wirings include patterns 30AK10D to 30AK13D, patterns 30AK10CK, patterns 30AK10CS, patterns 30AK10RS, and patterns 30AK10A to 30AK14A.

図２０は、図１９に示された配線のパターンに対応して、信号種類、信号同期の有無、蛇行形状の有無についての設定例を示している。図２０に示す信号種類は、各配線のパターンが構成する信号配線で伝送される電気信号の内容（用途）を示している。図２０に示す信号同期は、他の信号配線で伝送される電気信号に対する同期の有無を示している。図２０に示す蛇行形状は、ＲＡＭ１０２とＣＰＵ１０３との間を接続する各配線のパターンについて、直線形状および略直線形状とは異なる蛇行形状となる部分が設けられているか否かを示している。蛇行形状は、ミアンダ形状やジグザグ形状、あるいは折返し形状とも称され、所定区間における信号配線の延設方向に対し、信号配線が繰り返し折り曲げられることにより、例えば延設方向に直交あるいは略直交する方向に折返し往復する形状であればよい。 FIG. 20 shows setting examples of signal types, presence/absence of signal synchronization, and presence/absence of meandering shapes, corresponding to the wiring patterns shown in FIG. The signal types shown in FIG. 20 indicate the content (application) of the electrical signal transmitted through the signal wirings formed by the wiring patterns. The signal synchronization shown in FIG. 20 indicates the presence or absence of synchronization with respect to electrical signals transmitted through other signal wirings. The meandering shape shown in FIG. 20 indicates whether or not each wiring pattern connecting between the RAM 102 and the CPU 103 has a meandering portion that is different from the linear shape and the substantially linear shape. The meandering shape is also referred to as a meandering shape, a zigzag shape, or a folded shape. The signal wiring is repeatedly bent with respect to the extending direction of the signal wiring in a predetermined section. Any shape may be used as long as it is folded back and forth.

図２０に示す設定例において、配線のパターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄは、いずれもデータ信号を伝送するための信号配線を構成する。各信号配線で伝送されるデータ信号は、例えばクロック信号および他の信号配線で伝送されるデータ信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン３０ＡＫ１０ＣＫは、クロック信号を伝送するための信号配線を構成する。クロック信号は、例えばデータ信号やアドレス信号、チップセレクト信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン３０ＡＫ１０ＣＳは、チップセレクト信号を伝送するための信号配線を構成する。チップセレクト信号は、例えばクロック信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン３０ＡＫ１０ＲＳは、リセット信号を伝送するための信号配線を構成する。リセット信号は、他の信号配線で伝送される信号とは同期しない非同期で伝送される。配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａは、いずれもアドレス信号を伝送するための信号配線を構成する。各信号配線で伝送されるアドレス信号は、例えばクロック信号および他の信号配線で伝送されるアドレス信号といった、他の信号配線で伝送される信号と同期して伝送される。 In the setting example shown in FIG. 20, the wiring patterns 30AK10D to 30AK13D all form signal wirings for transmitting data signals. Data signals transmitted through each signal wiring are transmitted in synchronization with signals transmitted through other signal wirings, such as clock signals and data signals transmitted through other signal wirings. The wiring pattern 30AK10CK constitutes signal wiring for transmitting a clock signal. The clock signal is transmitted in synchronization with signals transmitted through other signal lines, such as data signals, address signals, and chip select signals. The wiring pattern 30AK10CS constitutes signal wiring for transmitting a chip select signal. The chip select signal is transmitted in synchronization with a signal transmitted through other signal wiring, such as a clock signal. The wiring pattern 30AK10RS constitutes signal wiring for transmitting a reset signal. The reset signal is transmitted asynchronously with signals transmitted through other signal wirings. The wiring patterns 30AK10A to 30AK14A constitute signal wirings for transmitting address signals. An address signal transmitted through each signal wiring is transmitted in synchronization with signals transmitted through other signal wirings, such as a clock signal and an address signal transmitted through other signal wirings.

他の信号配線で伝送される信号と同期して伝送されるデータ信号、クロック信号、チップセレクト信号、アドレス信号のうちデータ信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄには、蛇行形状がない配線のパターン３０ＡＫ１０Ｄが含まれている。配線のパターン３０ＡＫ１０Ｄが構成する信号配線で伝送されるデータ信号とは異なるデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線を構成する配線のパターンは、少なくとも一部分が直線形状および略直線形状とは異なる形状としての蛇行形状となっている。 The wiring patterns 30AK10D to 30AK13D constituting signal wirings for transmitting data signals among data signals, clock signals, chip select signals, and address signals transmitted in synchronization with signals transmitted through other signal wirings have , and wiring patterns 30AK10D that do not have meandering shapes. The wiring pattern constituting the signal wiring for transmitting the data signal, clock signal, chip select signal, and address signal different from the data signal transmitted by the signal wiring formed by the wiring pattern 30AK10D is at least partially linear. And it has a meandering shape as a shape different from the substantially linear shape.

配線のパターン３０ＡＫ１０Ｄが構成するデータ信号を伝送するための信号配線は、他のデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線に比べて、ＲＡＭ１０２とＣＰＵ１０３における接続端子間の距離が長くなっている。そこで、配線のパターン３０ＡＫ１０Ｄが構成する信号配線で伝送されるデータ信号とは異なるデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線を構成する配線のパターンは、少なくとも一部分が蛇行形状となることにより、各信号配線の配線長が同一または略同一となる。その一方で、配線のパターン３０ＡＫ１０Ｄには蛇行形状を設ける必要がない。 The signal wiring for transmitting the data signal formed by the wiring pattern 30AK10D has a greater distance between the connection terminals in the RAM 102 and the CPU 103 than the signal wiring for transmitting other data signals, clock signals, chip select signals, and address signals. distance is getting longer. Therefore, at least a portion of the wiring pattern constituting the signal wiring for transmitting the data signal, clock signal, chip select signal, and address signal different from the data signal transmitted by the signal wiring formed by the wiring pattern 30AK10D is Due to the meandering shape, the wiring length of each signal wiring becomes the same or substantially the same. On the other hand, it is not necessary to provide the wiring pattern 30AK10D with a meandering shape.

このように、同期信号を伝送するための信号配線のうち複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、例えば蛇行形状となる配線部分といった、直線形状および略直線形状とは異なる形状となる配線部分を含まないように、配線のパターンが形成されていればよい。逆にいうと、直線形状または略直線形状などの形状となる一方で蛇行形状のような直線形状および略直線形状とは異なる形状を含まない配線のパターンが構成する信号配線は、蛇行形状のような直線形状および略直線形状とは異なる形状を含む配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。あるいは、同期信号を伝送するための信号配線のうち複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、例えば蛇行形状となる配線部分といった、他の信号配線と平行および略平行な形状とは異なる形状となる配線部分を含まないように、配線のパターンが形成されていればよい。逆にいうと、他の信号配線と平行または略平行な形状となる一方で蛇行形状のような平行および略平行な形状とは異なる形状を含まない配線のパターンが構成する信号配線は、蛇行形状のような他の信号配線と平行および略平行な形状とは異なる形状を含む配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。これにより、各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差（スキュー）が発生することを、防止あるいは抑制できる。複数の信号配線で伝送される信号の遅延時間差を減少させることにより、複数の信号配線で伝送される信号の信頼性を向上させることができる。 Thus, among the signal wiring for transmitting the synchronization signal, the signal wiring in which the distance between the connection terminals of a plurality of electrical components is longer than the distance between the other connection terminals is, for example, a wiring portion having a meandering shape. It is sufficient that the wiring pattern is formed so as not to include a wiring portion having a shape different from the linear shape and the substantially linear shape. Conversely, signal wiring that is composed of a wiring pattern that has a shape such as a linear shape or a substantially linear shape but does not include a shape different from a linear shape or a substantially linear shape such as a meandering shape The distance between connection terminals in a plurality of electrical components is long compared to signal wiring configured by a wiring pattern including a shape different from a linear shape and a substantially linear shape. Alternatively, among the signal wiring for transmitting the synchronizing signal, the signal wiring in which the distance between the connection terminals of a plurality of electrical components is longer than the distance between the other connection terminals is, for example, a wiring portion that has a meandering shape. It is sufficient that the wiring pattern is formed so as not to include a wiring portion having a shape different from the shape parallel or substantially parallel to the signal wiring. Conversely, a signal wiring formed by a wiring pattern that is parallel or substantially parallel to other signal wiring but does not include a shape different from parallel and substantially parallel shapes such as a meandering shape is a meandering shape. The distance between connection terminals in a plurality of electrical components is longer than that of a signal wiring composed of a wiring pattern including a shape different from a shape parallel or substantially parallel to other signal wiring such as . This makes it possible to prevent or suppress the occurrence of a delay time difference (skew) between signals transmitted through a plurality of signal wirings by making the wiring lengths of the respective signal wirings the same or substantially the same. By reducing the delay time difference between the signals transmitted through the plurality of signal wirings, it is possible to improve the reliability of the signals transmitted through the plurality of signal wirings.

配線のパターン３０ＡＫ１０ＲＳには、蛇行形状が設けられていない。配線のパターン３０ＡＫ１０ＲＳは、非同期信号であるリセット信号を伝送するための信号配線を構成する。リセット信号などの非同期信号を伝送する場合には、他の信号配線で伝送される信号との遅延時間差を考慮する必要がない。そこで、リセット信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＲＳのように、非同期信号が伝送される信号配線を構成する配線のパターンには蛇行形状を設けない。配線のパターンに蛇行形状を設けないようにすれば、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 The wiring pattern 30AK10RS is not provided with a meandering shape. The wiring pattern 30AK10RS constitutes signal wiring for transmitting a reset signal, which is an asynchronous signal. When transmitting an asynchronous signal such as a reset signal, there is no need to consider the delay time difference from signals transmitted through other signal wirings. Therefore, like the wiring pattern 30AK10RS that constitutes the signal wiring for transmitting the reset signal, the wiring pattern that constitutes the signal wiring through which the asynchronous signal is transmitted does not have a meandering shape. If the wiring pattern is not provided with a meandering shape, an increase in substrate area for arranging the wiring pattern can be suppressed, and the size of the substrate can be reduced.

蛇行形状を設けない配線のパターンとして、グランド電圧に維持されるダミー配線を構成する配線のパターンが配置されてもよい。例えば配線のパターン３０ＡＫ１０ＲＳが構成する信号配線では、リセット信号が伝送されることに代えて、グランド電圧に維持されてもよい。配線のパターン３０ＡＫ１０ＲＳは、データ信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄ、クロック信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＫ、チップセレクト信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＳで構成される一群のパターンと、アドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａで構成される一群のパターンとの間に配置されている。配線のパターン３０ＡＫ１０ＲＳのような他の信号配線間に配置される信号配線をグランド電圧に維持されるダミー配線とすることにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。蛇行形状を設けない配線のパターンとしては、グランド電圧に維持されるダミー配線に代えて、あるいはグランド電圧に維持されるダミー配線とともに、電源電圧に維持される配線のパターンが配置されてもよい。例えば配線のパターン３０ＡＫ１０ＲＳが構成する信号配線では、リセット信号が伝送されることに代えて、電源電圧に維持されてもよい。なお、電源電圧に維持される配線のパターンは、他の信号配線を構成する配線のパターンと近接して配置すると、それぞれの信号配線どうしの電磁結合などにより、電磁波ノイズが発生するおそれがある。そこで、電源電圧に維持される配線のパターンを配置する場合には、グランド電圧に維持される配線のパターンを配置する場合と比較して、信号配線からの距離が長くなるように、各配線のパターンが形成されてもよい。これにより、信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 As a wiring pattern that does not have a meandering shape, a wiring pattern that constitutes a dummy wiring that is maintained at the ground voltage may be arranged. For example, the signal wiring formed by the wiring pattern 30AK10RS may be maintained at the ground voltage instead of transmitting the reset signal. The wiring pattern 30AK10RS includes wiring patterns 30AK10D to 30AK13D forming signal wirings for transmitting data signals, a wiring pattern 30AK10CK forming signal wirings for transmitting clock signals, and a wiring pattern 30AK10CK for transmitting chip select signals. It is arranged between a group of patterns composed of wiring patterns 30AK10CS constituting signal wiring and a group of patterns composed of wiring patterns 30AK10A to 30AK14A constituting signal wirings for transmitting address signals. there is Electromagnetic interference due to electromagnetic noise in a plurality of signal wirings can be prevented or suppressed by using dummy wirings that are maintained at ground voltage as signal wirings arranged between other signal wirings such as the wiring pattern 30AK10RS. . As a wiring pattern that does not have a meandering shape, a wiring pattern that is maintained at the power supply voltage may be arranged instead of the dummy wiring that is maintained at the ground voltage, or together with the dummy wiring that is maintained at the ground voltage. For example, the signal wiring formed by the wiring pattern 30AK10RS may be maintained at the power supply voltage instead of transmitting the reset signal. If the wiring pattern maintained at the power supply voltage is arranged close to the wiring pattern forming other signal wirings, electromagnetic wave noise may occur due to electromagnetic coupling between the respective signal wirings. Therefore, when arranging wiring patterns maintained at the power supply voltage, each wiring is arranged so that the distance from the signal wiring is longer than when arranging the wiring patterns maintained at the ground voltage. A pattern may be formed. As a result, it is possible to prevent or suppress electromagnetic interference due to electromagnetic noise in the signal wiring.

図２１は、図１８に示された領域３０ＡＫ１０Ｒの拡大図である。領域３０ＡＫ１０Ｒには、配線のパターン３０ＡＫ１０ＣＫ、３０ＡＫ１０ＣＳ、３０ＡＫ１０ＲＳ、３０ＡＫ１０Ａ～１４Ａが形成されている。これらの配線のパターンは、領域３０ＡＫ１０Ｒにおいて、複数の信号配線がいずれも直線形状または略直線形状で互いに平行または略平行な形状となるように形成されている。このように、領域３０ＡＫ１０Ｒでは、複数の信号配線を構成する配線のパターンがいずれも直線形状または略直線形状となるように形成され、複数の信号配線が互いに平行または略平行な形状となるように配線のパターンが形成されている。 FIG. 21 is an enlarged view of region 30AK10R shown in FIG. Wiring patterns 30AK10CK, 30AK10CS, 30AK10RS, and 30AK10A to 14A are formed in the region 30AK10R. These wiring patterns are formed so that all of the plurality of signal wirings are linear or substantially linear and parallel or substantially parallel to each other in the region 30AK10R. In this way, in the region 30AK10R, the wiring patterns forming the plurality of signal wirings are all formed in a linear or substantially linear shape, and the plurality of signal wirings are formed in parallel or substantially parallel to each other. A wiring pattern is formed.

図２２は、図１８に示された領域３０ＡＫ１１Ｒの拡大図である。領域３０ＡＫ１１Ｒには、領域３０ＡＫ１０Ｒと同じく、配線のパターン３０ＡＫ１０ＣＫ、３０ＡＫ１０ＣＳ、３０ＡＫ１０ＲＳ、３０ＡＫ１０Ａ～１４Ａが形成されている。これらの配線のパターンは、領域３０ＡＫ１１Ｒにおいて、少なくとも１の信号配線が直線形状または略直線形状となるように形成されている一方で、他の信号配線が直線形状および略直線形状とは異なる形状となるように形成されている。図２２に示す領域３０ＡＫ１１Ｒにおいて、例えばクロック信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＫ、チップセレクト信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＳは、複数の折り曲げ部を含むものの、いずれも直線形状または略直線形状となるように形成されている。また、図２２に示す領域３０ＡＫ１１Ｒにおいて、リセット信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＲＳは、折り曲げ部を含まない直線形状または略直線形状となるように形成されている。これに対し、図２２に示す領域３０ＡＫ１１Ｒにおいて、アドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａは、複数の折り曲げ部により蛇行形状が形成され、直線形状および略直線形状とは異なる形状となるように形成されている。 FIG. 22 is an enlarged view of region 30AK11R shown in FIG. Wiring patterns 30AK10CK, 30AK10CS, 30AK10RS, and 30AK10A to 14A are formed in the region 30AK11R, similarly to the region 30AK10R. These wiring patterns are such that at least one signal wiring is formed in a linear shape or a substantially linear shape in the region 30AK11R, while other signal wirings are formed in a shape different from the linear shape or the substantially linear shape. It is formed to be In the region 30AK11R shown in FIG. 22, for example, a wiring pattern 30AK10CK constituting signal wiring for transmitting a clock signal and a wiring pattern 30AK10CS constituting a signal wiring for transmitting a chip select signal have a plurality of bent portions. However, they are all formed to have a linear shape or a substantially linear shape. In the region 30AK11R shown in FIG. 22, the wiring pattern 30AK10RS forming the signal wiring for transmitting the reset signal is formed in a straight line shape or a substantially straight line shape without a bent portion. On the other hand, in the region 30AK11R shown in FIG. 22, the wiring patterns 30AK10A to 30AK14A forming the signal wiring for transmitting the address signal are formed in a meandering shape by a plurality of bent portions, and have a linear shape and a substantially linear shape. are formed to have different shapes.

蛇行形状が形成される部分では、例えば複数の折り曲げ部を介することにより、信号配線が本来の延設方向に対して直交する方向へと屈曲されていればよい。各折り曲げ部では、信号配線が直角よりも大きい角度（鈍角）をなすように折り曲げられることにより、信号配線の延設方向が変更された配線のパターンが形成されていればよい。この場合に、各折り曲げ部における折り曲げ量は、直角よりも小さい角度となるように、信号配線が折り曲げられる。蛇行形状が形成される部分では、第１延設方向と、この第１延設方向に対して直交または略直交する第２延設方向とに、信号配線を延設可能とし、第１延設方向の信号配線を構成する配線のパターンと、第２延設方向の信号配線を構成する配線のパターンとの間には、複数の折り曲げ部が設けられていればよい。このように、信号配線の折り曲げ量が所定角度よりも小さい角度となる複数の折り曲げ部を介して信号配線の延設方向が変更される。折り曲げ量を小さくすることにより、折り曲げ部における配線のパターン幅が大きく変化してしまうことを抑制し、伝送路の特性インピーダンスが急変することを防止して、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 In the portion where the meandering shape is formed, it is sufficient that the signal wiring is bent in a direction orthogonal to the original extension direction, for example, by interposing a plurality of bending portions. At each bent portion, it is sufficient that the signal wiring is bent at an angle (obtuse angle) larger than a right angle, thereby forming a wiring pattern in which the direction in which the signal wiring extends is changed. In this case, the signal wiring is bent so that the bending amount at each bending portion is an angle smaller than a right angle. In the portion where the meandering shape is formed, the signal wiring can be extended in a first extending direction and in a second extending direction orthogonal or substantially orthogonal to the first extending direction, and the first extending direction is provided. A plurality of bent portions may be provided between the wiring pattern forming the signal wiring in the second extending direction and the wiring pattern forming the signal wiring in the second extending direction. In this manner, the extension direction of the signal wiring is changed through a plurality of bent portions where the amount of bending of the signal wiring is smaller than the predetermined angle. By reducing the amount of bending, it is possible to suppress a large change in the pattern width of the wiring at the bent portion, prevent a sudden change in the characteristic impedance of the transmission line, and prevent electromagnetic noise caused by electromagnetic wave noise in multiple signal wiring. Interference is prevented or suppressed.

各信号配線では、折り曲げ部の位置が他の信号配線における折り曲げ部の位置から所定長より長い距離となるように、複数の折り曲げ部が配置されていればよい。所定長は、例えば２ｍｍ～５ｍｍの範囲に含まれる一定長といった、基板設計上の観点から予め定められた長さであればよい。信号配線の折り曲げ部では、特性インピーダンスの変化などにより、電磁波ノイズが発生しやすくなる。複数の信号配線に含まれる１の信号配線を構成する配線のパターンが形成する折り曲げ部は、複数の信号配線に含まれる他の信号配線を構成する配線のパターンが形成する折り曲げ部と接近して配置されると、各信号配線で伝送される信号が電磁波ノイズの影響を受けやすくなるおそれがある。そこで、複数の信号配線に含まれる１の信号配線を構成する配線のパターンが形成する折り曲げ部と、複数の信号配線に含まれる他の信号配線を構成する配線のパターンが形成する折り曲げ部とが、所定長より長い距離となるように間隔をあけて配置することにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 In each signal wiring, a plurality of bent portions may be arranged such that the bent portions are located at a distance longer than a predetermined length from the bent portions of the other signal wirings. The predetermined length may be a predetermined length from the viewpoint of board design, such as a fixed length within the range of 2 mm to 5 mm. Electromagnetic noise is likely to occur at the bent portion of the signal wiring due to changes in characteristic impedance and the like. The bent portion formed by the wiring pattern forming one signal wiring included in the plurality of signal wirings is close to the bent portion formed by the wiring pattern forming another signal wiring included in the plurality of signal wirings. If they are arranged, there is a risk that signals transmitted through each signal wiring will be susceptible to electromagnetic wave noise. Therefore, a bent portion formed by a wiring pattern that constitutes one signal wiring included in the plurality of signal wirings and a bent portion formed by a wiring pattern that constitutes another signal wiring included in the plurality of signal wirings. By arranging the signal wirings at intervals longer than a predetermined length, it is possible to prevent or suppress electromagnetic interference due to electromagnetic noise in a plurality of signal wirings.

また、領域３０ＡＫ１１Ｒでは、少なくとも１の信号配線が平行および略平行とは異なる形状となるように形成されている。図２２に示す領域３０ＡＫ１１Ｒにおいて、例えばクロック信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＫと、チップセレクト信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＳは、いずれも複数の折り曲げ部を介しながら、全体として互いの信号配線が平行または略平行な形状となるように形成されている。これに対し、図２２に示す領域３０ＡＫ１１Ｒにおいて、アドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａは、複数の折り曲げ部により蛇行形状が形成されているので、全体として互いの信号配線が平行または略平行とは異なる形状となるように形成されている。 Also, in the region 30AK11R, at least one signal wiring is formed to have a shape different from parallel and substantially parallel. In the region 30AK11R shown in FIG. 22, for example, the wiring pattern 30AK10CK constituting the signal wiring for transmitting the clock signal and the wiring pattern 30AK10CS constituting the signal wiring for transmitting the chip select signal are both of a plurality of wiring patterns. The signal wirings are formed so as to be parallel or substantially parallel to each other as a whole through the bent portions. On the other hand, in the region 30AK11R shown in FIG. 22, the wiring patterns 30AK10A to 30AK14A forming the signal wiring for transmitting the address signal are formed in a meandering shape by a plurality of bent portions. The signal wiring is formed to have a shape different from parallel or substantially parallel.

図２２に示す領域３０ＡＫ１１Ｒでは、複数の信号配線のうち少なくとも１の信号配線が、平行および略平行な形状とは異なる蛇行形状などの形状となっている。この領域３０ＡＫ１１Ｒにおいて、信号配線を構成する配線のパターンに近接するスペース領域３０ＡＫ０ＳＰには、少なくとも信号配線と同一の基板上で導体が設けられていない。スペース領域３０ＡＫ０ＳＰは、例えばアドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａのうち領域３０ＡＫ１１Ｒにて蛇行形状が設けられた配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１３Ａに近接している。スペース領域３０ＡＫ０ＳＰには導体が設けられていないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。蛇行形状となる配線のパターンに近接する領域に導体が設けられている場合には、信号配線から電磁波が放射される可能性があり、信号配線と導体との電磁結合などにより、電磁波ノイズが発生するおそれがある。そこで、例えばスペース領域３０ＡＫ０ＳＰのように、蛇行形状が設けられた配線のパターンに近接する領域には導体が設けられないことで、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 In the region 30AK11R shown in FIG. 22, at least one signal wiring among the plurality of signal wirings has a meandering shape that is different from parallel and substantially parallel shapes. In the area 30AK11R, the space area 30AK0SP adjacent to the wiring pattern forming the signal wiring is provided with no conductor at least on the same substrate as the signal wiring. The space region 30AK0SP is close to the wiring patterns 30AK10A to 30AK13A provided with a serpentine shape in the region 30AK11R among the wiring patterns 30AK10A to 30AK14A forming the signal wiring for transmitting the address signal, for example. Since no conductor is provided in the space area 30AK0SP, it is possible to prevent or suppress electromagnetic interference due to electromagnetic noise in a plurality of signal wirings. If a conductor is provided in an area close to the meandering wiring pattern, electromagnetic waves may be radiated from the signal wiring, and electromagnetic wave noise may be generated due to electromagnetic coupling between the signal wiring and the conductor. There is a risk of Therefore, by not providing a conductor in an area close to the meandering wiring pattern, such as the space area 30AK0SP, it is possible to prevent or suppress electromagnetic interference due to electromagnetic noise in a plurality of signal wirings. be done.

図２３は、多層配線基板として形成された主基板１１の構成例を示す断面図である。図２３に示す主基板１１は、合成樹脂を重ねて形成された多層構造を有し、各層の表面または内層には様々な配線のパターンを形成可能とされている。このような多層構造を有する主基板１１に形成された配線のパターンを介して、例えばＲＡＭ１０２とＣＰＵ１０３といった、複数の電子部品が電気的に接続される。図２３に示す主基板１１の多層構造は、表面層３０ＡＫ１Ｓと、グランド層３０ＡＫ１Ｌと、電源層３０ＡＫ２Ｌと、配線層３０ＡＫ３Ｌと、電源層３０ＡＫ４Ｌと、裏面層３０ＡＫ２Ｓとを含んでいる。 FIG. 23 is a cross-sectional view showing a configuration example of the main board 11 formed as a multilayer wiring board. The main substrate 11 shown in FIG. 23 has a multi-layer structure formed by stacking synthetic resins, and various wiring patterns can be formed on the surface or inner layer of each layer. A plurality of electronic components such as the RAM 102 and the CPU 103 are electrically connected via the wiring pattern formed on the main substrate 11 having such a multilayer structure. The multilayer structure of the main substrate 11 shown in FIG. 23 includes a surface layer 30AK1S, a ground layer 30AK1L, a power layer 30AK2L, a wiring layer 30AK3L, a power layer 30AK4L, and a back layer 30AK2S.

主基板１１における一方の基板面となる表面には、表面層３０ＡＫ１Ｓが設けられ、信号配線を構成する配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐが形成されている。主基板１１における他方の基板面となる裏面には、裏面層３０ＡＫ２Ｓが設けられ、信号配線を構成する配線のパターン３０ＡＫ２０Ｐが形成されている。主基板１１の表面層３０ＡＫ１Ｓに形成された配線のパターン３０ＡＫ１０Ｐは、主基板１１の表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓを貫通するスルーホール３０ＡＫ１Ｈを介して、裏面層３０ＡＫ２Ｓに形成された配線のパターン３０ＡＫ２０Ｐと電気的に接続されている。主基板１１の表面層３０ＡＫ１Ｓに形成された配線のパターン３０ＡＫ１１Ｐは、主基板１１の表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓを貫通するスルーホール３０ＡＫ２Ｈを介して、裏面層３０ＡＫ２Ｓに形成された配線のパターン３０ＡＫ２０Ｐと電気的に接続されている。このように、主基板１１には、一方の基板面となる表面に設けられた表面層３０ＡＫ１Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐと、他方の基板面となる裏面に設けられた裏面層３０ＡＫ２Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ２０Ｐとを、電気的に接続可能なスルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈが設けられている。 A surface layer 30AK1S is provided on one substrate surface of the main substrate 11, and a wiring pattern 30AK10P and a wiring pattern 30AK11P constituting signal wiring are formed. A rear surface layer 30AK2S is provided on the rear surface of the main substrate 11, which is the other substrate surface, and a wiring pattern 30AK20P constituting signal wiring is formed. The wiring pattern 30AK10P formed on the surface layer 30AK1S of the main substrate 11 is connected to the wiring pattern 30AK20P formed on the back layer 30AK2S via the through holes 30AK1H penetrating the surface layer 30AK1S and the back layer 30AK2S of the main substrate 11. electrically connected. The wiring pattern 30AK11P formed on the surface layer 30AK1S of the main substrate 11 is connected to the wiring pattern 30AK20P formed on the back layer 30AK2S via the through holes 30AK2H penetrating the surface layer 30AK1S and the back layer 30AK2S of the main substrate 11. electrically connected. In this way, the main substrate 11 has the wiring patterns 30AK10P and 30AK11P forming the signal wirings in the surface layer 30AK1S provided on the surface serving as one substrate surface, and the wiring patterns 30AK11P provided on the back surface serving as the other substrate surface. A through-hole 30AK1H and a through-hole 30AK2H are provided to electrically connect the wiring pattern 30AK20P forming the signal wiring in the back surface layer 30AK2S.

図２３に示すＲＡＭ１０２とＣＰＵ１０３を接続する複数の信号配線に含まれる各信号配線の配線長は、表面層３０ＡＫ１Ｓに形成された配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐと、裏面層３０ＡＫ２Ｓに形成された配線のパターン３０ＡＫ２０Ｐとが構成する信号配線の配線長だけでなく、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈの長さを含めて、同一または略同一となる。図２３に示す多層構造を有する主基板１１において、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈの長さを含めて、各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差が発生することを、防止あるいは抑制できる。主基板１１のような多層配線基板において複数の信号配線で伝送される信号の遅延時間差を減少させることにより、複数の信号配線で伝送される信号の信頼性を向上させることができる。 The wiring length of each signal wiring included in the plurality of signal wirings connecting the RAM 102 and the CPU 103 shown in FIG. Not only the wiring length of the signal wiring formed by the pattern 30AK20P but also the lengths of the through holes 30AK1H and 30AK2H are the same or substantially the same. In the main substrate 11 having a multilayer structure shown in FIG. 23, the wiring length of each signal wiring including the length of the through hole 30AK1H and the through hole 30AK2H is set to be the same or substantially the same, and the signal transmitted by the plurality of signal wirings is It is possible to prevent or suppress the occurrence of the delay time difference. By reducing the delay time difference between signals transmitted through a plurality of signal wirings in a multilayer wiring board such as the main substrate 11, the reliability of signals transmitted through the plurality of signal wirings can be improved.

図２３に示す多層構造を有する主基板１１において、表面層３０ＡＫ１Ｓに隣接する導体層として、グランド層３０ＡＫ１Ｌが設けられている。グランド層３０ＡＫ１Ｌには、１または複数のグランド導体が配置され、グランド導体はグランド電圧に維持される。表面層３０ＡＫ１Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐは、少なくともいずれか一方のパターンにおいて、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されていればよい。このような表面層３０ＡＫ１Ｓに隣接する導体層としてのグランド層３０ＡＫ１Ｌでは、信号の伝送が行われない。配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐが形成された表面層３０ＡＫ１Ｓに隣接する導体層で信号の伝送が行われないので、配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐが構成する複数の信号配線で伝送される信号が電磁波ノイズの影響を受けにくくなり、他の信号配線に電磁波ノイズの影響が及ぶことも、防止あるいは抑制できる。 In the main substrate 11 having a multilayer structure shown in FIG. 23, a ground layer 30AK1L is provided as a conductor layer adjacent to the surface layer 30AK1S. One or more ground conductors are arranged on the ground layer 30AK1L, and the ground conductors are maintained at ground voltage. In at least one of the pattern 30AK10P and the pattern 30AK11P of the wiring that constitute the signal wiring in the surface layer 30AK1S, a plurality of signal wirings are parallel and substantially parallel in a shape different from a linear shape and a substantially linear shape, such as a meandering shape. It is sufficient that the region is formed so as to include a region having a shape different from the normal shape. Signal transmission is not performed in the ground layer 30AK1L as a conductor layer adjacent to the surface layer 30AK1S. Since no signal is transmitted in the conductor layer adjacent to the surface layer 30AK1S on which the wiring pattern 30AK10P and the wiring pattern 30AK11P are formed, the signal transmitted through the plurality of signal wirings formed by the wiring pattern 30AK10P and the wiring pattern 30AK11P is an electromagnetic wave. It becomes less susceptible to noise, and it is possible to prevent or suppress the influence of electromagnetic wave noise on other signal wiring.

図２３に示す多層構造を有する主基板１１の裏面層３０ＡＫ２Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ２０Ｐが、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されてもよい。このような裏面層３０ＡＫ２Ｓに隣接する導体層としての電源層３０ＡＫ４Ｌでは、信号の伝送が行われない。電源層３０ＡＫ４Ｌには、１または複数の電源導体が配置され、電源導体は電源電圧に維持される。配線のパターン３０ＡＫ２０Ｐが形成された裏面層３０ＡＫ２Ｓに隣接する導体層で信号の伝送が行われないので、配線のパターン３０ＡＫ２０Ｐが構成する複数の信号配線で伝送される信号が電磁波ノイズの影響を受けにくくなり、他の信号配線に電磁波ノイズの影響が及ぶことも、防止あるいは抑制できる。主基板１１のような多層配線基板において複数の信号配線が設けられる層に隣接する導体層では信号の伝送が行われないないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。 The wiring pattern 30AK20P forming the signal wiring on the back layer 30AK2S of the main substrate 11 having a multilayer structure shown in FIG. It may be formed so as to include a region having a shape different from the parallel shape. Signal transmission is not performed in the power supply layer 30AK4L as a conductor layer adjacent to the back surface layer 30AK2S. The power layer 30AK4L has one or more power conductors that are maintained at the power supply voltage. Since no signal is transmitted in the conductor layer adjacent to the back layer 30AK2S on which the wiring pattern 30AK20P is formed, the signals transmitted through the plurality of signal wirings formed by the wiring pattern 30AK20P are less susceptible to electromagnetic wave noise. As a result, it is possible to prevent or suppress the influence of electromagnetic wave noise on other signal wirings. Preventing or suppressing electromagnetic interference due to electromagnetic noise in a plurality of signal wirings by not transmitting signals in a conductor layer adjacent to a layer provided with a plurality of signal wirings in a multilayer wiring board such as the main substrate 11 is planned.

図２３に示す多層構造を有する主基板１１の配線層３０ＡＫ３Ｌにおいて信号配線を構成する配線のパターンが、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されてもよい。このような配線層３０ＡＫ３Ｌに隣接する導体層としての電源層３０ＡＫ２Ｌや電源層３０ＡＫ４Ｌでは、信号の伝送が行われない。主基板１１のような多層配線基板において複数の信号配線が設けられる配線層３０ＡＫ３Ｌに隣接する導体層では信号の伝送が行われないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。ただし、多層配線基板に設けられた内層の導体層である配線層３０ＡＫ３Ｌにおいて信号配線を構成する配線のパターンが蛇行形状などの形状となる領域を含むように形成された場合には、信号配線の断線などによる障害が発生した場合に、配線層３０ＡＫ３Ｌにおける信号配線の状態を基板の外部から確認することが困難になるおそれがある。これに対し、主基板１１の表面層３０ＡＫ１Ｓや裏面層３０ＡＫ２Ｓといった、主基板１１が備える一方の基板面や他方の基板面において信号配線を構成する配線のパターンが蛇行形状などの形状となる領域を含むように形成された場合には、信号配線の断線などによる障害が発生した場合に、表面層３０ＡＫ１Ｓや裏面層３０ＡＫ２Ｓにおける信号配線の状態を基板の外部から確認しやすい適切な基板構成が可能になる。 In the wiring layer 30AK3L of the main substrate 11 having the multilayer structure shown in FIG. It may be formed so as to include a region having a shape different from the normal shape. Signal transmission is not performed in the power supply layer 30AK2L and the power supply layer 30AK4L as conductor layers adjacent to the wiring layer 30AK3L. In a multilayer wiring board such as the main board 11, no signal is transmitted in the conductor layer adjacent to the wiring layer 30AK3L in which a plurality of signal wirings are provided, thereby preventing electromagnetic interference due to electromagnetic noise in the plurality of signal wirings. Suppression is achieved. However, if the wiring pattern constituting the signal wiring in the wiring layer 30AK3L, which is the inner conductor layer provided in the multilayer wiring board, is formed so as to include an area having a shape such as a meandering shape, the signal wiring If a failure such as disconnection occurs, it may be difficult to check the state of the signal wiring in the wiring layer 30AK3L from the outside of the substrate. On the other hand, on one substrate surface and the other substrate surface of the main substrate 11, such as the surface layer 30AK1S and the back surface layer 30AK2S of the main substrate 11, the wiring pattern constituting the signal wiring has a meandering shape. When formed so as to include the signal wiring, when a failure occurs due to disconnection of the signal wiring, etc., an appropriate board configuration is possible in which the state of the signal wiring on the surface layer 30AK1S and the back layer 30AK2S can be easily checked from the outside of the board. Become.

主基板１１の表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓを貫通するスルーホールは、図２３に示すスルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈに限定されず、より多くのスルーホールが設けられ、複数の信号配線における各信号配線の配線長を同一または略同一にするために用いられてもよい。複数の信号配線を構成する配線のパターンのうちには、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈのようなスルーホールを介することなく、例えば主基板１１の表面層３０ＡＫ１Ｓのみに信号配線が配置されるように形成されたパターンが含まれてもよい。配線のパターン３０ＡＫ１０Ｄが構成するデータ信号を伝送するための信号配線といった、複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈのようなスルーホールを介することなく、主基板１１の表面層３０ＡＫ１Ｓのみに信号配線が配置されてもよい。逆にいうと、表面層３０ＡＫ１Ｓなど１の導体層にてスルーホールを介することなく形成された配線のパターンが構成する信号配線は、表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓなど複数の導体層にてスルーホールを介して電気的に接続可能となるように形成された配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。 The through-holes penetrating the surface layer 30AK1S and the back layer 30AK2S of the main substrate 11 are not limited to the through-holes 30AK1H and through-holes 30AK2H shown in FIG. It may be used to make the wiring lengths of the wirings the same or substantially the same. Among the wiring patterns constituting a plurality of signal wirings, the signal wirings are arranged only on the surface layer 30AK1S of the main substrate 11, for example, without passing through holes such as the through holes 30AK1H and 30AK2H. Formed patterns may also be included. A signal wiring having a longer distance between connection terminals in a plurality of electric components than the distance between other connection terminals, such as a signal wiring for transmitting a data signal configured by the wiring pattern 30AK10D, has a through hole 30AK1H and a through hole 30AK1H. The signal wiring may be arranged only on the surface layer 30AK1S of the main substrate 11 without passing through a through hole such as the hole 30AK2H. Conversely, a signal wiring formed by a wiring pattern formed in one conductor layer such as the surface layer 30AK1S without through-holes through a plurality of conductor layers such as the surface layer 30AK1S and the back layer 30AK2S. The distance between connection terminals in a plurality of electrical components is longer than that of signal wiring formed by wiring patterns formed so as to be electrically connectable through the wiring.

複数の信号配線が隣接して設けられる場合には、図２２に示したスペース領域３０ＡＫ０ＳＰのように、小さな空白領域が形成される。この空白領域にスルーホールを設け、例えばグランド層３０ＡＫ１Ｌといった他の導体層と電気的に接続されるように、銅などの導電材料が埋設されたスルーホール電極を有する構成とすることも考えられる。空白領域にスルーホール電極のような導体が設けられる構成では、例えば空白領域における電界分布を安定させるために、多数のスルーホール電極が配置される場合もある。この場合には、主基板１１の表面層３０ＡＫ１Ｓのみでなく、裏面層３０ＡＫ２Ｓにも、例えばバンプといった、スルーホール電極に対応する構造物が配置され、基板上における配線パターンの設計が制約されるという不都合が生じるおそれがある。また、多層配線基板に設けられた内層の導体層であるグランド層３０ＡＫ１Ｌや電源層３０ＡＫ２Ｌ、３０ＡＫ４Ｌなどでは、スルーホール電極が設けられる場合に、そのスルーホール電極の周囲では導体層のパターンを除去することになり、グランド層３０ＡＫ１Ｌや電源層３０ＡＫ２Ｌ、３０ＡＫ４Ｌなど内層の導体層におけるパターンが分断され、導体層におけるパターンの設計が困難になるという不都合が生じるおそれがある。さらに、スルーホール電極に代えて、例えばダミーパッドのような導体が空白領域に設けられ、他の導体層とは接続されないような構成では、この導体が外部からの電磁波ノイズによる影響を受けたり、この導体が複数の信号配線に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、信号配線を構成する配線のパターンに近接するスペース領域３０ＡＫ０ＳＰには、導体が設けられないことにより、これらの不都合が生じることを、防止あるいは抑制できる。 When a plurality of signal wirings are provided adjacently, a small blank area is formed like the space area 30AK0SP shown in FIG. It is also conceivable to provide a through-hole in this blank area and have a through-hole electrode embedded with a conductive material such as copper so as to be electrically connected to another conductor layer such as the ground layer 30AK1L. In a configuration in which a conductor such as a through-hole electrode is provided in a blank area, a large number of through-hole electrodes may be arranged, for example, in order to stabilize the electric field distribution in the blank area. In this case, not only the surface layer 30AK1S of the main substrate 11 but also the back layer 30AK2S are provided with structures corresponding to the through-hole electrodes, such as bumps, which limits the design of the wiring pattern on the substrate. Inconvenience may occur. In addition, when through-hole electrodes are provided in the ground layer 30AK1L, power supply layers 30AK2L, 30AK4L, etc., which are inner conductor layers provided in the multilayer wiring board, the pattern of the conductor layer is removed around the through-hole electrodes. As a result, the patterns in the inner conductor layers such as the ground layer 30AK1L and the power supply layers 30AK2L and 30AK4L are divided, and there is a possibility that the design of the patterns in the conductor layers becomes difficult. Furthermore, instead of through-hole electrodes, for example, conductors such as dummy pads are provided in blank areas and are not connected to other conductor layers. This conductor may affect a plurality of signal wirings with electromagnetic wave noise, which may cause adverse effects such as electromagnetic interference. On the other hand, since no conductor is provided in the space region 30AK0SP adjacent to the wiring pattern forming the signal wiring, it is possible to prevent or suppress the occurrence of these problems.

その他、図２２に示したスペース領域３０ＡＫ０ＳＰのように、複数の信号配線が隣接して設けられる場合に形成される空白領域には、例えば基板固定用のネジ穴といった、基板の構成材料とは異なる材料が用いられる構造物が設けられないようにしてもよい。基板固定用のネジ穴が設けられた場合には、ネジ止めにより基板を固定した場合に、ネジの構成材料が外部からの電磁波ノイズによる影響を受け、他の信号配線にも電磁妨害などの悪影響を与える不都合が生じるおそれがある。また、基板に含まれる絶縁層とは誘電率が異なる合成樹脂や誘電材料を用いた構造物、あるいは基板に含まれる導体層とは電気伝導率が異なる合成樹脂や金属材料を用いた構造物が、複数の信号配線に近接した空白領域に設けられた場合には、これらの構造物が外部からの電磁波ノイズによる影響を受けたり、これらの構造物が複数の信号配線に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、信号配線を構成する配線のパターンに近接するスペース領域３０ＡＫ０ＳＰなどの空白領域には、基板の構成材料とは異なる材料を用いた構造物が設けられないことにより、これらの不都合が生じることを、防止あるいは抑制できる。 In addition, as in the space region 30AK0SP shown in FIG. 22, a blank region formed when a plurality of signal wirings are provided adjacently has, for example, a screw hole for fixing the substrate, which is different from the constituent material of the substrate. A structure in which the material is used may not be provided. If screw holes are provided for fixing the board, when the board is fixed with screws, the materials used to make the screws will be affected by electromagnetic noise from the outside, and other signal wiring will be adversely affected by electromagnetic interference. There is a possibility that the inconvenience of giving In addition, there are structures using synthetic resins or dielectric materials with different dielectric constants from the insulating layers included in the substrate, or structures using synthetic resins or metal materials with different electrical conductivity from the conductor layers included in the substrate. , when provided in a blank area close to a plurality of signal wirings, these structures may be affected by electromagnetic noise from the outside, or these structures may affect the plurality of signal wirings by electromagnetic noise. As a result, problems such as electromagnetic interference may occur. On the other hand, blank areas such as the space area 30AK0SP adjacent to the pattern of the wiring forming the signal wiring are not provided with a structure using a material different from the constituent material of the substrate, and these disadvantages occur. can be prevented or suppressed.

図１８に示す区間３０ＡＫ０ＳＣでは、データ信号を伝送するための複数の信号配線を形成する配線のパターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄのうち１のパターン３０ＡＫ１３Ｄが、蛇行形状といった、直線形状および略直線形状とは異なる形状で他の信号配線と平行および略平行な形状とは異なる形状となる信号配線の部分を含むように形成されている。これに対し、少なくともパターン３０ＡＫ１０Ｄおよびパターン３０ＡＫ１１Ｄは、区間３０ＡＫ０ＳＣにて、蛇行形状を含むことなく、直線形状または略直線形状で互いの信号配線が平行または略平行な形状となるように形成されている。したがって、パターン３０ＡＫ１０Ｄおよびパターン３０ＡＫ１１Ｄは、信号配線が区間３０ＡＫ０ＳＣを最短または略最短で接続するパターンとなる。これに対し、パターン３０ＡＫ１２Ｄおよびパターン３０ＡＫ１３Ｄは、信号配線が区間３０ＡＫ０ＳＣをパターン３０ＡＫ１０Ｄおよびパターン３０ＡＫ１１Ｄよりも長い距離で接続するパターンとなる。 In the section 30AK0SC shown in FIG. 18, one pattern 30AK13D among wiring patterns 30AK10D to 30AK13D forming a plurality of signal wirings for transmitting data signals has a shape different from a linear shape or a substantially linear shape, such as a meandering shape. are formed so as to include a part of the signal wiring that has a shape different from the parallel or substantially parallel shape with the other signal wiring. On the other hand, at least the pattern 30AK10D and the pattern 30AK11D are formed in the section 30AK0SC so that the signal wirings are parallel or substantially parallel in a linear or substantially linear shape without including a meandering shape. . Therefore, the pattern 30AK10D and the pattern 30AK11D are patterns in which the signal wiring connects the sections 30AK0SC at the shortest or substantially shortest distance. On the other hand, the pattern 30AK12D and the pattern 30AK13D are patterns in which the signal wiring connects the section 30AK0SC at a longer distance than the pattern 30AK10D and the pattern 30AK11D.

区間３０ＡＫ０ＳＣにて、パターン３０ＡＫ１３Ｄが構成する信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となっている部分では、他のパターン３０ＡＫ１０Ｄ～パターン３０ＡＫ１２Ｄが構成する信号配線は直線形状または略直線形状となるように形成されている。このように、複数の信号配線を構成する配線のパターンのうち１の配線のパターンにより構成される信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となっている部分では、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となるように形成されてもよい。１の配線のパターンにより構成される信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となる部分は、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となる部分と重複しないように形成されてもよい。蛇行形状などの直線形状および略直線形状とは異なる形状となる部分が、複数の信号配線について重複しないように配線のパターンが形成されることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 In the section 30AK0SC, in the portion where the signal wiring formed by the pattern 30AK13D has a shape different from a linear shape such as a meandering shape or a substantially linear shape, the signal wiring formed by the other patterns 30AK10D to 30AK12D is linear or nonlinear. It is formed to have a substantially linear shape. In this way, in the portion where the signal wiring formed by one wiring pattern among the wiring patterns constituting a plurality of signal wirings has a shape different from a linear shape such as a meandering shape or a substantially linear shape, other wiring patterns are formed. The signal wiring configured by the wiring pattern may be formed in a linear shape or a substantially linear shape. In the portion where the signal wiring formed by one wiring pattern has a shape different from a linear shape or substantially linear shape such as a meandering shape, the signal wiring formed by another wiring pattern has a linear shape or a substantially linear shape. It may be formed so as not to overlap with the other portion. Wiring patterns are formed so that portions that are different from linear or substantially linear shapes, such as meandering shapes, do not overlap for a plurality of signal wirings, thereby suppressing an increase in substrate area for arranging wiring patterns. As a result, the size of the substrate can be reduced.

図２４は、複数の信号配線が蛇行形状となる部分が重複しない配線のパターンについて、他の形成例を示している。図２４に示す領域３０ＡＫ２０Ｒでも、複数の信号配線を構成する配線のパターンのうち１の配線パターンにより構成される信号配線が蛇行形状となっている部分では、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となるように形成されている。そして、第１配線のパターンにより構成される第１信号配線が蛇行形状となる部分である第１蛇行部が終了すると、第１配線のパターンとは異なる第２配線のパターンにより構成される第２信号配線が蛇行形状となる部分である第２蛇行部が開始されるように、複数の信号配線を構成する配線のパターンが形成されている。第１蛇行部では、第１信号配線以外の信号配線を構成する配線のパターンとして、第２信号配線を構成する第２配線のパターンを含めた配線のパターンは、各パターンにより構成される信号配線が平行または略平行な形状となるように形成されていればよい。第２蛇行部では、第２信号配線以外の信号配線を構成する配線のパターンとして、第１信号配線を構成する第１配線のパターンを含めた配線のパターンは、各パターンにより構成される信号配線が平行または略平行な形状となるように形成されていればよい。第１蛇行部が終了してから第２蛇行部が開始されるので、第１蛇行部は第２蛇行部と重複しないように配置されている。これにより、多数の信号配線について蛇行形状などの直線形状および略直線形状とは異なる形状となる部分を設けた場合でも、配線のパターンを配置する基板面積の増大が可及的に抑制されて、基板の小型化を図ることができる。 FIG. 24 shows another formation example of a wiring pattern in which portions of a plurality of signal wirings having a meandering shape do not overlap. In the region 30AK20R shown in FIG. 24 as well, in the portion where the signal wiring formed by one wiring pattern among the wiring patterns constituting a plurality of signal wirings has a meandering shape, the signal wiring formed by the other wiring patterns is formed. The wiring is formed in a straight line shape or a substantially straight line shape. Then, when the first signal wiring formed by the pattern of the first wiring ends in the meandering portion, the second wiring formed by the pattern of the second wiring different from the pattern of the first wiring is completed. A wiring pattern that constitutes a plurality of signal wirings is formed so that a second meandering portion, which is a portion in which the signal wirings have a meandering shape, starts. In the first meandering portion, the wiring pattern including the pattern of the second wiring constituting the second signal wiring as the wiring pattern constituting the signal wiring other than the first signal wiring is the signal wiring formed by each pattern. are formed so as to be parallel or substantially parallel. In the second meandering portion, the wiring pattern including the pattern of the first wiring constituting the first signal wiring as the wiring pattern constituting the signal wiring other than the second signal wiring is the signal wiring composed of each pattern. are formed so as to be parallel or substantially parallel. Since the second meandering portion starts after the first meandering portion ends, the first meandering portion is arranged so as not to overlap with the second meandering portion. As a result, even when a large number of signal wirings are provided with a portion having a shape different from a linear shape such as a meandering shape or a substantially linear shape, an increase in the substrate area for arranging wiring patterns is suppressed as much as possible. The size of the substrate can be reduced.

複数の信号配線が蛇行形状となる部分が重複しない配線のパターンは、各信号配線の配線長が同一または略同一となるように形成される。こうした複数の信号配線を構成する配線のパターンのうち第１配線のパターンにより構成される第１信号配線は、第２配線のパターンにより構成される第２信号配線が直線形状または略直線形状となる第２直線部に対応して蛇行形状となる第１蛇行部を含む。また、複数の信号配線を構成する配線パターンのうち第２配線のパターンにより構成される第２信号配線は、第１配線のパターンにより構成される第１信号配線が直線形状または略直線形状となる第１直線部に対応して蛇行形状となる第２蛇行部を含む。このように第１蛇行部や第２蛇行部などが含まれることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 A wiring pattern in which a plurality of signal wirings do not overlap each other in a meandering shape is formed so that the wiring length of each signal wiring is the same or substantially the same. Among the wiring patterns constituting the plurality of signal wirings, the first signal wiring formed by the pattern of the first wiring has a linear shape or a substantially linear shape in the second signal wiring formed by the pattern of the second wiring. It includes a first meandering portion that has a meandering shape corresponding to the second straight portion. Further, in the wiring patterns constituting the plurality of signal wirings, the second signal wiring formed by the pattern of the second wiring has the first signal wiring formed by the pattern of the first wiring having a linear shape or a substantially linear shape. It includes a second meandering portion that has a meandering shape corresponding to the first straight portion. By including the first meandering portion and the second meandering portion in this way, an increase in the area of the substrate where the wiring pattern is arranged can be suppressed, and the size of the substrate can be reduced.

あるいは、第１配線のパターンにより構成される第１信号配線が蛇行形状となる第１蛇行部は、第２配線のパターンにより構成される第２信号配線が蛇行形状となる第２蛇行部と異なる方向に信号配線を蛇行させてもよい。このように信号配線を蛇行させることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 Alternatively, the first meandering portion in which the first signal wiring formed by the pattern of the first wiring has a meandering shape is different from the second meandering portion in which the second signal wiring formed by the pattern of the second wiring has a meandering shape. The signal wiring may meander in the direction. By making the signal wiring meander in this way, an increase in substrate area for arranging wiring patterns can be suppressed, and the size of the substrate can be reduced.

あるいは、複数の信号配線が蛇行形状となる配線のパターンは、信号配線の配線幅が狭い第１配線のパターンと、信号配線の配線幅が広い第２配線のパターンとを含んでいてもよい。このように配線のパターンが形成されることにより、例えば複数の信号配線で伝送される信号の種類などに応じて、適切な伝送路特性を有する信号配線が構成され、複数の信号配線で伝送される信号の信頼性を向上させることができる。 Alternatively, the wiring pattern in which a plurality of signal wirings have a meandering shape may include a first wiring pattern having a narrow wiring width and a second wiring pattern having a wide wiring width. By forming the wiring pattern in this manner, signal wiring having appropriate transmission path characteristics is formed according to, for example, the types of signals transmitted by the plurality of signal wirings, and transmission is performed by the plurality of signal wirings. signal reliability can be improved.

あるいは、複数の信号配線のうち一部または全部の信号配線が、例えば蛇行形状といった、直線形状および略直線形状とは異なる形状であるとともに、互いに平行または略平行な形状となるように、配線のパターンが形成される平行蛇行部を設けてもよい。平行蛇行部を設けることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 Alternatively, the wiring is arranged so that some or all of the plurality of signal wirings have a shape, such as a meandering shape, which is different from a linear shape and a substantially linear shape, and parallel or substantially parallel to each other. Parallel serpentines may be provided that are patterned. By providing the parallel meandering portion, it is possible to reduce the size of the substrate by suppressing an increase in the area of the substrate where the wiring pattern is arranged.

あるいは、複数の信号配線のうち一部または全部の信号配線が、例えば蛇行形状といった、直線形状および略直線形状とは異なる形状となる非直線部にて、１の信号配線と他の信号配線とに接続された電気部品が実装されるように、配線のパターンが形成されてもよい。このように電気部品を実装することにより、配線のパターンや電気部品などを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 Alternatively, in a non-linear portion where some or all of a plurality of signal wirings have a shape different from a linear shape or a substantially linear shape, such as a meandering shape, one signal wiring and another signal wiring may be separated. A wiring pattern may be formed so that an electrical component connected to the wiring is mounted. By mounting electrical components in this manner, an increase in substrate area for arranging wiring patterns, electrical components, and the like can be suppressed, and the size of the substrate can be reduced.

あるいは、複数の信号配線のうち一部または全部の信号配線が、例えば蛇行形状といった、直線形状および略直線形状とは異なる形状となる非直線部を含む場合に、非直線部とは異なる形状となる部分にて各信号配線が電気部品と接続されるように、配線のパターンが形成されてもよい。このように電気部品と接続されることにより、配線のパターンや電気部品などを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。 Alternatively, when some or all of the signal wirings include a non-linear portion having a shape different from the linear shape and the substantially linear shape, such as a meandering shape, the shape is different from the non-linear portion. A wiring pattern may be formed so that each signal wiring is connected to an electrical component at a different portion. By being connected to the electric parts in this way, an increase in the board area for arranging wiring patterns and electric parts can be suppressed, and the size of the board can be reduced.

複数の信号配線のうち少なくとも１の信号配線が直線形状および略直線形状とは異なる形状となるように形成された配線のパターン、あるいは少なくとも１の信号配線が他の信号配線と平行および略平行な形状とは異なる形状となるように形成された配線のパターンは、各信号配線の配線長が同一または略同一となるように形成される。こうした複数の信号配線を構成する配線のパターンのうち第１配線のパターンにより構成される第１信号配線は、第２配線のパターンにより構成される第２信号配線が直線形状および略直線形状とは異なる形状となる部分に対応して、あるいは第２信号配線が第１信号配線と平行および略平行な形状とは異なる形状となる部分に対応して、直線形状または略直線形状となればよい。そして、第２信号配線が直線形状および略直線形状とは異なる形状となる部分、あるいは第２信号配線が第１信号配線と平行および略平行な形状とは異なる形状となる部分には、テストポイントとなる特定導体部を設けてもよい。テストポイントは、信号配線や電気部品による電気的な接続状態を検査するためのプローブを当接可能に構成された特定導体部であればよい。このようにテストポイントを設けることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 A wiring pattern in which at least one signal wiring among a plurality of signal wirings is formed in a shape different from a linear shape and a substantially linear shape, or at least one signal wiring is parallel or substantially parallel to other signal wirings. The wiring pattern formed to have a shape different from the shape is formed so that the wiring length of each signal wiring is the same or substantially the same. Of the wiring patterns constituting the plurality of signal wirings, the first signal wiring formed by the pattern of the first wiring and the second signal wiring formed by the pattern of the second wiring have a linear shape and a substantially linear shape. The linear shape or substantially linear shape may correspond to the portion having a different shape or the portion having a shape different from the shape in which the second signal wiring is parallel or substantially parallel to the first signal wiring. A test point is provided at a portion where the second signal wiring has a shape different from a linear shape or a substantially linear shape, or at a portion where the second signal wiring has a shape different from the shape parallel or substantially parallel to the first signal wiring. You may provide the specific conductor part which becomes. The test point may be a specific conductor portion that can be brought into contact with a probe for inspecting the electrical connection state of signal wiring and electrical components. By providing the test points in this manner, wiring patterns can be appropriately arranged and various structures can be appropriately arranged, thereby suppressing an increase in substrate area and miniaturizing the substrate.

あるいは、テストポイントなどの特定導体部は、はんだ、または銅箔といった、金属材料を用いて形成され、信号配線の配線幅よりも大きい形状を有していればよい。このようにテストポイントなどが形成されることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 Alternatively, a specific conductor such as a test point may be formed using a metal material such as solder or copper foil and have a shape larger than the wiring width of the signal wiring. By forming test points and the like in this way, wiring patterns can be appropriately arranged, and various structures can be appropriately arranged, thereby suppressing an increase in substrate area and miniaturizing the substrate. can.

あるいは、テストポイントなどの特定導体部は、多層配線基板に設けられたスルーホールにより、多層配線基板に含まれる複数の層のうち複数の信号配線およびテストポイントが設けられる層とは異なる導体層と、電気的に接続されてもよい。このようにテストポイントなどが形成されることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 Alternatively, a specific conductor portion such as a test point may be placed on a conductor layer different from a layer on which a plurality of signal wirings and test points are provided among a plurality of layers included in the multilayer wiring board through a through hole provided in the multilayer wiring board. , may be electrically connected. By forming test points and the like in this way, wiring patterns can be appropriately arranged, and various structures can be appropriately arranged, thereby suppressing an increase in substrate area and miniaturizing the substrate. can.

例えば表面側の基板面といった、一方の基板面にて、複数の信号配線のうち少なくとも１の信号配線が直線形状および略直線形状とは異なる形状に形成された配線のパターン、あるいは少なくとも１の信号配線が他の信号配線と平行および略平行な形状とは異なる形状となるように形成された配線のパターンは、各信号配線の配線長が同一または略同一となるように形成される。こうした複数の信号配線を構成する配線のパターンのうち第１配線のパターンにより構成される第１信号配線は、第２配線のパターンにより構成される第２信号配線が直線形状および略直線形状とは異なる形状となる部分に対応して、あるいは第２信号配線が第１信号配線と平行および略平行な形状とは異なる形状となる部分に対応して、直線形状または略直線形状となればよい。そして、例えば裏面側の基板面といった、配線のパターンが形成された一方の基板面とは異なる他方の基板面に、テストポイントとなる特定導体部を設けてもよい。このようにテストポイントを設けることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。 A wiring pattern in which at least one signal wiring out of a plurality of signal wirings is formed in a shape different from a linear shape or a substantially linear shape on one substrate surface, for example, the substrate surface on the front side, or at least one signal A wiring pattern formed so that the wiring has a shape different from the shape parallel or substantially parallel to other signal wirings is formed so that the wiring lengths of the respective signal wirings are the same or substantially the same. Of the wiring patterns constituting the plurality of signal wirings, the first signal wiring formed by the pattern of the first wiring and the second signal wiring formed by the pattern of the second wiring have a linear shape and a substantially linear shape. The linear shape or substantially linear shape may correspond to the portion having a different shape or the portion having a shape different from the shape in which the second signal wiring is parallel or substantially parallel to the first signal wiring. Then, a specific conductor serving as a test point may be provided on the other substrate surface, such as the substrate surface on the back side, which is different from the substrate surface on which the wiring pattern is formed. By providing the test points in this manner, wiring patterns can be appropriately arranged and various structures can be appropriately arranged, thereby suppressing an increase in substrate area and miniaturizing the substrate.

（変形および応用に関する説明）
この発明は上記の実施の形態に限定されず、様々な変形および応用が可能である。例えばパチンコ遊技機１は、上記実施の形態で示した全ての技術的特徴を備えるものでなくてもよく、従来技術における少なくとも１つの課題を解決できるように、上記実施の形態で説明した一部の構成を備えたものであってもよい。例えば上記実施の形態で示した特徴のうちで、適切な基板構成を可能にする少なくとも１の特徴を備えたものであればよい。 (description of variations and applications)
The present invention is not limited to the above embodiments, and various modifications and applications are possible. For example, the pachinko machine 1 does not have to have all the technical features shown in the above embodiment, and in order to solve at least one problem in the prior art, some of the features explained in the above embodiment It may be provided with the configuration of. For example, among the features shown in the above embodiments, at least one feature that enables an appropriate substrate configuration may be provided.

上記実施の形態では、複数の電気部品を電気的に接続する複数の信号配線のうち少なくとも１の信号配線が、直線形状および略直線形状とは異なる形状であって、他の信号配線と平行および略平行な形状とは異なる形状として、蛇行形状、ミアンダ形状、ジグザグ形状、折返し形状と称される形状となる部分を含むものとして説明した。これに対し、直線形状および略直線形状とは異なる形状や、他の信号配線と平行および略平行な形状とは異なる形状は、湾曲形状あるいは渦巻き形状といった、蛇行形状とは異なり信号配線の配線長を延長可能あるいは調整可能な任意の形状であればよい。複数の電気部品を電気的に接続する複数の信号配線のうち少なくとも１の信号配線について、その配線長を延長可能な形状となる部分を含むことにより、複数の信号配線に含まれる各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差を防止あるいは抑制できればよい。 In the above embodiment, at least one of the plurality of signal wirings electrically connecting the plurality of electrical components has a shape different from a linear shape and a substantially linear shape, and is parallel to and parallel to the other signal wirings. The description has been made assuming that the shapes different from the substantially parallel shapes include the parts called meandering shape, meandering shape, zigzag shape, and folded shape. On the other hand, a shape different from a linear shape or a substantially linear shape, or a shape different from a shape parallel or substantially parallel to other signal wirings, such as a curved shape or a spiral shape, differs from a meandering shape in that the wiring length of the signal wiring can be extended or adjusted. At least one signal wiring among a plurality of signal wirings electrically connecting a plurality of electrical components includes a portion having a shape that allows the wiring length to be extended, thereby increasing the length of each signal wiring included in the plurality of signal wirings. It is sufficient if the wiring lengths are made the same or substantially the same, and the delay time difference between signals transmitted through a plurality of signal wirings can be prevented or suppressed.

複数の信号配線により電気的に接続される複数の電気部品は、主基板１１に搭載されたＲＡＭ１０２およびＣＰＵ１０３に限定されず、パチンコ遊技機１などの遊技機が備える任意の電気部品であればよい。例えば複数の電気部品として、演出制御基板１２に搭載された演出制御用ＣＰＵ１２０およびＲＡＭ１２２が、複数の信号配線により電気的に接続され、複数の信号配線のうち少なくとも１の信号配線が、直線形状および略直線形状とは異なる形状であって、他の信号配線と平行および略平行な形状とは異なる形状となるように、配線のパターンが形成されてもよい。この場合に、演出制御用ＣＰＵ１２０は、パチンコ遊技機１における演出の制御に関して、所定の処理を実行可能に構成された電気部品であり、ＲＡＭ１２２は演出制御用ＣＰＵ１２０による処理の実行に関する情報を記憶可能に構成された電気部品である。あるいは、上記実施の形態におけるＲＡＭ１０２に代えてＲＯＭ１０１といった、ＣＰＵ１０３による処理の実行に関する情報を記憶可能な電気部品であってもよい。あるいは、演出制御用ＣＰＵ１２０に代えて表示制御部１２３が備えるグラフィックスプロセッサといった、演出制御用ＣＰＵ１２０とは異なる演出に関する処理を実行可能な電気部品であってもよい。さらに、ＲＡＭ１２２に代えてＲＯＭ１２１といった、演出制御用ＣＰＵ１２０による処理の実行に関する情報を記憶可能な電気部品であってもよい。また、ＲＡＭ１２２に代えて画像データメモリといった、演出制御用ＣＰＵ１２０あるいは表示制御部１２３のグラフィックスプロセッサによる処理の実行に関する情報を記憶可能な電気部品であってもよい。 The plurality of electrical components electrically connected by the plurality of signal wirings are not limited to the RAM 102 and the CPU 103 mounted on the main substrate 11, and may be any electrical components provided in a gaming machine such as the pachinko gaming machine 1. . For example, as a plurality of electric components, the effect control CPU 120 and the RAM 122 mounted on the effect control board 12 are electrically connected by a plurality of signal wirings, and at least one of the plurality of signal wirings has a linear shape and a The wiring pattern may be formed so as to have a shape that is different from the substantially linear shape and different from the shape that is parallel to or substantially parallel to other signal wirings. In this case, the effect control CPU 120 is an electric component configured to be able to execute a predetermined process regarding the control of the effect in the pachinko game machine 1, and the RAM 122 can store information regarding the execution of the process by the effect control CPU 120. It is an electrical component configured to Alternatively, the RAM 102 in the above-described embodiment may be replaced with an electrical component such as the ROM 101 that can store information relating to the execution of processing by the CPU 103 . Alternatively, it may be an electric component capable of executing processing related to a different effect than the effect control CPU 120, such as a graphics processor provided in the display control unit 123 instead of the effect control CPU 120. Furthermore, instead of the RAM 122, it may be an electric component capable of storing information related to execution of processing by the effect control CPU 120, such as the ROM 121. Alternatively, the RAM 122 may be replaced by an electric component such as an image data memory, which can store information relating to execution of processing by the effect control CPU 120 or the graphics processor of the display control unit 123 .

演出制御基板１２は、上記実施の形態における主基板１１と同様に、多層配線基板として構成されてもよい。上記実施の形態における複数の信号配線は、例えば演出制御基板１２に搭載された演出制御用ＣＰＵ１２０および表示制御部１２３が備えるグラフィックスプロセッサといった、複数の処理装置が電気的に接続されるように、配線のパターンが形成されたものであってもよい。あるいは、複数の信号配線は、表示制御部１２３が備えるグラフィックスプロセッサと、映像信号用の入出力ポートといった、複数の電気部品が電気的に接続されるように、配線のパターンが形成されたものであってもよい。このような複数の電気部品が接続される複数の信号配線には、例えばフィルタ回路やバッファ回路といった、複数の電気部品とは異なる任意の電気回路が介在するように、配線のパターンが形成されたものであってもよい。複数の信号配線では、例えば画像表示装置５におけるＲ（赤）、Ｇ（緑）、Ｂ（青）の表示色について、それぞれのレベル（ＲＧＢ値）を示すデジタル映像信号が、パラレル信号方式で伝送されてもよい。あるいは、複数の信号配線では、遊技の制御や演出の制御に関する信号が、例えばＬＶＤＳ（Low Voltage Differential Signal）方式といったパラレル信号方式で伝送されてもよい。これらのパラレル信号方式では、複数の信号配線において同期した信号伝送が要求されることがある。そこで、上記実施の形態のように、蛇行形状などの形状となる部分が設けられるように配線のパターンを形成することにより、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となり、複数の信号配線で伝送される信号の遅延時間差を減少させることができる。 The effect control board 12 may be configured as a multilayer wiring board, like the main board 11 in the above embodiment. A plurality of signal wirings in the above-described embodiment, for example, a graphics processor provided in the effect control CPU 120 and the display control unit 123 mounted on the effect control board 12, so that a plurality of processing devices are electrically connected, A pattern of wiring may be formed. Alternatively, the plurality of signal wirings have a wiring pattern formed so that a plurality of electrical components, such as the graphics processor included in the display control unit 123 and input/output ports for video signals, are electrically connected. may be A wiring pattern is formed such that a plurality of signal wirings to which such a plurality of electrical components are connected is interposed with an arbitrary electrical circuit different from the plurality of electrical components, such as a filter circuit or a buffer circuit. can be anything. Digital video signals indicating respective levels (RGB values) of, for example, the display colors of R (red), G (green), and B (blue) in the image display device 5 are transmitted by a parallel signal method through the plurality of signal wirings. may be Alternatively, in a plurality of signal wirings, signals relating to game control and effect control may be transmitted by a parallel signal system such as a LVDS (Low Voltage Differential Signal) system. These parallel signaling systems sometimes require synchronized signal transmission in a plurality of signal lines. Therefore, by forming a wiring pattern so as to provide a portion having a meandering shape or the like as in the above embodiment, the wiring length of each signal wiring included in a plurality of signal wirings can be the same or approximately the same. This makes it possible to reduce the delay time difference between signals transmitted through a plurality of signal wirings.

なお、パラレル信号方式で伝送される信号に限定されず、例えば画像表示装置５に供給される映像信号や、スピーカ８Ｌ、８Ｒ、遊技効果ランプ９、演出用モータ６０および演出用ＬＥＤ６１といった演出用の電気部品に供給される制御信号が、シリアル信号方式で伝送される場合に、クロック信号を伝送するための信号配線と、データ信号を伝送するための信号配線とが、上記実施の形態における複数の信号配線に含まれてもよい。さらに、映像信号や制御信号がシリアル信号方式で伝送される場合に、差動信号伝送方式により信号を伝送するための信号配線が、上記実施の形態における複数の信号配線に含まれてもよい。 In addition, it is not limited to the signal transmitted by the parallel signal system, for example, the video signal supplied to the image display device 5, the speakers 8L, 8R, the game effect lamp 9, the motor 60 for performance and the LED 61 for performance. When the control signal supplied to the electric component is transmitted by serial signaling, the signal wiring for transmitting the clock signal and the signal wiring for transmitting the data signal are replaced by the plurality of wirings in the above embodiment. It may be included in the signal wiring. Further, when video signals and control signals are transmitted by serial signaling, signal wirings for transmitting signals by differential signaling may be included in the plurality of signal wirings in the above embodiment.

例えば配線のパターン３０ＡＫ１０Ｄが構成する信号配線のように、複数の電気部品における接続端子間の距離が他の信号配線よりも長い信号配線についても、直線形状および略直線形状とは異なる形状であり、他の信号配線と平行および略平行な形状とは異なる形状となる部分が含まれるように、配線のパターンが形成されてもよい。複数の電気部品における接続端子間の距離が他の信号配線よりも短い信号配線であっても、基板上における配線パターンの設計によっては、配線長が他の信号配線よりも長くなることがある。このような場合に、複数の信号配線のうち蛇行形状などの形状となる部分が含まれる信号配線と、そのような部分が含まれない信号配線との選択は、基板上における配線パターンの設計に応じて任意に変更されてもよい。 For example, like the signal wiring formed by the wiring pattern 30AK10D, the signal wiring in which the distance between the connection terminals in a plurality of electrical components is longer than other signal wirings also has a shape different from the linear shape and the substantially linear shape, A wiring pattern may be formed so as to include a portion having a shape different from a shape parallel or substantially parallel to other signal wirings. Even if the distance between connection terminals in a plurality of electrical components is shorter than other signal wiring, the wiring length may be longer than other signal wiring depending on the design of the wiring pattern on the substrate. In such a case, the selection of signal wiring that includes a portion with a meandering shape and signal wiring that does not include such a portion from among a plurality of signal wirings depends on the design of the wiring pattern on the board. may be arbitrarily changed accordingly.

レセプタクルＫＲＥ１は、演出制御基板１２の基板上にて表面実装されるものに限定されず、例えば主基板１１の基板上といった、任意の基板上にて表面実装されるものであればよい。各種の電源電圧は、演出制御基板１２に供給されるものに限定されず、例えば主基板１１あるいは払出制御基板といった、任意の制御基板に供給されるものであってもよい。各種の電気回路や電気部品も、演出制御基板１２に配置されるものに限定されず、例えば主基板１１あるいは払出制御基板といった、任意の制御基板に配置されるものであってもよい。 The receptacle KRE1 is not limited to being surface-mounted on the production control board 12, and may be surface-mounted on any board such as the main board 11, for example. Various power supply voltages are not limited to those supplied to the effect control board 12, and may be supplied to any control board such as the main board 11 or the payout control board. Various electric circuits and electric parts are not limited to those arranged on the effect control board 12, and may be arranged on any control board such as the main board 11 or the payout control board.

この発明は、パチンコ遊技機１に限らずスロットマシンなどにも適用できる。スロットマシンは、例えば複数種類の識別情報となる図柄の可変表示といった所定の遊技を行い、その遊技結果に基づいて所定の遊技価値を付与可能となる任意の遊技機であり、より具体的に、１ゲームに対して所定の賭数（メダル枚数またはクレジット数）を設定することによりゲームが開始可能になるとともに、各々が識別可能な複数種類の識別情報（図柄）を可変表示する可変表示装置（例えば複数のリールなど）の表示結果が導出表示されることにより１ゲームが終了し、その表示結果に応じて入賞（例えばチェリー入賞、スイカ入賞、ベル入賞、リプレイ入賞、ＢＢ入賞、ＲＢ入賞など）が発生可能とされた遊技機である。このようなスロットマシンにおいて、遊技制御を行うための遊技制御用マイクロコンピュータを含めたハードウェア資源と、所定の処理を行うソフトウェアとが協働することにより、上記実施の形態で示されたパチンコ遊技機１が有する特徴の全部または一部を備えるように構成されていればよい。 The present invention can be applied not only to the pachinko game machine 1 but also to slot machines and the like. A slot machine is an arbitrary gaming machine capable of performing a predetermined game, such as variable display of symbols that serve as identification information of a plurality of types, and giving a predetermined game value based on the game result. More specifically, By setting a predetermined number of bets (number of medals or number of credits) for one game, the game can be started, and a variable display device ( One game is completed by deriving and displaying the display results of, for example, a plurality of reels, etc.), and prizes are awarded according to the display results (for example, cherry prizes, watermelon prizes, bell prizes, replay prizes, BB prizes, RB prizes, etc.). is a gaming machine that can occur. In such a slot machine, hardware resources including a game control microcomputer for performing game control cooperate with software for performing predetermined processing, thereby realizing the pachinko game shown in the above embodiment. All or part of the features of the machine 1 may be provided.

その他にも、遊技機の装置構成や各種の動作などは、この発明の趣旨を逸脱しない範囲で、任意に変更および修正が可能である。加えて、この発明の遊技機は、入賞の発生に基づいて所定数の遊技媒体を景品として払い出す払出式遊技機に限定されるものではなく、遊技媒体を封入し入賞の発生に基づいて得点を付与する封入式遊技機にも適用することができる。スロットマシンは、遊技用価値としてメダル並びにクレジットを用いて賭数が設定されるものに限定されず、遊技用価値として遊技球を用いて賭数を設定するスロットマシンや、遊技用価値としてクレジットのみを使用して賭数を設定する完全クレジット式のスロットマシンであってもよい。 In addition, the device configuration and various operations of the gaming machine can be arbitrarily changed and modified without departing from the scope of the present invention. In addition, the gaming machine of the present invention is not limited to a pay-out type gaming machine that pays out a predetermined number of game media as a prize based on the occurrence of winning, but is a gaming machine that encloses game media and pays points based on the occurrence of winning. It can also be applied to an enclosed game machine that provides Slot machines are not limited to those in which the number of bets is set using medals and credits as the gaming value, but slot machines in which the number of bets is set using game balls as the gaming value, and credits only as the gaming value. It may also be a full credit slot machine where the bet is set using .

（課題解決手段および効果に関する説明）
以上説明したように、本願に係るパチンコ遊技機１などの遊技機では、レセプタクルＫＲＥ１のような配線接続装置において、信号端子となる端子ＴＡ０２の両側を挟む位置で、一対の接地端子となる端子ＴＡ０１、ＴＡ０３が演出制御基板１２の基板上に表面実装されることにより、適切な基板構成が可能になる。 (Description of problem-solving means and effects)
As described above, in the gaming machine such as the pachinko gaming machine 1 according to the present application, the terminals TA01, which serve as a pair of ground terminals, are placed at positions sandwiching the terminals TA02, which serve as signal terminals, in the wiring connection device such as the receptacle KRE1. , TA03 are surface-mounted on the board of the effect control board 12, an appropriate board configuration becomes possible.

端子ＴＡ０１、ＴＡ０３がダミーパッドＤＰ１、ＤＰ２に接合され、端子ＴＡ０１～ＴＡ０３の先端部が基板ケース８００のカバー部材８０２に被覆されることにより、適切な基板構成が可能になる。 By connecting the terminals TA01 and TA03 to the dummy pads DP1 and DP2 and covering the tips of the terminals TA01 to TA03 with the cover member 802 of the substrate case 800, an appropriate substrate configuration can be achieved.

レセプタクルＫＲＥ１には、ダミーパッドＤＰ３、ＤＰ４に接合される固定用金具ＳＳ０１、ＳＳ０２が側面ＰＬ２の側に設けられることにより、適切な基板構成が可能になる。 The receptacle KRE1 is provided with fixing metal fittings SS01 and SS02 to be joined to the dummy pads DP3 and DP4 on the side surface PL2, thereby enabling an appropriate substrate configuration.

開口領域８３６ａにおける内周壁面８３６ｂとレセプタクルＫＲＥ１との間隔は、部品収容部８０２ａに近い側の開口幅Ｗ２が遠い側の開口幅Ｗ１よりも広く形成されることにより、適切な基板構成が可能になる。 The gap between the inner peripheral wall surface 836b and the receptacle KRE1 in the opening area 836a is such that the opening width W2 on the side closer to the component housing portion 802a is wider than the opening width W1 on the far side, thereby enabling an appropriate substrate configuration. Become.

レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３は、それぞれ開口領域８３６ａにて基板ケース８００のカバー部材８０２により被覆されず露出する露出部と基板ケース８００のカバー部材８０２により被覆されて露出しない被覆部とが形成されることにより、適切な基板構成が可能になる。 The terminals TA01 to TA03 of the receptacle KRE1 each have an exposed portion that is not covered by the cover member 802 of the substrate case 800 and is exposed and a covered portion that is covered by the cover member 802 of the substrate case 800 and is not exposed at the opening region 836a. By doing so, an appropriate substrate configuration becomes possible.

レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３が表面実装された実装位置は開口周縁部８４０により被覆され、開口周縁部８４０と演出制御基板１２の基板面とが実装位置に近接するスペースＳＰ１を形成することにより、適切な基板構成が可能になる。 The mounting position where the terminals TA01 to TA03 of the receptacle KRE1 are surface-mounted is covered with the opening peripheral portion 840, and the opening peripheral portion 840 and the board surface of the effect control board 12 form a space SP1 close to the mounting position. Appropriate board configuration becomes possible.

あるいは、演出制御基板１２では直流３４Ｖの電源電圧ＶＳＬ２がそのまま電源電圧ＶＳＬとして出力され、ドライバ基板１９にてフィルタ回路５１１に入力して電圧を安定化することにより、適切な基板構成が可能になる。 Alternatively, the effect control board 12 outputs the power supply voltage VSL2 of DC 34V as it is as the power supply voltage VSL, and the driver board 19 inputs it to the filter circuit 511 to stabilize the voltage, thereby enabling an appropriate board configuration. .

直流３４Ｖの電源電圧ＶＳＬを供給する電源ラインＬＳＬにはフィルタ回路が介在しないことにより、適切な基板構成が可能になる。 Since no filter circuit is interposed in the power supply line LSL that supplies the power supply voltage VSL of DC 34V, an appropriate substrate configuration is possible.

レセプタクルＫＲＥ２において、フィルタ回路１３１ａ～１３１ｃのいずれかに接続される端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８の端子数が、フィルタ回路に接続されない端子ＴＡ１３、ＴＡ１４の端子数よりも多くなることにより、適切な基板構成が可能になる。 In the receptacle KRE2, the number of terminals TA15 to TA24, TA27 and TA28 connected to any one of the filter circuits 131a to 131c is greater than the number of terminals TA13 and TA14 not connected to the filter circuits, thereby Substrate configuration is possible.

フィルタ回路１３１ａ～１３１ｃのいずれかに接続される端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８は複数種類の電源電圧を供給可能であり、演出制御基板１２ではフィルタ回路に接続されない端子ＴＡ１３、ＴＡ１４は一種類の電源電圧を供給可能であり、端子ＴＡ１３、ＴＡ１４は端子ＴＡ１５～ＴＡ２４などよりも外側に配置されていることにより、適切な基板構成が可能になる。 Terminals TA15 to TA24, TA27 and TA28 connected to any one of filter circuits 131a to 131c can supply a plurality of types of power supply voltages, and terminals TA13 and TA14 that are not connected to the filter circuit in production control board 12 are of one type. A power supply voltage can be supplied, and the terminals TA13 and TA14 are arranged outside the terminals TA15 to TA24, etc., so that an appropriate substrate configuration is possible.

電源電圧端子である端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８は、接地端子である端子ＴＡ１１、ＴＡ１２と、接地端子である端子ＴＡ２９、ＴＡ３０との間に配置されていることにより、適切な基板構成が可能になる。 Terminals TA13 to TA24, TA27, and TA28, which are power supply voltage terminals, are arranged between terminals TA11 and TA12, which are ground terminals, and terminals TA29, TA30, which are ground terminals, so that an appropriate substrate configuration is possible. become.

レセプタクルＫＲＥ２では、第２電源電圧端子に含まれる端子ＴＡ１３、ＴＡ１４と、第１電源電圧端子に含まれる端子ＴＡ１５～ＴＡ２４とが、第１接地端子に含まれる端子ＴＡ１１、ＴＡ１２と、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６との間に配置され、第１電源電圧端子に含まれる端子ＴＡ２７、ＴＡ２８が、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６と、第３接地端子に含まれる端子ＴＡ２９、ＴＡ３０との間に配置されることにより、適切な基板構成が可能になる。 In the receptacle KRE2, the terminals TA13 and TA14 included in the second power supply voltage terminal and the terminals TA15 to TA24 included in the first power supply voltage terminal are connected to the terminals TA11 and TA12 included in the first ground terminal and the second ground terminal. Terminals TA27 and TA28 included in the first power supply voltage terminal are arranged between the terminals TA25 and TA26 included in the terminal TA25 and TA26 included in the second ground terminal, and the terminals TA25 and TA26 included in the second ground terminal and the terminal TA29 included in the third ground terminal. , TA30 allows for an appropriate substrate configuration.

あるいは、演出制御基板１２において、１の電源電圧ＶＤＤ２を、特定の電気部品を駆動するための電源電圧ＶＤＬと、増幅回路５２１に供給するための電源電圧ＶＤＳとに分岐した後に、フィルタ回路１３１ａを用いて安定化した電源電圧ＶＤＳを増幅回路５２１に供給することにより、適切な基板構成が可能になる。 Alternatively, in the effect control board 12, after branching the power supply voltage VDD2 into the power supply voltage VDL for driving a specific electric component and the power supply voltage VDS for supplying the amplifier circuit 521, the filter circuit 131a is By supplying the power supply voltage VDS stabilized by using the amplifier circuit 521, an appropriate substrate configuration becomes possible.

フィルタ回路１３１ａから増幅回路５２１までの配線長ＬＬ２を、分岐点ＤＢ１にて電源電圧ＶＤＬが分岐されてからフィルタ回路１３１ａに入力するまでの配線長ＬＬ１よりも短くすることにより、適切な基板構成が可能になる。 By making the wiring length LL2 from the filter circuit 131a to the amplifier circuit 521 shorter than the wiring length LL1 from when the power supply voltage VDL is branched at the branch point DB1 to when it is input to the filter circuit 131a, an appropriate substrate configuration can be obtained. be possible.

あるいは、ノイズ防止回路１３５ａ、１３５ｂでは、ノイズ防止回路１３５ｃとは異なる回路素子である抵抗を用いることにより、適切な基板構成が可能になる。 Alternatively, in the noise prevention circuits 135a and 135b, by using resistors that are circuit elements different from the noise prevention circuit 135c, an appropriate substrate configuration becomes possible.

ノイズ防止回路１３５ａ、１３５ｂはモータやＬＥＤなど特定の電気部品を駆動するための電源電圧に対応して設けられ、ノイズ防止回路１３５ｃはＣＰＵやＲＯＭなど特定の電気回路を駆動するための電源電圧に対応して設けられることにより、適切な基板構成が可能になる。 The noise prevention circuits 135a and 135b are provided corresponding to the power supply voltage for driving specific electric parts such as motors and LEDs, and the noise prevention circuit 135c is provided for the power supply voltage for driving specific electric circuits such as CPU and ROM. The corresponding provision allows for a suitable substrate configuration.

あるいは、降圧コンバータ回路１３２では、フィルタ回路１３１ｃにより安定化した電源電圧ＶＤＤ３が入力されて、直流１．０５Ｖの電源電圧と、直流３．３Ｖの電源電圧とを出力し、レギュレータ回路１３３では、直流３．３Ｖの電源電圧が入力されて、直流１．５Ｖの電源電圧を出力することにより、適切な基板構成が可能になる。 Alternatively, the step-down converter circuit 132 receives the power supply voltage VDD3 stabilized by the filter circuit 131c and outputs a DC power supply voltage of 1.05V and a DC power supply voltage of 3.3V. By inputting a power supply voltage of 3.3V and outputting a power supply voltage of DC 1.5V, an appropriate substrate configuration becomes possible.

降圧コンバータ回路１３２に供給される電圧と同一または略同一の電源電圧ＶＤＣは、電源監視回路１４０に供給されることにより、適切な基板構成が可能になる。 A power supply voltage VDC that is the same or substantially the same as the voltage supplied to the step-down converter circuit 132 is supplied to the power supply monitoring circuit 140, thereby enabling an appropriate substrate configuration.

降圧コンバータ回路１３２から出力された直流１．０５Ｖの電源電圧は、例えば表示制御部１２３のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給されることにより、適切な基板構成が可能になる。 The DC 1.05V power supply voltage output from the step-down converter circuit 132 is supplied to a specific microprocessor such as the graphics processor of the display control unit 123, thereby enabling an appropriate substrate configuration.

降圧コンバータ回路１３２から出力された直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１に供給され、レギュレータ回路１３３から出力される直流１．５Ｖの電源電圧により駆動するＲＡＭ１２２などの電気部品よりも先に起動可能となることにより、適切な基板構成が可能である。 The DC 3.3V power supply voltage output from the step-down converter circuit 132 is supplied to, for example, the ROM 121, and is activated before the electrical components such as the RAM 122 driven by the DC 1.5V power supply voltage output from the regulator circuit 133. An appropriate board|substrate structure is possible by becoming possible.

レギュレータ回路１３３から出力された直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２といった、演出制御基板１２とは異なる基板として構成されたものに供給されることにより、適切な基板構成が可能になる。 The DC 1.5V power supply voltage output from the regulator circuit 133 is supplied to a board configured as a board different from the effect control board 12, such as the RAM 122, thereby enabling an appropriate board configuration.

（特徴部３０ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１７に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、例えば領域３０ＡＫ１１Ｒなど、複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 (Description of Problem Solving Means and Effect of Characteristic Portion 30AK)
For example, in a game machine such as a pachinko game machine 1, for example, as shown in FIG. A substrate such as the main substrate 11 to which components are connected is provided, and the pattern includes a parallel wiring portion having a first shape in which a plurality of signal wirings are parallel or substantially parallel, such as an area 30AK10R, and a plurality of signal wirings, such as an area 30AK11R. At least one signal wiring among the wirings includes a specific wiring portion having a second shape that is not parallel to other signal wirings, and the wiring length of each signal wiring included in the plurality of signal wirings is the same or substantially the same. Become. As a result, an appropriate substrate configuration that reduces the delay time difference between signals transmitted through a plurality of signal wirings becomes possible.

例えば配線のパターン３０ＡＫ１０Ｄが構成する信号配線など、第２形状を含まない信号配線は、複数の電気部品における接続端子間の距離が、例えば配線のパターン３０ＡＫ１１Ｄ～３０ＡＫ１３Ｄが構成する信号配線など、第２形状を含む信号配線よりも長くてもよい。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。 For signal wiring that does not include the second shape, such as the signal wiring formed by the wiring pattern 30AK10D, the distance between connection terminals in a plurality of electrical components is the second shape, such as the signal wiring formed by the wiring patterns 30AK11D to 30AK13D. It may be longer than the signal wiring including the shape. As a result, an increase in substrate area for arranging wiring patterns can be suppressed, and an appropriate substrate configuration can be achieved for downsizing the substrate.

例えばスペース領域３０ＡＫ０ＳＰなど、第２形状となる信号配線に近接する所定領域には、導体が設けられていなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。 For example, a conductor may not be provided in a predetermined area close to the signal wiring of the second shape, such as the space area 30AK0SP. As a result, it is possible to provide an appropriate substrate configuration that prevents or suppresses electromagnetic interference due to electromagnetic noise in a plurality of signal wirings.

基板には、例えばスルーホール３０ＡＫ１Ｈ、３０ＡＫ２Ｈなど、基板の一面に設けられた信号配線と基板の他面に設けられた信号配線とを電気的に接続可能なスルーホールが設けられ、複数の信号配線に含まれる各信号配線の配線長は、スルーホールにより接続された信号配線について、スルーホールの長さを含めて同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 The substrate is provided with through holes such as through holes 30AK1H and 30AK2H that can electrically connect signal wiring provided on one surface of the substrate and signal wiring provided on the other surface of the substrate. may be the same or substantially the same, including the length of the through-hole, for the signal wirings connected by the through-holes. As a result, an appropriate substrate configuration that reduces the delay time difference between signals transmitted through a plurality of signal wirings becomes possible.

基板は、例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど、複数の層を含み、複数の層のうち第２形状となる信号配線が設けられる層に隣接するグランド層３０ＡＫ１Ｌなどの導体層では、信号の伝送が行われなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。 The substrate includes a plurality of layers such as a surface layer 30AK1S, a ground layer 30AK1L, a power layer 30AK2L, a wiring layer 30AK3L, a power layer 30AK4L, and a back layer 30AK2S. Signal transmission may not be performed on conductor layers such as the ground layer 30AK1L adjacent to the layer. As a result, it is possible to provide an appropriate substrate configuration that prevents or suppresses electromagnetic interference due to electromagnetic noise in a plurality of signal wirings.

複数の電気部品として、例えばＣＰＵ１０３など、所定の処理を実行可能な処理手段と、例えばＲＡＭ１０２など、処理の実行に関する情報を記憶可能な記憶手段とが接続されてもよい。これにより、複数の電気部品として処理手段や記憶手段に接続された複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 As the plurality of electrical components, processing means such as the CPU 103 capable of executing predetermined processing and storage means such as the RAM 102 capable of storing information regarding the execution of the processing may be connected. As a result, it is possible to provide an appropriate substrate configuration that reduces the delay time difference of signals transmitted through a plurality of signal wirings connected to the processing means and the storage means as a plurality of electrical components.

あるいは、例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１７に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、例えば領域３０ＡＫ１１Ｒなど、複数の信号配線が第１形状とは異なる第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 Alternatively, for example, in a game machine such as the pachinko game machine 1, for example, as shown in FIG. A substrate such as a main substrate 11 to which electrical components are connected, and the pattern includes a parallel wiring portion having a first shape in which a plurality of signal wirings are parallel or substantially parallel, such as a region 30AK10R, and a plurality of signal wirings, such as a region 30AK11R. and a specific wiring portion having a second shape different from the first shape, and the wiring length of each signal wiring included in the plurality of signal wirings may be the same or substantially the same. As a result, an appropriate substrate configuration that reduces the delay time difference between signals transmitted through a plurality of signal wirings becomes possible.

あるいは、例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１７に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば配線のパターン３０ＡＫ１０Ｄなど、複数の信号配線のうち少なくとも１の信号配線が、直線形状または略直線形状を含む第１形状となる第１パターンと、例えば配線のパターン３０ＡＫ１１Ｄ～３０ＡＫ１３Ｄなど、複数の信号配線のうち第１パターンに含まれない他の信号配線が、第１形状とは異なる第２形状となる第２パターンとを含み、第１パターンおよび第２パターンは、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 Alternatively, for example, in a game machine such as the pachinko game machine 1, for example, as shown in FIG. A substrate such as the main substrate 11 to which electrical components are connected, and the pattern is, for example, a wiring pattern 30AK10D. and a second pattern in which other signal wirings among a plurality of signal wirings not included in the first pattern, such as wiring patterns 30AK11D to 30AK13D, have a second shape different from the first shape. , and in the first pattern and the second pattern, the wiring length of each signal wiring included in the plurality of signal wirings may be the same or substantially the same. As a result, an appropriate substrate configuration that reduces the delay time difference between signals transmitted through a plurality of signal wirings becomes possible.

あるいは、例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１７に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、複数の信号配線のうち少なくとも１の信号配線が、区間３０ＡＫ０ＳＣなどの所定区間を最短または略最短の距離で接続する配線のパターン３０ＡＫ１０Ｄ、３０ＡＫ１１Ｄなどの第１パターンと、複数の信号配線のうち第１パターンに含まれない他の信号配線が、所定区間を第１パターンよりも長い距離で接続する配線のパターン３０ＡＫ１２Ｄ、３０ＡＫ１３Ｄなどの第２パターンとを含み、第１パターンおよび第２パターンは、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。 Alternatively, for example, in a game machine such as the pachinko game machine 1, for example, as shown in FIG. The pattern includes a substrate such as the main substrate 11 to which the electrical components are connected, and the pattern is a wiring in which at least one signal wiring among a plurality of signal wirings connects a predetermined section such as the section 30AK0SC at the shortest or substantially shortest distance. Wiring patterns 30AK12D, 30AK13D, etc., in which a first pattern such as patterns 30AK10D and 30AK11D and other signal wirings among a plurality of signal wirings that are not included in the first pattern connect a predetermined section at a longer distance than the first pattern. In the first pattern and the second pattern, the wiring length of each signal wiring included in the plurality of signal wirings may be the same or substantially the same. As a result, an appropriate substrate configuration that reduces the delay time difference between signals transmitted through a plurality of signal wirings becomes possible.

第１パターンは、複数の電気部品における接続端子間の距離が、第２パターンよりも長くてもよい。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。 The first pattern may have a longer distance between connection terminals in the plurality of electrical components than the second pattern. As a result, an increase in substrate area for arranging wiring patterns can be suppressed, and an appropriate substrate configuration can be achieved for downsizing the substrate.

例えばスペース領域３０ＡＫ０ＳＰなど、第２パターンに近接する所定領域には、導体が設けられていなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。 For example, a conductor may not be provided in a predetermined area close to the second pattern, such as the space area 30AK0SP. As a result, it is possible to provide an appropriate substrate configuration that prevents or suppresses electromagnetic interference due to electromagnetic noise in a plurality of signal wirings.

基板は、例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど、複数の層を含み、複数の層のうち第２パターンに含まれる信号配線が設けられる層に隣接するグランド層３０ＡＫ１Ｌなどの導体層では、信号の伝送が行われなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。 The substrate includes a plurality of layers such as a surface layer 30AK1S, a ground layer 30AK1L, a power layer 30AK2L, a wiring layer 30AK3L, a power layer 30AK4L, and a back layer 30AK2S, for example, and signal wiring included in the second pattern among the layers is provided. Signal transmission may not be performed on conductor layers such as the ground layer 30AK1L adjacent to the layer where the signal is connected. As a result, it is possible to provide an appropriate substrate configuration that prevents or suppresses electromagnetic interference due to electromagnetic noise in a plurality of signal wirings.

１ … パチンコ遊技機
１１ … 主基板
１２ … 演出制御基板
１３ … 音声制御基板
１９ … ドライバ基板
１２０ … 演出制御用ＣＰＵ
１２１ … ＲＯＭ
１２２ … ＲＡＭ
１２３ … 表示制御部
１３１ａ～１３１ｃ、５１１ … フィルタ回路
１３２ … 降圧コンバータ回路
１３３ … レギュレータ回路
１４０ … 電源監視回路
５２１ … 増幅回路
８００ … 基板ケース
８０２ … カバー部材
ＫＲＥ１～ＫＲＥ４ … レセプタクル
３０ＡＫ１０Ｇ、３０ＡＫ１１Ｇ、３０ＡＫ２０Ｇ … グランド導体
３０ＡＫ０１Ｒ、３０ＡＫ１０Ｒ、３０ＡＫ１１Ｒ、３０ＡＫ１２Ｒ、
３０ＡＫ２０Ｒ … 領域
３０ＡＫ０ＳＣ … 区間
３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄ、３０ＡＫ１０ＣＫ、３０ＡＫ１０ＣＳ、
３０ＡＫ１０ＲＳ、３０ＡＫ１０Ａ～３０ＡＫ１４Ａ、３０ＡＫ１０Ｐ、
３０ＡＫ１１Ｐ、３０ＡＫ２０Ｐ … 配線のパターン
３０ＡＫ１Ｓ … 表面層
３０ＡＫ２Ｓ … 裏面層
３０ＡＫ１Ｌ … グランド層
３０ＡＫ２Ｌ、３０ＡＫ４Ｌ … 電源層
３０ＡＫ３Ｌ … 配線層
３０ＡＫ１Ｈ、３０ＡＫ２Ｈ … スルーホール DESCRIPTION OF SYMBOLS 1... Pachinko game machine 11... Main board 12... Effect control board 13... Sound control board 19... Driver board 120... CPU for effect control
121 ... ROM
122... RAM
123... Display control units 131a to 131c, 511... Filter circuit 132... Step-down converter circuit 133... Regulator circuit 140... Power supply monitoring circuit 521... Amplifier circuit 800... Board case 802... Cover members KRE1 to KRE4... Receptacles 30AK10G, 30AK11G, 30AK20G... Ground conductor 30AK01R, 30AK10R, 30AK11R, 30AK12R,
30AK20R ... area 30AK0SC ... section 30AK10D to 30AK13D, 30AK10CK, 30AK10CS,
30AK10RS, 30AK10A to 30AK14A, 30AK10P,
30AK11P, 30AK20P... Wiring pattern 30AK1S... Surface layer 30AK2S... Back layer 30AK1L... Ground layer 30AK2L, 30AK4L... Power supply layer 30AK3L... Wiring layer 30AK1H, 30AK2H... Through hole

Claims

A game machine capable of playing,
a power supply board capable of supplying power;
a control board capable of controlling electrical components;
a wiring connection means provided on the control board and capable of detachably connecting signal wiring;
a board case capable of accommodating the control board,
The control board is
A circuit is provided to prevent noise,
a control circuit capable of controlling the progress of the production;
a generation circuit capable of generating a power supply voltage used in the control circuit;
a stabilization circuit;
a monitoring circuit;
The generating circuit supplies a voltage lower than the predetermined input voltage from the predetermined input voltage, which is input to the generating circuit and stabilized by the stabilizing circuit, to the electronic components related to the effect display. generating a first output voltage of and a second output voltage to be supplied to an electronic component for reading data related to the performance ;
the monitoring circuit is capable of monitoring the predetermined input voltage and outputting a specific signal to the control circuit when the voltage value of the predetermined input voltage is lower than a predetermined value;
The control substrate is formed with a first power supply line interposing the stabilizing circuit and a second power supply line not interposing the stabilizing circuit,
The wiring connection means is
a signal terminal connectable to the signal transmission line of the signal wiring;
a pair of ground terminals;
the pair of ground terminals are surface-mounted on the control substrate at positions sandwiching the signal terminals;
a cover member serving as the substrate case covers tips of the pair of ground terminals and the signal terminals;
The second power line is formed outside the first power line,
A gaming machine characterized by: