JP7126878B2 - wiring board - Google Patents
wiring board Download PDFInfo
- Publication number
- JP7126878B2 JP7126878B2 JP2018120772A JP2018120772A JP7126878B2 JP 7126878 B2 JP7126878 B2 JP 7126878B2 JP 2018120772 A JP2018120772 A JP 2018120772A JP 2018120772 A JP2018120772 A JP 2018120772A JP 7126878 B2 JP7126878 B2 JP 7126878B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- holes
- layer
- wiring board
- mounting portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/028—Bending or folding regions of flexible printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0277—Bendability or stretchability details
- H05K1/0278—Rigid circuit boards or rigid supports of circuit boards locally made bendable, e.g. by removal or replacement of material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
Description
本発明は、配線基板に関する。 The present invention relates to wiring boards.
ウェアラブル端末等に用いる配線基板は、屈曲した状態で使用される場合がある。配線基板が屈曲した状態で使用されると、屈曲部に配置した配線パターンやビア配線が屈曲時の応力により剥離し、導通不良が発生するおそれがある。そのため、例えば、屈曲部におけるビア配線のピッチや径を調整する等の対策が盛り込まれていた。 A wiring board used for a wearable terminal or the like may be used in a bent state. If the wiring board is used in a bent state, the wiring pattern and via wiring arranged in the bent portion may peel off due to the stress caused by the bending, resulting in defective conduction. Therefore, for example, countermeasures such as adjusting the pitch and diameter of the via wiring at the bent portion have been included.
又、配線基板の表面及び裏面に、部分的に除去部分(貫通孔)を設けた銅箔を配置し、表面の銅箔除去部分と裏面の銅箔除去部分をずらすことで配線基板の屈曲性を高める試みもなされていた。又、メッシュグランド層を屈曲部の外周側に配置することで配線基板の屈曲性を高める試みもなされていた。 In addition, copper foil with partially removed portions (through holes) is arranged on the front and back surfaces of the wiring board, and the flexibility of the wiring board is improved by shifting the copper foil-removed portion on the front surface and the copper foil-removed portion on the back surface. Attempts were also made to increase Also, attempts have been made to increase the flexibility of the wiring board by arranging the mesh ground layer on the outer peripheral side of the bent portion.
しかしながら、配線基板の多層化に伴い、更なる屈曲性の向上が求められていた。 However, along with the multilayering of wiring boards, there has been a demand for further improvement in flexibility.
本発明は、上記の点に鑑みてなされたものであり、屈曲性を向上した配線基板を提供することを課題とする。 SUMMARY OF THE INVENTION It is an object of the present invention to provide a wiring board with improved flexibility.
本配線基板は、複数の配線層と最外層に配置されたソルダーレジスト層を有し、長手方向を屈曲方向とする配線基板であって、電子部品を実装可能な部品実装部と、電子部品を実装可能でない部品非実装部と、を有し、前記ソルダーレジスト層は、前記部品非実装部には設けられず、前記部品実装部に設けられ、前記部品非実装部に位置する一の配線層に、複数の細長状の第1貫通孔が長手方向を前記屈曲方向と垂直な方向に向けて所定間隔で配列され、前記部品非実装部に位置し、複数の細長状の第2貫通孔が長手方向を前記屈曲方向と垂直な方向に向けて所定間隔で配列されている他の配線層を有し、前記第1貫通孔と前記第2貫通孔とが平面視で千鳥状に配置され、前記第2貫通孔は、少なくとも4つの前記第1貫通孔と平面視で部分的に重複していることを要件とする。 The wiring board has a plurality of wiring layers and a solder resist layer arranged as an outermost layer, and is a wiring board having a longitudinal direction as a bending direction, and includes a component mounting section on which electronic components can be mounted, and an electronic component. and a component non-mounting portion that is not mountable, wherein the solder resist layer is not provided in the component non-mounting portion but is provided in the component non-mounting portion and is one wiring layer located in the component non-mounting portion. a plurality of elongated first through-holes are arranged at predetermined intervals with their longitudinal direction directed in a direction perpendicular to the bending direction ; Other wiring layers are arranged at predetermined intervals with the longitudinal direction oriented in a direction perpendicular to the bending direction, and the first through holes and the second through holes are arranged in a zigzag pattern in plan view, Said 2nd through-hole makes it a requirement that it partially overlaps with at least 4 said 1st through-holes in planar view .
開示の技術によれば、屈曲性を向上した配線基板を提供できる。 According to the disclosed technique, it is possible to provide a wiring board with improved flexibility.
以下、図面を参照して発明を実施するための形態について説明する。なお、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments for carrying out the invention will be described with reference to the drawings. In addition, in each drawing, the same code|symbol may be attached|subjected to the same component part, and the overlapping description may be abbreviate|omitted.
〈第1の実施の形態〉
[第1の実施の形態に係る配線基板の構造]
まず、第1の実施の形態に係る配線基板の構造について説明する。図1は、第1の実施の形態に係る配線基板を例示する図であり、図1(a)は平面図、図1(b)は図1(a)のA-A線に沿う断面図である。図2は、第1の実施の形態に係る配線基板においてR部近傍を例示する図であり、図2(a)は部分拡大断面図、図2(b)は部分拡大平面図である。なお、図2(a)は、図2(b)のB-B線に沿う断面を示している。又、図2(b)は、図2(a)のR部の絶縁層18及び配線層19のみを図示している。
<First Embodiment>
[Structure of Wiring Board According to First Embodiment]
First, the structure of the wiring board according to the first embodiment will be described. 1A and 1B are diagrams illustrating the wiring substrate according to the first embodiment, FIG. 1A being a plan view, and FIG. 1B being a cross-sectional view taken along line AA in FIG. is. FIGS. 2A and 2B are diagrams illustrating the vicinity of the R portion in the wiring board according to the first embodiment, FIG. 2A being a partially enlarged sectional view and FIG. 2B being a partially enlarged plan view. Note that FIG. 2(a) shows a cross section along line BB in FIG. 2(b). 2(b) shows only the
図1及び図2を参照するに、配線基板1は可撓性を有するコアレスの多層配線基板である。ここで、可撓性とは、曲げや撓みを持たせることができる性質を指す。
1 and 2, the
図2に示すように、配線基板1は複数の配線層(例えば、6層)を有し、各々の配線層が絶縁層を介して積層された構造とされている。
As shown in FIG. 2, the
より詳しくは、配線基板1は、配線層11と、絶縁層12と、配線層13と、絶縁層14と、配線層15と、絶縁層16と、配線層17と、絶縁層18と、配線層19と、絶縁層20と、配線層21と、ソルダーレジスト層22とが順次積層された構造とされている。但し、配線層と絶縁層の積層数は必要に応じて適宜決定することができる。
More specifically, the
なお、本実施の形態では、便宜上、配線基板1のソルダーレジスト層22側を上側又は一方の側、配線層11側を下側又は他方の側とする。又、各部位のソルダーレジスト層22側の面を一方の面又は上面、配線層11側の面を他方の面又は下面とする。但し、配線基板1は天地逆の状態で用いることができ、又は任意の角度で配置することができる。又、平面視とは対象物を配線基板1の一方の面(ソルダーレジスト層22の上面)の法線方向から視ることを指し、平面形状とは対象物を配線基板1の一方の面(ソルダーレジスト層22の上面)の法線方向から視た形状を指すものとする。
In the present embodiment, for convenience, the
又、本実施の形態における平行や垂直は、厳密に平行や垂直の場合のみでなく、本実施の形態における作用効果を奏する範囲内で概ね平行や垂直の場合も含まれる。 Moreover, parallel and perpendicular in the present embodiment include not only strictly parallel and perpendicular but also generally parallel and perpendicular within the range in which the effects of the present embodiment are exhibited.
配線層11は、配線基板1の最下層に形成されている。配線層11は、例えば、金(Au)膜、パラジウム(Pd)膜、ニッケル(Ni)膜、及び銅(Cu)膜を、金(Au)膜が下側となるように、この順番で順次積層した構造とすることができる。但し、配線層11において、パラジウム(Pd)膜やニッケル(Ni)膜は形成しなくてもよい。
The
配線層11の下面(上記の場合、金(Au)膜の下面)は絶縁層12の下面から露出しており、上面(配線層13との接続部を除く)及び側面は絶縁層12に覆われている。配線層11の下面は、例えば、絶縁層12の下面と面一とすることができる。配線層11の厚さ(配線層11を構成する各膜の総厚)は、例えば、10~20μm程度とすることができる。配線層11は、例えば、電子部品の端子と接続されるパッドとして用いることができる。
The lower surface of the wiring layer 11 (the lower surface of the gold (Au) film in the above case) is exposed from the lower surface of the
絶縁層12は、配線層11を覆うように形成されている。絶縁層12の材料としては、例えば、ヤング率が低く可撓性を有する絶縁性樹脂(例えば、熱硬化性)を用いることができる。ヤング率が低く可撓性を有する絶縁性樹脂としては、例えば、ポリイミド系樹脂やエポキシ系樹脂等を主成分とする絶縁性樹脂が挙げられる。絶縁層12の厚さは、例えば20~45μm程度とすることができる。絶縁層12は、シリカ(SiO2)等のフィラーを含有しても構わない。
The
配線層13は、絶縁層12の一方の側に形成されており、配線層11と電気的に接続されている。配線層13は、絶縁層12を貫通し配線層11の一方の面を露出するビアホール12x内に充填されたビア配線、及び絶縁層12の一方の面に形成された配線パターンを含んで構成されている。ビアホール12xは、絶縁層14側に開口されている開口部の径が配線層11の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール12xの開口部の径は、例えば、60~70μm程度とすることができる。
The
配線層13の材料としては、例えば、銅(Cu)等を用いることができる。配線層13を構成する配線パターンの厚さは、例えば、10~20μm程度とすることができる。配線層13は、ラインアンドスペース(以降、ライン/スペースと略す)が10μm/10μm~20μm/20μm程度の微細配線とすることができる。なお、ライン/スペースにおけるラインとは配線幅を表し、スペースとは隣り合う配線同士の間隔(配線間隔)を表す。例えば、ライン/スペースが10μm/10μmと記載されていた場合、配線幅が10μmで隣り合う配線同士の間隔が10μmであることを表す。
As a material of the
絶縁層14は、絶縁層12の一方の面に、配線層13を覆うように形成されている。絶縁層14の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層14は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層15は、絶縁層14の一方の側に形成されており、配線層13と電気的に接続されている。配線層15は、絶縁層14を貫通し配線層13の一方の面を露出するビアホール14x内に充填されたビア配線、及び絶縁層14の一方の面に形成された配線パターンを含んで構成されている。ビアホール14xは、絶縁層16側に開口されている開口部の径が配線層13の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール14xの開口部の径は、例えば60~70μm程度とすることができる。配線層15の材料、配線層15を構成する配線パターンの厚さやライン/スペースは、例えば、配線層13と同様とすることができる。
The
絶縁層16は、絶縁層14の一方の面に、配線層15を覆うように形成されている。絶縁層16の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層16は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層17は、絶縁層16の一方の側に形成されており、配線層15と電気的に接続されている。配線層17は、絶縁層16を貫通し配線層15の一方の面を露出するビアホール16x内に充填されたビア配線、及び絶縁層16の一方の面に形成された配線パターンを含んで構成されている。ビアホール16xは、絶縁層18側に開口されている開口部の径が配線層15の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール16xの開口部の径は、例えば60~70μm程度とすることができる。配線層17の材料、配線層17を構成する配線パターンの厚さやライン/スペースは、例えば、配線層13と同様とすることができる。
The
絶縁層18は、絶縁層16の一方の面に、配線層17を覆うように形成されている。絶縁層18の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層18は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層19は、絶縁層18の一方の側に形成されており、配線層17と電気的に接続されている。配線層19は、絶縁層18を貫通し配線層17の一方の面を露出するビアホール18x内に充填されたビア配線、及び絶縁層18の一方の面に形成された配線パターンを含んで構成されている。ビアホール18xは、絶縁層20側に開口されている開口部の径が配線層17の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール18xの開口部の径は、例えば60~70μm程度とすることができる。配線層19の材料、配線層19を構成する配線パターンの厚さやライン/スペースは、例えば、配線層13と同様とすることができる。
The
絶縁層20は、絶縁層18の一方の面に、配線層19を覆うように形成されている。絶縁層20の材料や厚さは、例えば、絶縁層12と同様とすることができる。絶縁層20は、シリカ(SiO2)等のフィラーを含有しても構わない。
The insulating
配線層21は、絶縁層20の一方の側に形成されており、配線層19と電気的に接続されている。配線層21は、絶縁層20を貫通し配線層19の一方の面を露出するビアホール20x内に充填されたビア配線、及び絶縁層20の一方の面に形成された配線パターンを含んで構成されている。ビアホール20xは、ソルダーレジスト層22側に開口されている開口部の径が配線層19の上面によって形成された開口部の底面の径よりも大きくなる逆円錐台状の凹部とされている。ビアホール20xの開口部の径は、例えば60~70μm程度とすることができる。配線層21の材料、配線層21を構成する配線パターンの厚さやライン/スペースは、例えば、配線層13と同様とすることができる。
The
ソルダーレジスト層22は、絶縁層20の一方の面に、配線層21を覆うように形成されている。ソルダーレジスト層22は、例えば、エポキシ系樹脂やアクリル系樹脂等の感光性樹脂等から形成することができる。ソルダーレジスト層22の厚さは、例えば15~35μm程度とすることができる。
The solder resist
ソルダーレジスト層22は、開口部22xを有し、開口部22x内には配線層21の上面の一部が露出している。開口部22xの平面形状は、例えば、円形とすることができる。必要に応じ、開口部22x内に露出する配線層21の上面に金属層を形成したり、OSP(Organic Solderability Preservative)処理等の酸化防止処理を施したりしてもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。
The solder resist
開口部22x内に露出する配線層21は、電子部品の端子と接続されるパッドとして用いることができる。
The
配線基板1では、各ビア配線上に配置される各配線層の上面は平坦であり凹部が形成されないため、図2(a)に示すようにビア配線が垂直に積層されたスタックビア構造を実現することができる。これにより、配線基板1の配線層の密度を向上させることができると共に、各配線層間におけるビア配線を介した電気的接続の信頼性を向上させることができる。但し、スタックビア構造を有しない形態としてもよい。
In the
配線基板1は、電子部品を実装可能な部品実装部と、電子部品を実装可能でない部品非実装部Rとを有している。配線基板1において、破線で示した部品非実装部R以外の領域が部品実装部であり、部品実装部の適宜な位置に電子部品を実装することができる。
The
配線基板1において、部品非実装部Rは、予め屈曲させることを想定して設計された屈曲可能部である。なお、図1では配線基板1に部品非実装部Rを2箇所設けているが、部品非実装部Rを1箇所設けてもよいし、3箇所以上設けてもよい。このように、部品非実装部Rを1箇所以上設けることにより、配線基板1を長手方向(図1(a)のA-A線や図2(b)のB-B線の方向)に容易に屈曲させることができる。すなわち、配線基板1は、長手方向を屈曲方向としている。
In the
各配線層を構成する配線パターンは、部品実装部と部品非実装部Rの何れに配置されてもよいが、ビア配線は部品実装部のみに配置されている。部品非実装部Rにはビア配線を配置せず、屈曲させることが想定されていない部品実装部のみにビア配線を配置することで、部品非実装部Rを折り曲げる際にビア配線にクラックが入ることを防止できる。 The wiring patterns forming each wiring layer may be arranged in either the component-mounted portion or the non-component-mounted portion R, but the via wiring is arranged only in the component-mounted portion. By not arranging via wiring in the component non-mounting portion R, but by arranging the via wiring only in the component mounting portion that is not supposed to be bent, cracks occur in the via wiring when the component non-mounting portion R is bent. can be prevented.
部品非実装部Rに位置する配線層19にはGNDと接続されるベタパターン19Gが形成されている。ベタパターン19Gには、細長状の複数の貫通孔19yが形成されている。貫通孔19yの平面形状は、長手方向と短手方向を有する細長状であれば特に限定されないが、例えば、楕円形、長方形、長方形の少なくとも一つの角を丸くした角丸長方形(長方形の短辺が円弧状に形成された形状も含む)等が挙げられる。
A
各々の貫通孔19yは、長手方向を配線基板1の屈曲方向と垂直な方向に向けて所定間隔で配列されている。図2(b)では、貫通孔19yが配線基板1の屈曲方向に平行に2列に配置されているが、1列としてもよいし、3列以上としてもよい。
Each through-
貫通孔19yの長手方向の長さL1は、例えば、400~700μm程度とすることができる。貫通孔19yの短手方向の長さL2は、例えば、100~400μm程度とすることができる。配線基板1の屈曲方向と垂直な方向に隣接する貫通孔19y同士の間隔G1は、例えば、20~100μm程度とすることができる。配線基板1の屈曲方向に隣接する貫通孔19y同士の間隔G2は、例えば、20~100μm程度とすることができる。
The longitudinal length L1 of the through -
部品非実装部Rにおける配線パターン形成密度を低減して良好な屈曲性を確保する観点から、配線基板1の屈曲方向に隣接する貫通孔19y同士の間隔G2は貫通孔19yの短手方向の長さL2よりも小さくなるように配列されることが好ましい。後述する貫通孔13y、15y、及び17yについても同様である。
From the viewpoint of reducing the wiring pattern formation density in the component non-mounting portion R and ensuring good flexibility, the interval G2 between the through holes 19y adjacent to each other in the bending direction of the
部品非実装部Rに位置する配線層13、15、及び17には、ベタパターン19Gと同様に、GNDと接続されるベタパターン13G、15G、及び17Gが形成されている。そして、ベタパターン13G、15G、及び17Gには、各々の貫通孔19yと平面視で重複する位置に、貫通孔19yと同じ大きさの貫通孔13y、15y、及び17yが形成されている。
部品非実装部Rに位置する配線層11及び21にも適宜ベタパターンを形成し、各々の貫通孔19yと平面視で重複する位置に、貫通孔19yと同じ大きさの貫通孔を形成してもよい。但し、部品非実装部Rにおける配線パターン形成密度を低減して良好な屈曲性を確保する観点からは、部品実装部の配線層数(配線基板1では6層)よりも、部品非実装部Rの配線層数の方が少ないことが好ましい。配線基板1では、部品非実装部Rの配線層数は4層であるが、5層や3層以下としても構わない。
A solid pattern is also formed on the wiring layers 11 and 21 located in the component non-mounting portion R, and through holes having the same size as the through
なお、部品非実装部Rに位置する各配線層において、GNDと接続されるベタパターンはノイズを遮蔽するシールドパターンとして機能するが、部品非実装部Rに位置する各配線層に、GNDと接続されるベタパターン以外の配線パターンを形成してもよい。 In each wiring layer located in the component non-mounting portion R, the solid pattern connected to GND functions as a shield pattern for shielding noise. A wiring pattern other than the solid pattern may be formed.
例えば、部品非実装部Rに位置する任意の配線層において、信号パターンの両側をGNDパターンでシールドしてもよい。この場合、貫通孔は、信号パターンをよけて配置してもよいし、信号パターンが断線しなければ、信号パターンに貫通孔を形成してもよい。又、例えば、厚さ方向の外側に位置する配線層13及び19にはベタのGNDパターンのみを形成し、厚さ方向の内側に位置する配線層15及び17には信号パターンのみを形成してもよい。 For example, in an arbitrary wiring layer located in the component non-mounting portion R, both sides of the signal pattern may be shielded with a GND pattern. In this case, the through holes may be arranged to avoid the signal pattern, or may be formed in the signal pattern as long as the signal pattern is not disconnected. Further, for example, the wiring layers 13 and 19 located outside in the thickness direction are formed with only solid GND patterns, and the wiring layers 15 and 17 located inside in the thickness direction are formed with only signal patterns. good too.
[第1の実施の形態に係る配線基板の製造方法]
次に、第1の実施の形態に係る配線基板の製造方法について説明する。図3及び図4は、第1の実施の形態に係る配線基板の製造工程を例示する図である。本実施の形態では、支持体上に1個ずつ配線基板を作製し支持体を除去する工程の例を示すが、支持体上に複数の配線基板となる部分を作製し支持体を除去後個片化して各配線基板とする工程としてもよい。
[Method for Manufacturing Wiring Board According to First Embodiment]
Next, a method for manufacturing the wiring board according to the first embodiment will be described. 3 and 4 are diagrams illustrating the manufacturing process of the wiring board according to the first embodiment. In this embodiment mode, an example of a step of manufacturing wiring boards one by one over a support and removing the support is shown. It is good also as a process which separates and makes each wiring board.
まず、図3(a)に示す工程では、上面が平坦面である支持体300を準備し、支持体300の上面に配線層11を形成する部分に開口部400xを備えたレジスト層400(例えば、ドライフィルムレジスト等)を形成する。支持体300としては、金属板や金属箔等を用いることができるが、本実施の形態では、支持体300として銅箔を用いる例を示す。支持体300の厚さは、例えば18~100μm程度とすることができる。
First, in the process shown in FIG. 3A, a
次に、図3(b)に示す工程では、例えば、支持体300をめっき給電層に利用する電解めっき法等により、レジスト層400の開口部400x内に露出する支持体300の上面に配線層11を形成する。その後、レジスト層を除去する。配線層11の材料や厚さは、前述の通りである。
Next, in the step shown in FIG. 3B, for example, a wiring layer is formed on the upper surface of the
次に、図3(c)に示す工程では、例えば、支持体300の上面に配線層11の上面及び側面を被覆するように半硬化状態のフィルム状の樹脂をラミネートし、硬化させて絶縁層12を形成する。或いは、フィルム状の樹脂のラミネートに代えて、液状又はペースト状の樹脂を塗布後、硬化させて絶縁層12を形成してもよい。絶縁層12の材料や厚さは、前述の通りである。
Next, in the step shown in FIG. 3C, for example, a semi-cured film resin is laminated on the upper surface of the
次に、図3(d)に示す工程では、絶縁層12に、絶縁層12を貫通し配線層11の上面を露出させるビアホール12xを形成する。ビアホール12xは、例えば、CO2レーザ等を用いたレーザ加工法により形成できる。ビアホール12xを形成後、デスミア処理を行い、ビアホール12xの底部に露出する配線層11の表面に付着した樹脂残渣を除去することが好ましい。
Next, in the step shown in FIG. 3D, a via
次に、図4(a)に示す工程では、絶縁層12の一方の側に配線層13を形成する。配線層13は、ビアホール12x内に充填されたビア配線及び絶縁層12の上面に形成された配線パターンを含んで構成される。又、部品非実装部Rには、GNDと接続されるベタパターン13Gが形成され、ベタパターン13Gには貫通孔13yが形成される。配線層13を構成するビア配線、配線パターン、貫通孔13yを有するベタパターン13Gは、例えば、セミアディティブ法やサブトラクティブ法を用いて同時に形成できる。配線層13の材料、配線層13を構成する配線パターンの厚さやラインアンドスペースは前述の通りである。配線層13は、ビアホール12xの底部に露出した配線層11と電気的に接続される。
Next, in the step shown in FIG. 4A, the
次に、図4(b)に示す工程では、図3(c)~図4(a)に示す工程と同様の工程を繰り返し、絶縁層14、配線層15、絶縁層16、配線層17、絶縁層18、配線層19、絶縁層20、及び配線層21を順次形成する。
Next, in the process shown in FIG. 4B, the same processes as those shown in FIGS. An insulating
次に、図4(c)に示す工程では、絶縁層20の上面に、配線層21を覆うようにソルダーレジスト層22を形成する。ソルダーレジスト層22は、例えば、液状又はペースト状の感光性のエポキシ系樹脂やアクリル系樹脂を、配線層21を被覆するように絶縁層20の上面にスクリーン印刷法、ロールコート法、又は、スピンコート法等で塗布することにより形成できる。或いは、例えば、フィルム状の感光性のエポキシ系樹脂やアクリル系樹脂を、配線層21を被覆するように絶縁層20の上面にラミネートすることにより形成してもよい。
Next, in the step shown in FIG. 4C, a solder resist
次に、ソルダーレジスト層22を露光及び現像することで、ソルダーレジスト層22に配線層21の上面の一部を露出する開口部22xを形成する(フォトリソグラフィ法)。なお、開口部22xは、レーザ加工法やブラスト処理により形成してもよい。その場合には、ソルダーレジスト層22に感光性の材料を用いなくてもよい。開口部22xの平面形状は、例えば、円形状とすることができる。開口部22xの直径は、接続対象(半導体チップ等)に合わせて任意に設計できる。
Next, by exposing and developing the solder resist
なお、開口部22xの底部に露出する配線層21の上面に、例えば無電解めっき法等により前述の金属層を形成してもよい。又、金属層の形成に代えて、OSP処理等の酸化防止処理を施してもよい。又、開口部22xの底部に露出する配線層21の上面に、はんだバンプ等の外部接続端子を形成してもよい。
The metal layer described above may be formed on the upper surface of the
図4(c)に示す工程の後、図4(c)に示す支持体300を除去することで、配線基板1(図1及び図2参照)が完成する。銅箔である支持体300は、例えば、塩化第二鉄水溶液や塩化第二銅水溶液、過硫酸アンモニウム水溶液等を用いたウェットエッチングにより除去できる。なお、図4(c)に示したソルダーレジスト層22を形成する工程は、支持体300の除去後に行ってもよい。
After the step shown in FIG. 4(c), the wiring substrate 1 (see FIGS. 1 and 2) is completed by removing the
このように、配線基板1には部品非実装部Rが画定されており、部品非実装部Rに位置する配線層には、複数の細長状の貫通孔が長手方向を配線基板1の屈曲方向と垂直な方向に向けて所定間隔で配列されている。これにより、部品非実装部Rの曲げ弾性率を低減することが可能となり、部品非実装部Rの屈曲性を向上することができる。
In this manner, the
又、部品非実装部Rに設けられた各貫通孔がデガスホールとして機能することができる。各貫通孔がデガスホールとしての機能することにより、配線基板1の内部にボイドが発生するリスクを低減できる。ここで、デガスホールとは、配線基板の製造工程において、加熱の際に配線基板の内部で発生するガスを外部に逃がすためのガス抜き用の孔である。
Further, each through-hole provided in the component non-mounting portion R can function as a degas hole. Since each through-hole functions as a degas hole, the risk of voids occurring inside the
なお、配線基板1において、部品非実装部Rは、ソルダーレジスト層を設けず、可撓性を有する絶縁層のみで構成されていてもよい。又、配線基板1において、部品非実装部Rは、配線やパッドが最外層から露出しないように形成されていてもよい。
In the
〈第1の実施の形態の変形例1〉
第1の実施の形態の変形例1では、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔の配置が異なる例を示す。なお、第1の実施の形態の変形例1において、既に説明した実施の形態と同一構成部品についての説明は省略する場合がある。
<
図5は、第1の実施の形態の変形例1に係る配線基板においてR部近傍を例示する図であり、図5(a)は図2(a)に対応する部分拡大断面図、図5(b)は図2(b)に対応する部分拡大平面図である。なお、図5(a)は、図5(b)のC-C線に沿う断面を示している。又、図5(b)は、図5(a)のR部の配線層17、絶縁層18、及び配線層19のみを図示している。
5A and 5B are diagrams illustrating the vicinity of the R portion in the wiring board according to
図5を参照するに、配線基板1Aでは、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔が平面視で千鳥状に配置されている。
Referring to FIG. 5, in the
すなわち、部品非実装部Rに位置する配線層19にはGNDと接続されるベタパターン19Gが形成されている。ベタパターン19Gには、配線基板1と同様に、複数の細長状の貫通孔19yが長手方向を配線基板1Aの屈曲方向(図5(b)のC-C線の方向)と垂直な方向に向けて所定間隔で配列されている。
That is, a
部品非実装部Rに位置する配線層17には、ベタパターン19Gと同様に、GNDと接続されるベタパターン17Gが形成されている。そして、ベタパターン17Gには、各々の貫通孔19yと平面視で千鳥状に配置され、各々の貫通孔19yと部分的に重複するように、貫通孔19yと同じ大きさの貫通孔17zが形成されている。
A
部品非実装部Rに位置する配線層15には、ベタパターン19Gと同様に、GNDと接続されるベタパターン15Gが形成されている。そして、ベタパターン15Gには、各々の貫通孔19yと平面視で重複する位置に、貫通孔19yと同じ大きさの貫通孔15yが形成されている。
A
部品非実装部Rに位置する配線層13には、ベタパターン19Gと同様に、GNDと接続されるベタパターン13Gが形成されている。そして、ベタパターン13Gには、各々の貫通孔17zと平面視で重複する位置に、貫通孔17zと同じ大きさの貫通孔13z(図5では図示せず)が形成されている。
A
このように、配線基板1Aには部品非実装部Rが画定されており、部品非実装部Rに位置する配線層には、複数の細長状の貫通孔が長手方向を配線基板1Aの屈曲方向と垂直な方向に向けて所定間隔で配列されている。そして、配線基板1Aでは、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔が平面視で千鳥状に配置され、厚さ方向に隣接する配線層に形成された貫通孔同士が部分的に重複している。
In this way, the
これにより、部品非実装部Rにおいて配線基板1と同様の良好な屈曲性を確保することができると共に、各貫通孔のデガスホールとしての機能を向上することができる(隣接する配線層に形成された貫通孔同士が部分的に重複しているため、ガスが抜けやすくなる)。各貫通孔のデガスホールとしての機能が向上することにより、配線基板1Aでは、配線基板1Aの内部にボイドが発生するリスクを配線基板1よりも更に低減できる。
As a result, it is possible to ensure the same good flexibility as that of the
〈シミュレーション〉
配線基板1と同様の層構造(全体の配線層数が6層で、部品非実装部Rの配線層数が4層)の配線基板に関し、図6(a)~図6(e)に示す各場合の曲げ弾性率についてシミュレーションを実施した。シミュレーションは、Ansys Workbench v18を用い、1/2対称モデルで実施した。
<simulation>
6(a) to 6(e) show a wiring board having a layer structure similar to that of the wiring board 1 (the total number of wiring layers is 6, and the number of wiring layers in the part non-mounting portion R is 4). A simulation was performed for the flexural modulus in each case. Simulations were performed using Ansys Workbench v18 with a 1/2 symmetric model.
図6(a)は、配線基板の部品非実装部Rに位置する各配線層100に貫通孔が形成されていない場合(貫通孔のないベタパターンのみが形成されている場合)である。なお、ここでいう各配線層100とは、配線基板1の配線層13、15、17、及び19に相当する内側の4層の配線層を意味している(図6(b)~図6(e)についても同様)。又、矢印は、配線基板の屈曲方向(配線基板の長手方向)を示している(図6(b)~図6(e)についても同様)。
FIG. 6A shows a case where no through holes are formed in each
図6(b)は、配線基板の部品非実装部Rに位置する各配線層100に平面形状が円形の貫通孔110が行列状に形成された場合である。部品非実装部Rに位置する各配線層100には貫通孔110と同じ大きさの貫通孔が貫通孔110と平面視で重複する位置に形成されている。貫通孔110の直径はφ250μmであり、貫通孔110の行方向及び列方向のピッチは300μmである。
FIG. 6B shows a case where through-
図6(c)は、配線基板の部品非実装部Rに位置する各配線層100に平面形状が円形の貫通孔120が行列状に形成された場合である。部品非実装部Rに位置する各配線層100には貫通孔120と同じ大きさの貫通孔が形成されている。但し、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔は平面視で千鳥状に配置されている。貫通孔120の直径はφ250μmであり、貫通孔120の行方向及び列方向のピッチは300μmである。
FIG. 6(c) shows a case where through-
図6(d)は、配線基板の部品非実装部Rに位置する各配線層100に平面形状が細長状(長方形の短辺が円弧状に形成された形状)の貫通孔130が行列状に形成された場合である。すなわち、平面形状が細長状の貫通孔130は、長手方向を配線基板の屈曲方向と平行な方向に向けて所定間隔で配列されている。
FIG. 6(d) shows through-
部品非実装部Rに位置する各配線層には貫通孔130と同じ大きさの貫通孔が形成されている。但し、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔は平面視で千鳥状に配置されている。貫通孔130の長方形の部分(両端の円弧状の部分を除く部分)の幅は250μm、長さは300μmである。又、貫通孔130の両端の円弧状の部分は、直径φ250μmの円の半分(半円)である。又、貫通孔130の行方向のピッチは600μmであり、列方向のピッチは300μmである。
A through-hole having the same size as the through-
図6(e)は、配線基板の部品非実装部Rに位置する各配線層100に平面形状が細長状(長方形の短辺が円弧状に形成された形状)の貫通孔140が行列状に形成された場合である。すなわち、平面形状が細長状の貫通孔140は、長手方向を配線基板の屈曲方向と垂直な方向に向けて所定間隔で配列されている。
FIG. 6E shows through-
部品非実装部Rに位置する各配線層には貫通孔140と同じ大きさの貫通孔が形成されている。但し、部品非実装部Rにおいて厚さ方向に隣接する配線層に設けられた貫通孔は平面視で千鳥状に配置されている。貫通孔140の長方形の部分(両端の円弧状の部分を除く部分)の幅は250μm、長さは300μmである。又、貫通孔140の両端の円弧状の部分は、直径φ250μmの円の半分(半円)である。又、貫通孔140の行方向のピッチは300μmであり、列方向のピッチは600μmである。
A through-hole having the same size as the through-
図6(a)~図6(e)に示す各場合の曲げ弾性率についてシミュレーションを実施したところ、図7の結果が得られた。 When a simulation was performed on the flexural modulus in each case shown in FIGS. 6(a) to 6(e), the results shown in FIG. 7 were obtained.
図7より、図6(a)の貫通孔を形成しない場合と比べて、図6(b)及び図6(c)の円形の貫通孔を形成した場合や、図6(d)及び図6(e)の細長状の貫通孔を形成した場合には、部品非実装部Rの曲げ弾性率が低減されていることがわかる。 From FIG. 7 , compared with the case of not forming the through hole of FIG. 6A, the case of forming the circular through hole of FIGS. It can be seen that the flexural modulus of the component non-mounting portion R is reduced when the elongated through-holes of (e) are formed.
又、図6(b)及び図6(c)の円形の貫通孔を形成した場合よりも、図6(d)及び図6(e)の細長状の貫通孔を形成した場合の方が、部品非実装部Rの曲げ弾性率が低減する度合いが大きいことがわかる。特に、図6(e)のように細長状の貫通孔を長手方向を配線基板の屈曲方向と垂直な方向に向けて配列する場合は、図6(d)のように配線基板の屈曲方向と平行な方向に向けて配列する場合よりも、更に15%程度、部品非実装部Rの曲げ弾性率が低減している。 6D and 6E are more effective than the circular through holes shown in FIGS. 6B and 6C. It can be seen that the flexural modulus of the component non-mounting portion R is greatly reduced. In particular, when the elongated through-holes are arranged with the longitudinal direction perpendicular to the bending direction of the wiring board as shown in FIG. The bending elastic modulus of the component non-mounting portion R is further reduced by about 15% as compared to the case of arranging them in the parallel direction.
このように、部品非実装部Rに位置する各配線層に貫通孔を形成することで部品非実装部Rの曲げ弾性率を低減できる。中でも、細長状の貫通孔を長手方向を配線基板の屈曲方向と垂直な方向に向けて配列する場合に最も部品非実装部Rの曲げ弾性率を低減できることが確認された。すなわち、部品非実装部Rにおいて良好な屈曲性を確保する観点からは、図6(e)の形態が最も好ましいといえる。 Thus, by forming through holes in each wiring layer positioned in the component non-mounting portion R, the bending elastic modulus of the component non-mounting portion R can be reduced. Among others, it was confirmed that the bending elastic modulus of the non-mounted part R can be reduced most when the elongated through-holes are arranged with the longitudinal direction perpendicular to the bending direction of the wiring board. That is, from the viewpoint of ensuring good bendability in the component non-mounting portion R, the form of FIG. 6(e) can be said to be the most preferable.
なお、図6(b)と図6(c)のシミュレーション結果によれば、貫通孔を平面視で千鳥状に配置するか否かは、部品非実装部Rの曲げ弾性率に対して大きな影響はない。従って、図6(e)において貫通孔140を平面視で千鳥状に配置しない場合にも、部品非実装部Rの曲げ弾性率を十分に低減できると考えられる。
According to the simulation results of FIGS. 6(b) and 6(c), whether or not the through-holes are arranged in a zigzag pattern in plan view has a large effect on the bending elastic modulus of the component non-mounting portion R. no. Therefore, even if the through-
以上、好ましい実施の形態等について詳説したが、上述した実施の形態等に制限されることはなく、特許請求の範囲に記載された範囲を逸脱することなく、上述した実施の形態等に種々の変形及び置換を加えることができる。 Although the preferred embodiments and the like have been described in detail above, the present invention is not limited to the above-described embodiments and the like, and various modifications can be made to the above-described embodiments and the like without departing from the scope of the claims. Modifications and substitutions can be made.
1、1A 配線基板
11、13、15、17、19、21 配線層
12、14、16、18、20 絶縁層
12x、14x、16x、18x、20x ビアホール
13G、15G、17G、19G ベタパターン
13y、13z、15y、17y、17z、19y 貫通孔
22 ソルダーレジスト層
22x 開口部
R 部品非実装部
1,
Claims (6)
電子部品を実装可能な部品実装部と、
電子部品を実装可能でない部品非実装部と、を有し、
前記ソルダーレジスト層は、前記部品非実装部には設けられず、前記部品実装部に設けられ、
前記部品非実装部に位置する一の配線層に、複数の細長状の第1貫通孔が長手方向を前記屈曲方向と垂直な方向に向けて所定間隔で配列され、
前記部品非実装部に位置し、複数の細長状の第2貫通孔が長手方向を前記屈曲方向と垂直な方向に向けて所定間隔で配列されている他の配線層を有し、
前記第1貫通孔と前記第2貫通孔とが平面視で千鳥状に配置され、
前記第2貫通孔は、少なくとも4つの前記第1貫通孔と平面視で部分的に重複している配線基板。 A wiring board having a plurality of wiring layers and a solder resist layer arranged as an outermost layer, and having a longitudinal direction as a bending direction,
a component mounting section capable of mounting electronic components;
and a component non-mounting part on which electronic components cannot be mounted,
The solder resist layer is not provided in the component non-mounting portion but is provided in the component mounting portion,
A plurality of elongated first through holes are arranged at predetermined intervals in one wiring layer positioned in the component non-mounting portion, with the longitudinal direction directed in a direction perpendicular to the bending direction ,
Another wiring layer located in the component non-mounting portion and having a plurality of elongated second through holes arranged at predetermined intervals with the longitudinal direction thereof directed in a direction perpendicular to the bending direction,
the first through-holes and the second through-holes are arranged in a zigzag pattern in plan view,
The wiring board , wherein the second through holes partially overlap with at least four of the first through holes in plan view .
前記ビア配線は、前記部品実装部のみに配置されている請求項1乃至3の何れか一項に記載の配線基板。 having a via wiring that electrically connects vertically adjacent wiring layers with an insulating layer interposed therebetween;
4. The wiring board according to claim 1 , wherein the via wiring is arranged only in the component mounting portion.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018120772A JP7126878B2 (en) | 2018-06-26 | 2018-06-26 | wiring board |
US16/448,205 US11019722B2 (en) | 2018-06-26 | 2019-06-21 | Wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018120772A JP7126878B2 (en) | 2018-06-26 | 2018-06-26 | wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020004791A JP2020004791A (en) | 2020-01-09 |
JP7126878B2 true JP7126878B2 (en) | 2022-08-29 |
Family
ID=68982315
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018120772A Active JP7126878B2 (en) | 2018-06-26 | 2018-06-26 | wiring board |
Country Status (2)
Country | Link |
---|---|
US (1) | US11019722B2 (en) |
JP (1) | JP7126878B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102457122B1 (en) * | 2020-12-03 | 2022-10-20 | 주식회사 기가레인 | Flexible circuit board for multiple signal transmission |
WO2024043693A1 (en) * | 2022-08-23 | 2024-02-29 | 엘지이노텍 주식회사 | Circuit board and semiconductor package comprising same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114728A (en) | 1998-09-30 | 2000-04-21 | Matsushita Electric Ind Co Ltd | Flexible printed board |
JP2004319962A (en) | 2002-12-13 | 2004-11-11 | Victor Co Of Japan Ltd | Flex rigid printed wiring board and its manufacturing method |
JP2008135510A (en) | 2006-11-28 | 2008-06-12 | Shindo Denshi Kogyo Kk | Flexible printed wiring board, flexible printed circuit board, and method for manufacturing them |
JP2008270621A (en) | 2007-04-23 | 2008-11-06 | Nec Saitama Ltd | Flexible printed wiring board |
JP2012134551A (en) | 2009-07-13 | 2012-07-12 | Murata Mfg Co Ltd | Signal line and circuit board |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04290495A (en) * | 1991-03-19 | 1992-10-15 | Fujitsu Ltd | Multi-layer flexible printed circuit board and its manufacture |
US6429385B1 (en) * | 2000-08-08 | 2002-08-06 | Micron Technology, Inc. | Non-continuous conductive layer for laminated substrates |
SG102637A1 (en) * | 2001-09-10 | 2004-03-26 | Micron Technology Inc | Bow control in an electronic package |
JP2007281145A (en) | 2006-04-05 | 2007-10-25 | Kenwood Corp | Flexible wiring member |
JP2010135418A (en) * | 2008-12-02 | 2010-06-17 | Shinko Electric Ind Co Ltd | Wiring board and electronic component device |
JP6362444B2 (en) | 2014-06-16 | 2018-07-25 | 日本メクトロン株式会社 | Flexible printed circuit board and method for manufacturing flexible printed circuit board |
-
2018
- 2018-06-26 JP JP2018120772A patent/JP7126878B2/en active Active
-
2019
- 2019-06-21 US US16/448,205 patent/US11019722B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000114728A (en) | 1998-09-30 | 2000-04-21 | Matsushita Electric Ind Co Ltd | Flexible printed board |
JP2004319962A (en) | 2002-12-13 | 2004-11-11 | Victor Co Of Japan Ltd | Flex rigid printed wiring board and its manufacturing method |
JP2008135510A (en) | 2006-11-28 | 2008-06-12 | Shindo Denshi Kogyo Kk | Flexible printed wiring board, flexible printed circuit board, and method for manufacturing them |
JP2008270621A (en) | 2007-04-23 | 2008-11-06 | Nec Saitama Ltd | Flexible printed wiring board |
JP2012134551A (en) | 2009-07-13 | 2012-07-12 | Murata Mfg Co Ltd | Signal line and circuit board |
Also Published As
Publication number | Publication date |
---|---|
JP2020004791A (en) | 2020-01-09 |
US20190394870A1 (en) | 2019-12-26 |
US11019722B2 (en) | 2021-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8334461B2 (en) | Wiring board and electronic component device | |
KR101811923B1 (en) | Circuit board | |
US9386700B2 (en) | Method of manufacturing circuit board, method of manufacturing electronic device, and electronic device | |
US9859221B2 (en) | Multilayer wiring board with built-in electronic component | |
TW200945987A (en) | Multilayer flexible printed wiring board and the manufacturing method thereof | |
KR101713458B1 (en) | Wiring board and method for manufacturing same | |
JP7126878B2 (en) | wiring board | |
CN112074098B (en) | Printed circuit board with improved heat dissipation | |
JP2016171119A (en) | Circuit board and method of manufacturing the same | |
JP2001230513A (en) | Printed board and its manufacturing method | |
JP2013065811A (en) | Printed circuit board and method for manufacturing the same | |
JP5524315B2 (en) | Display element module using multilayer flexible printed wiring board | |
US20080000874A1 (en) | Printed wiring board and method of manufacturing the same | |
JP2015056561A (en) | Printed wiring board and manufacturing method of the same | |
JP2017152477A (en) | Printed-wiring board | |
JP7344639B2 (en) | Wiring boards and semiconductor devices | |
JP2022079292A (en) | Wiring board and semiconductor device | |
JP2548584B2 (en) | Method for manufacturing circuit board with solder bumps | |
KR101523840B1 (en) | Printed wiring board and method for manufacturing printed wiring board | |
JP2014123592A (en) | Process of manufacturing printed wiring board and printed wiring board | |
US20230109322A1 (en) | Wiring board | |
JP2007019150A (en) | Printed wiring board and printed circuit board | |
JP2017103350A (en) | Printed-wiring board and method for manufacturing the same | |
JP4505700B2 (en) | Wiring substrate base material and method for manufacturing wiring substrate. | |
JP2016039251A (en) | Pop structure and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220311 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220817 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7126878 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |