JP7118227B2

JP7118227B2 - photoelectric components

Info

Publication number: JP7118227B2
Application number: JP2021145837A
Authority: JP
Inventors: チェンチャオ－シン; ワンジア－クエン; リアオチェン－チィ; ツェンツ－ヤオ; コツン－カイ; シェンチェン－フ
Original assignee: Epistar Corp
Current assignee: Epistar Corp
Priority date: 2019-12-18
Filing date: 2021-09-08
Publication date: 2022-08-15
Anticipated expiration: 2034-07-29
Also published as: JP2022140613A; JP7361168B2; JP2021185629A

Description

本発明は光電部品に関し、特に光電部品の電極設計に関する。 The present invention relates to optoelectronic components, and more particularly to the electrode design of optoelectronic components.

発光ダイオード（Light Emitting Diode、ＬＥＤ）の発光原理は、電子がｎ型半導体とｐ型半導体との間で移動するときのエネルギー差を利用して、光の形でエネルギーを放出することにある。発光ダイオードの発光原理と白熱電球の発光原理とが相違していることにより、発光ダイオードを冷光源ともいう。発光ダイオードは、耐久性が高く、寿命が長く、小型軽量で、電気消耗が低いという利点を有しているので、現在の照明分野では発光ダイオードに大きい期待を寄せ、それを次世代の照明装置とみなしている。発光ダイオードは、従来の光源を取って代わる傾向にあり、色々な分野に応用されている。例えば、交通信号、バックライト、街路燈、医療設備などに応用されている。 The light emitting principle of a light emitting diode (LED) is to emit energy in the form of light using the energy difference when electrons move between an n-type semiconductor and a p-type semiconductor. Due to the difference between the light emitting principle of light emitting diodes and the light emitting principle of incandescent lamps, light emitting diodes are also called cold light sources. Light-emitting diodes have the advantages of high durability, long life, small size and light weight, and low power consumption. is regarded as Light emitting diodes tend to replace traditional light sources and find applications in a variety of fields. For example, it is applied to traffic lights, backlights, street lights, and medical equipment.

図１は、従来の発光部品又は光電部品の構造を示す図である。図１に示すとおり、従来の発光部品１００は、透明基板１０、この透明基板１０上に位置する半導体積層１２と、この半導体積層１２上に位置する少なくとも一個の電極１４とを含む。該半導体積層１２は少なくとも、上から下へに向かって設けられた第一導電型半導体層１２０と、活性層１２２と、第二導電型半導体層１２４となどを含む。 FIG. 1 is a structural diagram of a conventional light-emitting component or photoelectric component. As shown in FIG. 1 , a conventional light emitting component 100 includes a transparent substrate 10 , a semiconductor stack 12 positioned on the transparent substrate 10 , and at least one electrode 14 positioned on the semiconductor stack 12 . The semiconductor stack 12 includes at least a first conductivity type semiconductor layer 120, an active layer 122, a second conductivity type semiconductor layer 124, and the like, which are arranged from top to bottom.

前記発光部品１００とほかの部品とを組み合わせることにより、発光装置（Light Emitting apparatus）を更に形成することができる。図２は、従来の発光装置の構造を示す図である。図２に示すとおり、発光装置２００は、サブ載置板（sab mount）２０と、少なくとも１つの半田（solder）２２と、電気接続構造２４とを含む。該サブ載置板２０は、少なくとも１つの電子回路２０２を具備する。前記半田２２は、前記サブ載置板２０上に位置する。この半田２２で発光部品１００をサブ載置板２０上に接着固定させることにより、発光部品１００の基板１０とサブ載置板２０上の電子回路２０２とを電気接続させる。前記電気接続構造２４は、発光部品１００の電極１４とサブ載置板２０上の電子回路２０２とを電気接続させる。前記サブ載置板２０がリードフレーム（lead frame）又は大きいサイズのマウンティング基板（mounting substrate）であることにより、発光装置２００の電子回路を容易に配置し、その放熱効果を向上させることができる。 By combining the light emitting component 100 with other components, a light emitting apparatus can be further formed. FIG. 2 is a diagram showing the structure of a conventional light emitting device. As shown in FIG. 2, the light emitting device 200 includes a sub mount 20, at least one solder 22, and an electrical connection structure 24. As shown in FIG. The sub-mounting plate 20 comprises at least one electronic circuit 202 . The solder 22 is positioned on the sub mounting plate 20 . By bonding and fixing the light-emitting component 100 onto the sub-mounting plate 20 with the solder 22 , the substrate 10 of the light-emitting component 100 and the electronic circuit 202 on the sub-mounting plate 20 are electrically connected. The electrical connection structure 24 electrically connects the electrode 14 of the light emitting component 100 and the electronic circuit 202 on the sub mounting plate 20 . Since the sub mounting plate 20 is a lead frame or a large-sized mounting substrate, the electronic circuit of the light emitting device 200 can be easily arranged and its heat dissipation effect can be improved.

本発明の目的は、光電部品を提供することにある。 SUMMARY OF THE INVENTION It is an object of the present invention to provide an optoelectronic component.

本発明の光電部品は、第一半導体層と、第二半導体層と、第二導電性電極と、少なくとも二個の第一導電性電極とを含む。第一半導体層は、少なくとも４つの辺縁と、第一表面と、第一表面の反対側にある第二表面とを具備し、かついずれか２つの隣接する辺縁により１つの隅部が形成される。第二半導体層は、第一半導体層の第一表面上に形成される。第二導電性電極は、第二半導体層上に形成される。第一導電性電極は、第一半導体層の第一表面上に形成され、かつ一部分の第一導電性電極が互いに離れていることにより設計状態を構成する。 The optoelectronic component of the present invention includes a first semiconductor layer, a second semiconductor layer, a second conductive electrode, and at least two first conductive electrodes. The first semiconductor layer has at least four edges, a first surface and a second surface opposite the first surface, and any two adjacent edges form a corner. be done. A second semiconductor layer is formed on the first surface of the first semiconductor layer. A second conductive electrode is formed on the second semiconductor layer. A first conductive electrode is formed on the first surface of the first semiconductor layer and constitutes a design state by a portion of the first conductive electrode being spaced apart from each other.

従来のマトリックス式発光部品の側面構造を示す図である。1 is a diagram showing a side structure of a conventional matrix-type light-emitting component; FIG. 従来の発光装置の構造を示す図である。1 is a diagram showing the structure of a conventional light emitting device; FIG. 本発明の第一実施例に係る光電部品の構造を示す平面図である。1 is a plan view showing the structure of an optoelectronic component according to a first embodiment of the present invention; FIG. 本発明の第一実施例に係る光電部品の構造を示す断面図である。1 is a cross-sectional view showing the structure of an optoelectronic device according to a first embodiment of the present invention; FIG. 本発明の他の実施例に係る光電部品の構造を示す平面図である。FIG. 4 is a plan view showing the structure of an optoelectronic component according to another embodiment of the present invention; 本発明の他の実施例に係る光電部品の構造を示す平面図である。FIG. 4 is a plan view showing the structure of an optoelectronic component according to another embodiment of the present invention; 本発明の他の実施例に係る光電部品の構造を示す平面図である。FIG. 4 is a plan view showing the structure of an optoelectronic component according to another embodiment of the present invention; 本発明の他の実施例に係る光電部品の構造を示す平面図である。FIG. 4 is a plan view showing the structure of an optoelectronic component according to another embodiment of the present invention; 本発明の他の実施例に係る光電部品の構造を示す平面図である。FIG. 4 is a plan view showing the structure of an optoelectronic component according to another embodiment of the present invention; 発光モジュールを示す図である。FIG. 10 is a diagram showing a light emitting module; 発光モジュールを示す図である。FIG. 10 is a diagram showing a light emitting module; 発光モジュールを示す図である。FIG. 10 is a diagram showing a light emitting module; 光線生成装置を示す図である。Fig. 2 shows a ray generator; 光線生成装置を示す図である。Fig. 2 shows a ray generator; 電球を示す図である。Fig. 3 shows a light bulb;

本発明は、光電部品又は発光部品及びその製造方法を公開する。本発明の説明をより詳細にするため、以下図３Ａ～図７に基づいて本発明を詳細に説明する。 The present invention discloses an optoelectronic component or light emitting component and a manufacturing method thereof. In order to provide a more detailed description of the present invention, the present invention will now be described in detail with reference to FIGS. 3A-7.

図３Ａと図３Ｂは、本発明の第一実施例に係る光電部品３００を示す平面図と断面図である。図３Ｂは、図３ＡのＡ－Ｂ－Ｃ方向に沿う断面を示す断面図である。光電部品３００は１つの基板３０を含む。この基板３０は、単一な材料で構成される基板に限定されるものではなく、異なる複数の材料で構成される複合式基板であってもよい。例えば、基板３０は、相互に接合される第一基板（図示せず）と第二基板（図示せず）とを含むことができる。 3A and 3B are plan and cross-sectional views of an optoelectronic component 300 according to a first embodiment of the present invention. FIG. 3B is a cross-sectional view showing a cross section along the ABC direction of FIG. 3A. Optoelectronic component 300 includes one substrate 30 . The substrate 30 is not limited to a substrate composed of a single material, and may be a composite substrate composed of a plurality of different materials. For example, substrate 30 can include a first substrate (not shown) and a second substrate (not shown) that are bonded together.

従来のエピタキシャル成長方法により、基板３０上にエピタキシャル積層３１を形成する。このエピタキシャル積層３１は、第一表面３１１１とこの第一表面３１１１の反対側にある第二表面３１１２とを具備する第一半導体層３１１と、第一半導体層３１１の第一表面３１１１上に形成される活性層３１２と、この活性層３１２上に形成される第二半導体層３１３とを含む。次は、リソグラフィープロセス技術で一部分のエピタキシャル積層を削除することにより、光電部品３００の辺縁の一部分の第一半導体層３１１を露出させるとともに、光電部品３００中に溝渠Ｓを形成する。本実施例において、この溝渠Ｓは、一部分の第一半導体層３１１を露出させ、かつ第二半導体層３１３に囲まれている。平面図において、本実施例の溝渠Ｓは長い帯状に形成されている。 An epitaxial layer stack 31 is formed on a substrate 30 by conventional epitaxial growth methods. The epitaxial stack 31 is formed on a first semiconductor layer 311 having a first surface 3111 and a second surface 3112 opposite the first surface 3111 and on the first surface 3111 of the first semiconductor layer 311 . and a second semiconductor layer 313 formed on the active layer 312 . Next, a portion of the epitaxial stack is removed by lithographic process technology to expose a portion of the first semiconductor layer 311 along the edge of the optoelectronic component 300 and form a trench S in the optoelectronic component 300 . In this embodiment, the trench S exposes a portion of the first semiconductor layer 311 and is surrounded by the second semiconductor layer 313 . In a plan view, the ditch S of this embodiment is formed in a long belt shape.

次は、化学気相成長方法（ＣＶＤ）、物理気相成長方法（ＰＶＤ）などの成長方法により、光電部品３００のエピタキシャル積層３１の表面と前記溝渠Ｓの側壁とに第一絶縁層３４１を形成する。 Next, a first insulating layer 341 is formed on the surface of the epitaxial stack 31 of the optoelectronic component 300 and on the sidewalls of the trenches S by a growth method such as chemical vapor deposition (CVD) or physical vapor deposition (PVD). do.

次は、光電部品３００の辺縁付近に露出されている第一半導体層３１１上に、少なくとも一個の第一の第一導電性電極３２１を形成する。本実施例において、第一の第一導電性電極３２１は第二半導体層３１３に囲まれておらず、前記溝渠Ｓ中には第二の第一導電性電極３２２が形成されている。本実施例において、離れている第一の第一導電性電極３２１と第二の第一導電性電極３２２で第一導電性電極を形成する電極設計方法を採用する。 Next, at least one first conductive electrode 321 is formed on the first semiconductor layer 311 exposed near the edge of the optoelectronic component 300 . In this embodiment, the first first conductive electrode 321 is not surrounded by the second semiconductor layer 313, and the second first conductive electrode 322 is formed in the ditch S. In this embodiment, an electrode design method is adopted in which the first conductive electrode 321 and the second first conductive electrode 322 are separated to form the first conductive electrode.

本発明の実施例の電極設計方法は、電極の数量、電極の形状及び電極の位置を選択することにより、辺縁区域に接近する光電部品の電流分布を向上させることができる。例えば、この電極設計方法による第一導電性電極は、一個又は複数個の第一の第一導電性電極３２１と一個又は複数個の第二の第一導電性電極３２２と含み、上から見たこの第二の第一導電性電極３２２は、第二半導体層３１３に囲まれるとともに、長状に延伸されている。 The electrode design method of the embodiment of the present invention can improve the current distribution of the optoelectronic component approaching the marginal area by selecting the number of electrodes, the shape of the electrodes and the position of the electrodes. For example, a first conductive electrode according to this electrode design method includes one or more first first conductive electrodes 321 and one or more second first conductive electrodes 322, viewed from above. The second first conductive electrode 322 is surrounded by the second semiconductor layer 313 and elongated.

本実施例において、光電部品３００の第一半導体層３１１は少なくとも４つの辺縁を含み、隣接する２つの辺縁は１つの隅部を形成し、かつ辺縁を乗り越える導電構造は存在しない。本実施例において、第一の第一導電性電極３２１は、光電部品３００の同一辺縁の２つの隅部に形成され、かつ光電部品３００の辺縁を乗り越えないように互いに離れている。 In this embodiment, the first semiconductor layer 311 of the optoelectronic component 300 includes at least four edges, two adjacent edges form a corner, and there is no conductive structure over the edges. In this embodiment, the first first conductive electrodes 321 are formed at two corners of the same edge of the optoelectronic component 300 and separated from each other so as not to cross the edge of the optoelectronic component 300 .

本実施例において、第一半導体層３１１上に投影される第一の第一導電性電極３２１の投影は所定の形状を有する。この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。第二の第一導電性電極３２２は、線形、円弧形、線形と円弧形を組合せた形状、又はそれらの一部分を有する形状であることができる。本実施例において、第二の第一導電性電極３２２は先端と末端を有し、先端の幅は末端の幅より広い。 In this embodiment, the projection of the first first conductive electrode 321 projected onto the first semiconductor layer 311 has a predetermined shape. The shape can be polygonal, circular, elliptical, semi-circular or a shape with arcuate surfaces. The second first conductive electrode 322 can be linear, arc-shaped, a combination of linear and arc-shaped, or a shape having portions thereof. In this embodiment, the second first conductive electrode 322 has a tip and a tail, the width of the tip being wider than the width of the tail.

次は、第二半導体層３１３上に第二導電性電極３３を形成する。本実施例において、第一半導体層３１１上に投影された第二導電性電極３３の投影面積と第二半導体層３１３の上表面面積の比は、９０～１００％の間にある。 Next, a second conductive electrode 33 is formed on the second semiconductor layer 313 . In this embodiment, the ratio of the projected area of the second conductive electrode 33 projected onto the first semiconductor layer 311 to the top surface area of the second semiconductor layer 313 is between 90% and 100%.

次は、前記第一の第一導電性電極３２１、第二の第一導電性電極３２２、第二導電性電極３３及び一部分の第一絶縁層３４１の上に第二絶縁層３４２を形成する。第二絶縁層３４２は第一開口３４２１を具備することができ、この第一開口３４２１は、第二導電性電極３３と後に続けて形成する第四電極３６とを電気接続させることに用いられる。第二絶縁層３４２は第二開口３４２２を更に具備することができ、この第二開口３４２２は、第一の第一導電性電極３２１と後に続けて形成する第三電極３５とを電気接続させることに用いられる。本実施例において、第一絶縁層３４１又は第二絶縁層３４２は、露出された前記第一半導体層３１１を完全に覆うことができる。 Next, a second insulating layer 342 is formed on the first first conductive electrode 321 , the second first conductive electrode 322 , the second conductive electrode 33 and a portion of the first insulating layer 341 . The second insulating layer 342 may have a first opening 3421, which is used to electrically connect the second conductive electrode 33 and the subsequently formed fourth electrode 36. As shown in FIG. The second insulating layer 342 may further comprise a second opening 3422 for electrically connecting the first first conductive electrode 321 and the subsequently formed third electrode 35 . used for In this embodiment, the first insulating layer 341 or the second insulating layer 342 can completely cover the exposed first semiconductor layer 311 .

本実施例において、前記第一絶縁層３４１又は第二絶縁層３４２は透明絶縁層であることができる。前記第一絶縁層３４１又は第二絶縁層３４２の材質は、酸化物、窒化物又はポリマー（polymer）であることができる。酸化物は、酸化アルミニウム（Ａｌ_２Ｏ_３）、二酸化ケイ素（ＳiＯ_２）、酸化チタン（ＴiＯ_２）、五酸化タンタル（Tantalun Pentoxide、Ｔａ_２Ｏ_５）又は酸化アルミニウム（ＡｌＯ_ｘ）を含み、窒化物は、窒化アルミニウム（ＡｌＮ）、窒化ケイ素（ＳiＮ_ｘ）を含み、ポリマーは、ポリイミド（polyimide）、ベンゾシクロブテン（Benzocyclobutane、ＢＣＢ）などのような材料又はこれらの組合せを含むことができる。本実施例において、第一絶縁層３４１又は第二絶縁層３４２は、分布ブラッグ反射器（Distributed Bragg Reflector）構造を有することができる。 In this embodiment, the first insulation layer 341 or the second insulation layer 342 may be a transparent insulation layer. The material of the first insulating layer 341 or the second insulating layer 342 may be oxide, nitride or polymer. The oxide includes aluminum oxide (Al ₂ O ₃ ), silicon dioxide (SiO ₂ ), titanium oxide (TiO ₂ ), tantalum pentoxide (Ta ₂ O ₅ ) or aluminum oxide (AlO _x ), nitriding The material may include aluminum nitride (AlN), silicon nitride (SiN _x ), and the polymer may include materials such as polyimide, Benzocyclobutane (BCB), etc. or combinations thereof. In this embodiment, the first insulating layer 341 or the second insulating layer 342 may have a distributed Bragg reflector structure.

最後に、前記第二絶縁層３４２、第一の第一導電性電極３２１、第二の第一導電性電極３２２の上に第三電極３５を形成するとともに、この第三電極３５を第一の第一導電性電極３２１、第二の第一導電性電極３２２に電気接続させる。かつ、前記第二絶縁層３４２、第二導電性電極３３上に第四電極３６を形成するとともに、この第四電極３６を第二導電性電極３３に電気接続させる。本実施例の平面図において、第一半導体層３１１上に投影された第三電極３５の投影面積と第四電極３６の投影面積の比は、８０～１００％の間にある。 Finally, a third electrode 35 is formed on the second insulating layer 342, the first first conductive electrode 321, and the second first conductive electrode 322, and the third electrode 35 is The first conductive electrode 321 and the second first conductive electrode 322 are electrically connected. A fourth electrode 36 is formed on the second insulating layer 342 and the second conductive electrode 33 and electrically connected to the second conductive electrode 33 . In the plan view of this embodiment, the ratio of the projected area of the third electrode 35 and the projected area of the fourth electrode 36 projected onto the first semiconductor layer 311 is between 80% and 100%.

本実施例において、第三電極３５は一部分の第一の第一導電性電極３２１のみを覆うことができるが、他の実施例において、この第三電極３５は第一の第一導電性電極３２１をまったく覆わなくてもよい。 In this embodiment, the third electrode 35 can cover only a portion of the first first conductive electrode 321 , but in other embodiments, the third electrode 35 covers the first first conductive electrode 321 may not be covered at all.

本実施例において、基板３０の上表面から第三電極３５の頂部までの高さはＨ１であり、基板３０の上表面から第四電極３６の頂部までの高さはＨ２であり、Ｈ１とＨ２は略同じである。本実施例において、Ｈ１とＨ２の差は５～１０％より小さい。Ｈ１とＨ２の差を調節することにより、光電部品３００と後に続けて形成する載置板又は回路部品とによって形成されるフリップチップ構造の断線確率を低減し、製品の良品率を向上させることができる。本実施例において、第三電極３５の辺縁と第四電極３６の辺縁との間の最小距離はＤ１であり、Ｄ１は５０μｍより大きい。他の実施例において、Ｄ１は５０～２００μｍ又は１００～２００μｍであることができる。 In this embodiment, the height from the top surface of the substrate 30 to the top of the third electrode 35 is H1, the height from the top surface of the substrate 30 to the top of the fourth electrode 36 is H2, and H1 and H2 are approximately the same. In this example, the difference between H1 and H2 is less than 5-10%. By adjusting the difference between H1 and H2, it is possible to reduce the disconnection probability of the flip-chip structure formed by the optoelectronic component 300 and the subsequently formed mounting plate or circuit component, and improve the non-defective rate of the product. can. In this embodiment, the minimum distance between the edge of the third electrode 35 and the edge of the fourth electrode 36 is D1, which is greater than 50 μm. In other embodiments, D1 can be 50-200 μm or 100-200 μm.

本実施例において、第一の第一導電性電極３２１、第二の第一導電性電極３２２、第二導電性電極３３、第三電極３５及び第四電極３６は、多層構造であるとともに／或いは反射層（図示せず）を含むことができる。この反射層は、活性層３１２が発した光線を８０％以上反射できる反射率を有する。本実施例において、第一の第一導電性電極３２１、第二の第一導電性電極３２２及び第三電極３５は、１つのプロセスで形成することができる。本実施例において、活性層３１２が発した光線は、第一の第一導電性電極３２１、第二の第一導電性電極３２２、第二導電性電極３３、第三電極３５及び第四電極３６に反射され、かつ基板３０の方向から光電部品３００の外部に出射される。 In this embodiment, the first first conductive electrode 321, the second first conductive electrode 322, the second conductive electrode 33, the third electrode 35 and the fourth electrode 36 are multilayer structures and/or A reflective layer (not shown) may be included. This reflective layer has a reflectance that can reflect 80% or more of the light emitted from the active layer 312 . In this embodiment, the first first conductive electrode 321, the second first conductive electrode 322 and the third electrode 35 can be formed in one process. In this embodiment, the light beam emitted by the active layer 312 passes through the first first conductive electrode 321, the second first conductive electrode 322, the second conductive electrode 33, the third electrode 35 and the fourth electrode 36. , and emitted to the outside of the optoelectronic component 300 from the direction of the substrate 30 .

所定の導電率を実現するため、第一の第一導電性電極３２１、第二の第一導電性電極３２２、第二導電性電極３３、第三電極３５及び第四電極３６の材質が金属であることが好ましい。例えば、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、ニッケル（Ｎi）、チタン（Ｔi）、スズ（Ｓｎ）などであるか、或いはそれらの合金又はそれらの積層構造であることができる。 In order to achieve a predetermined conductivity, the material of the first first conductive electrode 321, the second first conductive electrode 322, the second conductive electrode 33, the third electrode 35 and the fourth electrode 36 is metal. Preferably. For example, gold (Au), silver (Ag), copper (Cu), chromium (Cr), aluminum (Al), platinum (Pt), nickel (Ni), titanium (Ti), tin (Sn), etc. or an alloy thereof or a laminated structure thereof.

本実施例において、載置板又は回路部品（図示せず）を提供し、かつワイヤボンディング又は半田付けによりこの載置板又は回路部品上に第一載置板電極（図示せず）と第二載置板電極（図示せず）を形成することができる。この第一載置板電極及び第二載置板電極は、光電部品３００の第三電極３５及び第四電極３６と共にフリップチップ構造を形成することができる。 In this embodiment, a mounting plate or circuit component (not shown) is provided, and a first mounting plate electrode (not shown) and a second mounting plate electrode (not shown) are formed on the mounting plate or circuit component by wire bonding or soldering. A backing plate electrode (not shown) can be formed. The first mounting plate electrode and the second mounting plate electrode can form a flip-chip structure together with the third electrode 35 and the fourth electrode 36 of the optoelectronic component 300 .

本実施例において、第一の第一導電性電極３２１及び／又は第二の第一導電性電極３２２と第三電極３５との間に第一調節層（図示せず）を形成するとともに、この第一調節層を第一の第一導電性電極３２１及び／又は第二の第一導電性電極３２２と第三電極３５とに電気接続させることができる。他の実施例において、第二導電性電極３３と第四電極３６との間に第二調節層（図示せず）を形成するとともに、この第二調節層を第二導電性電極３３と第四電極３６とに電気接続させることができる。本実施例において、第一調節層と第二調節層はそれぞれ所定の高さを有し、かつ第一調節層と第二調節層の形成位置により、第一調節層と第二調節層の高さは前記高さＨ１とＨ２に影響を与えることができる（すなわち、高さＨ１とＨ２を調節することができる）。そのため、形成された第一調節層と第二調節層の高さをそれぞれ調節することにより、高さＨ１とＨ２との間の差を低減し、光電部品３００と後に続けて形成する載置板又は回路部品とによって形成されるフリップチップ構造の断線確率を低減し、製品の良品率を向上させることができる。本実施例において、第一半導体層３１１上に投影された第一調節層の投影面積は、第一半導体層３１１上に投影された第三電極３５の投影面積より大きいか、或いは第一半導体層３１１上に投影された第二調節層の投影面積は、第一半導体層３１１上に投影された第四電極３６の投影面積より大きい。本実施例において、第一調節層又は第二調節層の材質が金属であることが好ましい。例えば、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、プラチナ（Ｐｔ）、ニッケル（Ｎi）、チタン（Ｔi）、スズ（Ｓｎ）などであるか、或いはそれらの合金又はそれらの積層構造であることができる。本実施例において、第一調節層又は第二調節層は、多層構造であるとともに／或いは反射層（図示せず）を含むことができる。この反射層は、活性層３１２が発した光線を８０％以上反射できる反射率を有する。 In this embodiment, a first adjustment layer (not shown) is formed between the first first conductive electrode 321 and/or the second first conductive electrode 322 and the third electrode 35, and this The first adjustment layer can be electrically connected to the first first conductive electrode 321 and/or the second first conductive electrode 322 and the third electrode 35 . In another embodiment, a second control layer (not shown) is formed between the second conductive electrode 33 and the fourth electrode 36, and the second control layer is formed between the second conductive electrode 33 and the fourth electrode 36. It can be electrically connected to the electrode 36 . In this embodiment, the first adjustment layer and the second adjustment layer each have a predetermined height, and the heights of the first adjustment layer and the second adjustment layer vary depending on the formation positions of the first adjustment layer and the second adjustment layer. The height can affect the heights H1 and H2 (ie heights H1 and H2 can be adjusted). Therefore, by adjusting the heights of the formed first adjustment layer and the second adjustment layer respectively, the difference between the heights H1 and H2 is reduced, and the optoelectronic component 300 and the subsequently formed mounting plate are reduced. Alternatively, it is possible to reduce the disconnection probability of the flip-chip structure formed by the circuit parts and improve the non-defective product rate of the product. In this embodiment, the projected area of the first adjustment layer projected onto the first semiconductor layer 311 is greater than the projected area of the third electrode 35 projected onto the first semiconductor layer 311, or The projected area of the second adjustment layer projected onto 311 is larger than the projected area of the fourth electrode 36 projected onto the first semiconductor layer 311 . In this embodiment, the material of the first adjustment layer or the second adjustment layer is preferably metal. For example, gold (Au), silver (Ag), copper (Cu), chromium (Cr), aluminum (Al), platinum (Pt), nickel (Ni), titanium (Ti), tin (Sn), etc. or an alloy thereof or a laminated structure thereof. In this embodiment, the first adjustment layer or the second adjustment layer can be a multi-layer structure and/or include a reflective layer (not shown). This reflective layer has a reflectance that can reflect 80% or more of the light emitted from the active layer 312 .

図３Ｃは、本発明の第二実施例に係る光電部品４００を示す平面図である。本実施例の製造方法、使用する材料及び符号などは、上述した第一実施例のことと同一するので、ここでは再び説明しない。本発明の実施例の電極設計方法は、電極の数量、電極の形状及び電極の位置を選択することにより、辺縁区域に接近する光電部品４００の電流分布を向上させることができる。 FIG. 3C is a top view of the optoelectronic component 400 according to the second embodiment of the present invention. The manufacturing method, the materials used, the reference numerals, etc. of this embodiment are the same as those of the first embodiment described above, so they will not be described again here. The electrode design method of the embodiment of the present invention can improve the current distribution of the optoelectronic component 400 close to the edge area by selecting the number of electrodes, the shape of the electrodes and the position of the electrodes.

本実施例において、光電部品４００の第一半導体層３１１は少なくとも４つの辺縁を含み、隣接する２つの辺縁は１つの隅部を形成し、かつ辺縁を乗り越える導電構造は存在しない。本実施例において、第一の第一導電性電極３２１は、第一半導体層３１１のいずれか１つの隅部上に形成される。第二絶縁層３４２は第二開口３４２２を具備することができ、この第二開口３４２２は、第一の第一導電性電極３２１と後に続けて形成する第三電極３５とを電気接続させることに用いられる。第二の第一導電性電極３２２は、第一半導体層３１１上に形成され、かつ第二半導体層３１３に囲まれている。第二絶縁層３４２は第三開口３４２３を更に具備することができ、この第三開口３４２３は、第二の第一導電性電極３２２と後に続けて形成する第三電極３５とを電気接続させることに用いられる。 In this embodiment, the first semiconductor layer 311 of the optoelectronic component 400 includes at least four edges, two adjacent edges form one corner, and there is no conductive structure over the edges. In this embodiment, the first first conductive electrode 321 is formed on any one corner of the first semiconductor layer 311 . The second insulating layer 342 may have a second opening 3422 for electrically connecting the first first conductive electrode 321 and the subsequently formed third electrode 35 . Used. A second first conductive electrode 322 is formed on the first semiconductor layer 311 and surrounded by the second semiconductor layer 313 . The second insulating layer 342 may further comprise a third opening 3423 for electrically connecting the second first conductive electrode 322 and the subsequently formed third electrode 35 . used for

本実施例において、第一半導体層３１１上に投影される第一の第一導電性電極３２１の投影は所定の形状を有する。この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。第二の第一導電性電極３２２は延伸状に形成され、この形状は、線形、円弧形、線形と円弧形を組合せた形状、又はそれらの一部分を有する形状であることができる。本実施例において、第二の第一導電性電極３２２は先端と末端を有し、先端の幅は末端の幅より広い。 In this embodiment, the projection of the first first conductive electrode 321 projected onto the first semiconductor layer 311 has a predetermined shape. The shape can be polygonal, circular, elliptical, semi-circular or a shape with arcuate surfaces. The second first conductive electrode 322 is formed in an elongated shape, and this shape can be linear, arc-shaped, a combination of linear and arc-shaped, or a shape having a portion thereof. In this embodiment, the second first conductive electrode 322 has a tip and a tail, the width of the tip being wider than the width of the tail.

本実施例において、光電部品４００の辺縁付近に露出されている第一半導体層３１１上には、第三の第一導電性電極３２３が形成されている。本実施例において、第三の第一導電性電極３２３は第二半導体層３１３に囲まれていない。第二絶縁層３４２は第四開口３４２４を具備し、この第四開口３４２４は、第三の第一導電性電極３２３と後に続けて形成する第三電極３５とを電気接続させることに用いられる。光電部品４００の辺縁付近に露出されている第一半導体層３１１上には、第四の第一導電性電極３２４が形成されている。本実施例において、第四の第一導電性電極３２４は第二半導体層３１３に囲まれていない。第二絶縁層３４２は第五開口３４２５を具備し、この第五開口３４２５は、第四の第一導電性電極３２４と後に続けて形成する第三電極３５とを電気接続させることに用いられる。 In this embodiment, a third first conductive electrode 323 is formed on the first semiconductor layer 311 exposed near the edge of the optoelectronic component 400 . In this embodiment, the third first conductive electrode 323 is not surrounded by the second semiconductor layer 313 . The second insulating layer 342 has a fourth opening 3424 which is used to electrically connect the third first conductive electrode 323 with the subsequently formed third electrode 35 . A fourth first conductive electrode 324 is formed on the first semiconductor layer 311 exposed near the edge of the optoelectronic component 400 . In this embodiment, the fourth first conductive electrode 324 is not surrounded by the second semiconductor layer 313 . The second insulating layer 342 has a fifth opening 3425 which is used to make an electrical connection between the fourth first conductive electrode 324 and the subsequently formed third electrode 35 .

本実施例において、第一半導体層３１１上に投影される第三の第一導電性電極３２３の投影は所定の形状を有する。この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。第四の第一導電性電極３２４は、線形、円弧形、線形と円弧形を組合せた形状、又はそれらの一部分を有する形状であることができる。本実施例において、第四の第一導電性電極３２４は先端と末端を有し、先端の幅は末端の幅より広い。本実施例において、第三の第一導電性電極３２３と第四の第一導電性電極３２４の形状は相違している。 In this embodiment, the projection of the third first conductive electrode 323 projected onto the first semiconductor layer 311 has a predetermined shape. The shape can be polygonal, circular, elliptical, semi-circular or a shape with arcuate surfaces. The fourth first conductive electrode 324 can be linear, arc-shaped, a combination of linear and arc-shaped, or a shape having portions thereof. In this embodiment, the fourth first conductive electrode 324 has a tip and a tail, the width of the tip being wider than the width of the tail. In this embodiment, the shapes of the third first conductive electrode 323 and the fourth first conductive electrode 324 are different.

本実施例において、製品の設計要求に応じて、第一の第一導電性電極３２１と第三の第一導電性電極３２３とを光電部品４００の同一辺縁の付近に形成し、かつ両者を分離させることができる。本実施例において、第一の第一導電性電極３２１と第四の第一導電性電極３２４を、又は第三の第一導電性電極３２３と第四の第一導電性電極３２４を光電部品４００の同一辺縁の付近に形成しなくてもよい。 In this embodiment, according to product design requirements, the first first conductive electrode 321 and the third first conductive electrode 323 are formed near the same edge of the optoelectronic component 400, and both can be separated. In this embodiment, the first first conductive electrode 321 and the fourth first conductive electrode 324, or the third first conductive electrode 323 and the fourth first conductive electrode 324 are connected to the optoelectronic component 400. may not be formed near the same edge of the

本実施例において、第四の第一導電性電極３２４の先端は第三電極３５に覆われており、第四の第一導電性電極３２４の末端は第四電極３６に覆われていない。本実施例において、第一半導体層３１１上に投影された第三電極３５の投影面積は、第一半導体層３１１上に投影された第四電極３６の投影面積より大きく、かつ第一半導体層３１１上に投影された第三電極３５の投影面積と第四電極３６の投影面積の比は、１１０～１２０％の間にある。本実施例において、第二の第一導電性電極３２２と第四の第一導電性電極３２４の末端の延伸方向は略平行している。 In this embodiment, the tip of the fourth first conductive electrode 324 is covered with the third electrode 35 and the end of the fourth first conductive electrode 324 is not covered with the fourth electrode 36 . In this embodiment, the projected area of the third electrode 35 projected onto the first semiconductor layer 311 is larger than the projected area of the fourth electrode 36 projected onto the first semiconductor layer 311, and the projected area of the fourth electrode 36 projected onto the first semiconductor layer 311 is The ratio of the projected area of the third electrode 35 projected upward to the projected area of the fourth electrode 36 is between 110% and 120%. In this embodiment, the extending directions of the ends of the second first conductive electrode 322 and the fourth first conductive electrode 324 are substantially parallel.

図４Ａは、本発明の第三実施例に係る光電部品５００を示す平面図である。本実施例の製造方法、使用する材料及び符号などは、上述した第一実施例のことと同一するので、ここでは再び説明しない。本発明の実施例の電極設計方法は、電極の数量、電極の形状及び電極の位置を選択することにより、辺縁区域に接近する光電部品５００の電流分布を向上させることができる。 FIG. 4A is a plan view of an optoelectronic component 500 according to a third embodiment of the present invention. The manufacturing method, the materials used, the reference numerals, etc. of this embodiment are the same as those of the first embodiment described above, so they will not be described again here. The electrode design method of the embodiment of the present invention can improve the current distribution of the optoelectronic component 500 close to the edge area by selecting the number of electrodes, the shape of the electrodes and the position of the electrodes.

本実施例において、光電部品５００の４つの辺縁は長方形を形成し、隣接する２つの辺縁は１つの隅部を形成し、かつ辺縁を乗り越える導電構造は存在しない。それらの辺縁は、第一長辺Ｂ１と、第二長辺Ｂ３と、第一短辺Ｂ２と、第二短辺Ｂ４とを含む。本実施例において、第一長辺Ｂ１又は第二長辺Ｂ３の長さは、第一短辺Ｂ２又は第二短辺Ｂ４の長さより長い。本実施例において、第一半導体層３１１上に投影された第三電極３５と第四電極３６の投影は、第一長辺Ｂ１又は第二長辺Ｂ３に沿って配列されている。 In this example, the four edges of optoelectronic component 500 form a rectangle, two adjacent edges form a corner, and no conductive structure crosses the edges. Those edges include a first long side B1, a second long side B3, a first short side B2 and a second short side B4. In this embodiment, the length of the first long side B1 or the second long side B3 is longer than the length of the first short side B2 or the second short side B4. In this embodiment, projections of the third electrode 35 and the fourth electrode 36 projected onto the first semiconductor layer 311 are arranged along the first long side B1 or the second long side B3.

本実施例において、互いに離れている二個の第一の第一導電性電極３２１は、第一短辺Ｂ２の２つの隅部上に形成されている。第二絶縁層３４２は第二開口３４２２を具備することができ、この第二開口３４２２は、第一の第一導電性電極３２１と後に続けて形成する第三電極３５とを電気接続させることに用いられる。二個の第四の第一導電性電極３２４はそれぞれ、第一短辺Ｂ２と第二短辺Ｂ４の辺縁付近に露出されている第一半導体層３１１上に形成されている。本実施例において、第三の第一導電性電極３２３は第一短辺Ｂ２上に形成されている。第二絶縁層３４２は第四開口３４２４を具備し、この第四開口３４２４は、第三の第一導電性電極３２３と後に続けて形成する第三電極３５とを電気接続させることに用いられる。第四の第一導電性電極３２４は第二半導体層３１３に囲まれていない。第二絶縁層３４２は第三開口３４２３を具備することができ、この第三開口３４２３は、第四の第一導電性電極３２４と後に続けて形成する第三電極３５とを電気接続させることに用いられる。 In this embodiment, two first conductive electrodes 321 apart from each other are formed on the two corners of the first short side B2. The second insulating layer 342 may have a second opening 3422 for electrically connecting the first first conductive electrode 321 and the subsequently formed third electrode 35 . used. Two fourth first conductive electrodes 324 are respectively formed on the first semiconductor layer 311 exposed near the edges of the first short side B2 and the second short side B4. In this embodiment, the third first conductive electrode 323 is formed on the first short side B2. The second insulating layer 342 has a fourth opening 3424 which is used to electrically connect the third first conductive electrode 323 with the subsequently formed third electrode 35 . The fourth first conductive electrode 324 is not surrounded by the second semiconductor layer 313 . The second insulating layer 342 may have a third opening 3423 for making electrical connection between the fourth first conductive electrode 324 and the subsequently formed third electrode 35 . Used.

本実施例において、第三の第一導電性電極３２３から前記二個の第一の第一導電性電極３２１までの距離は略同じである。第一の第一導電性電極３２１、第四の第一導電性電極３２４及び第三電極３５は、１つのプロセスで形成することができる。 In this embodiment, the distance from the third first conductive electrode 323 to the two first first conductive electrodes 321 is substantially the same. First first conductive electrode 321, fourth first conductive electrode 324 and third electrode 35 can be formed in one process.

本実施例において、第一半導体層３１１上に投影される第一の第一導電性電極３２１の投影は所定の形状を有する。この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。第一半導体層３１１上に投影される第三の第一導電性電極３２３の投影は所定の形状を有し、この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。第四の第一導電性電極３２４は延伸状に形成され、この形状は、線形、円弧形、線形と円弧形を組合せた形状、又はそれらの一部分を有する形状であることができる。本実施例において、第四の第一導電性電極３２４は先端と末端を有し、この先端の幅は末端の幅より広い。本実施例において、第三の第一導電性電極３２３と第四の第一導電性電極３２４の形状は相違している。 In this embodiment, the projection of the first first conductive electrode 321 projected onto the first semiconductor layer 311 has a predetermined shape. The shape can be polygonal, circular, elliptical, semi-circular or a shape with arcuate surfaces. The projection of the third first conductive electrode 323 projected onto the first semiconductor layer 311 has a predetermined shape, which may be polygonal, circular, elliptical, semi-circular or having an arcuate surface. can be The fourth first conductive electrode 324 is formed in an elongated shape, and the shape can be linear, arc-shaped, a combination of linear and arc-shaped, or a shape having a portion thereof. In this embodiment, the fourth first conductive electrode 324 has a tip and a tail, the width of the tip being wider than the width of the tail. In this embodiment, the shapes of the third first conductive electrode 323 and the fourth first conductive electrode 324 are different.

本実施例において、前記第四の第一導電性電極３２４の先端は第一短辺Ｂ２に向かい、末端は第二短辺Ｂ４に向かう。本実施例において、第四の第一導電性電極３２４の先端は第三電極３５に覆われており、第四の第一導電性電極３２４の末端は第四電極３６に覆われていない。本実施例において、前記二個の第四の第一導電性電極３２４の末端の延伸方向は略平行している。本実施例において、第一半導体層３１１上に投影された第三電極３５の投影面積は、第一半導体層３１１上に投影された第四電極３６の投影面積より大きく、かつ第一半導体層３１１上に投影された第三電極３５の投影面積と第四電極３６の投影面積の比は、１１０～１２０％の間にある。 In this embodiment, the tip of the fourth first conductive electrode 324 faces the first short side B2 and the end faces the second short side B4. In this embodiment, the tip of the fourth first conductive electrode 324 is covered with the third electrode 35 and the end of the fourth first conductive electrode 324 is not covered with the fourth electrode 36 . In this embodiment, the extension directions of the ends of the two fourth first conductive electrodes 324 are substantially parallel. In this embodiment, the projected area of the third electrode 35 projected onto the first semiconductor layer 311 is larger than the projected area of the fourth electrode 36 projected onto the first semiconductor layer 311, and the projected area of the fourth electrode 36 projected onto the first semiconductor layer 311 is The ratio of the projected area of the third electrode 35 projected upward to the projected area of the fourth electrode 36 is between 110% and 120%.

図４Ｂは、本発明の第四実施例に係る光電部品６００を示す平面図である。本実施例の製造方法、使用する材料及び符号などは、上述した第一実施例のことと同一するので、ここでは再び説明しない。本発明の実施例の電極設計方法は、電極の数量、電極の形状及び電極の位置を選択することにより、辺縁区域に接近する光電部品６００の電流分布を向上させることができる。 FIG. 4B is a plan view showing an optoelectronic component 600 according to the fourth embodiment of the present invention. The manufacturing method, the materials used, the reference numerals, etc. of this embodiment are the same as those of the first embodiment described above, so they will not be described again here. The electrode design method of the embodiment of the present invention can improve the current distribution of the optoelectronic component 600 close to the marginal area by selecting the number of electrodes, the shape of the electrodes and the position of the electrodes.

本実施例において、光電部品６００の４つの辺縁は長方形を形成し、隣接する２つの辺縁は１つの隅部を形成し、かつ辺縁を乗り越える導電構造は存在しない。光電部品６００は、第一長辺Ｂ１と、第二長辺Ｂ３と、第一短辺Ｂ２と、第二短辺Ｂ４とを含む。本実施例において、第一長辺Ｂ１又は第二長辺Ｂ３の長さは、第一短辺Ｂ２又は第二短辺Ｂ４の長さより長い。本実施例において、第一半導体層３１１上に投影された第三電極３５と第四電極３６の投影は、第一長辺Ｂ１又は第二長辺Ｂ３に沿って配列されている。 In this example, the four edges of optoelectronic component 600 form a rectangle, two adjacent edges form a corner, and no conductive structure crosses the edges. The photoelectric component 600 includes a first long side B1, a second long side B3, a first short side B2 and a second short side B4. In this embodiment, the length of the first long side B1 or the second long side B3 is longer than the length of the first short side B2 or the second short side B4. In this embodiment, projections of the third electrode 35 and the fourth electrode 36 projected onto the first semiconductor layer 311 are arranged along the first long side B1 or the second long side B3.

本実施例は、少なくとも一個の第一の第一導電性電極３２１を含む。本実施例において、四個の第一の第一導電性電極３２１を第一半導体層３１１の４つの隅部上に形成することができる。第二絶縁層３４２は第二開口３４２２を更に具備することができ、この第二開口３４２２は、第一の第一導電性電極３２１と後に続けて形成する第三電極３５とを電気接続させることに用いられる。二個の第二の第一導電性電極３２２は、第一半導体層３１１上に形成され、かつ第二半導体層３１３に囲まれている。第二絶縁層３４２は第三開口３４２３を更に具備することができ、この第三開口３４２３は、第二の第一導電性電極３２２と後に続けて形成する第三電極３５とを電気接続させることに用いられる。 This embodiment includes at least one first first conductive electrode 321 . In this embodiment, four first conductive electrodes 321 can be formed on four corners of the first semiconductor layer 311 . The second insulating layer 342 may further comprise a second opening 3422 for electrically connecting the first first conductive electrode 321 and the subsequently formed third electrode 35 . used for Two second first conductive electrodes 322 are formed on the first semiconductor layer 311 and surrounded by the second semiconductor layer 313 . The second insulating layer 342 may further comprise a third opening 3423 for electrically connecting the second first conductive electrode 322 and the subsequently formed third electrode 35 . used for

本実施例において、第一半導体層３１１上に投影される第一の第一導電性電極３２１の投影は所定の形状を有する。この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。第一半導体層３１１上に投影される第二の第一導電性電極３２２の投影は所定の形状を有し、この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。第四の第一導電性電極３２４は延伸状に形成され、この形状は、線形、円弧形、線形と円弧形を組合せた形状、又はそれらの一部分を有する形状であることができる。本実施例において、第一半導体層３１１上に投影された前記二個の第二の第一導電性電極３２２の投影の形状は、同一又は相違している。 In this embodiment, the projection of the first first conductive electrode 321 projected onto the first semiconductor layer 311 has a predetermined shape. The shape can be polygonal, circular, elliptical, semi-circular or a shape with arcuate surfaces. The projection of the second first conductive electrode 322 projected onto the first semiconductor layer 311 has a predetermined shape, which may be polygonal, circular, elliptical, semi-circular or having an arcuate surface. can be The fourth first conductive electrode 324 is formed in an elongated shape, and the shape can be linear, arc-shaped, a combination of linear and arc-shaped, or a shape having a portion thereof. In this embodiment, the projection shapes of the two second first conductive electrodes 322 projected onto the first semiconductor layer 311 are the same or different.

本実施例において、第三電極３５は２つの延伸部３５１を含み、かつこの２つの延伸部３５１により略凹部Ｒが形成される。第四電極３６はその凹部Ｒ内に位置する。第一の第一導電性電極３２１、第二の第一導電性電極３２２及び第三電極３５は、１つのプロセスで形成することができる。 In this embodiment, the third electrode 35 includes two extending portions 351, and the two extending portions 351 form a substantially recessed portion R. As shown in FIG. The fourth electrode 36 is positioned within the recess R. The first first conductive electrode 321, the second first conductive electrode 322 and the third electrode 35 can be formed in one process.

図４Ｃは、本発明の第五実施例に係る光電部品７００を示す平面図である。本実施例の製造方法、使用する材料及び符号などは、上述した第一実施例のことと同一するので、ここでは再び説明しない。本発明の実施例の電極設計方法は、電極の数量、電極の形状及び電極の位置を選択することにより、辺縁区域に接近する光電部品７００の電流分布を向上させることができる。 FIG. 4C is a plan view of an optoelectronic component 700 according to a fifth embodiment of the present invention. The manufacturing method, the materials used, the reference numerals, etc. of this embodiment are the same as those of the first embodiment described above, so they will not be described again here. The electrode design method of the embodiment of the present invention can improve the current distribution of the optoelectronic component 700 close to the marginal area by selecting the number of electrodes, the shape of the electrodes and the position of the electrodes.

本実施例において、光電部品７００の第一半導体層３１１は少なくとも４つの辺縁を含み、隣接する２つの辺縁は１つの隅部を形成し、かつ辺縁を乗り越える導電構造は存在しない。本実施例は、第一半導体層３１１の４つの隅部上にそれぞれ形成される四個の第一の第一導電性電極３２１を含む。第二絶縁層３４２は第二開口３４２２を具備することができ、この第二開口３４２２は、第一の第一導電性電極３２１と後に続けて形成する第三電極３５とを電気接続させることに用いられる。第一半導体層３１１上に形成されている複数個の第二の第一導電性電極３２２は、第二半導体層３１３に囲まれている。第二絶縁層３４２は第四開口３４２４を具備し、この第四開口３４２４は、第二の第一導電性電極３２２と後に続けて形成する第三電極３５とを電気接続させることに用いられる。光電部品７００の辺縁付近に露出されている第一半導体層３１１上には、複数個の第三の第一導電性電極３２３が形成されている。すなわち、第三の第一導電性電極３２３は第二半導体層３１３に囲まれず、第一半導体層３１１のいずれか１つの辺縁は一個又は複数個の第三の第一導電性電極３２３を含むことができる。第二絶縁層３４２は第三開口３４２３を更に具備することができ、この第三開口３４２３は、第二の第一導電性電極３２２と後に続けて形成する第三電極３５とを電気接続させることに用いられる。 In this embodiment, the first semiconductor layer 311 of the optoelectronic component 700 includes at least four edges, two adjacent edges form one corner, and no conductive structure crosses the edges. This embodiment includes four first first conductive electrodes 321 respectively formed on the four corners of the first semiconductor layer 311 . The second insulating layer 342 may have a second opening 3422 for electrically connecting the first first conductive electrode 321 and the subsequently formed third electrode 35 . Used. A plurality of second first conductive electrodes 322 formed on the first semiconductor layer 311 are surrounded by the second semiconductor layer 313 . The second insulating layer 342 has a fourth opening 3424 which is used to electrically connect the second first conductive electrode 322 with the subsequently formed third electrode 35 . A plurality of third first conductive electrodes 323 are formed on the first semiconductor layer 311 exposed near the edge of the optoelectronic component 700 . That is, the third first conductive electrode 323 is not surrounded by the second semiconductor layer 313, and any one edge of the first semiconductor layer 311 contains one or more third first conductive electrodes 323. be able to. The second insulating layer 342 may further comprise a third opening 3423 for electrically connecting the second first conductive electrode 322 and the subsequently formed third electrode 35 . used for

本実施例において、第一半導体層３１１上に投影される第一の第一導電性電極３２１の投影は所定の形状を有する。この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。第一半導体層３１１上に投影される第二の第一導電性電極３２２の投影は所定の形状を有し、この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。本実施例において、第二の第一導電性電極３２２は延伸状に形成され、かつこの延伸方向は延伸部３５１の延伸方向に平行する。第二の第一導電性電極３２２の形状は、線形、円弧形、線形と円弧形を組合せた形状、又はそれらの一部分を有する形状であることができる。本実施例において、第一半導体層３１１上に投影された前記複数個の第二の第一導電性電極３２２の投影の形状は、同一又は相違している。第一半導体層３１１上に投影された第三の第一導電性電極３２３の投影は所定の形状を有し、この形状は、多辺形、円形、楕円形、半円形又は円弧面を有する形状であることができる。 In this embodiment, the projection of the first first conductive electrode 321 projected onto the first semiconductor layer 311 has a predetermined shape. The shape can be polygonal, circular, elliptical, semi-circular or a shape with arcuate surfaces. The projection of the second first conductive electrode 322 projected onto the first semiconductor layer 311 has a predetermined shape, which may be polygonal, circular, elliptical, semi-circular or having an arcuate surface. can be In this embodiment, the second first conductive electrode 322 is elongated and its extending direction is parallel to the extending direction of the extending part 351 . The shape of the second first conductive electrode 322 can be linear, arc-shaped, a combination of linear and arc-shaped, or a shape having portions thereof. In this embodiment, the projection shapes of the plurality of second first conductive electrodes 322 projected onto the first semiconductor layer 311 are the same or different. The projection of the third first conductive electrode 323 projected onto the first semiconductor layer 311 has a predetermined shape, which may be polygonal, circular, elliptical, semicircular, or a shape with an arc surface. can be

本実施例において、第三電極３５は３つの延伸部３５１を含み、かつこの３つの延伸部３５１により２つの略凹部Ｒが形成される。２個の第四電極３６をその凹部Ｒ内に形成することができる。本実施例において、少なくとも１個の第二の第一導電性電極３２２はその凹部Ｒ内に形成することができる。 In this embodiment, the third electrode 35 includes three extending portions 351, and these three extending portions 351 form two substantially recessed portions R. As shown in FIG. Two fourth electrodes 36 can be formed in the recess R. In this embodiment, at least one second first conductive electrode 322 can be formed in the recess R.

本実施例において、第一半導体層３１１上に投影された前記第一の第一導電性電極３２１、第二の第一導電性電極３２２、第三の第一導電性電極３２３及び第三電極３５の投影の形状は、同一又は相違することができる。かつ第一の第一導電性電極３２１、第二の第一導電性電極３２２、第三の第一導電性電極３２３及び第三電極３５は、１つのプロセスで形成することができる。 In this embodiment, the first first conductive electrode 321, the second first conductive electrode 322, the third first conductive electrode 323 and the third electrode 35 projected onto the first semiconductor layer 311 can be the same or different. And the first first conductive electrode 321, the second first conductive electrode 322, the third first conductive electrode 323 and the third electrode 35 can be formed in one process.

図４Ｄは、本発明の第六実施例に係る光電部品７００`を示す平面図である。本実施例は、第五実施例の変形例であり、その製造方法、使用する材料及び符号などは、上述した第五実施例のことと同一するので、ここでは再び説明しない。 FIG. 4D is a plan view of an optoelectronic component 700′ according to the sixth embodiment of the present invention. This embodiment is a modification of the fifth embodiment, and its manufacturing method, materials used, reference numerals, etc. are the same as those of the above-described fifth embodiment, so they will not be described again here.

本実施例において、光電部品７００`の第二絶縁層３４２は、複数の第一開口３４２１`を具備し、これらの第一開口は、第二導電性電極３３と後に続けて形成する第四電極３６とを電気接続させることに用いられる。本実施例において、第二絶縁層３４２が複数の第一開口３４２１`を具備することにより、第三電極３５と第四電極３６の高さの差を低減し、かつ後に続けて形成する載置板又は回路部品とによって形成されるフリップチップ構造の断線確率を低減することにより、製品の良品率を向上させることができる。 In this embodiment, the second insulating layer 342 of the optoelectronic component 700' has a plurality of first openings 3421', which are connected to the second conductive electrode 33 and the subsequently formed fourth electrode. 36 is used for electrical connection. In this embodiment, the second insulating layer 342 is provided with a plurality of first openings 3421′ to reduce the height difference between the third electrode 35 and the fourth electrode 36, and the subsequent mounting By reducing the disconnection probability of the flip-chip structure formed by the board or circuit parts, the non-defective product rate of the product can be improved.

図５Ａ～図５Ｃは発光モジュールを示す図であり、図５Ａは発光モジュールの外部を示す斜視図である。この発光モジュール８００は、載置体５０２と、光電部品（図示せず）と、複数個のレンズ５０４、５０６、５０８及び５１０と、二個の電力供給端末５１２及び５１４とを含む。その発光モジュール８００は、後述する発光ユニット５４０に連結される。 5A to 5C are diagrams showing the light emitting module, and FIG. 5A is a perspective view showing the exterior of the light emitting module. The light emitting module 800 includes a mounting body 502 , an optoelectronic component (not shown), a plurality of lenses 504 , 506 , 508 and 510 and two power supply terminals 512 and 514 . The light emitting module 800 is connected to the light emitting unit 540 which will be described later.

図５Ｂ～図５Ｃは、発光モジュール８００の断面を示す図であり、図５Ｃは、図５ＢのＥ区域を示す拡大図である。載置体５０２は上載置体５０３と下載置体５０１を含み、下載置体５０１の一表面は上載置体５０３に接触する。レンズ５０４及び５０８は上載置体５０３に形成される。上載置体５０３には、少なくとも一つの孔５１５が形成されており、本発明の実施例の光電部品３００又はほかの実施例の光電部品（図示せず）は、下載置体５０１と接触するように該孔５１５に設けられ、かつ接着剤５２１に覆われる。接着剤５２１上にはレンズ５０８が設けられ、接着剤５２１の材料はシリコン樹脂、エポキシ樹脂又はほかの材料である。この実施例において、孔５１５の両側の側壁に反射層５１９を形成することにより、光取り出し効率を増加させ、かつ下載置体５０１の下表面に金属層５１７を形成することにより、放熱効果を向上させることができる。 5B-5C are cross-sectional views of the light-emitting module 800, and FIG. 5C is an enlarged view of section E in FIG. 5B. The mounting body 502 includes an upper mounting body 503 and a lower mounting body 501 , and one surface of the lower mounting body 501 contacts the upper mounting body 503 . Lenses 504 and 508 are formed on upper mount 503 . At least one hole 515 is formed in the upper mounting body 503 so that the optoelectronic component 300 of the embodiment of the present invention or the optoelectronic component (not shown) of another embodiment is in contact with the lower mounting body 501 . is provided in the hole 515 and covered with an adhesive 521 . A lens 508 is provided on the adhesive 521, and the material of the adhesive 521 is silicone resin, epoxy resin or other materials. In this embodiment, a reflective layer 519 is formed on both side walls of the hole 515 to increase the light extraction efficiency, and a metal layer 517 is formed on the lower surface of the lower mount 501 to improve the heat dissipation effect. can be made

図６Ａ～図６Ｂは、光線生成装置９００を示す図である。この光線生成装置９００は、発光モジュールと８００と、発光ユニット５４０と、発光モジュールと８００に所定の電流を提供する電源供給システム（図示せず）と、電源供給システム（図示せず）を制御する制御部品（図示せず）とを含む。光線生成装置９００は、照明装置であることができる。例えば、街路燈、車燈又は室内照明装置であるか、或いは交通信号標識又は平面表示装置のバックライトモジュールのバックライトである。 6A-6B are diagrams illustrating a beam generator 900. FIG. The light beam generator 900 controls the light emitting module 800, the light emitting unit 540, a power supply system (not shown) that provides a predetermined current to the light emitting module 800, and a power supply system (not shown). and control components (not shown). The light beam generating device 900 can be a lighting device. For example, it may be a street light, a car light or an interior lighting device, or a traffic signal sign or a backlight of a backlight module of a flat panel display device.

図７は電球を示す図である。電球１０００は、カバー９２１と、レンズ９２２と、照明モジュール９２４と、フレーム９２５と、放熱器９２６と、挿入部９２７と、金口９２８とを含む。該照明モジュール９２４は、載置体９２３と、載置体９２３上に載置される本発明の実施例の少なくとも一個の光電部品３００又はほかの実施例の光電部品（図示せず）とを含む。 FIG. 7 is a diagram showing a light bulb. Light bulb 1000 includes a cover 921 , a lens 922 , a lighting module 924 , a frame 925 , a heat sink 926 , an insert 927 and a ferrule 928 . The lighting module 924 includes a carrier 923 and at least one optoelectronic component 300 according to embodiments of the present invention or a photoelectric component (not shown) according to other embodiments mounted on the carrier 923. .

具体的に、基板３０は成長（例えば、エピタキシャルの成長）及び／又は載置の基礎になる。基板の種類として、導電基板、不導電基板、透明基板又は不透明基板を選択することができる。導電基板の材料は、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、炭化ケイ素（ＳiＣ）、ケイ素（Ｓi）、アルミン酸リチウム（ＬiＡｌＯ_２）、酸化亜鉛（ＺｎＯ）、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、金属であることができる。透明基板の材料は、サファイア（Sapphire）、アルミン酸リチウム（ＬiＡｌＯ_２）、酸化亜鉛（ＺｎＯ）、窒化ガリウム（ＧａＮ）、ガラス、ダイヤモンド、ＣＶＤダイヤモンド、ダイヤモンド状カーボン（Diamond－Like Carbon、ＤＬＣ）、スピネル（spinel、ＭｇＡｌ_２Ｏ_４）、酸化アルミニウム（Ａｌ_２Ｏ_３）、酸化ケイ素（ＳiＯ_ｘ）、リチウムガレート（ＬiＧａＯ_２）であることができる。 Specifically, substrate 30 provides a basis for growth (eg, epitaxial growth) and/or deposition. The type of substrate can be selected to be conductive, non-conductive, transparent or opaque. Materials of the conductive substrate include germanium (Ge), gallium arsenide (GaAs), indium phosphide (InP), silicon carbide (SiC), silicon (Si), lithium aluminate ( _LiAlO2 ), zinc oxide (ZnO), It can be gallium nitride (GaN), aluminum nitride (AlN), metal. Materials for the transparent substrate include sapphire, lithium aluminate (LiAlO ₂ ), zinc oxide (ZnO), gallium nitride (GaN), glass, diamond, CVD diamond, diamond-like carbon (DLC), Spinel (MgAl ₂ O ₄ ), aluminum oxide (Al ₂ O ₃ ), silicon oxide (SiO _x ), lithium gallate (LiGaO ₂ ).

エピタキシャル積層３１は、第一半導体層３１１と、活性層３１２と、第二半導体層３１３とを含む。第一半導体層３１１と第二半導体層３１３は、例えばクラッド層（cladding layer）又は制限層（confinement layer）になり、かつ単層構造又は多層構造に形成されることができる。前記第一半導体層３１１と第二半導体層３１３の種類、極性又は不純物は相違している。半導体層の種類として、ｐ型、ｎ型、i型のうちいずれか２種の組合せを選択することができる。半導体層は電子と正孔（Electron hole）をそれぞれ提供し、この電子と正孔が活性層３１２で反応して発光するようにする。第一半導体層３１１、活性層３１２及び第二半導体層３１３の材料は、III－Ｖ族半導体材料を含むことができる。例えば、Ａｌ_ｘＩｎ_ｙＧａ_{（１－ｘ－ｙ）}Ｎ又はＡｌ_ｘＩｎ_ｙＧａ_{（１－ｘ－ｙ）}Ｐを含むことができ、この化学式において、０≦ｘ、ｙ≦１、（ｘ＋ｙ）≦１である。活性層３１２の材料によってエピタキシャル積層は、波長の範囲が６１０ｎｍ～６５０ｎｍの間にある赤光、波長の範囲が５３０ｎｍ～５７０ｎｍの間にある緑光、波長の範囲が４５０ｎｍ～４９０ｎｍの間にある青光、又は波長が４００ｎｍより小さい赤外線を発することができる。 The epitaxial stack 31 includes a first semiconductor layer 311 , an active layer 312 and a second semiconductor layer 313 . The first semiconductor layer 311 and the second semiconductor layer 313 can be, for example, a cladding layer or a confinement layer, and can be formed in a single layer structure or a multi-layer structure. The kind, polarity or impurity of the first semiconductor layer 311 and the second semiconductor layer 313 are different. As the type of semiconductor layer, a combination of any two of p-type, n-type and i-type can be selected. The semiconductor layer provides electrons and electron holes, respectively, and the electrons and holes react in the active layer 312 to emit light. The materials of the first semiconductor layer 311, the active layer 312 and the second semiconductor layer 313 can include III-V semiconductor materials. For example, it can include Al _x In _y Ga _(1-xy) N or Al _x In _y Ga _(1-x-y) P, where 0≦x, y≦1, (x+y) ≦1. Depending on the material of the active layer 312, the epitaxial stack can emit red light with a wavelength range between 610 nm and 650 nm, green light with a wavelength range between 530 nm and 570 nm, and blue light with a wavelength range between 450 nm and 490 nm. , or infrared radiation with a wavelength of less than 400 nm.

本発明の他の実施例において、光電部品３００、４００、５００、６００、７００、７００`は、エピタキシャル部品又は発光ダイオードであり、この発光光線の周波数スペクトルは、エピタキシャル積層において単層又は多層のような物理的要素又は化学的要素を変更することにより調節することができる。単層又は多層のエピタキシャル積層の材料は、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、リン（Ｐ）、窒素（Ｎ）、亜鉛（Ｚｎ）、酸素（Ｏ）で構成された組から選択されることができる。活性層３１２の構造は、例えば、シングルヘテロ構造（single heterostructure、ＳＨ）、ダブルヘテロ構造（double heterostructure、ＤＨ）、両側ダブルヘテロ構造（double－side double heterostructure、ＤＤＨ）、又は多層量子井戸構造（multi－quantun well、ＭＱＷ）である。また、活性層３１２の量子井戸の対数を調節することによっても発光光線の波長を変更することができる。 In another embodiment of the present invention, the optoelectronic component 300, 400, 500, 600, 700, 700' is an epitaxial component or a light emitting diode, and the frequency spectrum of the emitted light is like a single layer or multiple layers in the epitaxial stack. can be adjusted by changing any physical or chemical element. The material of the single-layer or multilayer epitaxial stack is a set consisting of aluminum (Al), gallium (Ga), indium (In), phosphorus (P), nitrogen (N), zinc (Zn), and oxygen (O). can be selected from The structure of the active layer 312 is, for example, a single heterostructure (SH), a double heterostructure (DH), a double-side double heterostructure (DDH), or a multi-layer quantum well structure (multi-layer heterostructure). -quantun well, MQW). The wavelength of the emitted light can also be changed by adjusting the logarithm of the quantum wells in the active layer 312 .

本発明の実施例において、必要に応じて第一半導体層３１１と基板３０との間に緩衝層（buffer layer、図示せず）を形成することができる。この緩衝層を二種の材料の間の設けることにより、基板３０の材料システムから第一半導体層３１１の材料システムへの過渡を実現することができる。発光ダイオードの構造において、緩衝層は、二種の材料の間の結晶格子が合わないことを低減する材料層になることができる。また、この緩衝層により、二種の材料、又は離れている二個の単層、多層又は構造を貼り合せることができる。緩衝層の材料は、例えば有機材料、無機材料、金属、半導体などから選択されることができる。緩衝層の構造は、反射層、導熱層、導電層、オーミック接触（ohmic contact）層、変形防止層、応力除去（stress release）層、応力調節（stress adjustment）層、ボンディング（bonding）層、波長変更層、機械的固定構造などになることができる。この実施例において、その緩衝層の材料は、窒化アルミニウム又は窒化ガリウムから選択され、かつスパッタリング又は原子層堆積装置（Atomic Layer Deposition、ＡＬＤ）の方法でその緩衝層を形成することができる。 In embodiments of the present invention, a buffer layer (not shown) may be formed between the first semiconductor layer 311 and the substrate 30 if necessary. By providing this buffer layer between the two materials, a transition from the material system of the substrate 30 to the material system of the first semiconductor layer 311 can be achieved. In the structure of a light emitting diode, a buffer layer can be a material layer that reduces the crystal lattice mismatch between two materials. The buffer layer also allows the bonding of two materials, or two separate monolayers, multilayers or structures. Materials for the buffer layer can be selected from, for example, organic materials, inorganic materials, metals, semiconductors, and the like. The structure of the buffer layer includes a reflective layer, a heat conductive layer, a conductive layer, an ohmic contact layer, a deformation prevention layer, a stress release layer, a stress adjustment layer, a bonding layer, a wavelength It can be a modified layer, a mechanical fixation structure, and the like. In this embodiment, the material of the buffer layer is selected from aluminum nitride or gallium nitride, and the buffer layer can be formed by sputtering or Atomic Layer Deposition (ALD) methods.

第二半導体層３１３と第二導電性電極３３との間には、接触層（図示せず）を更に形成することができる。具体的に、この接触層は、光学層、電気層、又はそれらの組合せであることができる。光学層は、活性層から来るか或いは活性層に入射される電磁波又は光線を変更することができる。この「変更」とは、電磁波又は光線の少なくとも一種の光学特性を変更することをいう。この光学特性は、周波数、波長、強度、通量、効率、色温度、演色性（rendering index）、ライトフィールド（light field）、画角（angle of view）などを含むが、これらに限定されるものではない。電気層は、接触層のいずれか一組とその対向側との間の電圧、抵抗、電流、電気容量のうち少なくとも１つの数値、密度、分布が変化するようにするか或いは変化の趨勢が出るようにする。接触層の構成材料は、酸化物、導電酸化物、透明酸化物、５０％以上の透明率を有する酸化物、金属、透光金属、５０％又はその以上の透過率を有する金属、有機物、無機物、蛍光物、リン光物、セラミックス、半導体、不純物を含有する半導体、不純物を含有しない半導体のうちの少なくとも一種を含むことができる。ある応用おいて、接触層の材料は、酸化インジウムスズ、酸化スズカドミウム、酸化スズアンチモン、酸化インジウム亜鉛、酸化亜鉛アルミニウム、酸化亜鉛スズのうちの少なくとも一種であることができる。透光型金属を採用する場合、その厚さが０．００５～０．６μｍであることが好ましい。 A contact layer (not shown) may further be formed between the second semiconductor layer 313 and the second conductive electrode 33 . Specifically, this contact layer can be an optical layer, an electrical layer, or a combination thereof. The optical layer can modify electromagnetic waves or light rays coming from or incident on the active layer. The term "alteration" refers to altering at least one optical property of an electromagnetic wave or light beam. The optical properties include, but are limited to, frequency, wavelength, intensity, throughput, efficiency, color temperature, rendering index, light field, angle of view, etc. not a thing The electric layer changes or tends to change the numerical value, density, and distribution of at least one of voltage, resistance, current, and capacitance between any one pair of contact layers and the opposite side thereof. make it Constituent materials of the contact layer include oxides, conductive oxides, transparent oxides, oxides having a transparency of 50% or more, metals, translucent metals, metals having a transmittance of 50% or more, organic substances, and inorganic substances. , fluorescent substances, phosphorescent substances, ceramics, semiconductors, semiconductors containing impurities, and semiconductors containing no impurities. In some applications, the material of the contact layer can be at least one of indium tin oxide, cadmium tin oxide, antimony tin oxide, indium zinc oxide, zinc aluminum oxide, zinc tin oxide. When a translucent metal is used, its thickness is preferably 0.005 to 0.6 μm.

以上、これらの発明の実施例を図面により詳述してきたが、実施例はこの発明の例示にしか過ぎないものであるため、この発明は実施例の構成にのみ限定されるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれることは勿論である。また、例えば、各実施例に複数の構成が含まれている場合には、特に記載がなくとも、これらの構成の可能な組合せが含まれることは勿論である。また、複数の実施例や変形例が示されている場合には、特に記載がなくとも、これらに跨がった構成の組合せのうちの可能なものが含まれることは勿論である。また、図面に描かれている構成については、特に記載がなくとも、含まれることは勿論である。更に、「等」の用語がある場合には、同等のものを含むという意味で用いられている。また、「ほぼ」「約」「程度」などの用語がある場合には、常識的に認められる範囲や精度のものを含むという意味で用いられている。 Although the embodiments of these inventions have been described above in detail with reference to the drawings, the embodiments are merely illustrative of the present invention, and the present invention is not limited only to the configurations of the embodiments. Needless to say, even if there is a change in design within the scope of the gist of the invention, it is included in the present invention. Further, for example, when a plurality of configurations are included in each embodiment, it is a matter of course that possible combinations of these configurations are included even if there is no particular description. In addition, when a plurality of embodiments and modifications are shown, it goes without saying that possible combinations of configurations straddling these are included even if there is no particular description. In addition, it goes without saying that the configurations depicted in the drawings are included even if they are not specifically described. Further, where the term "equal" is used, it is meant to include equivalents. In addition, when there are terms such as "approximately", "about", and "degree", they are used in the sense of including the range and precision recognized in common sense.

１００、２００、３００、４００、５００、６００、７００、７００`
光電部品
１０透明基板
１２半導体積層
１４電極
３０基板
３１エピタキシャル積層
３１１第一半導体層
３１１１第一表面
３１１２第二表面
３１２活性層
３１３第二半導体層
Ｓ溝渠
３４１第一絶縁層
３４２第二絶縁層
３４２１、３４２１` 第一開口
３４２２第二開口
３４２３第三開口
３４２４第四開口
３４２５第五開口
３２１第一の第一導電性電極
３２２第二の第一導電性電極
３２３第三の第一導電性電極
３２４第四の第一導電性電極
３３第二導電性電極
３５第三電極
Ｂ１第一長辺
Ｂ３第二長辺
Ｂ２第一短辺
Ｂ４第二短辺
３５１延伸部
Ｒ凹部
３６第四電極
８００発光モジュール
５０１下載置体
５０２載置体
５０３上載置体
５０４、５０６、５０８、５１０レンズ
５１２、５１４電力供給端末
５１５孔
５１７金属層
５１９反射層
５２１接着剤
５４０発光ユニット
９００光線生成装置
１０００電球
９２１カバー
９２２レンズ
９２３載置体
９２４照明モジュール
９２５フレーム
９２６放熱器
９２７挿入部
９２８金口
Ａ、Ｂ、Ｃ方向
Ｄ１最小距離
Ｈ１、Ｈ２高さ 100, 200, 300, 400, 500, 600, 700, 700`
Optoelectronic component 10 transparent substrate 12 semiconductor lamination 14 electrode 30 substrate 31 epitaxial lamination 311 first semiconductor layer 3111 first surface 3112 second surface 312 active layer 313 second semiconductor layer S ditch 341 first insulating layer 342 second insulating layer 3421, 3421' first opening 3422 second opening 3423 third opening 3424 fourth opening 3425 fifth opening 321 first first conductive electrode 322 second first conductive electrode 323 third first conductive electrode 324 third Four first conductive electrodes 33 second conductive electrode 35 third electrode B1 first long side B3 second long side B2 first short side B4 second short side 351 extending portion R concave portion 36 fourth electrode 800 light emitting module 501 lower mounting body 502 mounting body 503 upper mounting body 504, 506, 508, 510 lens 512, 514 power supply terminal 515 hole 517 metal layer 519 reflective layer 521 adhesive 540 light emitting unit 900 light beam generator 1000 light bulb 921 cover 922 lens 923 Mounting body 924 Lighting module 925 Frame 926 Radiator 927 Insertion part 928 Metal mouth A, B, C Direction D1 Minimum distance H1, H2 Height

Claims

a photoelectric component,
an epitaxial stack including a first semiconductor layer, an active layer formed on the first semiconductor layer, and a second semiconductor layer formed on the active layer;
a second insulating layer formed on the epitaxial stack and including a plurality of non-overlapping first openings;
a third electrode located on the second insulating layer;
a plurality of fourth electrodes formed on the second insulating layer and electrically connected to the second semiconductor layer;
the first semiconductor layer includes a plurality of edges, two adjacent edges of the plurality of edges forming a corner of the first semiconductor layer;
The first semiconductor layer includes an exposed area not covered by the active layer and the second semiconductor layer, the exposed area includes a peripheral area and an inner area, and the peripheral area includes the plurality of edges and the corners. adjacent to
the plurality of first openings includes a first set of openings and a second set of openings, the first set of openings corresponding to the inner region and the second set of openings corresponding to the peripheral region;
the third electrode includes a plurality of extensions, the plurality of extensions includes a first extension and a second extension;
the first extension covers the first set of openings and is electrically connected to the first semiconductor layer through the first set of openings;
the second extension covers the second set of openings and is electrically connected to the first semiconductor layer via the second set of openings;
The optoelectronic component, wherein the plurality of fourth electrodes are spatially separated from each other.

the second insulating layer includes one or more second openings formed on the second semiconductor layer;
2. The plurality of fourth electrodes of claim 1, wherein each of the plurality of fourth electrodes is positioned over the one or more second openings and electrically connected to the second semiconductor layer through the one or more second openings. photoelectric components.

2. The optoelectronic component of claim 1, wherein recesses are formed in said plurality of extensions, and said plurality of fourth electrodes are located in said recesses.

2. The optoelectronic component of claim 1, wherein the inner area is uncovered by the active layer and the second semiconductor layer and surrounded by the second semiconductor layer.

further comprising a first insulating layer;
5. The optoelectronic component of claim 4, wherein said epitaxial layer stack has a surface, said plurality of interior regions includes a plurality of sidewalls, and said first insulating layer is formed on said surface and said plurality of sidewalls.

2. The optoelectronic component of claim 1, wherein the first extension is located between the plurality of fourth electrodes.

The plurality of extensions further includes a third extension,
7. The optoelectronic component of claim 6, wherein the second extension and the third extension are located outside the plurality of fourth electrodes, respectively.

8. The optoelectronic component of claim 7, wherein the second extension or the third extension covers a plurality of first openings in the plurality of first openings.

2. The optoelectronic component of claim 1, wherein the projected area of the fourth electrode is smaller than the projected area of the third electrode when viewed from above.

2. The optoelectronic component according to claim 1, wherein the minimum distance between the edge of said third electrode and the edge of said fourth electrode is greater than 50 [mu]m.