JP7111600B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関する。

光通信技術として、シリコンフォトニクス技術が知られている。シリコンフォトニクス技術が採用された半導体装置は、例えば、半導体基板と、当該半導体基板上に形成された第１絶縁層と、当該第１絶縁層上に形成された光導波路と、当該光導波路を覆うように第１絶縁層上に形成された第２絶縁層と、を有する（例えば、特許文献１参照）。光導波路を構成する材料の屈折率は、第１絶縁層および第２絶縁層を構成する材料の屈折率より大きい。これにより、光は、実質的に光導波路の内部に閉じ込められた状態で、光導波路に沿って進行することができる。

光導波路の内部への光の閉じ込め効果を高める観点から、酸化シリコンなどの絶縁膜の代わりに空気層で覆われた光導波路を有する半導体装置が知られている。たとえば、特許文献１に記載の半導体装置では、光導波路の下面および両側面が、空気層である空洞部に接している（後述の図２１参照）。

特開２０１６－１８０８６０号公報

しかしながら、特許文献１に記載の半導体装置では、光導波路の下面および両側面を覆う空洞部が形成された状態で、光導波路より上層に位置する部分（例えば、配線層）を形成する必要がある。このため、特許文献１に記載の半導体装置では、半導体装置の信頼性の観点から、改善の余地がある。

一実施の形態の課題は、半導体装置の信頼性を高めることである。その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。

一実施の形態に係る半導体装置は、互いに表裏の関係にある第１面および第２面を含む基板と、当該第１面上に形成された絶縁層と、当該絶縁層上に形成され、半導体層で構成された光導波路と、を有する。上記第２面には、第１開口部が形成されている。

他の実施の形態に係る半導体装置の製造方法は、互いに表裏の関係にある第１面および第２面を含む基板と、前記第１面上に形成された絶縁層と、前記絶縁層上に形成された半導体層からなる光導波路と、を有する半導体ウェハを準備する工程と、半導体ウェハ上に配線層を形成した後に、平面視において、前記第２面に第１開口部を形成する工程と、を含む。

一実施の形態に係る半導体装置では、光導波路を有する半導体装置の信頼性を向上させることができる。

図１は、一実施の形態に係る光電気混載装置の回路構成の一例を示すブロック図である。 図２は、一実施の形態に係る半導体装置の構成の一例を示す要部底面図である。 図３は、一実施の形態に係る半導体装置の構成の一例を示す要部断面図である。 図４は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図５は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図６は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図７は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図８は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図９は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１０は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１１は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１２は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１３は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１４は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１５は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１６は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１７は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１８は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図１９は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図２０は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。 図２１は、比較例に係る半導体装置の構成を示す要部断面図である。 図２２は、一実施の形態の変形例１に係る半導体装置の構成を示す要部断面図である。 図２３は、一実施の形態の変形例２に係る半導体装置の構成を示す要部断面図である。

以下、一実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。また、実施の形態と各変形例との少なくとも一部は、互いに任意に組み合わされてもよい。

（光電気混載装置の回路構成）
図１は、本実施の形態に係る光電気混載装置ＬＥの回路構成の一例を示すブロック図である。

図１に示されるように、光電気混載装置ＬＥは、第１電子回路ＥＣ１、半導体装置ＳＤ、光源ＬＳおよびＩＣチップＣＰを有する。本実施の形態に係る半導体装置ＳＤは、光導波路ＯＷ、光変調部ＬＭ、光出力部ＬＯ、光入力部ＬＩおよび受光部ＰＲを有する。ＩＣチップＣＰは、第２電子回路ＥＣ２および第３電子回路ＥＣ３を有する。半導体装置ＳＤの構成の詳細については、後述する。

第１電子回路ＥＣ１は、第２電子回路ＥＣ２および第３電子回路ＥＣ３をそれぞれ制御するための電気信号（制御信号）を出力する。また、第１電子回路ＥＣ１は、第３電子回路ＥＣ３から出力された電気信号を受信する。第１電子回路ＥＣ１は、第２電子回路ＥＣ２および第３電子回路ＥＣ３に電気的に接続されている。第１電子回路ＥＣ１は、例えば、制御回路および記憶回路を含む公知のＣＰＵ（Central Processing Unit）またはＦＰＧＡ（Field-Programmable gate array）によって構成されている。

光源ＬＳは、光を出射する。光源ＬＳの種類の例には、レーザダイオード（ＬＤ）が含まれる。光源ＬＳからの出射光の波長は、当該出射光が光導波路ＯＷの内部を透過できればよく、光導波路ＯＷを構成する材料に応じて適宜設定され得る。たとえば、光源ＬＳからの出射光のピーク波長は、１．０μｍ以上かつ１．６μｍ以下である。光源ＬＳは、光導波路ＯＷを介して光変調部ＬＭに光学的に接続されている。

第２電子回路ＥＣ２は、光変調部ＬＭの動作を制御するための電気信号（制御信号）を出力する。より具体的には、第２電子回路ＥＣ２は、第１電子回路ＥＣ１から受信した制御信号に基づいて、光変調部ＬＭを制御する。第２電子回路ＥＣ２は、光変調部ＬＭに電気的に接続されている。第２電子回路ＥＣ２は、例えば、制御回路を含む公知のトランシーバＩＣによって構成されている。

光変調部ＬＭは、第２電子回路ＥＣ２から受信した制御信号に基づいて、光源ＬＳから出射された光の位相を変調する。光変調部ＬＭは、当該制御信号に含まれる情報を含んだ光信号を生成する。光変調部ＬＭの種類の例には、マッハツェンダ型光変調部およびリング型光変調部が含まれる。また、光変調部ＬＭは、電気制御型光変調部であってもよいし、熱制御型光変調部であってもよいし、電気制御および熱制御を併用した併用型光変調部であってもよい。光変調部ＬＭは、光導波路ＯＷを介して、光出力部ＬＯに光学的に接続されている。

光出力部ＬＯは、光変調部ＬＭで変調された光信号を、半導体装置ＳＤの外部に出力する。たとえば、光出力部ＬＯは、光信号を外部の光ファイバに向けて出射する。光出力部ＬＯの種類の例には、グレーティングカプラ（ＧＣ）およびスポットサイズコンバータ（ＳＳＣ）が含まれる。

光入力部ＬＩは、外部からの光を半導体装置ＳＤの内部に入力する。たとえば、外部の光ファイバから出射された光信号を半導体装置ＳＤの内部に入力する。光入力部ＬＩの種類の例には、グレーティングカプラ（ＧＣ）およびスポットサイズコンバータ（ＳＳＣ）が含まれる。光入力部ＬＩは、光導波路ＯＷを介して、受光部ＰＲに光学的に接続されている。

受光部ＰＲは、光入力部ＬＩから受信した光信号に基づいて、電子正孔対を生成する。受光部ＰＲは、光信号を電気信号に変換する。受光部ＰＲは、光電変換特性を有していればよい。受光部ＰＲの種類の例には、アバランシェフォトダイオード型受光部が含まれる。受光部ＰＲは、第３電子回路ＥＣ３に電気的に接続されている。

第３電子回路ＥＣ３は、受光部ＰＲから受信した電気信号を処理するとともに、処理された電気信号を第１電子回路ＥＣ１に出力する。より具体的には、第３電子回路ＥＣ３は、受光部ＰＲから受信した電気信号を増幅し、第１電子回路ＥＣ１に出力する。第３電子回路ＥＣ３は、例えば、増幅回路を含む公知のレシーバＩＣによって構成されている。

（光電気混載装置の動作）
次いで、本実施の形態に係る光電気混載装置ＬＥの動作例について説明する。

まず、光電気混載装置ＬＥの送信用部分について説明する。光源ＬＳからの出射光は、光導波路ＯＷを介して光変調部ＬＭに到達する。第２電子回路ＥＣ２は、第１電子回路ＥＣ１から受信した制御信号に基づいて光変調部ＬＭの動作を制御し、光変調部ＬＭに到達した光を変調する。これにより、電気信号が、光信号に変換される。そして、当該光信号は、光導波路ＯＷを介して光出力部ＬＯに到達し、光出力部ＬＯにおいて半導体装置ＳＤの外部に出射される。半導体装置ＳＤから出力された光信号は、光ファイバなどを介して他の半導体装置に導光される。

次いで、光電気混載装置ＬＥの受信用部分について説明する。光ファイバなどを介して他の半導体装置から導光された光信号は、光入力部ＬＩに到達する。当該光信号は、光入力部ＬＩにおいて光導波路ＯＷの内部に導かれる。上記光信号は、光導波路ＯＷを介して受光部ＰＲに到達し、電気信号に変換される。そして、当該電気信号は、第３電子回路ＥＣ３で処理された後、第１電子回路ＥＣ１に送信される。

（半導体装置の構成）
次いで、本実施の形態に係る半導体装置ＳＤの構成について説明する。

図２は、半導体装置ＳＤの要部底面図であり、図３は、図２中のＢ－Ｂ線における半導体装置ＳＤの要部断面図である。図２では、カバーＣＶは、省略されている。

図３に示されるように、半導体装置ＳＤは、基板ＳＵＢ、カバーＣＶ、第１絶縁層ＩＬ１、光導波路ＯＷ、光変調部ＬＭ、第２絶縁層ＩＬ２、第１プラグＰＬ１、第１配線ＷＲ１、第３絶縁層ＩＬ３、第２プラグＰＬ２、第２配線ＷＲ２および保護膜ＰＦを有する。本実施の形態では、第２絶縁層ＩＬ２、第１プラグＰＬ１、第１配線ＷＲ１、第３絶縁層ＩＬ３、第２プラグＰＬ２、第２配線ＷＲ２および保護膜ＰＦは、配線層を構成している。

基板ＳＵＢは、第１絶縁層ＩＬ１を介して光導波路ＯＷや光変調部ＬＭなどの光学素子を支持する支持体である。本実施の形態では、基板ＳＵＢは、カバーＣＶ上に配置されている。基板ＳＵＢは、互いに表裏の関係にある第１面（表面）ＳＦ１および第２面（裏面）ＳＦ２を含む。基板ＳＵＢの種類の例には、シリコン基板が含まれる。当該シリコン基板は、例えば、ボロン（Ｂ）やリン（Ｐ）などのｐ型不純物を含むシリコン単結晶基板である。たとえば、当該シリコン基板の主面（第１面ＳＦ１）の面方位は（１００）であり、当該シリコン基板の抵抗率は５Ω・ｃｍ以上かつ５０Ω・ｃｍ以下である。基板ＳＵＢの厚さは、例えば、１００μｍ以上かつ９００μｍ以下である。

基板ＳＵＢの第２面ＳＦ２のうち、光導波路ＯＷの直下に位置する領域には、第１開口部ＯＰ１が形成されている。第１開口部ＯＰ１は、平面視において、光導波路ＯＷと重なるように基板ＳＵＢの第２面ＳＦ２に開口するように形成されている。本実施の形態では、基板ＳＵＢの、光導波路ＯＷの直下に位置する領域と、光変調部ＬＭの直下に位置する領域とに亘って、第１開口部ＯＰ１は形成されている。第１開口部ＯＰ１は、平面視において、光導波路ＯＷおよび光変調部ＬＭと重なるように基板ＳＵＢの第２面ＳＦ２に形成されている。換言すると、第１開口部ＯＰ１は、平面視において、複数の光導波路ＯＷと重なるように基板ＳＵＢの第２面ＳＦ２に形成されている。光導波路ＯＷから染み出した光が、基板ＳＵＢにより散乱されるのを抑制する観点から、第１開口部ＯＰ１は、光導波路ＯＷから基板ＳＵＢ側に染み出した光が到達する領域より、広範囲に亘って形成されていることが好ましい。

第１開口部ＯＰ１は、基板ＳＵＢに形成された凹部であってもよいし、貫通部であってもよい。第１開口部ＯＰ１が凹部である場合、第１開口部ＯＰ１は、基板ＳＵＢの第１面ＳＦ１に到達しないように第２面ＳＦ２に形成されており、当該凹部の底面と、第１面ＳＦ１との間には基板ＳＵｂの一部が存在している。一方で、第１開口部ＯＰ１が貫通部である場合、第１開口部ＯＰ１は、基板ＳＵＢの第１面ＳＦ１に到達するように第２面ＳＦ２に形成されている（図３参照）。基板ＳＵＢによる光損失を低減する観点からは、第１開口部ＯＰ１は、貫通部であることが好ましい。本実施の形態では、第１開口部ＯＰ１は、貫通部である。第１開口部ＯＰ１の底部には、第１絶縁層ＩＬ１が露出している。

第１開口部ＯＰ１の大きさは、光導波路ＯＷが形成された領域や、基板ＳＵＢの厚さ、第１絶縁層ＩＬ１の厚さ、光の波長などの条件に応じて適宜設定され得る。たとえば、第１開口部ＯＰ１の深さは、１００μｍ以上かつ９００μｍ以下であることがより好ましい。第１開口部ＯＰ１の深さは、基板ＳＵＢの厚さ以下である。光導波路ＯＷの幅方向における第１開口部ＯＰ１の開口縁と光導波路ＯＷの側面との間隔（最短距離）Ｌは、３μｍ以上であることが好ましい。ここで、光導波路ＯＷの「幅方向」とは、平面視において、光導波路ＯＷの延在方向に対する垂直な方向に沿う方向を意味する。

第１開口部ＯＰ１の形状は、特に限定されない。基板ＳＵＢの第２面ＳＦ２側から第１開口部ＯＰ１をみたとき、第１開口部ＯＰ１の形状の例には、多角形状、矩形状、円形状および楕円形状が含まれる。本実施の形態では、図２に示されるように、第１開口部ＯＰ１の形状は、矩形状である。また、第１開口部ＯＰ１の立体形状は、例えば、錐台形状である。

カバーＣＶは、基板ＳＵＢを支持している。カバーＣＶは、基板ＳＵＢに形成された第１開口部ＯＰ１を覆うように基板ＳＵＢの第２面ＳＦ２上に配置されている。本実施の形態では、カバーＣＶは、基板ＳＵＢの第２面ＳＦ２に直接接するように配置されている。半導体装置ＳＤがカバーＣＶを有することは、半導体装置ＳＤの機械的強度を高める観点から好ましい。第１開口部ＯＰ１の内部に所定の気体（後述）が収容されている場合、基板ＳＵＢは、第１開口部ＯＰ１の内部の気体が、第１開口部ＯＰ１の外部に漏れ出さないように基板ＳＵＢに対して直接または間接に接していることが好ましい。また、第１開口部ＯＰ１の内部の気圧が大気圧と異なっている場合も、基板ＳＵＢは、第１開口部ＯＰ１の内部の気圧が維持されるように基板ＳＵＢに対して直接または間接に接していることが好ましい。カバーＣＶの例には、ガラス板およびシリコン基板が含まれる。

第１開口部ＯＰ１の内部の気圧は、大気圧より大きいことが好ましい。これにより、基板ＳＵＢの第１面ＳＦ１側の気圧と比較して、基板ＳＵＢの第２面ＳＦ２側の気圧が大きくなる。このため、半導体装置ＳＤにおける光変調部ＬＭに応力が加わって、光変調部ＬＭにおけるキャリア移動度を高めることができる。結果として、光変調部ＬＭの変調効率を高めて、光変調部ＬＭを小型化することができる。

第１開口部ＯＰ１の内部には、不活性ガスや乾燥ガス（例えば、乾燥空気）などの所定の気体が収容されていることが好ましい。これにより、第１開口部ＯＰ１の内部に含まれる水分または酸素によって、光導波路ＯＷが酸化（腐食）されるのを抑制して、結果として、光が光導波路ＯＷを通過するときの光損失を抑制することができる。不活性ガスは、例えば、アルゴンおよび窒素からなる群から選ばれる少なくとも一種である。乾燥空気は、例えば、常温で約１０％ＲＨ以下の空気である。

第１絶縁層ＩＬ１は、基板ＳＵＢの第１面ＳＦ１上に形成されている。第１絶縁層ＩＬ１は、光導波路ＯＷを構成する材料の屈折率より小さい屈折率を有する材料で構成されている。第１絶縁層ＩＬ１を構成する材料の例には、酸化シリコン（ＳｉＯ_２）が含まれる。第１絶縁層ＩＬ１を構成する材料の屈折率は、例えば、１．４６（ＳｉＯ_２）である。なお、本明細書における屈折率は、波長１．５μｍの光に対する数値である。

第１絶縁層ＩＬ１の厚さの下限値は、第１絶縁層ＩＬ１を介して光変調部ＬＭおよび基板ＳＵＢを互いに電気的に絶縁できる厚さであればよい。たとえば、第１絶縁層ＩＬ１の厚さは、１００ｎｍ以上である。半導体装置ＳＤに加わる応力を低減させる観点と、半導体装置ＳＤの製造時における静電チャックによる半導体ウェハの貼りつきを抑制する観点とから、第１絶縁層ＩＬ１の厚さは、小さいことが好ましい。たとえば、第１絶縁層ＩＬ１の厚さは、３μｍ以下であり、２μｍ以下であることが好ましく、１μｍ以下であることがより好ましく、５００ｎｍ以下であることがさらに好ましく、１００ｎｍ程度であることがより一層好ましい。

光導波路ＯＷは、その内部を光が伝送可能な経路である。光導波路ＯＷは、第１絶縁層ＩＬ１上に形成されている。本実施の形態では、断面視において、複数の光導波路が、第１絶縁層ＩＬ１上に形成されている。複数の光導波路は、互いに光学的に接続されていてもよいし、接続されていなくてもよい。光導波路ＯＷは、第１絶縁層ＩＬ１および第２絶縁層ＩＬ２に覆われている。本実施の形態では、光導波路ＯＷの上面および両側面は、第２絶縁層ＩＬ２に直接接しており、かつ光導波路ＯＷの下面は、第１絶縁層ＩＬ１に直接接している。光導波路ＯＷは、光導波路ＯＷを構成する材料の屈折率より小さい屈折率を有する第１絶縁層ＩＬ１および第２絶縁層ＩＬ２によって覆われている。これにより、光は、光導波路ＯＷの内部に実質的に閉じ込められた状態で、光導波路ＯＷの内部を進行することができる。ただし、当該光は、当該光の波長オーダ分、光導波路ＯＷの外部に染み出しながら、光導波路ＯＷの内部を進行する。

光導波路ＯＷを構成する材料は、その内部を通る光に対して透明な半導体材料である。光導波路ＯＷを構成する半導体材料の例には、シリコンおよびゲルマニウムが含まれる。光導波路ＯＷを構成する半導体材料の結晶構造は、単結晶であってもよいし、多結晶であってもよい。光導波路ＯＷを構成する材料の屈折率は、例えば、３．５（Ｓｉ）である。

光導波路ＯＷの幅および高さは、光が光導波路ＯＷの内部を適切に通過できればよい。光導波路ＯＷの幅および高さは、光導波路ＯＷの内部を通過する光の波長や、当該光のモードなどの条件に応じて適宜設定され得る。光導波路ＯＷの幅は、例えば、３００ｎｍ以上かつ５００ｎｍ以下である。光導波路ＯＷの高さは、例えば、２００ｎｍ以上かつ３００ｎｍ以下である。

光変調部ＬＭは、光導波路ＯＷの内部を通過する光の位相を変調する。光変調部ＬＭの構成としては、特に限定されず、例えば、シリコンフォトニクス技術において光変調部として採用されている公知の構成が採用され得る。光変調部ＬＭの種類の例には、ｐｎ型光変調部、ｐｉｎ型光変調部およびＳＩＳ（Semiconductor-Insulator-Semiconductor）型光変調部が含まれる。本実施の形態では、光変調部ＬＭの種類は、ｐｉｎ型光変調部である。

図２および図３に示されるように、光変調部ＬＭは、入力用の光導波路Ｌｉｎと、光導波路Ｌｉｎから分岐した２つの分岐導波路Ｌａ、Ｌｂと、２つの分岐導波路Ｌａ、Ｌｂに接続された出力用の光導波路Ｌｏｕｔと、を有する。光変調部ＬＭでは、入力用の光導波路Ｌｉｎの内部を進行する光は、２つの分岐導波路Ｌａ、Ｌｂに分波され、２つの分岐導波路Ｌａ、Ｌｂの一方または両方で位相差を与えられた後に、出力用の光導波路Ｌｏｕｔで合波される。そして、光導波路Ｌｏｕｔで生じる光の干渉により、光の振幅が制御され、結果として、光信号が生成され得る。

光変調部ＬＭの光導波路Ｌｉｎと、分岐導波路Ｌａ、Ｌｂの光が通過する部分（後述のｉ型半導体部Ｌｉ）と、光変調部ＬＭの光導波路Ｌｏｕｔと、の構成（形状や材料など）の例は、光導波路ＯＷの構成と同様である。

分岐導波路Ｌａ、Ｌｂは、ｐ型半導体層からなるｐ型半導体部Ｌｐと、ｉ型半導体層からなるｉ型半導体部Ｌｉと、ｎ型半導体層からなるｎ型半導体部Ｌｎとを有する。ここで、ｉ型半導体部Ｌｉは、光導波路としても機能し、かつｉ型半導体部の幅方向に位置する第１側面および第２側面を含む。第１側面および第２側面は、ｉ型半導体部Ｌｉにおいて互いに反対側に位置する。ｐ型半導体部Ｌｐは、ｉ型半導体部Ｌｉ（光導波路）の第１側面に隣接するように形成されている。ｎ型半導体部Ｌｎは、ｉ型半導体部Ｌｉ（光導波路）の第２側面に隣接するように形成されている。換言すると、ｉ型半導体部Ｌｉは、その幅方向において、ｐ型半導体部Ｌｐおよびｎ型半導体部Ｌｎに挟まれている。ｐ型半導体部Ｌｐ、ｉ型半導体部Ｌｉおよびｎ型半導体部Ｌｎは、互いに一体として形成されている。たとえば、ｐ型半導体部Ｌｐの高さ（厚さ）と、ｎ型半導体部Ｌｎの高さ（厚さ）とは、ｉ型半導体部Ｌｉの高さ（厚さ）に対して１／３以上かつ１／２以下の大きさであり、１００ｎｍ程度である。

光変調部ＬＭは、キャリアプラズマ効果によって、ｉ型半導体部Ｌｉの内部を通過する光の位相を制御することができる。具体的には、ｐ型半導体部Ｌｐおよびｎ型半導体部Ｌｎの間にバイアス（電圧）を印加することによって、ｉ型半導体部Ｌｉの内部にキャリアを注入したり、ｉ型半導体部Ｌｉの内部からキャリアを引き抜いたりできる。これにより、ｉ型半導体部Ｌｉの内部のキャリア密度を制御できる。ｉ型半導体部Ｌｉの内部のキャリア密度に応じて、ｉ型半導体部Ｌｉの内部を通過する光の位相が変化する。

ここで、ｐ型半導体部Ｌｐを構成するｐ型半導体層とは、ボロン（Ｂ）や二フッ化ボロン（ＢＦ_２）などのｐ型不純物を含み、かつ１×１０^１７／ｃｍ^３以上の不純物濃度を有する半導体層である。また、ｎ型半導体部Ｌｎを構成するｎ型半導体層とは、ヒ素（Ａｓ）やリン（Ｐ）などのｎ型不純物を含み、かつ１×１０^１７／ｃｍ^３以上の不純物濃度を有する半導体層である。さらに、ｉ型半導体部Ｌｉを構成するｉ型半導体層とは、１×１０^１７／ｃｍ^３未満の不純物濃度を有する半導体層である。

第２絶縁層ＩＬ２は、光導波路ＯＷおよび光変調部ＬＭを覆うように、第１絶縁層ＩＬ１上に形成されている。第２絶縁層ＩＬ２は、光導波路ＯＷを構成する材料の屈折率より小さい屈折率を有する材料で構成されている。第２絶縁層ＩＬ２を構成する材料の例には、酸化シリコン（ＳｉＯ_２）が含まれる。第２絶縁層ＩＬ２を構成する材料の屈折率は、例えば、１．４６（ＳｉＯ_２）である。

第２絶縁層ＩＬ２上に形成されている第１配線ＷＲ１によって、光導波路ＯＷから染み出した光が散乱されるのを抑制する観点から、第２絶縁層ＩＬ２の厚さは、１μｍ以上かつ５μｍ以下であることが好ましく、２μｍ以上かつ５μｍ以下であることがより好ましい。第２絶縁層ＩＬ２には、その内部に第１プラグＰＬ１が形成されるための第１貫通孔ＣＴ１が形成されている。本実施の形態では、第１貫通孔ＣＴ１が、第２絶縁層ＩＬ２の厚さ方向に沿って、光変調部ＬＭ（ｐ型半導体部Ｌｐおよびｎ型半導体部Ｌｎ）に達するように形成されている。

第１プラグＰＬ１は、光変調部ＬＭ（ｐ型半導体部Ｌｐおよびｎ型半導体部Ｌｎ）および第１配線ＷＲ１を互いに電気的に接続している。第１プラグＰＬ１は、第２絶縁層ＩＬ２の厚さ方向に沿って、光変調部ＬＭ（ｐ型半導体部Ｌｐおよびｎ型半導体部Ｌｎ）に達するように形成されている。第１プラグＰＬ１は、第１貫通孔ＣＴ１に埋め込まれた導電膜で構成されている。第１プラグＰＬ１については、半導体技術においてプラグとして採用されている公知の構成が採用され得る。第１プラグＰＬ１の材料の例には、タングステン（Ｗ）が含まれる。

第１配線ＷＲ１は、第２絶縁層ＩＬ２上に形成されている。第１配線ＷＲ１は、第１プラグＰＬ１を介して光変調部ＬＭ（ｐ型半導体部Ｌｐおよびｎ型半導体部Ｌｎ）に電気的に接続されている。第１配線ＷＲ１については、半導体技術において配線として採用されている公知の構成が採用され得る。第１配線ＷＲ１の例には、チタン層、窒化チタン層、アルミニウム層、窒化チタン層およびチタン層がこの順で積層されたアルミニウム配線が含まれる。また、アルミニウム層の代わりに、銅層またはタングステン層が用いられてもよい。本実施の形態では、第１配線ＷＲ１は、上記アルミニウム配線である。

第３絶縁層ＩＬ３は、第１配線ＷＲ１を覆うように、第２絶縁層ＩＬ２上に形成されている。第３絶縁層ＩＬ３を構成する材料の例は、第２絶縁層ＩＬ２と同様である。第３絶縁層ＩＬ３の厚さは、例えば、０．８μｍ以上かつ１．２μｍ以下である。第３絶縁層ＩＬ３には、その内部に第２プラグＰＬ２が形成されるための第２貫通孔ＣＴ２が形成されている。第２貫通孔ＣＴ２は、第３絶縁層ＩＬ３の厚さ方向に沿って、第１配線ＷＲ１に達するように形成されている。

第２プラグＰＬ２は、第１配線ＷＲ１および第２配線ＷＲ２を互いに電気的に接続している。第２プラグＰＬ２は、第３絶縁層ＩＬ３の厚さ方向に沿って、第１配線ＷＲ１に達するように形成されている。第２プラグＰＬ２は、第２貫通孔ＣＴ２に埋め込まれた導電膜で構成されている。第２プラグＰＬ２についても、半導体技術においてプラグとして採用されている公知の構成が採用され得る。第２プラグＰＬ２の材料の例には、アルミニウム（Ａｌ）が含まれる。

第２配線ＷＲ２は、第３絶縁層ＩＬ３上に形成されている。第２配線ＷＲ２は、第２プラグＰＬ２を介して第１配線ＷＲ１に電気的に接続されている。第２配線ＷＲ２については、半導体技術において配線として採用されている公知の構成が採用され得る。第２配線ＷＲ２の材料の例は、第１配線ＷＲ１と同様である。

保護膜ＰＦは、第３絶縁層ＩＬ３上に形成されている。保護膜ＰＦには、第２配線ＷＲ２を外部に露出するパッド開口部ＰＯＰが形成されている。保護膜ＰＦは、半導体装置ＳＤを保護することができればよい。保護膜ＰＦの材料の例には、酸化シリコン、酸窒化シリコン、窒化シリコンおよびＰＳＧ（Phospho Silicate Glass）が含まれる。保護膜ＰＦの厚さは、例えば、０．３μｍ以上かつ０．７μｍ以下である。保護膜ＰＦに形成されたパッド開口部ＰＯＰの内部には、第２配線ＷＲ２の一部が露出している。第２配線ＷＲ２の露出した部分は、例えば、ボンディングワイヤのような外部配線と接続されるためのパッド部を構成する。当該パッド部に外部配線が接続されるときの衝撃により、半導体装置ＳＤへのダメージを抑制する観点からは、パッド開口部ＰＯＰ（パッド部）は、平面視において、第１開口部ＯＰ１と異なる領域に位置することが好ましい。

（第１開口部の作用）
ここで、第１開口部ＯＰ１の作用について説明する。本実施の形態では、第１開口部ＯＰ１は、平面視において、光導波路ＯＷと重なっている。第１絶縁層ＩＬ１の厚さが小さい場合、光導波路ＯＷから基板ＳＵＢ側に向かって染み出した光は、第１絶縁層ＩＬ１が形成された領域よりも遠い領域（基板ＳＵＢ側）に到達し得る。この場合でも、本実施の形態に係る半導体装置ＳＤでは、基板ＳＵＢに第１開口部ＯＰ１が形成されているため、上記染み出した光は、第１開口部ＯＰ１下の基板ＳＵＢに到達しない。結果として、基板ＳＵＢによって光が散乱されるのを抑制されて、光損失が低減され得る。

（半導体装置の製造方法）
次いで、本実施の形態に係る半導体装置ＳＤの製造方法の一例について説明する。図４～図２０は、半導体装置ＳＤの製造方法に含まれる工程の一例を示す要部断面図である。

本実施の形態に係る半導体装置ＳＤの製造方法は、（１）基板ＳＵＢ、第１絶縁層および光導波路ＯＷを有する半導体ウェハＳＷを準備する工程と、（２）配線層を形成する工程と、（３）半導体ウェハＳＷの第２面ＳＦ２に第１開口部ＯＰ１を形成する工程と、（４）第１開口部ＯＰ１を覆うようにカバーＣＶを配置する工程と、を含む。

（１）半導体ウェハＳＷを準備する工程
まず、図４に示されるように、基板ＳＵＢと、基板ＳＵＢ上に形成された第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に形成された半導体層ＳＬと、を有する半導体ウェハＳＷを準備する。半導体ウェハＳＷは、製造されてもよいし、市販品として購入されてもよい。

半導体ウェハＳＷは、例えば、ＳＯＩ（Silicon On Insulator）基板である。ＳＯＩ基板の製造方法としては、公知の製造方法から適宜選択され得る。ＳＯＩ基板の製造方法の例には、ＳＩＭＯＸ（Separation by Implantation of Oxygen）法およびスマートカット法が含まれる。

基板ＳＵＢの材料の例は、前述の通りである。基板ＳＵＢの厚さは、例えば、７００～９００μｍである。第１絶縁層ＩＬ１の材料および厚さの例は、前述の通りである。半導体層ＳＬの材料の例には、シリコンおよびゲルマニウムが含まれる。半導体層ＳＬの材料の結晶構造は、単結晶であってもよいし、多結晶であってもよい。

次いで、準備した半導体ウェハＳＷを加工して光導波路ＯＷや光変調部ＬＭなどの光学素子を形成する。本実施の形態では、光導波路ＯＷおよび光変調部ＬＭが、以下の手順により形成される。

まず、図５に示されるように、所望のパターンを有するレジストマスクＲＭ１を半導体層ＳＬ上に形成する。レジストマスクＲＭ１は、半導体層ＳＬの、光導波路ＯＷおよび光変調部ＬＭとなる領域を覆うとともに、かつ半導体層ＳＬの、当該領域以外の領域を露出するように形成される。レジストマスクＲＭ１の形成方法は、特に限定されず、公知の方法から適宜選択され得る。レジストマスクＲＭ１の形成方法の例には、フォトリソグラフィ法が含まれる。なお、レジストマスクＲＭ１は、必要に応じて、半導体層ＳＬの他の領域を覆うように形成されてもよい。たとえば、レジストマスクＲＭ１は、半導体層ＳＬの、受光部や、グレーティングカプラなどの他の光学素子が形成される領域も覆うように形成されてもよい。

次いで、図６に示されるように、レジストマスクＲＭ１をエッチングマスクとして用い、半導体層ＳＬの一部を所望の厚さ分エッチングする。本実施の形態では、レジストマスクＲＭ１から露出する半導体層ＳＬの一部を半導体層ＳＬの厚さ分エッチングする。このとき、エッチングは、半導体ウェハＳＷが静電チャックに固定された状態で行われる。半導体層ＳＬのエッチング方法は、特に限定されず、公知の方法から適宜選択され得る。半導体層ＳＬのエッチング方法の例には、ドライエッチング法が含まれる。エッチング後、レジストマスクＲＭ１を除去する。これにより、光導波路ＯＷが形成され得る。

次いで、図７に示されるように、フォトリソグラフィ法によって、所望のパターンを有するレジストマスクＲＭ２を半導体層ＳＬ上に形成する。レジストマスクＲＭ２は、半導体層ＳＬの、光導波路ＯＷおよび光変調部ＬＭのｉ型半導体部Ｌｉとなる領域を覆うとともに、かつ半導体層ＳＬの、当該領域以外の領域を露出するように形成される。なお、レジストマスクＲＭ２は、必要に応じて、半導体層ＳＬの他の領域を覆うように形成されてもよい。たとえば、レジストマスクＲＭ２は、半導体層ＳＬの、受光部や、グレーティングカプラなどの他の光学素子が形成される領域も覆うように形成されてもよい。

次いで、図８に示されるように、レジストマスクＲＭ２をエッチングマスクとして用い、ドライエッチング法により、半導体層ＳＬの他の一部を所望の厚さ分エッチングする。本実施の形態では、レジストマスクＲＭ２から露出する半導体層ＳＬの一部が、半導体層ＳＬの厚さ方向において残存するように部分的にエッチングする。このとき、エッチングは、半導体ウェハＳＷが静電チャックに固定された状態で行われる。エッチング後、レジストマスクＲＭ２を除去する。

次いで、特に図示しないが、フォトリソグラフィ法によって、所望のパターンを有するレジストマスクを半導体層ＳＬ上に形成する。レジストマスクは、半導体層ＳＬの、光変調部ＬＭにおけるｐ型半導体部Ｌｐとなる領域を露出するとともに、かつ当該領域以外の領域を覆うように形成される。次いで、レジストマスクをイオン注入マスクとして半導体層ＳＬ（ｐ型半導体部Ｌｐとなる領域に相当する部分）に、前述のｐ型不純物をイオン注入する。これにより、光変調部ＬＭのｐ型半導体部Ｌｐを形成する。次いで、レジストマスクを除去する。同様の方法によって、光変調部ＬＭのｎ型半導体部Ｌｎも形成され得る。これにより、光変調部ＬＭが形成され得る。以上の工程によって、基板ＳＵＢ、第１絶縁層ＩＬ１、光導波路ＯＷおよび光変調部ＬＭを有する半導体ウェハＳＷが準備され得る。

（２）配線層を形成する工程
次いで、上記配線層を形成する。前述のとおり、本実施の形態において、上記配線層は、第２絶縁層ＩＬ２、第１プラグＰＬ１、第１配線ＷＲ１、第３絶縁層ＩＬ３、第２プラグＰＬ２、第２配線ＷＲ２および保護膜ＰＦを有する。

まず、図９に示されるように、光導波路ＯＷおよび光変調部ＬＭを覆うように、第１絶縁層ＩＬ１上に第２絶縁層ＩＬ２を形成する。第２絶縁層ＩＬ２の形成方法は、特に限定されず、公知の方法から適宜選択され得る。第２絶縁層ＩＬ２の形成方法の例には、ＣＶＤ（Chemical Vapor Deposition）法が含まれる。第２絶縁層ＩＬ２を構成する材料の例には、酸化シリコンが含まれる。なお、必要に応じて、第２絶縁層ＩＬ２の上面は、平坦化処理が施されてもよい。第２絶縁層ＩＬ２の上面の平坦化処理の例には、リフロー法、エッチバック法、ＣＭＰ（Chemical mechanical polishing）法が含まれる。

次いで、図１０に示されるように、光変調部ＬＭにおけるｐ型半導体部Ｌｐおよびｎ型半導体部Ｌｎに達する第１貫通孔ＣＴ１を第２絶縁層ＩＬ２に形成する。第１貫通孔ＣＴ１の形成方法は、特に限定されず、公知の方法から適宜選択され得る。第１貫通孔ＣＴ１は、フォトリソグラフィ法によって所望のパターンを有するレジストマスクを第２絶縁層ＩＬ２上に形成した後に、ドライエッチング法によって第２絶縁層ＩＬ２をエッチングすることによって形成され得る。このとき、エッチングは、半導体ウェハＳＷが静電チャックに固定された状態で行われる。

次いで、図１１に示されるように、第１貫通孔ＣＴを埋めるように第１プラグＰＬ１を形成する。第１プラグＰＬ１の形成方法は、特に限定されず、公知の方法から適宜選択され得る。第１プラグＰＬ１は、第１貫通孔ＣＴを埋めるように、ＣＶＤ法によって導電膜を形成した後に、ＣＭＰ法によって第１貫通孔ＣＴの外部に形成された当該導電膜を除去することによって形成され得る。上記導電膜の材料の例には、タングステンが含まれる。

次いで、図１２に示されるように、第１プラグＰＬ１に電気的に接続された第１配線ＷＲ１を形成する。本実施の形態では、第１配線ＷＲ１は、第２絶縁層ＩＬ２上に形成されたアルミニウム配線である。第１配線ＷＲ１の形成方法は、特に限定されず、公知の方法から適宜選択され得る。たとえば、スパッタリング法によりチタン層、窒化チタン層、アルミニウム層、窒化チタン層およびチタン層がこの順に積層された積層膜を第２絶縁層ＩＬ２上に形成した後、リソグラフィ法により所望のパターンを有するレジストマスクを当該積層膜上に形成する。次いで、当該レジストマスクをエッチングマスクとして用い、ドライエッチング法により上記積層膜をパターニングすることによって、第１配線ＷＲ１は形成され得る。このとき、エッチングは、半導体ウェハＳＷが静電チャックに固定された状態で行われる。

次いで、図１３に示されるように、第２絶縁層ＩＬ２上に第３絶縁層ＩＬ３を形成する。本実施の形態では、第３絶縁層ＩＬ３は、第１配線ＷＲ１を覆うように第２絶縁層ＩＬ２上に形成されている。第３絶縁層ＩＬ３の形成方法の例は、第２絶縁層ＩＬ２の形成方法と同様である。

次いで、図１４に示されるように、第１配線ＷＲ１に達する第２貫通孔ＣＴ２を第３絶縁層ＩＬ３に形成する。第２貫通孔ＣＴ２の形成方法の例は、第１貫通孔ＣＴ１の形成方法と同様である。

次いで、図１５に示されるように、第２貫通孔ＣＴ２を埋めるように第２プラグＰＬ２を形成する。第２プラグＰＬ２の形成方法の例は、第１プラグＰＬ１の形成方法と同様である。

次いで、図１６に示されるように、第２プラグＰＬ２に電気的に接続された第２配線ＷＲ２を形成する。本実施の形態では、第２配線ＷＲ２は、第３絶縁層ＩＬ３上に形成されたアルミニウム配線である。第２配線ＷＲ２の形成方法の例は、第１配線ＷＲ１の形成方法と同様である。

次いで、図１７に示されるように、保護膜ＰＦを第３絶縁層ＩＬ３上に形成する。本実施の形態では、保護膜ＰＦは、第２配線ＷＲ２を覆うように第３絶縁層ＩＬ３上に形成される。保護膜ＰＦの形成方法は、特に限定されず、公知の方法から適宜選択され得る。保護膜ＰＦの形成方法の例には、スパッタリング法が含まれる。保護膜ＰＦの材料の例には、酸化シリコン、酸窒化シリコン、窒化シリコンおよびPhospho Silicate Glass（ＰＳＧ）が含まれる。

次いで、特に図示しないが、フォトリソグラフィ法によって、第２配線ＷＲ２の一部上に位置する保護膜ＰＦ上にレジストマスクを形成する。次いで、当該レジストマスクをエッチングマスクとして用い、ドライエッチング法によって保護膜ＰＦの一部を除去する。これにより、第２配線ＷＲ２の一部を露出するパッド開口部ＰＯＰが保護膜ＰＦに形成され得る。第２配線ＷＲ２の、パッド開口部ＰＯＰから露出した部分は、パッド部を構成する。このとき、エッチングは、半導体ウェハＳＷが静電チャックに固定された状態で行われる。

（３）第１開口部を形成する工程
次いで、図１８に示されるように、半導体ウェハＳＷの第２面（裏面）ＳＦ２に第１開口部ＯＰ１を形成する。より具体的には、基板ＳＵＢの第２面ＳＦ２の、光導波路ＯＷおよび光変調部ＬＭの一方または両方の直下に位置する領域に第１開口部ＯＰ１を形成する。本実施の形態では、底面視において、光導波路ＯＷおよび光変調部ＬＭの両方に重なるように第１開口部ＯＰ１が形成される（図２参照）。

なお、本実施の形態に係る半導体装置ＳＤの製造方法は、基板ＳＵＢ（第２面ＳＦ２）を研削する工程を含んでいてもよい。あらかじめ基板ＳＵＢの厚さを所望の厚さに薄くしておくことによって、第１開口部ＯＰ１の形成を簡単にすることができる。第１開口部ＯＰ１の形成のしやすさの観点からは、基板ＳＵＢの厚さをあらかじめ４００ｎｍ程度に研削しておくことが好ましい。

ここで、第１開口部ＯＰ１を形成する工程について、詳細に説明する。まず、図１８に示されるように、フォトリソグラフィ法によって、所望のパターンを有するレジストマスクＲＭ３を基板ＳＵＢの第２面ＳＦ２上に形成する。レジストマスクＲＭ３は、底面視において、光導波路ＯＷおよび光変調部ＬＭの両方に重なる領域を露出するとともに、基板ＳＵＢの第２面ＳＦ２の、当該領域以外の領域を露出するように形成される。

次いで、図１９に示されるように、レジストマスクＲＭ３をエッチングマスクとして用い、基板ＳＵＢの一部を除去する。本実施の形態では、第１開口部ＯＰ１は、基板ＳＵＢの一部を貫通している貫通部である。このとき、第１絶縁層ＩＬ１は、エッチングストッパーとして機能し、第１開口部ＯＰ１内に露出する。これにより、第１開口部ＯＰ１の深さのばらつきを低減することができる。基板ＳＵＢの除去方法（第１開口部ＯＰ１の形成方法）は、特に限定されず、公知の方法から適宜選択され得る。半導体層ＳＬの除去方法の例には、ドライエッチング法およびウェットエッチング法が含まれる。エッチング後、レジストマスクＲＭ３を除去する。

（４）カバーＣＶを配置する工程
次いで、図２０に示されるように、第１開口部ＯＰ１を覆うようにカバーＣＶを基板ＳＵＢの第２面ＳＦ２上に配置する。具体的には、第１開口部ＯＰ１を覆うようにカバーＣＶを基板ＳＵＢの第２面ＳＦ２上に配置した状態で、カバーＣＶおよび基板ＳＵＢを互いに固定する。カバーＣＶおよび基板ＳＵＢを互いに固定する方法の例には、陽極接合法が含まれる。カバーＣＶの材料の例は、前述の通りである。

前述したとおり、第１開口部ＯＰ１の内部の圧力は、大気圧より大きくてもよい。この場合、所望の気圧を有する気体が充填された雰囲気において、カバーＣＶを基板ＳＵＢの第２面ＳＦ２上に配置し、カバーＣＶおよび基板ＳＵＢを互いに固定することによって、第１開口部ＯＰ１の内部の気圧を調整し得る。

また、第１開口部ＯＰ１内には、不活性ガスや乾燥ガス（乾燥空気）などの所定の気体が収容されてもよい。この場合も、第１開口部ＯＰ１内に収容されるべき所定の気体が充填された雰囲気において、カバーＣＶを基板ＳＵＢの第２面ＳＦ２上に配置し、カバーＣＶおよび基板ＳＵＢを互いに固定することによって、第１開口部ＯＰ１の内部に所望の気体を収容し得る。

最後に、カバーＣＶと接合された半導体ウェハＳＷをダイシングすることによって、個片化された複数の半導体装置ＳＤが得られる。

以上の製造方法により、本実施の形態に係る半導体装置ＳＤを製造することができる。なお、本実施の形態に係る半導体装置ＳＤの製造方法は、必要に応じて、他の工程をさらに含んでいてもよい。たとえば、他の工程の例には、光源としてレーザダイオードを配置する工程、グレーティングカプラを形成する工程、スポットサイズコンバータを形成する工程、および受光部を形成する工程が含まれる。

また、個片化された半導体装置ＳＤを得る方法も、特に限定されない。たとえば、カバーＣＶを配置する工程の前に、あらかじめ半導体ウェハＳＷをダイシングしておき、次いで基板ＳＵＢとカバーＣＶとを互いに固定してもよい。また、半導体ウェハＳＷを部分的にダイシングして中間体を形成し、当該中間体とカバーＣＶとを互いに固定した後に、さらにダイシングを行うことによって、個片化された半導体装置ＳＤを得てもよい。

（効果）
本実施の形態に係る半導体装置ＳＤでは、基板ＳＵＢの第２面ＳＦ２に第１開口部ＯＰ１が形成されている。そして、第１開口部ＯＰ１は、光学素子および上記配線層が形成された後に形成され得る。したがって、上記配線層は、基板ＳＵＢおよび第１絶縁層ＩＬ１により安定に支持された状態で形成され得る。これにより、本実施の形態に係る半導体装置ＳＤは、信頼性を損なうことなく、かつ容易に製造され得る。結果として、半導体装置ＳＤの信頼性を高めることができる。

ここで、比較のため、基板ＲＳＵＢではなく、第１絶縁層ＲＩＬ１の一部を除去することによって形成された空洞部ＲＣＶを有する半導体装置ＲＳＤ（以下、「比較例に係る半導体装置」ともいう。）について説明する。

図２１は、比較例に係る半導体装置ＲＳＤの構成を示す要部断面図である。図２１に示されるように、比較例に係る半導体装置ＲＳＤは、基板ＲＳＵＢ、第１絶縁層ＲＩＬ１、光導波路ＯＷおよび配線層を有する。

比較例に係る半導体装置ＲＳＤでは、基板ＲＳＵＢには開口部は形成されていない。その代わりに、第１絶縁層ＲＩＬ１の一部を除去することによって、基板ＲＳＵＢ、第２絶縁層ＩＬ２により囲まれた空洞部ＲＣＶが形成されている。半導体装置ＲＳＤでは、空洞部ＲＣＶを形成する際に除去されずに残存している第１絶縁層ＲＩＬ１を介して、上記配線層を支持する必要がある。また、半導体装置ＲＳＤの製造工程において、空洞部ＲＣＶが形成された状態で、上記配線層を形成する必要があるため、空洞部ＲＣＶを維持した状態で、半導体装置ＲＳＤを製造することが困難である。仮に半導体装置ＲＳＤを製造できたとしても、半導体装置ＲＳＤの信頼性が低下することがある。

また、本実施の形態に係る半導体装置ＳＤでは、第１開口部ＯＰ１は、基板ＳＵＢを貫通している貫通部であるため、光導波路ＯＷから染み出した光が、基板ＳＵＢによって散乱されるのをより効果的に抑制することができる。

また、本実施の形態に係る半導体装置ＳＤでは、基板ＳＵＢに形成された第１開口部ＯＰ１によって、基板ＳＵＢによる光の散乱を抑制する観点から、第１絶縁層ＩＬ１の厚さを大きくする必要がない。これにより、第１絶縁層ＩＬ１によって半導体装置ＳＤに大きい応力が加わるのを抑制することができる。また、製造工程においては、静電チャックにより半導体ウェハＳＷを保持する際に、第１絶縁層ＩＬ１における電荷の蓄積量を低減することができる。これにより、静電チャックから半導体ウェハＳＷを解放するときに、半導体ウェハＳＷが静電チャックに張り付いて、半導体ウェハＳＷが割れることを抑制することができる。結果として、半導体ウェハＳＷが割れることによる歩留まりの低下を抑制することができる。

［変形例］
図２２は、変形例１に係る半導体装置ＳＤ１の構成の一例を示す要部断面図であり、図２３は、変形例２に係る半導体装置ＳＤ２の構成の一例を示す要部断面図である。

図２２に示されるように、変形例１に係る半導体装置ＳＤ１は、第１絶縁層ＩＬ１に形成された第２開口部ＯＰ２をさらに有する。第２開口部ＯＰ２は、基板ＳＵＢに形成された第１開口部ＯＰ１に連通している。変形例１に係る半導体装置ＳＤ１では、第２開口部ＯＰ２は、第１絶縁層ＩＬ１を貫通する貫通部である。この場合、光導波路ＯＷと、光変調部ＬＭのｉ型半導体部Ｌｉ（光導波路）とは、第１開口部ＯＰ１および第２開口部ＯＰ２の内部に露出している。より具体的には、光導波路ＯＷの下面が、第１開口部ＯＰ１および第２開口部ＯＰ２の内部に露出している。すなわち、光導波路ＯＷは、第１開口部ＯＰ１および第２開口部ＯＰ２の内部に収容された気体と、直接接している。

光導波路ＯＷを構成する材料の屈折率と上記気体の屈折率との差は、光導波路ＯＷを構成する材料の屈折率と第１絶縁層ＩＬ１を構成する材料の屈折率との差より大きい。これにより、光導波路ＯＷ内を通過する光は、より効果的に光導波路ＯＷ内に閉じ込められ得る。また、第１開口部ＯＰ１および第２開口部ＯＰ２の内部の気圧が大気圧より高い場合には、より効果的に光変調部ＬＭ（光導波路ＯＷ）へ応力を加えることができる。結果として、光変調部ＬＭの変調効率をより高めることができる。

図２３に示されるように、変形例２に係る半導体装置ＳＤ２は、カバーＣＶを有していなくてもよい。この場合でも、上記実施の形態と同様の効果を得ることができる。

なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。たとえば、上記実施の形態に係る半導体装置ＳＤは、光学素子として、光導波路ＯＷおよび光変調部ＬＭを有する態様について説明したが、必要に応じてグレーティングカプラや、スポットサイズコンバータ、受光部などの他の光学素子を有していてもよい。

また、上記実施の形態では、上記配線層の数が２つの場合について説明したが、上記配線層の数は、３つ以上であってもよい。

また、第１配線ＷＲ１および第２配線ＷＲ２が、アルミニウム配線である態様について説明したが、第１配線ＷＲ１および第２配線ＷＲ２は、銅配線であってもよい。この場合、当該銅配線は、例えば、ダマシン法により形成され得る。

また、特定の数値例について記載した場合であっても、理論的に明らかにその数値に限定される場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値であってもよい。また、成分については、「Ａを主要な成分として含むＢ」などの意味であり、他の成分を含む態様を排除するものではない。

ＣＰ ＩＣチップ
ＣＴ１ 第１貫通孔
ＣＴ２ 第２貫通孔
ＣＶ カバー
ＥＣ１ 第１電子回路
ＥＣ２ 第２電子回路
ＥＣ３ 第３電子回路
ＩＬ１、ＲＩＬ１ 第１絶縁層
ＩＬ２ 第２絶縁層
ＩＬ３ 第３絶縁層
Ｌａ、Ｌｂ 分岐導波路
Ｌｉ ｉ型半導体部
ＬＩ 光入力部
Ｌｉｎ 入力用の光導波路
ＬＥ 光電気混載装置
ＬＭ 光変調部
Ｌｎ ｎ型半導体部
ＬＯ 光出力部
Ｌｏｕｔ 出力用の光導波路
Ｌｐ ｐ型半導体部
ＯＰ１ 第１開口部
ＯＰ２ 第２開口部
ＯＷ 光導波路
ＰＦ 保護膜
ＰＬ１ 第１プラグ
ＰＬ２ 第２プラグ
ＰＲ 受光部
ＰＯＰ パッド開口部
ＲＣＶ 空洞部
ＲＭ１、ＲＭ２、ＲＭ３ レジストマスク
ＳＤ、ＳＤ１、ＳＤ２、ＲＳＤ 半導体装置
ＳＦ１ 第１面
ＳＦ２ 第２面
ＳＬ 半導体層
ＳＵＢ、ＲＳＵＢ 基板
ＳＷ 半導体ウェハ
ＷＲ１ 第１配線
ＷＲ２ 第２配線

Claims (19)

1. 互いに表裏の関係にある第１面および第２面を含む基板と、
   前記第１面上に形成された第１絶縁層と、
   前記第１絶縁層上に形成され、半導体層で構成された光導波路と、
   前記第１絶縁層上に形成された配線層と、
   を有し、
   前記配線層は、前記第１絶縁層上に前記光導波路を覆うように形成された第２絶縁層と、前記第２絶縁層上に形成された第１配線とを含み、
   前記第２面には、第１開口部が形成されており、
   前記第１開口部は、平面視において、前記光導波路と重なっており、
   前記第２絶縁層において、前記光導波路の周囲に空洞部は形成されていない、
   半導体装置。
2. 前記第１開口部は、前記基板に形成された貫通部である、請求項１に記載の半導体装置。
3. 前記第１開口部を覆うように前記基板の前記第２面上に配置されたカバーをさらに有する、請求項１に記載の半導体装置。
4. 前記第１開口部の内部には、不活性ガスが収容されている、請求項３に記載の半導体装置。
5. 前記不活性ガスは、アルゴンおよび窒素からなる群から選ばれる少なくとも一種である、請求項４に記載の半導体装置。
6. 前記第１開口部の内部には、乾燥空気が収容されている、請求項３に記載の半導体装置。
7. 前記カバーは、ガラス板またはシリコン基板である、請求項３に記載の半導体装置。
8. 前記第１絶縁層の厚さは、１００ｎｍ以上かつ５００ｎｍ以下である、請求項１に記載の半導体装置。
9. 前記光導波路は、前記光導波路内を通過する光の位相を変調するための光変調部の一部である、請求項１に記載の半導体装置。
10. 前記半導体装置は、複数の前記光導波路を有し、
    前記第１開口部は、平面視において、前記複数の光導波路と重なっている、請求項１に記載の半導体装置。
11. 前記基板上において、パッド開口部が形成された保護膜をさらに有し、
    前記パッド開口部は、平面視において、前記第１開口部と異なる位置に形成されている、請求項１に記載の半導体装置。
12. 互いに表裏の関係にある第１面および第２面を含む基板と、前記第１面上に形成された第１絶縁層と、前記第１絶縁層上に形成された半導体層からなる光導波路と、を有する半導体ウェハを準備する工程と、
    前記半導体ウェハ上に配線層を形成する工程と、
    前記配線層を形成する工程の後に、平面視において、前記光導波路と重なるように、前記第２面に第１開口部を形成する工程と、
    を含み、
    前記配線層は、前記第１絶縁層上に前記光導波路を覆うように形成された第２絶縁層と、前記第２絶縁層上に形成された第１配線とを含み、
    前記第２絶縁層において、前記光導波路の周囲に空洞部は形成されていない、半導体装置の製造方法。
13. 前記第１開口部を形成する工程では、前記第１絶縁層が露出するように、前記基板に貫通部を前記第１開口部として形成する、請求項１２に記載の半導体装置の製造方法。
14. 前記第１開口部に連通する貫通部である第２開口部を前記第１絶縁層に形成する工程をさらに含む、請求項１２に記載の半導体装置の製造方法。
15. 前記第１開口部を覆うように前記基板上にカバーを配置する工程をさらに含む、請求項１２に記載の半導体装置の製造方法。
16. 前記カバーを配置する工程では、不活性ガスが充填された雰囲気において、前記カバーを前記基板上に配置し、前記カバーおよび前記基板を互いに固定する、請求項１５に記載の半導体装置の製造方法。
17. 前記不活性ガスは、アルゴンおよび窒素からなる群から選ばれる少なくとも一種である、請求項１６に記載の半導体装置の製造方法。
18. 前記カバーを配置する工程では、乾燥空気が充填された雰囲気において、前記カバーを前記基板上に配置し、前記カバーおよび前記基板を互いに固定する、請求項１５に記載の半導体装置の製造方法。
19. 互いに表裏の関係にある第１面および第２面を含む基板と、
    前記第１面上に形成された第１絶縁層と、
    前記第１絶縁層上に形成された配線層と、
    半導体層で構成された光導波路と、
    を有し、
    前記配線層は、前記光導波路を覆うように形成された第２絶縁層と、前記第２絶縁層上に形成された第１配線とを含み、
    前記光導波路の上面および側面は前記第２絶縁層と接しており、
    前記第２面には、第１開口部が形成されており、
    前記第１開口部は、平面視において、前記光導波路と重なっており、
    前記第１絶縁層には、前記第１開口部に連通する貫通部である第２開口部が形成されており、
    前記光導波路は、前記第１開口部および前記第２開口部の内部に露出しており、
    前記第２絶縁層において、前記光導波路の周囲に空洞部は形成されていない、
    半導体装置。

Images