JP7110937B2 - 情報処理システム及び情報処理装置 - Google Patents
情報処理システム及び情報処理装置 Download PDFInfo
- Publication number
- JP7110937B2 JP7110937B2 JP2018218913A JP2018218913A JP7110937B2 JP 7110937 B2 JP7110937 B2 JP 7110937B2 JP 2018218913 A JP2018218913 A JP 2018218913A JP 2018218913 A JP2018218913 A JP 2018218913A JP 7110937 B2 JP7110937 B2 JP 7110937B2
- Authority
- JP
- Japan
- Prior art keywords
- information
- information processing
- processing device
- hardware
- bmc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2028—Failover techniques eliminating a faulty processor or activating a spare
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2023—Failover techniques
- G06F11/2033—Failover techniques switching over of hardware resources
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2035—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant without idle spare hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2046—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share persistent storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2048—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share neither address space nor persistent storage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/805—Real-time
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Debugging And Monitoring (AREA)
- Hardware Redundancy (AREA)
Description
図1は、複数のSBを含む情報処理システムの構成例を示している。図1の情報処理システム101は、SB#0~SB#3、MMB#0、及びMMB#1を含む。
(付記1)
複数の情報処理装置を備える情報処理システムであって、
前記複数の情報処理装置各々は、
ハードウェアと、
前記ハードウェアを管理する制御部と、
前記複数の情報処理装置のうち他の情報処理装置、前記ハードウェア、及び前記制御部の間の接続を切り替えるハードウェア情報スイッチ部とを含み、
前記複数の情報処理装置のうち第1情報処理装置内の制御部の故障が検知された場合、前記第1情報処理装置内のハードウェア情報スイッチ部は、前記第1情報処理装置の外部から受信するハードウェア情報制御信号に従って、前記第1情報処理装置内のハードウェアを、前記第1情報処理装置と前記複数の情報処理装置のうち第2情報処理装置との間のハードウェア情報信号線に接続する制御を行い、前記第2情報処理装置内のハードウェア情報スイッチ部は、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続する制御を行い、前記第2情報処理装置内の制御部は、前記ハードウェア情報信号線を介して、前記第1情報処理装置内のハードウェアが出力する情報を取得することを特徴とする情報処理システム。
(付記2)
前記複数の情報処理装置各々に含まれるハードウェア情報スイッチ部は、前記ハードウェアと前記他の情報処理装置との間の接続を切り替える入力側ハードウェア情報スイッチ部と、前記制御部と前記他の情報処理装置との間の接続を切り替える出力側ハードウェア情報スイッチ部とを含み、
前記第1情報処理装置内の入力側ハードウェア情報スイッチ部は、前記第1情報処理装置の外部から受信するハードウェア情報制御信号に従って、前記第1情報処理装置内のハードウェアを前記ハードウェア情報信号線に接続し、
前記第2情報処理装置内の出力側ハードウェア情報スイッチ部は、前記第2情報処理装置内の制御部から受信するハードウェア情報制御信号に従って、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続することを特徴とする付記1記載の情報処理システム。
(付記3)
管理装置をさらに備え、
前記第1情報処理装置内の制御部は、前記故障が検知される前に、前記第1情報処理装置内のハードウェアから取得した情報を前記管理装置へ送信し、
前記管理装置は、前記第1情報処理装置内の制御部から受信した情報を保持し、前記故障を検知した場合、保持している情報と前記第1情報処理装置の識別情報とを前記第2情報処理装置内の制御部へ送信し、前記ハードウェア情報制御信号を前記第1情報処理装置内のハードウェア情報スイッチ部へ送信し、
前記第2情報処理装置内の制御部は、前記第1情報処理装置の識別情報に基づいて、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続するように、前記第2情報処理装置内のハードウェア情報スイッチ部を制御することを特徴とする付記1又は2記載の情報処理システム。
(付記4)
前記複数の情報処理装置各々は、
前記ハードウェアに含まれるプロセッサと前記制御部との間の通信を管理する通信管理部と、
前記他の情報処理装置、前記通信管理部、及び前記制御部の間の接続を切り替えるプロセッサ通信スイッチ部とをさらに含み、
前記故障が検知された場合、前記第1情報処理装置内のプロセッサ通信スイッチ部は、前記管理装置から受信する第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を、前記第1情報処理装置と前記第2情報処理装置との間のプロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内のプロセッサ通信スイッチ部は、前記管理装置から受信する第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内の制御部は、前記プロセッサ通信信号線に接続された前記第1情報処理装置内の通信管理部を介して、前記第1情報処理装置内のプロセッサと通信することを特徴とする付記3記載の情報処理システム。
(付記5)
前記複数の情報処理装置各々に含まれるプロセッサ通信スイッチ部は、前記通信管理部と前記他の情報処理装置との間の接続を切り替える入力側プロセッサ通信スイッチ部と、前記制御部と前記他の情報処理装置との間の接続を切り替える出力側プロセッサ通信スイッチ部とを含み、
前記第1情報処理装置内の入力側プロセッサ通信スイッチ部は、前記第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を前記プロセッサ通信信号線に接続し、
前記第2情報処理装置内の出力側プロセッサ通信スイッチ部は、前記第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続することを特徴とする付記4記載の情報処理システム。
(付記6)
前記第1情報処理装置内の制御部は、前記故障が検知される前に、前記第1情報処理装置内のプロセッサと制御部との間の通信の設定情報を前記管理装置へ送信し、
前記管理装置は、前記第1情報処理装置内の制御部から受信した設定情報を保持し、前記故障を検知した場合、保持している設定情報を前記第2情報処理装置内の制御部へ送信し、前記第1プロセッサ通信制御信号を前記第1情報処理装置内のプロセッサ通信スイッチ部へ送信し、前記第2プロセッサ通信制御信号を前記第2情報処理装置内のプロセッサ通信スイッチ部へ送信し、
前記第2情報処理装置内の制御部は、前記管理装置から受信した設定情報を用いて、前記第1情報処理装置内のプロセッサと通信することを特徴とする付記4又は5記載の情報処理システム。
(付記7)
前記第1情報処理装置内の制御部は、前記故障が検知される前に、前記第1情報処理装置内のハードウェアから取得した情報を前記第2情報処理装置内の制御部へ送信し、
前記第2情報処理装置内の制御部は、前記故障を検知した場合、前記ハードウェア情報制御信号を前記第1情報処理装置内のハードウェア情報スイッチ部へ送信し、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続するように、前記第2情報処理装置内のハードウェア情報スイッチ部を制御することを特徴とする付記1又は2記載の情報処理システム。
(付記8)
前記複数の情報処理装置各々は、
前記ハードウェアに含まれるプロセッサと前記制御部との間の通信を管理する通信管理部と、
前記他の情報処理装置、前記通信管理部、及び前記制御部の間の接続を切り替えるプロセッサ通信スイッチ部とをさらに含み、
前記故障が検知された場合、前記第1情報処理装置内のプロセッサ通信スイッチ部は、前記第2情報処理装置内の制御部から受信する第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を、前記第1情報処理装置と前記第2情報処理装置との間のプロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内のプロセッサ通信スイッチ部は、前記第2情報処理装置内の制御部から受信する第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内の制御部は、前記プロセッサ通信信号線に接続された前記第1情報処理装置内の通信管理部を介して、前記第1情報処理装置内のプロセッサと通信することを特徴とする付記7記載の情報処理システム。
(付記9)
前記複数の情報処理装置各々に含まれるプロセッサ通信スイッチ部は、前記通信管理部と前記他の情報処理装置との間の接続を切り替える入力側プロセッサ通信スイッチ部と、前記制御部と前記他の情報処理装置との間の接続を切り替える出力側プロセッサ通信スイッチ部とを含み、
前記第1情報処理装置内の入力側プロセッサ通信スイッチ部は、前記第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を前記プロセッサ通信信号線に接続し、
前記第2情報処理装置内の出力側プロセッサ通信スイッチ部は、前記第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続することを特徴とする付記8記載の情報処理システム。
(付記10)
前記第1情報処理装置内の制御部は、前記故障が検知される前に、前記第1情報処理装置内のプロセッサと制御部との間の通信の設定情報を、前記第2情報処理装置内の制御部へ送信し、
前記第2情報処理装置内の制御部は、前記故障を検知した場合、前記第1プロセッサ通信制御信号を前記第1情報処理装置内のプロセッサ通信スイッチ部へ送信し、前記第2プロセッサ通信制御信号を前記第2情報処理装置内のプロセッサ通信スイッチ部へ出力し、前記第1情報処理装置内の制御部から受信した設定情報を用いて、前記第1情報処理装置内のプロセッサと通信することを特徴とする付記8又は9記載の情報処理システム。
(付記11)
情報記憶部をさらに備え、
前記第1情報処理装置内の制御部は、前記故障が検知される前に、前記第1情報処理装置内のハードウェアから取得した情報を前記情報記憶部へ送信し、
前記第2情報処理装置内の制御部は、前記故障を検知した場合、前記情報記憶部が記憶している情報を取得し、前記ハードウェア情報制御信号を前記第1情報処理装置内のハードウェア情報スイッチ部へ送信し、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続するように、前記第2情報処理装置内のハードウェア情報スイッチ部を制御することを特徴とする付記1又は2記載の情報処理システム。
(付記12)
前記複数の情報処理装置各々は、
前記ハードウェアに含まれるプロセッサと前記制御部との間の通信を管理する通信管理部と、
前記他の情報処理装置、前記通信管理部、及び前記制御部の間の接続を切り替えるプロセッサ通信スイッチ部とをさらに含み、
前記故障が検知された場合、前記第1情報処理装置内のプロセッサ通信スイッチ部は、前記第2情報処理装置内の制御部から受信する第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を、前記第1情報処理装置と前記第2情報処理装置との間のプロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内のプロセッサ通信スイッチ部は、前記第2情報処理装置内の制御部から受信する第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内の制御部は、前記プロセッサ通信信号線に接続された前記第1情報処理装置内の通信管理部を介して、前記第1情報処理装置内のプロセッサと通信することを特徴とする付記11記載の情報処理システム。
(付記13)
前記複数の情報処理装置各々に含まれるプロセッサ通信スイッチ部は、前記通信管理部と前記他の情報処理装置との間の接続を切り替える入力側プロセッサ通信スイッチ部と、前記制御部と前記他の情報処理装置との間の接続を切り替える出力側プロセッサ通信スイッチ部とを含み、
前記第1情報処理装置内の入力側プロセッサ通信スイッチ部は、前記第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を前記プロセッサ通信信号線に接続し、
前記第2情報処理装置内の出力側プロセッサ通信スイッチ部は、前記第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続することを特徴とする付記12記載の情報処理システム。
(付記14)
前記第1情報処理装置内の制御部は、前記故障が検知される前に、前記第1情報処理装置内のプロセッサと制御部との間の通信の設定情報を前記情報記憶部へ送信し、
前記第2情報処理装置内の制御部は、前記故障を検知した場合、前記情報記憶部が記憶している設定情報を取得し、前記第1プロセッサ通信制御信号を前記第1情報処理装置内のプロセッサ通信スイッチ部へ送信し、前記第2プロセッサ通信制御信号を前記第2情報処理装置内のプロセッサ通信スイッチ部へ出力し、前記情報記憶部から取得した設定情報を用いて、前記第1情報処理装置内のプロセッサと通信することを特徴とする付記12又は13記載の情報処理システム。
(付記15)
ハードウェアを含む情報処理装置であって、
前記ハードウェアを管理する制御部と、
他の情報処理装置、前記ハードウェア、及び前記制御部の間の接続を切り替えるハードウェア情報スイッチ部とを備え、
前記制御部の故障が検知された場合、前記ハードウェア情報スイッチ部は、前記ハードウェアを含む情報処理装置の外部から受信するハードウェア情報制御信号に従って、前記ハードウェアを、前記ハードウェアを含む情報処理装置と前記他の情報処理装置との間のハードウェア情報信号線に接続する制御を行い、前記ハードウェアは、前記ハードウェア情報信号線を介して、前記他の情報処理装置へ情報を出力することを特徴とする情報処理装置。
111-0、111-1 OS
112-0~112-3、212-0、212-1、412-0、412-1、1911-0、1911-1 BMC
113-0~113-3、214-0、214-1、321-1~321-N、414-0、414-1、1913-0、1913-1 ハードウェア
114-0~114-3、222-0、222-1、422-0、422-1、1922-0、1922-1、2602、2712 メモリ
115-0~115-3 電圧センサ
211、411 MMB
213-0、213-1、413-0、413-1、1912-0、1912-1 PCH
215-0、215-1 スイッチ部
221-0、221-1、421-0、421-1、1921-0、1921-1、2601、2711 CPU
231-0、231-1、431-0、431-1、441-0、441-1、1931-0、1931-1、1941-0、1941-1 スイッチ制御部
232-0、232-1 入力側スイッチ部
233-0、233-1 出力側スイッチ部
311-1~311-N 情報処理装置
322-1~322-N 制御部
323-1~323-N、415-0、415-1、1914-0、1914-1 HW情報スイッチ部
331 HW情報信号線
416-0、416-1、1915-0、1915-1 PCHスイッチ部
432-0、432-1、1932-0、1932-1 入力側HW情報スイッチ部
433-0、433-1、1933-0、1933-1 出力側HW情報スイッチ部
442-0、442-1、1942-0、1942-1 入力側PCHスイッチ部
443-0、443-1、1943-0、1943-1 出力側PCHスイッチ部
501 通知部
502、601、2001 HW情報スイッチ処理部
503、2002 PCHスイッチ処理部
504、2003 Home引き継ぎ処理部
511 パーティション情報
512、611、2011 引き継ぎ情報
602、2004 情報引き継ぎ処理部
701、2101-0~2101-3 選択部
702、1002、2102-0~2102-3 設定部
711-i~714-i、721-i~724-i、801~804、811~814、1011-i~1014-i、1021-i~1024-i、2201-0~2201-3、2202-0~2202-3、2203-0~2203-3、2204-0~2204-3 スイッチ
1001 受信部
1951 情報記憶部
2603、2604、2713~2716 インタフェース回路
Claims (10)
- 複数の情報処理装置を備える情報処理システムであって、
前記複数の情報処理装置各々は、
ハードウェアと、
前記ハードウェアを管理する制御部と、
前記複数の情報処理装置のうち他の情報処理装置、前記ハードウェア、及び前記制御部の間の接続を切り替えるハードウェア情報スイッチ部とを含み、
前記複数の情報処理装置のうち第1情報処理装置内の制御部の故障が検知された場合、前記第1情報処理装置内のハードウェア情報スイッチ部は、前記第1情報処理装置の外部から受信するハードウェア情報制御信号に従って、前記第1情報処理装置内のハードウェアを、前記第1情報処理装置と前記複数の情報処理装置のうち第2情報処理装置との間のハードウェア情報信号線に接続する制御を行い、前記第2情報処理装置内のハードウェア情報スイッチ部は、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続する制御を行い、前記第2情報処理装置内の制御部は、前記ハードウェア情報信号線を介して、前記第1情報処理装置内のハードウェアが出力する情報を取得することを特徴とする情報処理システム。 - 前記複数の情報処理装置各々に含まれるハードウェア情報スイッチ部は、前記ハードウェアと前記他の情報処理装置との間の接続を切り替える入力側ハードウェア情報スイッチ部と、前記制御部と前記他の情報処理装置との間の接続を切り替える出力側ハードウェア情報スイッチ部とを含み、
前記第1情報処理装置内の入力側ハードウェア情報スイッチ部は、前記第1情報処理装置の外部から受信するハードウェア情報制御信号に従って、前記第1情報処理装置内のハードウェアを前記ハードウェア情報信号線に接続し、
前記第2情報処理装置内の出力側ハードウェア情報スイッチ部は、前記第2情報処理装置内の制御部から受信するハードウェア情報制御信号に従って、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続することを特徴とする請求項1記載の情報処理システム。 - 管理装置をさらに備え、
前記第1情報処理装置内の制御部は、前記故障が検知される前に、前記第1情報処理装置内のハードウェアから取得した情報を前記管理装置へ送信し、
前記管理装置は、前記第1情報処理装置内の制御部から受信した情報を保持し、前記故障を検知した場合、保持している情報と前記第1情報処理装置の識別情報とを前記第2情報処理装置内の制御部へ送信し、前記ハードウェア情報制御信号を前記第1情報処理装置内のハードウェア情報スイッチ部へ送信し、
前記第2情報処理装置内の制御部は、前記第1情報処理装置の識別情報に基づいて、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続するように、前記第2情報処理装置内のハードウェア情報スイッチ部を制御することを特徴とする請求項1又は2記載の情報処理システム。 - 前記複数の情報処理装置各々は、
前記ハードウェアに含まれるプロセッサと前記制御部との間の通信を管理する通信管理部と、
前記他の情報処理装置、前記通信管理部、及び前記制御部の間の接続を切り替えるプロセッサ通信スイッチ部とをさらに含み、
前記故障が検知された場合、前記第1情報処理装置内のプロセッサ通信スイッチ部は、前記管理装置から受信する第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を、前記第1情報処理装置と前記第2情報処理装置との間のプロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内のプロセッサ通信スイッチ部は、前記管理装置から受信する第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内の制御部は、前記プロセッサ通信信号線に接続された前記第1情報処理装置内の通信管理部を介して、前記第1情報処理装置内のプロセッサと通信することを特徴とする請求項3記載の情報処理システム。 - 前記第1情報処理装置内の制御部は、前記故障が検知される前に、前記第1情報処理装置内のハードウェアから取得した情報を前記第2情報処理装置内の制御部へ送信し、
前記第2情報処理装置内の制御部は、前記故障を検知した場合、前記ハードウェア情報制御信号を前記第1情報処理装置内のハードウェア情報スイッチ部へ送信し、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続するように、前記第2情報処理装置内のハードウェア情報スイッチ部を制御することを特徴とする請求項1又は2記載の情報処理システム。 - 前記複数の情報処理装置各々は、
前記ハードウェアに含まれるプロセッサと前記制御部との間の通信を管理する通信管理部と、
前記他の情報処理装置、前記通信管理部、及び前記制御部の間の接続を切り替えるプロセッサ通信スイッチ部とをさらに含み、
前記故障が検知された場合、前記第1情報処理装置内のプロセッサ通信スイッチ部は、前記第2情報処理装置内の制御部から受信する第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を、前記第1情報処理装置と前記第2情報処理装置との間のプロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内のプロセッサ通信スイッチ部は、前記第2情報処理装置内の制御部から受信する第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内の制御部は、前記プロセッサ通信信号線に接続された前記第1情報処理装置内の通信管理部を介して、前記第1情報処理装置内のプロセッサと通信することを特徴とする請求項5記載の情報処理システム。 - 前記複数の情報処理装置各々に含まれるプロセッサ通信スイッチ部は、前記通信管理部と前記他の情報処理装置との間の接続を切り替える入力側プロセッサ通信スイッチ部と、前記制御部と前記他の情報処理装置との間の接続を切り替える出力側プロセッサ通信スイッチ部とを含み、
前記第1情報処理装置内の入力側プロセッサ通信スイッチ部は、前記第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を前記プロセッサ通信信号線に接続し、
前記第2情報処理装置内の出力側プロセッサ通信スイッチ部は、前記第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続することを特徴とする請求項6記載の情報処理システム。 - 情報記憶部をさらに備え、
前記第1情報処理装置内の制御部は、前記故障が検知される前に、前記第1情報処理装置内のハードウェアから取得した情報を前記情報記憶部へ送信し、
前記第2情報処理装置内の制御部は、前記故障を検知した場合、前記情報記憶部が記憶している情報を取得し、前記ハードウェア情報制御信号を前記第1情報処理装置内のハードウェア情報スイッチ部へ送信し、前記第2情報処理装置内の制御部を前記ハードウェア情報信号線に接続するように、前記第2情報処理装置内のハードウェア情報スイッチ部を制御することを特徴とする請求項1又は2記載の情報処理システム。 - 前記複数の情報処理装置各々は、
前記ハードウェアに含まれるプロセッサと前記制御部との間の通信を管理する通信管理部と、
前記他の情報処理装置、前記通信管理部、及び前記制御部の間の接続を切り替えるプロセッサ通信スイッチ部とをさらに含み、
前記故障が検知された場合、前記第1情報処理装置内のプロセッサ通信スイッチ部は、前記第2情報処理装置内の制御部から受信する第1プロセッサ通信制御信号に従って、前記第1情報処理装置内の通信管理部を、前記第1情報処理装置と前記第2情報処理装置との間のプロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内のプロセッサ通信スイッチ部は、前記第2情報処理装置内の制御部から受信する第2プロセッサ通信制御信号に従って、前記第2情報処理装置内の制御部を前記プロセッサ通信信号線に接続する制御を行い、前記第2情報処理装置内の制御部は、前記プロセッサ通信信号線に接続された前記第1情報処理装置内の通信管理部を介して、前記第1情報処理装置内のプロセッサと通信することを特徴とする請求項8記載の情報処理システム。 - ハードウェアを含む情報処理装置であって、
前記ハードウェアを管理する制御部と、
他の情報処理装置、前記ハードウェア、及び前記制御部の間の接続を切り替えるハードウェア情報スイッチ部とを備え、
前記制御部の故障が検知された場合、前記ハードウェア情報スイッチ部は、前記ハードウェアを含む情報処理装置の外部から受信するハードウェア情報制御信号に従って、前記ハードウェアを、前記ハードウェアを含む情報処理装置と前記他の情報処理装置との間のハードウェア情報信号線に接続する制御を行い、前記ハードウェアは、前記ハードウェア情報信号線を介して、前記他の情報処理装置へ情報を出力することを特徴とする情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018218913A JP7110937B2 (ja) | 2018-11-22 | 2018-11-22 | 情報処理システム及び情報処理装置 |
US16/680,556 US11221926B2 (en) | 2018-11-22 | 2019-11-12 | Information processing system and information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018218913A JP7110937B2 (ja) | 2018-11-22 | 2018-11-22 | 情報処理システム及び情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020086805A JP2020086805A (ja) | 2020-06-04 |
JP7110937B2 true JP7110937B2 (ja) | 2022-08-02 |
Family
ID=70770131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018218913A Active JP7110937B2 (ja) | 2018-11-22 | 2018-11-22 | 情報処理システム及び情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11221926B2 (ja) |
JP (1) | JP7110937B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US12007932B2 (en) * | 2022-01-03 | 2024-06-11 | Lenovo Global Technology (United States) Inc. | Dual-access high-performance storage for BMC to host data sharing |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090259884A1 (en) | 2008-04-11 | 2009-10-15 | International Business Machines Corporation | Cost-reduced redundant service processor configuration |
JP2012123537A (ja) | 2010-12-07 | 2012-06-28 | Hitachi Ltd | 計算機システム |
JP2016167213A (ja) | 2015-03-10 | 2016-09-15 | 日本電気株式会社 | ブレード装置およびブレード装置管理方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06231006A (ja) * | 1993-01-29 | 1994-08-19 | Toshiba Corp | 遠隔保守システム |
JP2002271348A (ja) | 2001-03-08 | 2002-09-20 | Nippon Totor Co Ltd | 集計システム |
JP2002288000A (ja) | 2001-03-23 | 2002-10-04 | Hitachi Ltd | 計算機システムの制御方式 |
US7146448B2 (en) * | 2001-09-28 | 2006-12-05 | Dot Hill Systems Corporation | Apparatus and method for adopting an orphan I/O port in a redundant storage controller |
US6931568B2 (en) * | 2002-03-29 | 2005-08-16 | International Business Machines Corporation | Fail-over control in a computer system having redundant service processors |
JP2006092061A (ja) | 2004-09-22 | 2006-04-06 | Meidensha Corp | プログラマブルコントローラの2重化システム |
JP4648447B2 (ja) * | 2008-11-26 | 2011-03-09 | 株式会社日立製作所 | 障害復旧方法、プログラムおよび管理サーバ |
JP4485592B2 (ja) | 2009-03-06 | 2010-06-23 | 三菱電機株式会社 | 計算機システムおよび計算機システムの計算機制御方法 |
US9417978B2 (en) * | 2011-11-14 | 2016-08-16 | Hitachi, Ltd. | Management system for managing computer system, method for managing computer system, and storage medium |
US9842003B2 (en) * | 2014-10-07 | 2017-12-12 | Dell Products, L.P. | Master baseboard management controller election and replacement sub-system enabling decentralized resource management control |
US10013319B2 (en) * | 2016-08-05 | 2018-07-03 | Nxp Usa, Inc. | Distributed baseboard management controller for multiple devices on server boards |
-
2018
- 2018-11-22 JP JP2018218913A patent/JP7110937B2/ja active Active
-
2019
- 2019-11-12 US US16/680,556 patent/US11221926B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090259884A1 (en) | 2008-04-11 | 2009-10-15 | International Business Machines Corporation | Cost-reduced redundant service processor configuration |
JP2012123537A (ja) | 2010-12-07 | 2012-06-28 | Hitachi Ltd | 計算機システム |
JP2016167213A (ja) | 2015-03-10 | 2016-09-15 | 日本電気株式会社 | ブレード装置およびブレード装置管理方法 |
Also Published As
Publication number | Publication date |
---|---|
US20200167249A1 (en) | 2020-05-28 |
JP2020086805A (ja) | 2020-06-04 |
US11221926B2 (en) | 2022-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5127491B2 (ja) | ストレージサブシステム及びこれの制御方法 | |
US7519856B2 (en) | Fault tolerant system and controller, operation method, and operation program used in the fault tolerant system | |
JP4448878B2 (ja) | 障害回復環境の設定方法 | |
US7853767B2 (en) | Dual writing device and its control method | |
KR20180071941A (ko) | 관리 컨트롤러 및 관리 컨트롤러를 포함하는 섀시의 동작 방법 | |
US20080126854A1 (en) | Redundant service processor failover protocol | |
JP5392594B2 (ja) | 仮想計算機冗長化システム、コンピュータシステム、仮想計算機冗長化方法、及びプログラム | |
US11573737B2 (en) | Method and apparatus for performing disk management of all flash array server | |
JP5013324B2 (ja) | コンピュータ装置及びそのbiosアップデート方法 | |
JP3595033B2 (ja) | 高信頼化コンピュータシステム | |
JPH086910A (ja) | クラスタ型計算機システム | |
CN113342261A (zh) | 伺服器与应用于伺服器的控制方法 | |
JP4182948B2 (ja) | フォールト・トレラント・コンピュータシステムと、そのための割り込み制御方法 | |
JP7110937B2 (ja) | 情報処理システム及び情報処理装置 | |
JP3942216B2 (ja) | 二重化された監視/制御プロセッサによるシステム監視・制御方法およびシステム監視・制御装置 | |
EP1890439B1 (en) | Data processing management apparatus, mode management apparatus and mode management method | |
JP2014191401A (ja) | 処理装置、制御プログラム、及び制御法 | |
JP2013130977A (ja) | 情報処理装置及び動作状態監視方法 | |
WO2010100757A1 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
US11636012B2 (en) | Method and apparatus for performing node information exchange management of all flash array server | |
JP2018116477A (ja) | 情報処理装置および情報処理システム | |
JP3688217B2 (ja) | マルチプロセッサ初期化/並行診断方法 | |
US7526544B2 (en) | Message tracking method, apparatus, and system | |
JP2008250929A (ja) | リンク障害診断方法、ディスクアレイ・システム、及びリンク障害診断プログラム | |
JP2002014878A (ja) | 計算機システムおよびその保守管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210810 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220615 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220704 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7110937 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |