JP7088292B2 - 最適化装置及び最適化装置の制御方法 - Google Patents

最適化装置及び最適化装置の制御方法 Download PDF

Info

Publication number
JP7088292B2
JP7088292B2 JP2020546626A JP2020546626A JP7088292B2 JP 7088292 B2 JP7088292 B2 JP 7088292B2 JP 2020546626 A JP2020546626 A JP 2020546626A JP 2020546626 A JP2020546626 A JP 2020546626A JP 7088292 B2 JP7088292 B2 JP 7088292B2
Authority
JP
Japan
Prior art keywords
random number
annealing
unit
annealing process
number generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020546626A
Other languages
English (en)
Other versions
JPWO2020054021A1 (ja
Inventor
正人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2020054021A1 publication Critical patent/JPWO2020054021A1/ja
Application granted granted Critical
Publication of JP7088292B2 publication Critical patent/JP7088292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58Random or pseudo-random number generators
    • G06F7/582Pseudo-random number generators
    • G06F7/584Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/11Complex mathematical operations for solving equations, e.g. nonlinear equations, general mathematical optimization problems
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00Computing arrangements using knowledge-based models
    • G06N5/01Dynamic search techniques; Heuristics; Dynamic trees; Branch-and-bound
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00Computing arrangements based on specific mathematical models
    • G06N7/01Probabilistic graphical models, e.g. probabilistic networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Probability & Statistics with Applications (AREA)
  • Computational Linguistics (AREA)
  • Operations Research (AREA)
  • Databases & Information Systems (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Complex Calculations (AREA)

Description

本願開示は、最適化装置及び最適化装置の制御方法に関する。
最適化問題は、探索空間上で定義された目的関数の値を最小にする探索空間に属する点(解)を見つける問題である。探索空間が有限個の要素を有する離散集合である場合、探索空間に属する全ての点について計算した目的関数値を互いに比較することにより、総当たり的に最小値を見つけることができる。しかしながら、探索空間の次元数が増えると集合の要素の数が爆発的に大きくなり、総当たり的な探索が実質的に不可能になる。
シミュレーテッド・アニール処理(Simulated Annealing)は、金属を徐々に冷却して欠陥の少ない結晶を得る金属の焼き鈍し工程を模擬するものであり、探索空間に属する各点が物理現象の各状態に対応し、目的関数が各状態の有する系のエネルギーに対応する。また各状態の出現する確率に温度の概念を導入し、ある任意の温度においてはエネルギーが小さいほど状態の出現確率が高く、温度が低くなるほど異なる2つのエネルギー間の出現確率の比が大きくなるような確率分布を考える。当該確率分布を実現するように各状態を発生させながら状態を徐々に変化させ、充分に遅い速度で温度を低くしていくことにより、最小のエネルギー値を有する最適解に状態が収束することが期待できる。
現在の状態のエネルギーから次の状態のエネルギーへの変化をΔEとしたとぎ、現在の状態から次の状態に遷移する確率Pは、ΔEと温度とを変数とする関数値として計算できる。確率Pで状態を遷移させながら、充分に遅い速度で温度を低くしていくことにより、最小のエネルギー値を有する最適解に状態を収束させることができる。一般にアニール処理においては、確率Pで次の状態に遷移する動作を実現するために、一様乱数r(0<r<1)が用いられる。確率Pと一様乱数rとを比較した結果、P>rであれば状態遷移させ、P≦rであれば状態遷移しないように、状態遷移を制御すればよい。
真性乱数を回路により発生させることは困難であり、通常、線形帰還シフトレジスタやメルセンヌツイスタ等の疑似乱数生成器により、確定的な計算を実行して生成した疑似乱数が用いられる。このような疑似乱数では、初期値設定(シード)が決定すれば、その後に生成される乱数値のシーケンスはシードに応じた確定的なシーケンスとなる。従って、シードが互いに同一な2つの乱数値のシーケンスがあれば、これらは完全に同一の乱数値のシーケンスとなる。
最適化装置においては、アニール処理のチューニング等の目的のために、アニール処理の途中経過を確認したいことがある。例えば、1000回のイタレーション(1000回の状態遷移)により状態が最適解に近い解に収束する問題に対し、100イタレーション毎にスピン値及びエネルギー値等のパラメータを最適化装置から読み出すことを考える。この際、パラメータ読み出しのためには最適化装置によるアニール処理を一旦中断し、装置内部のレジスタからパラメータを外部に読み出すことになる。
1000回のイタレーション実行後に得られる最終結果に到る途中経過を知ることが目的なので、1000回のイタレーションを連続して実行した場合と、100イタレーションずつ断続的に実行した場合とで、最終結果及び途中経過が一致することが好ましい。しかしながら、従来の最適化装置においては、パラメータ読み出し等のアニール処理以外の最適化装置の動作時にも、乱数生成器は動作を続けて乱数を発生し続けている。即ち、アニール処理の実行及び中断とは独立して、乱数生成器による乱数生成動作が実行されている。その結果、1000回のイタレーションを連続して実行した場合と、100イタレーションずつ断続的に実行した場合とで、アニール処理に使用される乱数値のシーケンスが異なることになり、最終結果及び途中経過が異なってしまうという不都合が生じていた。
特開平7-141323号公報 特開平7-249023号公報
以上を鑑みると、最適化装置においてアニール処理の断続的実行時に乱数生成器に適切な乱数を生成させることが望まれる。
最適化装置は、初期化動作を実行後に一連の乱数を生成する第1動作モードと前記初期化動作無しで一連の乱数を生成する第2動作モードとのいずれかで動作する乱数生成器と、前記乱数生成器が生成する乱数を利用してアニール処理を実行するアニール計算部と、前記アニール計算部が前記アニール処理を開始する際には前記第1動作モードで前記乱数生成器を動作開始させ、前記アニール計算部が前記アニール処理を中断する際には前記乱数生成器を動作停止させ、前記アニール計算部が前記アニール処理を再開する際には前記第2動作モードで前記乱数生成器を動作再開させる動作指示部とを含む。
少なくとも1つの実施例によれば、最適化装置においてアニール処理の断続的実行時に乱数生成器に適切な乱数を生成させることができる。
最適化装置の構成の一例を示す図である。 乱数生成&初期値設定部が内蔵する乱数生成器の構成の一例を示す図である。 乱数生成&初期値設定部が内蔵する乱数生成器の構成の別の一例を示す図である。 アニール処理のイタレーションを連続的に実行した場合におけるアニール処理と乱数生成処理とのステップ数の同期関係を示す図である。 アニール処理を一旦中断して再開する場合におけるアニール処理と乱数生成処理とのステップ数の同期関係を示す図である。 図1に示す最適化装置の動作の一例を示すフローチャートである。 最適化装置のより詳細な構成の一例を示す図である。 図7に示す最適化装置の動作の一例を示すフローチャートである。 通常動作モードにおける図7に示す最適化装置の動作状態の遷移を示す状態遷移図である。 継続動作モードにおける図7に示す最適化装置の動作状態の遷移を示す状態遷移図である。
以下に、本発明の実施例を添付の図面を用いて詳細に説明する。
図1は、最適化装置の構成の一例を示す図である。図1及び以下の同様の図において、各ボックスで示される各回路又は機能ブロックと他の回路又は機能ブロックとの境界は、基本的には機能的な境界を示すものであり、物理的な位置の分離、電気的な信号の分離、制御論理的な分離等に対応するとは限らない。各回路又は機能ブロックは、他のブロックと物理的にある程度分離された1つのハードウェアモジュールであってもよいし、或いは他のブロックと物理的に一体となったハードウェアモジュール中の1つの機能を示したものであってもよい。
図1に示される最適化装置は、制御部10と焼鈍部20とを含む。制御部10は、動作指示部11、初期値送信部12、及び制御データ保持部13を含む。焼鈍部20は、乱数生成&初期値設定部21とアニール計算部22とを含む。
焼鈍部20のアニール計算部22は、内部レジスタに保持される状態を変化させていくことにより、アニール処理を実行する。アニール計算部22は、各状態のエネルギーとして各状態に応じた評価関数値を計算し、現在の温度と評価関数値とに基づいて、現在の状態から次の状態への遷移を制御する。
具体的には、アニール計算部22は、現在の状態Sの評価関数値Eを計算すると共に、現在の状態Sから僅かに変化した次の状態の候補である状態S'に対する評価関数値E'を計算し、更に両者の差分ΔE(=E'-E)を計算する。状態Sの確率分布として例えばボルツマン分布を想定し、メトロポリス法を用いる場合、次の状態S'に遷移する確率Pを以下の式で定めることができる。
P=min[1,exp(-βΔE)] (1)
ここでβは逆温度(絶対温度Tの逆数)であり、β=1/Tである。関数min[1,x]は値1と値xとのいずれか小さい方の関数値を有する。上式によれば、ΔE≦0のときに確率1で次の状態に遷移し、0<ΔEのときに確率P(=exp(-βΔE))で次の状態に遷移する。なおメトロポリス法は限定的でない一例であり、例えばギブス・サンプリング法等の他の遷移制御アルゴリズムを用いてもよい。
上記の評価関数の形式は特定の形式に限定されないが、例えばイジングモデルに基づく以下のエネルギー関数であってよい。
E(S)=-ΣΣWij-Σb (2)
ここでΣは添字i又はjに対する1からM(M:正の整数)までの総和であり、状態Sは以下のようにM個のスピンを有する状態である。
=(x,x,・・・,x) (3)
各スピンは-1又は+1の値をとる。Wijはスピン間の結合の重み係数であり、Wjj=0であってよい。またbはバイアスである。
式(1)の確率P及び式(2)の評価関数Eは一例であり、アニール処理に用いる確率及び評価関数はこれらの確率及び評価関数に限定されない。また焼鈍部20では、1つのアニール計算部22により1つの系の状態遷移を計算するのではなく、複数のアニール計算部22により複数の系の状態遷移を並列に計算してもよい。
アニール計算部22が実行するアニール処理においては、確率Pで次の状態に遷移する動作を実現するために、乱数生成&初期値設定部21が生成する一様乱数r(0<r<1)を利用する。確率Pと一様乱数rとを比較した結果、P>rであれば状態遷移させ、P≦rであれば状態遷移しないように、状態遷移を制御すればよい。例えば、上記式(3)におけるスピンx(i=1~M)の各々についての反転確率Piとして、当該1つのスピンを反転させたときの上記式(1)の確率Pを計算し、Pi>rであればスピン反転可とし、Pi≦rであればスピン反転不可と判定してよい。この場合、スピン反転可であると判定されたスピンのうちの1つをランダムに選択し、当該スピンを反転させることにより、状態を遷移させてよい。
アニール計算部22が確率Pと一様乱数rとを比較する演算を一回実行する度に、当該一様乱数rとして、乱数生成&初期値設定部21が新たに生成した乱数値を用いてよい。乱数生成&初期値設定部21は、アニール処理の進行と同期して一連の乱数を生成すると共に、アニール処理の開始時には、状態Sの初期値(各スピンの初期値)、スピン間の結合の重み係数Wij及バイアスb、及び温度値等をアニール計算部22に設定してよい。
制御部10は、焼鈍部20の動作を制御する。制御部10の初期値送信部12は、外部から設定された初期パラメータ(状態Sの初期値、スピン間の結合の重み係数Wij及バイアスb、及び温度値等)を、焼鈍部20の乱数生成&初期値設定部21に送信する。制御部10の制御データ保持部13は、外部から設定された制御データ(イタレーション回数及び動作モード識別データ)を保持する。制御部10の動作指示部11は、制御データ保持部13に保持される制御データに応じて、乱数生成&初期値設定部21の乱数生成動作とアニール計算部22のアニール処理とを制御する。
乱数生成&初期値設定部21における乱数を生成する部分(乱数生成器)は、初期化動作を実行後に一連の乱数を生成する第1動作モードと、前記初期化動作無しで一連の乱数を生成する第2動作モードとのいずれかで動作する。一般に乱数生成器では、一連の乱数を生成する動作を実行する前に、シード値設定やメモリ領域初期化等の初期化動作を実行する。上記の第1動作モードでは、この初期化動作を実行してから、その後、一連の乱数を生成する動作が実行される。また第2動作モードでは、初期化動作を実行することなく、その時点での内部レジスタやメモリ等の状態に基づいて、一連の乱数を生成する動作が実行される。従って、一旦乱数生成動作を中断してその後乱数生成動作を再開する際に第2動作モードを使用すれば、中断無く継続して乱数生成動作を実行していた場合と同一の乱数値のシーケンスを生成することが可能となる。
なおアニール計算部22がアニール処理を中断する際に、乱数生成器は動作を中断すると共に中断時の内部状態をそのまま保持し、アニール計算部22がアニール処理を再開する際に、乱数生成器は初期化動作無しで中断時の内部状態から動作を再開してよい。これにより、中断無く継続して乱数生成動作を実行していた場合と同一の乱数値のシーケンスを確実に生成することができる。
以下の説明においては、説明を分かりやすくするために第1動作モードを通常動作モードと称し、第2動作モードを継続動作モードと称する。
いずれの動作モードで乱数生成器を動作させるかは、動作指示部11が制御データ保持部13からの制御データに基づいて決定する。動作指示部11は、アニール計算部22にアニール処理を初期状態から実行させる際には、通常動作モードで乱数生成器を動作開始させる。乱数生成部を通常動作モードで動作させるためには、例えば、ユーザが、最適化装置の外部から明示的に通常動作モードを指定するデータを制御データ保持部13に設定しておけばよい。或いは例えば、特定のアニール処理で既に実行したイタレーション回数を記録しておき、当該アニール処理の開始又は再開時に当該回数が0である場合には通常動作モードで乱数生成器を動作させるような制御を行ってもよい。
動作指示部11は更に、アニール計算部22が所定のイタレーション回数を実行終了してアニール処理を中断する際には、乱数生成器の動作を停止させる。ここでイタレーションの回数とは、アニール計算部22が実行する状態遷移の回数である。
動作指示部11は更に、アニール計算部22にアニール処理を再開させる際には、継続動作モードで乱数生成器を動作再開させる。乱数生成部を継続動作モードで動作させるためには、例えば、ユーザが、最適化装置の外部から明示的に継続動作モードを指定するデータを、アニール処理再開時に制御データ保持部13に設定すればよい。或いは例えば、特定のアニール処理で既に実行したイタレーション回数を記録しておき、当該アニール処理の開始又は再開時に当該回数が0でない場合には継続動作モードで乱数生成器を動作させるような制御を行ってもよい。
図2は、乱数生成&初期値設定部21が内蔵する乱数生成器の構成の一例を示す図である。図2に示す乱数生成器は線形帰還シフトレジスタであり、16個のフリップフロップ30-1乃至30-16、16個のセレクタ31、及びXOR回路32乃至34を含む。
フリップフロップ30-1乃至30-16はデータ出力Qがデータ入力Dに接続されるように縦続接続されることにより、クロック信号CLKに同期して動作するシフトレジスタを形成している。XOR回路32乃至34は、シフトレジスタの11番目、13番目、14番目、及び16番目のフリップフロップのデータ出力Qの排他的論理和を計算し、計算結果をシフトレジスタの1番目のフリップフロップ30-1に帰還入力として印加している。この帰還入力により、線形帰還シフトレジスタが形成される。
セレクタ31は、フリップフロップ30-1乃至30-16の各々に対応して設けられ、シフト動作時の入力と初期設定時のシード値SEED(16ビット)とのいずれかを選択する。セレクタ31が選択した値が、クロック信号CLKに同期して、フリップフロップ30-1乃至30-16に取り込まれる。初期化動作時には、初期化信号INISETが例えば1に設定される。これに応じて、16個のセレクタ31がシード値SEEDの16個のビットをそれぞれ選択し、シード値入力SEEDの16個のビットが16個のフリップフロップ30-1乃至30-16にそれぞれ格納される。シフト動作時には、初期化信号INISETが例えば0に設定される。これに応じて、セレクタ31がシフト動作入力(前段のフリップフロップの出力又は帰還入力)を選択し、選択された値がフリップフロップ30-1乃至30-16に取り込まれる。
初期化動作によりシード値を設定後、クロック信号CLKに同期してシフト動作を順次実行させることにより、線形帰還シフトレジスタにより一連の疑似乱数を生成することができる。一様乱数rとしてNビットの乱数を出力するのであれば、順次出力されるXOR回路32の出力をN個纏めることにより、一様乱数rとしてよい。また或いは、フリップフロップ30-1乃至30-16のうちの所定の複数のフリップフロップのデータ出力QのXORを演算するXOR回路を設け、順次出力される当該XOR回路の出力をN個纏めることにより、一様乱数rとしてよい。
前述の通常動作モード時には、初期化信号INISETを例えば1に設定し、クロック信号CLKに同期してシード値SEEDをフリップフロップ30-1乃至30-16に設定することにより、初期化動作を実行してよい。初期化動作の実行後、初期化信号INISETを例えば0に設定し、クロック信号CLKに同期してシフト動作を順次実行することにより、一連の乱数を発生してよい。
乱数生成動作を中断する際には、クロック信号CLKのパルスの供給を停止し、フリップフロップ30-1乃至30-16に格納されるビット値をそのまま保持すればよい。初期化信号INISETは0に設定した状態をそのまま維持すればよい。
前述の継続動作モード時には、初期化信号INISETを0に設定した状態のままクロック信号CLKのパルスの供給を再開し、クロック信号CLKに同期してシフト動作を順次実行することにより、一連の乱数を発生してよい。即ち、中断時に格納されていたフリップフロップ30-1乃至30-16の格納値から継続してシフト動作を順次実行することにより、一連の乱数を発生してよい。
乱数生成器として図2に示すような線形帰還シフトレジスタを用いることにより、単純で小規模の回路構成により、疑似乱数を生成することができる。図2に示す線形帰還シフトレジスタの場合、疑似乱数の周期は65535である。
図3は、乱数生成&初期値設定部21が内蔵する乱数生成器の構成の別の一例を示す図である。図3に示す乱数生成器はメルセンヌツイスタであり、初期化ブロック40、メモリ回路41、セレクタ回路42、組み合わせ論理回路43、アドレスカウンタ44、及びフリップフロップ45を含む。
メモリ回路41において、1番地から624番地までの各番地に1ワード(32ビット)のデータが格納される。初期化動作時には、初期化信号INISETを例えば1に設定することにより、セレクタ回路42が初期化ブロック40の出力値を選択する状態となる。初期化ブロック40は、シード値SEEDに基づいて乗算、加算、及びシフト演算を含む所定の演算を実行することにより、メモリ回路41の各番地に格納すべき値を計算して出力する。初期化ブロック40が計算した出力値は、初期化動作の第1サイクルから第624サイクルにおいて、メモリ回路41の1番地から624番地までの各番地にセレクタ回路42を介して順次格納される。この際、アドレスカウンタ44が示すアドレス値は、クロック信号CLKに同期して1から624まで順次増加する。初期化動作の第1サイクルにおいて、初期化ブロック40は、シード値SEEDに対する所定の演算により出力値を計算する。初期化ブロック40が計算した出力値は、メモリ回路41に格納されると共にフリップフロップ45にも格納される。第2サイクルから第624サイクルにおいては、初期化ブロック40は、フリップフロップ45の格納値に対する所定の演算により出力値を計算する。
上記の処理後に更なる初期化動作として、初期化信号INISETを例えば0に設定することにより、セレクタ回路42が組み合わせ論理回路43の出力値を選択する状態とし、メモリ回路41の各番地の値に対して組み合わせ論理回路43による演算を施してよい。具体的には、アドレスカウンタ44の指定するアドレス値に応じてメモリ回路41から格納値を読み出し、組み合わせ論理回路43によりシフト、EXOR、乗算、及び加算を含む演算を行い、演算結果をメモリ回路41に書き戻してよい。以上で初期化動作を完了する。
初期化動作後の乱数生成動作時には、初期化信号INISETを例えば0に設定することにより、セレクタ回路42が組み合わせ論理回路43の出力値を選択する状態とする。クロック信号CLKに同期してアドレスカウンタ44がアドレスを出力すると、このアドレスに応じてメモリ回路41から格納値が読み出される。当該読み出し値を入力としてAND、OR、シフト、及びXOR等を含む所定の演算を実行することにより組み合わせ論理回路43が計算した値は、セレクタ回路42を介して、メモリ回路41におけるアドレスカウンタ44が示すアドレスに格納される。624n+1回目(n:0以上の整数)の乱数生成においては、このようにしてメモリ回路41における1番地から624番地の各番地の格納値を更新する処理を実行する。その後、アドレスカウンタ44が1から624まで順次増加するアドレスを出力し、メモリ回路41の当該アドレスから格納値が読み出され、この読み出し値に対してシフト、AND、及びXORを含む所定の演算を実行することにより、乱数値が生成される。これにより、624n+m回目(m:1~624の整数)の乱数生成が行われる。その後は上記の処理を繰り返す。
前述の通常動作モード時には、初期化信号INISETを例えば1に設定し、クロック信号CLKに同期して初期設定値をメモリ回路41の1番地から624番地の各番地に格納することにより、初期化動作を実行してよい。初期化動作の実行後、初期化信号INISETを例えば0に設定し、クロック信号CLKに同期してメモリ回路41からの読み出し処理及び組み合わせ論理回路43による演算処理を順次実行することにより、一連の乱数を発生してよい。
乱数生成動作を中断する際には、クロック信号CLKのパルスの供給を停止し、メモリ回路41に格納される格納値をそのまま保持すればよい。またアドレスカウンタ44の内部状態(即ち出力アドレス値)もそのまま維持すればよい。更に、初期化信号INISETは0に設定した状態をそのまま維持すればよい。
前述の継続動作モード時には、初期化信号INISETを0に設定した状態のままクロック信号CLKのパルスの供給を再開し、クロック信号CLKに同期してメモリ回路41からの読み出し処理及び演算処理を順次実行することにより、一連の乱数を発生してよい。即ち、中断時に維持されたメモリ回路41の格納値及びアドレスカウンタ44の出力アドレス値から継続してメモリ回路41からの読み出し処理及び演算処理を順次実行することにより、一連の乱数を発生してよい。
乱数生成器として図3に示すようなメルセンヌツイスタを用いることにより、高品質な疑似乱数を生成することができる。図3に示すメルセンヌツイスタの場合、疑似乱数の周期は219337-1という非常に長い周期となる。
図4は、アニール処理のイタレーションを連続的に実行した場合におけるアニール処理と乱数生成処理とのステップ数の同期関係を示す図である。図4に示すように、アニール処理のイタレーションを例えば1回目から200回目まで連続して実行した場合、アニール処理のイタレーション数(図4に示すステップ数)が増加するのに同期して、乱数生成処理のステップ数が増加していく。なおここで乱数生成処理のステップ数とは、アニール処理の一回のイタレーションで使用する個数の乱数を生成する乱数生成処理を1ステップとして計数した数のことである。
図5は、アニール処理を一旦中断して再開する場合におけるアニール処理と乱数生成処理とのステップ数の同期関係を示す図である。図5に示すように、アニール処理のイタレーションを100回目まで実行してから中断した場合、アニール処理のステップ数が1から100まで順に増加してから中断するのに同期して、乱数生成処理のステップ数も1から100まで順に増加してから中断する。中断後、例えば500クロックサイクルかけてアニール計算部22の内部レジスタの値を外部に読み出し、その後、101回目のイタレーションからアニール処理を再開する。アニール処理のステップ数が101から200まで順に増加してから終了するのに同期して、乱数生成処理のステップ数も1から100まで順に増加してから終了する。
なお本開示の最適化装置において、アニール処理と乱数生成処理とが同期して動作開始、中断、再開する際の「同期」した動作とは、必ずしも最適化装置全体で使用される共通のクロックに同期した動作である必要はない。例えば、「同期して動作中断」という場合、共通のクロックの同一のサイクルにおいてアニール処理と乱数生成処理とが動作を停止する必要はない。「同期」した動作とは、乱数生成処理により生成された乱数とアニール処理で用いる乱数とが一対一に対応が取れている状態を保持できる動作であればよい。即ち、中断前後において、アニール処理に使用されない余分の乱数を乱数生成処理が生成したり、乱数生成処理が生成した1つの乱数をアニール処理で誤って2回重複して使用したり、といった一対一の対応関係が崩れることがない状態であればよい。
即ち、アニール計算部がアニール処理を中断して再開する前後において、乱数生成器が生成する複数の乱数とアニール計算部が利用する複数の乱数とは、過不足なく一対一に対応していればよい。これにより、クロックパルス単位での同期を確立しなくとも、ステップ単位或いは乱数単位での同期を確立することにより、連続実行時と断続実行時とで同一のアニール処理の結果を生成するという目的を、より容易に達成することができる。
図1に示される最適化装置では、乱数生成処理について前述の通常動作モードと継続動作モードとを用意して適宜使い分けることができる。その結果、図5に示されるようにアニール処理と乱数生成処理とを中断の前後で同期させた場合、図4に示されるようにアニール処理を連続実行した場合と同一の乱数値のシーケンスを生成することが可能となる。従って、アニール処理を連続的に実行した場合とアニール処理を断続的に実行した場合とで、アニール計算部による最終計算結果及び途中経過を完全に一致させることができる。
図6は、図1に示す最適化装置の動作の一例を示すフローチャートである。この動作例では、ユーザが適宜動作モードを指定する場合における最適化装置の動作を示している。
図6及び以降の図において、フローチャートに記載された各ステップの実行順序は一例にすぎず、本願の意図する技術範囲が、記載された実行順番に限定されるものではない。例えば、Aステップの次にBステップが実行されるように本願に説明されていたとしても、Aステップの次にBステップを実行することが可能なだけでなく、Bステップの次にAステップを実行することが、物理的且つ論理的に可能である場合がある。この場合、どちらの順番でステップを実行しても、当該フローチャートの処理に影響する全ての結果が同一であるならば、本願に開示の技術の目的のためには、Bステップの次にAステップが実行されてもよいことは自明である。Aステップの次にBステップが実行されるように本願に説明されていたとしても、上記のような自明な場合を本願の意図する技術範囲から除外することを意図するものではなく、そのような自明な場合は、当然に本願の意図する技術範囲内に属する。
ステップS1で、最適化装置のユーザが動作モードを選択する。最適化装置においてアニール処理動作を最初に開始させる場合には、ユーザは通常動作モードを選択し、最適化装置の制御データ保持部13に通常動作モードを示すデータを設定する。
ステップS2で、最適化装置が動作を開始すると、動作指示部11は制御データ保持部13に格納された動作モードを示すデータを参照し、設定動作モードが継続動作モードであるか否かを判定する。設定動作モードが継続動作モードでないと判定された場合、処理はステップS3に進む。
ステップS3で、動作指示部11は通常動作モードでの乱数生成の開始を乱数生成&初期値設定部21に指示する。この指示に応答して、乱数生成&初期値設定部21の乱数生成部は、まず最初に初期化動作を実行する。ステップS4で、乱数生成部は、初期化動作が完了したか否かを判定する。初期化動作が完了するまで、ステップS4の判定動作が繰り返される。初期化動作が完了すると処理はステップS5に進み、動作指示部11がアニール計算部22にアニール処理の開始を指示し、アニール計算部22がアニール処理を開始すると共に、乱数生成部がアニール処理に使用される一連の乱数を生成する。
ステップS2で設定動作モードが継続動作モードであると判定された場合、処理はステップS6に進む。ステップS6では、動作指示部11がアニール計算部22にアニール処理の実行を指示すると共に、乱数生成&初期値設定部21に乱数生成を指示する。これらの指示に応答して、アニール計算部22がアニール処理を再開すると共に、乱数生成&初期値設定部21の乱数生成部がアニール処理に使用される一連の乱数を生成する。ここでアニール計算部22によるアニール処理と乱数生成部による乱数生成処理とは互いに同期して進行するように制御される。
ステップS7で、アニール計算部22は終了条件を満たすまでアニール処理を実行する。ここで終了条件としては、制御データ保持部13に格納されているイタレーション回数であってよい。終了条件が満たされると、アニール計算部22によるアニール処理を停止すると共に、アニール処理の停止と同期して、乱数生成&初期値設定部21の乱数生成部による乱数生成処理を停止する。
ステップS6及びステップS7における同期制御は、アニール計算部22と乱数生成&初期値設定部21との間の通信により実現されてもよいし、或いは動作指示部11からの指示(例えば一回ずつイタレーションを指示)することにより実現されてもよい。或いは乱数生成部が、所定のイタレーション回数を予め動作指示部11から通知されており、当該回数に対応する所定数の乱数を生成した後に乱数生成動作を停止してもよい。同期制御の形態については特に限定されない。
ステップS8で、アニール計算部22及び乱数生成&初期値設定部21は、それぞれの動作停止状態における内部状態をそのまま保持する。アニール計算部22では、現在の状態の各スピンの値、結合係数値、温度、評価関数値等の内部レジスタに格納される全ての値をそのまま保持すればよい。或いはアニール計算部22の内部レジスタの値を乱数生成&初期値設定部21に一旦待避し、乱数生成&初期値設定部21内部のレジスタにアニール処理に係るパラメータを保持するようにしてもよい。乱数生成&初期値設定部21の乱数生成部では、乱数生成に係る内部状態(線形帰還シフトレジスタの各フリップフロップの格納値やメルセンヌツイスタのメモリ回路の格納値等)をそのまま保持すればよい。
ステップS9で、アニール計算部22の演算結果、即ち内部レジスタに格納されるパラメータ値(現在の状態の各スピンの値及び評価関数値等)を外部に出力する。この外部に出力された演算結果に基づいて、ユーザは、アニール処理を継続するか否かを決定する。アニール処理を継続する場合、ユーザは、最適化装置の制御データ保持部13に継続動作モードを示すデータを設定する。
ステップS10で、動作指示部11は設定動作モードが変更されたか否かを判定し、通常動作モードのままで変更されていない場合にはそのまま処理を終了する。設定動作モードを継続動作モードに変更した場合、ステップS11で、ユーザは、継続動作モードでのアニール処理の再実行を最適化装置に指示する。その後、処理はステップS2に戻り以降の処理を繰り返す。
図7は、最適化装置のより詳細な構成の一例を示す図である。図7に示す最適化装置は、制御部10と焼鈍部20とを含む。
制御部10は、動作指示部11、初期値送信部12、制御データ保持部13、及びシード保持部14を含む。動作指示部11は、アニール初期値指示部51、乱数生成動作指示部52、及びアニール処理指示部53を含む。制御データ保持部13は、イタレーション数保持部54と動作モード記憶部55とを含む。
焼鈍部20は、乱数生成&初期値設定部21とアニール計算部22とを含む。乱数生成&初期値設定部21は、乱数生成部60、入力選択部64、及び初期値保持部65を含む。乱数生成部60は、動作制御部61、生成部62、及びレジスタ63を含む。アニール計算部22は、演算部71とレジスタ72とを含む。
動作指示部11の乱数生成動作指示部52は、動作モード記憶部55からの設定動作モードを指定するデータに基づいて、通常動作モード又は継続動作モードのいずれかの指定された動作モードで乱数生成部60を動作させる。アニール処理指示部53がアニール計算部22にアニール処理を初期状態から実行させる際には、乱数生成動作指示部52は通常動作モードで乱数生成器を動作させることになる。具体的には、動作制御部61の制御下において、生成部62が、シード保持部14からのシード値に基づいて初期化動作を実行し、その後一連の乱数を生成する動作を実行する。生成部62により生成された乱数値は、レジスタ63に順次格納される。
アニール初期値指示部51は、動作モード記憶部55が通常動作モードを指定している場合、即ちアニール処理が初期状態から実行される場合、初期値送信部12から供給される初期パラメータを入力選択部64に選択させる。これにより入力選択部64は、初期値送信部12からの初期パラメータを出力し、当該初期パラメータが初期値保持部65に格納される。
アニール処理指示部53は、イタレーション数保持部54からのイタレーション回数を指定するデータに基づいて、指定されたイタレーション回数のアニール処理をアニール計算部22に実行させる。具体的には、レジスタ72に初期値保持部65からの初期パラメータを格納した後、演算部71が、乱数生成部60のレジスタ63から供給される乱数値を用いて状態遷移を制御しながら、アニール処理のイタレーションを進行させていく。アニール処理の進行に応じてレジスタ72に格納されるパラメータは更新されていく。アニール計算部22が所定のイタレーション回数を実行終了してアニール処理を中断する際には、アニール処理の中断と同期して、乱数生成動作指示部52が乱数生成部60の動作を停止させる。この中断後に、レジスタ72に格納される現在状態のパラメータ値を最適化装置の外部に読み出してよい。
アニール処理中断後にアニール処理指示部53がアニール計算部22にアニール処理を再開させる際には、動作モード記憶部55には継続動作モードが設定されていてよい。アニール処理再開時に、乱数生成動作指示部52は、動作モード記憶部55からの継続動作モードを指定するデータに基づいて、継続動作モードで乱数生成部60を動作させる。具体的には、動作制御部61の制御下において、生成部62が、初期化動作を実行することなく、現在の内部状態から一連の乱数を生成する動作を再開する。生成部62により生成された乱数値は、レジスタ63に順次格納される。
アニール初期値指示部51は、動作モード記憶部55が継続動作モードを指定している場合、即ちアニール処理が中断状態から再開される場合、アニール計算部22のレジスタ72から供給される中断状態でのパラメータを入力選択部64に選択させる。これにより入力選択部64は、レジスタ72からの中断状態でのパラメータを出力し、当該パラメータが初期値保持部65に格納される。
中断後の再開時においても初期状態からの開始時と同様に、アニール処理指示部53は、イタレーション数保持部54からのイタレーション回数を指定するデータに基づいて、指定されたイタレーション回数のアニール処理をアニール計算部22に実行させる。具体的には、レジスタ72に初期値保持部65からのパラメータを格納した後、演算部71が、乱数生成部60のレジスタ63から供給される乱数値を用いて状態遷移を制御しながら、アニール処理のイタレーションを進行させていく。アニール処理の進行に応じてレジスタ72に格納されるパラメータは更新されていく。
図8は、図7に示す最適化装置の動作の一例を示すフローチャートである。
ステップS21で、ユーザは通常動作モードを指定して最適化装置にアニール処理の開始を指示する。この際、ユーザは、初期パラメータを初期値送信部12に設定すると共に、イタレーション回数と通常動作モードとを制御データ保持部13に設定する。
ステップS22で、制御部10の初期値送信部12から送信された初期パラメータが、焼鈍部20の入力選択部64を介して初期値保持部65に格納される。ステップS23で、制御部10の乱数生成動作指示部52が乱数生成部60に初期化動作の実行を指示し、これに応答して乱数生成部60が初期化動作を実行する。
ステップS24で、アニール計算部22がアニール処理を実行する。具体的には、制御部10のアニール処理指示部53が、アニール計算部22にアニール処理の開始を指示する。この指示に応じて、アニール計算部22は、初期値保持部65からの初期パラメータを取り込んだ後、乱数生成部60から供給される一連の乱数に基づいて状態遷移を制御しながらアニール処理を実行する。
ステップS25で、アニール処理指示部53又はアニール計算部22が、所定のイタレーション回数だけ状態更新が実行されたか否かを判定する。所定のイタレーション回数に到達するまで、アニール計算部22はアニール処理を実行する。所定のイタレーション回数に到達すると、処理はステップS26に進む。
ステップS26で、アニール計算部22はアニール処理を終了し、それと同期して乱数生成部60が乱数生成処理を一時停止する。この同期制御は、アニール計算部22と乱数生成部60との直接の通信により実現されてもよいし、アニール計算部22の動作を制御及び監視する動作指示部11が乱数生成部60へ停止指示を発行することにより実現されてもよい。或いは、乱数生成部60の動作制御部61が、所定のイタレーション回数を予め乱数生成動作指示部52から通知されており、当該回数に対応する所定数の乱数を生成した後に乱数生成動作を停止してもよい。同期制御の形態については特に限定されない。
ステップS27で、アニール計算部22のレジスタ72から最適化装置の外部に計算結果を示すパラメータを出力する。ステップS28で、ユーザは、当該出力された計算結果に基づいて、アニール処理の結果に満足するか否かを判断する。アニール処理の結果に満足する場合、処理を終了する。アニール処理の結果に満足しない場合、処理はステップS29に進む。
ステップS29で、ユーザは通常動作モード又は継続動作モードのいずれかを制御部10の制御データ保持部13に設定する。例えば初期パラメータを変更することにより今回のアニール処理とは異なる条件で次回のアニール処理を実行する場合には、通常動作モードを設定することになる。また今回のアニール処理を中断状態からそのまま再開する場合には、継続動作モードを設定することになる。
ステップS30で、制御部10の乱数生成動作指示部52は、設定動作モードが継続動作モードであるのか否かを判定する。継続動作モードでない場合(即ち通常動作モードである場合)、処理はステップS22に戻り、初期パラメータの設定をやり直してから、それ以降の処理を繰り返す。継続動作モードである場合、ステップS31で、アニール処理指示部53がアニール計算部22にアニール処理開始(再開)を指示すると共に、乱数生成動作指示部52が乱数生成部60に乱数生成動作の再開(継続動作モードでの乱数生成)を指示する。これらの指示に応じて、アニール計算部22によるアニール処理と乱数生成部60による乱数生成動作とが同期して再開される。その後処理はステップS24に進み、以降の処理が繰り返される。
具体的には、動作制御部61の制御下において、生成部62が、初期化動作を実行することなく、現在の内部状態から一連の乱数を生成する動作を再開する。生成部62により生成された乱数値は、レジスタ63に順次格納される。またレジスタ72からの中断状態でのパラメータが入力選択部64を介して初期値保持部65に格納されているので、アニール計算部22は、動作再開後まずレジスタ72に初期値保持部65からのパラメータを格納する。その後、演算部71が、乱数生成部60のレジスタ63から供給される乱数値を用いて状態遷移を制御しながら、アニール処理のイタレーションを進行させていく。アニール処理の進行に応じてレジスタ72に格納されるパラメータは更新されていく。
図9は、通常動作モードにおける図7に示す最適化装置の動作状態の遷移を示す状態遷移図である。電源オフ状態ST-1において最適化装置の電源がオンされると、最適化装置の動作状態は入力受付状態ST-2に推移する。入力受付状態ST-2は、初期パラメータ(状態の各スピン値、結合係数、温度等)、イタレーション回数、及び動作モード(通常動作モード又は継続動作モード)等の外部から設定される設定入力を、最適化装置が受け付ける状態である。入力受付状態ST-2は更に、動作開始指示等の指示入力を最適化装置が受け付ける状態でもある。
入力受付状態ST-2において動作開始指示を最適化装置が受け付けると、動作状態は初期化動作状態ST-3に推移する。初期化動作状態ST-3は、最適化装置において乱数生成部60が初期化動作を実行する状態である。この初期化動作により、例えば線形帰還シフトレジスタの場合にはシフトレジスタの各フリップフロップにシード値を格納し、メルセンヌツイスタの場合にはメモリ回路の各番地に対する初期値設定を行う。初期化動作状態ST-3において規定のクロックサイクル数が経過して初期化動作が完了すると、最適化装置の動作状態はアニール状態ST-4に遷移する。
アニール状態ST-4は、最適化装置のアニール計算部22がアニール処理を実行する状態であり、当該アニール処理に供するように乱数生成部60が一連の乱数を生成する。図9に示す状態遷移は通常動作モードの場合であるので、アニール計算部22は、初期値保持部65からの初期パラメータを取り込んだ後、乱数生成部60から供給される一連の乱数に基づいて状態遷移を制御しながらアニール処理を実行する。所定回数のイタレーションを実行完了すると、最適化装置の動作状態は入力受付状態ST-2に推移する。
図10は、継続動作モードにおける図7に示す最適化装置の動作状態の遷移を示す状態遷移図である。継続動作モードの場合、入力受付状態ST-2において動作開始指示を最適化装置が受け付けると、動作状態はアニール状態ST-4に直接に推移する。図10に示す状態遷移は継続動作モードの場合であるので、アニール計算部22は、初期値保持部65から中断状態でのパラメータを取り込んだ後、乱数生成部60から供給される一連の乱数に基づいて状態遷移を制御しながらアニール処理を実行する。所定回数のイタレーションを実行完了すると、最適化装置の動作状態は入力受付状態ST-2に推移する。
以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。
10 制御部10
11 動作指示部
12 初期値送信部
13 制御データ保持部
14 シード保持部
20 焼鈍部
21 乱数生成&初期値設定部
22 アニール計算部
51 アニール初期値指示部
52 乱数生成動作指示部
53 アニール処理指示部
54 イタレーション数保持部
55 動作モード記憶部
60 乱数生成部
61 動作制御部
62 生成部
63 レジスタ
64 入力選択部
65 初期値保持部
71 演算部
72 レジスタ

Claims (6)

  1. 初期化動作を実行後に一連の乱数を生成する第1動作モードと前記初期化動作無しで一連の乱数を生成する第2動作モードとのいずれかで動作する乱数生成器と、
    前記乱数生成器が生成する乱数を利用してアニール処理を実行するアニール計算部と、
    前記アニール計算部が前記アニール処理を開始する際には前記第1動作モードで前記乱数生成器を動作開始させ、前記アニール計算部が前記アニール処理を中断する際には前記乱数生成器を動作停止させ、前記アニール計算部が前記アニール処理を再開する際には前記第2動作モードで前記乱数生成器を動作再開させる動作指示部と
    を含む最適化装置。
  2. 前記アニール計算部が前記アニール処理を中断する際に、前記乱数生成器は動作を中断すると共に中断時の内部状態をそのまま保持し、前記アニール計算部が前記アニール処理を再開する際に、前記乱数生成器は前記初期化動作無しで前記中断時の前記内部状態から動作を再開する請求項1記載の最適化装置。
  3. 前記アニール計算部が前記アニール処理を中断して再開する前後において、前記乱数生成器が生成する複数の乱数と前記アニール計算部が利用する複数の乱数とは、過不足なく一対一に対応している請求項1又は2記載の最適化装置。
  4. 前記乱数生成器は線形帰還シフトレジスタであり、前記初期化動作は前記線形帰還シフトレジスタへシード値を設定する動作である請求項1乃至3いずれか記載の最適化装置。
  5. 前記乱数生成器はメルセンヌツイスタであり、前記初期化動作はシード値に基づいて順次計算された初期値をメモリ中の複数のワードへ設定する動作を含む請求項1乃至3いずれか一項記載の最適化装置。
  6. 初期化動作を実行後に一連の乱数を生成する第1動作モードで乱数生成器を動作させ、
    前記乱数生成器による乱数生成と同期してアニール処理を実行し、
    前記アニール処理の実行を停止するのと同期して前記乱数生成器の動作を停止させ、
    前記アニール処理の実行を再開するのと同期して、前記初期化動作無しで一連の乱数を生成する第2動作モードで前記乱数生成器を動作させる
    各段階を含む最適化装置の制御方法。
JP2020546626A 2018-09-13 2018-09-13 最適化装置及び最適化装置の制御方法 Active JP7088292B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/033992 WO2020054021A1 (ja) 2018-09-13 2018-09-13 最適化装置及び最適化装置の制御方法

Publications (2)

Publication Number Publication Date
JPWO2020054021A1 JPWO2020054021A1 (ja) 2021-08-30
JP7088292B2 true JP7088292B2 (ja) 2022-06-21

Family

ID=69778556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020546626A Active JP7088292B2 (ja) 2018-09-13 2018-09-13 最適化装置及び最適化装置の制御方法

Country Status (5)

Country Link
US (1) US20210191692A1 (ja)
EP (1) EP3852026A4 (ja)
JP (1) JP7088292B2 (ja)
CA (1) CA3112170C (ja)
WO (1) WO2020054021A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11586418B2 (en) * 2020-01-17 2023-02-21 Macronix International Co., Ltd. Random number generator, random number generating circuit, and random number generating method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5204891B2 (ja) 2009-02-25 2013-06-05 セイコーインスツル株式会社 パッケージ、パッケージの製造方法、および圧電振動子の製造方法
WO2017033263A1 (ja) 2015-08-24 2017-03-02 株式会社日立製作所 情報処理システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05204891A (ja) * 1991-11-29 1993-08-13 Hitachi Ltd 計画立案方法および装置
US5412665A (en) * 1992-01-10 1995-05-02 International Business Machines Corporation Parallel operation linear feedback shift register
JPH07141323A (ja) 1993-06-21 1995-06-02 Agency Of Ind Science & Technol 組合せ最適化装置
JPH07249023A (ja) 1994-03-10 1995-09-26 Nec Corp 組み合せ最適化方法
JP5207153B2 (ja) * 2011-03-19 2013-06-12 国立大学法人お茶の水女子大学 擬似乱数発生システム
EP3369048A4 (en) * 2015-10-27 2018-10-31 D-Wave Systems Inc. Systems and methods for degeneracy mitigation in a quantum processor
JP6465092B2 (ja) * 2016-10-14 2019-02-06 富士通株式会社 最適化装置及び最適化装置の制御方法
KR20180055299A (ko) * 2016-11-16 2018-05-25 삼성전자주식회사 난수 생성기의 랜덤성 시험 장치 및 방법
US11263547B2 (en) * 2017-01-30 2022-03-01 D-Wave Systems Inc. Quantum annealing debugging systems and methods
JP6979331B2 (ja) * 2017-10-30 2021-12-15 株式会社日立製作所 情報処理装置および情報処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5204891B2 (ja) 2009-02-25 2013-06-05 セイコーインスツル株式会社 パッケージ、パッケージの製造方法、および圧電振動子の製造方法
WO2017033263A1 (ja) 2015-08-24 2017-03-02 株式会社日立製作所 情報処理システム

Also Published As

Publication number Publication date
US20210191692A1 (en) 2021-06-24
EP3852026A4 (en) 2021-10-06
WO2020054021A1 (ja) 2020-03-19
CA3112170A1 (en) 2020-03-19
CA3112170C (en) 2024-04-23
EP3852026A1 (en) 2021-07-21
JPWO2020054021A1 (ja) 2021-08-30

Similar Documents

Publication Publication Date Title
Gupta et al. Unsupervised meta-learning for reinforcement learning
JP6468254B2 (ja) 情報処理装置、イジング装置及び情報処理装置の制御方法
US11443217B2 (en) Information processing apparatus and information processing method
JP5074359B2 (ja) 乱数生成回路
JP7088292B2 (ja) 最適化装置及び最適化装置の制御方法
JP2020086821A (ja) 最適化装置および最適化装置の制御方法
Rocki et al. Large-scale parallel Monte Carlo tree search on GPU
US7945608B2 (en) Method and apparatus for generating an initial value for a pseudo-random number generator
CN111639780A (zh) 优化装置和优化装置的控制方法
Gyoten et al. Area efficient annealing processor for ising model without random number generator
JPH06112813A (ja) クロック発生回路
JP2006303863A (ja) パルス信号生成装置
EP2548329B1 (en) Data expansion using an approximate method
JP2019071119A (ja) 情報処理装置、イジング装置及び情報処理装置の制御方法
Martin et al. Implementation of a real-time musical decision-maker
JP6701207B2 (ja) 情報処理システム
US20120265795A1 (en) System and method for random number generation using asynchronous boundaries and phase locked loops
JP2020173579A (ja) 最適化システムおよび最適化システムの制御方法
CA3108047A1 (en) Optimization device and method for executing annealing processes and replica exchange
US20210397923A1 (en) Information processing device, regression model generation method, and regression model generation program product
JP2020197967A (ja) モデル予測制御システム、情報処理装置、プログラム、及びモデル予測制御方法
CN113836189B (zh) 程序、时间序列分析方法和信息处理设备
JP2979653B2 (ja) 情報処理装置
KR101989861B1 (ko) 반도체 메모리 장치의 버퍼 제어회로
Genoff A floating-gate array based discrete true-random stream generator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210304

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220523

R150 Certificate of patent or registration of utility model

Ref document number: 7088292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150