JP7078488B2 - 光サブアセンブリ及び光モジュール - Google Patents

光サブアセンブリ及び光モジュール Download PDF

Info

Publication number
JP7078488B2
JP7078488B2 JP2018149965A JP2018149965A JP7078488B2 JP 7078488 B2 JP7078488 B2 JP 7078488B2 JP 2018149965 A JP2018149965 A JP 2018149965A JP 2018149965 A JP2018149965 A JP 2018149965A JP 7078488 B2 JP7078488 B2 JP 7078488B2
Authority
JP
Japan
Prior art keywords
wiring pattern
optical
dielectric layer
optical subassembly
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018149965A
Other languages
English (en)
Other versions
JP2020027804A (ja
Inventor
武 山下
崇功 鈴木
Original Assignee
日本ルメンタム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本ルメンタム株式会社 filed Critical 日本ルメンタム株式会社
Priority to JP2018149965A priority Critical patent/JP7078488B2/ja
Publication of JP2020027804A publication Critical patent/JP2020027804A/ja
Application granted granted Critical
Publication of JP7078488B2 publication Critical patent/JP7078488B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、光サブアセンブリ及び光モジュールに関する。
光送信又は/及び光受信機能を備えた光素子を内蔵した光サブアセンブリ(OSA)が使われている。OSAの内部の部品(例えば光素子、光素子を搭載するサブマウント等)は、パッケージに内蔵されており、これらの部品との電気信号のやり取りのためにパッケージ内外を接続する電気的インターフェースが用いられる(特許文献1)。近年の複数チャネル対応などの要求により、OSA内には多くの部品が格納され、それに接続される電気配線数(配線パターン)も増加している。電気的インターフェースにはフレキシブル基板が接続される。
特開2016-181584号公報
高周波信号の伝送品質を保つには、コプレーナ線路にグランドプレーンを付加したグランデットコプレーナ線路の適用が好ましい。グランドプレーンは、電気的インターフェース及びフレキシブル基板のそれぞれに設けられる。信号線路の片側にグランドプレーンがある場合と、両側にグランドプレーンがある場合とでは、電磁界の分布が変わる。電磁界の分布の変化が大きいと周波数特性に与える影響が大きくなる。
本発明は、高周波特性の劣化を防ぐことを目的とする。
(1)本発明に係る光サブアセンブリは、光信号及び電気信号を少なくとも一方から他方に変換するための光電素子と、前記光電素子を収納する筐体と、前記筐体の外側からの光学的な接続のための光学的インターフェースと、前記筐体の外側からの電気的な接続のための電気的インターフェースと、前記筐体の外側で前記電気的インターフェースに接続されるプリント基板と、を有し、前記電気的インターフェースは、前記筐体の外側及び内側に延びる第1配線パターンと、前記第1配線パターンの下にあって前記筐体の外側で前記第1配線パターンの外端部との重複を避ける第1誘電体層と、前記第1配線パターンの上にあって前記筐体の内側で前記第1配線パターンの内端部との重複を避ける第2誘電体層と、前記第2誘電体層の上で前記筐体の外側及び内側に延びる第2配線パターンと、を含み、前記プリント基板は、前記筐体の外側で前記第1配線パターンの下に部分的に重なって電気的に接続する第3配線パターンと、前記第3配線パターンの下にある第3誘電体層と、を含み、前記第1配線パターン、前記第2配線パターン及び前記第3配線パターンのそれぞれは、一対のグランド線の間に少なくとも1つの信号線が通るコプレーナ構造になっており、前記電気的インターフェース及び前記プリント基板のそれぞれは、グランドプレーンを含み、前記プリント基板の前記グランドプレーンは、前記第3配線パターンと対向して、前記第3誘電体層の下にあり、前記電気的インターフェースの前記グランドプレーンは、前記第1配線パターンと対向して、前記プリント基板の前記グランドプレーンとの重複を避けて、少なくとも前記第1誘電体層の下にあることを特徴とする。
本発明によれば、電気的インターフェースのグランドプレーンは、プリント基板のグランドプレーンとの重複を避けている。したがって、下方で閉じ込められた電磁界を、高い閉じ込め性で上方でも閉じ込めることによる高周波特性の劣化を防ぐことができる。
(2)(1)に記載された光サブアセンブリであって、前記電気的インターフェースの前記グランドプレーンは、前記第3配線パターンとの重複も避けていることを特徴としてもよい。
(3)(1)又は(2)に記載された光サブアセンブリであって、前記第1配線パターンは、前記内端部から外方向に延びる第1層と、前記外端部から内方向に延びる第2層と、を含み、前記第1層と前記第2層は重なって接合されていることを特徴としてもよい。
(4)(1)から(3)のいずれか1項に記載された光サブアセンブリであって、前記第1誘電体層は、積層された複数の第1誘電体層からなり、前記電気的インターフェースの前記グランドプレーンは、前記複数の第1誘電体層の少なくとも最上層の下にあることを特徴としてもよい。
(5)(1)から(4)のいずれか1項に記載された光サブアセンブリであって、前記電気的インターフェースの前記グランドプレーンは、前記第2誘電体層の上にもあることを特徴としてもよい。
(6)(5)に記載された光サブアセンブリであって、前記第2誘電体層は、積層された複数の第2誘電体層からなり、前記第2誘電体層の上にある前記グランドプレーンは、前記複数の第2誘電体層の少なくとも最下層の上にあることを特徴としてもよい。
(7)(1)から(6)のいずれか1項に記載された光サブアセンブリであって、前記第3誘電体層の誘電率は、前記第1誘電体層及び前記第2誘電体層のいずれの誘電率とも異なることを特徴としてもよい。
(8)(7)に記載された光サブアセンブリであって、前記第3誘電体層の前記誘電率は、前記第1誘電体層及び前記第2誘電体層のいずれの前記誘電率よりも小さいことを特徴としてもよい。
(9)(1)から(8)のいずれか1項に記載された光サブアセンブリであって、前記第1誘電体層及び前記第2誘電体層は、同じ材料からなることを特徴としてもよい。
(10)(1)から(9)のいずれか1項に記載された光サブアセンブリであって、前記プリント基板は、フレキシブル基板であることを特徴としてもよい。
(11)(1)から(10)のいずれか1項に記載された光サブアセンブリであって、前記第1配線パターン及び前記第2配線パターンは、それぞれ、前記筐体の内側に、上方を向く内側パッドを有し、前記第1配線パターン及び前記第2配線パターンは、それぞれ、前記筐体の外側に、相互に反対を向く外側パッドを有することを特徴としてもよい。
(12)(1)から(11)のいずれか1項に記載された光サブアセンブリであって、前記筐体の外側で前記電気的インターフェースに接続される第2プリント基板をさらに有し、前記第2プリント基板は、前記筐体の外側で前記第2配線パターンの上に部分的に重なって電気的に接続する第4配線パターンと、前記第4配線パターンの上にある第4誘電体層と、を含み、前記第2プリント基板も前記グランドプレーンを含み、前記第2プリント基板の前記グランドプレーンは、前記第4配線パターンと対向して前記第4誘電体層の上にあることを特徴としてもよい。
(13)(1)から(12)のいずれか1項に記載された光サブアセンブリであって、前記光電素子は、前記電気信号が前記第2配線パターンを通らずに前記第1配線パターンを通るように、前記電気的インターフェースに電気的に接続されることを特徴としてもよい。
(14)(13)に記載された光サブアセンブリであって、前記電気信号が通るように前記第1配線パターンにボンディングされた第1ワイヤと、前記電気信号が通らないように前記第2配線パターンにボンディングされた第2ワイヤと、をさらに有することを特徴としてもよい。
(15)本発明に係る光モジュールは、(1)から(14)のいずれか1項に記載された光サブアセンブリであって、入力された前記光信号から変換された前記電気信号を出力する光受信サブアセンブリと、(1)から(14)のいずれか1項に記載された光サブアセンブリであって、入力された前記電気信号から変換された前記光信号を出力する光送信サブアセンブリと、を有することを特徴とする。
実施形態に係る光モジュールの外観図である。 実施形態に係る光モジュールが装着された光伝送装置の構成を示す模式図である。 光サブアセンブリの内部構造を示す模式図である。 第1配線パターンの平面図である。 電気的インターフェースの底面図である。 電気的インターフェースの平面図である。 実施形態と比較例の周波数特性を示す図である。 実施形態の変形例に係る光サブアセンブリの電気的インターフェースを示す断面図である。
以下に、図面に基づき、本発明の実施形態を具体的かつ詳細に説明する。全図において同一の符号を付した部材は同一又は同等の機能を有するものであり、その繰り返しの説明を省略する。なお、図形の大きさは倍率に必ずしも一致するものではない。
図1は、実施形態に係る光モジュールの外観図である。光モジュール100は、ビットレートが100 Gbit/s級の、送信機能及び受信機能を有する光受信機(光トランシーバ)であり、QSFP28(Quad Small Form-factor Pluggable 28)のMSA(Multi-Source Agreement)規格に基づいている。光モジュール100は、ケース102を含み、プルタブ104及びスライダ106を備えている。
図2は、実施形態に係る光モジュール100が装着された光伝送装置の構成を示す模式図である。光伝送装置に、複数の光モジュール100が、電気コネクタ108によりそれぞれ装着されている。光伝送装置は、例えば、大容量のルータやスイッチである。光伝送装置は、例えば交換機の機能を有しており、基地局などに配置される。
光伝送装置は、光モジュール100より受信用のデータ(受信用の電気信号)を取得し、ドライバIC(集積回路)110などを用いて、どこへ何のデータを送信するかを判断し、送信用のデータ(送信用の電気信号)を生成し、該当する光モジュール100へそのデータを伝達する。
光モジュール100は、光信号及び電気信号を少なくとも一方から他方に変換するための複数の光サブアセンブリ10を備えている。複数の光サブアセンブリ10は、光送信機能を有する光送信サブアセンブリ(TOSA:Transmitter Optical Subassembly)、光受信機能を有する光受信サブアセンブリ(ROSA:Receiver Optical Subassembly)及び光送受信機能を有する双方向サブアセンブリ(BOSA:Bi-directional Optical Subassembly)のいずれかを含む。光信号の入出力のために、光サブアセンブリ10には光ファイバ112が接続されている。
光受信サブアセンブリ10Aから電気信号が回路基板114へ伝送される。回路基板114から電気信号が光送信サブアセンブリ10Bへ伝送される。回路基板114は、柔軟性の無いリジッド基板である。回路基板114と光サブアセンブリ10とは、後述する第1プリント基板60及び第2プリント基板68を介して接続される。
図3は、光サブアセンブリ10の内部構造を示す模式図である。光サブアセンブリ10は、例えば金属からなる筐体12に収納された光電素子14を有する。複数の光電素子14が、サブマウント16に搭載されて一体的に支持されている。サブマウント16は、複数の光電素子14にそれぞれ対応する複数のパッド(図示せず)を備え、例えば金属からなるベース18に固定されている。
図3に示す例では、光電素子14が発光素子であり、光サブアセンブリ10は、入力された電気信号から変換された光信号を出力する光送信サブアセンブリである。あるいは、光電素子14が受光素子(例えばフォトダイオード)であれば、光サブアセンブリ10は、入力された光信号から変換された電気信号を出力する光受信サブアセンブリである。
複数の光電素子14(発光素子)から出力される複数の光ビームは、それぞれ、コリメートレンズ20で平行光にされ、光合波器22で合波され、レンズ24で集光されて外部へと出力される。光サブアセンブリ10は、光学的インターフェース26を含み、筐体12の外側への光学的な接続が図られる。なお、光合波器22は支持台28に設けられ、コリメートレンズ20はベース18に設けられている。
光サブアセンブリ10は、筐体12の外側からの電気的な接続のための電気的インターフェース30を有する。電気的インターフェース30は、第1誘電体層32を含む。第1誘電体層32は、積層された複数の第1誘電体層32aからなる。電気的インターフェース30は、第2誘電体層34を含む。第2誘電体層34は、第1誘電体層32と同じ材料(例えばセラミック)からなる。第1誘電体層32及び第2誘電体層34のそれぞれは、筐体12の外側にある部分と、筐体12と重なる部分と、筐体12の内側にある部分と、を有する。
第1誘電体層32及び第2誘電体層34は、筐体12の内外方向にずれて重なっている。詳しくは、第1誘電体層32は、筐体12の内側で第2誘電体層34から内方に突出している。これにより、第1誘電体層32の上面及び第2誘電体層34の上面によって、二段構造が形成される。第2誘電体層34は、筐体12の外側で第1誘電体層32から外方に突出している。これにより、第2誘電体層34は、筐体12の外側で、下面が第1誘電体層32から露出する。
第1誘電体層32及び第2誘電体層34の間を第1配線パターン36が通る。電気的インターフェース30は、第1配線パターン36を含む。第1配線パターン36は、筐体12の外側及び内側に延びる。第1配線パターン36は、内端部から外方向に延びる第1層38を含む。第1配線パターン36は、外端部から内方向に延びる第2層40を含む。第1層38と第2層40は重なって接合されている。
図4は、第1配線パターン36の平面図である。第1配線パターン36は、筐体12の内側に、上方を向く第1内側パッド42を有する。第1内側パッド42は、第1誘電体層32の上で第2誘電体層34から露出する。第2誘電体層34は、第1配線パターン36の上にあって筐体12の内側で第1配線パターン36の内端部(第1内側パッド42)との重複を避ける。第1配線パターン36は、筐体12の外側に、下方を向く第1外側パッド44を有する。第1外側パッド44は、第2誘電体層34の下で第1誘電体層32から露出する。第1誘電体層32は、第1配線パターン36の下にあって筐体12の外側で第1配線パターン36の外端部(第1外側パッド44)との重複を避ける。第1配線パターン36は、一対のグランド線36aの間に少なくとも1つの信号線36bが通るコプレーナ構造になっている。
図5は、電気的インターフェース30の底面図である。電気的インターフェース30は、第1グランドプレーン46を含む。第1グランドプレーン46は、第1配線パターン36と対向している。グランド線36aは、スルーホール48やキャスタレーションによって、第1グランドプレーン46に接続される。第1グランドプレーン46は、少なくとも第1誘電体層32の下(複数の第1誘電体層32の少なくとも最上層32uの下)にある(図3)。
図6は、電気的インターフェース30の平面図である。電気的インターフェース30は、第2配線パターン50を含む。第2配線パターン50は、第2誘電体層34の上で筐体12の外側及び内側に延びる。第2配線パターン50は、グランド線50aや直流成分の信号線50bなどを含む。第2配線パターン50は、筐体12の内側に、上方を向く第2内側パッド52を有する。第2配線パターン50は、筐体12の外側に、上方を向く第2外側パッド54を有する。第2配線パターン50の第2外側パッド54は、第1配線パターン36の第1外側パッド44とは反対を向く(図3)。
図3に示すように、筐体12の内側では、第1配線パターン36(第1内側パッド42)に第1ワイヤ56がボンディングされている。第1ワイヤ56は、電気信号(高周波信号)が通るように光電素子14に電気的に接続される。その電気的接続は、サブマウント16に形成された図示しない配線パターンを介してなされている。光電素子14は、高周波電気信号が第2配線パターン50を通らずに第1配線パターン36を通るように、電気的インターフェース30に電気的に接続される。
筐体12の内側では、第2配線パターン50(第2内側パッド52)に第2ワイヤ58がボンディングされている。第2ワイヤ58は、直流電流や制御信号が通るように(通信のための電気信号が通らないように)、光電素子14に電気的に接続される。その電気的接続は、サブマウント16に形成された図示しない配線パターンを介してなされている。
図3に示すように、光サブアセンブリ10は、第1プリント基板60を有する。第1プリント基板60は、筐体12の外側で電気的インターフェース30に接続される。第1プリント基板60は、フレキシブル基板である。第1プリント基板60は、第3配線パターン62を含む。第3配線パターン62(例えばパッド部)は、筐体12の外側で第1配線パターン36(第1外側パッド44)の下に部分的に重なって電気的に接続する。接続には図示しないハンダを使用する。第3配線パターン62は、一対のグランド線の間に少なくとも1つの信号線が通るコプレーナ構造になっている。
第1プリント基板60は、第3配線パターン62の下にある第3誘電体層64を含む。第3誘電体層64は例えば樹脂からなる。第3誘電体層64の誘電率は、第1誘電体層32及び第2誘電体層34のいずれの誘電率とも異なる。第3誘電体層64(例えば樹脂)の誘電率は、第1誘電体層32及び第2誘電体層34(例えばセラミック)のいずれの誘電率よりも小さい。第1プリント基板60は、第2グランドプレーン66を含む。第2グランドプレーン66は、第3配線パターン62と対向して、第3誘電体層64の下にある。第3配線パターン62のグランド線は、スルーホールやキャスタレーションによって、第2グランドプレーン66に接続される。
図3に示すように、光サブアセンブリ10は、第2プリント基板68を有する。第2プリント基板68は、筐体12の外側で電気的インターフェース30に接続される。第2プリント基板68は、フレキシブル基板である。第2プリント基板68は、第4配線パターン70を含む。第4配線パターン70は、筐体12の外側で第2配線パターン50の上に部分的に重なって電気的に接続する。接続には図示しないハンダを使用する。第2プリント基板68は、第4配線パターン70の上にある第4誘電体層72を含む。第2プリント基板68は第3グランドプレーン74を含む。第4配線パターン70のグランド線は、スルーホールやキャスタレーションによって、第3グランドプレーン74に接続される。
本実施形態によれば、電気的インターフェース30の第1グランドプレーン46は、第1プリント基板60の第2グランドプレーン66との重複を避けている。なお、第1グランドプレーン46は、第3配線パターン62との重複も避けている。したがって、下方で閉じ込められた電磁界を、高い閉じ込め性で上方でも閉じ込めることによる高周波特性の劣化を防ぐことができる。
詳しくは、第1プリント基板60は、電気信号(高周波信号)を伝送するための第3配線パターン62の下方に第2グランドプレーン66を有するグランデットコプレーナ線路を備えている。第1プリント基板60と電気的インターフェース30との接続部では、電気信号(高周波信号)を伝送するための第1配線パターン36の下方に第2グランドプレーン66があるグランデットコプレーナ線路が構成されている。第1配線パターン36は、第1グランドプレーン46及び第2グランドプレーン66のいずれとも重複しない部分では、コプレーナ線路を構成している。電気的インターフェース30は、第1配線パターン36のコプレーナ線路及び第1誘電体層32の下にある第1グランドプレーン46によって、グランデットコプレーナ線路を備えている。これは、第1誘電体層32の上に第2誘電体層34が重複するかどうかにかかわらない。
したがって、相互に接続された第1配線パターン36及び第3配線パターン62が有するコプレーナ構造に対して、第1グランドプレーン46及び第2グランドプレーン66は、下方に設けられ、上方には設けられない。そのため、第1グランドプレーン46及び第2グランドプレーン66は、同じ方向のみ(ここでは下側)にあって、電磁界の閉じ込めの向きが大きく変わらないため、良好な伝送特性が得られる。
図7は、実施形態と比較例の周波数特性を示す図である。横軸は周波数で縦軸は透過特性(S21)を示している。縦軸は、第1プリント基板60に、電気的インターフェース30との接続部とは反対側から電気信号入力したときの、第1配線パターン36の内端部までの透過特性を示している。なお、比較例では、第1配線パターン36の上方にも、第2グランドプレーン66及び第3配線パターン62と重なるように、図示しないグランドプレーンを設けた。本グラフより明らかなように、本実施形態は広帯域特性を持っていることが分かる。
図8は、実施形態の変形例に係る光サブアセンブリの電気的インターフェース130を示す断面図である。この例では、第1配線パターン36の上方にも第1グランドプレーン146がある。第1グランドプレーン146は第2誘電体層134の上にある。第2誘電体層134は、積層された複数の第2誘電体層134aからなる。第1グランドプレーン146は、複数の第2誘電体層134aの少なくとも最下層134uの上にある。
第1配線パターン36の下にある第1誘電体層32及び第1配線パターン36の上にある第2誘電体層134は、同じ材料(例えばセラミック)からなり誘電率が同等である。したがって、一対の第1グランドプレーン46,146が第1配線パターン36を上下で挟んでいるが、電磁界の閉じ込め性が上下同等であるため、高周波特性に与える影響は大きくない。
本発明は、上述した実施形態に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。例えば、上述した実施形態では一対のグランド線の間に1つの信号線が通るコプレーナ構造にて説明したが、差動の一対の信号線が通る構造であっても構わない。
10 光サブアセンブリ、10A 光受信サブアセンブリ、10B 光送信サブアセンブリ、12 筐体、14 光電素子、16 サブマウント、18 ベース、20 コリメートレンズ、22 光合波器、24 レンズ、26 光学的インターフェース、28 支持台、30 電気的インターフェース、32 第1誘電体層、32a 第1誘電体層、32u 最上層、34 第2誘電体層、36 第1配線パターン、36a グランド線、36b 信号線、38 第1層、40 第2層、42 第1内側パッド、44 第1外側パッド、46 第1グランドプレーン、48 スルーホール、50 第2配線パターン、50a グランド線、50b 信号線、52 第2内側パッド、54 第2外側パッド、56 第1ワイヤ、58 第2ワイヤ、60 第1プリント基板、62 第3配線パターン、64 第3誘電体層、66 第2グランドプレーン、68 第2プリント基板、70 第4配線パターン、72 第4誘電体層、74 第3グランドプレーン、100 光モジュール、102 ケース、104 プルタブ、106 スライダ、108 電気コネクタ、110 ICドライバ、112 光ファイバ、114 回路基板、130 電気的インターフェース、134 第2誘電体層、134a 第2誘電体層、134u 最下層、146 第1グランドプレーン。

Claims (15)

  1. 光信号及び電気信号を少なくとも一方から他方に変換するための光電素子と、
    前記光電素子を収納する筐体と、
    前記筐体の外側からの光学的な接続のための光学的インターフェースと、
    前記筐体の外側からの電気的な接続のための電気的インターフェースと、
    前記筐体の外側で前記電気的インターフェースに接続されるプリント基板と、
    を有し、
    前記電気的インターフェースは、前記筐体の外側及び内側に延びる第1配線パターンと、前記第1配線パターンの下にあって前記筐体の外側で前記第1配線パターンの外端部との重複を避ける第1誘電体層と、前記第1配線パターンの上にあって前記筐体の内側で前記第1配線パターンの内端部との重複を避ける第2誘電体層と、前記第2誘電体層の上で前記筐体の外側及び内側に延びる第2配線パターンと、を含み、
    前記プリント基板は、前記筐体の外側で前記第1配線パターンの下に部分的に重なって電気的に接続する第3配線パターンと、前記第3配線パターンの下にある第3誘電体層と、を含み、
    前記第1配線パターン、前記第2配線パターン及び前記第3配線パターンのそれぞれは、一対のグランド線の間に少なくとも1つの信号線が通るコプレーナ構造になっており、
    前記電気的インターフェース及び前記プリント基板のそれぞれは、グランドプレーンを含み、
    前記プリント基板の前記グランドプレーンは、前記第3配線パターンと対向して、前記第3誘電体層の下にあり、
    前記電気的インターフェースの前記グランドプレーンは、前記第1配線パターンと対向して、前記プリント基板の前記グランドプレーンとの重複を避けて、少なくとも前記第1誘電体層の下にあることを特徴とする光サブアセンブリ。
  2. 請求項1に記載された光サブアセンブリであって、
    前記電気的インターフェースの前記グランドプレーンは、前記第3配線パターンとの重複も避けていることを特徴とする光サブアセンブリ。
  3. 請求項1又は2に記載された光サブアセンブリであって、
    前記第1配線パターンは、前記内端部から外方向に延びる第1層と、前記外端部から内方向に延びる第2層と、を含み、
    前記第1層と前記第2層は重なって接合されていることを特徴とする光サブアセンブリ。
  4. 請求項1から3のいずれか1項に記載された光サブアセンブリであって、
    前記第1誘電体層は、積層された複数の第1誘電体層からなり、
    前記電気的インターフェースの前記グランドプレーンは、前記複数の第1誘電体層の少なくとも最上層の下にあることを特徴とする光サブアセンブリ。
  5. 請求項1から4のいずれか1項に記載された光サブアセンブリであって、
    前記電気的インターフェースの前記グランドプレーンは、前記第2誘電体層の上にもあることを特徴とする光サブアセンブリ。
  6. 請求項5に記載された光サブアセンブリであって、
    前記第2誘電体層は、積層された複数の第2誘電体層からなり、
    前記第2誘電体層の上にある前記グランドプレーンは、前記複数の第2誘電体層の少なくとも最下層の上にあることを特徴とする光サブアセンブリ。
  7. 請求項1から6のいずれか1項に記載された光サブアセンブリであって、
    前記第3誘電体層の誘電率は、前記第1誘電体層及び前記第2誘電体層のいずれの誘電率とも異なることを特徴とする光サブアセンブリ。
  8. 請求項7に記載された光サブアセンブリであって、
    前記第3誘電体層の前記誘電率は、前記第1誘電体層及び前記第2誘電体層のいずれの前記誘電率よりも小さいことを特徴とする光サブアセンブリ。
  9. 請求項1から8のいずれか1項に記載された光サブアセンブリであって、
    前記第1誘電体層及び前記第2誘電体層は、同じ材料からなることを特徴とする光サブアセンブリ。
  10. 請求項1から9のいずれか1項に記載された光サブアセンブリであって、
    前記プリント基板は、フレキシブル基板であることを特徴とする光サブアセンブリ。
  11. 請求項1から10のいずれか1項に記載された光サブアセンブリであって、
    前記第1配線パターン及び前記第2配線パターンは、それぞれ、前記筐体の内側に、上方を向く内側パッドを有し、
    前記第1配線パターン及び前記第2配線パターンは、それぞれ、前記筐体の外側に、相互に反対を向く外側パッドを有することを特徴とする光サブアセンブリ。
  12. 請求項1から11のいずれか1項に記載された光サブアセンブリであって、
    前記筐体の外側で前記電気的インターフェースに接続される第2プリント基板をさらに有し、
    前記第2プリント基板は、前記筐体の外側で前記第2配線パターンの上に部分的に重なって電気的に接続する第4配線パターンと、前記第4配線パターンの上にある第4誘電体層と、を含み、
    前記第2プリント基板も前記グランドプレーンを含み、
    前記第2プリント基板の前記グランドプレーンは、前記第4配線パターンと対向して前記第4誘電体層の上にあることを特徴とする光サブアセンブリ。
  13. 請求項1から12のいずれか1項に記載された光サブアセンブリであって、
    前記光電素子は、前記電気信号が前記第2配線パターンを通らずに前記第1配線パターンを通るように、前記電気的インターフェースに電気的に接続されることを特徴とする光サブアセンブリ。
  14. 請求項13に記載された光サブアセンブリであって、
    前記電気信号が通るように前記第1配線パターンにボンディングされた第1ワイヤと、
    前記電気信号が通らないように前記第2配線パターンにボンディングされた第2ワイヤと、
    をさらに有することを特徴とする光サブアセンブリ。
  15. 請求項1から14のいずれか1項に記載された光サブアセンブリであって、入力された前記光信号から変換された前記電気信号を出力する光受信サブアセンブリと、
    請求項1から14のいずれか1項に記載された光サブアセンブリであって、入力された前記電気信号から変換された前記光信号を出力する光送信サブアセンブリと、
    を有することを特徴とする光モジュール。

JP2018149965A 2018-08-09 2018-08-09 光サブアセンブリ及び光モジュール Active JP7078488B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018149965A JP7078488B2 (ja) 2018-08-09 2018-08-09 光サブアセンブリ及び光モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018149965A JP7078488B2 (ja) 2018-08-09 2018-08-09 光サブアセンブリ及び光モジュール

Publications (2)

Publication Number Publication Date
JP2020027804A JP2020027804A (ja) 2020-02-20
JP7078488B2 true JP7078488B2 (ja) 2022-05-31

Family

ID=69620306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018149965A Active JP7078488B2 (ja) 2018-08-09 2018-08-09 光サブアセンブリ及び光モジュール

Country Status (1)

Country Link
JP (1) JP7078488B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113156A1 (ja) 2008-03-11 2009-09-17 富士通株式会社 接続装置および光デバイス
JP2011192939A (ja) 2010-03-17 2011-09-29 Opnext Japan Inc 光モジュール
JP2013197479A (ja) 2012-03-22 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> Tosaモジュールパッケージ
US20160154177A1 (en) 2014-11-27 2016-06-02 Electronics And Telecommunications Research Institute Optical module
JP2016181584A (ja) 2015-03-24 2016-10-13 日本オクラロ株式会社 光モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113156A1 (ja) 2008-03-11 2009-09-17 富士通株式会社 接続装置および光デバイス
JP2011192939A (ja) 2010-03-17 2011-09-29 Opnext Japan Inc 光モジュール
JP2013197479A (ja) 2012-03-22 2013-09-30 Nippon Telegr & Teleph Corp <Ntt> Tosaモジュールパッケージ
US20160154177A1 (en) 2014-11-27 2016-06-02 Electronics And Telecommunications Research Institute Optical module
JP2016181584A (ja) 2015-03-24 2016-10-13 日本オクラロ株式会社 光モジュール

Also Published As

Publication number Publication date
JP2020027804A (ja) 2020-02-20

Similar Documents

Publication Publication Date Title
US10514515B2 (en) Techniques for shielding within an optical transceiver housing to mitigate electromagnetic interference between optical subassemblies disposed within the same
KR101054174B1 (ko) 반도체 칩 모듈 및 모듈
JP6982962B2 (ja) 光モジュール
US10337913B2 (en) Optoelectronic module for a contactless free-space optical link, associated multichannel modules, associated interconnection system, method of production and connection to a board
JP4662986B2 (ja) 光−電気インターフェース、フレキシブルオプトエレクトロニクス相互接続、光トランスポンダ
JP7368932B2 (ja) 光モジュール及び光伝送装置
JP7339807B2 (ja) 半導体発光装置
US20210184056A1 (en) Optical module
KR20140045030A (ko) 플렉시블 인쇄회로기판 및 이를 포함하는 광통신 모듈
US10310199B2 (en) Optical module and transmission equipment
US9891396B2 (en) Optical module
JP7294948B2 (ja) 光モジュール
JP5029193B2 (ja) 光送受信サブアセンブリ、及び光送受信モジュール
KR101266616B1 (ko) 광전 배선 모듈
JP7030417B2 (ja) 光サブアセンブリ、光モジュール、及び光伝送装置
JP6223671B2 (ja) 光モジュール
JP7078488B2 (ja) 光サブアセンブリ及び光モジュール
KR101276508B1 (ko) 광전 배선 모듈
JP5117419B2 (ja) 並列伝送モジュール
US11327256B2 (en) Optical receiver module and package for optical receiver module
JP2022037163A (ja) 光サブアセンブリ、光モジュール、及び光伝送装置
JP2019179816A (ja) 光受信モジュール、光モジュール、及び光伝送装置
JP6216902B2 (ja) 光モジュール
JP2021118210A (ja) 光通信モジュール
US20110235965A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210721

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220519

R150 Certificate of patent or registration of utility model

Ref document number: 7078488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150