JP7073734B2 - シュミットトリガインバータ回路 - Google Patents
シュミットトリガインバータ回路 Download PDFInfo
- Publication number
- JP7073734B2 JP7073734B2 JP2018007074A JP2018007074A JP7073734B2 JP 7073734 B2 JP7073734 B2 JP 7073734B2 JP 2018007074 A JP2018007074 A JP 2018007074A JP 2018007074 A JP2018007074 A JP 2018007074A JP 7073734 B2 JP7073734 B2 JP 7073734B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inverter circuit
- trigger inverter
- schmitt trigger
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/012—Modifications of generator to improve response time or to decrease power consumption
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Logic Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
図1に、本発明の第1実施形態に係るシュミットトリガインバータ回路SINVaを示す。図6と同じ要素には同じ符号を付して詳細な説明は省略する。シュミットトリガインバータ回路SINVaは、図6の構成に加えて、デプレッション型のNチャネルMOSFETであるトランジスタDEP1を備えている。トランジスタDEP1は、ドレインが電源端子VCCに接続され、ソースがトランジスタMN3のドレインに接続され、ゲートがソースに接続されている。なお、トランジスタMP1及びMN1~MN3はいずれもエンハンスメント型である。
図4に、本発明の第2実施形態に係るシュミットトリガインバータ回路SINVabを示す。図1と同じ要素には同じ符号を付して詳細な説明は省略する。シュミットトリガインバータ回路SINVabは、図1のシュミットトリガインバータ回路の構成に加えて、エンハンスメント型のPチャネルMOSFETであるトランジスタMP2及びMP3と、デプレッション型のNチャネルMOSFETであるトランジスタDEP2とを備えている。
図5に、本発明の第3実施形態に係るシュミットトリガインバータ回路SINVbを示す。図4と同じ要素には同じ符号を付して詳細な説明は省略する。シュミットトリガインバータ回路SINVbは、CMOSインバータCIと、トランジスタMP2、MP3及びDEP2とを備えているが、図4のシュミットトリガインバータ回路SINVabとは異なり、トランジスタMN2、MN3及びDEP1を備えていない。
また、トランジスタDEP1とトランジスタMN3の接続順序は入れ換えてもよい。トランジスタMN3とトランジスタDEP1との直列回路が、シュミットトリガインバータ回路の電源端子VCCと、CMOSインバータCI内のNチャネルトランジスタMN1のソースとトランジスタMN2のドレインとの接続点との間に接続されていればよい。
トランジスタDEP2とトランジスタMP3の接続順序を入れ換えることもできる。トランジスタMP3とトランジスタDEP2との直列回路が、シュミットトリガインバータ回路の基準電位と、CMOSインバータ内のPチャネルトランジスタMP1のソースとトランジスタMP2のドレインとの接続点との間に接続されていればよい。
さらに、デプレッション型のトランジスタDEP1,DEP2は、ゲートとソースが接続されているデプレッション型のPチャネルMOSFETであってもよい。
IN 入力端子
OUT 出力端子
VCC 電源端子または電源電圧
GND 接地端子またはグランドレベル
CI CMOSインバータ
MP1 Pチャネルトランジスタ
MN1~MN3 Nチャネルトランジスタ
SINVa シュミットトリガインバータ回路
DEP1 デプレッション型トランジスタ
SINVab シュミットトリガインバータ回路
MP2,MP3 Pチャネルトランジスタ
DEP2 デプレッション型トランジスタ
SINVb シュミットトリガインバータ回路
Claims (6)
- シュミットトリガインバータ回路であって、
入力及び出力がそれぞれ前記シュミットトリガインバータ回路の入力及び出力に接続されるCMOSインバータと、
ゲートが前記CMOSインバータの出力に接続される第1トランジスタと、
前記第1トランジスタと直列に接続される第1電流制限素子と
を備え、
前記第1電流制限素子が、ゲートとソースが接続されているデプレッション型のトランジスタである、
シュミットトリガインバータ回路。 - ゲートが前記シュミットトリガインバータ回路の入力に接続され、ドレインが前記CMOSインバータ内のNチャネルトランジスタのソースに接続され、ソースが前記シュミットトリガインバータ回路の基準電位に接続される第2トランジスタをさらに備え、
前記第1トランジスタと前記第1電流制限素子との直列回路が、前記シュミットトリガインバータ回路の電源端子と、前記CMOSインバータ内のNチャネルトランジスタのソースと前記第2トランジスタのドレインとの接続点との間に接続される、請求項1に記載のシュミットトリガインバータ回路。 - ゲートが前記CMOSインバータの出力に接続される第3トランジスタと、
前記第3トランジスタと直列に接続される第2電流制限素子と、
ゲートが前記シュミットトリガインバータ回路の入力に接続され、ソースが前記シュミットトリガインバータ回路の電源端子に接続され、ドレインが前記CMOSインバータ内のPチャネルトランジスタのソースと前記第3トランジスタのソースとに接続される第4トランジスタと
をさらに備え、
前記第3トランジスタと前記第2電流制限素子との直列回路が、前記シュミットトリガインバータ回路の基準電位と、前記CMOSインバータ内のPチャネルトランジスタのソースと前記第4トランジスタのドレインとの接続点との間に接続される、請求項2に記載のシュミットトリガインバータ回路。 - 前記第2電流制限素子が抵抗又は電流源回路である、請求項3に記載のシュミットトリガインバータ回路。
- 前記第2電流制限素子が、ゲートとソースが接続されているデプレッション型のトランジスタである、請求項4に記載にシュミットトリガインバータ回路。
- ゲートが前記シュミットトリガインバータ回路の入力に接続され、ソースが前記シュミットトリガインバータ回路の電源端子に接続され、ドレインが前記CMOSインバータ内のPチャネルトランジスタのソースに接続される第2トランジスタをさらに備え、
前記第1トランジスタと前記第1電流制限素子との直列回路が、前記シュミットトリガインバータ回路の基準電位と、前記CMOSインバータ内のPチャネルトランジスタのソースと前記第2トランジスタのドレインとの接続点との間に接続される、請求項1に記載のシュミットトリガインバータ回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018007074A JP7073734B2 (ja) | 2018-01-19 | 2018-01-19 | シュミットトリガインバータ回路 |
US16/203,240 US10979035B2 (en) | 2018-01-19 | 2018-11-28 | Schmitt trigger inverter circuit |
CN201811466959.9A CN110061723B (zh) | 2018-01-19 | 2018-12-03 | 施密特触发反相器电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018007074A JP7073734B2 (ja) | 2018-01-19 | 2018-01-19 | シュミットトリガインバータ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019125995A JP2019125995A (ja) | 2019-07-25 |
JP7073734B2 true JP7073734B2 (ja) | 2022-05-24 |
Family
ID=67298804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018007074A Active JP7073734B2 (ja) | 2018-01-19 | 2018-01-19 | シュミットトリガインバータ回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10979035B2 (ja) |
JP (1) | JP7073734B2 (ja) |
CN (1) | CN110061723B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022083085A (ja) | 2020-11-24 | 2022-06-03 | 株式会社東芝 | 半導体集積回路 |
CN113114173A (zh) * | 2021-03-31 | 2021-07-13 | 成都锐成芯微科技股份有限公司 | 一种施密特触发器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020075052A1 (en) | 2000-08-11 | 2002-06-20 | Stmircoelectronics S.A. | Threshold amplifier |
US20060082392A1 (en) | 2004-10-15 | 2006-04-20 | Gye-Soo Koo | Comparator with hysteresis and method of comparing using the same |
US20070052465A1 (en) | 2005-09-08 | 2007-03-08 | Ho-Chun Wu | Schmitt trigger with electrostatic discharge (esd) protection |
JP2012078645A (ja) | 2010-10-04 | 2012-04-19 | Lapis Semiconductor Co Ltd | 表示パネル駆動装置 |
JP2012170020A (ja) | 2011-02-16 | 2012-09-06 | Seiko Instruments Inc | 内部電源電圧生成回路 |
JP2012194183A (ja) | 2012-05-25 | 2012-10-11 | Fujitsu Ltd | 半導体装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6182532A (ja) | 1984-07-02 | 1986-04-26 | テキサス インスツルメンツ インコ−ポレイテツド | インバ−タ回路 |
US5654645A (en) * | 1995-07-27 | 1997-08-05 | Cypress Semiconductor Corp. | Buffer with controlled hysteresis |
JPH10163826A (ja) | 1996-12-03 | 1998-06-19 | Fujitsu Ltd | Cmosインバータの駆動方法及びシュミットトリガ回路 |
US6060925A (en) * | 1998-08-06 | 2000-05-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Schmitt-trigger circuit with low power consumption |
JP3730886B2 (ja) * | 2001-07-06 | 2006-01-05 | 日本電気株式会社 | 駆動回路及び液晶表示装置 |
US6448830B1 (en) * | 2001-11-05 | 2002-09-10 | International Business Machines Corporation | Single-stage tri-state Schmitt trigger |
US6624678B1 (en) * | 2002-10-09 | 2003-09-23 | Analog Devices, Inc. | Schmitt trigger device with disable |
JP4117275B2 (ja) * | 2004-08-17 | 2008-07-16 | エルピーダメモリ株式会社 | 半導体集積回路 |
JP4689377B2 (ja) * | 2005-07-08 | 2011-05-25 | ローム株式会社 | 降圧型スイッチングレギュレータおよびその制御回路ならびにそれを用いた電子機器 |
CN106330136B (zh) * | 2015-06-19 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 施密特触发器 |
-
2018
- 2018-01-19 JP JP2018007074A patent/JP7073734B2/ja active Active
- 2018-11-28 US US16/203,240 patent/US10979035B2/en active Active
- 2018-12-03 CN CN201811466959.9A patent/CN110061723B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020075052A1 (en) | 2000-08-11 | 2002-06-20 | Stmircoelectronics S.A. | Threshold amplifier |
US20060082392A1 (en) | 2004-10-15 | 2006-04-20 | Gye-Soo Koo | Comparator with hysteresis and method of comparing using the same |
US20070052465A1 (en) | 2005-09-08 | 2007-03-08 | Ho-Chun Wu | Schmitt trigger with electrostatic discharge (esd) protection |
JP2012078645A (ja) | 2010-10-04 | 2012-04-19 | Lapis Semiconductor Co Ltd | 表示パネル駆動装置 |
JP2012170020A (ja) | 2011-02-16 | 2012-09-06 | Seiko Instruments Inc | 内部電源電圧生成回路 |
JP2012194183A (ja) | 2012-05-25 | 2012-10-11 | Fujitsu Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN110061723A (zh) | 2019-07-26 |
JP2019125995A (ja) | 2019-07-25 |
US20190229714A1 (en) | 2019-07-25 |
CN110061723B (zh) | 2023-08-25 |
US10979035B2 (en) | 2021-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10186946B2 (en) | Switching element driving device | |
US9379699B2 (en) | Switch driver with a low-cost cross-conduction-preventing circuit | |
US10063226B2 (en) | Level shift circuit | |
WO2020084808A1 (ja) | スイッチング素子の駆動回路及びスイッチング回路 | |
US20150365087A1 (en) | Duty cycle-controlled load switch | |
KR102627710B1 (ko) | 충방전 제어 장치, 및 배터리 장치 | |
US11784636B2 (en) | Comparator circuit and semiconductor device | |
JP7073734B2 (ja) | シュミットトリガインバータ回路 | |
US20170264210A1 (en) | Chattering-less rectification circuit | |
US7724062B2 (en) | Output buffer circuit | |
JP2014110569A (ja) | 比較器 | |
JP2007201595A (ja) | ドライブ装置 | |
US20220094353A1 (en) | Semiconductor device | |
US7692479B2 (en) | Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise | |
JP5421075B2 (ja) | 入力回路 | |
JP6971941B2 (ja) | 半導体装置 | |
JP2007019861A (ja) | アナログスイッチ回路および定電流生成回路 | |
US20020101223A1 (en) | Power-on reset circuit | |
EP1050106B1 (en) | Reverse current throttling of a mos transistor | |
US8593179B2 (en) | Delay circuit and inverter for semiconductor integrated device | |
JP2021082879A (ja) | 論理回路および回路チップ | |
JP2007295209A (ja) | アナログスイッチ回路 | |
US20210203320A1 (en) | Input circuit | |
JP7361675B2 (ja) | 半導体装置 | |
JP2019121969A (ja) | レベルシフト装置、及びic装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211029 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220425 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7073734 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |