JP7069153B2 - 複数のオプトエレクトロニクスチップの共同製造方法 - Google Patents

Description

本発明の分野は、機能化された支持基板にダイを転写する技術を用いて、ウエハスケールで、複数のオプトエレクトロニクスチップを製造するプロセスに関する。

電磁放射線を放出又は検出することが可能なダイオードを備えたオプトエレクトロニクスチップは、半導体化合物をベースにしたパッド（ダイとも称す）を支持基板に転写する技術を用いて、ウエハスケールで製造される。

図１Ａは、上面視して、ＳＯＩ支持基板１上に形成されたオプトエレクトロニクスチップＰの例を示す図である。破線は、支持基板１のダイシングによってオプトエレクトロニクスチップＰを分離させるダイシングラインＬ１を表している。したがって、ダイシングラインＬは、支持基板１のオプトエレクトロニクスチップＰが形成される基本領域の境界を示している。ここで、各基本領域ｚは、フォトニック回路を形成するために互いに光学的に結合された、能動のフォトニック部品（ダイオード、モジュレータなど）及び受動のフォトニック部品（導波管、マルチプレクサなど）をそれぞれ備えている。

図１Ｂは、図１Ａに示される４つの隣接するオプトエレクトロニクスチップＰ１，Ｐ２，Ｐ３，Ｐ４の詳細を示している。ここで、各オプトエレクトロニクスチップＰ１，Ｐ２，Ｐ３，Ｐ４は、送信機であって、例えばＩｎＰ等の半導体化合物をベースにした複数のレーザダイオード２の列を備え、主にＩｎＰからなる半導体層の積層体の形態を取っており、かつ、各レーザダイオードは、支持基板１内に集積化されたいわゆる導波管（レーザダイオード２から開始される矢印によって表される）に光学的に結合されており、かつ、レーザダイオード２によって放出された光学モードは、モジュレータ４を伝搬し、その後、マルチプレクサ５を伝搬する。もちろん、集積化されたフォトニック回路は、この図に示されるものと異なっていても良く、特に、例えば光ファイバの連結器等の他のフォトニック部品を備えても良い。また、オプトエレクトロニクスチップは、フォトダイオードがベースの受信機、又は、レーザダイオード及びフォトダイオードの両方を備えた送受信機であってもよい。

ウエハスケールでオプトエレクトロニクスチップを製造するプロセスは、複数のパッドを様々な基本領域の支持基板に転写するステップを備える。各パッドは、例えばIII-V族のダイ等の半導体化合物をベースにした半導体セグメント（以下、III-V族のダイと称す）を備える。そのため、半導体セグメントは、複数の半導体層の積層体によって形成される。転写は、III-V族のダイが、それぞれの基本領域に配置されるように実行され、かつ、各III-V族のダイが、対応する領域の少なくとも一つの結合導波管のいわゆる結合部を覆うように、実行される。III-V族のダイは、直接のボンディングによって支持基板に接合されている。その後、III-V族のダイを構築するステップでは、レーザダイオード、フォトダイオード、さらには電界吸収型モジュレータのような複数のオプトエレクトロニクス部品が、その後の光学的な結合のため、それぞれ導波管の結合部に対向配置されるように、リソグラフィ及びエッチングが実行される。その後、オプトエレクトロニクスチップは、支持基板をダイシングすることによって分離される。

特許文献１は、機能化されたシリコンベースの基板に半導体のダイをフリップチップを介して転写することによる、集積化されたフォトニック回路の製造について開示している。

国際公開第２０１６／０１１００２号 欧州特許第２８１１５９３号明細書

しかしながら、製造プロセスを複雑化させずに、オプトエレクトロニクスチップの製造コストを低減させる必要がある。

本発明の目的は、従来技術の欠点を少なくとも部分的に改善することであり、より詳細には、製造コストを低減することを可能にする、ウエハスケールでオプトエレクトロニクスチップを製造するプロセスを提供することである。

この目的のために、本発明の主題は、ウエハスケールで複数のオプトエレクトロニクスチップを製造するためのプロセスであって、
－各々が一つのオプトエレクトロニクスチップを含むための複数のいわゆる基本領域を備えた支持基板を供給するステップ、ここで、各前記基本領域は、第１オプトエレクトロニクス部品に光学的に結合されるための、前記支持基板内に集積化された少なくとも一つのいわゆる結合導波管を備え、
－複数のパッドが前記結合導波管を部分的に覆うように、前記複数のパッドを前記基本領域に転写するステップ、及び、
－各前記第１オプトエレクトロニクス部品が対応する基本領域の少なくとも一つの結合導波管に対向するように、前記パッドから前記第１オプトエレクトロニクス部品を製造するステップ、を備える。

本発明によれば、次の前記転写するステップでは、各前記パッドが少なくとも２つの隣接する基本領域のセットにわたって広がることにより、前記隣接する基本領域の各々における少なくとも一つの結合導波管を部分的に覆う。

以下は、このプロセスの、ある好適且つ非限定的な形態である。

そのため、前記第１オプトエレクトロニクス部品を製造するステップでは、所与のパッドから製造される前記第１オプトエレクトロニクス部品の各々が、所与の前記セットの前記隣接する基本領域の前記結合導波管の一つに対向配置されても良い。

所与の前記セットに属する、第１基本領域の少なくとも一つの第１オプトエレクトロニクス部品、及び、前記第１基本領域に隣接する第２基本領域の少なくとも一つの第２オプトエレクトロニクス部品は、同じ前記パッドから製造され、それぞれ、隣接する前記第１及び前記第２基本領域に共通の境界を形成する分離ラインから同じ距離だけ離間していても良い。その距離は、６００ｕｍ未満であっても良い。

前記第１オプトエレクトロニクス部品及び前記第２オプトエレクトロニクス部品は、１．２ｕｍ未満の距離だけ互いに離間していても良い。

第１オプトエレクトロニクス部品は、セットの第１基本領域の第１結合導波管の結合部に対向配置され、第２オプトエレクトロニクス部品は、所与の前記セットに属し、前記第１基本領域に隣接する第２基本領域の第２結合導波管の結合部に対向配置され、前記第１及び前記第２結合導波管は、それぞれの前記結合部から平行に延在していても良い。

前記第１及び前記第２結合導波管は、それぞれの前記結合部から互いに逆方向に延在していても良い。

前記第１及び前記第２結合導波管は、それぞれの前記結合部から互いに平行な方向に延在していても良い。

前記第１結合導波管及び前記第２結合導波管は、それぞれの前記結合部から、互いが分離ラインを中心として軸対称となるように延在していても良い。

各パッドは、４組の隣接する基本領域にわたって広がっていてもよい。

各パッドは、半導体化合物をベースにした半導体セグメントと、エピタキシーによって前記半導体セグメントが製造される成長基板と、を備えていても良い。

前記プロセスは、前記半導体化合物をベースとした合金から作られた前記成長基板を除去するステップを備えていても良い。

各パッドは、III-V族の半導体化合物をベースにした半導体セグメントを備えていても良い。

前記第１オプトエレクトロニクス部品は、レーザ光源、フォトダイオード、又は、電気光学モジュレータであっても良い。

前記セットの各基本領域は、複数の結合導波管の列を備え、複数の第１オプトエレクトロニクス部品の列は、所与の列の前記第１オプトエレクトロニクス部品がそれぞれ対応する結合導波管に対向するように、前記セットの各前記基本領域に製造されても良い。

前記プロセスは、複数のレーザダイオードが製造される複数の第１パッドを転写するステップと、複数のフォトダイオード又は複数の電気光学モジュレータが製造される複数の第２パッドを転写するステップと、を備えていても良い。

前記プロセスは、複数の分離したオプトエレクトロニクスチップを取得するために、基本領域間を通るダイシングラインに沿って支持基板をダイシングする後続のステップを備える。

本発明の他の態様、目的、利点及び特徴は、添付の図面を参照しながら非限定的な例として与えられる、その好適な実施形態の以下の詳細な説明、を読むことによってより明らかになるであろう。

図１Ａは、先行技術を参照して既に説明されたものであって、上面視して、支持基板上に形成されたオプトエレクトロニクスチップの一例を概略的に示す図である。 図１Ｂは、既に説明されたものであって、図１Ａに示す４つの隣接するオプトエレクトロニクスチップの詳細な図である。 図２Ａは、ウエハスケールでオプトエレクトロニクスチップを製造するための従来のプロセスの様々なステップを、図１ＢのＡ－Ａのラインに沿った断面において部分的かつ概略的に示す図である。 図２Ｂは、ウエハスケールでオプトエレクトロニクスチップを製造するための従来のプロセスの様々なステップを、図１ＢのＡ－Ａのラインに沿った断面において部分的かつ概略的に示す図である。 図２Ｃは、ウエハスケールでオプトエレクトロニクスチップを製造するための従来のプロセスの様々なステップを、図１ＢのＡ－Ａのラインに沿った断面において部分的かつ概略的に示す図である。 図２Ｄは、ウエハスケールでオプトエレクトロニクスチップを製造するための従来のプロセスの様々なステップを、図１ＢのＡ－Ａのラインに沿った断面において部分的かつ概略的に示す図である。 図３は、上面視して、結合導波管に結合された４つのレーザダイオードの列が製造される一つの基本領域において、上述の従来のプロセスの様々なステップを経過したダイ領域を、部分的かつ概略的に示す図である。 図４Ａは、本発明の一実施の形態にかかる、ウエハスケールでオプトエレクトロニクスチップを製造するためのプロセスの様々なステップを、図５ＡのＢ－Ｂのラインに沿った断面において部分的かつ概略的に示す図である。 図４Ｂは、本発明の一実施の形態にかかる、ウエハスケールでオプトエレクトロニクスチップを製造するためのプロセスの様々なステップを、図５ＡのＢ－Ｂのラインに沿った断面において部分的かつ概略的に示す図である。 図４Ｃは、本発明の一実施の形態にかかる、ウエハスケールでオプトエレクトロニクスチップを製造するためのプロセスの様々なステップを、図５ＡのＢ－Ｂのラインに沿った断面において部分的かつ概略的に示す図である。 図４Ｄは、本発明の一実施の形態にかかる、ウエハスケールでオプトエレクトロニクスチップを製造するためのプロセスの様々なステップを、図５ＡのＢ－Ｂのラインに沿った断面において部分的かつ概略的に示す図である。 図５Ａは、上面視して、図４Ａ～図４Ｄに記載されたプロセスを用いて支持基板上に形成された４つのオプトエレクトロニクスチップの例を、部分的かつ概略的に示す図である。 図５Ｂは、上面視して、同じダイから４つの隣接する基本領域のセットに複数のレーザダイオードの列が形成されるような、図４Ａ～図４Ｄに記載されたプロセスの様々なステップを経過したダイの表面を部分的かつ概略的に示す図である。 図６Ａは、上面視して、支持基板上に製造されたオプトエレクトロニクスチップの様々な変形例を部分的かつ概略的に示す図である。ここで、この変形例では、隣接する基本領域のセットのレーザダイオードの列が同じIII-V族のダイから得られる。 図６Ｂは、上面視して、支持基板上に製造されたオプトエレクトロニクスチップの様々な変形例を部分的かつ概略的に示す図である。ここで、この変形例では、隣接する基本領域のセットのレーザダイオードの列が同じIII-V族のダイから得られる。 図６Ｃは、上面視して、支持基板上に製造されたオプトエレクトロニクスチップの様々な変形例を部分的かつ概略的に示す図である。ここで、この変形例では、隣接する基本領域のセットのレーザダイオードの列が同じIII-V族のダイから得られる。

図面および以下の説明では、同一または類似の要素を指すのに同じ参照番号が使用されている。さらに、様々な要素は、図面を明確にするために一定の縮尺では示されていない。さらに、様々な実施形態および変形形態は互いに排他的ではなく、互いに組み合わせることができる。他に指示がない限り、用語「実質的に」、「約」および「程度」は、１０％以内を意味する。

本発明は、機能化された支持基板にダイとも呼ばれるパッドを転写するための技術を用いて、ウエハスケールでオプトエレクトロニクスチップを製造する。

オプトエレクトロニクスチップは、電磁放射を放出、検出、又は、変調することが可能な少なくとも１つの第１オプトエレクトロニクス部品を備えたデバイスを意味しており、その部品は、所与の半導体化合物をベースにしたものであり、支持基板上に設けられている。ここで、第１オプトエレクトロニクス部品は、主に半導体化合物を備えているという意味で、所与の半導体化合物をベースにしている、と称される。それは、半導体化合物からなる又は半導体化合物を含む様々な合金から形成された薄層の積層体を備えていてもよい。さらに、各チップは、受動及び／又は能動のフォトニック部品を備える。各第１オプトエレクトロニクス部品は、いわゆる結合導波管に光学的に結合されている。ここで、結合導波管は、支持基板内に集積化され、かつ、少なくとも一つのフォトニック回路の一部を形成している。オプトエレクトロニクスチップは、支持基板のいわゆる基本領域内に製造されている。ここで、基本領域は、基板の分離された領域を形成している。オプトエレクトロニクスチップのフォトニック回路は、各オプトエレクトロニクスチップと同一又は類似する基本パターンから製造されてもよい。そのため、基本パターンは、フォトリソグラフィ工程で用いられるマスクにおいて定義されても良い。

各パッド（又はダイ）は、成長基板からのエピタキシャル成長によって製造された半導体セグメントを備える。半導体セグメントは、前述の半導体化合物をベースにしており、一つ以上の第１オプトエレクトロニクス部品を製造することを目的としている。パッドは、支持基板の面に平行な面において、数平方ミリメートル程度の領域と、数十ミクロンから数百ミクロン程度の厚みと、を有することができる。半導体化合物は、好ましくは、III-V族の化合物、即ち、周期律表のIII族からの少なくとも一つの元素、及び、V族からの少なくとも一つの元素を含む合金である。半導体化合物は、例えば、ＩｎＰ又はＧａＡｓである。以降、ダイはIII-V族ダイと称す。

半導体セグメントは、ｐ－ｎ接合またはｐ－ｉ－ｎ接合を形成するように互いに配置されたｎドープの第１層及びｐドープの第２層の積層体、及び、場合によっては障壁層の間、できればそれらの層の間に配置された、量子井戸を形成する少なくとも一つの中間層、を含むヘテロ構造であってもよい。一つ以上の量子井戸及び障壁層は、本来備わっており、即ち、意図せずにドープされており、半導体化合物をベースにしている。例として、ヘテロ構造は、とりわけ、ＩｎＧａＡｓＰ／ＩｎＰ、ＩｎＡｌＧａＡｓ／ＩｎＰ又はＡｌＩｎＧａＡｓ／ＧａＡｓヘテロ構造であってもよい。したがって、半導体化合物がＩｎＰである場合、ドープ層はＩｎＰからなり、量子井戸はＩｎＡｓＰからなり、障壁層はＩｎＧａＡｓＰからなることができる。

支持基板は、その基板内に集積化された（即ち、支持基板の前面又はその下に生成される）少なくとも一つの受動伝送光学部品、即ち、結合導波管を備えるという意味では、機能化されていると言うことができる。それは、また、いわゆるフォトニック集積回路を形成するために、互いに光学的に結合された、他の受動伝送光学部品（マルチプレクサ又はデマルチプレクサ、光ファイバへの連結器等）、及び／又は、能動伝送光学部品（モジュレータ等）を備えてもよい。支持基板は、シリコンの薄い表面層と、バルクシリコン層と、それらの間に挿入されたいわゆる埋め込み酸化物（ＢＯＸ）、即ち、酸化シリコン層と、を備えたＳＯＩ基板とすることができる。薄い表面層は、ダイが支持基板の前面に接合されることを可能にする層、例えば、例えば直接接合の場合には酸化物層によって覆われてもよい。

一般的に、オプトエレクトロニクスチップは、結合導波管に結合されたレーザダイオードの列、及び、例えば、モジュレータ、少なくとも一つのマルチプレクサ、及び、光ファイバへの連結器を有する送信機Ｔｘであり得る。それらは、フォトダイオード、デマルチプレクサ、及び、連結器を備えた受信機Ｒｘ、又は、レーザダイオード及びフォトダイオードの両方を備えた送受信機であってもよい。本発明の観点から、単なる例示として、オプトエレクトロニクスチップは、シリコンベースの支持基板（例えばＳＯＩ基板）内に集積化されたフォトニック回路の結合導波管、に光学的に結合されたIII-V族の半導体化合物をベースにしたレーザダイオード、を備えた送信機Ｔｘである。

図２Ａ～図２Ｄは、支持基板にダイを転写することによってオプトエレクトロニクスチップを製造するための、より具体的には第１オプトエレクトロニクス部品（ここではフォトニック集積回路に光学的に結合されたレーザダイオード）を製造するための、従来のプロセスの例の様々なステップに関する、図１Ｂに記載されたＡ－Ａのラインに沿った部分的かつ概略的な断面図である。ここでは、製造プロセスの特定のステップのみが図示及び説明されている。

ここで、残りの説明のために、Ｘ軸及びＹ軸が支持基板の前面の平面に平行な面を形成し、Ｚ軸が支持基板の平面に対して実質的に直角に向いている、三次元直接直交座標系（Ｘ，Ｙ，Ｚ）が定義されている。

この例では、III-V族のダイは、III-V族の半導体化合物、例えばＩｎＰ又はＧａＡｓをベースにした半導体セグメントを備えた互いに分離したパッドであって、ここではIII-V族の半導体化合物が支配的な薄い層の積層体から形成されている。さらに、それらは、成長基板を備え、そこからそれぞれの半導体セグメントが製造される。成長基板は、III-V族の半導体化合物の格子定数と良好な格子定数の一致を示す材料から作られる。それは、例えばＩｎＰと同じIII-V族の半導体化合物から作られてもよいし、又は、III-V族の半導体化合物と同じIII元素及びV元素を含む合金から作られてもよい。例として、ダイがＩｎＧａＡｓＰ／ＩｎＰである場合、成長基板はＩｎＰによって作られていてもよい。支持基板は、シリコンベースであって、ＳＯＩ基板とすることができる。それは、同じ支持基板の内部に配置されているという意味で集積化されていると称されるフォトニック部品、ここでは、結合導波管、シリコン製のモジュレータ、及び、シリコン製の波長マルチプレクサを備える。結合導波管は、ダイオードとモジュレータとの間の光学経路を形成している。

図２Ａは、支持基板１に複数のダイ６を転写するステップを示す図である。各ダイ６は、半導体セグメント７及び成長基板８を備える。さらに、各半導体セグメント７の自由面、即ち、成長基板８と反対側の面が、支持基板１の前面１ａと接触するように処理される。ここで、ダイ６は、ダイ６と支持基板１との間の界面に位置する酸化物層（不図示）、例えば数ナノメートルから数十ナノメートルの厚さのシリコン酸化物の層、によって直接接着することによって支持基板１に固定されている。

各ダイ６は、支持基板１の一つの基本領域ｚに配置されている。ここでは、基本領域ｚ当たり一つのダイ６の量で配置されているが、変形例として、同じ基本領域内に複数の別々の転写が配置されてもよい。ここで、ダイ６_３及び６_４は、それぞれ基本領域ｚ３及びｚ４に配置されている。基本領域ｚは、破線間に位置しており、支持基板１をダイシングする次のステップで個片化される、オプトエレクトロニクスチップＰの領域、ここでは特にＰ３及びＰ４（図２Ｄ）を含むように意図されている。

各基本領域ｚには、フォトニック部品を備えた少なくとも一つのフォトニック回路が配置されており、ここではその中の結合導波管３及びモジュレータ４のみが示されている。ここで、フォトニック回路は、同じ支持基板１内において組み立てられ、かつ、その内部に配置された、複数のフォトニック部品（ガイド３、モジュレータ４等）を含む限りにおいて集積化されていると称される。ここで、基本領域ｚ４において、フォトニック回路は、結合導波管３_４の列を備え、各結合導波管３_４は、レーザダイオード２_４と導波管３_４との間の光学的な結合を可能にするいわゆる第１結合部３ｅ_４を含む。

各ダイ６_３，６_４は、それぞれの結合部３ｅ_３，３ｅ_４と同じ高さの、対応するフォトニック回路の結合導波管３_３，３_４、を部分的に覆うように異なる基本領域ｚ３，ｚ４に配置されている。

転写されたダイ６は、ＸＹ平面において、例えば正方形状の場合にはＬｉ^ｅｌｅｍ×Ｌｉ^ｅｌｅｍと等しい初期領域Ｓ^ｅｌｅｍ _ｉ，ｎを有する。初期領域Ｓ^ｅｌｅｍ _ｉ，ｎは、結合導波管３に対向するように製造されるダイオード２の数に依存し、数平方ミリメートル程度である。もちろん、ダイ６は、ＸＹ平面内において例えば、長方形、多角形、円形などの別の種類の外形を有してもよい。

図２Ｂは、成長基板８を除去する好ましいステップを示している。除去は、化学エッチング、場合によっては先行して機械的薄化することによって、実行されることができる。そのため、ダイ６の厚みは、実質的に半導体セグメント７の厚みに対応する。

ＸＹ平面内における半導体セグメント７の横方向のオーバーエッチングは、成長基板の除去中、特に成長基板８の材料が、半導体セグメント７のベースとなっているIII-V族の半導体化合物と同じIII元素及びV元素を少なくとも備えた合金である場合に、起こりやすい。これは、例えば、ＩｎＰからなる成長基板８が、ＩｎＰをベースとする半導体セグメント７（例えばＩｎＧａＡｓＰ／ＩｎＰセグメント）の成長のために使用される場合において、成長基板８が塩酸における化学エッチングにより除去される場合である。

それから、ダイ６の半導体セグメント７は、ＸＹ平面において、例えば正方形状の場合に初期領域Ｓ_ｉよりも小さいＬ１^ｅｌｅｍ×Ｌ１^ｅｌｅｍの領域Ｓ^ｅｌｅｍ _１を有する。例として、半導体セグメント７は、その横方向の端部７ｌから約３００ｕｍの距離にわたってエッチングされてもよく、これは、Ｌ１^ｅｌｅｍ＝Ｌｉ^ｅｌｅｍ－２×３００ｕｍを意味する。

図２Ｃは、各半導体セグメント７から４つのレーザダイオード２の列を製造する次のステップを示す。ここで、レーザダイオード２は、リッジダイオードであって、長手方向のＸ軸に沿った長さＬｆが横方向のＹ軸に沿った幅Ｉｆよりも大きいが、例えば垂直共振器型面発光レーザ（ＶＣＳＥＬ）のような他のダイオードであってもよい。このようなリッジレーザダイオード２は、半導体セグメント７に配置された導波管を備え、半導体光増幅器（ＳＯＡ）を形成しており、かつ、２つのガイド間の光学的な結合を可能にするためにＺ軸に沿って結合導波管３に対向配置されている。このようなリッジレーザダイオードは、特に、特許文献２に開示されている。レーザダイオード２は、各レーザダイオード２_３，２_４が結合導波管３_３，３_４の結合部３ｅ_３，３ｅ_４にｚ軸に沿って対向配置されることによって、ダイオード２が対応する結合導波管３に光学的に結合されるように、リソグラフィ及びエッチングの従来のステップを用いて製造される。また、メタルコンタクト（不図示）は、様々なダイオード２にポンピング電流を注入することができるように製造される。

図２Ｄは、複数の分離したオプトエレクトロニクスチップＰを取得するために、ダイシングラインＬに沿って支持基板１をダイシングするステップを示す。この例では、チップＰ３，Ｐ４は、特にラインＬ３４に沿ってダイシングすることによって得られる。オプトエレクトロニクスチップＰは、とりわけ、機械的ダイシング、レーザ、化学エッチング、及び／又は、物理エッチングによって分離されることができる。

図３は、上面視して、同じダイ６から製造され、かつ、同じフォトニック回路の複数の結合導波管３にＺ軸に沿って対向配置された、４つのリッジレーザダイオード２の列を概略的に示す図である。特に、従来の製造プロセスの様々なステップにおけるダイ６のＸＹ平面内の領域を示している。

この例では、リッジレーザダイオード２は、それぞれ、Ｘ軸の長手方向に沿って約８００ｕｍの長さＬｆを有し、Ｙ軸の横方向に沿って約５０ｕｍの幅Ｉｆを有し、かつ、Ｙ軸に沿って約２００ｕｍのエッジ間距離だけ互いに離間している。これらの寸法を得るために、リソグラフィ及びエッチングス工程は、一般的に、約１×１ｍｍ^２の初期のいわゆる有効領域Ｓ^ｅｌｅｍ _ｉ，ｕを持つ半導体セグメント７、ひいてはダイ６を提供することを含む。

しかしながら、実際には、ダイ６が、有効初期領域Ｓ^ｅｌｅｍ _ｉ，ｕよりもはるかに大きないわゆる必要初期領域Ｓ^ｅｌｅｍ _ｉ，ｎを有するように準備する必要がある。具体的には、対応する基本領域の結合導波管３に対するダイ６の位置について、およそ＋２００ｕｍ～－２００ｕｍ程度の不確実性を考慮する必要があることが推奨される。さらに、成長基板８を除去するステップで起こり得る半導体セグメント７の横方向の（半導体セグメント７の横方向の端部７ｌから３００ｕｍ程度の）オーバーエッチングを考慮に入れることも必要である。

したがって、一例として、所望の寸法を有するレーザダイオード２をＺ軸に沿ってそれぞれの結合導波管３に正確に対向配置させることを可能にする、約１×１ｍｍ^２の有効初期領域Ｓ^ｅｌｅｍ _ｉ，ｕの半導体セグメント７を得るために、２×２ｍｍ^２（即ち約４ｍｍ^２）の必要初期領域Ｓ^ｅｌｅｍ _ｉ，ｎのダイ６を転写することが必要である。具体的には、４ｍｍ^２の領域Ｓ^ｅｌｅｍ _ｉ，ｎのダイ６は、成長基板８の除去後、及び、半導体セグメント７の材料の横方向のオーバーエッチング後に、結果的に約１．４×１．４＝２．０ｍｍ^２の領域Ｓ^ｅｌｅｍ _１の半導体セグメント７になる。そして、１×１ｍｍ^２の有効初期領域Ｓ^ｅｌｅｍ _ｉ，ｕに対応するこの領域は、位置の不確実性を考慮に入れるため、ＸＹ平面の横方向の端部７ｌについて２００ｕｍだけ増大している。

したがって、一般的に、結果として、半導体セグメント７の材料の必要初期領域Ｓ^ｅｌｅｍ _ｉ，ｎは、有効初期領域Ｓ^ｅｌｅｍ _ｉ，ｕよりもはるかに大きくする（本例では４倍程度にする）必要がある。これは、高い製造コストをもたらす。加えて、必要初期領域Ｓ^ｅｌｅｍ _ｉ，ｎと有効初期領域Ｓ^ｅｌｅｍ _ｉ，ｕとの間に、この例では７５％程度の半導体セグメント７の材料の損失がある。

製造コストを低減させるため、本発明にかかるプロセスは、複数の隣接するオプトエレクトロニクスチップＰのセットＥの第１オプトエレクトロニクス部品を同じダイを用いて製造することを提案する。これは、各オプトエレクトロニクスチップの基本領域に追加されるべき必要初期領域内の有効初期領域を減少させることができ、かつ、ダイの半導体セグメントの材料の損失量を減少させることができる。

この目的のため、各ダイは、少なくとも２つの隣接する基本領域のセットＥ、好ましくは４組の隣接する基本領域のセットＥ、にわたって延在するように支持基板に転写され、それにより、隣接する基本領域の各々における少なくとも一つの結合導波管を部分的に覆う。したがって、第１オプトエレクトロニクス部品を製造するステップにおいて、所与のダイから製造された第１部品は、各第１オプトエレクトロニクス部品が対応する結合導波管に光学的に結合されるように、隣接する基本領域のそれぞれの結合導波管にＺ軸に沿って対向配置される。

以下に詳述するように、２つの隣接する基本領域のセットＥからなる第１オプトエレクトロニクス部品の列は、分離ライン（即ちダイシングライン）の近傍に位置するように配置される。結合導波管の列の結合部についても同様のことが言える。一般的に、分離ラインは、２つの隣接する基本領域間を通過し、これら２つの隣接する基本領域に共通する境界を形成する。さらに、第１オプトエレクトロニクス部品の列は、この分離ラインに関し、有利には６００ｕｍ未満、例えば３００ｕｍ以下の同一の距離だけ離間しても良い。それらは、例えば１０ｕｍより大きく、例えば５０ｕｍ以上の距離だけ互いに離間している。さらに、それらは、互いに関して、分離ライン（ここではＸ軸又はＹ軸に平行）と厚さ方向のｚ軸とによって形成される平面について鏡面対称を有しても良い。

図４Ａ～図４Ｄは、各オプトエレクトロニクスチップＰのダイオード２を製造するのに必要とされる半導体材料の初期領域を制限することにより、製造コストを制限することが可能となった、オプトエレクトロニクスチップＰを製造プロセスの例を示す図である。これらの図は、図５Ａの断面Ｂ－Ｂに沿った、プロセスの様々なステップについての、隣接するオプトエレクトロニクスチップＰ１，Ｐ２を概略的かつ部分的に示す図である。この例では、ダイ６及び支持基板１が、材料に関して、図２Ａ～図２Ｄの例のものと同様である。ここで、第１オプトエレクトロニクス部品は、レーザダイオードである。

図４Ａは、ダイ６を支持基板１に転写するステップを示す図である。各ダイ６は、III-V族の半導体化合物をベースにした半導体セグメント７、例えばｐ－ｎ又はｐ－ｉ－ｎ接合を形成するＩｎＰをベースにしたヘテロ構造、を備え、その自由表面は、支持基板１の前面１ａに接触するように配置される。それは、また、エピタキシャル成長によって半導体セグメント７が生成される成長基板８を備える。

ここで、各ダイ６は、少なくとも２つの隣接する基本領域のセットＥ、この例では４組の隣接する基本領域のセットＥ、図５Ａの例ではｚ１、ｚ２、ｚ３、ｚ４、にわたって延在するように支持基板１に転写される。したがって、それは、フォトニック回路の少なくとも一つの結合導波管３、ここではセットＥの隣接する基本領域ｚ１、ｚ２、ｚ３、ｚ４の各々における４つの結合導波管３の列、を覆う。そのため、各ダイ６は、様々な隣接する領域の間において転写の材料の中断なしに、４つの隣接する基本領域のそれぞれの一部にわたって連続的に広がる。

各ダイ６は、例えばＸＹ平面の正方形断面の場合においてＬｉ^ｅｎｓ×Ｌｉ^ｅｎｓサイズの必要初期領域Ｓ^ｅｎｓ _ｉ，ｎを有する。ここで、Ｌｉ^ｅｎｓは、ＸＹ平面のダイ６の寸法である。この初期領域Ｓ^ｅｎｓ _ｉ，ｎは、所与のセットＥの隣接する各基本領域ｚ１、ｚ２、ｚ３、ｚ４の結合導波管３のそれぞれの結合部３ｅが覆われるように、選択される。

図４Ｂは、成長基板８を除去する好ましいステップを示す図である。上記したように、除去は、化学エッチングによって、場合によっては機械的薄化が先行することによって、実行されることができる。そのため、ダイ６の厚みは、半導体セグメント７の厚みと実質的に同じ程度にまで減少する。

ダイ６の半導体セグメント７の横方向のオーバーエッチングの場合、半導体セグメント７は、ＸＹ平面において、例えば正方形状の場合に領域Ｓ^ｅｎｓ _ｉ，ｎよりも小さいＬ１^ｅｎｓ×Ｌ１^ｅｎｓの領域Ｓ^ｅｎｓ _１を有する。例として、半導体セグメント７の横方向の境界７ｌは、約３００ｕｍの幅（換言するとＬ１^ｅｎｓ＝Ｌｉ^ｅｎｓ－２×３００ｕｍ）にわたってエッチングされてもよい。

図４Ｃは、所与のセットＥの隣接する基本領域ｚ１，ｚ２，ｚ３，ｚ４の各々に対して少なくとも一つのダイオード２_１，２_２，２_３，２_４を生成するように半導体セグメント７を構築するステップを示す図である。この例では、同じ半導体セグメント７から、所与のセットＥの隣接する基本領域ｚ１，ｚ２，ｚ３，ｚ４の各フォトニック回路のために複数のレーザダイオード２の列が製造される。

ここで、レーザダイオード２は、またＸ軸の長手方向に沿って長さＬｆを有し、Ｙ軸の横方向に沿って幅Ｉｆを有するリッジレーザダイオード２である。レーザダイオード２は、各レーザダイオード２が、対応する基本領域のフォトニック回路の結合導波管３の結合部３ｅにＺ軸に沿って対向配置されるように、従来のリソグラフィ及びエッチング工程を用いて製造される。

図４Ｄは、複数の分離したオプトエレクトロニクスチップＰを取得するために、ダイシングラインＬに沿って支持基板１をダイシングするステップを示す図である。

図５Ａ及び図５Ｂの例を参照して示されるように、隣接する基本領域のセットのダイオード２を製造するために同じダイ６を使用することにより、基本領域当たりの半導体材料の必要初期領域を減少させることができるため、製造コストを低減させることができる。

図５Ａは、図４Ａ～図４Ｄを参照して説明した製造プロセスを用いて製造された隣接するオプトエレクトロニクスチップＰ１，Ｐ２，Ｐ３，Ｐ４のセットＥを示す図である。図５Ｂは、複数組の隣接するオプトエレクトロニクスチップＰ１，Ｐ２，Ｐ３，Ｐ４のセットＥの第１オプトエレクトロニクス部品２、ここではレーザダイオード、及び、製造プロセスの間にダイ６が持った様々な領域、を詳細に示す概略図である。

ここで、４組の隣接するオプトエレクトロニクスチップＰ１，Ｐ２，Ｐ３，Ｐ４のセットＥは、支持基板上に形成される。それらは、破線によって表された、ダイシングライン又は分離ラインＬ１２，Ｌ２３，Ｌ３４，Ｌ１４によって、互いに分離している。この例では、各オプトエレクトロニクスチップＰ１，Ｐ２，Ｐ３，Ｐ４は、支持基板内に集積化された（導波管、モジュレータ及び波長マルチプレクサのような）フォトニック部品を備えたフォトニック回路、に結合された複数のレーザダイオード２_１，２_２，２_３，２_４の列、を備える。

そのため、フォトニック回路は、複数の結合導波管（ここでは、ダイオードから開始される矢印によって表される）の列を備え、その結合部は、各レーザダイオード２が、対応する結合導波管３に光学的に結合されるように、Ｚ軸に沿ってレーザダイオード２（図４Ａ）に対向配置される。ここで、各フォトニック回路は、レーザダイオード２に光学的に結合された結合導波管を形成し、各レーザダイオード２をモジュレータに結合し、各モジュレータの出力を波長マルチプレクサの入力に結合する光学経路を備える。

隣接する基本領域ｚ１，ｚ２，ｚ３，ｚ４のダイオード２の列が同じダイ６から製造される限りにおいて、それらは、所与のセットＥの基本領域ｚ１，ｚ２，ｚ３，ｚ４の互いに隣接する角部に配置される。より正確には、セットＥの基本領域、例えば領域ｚ１、のダイオード２の列は、セットＥの他の３つの基本領域ｚ２，ｚ３，ｚ４に隣接する角部に配置される。

さらに、セットＥの、何れも同じ転写から生成された、第１基本領域の少なくとも一つの第１ダイオードと、隣接する第２基本領域の少なくとも一つの第２ダイオードとは、隣接する第１及び第２基本領域に共通の境界を形成する分離ラインの近傍に配置される。第１及び第２ダイオードは、分離ラインから等しい距離（できれば６００ｕｍ未満、例えば３００ｕｍ以下、及び、例えば約１００ｕｍ）だけ離間されてもよい。この距離は、約１０ｕｍ以上、例えば１０ｕｍであってもよく、又は、ダイシングブレード幅が５０ｕｍの場合には、さらには数十ミクロン、例えば５０ｕｍであり得る。

図５Ａの例では、基本領域ｚ１の結合導波管３_１の結合部と、基本領域ｚ２の結合導波管３_２の結合部とは、好ましくは、基本領域ｚ１，ｚ２に対して共通の境界を形成する分離ラインＬ１２の近傍に配置されている。より正確には、基本領域ｚ１の結合導波管３_１の結合部は、分離ラインＬ１２と反対かつ平行な分離ラインからの距離よりも分離ラインＬ１２からの距離が短くなるように配置されても良い。同様に、基本領域ｚ２の結合導波管３_２の結合部は、分離ラインＬ１２と反対かつ平行な分離ラインからの距離よりも分離ラインＬ１２からの距離が短くなるように配置されても良い。

好ましくは、基本領域ｚ１のレーザダイオード２_１は、基本領域ｚ２のレーザダイオード２_２と分離ラインＬ１２からの距離が同じになるように配置される。この距離は、問題となっているダイオードの境界と、分離ラインと、の間の最小距離に対応する。したがって、基本領域ｚ１のダイオード２_１は、１．２ｕｍ未満（例えば６００ｕｍ以下、例えば約２００ｕｍ程度）のエッジ間距離だけ基本領域ｚ２のダイオード２_２から離間している。一方で、この距離は、約１０ｕｍ以上であって、例えば１０ｕｍ、さらには数十ミクロン、例えば５０ｕｍである。したがって、所与のセットＥの隣接する基本領域のダイオードを製造するのに必要な半導体セグメントの領域は、制限される。

さらに、基本領域ｚ１の結合導波管３_１及び基本領域ｚ２の結合導波管３_２は、基本領域ｚ１の結合導波管３_１の結合部がそれぞれＸＹ平面において基本領域ｚ２の結合導波管３_２の結合部と対向配置されるように、即ち、それらが結合導波管のそれぞれの結合部の長手方向の軸に沿って（ここでは、Ｘ軸に沿って）並ぶように、互いに配置されている。加えて、基本領域ｚ１の結合導波管３_１及び基本領域ｚ２の結合導波管３_２は、それぞれの結合部から互いに逆方向に延在している。この例では、基本領域ｚ１の結合導波管３_１はＸ軸マイナス方向に延在しているのに対し、基本領域ｚ２の結合導波管３_２はＸ軸プラス方向に延在している。基本領域ｚ１の各結合導波管３_１は、基本領域ｚ２の結合導波管３_２と同軸に配置されている。

好ましくは、基本領域ｚ１の結合導波管３_１及び基本領域ｚ２の結合導波管３_２は、互いが、分離ラインＬ１２を中心にして軸対称又は鏡面対称となるようにそれぞれの結合部から延在する。それにより、従来例のように基本領域毎に１つのマスクではなく、隣接する基本領域ｚ１～ｚ４のセットＥを光学的に覆うステッパを用いることができる限りにおいて、フォトニック回路の事前製造を単純化することができる。隣接する領域のセットＥの各々に対して、このマスクの適用は繰り返され又は段階的に行われる。

隣接する基本領域ｚ１～ｚ４に関して、基本領域ｚ１の結合導波管３_１及び基本領域ｚ４の結合導波管３_４は、分離ラインＬ１４の近傍に配置されている。より正確には、基本領域ｚ１の結合導波管３_１は、分離ラインＬ１４と反対かつ平行な分離ラインからの距離よりも分離ラインＬ１４からの距離が短くなるように配置される。同様に、基本領域ｚ４の結合導波管３_４は、分離ラインＬ１４と反対かつ平行な分離ラインからの距離よりも分離ラインＬ１４からの距離が短くなるように配置される。

好ましくは、分離ラインＬ１４に最も近い基本領域ｚ１のダイオード３_１は、分離ラインＬ１４に最も近い基本領域ｚ４のダイオード３_４と、分離ラインＬ１４からの距離が同じになるように配置されている。同様に、これら隣接するダイオード３_１，３_４は、１．２ｕｍ未満（例えば６００ｕｍ以下、例えば約２００ｕｍ程度）の距離だけ互いに離間していてもよい。この距離は、約１０ｕｍ以上であって、例えば１０ｕｍ、さらには５０ｕｍであっても良い。したがって、所与のセットＥの隣接領域のダイオードを製造するのに必要な半導体セグメントの領域は、制限される。

さらに、基本領域ｚ１の結合導波管及び基本領域ｚ４の結合導波管は、それぞれの結合部から互いに平行な方向（ここでは、Ｘ軸マイナス方向）に延在している。この例では、結合導波管３_１のそれぞれの結合部、及び、結合導波管３_４のそれぞれの結合部は、分離ラインＬ１２，Ｌ３４に平行な軸に沿って並んでいる。

好ましくは、基本領域ｚ１の結合導波管３_１及び基本領域ｚ４の結合導波管３_４は、互いが、分離ラインＬ１４を中心にして軸対称となるようにそれぞれの結合部から延在する。そのため、上記したように、隣接する基本領域の各セットＥに共通のステッパの光学的な適用によって、フォトニック回路の事前製造を単純化することができる。

図５Ｂを参照すると、この例によれば、所与のセットＥの４つの隣接する基本領域ｚ１，ｚ２，ｚ３，ｚ４のレーザダイオード２_１，２_２，２_３，２_４（ここで、各レーザダイオード２は、約８００ｕｍの長さＬｆ及び約５０ｕｍの幅Ｉｆを持ち、かつ、隣接するダイオード２から約２００ｕｍのエッジ間距離だけ離間している）の列を製造するために、ダイ６は、総有効初期領域Ｓ^ｅｎｓ _ｉ，ｕ（図３の例では、１×１ｍｍ^２程度のいわゆる基本の有効初期領域Ｓ^ｅｌｅｍ _ｉ，ｎの合計に実質的に等しい）よりも大きな必要初期領域Ｓ^ｅｎｓ _ｉ，ｎを持つ必要がある。

したがって、実質的に４×Ｓ^ｅｌｅｍ _ｉ，ｕに等しい連続的な中断の無い総有効初期領域Ｓ^ｅｎｓ _ｉ，ｕを有する半導体セグメント７を得るために、所与のセットＥの隣接する基本領域ｚ１，ｚ２，ｚ３，ｚ４の結合導波管３_１，３_２，３_３，３_４に対するダイ６の位置について、約＋２００ｕｍ～－２００ｕｍ程度の不確実性が考慮される。加えて、成長基板８を除去するステップでの半導体セグメント７の横方向の（例えば半導体セグメント７の横方向の端部から３００ｕｍ程度の）オーバーエッチングの可能性を考慮することもできる。

したがって、この例では、約４×（１×１）ｍｍ^２の総有効初期領域Ｓ^ｅｎｓ _ｉ，ｕを得るために、ダイ６は約３×３＝９ｍｍ^２の総必要初期領域Ｓ^ｅｎｓ _ｉ，ｎを有する。具体的には、９ｍｍ^２の領域Ｓ^ｅｎｓ _ｉ，ｎのダイ６から、成長基板８の除去後、かつ、半導体セグメント７の横方向の端部７ｌから半導体の３００ｕｍの横方向のオーバーエッチングの後に、約２．４×２．４＝５．８ｍｍ^２の領域Ｓ^ｅｎｓ _１の半導体セグメント７を得ることができる。この領域Ｓ^ｅｎｓ _１は、位置の不確実性を考慮に入れるため、ＸＹ平面において、半導体セグメント７の横方向の端部７ｌについて２００ｕｍだけ増加させた総有効初期領域Ｓ^ｅｎｓ _ｉ，ｕに対応している。

したがって、従来技術とは対照的に、各基本領域に対して１×１ｍｍ^２の基本有効初期領域Ｓ^ｅｌｅｍ _ｉ，ｕを得るために、隣接する基本領域のダイオードの生成に３×３＝９ｍｍ^２の総必要初期領域Ｓ^ｅｎｓ _ｉ，ｎを有する同じダイを使用することにより、基本領域当たりの必要初期領域Ｓ^ｅｌｅｍ _ｉ，ｎを、図３の例に示すような４ｍｍ^２の代わりに、９／４＝２．５ｍｍ^２に減少させることができる。したがって、図３の例に関し、結果として、半導体セグメントの材料の必要初期領域Ｓ^ｅｌｅｍ _ｉ，ｎは、基本領域当たり有効初期領域Ｓ^ｅｎｓ _ｉ，ｕの２．５倍程度に過ぎず、これは、実質的に基本領域当たりに必要とされる半導体の体積を減少させ、その結果、製造コストを減少させることを表している。結果として、必要初期領域Ｓ^ｅｌｅｍ _ｉ，ｎ及び有効初期領域Ｓ^ｅｌｅｍ _ｉ，ｕの間の差分に対応する、基本領域当たりの半導体セグメントの材料の損失（この例では、約６０％であって、図３の例のような７５％では無い）も減少する。

この製造プロセスは、また、所与の数のオプトエレクトロニクスチップのために、より少数のパッド（従来例のパッドの数を２又は４で割った数のパッドの数）を用いて操作することを可能にする。それはまた、大きなサイズのパッドの使用を可能にする。そのため、プロセスの複雑さ及び長さは減少する。

従来技術の例とは対照的に、各チップのフォトニック回路の製造中に、単一の基本領域に対してではなく、隣接する基本領域のセットＥに光学的に適用されるパターンのステッパを使用することが可能である。したがって、マスクパターンは、従来技術のような各基本領域に対してではなく、隣接する領域のセットＥの各々に光学的に適用される。それにより、製造プロセスを簡素化し、その長さを短くすることができる。

従来技術の例では、リソグラフィのマスクのパターンは、基本領域間で同一であったが、ここでは隣接する領域のセットＥ間で同一となっている。所与のセットＥにおいて、第１基本領域に対応する第１サブパターンは、第１基本領域に隣接する第２基本領域に対応する第２サブパターンと鏡面対称を有する。

図６Ａは、図５Ａに示す形態の変形例、即ち、隣接する基本領域ｚ１，ｚ２のダイオード２_１，２_２が同じダイから製造され、隣接する基本領域ｚ３，ｚ４のダイオード２_３，２_４が別の同じダイから前述のダイと分離して製造される例、を概略的かつ部分的に示す図である。領域ｚ１の結合導波管のそれぞれの結合部は、領域ｚ２の結合導波管とラインＬ１２を中心とした軸対称を有する。ラインＬ３４を中心とした領域ｚ３の結合管に対する領域ｚ４の結合管についても同様である。

図６Ｂは、図６Ａに示す変形例の変形例、即ち、隣接する基本領域ｚ１，ｚ４のダイオード２_１，２_４が同じダイから製造され、隣接する基本領域ｚ２，ｚ３のダイオード２_２，２_３が別の同じダイから前述のダイと分離して製造される例、を概略的かつ部分的に示す図である。領域ｚ１の結合導波管のそれぞれの結合部は、領域ｚ４の結合導波管とラインＬ１４を中心とした軸対称を有する。ラインＬ２３を中心とした領域ｚ３の結合管に対する領域ｚ２の結合管についても同様である。

図６Ｃは、所与の領域がレーザダイオードベースの送信機Ｔｘとフォトダイオードベースの受信機Ｒｘと、を備えた、別の変形例を概略的かつ部分的に示す図である。この例では、送信機Ｔｘは上述したものと同一であって、受信機Ｒｘは、導波管に光学的に結合されたフォトダイオードの列を備える。ここで、導波管は、デマルチプレクサに結合され、導波管及びデマルチプレクサは支持基板の内部において集積化されている。送信機Ｔｘ及び受信機Ｒｘは、光ファイバへの連結器のような、他のフォトニック部品を備えてもよい。

したがって、ウエハスケールでオプトエレクトロニクスチップを製造するプロセスは、第１半導体化合物をベースとする各第１ダイが複数の隣接する基本領域のセットＥにわたって広がるように、第１パッド（又はダイ）を転写するステップを備える。この例では、同じ第１ダイから、隣接する基本領域ｚ１２，ｚ１３，ｚ２２，ｚ２３のセットＥのレーザダイオードが製造される。

当該プロセスは、また、異なる性質の第２パッド（又はダイ）を転写するステップを備え、このステップは、好ましくは第１パッドを転写するステップと同時に実行される。第２パッドは、第１半導体化合物と同一又は異なる第２半導体化合物をベースにしており、複数の隣接する基本領域のセットＥ’に転写される。ここで、セットＥ’はセットＥとは異なるが、当該セットＥと共通の基本領域を備える。この例では、同じ第２ダイから、隣接する基本領域ｚ２１，ｚ２２，ｚ３１，ｚ３２のセットＥ’のフォトダイオードが製造される。そのため、セットＥ’は、セットＥとは異なるが、当該セットＥと共通の基本領域ｚ２２を備える。

ここまで、特定の実施形態が説明された。当業者には様々な変形形態及び修正形態が明らかとなるであろう。

したがって、各オプトエレクトロニクスチップは、レーザダイオード及び／又はフォトダイオードの半導体化合物と異なる又は類似の第３半導体化合物をベースとし、かつ、第３パッド（又はダイ）から得られる、電界吸収型モジュレータを備えても良い。上述のように、第３ダイは、複数の隣接する基本領域の別のセットＥ”に転写されても良い。このセットＥ”は、セットＥ，Ｅ’とは異なるが、セットＥ，Ｅ’と共通の基本領域を備える可能性がある。

さらに、レーザダイオード、フォトダイオード又は電界吸収型モジュレータのような各第１オプトエレクトロニクス部品は、対応する基本領域内に存在する集積回路に電気的に接続されることができる。したがって、集積回路は、支持基板の内部に配置された導電性トラックと、支持基板の表面に配置された薄い導電層と、を備え、その上に第１オプトエレクトロニクス部品が配置される。

Claims (15)

1. ウエハスケールで、複数のオプトエレクトロニクスチップ（Ｐ１，Ｐ２）を製造するプロセスであって、
   ｉ）各々が一つのオプトエレクトロニクスチップ（Ｐ１，Ｐ２）を含むための複数の基本領域（ｚ１，ｚ２）を備えた支持基板（１）を供給するステップ、ここで、各前記基本領域（ｚ１，ｚ２）は、複数の第１オプトエレクトロニクス部品（２_１，２_２）に光学的に結合されるための、前記支持基板（１）内に集積化された複数の結合導波管（３_１，３_２）を備え、
   ｉｉ）各パッド（６）が少なくとも２つの隣接する基本領域（ｚ１，ｚ２）のセット（Ｅ）にわたって広がることにより、各前記パッド（６）が前記隣接する基本領域（ｚ１，ｚ２）の各々における前記複数の結合導波管（３_１，３_２）を部分的に覆うように、複数の前記パッド（６）を前記複数の基本領域（ｚ１，ｚ２）に転写するステップ、及び、
   ｉｉｉ）各前記基本領域（ｚ１，ｚ２）において、前記複数の第１オプトエレクトロニクス部品（２_１，２_２）の各々が前記複数の結合導波管（３ _１ ，３ _２ ）の少なくとも一つに対向するように、各前記パッド（６）から前記基本領域毎に前記複数の第１オプトエレクトロニクス部品（２_１，２_２）を製造するステップ、
   を備えた製造プロセス。
2. 各前記パッドから前記基本領域毎に前記複数の第１オプトエレクトロニクス部品を製造するステップでは、所与のパッド（６）から製造される前記複数の第１オプトエレクトロニクス部品（２_１，２_２）の各々が、所与の前記セットの前記隣接する基本領域（ｚ１，ｚ２）の各々における前記複数の結合導波管（３_１，３_２）の一つに対向配置される、
   請求項１に記載の製造プロセス。
3. 所与の前記セット（Ｅ）に属する前記隣接する基本領域（ｚ１，ｚ２）のうちの一つである第１基本領域（ｚ１）の前記複数の第１オプトエレクトロニクス部品（２_１）、及び、前記隣接する基本領域（ｚ１，ｚ２）のうち、前記第１基本領域（ｚ１）に隣接する基本領域である第２基本領域（ｚ２）の前記複数の第１オプトエレクトロニクス部品（２_２）は、同じ前記パッド（６）から製造され、それぞれ、隣接する前記第１及び前記第２基本領域（ｚ１，ｚ２）に共通の境界を形成する分離ライン（Ｌ１２）から同じ距離だけ離間している、
   請求項１又は２に記載の製造プロセス。
4. 前記距離は、６００ｕｍ未満である、
   請求項３に記載の製造プロセス。
5. 前記第１基本領域の前記複数の第１オプトエレクトロニクス部品（２_１）と、前記第２基本領域の前記複数の第１オプトエレクトロニクス部品（２_２）とは、１．２ｕｍ未満の距離だけ互いに離間している、
   請求項３又は４に記載の製造プロセス。
6. 所与の前記セット（Ｅ）に属する前記隣接する基本領域（ｚ１，ｚ２）のうちの一つである第１基本領域（ｚ１）の前記複数の第１オプトエレクトロニクス部品（２_１）は、前記第１基本領域（ｚ１）における前記複数の結合導波管（３ _１ ）である複数の第１結合導波管（３_１）の結合部（３ｅ_１）に対向配置され、
   前記隣接する基本領域（ｚ１，ｚ２）のうち、前記第１基本領域（ｚ１）に隣接する基本領域である第２基本領域（ｚ２）の前記複数の第１オプトエレクトロニクス部品（２_２）は、前記第２基本領域（ｚ２）における前記複数の結合導波管（３ _２ ）である複数の第２結合導波管（３_２）の結合部（３ｅ_２）に対向配置され、
   前記複数の第１結合導波管（３ _１ ）と前記複数の第２結合導波管（３ _２ ）とは、それぞれの前記結合部（３ｅ_１，３ｅ_２）から平行に延在している、
   請求項１～５の何れか一項に記載の製造プロセス。
7. 前記複数の第１結合導波管（３ _１ ）と前記複数の第２結合導波管（３ _２ ）とは、それぞれの前記結合部（３ｅ_１，３ｅ_２）から互いに逆方向に延在している、
   請求項６に記載の製造プロセス。
8. 前記複数の第１結合導波管（３ _１ ）と前記複数の第２結合導波管（３ _２ ）とは、それぞれの前記結合部（３ｅ_１，３ｅ_２）から互いに平行な方向に延在している、
   請求項６に記載の製造プロセス。
9. 前記複数の第１結合導波管（３_１）と前記複数の第２結合導波管（３_２）とは、互いが分離ライン（Ｌ１２）を中心として軸対称となるように、それぞれの前記結合部（３ｅ_１，３ｅ_２）から延在している、
   請求項６～８の何れか一項に記載の製造プロセス。
10. 各パッド（６）は、４組の隣接する基本領域（ｚ１，ｚ２，ｚ３，ｚ４）のセット（Ｅ）にわたって広がっている、
    請求項１～９の何れか一項に記載の製造プロセス。
11. 各パッド（６）は、
    半導体化合物をベースにした半導体セグメント（７）と、
    エピタキシーによって前記半導体セグメント（７）が製造される成長基板（８）と、
    を備えた、請求項１～１０の何れか一項に記載の製造プロセス。
12. 前記半導体化合物をベースとする合金から作られた前記成長基板（８）を除去するステップを備える、
    請求項１１に記載の製造プロセス。
13. 各パッド（６）は、III-V族の半導体化合物をベースとする半導体セグメント（７）を備える、
    請求項１～１２の何れか一項に記載の製造プロセス。
14. 前記第１オプトエレクトロニクス部品は、レーザ光源、フォトダイオード、又は、電気光学モジュレータである、
    請求項１～１３の何れか一項に記載の製造プロセス。
15. 複数のレーザダイオード（２）が製造される複数の第１パッドを転写するステップと、
    複数のフォトダイオード（１０）又は複数の電気光学モジュレータが製造される複数の第２パッドを転写するステップと、を備えた、
    請求項１～１４の何れか一項に記載の製造プロセス。

Images