JP7054601B2

JP7054601B2 - 直流遮断装置

Info

Publication number: JP7054601B2
Application number: JP2019081559A
Authority: JP
Inventors: 隆広大木; 航平柏木
Original assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Current assignee: Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date: 2019-04-23
Filing date: 2019-04-23
Publication date: 2022-04-14
Anticipated expiration: 2039-04-23
Also published as: JP2020177877A

Description

本発明の実施形態は、直流遮断装置に関する。

直流遮断装置は、直流では交流のようにゼロクロスしないため、遮断時のエネルギの処理をどのようにするか、さまざま方式が検討され、提案されている。

高圧直流送電システムに用いられるような直流遮断装置では、通常流れる直流電流が大きいため、主遮断器を機械遮断器とすることによって、損失を改善し、放熱機構を簡素化することができる。一方で、機械遮断器の両端電圧をゼロクロスさせるために、遮断動作時に機械遮断器に逆電圧を印加する機構を追加する必要がある。

このような機能を実現するために逆電圧印加回路を機械遮断器の両端に接続する場合がある（たとえば、特許文献１等）。逆電圧印加回路は、印加する逆電圧の大きさに応じて、複数個直列接続されるので、そのうちの一部の回路に機能上の不具合が生じた場合のために、バイパス回路が設けられることがある。

このバイパス機能自体に短絡故障等の不具合が生じた場合には、直流遮断装置全体の機能不良となることがあるので、事前に不具合を検出することが望ましい。

しかしながら、通常、逆電圧印加回路には電流が流れていないので、バイパス回路の短絡故障を検出することが困難である。

特開２０１６－１６２７１３号公報

実施形態は、電流を流さずに逆電圧印加回路のバイパス回路の故障の有無を判定するためのデータを取得する直流遮断装置を提供する。

実施形態に係る直流遮断装置は、直流線路に挿入され得る機械遮断器と、前記機械式遮断器に並列に接続されて、前記機械遮断器が遮断されるときに流れている電流を打ち消すように前記機械遮断器の両端に逆電圧を印加するように直列接続された複数の逆電圧印加回路と、前記機械遮断器および前記逆電圧印加回路の動作を制御する制御信号を生成する制御部と、を備える。前記複数の逆電圧印加回路は、第１抵抗器と、前記第１抵抗器に直列に接続された第２抵抗器と、第３抵抗器と、前記第３抵抗器に直列に接続された第４抵抗器と、前記第１抵抗器および前記第２抵抗器の直列回路、ならびに、前記第３抵抗器および前記第４抵抗器の直列回路に並列に接続され、直流電圧が印加されたコンデンサと、前記第１抵抗器および前記第２抵抗器の接続ノードに接続された第１端子と、前記第３抵抗器および前記第４抵抗器の接続ノードに接続された第２端子と、前記第１端子と前記コンデンサの低電位側の端子との間に主端子で接続された第１スイッチング素子と、前記コンデンサの高電位側の端子と前記第２端子との間に主端子で接続された第２スイッチング素子と、前記第１端子と前記第２端子との間に接続され、前記第１～第４抵抗器のいずれの抵抗値よりも小さい抵抗値を有する第５抵抗器と、前記第１端子にアノード端子が接続され、前記第２端子にカソード端子が接続された第１サイリスタと、をそれぞれ含む。前記制御部は、前記機械遮断器が閉じており、前記逆電圧印加回路が前記逆電圧を出力していない場合に、前記複数の逆電圧印加回路のうちの１つの逆電圧印加回路の前記第１スイッチング素子または前記第２スイッチング素子をターンオンし、前記１つの逆電圧印加回路の前記第５抵抗器の両端の電圧を検出する。

本実施形態では、電流を流さずに逆電圧印加回路の故障の有無を判定するためのデータを取得する直流遮断装置が実現される。

第１の実施形態に係る直流遮断装置の主要部を例示するブロック図である。図２（ａ）は、第１の実施形態の直流遮断装置を例示するブロック図である。図２（ｂ）は、図２（ａ）の直流遮断装置を備えた直流送電システムを例示するブロック図である。図３（ａ）および図３（ｂ）は、第１の実施形態の直流遮断装置の動作を説明するための模式的な等価回路図である。図４（ａ）は、第２の実施形態に係る直流遮断装置を例示するブロック図である。図４（ｂ）は、第２の実施形態の直流遮断装置の一部を例示する回路図である。

以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して詳細な説明を適宜省略する。

（第１の実施形態）
図１は、本実施形態に係る直流遮断装置の主要部を例示するブロック図である。
図１に示すように、本実施形態の直流遮断装置１０は、機械遮断器４０，５０と、逆電圧印加回路７０と、を備える。直流遮断装置１０は、端子１１ａ，１１ｂを含んでおり、端子１１ａ，１１ｂを介して、直流線路に直列に接続される。この例の直流遮断装置１０では、機械遮断器４０，５０が閉じている通常の動作時において、端子１１ａから端子１１ｂに直流電流を流すことができる。

機械遮断器４０，５０は、端子１１ａ，１１ｂ間で直列に接続されている。機械遮断器４０が遮断した後に、機械遮断器５０が遮断して、直流遮断装置１０は、直流線路を遮断する。

逆電圧印加回路７０は、機械遮断器４０に並列に接続されている。逆電圧印加回路７０は、複数個直列に接続されている。逆電圧印加回路７０は、端子７１ａ，７１ｂをそれぞれ有しており、この端子を介して接続されている。逆電圧印加回路７０は、機械遮断器４０が遮断するときに動作して、機械遮断器４０に流れる電流を打ち消す電流を流すように、機械遮断器４０の両端に逆電圧を印加する。これにより、機械遮断器４０のゼロクロスが実現され、機械遮断器４０を遮断することができる。

逆電圧印加回路７０は、サイリスタ７２と、コンデンサ７４と、スイッチング素子７５，７８と、ダイオード７６，７７と、抵抗器７３，８１～８４と、を含む。サイリスタ７２は、端子７１ａ，７１ｂ間に並列に接続されている。サイリスタ７２は、高電位側の端子７１ａにアノード端子が接続され、低電位側の端子７１ｂにカソード端子が接続されている。サイリスタ７２は、逆電圧印加回路７０が不具合等によって正常に動作しないときに図示しない制御部からの指令によって導通するバイパス回路として機能する。正常に動作しない逆電圧印加回路７０は、端子７１ａ，７１ｂをサイリスタ７２によって短絡されることによってバイパスされる。

ダイオード７６およびスイッチング素子７５は、高電位側からこの順に直列に接続されている。ダイオード７６およびスイッチング素子７５の直列回路の接続ノードは、端子７１ａに接続されている。スイッチング素子７８およびダイオード７７は、高電位側からこの順に直列に接続されている。スイッチング素子７８およびダイオード７７の直列回路の接続ノードは、端子７１ｂに接続されている。コンデンサ７４は、ダイオード７６およびスイッチング素子７５の直列回路、ならびに、スイッチング素子７８およびダイオード７７の直列回路に並列に接続されている。

コンデンサ７４は、充電されており、両端電圧がＶｄｃとなるように図示しない安定化回路によって安定化されている。ダイオード７６は、アノード端子が端子７１ａに接続され、カソード端子がコンデンサ７４の高電位側の端子に接続されている。ダイオード７７は、アノード端子がコンデンサ７４の低電位側に端子に接続され、カソード端子が端子７１ｂに接続されている。

抵抗器（第５抵抗器）７３は、サイリスタ７２に並列に接続されている。抵抗器７３は、抵抗値Ｒ２を有する。抵抗器（第１～第４抵抗器）８１～８４は、スイッチング素子７５、ダイオード７６，７７およびスイッチング素子７８に、それぞれ並列に接続されている。抵抗器８１～８４は、好ましくは、ほぼ同一の抵抗値Ｒ１を有する。

抵抗器７３の抵抗値Ｒ２は、サイリスタ７２の誤点弧防止のために設けられており、サイリスタ７２の転流動作を阻害しない程度の小さい値に設定されている。抵抗器８１～８４の抵抗値Ｒ１は、スイッチング素子７５，７８等のオフ時に端子７１ａ，７１ｂの電位を安定にするために設けられており、スイッチング素子７５，７８およびダイオード７６，７７の遮断時（オフ時）の等価抵抗よりも小さい値に設定されている。また、抵抗器８１～８４の抵抗値は、逆電圧印加回路７０が動作していない場合にも電力を消費するため、電力消費を抑制するため十分大きい値を有している。抵抗値Ｒ１は、抵抗値Ｒ２よりも十分大きい値である。

なお、抵抗器８１～８４のそれぞれの抵抗値は、抵抗器７３の抵抗値よりも十分大きければよく、必ずしもすべてが同一の値でなくともよい。

逆電圧印加回路７０では、機械遮断器４０が遮断動作に入る前に、制御信号によって、スイッチング素子７５，７８がオンする。コンデンサ７４には図の向きに電圧Ｖｄｃが印加されているので、逆電圧印加回路７０は、端子７１ａから端子７１ｂに向かって正の電圧を出力する。逆電圧印加回路７０がＮ個直列に接続されている場合には、もっとも低電位の端子７１ａに対するもっとも高電位の端子７１ｂの電圧は、Ｎ×Ｖｄｃとなる。

機械遮断器４０が遮断動作を開始する前に、逆電圧印加回路７０によって、上述の逆電圧を印加し、機械遮断器４０に流れる電流を相殺してゼロクロスを発生させる。その後、機械遮断器４０は遮断される。

サイリスタ７２は、通常動作時や遮断動作時においては、オフしている。サイリスタ７２は、逆電圧印加回路７０の動作に異常等があり、コンデンサ７４に正常な電圧Ｖｄｃを保持することができない場合等に制御信号によりターンオンする。サイリスタ７２がオンすることによって、異常のある逆電圧印加回路７０はバイパスされる。

逆電圧印加回路７０は、サイリスタ７２が短絡故障すると、機械遮断器４０の遮断のための十分な逆電圧を発生させることができないので、機械遮断器４０を遮断することができず、直流遮断装置としての機能が損なわれるおそれがある。そこで、本実施形態の直流遮断装置１０では、サイリスタ７２の短絡故障を事前に検出する。サイリスタ７２の短絡故障が検出された場合には、直流遮断装置１０を事前に点検し、修理することが可能になる。

本実施形態では、通常の動作時に、Ｎ個の逆電圧印加回路７０のいずれか１つにテスト信号を供給し、そのときの抵抗器７３の両端の電圧を測定する。抵抗器７３の両端の電圧があらかじめ設定された値よりも低い場合には、いずれかのサイリスタ７２が短絡故障していると判断される。

より具体的には後述するが、Ｎ個の逆電圧印加回路７０のうちのいずれか１つにスイッチング素子７８またはスイッチング素子７５のいずれかをオンさせるようにテスト信号を供給する。抵抗器８１～８４，７３の抵抗値Ｒ１，Ｒ２の大小関係から、スイッチング素子７８をオンさせている抵抗器７３の両端電圧があらかじめ設定された電圧値よりも低い場合には、いずれかの逆電圧印加回路７０のサイリスタ７２が短絡故障していると判断できる。

図２（ａ）は、実施形態の直流遮断装置を例示するブロック図である。図２（ｂ）は、図２（ａ）の直流遮断装置を備えた直流送電システムを例示するブロック図である。
図２（ａ）には、より具体的な直流遮断装置１０の構成例が示されている。図２（ａ）に示すように、実施形態の直流遮断装置１０は、機械遮断器４０と、逆電圧印加回路７０と、を備える。直流遮断装置１０は、端子１１ａ，１１ｂを含んでいる。直流遮断装置１０は、機械遮断器４０に直列に接続された機械遮断器５０をさらに備えており、機械遮断器４０，５０の直列回路は、端子１１ａ，１１ｂ間に接続されている。

逆電圧印加回路７０は、複数個直列に接続され、逆電圧印加回路７０の直列回路は、機械遮断器４０に並列に接続されている。

直流遮断装置１０は、遮断回路２０および制御部６０をさらに含んでいる。この例では、機械遮断器４０，５０の直列回路には、並列に遮断回路２０が接続されている。

遮断回路２０は、半導体スイッチ素子２１、スナバ回路２３およびアレスタ２６を含む。遮断回路２０は、その端子２２ａ，２２ｂを介して、機械遮断器４０，５０の直列回路に並列に接続されている。

制御部６０は、端子１１ｃを含む。端子１１ｃは、後述するように、電流検出器に接続され、制御部６０は、端子１１ｃを介して直流線路に流れる電流の情報を取得する。制御部６０は、直流線路に流れる電流があらかじめ設定されたしきい値よりも低い場合には、直流遮断装置１０を通常の動作モードに設定する。制御部６０は、直流線路に流れる電流がしきい値以上となった場合には、直流遮断装置１０を遮断モードに設定する。

通常の動作モードでは、制御部６０は、機械遮断器４０，５０を閉じ、遮断回路２０を遮断している。なお、逆電圧印加回路７０は、動作を停止している。

遮断モードでは、制御部６０は、機械遮断器４０を開くために、逆電圧印加回路７０を動作させる。具体的には、制御部６０は、逆電圧印加回路７０の各スイッチング素子７５，７８（図１）をオンさせて、機械遮断器４０の両端に直流電流が流れている方向とは逆方向に電流が流れるように、逆電圧を印加する。

機械遮断器４０に流れる電流がゼロクロスするときに、制御部６０は、機械遮断器４０を開放するように指令する。同時に制御部６０は、遮断回路２０の半導体スイッチ素子２１をオンさせるように指令する。

半導体スイッチ素子２１は、遮断電流を流した後に制御部６０によって遮断され、遮断電流は、スナバ回路２３に転流された後、アレスタ２６に転流される。その後、機械遮断器５０の両端の電圧が十分低くなったときに、機械遮断器５０は開放される。

制御部６０では、逆電圧印加回路７０のサイリスタ７２の短絡故障の有無をテストするテストモードは、通常の動作モードの期間に実行される。テストモードでは、制御部６０は、テスト信号Ｇ１をＮ個の逆電圧印加回路７０のいずれか１つに供給する。逆電圧印加回路７０のスイッチング素子７８がオンすることによって、サイリスタ７２の両端の電圧、すなわち抵抗器７３の両端の電圧に関する信号Ｄ１を検出し、信号Ｄ１の大きさによって、良否の判定をすることができる。

制御部６０は、信号Ｄ１の大きさと、あらかじめ設定されたしきい値とを比較し、信号Ｄ１の大きさがしきい値よりも小さい場合に、逆電圧印加回路７０のいずれかのサイリスタ７２に短絡故障が生じていると判定する。そして、制御部６０は、その判定結果を、端子１１ｄを介して上位制御装置１００に送信する。

制御部６０は、自らがサイリスタ７２の短絡故障を判定し、結果を上位制御装置１００に送信する場合に限らない。たとえば、制御部６０は、信号Ｄ１を取得した後、取得した信号Ｄ１を適切な形式に変換する等して上位制御装置１００に送信し、上位制御装置１００がサイリスタ７２の短絡故障の有無の判定を行うようにしてももちろんよい。

図３（ａ）および図３（ｂ）は、第１の実施形態の直流遮断装置の動作を説明するための模式的な等価回路図である。
図３（ａ）は、簡単のため、逆電圧印加回路７０が２個直列に接続されている場合の等価回路が示されている。この等価回路は、抵抗値Ｒ１が、スイッチング素子やダイオードのオフ時の等価抵抗値に比べて十分に低く、また、抵抗値Ｒ２が抵抗値Ｒ１よりも十分に低いことから求められる。図３（ｂ）のＮ個直列の場合についても同様である。

図３（ａ）に示すように、一方の逆電圧印加回路７０（図では逆電圧印加回路２と表記し、他方の逆電圧印加回路７０は逆電圧印加回路１と表記している）のスイッチング素子７８がオンした場合には、両方の逆電圧印加回路７０のサイリスタ７２が正常である場合には、抵抗器７３の両端電圧は、以下のように求められる。

Ｖ０＝｛Ｒ２／（Ｒ１＋Ｒ２）｝×（Ｖｄｃ／２）（１）
ここで、Ｖ０は、抵抗器７３の両端の電圧である。

制御部６０は、式（１）のＶ０をしきい値として、実際の抵抗器７３の両端電圧の大きさＶ７３を判定する。Ｖ７３がＶ０よりも低い場合には、２つの逆電圧印加回路７０のうちの少なくともいずれか一方のサイリスタ７２が短絡故障していると判定される。

上述の議論は、Ｎ個の逆電圧印加回路７０に容易に拡張することができる。
図３（ｂ）は、Ｎ個の逆電圧印加回路７０が直列に接続された場合の等価回路である。
図３（ａ）の場合と同様に、すべての逆電圧印加回路７０においてサイリスタ７２が正常である場合には、
Ｖ０’＝Ｖｄｃ×｛（Ｎ－１）×Ｒ２^２＋Ｎ×Ｒ１×Ｒ２｝
／｛Ｒ１^２＋（Ｎ－１）×Ｒ２^２＋Ｎ×Ｒ１×Ｒ２｝（２）
ここで、Ｖ０’は、スイッチング素子７８がオンされた逆電圧印加回路７０（図では逆電圧印加回路Ｎと表記）の抵抗器７３の両端電圧である。

この等価回路から、逆電圧印加回路Ｎのサイリスタ７２が短絡故障した場合であっても、他の逆電圧印加回路のサイリスタ７２が短絡故障した場合であっても、Ｄ１の大きさＶ７３’は、Ｖ０’よりも低くなる。

逆電圧印加回路１～逆電圧印加回路（Ｎ－１）それぞれの抵抗器７３の両端の電圧を測定すれば、どの逆電圧印加回路７０のサイリスタ７２が短絡故障しているかを判定することもできる。

上述では、いずれかの逆電圧印加回路７０のスイッチング素子７８をオンすることによって、抵抗器７３の両端、すなわちサイリスタ７２の両端の電圧を検出することによって、図３（ａ）および図３（ｂ）の等価回路を得ている。ハイサイド側のスイッチング素子７８をオンすることに代えて、ローサイド側のスイッチング素子７５をオンすることによっても、Ｒ１≫Ｒ２の場合には、等価回路は多少異なるが、式（１）、（２）と同じ結果を得ることができる。

また、抵抗器８１～８４の抵抗値がそれぞれ異なる値であっても、式（１）、（２）に相当する数式を導出して、適切なしきい値を求めることができる。

本実施形態の直流遮断装置１０の効果について説明する。
本実施形態の直流遮断装置１０は、各スイッチング素子、ダイオード、およびサイリスタ７２に、それぞれ並列に抵抗器を備えている。これら抵抗器の抵抗値は、並列接続されている素子のオフ状態の抵抗値に比べて十分低く設定されている。また、サイリスタに並列に接続された抵抗器の抵抗値は、各スイッチング素子およびダイオードにそれぞれ並列に接続された抵抗器の抵抗値よりも十分低い値に設定されている。

そのため、機械遮断器４０が閉じている状態で、スイッチング素子７５，７８のうちのいずれかをオンすることによって、各逆電圧印加回路７０のサイリスタ７２の短絡故障の有無を、抵抗器７３の両端の電圧を測定することで判定することができるようになる。

各抵抗器７３，８１～８４は、逆電圧印加回路７０の動作の安定化のために用いられているので、新たに部品を追加することなく、サイリスタ７２の短絡故障の有無の判定が可能になる。

本実施形態では、直流遮断装置１０が通常の動作において、機械遮断器４０，５０が閉じているときに、サイリスタ７２の短絡故障の有無を判定することができるので、直流遮断装置１０が接続された電力系統等を停止することなく、事前にサイリスタ７２の短絡故障の有無を判定することができる。

抵抗器８１～８４の抵抗値は、通常の場合には、可能な限りにおいて十分大きな値に設定されているので、サイリスタ７２の短絡故障のテストを行う場合にもほとんど電力損失を発生させることがない。

いずれかの逆電圧印加回路７０のサイリスタ７２の短絡故障を事前に判定することができるので、直流遮断装置１０を電力系統等の基幹系に用いた場合であっても、サイリスタ７２の故障による電力系統の停止を防止することができ、安定な電力供給を実現することができる。

（第２の実施形態）
上述した第１の実施形態では、直流遮断装置１０は、端子１１ａから端子１１ｂへの一方向の直流電流を遮断する。以下の実施形態では、両方向に直流電流を流し得るように拡張された直流遮断装置について説明する。
図４（ａ）は、本実施形態に係る直流遮断装置を例示するブロック図である。図４（ｂ）は、本実施形態の直流遮断装置の一部を例示する回路図である。

図４（ａ）に示すように、本実施形態の直流遮断装置２１０では、上述の他の実施形態の場合と異なる逆電圧印加回路２７０を備える。逆電圧印加回路２７０の具体例は、図４（ｂ）に示されている。逆電圧印加回路２７０は、上述の他の実施形態の場合と同様に、機械遮断器４０が遮断する際に流れている電流を打ち消すように、逆電圧を機械遮断器４０に印加する。逆電圧印加回路２７０は、打ち消す電流に応じた逆電圧を発生できるように、複数個直列接続されている。逆電圧印加回路２７０は、端子２７１ａ，２７１ｂを介して、それぞれ直列に接続されている。

直流遮断装置２１０は、端子２１１ａ，２１１ｂを介して、直流線路に接続される。上述したように、本実施形態では、端子２１１ａ，２１１ｂ間のどちら向きに直流電流が流れてもよい。

双方向の電流に対応するために、本実施形態では、遮断回路２０は逆直列に接続されている。つまり、この例では、隣接して直列接続された２つの遮断回路２０では、端子２２ａ同士が接続されている。その場合の他方の端子２２ｂは、反対側に隣接して直列接続された遮断回路の端子２２ｂ同士が接続されている。この例では、直列接続された端部の逆電圧印加回路２７０の端子２２ｂが、直流遮断装置２１０の端子２１１ａ，２１１ｂにそれぞれ接続されている。端部の逆電圧印加回路の端子２２ａを介して、端子２１１ａ，２１１ｂに接続するようにしてももちろんよい。

制御部２６０は、端子２１１ｃを介して、電流検出器に接続され、双方向の遮断電流を検出する。制御部２６０は、端子２１１ｄを介して、逆電圧印加回路２７０のサイリスタの短絡故障の有無を検査するための指令を受信し、結果を送信する。

図４（ｂ）に示すように、逆電圧印加回路２７０は、上述の他の実施形態の場合のダイオード７６，７７をスイッチング素子２７６，２７７に置き換えたものである。また、双方向の直流電流に対応するため、サイリスタ７２は逆並列に接続されている。

本実施形態では、両方向に流れ得る電流のうちいずれの方向に流れる電流が遮断すべき電流に達した場合であっても、逆電圧印加回路２７０は、その電流を打ち消すために印加する逆電圧を発生することができる。

遮断すべき直流電流が端子２１１ａから端子２１１ｂに流れている場合には、スイッチング素子７５，７８がオンする。スイッチング素子２７６，２７７はオフしている。これにより、逆電圧印加回路２７０は、端子２７１ａから端子２７１ｂに向かって高くなる直流電圧を出力する。遮断すべき直流電流が端子２１１ｂから端子２１１ａに流れている場合には、スイッチング素子２７６，２７７がオンし、スイッチング素子７５，７８がオフする。これにより、逆電圧印加回路２７０は、端子２７１ｂから端子２７１ａに向かって高くなる直流電圧を出力する。

本実施形態でも上述の他の実施形態の場合と同様に、通常の動作モードにおいてテストモードが起動される。テストモードでは、制御部２６０は、直列接続された逆電圧印加回路２７０のうちのいずれかに対して、テスト信号Ｇ１を送信する。テスト信号Ｇ１を受信する逆電圧印加回路２７０では、いずれかのスイッチング素子７５，２７６，２７７，７８をオンする。これにより、抵抗器７３，８１～８４の等価回路（図３（ａ）および図３（ｂ））が実現され、各抵抗器７３の両端電圧を測定することによって、サイリスタ７２の短絡故障の有無を判定することができる。

本実施形態では、双方向の直流電流に対応するため、最初に遮断する回路は、逆直列に接続する必要のある半導体式スイッチよりも、機械遮断器４０であることがより好ましい。このような場合であっても、上述の他の実施形態の場合と同様に、簡素な変更でサイリスタの短絡故障の有無を判定することができる。

以上説明した実施形態によれば、電流を流さずに逆電圧印加回路のバイパス回路の故障の有無を判定するためのデータを取得する直流遮断装置を実現することができる。

以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明およびその等価物の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。

１ａ，１ｂ直流回路、２直流線路、３電流検出器、１０，２１０直流遮断装置、２０遮断回路、２１半導体スイッチ回路、２３スナバ回路、２６アレスタ、４０，５０機械遮断器、６０，２６０制御部、７０，２７０逆電圧印加回路、７２サイリスタ、７３抵抗器、７４コンデンサ、７５，７８，２７６，２７７スイッチング素子、７６，７７ダイオード、８１～８４抵抗器、１００上位制御装置

Claims

直流線路に挿入され得る機械遮断器と、
前記機械遮断器に並列に接続され、前記機械遮断器が遮断されるときに流れている電流を打ち消すように前記機械遮断器の両端に逆電圧を印加するように直列接続された複数の逆電圧印加回路と、
前記機械遮断器および前記複数の逆電圧印加回路の動作を制御する制御信号を生成する制御部と、
を備え、
前記複数の逆電圧印加回路は、
第１抵抗器と、
前記第１抵抗器に直列に接続された第２抵抗器と、
第３抵抗器と、
前記第３抵抗器に直列に接続された第４抵抗器と、
前記第１抵抗器および前記第２抵抗器の直列回路、ならびに、前記第３抵抗器および前記第４抵抗器の直列回路に並列に接続され、直流電圧が印加されたコンデンサと、
前記第１抵抗器および前記第２抵抗器の接続ノードに接続された第１端子と、
前記第３抵抗器および前記第４抵抗器の接続ノードに接続された第２端子と、
前記第１端子と前記コンデンサの低電位側の端子との間に主端子で接続された第１スイッチング素子と、
前記コンデンサの高電位側の端子と前記第２端子との間に主端子で接続された第２スイッチング素子と、
前記第１端子と前記第２端子との間に接続され、前記第１～第４抵抗器のいずれの抵抗値よりも小さい抵抗値を有する第５抵抗器と、
前記第１端子にアノード端子が接続され、前記第２端子にカソード端子が接続された第１サイリスタと、
をそれぞれ含み、
前記制御部は、
前記機械遮断器が閉じており、前記逆電圧印加回路が前記逆電圧を出力していない場合に、
前記複数の逆電圧印加回路のうちの１つの逆電圧印加回路の前記第１スイッチング素子または前記第２スイッチング素子をターンオンし、
前記１つの逆電圧印加回路の前記第５抵抗器の両端の電圧を検出する直流遮断装置。
前記第１～第４抵抗器は、同一の値の抵抗値を有する請求項１記載の直流遮断装置。
前記制御部は、
前記複数の逆電圧印加回路の前記第５抵抗器の両端の電圧をそれぞれ検出する請求項１または２に記載の直流遮断装置。
前記複数の逆電圧印加回路のそれぞれは、
前記コンデンサの高電位側の端子と前記第１端子との間に主端子で接続された第３スイッチング素子と、
前記第２端子と前記コンデンサの低電位側の端子との間に主端子で接続された第４スイッチング素子と、
前記第１端子にカソード端子が接続され、前記第２端子にアノード端子が接続された第２サイリスタと、
をさらに含み、
前記制御部は、
前記機械遮断器が閉じており、前記逆電圧印加回路が前記逆電圧を出力していない場合に、
前記複数の逆電圧印加回路のうちの１つの逆電圧印加回路の前記第１～第４スイッチング素子のいずれかをターンオンし、
前記１つの逆電圧印加回路の前記第５抵抗器の両端の電圧を検出する請求項１～３のいずれか１つに記載の直流遮断装置。