JP7030331B2

JP7030331B2 - Ａｅセンサ素子及びａｅセンサ

Info

Publication number: JP7030331B2
Application number: JP2018062008A
Authority: JP
Inventors: 一夫武藤; 秀和大西
Original assignee: River Eletec Corp
Current assignee: River Eletec Corp
Priority date: 2018-03-28
Filing date: 2018-03-28
Publication date: 2022-03-07
Anticipated expiration: 2038-03-28
Also published as: JP2019174254A

Description

本発明は、被測定物に直接取付けて種々の周波数成分を有する振動波を検出するアコーステックエミッション（ＡＥ）センサ、及びこのＡＥセンサに用いられるＡＥセンサ素子に関する。

従来、この種のＡＥセンサとして特許文献１に示される振動波センサが知られている。この振動波センサは、半導体シリコン基板の一部に一体形成したセンサ素子を備えている。このセンサ素子は、複数のカンチレバーを並設している。そして、それぞれのカンチレバーは、異なる共振周波数を有するように寸法設定されている。また、各カンチレバーは、それぞれの根元部近傍の一面に、検知部としてのピエゾ抵抗を備えている。そして、各別のピエゾ抵抗の抵抗値の変化が、出力回路の出力として各別に検出され、振動波に含まれる周波数毎の振動レベルとして得られる。

特開２０００‐２０５９４０号公報

しかしながら、上記従来の振動波センサにあっては、半導体シリコン基板が用いられ、この半導体基板に一体形成されたセンサ素子の各カンチレバーの一面に設けたピエゾ抵抗の抵抗値を測定するものであるため、経年劣化などによる抵抗値の変化などによって検出精度に誤差が生じ、波動波センサとしての長期的な安定性に欠けるおそれがあった。また、ピエゾ抵抗から抵抗値を検出するためには、常に所定のバイアス電圧を印加する直流電源が必要となる。そのため、例えば被測定物の振動変位量を長期間に亘って継続的に測定するような場合、直流電源の設置などで振動波センサの適用範囲が制約を受けるおそれがあった。

そこで本発明は、上記従来の課題を解決するために、水晶材によって形成され、この水晶材が持つ特有の圧電効果を利用して共振強度を検出するＡＥセンサ及びＡＥセンサ素子を提供するものである。

上記課題を解決するために、本発明に係るＡＥセンサ素子は、板状の水晶材によって形成され、少なくとも１本の共振子の表面と裏面にそれぞれ４本ずつの溝部が対向するように設けられた共振子を備え、各溝部の内周面には電極膜が形成され、前記共振子の表面と裏面に設けられたそれぞれ２本ずつの溝部に隣接して１本の電界遮断溝が設けられ、該電界遮断溝は内周面に前記電極膜を有しない。

また、本発明に係るＡＥセンサ素子は、前記溝部が１本の共振子の表面及び裏面の長手方向に一又は二以上形成される。

また、本発明に係るＡＥセンサ素子は、第１のＡＥセンサ素子と第２のＡＥセンサ素子とを備え、第１のＡＥセンサ素子と第２のＡＥセンサ素子は、それぞれのベース部から延びる複数の共振子が互いに向かい合わせの状態で配置される。

また、本発明に係るＡＥセンサは、前記ＡＥセンサ素子と、ＡＥセンサ素子を収容するケースと、を有する。さらに、前記ケース内にはＡＥセンサ素子から出力された検出信号を処理する電子回路が配置されることがある。

本発明に係るＡＥセンサ素子は、板状の水晶材によって形成され、複数の共振子に形成された溝部の内周面に電極膜が形成されているので、各共振子が共振時に生じる歪で発生した圧電電流変化を高感度で検出することができる。

また、本発明に係るＡＥセンサは、水晶材が持つ特有の圧電効果を利用して共振強度を検出しているので、長期に亘って検出精度に誤差が生じにくく、波動波センサとしての長期的な安定性が図られる。また、本発明に係るＡＥセンサによれば、検出信号を出力させるための電源を特に必要としないので、ＡＥセンサとしての適用範囲が広がると共に使い勝手が非常に良いものとなる。

本発明の第１実施形態に係るＡＥセンサ素子の正面図である。共振子がＸ軸方向に屈曲振動するときの溝部と電極配置を示す、図１中II－II断面図である。共振子がＺ軸方向に屈曲振動するときの溝部と電極配置を示す断面図である。共振子がＸ軸とＺ軸の二方向に屈曲振動するときの溝部と電極配置を示す断面図である。電界遮断溝部を有する共振子がＺ軸方向に屈曲振動するときの溝部と電極配置を示す断面図である。本発明の第２実施形態に係るＡＥセンサ素子の正面図である。本発明の一実施形態に係るＡＥセンサの斜視図である。図７のVIII－VIII断面図である。電子回路の一構成例を示すブロック図である。

以下、本発明に係るＡＥセンサ素子及びＡＥセンサ素子を用いたＡＥセンサの実施形態を図面に基づいて詳細に説明する。なお、図面は、本発明のＡＥセンサ素子及びＡＥセンサ素子を用いたＡＥセンサを模式的に表したものである。これらの実物の寸法及び寸法比は、図面上の寸法及び寸法比と必ずしも一致していない。また、重複説明は適宜省略させることがあり、同一部材には同一符号を付与することがある。また、図１において示された本発明のＡＥセンサ素子は、電気軸をＸ軸、機械軸をＹ軸、光軸をＺ軸とした水晶材から形成されているが、完全に一致する必要はない。以下、同様である。さらに、本発明の技術的範囲は以下で説明する各実施の形態には限定されず、特許請求の範囲に記載された発明とその均等物に及ぶ点に留意されたい。

図１及び図２には本発明の第１実施形態に係るＡＥセンサ素子１が示される。このＡＥセンサ素子１は、板状の水晶材によって形成されるベース部２及びベース部２から一方向延びる複数の共振子３を備えている。複数の共振子３は屈曲振動モードを備え、それぞれが異なる周波数の振動波に対して共振するように寸法設定されている。この実施形態では長さの異なる５本の共振子３を順番に並べているが、本数は用途に応じて適宜選択することができ、また並べる順番も自由である。共振子３は寸法の長い方が低い周波数の振動波に対して共振し、寸法が短くなるのにしたがって高い周波数の振動波に対して共振する。センサの精度は、各共振子３の周波数を、設計値に対して±２０ｐｐｍ以内に調整することが望ましい。周波数の調整は、例えば各共振子３の先端部の質量を調整することで行われる。

前記各共振子３は溝部４を有している。この溝部４は、共振子３の表面３ａ及び裏面３ｂの長手方向に１本ずつ形成されるものである。溝部４の長さ、幅、深さは、適宜選択される。前記溝部４の内周面には電極膜５が形成されている。電極膜５は、各共振子３が共振する際に生じる歪を電流値として検出するもので、この実施形態では共振子３の両側面３ｃにも一対の電極膜６が形成されている。

前記ベース部２には、前記共振子３の溝部４に形成される電極膜５と共振子３の両側面３ｃに形成される電極膜６が互いに極性の異なる電極となるように一対の電極端子７ａ，７ｂが形成されている。この電極端子７ａ，７ｂは、それぞれ共振子３に設けられる。そして、共振子３の溝部４に形成された電極膜５が一方の電極端子７ａに接続され、共振子３の両側面３ｃに形成された電極膜６が他方の電極端子７ｂに接続されている。本実施形態では各共振子３が共振時に生じる歪が電流を発生させ、共振強度に応じた電流を前記電極膜５，６によって検出する。なお、他方の電極端子７ｂを形成することなく、極性の異なる他方の電極をグランドとして共通化することも可能である。

上記構成からなるＡＥセンサ素子１は、フォトリソ加工などによって、板状の水晶材から形成することができる。フォトリソ工程においてマスクパターンを形成し、水晶エッチングを施すことによって、ベース部２及びベース部２から一方向に延びる複数の共振子３を形成することができる。共振子３に形成される溝部４の細い凹部形状もフォトリソ工程の中で形成することができる。そのため、ＡＥセンサ素子１の小型化を実現することができると共に、多数の共振子３を有する多チャンネル化も容易に形成可能である。図１に示されるＡＥセンサ素子１は、ベース部２の下部２ａ（ハッチング部分）を被測定物などに直接貼り付けることで、ＡＥセンサ素子１そのものをＡＥセンサとして機能させることもできる。また、ケース内にＡＥセンサ素子１を収容したＡＥセンサを被測定物に取付けて測定することもある。この場合、ケース内にＡＥセンサ素子１からの検出信号を処理する電子回路を収容することも可能である。

また、本発明のＡＥセンサ素子１は、図３に示したように、１本の共振子３の表面３ａと裏面３ｂにそれぞれ２本の溝部４ａを形成することもできる。各溝部４ａの溝幅は、１本の溝部４の場合に比べて狭くなるが、２本の溝部４ａに形成される一対の電極膜５ａを互いに極性の異なる電極となるように設定することで、Ｚ軸方向の振動に対する共振子３の共振強度に応じた電流を検出することができる。

また、本発明のＡＥセンサ素子１は、図４に示したように、１本の共振子３の表面３ａと裏面３ｂにそれぞれ２本の溝部４ａを形成すると共に、共振子３の両側面３ｃに電極膜６ａを設けることもできる。この場合には、４本の溝部４ａのうち、３本の溝部４ａに形成される電極膜５ａと、残りの１本と共振子３の両側面３ｃに形成される一対の電極膜６ａとを互いに極性の異なる電極となるように設定することで、Ｘ軸とＺ軸の二軸方向の振動に対する共振子３の共振強度に応じた電流を検出することができる。

さらに、本発明のＡＥセンサ素子１は、図５に示したように、１本の共振子３の表面３ａと裏面３ｂにそれぞれ４本の溝部４ｂと、１本の電界遮断溝４ｃを形成することもできる。各溝部４ｂの溝幅は２本の溝部４ａの場合よりさらに狭くなるが、各溝部４ｂの内周面には電極膜５ｂが形成される。電界遮断溝４ｃは、共振子３の中央部に形成されており、電極膜は設けられていない。この電界遮断溝４ｃによって、共振子３に発生する左右の電界が互いに影響を受けることがないようにしている。４本の溝部４ｂに形成される電極膜５ｂを互いに極性の異なる電極となるように設定することで、Ｚ軸方向の振動に対する共振子３の共振強度に応じた電流を検出することができる。

上記のように、各共振子３の表面３ａ及び裏面３ｂに１又は２以上の溝部４，４ａ，４ｂを形成し、各溝部４，４ａ，４ｂの内周面に各共振子３が共振時に生じる歪で発生した電流を検出するための電極膜５，５ａ，５ｂを形成したので、共振子３に歪が発生した時の圧電電流変化を高感度で検出することが可能となる。

図６には、本発明に係るＡＥセンサ素子の第２実施形態が示される。このＡＥセンサ素子１０は、第１のＡＥセンサ素子１１ａと第２のＡＥセンサ素子１１ｂとを備える。第１のＡＥセンサ素子１１ａと第２のＡＥセンサ素子１１ｂは、それぞれのベース部１２ａ，１２ｂから延びる４本の共振子１３ａ，１３ｂが互いに向かい合わせの状態で配置される。合計で８本の共振子１３ａ，１３ｂは、それぞれ異なる周波数の振動波に対して共振するように寸法設定されており、この実施形態では、第１のＡＥセンサ素子１１ａに形成される共振子１３ａの方で低い領域の周波数の振動を検出できるように長めに寸法設定され、第２のＡＥセンサ素子１１ｂに形成される共振子１３ｂの方で高い領域の周波数の振動を検出できるように短めに寸法設定されている。８本全ての共振子１３ａ，１３ｂには、前記実施形態と同様、表面及び裏面に溝部１４ａ，１４ｂが形成され、各溝部１４ａ，１４ｂの内周面には電極膜１５ａ，１５ｂが形成される。

上記ＡＥセンサ素子１０は、先の実施形態と同様、フォトリソ加工などによって、板状の水晶材から周囲のフレームと一体に形成することができる。なお、ＡＥセンサ素子１０に設けられる共振子１３ａ，１３ｂが８本に限定されないことは勿論である。

図７及び図８には上記ＡＥセンサ素子１を用いたＡＥセンサ２０の一実施形態が示されている。このＡＥセンサ２０は、ＡＥセンサ素子１と、ＡＥセンサ素子１を収容するケース２１と、ケース２１のキャビティ２４内に配置される電子回路２２とを有している。ＡＥセンサ素子１は、前述したように、板状の水晶材をフォトリソ加工することで、周囲のフレーム２３と一体に形成することができる。また、ケース２１は上ケース２１ａと下ケース２１ｂとによって形成され、ケース２１のキャビティ２４内にＡＥセンサ素子１を配置している。また、図９に示されるように、電子回路２２は、増幅回路、整流回路、平滑回路、電圧判定回路、電圧信号回路、信号処理回路、無線回路などで構成され、ＡＥセンサ素子１から出力された検出信号を選択的に信号処理する。ＡＥセンサ２０は、ＡＥセンサ素子１と、ＡＥセンサ素子１で検出された出力信号を処理する電子回路２２とを一つのケース２１にパッケージしたものであり、取り扱いが容易である。また、ケース２１にはＡＥセンサ２０の電源として小形電池が収容される場合もある。なお、電子回路２２をケース２１の外部に設置することも可能である。この場合にはＡＥセンサ２０はケース２１内にＡＥセンサ素子１のみ、又はＡＥセンサ素子１と小形電池を収容しただけの構成となる。また、必要に応じて電源線、グランド線、信号線などを引き出すための引出孔がケース２１に設けられる場合がある。

図９には電子回路２２のブロック図が示されている。ＡＥセンサ素子１から出力された検出信号は増幅回路で電圧が増幅されたのち整流回路において整流される。検出信号をデジタルデータとして処理する場合には平滑回路を経てから電圧判定回路に送られる。ここで電圧判定された信号は、信号処理回路において外部に送り出すための信号に処理され、無線回路を通じて、又は信号線を介して外部に送られる。信号処理回路での信号処理は、例えばコンパレータなどのような簡単な回路を用いて処理する場合や、デジタルシグナルプロセッサなどのような複雑な回路を用いて処理する場合などが考えられる。一方、ＡＥセンサ素子１からの検出信号を振幅データとして処理する場合には、平滑回路を経てから電圧信号回路に送られる。ここで電圧信号に変換されてから信号処理回路において信号処理される。なお、電子回路２２はＩＣ化されていることが望ましい。

図７に示したＡＥセンサ２０は、ウエハレベルパッケージによって形成することができる。研磨されたウエハ状の水晶基材を３枚積層し、上下２枚の水晶基材にキャビティ２４を形成し、このキャビティ２４内にＡＥセンサ素子１と電子回路２２が配置される。上下２枚の水晶基材が上ケース２１ａと下ケース２１ｂを形成し、その間に挟まれた水晶基材にＡＥセンサ素子１が形成される。このようにして積層された３枚のウエハ状の水晶基材をケースごとにダイシングすることによって、ＡＥセンサ２０をパッケージ化することができる。ＡＥセンサ２０をウエハレベルパッケージにした場合には、ケースの外表面が研磨されているので、被測定物にＡＥセンサ２０を密着させることができ、検出感度と精度の向上につながる。

１，１０ＡＥセンサ素子
２，１２ａ，１２ｂベース部
２ａベース部の下部
３，１３ａ，１３ｂ共振子
３ａ表面
３ｂ裏面
３ｃ両側面
４，４ａ，４ｂ，１４ａ，１４ｂ溝部
４ｃ電界遮断溝
５，５ａ，５ｂ，１５ａ，１５ｂ溝部の電極膜
６，６ａ側面の電極膜
７ａ正極端子
７ｂ負極端子
１１ａ第１のＡＥセンサ素子
１１ｂ第２のＡＥセンサ素子
１６，２３フレーム
２０ＡＥセンサ
２１ケース
２１ａ上ケース
２１ｂ下ケース
２２電子回路
２４キャビティ

Claims

板状の水晶材によって形成され、少なくとも１本の共振子の表面と裏面にそれぞれ４本ずつの溝部が対向するように設けられた共振子を備え、各溝部の内周面には電極膜が形成され、前記共振子の表面と裏面に設けられたそれぞれ２本ずつの溝部に隣接して１本の電界遮断溝が設けられ、該電界遮断溝は内周面に前記電極膜を有しないＡＥセンサ素子。
請求項１に記載のＡＥセンサ素子と、ＡＥセンサ素子を収容するケースと、を有するＡＥセンサ。
前記ＡＥセンサ素子及びケースがウエハレベルパッケージからなる請求項２に記載のＡＥセンサ。