JP7027116B2 - 液体吐出装置 - Google Patents
液体吐出装置 Download PDFInfo
- Publication number
- JP7027116B2 JP7027116B2 JP2017205092A JP2017205092A JP7027116B2 JP 7027116 B2 JP7027116 B2 JP 7027116B2 JP 2017205092 A JP2017205092 A JP 2017205092A JP 2017205092 A JP2017205092 A JP 2017205092A JP 7027116 B2 JP7027116 B2 JP 7027116B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- voltage
- signal
- analog switch
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Description
近年、上記の液体吐出装置に対して、記録ムラのない高画質な画像を高速に記録することが求められており、それに伴い、多数の吐出口を高密度で配置し、かつ、吐出口間の吐出特性のばらつきを小さくすることが求められている。しかしながら、吐出口間の吐出特性のばらつきが小さい液体吐出ヘッドには、製造が難しく、製造コストの上昇や歩留まりの低下などが生じるという問題がある。
上記の問題に対して、エネルギー発生素子を駆動するための駆動電圧を補正することで、各吐出口から吐出される液体の吐出量を調整して、吐出口間の吐出特性に製造上のばらつきがある場合でも、高画質な画像を実現することが可能な技術が提案されている。
特許文献1には、波形がそれぞれ異なる複数の駆動電圧を生成し、吐出口ごとに設けられたセレクタを用いて、複数の駆動電圧の中からエネルギー発生素子に供給する駆動電圧を選択するインクジェット記録装置が開示されている。
また、特許文献2には、波形がそれぞれ異なる複数の駆動電圧を生成し、吐出口ごとに駆動電圧と同じ数だけ設けられたアナログスイッチを用いて、複数の駆動電圧の中からエネルギー発生素子に供給する駆動電圧を選択する駆動装置が開示されている。
また、一般的に、急峻に変化する波形を有する駆動電圧を用いて容量性負荷であるピエゾ素子を正常に駆動させるためには、波形なまりのない駆動電圧をピエゾ素子に印加する必要がある。
特許文献2には、アナログスイッチとして、NMOS(N型MOS(Metal-Oxide-Semiconductor-Field-Efect)トランジスタ)およびPMOS(P型MOSトランジスタ)で形成されたトランスファゲートが使用されている。このようなアナログスイッチを用いて波形なまりのない駆動電圧をピエゾ素子に印加するためには、トランスファゲートを形成するNMOSおよびPMOSとして、面積が大きいトランジスタが必要になる。したがって、特許文献2に記載の技術は、面積の大きいトランジスタを2つ用いたアナログスイッチを吐出口ごとに駆動電圧の数と同じだけ実装する必要がある。このため、大きい面積の基板が必要となり、コストが増加するという問題がある。
(第1の実施形態)
図1は、本発明の第1の実施形態の液体吐出装置の要部の構成を示す図である。図1では、液体吐出装置の要部として、インクなどの液体を吐出する液体吐出ヘッド100aと、液体吐出ヘッド100aを駆動する駆動装置100bとが示されている。
液体吐出ヘッド100aは、液体を吐出する複数の吐出口(図示せず)と、吐出口ごとに設けられた複数の圧力室(図示せず)と、吐出口ごと(圧力室ごと)に設けられた複数のピエゾ素子(圧電素子)110とを有する。圧力室は、吐出口から吐出する液体を蓄える。
ピエゾ素子110は、駆動装置100bからの駆動電圧に応じて、吐出口から液体を吐出するためのエネルギーを発生させるエネルギー発生素子である。具体的には、ピエゾ素子110は、駆動電圧に応じて圧力室の容積を変化させて、圧力室内の液体を吐出口から吐出する。駆動電圧の振幅が大きいほど、ピエゾ素子110が生成するエネルギーが大きくなり、液体の吐出量が増加する。
ピエゾ素子110の一端は、駆動装置100bと電気的に接続され、他端は、共通化されて接地されている。ピエゾ素子110における駆動装置100bと接続された一端に、駆動装置100bから駆動電圧が供給(印加)される。
駆動装置100bは、液体吐出ヘッド100aの各ピエゾ素子110に駆動電圧を供給することで各ピエゾ素子110を駆動して、各吐出口から液体を吐出させる。本実施形態では、駆動装置100bは、波形がそれぞれ異なる複数の駆動信号を生成し、ピエゾ素子110のそれぞれに対して複数の駆動信号のいずれかを駆動電圧として供給する。
駆動装置100bは、描画制御回路101と、電圧生成回路102と、駆動回路103とを有する。
描画制御回路101は、電圧生成回路102および駆動回路103を制御して、ピエゾ素子110のそれぞれに供給する駆動電圧を調整する制御部である。具体的には、描画制御回路101は、動作命令を電圧生成回路102に出力することで、電圧生成回路102を制御する。また、描画制御回路101は、記録する画像と予め保持した補整用データとに応じた論理信号を生成し、その論理信号を駆動回路103に出力することで駆動回路103を制御する。
補整用データは、吐出口から吐出される液体の量を調整して、吐出口間の吐出特性(駆動電圧と吐出量の関係)のばらつきを補正するためのデータである。補整用データは、具体的には、液体を吐出する吐出時(ピエゾ素子110を駆動する駆動時)にピエゾ素子110に供給する駆動電圧を吐出口ごと(ピエゾ素子110ごと)に示す。
論理信号は、記録データDATAと、クロックCLKと、ラッチ信号LTと、タイミング信号SELとを有する。記録データDATAは、記録する画像を示す。具体的には、記録データDATAは、ピエゾ素子110に供給する駆動電圧をピエゾ素子110ごとに(吐出口ごとに)示す。また、記録データDATAは、本実施形態では、1ピエゾ素子110当たり(1吐出口当たり)2ビットのシリアルデータ(シリアル方式のデータ)である。タイミング信号SELは、ピエゾ素子110に供給する駆動電圧を切り替えるタイミングを示す。
電圧生成回路102は、描画制御回路101からの動作命令に従って、波形が異なる複数の駆動信号を生成し、その複数の駆動信号を駆動回路103に出力する生成部である。本実施形態では、電圧生成回路102は、波形が異なる2種類の駆動信号1および2を生成する。
駆動回路103は、シフトレジスタ104と、ラッチ回路105と、デコーダ106と、スイッチ部107とを有する。
シフトレジスタ104は、描画制御回路101からの記録データDATAをクロックCLKに同期して取り込み、パラレルデータ(パラレル方式のデータ)である記録データ信号に変換して出力する。記録データ信号は、記録データDATAと同様に、1ピエゾ素子110当たり2ビットのデータである。
ラッチ回路105は、シフトレジスタ104から出力された記録データ信号を、ラッチ信号LTに同期してラッチする。
デコーダ106は、ピエゾ素子110ごとに(吐出口ごとに)設けられる。各デコーダ106には、ラッチ回路105でラッチされた記録データ信号のうち、当該デコーダ106に対応するピエゾ素子110に供給する駆動電圧を示す2ビットのデータが入力される。各デコーダ106は、入力された2ビットのデータに応じて、スイッチ部107の状態(オンオフ)を切り替えるスイッチ信号を出力する。このとき、デコーダ106は、描画制御回路101からのタイミング信号SELに従って、出力するスイッチ信号を切り替える。
スイッチ部107は、ピエゾ素子110ごとに(吐出口ごとに)設けられる。各スイッチ部107には、同じピエゾ素子110と対応するデコーダ106からのスイッチ信号が入力される。各スイッチ部107は、入力されたスイッチ信号に応じて、電圧生成回路102からの駆動信号1および2のいずれかを駆動電圧として、液体吐出ヘッド100aのピエゾ素子110に出力(供給)する。
各スイッチ部107は、アナログスイッチ107aおよび107bを有する。アナログスイッチ107aおよび107bは、デコーダ106からのスイッチ信号に応じて状態(オンオフ)を切り替えることで、駆動信号1および2のそれぞれの出力と出力停止とを切り替える。
先ず、記録動作が開始されると、描画制御回路101は、記録する画像と保持している補整用データとに基づいて論理信号を生成する。描画制御回路101は、論理信号に含まれる記録データDATAおよびクロックCLKを駆動回路103のシフトレジスタ104に出力する。
シフトレジスタ104は、描画制御回路101からの記録データDATAをクロックCLKに同期して取り込み、その取り込んだ記録DATAをパラレルデータの記録データ信号に変換してラッチ回路105に出力する。
描画制御回路101は、1吐出周期分の記録データDATA(吐出口分の記録データDATA)を出力すると、ラッチ信号LTをラッチ回路105に出力する。ラッチ回路105は、シフトレジスタ104からの記録データ信号を、ラッチ信号LTに同期してラッチし、そのラッチした記録データ信号をデコーダ106に出力する。なお、描画制御回路101は、ラッチ信号LTの出力後、次の吐出周期分の記録データDATAを出力する。
ラッチ信号を出力すると、描画制御回路101は、動作命令を電圧生成回路102に出力する。電圧生成回路102は、動作命令を受け付けると、波長が互いに異なる駆動信号1および2を生成して出力する。
動作命令を出力すると、描画制御回路101は、タイミング信号SELをデコーダ106に出力する。デコーダ106は、ラッチ回路105でラッチされた記録データ信号に応じたスイッチ信号を、タイミング信号SELに従って出力する。
アナログスイッチ107aおよび107bは、デコーダ106からのスイッチ信号に応じて状態を切り替えることで、電圧生成回路102からの駆動信号1および2のいずれかを駆動電圧として液体吐出ヘッド100aのピエゾ素子110に供給する。
以下、描画制御回路101によるスイッチ部107の制御についてより詳細に説明する。
先ず、駆動信号1および2についてより詳細に説明する。
図2は、電圧生成回路102で生成される2種類の駆動信号1および2を示す波形図である。図2(a)は駆動信号1を示し、図2(b)は駆動信号2を示す。
図2(a)に示す駆動信号1は、基準波形を有する基準駆動電圧をピエゾ素子110に供給した場合に、吐出量が予め定められた標準量未満となる吐出口から液体を吐出させるために使用する駆動信号である。基準駆動電圧は、所定の基準吐出特性を有する吐出口に対応するピエゾ素子110に供給された際に、その吐出口から標準量の液体が吐出される駆動電圧である。
図2(b)に示す駆動信号2は、基準駆動電圧をピエゾ素子110に供給した場合に、吐出量が標準量以上となる吐出口から液体を吐出させるために使用する第2の駆動信号である。
図示されたように駆動信号1および2は、液体を吐出する吐出周期と同じ周期の波形を有する。駆動信号1および2には、1周期内に、互いに電圧が異なる第1の電圧期間である異電圧期間と、互いに電圧が略等しい第2の電圧期間である同電圧期間とがある。本実施形態では、1吐出周期の中で、異電圧期間、同電圧期間の順に並んでいる。
また、駆動信号2は、駆動信号1と比べて振幅が小さい。上述したように駆動電圧の振幅が大きいほど吐出量が増加するため、ピエゾ素子110に供給する駆動電圧として駆動信号2を用いることで、駆動信号1を用いた場合と比べて吐出量を少なくすることが可能になる。このため、基準吐出特性を有する吐出口と比べて、駆動電圧に応じた吐出量が多い吐出口に対応するピエゾ素子110に駆動信号2を印加する。基準吐出特性を有する吐出口と比べて、駆動電圧に応じた吐出量が等しいか少ない吐出口に対応するピエゾ素子110に駆動信号1を印加する。これにより、各吐出口から吐出される吐出量を標準量に近付けることが可能になる。したがって、駆動信号1および2を吐出特性に応じて使い分けることによって、吐出口間の吐出特性のばらつきを抑制することが可能になる。
アナログスイッチ107aは、第1導電型のトランジスタと第2導電型のトランジスタとを備えたトランスファゲートである第1のアナログスイッチである。アナログスイッチ107bは、第1導電型または第2導電型のトランジスタを備えたトランスファゲートである第2のアナログスイッチである。本実施形態では、第1導電型はN型(Nチャネル)であり、第2導電型はP型(Pチャネル)である。
図3は、アナログスイッチ107aおよび107bの具体的な構成を示す図である。図3に示すようにアナログスイッチ107aは、NMOS(N型MOSトランジスタ)201と、PMOS(P型MOSトランジスタ)202と、インバータ203とを有する。
NMOS201およびPMOS202は互いに並列に接続されている。具体的には、NMOS201およびPMOS202のソースは、駆動信号1が入力される入力端子401と共通接続され、NMOS201およびPMOS202のドレインは、ピエゾ素子110と共通接続される。NMOS201のゲートは、スイッチ信号が入力される制御端子501と接続され、PMOS202のゲートは、インバータ203を介して制御端子501と接続される。
制御端子501に入力されるスイッチ信号がHレベルの場合、NMOS201およびPMOS202が共にオン、つまりアナログスイッチ107aがオンとなり、入力端子401に入力された駆動信号1が駆動電圧としてピエゾ素子110に供給される。一方、スイッチ信号がLレベルの場合、NMOS201およびPMOS202が共にオフ、つまりアナログスイッチ107aがオフとなり、駆動信号1のピエゾ素子110への供給が停止される。
また、アナログスイッチ107bは、NMOS301を有する。NMOS301のソースは、駆動信号2が入力される入力端子402と接続され、NMOS301のドレインは、ピエゾ素子110と接続され、NMOS301のゲートは、スイッチ信号が入力される制御端子502と接続される。
制御端子502に入力されるスイッチ信号がHレベルの場合、NMOS301がオン、つまりアナログスイッチ107bがオンとなり、入力端子401に入力された駆動信号2が駆動電圧としてピエゾ素子110に供給される。スイッチ信号がLレベルの場合、NMOS301がオフ、つまりアナログスイッチ107bがオフとなり、駆動信号2のピエゾ素子110への供給が停止される。
図4に示すように、アナログスイッチ107aがオン状態の場合、入力端子401に入力される入力電圧が低い領域では、NMOS201の抵抗値は閾値よりも低くなるが、PMOS202の抵抗値は閾値よりも高くなる。一方、入力電圧が高い領域では、NMOS201の抵抗値は閾値よりも高くなるが、PMOS202の抵抗値は閾値よりも低くなる。アナログスイッチ107aのオン抵抗値は、NMOS201およびPMOS202が互いに並列に接続されているため、入力電圧が低い領域でも、入力電圧が高い領域でも閾値未満にすることができる。
図5は、アナログスイッチ107aから出力される駆動電圧を示す図である。図5では、アナログスイッチ107aがオン状態のときに入力電圧として駆動信号1が入力された際の駆動電圧が示されている。
駆動信号1の電圧が低い領域1aでは、NMOS201のオン抵抗値が低いため、主にNMOS201から出力される電圧が駆動電圧としてピエゾ素子110に供給される。一方、駆動信号1の電圧が高い領域1bでは、PMOS202のオン抵抗値が低いため、主にPMOS202から出力される電圧が駆動電圧としてピエゾ素子110に供給される。このため、駆動電圧の波形は駆動信号1の波形と略等しくなり、駆動電圧のなまりを抑制することが可能になる。
図4の説明に戻る。アナログスイッチ107bのオン抵抗値は、NMOS301のオン抵抗値となるため、入力電圧に応じて閾値以上または閾値未満となる。具体的には、アナログスイッチ107bのオン抵抗値は入力電圧が小さい領域で閾値未満となり、入力電圧が大きい領域で閾値以上となる。したがって、アナログスイッチ107aがオン状態のときに入力電圧として駆動信号2が入力されると、駆動信号2の電圧が低い領域では、駆動電圧の波形は駆動信号2の波形と略等しくなり、駆動電圧のなまりを抑制することが可能になる。
上述したようにアナログスイッチ107aおよび107bは、デコーダ106から出力されたスイッチ信号に応じて状態が切り替えられる。また、デコーダ106は、描画制御回路101からのタイミング信号SELに従って、ラッチ回路105からの記録データ信号に応じたスイッチ信号を出力する。記録データ信号は、記録データDATAをパラレルデータに変換したものである。したがって、アナログスイッチ107aおよび107bの状態は、記録データDATAおよびタイミング信号SELに応じて切り替えられる。
表1は、記録データDATAの値と、タイミング信号SELの値と、アナログスイッチ107aおよび107bの状態と、ピエゾ素子110に供給される駆動電圧との関係を示す。表1において、SW1はアナログスイッチ107aの状態を示し、SW2はアナログスイッチ107bの状態を示す。
以下、記録データDATAにおいて、第1のビットデータB1および第2のビットデータB2が共にLレベルの場合、LLレベルと称する。また、第1のビットデータB1がLレベル、第2のビットデータB2がHレベルの場合、LHレベルと称し、第1のビットデータB1がHレベル、第2のビットデータB2がLレベルの場合、HLレベルと称する。なお、本実施形態では、第1のビットデータB1および第2のビットデータB2が共にHレベルとなることはない。
記録データDATAがLLレベルの場合、デコーダ106は、タイミング信号SELの値に関わらず、アナログスイッチ107aおよび107bの両方にLレベルのスイッチ信号を出力して、アナログスイッチ107aおよび107bをオフにする。この場合、駆動信号1も駆動信号2もピエゾ素子110には供給されず、液体の吐出は行われない。
記録データ信号がLHレベルの場合、デコーダ106は、タイミング信号SELの値に関わらず、アナログスイッチ107aにHレベル、アナログスイッチ107bにLレベルのスイッチ信号を出力する。これにより、アナログスイッチ107aがオンとなり、アナログスイッチ107bがオフとなる。したがって、アナログスイッチ107aおよび107bは、オンオフが駆動信号の1周期内で固定される第1の駆動モードで駆動することとなり、アナログスイッチ107aから駆動信号1が駆動電圧としてピエゾ素子110に供給される。
記録データ信号がHLレベルの場合、デコーダ106は、タイミング信号SELに応じてスイッチ信号を切り替える。
具体的には、タイミング信号SELがLレベルの場合、デコーダ106は、アナログスイッチ107aにLレベル、アナログスイッチ107bにHレベルのスイッチ信号を出力する。これにより、アナログスイッチ107aがオフとなり、アナログスイッチ107bがオンとなる。この場合、アナログスイッチ107bから駆動信号2が駆動電圧としてピエゾ素子110に供給される。
また、タイミング信号SELがHレベルの場合、デコーダ106は、アナログスイッチ107aにHレベル、アナログスイッチ107bにLレベルのスイッチ信号を出力する。これにより、アナログスイッチ107aがオンとなり、アナログスイッチ107bがオフとなる。この場合、アナログスイッチ107aから駆動信号1が駆動電圧としてピエゾ素子110に供給される。
したがって、アナログスイッチ107aおよび107bは、オンオフが駆動信号の1周期内に切り替えられる第2の駆動モードで駆動することになる。
図6(a)に示すように、電圧生成回路102は、1吐出周期の中で、異電圧期間、同電圧期間の順に並んだ波形を有する駆動信号1および2を生成する。描画制御回路101は、タイミング信号SELの値を、駆動信号1および2の1吐出周期内に変化させる。具体的には、描画制御回路101は、タイミング信号SELの値を、異電圧期間中はLレベルに設定し、同電圧期間にLレベルからHレベルに変化させ、さらに同じ同電圧期間にHレベルからLレベルに戻す。
図6(b)は、記録データDATAがLHレベルの場合における、ピエゾ素子110に供給される駆動電圧を示す。記録データDATAがLHレベルの場合、タイミング信号SELの値に関わらず、アナログスイッチ107aがオン、かつ、アナログスイッチ107bがオフであるため、駆動信号1がアナログスイッチ107aから駆動電圧として出力される。
図6(c)は、記録データ信号がHLレベルの場合における、ピエゾ素子110に供給される駆動電圧を示す。記録データ信号がHLレベルの場合、吐出周期が開始した時点では、タイミング信号SELがLレベルのため、アナログスイッチ107aがオフ、かつ、アナログスイッチ107bがオンとなる。このため、アナログスイッチ107bから駆動信号2が駆動電圧として出力される。その後、タイミング信号SELがHレベルになると、アナログスイッチ107aがオン、かつ、アナログスイッチ107bがオフになり、アナログスイッチ107aから駆動信号1が駆動電圧として出力される。
したがって、1吐出周期における駆動電圧は、タイミング信号SELがLレベルである期間の駆動信号2とタイミング信号SELがHレベルである期間の駆動信号1とが合体した波形を有することなる。タイミング信号SELがLレベルからHレベルに変化するタイミングは、異電圧期間の後の同電圧期間であるため、1吐出周期における駆動電圧は駆動信号2と同じ波形となる。
以上により、記録データDATAがLHレベルの場合、ピエゾ素子110には、振幅の大きい駆動信号1が駆動電圧として供給され、記録データDATAがHLレベルの場合、ピエゾ素子110には、振幅の小さい駆動信号2が駆動電圧として供給される。このため、駆動信号1および2を吐出特性に応じて使い分けることが可能になり、吐出口間の吐出特性のばらつきを抑制することが可能になる。
また、アナログスイッチ107bは上述したように駆動信号2の電圧が高い領域では、NMOS301のオン抵抗値が高くなり、出力される駆動電圧がなまる恐れがある。このため、描画制御回路101は、NMOS301のオン抵抗値が閾値以上となる第1の抵抗期間にアナログスイッチ107bをオフとし、NMOS301のオン抵抗値が閾値未満となる第2の抵抗期間にアナログスイッチ107bをオンとすることが望ましい。つまり、描画制御回路101は、タイミング信号SELの値を、第2の抵抗期間にLレベルからHレベルに変化させることが望ましい。
また、アナログスイッチ107aおよび107bの状態が駆動信号1および2が同電圧期間で切り替わる。このため、アナログスイッチ107aおよび107bの切り替えによりピエゾ素子110に印加される電圧が急激に変化し、過大な電流がピエゾ素子110に流れることを抑制することが可能になる。
図7は、駆動信号1および2の別の例を示す図である。図7(a)に示す駆動信号1は、図6で示した駆動信号1と同じ波形を有する。図7(b)に示す駆動信号2は、タイミング信号SELがLレベルの期間では、図6に示した駆動信号2と同じ波形を有するが、タイミング信号SELがHレベルの期間では、図6に示した駆動信号2と異なる波形を有する。
具体的には、駆動信号1および2は、1吐出周期の中で、異電圧期間P1、同電圧期間P2、異電圧期間P3、同電圧期間P4の順に並んだ波形を有する。この場合、描画制御回路101は、タイミング信号SELの値を、同電圧期間P2にLレベルからHレベルに変化させ、同電圧期間P4にHレベルからLレベルに戻す。これにより、記録データ信号がHLレベルの場合における1吐出周期分の駆動電圧は図6に示した駆動信号2と同じ波形となる。
図8および図9は、駆動信号の数およびアナログスイッチの数が3の場合における駆動信号とスイッチ部107とを示す図である。
図8では、3種類の駆動信号1~3が示されている。駆動信号1~3は、図6の例と同様に、1吐出周期の中で、異電圧期間、同電圧期間の順に並んだ波形を有する。
駆動信号1および2は、図6に示した波形と同じ波形を有する。駆動信号3は、駆動信号1と比べて振幅が大きい。このため、駆動電圧に応じた吐出量が少ない吐出口に対応するピエゾ素子110に駆動信号3を印加することで、吐出量を標準量に近付けることが可能になる。したがって、駆動信号1~3を吐出特性に応じて使い分けることによって、吐出口間の吐出特性のばらつきをさらに抑制することが可能になる。
図9は、3つのアナログスイッチ107a~107cの構成を示す図である。アナログスイッチ107aおよび107bは、図3に示した構成を同じ構成を有する。
アナログスイッチ107cは、アナログスイッチ107bと同様に第2のアナログスイッチである。具体的には、アナログスイッチ107cは、NMOS302を有する。NMOS302のソースは、駆動信号3が入力される入力端子403と接続され、NMOS302のドレインは、ピエゾ素子110と接続され、NMOS302のゲートは、スイッチ信号が入力される制御端子503と接続される。
記録データDATAが第1のビットデータB1および第2のビットデータB2が共にHレベルとなるHHレベルの場合、デコーダ106は、タイミング信号SELに応じて以下のようにスイッチ信号を切り替える。
つまり、タイミング信号SELがLレベルの場合、デコーダ106は、アナログスイッチ107aおよび107bにLレベル、アナログスイッチ107cにHレベルのスイッチ信号を出力する。これにより、アナログスイッチ107aおよび107bがオフとなり、アナログスイッチ107cがオンとなる。この場合、アナログスイッチ107cから駆動信号3が駆動電圧としてピエゾ素子110に供給される。
また、タイミング信号SELがHレベルの場合、デコーダ106は、アナログスイッチ107aにHレベル、アナログスイッチ107bおよび107cにLレベルのスイッチ信号を出力する。これにより、アナログスイッチ107aがオンとなり、アナログスイッチ107bおよび107cがオフとなる。この場合、アナログスイッチ107aから駆動信号1が駆動電圧としてピエゾ素子110に供給される。
したがって、1吐出周期における駆動電圧は、タイミング信号SELがLレベルである期間の駆動信号3とタイミング信号SELがHレベルである期間の駆動信号1とが合体した波形を有することなる。図8の例では、タイミング信号SELがLレベルからHレベルに変化するタイミングは同電圧期間であるため、1吐出周期における駆動電圧は駆動信号3と同じ波形となる。
なお、駆動信号の数およびアナログスイッチの数が4つ以上の場合、記録データDATAを1ピエゾ素子110当たり3ビット以上のデータとすればよい。
したがって、ピエゾ素子110ごとにNMOS201とPMOS202とを備えたトランスファゲートを駆動信号と同じ数だけ設けなくても、吐出特性のばらつきを抑制することが可能になる。したがって、コストを低く抑えつつ、良好な吐出条件を維持したまま吐出量を調整することが可能になる。
第1の実施形態では、第1導電型はN型であり、第2導電型はP型であったが、本実施形態では、第1導電型がP型であり、第2導電型がN型である。
図10は、本実施形態のアナログスイッチ107aおよび107bの具体的な構成を示す図である。図10に示すアナログスイッチ107aは、図3で示した第1の実施形態と同じ構成を有する。
また、アナログスイッチ107bは、PMOS311と、インバータ312とを有する。PMOS311のソースは、駆動信号2が入力される入力端子402と接続され、PMOS311のドレインは、ピエゾ素子110と接続される。PMOS311のゲートは、インバータ312を介してスイッチ信号が入力される制御端子502と接続される。
記録DATAがHLレベルの場合、デコーダ106は、タイミング信号SELに応じてスイッチ信号を切り替える。
具体的には、タイミング信号SELがLレベルの場合、デコーダ106は、アナログスイッチ107aにHレベル、アナログスイッチ107bにLレベルのスイッチ信号を出力する。これにより、アナログスイッチ107aがオンとなり、アナログスイッチ107bがオフとなる。この場合、アナログスイッチ107bから駆動信号1が駆動電圧としてピエゾ素子110に供給される。
また、タイミング信号SELがHレベルの場合、デコーダ106は、アナログスイッチ107aにLレベル、アナログスイッチ107bにHレベルのスイッチ信号を出力する。これにより、アナログスイッチ107aがオフとなり、アナログスイッチ107bがオンとなる。この場合、アナログスイッチ107aから駆動信号2が駆動電圧としてピエゾ素子110に供給される。
図11(a)に示すように駆動信号1は、図6に示した第1の実施形態の駆動信号1と同じ波形を有する。駆動信号2は、図6に示した第1の実施形態の駆動信号2とは波形が異なる。具体的には、駆動信号1および2は、1吐出周期の中で、同電圧期間Q1、異電圧期間Q2、同電圧期間Q3の順に並んでいる。描画制御回路101は、タイミング信号SELの値を、同電圧期間Q1にLレベルからHレベルに変化させ、さらに同電圧期間Q3にHレベルからLレベルに戻す。
図11(b)は、記録データDATAがLHレベルの場合における、ピエゾ素子110に供給される駆動電圧を示す。記録データDATAがLHレベルの場合、第1の実施形態と同様に、タイミング信号SELの値に関わらず、アナログスイッチ107aがオン、かつ、アナログスイッチ107bがオフである。このため、駆動信号1がアナログスイッチ107aから駆動電圧として出力される。
図11(c)は、記録データ信号がHLレベルの場合における、ピエゾ素子110に供給される駆動電圧を示す。記録データ信号がHLレベルの場合、吐出周期が開始した時点では、タイミング信号SELがLレベルのため、アナログスイッチ107aがオン、かつ、アナログスイッチ107bがオフとなる。このため、アナログスイッチ107aから駆動信号1が駆動電圧として出力される。その後、タイミング信号SELがHレベルになると、アナログスイッチ107aがオフ、かつ、アナログスイッチ107bがオンになり、アナログスイッチ107aから駆動信号2が駆動電圧として出力される。
したがって、1吐出周期における駆動電圧は、タイミング信号SELがLレベルである期間の駆動信号1とタイミング信号SELがHレベルである期間の駆動信号2とが合体した波形を有することなる。タイミング信号SELがLレベルからHレベルに変化するタイミングは、駆動信号1および2の波形が略等しい同電圧期間であるため、1吐出周期における駆動電圧は駆動信号2と同じ波形となる。
以上により、記録データDATAがLHレベルの場合、ピエゾ素子110には、振幅の大きい駆動信号1が駆動電圧として供給され、記録データDATAがHLレベルの場合、ピエゾ素子110には、振幅の小さい駆動信号2が駆動電圧として供給される。このため、駆動信号1および2を吐出特性に応じて使い分けることが可能になり、吐出口間の吐出特性のばらつきを抑制することが可能になる。
また、本実施形態のアナログスイッチ107bは、駆動信号2の電圧が低い領域では、PMOS311のオン抵抗値が高くなり、出力される駆動電圧がなまる恐れがある。このため、描画制御回路101は、PMOS311のオン抵抗値が閾値以上となる第1の抵抗期間にアナログスイッチ107bをオフとし、NMOS301のオン抵抗値が閾値未満となる第2の抵抗期間にアナログスイッチ107bをオンとすることが望ましい。つまり、描画制御回路101は、タイミング信号SELの値を、第2の抵抗期間にLレベルからHレベルに変化させることが望ましい。
102 電圧生成回路(生成部)
107 スイッチ部
107a アナログスイッチ(第1のアナログスイッチ)
107b、107c アナログスイッチ(第2のアナログスイッチ)
110 ピエゾ素子(エネルギー発生素子)
201、301、302 NMOS(トランジスタ)
202、311 PMOS(トランジスタ)
Claims (5)
- 波形が異なる複数の駆動信号を生成する生成部と、前記複数の駆動信号のいずれかを駆動電圧として出力するスイッチ部と、前記駆動電圧に応じて液体を吐出するエネルギーを生成するエネルギー発生素子と、を備える液体吐出装置において、
前記スイッチ部は、オンオフを切り替えることで前記複数の駆動信号のそれぞれの出力と出力停止を切り替える複数のアナログスイッチを有し、
前記複数のアナログスイッチは、第1導電型のトランジスタと第2導電型のトランジスタとを備えたトランスファゲートである第1のアナログスイッチと、第1導電型または第2導電型のトランジスタのいずれか一方を備えたトランスファゲートである第2のアナログスイッチを含むことを特徴とする液体吐出装置。 - 吐出する液体の量を調整するための補整用データに基づいて、前記第1のアナログスイッチおよび第2のアナログスイッチのオンオフを切り替えて、前記スイッチ部から出力される駆動電圧を切り替える制御部をさらに備えることを特徴とする請求項1に記載の液体吐出装置。
- 前記制御部は、前記補整用データに基づいて、前記駆動信号の1周期内で、前記複数のアナログスイッチのオンオフを固定する第1の駆動モードと、前記駆動信号の1周期内に、前記複数のアナログスイッチのオンオフを切り替える第2の駆動モードとのいずれかを実行することを特徴とする請求項2に記載の液体吐出装置。
- 前記複数の駆動信号は、1周期内に、互いに電圧が異なる第1の電圧期間と、互いに電圧が略等しい第2の電圧期間とを有し、
前記制御部は、前記第2の駆動モードでは、前記複数の駆動信号が前記第2の電圧期間のときに、前記複数のアナログスイッチのオンオフを切り替えることを特徴とする請求項3に記載の液体吐出装置。 - 前記駆動信号は、1周期内に、前記第2のアナログスイッチのオン状態における抵抗値が閾値以上となる第1の抵抗期間と、前記抵抗値が前記閾値未満となる第2の抵抗期間とを有し、
前記制御部は、前記第1の抵抗期間では、前記第2のアナログスイッチがオフとなるように、前記複数のアナログスイッチのオンオフを切り替えることを特徴とする請求項2ないし4のいずれか1項に記載の液体吐出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017205092A JP7027116B2 (ja) | 2017-10-24 | 2017-10-24 | 液体吐出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017205092A JP7027116B2 (ja) | 2017-10-24 | 2017-10-24 | 液体吐出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019077088A JP2019077088A (ja) | 2019-05-23 |
JP7027116B2 true JP7027116B2 (ja) | 2022-03-01 |
Family
ID=66626267
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017205092A Active JP7027116B2 (ja) | 2017-10-24 | 2017-10-24 | 液体吐出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7027116B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002347245A (ja) | 2001-05-25 | 2002-12-04 | Ricoh Co Ltd | インクジェットプリンタ |
JP2009226714A (ja) | 2008-03-21 | 2009-10-08 | Seiko Epson Corp | 液体吐出方法、及び液体吐出装置の製造方法 |
US20170151783A1 (en) | 2014-04-03 | 2017-06-01 | Hewlett-Packard Development Company, L.P. | Fluid ejection apparatus including a parasitic resistor |
-
2017
- 2017-10-24 JP JP2017205092A patent/JP7027116B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002347245A (ja) | 2001-05-25 | 2002-12-04 | Ricoh Co Ltd | インクジェットプリンタ |
JP2009226714A (ja) | 2008-03-21 | 2009-10-08 | Seiko Epson Corp | 液体吐出方法、及び液体吐出装置の製造方法 |
US20170151783A1 (en) | 2014-04-03 | 2017-06-01 | Hewlett-Packard Development Company, L.P. | Fluid ejection apparatus including a parasitic resistor |
Also Published As
Publication number | Publication date |
---|---|
JP2019077088A (ja) | 2019-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7887149B2 (en) | Capacitive load driving circuit and image forming device | |
EP3115210B1 (en) | Inkjet head and inkjet printer | |
US9555625B2 (en) | Liquid ejecting apparatus, drive circuit, and head unit | |
US7600839B2 (en) | Recording apparatus which can prevent block switching noises | |
JP2022058820A (ja) | インクジェットヘッド及びインクジェットプリンタ | |
US9862184B2 (en) | Liquid ejecting apparatus, drive circuit, and head unit | |
US20070236521A1 (en) | Droplet ejection head drive apparatus and inkjet recording apparatus | |
JP2017149065A (ja) | 駆動回路および駆動回路の制御方法 | |
US9289983B2 (en) | Ink jet head | |
JP7027116B2 (ja) | 液体吐出装置 | |
JP5071147B2 (ja) | 画像形成装置 | |
JP2016022623A (ja) | インクジェットヘッド及びインクジェットプリンタ | |
US8465112B2 (en) | Droplet ejecting apparatus and current control method | |
US10889108B2 (en) | Print head, liquid ejection apparatus, and piezoelectric element control circuit | |
JP2009154493A (ja) | インクジェットヘッドの駆動方法及び駆動装置 | |
TWI675756B (zh) | 液體噴射裝置、驅動電路及噴頭單元 | |
US10857789B2 (en) | Print head, liquid ejection apparatus, and piezoelectric element control circuit | |
JP2017149069A (ja) | 液体吐出装置、駆動回路およびヘッドユニット | |
JP2017149064A (ja) | 液体吐出装置、駆動回路およびヘッドユニット | |
JP2007307740A (ja) | 液滴吐出装置及びその制御方法 | |
JP2018051803A (ja) | 液体吐出装置、駆動回路および駆動方法 | |
JP2018051802A (ja) | 液体吐出装置、駆動回路および駆動方法 | |
JP2017149067A (ja) | 液体吐出装置、駆動回路およびヘッドユニット | |
JP2017149066A (ja) | 液体吐出装置、駆動回路およびヘッドユニット | |
JP2017149068A (ja) | 液体吐出装置、駆動回路およびヘッドユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210927 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220216 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7027116 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |