JP7021329B2 - Wiring circuit board and its manufacturing method - Google Patents

Wiring circuit board and its manufacturing method Download PDF

Info

Publication number
JP7021329B2
JP7021329B2 JP2020189305A JP2020189305A JP7021329B2 JP 7021329 B2 JP7021329 B2 JP 7021329B2 JP 2020189305 A JP2020189305 A JP 2020189305A JP 2020189305 A JP2020189305 A JP 2020189305A JP 7021329 B2 JP7021329 B2 JP 7021329B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring pattern
support substrate
layer
ground layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020189305A
Other languages
Japanese (ja)
Other versions
JP2021028988A (en
Inventor
大輔 山内
浩之 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2020189305A priority Critical patent/JP7021329B2/en
Publication of JP2021028988A publication Critical patent/JP2021028988A/en
Application granted granted Critical
Publication of JP7021329B2 publication Critical patent/JP7021329B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02WCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00Technologies for solid waste management
    • Y02W30/50Reuse, recycling or recovery technologies
    • Y02W30/82Recycling of waste of electrical or electronic equipment [WEEE]

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線回路基板およびその製造方法に関する。 The present invention relates to a wiring circuit board and a method for manufacturing the same.

従来から、種々の電気機器または電子機器に配線回路基板が用いられている。特許文献1には、配線回路基板として、ハードディスクドライブ装置のアクチュエータに用いられるサスペンション基板が記載されている。 Conventionally, wiring circuit boards have been used in various electric devices or electronic devices. Patent Document 1 describes a suspension board used as an actuator of a hard disk drive device as a wiring circuit board.

特許文献1の配線回路基板においては、サスペンション本体部上に第1の絶縁層が形成される。第1の絶縁層上に第1および第2の配線パターンが間隔をおいて平行に形成される。第1および第2の配線パターンの両側における第1の絶縁層上の領域には、第2の絶縁層が形成される。第2の配線パターン側における第2の絶縁層上の領域に第3の配線パターンが形成され、第1の配線パターン側における第2の絶縁層上の領域に第4の配線パターンが形成される。 In the wiring circuit board of Patent Document 1, the first insulating layer is formed on the suspension main body portion. The first and second wiring patterns are formed in parallel on the first insulating layer at intervals. A second insulating layer is formed in the region on the first insulating layer on both sides of the first and second wiring patterns. A third wiring pattern is formed in the region on the second insulating layer on the second wiring pattern side, and a fourth wiring pattern is formed in the region on the second insulating layer on the first wiring pattern side. ..

第1の配線パターンと第3の配線パターンとが所定箇所で互いに接続されることにより、第1の書込用配線パターンが構成される。第2の配線パターンと第4の配線パターンとが所定箇所で互いに接続されることにより、第2の書込用配線パターンが構成される。第1の書込用配線パターンと第2の書込用配線パターンとは、一対の信号線路対を構成する。 The first wiring pattern and the third wiring pattern are connected to each other at predetermined points to form the first writing wiring pattern. The second wiring pattern and the fourth wiring pattern are connected to each other at predetermined points to form a second wiring pattern for writing. The first writing wiring pattern and the second writing wiring pattern form a pair of signal line pairs.

特許文献1の配線回路基板においては、第1および第2の配線パターンは、第3および第4の配線パターンよりも低い位置に形成される。したがって、第1~第4の配線パターンが同一平面上に形成されている場合に比べて、第1~第4の配線パターン間の距離が長くなる。そのため、第1~第4の配線パターン間の近接効果が低下する。それにより、第1~第4の配線パターンを伝送する電気信号の損失が低減される。 In the wiring circuit board of Patent Document 1, the first and second wiring patterns are formed at positions lower than the third and fourth wiring patterns. Therefore, the distance between the first to fourth wiring patterns is longer than when the first to fourth wiring patterns are formed on the same plane. Therefore, the proximity effect between the first to fourth wiring patterns is reduced. Thereby, the loss of the electric signal transmitting the first to fourth wiring patterns is reduced.

特開2010-3893号公報Japanese Unexamined Patent Publication No. 2010-3893

しかしながら、近年、電気機器または電子機器に用いられる電気信号の高周波化が進んでいる。そのため、配線回路基板には、高い周波数帯域において電気信号の伝送損失がさらに低減されることが求められる。 However, in recent years, the frequency of electric signals used in electric devices or electronic devices has been increasing. Therefore, the wiring circuit board is required to further reduce the transmission loss of the electric signal in the high frequency band.

本発明の目的は、高い周波数帯域において電気信号の損失が低減された配線回路基板およびその製造方法を提供することである。 An object of the present invention is to provide a wiring circuit board in which the loss of an electric signal is reduced in a high frequency band and a method for manufacturing the same.

(1)第1の発明に係る配線回路基板は、導電性材料により形成される支持基板と、支持基板上に形成され、第1の厚みを有する第1の部分と第1の厚みよりも小さい第2の厚みを有する第2の部分とを含む第1の絶縁層と、支持基板に電気的に接続されるように第1の絶縁層の第2の部分に形成され、支持基板よりも高い電気導電率を有する接地層と、接地層を覆うように第1の絶縁層上に形成される第2の絶縁層と、第1の絶縁層の第1および第2の部分に重なるように第2の絶縁層上に形成される上部配線パターンとを備える。 (1) The wiring circuit board according to the first invention is smaller than the support substrate formed of the conductive material, the first portion formed on the support substrate and having the first thickness, and the first thickness. It is formed in a first insulating layer including a second portion having a second thickness and a second portion of the first insulating layer so as to be electrically connected to the support substrate, and is higher than the support substrate. A ground layer having electrical conductivity, a second insulating layer formed on the first insulating layer so as to cover the ground layer, and a second insulating layer so as to overlap the first and second portions of the first insulating layer. It is provided with an upper wiring pattern formed on the insulating layer of 2.

その配線回路基板においては、支持基板上に第1および第2の部分を含む第1の絶縁層が形成される。第1の絶縁層の第2の部分上に接地層が形成される。また、接地層を覆うように第1の絶縁層上に第2の絶縁層が形成される。さらに、第1の絶縁層の第1および第2の部分に重なるように第2の絶縁層上に上部配線パターンが形成される。この場合、上部配線パターンに電気信号を伝送させることができる。 In the wiring circuit board, a first insulating layer including the first and second portions is formed on the support board. A ground layer is formed on the second portion of the first insulating layer. Further, a second insulating layer is formed on the first insulating layer so as to cover the ground layer. Further, an upper wiring pattern is formed on the second insulating layer so as to overlap the first and second portions of the first insulating layer. In this case, the electric signal can be transmitted to the upper wiring pattern.

高い周波数帯域を有する電気信号が上部配線パターンを伝送する場合、上部配線パターンから電磁波が発生する。その電磁波が支持基板または接地層に入射すると、支持基板または接地層に渦電流が発生し、上部配線パターンと支持基板または接地層とが電磁的に結合する。上部配線パターンを伝送する電気信号には、支持基板または接地層に発生する渦電流の大きさに応じた損失が生じる。電気信号の損失は、渦電流が大きいほど大きく、渦電流が小さいほど小さい。 When an electric signal having a high frequency band transmits an upper wiring pattern, an electromagnetic wave is generated from the upper wiring pattern. When the electromagnetic wave is incident on the support substrate or the ground layer, an eddy current is generated in the support substrate or the ground layer, and the upper wiring pattern and the support substrate or the ground layer are electromagnetically coupled. The electrical signal transmitted through the upper wiring pattern has a loss depending on the magnitude of the eddy current generated in the support substrate or the ground layer. The larger the eddy current, the larger the loss of the electric signal, and the smaller the eddy current, the smaller the loss.

ある導体に電磁波が与えられることによりその導体に発生する渦電流は、その導体の電気伝導率が低いほど大きく、その導体の電気伝導率が高いほど小さい。接地層は、支持基板に比べて高い電気伝導率を有する。したがって、電磁波により接地層に発生する渦電流は、電磁波により支持基板に発生する渦電流よりも小さい。 The eddy current generated in a conductor by applying an electromagnetic wave to the conductor is larger as the electric conductivity of the conductor is lower, and smaller as the electric conductivity of the conductor is higher. The ground layer has a higher electrical conductivity than the support substrate. Therefore, the eddy current generated in the ground layer by the electromagnetic wave is smaller than the eddy current generated in the support substrate by the electromagnetic wave.

上記の構成によれば、上部配線パターンの少なくとも一部と支持基板との間に接地層が位置するので、上部配線パターンから支持基板に向かって放射される電磁波の少なくとも一部は、接地層に入射し、支持基板に到達しない。 According to the above configuration, since the ground layer is located between at least a part of the upper wiring pattern and the support board, at least a part of the electromagnetic wave radiated from the upper wiring pattern toward the support board is in the ground layer. It is incident and does not reach the support substrate.

また、高い周波数帯域を有する電気信号が上部配線パターンを伝送する場合、上部配線パターンを伝送する電気信号には、上部配線パターンの線路長に応じた損失が生じる。電気信号の損失は、上部配線パターンの線路長が大きいほど大きく、上部配線パターンの線路長が小さいほど小さい。本発明に係る配線回路基板においては、第1の絶縁層の第2の部分上に接地層が形成される。この場合、支持基板、第1の絶縁層および第2の絶縁層の積層方向において、第1の絶縁層の第1の部分の上面の位置と接地層の上面の位置との間の差を小さくすることができる。それにより、第1の絶縁層の第1の部分上および接地層上に形成される第2の絶縁層の上面に、接地層の有無に起因する段差がほとんど形成されない。そのため、第2の絶縁層上に上部配線パターンを直線状に形成することができる。したがって、上部配線パターンの配線長が長くなることを抑制することができる。 Further, when an electric signal having a high frequency band transmits an upper wiring pattern, a loss corresponding to the line length of the upper wiring pattern occurs in the electric signal transmitting the upper wiring pattern. The loss of the electric signal is larger as the line length of the upper wiring pattern is larger, and is smaller as the line length of the upper wiring pattern is smaller. In the wiring circuit board according to the present invention, a ground layer is formed on the second portion of the first insulating layer. In this case, the difference between the position of the upper surface of the first portion of the first insulating layer and the position of the upper surface of the ground layer in the stacking direction of the support substrate, the first insulating layer and the second insulating layer is small. can do. As a result, a step due to the presence or absence of the ground layer is hardly formed on the first portion of the first insulating layer and the upper surface of the second insulating layer formed on the ground layer. Therefore, the upper wiring pattern can be formed linearly on the second insulating layer. Therefore, it is possible to prevent the wiring length of the upper wiring pattern from becoming long.

これらの結果、高い周波数帯域において上部配線パターンを伝送する電気信号の損失が低減される。 As a result, the loss of the electrical signal transmitting the upper wiring pattern in the high frequency band is reduced.

(2)上部配線パターンは第1の方向に延び、第1の絶縁層は、第1の部分を複数有するとともに、第2の部分を複数有し、複数の第1の部分と複数の第2の部分とは、第1の方向に交互に並んでもよい。 (2) The upper wiring pattern extends in the first direction, and the first insulating layer has a plurality of first portions and a plurality of second portions, and a plurality of first portions and a plurality of second portions. The portions may be arranged alternately in the first direction.

この場合、上部配線パターンが第1の方向に間欠的に並ぶ複数の接地層の部分に重なる。それにより、上部配線パターンの特性インピーダンスの均一性を向上させることができる。 In this case, the upper wiring pattern overlaps the portions of the plurality of ground layers intermittently arranged in the first direction. Thereby, the uniformity of the characteristic impedance of the upper wiring pattern can be improved.

(3)第2の発明に係る配線回路基板は、導電性材料により形成される支持基板と、支持基板上の第1の領域に形成されるとともに支持基板よりも高い電気伝導率を有する接地層と、支持基板上の第1の領域とは異なる第2の領域に形成される第1の絶縁層と、接地層および第1の絶縁層上に形成される第2の絶縁層と、支持基板の第1および第2の領域に重なるように第2の絶縁層上に形成される上部配線パターンとを備え、上部配線パターンは第1の方向に延び、支持基板は、第1の領域を複数有するとともに、第2の領域を複数有し、複数の第1の領域と複数の第2の領域とは、第1の方向に交互に並ぶ。 (3) The wiring circuit board according to the second invention is a support substrate formed of a conductive material and a grounding layer formed in a first region on the support substrate and having a higher electric conductivity than the support substrate. A first insulating layer formed in a second region different from the first region on the support substrate, a ground layer, a second insulating layer formed on the ground layer and the first insulating layer, and a support substrate. The upper wiring pattern is formed on the second insulating layer so as to overlap the first and second regions of the above, the upper wiring pattern extends in the first direction, and the support substrate has a plurality of first regions. In addition to having a plurality of second regions, the plurality of first regions and the plurality of second regions are alternately arranged in the first direction.

その配線回路基板においては、支持基板の第1の領域上に接地層が形成され、支持基板の第2の領域上に第1の絶縁層が形成される。また、接地層上および第1の絶縁層上に第2の絶縁層が形成される。さらに、第1の絶縁層の第1および第2の領域に重なるように第2の絶縁層上に上部配線パターンが形成される。この場合、上部配線パターンに電気信号を伝送させることができる。 In the wiring circuit board, a ground layer is formed on the first region of the support substrate, and the first insulating layer is formed on the second region of the support substrate. Further, a second insulating layer is formed on the ground layer and on the first insulating layer. Further, an upper wiring pattern is formed on the second insulating layer so as to overlap the first and second regions of the first insulating layer. In this case, the electric signal can be transmitted to the upper wiring pattern.

上記の構成によれば、上部配線パターンの少なくとも一部と支持基板との間に接地層が位置するので、上部配線パターンから支持基板に向かって放射される電磁波の少なくとも一部は、接地層に入射し、支持基板に到達しない。 According to the above configuration, since the ground layer is located between at least a part of the upper wiring pattern and the support board, at least a part of the electromagnetic wave radiated from the upper wiring pattern toward the support board is in the ground layer. It is incident and does not reach the support substrate.

また、高い周波数帯域を有する電気信号が上部配線パターンを伝送する場合、上部配線パターンを伝送する電気信号には、上部配線パターンの線路長に応じた損失が生じる。電気信号の損失は、上部配線パターンの線路長が大きいほど大きく、上部配線パターンの線路長が小さいほど小さい。本発明に係る配線回路基板においては、支持基板の第1の領域上に接地層が形成され、第2の領域上に第1の絶縁層が形成される。それにより、支持基板、第1の絶縁層および第2の絶縁層の積層方向において、接地層の上面の位置と第1の絶縁層の上面の位置との間の差を小さくすることができる。それにより、接地層および第1の絶縁層上に形成される第2の絶縁層の上面に、接地層の有無に起因する段差がほとんど形成されない。そのため、第2の絶縁層上に上部配線パターンを直線状に形成することができる。したがって、上部配線パターンの配線長が長くなることを抑制することができる。 Further, when an electric signal having a high frequency band transmits an upper wiring pattern, a loss corresponding to the line length of the upper wiring pattern occurs in the electric signal transmitting the upper wiring pattern. The loss of the electric signal is larger as the line length of the upper wiring pattern is larger, and is smaller as the line length of the upper wiring pattern is smaller. In the wiring circuit board according to the present invention, the ground layer is formed on the first region of the support substrate, and the first insulating layer is formed on the second region. Thereby, the difference between the position of the upper surface of the ground layer and the position of the upper surface of the first insulating layer can be reduced in the stacking direction of the support substrate, the first insulating layer and the second insulating layer. As a result, a step due to the presence or absence of the ground layer is hardly formed on the upper surface of the ground layer and the second insulating layer formed on the first insulating layer. Therefore, the upper wiring pattern can be formed linearly on the second insulating layer. Therefore, it is possible to prevent the wiring length of the upper wiring pattern from becoming long.

これらの結果、高い周波数帯域において上部配線パターンを伝送する電気信号の損失が低減される。 As a result, the loss of the electrical signal transmitting the upper wiring pattern in the high frequency band is reduced.

上部配線パターンは第1の方向に延び、支持基板は、第1の領域を複数有するとともに、第2の領域を複数有し、複数の第1の領域と複数の第2の領域とは、第1の方向に交互に並ぶ。 The upper wiring pattern extends in the first direction, the support substrate has a plurality of first regions and a plurality of second regions, and the plurality of first regions and the plurality of second regions are the first. They are arranged alternately in the direction of 1.

この場合、上部配線パターンが第1の方向に間欠的に並ぶ複数の接地層の部分に重なる。それにより、上部配線パターンの特性インピーダンスの均一性を向上させることができる。 In this case, the upper wiring pattern overlaps the portions of the plurality of ground layers intermittently arranged in the first direction. Thereby, the uniformity of the characteristic impedance of the upper wiring pattern can be improved.

(4)配線回路基板は、第1の絶縁層上に形成される下部配線パターンをさらに備え、第2の絶縁層は、下部配線パターンを覆うように第1の絶縁層上に形成されてもよい。この場合、下部配線パターンおよび上部配線パターンの各々に電気信号を伝送させることができる。 (4) The wiring circuit board further includes a lower wiring pattern formed on the first insulating layer, and the second insulating layer may be formed on the first insulating layer so as to cover the lower wiring pattern. good. In this case, an electric signal can be transmitted to each of the lower wiring pattern and the upper wiring pattern.

(5)支持基板はステンレスを含み、接地層は銅を含んでもよい。 (5) The support substrate may contain stainless steel, and the ground layer may contain copper.

この場合、ステンレス鋼により、上部配線パターンを支持するために必要とされる支持基板の十分な剛性を確保することができる。また、ステンレス鋼の表面には不動態皮膜が形成される。それにより、腐食による支持基板の劣化が抑制される。銅はステンレス鋼に比べて高い電気伝導率を有する。それにより、電磁波により接地層に発生する渦電流を小さくすることができる。 In this case, the stainless steel can ensure sufficient rigidity of the support substrate required to support the upper wiring pattern. In addition, a passivation film is formed on the surface of stainless steel. As a result, deterioration of the support substrate due to corrosion is suppressed. Copper has higher electrical conductivity than stainless steel. Thereby, the eddy current generated in the ground layer by the electromagnetic wave can be reduced.

(6)配線回路基板は、上部配線パターンを覆うように第2の絶縁層上に形成される第3の絶縁層をさらに備えてもよい。この場合、上部配線パターンが第3の絶縁層により保護される。 (6) The wiring circuit board may further include a third insulating layer formed on the second insulating layer so as to cover the upper wiring pattern. In this case, the upper wiring pattern is protected by the third insulating layer.

(7)第3の発明に係る配線回路基板の製造方法は、導電性材料により形成される支持基板上に第1の厚みを有する第1の部分と第1の厚みよりも小さい第2の厚みを有する第2の部分とを含む第1の絶縁層を形成するステップと、支持基板に電気的に接続されるように第1の絶縁層の第2の部分に支持基板よりも高い電気導電率を有する接地層を形成するステップと、接地層を覆うように第1の絶縁層上に第2の絶縁層を形成するステップと、第1の絶縁層の第1および第2の部分に重なるように第2の絶縁層上に上部配線パターンを形成するステップとを含む。 (7) The method for manufacturing a wiring circuit board according to a third invention is a first portion having a first thickness on a support substrate formed of a conductive material and a second thickness smaller than the first thickness. A step of forming a first insulating layer including a second portion having a support substrate and a second portion of the first insulating layer so as to be electrically connected to the support substrate have a higher electrical conductivity than the support substrate. The step of forming the ground layer having the above, the step of forming the second insulating layer on the first insulating layer so as to cover the ground layer, and the step of overlapping the first and second portions of the first insulating layer. Includes a step of forming an upper wiring pattern on the second insulating layer.

その製造方法により得られる配線回路基板においては、上部配線パターンの少なくとも一部と支持基板との間に接地層が位置するので、上部配線パターンから支持基板に向かって放射される電磁波の多くが支持基板に到達することなく接地層により遮断される。また、上部配線パターンを伝送する電気信号の損失は、上部配線パターンの線路長が小さいほど小さい。上記の構成によれば、積層方向における第1の絶縁層の上面の位置と接地層の上面の位置との間の差を小さくすることができる。それにより、第2の絶縁層の上面に、接地層の有無に起因する段差がほとんど形成されない。したがって、上部配線パターンを直線状に形成することができるので、上部配線パターンの配線長が長くなることを抑制することができる。これらの結果、高い周波数帯域において上部配線パターンを伝送する電気信号の損失が低減される。 In the wiring circuit board obtained by the manufacturing method, since the ground layer is located between at least a part of the upper wiring pattern and the support board, most of the electromagnetic waves radiated from the upper wiring pattern toward the support board are supported. It is blocked by the ground layer without reaching the substrate. Further, the loss of the electric signal transmitted through the upper wiring pattern is smaller as the line length of the upper wiring pattern is smaller. According to the above configuration, the difference between the position of the upper surface of the first insulating layer and the position of the upper surface of the ground layer in the stacking direction can be reduced. As a result, a step due to the presence or absence of the ground layer is hardly formed on the upper surface of the second insulating layer. Therefore, since the upper wiring pattern can be formed in a straight line, it is possible to prevent the wiring length of the upper wiring pattern from becoming long. As a result, the loss of the electrical signal transmitting the upper wiring pattern in the high frequency band is reduced.

(8)第4の発明に係る配線回路基板の製造方法は、導電性材料により形成される支持基板上の複数の第1の領域に支持基板よりも高い電気伝導率を有する接地層を形成するステップと、支持基板上の複数の第1の領域とは異なる複数の第2の領域に第1の絶縁層を形成するステップと、接地層および第1の絶縁層上に第2の絶縁層を形成するステップと、支持基板の第1および第2の領域に重なるように第2の絶縁層上に第1の方向に延びる上部配線パターンを形成するステップとを含み、複数の第1の領域と複数の第2の領域とは、第1の方向に交互に並ぶ。 (8) In the method for manufacturing a wiring circuit board according to a fourth invention, a ground layer having a higher electric conductivity than that of a support substrate is formed in a plurality of first regions on a support substrate formed of a conductive material. A step, a step of forming the first insulating layer in a plurality of second regions different from the plurality of first regions on the support substrate, and a second insulating layer on the ground layer and the first insulating layer. A plurality of first regions, including a step of forming and a step of forming an upper wiring pattern extending in the first direction on the second insulating layer so as to overlap the first and second regions of the support substrate. The plurality of second regions are alternately arranged in the first direction.

その製造方法により得られる配線回路基板においては、上部配線パターンの少なくとも一部と支持基板との間に接地層が位置するので、上部配線パターンから支持基板に向かって放射される電磁波の多くが支持基板に到達することなく接地層により遮断される。また、上部配線パターンを伝送する電気信号の損失は、上部配線パターンの線路長が小さいほど小さい。上記の構成によれば、積層方向における第1の絶縁層の上面の位置と接地層の上面の位置との間の差を小さくすることができる。それにより、第2の絶縁層の上面に、接地層の有無に起因する段差がほとんど形成されない。したがって、上部配線パターンを直線状に形成することができるので、上部配線パターンの配線長が長くなることを抑制することができる。これらの結果、高い周波数帯域において上部配線パターンを伝送する電気信号の損失が低減される。 In the wiring circuit board obtained by the manufacturing method, since the ground layer is located between at least a part of the upper wiring pattern and the support board, most of the electromagnetic waves radiated from the upper wiring pattern toward the support board are supported. It is blocked by the ground layer without reaching the substrate. Further, the loss of the electric signal transmitted through the upper wiring pattern is smaller as the line length of the upper wiring pattern is smaller. According to the above configuration, the difference between the position of the upper surface of the first insulating layer and the position of the upper surface of the ground layer in the stacking direction can be reduced. As a result, a step due to the presence or absence of the ground layer is hardly formed on the upper surface of the second insulating layer. Therefore, since the upper wiring pattern can be formed in a straight line, it is possible to prevent the wiring length of the upper wiring pattern from becoming long. As a result, the loss of the electrical signal transmitting the upper wiring pattern in the high frequency band is reduced.

本発明によれば、高い周波数帯域において電気信号の損失が低減される。 According to the present invention, the loss of electrical signals is reduced in the high frequency band.

第1の実施の形態に係るサスペンション基板の平面図である。It is a top view of the suspension board which concerns on 1st Embodiment. (a)は図1のサスペンション基板のうち一点鎖線で取り囲まれる部分の拡大平面図であり、(b)は(a)のA1-A1線断面図であり、(c)は(a)のB1-B1線断面図である。(A) is an enlarged plan view of a portion of the suspension substrate of FIG. 1 surrounded by an alternate long and short dash line, (b) is a sectional view taken along line A1-A1 of (a), and (c) is B1 of (a). -B1 line sectional view. (a)は図2(a)のC1-C1線断面図であり、(b)は図2(a)のD1-D1線断面図である。(A) is a cross-sectional view taken along the line C1-C1 of FIG. 2 (a), and FIG. 2 (b) is a cross-sectional view taken along the line D1-D1 of FIG. 2 (a). (a)は参考形態に係るサスペンション基板の一部拡大平面図であり、(b)は(a)のA0-A0線断面図であり、(c)は(a)のB0-B0線断面図である。(A) is a partially enlarged plan view of the suspension substrate according to the reference embodiment, (b) is a sectional view taken along line A0-A0 of (a), and (c) is a sectional view taken along line B0-B0 of (a). Is. (a)は図4(a)のC0-C0線断面図であり、(b)は図4(a)のD0-D0線断面図である。(A) is a cross-sectional view taken along the line C0-C0 of FIG. 4 (a), and FIG. 4 (b) is a cross-sectional view taken along the line D0-D0 of FIG. 4 (a). 図1のサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate of FIG. 図1のサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate of FIG. 図1のサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate of FIG. 図1のサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate of FIG. 図1のサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate of FIG. 図1のサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate of FIG. (a)は第2の実施の形態に係るサスペンション基板の一部拡大平面図であり、(b)は(a)のA2-A2線断面図であり、(c)は(a)のB2-B2線断面図である。(A) is a partially enlarged plan view of the suspension substrate according to the second embodiment, (b) is a sectional view taken along line A2-A2 of (a), and (c) is B2- of (a). It is a B2 line sectional view. (a)は図12(a)のC2-C2線断面図であり、(b)は図12(a)のD2-D2線断面図である。(A) is a cross-sectional view taken along the line C2-C2 of FIG. 12 (a), and FIG. 12 (b) is a cross-sectional view taken along the line D2-D2 of FIG. 12 (a). 第2の実施の形態に係るサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate which concerns on 2nd Embodiment. 第2の実施の形態に係るサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate which concerns on 2nd Embodiment. 第2の実施の形態に係るサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate which concerns on 2nd Embodiment. 第2の実施の形態に係るサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate which concerns on 2nd Embodiment. 第2の実施の形態に係るサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate which concerns on 2nd Embodiment. 第2の実施の形態に係るサスペンション基板の製造方法を示す模式的工程断面図である。It is a schematic process sectional view which shows the manufacturing method of the suspension substrate which concerns on 2nd Embodiment. (a)は第3の実施の形態に係るサスペンション基板の一部拡大平面図であり、(b)は(a)のA3-A3線断面図であり、(c)は(a)のB3-B3線断面図である。(A) is a partially enlarged plan view of the suspension substrate according to the third embodiment, (b) is a sectional view taken along line A3-A3 of (a), and (c) is B3- of (a). It is a B3 line sectional view. (a)は図20(a)のC3-C3線断面図であり、(b)は図20(a)のD3-D3線断面図である。(A) is a sectional view taken along line C3-C3 of FIG. 20 (a), and FIG. 20 (b) is a sectional view taken along line D3-D3 of FIG. 20 (a). (a)は実施例に係るサスペンション基板の平面図であり、(b)は(a)のE1-E1線断面図である。(A) is a plan view of the suspension substrate according to the embodiment, and (b) is a sectional view taken along line E1-E1 of (a). (a)は図22(a)のF1-F1線断面図であり、(b)は図22(a)のG1-G1線断面図である。(A) is a sectional view taken along line F1-F1 of FIG. 22 (a), and FIG. 22 (b) is a sectional view taken along line G1-G1 of FIG. 22 (a). (a)は比較例に係るサスペンション基板の平面図であり、(b)は(a)のE0-E0線断面図である。(A) is a plan view of a suspension substrate according to a comparative example, and (b) is a sectional view taken along line E0-E0 of (a). (a)は図24(a)のF0-F0線断面図であり、(b)は図24(a)のG0-G0線断面図である。(A) is a sectional view taken along line F0-F0 of FIG. 24 (a), and FIG. 24 (b) is a sectional view taken along line G0-G0 of FIG. 24 (a). 実施例および比較例のサスペンション基板についてのシミュレーション結果を示す図である。It is a figure which shows the simulation result about the suspension board of an Example and a comparative example.

以下、本発明の一実施の形態に係る配線回路基板およびその製造方法について図面を参照しながら説明する。本発明の一実施の形態に係る配線回路基板として、ハードディスクドライブ装置のアクチュエータに用いられる回路付サスペンション基板(以下、サスペンション基板と略記する)について説明する。 Hereinafter, the wiring circuit board and the manufacturing method thereof according to the embodiment of the present invention will be described with reference to the drawings. As a wiring circuit board according to an embodiment of the present invention, a suspension board with a circuit (hereinafter, abbreviated as suspension board) used for an actuator of a hard disk drive device will be described.

[1]第1の実施の形態
(1)サスペンション基板の構造
図1は、第1の実施の形態に係るサスペンション基板の平面図である。図1において、矢印が向かう方向を前方と呼び、その逆方向を後方と呼ぶ。図1に示すように、サスペンション基板1は、サスペンション本体部として例えばステンレス鋼からなる支持基板10を備える。図1においては、支持基板10は、略前後方向に延びている。
[1] First Embodiment (1) Structure of Suspension Board FIG. 1 is a plan view of the suspension board according to the first embodiment. In FIG. 1, the direction in which the arrow points is called forward, and the opposite direction is called backward. As shown in FIG. 1, the suspension substrate 1 includes a support substrate 10 made of, for example, stainless steel as a suspension main body portion. In FIG. 1, the support substrate 10 extends substantially in the front-rear direction.

サスペンション基板1は、長尺状の支持プレート90により支持される。図1に点線で示すように、サスペンション基板1には、書込用配線パターンW1,W2、読取用配線パターンR1,R2および電源用配線パターンP1,P2が形成されている。書込用配線パターンW1,W2および読取用配線パターンR1,R2は、高い周波数帯域を有する電気信号を伝送させるための高周波線路である。電源用配線パターンP1,P2は、書込用配線パターンW1,W2および読取用配線パターンR1,R2を伝送する電気信号よりも低い周波数帯域を有する電気信号を伝送させるための低周波線路である。 The suspension substrate 1 is supported by a long support plate 90. As shown by the dotted line in FIG. 1, the writing wiring patterns W1 and W2, the reading wiring patterns R1 and R2, and the power supply wiring patterns P1 and P2 are formed on the suspension substrate 1. The writing wiring patterns W1 and W2 and the reading wiring patterns R1 and R2 are high-frequency lines for transmitting an electric signal having a high frequency band. The power supply wiring patterns P1 and P2 are low-frequency lines for transmitting an electric signal having a frequency band lower than that of the electric signal for transmitting the writing wiring patterns W1 and W2 and the reading wiring patterns R1 and R2.

支持基板10の先端部には、U字状の開口部11を形成することにより磁気ヘッド搭載部(以下、タング部と呼ぶ。)12が設けられている。タング部12は、支持基板10に対して所定の角度をなすように一点鎖線Rの箇所で折り曲げ加工される。 A magnetic head mounting portion (hereinafter referred to as a tongue portion) 12 is provided at the tip end portion of the support substrate 10 by forming a U-shaped opening portion 11. The tongue portion 12 is bent at the portion of the alternate long and short dash line R so as to form a predetermined angle with respect to the support substrate 10.

支持基板10の一端部におけるタング部12の上面には4個の接続端子21,22,23,24が形成されている。また、支持基板10が延びる方向(前後方向)における支持基板10の中央部近傍の両側部には、2個の接続端子25,26がそれぞれ形成されている。タング部12の上面に磁気ヘッドを有するヘッドスライダ(図示せず)が実装される。タング部12の接続端子21~24には、ヘッドスライダの磁気ヘッドの端子が接続される。 Four connection terminals 21, 22, 23, 24 are formed on the upper surface of the tongue portion 12 at one end of the support substrate 10. Further, two connection terminals 25 and 26 are formed on both side portions near the central portion of the support substrate 10 in the direction in which the support substrate 10 extends (front-rear direction), respectively. A head slider (not shown) having a magnetic head is mounted on the upper surface of the tongue portion 12. The terminals of the magnetic head of the head slider are connected to the connection terminals 21 to 24 of the tongue portion 12.

支持基板10の他端部の上面には6個の接続端子31,32,33,34,35,36が形成されている。接続端子31~34には、プリアンプ等の電子回路が接続される。接続端子35,36には、後述する圧電素子95,96用の電源回路が接続される。接続端子21~26と接続端子31~36とは、それぞれ書込用配線パターンW1,W2、読取用配線パターンR1,R2および電源用配線パターンP1,P2により電気的に接続されている。また、支持基板10の中央部には複数の孔部Hが形成されている。 Six connection terminals 31, 32, 33, 34, 35, 36 are formed on the upper surface of the other end of the support substrate 10. An electronic circuit such as a preamplifier is connected to the connection terminals 31 to 34. A power supply circuit for the piezoelectric elements 95 and 96, which will be described later, is connected to the connection terminals 35 and 36. The connection terminals 21 to 26 and the connection terminals 31 to 36 are electrically connected by the writing wiring patterns W1 and W2, the reading wiring patterns R1 and R2, and the power supply wiring patterns P1 and P2, respectively. Further, a plurality of holes H are formed in the central portion of the support substrate 10.

支持プレート90は、前端領域91、後端領域92および中央領域93を有する。後端領域92は矩形状を有する。前端領域91は台形状を有し、その幅は後方から前方に向かって漸次減少する。中央領域93は前後方向に延びる矩形状を有し、前端領域91と後端領域92との間に配置される。サスペンション基板1が支持プレート90の上面に支持された状態において、接続端子31~36を含むサスペンション基板1の端部は、後端領域92から後方に突出する。 The support plate 90 has a front end region 91, a rear end region 92 and a central region 93. The rear end region 92 has a rectangular shape. The front end region 91 has a trapezoidal shape, and its width gradually decreases from the rear to the front. The central region 93 has a rectangular shape extending in the front-rear direction, and is arranged between the front end region 91 and the rear end region 92. In a state where the suspension substrate 1 is supported on the upper surface of the support plate 90, the end portion of the suspension substrate 1 including the connection terminals 31 to 36 projects rearward from the rear end region 92.

中央領域93の一部分には、圧電素子実装領域94が設けられる。圧電素子実装領域94は、サスペンション基板1の接続端子25,26と重なる。圧電素子実装領域94の両側部は、外方に湾曲するように突出する。また、圧電素子実装領域94には、幅方向(前後方向に直交する方向)に延びる貫通孔94hが形成される。この構成によれば、支持プレート90の圧電素子実装領域94の部分は、前後方向に伸縮性を有する。 A piezoelectric element mounting region 94 is provided in a part of the central region 93. The piezoelectric element mounting region 94 overlaps with the connection terminals 25 and 26 of the suspension substrate 1. Both sides of the piezoelectric element mounting region 94 project outward so as to be curved. Further, a through hole 94h extending in the width direction (direction orthogonal to the front-rear direction) is formed in the piezoelectric element mounting region 94. According to this configuration, the portion of the piezoelectric element mounting region 94 of the support plate 90 has elasticity in the front-rear direction.

貫通孔94hをまたぐように圧電素子実装領域94の下面に圧電素子95,96が実装される。圧電素子95,96は、サスペンション基板1の両側方にそれぞれ位置する。圧電素子95,96は、貫通孔94hを通してサスペンション基板1の接続端子25,26にそれぞれ接続される。 The piezoelectric elements 95 and 96 are mounted on the lower surface of the piezoelectric element mounting region 94 so as to straddle the through hole 94h. The piezoelectric elements 95 and 96 are located on both sides of the suspension substrate 1, respectively. The piezoelectric elements 95 and 96 are connected to the connection terminals 25 and 26 of the suspension substrate 1 through the through holes 94h, respectively.

接続端子25,35および電源用配線パターンP1を介して圧電素子95に電圧が印加され、接続端子26,36および電源用配線パターンP2を介して圧電素子96に電圧が印加される。これにより、圧電素子95,96の伸縮に伴って、支持プレート90が前後方向に伸縮する。圧電素子95,96に印加される電圧を制御することにより、サスペンション基板1上のヘッドスライダの磁気ヘッドの微小な位置合わせが可能になる。 A voltage is applied to the piezoelectric element 95 via the connection terminals 25 and 35 and the power supply wiring pattern P1, and a voltage is applied to the piezoelectric element 96 via the connection terminals 26 and 36 and the power supply wiring pattern P2. As a result, the support plate 90 expands and contracts in the front-rear direction as the piezoelectric elements 95 and 96 expand and contract. By controlling the voltage applied to the piezoelectric elements 95 and 96, it is possible to finely align the magnetic head of the head slider on the suspension substrate 1.

支持プレート90に支持されたサスペンション基板1はハードディスク装置に設けられる。磁気ディスクへの情報の書込み時に一対の書込用配線パターンW1,W2に電流が流れる。書込用配線パターンW1と書込用配線パターンW2とは、差動の書込み信号を伝送させる差動信号線路対を構成する。また、磁気ディスクからの情報の読取り時に一対の読取用配線パターンR1,R2に電流が流れる。読取用配線パターンR1と読取用配線パターンR2とは、差動の読取り信号を伝送させる差動信号線路対を構成する。 The suspension board 1 supported by the support plate 90 is provided on the hard disk device. When writing information to a magnetic disk, a current flows through a pair of writing wiring patterns W1 and W2. The write wiring pattern W1 and the write wiring pattern W2 form a differential signal line pair for transmitting a differential write signal. Further, when reading information from the magnetic disk, a current flows through the pair of reading wiring patterns R1 and R2. The reading wiring pattern R1 and the reading wiring pattern R2 form a differential signal line pair for transmitting a differential read signal.

(2)書込用配線パターンおよび電源用配線パターン
図2(a)は図1のサスペンション基板1のうち一点鎖線で取り囲まれる部分Qの拡大平面図であり、図2(b)は図2(a)のA1-A1線断面図であり、図2(c)は図2(a)のB1-B1線断面図である。また、図3(a)は図2(a)のC1-C1線断面図であり、図3(b)は図2(a)のD1-D1線断面図である。図2(a)に示すように、図1の部分Qでは、書込用配線パターンW1,W2および電源用配線パターンP1がそれぞれ前後方向に延びる。また、書込用配線パターンW1,W2および電源用配線パターンP1が前後方向に直交する方向に並ぶ。
(2) Wiring pattern for writing and wiring pattern for power supply FIG. 2 (a) is an enlarged plan view of a portion Q of the suspension board 1 of FIG. It is the A1-A1 line sectional view of a), and FIG. 2 (c) is the B1-B1 line sectional view of FIG. 2 (a). 3 (a) is a sectional view taken along line C1-C1 of FIG. 2 (a), and FIG. 3 (b) is a sectional view taken along line D1-D1 of FIG. 2 (a). As shown in FIG. 2A, in the portion Q of FIG. 1, the writing wiring patterns W1 and W2 and the power supply wiring pattern P1 extend in the front-rear direction, respectively. Further, the writing wiring patterns W1 and W2 and the power supply wiring pattern P1 are arranged in a direction orthogonal to the front-rear direction.

図3(a),(b)に示すように、支持基板10上に例えばポリイミドからなる第1の絶縁層41が形成されている。支持基板10は導電性を有し、例えばステンレス鋼からなる。第1の絶縁層41は、第1の部分41Aおよび第2の部分41Bを含む。第2の部分41Bは第1の部分41Aよりも小さい厚みを有する。 As shown in FIGS. 3A and 3B, a first insulating layer 41 made of, for example, polyimide is formed on the support substrate 10. The support substrate 10 has conductivity and is made of, for example, stainless steel. The first insulating layer 41 includes a first portion 41A and a second portion 41B. The second portion 41B has a smaller thickness than the first portion 41A.

第1の絶縁層41の第2の部分41B上に、支持基板10よりも高い電気伝導率を有する接地層50が形成されている。接地層50は、支持基板10に電気的に接続される。接地層50と支持基板10との電気的な接続は、例えば第1の絶縁層41に形成されるビアまたは配線等を用いて実現される。 On the second portion 41B of the first insulating layer 41, a ground layer 50 having an electric conductivity higher than that of the support substrate 10 is formed. The ground layer 50 is electrically connected to the support substrate 10. The electrical connection between the ground layer 50 and the support substrate 10 is realized by using, for example, vias or wirings formed on the first insulating layer 41.

接地層50の材料としては、例えば銅が用いられる。上記のように支持基板10がステンレス鋼からなる場合には、金または銀を接地層50の材料として用いてもよい。あるいは、金、銀および銅のいずれかを含みかつステンレス鋼よりも高い電気伝導率を有する合金を接地層50の材料として用いてもよい。なお、接地層50は、多層構造を有してもよい。例えば、接地層50は、支持基板10がステンレス鋼からなる場合に、銅層上にニッケル層または銀層が積層された2層構造を有してもよいし、銅層上にニッケル層および金層が積層された3層構造を有してもよい。接地層50が銅層を含む多層構造を有する場合には、銅層の表面を被覆するように、銅層の上面上および側面上にニッケル層、銀層または金層等の他の金属層が形成されてもよい。 As the material of the ground layer 50, for example, copper is used. When the support substrate 10 is made of stainless steel as described above, gold or silver may be used as the material of the ground layer 50. Alternatively, an alloy containing any of gold, silver and copper and having a higher electric conductivity than stainless steel may be used as the material of the ground layer 50. The ground layer 50 may have a multi-layer structure. For example, the grounding layer 50 may have a two-layer structure in which a nickel layer or a silver layer is laminated on a copper layer when the support substrate 10 is made of stainless steel, or the nickel layer and gold may be formed on the copper layer. It may have a three-layer structure in which layers are laminated. When the grounding layer 50 has a multilayer structure including a copper layer, another metal layer such as a nickel layer, a silver layer or a gold layer is formed on the upper surface and the side surface of the copper layer so as to cover the surface of the copper layer. It may be formed.

第1の絶縁層41の第1の部分41A上に電源用配線パターンP1が形成されている。電源用配線パターンP1の材料としては、例えば銅が用いられる。なお、電源用配線パターンP1の表面は、ニッケル層または銀層等で被覆されてもよい。 A power supply wiring pattern P1 is formed on the first portion 41A of the first insulating layer 41. For example, copper is used as the material of the power supply wiring pattern P1. The surface of the power supply wiring pattern P1 may be covered with a nickel layer, a silver layer, or the like.

接地層50および電源用配線パターンP1を覆うように、第1の絶縁層41上に、例えばポリイミドからなる第2の絶縁層42が形成されている。 A second insulating layer 42 made of, for example, polyimide is formed on the first insulating layer 41 so as to cover the ground layer 50 and the power supply wiring pattern P1.

図2(b)に示すように、図2(a)のA1-A1線における支持基板10上では、第1の絶縁層41の複数の第1の部分41Aおよび複数の第2の部分41Bが前後方向に交互に並ぶ。第1の絶縁層41の複数の第1の部分41Aおよび複数の第2の部分41Bに重なるように、第2の絶縁層42上に書込用配線パターンW1が形成されている。書込用配線パターンW1と同様に、第1の絶縁層41の複数の第1の部分41Aおよび複数の第2の部分41Bに重なるように、第2の絶縁層42上に書込用配線パターンW2が形成されている。 As shown in FIG. 2B, on the support substrate 10 in the A1-A1 line of FIG. 2A, the plurality of first portions 41A and the plurality of second portions 41B of the first insulating layer 41 are present. They line up alternately in the front-back direction. A writing wiring pattern W1 is formed on the second insulating layer 42 so as to overlap the plurality of first portions 41A and the plurality of second portions 41B of the first insulating layer 41. Similar to the writing wiring pattern W1, the writing wiring pattern is placed on the second insulating layer 42 so as to overlap the plurality of first portions 41A and the plurality of second portions 41B of the first insulating layer 41. W2 is formed.

本例では、第1の絶縁層41の第2の部分41B上に接地層50が形成されている。それにより、書込用配線パターンW1,W2のうち第1の絶縁層41の第2の部分41Bに重なる部分は接地層50にも重なる。 In this example, the ground layer 50 is formed on the second portion 41B of the first insulating layer 41. As a result, the portion of the writing wiring patterns W1 and W2 that overlaps with the second portion 41B of the first insulating layer 41 also overlaps with the ground layer 50.

書込用配線パターンW1,W2の材料としては、例えば銅が用いられる。なお、書込用配線パターンW1,W2の表面は、ニッケル層または銀層等で被覆されてもよい。書込用配線パターンW1,W2を覆うように、第2の絶縁層42上に、例えばポリイミドからなる第3の絶縁層60が形成されている。 As the material of the writing wiring patterns W1 and W2, for example, copper is used. The surfaces of the writing wiring patterns W1 and W2 may be covered with a nickel layer, a silver layer, or the like. A third insulating layer 60 made of, for example, polyimide is formed on the second insulating layer 42 so as to cover the writing wiring patterns W1 and W2.

図2(a)では、図2(b),(c)および図3(a),(b)の第1の絶縁層41、第2の絶縁層42および第3の絶縁層60の図示を省略している。また、図2(a)では、書込用配線パターンW1,W2を太い実線およびハッチングで示し、電源用配線パターンP1を太い一点鎖線およびハッチングで示し、接地層50を実線およびドットパターンで示す。さらに、支持基板10を二点鎖線で示す。 2 (a) shows the first insulating layer 41, the second insulating layer 42, and the third insulating layer 60 of FIGS. 2 (b) and 2 (c) and FIGS. 3 (a) and 3 (b). It is omitted. Further, in FIG. 2A, the writing wiring patterns W1 and W2 are shown by thick solid lines and hatching, the power supply wiring pattern P1 is shown by thick alternate long and short dash lines and hatching, and the ground layer 50 is shown by solid lines and dot patterns. Further, the support substrate 10 is shown by a two-dot chain line.

高い周波数帯域を有する電気信号が書込用配線パターンW1,W2を伝送する場合、書込用配線パターンW1,W2から電磁波が発生する。発生する電磁波が支持基板10または接地層50に入射すると、支持基板10に渦電流が発生し、書込用配線パターンW1,W2と支持基板10または接地層50とが電磁的に結合する。書込用配線パターンW1,W2を伝送する電気信号には、支持基板10または接地層50に発生する渦電流の大きさに応じた損失が生じる。電気信号の損失は、発生する渦電流が大きいほど大きく、発生する渦電流が小さいほど小さい。 When an electric signal having a high frequency band transmits the writing wiring patterns W1 and W2, electromagnetic waves are generated from the writing wiring patterns W1 and W2. When the generated electromagnetic wave is incident on the support substrate 10 or the ground layer 50, an eddy current is generated in the support substrate 10, and the writing wiring patterns W1 and W2 are electromagnetically coupled to the support substrate 10 or the ground layer 50. In the electric signal transmitting the writing wiring patterns W1 and W2, a loss is generated according to the magnitude of the eddy current generated in the support substrate 10 or the ground layer 50. The loss of the electric signal is larger as the generated eddy current is larger, and smaller as the generated eddy current is smaller.

ある導体に電磁波が与えられることによりその導体に発生する渦電流は、その導体の電気伝導率が低いほど大きく、その導体の電気伝導率が高いほど小さい。接地層50は、支持基板10に比べて高い電気伝導率を有する。そのため、電磁波により接地層50に発生する渦電流は、電磁波により支持基板10に発生する渦電流よりも小さい。 The eddy current generated in a conductor by applying an electromagnetic wave to the conductor is larger as the electric conductivity of the conductor is lower, and smaller as the electric conductivity of the conductor is higher. The ground layer 50 has a higher electrical conductivity than the support substrate 10. Therefore, the eddy current generated in the ground layer 50 by the electromagnetic wave is smaller than the eddy current generated in the support substrate 10 by the electromagnetic wave.

上記の構成によれば、書込用配線パターンW1,W2の少なくとも一部と支持基板10との間に接地層50が位置するので、書込用配線パターンW1,W2から支持基板10に向かって放射される電磁波の少なくとも一部は、接地層50に入射し、支持基板10に到達しない。それにより、高い周波数帯域において書込用配線パターンW1,W2を伝送する電気信号の損失が低減される。 According to the above configuration, since the ground layer 50 is located between at least a part of the writing wiring patterns W1 and W2 and the support board 10, the writing wiring patterns W1 and W2 are directed toward the support board 10. At least a part of the emitted electromagnetic wave enters the ground layer 50 and does not reach the support substrate 10. As a result, the loss of the electric signal transmitting the writing wiring patterns W1 and W2 in the high frequency band is reduced.

書込用配線パターンW1,W2の特性インピーダンスの値は、書込用配線パターンW1,W2と支持基板10および接地層50とが重なる部分の面積に応じて定まる。例えば、書込用配線パターンW1の特性インピーダンスの値は、書込用配線パターンW1の一部と支持基板10および接地層50とが重なる場合に比べて、書込用配線パターンW1全体と支持基板10および接地層50とが重なる場合の方が大きくなる。また、その特性インピーダンスの値は、書込用配線パターンW1と支持基板10および接地層50とが重ならない場合に比べて、書込用配線パターンW1の一部と支持基板10および接地層50とが重なる場合の方が大きくなる。 The value of the characteristic impedance of the writing wiring patterns W1 and W2 is determined according to the area of the portion where the writing wiring patterns W1 and W2 overlap with the support substrate 10 and the ground layer 50. For example, the value of the characteristic impedance of the writing wiring pattern W1 is the entire writing wiring pattern W1 and the supporting substrate as compared with the case where a part of the writing wiring pattern W1 overlaps with the support board 10 and the ground layer 50. It is larger when the 10 and the ground layer 50 overlap each other. Further, the value of the characteristic impedance is a part of the writing wiring pattern W1 and the support board 10 and the ground layer 50 as compared with the case where the writing wiring pattern W1 and the support board 10 and the ground layer 50 do not overlap. Is larger when they overlap.

そこで、本実施の形態では、各書込用配線パターンW1,W2の特性インピーダンスの値が所望の値に近づくように、書込用配線パターンW1,W2と支持基板10および接地層50とが重なる部分の面積が調整される。具体的には、図2(a),(b)および図3(b)に示すように、予め設定されるインピーダンスに応じて、書込用配線パターンW1,W2に重なる複数の第1の開口部19が支持基板10に形成される。また、複数の第1の開口部19にそれぞれ重なる複数の第2の開口部59が接地層50に形成される。 Therefore, in the present embodiment, the writing wiring patterns W1 and W2 overlap with the support substrate 10 and the ground layer 50 so that the characteristic impedance values of the writing wiring patterns W1 and W2 approach a desired value. The area of the part is adjusted. Specifically, as shown in FIGS. 2 (a) and 2 (b) and FIG. 3 (b), a plurality of first openings overlapping the writing wiring patterns W1 and W2 according to the preset impedance. The portion 19 is formed on the support substrate 10. Further, a plurality of second openings 59 each overlapping the plurality of first openings 19 are formed in the ground layer 50.

複数の第1の開口部19および複数の第2の開口部59は、基本的に書込用配線パターンW1,W2が延びる方向に並ぶように間欠的に形成される。それにより、書込用配線パターンW1,W2の特性インピーダンスの均一性を向上させることができる。なお、設定されるインピーダンスによっては、複数の第1の開口部19は、支持基板10に形成されなくてもよい。 The plurality of first openings 19 and the plurality of second openings 59 are basically formed intermittently so that the writing wiring patterns W1 and W2 are arranged in the extending direction. Thereby, the uniformity of the characteristic impedance of the writing wiring patterns W1 and W2 can be improved. Depending on the impedance to be set, the plurality of first openings 19 may not be formed on the support substrate 10.

以下の説明においては、支持基板10、第1の絶縁層41および第2の絶縁層42が積層される方向を基板積層方向と呼ぶ。図2(a)に示すように、互いに重なり合う第1の開口部19および第2の開口部59は、サスペンション基板1を基板積層方向に沿って見た場合に第1の開口部19の内縁が第2の開口部59の内縁を取り囲むように形成される。この構成によれば、書込用配線パターンW1,W2から第2の開口部59に向かって放射される電磁波が、第2の開口部59を通過した後、支持基板10の第1の開口部19の内縁に入射することが低減される。それにより、支持基板10における渦電流の発生が低減される。 In the following description, the direction in which the support substrate 10, the first insulating layer 41, and the second insulating layer 42 are laminated is referred to as a substrate stacking direction. As shown in FIG. 2A, the first opening 19 and the second opening 59 that overlap each other have the inner edge of the first opening 19 when the suspension substrate 1 is viewed along the substrate stacking direction. It is formed so as to surround the inner edge of the second opening 59. According to this configuration, after the electromagnetic wave radiated from the writing wiring patterns W1 and W2 toward the second opening 59 passes through the second opening 59, the first opening of the support substrate 10 Incident to the inner edge of 19 is reduced. As a result, the generation of eddy currents in the support substrate 10 is reduced.

図3(a),(b)に示すように、上記のサスペンション基板1においては、接地層50が第1の絶縁層41のうち厚みの小さい第2の部分41B上に形成されている。この場合、基板積層方向において、接地層50の上面の位置(高さ)と第1の絶縁層41の第1の部分41Aの上面の位置(高さ)との間の差が小さい。それにより、第2の絶縁層42の上面に、接地層50の有無に起因する段差がほとんど形成されない。そのため、図2(b)に示すように、書込用配線パターンW1,W2は、ほぼ平坦な第2の絶縁層42の上面上で直線状に形成される。 As shown in FIGS. 3A and 3B, in the suspension substrate 1, the grounding layer 50 is formed on the second portion 41B of the first insulating layer 41, which has a small thickness. In this case, the difference between the position (height) of the upper surface of the ground layer 50 and the position (height) of the upper surface of the first portion 41A of the first insulating layer 41 is small in the substrate stacking direction. As a result, a step due to the presence or absence of the grounding layer 50 is hardly formed on the upper surface of the second insulating layer 42. Therefore, as shown in FIG. 2B, the writing wiring patterns W1 and W2 are formed linearly on the upper surface of the second insulating layer 42 which is substantially flat.

ここで、参考形態に係るサスペンション基板について、図1のサスペンション基板1と異なる点を説明する。図4(a)は参考形態に係るサスペンション基板の一部拡大平面図であり、図4(b)は図4(a)のA0-A0線断面図であり、図4(c)は図4(a)のB0-B0線断面図である。また、図5(a)は図4(a)のC0-C0線断面図であり、図5(b)は図4(a)のD0-D0線断面図である。図4(a)の平面図ならびに図4(b),(c)および図5(a),(b)の断面図は、図2(a)の平面図ならびに図2(b),(c)および図3(a),(b)の断面図に対応する。 Here, the suspension substrate according to the reference embodiment will be described as being different from the suspension substrate 1 of FIG. 4 (a) is a partially enlarged plan view of the suspension substrate according to the reference embodiment, FIG. 4 (b) is a sectional view taken along line A0-A0 of FIG. 4 (a), and FIG. 4 (c) is FIG. It is a cross-sectional view taken along the line B0-B0 of (a). 5 (a) is a sectional view taken along line C0-C0 of FIG. 4 (a), and FIG. 5 (b) is a sectional view taken along line D0-D0 of FIG. 4 (a). The plan view of FIG. 4 (a) and the cross-sectional view of FIGS. 4 (b), (c) and 5 (a), (b) are the plan view of FIG. 2 (a) and FIGS. 2 (b), (c). ) And the cross-sectional views of FIGS. 3 (a) and 3 (b).

参考形態に係るサスペンション基板においては、図4(b),(c)および図5(a),(b)に示すように、支持基板10上に形成される第1の絶縁層41が一定の厚みを有する。第1の絶縁層41の上面上に、電源用配線パターンP1とともに接地層50が形成されている。この場合、基板積層方向において、接地層50の上面の位置(高さ)と第1の絶縁層41の第1の部分41Aの上面の位置(高さ)との間に、接地層50の厚みとほぼ同じ大きさの差が生じる。それにより、第2の絶縁層42の上面に、接地層50の有無に起因する段差が形成される。そのため、図4(b)に示すように、書込用配線パターンW1,W2は、複数の段差を乗り越すように第2の絶縁層42の上面上で波線状に形成される。 In the suspension substrate according to the reference embodiment, as shown in FIGS. 4 (b) and 4 (c) and FIGS. 5 (a) and 5 (b), the first insulating layer 41 formed on the support substrate 10 is constant. Has a thickness. A ground layer 50 is formed on the upper surface of the first insulating layer 41 together with the power supply wiring pattern P1. In this case, the thickness of the ground layer 50 is between the position (height) of the upper surface of the ground layer 50 and the position (height) of the upper surface of the first portion 41A of the first insulating layer 41 in the substrate stacking direction. There is a difference of about the same size as. As a result, a step is formed on the upper surface of the second insulating layer 42 due to the presence or absence of the grounding layer 50. Therefore, as shown in FIG. 4B, the writing wiring patterns W1 and W2 are formed in a wavy line shape on the upper surface of the second insulating layer 42 so as to overcome the plurality of steps.

高い周波数帯域を有する電気信号が書込用配線パターンW1,W2を伝送する場合、書込用配線パターンW1,W2を伝送する電気信号には、書込用配線パターンW1,W2の線路長に応じた損失が生じる。電気信号の損失は、書込用配線パターンW1,W2の線路長が大きいほど大きく、書込用配線パターンW1,W2の線路長が小さいほど小さい。上記のように、参考形態に係るサスペンション基板においては、書込用配線パターンW1,W2が波線状に形成される。これに対して、本実施の形態に係るサスペンション基板1においては、書込用配線パターンW1,W2がほぼ直線状に形成される。それにより、本実施の形態に係る書込用配線パターンW1,W2は、波線状の書込用配線パターンW1,W2(図4(b))に比べて線路長が短い。このように、書込用配線パターンW1,W2の配線長が長くなることを抑制することができるので、高い周波数帯域において書込用配線パターンW1,W2を伝送する電気信号の損失が低減される。本実施の形態においては、配線長は、伝送線路の中心軸を通る線の長さを意味する。 When an electric signal having a high frequency band transmits the writing wiring patterns W1 and W2, the electric signal for transmitting the writing wiring patterns W1 and W2 depends on the line length of the writing wiring patterns W1 and W2. There will be a loss. The loss of the electric signal is larger as the line length of the writing wiring patterns W1 and W2 is larger, and is smaller as the line length of the writing wiring patterns W1 and W2 is smaller. As described above, in the suspension substrate according to the reference embodiment, the writing wiring patterns W1 and W2 are formed in a wavy line shape. On the other hand, in the suspension substrate 1 according to the present embodiment, the writing wiring patterns W1 and W2 are formed substantially linearly. As a result, the writing wiring patterns W1 and W2 according to the present embodiment have shorter line lengths than the wavy line-shaped writing wiring patterns W1 and W2 (FIG. 4B). In this way, it is possible to suppress the increase in the wiring length of the writing wiring patterns W1 and W2, so that the loss of the electric signal transmitting the writing wiring patterns W1 and W2 is reduced in the high frequency band. .. In the present embodiment, the wiring length means the length of the line passing through the central axis of the transmission line.

なお、図1の読取用配線パターンR1,R2および電源用配線パターンP2ならびにそれらの近傍の構成は、図2(a)~(c)および図3(a),(b)の書込用配線パターンW1,W2および電源用配線パターンP1の構成およびそれらの近傍の構成と基本的に同じである。 The reading wiring patterns R1 and R2 in FIG. 1, the power supply wiring pattern P2, and the configurations in the vicinity thereof are the writing wirings in FIGS. 2 (a) to 2 (c) and FIGS. 3 (a) and 3 (b). It is basically the same as the configurations of the patterns W1 and W2 and the power supply wiring pattern P1 and the configurations in the vicinity thereof.

(3)サスペンション基板の製造方法
サスペンション基板1の製造方法について説明する。図6~図11は、図1のサスペンション基板1の製造方法を示す模式的工程断面図である。図6~図11の各図においては、(a)が図2(a)のC1-C1線断面図に対応し、(b)が図2(a)のD1-D1線断面図に対応する。ここでは、図1のタング部12、複数の接続端子21~26,31~36、複数の孔部H、読取用配線パターンR1,R2および電源用配線パターンP2の形成工程についての説明は省略する。
(3) Manufacturing Method of Suspension Board A manufacturing method of the suspension board 1 will be described. 6 to 11 are schematic process sectional views showing a method of manufacturing the suspension substrate 1 of FIG. 1. In each of FIGS. 6 to 11, (a) corresponds to the C1-C1 line sectional view of FIG. 2 (a), and (b) corresponds to the D1-D1 line sectional view of FIG. 2 (a). .. Here, the description of the steps of forming the tongue portion 12, the plurality of connection terminals 21 to 26, 31 to 36, the plurality of hole portions H, the reading wiring patterns R1 and R2, and the power supply wiring pattern P2 of FIG. 1 will be omitted. ..

初めに、ステンレス鋼からなる長尺状基板を支持基板10として用意する。続いて、図6(a),(b)に示すように、支持基板10上にポリイミドからなる第1の絶縁層41を形成する。支持基板10の厚みは、例えば8μm以上100μm以下である。第1の絶縁層41の厚みは、例えば1μm以上25μm以下である。 First, a long substrate made of stainless steel is prepared as the support substrate 10. Subsequently, as shown in FIGS. 6A and 6B, a first insulating layer 41 made of polyimide is formed on the support substrate 10. The thickness of the support substrate 10 is, for example, 8 μm or more and 100 μm or less. The thickness of the first insulating layer 41 is, for example, 1 μm or more and 25 μm or less.

次に、図7(a),(b)に示すように、第1の絶縁層41の上面の予め定められた領域に凹部41Cを形成する。凹部41Cの深さは、例えば1μm以上24μm以下である。第1の絶縁層41のうち凹部41Cが形成されない部分が上記の第1の部分41Aとなり、第1の絶縁層41のうち凹部41Cが形成される部分が上記の第2の部分41Bとなる。 Next, as shown in FIGS. 7A and 7B, the recess 41C is formed in a predetermined region on the upper surface of the first insulating layer 41. The depth of the recess 41C is, for example, 1 μm or more and 24 μm or less. The portion of the first insulating layer 41 in which the recess 41C is not formed becomes the first portion 41A, and the portion of the first insulating layer 41 in which the recess 41C is formed becomes the second portion 41B.

ここで、凹部41Cは、例えば第1の絶縁層41の形成時に階調露光技術を用いて形成する。または、凹部41Cは、一定の厚みで形成された第1の絶縁層41の一部をエッチングすることにより形成してもよいし、一定の厚みで形成された第1の絶縁層41の一部をレーザ加工することにより形成してもよい。 Here, the recess 41C is formed, for example, by using a gradation exposure technique when forming the first insulating layer 41. Alternatively, the recess 41C may be formed by etching a part of the first insulating layer 41 formed with a constant thickness, or a part of the first insulating layer 41 formed with a constant thickness. May be formed by laser processing.

次に、図8(a),(b)に示すように、第1の絶縁層41の第2の部分41B上に、銅からなる接地層50を形成する。また、接地層50の形成と同時に、第1の部分41Aの予め定められた領域上に銅からなる電源用配線パターンP1を形成する。このとき、図8(b)に示すように、接地層50には、図2(a)の複数の第2の開口部59が形成される。接地層50および電源用配線パターンP1の厚みは、例えば1μm以上20μm以下である。 Next, as shown in FIGS. 8A and 8B, a grounding layer 50 made of copper is formed on the second portion 41B of the first insulating layer 41. Further, at the same time as the formation of the ground layer 50, the power supply wiring pattern P1 made of copper is formed on the predetermined region of the first portion 41A. At this time, as shown in FIG. 8 (b), the plurality of second openings 59 in FIG. 2 (a) are formed in the ground layer 50. The thickness of the ground layer 50 and the power supply wiring pattern P1 is, for example, 1 μm or more and 20 μm or less.

なお、接地層50の形成時には、例えば第1の絶縁層41内にビア(図示せず)等を形成することにより、接地層50と支持基板10とを電気的に接続してもよい。 At the time of forming the grounding layer 50, the grounding layer 50 and the support substrate 10 may be electrically connected by forming vias (not shown) or the like in the first insulating layer 41, for example.

次に、図9(a),(b)に示すように、接地層50および電源用配線パターンP1を覆うように、第1の絶縁層41上にポリイミドからなる第2の絶縁層42を形成する。第2の絶縁層42の厚みは、例えば1μm以上25μm以下である。 Next, as shown in FIGS. 9A and 9B, a second insulating layer 42 made of polyimide is formed on the first insulating layer 41 so as to cover the ground layer 50 and the power supply wiring pattern P1. do. The thickness of the second insulating layer 42 is, for example, 1 μm or more and 25 μm or less.

次に、図10(a),(b)に示すように、第1の絶縁層41の第1の部分41Aおよび第2の部分41Bに重なるように、第2の絶縁層42上に銅からなる書込用配線パターンW1,W2を形成する。 Next, as shown in FIGS. 10A and 10B, from copper on the second insulating layer 42 so as to overlap the first portion 41A and the second portion 41B of the first insulating layer 41. The writing wiring patterns W1 and W2 are formed.

書込用配線パターンW1,W2の厚みは、例えば1μm以上20μm以下である。書込用配線パターンW1,W2の幅は、例えば6μm以上100μm以下である。また、書込用配線パターンW1,W2の間隔は、例えば6μm以上100μm以下である。 The thickness of the writing wiring patterns W1 and W2 is, for example, 1 μm or more and 20 μm or less. The widths of the writing wiring patterns W1 and W2 are, for example, 6 μm or more and 100 μm or less. The spacing between the writing wiring patterns W1 and W2 is, for example, 6 μm or more and 100 μm or less.

次に、図11(a),(b)に示すように、書込用配線パターンW1,W2を覆うように、第2の絶縁層42上にポリイミドからなる第3の絶縁層60を形成する。第3の絶縁層60は、書込用配線パターンW1,W2を保護するために用いられる。第3の絶縁層60の厚みは、例えば2μm以上25μm以下である。 Next, as shown in FIGS. 11A and 11B, a third insulating layer 60 made of polyimide is formed on the second insulating layer 42 so as to cover the writing wiring patterns W1 and W2. .. The third insulating layer 60 is used to protect the writing wiring patterns W1 and W2. The thickness of the third insulating layer 60 is, for example, 2 μm or more and 25 μm or less.

最後に、支持基板10の外縁を設計寸法に応じて加工するとともに、支持基板10の予め定められた複数の部分に複数の第1の開口部19を形成する。それにより、図3(a),(c)の構成を有するサスペンション基板1が完成する。 Finally, the outer edge of the support substrate 10 is processed according to the design dimensions, and a plurality of first openings 19 are formed in the plurality of predetermined portions of the support substrate 10. As a result, the suspension substrate 1 having the configurations shown in FIGS. 3 (a) and 3 (c) is completed.

(4)効果
本実施の形態に係るサスペンション基板1においては、書込用配線パターンW1,W2の少なくとも一部と支持基板10との間に接地層50が位置するので、書込用配線パターンW1,W2から支持基板10に向かって放射される電磁波の少なくとも一部は、接地層50により遮断される。それにより、支持基板10における渦電流の発生が低減される。
(4) Effect In the suspension board 1 according to the present embodiment, since the ground layer 50 is located between at least a part of the writing wiring patterns W1 and W2 and the support board 10, the writing wiring pattern W1 , At least a part of the electromagnetic wave radiated from W2 toward the support substrate 10 is blocked by the ground layer 50. As a result, the generation of eddy currents in the support substrate 10 is reduced.

また、書込用配線パターンW1,W2を伝送する電気信号の損失は、書込用配線パターンW1,W2の線路長が小さいほど小さい。上記の構成によれば、基板積層方向における接地層50の上面の位置(高さ)と第1の絶縁層41の第1の部分41Aの上面の位置(高さ)との間の差を小さくすることができる。それにより、第2の絶縁層42の上面に、接地層50の有無に起因する段差がほとんど形成されない。したがって、書込用配線パターンW1,W2を直線状に形成することができるので、書込用配線パターンW1,W2の配線長が長くなることを抑制することができる。 Further, the loss of the electric signal for transmitting the writing wiring patterns W1 and W2 becomes smaller as the line length of the writing wiring patterns W1 and W2 becomes smaller. According to the above configuration, the difference between the position (height) of the upper surface of the ground layer 50 and the position (height) of the upper surface of the first portion 41A of the first insulating layer 41 in the substrate stacking direction is small. can do. As a result, a step due to the presence or absence of the grounding layer 50 is hardly formed on the upper surface of the second insulating layer 42. Therefore, since the writing wiring patterns W1 and W2 can be formed in a straight line, it is possible to prevent the wiring lengths of the writing wiring patterns W1 and W2 from becoming long.

これらの結果、高い周波数帯域において書込用配線パターンW1,W2を伝送する電気信号の損失が低減される。 As a result, the loss of the electric signal transmitting the writing wiring patterns W1 and W2 in the high frequency band is reduced.

[2]第2の実施の形態
第2の実施の形態に係るサスペンション基板について、第1の実施の形態に係るサスペンション基板1とは異なる点を説明する。図12(a)は第2の実施の形態に係るサスペンション基板の一部拡大平面図であり、図12(b)は図12(a)のA2-A2線断面図であり、図12(c)は図12(a)のB2-B2線断面図である。また、図13(a)は図12(a)のC2-C2線断面図であり、図13(b)は図12(a)のD2-D2線断面図である。図12(a)の平面図ならびに図12(b),(c)および図13(a),(b)の断面図は、図2(a)の平面図ならびに図2(b),(c)および図3(a),(b)の断面図に対応する。図12(a)においては、図2(a)の例と同様に、サスペンション基板1の複数の構成要素のうち一部の構成要素を互いに異なる態様で示すとともに、他の構成要素の図示を省略している。
[2] Second Embodiment The suspension substrate according to the second embodiment will be described as different from the suspension substrate 1 according to the first embodiment. 12 (a) is a partially enlarged plan view of the suspension substrate according to the second embodiment, FIG. 12 (b) is a sectional view taken along line A2-A2 of FIG. 12 (a), and FIG. 12 (c). ) Is a cross-sectional view taken along the line B2-B2 of FIG. 12 (a). 13 (a) is a sectional view taken along line C2-C2 of FIG. 12 (a), and FIG. 13 (b) is a sectional view taken along line D2-D2 of FIG. 12 (a). The plan view of FIG. 12 (a) and the cross-sectional views of FIGS. 12 (b), 12 (c) and 13 (a), (b) are the plan view of FIG. 2 (a) and FIGS. 2 (b), (c). ) And the cross-sectional views of FIGS. 3 (a) and 3 (b). In FIG. 12 (a), as in the example of FIG. 2 (a), some of the components of the plurality of components of the suspension board 1 are shown in different modes from each other, and the illustration of the other components is omitted. is doing.

本実施の形態に係るサスペンション基板1においては、図13(a),(b)に示すように、支持基板10の上面の一部領域(後述する第1の領域10A)上に接地層50が形成されている。それにより、支持基板10の一部の領域では、支持基板10の上面と接地層50の下面とが接触している。また、支持基板10の接地層50が形成されない領域(後述する第2の領域10B)上に第1の絶縁層41が形成されている。 In the suspension substrate 1 according to the present embodiment, as shown in FIGS. 13 (a) and 13 (b), the ground layer 50 is provided on a partial region (first region 10A described later) of the upper surface of the support substrate 10. It is formed. As a result, in a part of the region of the support substrate 10, the upper surface of the support substrate 10 and the lower surface of the ground layer 50 are in contact with each other. Further, the first insulating layer 41 is formed on the region (second region 10B described later) where the grounding layer 50 of the support substrate 10 is not formed.

接地層50上および第1の絶縁層41上に第2の絶縁層42が形成されている。接地層50および第1の絶縁層41に重なるように、第2の絶縁層42上に書込用配線パターンW1,W2が形成されている。 A second insulating layer 42 is formed on the ground layer 50 and on the first insulating layer 41. The writing wiring patterns W1 and W2 are formed on the second insulating layer 42 so as to overlap the ground layer 50 and the first insulating layer 41.

上記の構成においても、書込用配線パターンW1,W2の少なくとも一部と支持基板10との間に接地層50が位置するので、書込用配線パターンW1,W2から支持基板10に向かって放射される電磁波の少なくとも一部は、接地層50に入射し、支持基板10に到達しない。それにより、高い周波数帯域において書込用配線パターンW1,W2を伝送する電気信号の損失が低減される。 Also in the above configuration, since the ground layer 50 is located between at least a part of the writing wiring patterns W1 and W2 and the support board 10, radiation is emitted from the writing wiring patterns W1 and W2 toward the support board 10. At least a part of the electromagnetic wave generated is incident on the ground layer 50 and does not reach the support substrate 10. As a result, the loss of the electric signal transmitting the writing wiring patterns W1 and W2 in the high frequency band is reduced.

接地層50の厚みおよび第1の絶縁層41の厚みは、ほぼ等しくなるように設定される。この場合、基板積層方向において、接地層50の上面の位置(高さ)と第1の絶縁層41の第1の部分41Aの上面の位置(高さ)との間の差が小さい。それにより、第2の絶縁層42の上面に、接地層50の有無に起因する段差がほとんど形成されない。そのため、第1の実施の形態に係るサスペンション基板1と同様に、書込用配線パターンW1,W2は、ほぼ平坦な第2の絶縁層42の上面上で直線状に形成される。したがって、書込用配線パターンW1,W2の配線長が長くなることを抑制することができるので、高い周波数帯域において書込用配線パターンW1,W2を伝送する電気信号の損失が低減される。 The thickness of the ground layer 50 and the thickness of the first insulating layer 41 are set to be substantially equal to each other. In this case, the difference between the position (height) of the upper surface of the ground layer 50 and the position (height) of the upper surface of the first portion 41A of the first insulating layer 41 is small in the substrate stacking direction. As a result, a step due to the presence or absence of the grounding layer 50 is hardly formed on the upper surface of the second insulating layer 42. Therefore, similarly to the suspension substrate 1 according to the first embodiment, the writing wiring patterns W1 and W2 are formed linearly on the upper surface of the second insulating layer 42 which is substantially flat. Therefore, it is possible to suppress the increase in the wiring length of the writing wiring patterns W1 and W2, so that the loss of the electric signal transmitting the writing wiring patterns W1 and W2 is reduced in the high frequency band.

本実施の形態では、図12(a)に示すように、互いに重なり合う第1の開口部19および第2の開口部59は、サスペンション基板1を基板積層方向に沿って見た場合に第2の開口部59の内縁が第1の開口部19の内縁を取り囲むように形成される。この構成によれば、接地層50の各第2の開口部59の内縁が第2の絶縁層42により被覆される。それにより、接地層50の各第2の開口部59の内縁が第2の絶縁層42と支持基板10との間からサスペンション基板1の外部に露出しない。したがって、接地層50が各第2の開口部59の内縁から腐食することが防止される。 In the present embodiment, as shown in FIG. 12A, the first opening 19 and the second opening 59 that overlap each other are the second when the suspension substrate 1 is viewed along the substrate stacking direction. The inner edge of the opening 59 is formed so as to surround the inner edge of the first opening 19. According to this configuration, the inner edge of each second opening 59 of the ground layer 50 is covered with the second insulating layer 42. As a result, the inner edge of each second opening 59 of the ground layer 50 is not exposed from between the second insulating layer 42 and the support substrate 10 to the outside of the suspension substrate 1. Therefore, the ground layer 50 is prevented from corroding from the inner edge of each second opening 59.

第2の実施の形態に係るサスペンション基板1の製造方法について説明する。図14~図19は、第2の実施の形態に係るサスペンション基板1の製造方法を示す模式的工程断面図である。図14~図19の各図においては、(a)が図12(a)のC2-C2線断面図に対応し、(b)が図12(a)のD2-D2線断面図に対応する。ここでは、図1のタング部12、複数の接続端子21~26,31~36、複数の孔部H、読取用配線パターンR1,R2および電源用配線パターンP2の形成工程についての説明は省略する。 A method for manufacturing the suspension substrate 1 according to the second embodiment will be described. 14 to 19 are schematic process sectional views showing a method of manufacturing the suspension substrate 1 according to the second embodiment. In each of FIGS. 14 to 19, (a) corresponds to the C2-C2 line sectional view of FIG. 12 (a), and (b) corresponds to the D2-D2 line sectional view of FIG. 12 (a). .. Here, the description of the steps of forming the tongue portion 12, the plurality of connection terminals 21 to 26, 31 to 36, the plurality of hole portions H, the reading wiring patterns R1 and R2, and the power supply wiring pattern P2 of FIG. 1 will be omitted. ..

第1の実施の形態と同様に、まずステンレス鋼からなる長尺状基板を支持基板10として用意する。ここで、図14(a),(b)に示すように、本実施の形態では、支持基板10の上面に、図13(a),(b)の接地層50を形成することになる第1の領域10Aと、接地層50が形成されない第2の領域10Bとが予め定められる。 Similar to the first embodiment, first, a long substrate made of stainless steel is prepared as the support substrate 10. Here, as shown in FIGS. 14 (a) and 14 (b), in the present embodiment, the ground layer 50 of FIGS. 13 (a) and 13 (b) is formed on the upper surface of the support substrate 10. A region 10A of 1 and a second region 10B on which the ground layer 50 is not formed are predetermined.

続いて、支持基板10上にポリイミドからなる第1の絶縁層41を形成した後、図15(a),(b)に示すように、支持基板10の上面の第1の領域10Aが上方に露出するように開口41Dを形成する。開口41Dは、例えば第1の絶縁層41の形成時に階調露光技術を用いて形成する。または、開口41Dは、第1の絶縁層41の一部をエッチングすることにより形成してもよいし、第1の絶縁層41の一部をレーザ加工することにより形成してもよい。 Subsequently, after forming the first insulating layer 41 made of polyimide on the support substrate 10, the first region 10A on the upper surface of the support substrate 10 is upward as shown in FIGS. 15A and 15B. The opening 41D is formed so as to be exposed. The opening 41D is formed, for example, by using a gradation exposure technique when forming the first insulating layer 41. Alternatively, the opening 41D may be formed by etching a part of the first insulating layer 41, or may be formed by laser processing a part of the first insulating layer 41.

次に、図16(a),(b)に示すように、上方に露出する支持基板10の第1の領域10A上に接地層50を形成する。また、接地層50の形成と同時に、支持基板10の第2の領域10Bに重なる第1の絶縁層41の予め定められた領域上に電源用配線パターンP1を形成する。このとき、図16(b)に示すように、接地層50には、図12(a)の複数の第2の開口部59が形成される。 Next, as shown in FIGS. 16A and 16B, the ground layer 50 is formed on the first region 10A of the support substrate 10 exposed upward. Further, at the same time as the formation of the ground layer 50, the power supply wiring pattern P1 is formed on the predetermined region of the first insulating layer 41 that overlaps with the second region 10B of the support substrate 10. At this time, as shown in FIG. 16 (b), the plurality of second openings 59 in FIG. 12 (a) are formed in the ground layer 50.

次に、図17(a),(b)に示すように、電源用配線パターンP1を覆うように、接地層50および第1の絶縁層41上にポリイミドからなる第2の絶縁層42を形成する。 Next, as shown in FIGS. 17A and 17B, a second insulating layer 42 made of polyimide is formed on the ground layer 50 and the first insulating layer 41 so as to cover the power supply wiring pattern P1. do.

次に、図18(a),(b)に示すように、支持基板10の第1の領域10Aおよび第2の領域10Bに重なるように、第2の絶縁層42上に銅からなる書込用配線パターンW1,W2を形成する。 Next, as shown in FIGS. 18A and 18B, writing made of copper on the second insulating layer 42 so as to overlap the first region 10A and the second region 10B of the support substrate 10. The wiring patterns W1 and W2 are formed.

次に、図19(a),(b)に示すように、書込用配線パターンW1,W2を覆うように、第2の絶縁層42上にポリイミドからなる第3の絶縁層60を形成する。 Next, as shown in FIGS. 19A and 19B, a third insulating layer 60 made of polyimide is formed on the second insulating layer 42 so as to cover the writing wiring patterns W1 and W2. ..

最後に、支持基板10の外縁を設計寸法に応じて加工するとともに、支持基板10の予め定められた複数の部分に複数の第1の開口部19を形成する。それにより、図13(a),(b)の構造を有するサスペンション基板1が完成する。 Finally, the outer edge of the support substrate 10 is processed according to the design dimensions, and a plurality of first openings 19 are formed in the plurality of predetermined portions of the support substrate 10. As a result, the suspension substrate 1 having the structures shown in FIGS. 13 (a) and 13 (b) is completed.

[3]第3の実施の形態
第3の実施の形態に係るサスペンション基板について、第2の実施の形態に係るサスペンション基板1とは異なる点を説明する。図20(a)は第3の実施の形態に係るサスペンション基板の一部拡大平面図であり、図20(b)は図20(a)のA3-A3線断面図であり、図20(c)は図20(a)のB3-B3線断面図である。また、図21(a)は図20(a)のC3-C3線断面図であり、図21(b)は図20(a)のD3-D3線断面図である。図20(a)の平面図ならびに図20(b),(c)および図21(a),(b)の断面図は、図12(a)の平面図ならびに図12(b),(c)および図13(a),(b)の断面図に対応する。図20(a)においては、図12(a)の例と同様に、サスペンション基板1の複数の構成要素のうち一部の構成要素を互いに異なる態様で示すとともに、他の構成要素の図示を省略している。
[3] Third Embodiment The suspension substrate according to the third embodiment will be described as different from the suspension substrate 1 according to the second embodiment. 20 (a) is a partially enlarged plan view of the suspension substrate according to the third embodiment, FIG. 20 (b) is a sectional view taken along line A3-A3 of FIG. 20 (a), and FIG. 20 (c) is a cross-sectional view taken along the line A3-A3. ) Is a sectional view taken along line B3-B3 of FIG. 20 (a). 21 (a) is a sectional view taken along line C3-C3 of FIG. 20 (a), and FIG. 21 (b) is a sectional view taken along line D3-D3 of FIG. 20 (a). The plan view of FIG. 20 (a) and the cross-sectional views of FIGS. 20 (b), (c) and 21 (a), (b) are the plan view of FIG. 12 (a) and FIGS. 12 (b), (c). ) And the cross-sectional views of FIGS. 13 (a) and 13 (b). In FIG. 20 (a), as in the example of FIG. 12 (a), some of the components of the plurality of components of the suspension board 1 are shown in different modes from each other, and the illustration of the other components is omitted. is doing.

図20(a),(b)および図21(b)に示すように、本実施の形態に係るサスペンション基板1を基板積層方向に沿って見た場合、接地層50の各第2の開口部59の内縁と支持基板10の各第1の開口部19の内縁とが互いに重なる。この構成においては、接地層50として金等の耐食性に優れた材料を用いることにより、各第2の開口部59の内縁からの接地層50の腐食が防止される。 As shown in FIGS. 20 (a) and 20 (b) and 21 (b), when the suspension substrate 1 according to the present embodiment is viewed along the substrate stacking direction, each second opening of the ground layer 50 The inner edge of the 59 and the inner edge of each first opening 19 of the support substrate 10 overlap each other. In this configuration, by using a material having excellent corrosion resistance such as gold as the grounding layer 50, corrosion of the grounding layer 50 from the inner edge of each second opening 59 is prevented.

上記のように、第2の実施の形態に係るサスペンション基板1の製造方法においては、支持基板10上に接地層50を形成する際に、複数の第2の開口部59が形成される(図16(b)参照)。これに対して、本実施の形態に係るサスペンション基板の製造方法では、支持基板10上に接地層50を形成する工程で複数の第2の開口部59を形成しない。図19(b)に示される第3の絶縁層60の形成工程の後、支持基板10に複数の第1の開口部19を形成する工程で、複数の第1の開口部19を形成するとともに接地層50に複数の第2の開口部59を形成する。 As described above, in the method for manufacturing the suspension substrate 1 according to the second embodiment, when the grounding layer 50 is formed on the support substrate 10, a plurality of second openings 59 are formed (FIG. 6). 16 (b)). On the other hand, in the method for manufacturing a suspension substrate according to the present embodiment, a plurality of second openings 59 are not formed in the step of forming the ground layer 50 on the support substrate 10. After the step of forming the third insulating layer 60 shown in FIG. 19B, in the step of forming the plurality of first openings 19 in the support substrate 10, the plurality of first openings 19 are formed and the plurality of first openings 19 are formed. A plurality of second openings 59 are formed in the ground layer 50.

本実施の形態に係るサスペンション基板においても、基板積層方向において、接地層50の上面の位置(高さ)と第1の絶縁層41の第1の部分41Aの上面の位置(高さ)との間の差が小さい。それにより、第2の絶縁層42の上面に、接地層50の有無に起因する段差がほとんど形成されない。そのため、第2の実施の形態に係るサスペンション基板1と同様に、書込用配線パターンW1,W2は、ほぼ平坦な第2の絶縁層42の上面上で直線状に形成される。したがって、書込用配線パターンW1,W2の配線長が長くなることを抑制することができる。 Also in the suspension substrate according to the present embodiment, the position (height) of the upper surface of the ground layer 50 and the position (height) of the upper surface of the first portion 41A of the first insulating layer 41 are defined in the substrate stacking direction. The difference between them is small. As a result, a step due to the presence or absence of the grounding layer 50 is hardly formed on the upper surface of the second insulating layer 42. Therefore, similarly to the suspension substrate 1 according to the second embodiment, the writing wiring patterns W1 and W2 are formed linearly on the upper surface of the second insulating layer 42 which is substantially flat. Therefore, it is possible to prevent the wiring lengths of the writing wiring patterns W1 and W2 from becoming long.

[4]他の実施の形態
上記実施の形態では、電源用配線パターンP1,P2は低い周波数帯域を有する電気信号を伝送させるための低周波線路であるが、本発明はこれに限定されない。電源用配線パターンP1,P2を伝送する電気信号の損失がある程度許容される場合には、電源用配線パターンP1,P2に高い周波数帯域を有する電気信号を伝送させてもよい。すなわち、電源用配線パターンP1,P2を高周波線路として用いてもよい。
[4] Other Embodiments In the above embodiment, the power supply wiring patterns P1 and P2 are low frequency lines for transmitting an electric signal having a low frequency band, but the present invention is not limited thereto. If the loss of the electric signal for transmitting the power supply wiring patterns P1 and P2 is tolerated to some extent, the electric power signal having a high frequency band may be transmitted to the power supply wiring patterns P1 and P2. That is, the power supply wiring patterns P1 and P2 may be used as the high frequency line.

[5]請求項の各構成要素と実施の形態の各部との対応関係
以下、請求項の各構成要素と実施の形態の各部との対応の例について説明するが、本発明は下記の例に限定されない。
[5] Correspondence between each component of the claim and each part of the embodiment The example of correspondence between each component of the claim and each part of the embodiment will be described below. Not limited.

上記実施の形態においては、支持基板10が支持基板の例であり、第1の部分41Aが第1の部分の例であり、第2の部分41Bが第2の部分の例であり、第1の絶縁層41が第1の絶縁層の例であり、接地層50が接地層の例であり、第2の絶縁層42が第2の絶縁層の例であり、書込用配線パターンW1,W2が上部配線パターンの例であり、サスペンション基板1が配線回路基板の例である。 In the above embodiment, the support substrate 10 is an example of the support substrate, the first portion 41A is an example of the first portion, the second portion 41B is an example of the second portion, and the first The insulating layer 41 is an example of the first insulating layer, the ground layer 50 is an example of the ground layer, the second insulating layer 42 is an example of the second insulating layer, and the wiring pattern W1 for writing is written. W2 is an example of an upper wiring pattern, and suspension board 1 is an example of a wiring circuit board.

また、第1の開口部19が第1の開口部の例であり、第2の開口部59が第2の開口部の例であり、第1の領域10Aが第1の領域の例であり、第2の領域10Bが第2の領域の例であり、電源用配線パターンP1が下部配線パターンの例であり、第3の絶縁層60が第3の絶縁層の例である。 Further, the first opening 19 is an example of the first opening, the second opening 59 is an example of the second opening, and the first region 10A is an example of the first region. The second region 10B is an example of the second region, the power supply wiring pattern P1 is an example of the lower wiring pattern, and the third insulating layer 60 is an example of the third insulating layer.

請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。 As each component of the claim, various other components having the structure or function described in the claim can also be used.

[6]実施例および比較例
実施例および比較例として、以下のサスペンション基板を想定する。図22(a)は実施例に係るサスペンション基板の平面図であり、図22(b)は図22(a)のE1-E1線断面図である。また、図23(a)は図22(a)のF1-F1線断面図であり、図23(b)は図22(a)のG1-G1線断面図である。
[6] Examples and Comparative Examples The following suspension boards are assumed as examples and comparative examples. 22 (a) is a plan view of the suspension substrate according to the embodiment, and FIG. 22 (b) is a sectional view taken along line E1-E1 of FIG. 22 (a). 23 (a) is a sectional view taken along line F1-F1 of FIG. 22 (a), and FIG. 23 (b) is a sectional view taken along line G1-G1 of FIG. 22 (a).

図22(a)に示すように、実施例のサスペンション基板は、一方向に延びる配線パターンL10および接地層50を備える。配線パターンL10は、2つの線路L11,L12を含む。線路L11,L12により差動信号線路対が構成される。接地層50は、一方向に帯状に延びるように形成される。また、接地層50は、一方向に一定周期で並ぶ複数の開口部58を有する。 As shown in FIG. 22A, the suspension substrate of the embodiment includes a wiring pattern L10 extending in one direction and a ground layer 50. The wiring pattern L10 includes two lines L11 and L12. The lines L11 and L12 form a differential signal line pair. The ground layer 50 is formed so as to extend in a band shape in one direction. Further, the ground layer 50 has a plurality of openings 58 arranged in one direction at regular intervals.

図23(a),(b)に示すように、ステンレス鋼からなる支持基板10上にポリイミドからなる第1の絶縁層41が形成される。第1の絶縁層41は、厚みが異なる第1の部分41Aおよび第2の部分41Bを含む。第2の部分41Bの厚みは、第1の部分41Aの厚みよりも小さい。第1の絶縁層41の第2の部分41B上に銅からなる接地層50が形成される。接地層50を覆うように、第1の絶縁層41上にポリイミドからなる第2の絶縁層42が形成される。第2の絶縁層42上に、銅からなる配線パターンL10が形成される。 As shown in FIGS. 23 (a) and 23 (b), a first insulating layer 41 made of polyimide is formed on a support substrate 10 made of stainless steel. The first insulating layer 41 includes a first portion 41A and a second portion 41B having different thicknesses. The thickness of the second portion 41B is smaller than the thickness of the first portion 41A. A grounding layer 50 made of copper is formed on the second portion 41B of the first insulating layer 41. A second insulating layer 42 made of polyimide is formed on the first insulating layer 41 so as to cover the ground layer 50. A wiring pattern L10 made of copper is formed on the second insulating layer 42.

図22(a)では、図22(b)および図23(a),(b)の第1の絶縁層41および第2の絶縁層42の図示を省略している。また、図22(a)では、配線パターンL10を太い実線およびハッチングで示し、接地層50を実線およびドットパターンで示す。さらに、支持基板10を二点鎖線で示す。 In FIG. 22 (a), the first insulating layer 41 and the second insulating layer 42 in FIGS. 22 (b) and 23 (a) and 23 (b) are not shown. Further, in FIG. 22A, the wiring pattern L10 is shown by a thick solid line and hatching, and the ground layer 50 is shown by a solid line and a dot pattern. Further, the support substrate 10 is shown by a two-dot chain line.

実施例のサスペンション基板では、基板積層方向において、接地層50の上面の位置(高さ)と第1の絶縁層41の第1の部分41Aの上面の位置(高さ)との間の差が小さい。それにより、第2の絶縁層42の上面に、接地層50の有無に起因する段差がほとんど形成されない。さらに、実施例のサスペンション基板では、第2の絶縁層42の上面が平坦になるように、第2の絶縁層42の厚みが複数の部分で調整されている。その結果、図22(b)に示すように、配線パターンL10の各線路L11,L12は直線状に延びる。 In the suspension substrate of the embodiment, there is a difference between the position (height) of the upper surface of the ground layer 50 and the position (height) of the upper surface of the first portion 41A of the first insulating layer 41 in the substrate stacking direction. small. As a result, a step due to the presence or absence of the grounding layer 50 is hardly formed on the upper surface of the second insulating layer 42. Further, in the suspension substrate of the embodiment, the thickness of the second insulating layer 42 is adjusted at a plurality of portions so that the upper surface of the second insulating layer 42 is flat. As a result, as shown in FIG. 22B, the lines L11 and L12 of the wiring pattern L10 extend linearly.

実施例のサスペンション基板においては、配線パターンL10が延びる方向における線路L11,L12の各々の長さを20mmとした。また、線路L11,L12の各々の幅d11および厚みd12をそれぞれ100μmおよび8μmとし、線路L11,L12の間隔d13を30μmとした。また、接地層50の厚みd14を5μmとした。また、支持基板10の厚みd21を18μmとし、第1の絶縁層41の第1の部分41Aの厚みd22aを5μmとし、第1の絶縁層41の第2の部分41Bの厚みd22bを1.5μmとした。また、第1の絶縁層41の第1の部分41Aに重なる第2の絶縁層42の部分の厚みd23aを7.5μmとし、第1の絶縁層41の第2の部分41Bに重なる第2の絶縁層42の部分の厚みd23bを6μmとした。さらに、配線パターンL10が延びる方向において、配線パターンL10に重なる各開口部58の寸法d01と、隣り合う各2つの開口部58の間の寸法d02とをそれぞれ500μmおよび500μmとした。 In the suspension board of the embodiment, the lengths of the lines L11 and L12 in the direction in which the wiring pattern L10 extends are set to 20 mm. Further, the width d11 and the thickness d12 of the lines L11 and L12 were set to 100 μm and 8 μm, respectively, and the distance d13 of the lines L11 and L12 was set to 30 μm. Further, the thickness d14 of the ground layer 50 was set to 5 μm. Further, the thickness d21 of the support substrate 10 is 18 μm, the thickness d22a of the first portion 41A of the first insulating layer 41 is 5 μm, and the thickness d22b of the second portion 41B of the first insulating layer 41 is 1.5 μm. And said. Further, the thickness d23a of the portion of the second insulating layer 42 overlapping the first portion 41A of the first insulating layer 41 is set to 7.5 μm, and the second portion overlapping the second portion 41B of the first insulating layer 41 is set. The thickness d23b of the portion of the insulating layer 42 was set to 6 μm. Further, in the direction in which the wiring pattern L10 extends, the dimension d01 of each opening 58 overlapping the wiring pattern L10 and the dimension d02 between each of the two adjacent openings 58 are set to 500 μm and 500 μm, respectively.

図24(a)は比較例に係るサスペンション基板の平面図であり、図24(b)は図24(a)のE0-E0線断面図である。また、図25(a)は図24(a)のF0-F0線断面図であり、図25(b)は図24(a)のG0-G0線断面図である。図24(a)では、図22(a)の例と同様に、サスペンション基板の複数の構成要素のうち一部の構成要素を互いに異なる態様で示すとともに、他の構成要素の図示を省略している。比較例のサスペンション基板は、以下の点を除いて実施例のサスペンション基板と同じ構成を有する。 FIG. 24A is a plan view of the suspension substrate according to the comparative example, and FIG. 24B is a sectional view taken along line E0-E0 of FIG. 24A. 25 (a) is a sectional view taken along line F0-F0 of FIG. 24 (a), and FIG. 25 (b) is a sectional view taken along line G0-G0 of FIG. 24 (a). In FIG. 24A, as in the example of FIG. 22A, some of the components of the plurality of components of the suspension board are shown in different modes from each other, and the illustration of the other components is omitted. There is. The suspension substrate of the comparative example has the same configuration as the suspension substrate of the embodiment except for the following points.

図24(b)および図25(a),(b)に示すように、比較例のサスペンション基板においては、第1の絶縁層41が支持基板10の上面全体を覆うように一定の厚みで形成される。接地層50は、第1の絶縁層41上に形成される。 As shown in FIGS. 24 (b) and 25 (a) and 25 (b), in the suspension substrate of the comparative example, the first insulating layer 41 is formed to have a constant thickness so as to cover the entire upper surface of the support substrate 10. Will be done. The ground layer 50 is formed on the first insulating layer 41.

比較例のサスペンション基板では、基板積層方向において、接地層50の上面の位置(高さ)と第1の絶縁層41の上面の位置(高さ)との間の差が大きい。それにより、第2の絶縁層42の上面に、接地層50の有無に起因する段差が形成されている。その結果、図24(b)に示すように、配線パターンL10の各線路L11,L12は、波線状に延びる。 In the suspension substrate of the comparative example, the difference between the position (height) of the upper surface of the ground layer 50 and the position (height) of the upper surface of the first insulating layer 41 is large in the substrate stacking direction. As a result, a step is formed on the upper surface of the second insulating layer 42 due to the presence or absence of the grounding layer 50. As a result, as shown in FIG. 24B, the lines L11 and L12 of the wiring pattern L10 extend in a wavy line shape.

比較例のサスペンション基板においては、配線パターンL10が延びる方向における線路L11,L12の各々の長さを20mmとした。また、線路L11,L12の各々の幅d11および厚みd12をそれぞれ100μmおよび8μmとし、線路L11,L12の間隔d13を30μmとした。また、接地層50の厚みd14を5μmとした。また、支持基板10の厚みd21を18μmとし、第1の絶縁層41の厚みd22を5μmとし、第2の絶縁層42の厚みd23を6μmとした。さらに、配線パターンL10が延びる方向において、配線パターンL10に重なる各開口部58の寸法d01と、隣り合う各2つの開口部58の間の寸法d02とをそれぞれ500μmおよび500μmとした。 In the suspension board of the comparative example, the lengths of the lines L11 and L12 in the direction in which the wiring pattern L10 extends are set to 20 mm. Further, the width d11 and the thickness d12 of the lines L11 and L12 were set to 100 μm and 8 μm, respectively, and the distance d13 of the lines L11 and L12 was set to 30 μm. Further, the thickness d14 of the ground layer 50 was set to 5 μm. Further, the thickness d21 of the support substrate 10 was set to 18 μm, the thickness d22 of the first insulating layer 41 was set to 5 μm, and the thickness d23 of the second insulating layer 42 was set to 6 μm. Further, in the direction in which the wiring pattern L10 extends, the dimension d01 of each opening 58 overlapping the wiring pattern L10 and the dimension d02 between each of the two adjacent openings 58 are set to 500 μm and 500 μm, respectively.

実施例および比較例のサスペンション基板の各部の寸法が下記表1に示される。 The dimensions of each part of the suspension substrate of Examples and Comparative Examples are shown in Table 1 below.

Figure 0007021329000001

実施例および比較例のサスペンション基板の配線パターンL10を電気信号が伝送するときの透過特性を表すSパラメータSdd21をシミュレーションにより求めた。SパラメータSdd21は、差動モード入力および差動モード出力での減衰量を示す。
Figure 0007021329000001

The S-parameter Sdd21 representing the transmission characteristic when the electric signal transmits the wiring pattern L10 of the suspension board of the examples and the comparative examples was obtained by simulation. The S-parameter Sdd21 indicates the amount of attenuation at the differential mode input and the differential mode output.

図26は、実施例および比較例のサスペンション基板についてのシミュレーション結果を示す図である。図26においては、縦軸はSパラメータSdd21[dB]を表し、横軸は電気信号の周波数[GHz]を表す。また、図26においては、実施例についてのシミュレーション結果を太い実線で示す。比較例についてのシミュレーション結果を一点鎖線で示す。 FIG. 26 is a diagram showing simulation results for suspension substrates of Examples and Comparative Examples. In FIG. 26, the vertical axis represents the S parameter Sdd21 [dB], and the horizontal axis represents the frequency [GHz] of the electric signal. Further, in FIG. 26, the simulation results for the examples are shown by thick solid lines. The simulation results for the comparative example are shown by the alternate long and short dash line.

なお、図26においては、縦軸に示される負の利得は損失を示す。そのため、SパラメータSdd21の値が低いほど減衰量が大きいことを示し、SパラメータSdd21の値が0に近いほど減衰量が小さいことを示す。 In FIG. 26, the negative gain shown on the vertical axis indicates the loss. Therefore, the lower the value of the S parameter Sdd21, the larger the attenuation amount, and the closer the value of the S parameter Sdd21 is to 0, the smaller the attenuation amount.

図26のシミュレーション結果によれば、0~20GHzの周波数帯域において、実施例のサスペンション基板を伝送する電気信号の減衰量は、比較例のサスペンション基板を伝送する電気信号の減衰量よりも小さい。これにより、基板積層方向において、接地層50の上面の位置(高さ)と第1の絶縁層41の上面の位置(高さ)との間の差を小さくすることにより、広い周波数帯域に渡って電気信号の減衰量を低減することが可能であることがわかった。 According to the simulation result of FIG. 26, the attenuation amount of the electric signal transmitted through the suspension substrate of the embodiment is smaller than the attenuation amount of the electric signal transmitted through the suspension substrate of the comparative example in the frequency band of 0 to 20 GHz. As a result, the difference between the position (height) of the upper surface of the ground layer 50 and the position (height) of the upper surface of the first insulating layer 41 in the substrate stacking direction is reduced, so that the frequency band is wide. It was found that it is possible to reduce the amount of attenuation of the electric signal.

[7]参考形態
(1)第1の参考形態に係る配線回路基板は、導電性材料により形成される支持基板と、支持基板上の第1の領域に形成されるとともに支持基板よりも高い電気伝導率を有する接地層と、支持基板上の第1の領域とは異なる第2の領域に形成される第1の絶縁層と、接地層および第1の絶縁層上に形成される第2の絶縁層と、支持基板の第1および第2の領域に重なるように第2の絶縁層上に形成される上部配線パターンとを備える。
[7] Reference form (1) The wiring circuit board according to the first reference form is formed in a support substrate formed of a conductive material and a first region on the support substrate, and has higher electricity than the support substrate. A ground layer having conductivity, a first insulating layer formed in a second region different from the first region on the support substrate, and a second insulating layer formed on the ground layer and the first insulating layer. It includes an insulating layer and an upper wiring pattern formed on the second insulating layer so as to overlap the first and second regions of the support substrate.

その配線回路基板においては、支持基板の第1の領域上に接地層が形成され、支持基板の第2の領域上に第1の絶縁層が形成される。また、接地層上および第1の絶縁層上に第2の絶縁層が形成される。さらに、第1の絶縁層の第1および第2の領域に重なるように第2の絶縁層上に上部配線パターンが形成される。この場合、上部配線パターンに電気信号を伝送させることができる。 In the wiring circuit board, a ground layer is formed on the first region of the support substrate, and the first insulating layer is formed on the second region of the support substrate. Further, a second insulating layer is formed on the ground layer and on the first insulating layer. Further, an upper wiring pattern is formed on the second insulating layer so as to overlap the first and second regions of the first insulating layer. In this case, the electric signal can be transmitted to the upper wiring pattern.

上記の構成によれば、上部配線パターンの少なくとも一部と支持基板との間に接地層が位置するので、上部配線パターンから支持基板に向かって放射される電磁波の少なくとも一部は、接地層に入射し、支持基板に到達しない。 According to the above configuration, since the ground layer is located between at least a part of the upper wiring pattern and the support board, at least a part of the electromagnetic wave radiated from the upper wiring pattern toward the support board is in the ground layer. It is incident and does not reach the support substrate.

また、高い周波数帯域を有する電気信号が上部配線パターンを伝送する場合、上部配線パターンを伝送する電気信号には、上部配線パターンの線路長に応じた損失が生じる。電気信号の損失は、上部配線パターンの線路長が大きいほど大きく、上部配線パターンの線路長が小さいほど小さい。本参考形態に係る配線回路基板においては、支持基板の第1の領域上に接地層が形成され、第2の領域上に第1の絶縁層が形成される。それにより、支持基板、第1の絶縁層および第2の絶縁層の積層方向において、接地層の上面の位置と第1の絶縁層の上面の位置との間の差を小さくすることができる。それにより、接地層および第1の絶縁層上に形成される第2の絶縁層の上面に、接地層の有無に起因する段差がほとんど形成されない。そのため、第2の絶縁層上に上部配線パターンを直線状に形成することができる。したがって、上部配線パターンの配線長が長くなることを抑制することができる。 Further, when an electric signal having a high frequency band transmits an upper wiring pattern, a loss corresponding to the line length of the upper wiring pattern occurs in the electric signal transmitting the upper wiring pattern. The loss of the electric signal is larger as the line length of the upper wiring pattern is larger, and is smaller as the line length of the upper wiring pattern is smaller. In the wiring circuit board according to this reference embodiment, the ground layer is formed on the first region of the support substrate, and the first insulating layer is formed on the second region. Thereby, the difference between the position of the upper surface of the ground layer and the position of the upper surface of the first insulating layer can be reduced in the stacking direction of the support substrate, the first insulating layer and the second insulating layer. As a result, a step due to the presence or absence of the ground layer is hardly formed on the upper surface of the ground layer and the second insulating layer formed on the first insulating layer. Therefore, the upper wiring pattern can be formed linearly on the second insulating layer. Therefore, it is possible to prevent the wiring length of the upper wiring pattern from becoming long.

これらの結果、高い周波数帯域において上部配線パターンを伝送する電気信号の損失が低減される。 As a result, the loss of the electrical signal transmitting the upper wiring pattern in the high frequency band is reduced.

(2)上部配線パターンは第1の方向に延び、支持基板は、第1の領域を複数有するとともに、第2の領域を複数有し、複数の第1の領域と複数の第2の領域とは、第1の方向に交互に並んでもよい。 (2) The upper wiring pattern extends in the first direction, and the support substrate has a plurality of first regions and a plurality of second regions, and has a plurality of first regions and a plurality of second regions. May alternate in the first direction.

この場合、上部配線パターンが第1の方向に間欠的に並ぶ複数の接地層の部分に重なる。それにより、上部配線パターンの特性インピーダンスの均一性を向上させることができる。 In this case, the upper wiring pattern overlaps the portions of the plurality of ground layers intermittently arranged in the first direction. Thereby, the uniformity of the characteristic impedance of the upper wiring pattern can be improved.

(3)支持基板の第1の領域の少なくとも一部に第1の開口部が形成され、接地層には、第1の開口部に重なる第2の開口部が形成されてもよい。 (3) A first opening may be formed in at least a part of the first region of the support substrate, and a second opening overlapping the first opening may be formed in the ground layer.

上部配線パターンの特性インピーダンスの値は、上部配線パターンと支持基板および接地層とが重なる部分の面積に応じて定まる。上記の構成によれば、支持基板および接地層に第1および第2の開口部が形成される。したがって、第1および第2の開口部の大きさおよび数を調整することにより、上部配線パターンの特性インピーダンスの値を容易に調整することができる。 The value of the characteristic impedance of the upper wiring pattern is determined according to the area of the portion where the upper wiring pattern overlaps with the support board and the ground layer. According to the above configuration, first and second openings are formed in the support substrate and the ground layer. Therefore, by adjusting the size and number of the first and second openings, the value of the characteristic impedance of the upper wiring pattern can be easily adjusted.

(4)配線回路基板は、第1の絶縁層上に形成される下部配線パターンをさらに備え、第2の絶縁層は、下部配線パターンを覆うように第1の絶縁層上に形成されてもよい。この場合、下部配線パターンおよび上部配線パターンの各々に電気信号を伝送させることができる。 (4) The wiring circuit board further includes a lower wiring pattern formed on the first insulating layer, and the second insulating layer may be formed on the first insulating layer so as to cover the lower wiring pattern. good. In this case, an electric signal can be transmitted to each of the lower wiring pattern and the upper wiring pattern.

(5)支持基板はステンレスを含み、接地層は銅を含んでもよい。 (5) The support substrate may contain stainless steel, and the ground layer may contain copper.

この場合、ステンレス鋼により、上部配線パターンを支持するために必要とされる支持基板の十分な剛性を確保することができる。また、ステンレス鋼の表面には不動態皮膜が形成される。それにより、腐食による支持基板の劣化が抑制される。銅はステンレス鋼に比べて高い電気伝導率を有する。それにより、電磁波により接地層に発生する渦電流を小さくすることができる。 In this case, the stainless steel can ensure sufficient rigidity of the support substrate required to support the upper wiring pattern. In addition, a passivation film is formed on the surface of stainless steel. As a result, deterioration of the support substrate due to corrosion is suppressed. Copper has higher electrical conductivity than stainless steel. Thereby, the eddy current generated in the ground layer by the electromagnetic wave can be reduced.

(6)配線回路基板は、上部配線パターンを覆うように第2の絶縁層上に形成される第3の絶縁層をさらに備えてもよい。この場合、上部配線パターンが第3の絶縁層により保護される。 (6) The wiring circuit board may further include a third insulating layer formed on the second insulating layer so as to cover the upper wiring pattern. In this case, the upper wiring pattern is protected by the third insulating layer.

(7)第2の参考形態に係る配線回路基板の製造方法は、導電性材料により形成される支持基板上の第1の領域に支持基板よりも高い電気伝導率を有する接地層を形成するステップと、支持基板上の第1の領域とは異なる第2の領域に第1の絶縁層を形成するステップと、接地層および第1の絶縁層上に第2の絶縁層を形成するステップと、支持基板の第1および第2の領域に重なるように第2の絶縁層上に上部配線パターンを形成するステップとを含む。 (7) The method for manufacturing a wiring circuit board according to a second reference embodiment is a step of forming a ground layer having a higher electrical conductivity than a support substrate in a first region on a support substrate formed of a conductive material. A step of forming a first insulating layer in a second region different from the first region on the support substrate, and a step of forming a second insulating layer on the ground layer and the first insulating layer. It includes a step of forming an upper wiring pattern on the second insulating layer so as to overlap the first and second regions of the support substrate.

その製造方法により得られる配線回路基板においては、上部配線パターンの少なくとも一部と支持基板との間に接地層が位置するので、上部配線パターンから支持基板に向かって放射される電磁波の多くが支持基板に到達することなく接地層により遮断される。また、上部配線パターンを伝送する電気信号の損失は、上部配線パターンの線路長が小さいほど小さい。上記の構成によれば、積層方向における第1の絶縁層の上面の位置と接地層の上面の位置との間の差を小さくすることができる。それにより、第2の絶縁層の上面に、接地層の有無に起因する段差がほとんど形成されない。したがって、上部配線パターンを直線状に形成することができるので、上部配線パターンの配線長が長くなることを抑制することができる。これらの結果、高い周波数帯域において上部配線パターンを伝送する電気信号の損失が低減される。 In the wiring circuit board obtained by the manufacturing method, since the ground layer is located between at least a part of the upper wiring pattern and the support board, most of the electromagnetic waves radiated from the upper wiring pattern toward the support board are supported. It is blocked by the ground layer without reaching the substrate. Further, the loss of the electric signal transmitted through the upper wiring pattern is smaller as the line length of the upper wiring pattern is smaller. According to the above configuration, the difference between the position of the upper surface of the first insulating layer and the position of the upper surface of the ground layer in the stacking direction can be reduced. As a result, a step due to the presence or absence of the ground layer is hardly formed on the upper surface of the second insulating layer. Therefore, since the upper wiring pattern can be formed in a straight line, it is possible to prevent the wiring length of the upper wiring pattern from becoming long. As a result, the loss of the electrical signal transmitting the upper wiring pattern in the high frequency band is reduced.

本発明は種々の配線回路基板に有効に利用できる。 The present invention can be effectively used for various wiring circuit boards.

1 サスペンション基板
10 支持基板
10A 第1の領域
10B 第2の領域
11,58 開口部
12 タング部
19 第1の開口部
21~26,31~36 接続端子
41 第1の絶縁層
41A 第1の部分
41B 第2の部分
41C 凹部
41D 開口
42 第2の絶縁層
50 接地層
59 第2の開口部
60 第3の絶縁層
90 支持プレート
91 前端領域
92 後端領域
93 中央領域
94 圧電素子実装領域
94h 貫通孔
95,96 圧電素子
d01,d02 寸法
d11 幅
d12,d14 厚み
d13 間隔
L10 配線パターン
L11,L12 線路
P1,P2 電源用配線パターン
R1,R2 読取用配線パターン
W1,W2 書込用配線パターン
1 Suspension board 10 Support board 10A 1st area 10B 2nd area 11,58 Opening 12 Tongue part 19 1st opening 21-26, 31-36 Connection terminal 41 1st insulating layer 41A 1st part 41B Second part 41C Recess 41D Opening 42 Second insulating layer 50 Ground layer 59 Second opening 60 Third insulating layer 90 Support plate 91 Front end area 92 Rear end area 93 Central area 94 Piezoelectric element mounting area 94h Penetration Holes 95,96 Piezoelectric elements d01, d02 Dimensions d11 Width d12, d14 Thickness d13 Interval L10 Wiring pattern L11, L12 Lines P1, P2 Power supply wiring pattern R1, R2 Reading wiring pattern W1, W2 Writing wiring pattern

Claims (8)

導電性材料により形成される支持基板と、
前記支持基板上に形成され、第1の厚みを有する第1の部分と前記第1の厚みよりも小さい第2の厚みを有する第2の部分とを含む第1の絶縁層と、
前記支持基板に電気的に接続されるように前記第1の絶縁層の前記第2の部分に形成され、前記支持基板よりも高い電気導電率を有する接地層と、
前記接地層を覆うように前記第1の絶縁層上に形成される第2の絶縁層と、
前記第1の絶縁層の前記第1および第2の部分に重なるように前記第2の絶縁層上に形成される上部配線パターンとを備える、配線回路基板。
A support substrate formed of a conductive material and
A first insulating layer formed on the support substrate and including a first portion having a first thickness and a second portion having a second thickness smaller than the first thickness.
A ground layer formed in the second portion of the first insulating layer so as to be electrically connected to the support substrate and having a higher electrical conductivity than the support substrate.
A second insulating layer formed on the first insulating layer so as to cover the ground layer, and a second insulating layer.
A wiring circuit board comprising an upper wiring pattern formed on the second insulating layer so as to overlap the first and second portions of the first insulating layer.
前記上部配線パターンは第1の方向に延び、
前記第1の絶縁層は、前記第1の部分を複数有するとともに、前記第2の部分を複数有し、
前記複数の第1の部分と前記複数の第2の部分とは、前記第1の方向に交互に並ぶ、請求項1記載の配線回路基板。
The upper wiring pattern extends in the first direction.
The first insulating layer has a plurality of the first portions and a plurality of the second portions.
The wiring circuit board according to claim 1, wherein the plurality of first portions and the plurality of second portions are alternately arranged in the first direction.
導電性材料により形成される支持基板と、
前記支持基板上の第1の領域に形成されるとともに前記支持基板よりも高い電気伝導率を有する接地層と、
前記支持基板上の第1の領域とは異なる第2の領域に形成される第1の絶縁層と、
前記接地層および前記第1の絶縁層上に形成される第2の絶縁層と、
前記支持基板の前記第1および第2の領域に重なるように前記第2の絶縁層上に形成される上部配線パターンとを備え、
前記上部配線パターンは第1の方向に延び、
前記支持基板は、前記第1の領域を複数有するとともに、前記第2の領域を複数有し、
前記複数の第1の領域と前記複数の第2の領域とは、前記第1の方向に交互に並ぶ、配線回路基板。
A support substrate formed of a conductive material and
A grounding layer formed in the first region on the support substrate and having a higher electrical conductivity than the support substrate.
A first insulating layer formed in a second region different from the first region on the support substrate,
A second insulating layer formed on the ground layer and the first insulating layer,
It comprises an upper wiring pattern formed on the second insulating layer so as to overlap the first and second regions of the support substrate.
The upper wiring pattern extends in the first direction.
The support substrate has a plurality of the first regions and a plurality of the second regions.
The plurality of first regions and the plurality of second regions are wiring circuit boards that are alternately arranged in the first direction.
前記第1の絶縁層上に形成される下部配線パターンをさらに備え、
前記第2の絶縁層は、前記下部配線パターンを覆うように前記第1の絶縁層上に形成される、請求項1~3のいずれか一項に記載の配線回路基板。
Further comprising a lower wiring pattern formed on the first insulating layer
The wiring circuit board according to any one of claims 1 to 3, wherein the second insulating layer is formed on the first insulating layer so as to cover the lower wiring pattern.
前記支持基板はステンレスを含み、前記接地層は銅を含む、請求項1~4のいずれか一項に記載の配線回路基板。 The wiring circuit board according to any one of claims 1 to 4, wherein the support board contains stainless steel and the ground layer contains copper. 前記上部配線パターンを覆うように前記第2の絶縁層上に形成される第3の絶縁層をさらに備える、請求項1~5のいずれか一項に記載の配線回路基板。 The wiring circuit board according to any one of claims 1 to 5, further comprising a third insulating layer formed on the second insulating layer so as to cover the upper wiring pattern. 導電性材料により形成される支持基板上に第1の厚みを有する第1の部分と前記第1の厚みよりも小さい第2の厚みを有する第2の部分とを含む第1の絶縁層を形成するステップと、
前記支持基板に電気的に接続されるように前記第1の絶縁層の前記第2の部分に前記支持基板よりも高い電気導電率を有する接地層を形成するステップと、
前記接地層を覆うように前記第1の絶縁層上に第2の絶縁層を形成するステップと、
前記第1の絶縁層の前記第1および第2の部分に重なるように前記第2の絶縁層上に上部配線パターンを形成するステップとを含む、配線回路基板の製造方法。
A first insulating layer including a first portion having a first thickness and a second portion having a second thickness smaller than the first thickness is formed on a support substrate formed of a conductive material. Steps to do and
A step of forming a ground layer having a higher electrical conductivity than the support substrate in the second portion of the first insulating layer so as to be electrically connected to the support substrate.
A step of forming a second insulating layer on the first insulating layer so as to cover the ground layer,
A method for manufacturing a wiring circuit board, comprising a step of forming an upper wiring pattern on the second insulating layer so as to overlap the first and second portions of the first insulating layer.
導電性材料により形成される支持基板上の複数の第1の領域に前記支持基板よりも高い電気伝導率を有する接地層を形成するステップと、
前記支持基板上の前記複数の第1の領域とは異なる複数の第2の領域に第1の絶縁層を形成するステップと、
前記接地層および前記第1の絶縁層上に第2の絶縁層を形成するステップと、
前記支持基板の前記第1および第2の領域に重なるように前記第2の絶縁層上に第1の方向に延びる上部配線パターンを形成するステップとを含み、
前記複数の第1の領域と前記複数の第2の領域とは、前記第1の方向に交互に並ぶ、配線回路基板の製造方法。
A step of forming a ground layer having a higher electrical conductivity than the support substrate in a plurality of first regions on the support substrate formed of the conductive material.
A step of forming a first insulating layer in a plurality of second regions different from the plurality of first regions on the support substrate.
A step of forming a second insulating layer on the ground layer and the first insulating layer,
Including a step of forming an upper wiring pattern extending in the first direction on the second insulating layer so as to overlap the first and second regions of the support substrate.
A method for manufacturing a wiring circuit board, wherein the plurality of first regions and the plurality of second regions are alternately arranged in the first direction.
JP2020189305A 2020-11-13 2020-11-13 Wiring circuit board and its manufacturing method Active JP7021329B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020189305A JP7021329B2 (en) 2020-11-13 2020-11-13 Wiring circuit board and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020189305A JP7021329B2 (en) 2020-11-13 2020-11-13 Wiring circuit board and its manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016099713A Division JP6808266B2 (en) 2016-05-18 2016-05-18 Wiring circuit board and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2021028988A JP2021028988A (en) 2021-02-25
JP7021329B2 true JP7021329B2 (en) 2022-02-16

Family

ID=74667489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020189305A Active JP7021329B2 (en) 2020-11-13 2020-11-13 Wiring circuit board and its manufacturing method

Country Status (1)

Country Link
JP (1) JP7021329B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088056A (en) 2005-09-20 2007-04-05 Nitto Denko Corp Wiring circuit board
JP2008109147A (en) 2007-11-12 2008-05-08 Nitto Denko Corp Wiring circuit substrate
JP2009094241A (en) 2007-10-05 2009-04-30 Dainippon Printing Co Ltd Suspension substrate, and manufacturing method thereof
JP2011258265A (en) 2010-06-08 2011-12-22 Dainippon Printing Co Ltd Substrate for suspension, suspension, suspension with head, hard disk drive and method of producing substrate for suspension
JP2012198950A (en) 2011-03-18 2012-10-18 Dainippon Printing Co Ltd Flexure substrate for suspension, suspension, suspension with head, and hard disk drive
JP2012243382A (en) 2011-05-24 2012-12-10 Dainippon Printing Co Ltd Flexure substrate for suspension, suspension, suspension with head, and hard disk drive

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088056A (en) 2005-09-20 2007-04-05 Nitto Denko Corp Wiring circuit board
JP2009094241A (en) 2007-10-05 2009-04-30 Dainippon Printing Co Ltd Suspension substrate, and manufacturing method thereof
JP2008109147A (en) 2007-11-12 2008-05-08 Nitto Denko Corp Wiring circuit substrate
JP2011258265A (en) 2010-06-08 2011-12-22 Dainippon Printing Co Ltd Substrate for suspension, suspension, suspension with head, hard disk drive and method of producing substrate for suspension
JP2012198950A (en) 2011-03-18 2012-10-18 Dainippon Printing Co Ltd Flexure substrate for suspension, suspension, suspension with head, and hard disk drive
JP2012243382A (en) 2011-05-24 2012-12-10 Dainippon Printing Co Ltd Flexure substrate for suspension, suspension, suspension with head, and hard disk drive

Also Published As

Publication number Publication date
JP2021028988A (en) 2021-02-25

Similar Documents

Publication Publication Date Title
US7218183B2 (en) Transmission line impedance matching
US10327327B2 (en) Printed circuit board and method of manufacturing the same
JP3397707B2 (en) Substrate with shield plane with various aperture patterns for transmission time and impedance control
CN107306475B (en) Wired circuit board and method for manufacturing same
US9940957B2 (en) Printed circuit board and method of manufacturing the same
US9301386B2 (en) Printed circuit board and method of manufacturing the same
JP6808266B2 (en) Wiring circuit board and its manufacturing method
US20120138338A1 (en) Printed circuit board having stepped conduction layer
US9955579B2 (en) Printed circuit board having reduced loss of electric signal and method of manufacturing the same
JP7021329B2 (en) Wiring circuit board and its manufacturing method
JP2003114265A (en) High frequency circuit and shielded loop field detector using the same
JP6807180B2 (en) Wiring circuit board and its manufacturing method
JP2012038863A (en) Multilayer circuit board, circuit module mounting multilayer circuit board, and electronic device
JP2006049496A (en) Printed wiring board
US20230284373A1 (en) Circuit board and printed board
JP4562504B2 (en) Printed wiring board
KR100954991B1 (en) Transmission line impedance matching
JP5469261B2 (en) Wiring circuit board and manufacturing method thereof
JP2009147100A (en) Multilayer printed wiring board
JP2002368353A (en) Printed wiring board
JP2006032595A (en) Printed wiring board and electronic device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220203

R150 Certificate of patent or registration of utility model

Ref document number: 7021329

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150