JP7014812B2 - 分散制御同期リングネットワークアーキテクチャ - Google Patents
分散制御同期リングネットワークアーキテクチャ Download PDFInfo
- Publication number
- JP7014812B2 JP7014812B2 JP2019547588A JP2019547588A JP7014812B2 JP 7014812 B2 JP7014812 B2 JP 7014812B2 JP 2019547588 A JP2019547588 A JP 2019547588A JP 2019547588 A JP2019547588 A JP 2019547588A JP 7014812 B2 JP7014812 B2 JP 7014812B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- node
- ring network
- clock signal
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/422—Synchronisation for ring networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/396—Clock trees
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/437—Ring fault isolation or reconfiguration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Multi Processors (AREA)
- Small-Scale Networks (AREA)
Description
本出願は、2017年11月17日出願の「分散制御同期リングネットワークアーキテクチャ」と題する米国特許出願第15/816、235号、及び2016年11月23日出願の「分散制御同期リングネットワークアーキテクチャ」と題する米国仮特許出願第62/425、792号に基づく優先権を主張するものである。上記両出願の開示内容は、参照により本明細書に援用される。
本発明は、高帯域幅及び低レイテンシを有するオンチップ通信を実現するための改良されたリングネットワークアーキテクチャに関する。
Claims (15)
- リングネットワークであって、
ルートノード及び1以上のブランチノードを含み、前記ルートノードが基準クロック信号を受信するように結合された複数のノードと、
前記基準クロック信号を、前記ルートノードから前記1以上のブランチノードの各々を経由して転送し、前記ルートノードに戻す環状のクロック信号経路と、
前記環状のクロック信号経路と並列に延在する環状のメッセージ経路とを備え、
前記ルートノード及び前記1以上のブランチノードは、前記クロック信号経路上の前記基準クロック信号とソース同期させて、前記メッセージ経路上にメッセージを送信し、
前記複数のノードの各々は、前記クロック信号経路上で受信された前記基準クロック信号に応答して、前記メッセージ経路上で受信されたメッセージをラッチする対応するノードロジックを備え、
前記複数のノードの各々は、メッセージを送信するとき、前記基準クロック信号に対しての対応するノード遅延を導入し、
前記クロック信号経路は、前記複数のノードの各々のなかの遅延ラインを含み、
前記対応するノードロジックが、前記基準クロック信号に応答して前記メッセージ経路上で受信された前記メッセージをラッチした後に、前記遅延ラインが前記クロック信号経路上で前記基準クロック信号に対して遅延を導入し、
前記複数のノードの各々のなかで前記遅延ラインによって導入される前記遅延は、前記対応するノード遅延に基づいて選択された遅延であり、
前記遅延ラインから出力される前記基準クロック信号は、前記ノードからの前記メッセージ経路上への送信を制御するためには使用されないことを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記メッセージは、前記メッセージ経路上に一方向に送信されることを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記基準クロック信号は、前記メッセージ経路上に送信される前記メッセージの同期化に使用される唯一のクロック信号であることを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記ノードの各々の前記ノードロジックは、前記基準クロック信号によって定義される第1のクロックドメイン内で動作することを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記複数のノードの各々は、それに対応するローカルクロック信号によって定義されるローカルクロックドメイン内で動作するクライアントロジックを含むことを特徴とするリングネットワーク。 - 請求項5に記載のリングネットワークであって、
前記基準クロック信号は、前記各ローカルクロック信号よりも高い周波数を有することを特徴とするリングネットワーク。 - 請求項5に記載のリングネットワークであって、
前記複数のノードの各々のなかの前記第1のクロックドメインと前記ローカルクロックドメインとの間の通信を可能にする同期回路をさらに備えることを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記複数のノードの各々は、対応するタイムスタンプカウンタをさらに含むことを特徴とするリングネットワーク。 - 請求項8に記載のリングネットワークであって、
前記複数のノードの各々の前記対応するタイムスタンプカウンタを初期化する手段をさらに含むことを特徴とするリングネットワーク。 - 請求項9に記載のリングネットワークであって、
前記複数のノードの各々は、順序付けされたメッセージをオリジネートしたことに応じて、及び別のノードから順序付けされたメッセージを受信したことに応じて、前記ノードの前記対応するタイムスタンプカウンタをインクリメントする手段であって、前記順序付けされたメッセージの各々は、前記複数のノードのなかの特定の1つをアドレス指定する、該インクリメントする手段をさらに含むことを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記複数のノードの各々は、
前記環状のメッセージ経路上で連続的に転送されるパルスメッセージによってトグルされるカラービット値を格納するカラービットレジスタと、
前記ノードによって前記メッセージ経路上で受信された順序付けメッセージを格納するメッセージスヌーパと、
前記カラービット値が第1の値である間に前記メッセージスヌーパに格納された順序付けメッセージの優先度を調停する手段であって、前記調停する手段は、前記カラービット値が、前記第1の値から第2の値にトグルされたことに応じて、前記メッセージスヌーパに格納された前記順序付けメッセージの優先度を調停する、該調停する手段とを含むことを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記複数のノードの各々は、一意のノード識別子アドレスを格納するノード識別子レジスタを含むことを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記各遅延ラインの遅延は調節可能であることを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記ルートノードは、前記メッセージ経路上のメッセージを受信し、前記受信されたメッセージを前記基準クロック信号と再同期させるための再同期回路を含むことを特徴とするリングネットワーク。 - 請求項1に記載のリングネットワークであって、
前記各複数のノードの各々は、
対応するタイムスタンプ値を保存する対応するタイムスタンプカウンタと、
順序付けされたメッセージをオリジネートしたことに応じて、及び別のノードから順序付けされたメッセージを受信したことに応じて、前記ノードの前記対応するタイムスタンプカウンタをインクリメントする手段であって、前記順序付けされたメッセージの各々は、前記複数のノードのなかの特定の1つをアドレス指定する、該インクリメントする手段と、
前記ノードによって生成された各順序付けメッセージに、前記対応するタイムスタンプ値を付加する手段と、
前記ノードによって前記メッセージ経路上で受信された順序付けメッセージを格納する対応するメッセージスヌーパと、
前記環状のメッセージ経路上で連続的に転送されるパルスメッセージによってトグルされる対応するカラービット値を格納する対応するカラービットレジスタと、
前記対応するカラービット値が第1の値である間に前記対応するメッセージスヌーパに格納された順序付けメッセージの優先度を調停する手段であって、前記調停する手段は、前記対応するカラービット値が、前記第1の値から第2の値にトグルされたことに応じて、前記対応するメッセージスヌーパに格納された前記順序付けメッセージの優先度を調停する、該調停する手段とを含むことを特徴とするリングネットワーク。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662425792P | 2016-11-23 | 2016-11-23 | |
US62/425,792 | 2016-11-23 | ||
US15/816,235 US10411910B2 (en) | 2016-11-23 | 2017-11-17 | Distributed control synchronized ring network architecture |
US15/816,235 | 2017-11-17 | ||
PCT/US2017/062627 WO2018098084A2 (en) | 2016-11-23 | 2017-11-20 | Distributed control synchronized ring network architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020508625A JP2020508625A (ja) | 2020-03-19 |
JP7014812B2 true JP7014812B2 (ja) | 2022-02-01 |
Family
ID=62144074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019547588A Active JP7014812B2 (ja) | 2016-11-23 | 2017-11-20 | 分散制御同期リングネットワークアーキテクチャ |
Country Status (9)
Country | Link |
---|---|
US (1) | US10411910B2 (ja) |
EP (1) | EP3545653B1 (ja) |
JP (1) | JP7014812B2 (ja) |
KR (1) | KR102214874B1 (ja) |
CN (1) | CN110546922B (ja) |
CA (1) | CA3044672C (ja) |
ES (1) | ES2903557T3 (ja) |
TW (1) | TWI730197B (ja) |
WO (1) | WO2018098084A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017011458A1 (de) * | 2017-12-12 | 2019-06-13 | WAGO Verwaltungsgesellschaft mit beschränkter Haftung | Teilnehmer eines Bussystems, Verfahren zum Betrieb und ein Bussystem |
US11829196B2 (en) * | 2019-10-22 | 2023-11-28 | Advanced Micro Devices, Inc. | Ring transport employing clock wake suppression |
JP7231909B2 (ja) * | 2019-11-12 | 2023-03-02 | 株式会社アーリーワークス | 情報処理装置及びプログラム |
CN111884901B (zh) * | 2020-07-01 | 2021-10-22 | 浙江杰芯科技有限公司 | 一种基于环形网络的时钟同步路径查询方法及系统 |
CN112514289B (zh) * | 2020-10-29 | 2022-04-12 | 华为技术有限公司 | 控制系统、时钟同步方法、控制器、节点设备及车辆 |
WO2023211320A1 (en) * | 2022-04-25 | 2023-11-02 | Saab Ab | Method for generating a non-jittering trigger signal in a node of a serial data ring-bus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141922A (ja) | 2000-11-01 | 2002-05-17 | Ricoh Co Ltd | ループ型バスシステム |
Family Cites Families (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127246A (ja) * | 1982-01-26 | 1983-07-29 | Nec Corp | リングバスインタフエイス回路 |
US4716575A (en) * | 1982-03-25 | 1987-12-29 | Apollo Computer, Inc. | Adaptively synchronized ring network for data communication |
US5539727A (en) * | 1992-04-14 | 1996-07-23 | Kramarczyk; Marian | Method and apparatus for configuring and maintaining token ring networks |
JPH06332852A (ja) * | 1993-05-20 | 1994-12-02 | Hitachi Ltd | データ転送システム |
US5815016A (en) | 1994-09-02 | 1998-09-29 | Xilinx, Inc. | Phase-locked delay loop for clock correction |
US6574219B1 (en) * | 1998-08-06 | 2003-06-03 | Intel Corp | Passive message ordering on a decentralized ring |
US6523155B1 (en) * | 1998-11-17 | 2003-02-18 | Jeffrey Joseph Ruedinger | Method for partitioning a netlist into multiple clock domains |
US7012927B2 (en) | 2001-02-06 | 2006-03-14 | Honeywell International Inc. | High level message priority assignment by a plurality of message-sending nodes sharing a signal bus |
US6570813B2 (en) * | 2001-05-25 | 2003-05-27 | Micron Technology, Inc. | Synchronous mirror delay with reduced delay line taps |
US6990316B2 (en) | 2001-06-26 | 2006-01-24 | Nokia Corporation | Short range RF network configuration |
US20030172190A1 (en) * | 2001-07-02 | 2003-09-11 | Globespanvirata Incorporated | Communications system using rings architecture |
US6961861B2 (en) * | 2002-02-27 | 2005-11-01 | Sun Microsystems, Inc. | Globally clocked interfaces having reduced data path length |
US7280550B1 (en) * | 2002-12-18 | 2007-10-09 | Cirrus Logic, Inc. | Bandwidth optimization of ring topology through propagation delay compensation |
US7292585B1 (en) | 2002-12-20 | 2007-11-06 | Symantec Operating Corporation | System and method for storing and utilizing routing information in a computer network |
US7769956B2 (en) * | 2005-09-07 | 2010-08-03 | Intel Corporation | Pre-coherence channel |
US7885296B2 (en) | 2006-07-27 | 2011-02-08 | Cisco Technology, Inc. | Maintaining consistency among multiple timestamp counters distributed among multiple devices |
US7809871B2 (en) | 2006-12-07 | 2010-10-05 | Integrated Device Technology Inc. | Common access ring system |
JP5327832B2 (ja) * | 2007-05-16 | 2013-10-30 | 独立行政法人情報通信研究機構 | ノード識別子と位置指示子とを用いたパケットの通信方法 |
EP2045971B1 (en) * | 2007-10-04 | 2011-12-07 | Harman Becker Automotive Systems GmbH | Data network with time synchronization mechanism |
US7864747B2 (en) | 2008-03-28 | 2011-01-04 | Embarq Holdings Company, Llc | System and method for communicating timing to a remote node |
US8261218B1 (en) * | 2008-08-01 | 2012-09-04 | Altera Corporation | Systems and methods for determining beneficial clock-path connection delays |
KR101299443B1 (ko) * | 2009-05-15 | 2013-08-22 | 한국전자통신연구원 | 보호 절체 방법 |
CN102064927B (zh) * | 2010-09-21 | 2013-11-13 | 四川和芯微电子股份有限公司 | 时序纠错系统及方法 |
US9247157B2 (en) * | 2011-05-13 | 2016-01-26 | Lattice Semiconductor Corporation | Audio and video data multiplexing for multimedia stream switch |
US8995473B2 (en) * | 2012-04-20 | 2015-03-31 | Telefonaktiebolaget L M Ericsson (Publ) | Ring based precise time data network clock phase adjustments |
US9294301B2 (en) * | 2012-09-20 | 2016-03-22 | Arm Limited | Selecting between contending data packets to limit latency differences between sources |
US9053257B2 (en) * | 2012-11-05 | 2015-06-09 | Advanced Micro Devices, Inc. | Voltage-aware signal path synchronization |
CN105144579B (zh) * | 2013-03-15 | 2018-06-01 | 高通股份有限公司 | 低功率架构 |
US9652804B2 (en) * | 2013-12-19 | 2017-05-16 | Chicago Mercantile Exchange Inc. | Deterministic and efficient message packet management |
US9355054B2 (en) * | 2014-01-07 | 2016-05-31 | Omnivision Technologies, Inc. | Digital calibration-based skew cancellation for long-reach MIPI D-PHY serial links |
CN104796212B (zh) * | 2014-01-22 | 2019-07-05 | 中兴通讯股份有限公司 | 一种光突发传送网、节点和传输方法 |
US9209961B1 (en) * | 2014-09-29 | 2015-12-08 | Apple Inc. | Method and apparatus for delay compensation in data transmission |
EP3015971B1 (en) * | 2014-10-28 | 2019-07-31 | Napatech A/S | A system and a method of deriving information |
US9755955B2 (en) * | 2015-02-18 | 2017-09-05 | Accedian Networks Inc. | Single queue link aggregation |
TW201735581A (zh) * | 2016-03-16 | 2017-10-01 | 瑞昱半導體股份有限公司 | 網路通訊裝置與電子裝置 |
US10496581B2 (en) * | 2016-03-30 | 2019-12-03 | Intel Corporation | Un-sampled decision feedback equalizer including configurable loop delay |
-
2017
- 2017-11-17 US US15/816,235 patent/US10411910B2/en active Active
- 2017-11-20 TW TW106140091A patent/TWI730197B/zh active
- 2017-11-20 CN CN201780083717.9A patent/CN110546922B/zh active Active
- 2017-11-20 WO PCT/US2017/062627 patent/WO2018098084A2/en unknown
- 2017-11-20 KR KR1020197017774A patent/KR102214874B1/ko active IP Right Grant
- 2017-11-20 EP EP17874888.5A patent/EP3545653B1/en active Active
- 2017-11-20 JP JP2019547588A patent/JP7014812B2/ja active Active
- 2017-11-20 CA CA3044672A patent/CA3044672C/en active Active
- 2017-11-20 ES ES17874888T patent/ES2903557T3/es active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002141922A (ja) | 2000-11-01 | 2002-05-17 | Ricoh Co Ltd | ループ型バスシステム |
Also Published As
Publication number | Publication date |
---|---|
CN110546922B (zh) | 2022-05-10 |
EP3545653B1 (en) | 2022-01-05 |
EP3545653A2 (en) | 2019-10-02 |
KR102214874B1 (ko) | 2021-02-09 |
TWI730197B (zh) | 2021-06-11 |
WO2018098084A2 (en) | 2018-05-31 |
WO2018098084A3 (en) | 2019-12-05 |
CN110546922A (zh) | 2019-12-06 |
ES2903557T3 (es) | 2022-04-04 |
CA3044672A1 (en) | 2018-05-31 |
TW201832470A (zh) | 2018-09-01 |
JP2020508625A (ja) | 2020-03-19 |
EP3545653A4 (en) | 2021-01-27 |
US20180145849A1 (en) | 2018-05-24 |
US10411910B2 (en) | 2019-09-10 |
KR20190085992A (ko) | 2019-07-19 |
CA3044672C (en) | 2023-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7014812B2 (ja) | 分散制御同期リングネットワークアーキテクチャ | |
JP7019709B2 (ja) | 順列リングネットワーク | |
US5392422A (en) | Source synchronized metastable free bus | |
US7925803B2 (en) | Method and systems for mesochronous communications in multiple clock domains and corresponding computer program product | |
US10355851B2 (en) | Methods and systems for synchronization between multiple clock domains | |
TWI759585B (zh) | 異步多時鐘域資料流接合及再同步系統及方法 | |
CN101278528A (zh) | 通信系统的用户和通信控制器以及用于在通信系统的用户中实现网关功能的方法 | |
CN111447031B (zh) | 一种具有时钟同步功能的片上网络路由器结构 | |
JP7373579B2 (ja) | 並べ替えリングネットワーク相互接続型コンピューティングアーキテクチャ | |
Weber et al. | Exploring asynchronous end-to-end communication through a synchronous NoC | |
TWI834374B (zh) | 排列環狀網路 | |
CN111435340B (zh) | 互联网总线单元及数据传输方法、wishbone互联网模块、芯片 | |
JP7316083B2 (ja) | 情報処理装置 | |
JP2021175127A (ja) | 産業用ネットワークに接続されるスレーブ装置を制御するマスタ装置及び当該マスタ装置に備えられる通信モジュール | |
JPH11345053A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200707 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220120 |