JPH06332852A - データ転送システム - Google Patents

Abstract

(57)【要約】 【目的】高速化が容易で接続デバイスの数についての制
限が無く、かつ各々の接続デバイスのインタフェースハ
ードウェアの規模の小さい、接続デバイスをリング状に
接続する情報処理装置用のデータ転送システムを提供す
ること。 【構成】全体をリング状に接続するデータ転送システム
において、各組のクロック線上のクロック信号が全て同
じ周波数のフリーランのクロック信号であり、各組のア
ドレス・データ多重化線及びコントロール線上の信号は
同じ組のクロック線上のクロック信号に同期して転送さ
れる。また接続デバイスのうち１個がデータ転送システ
ム全体の原クロック信号を供給するとともに、入力され
るアドレス・データ多重化線及びコントロール線上の信
号を原クロック信号に同期化して出力する機能を有す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パーソナルコンピュー
タ，ワークステーション，オフィスコンピュータ等の情
報処理装置に用いられるバス等のデータ転送システムに
関する。

【０００２】

【従来の技術】従来複数の接続デバイスをリング状に接
続する情報処理装置用のデータ転送システムの例として
は、公開特許公報昭６３−２６９６４２号に開示されて
いるデータ同期転送システム、あるいは「マルチプロセ
ッサ・システム用データ転送インタフェースＳＣＩ，拡
張性を重視」；Ｄａｖｉｄ Ｂ． Ｇｕｓｔａｖｓｏ
ｎ；日経エレクトロニクスＮｏ．５６５（１９９２．１
０．１２）３０１頁−３２２頁に開示されているスケー
ラブルコヒーレントインタフェース（Ｓｃａｌａｂｌｅ
Ｃｏｈｅｒｅｎｔ Ｉｎｔｅｒｆａｃｅ：略称ＳＣ
Ｉ）等が知られている。

【０００３】

【発明が解決しようとする課題】近年情報処理装置にお
いてはＣＰＵの処理能力の飛躍的増大に伴い、バス等の
情報処理装置内のデータ転送システムの高速化が大きな
課題となっている。この課題に応えるための手法の一つ
に、接続デバイスをリング状に接続する情報処理装置用
のデータ転送システムがある。

【０００４】上記リング状のデータ転送システムはバス
に比べて、信号線が一対一接続のため高速化が容易であ
る、接続デバイスの数についての制限が緩い、アービト
レーションのオーバヘッドがない等の利点がある。上記
従来技術はこれらの利点を考慮したものであるが、リン
グ状のデータ転送システム全体が共通クロック信号に同
期して動作するか、または受信ノードである接続デバイ
スが各々で受信データとノードの内部クロックとの同期
をとるようになっていた。このためシステム全体が共通
クロック信号に同期して動作する場合には、共通クロッ
ク信号のシステム全体への分配が必要なためクロック分
配スキューが高速化や接続デバイスの数についての限界
を与えるという問題があり、受信ノードである接続デバ
イスが各々で受信データとノードの内部クロックとの同
期をとる場合には、各々の接続デバイスが同期化論理を
持たねばならず、また受信ノードである接続デバイスが
各々でキューイング等のフロー制御を行わねばならない
ためインタフェースハードウェアが大規模かつ複雑にな
るという問題があった。

【０００５】本発明の目的は、高速化が容易で接続デバ
イスの数についての制限が無く、かつ各々の接続デバイ
スのインタフェースハードウェアの規模の小さい、接続
デバイスをリング状に接続する情報処理装置用のデータ
転送システムを与えることにある。

【０００６】

【課題を解決するための手段】本発明では上記の目的を
達成するため、各接続デバイス間が１組のアドレス・デ
ータ多重化線、コントロール線、及びクロック線によっ
て１対１に接続され、全体をリング状に接続するデータ
転送システムにおいて、アドレス・データ多重化線、コ
ントロール線、及びクロック線上の信号が該リングに対
して全て同一の方向に周回するように転送され、各組の
クロック線上のクロック信号が全て同じ周波数のフリー
ランのクロック信号であり、各組のアドレス・データ多
重化線及びコントロール線上の信号は同じ組のクロック
線上のクロック信号に同期して転送されるようにした。

【０００７】また接続デバイスのうち１個がデータ転送
システム全体の原クロック信号を供給するとともに、入
力されるアドレス・データ多重化線及びコントロール線
上の信号を該原クロック信号に同期化して出力する機能
を有するようにした。

【０００８】

【作用】本発明においては各組のクロック線上のクロッ
ク信号は全て同じ周波数であるが、位相はクロック線毎
に異なっていて構わない。すなわち各接続デバイスの入
力クロック信号と出力クロック信号の位相はずれていて
よい。したがって接続デバイスのうちデータ転送システ
ム全体の原クロック信号を供給する１個を除く全ての接
続デバイスでは、入力クロック信号を該接続デバイスの
内部クロック信号として利用し、さらに接続デバイスの
内部遅延を気にすることなく出力クロック信号として利
用することができる。これにより受信ノードである接続
デバイスが各々で受信データとノードの内部クロックと
の同期をとる必要がなくなり、インタフェースハードウ
ェアを小規模かつ簡単なものにすることができる。

【０００９】また各組のアドレス・データ多重化線及び
コントロール線上の信号は同じ組のクロック線上のクロ
ック信号に同期して転送され、さらに接続デバイスのう
ち１個がデータ転送システム全体の原クロック信号を供
給するとともに、入力されるアドレス・データ多重化線
及びコントロール線上の信号を該原クロック信号に同期
化して出力する機能を有するようにしたので、共通クロ
ック信号のシステム全体への分配が必要なく、クロック
分配スキューが高速化や接続デバイスの数についての限
界を与えるということがない。

【００１０】

【実施例】以下本発明の一実施例を図１から図５によっ
て説明する。図１は本発明によるデータ転送システムの
構成例を示すシステム構成図、図２は本発明によるデー
タ転送システムの接続デバイスのインタフェース回路の
例を示す回路構成図、図３は本発明によるデータ転送シ
ステムにおけるトランザクションのタイミング仕様の例
を示すタイミングチャート、図４は本発明によるデータ
転送システムのクロック供給デバイスの内部構成例を示
す回路構成図、図５は本発明によるデータ転送システム
のクロック供給デバイスの内部動作タイミングの例を示
すタイミングチャートである。

【００１１】図１において、１１は本実施例のデータ転
送システムに接続されるプロセッサ，メモリ，各種入出
力システム等の複数の接続デバイス、１２は本実施例の
データ転送システムに設けられた複数の拡張スロット、
１３はクロック発振器、１４は本実施例のデータ転送シ
ステムにおいてシステム全体の原クロック信号を供給す
るとともに入力されるアドレス・データ多重化線及びコ
ントロール線上の信号を該原クロック信号に同期化して
出力する機能を有するクロック供給デバイス、１０１
（ＣＬＫ）はクロック信号が出力されるクロック線、１
０２（Ａ／Ｄ）はアドレス信号とデータ信号が多重化し
て出力されるｎビットのアドレス／データ線、１０３
（ＣＭＤ）は転送コントロール信号が出力されるｍビッ
トのコントロール線、１０４は発振クロック線、１０５
（ＦＬＣＴＬ）は本実施例のデータ転送システムにおい
て複数の接続デバイスに共通に接続されるバス信号線と
して、接続デバイスのデータ転送システムへのデータ転
送要求の出力を抑止する要求を示すフロー制御線であ
る。

【００１２】図１は本発明によるデータ転送システムの
構成例を示すシステム構成図である。本システムはプロ
セッサ，メモリ，各種入出力システム等の複数の接続デ
バイス１１をリング状に接続することによって構成され
る。本実施例では接続デバイス１１の他に、複数の拡張
スロット１２及びクロック供給デバイス１３がリング状
に接続されている。本実施例ではリングを構成する信号
線として、クロック線１０１、ｎビットのアドレス／デ
ータ多重化線１０２、及びｍビットのコントロール線１
０３を定義している。また本実施例では複数の接続デバ
イスに共通に接続されるバス信号線として、接続デバイ
スのデータ転送システムへのデータ転送要求の出力を抑
止する要求を示すフロー制御線１０５を定義している。

【００１３】接続デバイス１１は各々入力側と出力側の
２組のクロック線１０１、アドレス／データ多重化線１
０２、及びコントロール線１０３に接続されており、入
力側からフリーランの入力クロック信号と該クロック信
号に同期したアドレス／データ信号及びコントロール信
号を入力され、出力側からフリーランの出力クロック信
号と該クロック信号に同期したアドレス／データ信号及
びコントロール信号を出力する。入力クロック信号と出
力クロック信号は同じ周波数であるが位相は異なってい
て構わない。したがって各接続デバイスは、入力クロッ
ク信号を該接続デバイスの内部クロック信号として利用
し、さらに接続デバイスの内部遅延を気にすることなく
出力クロック信号として利用することができる。

【００１４】複数の拡張スロット１２には必要に応じて
接続デバイスが追加され、スロットが空いている場合に
は入力側と出力側の２組のアドレス・データ多重化線、
コントロール線、及びクロック線を直接接続して単純に
信号を通過させる。クロック供給デバイス１４は特殊な
接続デバイスで、クロック発振機１３からの発振クロッ
ク１０４を用いてシステム全体の原クロック信号を供給
するとともに、入力されるアドレス・データ多重化線及
びコントロール線上の信号を該原クロック信号に同期化
して出力する機能を有している。フロー制御線１０５は
複数の接続デバイスに共通に接続されるバス信号線であ
り、各接続デバイスは本信号を出力することにより、他
の接続デバイスのデータ転送システムへのデータ転送要
求の出力を抑止する要求を示すことができる。

【００１５】以下図１のシステム構成の各部の内部構成
と動作について図２から図５によって説明する。図２は
図１における接続デバイス１１のインタフェース回路の
例を示す回路構成図である。図２において２１は入力ド
ライバ、２２は出力ドライバ、２３は入出力ドライバ、
２４は入力用ラッチ、２５はデコーダ、２６はＦＩＦＯ
バッファ、２７はクロック分配ドライバ、２８はセレク
タ、２９は出力用ラッチ、３０は接続デバイス１１のイ
ンタフェース回路以外の内部ロジックである。内部ロジ
ック３０は通常のバス等のデータ転送システムで使用さ
れている公知の内部ロジックと同様のものである。

【００１６】図２では接続デバイス１１は、入力側から
フリーランの入力クロック信号（ＣＬＫＩＮ）と該クロ
ック信号に同期したアドレス／データ信号（Ａ／ＤＩ
Ｎ）及びコントロール信号（ＣＴＬＩＮ）が入力ドライ
バ２１を通して入力され、出力側からフリーランの出力
クロック信号（ＣＬＫＯＵＴ）と該クロック信号に同期
したアドレス／データ信号（Ａ／ＤＯＵＴ）及びコント
ロール信号（ＣＴＬＯＵＴ）が出力ドライバ２２を通し
て出力される。入力ドライバ２１を通して入力されたＡ
／ＤＩＮとＣＴＬＩＮはＣＬＫＩＮに同期しているの
で、入力用ラッチ２４でラッチすることができる。入力
用ラッチ２４のラッチ結果はデコーダ２５及びＦＩＦＯ
バッファ２６へ送られる。

【００１７】デコーダ２５はＡ／ＤＩＮとＣＴＬＩＮの
ラッチ結果をデコードし、当該接続デバイス宛の転送サ
イクルと他のデバイス宛の転送サイクル、及びアイドル
サイクルを区別して内部ロジック３０に伝達する。内部
ロジック３０はデコーダ２５から当該接続デバイス宛の
転送サイクルであることを伝達されると該サイクルのＡ
／ＤＩＮとＣＴＬＩＮの値をＦＩＦＯバッファ２６から
読み取る。ＦＩＦＯバッファ２６と内部ロジック３０
は、ＣＬＫＩＮからクロック分配ドライバ２７によって
生成，分配される内部クロックによって動作する。ＦＩ
ＦＯバッファ２６からはＡ／ＤＩＮとＣＴＬＩＮのラッ
チ結果が順次出力され、セレクタ２８へ送られる。内部
ロジック３０はデコーダ２５の出力から、セレクタ２８
へ送られるＡ／ＤＩＮとＣＴＬＩＮが、当該接続デバイ
ス宛の転送サイクル、他のデバイス宛の転送サイクル、
及びアイドルサイクルのいずれであるかを予め知ること
ができる。

【００１８】セレクタ２８はＦＩＦＯバッファ２６から
送られるＡ／ＤＩＮ及びＣＴＬＩＮと内部ロジック３０
が出力するＡ／Ｄ及びＣＴＬを選択するもので、内部ロ
ジック３０からのセレクト信号で動作するようになって
おり、ＦＩＦＯバッファ２６から送られるＡ／ＤＩＮ及
びＣＴＬＩＮが当該接続デバイス宛の転送サイクル及び
アイドルサイクルの場合には、内部ロジック３０からの
Ａ／Ｄ及びＣＴＬが選択され、他のデバイス宛の転送サ
イクルの場合にはＦＩＦＯバッファ２６から送られるＡ
／ＤＩＮ及びＣＴＬＩＮが選択されるようになってい
る。内部ロジック３０はセレクタ２８に内部ロジック３
０からのＡ／Ｄ及びＣＴＬを選択させる場合、Ａ／Ｄ及
びＣＴＬとして当該接続デバイス発の転送サイクルを出
力するか、またはアイドルサイクルを出力することがで
きる。

【００１９】セレクタ２８によって選択，出力されたア
ドレス／データ信号及びコントロール信号は出力用ラッ
チ２９により、クロック分配ドライバ２７によって生
成，分配される内部クロックでラッチされる。ラッチさ
れたアドレス／データ信号及びコントロール信号は内部
クロックと共に、出力ドライバ２２を通して、出力側か
らフリーランの出力クロック信号（ＣＬＫＯＵＴ）と該
クロック信号に同期したアドレス／データ信号（Ａ／Ｄ
ＯＵＴ）及びコントロール信号（ＣＴＬＯＵＴ）として
出力される。

【００２０】内部ロジック３０は、入出力ドライバ２３
を通してフロー制御線１０５を入出力できる。フロー制
御線１０５は複数の接続デバイスに共通に接続されるバ
ス信号線であり、本実施例ではオープンコレクタ信号と
する。内部ロジック３０は、リング上で他のデバイス宛
の転送サイクルが連続して当該接続デバイス発の転送サ
イクルを出力することが一定時間できなかった場合に、
本信号を出力することにより他の接続デバイスのデータ
転送システムへのデータ転送要求の出力を抑止する要求
を示すことができる。また他の接続デバイスがフロー制
御線１０５上に信号を出力していることを検知して、自
身のデータ転送システムへのデータ転送要求の出力をで
きる限り抑止する。

【００２１】次に図３を用いて本実施例のデータ転送シ
ステムにおけるトランザクションのタイミング仕様を説
明する。図３は、接続デバイス１１の入力側（ＣＬＫＩ
Ｎ，Ａ／ＤＩＮ，ＣＴＬＩＮ）と出力側（ＣＬＫＯＵ
Ｔ，Ａ／ＤＯＵＴ，ＣＴＬＯＵＴ）で見たトランザクシ
ョンのタイミング仕様の例を示すタイミングチャートで
ある。図３ではＣＬＫの立上り／降下の両エッジを使用
して転送を行う。また本実施例ではコントロール信号
（ＣＴＬ）の内容として、リード要求、リード応答及び
ライトのサイクル種別、転送語数、及びリード要求とリ
ード応答を１対１に対応させるためのトランザクション
ＩＤ番号を定義する。これらは従来からスプリット転送
バスに使用されてきた公知のコントロール信号の内容と
同様のものである。図３では入力側と出力側の時間差は
規定されていない。これは各接続デバイス毎に異なって
いて構わないためである。図２のインタフェース回路の
例ではこの時間差は、入力用ラッチ２４、ＦＩＦＯバッ
ファ２６、及び出力用ラッチ２９を通過するのに必要な
サイクル数分の時間と、クロック分配ドライバ２７等に
よって与えられるＣＬＫＩＮとＣＬＫＯＵＴの位相差に
よって与えられる。

【００２２】図３の入力側ではまずＣＴＬＩＮで値Ｃ０
が入力されているが、これはアイドルサイクルを示して
いる。次にＣＴＬＩＮで値Ｃ１が入力され、これは他の
接続デバイス宛の４語のリード応答サイクルを示してい
る。以下値Ｃ２は当該接続デバイス宛の１語のライトサ
イクル、値Ｃ３は他の接続デバイス宛のリード要求サイ
クルを示している。Ａ／ＤＩＮの値はアイドルサイクル
では無効であり、ＣＴＬＩＮが値Ｃ１の時は４語のデー
タ（Ｄ１０−Ｄ１３）、値Ｃ２の時は当該接続デバイス
宛を示すアドレス（Ａ２）と１語のデータ（Ｄ２）、値
Ｃ３の時は他の接続デバイス宛を示すアドレス（Ａ３）
になっている。

【００２３】当該接続デバイスでは、他の接続デバイス
宛のトランザクションサイクル、すなわちＣＴＬＩＮの
値Ｃ１及び値Ｃ３のサイクルは、時間的に遅れる形でＡ
／ＤＩＮ及びＣＴＬＩＮの値をそのままＡ／ＤＯＵＴ及
びＣＴＬＯＵＴとして出力する。また当該接続デバイス
宛のトランザクションサイクル、すなわちＣＴＬＩＮの
値Ｃ２のサイクルは、内部に取り込んでリングから外
し、リングには相当分のアイドルサイクルを出力してい
る。さらに、ＣＴＬＩＮの値Ｃ１のサイクルの直後のア
イドルサイクル入力に相当するサイクルに、当該接続デ
バイス発の１語のライトサイクルを、ＣＴＬＯＵＴの値
Ｃ４、Ａ／ＤＯＵＴの値を他の接続デバイス宛を示すア
ドレス（Ａ４）と１語のデータ（Ｄ４）として出力して
いる。これらのトランザクション動作は全て図２によっ
て説明した上記のインタフェース回路によって実現でき
る。

【００２４】次に図４により、クロック供給デバイス１
４の内部構成について説明する。図４は本実施例におい
て、システム全体の原クロック信号を供給するとともに
入力されるアドレス・データ多重化線及びコントロール
線上の信号を該原クロック信号に同期化して出力する機
能を有するクロック供給デバイス１４の内部構成の例を
示す回路構成図である。図４において、１３はクロック
発振器、４１は入力ドライバ、４２は出力ドライバ、４
３は入力用ラッチ、４４は出力用ラッチ、４５は位相差
検出器、４６は可変遅延付加回路である。位相差検出器
４５及び可変遅延付加回路４６は公知のＰＬＬ回路等に
使用されているのと同様のものである。

【００２５】図４においてクロック供給デバイス１４
は、入力側からフリーランの入力クロック信号（ＣＬＫ
ＩＮ）と該クロック信号に同期したアドレス／データ信
号（Ａ／ＤＩＮ）及びコントロール信号（ＣＴＬＩＮ）
が入力ドライバ４１を通して入力され、出力側からフリ
ーランの出力クロック信号（ＣＬＫＯＵＴ）と該クロッ
ク信号に同期したアドレス／データ信号（Ａ／ＤＯＵ
Ｔ）及びコントロール信号（ＣＴＬＯＵＴ）が出力ドラ
イバ４２を通して出力される。またクロック供給デバイ
ス１４には、クロック発振器１３が出力する発振クロッ
クを入力ドライバ４１を通して入力される。

【００２６】Ａ／ＤＩＮ及びＣＴＬＩＮは入力用ラッチ
４３でＣＬＫＩＮによりラッチされる。またＣＬＫＩＮ
は発振クロックと共に位相差検出器４５に入力される。
位相差検出器４５は発振クロックのＣＬＫＩＮに対する
位相差を検出して、可変遅延付加回路４６に伝達する。
可変遅延付加回路４６では、入力用ラッチ４３が出力す
るＡ／ＤＩＮ及びＣＴＬＩＮのラッチ結果（Ａ／ＤＬＴ
及びＣＴＬＬＴ）に、位相差検出器４５から伝達された
位相差と同時間の遅延をＡ／ＤＬＴ及びＣＴＬＬＴに付
加して、Ａ／ＤＤＬ及びＣＴＬＤＬとして出力用ラッチ
４４に送る。これによりＡ／ＤＤＬ及びＣＴＬＤＬの位
相は発振クロックでラッチできるように調整される。出
力用ラッチ４４ではＡ／ＤＤＬ及びＣＴＬＤＬが発振ク
ロックによりラッチされ、同期化される。発振クロック
と、発振クロックに同期化されたＡ／ＤＤＬ及びＣＴＬ
ＤＬは、フリーランの出力クロック信号（ＣＬＫＯＵ
Ｔ）と該クロック信号に同期したアドレス／データ信号
（Ａ／ＤＯＵＴ）及びコントロール信号（ＣＴＬＯＵ
Ｔ）として出力ドライバ４２を通して出力される。

【００２７】次に図５を用いてクロック供給デバイス１
４の内部動作タイミングを説明する。図５はクロック供
給デバイス１４の内部動作タイミングの例を示すタイミ
ングチャートである。図５に示す動作は図４に示したク
ロック供給デバイス１４の内部構成に基づいている。

【００２８】クロック供給デバイス１４へはＣＬＫＩＮ
とＣＬＫＩＮに同期したＡ／ＤＩＮ及びＣＴＬＩＮが入
力される。Ａ／ＤＩＮとＣＴＬＩＮに関するタイミング
はクロック供給デバイス１４においては全く同じなの
で、図５ではＡ／ＤＩＮの値ａ，ｂで代表させている。
図４の入力用ラッチ４３でＡ／ＤＩＮはＣＬＫＩＮによ
りラッチされ、Ａ／ＤＬＴとなる。また図４の位相差検
出器４５は発振クロックとＣＬＫＩＮの位相差を検出し
ているが、図４では発振クロックがＣＬＫＯＵＴとして
出力されているので、図５ではＣＬＫＯＵＴで代表さ
せ、検出される位相差をｄとしている。図４の可変遅延
付加回路４６はＡ／ＤＬＴにｄだけ遅延を付加して、Ａ
／ＤＤＬとしている。Ａ／ＤＤＬは図４の出力用ラッチ
４４でＣＬＫＯＵＴによりラッチされ、同期化されてＡ
／ＤＯＵＴとして出力される。これによりクロック供給
デバイス１４は、システム全体の原クロック信号を供給
するとともに入力されるアドレス・データ多重化線及び
コントロール線上の信号を該原クロック信号に同期化し
て出力する機能を実現している。

【００２９】以上により、本実施例では共通クロック信
号のシステム全体への分配が必要なく、かつ受信ノード
である接続デバイスが各々で受信データとノードの内部
クロックとの同期をとる必要がない、接続デバイスをリ
ング状に接続するデータ転送システムが構成されてい
る。本実施例ではクロック供給デバイスを独立の特殊な
接続デバイスとしたが、本発明の実施例としてはクロッ
ク供給デバイスを独立の接続デバイスとせず、その機能
を他の一つの接続デバイスが有するようにしたデータ転
送システムも考えられる。但し本実施例の構成にはクロ
ック供給デバイス及びクロック発振器の交換のみで、他
の接続デバイスと無関係にシステム全体のクロック周波
数を変更できるという効果がある。また本発明のデータ
転送システムにおけるドランザクションの論理プロトコ
ルは、本実施例の論理プロトコルだけでなく他の論理プ
ロトコル、例えば上記従来技術ＳＣＩの論理プロトコル
等を適用するすることもできるのは明らかである。

【００３０】

【発明の効果】本発明によれば、共通クロック信号のシ
ステム全体への分配が必要なく、かつ受信ノードである
接続デバイスが各々で受信データとノードの内部クロッ
クとの同期をとる必要がなく、これらにより高速化が容
易で接続デバイスの数についての制限が無く、かつ各々
の接続デバイスのインタフェースハードウェアの規模の
小さい、接続デバイスをリング状に接続する情報処理装
置用のデータ転送システムを与えることができる。

【図面の簡単な説明】

【図１】本発明によるデータ転送システムの構成例を示
すシステム構成図である。

【図２】本発明によるデータ転送システムの接続デバイ
スのインタフェース回路の例を示す回路構成図である。

【図３】本発明によるデータ転送システムにおけるトラ
ンザクションのタイミング仕様の例を示すタイミングチ
ャートである。

【図４】本発明によるデータ転送システムのクロック供
給デバイスの内部構成例を示す回路構成図である。

【図５】本発明によるデータ転送システムのクロック供
給デバイスの内部動作タイミングの例を示すタイミング
チャートである。

【符号の説明】

１１…接続デバイス、１２…拡張スロット、１３…クロ
ック発振機、１４…クロック供給デバイス、１０１…ク
ロック線、１０２…アドレス／データ多重化線、１０３
…コマンド線、１０４…発振クロック線、１０５…フロ
ー制御線、２１…入力ドライバ、２２…出力ドライバ、
２３…入出力ドライバ、２４…入力用ラッチ、２５…デ
コーダ、２６…ＦＩＦＯバッファ、２７…クロック分配
ドライバ、２８…セレクタ、２９…出力用ラッチ、３０
…接続デバイス１１のインタフェース回路以外の内部ロ
ジック、４１…入力ドライバ、４２…出力ドライバ、４
３…入力用ラッチ、４４…出力用ラッチ、４５…位相差
検出器、４６…可変遅延付加回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠崎 雅継 神奈川県海老名市下今泉810番地株式会社 日立製作所オフィスシステム事業部内

Claims (5)

【特許請求の範囲】
1. 【請求項１】情報処理装置用のデータ転送システムであ
   って、複数の接続デバイスを有し、該各接続デバイス間
   は１組のアドレス・データ多重化線、コントロール線、
   及びクロック線によって１対１に接続され、該複数の接
   続デバイスが各々入力側と出力側の２組のアドレス・デ
   ータ多重化線、コントロール線、及びクロック線に接続
   されることによって全体としてリング状に接続され、ア
   ドレス・データ多重化線、コントロール線、及びクロッ
   ク線上の信号が該リングに対して全て同一の方向に周回
   するように転送され、各組のクロック線上のクロック信
   号が全て同じ周波数のフリーランのクロック信号であ
   り、各組のアドレス・データ多重化線及びコントロール
   線上の信号は同じ組のクロック線上のクロック信号に同
   期して転送され、該接続デバイスのうち１個がデータ転
   送システム全体の原クロック信号を供給するとともに、
   入力されるアドレス・データ多重化線及びコントロール
   線上の信号を入力されるクロック信号とは位相の異なる
   該原クロック信号に同期化して出力する機能を有するこ
   とを特徴とするデータ転送システム。
2. 【請求項２】請求項１のデータ転送システムであって、
   データ転送システム全体の原クロック信号を供給すると
   ともに入力されるアドレス・データ多重化線及びコント
   ロール線上の信号を該原クロック信号に同期化して出力
   する機能を有する接続デバイスが、データ転送システム
   に直接関連する機能としては該機能のみを有する独立し
   た接続デバイスであることを特徴とするデータ転送シス
   テム。
3. 【請求項３】請求項１または２のデータ転送システムで
   あって、複数の接続デバイスに共通に接続されるバス信
   号線として、接続デバイスのデータ転送システムへのデ
   ータ転送要求の出力を抑止する要求を示す信号線を有す
   ることを特徴とするデータ転送システム。
4. 【請求項４】請求項１，２または３のデータ転送システ
   ムであって、アドレス・データ多重化線、コントロール
   線、及びクロック線がシステム全体で二重化されてお
   り、全体として二重のリング状に接続され、各リング上
   ではアドレス・データ多重化線、コントロール線、及び
   クロック線上の信号が該リングに対して全て同一の方向
   に周回するように転送され、上記２個のリングの間では
   周回方向が逆になっており、接続デバイスの１個の故障
   が検知された場合に、該接続デバイスに隣接する２個の
   接続デバイスにおいて上記２個のリングを折り返し接続
   することにより、全体として１個のリング状に接続され
   るようにして、該故障接続デバイスをシステムから切り
   離しつつ全体としてリング状の接続を保持する手段を有
   することを特徴とするデータ転送システム。
5. 【請求項５】請求項１，２，３または４のデータ転送シ
   ステムを単数または複数有することを特徴とする情報処
   理装置。