JP7014260B2

JP7014260B2 - 光検出装置および電子機器

Info

Publication number: JP7014260B2
Application number: JP2020097066A
Authority: JP
Inventors: 佳明桝田; 勇樹宮波; 秀司阿部; 智之平野; 芳樹蛯子; 征也山口; 一史渡辺; 知治荻田
Original assignee: Sony Corp; Sony Group Corp
Current assignee: Sony Corp; Sony Group Corp
Priority date: 2013-07-03
Filing date: 2020-06-03
Publication date: 2022-02-01
Anticipated expiration: 2034-05-20
Also published as: JP7040510B2; JP6641605B2; JP2020167421A; JP2022075774A; JP2020061576A; JP7290185B2; JP2018093234A

Description

本開示は、光検出装置および電子機器に関し、特に、混色悪化を抑制しつつ、感度を向上させることができるようにする光検出装置および電子機器に関する。

固体撮像装置において、入射光の反射を防止するための構造として、フォトダイオードが形成されるシリコン層の受光面側の界面に微小な凹凸構造を設ける、いわゆるモスアイ構造が提案されている（例えば、特許文献１，２参照）。

特開２０１０－２７２６１２号公報特開２０１３－３３８６４号公報

しかしながら、モスアイ構造は、入射光の反射を防止して感度を向上させることができるが散乱も大きくなり、隣の画素へ光が漏れ込む量も多くなるため、混色が悪化する。

本開示は、このような状況に鑑みてなされたものであり、混色悪化を抑制しつつ、感度を向上させることができるようにするものである。

本開示の第１の側面の光検出装置は、基板と、断面視で前記基板内の第１画素分離領域と第２画素分離領域との間に設けられた第１の光電変換領域と、前記断面視で前記第１の光電変換領域上に設けられた前記基板の光入射面が有する第１のモスアイ構造とを有し、前記断面視で前記第１のモスアイ構造は、前記第１画素分離領域と隣接する第１の凹部と、前記第２画素分離領域と隣接する第２の凹部と、前記第１の凹部と前記第２の凹部との間に設けられた第３の凹部とを有し、前記断面視で前記第１の凹部および前記第２の凹部の深さは前記第３の凹部の深さよりも浅い。

本開示の第１の側面の電子機器は、基板と、断面視で前記基板内の第１画素分離領域と第２画素分離領域との間に設けられた第１の光電変換領域と、前記断面視で前記第１の光電変換領域上に設けられた前記基板の光入射面が有する第１のモスアイ構造とを有し、前記断面視で前記第１のモスアイ構造は、前記第１画素分離領域と隣接する第１の凹部と、前記第２画素分離領域と隣接する第２の凹部と、前記第１の凹部と前記第２の凹部との間に設けられた第３の凹部とを有し、前記断面視で前記第１の凹部および前記第２の凹部の深さは前記第３の凹部の深さよりも浅い光検出装置を備える。

本開示の第１の側面においては、光検出装置には、基板と、断面視で前記基板内の第１画素分離領域と第２画素分離領域との間に設けられた第１の光電変換領域と、前記断面視で前記第１の光電変換領域上に設けられた前記基板の光入射面が有する第１のモスアイ構造とが有される。そして、前記断面視で前記第１のモスアイ構造は、前記第１画素分離領域と隣接する第１の凹部と、前記第２画素分離領域と隣接する第２の凹部と、前記第１の凹部と前記第２の凹部との間に設けられた第３の凹部とを有し、前記断面視で前記第１の凹部および前記第２の凹部の深さは前記第３の凹部の深さよりも浅い。

固体撮像装置は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。

本開示の第１の側面によれば、混色悪化を抑制しつつ、感度を向上させることができる。

本開示に係る固体撮像装置の概略構成を示す図である。第１の実施の形態に係る画素の断面構成例を示す図である。画素の製造方法について説明する図である。画素の製造方法について説明する図である。画素のその他の製造方法について説明する図である。本開示の画素構造の効果を説明する図である。本開示の画素構造の効果を説明する図である。第２の実施の形態に係る画素の断面構成例を示す図である。第２の実施の形態に係る画素の製造方法について説明する図である。画素の様々な個所の最適条件について説明する図である。画素構造の第１のバリエーションを示す図である。画素構造の第２のバリエーションを示す図である。画素構造の第３のバリエーションを示す図である。画素構造の第４のバリエーションを示す図である。画素構造の第５のバリエーションを示す図である。画素構造の第６のバリエーションを示す図である。画素構造の第７のバリエーションを示す図である。画素構造の第８のバリエーションを示す図である。画素構造の第９のバリエーションを示す図である。画素構造の第１０のバリエーションを示す図である。画素構造の第１１のバリエーションを示す図である。画素構造の第１２のバリエーションを示す図である。画素構造の第１３のバリエーションを示す図である。画素構造の第１４のバリエーションを示す図である。画素構造の第１５のバリエーションを示す図である。画素構造の第１６のバリエーションを示す図である。本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。

以下、本開示を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．固体撮像装置の概略構成例
２．第１の実施の形態に係る画素構造（反射防止部と画素間遮光部を有する画素構造）
３．第２の実施の形態に係る画素構造（画素間遮光部にメタルを充填した画素構造）
４．画素構造の変形例
５．電子機器への適用例

＜１．固体撮像装置の概略構成例＞
図１は、本開示に係る固体撮像装置の概略構成を示している。

図１の固体撮像装置１は、半導体として例えばシリコン（Si）を用いた半導体基板１２に、画素２が２次元アレイ状に配列された画素アレイ部３と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路４、カラム信号処理回路５、水平駆動回路６、出力回路７、制御回路８などが含まれる。

画素２は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの４つのMOSトランジスタで構成される。

また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される１つのフローティングディフージョン（浮遊拡散領域）と、共有される１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。

制御回路８は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置１の内部情報などのデータを出力する。すなわち、制御回路８は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５及び水平駆動回路６等に出力する。

垂直駆動回路４は、例えばシフトレジスタによって構成され、画素駆動配線１０を選択し、選択された画素駆動配線１０に画素２を駆動するためのパルスを供給し、行単位で画素２を駆動する。すなわち、垂直駆動回路４は、画素アレイ部３の各画素２を行単位で順次垂直方向に選択走査し、各画素２の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線９を通してカラム信号処理回路５に供給する。

カラム信号処理回路５は、画素２の列ごとに配置されており、１行分の画素２から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路５は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling：相関２重サンプリング)およびAD変換等の信号処理を行う。

水平駆動回路６は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から画素信号を水平信号線１１に出力させる。

出力回路７は、カラム信号処理回路５の各々から水平信号線１１を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路７は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子１３は、外部と信号のやりとりをする。

以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラム信号処理回路５が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。

また、固体撮像装置１は、画素トランジスタが形成される半導体基板１２の表面側と反対側の裏面側から光が入射される裏面照射型のMOS型固体撮像装置である。

＜２．第１の実施の形態に係る画素構造＞
＜画素の断面構成例＞
図２は、第１の実施の形態に係る画素２の断面構成例を示す図である。

固体撮像装置１は、半導体基板１２と、その表面側（図中下側）に形成された多層配線層２１と、支持基板２２とを備える。

半導体基板１２は、例えばシリコン（Si）で構成され、例えば１乃至６μｍの厚みを有して形成されている。半導体基板１２では、例えば、P型（第１導電型）の半導体領域４１に、N型（第２導電型）の半導体領域４２が画素２ごとに形成されることにより、フォトダイオードPDが画素単位に形成されている。半導体基板１２の表裏両面に臨むP型の半導体領域４１は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。

なお、N型の半導体領域４２の間となる各画素２の画素境界では、P型の半導体領域４１が、後述する画素間遮光部４７を形成するために、図２に示されるように深く掘り込まれている。

電荷蓄積領域となるN型の半導体領域４２の上側のP型の半導体領域４１の界面（受光面側界面）は、微細な凹凸構造を形成した、いわゆるモスアイ構造により、入射光の反射を防止する反射防止部４８を構成する。反射防止部４８において、凹凸の周期に相当する紡錘形状の凸部のピッチは、例えば、４０nm乃至２００nmの範囲に設定されている。

多層配線層２１は、複数の配線層４３と層間絶縁膜４４とを有する。また、多層配線層２１には、フォトダイオードPDに蓄積された電荷の読み出し等を行う複数の画素トランジスタTrも形成されている。

半導体基板１２の裏面側には、P型の半導体領域４１の上面を被覆するように、ピニング層４５が成膜されている。ピニング層４５は、半導体基板１２との界面部分において正電荷（ホール）蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。負の固定電荷を有するようにピニング層４５を形成することで、その負の固定電荷によって、半導体基板１２との界面に電界が加わるので、正電荷蓄積領域が形成される。

ピニング層４５は、例えば、酸化ハフニウム（ＨｆＯ₂）を用いて形成される。また、二酸化ジルコニウム（ＺｒＯ₂）、酸化タンタル（Ｔａ₂Ｏ₅）などを用いて、ピニング層４５を形成してもよい。

透明絶縁膜４６は、P型の半導体領域４１の掘り込み部分に埋め込まれるとともに、半導体基板１２のピニング層４５上部の裏面側全面に形成されている。透明絶縁膜４６が埋め込まれたP型の半導体領域４１の掘り込み部分は、隣接する画素２からの入射光の漏れ込みを防止する画素間遮光部４７を構成する。

透明絶縁膜４６は、光を透過させるとともに絶縁性を有し、屈折率n1が半導体領域４１および４２の屈折率n2よりも小さい（n1＜n2）材料である。透明絶縁膜４６の材料としては、酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、酸化ハフニウム（ＨｆＯ₂）、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化ジルコニウム（ＺｒＯ₂）、酸化タンタル（Ｔａ₂Ｏ₅）、酸化チタン（ＴｉＯ₂）、酸化ランタン（Ｌａ₂Ｏ₃）、酸化プラセオジム（Ｐｒ₂Ｏ₃）、酸化セリウム（ＣｅＯ₂）、酸化ネオジム（Ｎｄ₂Ｏ₃）、酸化プロメチウム（Ｐｍ₂Ｏ₃）、酸化サマリウム（Ｓｍ₂Ｏ₃）、酸化ユウロピウム（Ｅｕ₂Ｏ₃）、酸化ガドリニウム（Ｇｄ₂Ｏ₃）、酸化テルビウム（Ｔｂ₂Ｏ₃）、酸化ジスプロシウム（Ｄｙ₂Ｏ₃）、酸化ホルミウム（Ｈｏ₂Ｏ₃）、酸化ツリウム（Ｔｍ₂Ｏ₃）、酸化イッテルビウム（Ｙｂ₂Ｏ₃）、酸化ルテチウム（Ｌｕ₂Ｏ₃）、酸化イットリウム（Ｙ₂Ｏ₃）、樹脂などを、単独または組み合わせて用いることができる。

なお、透明絶縁膜４６を形成する前に、ピニング層４５の上側に、反射防止膜を積層してもよい。反射防止膜の材料としては、窒化シリコン（ＳｉＮ）、酸化ハフニウム（ＨｆＯ₂）、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化ジルコニウム（ＺｒＯ₂）、酸化タンタル（Ｔａ₂Ｏ₅）、酸化チタン（ＴｉＯ₂）、酸化ランタン（Ｌａ₂Ｏ₃）、酸化プラセオジム（Ｐｒ₂Ｏ₃）、酸化セリウム（ＣｅＯ₂）、酸化ネオジム（Ｎｄ₂Ｏ₃）、酸化プロメチウム（Ｐｍ₂Ｏ₃）、酸化サマリウム（Ｓｍ₂Ｏ₃）、酸化ユウロピウム（Ｅｕ₂Ｏ₃）、酸化ガドリニウム（Ｇｄ₂Ｏ₃）、酸化テルビウム（Ｔｂ₂Ｏ₃）、酸化ジスプロシウム（Ｄｙ₂Ｏ₃）、酸化ホルミウム（Ｈｏ₂Ｏ₃）、酸化ツリウム（Ｔｍ₂Ｏ₃）、酸化イッテルビウム（Ｙｂ₂Ｏ₃）、酸化ルテチウム（Ｌｕ₂Ｏ₃）、酸化イットリウム（Ｙ₂Ｏ₃）などを用いることができる。

反射防止膜は、モスアイ構造の反射防止部４８の上面のみに成膜してもよいし、ピニング層４５と同様に、反射防止部４８の上面と、画素間遮光部４７の側面の両方に成膜してもよい。

透明絶縁膜４６上の画素境界の領域には、遮光膜４９が形成されている。遮光膜４９の材料としては、光を遮光する材料であればよく、例えば、タングステン（Ｗ）、アルミニウム（Ａｌ）又は銅（Ｃｕ）などを用いることができる。

遮光膜４９を含む透明絶縁膜４６の上側全面には、平坦化膜５０が形成されている。平坦化膜５０の材料としては、例えば、樹脂などの有機材料を用いることができる。

平坦化膜５０の上側には、Red（赤）、Green（緑）、またはBlue（青）のカラーフィルタ層５１が画素ごとに形成される。カラーフィルタ層５１は、例えば顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによって形成される。Red、Green、Blueの各色は、例えばベイヤ配列により配置されることとするが、その他の配列方法で配置されてもよい。図２の例では、右側の画素２には、Blue(B)のカラーフィルタ層５１が形成されており、左側の画素２には、Green(G)のカラーフィルタ層５１が形成されている。

カラーフィルタ層５１の上側には、オンチップレンズ５２が画素２ごとに形成されている。オンチップレンズ５２は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン－アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。オンチップレンズ５２では入射された光が集光され、集光された光はカラーフィルタ層５１を介してフォトダイオードPDに効率良く入射される。

固体撮像装置１の画素アレイ部３の各画素２は、以上のように構成されている。

＜第１の実施の形態に係る画素の製造方法＞
次に、図３及び図４を参照して、第１の実施の形態に係る画素２の製造方法について説明する。

初めに、図３Aに示されるように、半導体基板１２の裏面側のP型の半導体領域４１の上面にフォトレジスト８１が塗布され、リソグラフィ技術により、反射防止部４８のモスアイ構造の凹部となる部分が開口するようにフォトレジスト８１がパターン加工される。

そして、パターン加工されたフォトレジスト８１に基づいて、半導体基板１２に対してドライエッチング処理を施すことにより、図３Bに示されるように、反射防止部４８のモスアイ構造の凹部が形成され、その後、フォトレジスト８１が除去される。なお、反射防止部４８のモスアイ構造は、ドライエッチング処理ではなく、ウェットエッチング処理により形成することもできる。

次に、図３Cに示されるように、半導体基板１２の裏面側のP型の半導体領域４１の上面にフォトレジスト８２が塗布され、リソグラフィ技術により、画素間遮光部４７の掘り込み部分が開口するようにフォトレジスト８２がパターン加工される。

そして、パターン加工されたフォトレジスト８２に基づいて、半導体基板１２に対して異方性のドライエッチング処理を施すことにより、図３Dに示されるように、画素間遮光部４７のトレンチ構造が形成され、その後、フォトレジスト８２が除去される。これにより、トレンチ構造の画素間遮光部４７が形成される。

半導体基板１２の深い位置まで掘り込む必要がある画素間遮光部４７は、異方性エッチング処理で形成される。これにより、画素間遮光部４７をテーパのない掘り込み形状とすることができ、導波路機能が発生する。

次に、図４Aに示されるように、モスアイ構造の反射防止部４８とトレンチ構造の画素間遮光部４７が形成された半導体基板１２の表面全体に、例えばCVD（Chemical Vapor Deposition）法により、ピニング層４５が形成される。

次に、図４Bに示されるように、ピニング層４５の上面に、透明絶縁膜４６が、例えばCVD法などの埋め込み性の高い成膜方法または充填材料を用いて形成される。これにより、掘り込まれた画素間遮光部４７の内部にも、透明絶縁膜４６が充填される。

そして、図４Cに示されるように、画素間となる領域についてのみ、リソグラフィ技術により遮光膜４９が形成された後、図４Dに示されるように、平坦化膜５０、カラーフィルタ層５１、オンチップレンズ５２が、その順で形成される。

図２の構造を有する固体撮像装置１は、以上のようにして製造することができる。

＜第１の実施の形態に係る画素のその他の製造方法＞
上述した製造方法では、初めに、モスアイ構造の反射防止部４８を形成し、次に、トレンチ構造の画素間遮光部４７を形成した。しかしながら、反射防止部４８と画素間遮光部４７を形成する順序は逆でも良い。

そこで、図５を参照して、トレンチ構造の画素間遮光部４７を先に形成してから、モスアイ構造の反射防止部４８を形成する場合の製造方法について説明する。

まず、図５Aに示されるように、半導体基板１２の裏面側のP型の半導体領域４１の上面にフォトレジスト９１が塗布され、リソグラフィ技術により、画素間遮光部４７のトレンチ部分が開口するようにフォトレジスト９１がパターン加工される。

そして、パターン加工されたフォトレジスト９１に基づいて、半導体基板１２に対して異方性のドライエッチング処理を施すことにより、図５Bに示されるように、画素間遮光部４７のトレンチ部分が形成され、その後、フォトレジスト９１が除去される。これにより、トレンチ構造の画素間遮光部４７が形成される。

次に、図５Cに示されるように、P型の半導体領域４１の上面にフォトレジスト９２が塗布され、リソグラフィ技術により、反射防止部４８のモスアイ構造の凹部となる部分が開口するようにフォトレジスト９２がパターン加工される。

そして、パターン加工されたフォトレジスト９２に基づいて、半導体基板１２に対してドライエッチング処理を施すことにより、図５Dに示されるように、反射防止部４８のモスアイ構造の凹部が形成された後、フォトレジスト９２が除去される。これにより、モスアイ構造の反射防止部４８が形成される。なお、反射防止部４８のモスアイ構造は、ドライエッチング処理ではなく、ウェットエッチング処理により形成することもできる。

図５Dに示される状態は、図３Dに示される状態と同じである。したがって、それ以降の透明絶縁膜４６や平坦化膜５０等の製造方法については、上述した図４と同様であるので説明は省略する。

＜第１の実施の形態に係る画素構造の効果＞
図６は、図２に示した画素２の画素構造の効果を説明する図である。

図６Aは、モスアイ構造の反射防止部４８による効果を説明する図である。

反射防止部４８は、モスアイ構造を有することにより、入射光の反射が防止される。これにより、固体撮像装置１の感度を向上させることができる。

図６Bは、トレンチ構造の画素間遮光部４７による効果を説明する図である。

従来、画素間遮光部４７が設けられていない場合には、反射防止部４８により散乱した入射光が、光電変換領域（半導体領域４１及び４２）を突き抜ける場合があった。画素間遮光部４７は、モスアイ構造の反射防止部４８により散乱した入射光を反射させ、光電変換領域内に入射光を閉じ込める効果を有する。これにより、シリコン吸収させる光学距離が延長するので、感度を向上させることができる。

画素間遮光部４７の屈折率をn1＝1.5（ＳｉＯ₂相当）、光電変換領域が形成されている半導体領域４１の屈折率をn2＝4.0とすると、その屈折率差（n1＜n2）により導波路効果（光電変換領域：コア、画素間遮光部４７：クラッド）が発生するため、入射光は光電変換領域内に閉じ込められる。モスアイ構造は、光散乱により混色を悪化させるデメリットがあるが、画素間遮光部４７と組み合わせることにより混色の悪化を打ち消すことができ、さらに、光電変換領域を進む入射角度が大きくなることにより、光電変換効率を向上させるメリットを発生させる。

図７は、本開示の画素２の画素構造の効果を他の構造と比較して示した図である。

図７A乃至図７Dそれぞれは上下２段構成となっており、上側の図は、画素の断面構造図を示しており、下側の図は、上段の画素構造を有する画素にGreenの平行光を入射させた場合の半導体基板１２内の光強度を示す分布図である。なお、理解を容易にするため、図７A乃至図７Dにおいて、図２の画素２の構造と対応する部分については同一の符号を付している。

図７A上段は、一般的な固体撮像装置の画素構造を示しており、モスアイ構造の反射防止部４８もトレンチ構造による画素間遮光部４７も有さず、ピニング層４５Aが、P型の半導体領域４１上に平坦に形成されている画素構造を示している。

図７A下段に示される光強度を示す分布図では、光強度が強い領域ほど、濃い濃度で示されている。Green画素の受光感度を基準（1.0）とすると、Blue画素においても若干のGreen光が通過するため、図７AのBlue画素の受光感度は、0.06となり、２画素トータルの受光感度は、1.06となる。

図７B上段は、P型の半導体領域４１上にモスアイ構造の反射防止部４８のみが形成された画素構造を示している。

図７B下段に示される光強度の分布図をみると、モスアイ構造の反射防止部４８により散乱した入射光が、隣のBlue画素に漏れ込んでいる。そのため、Green画素の受光感度が0.90と低下しており、一方、隣りのBlue画素の受光感度が0.16と上昇している。２画素トータルの受光感度は、1.06である。

図７Cは、P型の半導体領域４１内にトレンチ構造の画素間遮光部４７のみが形成された画素構造を示している。

図７C下段に示される光強度の分布図をみると、図７Aの画素構造とほとんど変わらず、Green画素の受光感度は1.01、Blue画素の受光感度は0.06であり、２画素トータルの受光感度は、1.07である。

図７Dは、図２に示した本開示の画素構造を示している。

図７D下段に示される光強度の分布図をみると、モスアイ構造の反射防止部４８により上側への反射が防止されるとともに、モスアイ構造の反射防止部４８により散乱した入射光の隣のBlue画素への漏れ込みが、画素間遮光部４７により防止されている。これにより、Green画素の受光感度は1.11と上昇しており、Blue画素の受光感度は0.07と図７Cの画素構造と同レベルとなっている。２画素トータルの受光感度は、1.18である。

以上のように、図２に示した本開示の画素構造によれば、モスアイ構造の反射防止部４８により上側への反射を防止するとともに、画素間遮光部４７により、反射防止部４８により散乱した入射光の隣接画素への漏れ込みを防止することができる。したがって、混色悪化を抑制しつつ、感度を向上させることができる。

＜３．第２の実施の形態に係る画素構造＞
＜画素の断面構成例＞
図８は、第２の実施の形態に係る画素２の断面構成例を示す図である。

なお、図８において、図２に示した第１の実施の形態と対応する部分については同一の符号を付してあり、その説明は適宜省略する。

図８に示される第２の実施の形態では、画素２どうしの間に配置されたトレンチ構造の画素間遮光部４７の中心部分に、例えば、タングステン（Ｗ）などのメタル材料が充填されることによりメタル遮光部１０１が新たに設けられている点が、上述した第１の実施の形態と異なる。

また、第２の実施の形態では、ピニング層４５の表面に積層されている透明絶縁膜４６が、例えばスパッタリング法などを用いてコンフォーマルに成膜されている。

第２の実施の形態の固体撮像装置１では、メタル遮光部１０１をさらに設けたことにより、混色をさらに抑制することができる。

＜第２の実施の形態に係る画素の製造方法＞
図９を参照して、第２の実施の形態に係る画素２の製造方法について説明する。

図９Aに示される状態は、第１の実施の形態に係る画素の製造方法で説明した図４Aの状態と同一である。したがって、ピニング層４５を形成するまでの製造方法は、上述した第１の実施の形態と同様である。

そして、図９Bに示されるように、ピニング層４５の上面に、透明絶縁膜４６が、例えばスパッタリング法によりコンフォーマルに形成される。

次に、図９Cに示されるように、例えば、タングステン（Ｗ）などを用いてリソグラフィ技術により画素間となる領域についてのみパターン加工することにより、メタル遮光部１０１と遮光膜４９が同時に形成される。なお、メタル遮光部１０１と遮光膜４９は、異なるメタル材料を用いて別々に形成しても勿論よい。

その後、図９Dに示されるように、平坦化膜５０、カラーフィルタ層５１、オンチップレンズ５２が、その順で形成される。

＜画素構造の最適条件例＞
図１０を参照して、画素２の様々な個所の最適条件について説明する。

（反射防止部４８のモスアイ配置領域L1）
上述した実施の形態では、モスアイ構造の反射防止部４８が、フォトダイオードPDが形成される半導体領域４１および４２の受光面側の全領域に形成されていた。しかし、反射防止部４８のモスアイ配置領域L1（モスアイ配置幅L1）は、図１０に示されるように、画素領域L4（画素幅L4）に対して所定の割合の領域で画素中心部のみに形成することができる。そして、この反射防止部４８のモスアイ配置領域L1は、画素領域L4に対しておおよそ８割となる領域であることが望ましい。

オンチップレンズ５２による集光は、光電変換領域であるセンサ（フォトダイオードPD）の領域中心に絞られる。したがって、センサ中心に近いほど光強度は強く、センサ中心から離れるほどに光強度は弱くなる。センサ中心から離れた領域では、回折光ノイズ成分、すなわち、隣接画素への混色ノイズ成分が多い。そこで、画素間遮光部４７付近についてはモスアイ構造を形成しないことで、光散乱を抑制することができ、ノイズを抑制することができる。反射防止部４８のモスアイ配置領域L1は、画素サイズ、オンチップレンズ曲率、画素２の総厚などの上層構造の違いによっても変化はあるが、オンチップレンズ５２は、通常、センサ領域の中心８割の領域にスポット集光させるため、画素領域L4に対しておおよそ８割となる領域であることが望ましい。

また、モスアイ構造の凸部（紡錘形状）の大きさは、色毎に異なるように形成することができる。凸部の大きさとしては、高さ、配置面積（平面視において凸部が形成されている面積）、ピッチを定義することができる。

凸部の高さは、入射光の波長が短いほど低くする。すなわち、Redの画素２の凸部の高さをｈ_R、Greenの画素２の凸部の高さをｈ_G、Blueの画素２の凸部の高さをｈ_Bとすると、ｈ_R＞ｈ_G＞ｈ_Bの大小関係が成立するように形成することができる。

また、凸部の配置面積は、入射光の波長が短いほど小さくする。すなわち、Redの画素２の凸部の配置面積をｘ_R、Greenの画素２の凸部の配置面積をｘ_G、Blueの画素２の凸部の配置面積をｘ_Bとすると、ｘ_R＞ｘ_G＞ｘ_Bの大小関係が成立するように形成することができる。配置面積の一方向の幅は、図１０のモスアイ配置幅L1に相当する。

凸部のピッチは、入射光の波長が短いほど低くする。すなわち、Redの画素２の凸部のピッチをｐ_R、Greenの画素２のピッチの高さをｐ_G、Blueの画素２の凸部のピッチをｐ_Bとすると、ｐ_R＞ｐ_G＞ｐ_Bの大小関係が成立するように形成することができる。

（画素間遮光部４７の溝幅L2）
隣接画素に対して入射光の漏れ込みを防止し、全反射させるために必要な画素間遮光部４７の溝幅L2について検討する。

画素間遮光部４７の溝幅L2は、入射光の波長λ＝600nm、半導体領域４１の屈折率n2を4.0、画素間遮光部４７の屈折率n1を1.5（ＳｉＯ₂相当）、半導体領域４１から画素間遮光部４７への入射角θ＝60°とすると、40nm以上であれば良い。ただし、光学特性を満たすマージンと、プロセス埋め込み性の観点から、画素間遮光部４７の溝幅L2は、200nm以上とすることが望ましい。

（画素間遮光部４７の掘り込み量L3）
画素間遮光部４７の掘り込み量L3について検討する。

画素間遮光部４７の掘り込み量L3は大きいほど、混色を抑制する効果が高くなる。しかし、ある程度の掘り込み量を超えると、混色抑制度は飽和してくる。また、焦点位置と散乱強度には入射光波長依存がある。具体的には、波長が短いと、焦点位置が高く、散乱強度が強いので、浅い領域の混色が大きいため、掘り込み量は小さくてもよい。一方、波長が長いと、焦点位置が低く、散乱強度が弱いので、深い領域の混色が大きいため、掘り込み量は大きくしたい。以上より、画素間遮光部４７の掘り込み量L3は、入射光波長以上とすることが望ましい。例えば、Blueの画素２の掘り込み量L3は450nm以上、Greenの画素２の掘り込み量L3は550nm以上、Redの画素２の掘り込み量L3は650nm以上とすることが望ましい。

上述した説明では、画素間遮光部４７は、導波路機能を最大限発揮し、かつ、センサ面積を減らさないために、異方性のドライエッチング処理を用いて、テーパのない掘り込み形状とすることとした。

しかし、画素間遮光部４７とN型の半導体領域４２が十分離れており、画素間遮光部４７をテーパ形状で形成しても、フォトダイオードPDの面積に影響がない場合には、画素間遮光部４７の形状をテーパ形状としてもよい。例えば、画素間遮光部４７の屈折率n1＝1.5（ＳｉＯ₂相当）、P型の半導体領域４１の屈折率n2＝4.0とすると、界面反射率は極めて高いため、画素間遮光部４７の形状を、０乃至３０°の範囲内で順テーパまたは逆テーパ形状とすることができる。

＜４．画素構造の変形例＞
図１１乃至図２６を参照して、画素構造の複数のバリエーションについて説明する。図１１乃至図２６では、図２および図８に示したような断面構成例よりも簡略化して図示された画素構造を用いて説明を行い、それぞれの対応する構成要素であっても異なる符号が付されているものがある。

図１１は、画素構造の第１のバリエーションを示す図である。

まず、図１１を参照して、以下で説明する画素構造の各バリエーションで共通する基本的な構成について説明する。

図１１に示すように、固体撮像装置１は、フォトダイオードPDを構成するN型の半導体領域４２が画素２ごとに形成された半導体基板１２に、反射防止膜１１１、透明絶縁膜４６、カラーフィルタ層５１、およびオンチップレンズ５２が積層されて構成される。

反射防止膜１１１は、例えば、固定電荷膜および酸化膜が積層された積層構造とされ、例えば、ALD（Atomic Layer. Deposition）法による高誘電率（High-k）の絶縁薄膜を用いることができる。具体的には、酸化ハフニウム（ＨｆＯ₂）や、酸化アルミニウム（Ａｌ₂Ｏ₃）、酸化チタン（ＴｉＯ₂）、ＳＴＯ（Strontium Titan Oxide）などを用いることができる。図１１の例では、反射防止膜１１１は、酸化ハフニウム膜１１２、酸化アルミニウム膜１１３、および酸化シリコン膜１１４が積層されて構成されている。

さらに、反射防止膜１１１に積層するように画素２の間に遮光膜４９が形成される。遮光膜４９は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、または窒化タングステン（ＷＮ）などの単層の金属膜が用いられる。または、遮光膜４９として、これらの金属の積層膜（例えば、チタンとタングステンの積層膜や、窒化チタンとタングステンの積層膜など）を用いてもよい。

このように構成される固体撮像装置１において、画素構造の第１のバリエーションでは、半導体基板１２の受光面側界面における画素２どうしの間において反射防止部４８を形成しない所定幅の領域を設けることによって平坦部分５３が設けられる。上述したように、反射防止部４８は、モスアイ構造（微細な凹凸構造）を形成することによって設けられ、そのモスアイ構造を、画素２どうしの間の領域に形成せずに平坦な面を残すことによって、平坦部分５３が設けられる。このように、平坦部分５３を設ける画素構造とすることで、隣接する他の画素２の近傍となる所定幅の領域（画素分離領域）における回折光の発生を抑制し、混色の発生を防止することができる。

つまり、半導体基板１２にモスアイ構造を形成した場合には、垂直入射光の回折が発生し、例えば、モスアイ構造のピッチが大きくなるのに従って回折光の成分が大きくなり、隣接する他の画素２に入射する光の割合が増加することが知られている。

これに対し、固体撮像装置１では、隣接する他の画素２に回折光が漏れ易い、画素２どうしの間の所定幅の領域に平坦部分５３を設けることで、平坦部分５３では垂直入射光の回折が発生しないことより、混色の発生を防止することができる。

図１２は、画素構造の第２のバリエーションを示す図である。

図１２において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第２のバリエーションでは、半導体基板１２において画素２どうしの間を分離する画素分離部５４が形成される。

画素分離部５４は、フォトダイオードPDを構成するN型の半導体領域４２の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜１１３を成膜し、さらに酸化シリコン膜１１４を成膜する際に絶縁物５５をトレンチに埋め込むことによって形成される。

このような画素分離部５４を構成することにより、隣接する画素２どうしは、トレンチに埋め込まれた絶縁物５５によって電気的に分離される。これにより、半導体基板１２の内部において発生した電荷が、隣接する画素２に漏れることを防止することができる。

そして、画素構造の第２のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。

図１３は、画素構造の第３のバリエーションを示す図である。

図１３において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第３のバリエーションでは、半導体基板１２において画素２どうしの間を分離する画素分離部５４Ａが形成される。

画素分離部５４Ａは、フォトダイオードPDを構成するN型の半導体領域４２の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜１１３を成膜して、酸化シリコン膜１１４を成膜する際に絶縁物５５をトレンチに埋め込み、さらに絶縁物５５の内側に遮光膜４９を成膜する際に遮光物５６を埋め込むことによって形成される。遮光物５６は、遮光性を備えた金属により、遮光膜４９と一体になるように形成される。

このような画素分離部５４Ａを構成することにより、隣接する画素２どうしは、トレンチに埋め込まれた絶縁物５５によって電気的に分離されるとともに、遮光物５６によって光学的に分離される。これにより、半導体基板１２の内部において発生した電荷が、隣接する画素２に漏れることを防止することができるとともに、斜め方向からの光が、隣接する画素２に漏れることを防止することができる。

そして、画素構造の第３のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。

図１４は、画素構造の第４のバリエーションを示す図である。

図１４において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第４のバリエーションでは、半導体基板１２において画素２どうしの間を分離する画素分離部５４Ｂが形成される。

画素分離部５４Ｂは、フォトダイオードPDを構成するN型の半導体領域４２の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜１１３を成膜して、酸化シリコン膜１１４を成膜する際に絶縁物５５をトレンチに埋め込み、さらに遮光物５６をトレンチに埋め込むことによって形成される。なお、画素分離部５４Ｂでは、遮光膜４９が平坦部分５３に設けられない構成となっている。

このような画素分離部５４Ｂを構成することにより、隣接する画素２どうしは、トレンチに埋め込まれた絶縁物５５によって電気的に分離されるとともに、遮光物５６によって光学的に分離される。これにより、半導体基板１２の内部において発生した電荷が、隣接する画素２に漏れることを防止することができるとともに、斜め方向からの光が、隣接する画素２に漏れることを防止することができる。

そして、画素構造の第４のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。

図１５は、画素構造の第５のバリエーションを示す図である。

図１５において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第５のバリエーションでは、反射防止部４８Ａの形状が、画素２の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されている。

即ち、図１５に示すように、反射防止部４８Ａは、例えば、図１１に示した反射防止部４８と比較して、画素２の周囲部分において、つまり、隣接する他の画素２と近傍となる部分において、モスアイ構造を構成する凹凸の深さが浅く形成されている。

このように、画素２の周囲部分における凹凸構造の深さを浅く形成することによって、その周辺部分での回折光の発生を抑制することができる。そして、画素構造の第５のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。

図１６は、画素構造の第６のバリエーションを示す図である。

図１６において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第６のバリエーションでは、反射防止部４８Ａの形状が、画素２の周辺部分において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部５４が形成されている。

このような反射防止部４８Ａを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４により、隣接する画素２どうしを電気的に分離することができる。そして、画素構造の第６のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。

図１７は、画素構造の第７のバリエーションを示す図である。

図１７において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第７のバリエーションでは、反射防止部４８Ａの形状が、画素２の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部５４Ａが形成されている。

このような反射防止部４８Ａを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４Ａにより、隣接する画素２どうしを電気的および光学的に分離することができる。そして、画素構造の第７のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。

図１８は、画素構造の第８のバリエーションを示す図である。

図１８において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第８のバリエーションでは、反射防止部４８Ａの形状が、画素２の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部５４Ｂが形成されている。

このような反射防止部４８Ａを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４Ｂにより、隣接する画素２どうしを電気的および光学的に分離することができる。そして、画素構造の第８のバリエーションにおいても、平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。

図１９は、画素構造の第９のバリエーションを示す図である。

図１９において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第９のバリエーションでは、反射防止部４８Ｂが、例えば、図１１の反射防止部４８よりも狭い領域に形成されている。

即ち、図１９に示すように、反射防止部４８Ｂは、例えば、図１１に示した反射防止部４８と比較して、画素２の周囲部分において、つまり、隣接する他の画素２と近傍となる部分において、モスアイ構造を形成する領域が削減されている。これにより、平坦部分５３Ａが、図１１の平坦部分５３よりも広く形成される。

このように、画素２の周囲部分においてモスアイ構造を形成せずに平坦部分５３Ａを広く設けることで、その周辺部分での回折光の発生を抑制することができる。これにより、画素構造の第９のバリエーションにおいても、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。

図２０は、画素構造の第１０のバリエーションを示す図である。

図２０において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第１０のバリエーションでは、反射防止部４８Ｂが形成される領域が狭くなっているとともに、画素分離部５４が形成されている。

このような反射防止部４８Ｂを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４により、隣接する画素２どうしを電気的に分離することができる。そして、画素構造の第１０のバリエーションにおいても、平坦部分５３Ａを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。

図２１は、画素構造の第１１のバリエーションを示す図である。

図２１において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第１１のバリエーションでは、反射防止部４８Ｂが形成される領域が狭くなっているとともに、画素分離部５４Ａが形成されている。

このような反射防止部４８Ｂを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４Ａにより、隣接する画素２どうしを電気的および光学的に分離することができる。そして、画素構造の第２１のバリエーションにおいても、平坦部分５３Ａを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。

図２２は、画素構造の第１２のバリエーションを示す図である。

図２２において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第１２のバリエーションでは、反射防止部４８Ｂが形成される領域が狭くなっているとともに、画素分離部５４Ｂが形成されている。

このような反射防止部４８Ｂを形成することにより、画素２の周囲部分での回折光の発生を抑制することができるとともに、画素分離部５４Ｂにより、隣接する画素２どうしを電気的および光学的に分離することができる。そして、画素構造の第２１のバリエーションにおいても、平坦部分５３Ａを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。

図２３は、画素構造の第１３のバリエーションを示す図である。

図２３において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第１３のバリエーションでは、像面位相差ＡＦ（Auto Focus：オートフォーカス）に利用される位相差用画素２Ａが設けられており、位相差用画素２Ａには、反射防止部４８が設けられない構成とされている。位相差用画素２Ａは、像面における位相差を利用したオートフォーカスの制御に利用される信号を出力し、反射防止部４８が設けられないことにより、受光面側界面は平坦面に形成される。

図２３に示すように、像面位相差ＡＦに利用される位相差用画素２Ａでは、開口の略半分を遮光するように遮光膜４９Ａが形成されている。例えば、右側半分が遮光された位相差用画素２Ａと左側半分が遮光された位相差用画素２Ａとのペアで位相差の測定に用いられ、位相差用画素２Ａから出力される信号は、画像の構築には利用されない。

そして、このような像面位相差ＡＦに利用される位相差用画素２Ａを有する画素構造の第１３のバリエーションにおいても、位相差用画素２Ａ以外の画素２どうしの間に平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。

図２４は、画素構造の第１４のバリエーションを示す図である。

図２４において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第１４のバリエーションでは、像面位相差ＡＦに利用される位相差用画素２Ａには反射防止部４８が設けられない構成とされているとともに、画素分離部５４が形成されている。

そして、画素構造の第１４のバリエーションにおいても、画素分離部５４により、隣接する画素２どうしを電気的に分離することができるとともに、位相差用画素２Ａ以外の画素２どうしの間に平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。

図２５は、画素構造の第１５のバリエーションを示す図である。

図２５において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第１５のバリエーションでは、像面位相差ＡＦに利用される位相差用画素２Ａには反射防止部４８が設けられない構成とされているとともに、画素分離部５４Ａが形成されている。

そして、画素構造の第１５のバリエーションにおいても、画素分離部５４Ａにより、隣接する画素２どうしを電気的および光学的に分離することができるとともに、位相差用画素２Ａ以外の画素２どうしの間に平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。

図２６は、画素構造の第１６のバリエーションを示す図である。

図２６において、固体撮像装置１の基本的な構成は、図１１に示した構成と共通する。
そして、画素構造の第１６のバリエーションでは、像面位相差ＡＦに利用される位相差用画素２Ａには反射防止部４８が設けられない構成とされているとともに、画素分離部５４Ｂが形成されている。

そして、画素構造の第１６のバリエーションにおいても、画素分離部５４Ｂにより、隣接する画素２どうしを電気的および光学的に分離することができるとともに、位相差用画素２Ａ以外の画素２どうしの間に平坦部分５３を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。

＜５．電子機器への適用例＞
本開示の技術は、固体撮像装置への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。

図２７は、本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。

図２７の撮像装置２００は、レンズ群などからなる光学部２０１、図１の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）２０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路２０３を備える。また、撮像装置２００は、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７、および電源部２０８も備える。DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６、操作部２０７および電源部２０８は、バスライン２０９を介して相互に接続されている。

光学部２０１は、被写体からの入射光（像光）を取り込んで固体撮像装置２０２の撮像面上に結像する。固体撮像装置２０２は、光学部２０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置２０２として、図１の固体撮像装置１、即ち、混色悪化を抑制しつつ、感度を向上させた固体撮像装置を用いることができる。

表示部２０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置２０２で撮像された動画または静止画を表示する。記録部２０６は、固体撮像装置２０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。

操作部２０７は、ユーザによる操作の下に、撮像装置２００が持つ様々な機能について操作指令を発する。電源部２０８は、DSP回路２０３、フレームメモリ２０４、表示部２０５、記録部２０６および操作部２０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。

上述したように、固体撮像装置２０２として、上述した固体撮像装置１を用いることで、混色悪化を抑制しつつ、感度を向上させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置２００においても、撮像画像の高画質化を図ることができる。

本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。

上述した例では、第１導電型をP型、第２導電型をN型として、電子を信号電荷とした固体撮像装置について説明したが、本開示は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第１導電型をN型とし、第２導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。

また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。

なお、本開示は以下のような構成も取ることができる。
（１）
基板と、
前記基板に設けられた第１光電変換領域と、
前記第１光電変換領域の隣であって前記基板に設けられた第２光電変換領域と、
前記第１光電変換領域と前記第２光電変換領域との間に設けられたトレンチと、
前記第１光電変換領域の上方で、前記基板の受光面側に設けられた第１モスアイ構造と、
前記第２光電変換領域の上方で、前記基板の受光面側に設けられた第２モスアイ構造と、
前記トレンチ内の少なくとも一部に設けられ、前記第１モスアイ構造と前記第２モスアイ構造の上方に設けられた絶縁膜と、
前記絶縁膜の上方、且つ前記トレンチの上方に設けられた遮光膜と
を有する固体撮像装置。
（２）
前記絶縁膜は、前記基板と前記遮光膜との間に設けられる
前記（１）に記載の固体撮像装置。
（３）
前記遮光膜は金属を含む
前記（１）または（２）に記載の固体撮像装置。
（４）
前記遮光膜はアルミニウムである
前記（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
断面視で、前記トレンチの側面はテーパ形状をなす
前記（１）乃至（４）のいずれかに記載の固体撮像装置。
（６）
前記テーパ形状は０乃至３０°の順テーパである
前記（５）に記載の固体撮像装置。
（７）
前記第１光電変換領域および前記第１モスアイ構造を有する第１画素と、
前記第２光電変換領域および前記第２モスアイ構造を有する第２画素と
をさらに有する前記（１）乃至（６）のいずれかに記載の固体撮像装置。
（８）
前記トレンチ内の少なくとも一部に、前記第１画素と前記第２画素とを光学的に分離する物質が埋め込まれている
前記（７）に記載の固体撮像装置。
（９）
前記物質は、遮光性を備えた遮光物である
前記（８）に記載の固体撮像装置。
（１０）
前記トレンチ内の少なくとも一部に、金属が埋め込まれている
前記（１）乃至（９）のいずれかに記載の固体撮像装置。
（１１）
前記第１モスアイ構造または前記第２モスアイ構造は光を散乱させ、
前記トレンチは前記光を反射させる
前記（１）乃至（１０）のいずれかに記載の固体撮像装置。
（１２）
前記第１画素は前記第１モスアイ構造の上方に第１カラーフィルタを有し、
前記第２画素は前記第２モスアイ構造の上方に第２カラーフィルタを有する
前記（７）乃至（１１）のいずれかに記載の固体撮像装置。
（１３）
前記第１モスアイ構造は２個以上の凹部を有し、
前記第２モスアイ構造は２個以上の凹部を有する
前記（７）乃至（１２）のいずれかに記載の固体撮像装置。
（１４）
断面視で、前記モスアイ構造の幅は、前記カラーフィルタの幅の略８割である
前記（１１）乃至（１３）のいずれかに記載の固体撮像装置。
（１５）
前記第１カラーフィルタは第１の色に対応し、
前記第２カラーフィルタは第２の色に対応し、
前記第１カラーフィルタの下方にある前記第１モスアイ構造の前記凹部のピッチと、前記第２カラーフィルタの下方にある前記第２モスアイ構造の前記凹部のピッチとが同一である
前記（１３）に記載の固体撮像装置。
（１６）
前記第１カラーフィルタは第１の色に対応し、
前記第２カラーフィルタは第２の色に対応し、
前記第１カラーフィルタの下方にある前記第１モスアイ構造の前記凹部の個数と、前記第２カラーフィルタの下方にある前記第２モスアイ構造の前記凹部の個数とが同一である前記（１３）に記載の固体撮像装置。
（１７）
前記第１カラーフィルタは第１の色に対応し、
前記第２カラーフィルタは第２の色に対応し、
前記第１カラーフィルタの下方にある前記第１モスアイ構造の前記凹部の深さと、前記第２カラーフィルタの下方にある前記第２モスアイ構造の前記凹部の深さとが同一である前記（１３）に記載の固体撮像装置。
（１８）
断面視において、前記トレンチの溝幅よりも前記トレンチの掘り込み量の方が大きい
前記（１）乃至（１７）のいずれかに記載の固体撮像装置。
（１９）
断面視において、前記モスアイ構造を形成する側面と、前記トレンチを形成する側面とのなす角度が異なる
前記（１）乃至（１８）のいずれかに記載の固体撮像装置。
（２０）
基板に設けられた第１光電変換領域及び第２光電変換領域の上方の前記基板表面にモスアイ構造を形成した後に、
前記第１光電変換領域と前記第２光電変換領域との間の前記基板にトレンチを形成し、前記トレンチ内の少なくとも一部に設けられるように、前記モスアイ構造の上方に絶縁膜を形成し、
前記絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する
固体撮像装置の製造方法。
（２１）
基板に設けられた第１光電変換領域と第２光電変換領域との間の前記基板にトレンチを形成した後に、
前記第１光電変換領域及び前記第２光電変換領域の上方の前記基板表面にモスアイ構造を形成し、
前記トレンチ内の少なくとも一部に設けられるように、前記モスアイ構造の上方に絶縁膜を形成し、
前記絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する
固体撮像装置の製造方法。
（２２）
前記モスアイ構造はウェットエッチングにより形成し、
前記トレンチはドライエッチングにより形成する
前記（２０）に記載の固体撮像装置の製造方法。
（２３）
前記モスアイ構造はウェットエッチングにより形成し、
前記トレンチはドライエッチングにより形成する
前記（２１）に記載の固体撮像装置の製造方法。

１固体撮像装置，２画素，３画素アレイ部，１２半導体基板，４１，４２半導体領域，４５ピニング層，４６透明絶縁膜，４７画素間遮光部，４８反射防止部，４９遮光膜，５０平坦化膜，５１カラーフィルタ層，５２オンチップレンズ，１０１メタル遮光部，２００撮像装置，２０２固体撮像装置

Claims

基板と、
断面視で前記基板内の第１画素分離領域と第２画素分離領域との間に設けられた第１の光電変換領域と、
前記断面視で前記第１の光電変換領域上に設けられた前記基板の光入射面が有する第１のモスアイ構造と
を有し、
前記断面視で前記第１のモスアイ構造は、前記第１画素分離領域と隣接する第１の凹部と、前記第２画素分離領域と隣接する第２の凹部と、前記第１の凹部と前記第２の凹部との間に設けられた第３の凹部とを有し、
前記断面視で前記第１の凹部および前記第２の凹部の深さは前記第３の凹部の深さよりも浅い、
光検出装置。
前記第１の凹部、前記第２の凹部、および前記第３の凹部は、それぞれ独立した凹凸構造である
請求項１に記載の光検出装置。
前記第１のモスアイ構造は、前記断面視において、前記第１画素分離領域と前記第２画素分離領域との間に形成された、
請求項１または２に記載の光検出装置。
前記第１の凹部の深さは前記第２の凹部の深さと略同じである、
請求項１乃至３の何れかに記載の光検出装置。
前記基板の光入射面はさらに平坦部分を有し、
前記断面視において、前記平坦部分は前記第１画素分離領域と前記第１の凹部との間に形成された、
請求項１乃至４の何れかに記載の光検出装置。
前記第１画素分離領域および前記第２画素分離領域は、前記基板に形成されたトレンチを有する、
請求項１に記載の光検出装置。
前記第１画素分離領域および前記第２画素分離領域は、前記基板の上方に形成された遮光膜を有する、
請求項１または６に記載の光検出装置。
前記第１画素分離領域および前記第２画素分離領域は、前記第１画素分離領域および前記第２画素分離領域の内部に形成された遮光金属をさらに含む、
請求項７に記載の光検出装置。
前記遮光金属と前記遮光膜とは一体形成された、
請求項８に記載の光検出装置。
さらに２次元アレイ状に配列された複数のオンチップレンズを有し、
前記複数のオンチップレンズのそれぞれは光電変換領域に応じて形成された、
請求項１に記載の光検出装置。
前記第１の光電変換領域は第１及び第２のフォトダイオードを有し、
前記第１及び第２のフォトダイオードにより、浮遊拡散領域が共有された
請求項１に記載の光検出装置。
前記第１画素分離領域と前記第１の凹部との間に平坦部が設けられた
請求項１に記載の光検出装置。
前記基板の光入射面とは反対の面に配線層を有する
請求項１に記載の光検出装置。
前記第１画素分離領域および前記第２画素分離領域の深さは前記第３の凹部の深さよりも深い
請求項１に記載の光検出装置。
基板と、
断面視で前記基板内の第１画素分離領域と第２画素分離領域との間に設けられた第１の光電変換領域と、
前記断面視で前記第１の光電変換領域上に設けられた前記基板の光入射面が有する第１のモスアイ構造と
を有し、
前記断面視で前記第１のモスアイ構造は、前記第１画素分離領域と隣接する第１の凹部と、前記第２画素分離領域と隣接する第２の凹部と、前記第１の凹部と前記第２の凹部との間に設けられた第３の凹部とを有し、
前記断面視で前記第１の凹部および前記第２の凹部の深さは前記第３の凹部の深さよりも浅い、
光検出装置を備える電子機器。