JP2020061576A - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
JP2020061576A
JP2020061576A JP2019237873A JP2019237873A JP2020061576A JP 2020061576 A JP2020061576 A JP 2020061576A JP 2019237873 A JP2019237873 A JP 2019237873A JP 2019237873 A JP2019237873 A JP 2019237873A JP 2020061576 A JP2020061576 A JP 2020061576A
Authority
JP
Japan
Prior art keywords
pixel
trench
solid
state imaging
flat portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019237873A
Other languages
English (en)
Other versions
JP7040510B2 (ja
Inventor
佳明 桝田
Yoshiaki Masuda
佳明 桝田
勇樹 宮波
Yuuki Miyanami
勇樹 宮波
阿部 秀司
Hideji Abe
秀司 阿部
智之 平野
Tomoyuki Hirano
智之 平野
芳樹 蛯子
Yoshiki Ebiko
芳樹 蛯子
山口 征也
Seiya Yamaguchi
征也 山口
渡辺 一史
Kazufumi Watanabe
一史 渡辺
知治 荻田
Tomoharu Ogita
知治 荻田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JP2020061576A publication Critical patent/JP2020061576A/ja
Priority to JP2022035223A priority Critical patent/JP7290185B2/ja
Application granted granted Critical
Publication of JP7040510B2 publication Critical patent/JP7040510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】混色悪化を抑制しつつ、感度を向上させることができるようにする。【解決手段】固体撮像装置は、入射光を受光する第1面、および、第1面に対して反対側を向く第2面を有する半導体基板と、半導体基板の第1面に設けられた第1トレンチおよび第2トレンチと、半導体基板の第1面における第1トレンチと第2トレンチとの間に設けられ、第1トレンチおよび第2トレンチの深さよりも浅い第1凹部および第2凹部とを備える。そして、半導体基板の第1平坦部が、第1トレンチと第1凹部との間に設けられ、半導体基板の第2平坦部が、第2トレンチと第2凹部との間に設けられ、半導体基板の第3平坦部が、第1凹部と第2凹部との間に設けられるとともに、断面視において、第1平坦部および第2平坦部と平行である。本開示の技術は、例えば、裏面照射型の固体撮像装置等に適用できる。【選択図】図2

Description

本開示は、固体撮像装置およびその製造方法に関し、特に、混色悪化を抑制しつつ、感度を向上させることができるようにする固体撮像装置およびその製造方法に関する。
固体撮像装置において、入射光の反射を防止するための構造として、フォトダイオードが形成されるシリコン層の受光面側の界面に微小な凹凸構造を設ける、いわゆるモスアイ構造が提案されている(例えば、特許文献1,2参照)。
特開2010−272612号公報 特開2013−33864号公報
しかしながら、モスアイ構造は、入射光の反射を防止して感度を向上させることができるが散乱も大きくなり、隣の画素へ光が漏れ込む量も多くなるため、混色が悪化する。
本開示は、このような状況に鑑みてなされたものであり、混色悪化を抑制しつつ、感度を向上させることができるようにするものである。
本開示の第1の側面の固体撮像装置は、入射光を受光する第1面、および、前記第1面に対して反対側を向く第2面を有する半導体基板と、前記半導体基板の前記第1面に設けられた第1トレンチおよび第2トレンチと、前記半導体基板の前記第1面における前記第1トレンチと前記第2トレンチとの間に設けられ、前記第1トレンチおよび前記第2トレンチの深さよりも浅い第1凹部および第2凹部とを備え、前記半導体基板の第1平坦部が、前記第1トレンチと前記第1凹部との間に設けられ、前記半導体基板の第2平坦部が、前記第2トレンチと前記第2凹部との間に設けられ、前記半導体基板の第3平坦部が、前記第1凹部と前記第2凹部との間に設けられるとともに、断面視において、前記第1平坦部および前記第2平坦部と平行である。
本開示の第1の側面においては、半導体基板は、入射光を受光する第1面、および、第1面に対して反対側を向く第2面を有し、第1トレンチおよび第2トレンチは、半導体基板の第1面に設けられ、第1凹部および第2凹部は、第1トレンチおよび第2トレンチの深さよりも浅く、半導体基板の第1面における第1トレンチと第2トレンチとの間に設けられる。そして、半導体基板の第1平坦部が、第1トレンチと第1凹部との間に設けられ、半導体基板の第2平坦部が、第2トレンチと第2凹部との間に設けられ、半導体基板の第3平坦部が、第1凹部と第2凹部との間に設けられるとともに、断面視において、第1平坦部および第2平坦部と平行とされる。
本開示の第2の側面の固体撮像装置の製造方法は、入射光を受光する第1面、および、前記第1面に対して反対側を向く第2面を有する半導体基板を形成することと、前記半導体基板の前記第1面に設けられた第1トレンチおよび第2トレンチを形成することと、前記半導体基板の前記第1面における前記第1トレンチと前記第2トレンチとの間に設けられ、前記第1トレンチおよび前記第2トレンチの深さよりも浅い第1凹部および第2凹部を形成することとを含み、前記第1凹部および前記第2凹部は、前記半導体基板の第1平坦部、第2平坦部、および第3平坦部の間に形成され、前記第3平坦部は、前記第1平坦部および前記第2平坦部と平行であり、前記第1平坦部は、前記第3平坦部と前記第1トレンチとの間にある。
本開示の第2の側面においては、入射光を受光する第1面、および、第1面に対して反対側を向く第2面を有する半導体基板が形成され、半導体基板の第1面に設けられた第1トレンチおよび第2トレンチが形成され、半導体基板の第1面における第1トレンチと第2トレンチとの間に設けられ、第1トレンチおよび第2トレンチの深さよりも浅い第1凹部および第2凹部が形成される。そして、第1凹部および第2凹部は、半導体基板の第1平坦部、第2平坦部、および第3平坦部の間に形成され、第3平坦部は、第1平坦部および第2平坦部と平行であり、第1平坦部は、第3平坦部と第1トレンチとの間にある。
固体撮像装置は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本開示の第1および第2の側面によれば、混色悪化を抑制しつつ、感度を向上させることができる。
本開示に係る固体撮像装置の概略構成を示す図である。 第1の実施の形態に係る画素の断面構成例を示す図である。 画素の製造方法について説明する図である。 画素の製造方法について説明する図である。 画素のその他の製造方法について説明する図である。 本開示の画素構造の効果を説明する図である。 本開示の画素構造の効果を説明する図である。 第2の実施の形態に係る画素の断面構成例を示す図である。 第2の実施の形態に係る画素の製造方法について説明する図である。 画素の様々な個所の最適条件について説明する図である。 画素構造の第1のバリエーションを示す図である。 画素構造の第2のバリエーションを示す図である。 画素構造の第3のバリエーションを示す図である。 画素構造の第4のバリエーションを示す図である。 画素構造の第5のバリエーションを示す図である。 画素構造の第6のバリエーションを示す図である。 画素構造の第7のバリエーションを示す図である。 画素構造の第8のバリエーションを示す図である。 画素構造の第9のバリエーションを示す図である。 画素構造の第10のバリエーションを示す図である。 画素構造の第11のバリエーションを示す図である。 画素構造の第12のバリエーションを示す図である。 画素構造の第13のバリエーションを示す図である。 画素構造の第14のバリエーションを示す図である。 画素構造の第15のバリエーションを示す図である。 画素構造の第16のバリエーションを示す図である。 本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
以下、本開示を実施するための形態(以下、実施の形態という)について説明する。なお、説明は以下の順序で行う。
1.固体撮像装置の概略構成例
2.第1の実施の形態に係る画素構造(反射防止部と画素間遮光部を有する画素構造)
3.第2の実施の形態に係る画素構造(画素間遮光部にメタルを充填した画素構造)
4.画素構造の変形例
5.電子機器への適用例
<1.固体撮像装置の概略構成例>
図1は、本開示に係る固体撮像装置の概略構成を示している。
図1の固体撮像装置1は、半導体として例えばシリコン(Si)を用いた半導体基板12に、画素2が2次元アレイ状に配列された画素アレイ部3と、その周辺の周辺回路部とを有して構成される。周辺回路部には、垂直駆動回路4、カラム信号処理回路5、水平駆動回路6、出力回路7、制御回路8などが含まれる。
画素2は、光電変換素子としてのフォトダイオードと、複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ、及び、増幅トランジスタの4つのMOSトランジスタで構成される。
また、画素2は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有される1つのフローティングディフージョン(浮遊拡散領域)と、共有される1つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の1つずつの画素トランジスタを共有して構成される。
制御回路8は、入力クロックと、動作モードなどを指令するデータを受け取り、また固体撮像装置1の内部情報などのデータを出力する。すなわち、制御回路8は、垂直同期信号、水平同期信号及びマスタクロックに基づいて、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6などの動作の基準となるクロック信号や制御信号を生成する。そして、制御回路8は、生成したクロック信号や制御信号を、垂直駆動回路4、カラム信号処理回路5及び水平駆動回路6等に出力する。
垂直駆動回路4は、例えばシフトレジスタによって構成され、画素駆動配線10を選択し、選択された画素駆動配線10に画素2を駆動するためのパルスを供給し、行単位で画素2を駆動する。すなわち、垂直駆動回路4は、画素アレイ部3の各画素2を行単位で順次垂直方向に選択走査し、各画素2の光電変換部において受光量に応じて生成された信号電荷に基づく画素信号を、垂直信号線9を通してカラム信号処理回路5に供給する。
カラム信号処理回路5は、画素2の列ごとに配置されており、1行分の画素2から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路5は、画素固有の固定パターンノイズを除去するためのCDS(Correlated Double Sampling:相関2重サンプリング)およびAD変換等の信号処理を行う。
水平駆動回路6は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路5の各々を順番に選択し、カラム信号処理回路5の各々から画素信号を水平信号線11に出力させる。
出力回路7は、カラム信号処理回路5の各々から水平信号線11を通して順次に供給される信号に対し、信号処理を行って出力する。出力回路7は、例えば、バファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。入出力端子13は、外部と信号のやりとりをする。
以上のように構成される固体撮像装置1は、CDS処理とAD変換処理を行うカラム信号処理回路5が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
また、固体撮像装置1は、画素トランジスタが形成される半導体基板12の表面側と反対側の裏面側から光が入射される裏面照射型のMOS型固体撮像装置である。
<2.第1の実施の形態に係る画素構造>
<画素の断面構成例>
図2は、第1の実施の形態に係る画素2の断面構成例を示す図である。
固体撮像装置1は、半導体基板12と、その表面側(図中下側)に形成された多層配線層21と、支持基板22とを備える。
半導体基板12は、例えばシリコン(Si)で構成され、例えば1乃至6μmの厚みを有して形成されている。半導体基板12では、例えば、P型(第1導電型)の半導体領域41に、N型(第2導電型)の半導体領域42が画素2ごとに形成されることにより、フォトダイオードPDが画素単位に形成されている。半導体基板12の表裏両面に臨むP型の半導体領域41は、暗電流抑制のための正孔電荷蓄積領域を兼ねている。
なお、N型の半導体領域42の間となる各画素2の画素境界では、P型の半導体領域41が、後述する画素間遮光部47を形成するために、図2に示されるように深く掘り込まれている。
電荷蓄積領域となるN型の半導体領域42の上側のP型の半導体領域41の界面(受光面側界面)は、微細な凹凸構造を形成した、いわゆるモスアイ構造により、入射光の反射を防止する反射防止部48を構成する。反射防止部48において、凹凸の周期に相当する紡錘形状の凸部のピッチは、例えば、40nm乃至200nmの範囲に設定されている。
多層配線層21は、複数の配線層43と層間絶縁膜44とを有する。また、多層配線層21には、フォトダイオードPDに蓄積された電荷の読み出し等を行う複数の画素トランジスタTrも形成されている。
半導体基板12の裏面側には、P型の半導体領域41の上面を被覆するように、ピニング層45が成膜されている。ピニング層45は、半導体基板12との界面部分において正電荷(ホール)蓄積領域が形成されて暗電流の発生が抑制されるように、負の固定電荷を有する高誘電体を用いて形成されている。負の固定電荷を有するようにピニング層45を形成することで、その負の固定電荷によって、半導体基板12との界面に電界が加わるので、正電荷蓄積領域が形成される。
ピニング層45は、例えば、酸化ハフニウム(HfO2)を用いて形成される。また、二酸化ジルコニウム(ZrO2)、酸化タンタル(Ta25)などを用いて、ピニング層45を形成してもよい。
透明絶縁膜46は、P型の半導体領域41の掘り込み部分に埋め込まれるとともに、半導体基板12のピニング層45上部の裏面側全面に形成されている。透明絶縁膜46が埋め込まれたP型の半導体領域41の掘り込み部分は、隣接する画素2からの入射光の漏れ込みを防止する画素間遮光部47を構成する。
透明絶縁膜46は、光を透過させるとともに絶縁性を有し、屈折率n1が半導体領域41および42の屈折率n2よりも小さい(n1<n2)材料である。透明絶縁膜46の材料としては、酸化シリコン(SiO2)、窒化シリコン(SiN)、酸窒化シリコン(SiON)、酸化ハフニウム(HfO2)、酸化アルミニウム(Al23)、酸化ジルコニウム(ZrO2)、酸化タンタル(Ta25)、酸化チタン(TiO2)、酸化ランタン(La23)、酸化プラセオジム(Pr23)、酸化セリウム(CeO2)、酸化ネオジム(Nd23)、酸化プロメチウム(Pm23)、酸化サマリウム(Sm23)、酸化ユウロピウム(Eu23)、酸化ガドリニウム(Gd23)、酸化テルビウム(Tb23)、酸化ジスプロシウム(Dy23)、酸化ホルミウム(Ho23)、酸化ツリウム(Tm23)、酸化イッテルビウム(Yb23)、酸化ルテチウム(Lu23)、酸化イットリウム(Y23)、樹脂などを、単独または組み合わせて用いることができる。
なお、透明絶縁膜46を形成する前に、ピニング層45の上側に、反射防止膜を積層してもよい。反射防止膜の材料としては、窒化シリコン(SiN)、酸化ハフニウム(HfO2)、酸化アルミニウム(Al23)、酸化ジルコニウム(ZrO2)、酸化タンタル(Ta25)、酸化チタン(TiO2) 、酸化ランタン(La23)、酸化プラセオジム(Pr23)、酸化セリウム(CeO2)、酸化ネオジム(Nd23)、酸化プロメチウム(Pm23)、酸化サマリウム(Sm23)、酸化ユウロピウム(Eu23)、酸化ガドリニウム(Gd23)、酸化テルビウム(Tb23)、酸化ジスプロシウム(Dy23)、酸化ホルミウム(Ho23)、酸化ツリウム(Tm23)、酸化イッテルビウム(Yb23)、酸化ルテチウム(Lu23)、酸化イットリウム(Y23)などを用いることができる。
反射防止膜は、モスアイ構造の反射防止部48の上面のみに成膜してもよいし、ピニング層45と同様に、反射防止部48の上面と、画素間遮光部47の側面の両方に成膜してもよい。
透明絶縁膜46上の画素境界の領域には、遮光膜49が形成されている。遮光膜49の材料としては、光を遮光する材料であればよく、例えば、タングステン(W)、アルミニウム(Al)又は銅(Cu)などを用いることができる。
遮光膜49を含む透明絶縁膜46の上側全面には、平坦化膜50が形成されている。平坦化膜50の材料としては、例えば、樹脂などの有機材料を用いることができる。
平坦化膜50の上側には、Red(赤)、Green(緑)、またはBlue(青)のカラーフィルタ層51が画素ごとに形成される。カラーフィルタ層51は、例えば顔料や染料などの色素を含んだ感光性樹脂を回転塗布することによって形成される。Red、Green、Blueの各色は、例えばベイヤ配列により配置されることとするが、その他の配列方法で配置されてもよい。図2の例では、右側の画素2には、Blue(B)のカラーフィルタ層51が形成されており、左側の画素2には、Green(G)のカラーフィルタ層51が形成されている。
カラーフィルタ層51の上側には、オンチップレンズ52が画素2ごとに形成されている。オンチップレンズ52は、例えば、スチレン系樹脂、アクリル系樹脂、スチレン−アクリル共重合系樹脂、またはシロキサン系樹脂等の樹脂系材料で形成される。オンチップレンズ52では入射された光が集光され、集光された光はカラーフィルタ層51を介してフォトダイオードPDに効率良く入射される。
固体撮像装置1の画素アレイ部3の各画素2は、以上のように構成されている。
<第1の実施の形態に係る画素の製造方法>
次に、図3及び図4を参照して、第1の実施の形態に係る画素2の製造方法について説明する。
初めに、図3Aに示されるように、半導体基板12の裏面側のP型の半導体領域41の上面にフォトレジスト81が塗布され、リソグラフィ技術により、反射防止部48のモスアイ構造の凹部となる部分が開口するようにフォトレジスト81がパターン加工される。
そして、パターン加工されたフォトレジスト81に基づいて、半導体基板12に対してドライエッチング処理を施すことにより、図3Bに示されるように、反射防止部48のモスアイ構造の凹部が形成され、その後、フォトレジスト81が除去される。なお、反射防止部48のモスアイ構造は、ドライエッチング処理ではなく、ウェットエッチング処理により形成することもできる。
次に、図3Cに示されるように、半導体基板12の裏面側のP型の半導体領域41の上面にフォトレジスト82が塗布され、リソグラフィ技術により、画素間遮光部47の掘り込み部分が開口するようにフォトレジスト82がパターン加工される。
そして、パターン加工されたフォトレジスト82に基づいて、半導体基板12に対して異方性のドライエッチング処理を施すことにより、図3Dに示されるように、画素間遮光部47のトレンチ構造が形成され、その後、フォトレジスト82が除去される。これにより、トレンチ構造の画素間遮光部47が形成される。
半導体基板12の深い位置まで掘り込む必要がある画素間遮光部47は、異方性エッチング処理で形成される。これにより、画素間遮光部47をテーパのない掘り込み形状とすることができ、導波路機能が発生する。
次に、図4Aに示されるように、モスアイ構造の反射防止部48とトレンチ構造の画素間遮光部47が形成された半導体基板12の表面全体に、例えばCVD(Chemical Vapor Deposition)法により、ピニング層45が形成される。
次に、図4Bに示されるように、ピニング層45の上面に、透明絶縁膜46が、例えばCVD法などの埋め込み性の高い成膜方法または充填材料を用いて形成される。これにより、掘り込まれた画素間遮光部47の内部にも、透明絶縁膜46が充填される。
そして、図4Cに示されるように、画素間となる領域についてのみ、リソグラフィ技術により遮光膜49が形成された後、図4Dに示されるように、平坦化膜50、カラーフィルタ層51、オンチップレンズ52が、その順で形成される。
図2の構造を有する固体撮像装置1は、以上のようにして製造することができる。
<第1の実施の形態に係る画素のその他の製造方法>
上述した製造方法では、初めに、モスアイ構造の反射防止部48を形成し、次に、トレンチ構造の画素間遮光部47を形成した。しかしながら、反射防止部48と画素間遮光部47を形成する順序は逆でも良い。
そこで、図5を参照して、トレンチ構造の画素間遮光部47を先に形成してから、モスアイ構造の反射防止部48を形成する場合の製造方法について説明する。
まず、図5Aに示されるように、半導体基板12の裏面側のP型の半導体領域41の上面にフォトレジスト91が塗布され、リソグラフィ技術により、画素間遮光部47のトレンチ部分が開口するようにフォトレジスト91がパターン加工される。
そして、パターン加工されたフォトレジスト91に基づいて、半導体基板12に対して異方性のドライエッチング処理を施すことにより、図5Bに示されるように、画素間遮光部47のトレンチ部分が形成され、その後、フォトレジスト91が除去される。これにより、トレンチ構造の画素間遮光部47が形成される。
次に、図5Cに示されるように、P型の半導体領域41の上面にフォトレジスト92が塗布され、リソグラフィ技術により、反射防止部48のモスアイ構造の凹部となる部分が開口するようにフォトレジスト92がパターン加工される。
そして、パターン加工されたフォトレジスト92に基づいて、半導体基板12に対してドライエッチング処理を施すことにより、図5Dに示されるように、反射防止部48のモスアイ構造の凹部が形成された後、フォトレジスト92が除去される。これにより、モスアイ構造の反射防止部48が形成される。なお、反射防止部48のモスアイ構造は、ドライエッチング処理ではなく、ウェットエッチング処理により形成することもできる。
図5Dに示される状態は、図3Dに示される状態と同じである。したがって、それ以降の透明絶縁膜46や平坦化膜50等の製造方法については、上述した図4と同様であるので説明は省略する。
<第1の実施の形態に係る画素構造の効果>
図6は、図2に示した画素2の画素構造の効果を説明する図である。
図6Aは、モスアイ構造の反射防止部48による効果を説明する図である。
反射防止部48は、モスアイ構造を有することにより、入射光の反射が防止される。これにより、固体撮像装置1の感度を向上させることができる。
図6Bは、トレンチ構造の画素間遮光部47による効果を説明する図である。
従来、画素間遮光部47が設けられていない場合には、反射防止部48により散乱した入射光が、光電変換領域(半導体領域41及び42)を突き抜ける場合があった。画素間遮光部47は、モスアイ構造の反射防止部48により散乱した入射光を反射させ、光電変換領域内に入射光を閉じ込める効果を有する。これにより、シリコン吸収させる光学距離が延長するので、感度を向上させることができる。
画素間遮光部47の屈折率をn1=1.5(SiO2相当)、光電変換領域が形成されている半導体領域41の屈折率をn2=4.0とすると、その屈折率差(n1<n2)により導波路効果(光電変換領域:コア、画素間遮光部47:クラッド)が発生するため、入射光は光電変換領域内に閉じ込められる。モスアイ構造は、光散乱により混色を悪化させるデメリットがあるが、画素間遮光部47と組み合わせることにより混色の悪化を打ち消すことができ、さらに、光電変換領域を進む入射角度が大きくなることにより、光電変換効率を向上させるメリットを発生させる。
図7は、本開示の画素2の画素構造の効果を他の構造と比較して示した図である。
図7A乃至図7Dそれぞれは上下2段構成となっており、上側の図は、画素の断面構造図を示しており、下側の図は、上段の画素構造を有する画素にGreenの平行光を入射させた場合の半導体基板12内の光強度を示す分布図である。なお、理解を容易にするため、図7A乃至図7Dにおいて、図2の画素2の構造と対応する部分については同一の符号を付している。
図7A上段は、一般的な固体撮像装置の画素構造を示しており、モスアイ構造の反射防止部48もトレンチ構造による画素間遮光部47も有さず、ピニング層45Aが、P型の半導体領域41上に平坦に形成されている画素構造を示している。
図7A下段に示される光強度を示す分布図では、光強度が強い領域ほど、濃い濃度で示されている。Green画素の受光感度を基準(1.0)とすると、Blue画素においても若干のGreen光が通過するため、図7AのBlue画素の受光感度は、0.06となり、2画素トータルの受光感度は、1.06となる。
図7B上段は、P型の半導体領域41上にモスアイ構造の反射防止部48のみが形成された画素構造を示している。
図7B下段に示される光強度の分布図をみると、モスアイ構造の反射防止部48により散乱した入射光が、隣のBlue画素に漏れ込んでいる。そのため、Green画素の受光感度が0.90と低下しており、一方、隣りのBlue画素の受光感度が0.16と上昇している。2画素トータルの受光感度は、1.06である。
図7Cは、P型の半導体領域41内にトレンチ構造の画素間遮光部47のみが形成された画素構造を示している。
図7C下段に示される光強度の分布図をみると、図7Aの画素構造とほとんど変わらず、Green画素の受光感度は1.01、Blue画素の受光感度は0.06であり、2画素トータルの受光感度は、1.07である。
図7Dは、図2に示した本開示の画素構造を示している。
図7D下段に示される光強度の分布図をみると、モスアイ構造の反射防止部48により上側への反射が防止されるとともに、モスアイ構造の反射防止部48により散乱した入射光の隣のBlue画素への漏れ込みが、画素間遮光部47により防止されている。これにより、Green画素の受光感度は1.11と上昇しており、Blue画素の受光感度は0.07と図7Cの画素構造と同レベルとなっている。2画素トータルの受光感度は、1.18である。
以上のように、図2に示した本開示の画素構造によれば、モスアイ構造の反射防止部48により上側への反射を防止するとともに、画素間遮光部47により、反射防止部48により散乱した入射光の隣接画素への漏れ込みを防止することができる。したがって、混色悪化を抑制しつつ、感度を向上させることができる。
<3.第2の実施の形態に係る画素構造>
<画素の断面構成例>
図8は、第2の実施の形態に係る画素2の断面構成例を示す図である。
なお、図8において、図2に示した第1の実施の形態と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
図8に示される第2の実施の形態では、画素2どうしの間に配置されたトレンチ構造の画素間遮光部47の中心部分に、例えば、タングステン(W)などのメタル材料が充填されることによりメタル遮光部101が新たに設けられている点が、上述した第1の実施の形態と異なる。
また、第2の実施の形態では、ピニング層45の表面に積層されている透明絶縁膜46が、例えばスパッタリング法などを用いてコンフォーマルに成膜されている。
第2の実施の形態の固体撮像装置1では、メタル遮光部101をさらに設けたことにより、混色をさらに抑制することができる。
<第2の実施の形態に係る画素の製造方法>
図9を参照して、第2の実施の形態に係る画素2の製造方法について説明する。
図9Aに示される状態は、第1の実施の形態に係る画素の製造方法で説明した図4Aの状態と同一である。したがって、ピニング層45を形成するまでの製造方法は、上述した第1の実施の形態と同様である。
そして、図9Bに示されるように、ピニング層45の上面に、透明絶縁膜46が、例えばスパッタリング法によりコンフォーマルに形成される。
次に、図9Cに示されるように、例えば、タングステン(W)などを用いてリソグラフィ技術により画素間となる領域についてのみパターン加工することにより、メタル遮光部101と遮光膜49が同時に形成される。なお、メタル遮光部101と遮光膜49は、異なるメタル材料を用いて別々に形成しても勿論よい。
その後、図9Dに示されるように、平坦化膜50、カラーフィルタ層51、オンチップレンズ52が、その順で形成される。
<画素構造の最適条件例>
図10を参照して、画素2の様々な個所の最適条件について説明する。
(反射防止部48のモスアイ配置領域L1)
上述した実施の形態では、モスアイ構造の反射防止部48が、フォトダイオードPDが形成される半導体領域41および42の受光面側の全領域に形成されていた。しかし、反射防止部48のモスアイ配置領域L1(モスアイ配置幅L1)は、図10に示されるように、画素領域L4(画素幅L4)に対して所定の割合の領域で画素中心部のみに形成することができる。そして、この反射防止部48のモスアイ配置領域L1は、画素領域L4に対しておおよそ8割となる領域であることが望ましい。
オンチップレンズ52による集光は、光電変換領域であるセンサ(フォトダイオードPD)の領域中心に絞られる。したがって、センサ中心に近いほど光強度は強く、センサ中心から離れるほどに光強度は弱くなる。センサ中心から離れた領域では、回折光ノイズ成分、すなわち、隣接画素への混色ノイズ成分が多い。そこで、画素間遮光部47付近についてはモスアイ構造を形成しないことで、光散乱を抑制することができ、ノイズを抑制することができる。反射防止部48のモスアイ配置領域L1は、画素サイズ、オンチップレンズ曲率、画素2の総厚などの上層構造の違いによっても変化はあるが、オンチップレンズ52は、通常、センサ領域の中心8割の領域にスポット集光させるため、画素領域L4に対しておおよそ8割となる領域であることが望ましい。
また、モスアイ構造の凸部(紡錘形状)の大きさは、色毎に異なるように形成することができる。凸部の大きさとしては、高さ、配置面積(平面視において凸部が形成されている面積)、ピッチを定義することができる。
凸部の高さは、入射光の波長が短いほど低くする。すなわち、Redの画素2の凸部の高さをhR、Greenの画素2の凸部の高さをhG、Blueの画素2の凸部の高さをhBとすると、hR>hG>hBの大小関係が成立するように形成することができる。
また、凸部の配置面積は、入射光の波長が短いほど小さくする。すなわち、Redの画素2の凸部の配置面積をxR、Greenの画素2の凸部の配置面積をxG、Blueの画素2の凸部の配置面積をxBとすると、xR>xG>xBの大小関係が成立するように形成することができる。配置面積の一方向の幅は、図10のモスアイ配置幅L1に相当する。
凸部のピッチは、入射光の波長が短いほど低くする。すなわち、Redの画素2の凸部のピッチをpR、Greenの画素2のピッチの高さをpG、Blueの画素2の凸部のピッチをpBとすると、pR>pG>pBの大小関係が成立するように形成することができる。
(画素間遮光部47の溝幅L2)
隣接画素に対して入射光の漏れ込みを防止し、全反射させるために必要な画素間遮光部47の溝幅L2について検討する。
画素間遮光部47の溝幅L2は、入射光の波長λ=600nm、半導体領域41の屈折率n2を4.0、画素間遮光部47の屈折率n1を1.5(SiO2相当)、半導体領域41から画素間遮光部47への入射角θ=60°とすると、40nm以上であれば良い。ただし、光学特性を満たすマージンと、プロセス埋め込み性の観点から、画素間遮光部47の溝幅L2は、200nm以上とすることが望ましい。
(画素間遮光部47の掘り込み量L3)
画素間遮光部47の掘り込み量L3について検討する。
画素間遮光部47の掘り込み量L3は大きいほど、混色を抑制する効果が高くなる。しかし、ある程度の掘り込み量を超えると、混色抑制度は飽和してくる。また、焦点位置と散乱強度には入射光波長依存がある。具体的には、波長が短いと、焦点位置が高く、散乱強度が強いので、浅い領域の混色が大きいため、掘り込み量は小さくてもよい。一方、波長が長いと、焦点位置が低く、散乱強度が弱いので、深い領域の混色が大きいため、掘り込み量は大きくしたい。以上より、画素間遮光部47の掘り込み量L3は、入射光波長以上とすることが望ましい。例えば、Blueの画素2の掘り込み量L3は450nm以上、Greenの画素2の掘り込み量L3は550nm以上、Redの画素2の掘り込み量L3は650nm以上とすることが望ましい。
上述した説明では、画素間遮光部47は、導波路機能を最大限発揮し、かつ、センサ面積を減らさないために、異方性のドライエッチング処理を用いて、テーパのない掘り込み形状とすることとした。
しかし、画素間遮光部47とN型の半導体領域42が十分離れており、画素間遮光部47をテーパ形状で形成しても、フォトダイオードPDの面積に影響がない場合には、画素間遮光部47の形状をテーパ形状としてもよい。例えば、画素間遮光部47の屈折率n1=1.5(SiO2相当)、P型の半導体領域41の屈折率n2=4.0とすると、界面反射率は極めて高いため、画素間遮光部47の形状を、0乃至30°の範囲内で順テーパまたは逆テーパ形状とすることができる。
<4.画素構造の変形例>
図11乃至図26を参照して、画素構造の複数のバリエーションについて説明する。図11乃至図26では、図2および図8に示したような断面構成例よりも簡略化して図示された画素構造を用いて説明を行い、それぞれの対応する構成要素であっても異なる符号が付されているものがある。
図11は、画素構造の第1のバリエーションを示す図である。
まず、図11を参照して、以下で説明する画素構造の各バリエーションで共通する基本的な構成について説明する。
図11に示すように、固体撮像装置1は、フォトダイオードPDを構成するN型の半導体領域42が画素2ごとに形成された半導体基板12に、反射防止膜111、透明絶縁膜46、カラーフィルタ層51、およびオンチップレンズ52が積層されて構成される。
反射防止膜111は、例えば、固定電荷膜および酸化膜が積層された積層構造とされ、例えば、ALD(Atomic Layer. Deposition)法による高誘電率(High-k)の絶縁薄膜を用いることができる。具体的には、酸化ハフニウム(HfO2)や、酸化アルミニウム(Al23)、酸化チタン(TiO2)、STO(Strontium Titan Oxide)などを用いることができる。図11の例では、反射防止膜111は、酸化ハフニウム膜112、酸化アルミニウム膜113、および酸化シリコン膜114が積層されて構成されている。
さらに、反射防止膜111に積層するように画素2の間に遮光膜49が形成される。遮光膜49は、チタン(Ti)、窒化チタン(TiN)、タングステン(W)、アルミニウム(Al)、または窒化タングステン(WN)などの単層の金属膜が用いられる。または、遮光膜49として、これらの金属の積層膜(例えば、チタンとタングステンの積層膜や、窒化チタンとタングステンの積層膜など)を用いてもよい。
このように構成される固体撮像装置1において、画素構造の第1のバリエーションでは、半導体基板12の受光面側界面における画素2どうしの間において反射防止部48を形成しない所定幅の領域を設けることによって平坦部分53が設けられる。上述したように、反射防止部48は、モスアイ構造(微細な凹凸構造)を形成することによって設けられ、そのモスアイ構造を、画素2どうしの間の領域に形成せずに平坦な面を残すことによって、平坦部分53が設けられる。このように、平坦部分53を設ける画素構造とすることで、隣接する他の画素2の近傍となる所定幅の領域(画素分離領域)における回折光の発生を抑制し、混色の発生を防止することができる。
つまり、半導体基板12にモスアイ構造を形成した場合には、垂直入射光の回折が発生し、例えば、モスアイ構造のピッチが大きくなるのに従って回折光の成分が大きくなり、隣接する他の画素2に入射する光の割合が増加することが知られている。
これに対し、固体撮像装置1では、隣接する他の画素2に回折光が漏れ易い、画素2どうしの間の所定幅の領域に平坦部分53を設けることで、平坦部分53では垂直入射光の回折が発生しないことより、混色の発生を防止することができる。
図12は、画素構造の第2のバリエーションを示す図である。
図12において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第2のバリエーションでは、半導体基板12において画素2どうしの間を分離する画素分離部54が形成される。
画素分離部54は、フォトダイオードPDを構成するN型の半導体領域42の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜113を成膜し、さらに酸化シリコン膜114を成膜する際に絶縁物55をトレンチに埋め込むことによって形成される。
このような画素分離部54を構成することにより、隣接する画素2どうしは、トレンチに埋め込まれた絶縁物55によって電気的に分離される。これにより、半導体基板12の内部において発生した電荷が、隣接する画素2に漏れることを防止することができる。
そして、画素構造の第2のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
図13は、画素構造の第3のバリエーションを示す図である。
図13において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第3のバリエーションでは、半導体基板12において画素2どうしの間を分離する画素分離部54Aが形成される。
画素分離部54Aは、フォトダイオードPDを構成するN型の半導体領域42の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜113を成膜して、酸化シリコン膜114を成膜する際に絶縁物55をトレンチに埋め込み、さらに絶縁物55の内側に遮光膜49を成膜する際に遮光物56を埋め込むことによって形成される。遮光物56は、遮光性を備えた金属により、遮光膜49と一体になるように形成される。
このような画素分離部54Aを構成することにより、隣接する画素2どうしは、トレンチに埋め込まれた絶縁物55によって電気的に分離されるとともに、遮光物56によって光学的に分離される。これにより、半導体基板12の内部において発生した電荷が、隣接する画素2に漏れることを防止することができるとともに、斜め方向からの光が、隣接する画素2に漏れることを防止することができる。
そして、画素構造の第3のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
図14は、画素構造の第4のバリエーションを示す図である。
図14において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第4のバリエーションでは、半導体基板12において画素2どうしの間を分離する画素分離部54Bが形成される。
画素分離部54Bは、フォトダイオードPDを構成するN型の半導体領域42の間にトレンチを掘り込み、そのトレンチの内面に酸化アルミニウム膜113を成膜して、酸化シリコン膜114を成膜する際に絶縁物55をトレンチに埋め込み、さらに遮光物56をトレンチに埋め込むことによって形成される。なお、画素分離部54Bでは、遮光膜49が平坦部分53に設けられない構成となっている。
このような画素分離部54Bを構成することにより、隣接する画素2どうしは、トレンチに埋め込まれた絶縁物55によって電気的に分離されるとともに、遮光物56によって光学的に分離される。これにより、半導体基板12の内部において発生した電荷が、隣接する画素2に漏れることを防止することができるとともに、斜め方向からの光が、隣接する画素2に漏れることを防止することができる。
そして、画素構造の第4のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
図15は、画素構造の第5のバリエーションを示す図である。
図15において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第5のバリエーションでは、反射防止部48Aの形状が、画素2の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されている。
即ち、図15に示すように、反射防止部48Aは、例えば、図11に示した反射防止部48と比較して、画素2の周囲部分において、つまり、隣接する他の画素2と近傍となる部分において、モスアイ構造を構成する凹凸の深さが浅く形成されている。
このように、画素2の周囲部分における凹凸構造の深さを浅く形成することによって、その周辺部分での回折光の発生を抑制することができる。そして、画素構造の第5のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。
図16は、画素構造の第6のバリエーションを示す図である。
図16において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第6のバリエーションでは、反射防止部48Aの形状が、画素2の周辺部分において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部54が形成されている。
このような反射防止部48Aを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54により、隣接する画素2どうしを電気的に分離することができる。そして、画素構造の第6のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。
図17は、画素構造の第7のバリエーションを示す図である。
図17において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第7のバリエーションでは、反射防止部48Aの形状が、画素2の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部54Aが形成されている。
このような反射防止部48Aを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54Aにより、隣接する画素2どうしを電気的および光学的に分離することができる。そして、画素構造の第7のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。
図18は、画素構造の第8のバリエーションを示す図である。
図18において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第8のバリエーションでは、反射防止部48Aの形状が、画素2の周辺近傍において、モスアイ構造を構成する凹凸の深さが浅くなるように形成されるとともに、画素分離部54Bが形成されている。
このような反射防止部48Aを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54Bにより、隣接する画素2どうしを電気的および光学的に分離することができる。そして、画素構造の第8のバリエーションにおいても、平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、より混色の発生を防止することができる。
図19は、画素構造の第9のバリエーションを示す図である。
図19において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第9のバリエーションでは、反射防止部48Bが、例えば、図11の反射防止部48よりも狭い領域に形成されている。
即ち、図19に示すように、反射防止部48Bは、例えば、図11に示した反射防止部48と比較して、画素2の周囲部分において、つまり、隣接する他の画素2と近傍となる部分において、モスアイ構造を形成する領域が削減されている。これにより、平坦部分53Aが、図11の平坦部分53よりも広く形成される。
このように、画素2の周囲部分においてモスアイ構造を形成せずに平坦部分53Aを広く設けることで、その周辺部分での回折光の発生を抑制することができる。これにより、画素構造の第9のバリエーションにおいても、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。
図20は、画素構造の第10のバリエーションを示す図である。
図20において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第10のバリエーションでは、反射防止部48Bが形成される領域が狭くなっているとともに、画素分離部54が形成されている。
このような反射防止部48Bを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54により、隣接する画素2どうしを電気的に分離することができる。そして、画素構造の第10のバリエーションにおいても、平坦部分53Aを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。
図21は、画素構造の第11のバリエーションを示す図である。
図21において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第11のバリエーションでは、反射防止部48Bが形成される領域が狭くなっているとともに、画素分離部54Aが形成されている。
このような反射防止部48Bを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54Aにより、隣接する画素2どうしを電気的および光学的に分離することができる。そして、画素構造の第21のバリエーションにおいても、平坦部分53Aを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。
図22は、画素構造の第12のバリエーションを示す図である。
図22において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第12のバリエーションでは、反射防止部48Bが形成される領域が狭くなっているとともに、画素分離部54Bが形成されている。
このような反射防止部48Bを形成することにより、画素2の周囲部分での回折光の発生を抑制することができるとともに、画素分離部54Bにより、隣接する画素2どうしを電気的および光学的に分離することができる。そして、画素構造の第21のバリエーションにおいても、平坦部分53Aを広く設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、さらに混色の発生を防止することができる。
図23は、画素構造の第13のバリエーションを示す図である。
図23において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第13のバリエーションでは、像面位相差AF(Auto Focus:オートフォーカス)に利用される位相差用画素2Aが設けられており、位相差用画素2Aには、反射防止部48が設けられない構成とされている。位相差用画素2Aは、像面における位相差を利用したオートフォーカスの制御に利用される信号を出力し、反射防止部48が設けられないことにより、受光面側界面は平坦面に形成される。
図23に示すように、像面位相差AFに利用される位相差用画素2Aでは、開口の略半分を遮光するように遮光膜49Aが形成されている。例えば、右側半分が遮光された位相差用画素2Aと左側半分が遮光された位相差用画素2Aとのペアで位相差の測定に用いられ、位相差用画素2Aから出力される信号は、画像の構築には利用されない。
そして、このような像面位相差AFに利用される位相差用画素2Aを有する画素構造の第13のバリエーションにおいても、位相差用画素2A以外の画素2どうしの間に平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
図24は、画素構造の第14のバリエーションを示す図である。
図24において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第14のバリエーションでは、像面位相差AFに利用される位相差用画素2Aには反射防止部48が設けられない構成とされているとともに、画素分離部54が形成されている。
そして、画素構造の第14のバリエーションにおいても、画素分離部54により、隣接する画素2どうしを電気的に分離することができるとともに、位相差用画素2A以外の画素2どうしの間に平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
図25は、画素構造の第15のバリエーションを示す図である。
図25において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第15のバリエーションでは、像面位相差AFに利用される位相差用画素2Aには反射防止部48が設けられない構成とされているとともに、画素分離部54Aが形成されている。
そして、画素構造の第15のバリエーションにおいても、画素分離部54Aにより、隣接する画素2どうしを電気的および光学的に分離することができるとともに、位相差用画素2A以外の画素2どうしの間に平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
図26は、画素構造の第16のバリエーションを示す図である。
図26において、固体撮像装置1の基本的な構成は、図11に示した構成と共通する。
そして、画素構造の第16のバリエーションでは、像面位相差AFに利用される位相差用画素2Aには反射防止部48が設けられない構成とされているとともに、画素分離部54Bが形成されている。
そして、画素構造の第16のバリエーションにおいても、画素分離部54Bにより、隣接する画素2どうしを電気的および光学的に分離することができるとともに、位相差用画素2A以外の画素2どうしの間に平坦部分53を設ける画素構造とすることで、画素分離領域における回折光の発生を抑制し、混色の発生を防止することができる。
<5.電子機器への適用例>
本開示の技術は、固体撮像装置への適用に限られるものではない。即ち、本開示の技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部(光電変換部)に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図27は、本開示に係る電子機器としての撮像装置の構成例を示すブロック図である。
図27の撮像装置200は、レンズ群などからなる光学部201、図1の固体撮像装置1の構成が採用される固体撮像装置(撮像デバイス)202、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路203を備える。また、撮像装置200は、フレームメモリ204、表示部205、記録部206、操作部207、および電源部208も備える。DSP回路203、フレームメモリ204、表示部205、記録部206、操作部207および電源部208は、バスライン209を介して相互に接続されている。
光学部201は、被写体からの入射光(像光)を取り込んで固体撮像装置202の撮像面上に結像する。固体撮像装置202は、光学部201によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置202として、図1の固体撮像装置1、即ち、混色悪化を抑制しつつ、感度を向上させた固体撮像装置を用いることができる。
表示部205は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置202で撮像された動画または静止画を表示する。記録部206は、固体撮像装置202で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部207は、ユーザによる操作の下に、撮像装置200が持つ様々な機能について操作指令を発する。電源部208は、DSP回路203、フレームメモリ204、表示部205、記録部206および操作部207の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像装置202として、上述した固体撮像装置1を用いることで、混色悪化を抑制しつつ、感度を向上させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置200においても、撮像画像の高画質化を図ることができる。
本開示の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
上述した例では、第1導電型をP型、第2導電型をN型として、電子を信号電荷とした固体撮像装置について説明したが、本開示は正孔を信号電荷とする固体撮像装置にも適用することができる。すなわち、第1導電型をN型とし、第2導電型をP型として、前述の各半導体領域を逆の導電型の半導体領域で構成することができる。
また、本開示の技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やX線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置(物理量分布検知装置)全般に対して適用可能である。
なお、本開示は以下のような構成も取ることができる。
(1)
基板と、
前記基板に設けられた第1光電変換領域と、
前記第1光電変換領域の隣であって前記基板に設けられた第2光電変換領域と、
前記第1光電変換領域と前記第2光電変換領域との間に設けられたトレンチと、
前記第1光電変換領域の上方で、前記基板の受光面側に設けられた第1モスアイ構造と、
前記第2光電変換領域の上方で、前記基板の受光面側に設けられた第2モスアイ構造と、
前記トレンチ内の少なくとも一部に設けられ、前記第1モスアイ構造と前記第2モスアイ構造の上方に設けられた絶縁膜と、
前記絶縁膜の上方、且つ前記トレンチの上方に設けられた遮光膜と
を有する固体撮像装置。
(2)
前記絶縁膜は、前記基板と前記遮光膜との間に設けられる
前記(1)に記載の固体撮像装置。
(3)
前記遮光膜は金属を含む
前記(1)または(2)に記載の固体撮像装置。
(4)
前記遮光膜はアルミニウムである
前記(1)乃至(3)のいずれかに記載の固体撮像装置。
(5)
断面視で、前記トレンチの側面はテーパ形状をなす
前記(1)乃至(4)のいずれかに記載の固体撮像装置。
(6)
前記テーパ形状は0乃至30°の順テーパである
前記(5)に記載の固体撮像装置。
(7)
前記第1光電変換領域および前記第1モスアイ構造を有する第1画素と、
前記第2光電変換領域および前記第2モスアイ構造を有する第2画素と
をさらに有する前記(1)乃至(6)のいずれかに記載の固体撮像装置。
(8)
前記トレンチ内の少なくとも一部に、前記第1画素と前記第2画素とを光学的に分離する物質が埋め込まれている
前記(7)に記載の固体撮像装置。
(9)
前記物質は、遮光性を備えた遮光物である
前記(8)に記載の固体撮像装置。
(10)
前記トレンチ内の少なくとも一部に、金属が埋め込まれている
前記(1)乃至(9)のいずれかに記載の固体撮像装置。
(11)
前記第1モスアイ構造または前記第2モスアイ構造は光を散乱させ、
前記トレンチは前記光を反射させる
前記(1)乃至(10)のいずれかに記載の固体撮像装置。
(12)
前記第1画素は前記第1モスアイ構造の上方に第1カラーフィルタを有し、
前記第2画素は前記第2モスアイ構造の上方に第2カラーフィルタを有する
前記(7)乃至(11)のいずれかに記載の固体撮像装置。
(13)
前記第1モスアイ構造は2個以上の凹部を有し、
前記第2モスアイ構造は2個以上の凹部を有する
前記(7)乃至(12)のいずれかに記載の固体撮像装置。
(14)
断面視で、前記モスアイ構造の幅は、前記カラーフィルタの幅の略8割である
前記(11)乃至(13)のいずれかに記載の固体撮像装置。
(15)
前記第1カラーフィルタは第1の色に対応し、
前記第2カラーフィルタは第2の色に対応し、
前記第1カラーフィルタの下方にある前記第1モスアイ構造の前記凹部のピッチと、前記第2カラーフィルタの下方にある前記第2モスアイ構造の前記凹部のピッチとが同一である
前記(13)に記載の固体撮像装置。
(16)
前記第1カラーフィルタは第1の色に対応し、
前記第2カラーフィルタは第2の色に対応し、
前記第1カラーフィルタの下方にある前記第1モスアイ構造の前記凹部の個数と、前記第2カラーフィルタの下方にある前記第2モスアイ構造の前記凹部の個数とが同一である 前記(13)に記載の固体撮像装置。
(17)
前記第1カラーフィルタは第1の色に対応し、
前記第2カラーフィルタは第2の色に対応し、
前記第1カラーフィルタの下方にある前記第1モスアイ構造の前記凹部の深さと、前記第2カラーフィルタの下方にある前記第2モスアイ構造の前記凹部の深さとが同一である 前記(13)に記載の固体撮像装置。
(18)
断面視において、前記トレンチの溝幅よりも前記トレンチの掘り込み量の方が大きい
前記(1)乃至(17)のいずれかに記載の固体撮像装置。
(19)
断面視において、前記モスアイ構造を形成する側面と、前記トレンチを形成する側面とのなす角度が異なる
前記(1)乃至(18)のいずれかに記載の固体撮像装置。
(20)
基板に設けられた第1光電変換領域及び第2光電変換領域の上方の前記基板表面にモスアイ構造を形成した後に、
前記第1光電変換領域と前記第2光電変換領域との間の前記基板にトレンチを形成し、 前記トレンチ内の少なくとも一部に設けられるように、前記モスアイ構造の上方に絶縁膜を形成し、
前記絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する
固体撮像装置の製造方法。
(21)
基板に設けられた第1光電変換領域と第2光電変換領域との間の前記基板にトレンチを形成した後に、
前記第1光電変換領域及び前記第2光電変換領域の上方の前記基板表面にモスアイ構造を形成し、
前記トレンチ内の少なくとも一部に設けられるように、前記モスアイ構造の上方に絶縁膜を形成し、
前記絶縁膜の上方、且つ前記トレンチの上方に遮光膜を形成する
固体撮像装置の製造方法。
(22)
前記モスアイ構造はウェットエッチングにより形成し、
前記トレンチはドライエッチングにより形成する
前記(20)に記載の固体撮像装置の製造方法。
(23)
前記モスアイ構造はウェットエッチングにより形成し、
前記トレンチはドライエッチングにより形成する
前記(21)に記載の固体撮像装置の製造方法。
1 固体撮像装置, 2 画素, 3 画素アレイ部, 12 半導体基板, 41,42 半導体領域, 45 ピニング層, 46 透明絶縁膜, 47 画素間遮光部, 48 反射防止部, 49 遮光膜, 50 平坦化膜, 51 カラーフィルタ層, 52 オンチップレンズ, 101 メタル遮光部, 200 撮像装置, 202 固体撮像装置

Claims (18)

  1. 入射光を受光する第1面、および、前記第1面に対して反対側を向く第2面を有する半導体基板と、
    前記半導体基板の前記第1面に設けられた第1トレンチおよび第2トレンチと、
    前記半導体基板の前記第1面における前記第1トレンチと前記第2トレンチとの間に設けられ、前記第1トレンチおよび前記第2トレンチの深さよりも浅い第1凹部および第2凹部と
    を備え、
    前記半導体基板の第1平坦部が、前記第1トレンチと前記第1凹部との間に設けられ、
    前記半導体基板の第2平坦部が、前記第2トレンチと前記第2凹部との間に設けられ、
    前記半導体基板の第3平坦部が、前記第1凹部と前記第2凹部との間に設けられるとともに、断面視において、前記第1平坦部および前記第2平坦部と平行である
    固体撮像装置。
  2. 前記半導体基板の第4平坦部が、前記第2平坦部と前記第3平坦部との間に設けられるとともに、断面視において、前記第1平坦部および前記第2平坦部と平行である
    請求項1に記載の固体撮像装置。
  3. 前記第1面における前記第3平坦部と前記第4平坦部との間に設けられる第3凹部
    をさらに備える請求項2に記載の固体撮像装置。
  4. 前記第1トレンチと前記第2トレンチとの間における前記半導体基板内に設けられる光電変換領域
    をさらに備える請求項1に記載の固体撮像装置。
  5. 前記第1凹部および前記第2凹部は、前記光電変換領域の上方に設けられる
    請求項4に記載の固体撮像装置。
  6. 前記第1平坦部および前記第2平坦部に積層して設けられる第1絶縁層
    をさらに備える請求項1に記載の固体撮像装置。
  7. 前記第1絶縁層は、シリコンを含む
    請求項6に記載の固体撮像装置。
  8. 前記第1絶縁層は、酸化物を含む
    請求項6に記載の固体撮像装置。
  9. 前記第1絶縁層は、酸化シリコンを含む
    請求項6に記載の固体撮像装置。
  10. 前記第1平坦部および前記第2平坦部と前記第1絶縁層との間に設けられる第2絶縁層
    をさらに備える請求項6に記載の固体撮像装置。
  11. 前記第2絶縁層は、負の固定電荷を有する
    請求項10に記載の固体撮像装置。
  12. 前記第2絶縁層は、酸化物を含む
    請求項10に記載の固体撮像装置。
  13. 前記第2絶縁層は、酸化ハフニウムまたは酸化タンタルを含む
    請求項10に記載の固体撮像装置。
  14. 入射光を受光する第1面、および、前記第1面に対して反対側を向く第2面を有する半導体基板を形成することと、
    前記半導体基板の前記第1面に設けられた第1トレンチおよび第2トレンチを形成することと、
    前記半導体基板の前記第1面における前記第1トレンチと前記第2トレンチとの間に設けられ、前記第1トレンチおよび前記第2トレンチの深さよりも浅い第1凹部および第2凹部を形成することと
    を含み、
    前記第1凹部および前記第2凹部は、前記半導体基板の第1平坦部、第2平坦部、および第3平坦部の間に形成され、前記第3平坦部は、前記第1平坦部および前記第2平坦部と平行であり、前記第1平坦部は、前記第3平坦部と前記第1トレンチとの間にある
    固体撮像装置の製造方法。
  15. 前記第1凹部および前記第2凹部はウェットエッチングにより形成し、
    前記第1トレンチおよび前記第2トレンチはドライエッチングにより形成する
    請求項14に記載の固体撮像装置の製造方法。
  16. 前記第1凹部および前記第2凹部、並びに、前記第1トレンチおよび前記第2トレンチに、反射防止膜が形成される
    請求項14に記載の固体撮像装置の製造方法。
  17. 前記第1凹部および前記第2凹部、並びに、前記第1トレンチおよび前記第2トレンチ内にあるように、遮光膜に積層されて絶縁膜が形成さる
    請求項16に記載の固体撮像装置の製造方法。
  18. 前記第1平坦部の少なくとも一部に重なるように、前記絶縁膜に積層されて前記遮光膜が形成される
    請求項17に記載の固体撮像装置の製造方法。
JP2019237873A 2013-07-03 2019-12-27 固体撮像装置およびその製造方法 Active JP7040510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022035223A JP7290185B2 (ja) 2013-07-03 2022-03-08 光検出装置およびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013139830 2013-07-03
JP2013139830 2013-07-03

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018039801A Division JP6641605B2 (ja) 2013-07-03 2018-03-06 固体撮像装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2020097066A Division JP7014260B2 (ja) 2013-07-03 2020-06-03 光検出装置および電子機器
JP2022035223A Division JP7290185B2 (ja) 2013-07-03 2022-03-08 光検出装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2020061576A true JP2020061576A (ja) 2020-04-16
JP7040510B2 JP7040510B2 (ja) 2022-03-23

Family

ID=62566396

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018039801A Active JP6641605B2 (ja) 2013-07-03 2018-03-06 固体撮像装置およびその製造方法
JP2019237873A Active JP7040510B2 (ja) 2013-07-03 2019-12-27 固体撮像装置およびその製造方法
JP2020097066A Active JP7014260B2 (ja) 2013-07-03 2020-06-03 光検出装置および電子機器
JP2022035223A Active JP7290185B2 (ja) 2013-07-03 2022-03-08 光検出装置およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018039801A Active JP6641605B2 (ja) 2013-07-03 2018-03-06 固体撮像装置およびその製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020097066A Active JP7014260B2 (ja) 2013-07-03 2020-06-03 光検出装置および電子機器
JP2022035223A Active JP7290185B2 (ja) 2013-07-03 2022-03-08 光検出装置およびその製造方法

Country Status (1)

Country Link
JP (4) JP6641605B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11244978B2 (en) * 2018-10-17 2022-02-08 Canon Kabushiki Kaisha Photoelectric conversion apparatus and equipment including the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507152A (ja) * 2004-07-19 2008-03-06 マイクロン テクノロジー インコーポレイテッド 格子界面を有する画素セル
JP2011222708A (ja) * 2010-04-08 2011-11-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2011222900A (ja) * 2010-04-14 2011-11-04 Hamamatsu Photonics Kk 固体撮像装置
WO2012117931A1 (ja) * 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003249639A (ja) * 2002-02-22 2003-09-05 Sony Corp 光電変換装置およびその製造方法ならびに固体撮像装置ならびにその製造方法
JP2006147991A (ja) * 2004-11-24 2006-06-08 Canon Inc 固体撮像素子及びそれを有する光学機器
JP2009218357A (ja) * 2008-03-10 2009-09-24 Panasonic Corp 固体撮像素子
JP2009266900A (ja) 2008-04-22 2009-11-12 Panasonic Corp 固体撮像素子
JP2010272612A (ja) 2009-05-20 2010-12-02 Sony Corp 固体撮像装置とその製造方法および撮像装置
JP5172819B2 (ja) * 2009-12-28 2013-03-27 株式会社東芝 固体撮像装置
JP5663925B2 (ja) * 2010-03-31 2015-02-04 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2012169530A (ja) * 2011-02-16 2012-09-06 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP5810551B2 (ja) * 2011-02-25 2015-11-11 ソニー株式会社 固体撮像装置、および、その製造方法、電子機器
JP2013033864A (ja) * 2011-08-02 2013-02-14 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008507152A (ja) * 2004-07-19 2008-03-06 マイクロン テクノロジー インコーポレイテッド 格子界面を有する画素セル
JP2011222708A (ja) * 2010-04-08 2011-11-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2011222900A (ja) * 2010-04-14 2011-11-04 Hamamatsu Photonics Kk 固体撮像装置
WO2012117931A1 (ja) * 2011-03-02 2012-09-07 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
JP2013065688A (ja) * 2011-09-16 2013-04-11 Sony Corp 固体撮像素子および製造方法、並びに電子機器

Also Published As

Publication number Publication date
JP7014260B2 (ja) 2022-02-01
JP2020167421A (ja) 2020-10-08
JP7290185B2 (ja) 2023-06-13
JP7040510B2 (ja) 2022-03-23
JP6641605B2 (ja) 2020-02-05
JP2018093234A (ja) 2018-06-14
JP2022075774A (ja) 2022-05-18

Similar Documents

Publication Publication Date Title
US11277578B2 (en) Solid-state imaging device with uneven structures and method for manufacturing the same, and electronic apparatus
CN109728014B (zh) 摄像装置
JP7290185B2 (ja) 光検出装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220221

R151 Written notification of patent or utility model registration

Ref document number: 7040510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151