JP7003412B2 - Conductive substrate and its manufacturing method - Google Patents
Conductive substrate and its manufacturing method Download PDFInfo
- Publication number
- JP7003412B2 JP7003412B2 JP2017018677A JP2017018677A JP7003412B2 JP 7003412 B2 JP7003412 B2 JP 7003412B2 JP 2017018677 A JP2017018677 A JP 2017018677A JP 2017018677 A JP2017018677 A JP 2017018677A JP 7003412 B2 JP7003412 B2 JP 7003412B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ground layer
- ground
- substrate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Waveguides (AREA)
- Structure Of Printed Boards (AREA)
Description
本開示は、導電基板およびその製造方法に関する。 The present disclosure relates to a conductive substrate and a method for manufacturing the same.
従来から、導電層を備えた導電基板に関する種々の技術が提案されている。例えば、特許文献1では、高周波信号を伝送する信号層と、信号層との間の特性インピーダンスを整合させるグランド層とを備えた配線基板が開示されている。
Conventionally, various techniques related to a conductive substrate provided with a conductive layer have been proposed. For example,
高周波信号を少ない損失で伝送するため、導電層の厚みは厚いことが望ましい。しかしながら、導電層の厚みが厚いことで、導電層の応力が大きくなり、導電層の剥離が生じる虞がある。具体的には、従来は、導電層の端部が凹凸を有しない形状に形成されていたため、導電層の端部において導電層の応力を緩和することができず、端部から先に導電層の剥離が進行する虞があった。 In order to transmit high frequency signals with little loss, it is desirable that the conductive layer is thick. However, if the thickness of the conductive layer is large, the stress of the conductive layer becomes large, and there is a possibility that the conductive layer may be peeled off. Specifically, conventionally, since the end portion of the conductive layer is formed in a shape having no unevenness, the stress of the conductive layer cannot be relaxed at the end portion of the conductive layer, and the conductive layer is formed first from the end portion. There was a risk that the peeling would proceed.
本開示は、以上の点を考慮してなされたものであり、導電層の剥離を抑制することができる導電基板およびその製造方法を提供することを目的とする。 The present disclosure has been made in consideration of the above points, and an object of the present invention is to provide a conductive substrate capable of suppressing peeling of a conductive layer and a method for manufacturing the same.
上記の課題を解決するために、本開示の一態様では、
第1面及び前記第1面と反対の第2面を有する基板と、
前記第1面上に位置する信号層と、
間隔を空けて前記信号層に隣り合うように前記第1面上に位置し、前記信号層に面しない端部の少なくとも一部の範囲にわたって前記第1面に沿った面方向に突出した複数の凸部を有するグランド層と、を備える、導電基板が提供される。
In order to solve the above problems, in one aspect of the present disclosure,
A substrate having a first surface and a second surface opposite to the first surface,
The signal layer located on the first surface and
A plurality of partitions located on the first surface so as to be adjacent to the signal layer and projecting in the plane direction along the first surface over at least a part of the end not facing the signal layer. Provided is a conductive substrate comprising a ground layer having a protrusion.
前記複数の凸部は、前記グランド層の前記信号層に面しない端部に沿って周期的に位置していてもよい。 The plurality of protrusions may be periodically located along an end of the ground layer that does not face the signal layer.
前記グランド層の前記信号層に面しない端部は、前記グランド層の外端部であってもよい。 The end portion of the ground layer that does not face the signal layer may be the outer end portion of the ground layer.
前記グランド層に、前記第1面と交差する方向の貫通孔が設けられており、
前記グランド層の前記信号層に面しない端部は、前記貫通孔の内端部であってもよい。
The ground layer is provided with a through hole in a direction intersecting the first surface.
The end of the ground layer that does not face the signal layer may be the inner end of the through hole.
前記グランド層は、前記面方向に間隔を空けて前記信号層に隣り合うように前記第1面上に位置する第1グランド層を有してもよい。 The ground layer may have a first ground layer located on the first surface so as to be adjacent to the signal layer at intervals in the plane direction.
前記グランド層は、前記第1面と交差する方向のうち、第1方向に間隔を空けて前記信号層に隣り合うように前記第1面上に位置する第2グランド層を有してもよい。 The ground layer may have a second ground layer located on the first surface so as to be adjacent to the signal layer at intervals in the first direction among the directions intersecting with the first surface. ..
前記グランド層は、前記第1面と交差する方向のうち、前記第1方向と反対の第2方向に間隔を空けて前記信号層に隣り合うように前記第1面上に位置する第3グランド層を有してもよい。 The ground layer is located on the first surface so as to be adjacent to the signal layer at intervals in the second direction opposite to the first direction in the direction intersecting with the first surface. It may have a layer.
前記第1方向において間隔を空けて前記第2グランド層に隣り合うように前記第1面上に位置し、端部の少なくとも一部の範囲にわたって前記面方向に突出した複数の凸部を有する第4グランド層を更に備えてもよい。 A second that is located on the first surface so as to be adjacent to the second ground layer at intervals in the first direction and has a plurality of protrusions protruding in the surface direction over at least a part of the end portion. 4 A ground layer may be further provided.
前記第1面から前記第2面まで前記基板を貫通し、前記信号層に接続された貫通電極を更に備えてもよい。 A through electrode that penetrates the substrate from the first surface to the second surface and is connected to the signal layer may be further provided.
前記第1面上に位置し、前記信号層に接続されたキャパシタを更に備えてもよい。 A capacitor located on the first surface and connected to the signal layer may be further provided.
前記グランド層上に位置する第1絶縁層を更に備えてもよい。 A first insulating layer located on the ground layer may be further provided.
前記第1絶縁層は、前記複数の凸部間の間隙を通して前記基板側において前記グランド層に接する面に接していてもよい。 The first insulating layer may be in contact with a surface in contact with the ground layer on the substrate side through a gap between the plurality of convex portions.
前記基板側において前記グランド層に接する面は、前記基板の前記第1面であってもよい。 The surface in contact with the ground layer on the substrate side may be the first surface of the substrate.
前記基板側において前記グランド層に接する面は、前記基板の前記第1面と前記グランド層との間に位置する第2絶縁層の表面であってもよい。 The surface in contact with the ground layer on the substrate side may be the surface of the second insulating layer located between the first surface of the substrate and the ground layer.
本開示の他の一態様では、
第1面及び前記第1面と反対の第2面を有する基板を準備する工程と、
前記第1面上に信号層を形成する工程と、
前記第1面上に、前記信号層に面しない端部の少なくとも一部の範囲にわたって前記第1面に沿った面方向に突出した複数の凸部を有するグランド層を、間隔を空けて前記信号層に隣り合うように形成する工程と、を備える、導電基板の製造方法が提供される。
In another aspect of the present disclosure,
A step of preparing a substrate having a first surface and a second surface opposite to the first surface, and
The step of forming a signal layer on the first surface and
A ground layer having a plurality of protrusions projecting in a plane direction along the first surface over at least a part of an end portion not facing the signal layer on the first surface is spaced apart from the signal. Provided is a method for manufacturing a conductive substrate, comprising a step of forming the layers adjacent to each other.
本開示によれば、導電層の剥離を抑制することができる。 According to the present disclosure, peeling of the conductive layer can be suppressed.
以下、本開示の実施形態に係る導電基板の構成及びその製造方法について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態に限定して解釈されるものではない。また、本明細書において、「基板」、「基材」、「シート」や「フィルム」など用語は、呼称の違いのみに基づいて、互いから区別されるものではない。例えば、「基板」や「基材」は、シートやフィルムと呼ばれ得るような部材も含む概念である。更に、本明細書において用いる、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。また、本実施形態で参照する図面において、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。 Hereinafter, the configuration of the conductive substrate and the method for manufacturing the conductive substrate according to the embodiment of the present disclosure will be described in detail with reference to the drawings. It should be noted that the embodiments shown below are examples of the embodiments of the present disclosure, and the present disclosure is not construed as being limited to these embodiments. Further, in the present specification, terms such as "board", "base material", "sheet" and "film" are not distinguished from each other based only on the difference in names. For example, "base material" and "base material" are concepts including members that can be called sheets or films. Furthermore, the terms such as "parallel" and "orthogonal" and the values of length and angle used in the present specification to specify the shape and geometric conditions and their degrees are bound by a strict meaning. Instead, the interpretation shall be made to include the range in which similar functions can be expected. Further, in the drawings referred to in the present embodiment, the same parts or parts having similar functions may be designated by the same reference numerals or similar reference numerals, and the repeated description thereof may be omitted. Further, the dimensional ratio of the drawing may differ from the actual ratio for convenience of explanation, or a part of the configuration may be omitted from the drawing.
導電基板10
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る導電基板の構成について説明する。本実施形態の導電基板は、例えば、高周波信号を伝送するインターポーザ基板などに用いることができる。図1は、本実施形態による導電基板10を示す断面図である。図2は、本実施形態による導電基板10を示す図1のII-II断面図である。図3は、本実施形態による導電基板10を示す平面図である。
Hereinafter, embodiments of the present disclosure will be described. First, the configuration of the conductive substrate according to this embodiment will be described. The conductive substrate of this embodiment can be used, for example, as an interposer substrate for transmitting a high frequency signal. FIG. 1 is a cross-sectional view showing a
図1乃至図3に示すように、導電基板10は、基板12と、貫通電極22と、第1配線構造部30と、第2配線構造部40と、有機層26とを備える。以下、導電基板10の各構成要素について説明する。
As shown in FIGS. 1 to 3, the
(基板12)
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14まで貫通する複数の貫通孔20が設けられている。
(Board 12)
The
基板12は、一定の絶縁性を有する無機材料を含んでいる。例えば、基板12は、ガラス基板、石英基板、サファイア基板、樹脂基板、シリコン基板、炭化シリコン基板、アルミナ(Al2O3)基板、窒化アルミ(AlN)基板、酸化ジリコニア(ZrO2)基板など、又は、これらの基板が積層されたものである。基板12は、アルミニウム基板、ステンレス基板など、導電性を有する材料から構成された基板を部分的に含んでいてもよい。
The
基板12で用いるガラスの例としては、無アルカリガラスなどを挙げることができる。無アルカリガラスとは、ナトリウムやカリウムなどのアルカリ成分を含まないガラスである。無アルカリガラスは、例えば、アルカリ成分の代わりにホウ酸を含む。また、無アルカリガラスは、例えば、酸化カルシウムや酸化バリウムなどのアルカリ土類金属酸化物を含む。
Examples of the glass used in the
図1に示す例において、基板12に形成された貫通孔20は、基板12の第1面13及び第2面14から基板12の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有している。しかしながら、貫通孔20の形状が特に限られることはない。例えば、貫通孔20の側壁21は、基板12の第1面13の法線方向に沿って広がっていてもよい。また、側壁21の一部が湾曲していてもよい。
In the example shown in FIG. 1, the through
(貫通電極22)
貫通電極22は、貫通孔20の内部に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通孔20の内部には、貫通電極22が存在しない空間がある。すなわち、貫通電極22は、いわゆるコンフォーマルビアである。なお、図1の例において、貫通孔20の内部の空間は、貫通電極22の内側に位置する有機層26で埋められている。
(Through Silicon Via 22)
The through
貫通電極22が導電性を有する限りにおいて、貫通電極22の構成は特には限定されない。例えば、貫通電極22は、導電性を有する単一の層から構成されていてもよく、若しくは、導電性を有する複数の層を含んでいてもよい。また、貫通電極22は、貫通孔20の側壁21側から中心側へ順に並ぶシード層およびめっき層を含んでいてもよい。この場合、貫通孔20の側壁21とシード層との間に中間層を設けてもよい。中間層を構成する材料としては、例えば、チタン、チタン窒化物、モリブデン、モリブデン窒化物、タンタル、タンタル窒化物等、又はこれらを積層したものを用いることができる。中間層は、例えば、蒸着法やスパッタリング法などの物理成膜法で形成される。中間層は、例えば、側壁21に対するシード層やめっき層の密着性を高めるという役割を果たす。また、中間層は、シード層又はめっき層に含まれる金属元素が貫通孔20の側壁21を介して基板12の内部に拡散することを抑制するという役割を果たしてもよい。
As long as the through
有機層26は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。有機層26の有機材料としては、ポリイミド、エポキシなどを用いることができる。誘電正接の小さい有機材料を用いて有機層26を構成することにより、貫通電極22を通るべき電気信号の一部が有機層26を通ってしまうことを抑制することができる。これにより、導電基板10の帯域を高周波側に広げることができる。
The
(第1配線構造部30)
次に、第1配線構造部30について説明する。第1配線構造部30は、基板12の第1面13側に電気的な回路を構成するよう第1面13側に設けられた導電層や絶縁層などの層を有する。図1の例において、第1配線構造部30は、第1面第1導電層31を有する。
(1st wiring structure part 30)
Next, the first
〔第1面第1導電層31〕
第1面第1導電層31は、基板12の第1面13上に位置する、導電性を有する層である。第1面第1導電層31は、貫通電極22に接続されている。第1面第1導電層31は、信号線とグランドを同一面に設置したコプレナー線路を有する。具体的には、図2および図3に示すように、コプレナー線路は、信号層311と、第1グランド層の一例であるグランド層312とを有する。
[First surface, first conductive layer 31]
The first surface first
〔信号層311〕
より具体的には、図1乃至図3に示すように、信号層311は、一部の第1面第1導電層31によって構成されている。信号層311は、高周波信号などの電気信号を伝送する。なお、高周波信号としては、例えば、0.1GHz以上の電気信号が挙げられる。信号層311は、第1面13上に位置し、第1面13に沿った面方向の一例として、図1の延伸方向D11に延びている。図1の例において、信号層311は、延伸方向D11の一端において1つの貫通電極22に接続され、延伸方向D11の他端において他の1つの貫通電極22に接続されている。
[Signal layer 311]
More specifically, as shown in FIGS. 1 to 3, the
信号層311の厚みは、5μm以上であることが好ましい。信号層311の厚みを5μm以上とすることで、信号層311の導体抵抗損を少なくすることができるので、信号の伝送損失を抑制することができる。信号層311の厚みは、20μm以下であることがより好ましい。信号層311の厚みを20μm以下とすることで、第1面13との間での界面応力を抑制することができるので、信号層311の剥離を抑制することができる。
The thickness of the
図3において符号Wで示される延伸方向D11に直交する幅方向D12の信号層311の寸法すなわち配線幅Wは、300μm以下であってもよい。
In FIG. 3, the dimension of the
〔グランド層312〕
図1乃至図3に示すように、グランド層312は、一部の第1面第1導電層31によって構成されている。グランド層312は、接地電位などの基準電位に接続され、信号層311との間の特性インピーダンスを制御する。グランド層312は、第1面13に沿った面方向の一例である幅方向D12に間隔を空けて信号層311に隣り合うように第1面13上に位置している。グランド層312は、信号層311よりも大きい総面積を有する。図3の例において、グランド層312は、信号層311を幅方向D12の両方から挟み込むような形状を有している。信号層311との間の特性インピーダンスを所望の値に制御するため、グランド層312は、信号層311との間に幅方向D12の所定の間隔dを有している。
[Grand layer 312]
As shown in FIGS. 1 to 3, the
グランド層312は、信号層311に面しない端部の少なくとも一部の範囲にわたって面方向に突出した複数の凸部312aを有する。図3の例において、凸部312aは、信号層311に面するグランド層312の内端部312bと反対の外端部312cから、幅方向D12における信号層311と反対の方向すなわち外方に突出している。
The
また、図3の例において、凸部312aは、幅方向D12に平行な長辺と、延伸方向D11に平行な短辺とを有する長方形状を有している。例えば、凸部312aの長辺は、200μm、短辺は、100μmであってもよい。
Further, in the example of FIG. 3, the
また、図3の例において、凸部312aは、グランド層312の外端部312cにわたって周期的に位置する。すなわち、凸部312aは、延伸方向D11に一定の間隔を空けて位置している。言い換えれば、グランド層312は、周期的に位置された複数の凸部312aによる櫛歯形状を有している。隣接する凸部312a間の間隙部の寸法は、例えば、30μm以上であってもよい。凸部312a間の間隙部の寸法を30μm以上とすることで、レジストを用いて間隙部を高い寸法精度で形成することができるので、凸部312aの寸法誤差を抑制することができる。
Further, in the example of FIG. 3, the
図1および図3に示すように、信号層311およびグランド層312を含めた第1面第1導電層31は、シード層221と、めっき層222とを有する。シード層221は、基板12の第1面13上に位置する。めっき層222は、シード層221上に位置する。
As shown in FIGS. 1 and 3, the first surface first
シード層221は、電解めっき処理によってめっき層222を形成する電解めっき工程の際に、めっき液中の金属イオンを析出させてめっき層222を成長させるための土台となる、導電性を有する層である。シード層221の材料としては、銅などの導電性を有する材料を用いることができる。シード層221の材料は、めっき層222の材料と同一であってもよく、異なっていてもよい。例えば、シード層221は、チタンと銅を順に積層した積層膜や、クロムなどであってもよい。シード層221は、例えば、スパッタリング法、蒸着法、無電解めっき法などによって形成してもよい。
The
めっき層222は、めっき処理によって形成される、導電性を有する層である。めっき層222は、銅を含有する。めっき層222は、銅と、銅以外の金属、例えば、金、銀、白金、ロジウム、スズ、アルミニウム、ニッケル、クロムとの合金を含有していてもよく、または、銅と銅以外の金属とを積層したものであってもよい。
The
(第2配線構造部40)
次に、第2配線構造部40について説明する。第2配線構造部40は、基板12の第2面14側に電気的な回路を構成するよう第2面14側に設けられた導電層や絶縁層などの層を有する。図1の例において、第2配線構造部40は、第2面第1導電層41を有する。
(Second wiring structure part 40)
Next, the second
〔第2面第1導電層41〕
第2面第1導電層41は、基板12の第2面14上に位置する、導電性を有する層である。第2面第1導電層41は、貫通電極22に接続されていてもよい。また、第2面第1導電層41は、貫通電極22や第1面第1導電層31と同様に、基板12の第2面14上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第2面第1導電層41を構成する材料は、貫通電極22を構成する材料と同様である。
[Second surface, first conductive layer 41]
The second surface first
導電基板10の製造方法
以下、導電基板10の製造方法の一例について、図4乃至図13を参照して説明する。
Manufacturing Method of
(貫通孔形成工程)
図4は、本実施形態による導電基板10の製造方法を示す断面図である。まず、基板12を準備する。次に、第1面13および第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図4に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
(Through hole forming process)
FIG. 4 is a cross-sectional view showing a method of manufacturing the
なお、基板12にレーザを照射することによって基板12に貫通孔20を形成してもよい。この場合、レジスト層は設けられていなくてもよい。レーザ加工のためのレーザとしては、エキシマレーザ、Nd:YAGレーザ、フェムト秒レーザ等を用いることができる。Nd:YAGレーザを採用する場合、波長が1064nmの基本波、波長が532nmの第2高調波、波長が355nmの第3高調波等を用いることができる。
The through
また、レーザ照射とウェットエッチングを適宜組み合わせることもできる。具体的には、まず、レーザ照射によって基板12のうち貫通孔20が形成されるべき領域に変質層を形成する。続いて、基板12をフッ化水素などに浸漬して、変質層をエッチングする。これによって、基板12に貫通孔20を形成することができる。その他にも、基板12に研磨材を吹き付けるブラスト処理によって基板12に貫通孔20を形成してもよい。
Further, laser irradiation and wet etching can be appropriately combined. Specifically, first, the altered layer is formed in the region of the
第1面13側及び第2面14側の両方から基板12を加工することにより、図4に示す、基板12の厚み方向の中央部に向かうにつれて幅が小さくなる形状を有する貫通孔20を形成することができる。
By processing the
(貫通電極、信号層、およびグランド層の形成工程)
図5は、図4に続く本実施形態による導電基板10の製造方法を示す断面図である。貫通孔20を形成した後、図5に示すように、貫通孔20の側壁21に貫通電極22を形成する。具体的には、スパッタリング法、蒸着法、無電解めっき法などによって、基板12の第1面13上、第2面14及び側壁21上にシード層221を形成する。
(Steps for forming through electrodes, signal layers, and ground layers)
FIG. 5 is a cross-sectional view showing a method of manufacturing the
図6は、図5に続く本実施形態による導電基板10の製造方法を示す断面図である。図7は、図5に続く本実施形態による導電基板10の製造方法を示す図6のVII‐VII断面図である。シード層21を形成した後、図6および図7に示すように、シード層221上に部分的にレジスト層37を形成する。
FIG. 6 is a cross-sectional view showing a method of manufacturing the
図8は、図6および図7に続く本実施形態による導電基板10の製造方法を示す断面図である。図9は、図6および図7に続く本実施形態による導電基板10の製造方法を示す図8のIX-IX断面図である。レジスト層37を形成した後、図8および図9に示すように、レジスト層37をマスクとした電解めっきにより、レジスト層37によって覆われていないシード層221上にめっき層222を形成する。
FIG. 8 is a cross-sectional view showing a method of manufacturing the
図10は、図8および図9に続く本実施形態による導電基板10の製造方法を示す断面図である。図11は、図8および図9に続く本実施形態による導電基板10の製造方法を示す図10のXI-XI断面図である。めっき層222を形成した後、図10および図11に示すように、レジスト層37を除去する。
FIG. 10 is a cross-sectional view showing a method of manufacturing the
図12は、図10および図11に続く本実施形態による導電基板10の製造方法を示す断面図である。図13は、図10および図11に続く本実施形態による導電基板10の製造方法を示す図12のXIII-XIII断面図である。レジスト層37を除去した後、図10および図11に示すように、シード層221のうちレジスト層37が形成されていた部分を、ウェットエッチングにより除去する。
FIG. 12 is a cross-sectional view showing a method of manufacturing the
以上の工程により、貫通電極22と、信号層311およびグランド層312を含む第1面第1導電層31と、第2面第1導電層41とを形成することができる。なお、めっき層222をアニールする工程を実施してもよい。
Through the above steps, the through silicon via 22, the first surface first
以下、本実施の形態によってもたらされる作用について説明する。 Hereinafter, the action brought about by this embodiment will be described.
図2および図3に示したように、本実施形態の導電基板10は、グランド層312の外端部312cに複数の凸部312aを有する。ここで、信号層311による信号の伝送損失を抑制するには、信号層311の厚みを厚くすることが好ましい。信号層311の厚みを厚くする場合、信号層311と同一工程で形成されるグランド層312の厚みも厚くなる。もし、グランド層312の凸部312a間の間隙が存在しない形状のグランド層を厚く形成した場合、基板12の第1面13に対するグランド層の界面応力が大きくなることで、グランド層の外端部においてグランド層の剥離が生じる虞がある。
As shown in FIGS. 2 and 3, the
これに対して、本実施形態によれば、グランド層312の形状を外端部312cに凸部312aを有する形状とすることで、凸部312a間の間隙すなわち切欠き若しくは凹部によって、界面応力を緩和することができる。これにより、外端部312cにおけるグランド層312の剥離を抑制することができる。
On the other hand, according to the present embodiment, the shape of the
また、本実施形態では、信号層311に面するグランド層312の内端部312bには凸部312aを設けていない。これにより、図3に示すように、グランド層312が、信号層311のとの間に特性インピーダンスを制御するための好適な間隔dを確保することができる。
Further, in the present embodiment, the
(第1の変形例)
次に、第1グランド層と第2グランド層とを有するグランド層と、導電層と、第1絶縁層と、第2絶縁層とを備えた第1の変形例について説明する。
(First modification)
Next, a first modification having a ground layer having a first ground layer and a second ground layer, a conductive layer, a first insulating layer, and a second insulating layer will be described.
図14は、本実施形態の第1の変形例による導電基板10を示す断面図である。図15は、本実施形態の第1の変形例による導電基板10を示す図14のXV-XV断面図である。図16は、本実施形態の第1の変形例による導電基板10を示す図15のXVI-XVI断面図である。図17は、本実施形態の第1の変形例による導電基板10を示す図15のXVII-XVII断面図である。
FIG. 14 is a cross-sectional view showing the
(第1配線構造部30)
第1の変形例における第1配線構造部30は、図1の例で説明した第1面第1導電層31に加え、更に、第2グランド層の一例である第1面第2導電層33と、第1面第1有機層34と、導電層の一例である第1面第3導電層35と、第1面第2有機層36とを有する。第1面第1有機層34は、グランド層312にとって第1絶縁層の一例であり、第1面第2有機層36にとって第2絶縁層の一例である。第1面第2有機層36は、第1面第2導電層33にとって第1絶縁層の一例である。
(1st wiring structure part 30)
The first
〔第1面第2導電層33〕
第1面第2導電層33は、第1面13に交差する方向のうち、第1方向の一例である図14の上方向D31に間隔を空けて信号層311に隣り合うように第1面13上に位置する、導電性を有する層である。第1面第2導電層33は、信号層311との間の特性インピーダンスを制御する第2グランド層として機能する。
[First surface, second conductive layer 33]
The first surface and the second
第1面第2導電層33は、第1面第1有機層34上に位置する。第1面第2導電層33の厚みは、第1面第1導電層31の厚みと同一であってもよく、異なっていてもよい。
The first surface second
図15および図17に示すように、第1面第2導電層33は、幅方向D12の外端部33bに、幅方向D12の外方に突出した複数の凸部33aを有する。凸部33aは、延伸方向D11に沿って外端部33bに周期的に位置している。第1面第2導電層33の凸部33aの寸法は、グランド層312の凸部312aの寸法と同一であってもよく、異なっていてもよい。
As shown in FIGS. 15 and 17, the first surface second
第1面第2導電層33は、貫通電極22や第1面第1導電層31と同様に、第1面第1有機層34上に順に積層されたシード層及びめっき層を含んでいてもよい。第1面第2導電層33を構成する材料は、貫通電極22や第1面第1導電層31を構成する材料と同様である。
Similar to the through silicon via 22 and the first surface first
〔第1面第1有機層34〕
第1面第1有機層34は、第1面13上または第1面第1導電層31上に位置し、有機材料を含み、且つ絶縁性を有する層である。
[First surface, first organic layer 34]
The first surface first
第1面第1有機層34およびその他の有機層36、42、44は、好ましくは0.003以下、より好ましくは0.002以下、更に好ましくは0.001以下の誘電正接を有する有機材料を含む。有機層34、36、42、44の有機材料としては、ポリイミド、エポキシ樹脂などを用いることができる。誘電正接の小さい有機材料を用いて有機層34を構成することにより、信号層311を通るべき電気信号の一部が有機層34、36、42、44を通ってしまうことを抑制することができる。これにより、導電基板10の帯域を高周波側に広げることができる。
The first
なお、有機層34、36、42、44は、例えば、有機材料を含有する感光性フィルムを用いた露光処理および現像処理によって形成してもよく、または、有機材料を含有する液をスピンコートで塗布し、乾燥させることによって形成してもよい。
The
図16に示すように、グランド層312の凸部312a間の第1面第2導電層33の側壁には、第1面第1有機層34が接している。また、第1面第1有機層34は、凸部312a間の間隙を通して、基板12側においてグランド層312に接する第1面13に接している。
As shown in FIG. 16, the first surface first
〔第1面第3導電層35〕
第1面第3導電層35は、第1面13に交差する第1方向の一例である図14の上方向D31に間隔を空けて第1面第2導電層33すなわち第2グランド層に隣り合うように基板12上に位置する層である。第1面第3導電層35は、第4グランド層として機能してもよい。
[First surface, third conductive layer 35]
The first surface third
第1面第3導電層35は、第1面第2有機層36上に位置する。第1面第3導電層35の厚みは、第1面第1導電層31の厚みと同じであってもよく、異なっていてもよい。
The first surface third
第1面第2導電層33と同様に、第1面第3導電層35は、幅方向D12の外端部35bに、幅方向D12の外方に突出した複数の凸部35aを有する。凸部35aは、延伸方向D11に沿って外端部35bに周期的に位置している。第1面第3導電層35の凸部35aの寸法は、グランド層312の凸部312aの寸法と同一であってもよく、異なっていてもよい。
Similar to the first surface second
第1面第3導電層35は、貫通電極22や第1面第1導電層31と同様に、順に積層されたシード層及びめっき層を含んでいてもよい。第1面第3導電層35を構成する材料は、貫通電極22や第1面第1導電層31を構成する材料と同様である。
The first surface third
〔第1面第2有機層36〕
第1面第2有機層36は、第1面第1有機層34上及び第1面第3導電層35上に位置し、有機材料を含み、且つ絶縁性を有する層である。
[First surface, second organic layer 36]
The first surface second
図17に示すように、第1面第2導電層33の凸部33a間の第1面第2導電層33の側壁には、第1面第2有機層36が接している。また、第1面第2有機層36は、凸部33a間の間隙を通して、基板12側において第1面第2導電層33に接する第1面第1有機層34の表面に接している。
As shown in FIG. 17, the first surface second
(第2配線構造部40)
第2の変形例における第2配線構造部40は、図1の例で説明した第2面第1導電層41に加え、更に、第2面第1有機層42と、第2面第2電極層43と、第2面第2有機層44と、第2面第3電極層45とを備える。
(Second wiring structure part 40)
The second
〔第2面第1有機層42〕
第2面第1有機層42は、第2面第1導電層41上及び基板12の第2面14上に位置し、有機材料を含み、且つ絶縁性を有する層である。
[Second surface, first organic layer 42]
The second surface first
〔第2面第2電極層43〕
第2面第2電極層43は、第2面第1導電層41上または第2面第1有機層42上に位置する、導電性を有する層である。第2面第2電極層43は、第2面第1導電層41と同様に、第2面第1有機層42上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第2面第2電極層43を構成する材料は、第2面第1導電層41を構成する材料と同様である。
[Second surface, second electrode layer 43]
The second surface
〔第2面第2有機層44〕
第2面第2有機層44は、第2面第1有機層42および第2面第2電極層43上に位置し、有機材料を含み、且つ絶縁性を有する層である。
[Second surface, second organic layer 44]
The second surface second
〔第2面第3電極層45〕
第2面第3電極層45は、第2面第2電極層43上または第2面第2有機層44上に位置する、導電性を有する層である。第2面第3電極層45は、第2面第2有機層44上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第2面第3電極層45を構成する材料は、第2面第1導電層41を構成する材料と同様である。
[Second surface, third electrode layer 45]
The second surface
図14および図15に示すように、第1の変形例では、グランド層312と、第1面第2導電層33と、第1面第3導電層35との3つの導電層が、第1面第1有機層34および第1面第2有機層36を間に挟んで厚み方向D3で重なり合っている。導電層312、33、35が重なり合っていることで、導電層312、33、35の端部において、導電層312、33、35の厚みや導電層312、33、35と有機層34、36との熱膨張率差に起因する界面応力が大きくなり、導電層312、33、35の剥離が生じる虞がある。
As shown in FIGS. 14 and 15, in the first modification, the
これに対して、第1の変形例では、各導電層3121、33、35の外端部に凸部312a、33a、35aが設けられているので、界面応力を緩和することができ、各導電層312、33、35の剥離を抑制することができる。
On the other hand, in the first modification, since the
また、第1の変形例では、グランド層312の凸部312aの側壁において、グランド層312と、グランド層312を覆う第1面第1有機層34との接触面積が大きくなっている。これにより、グランド層312と第1面第1有機層34との接着力を大きくすることができるので、グランド層312の剥離を更に効果的に抑制することができる。
Further, in the first modification, the contact area between the
また、第1の変形例では、グランド層312の凸部312a間を通して第1面第1有機層34が基板12の第1面13に接しているため、第1面第1有機層34と第1面13との接触面積が大きくなっている。これにより、第1面第1有機層34と第1面13との接着力を大きくすることができるので、第1面第1有機層34と第1面13とに挟まれたグランド層312の剥離を更に効果的に抑制することができる。
Further, in the first modification, since the first surface first
また、第1の変形例では、第1面第2導電層33の凸部33aの側壁において、第1面第2導電層33と、第1面第2導電層33を覆う第1面第2有機層36との接触面積が大きくなっている。これにより、第1面第2導電層33と第1面第2有機層36との接着力を大きくすることができるので、第1面第2導電層33の剥離を更に効果的に抑制することができる。
Further, in the first modification, in the side wall of the
また、第1の変形例では、第1面第2導電層33の凸部33a間を通して第1面第2有機層36が第1面第1有機層34の表面に接しているため、第1面第1有機層34と第1面第2有機層36との接触面積が大きくなっている。これにより、第1面第1有機層34と第1面第2有機層36との接着力を大きくすることができるので、第1面第1有機層34と第1面第2有機層36とに挟まれた第1面第2導電層33の剥離を更に効果的に抑制することができる。
Further, in the first modification, since the first surface second
(第2の変形例)
次に、第2導電層に貫通孔が設けられた第2の変形例について説明する。図18は、本実施形態の第2の変形例による導電基板10を示す平面図である。
(Second modification)
Next, a second modification in which the second conductive layer is provided with a through hole will be described. FIG. 18 is a plan view showing the
図18に示すように、第2の変形例においては、第1面第2導電層33に、図18の紙面垂直方向である厚み方向D3の貫通孔33dが設けられている。
As shown in FIG. 18, in the second modification, the first surface second
第2の変形例によれば、第1面第2導電層33に貫通孔33dを設けることで、第1面第2導電層33と第1面第2有機層36との接触面積と、第1面第1有機層34と第1面第2有機層36とを接触面積とを大きくすることができる。また、第1面第1有機層34に発生したガスを、貫通孔33dを通して逃がすことができるので、第1面第1有機層34と第1面第2導電層33との界面に溜まったガスによって第1面第2導電層33に上方D31への応力がかかることを抑制できる。これにより、第1面第2導電層33の剥離を更に効果的に抑制することができる。
According to the second modification, by providing the through
なお、貫通孔は、第1面第3導電層35に設けてもよい。第1面第3導電層35に貫通孔を設けることで、第1面第3導電層35の剥離を更に有効に抑制することができる。
The through hole may be provided in the first surface third
(第3の変形例)
次に、第2導電層の貫通孔の端部に凸部が設けられた第3の変形例について説明する。図19は、本実施形態の第3の変形例による導電基板10を示す拡大平面図である。
(Third modification example)
Next, a third modification in which a convex portion is provided at the end of the through hole of the second conductive layer will be described. FIG. 19 is an enlarged plan view showing the
図19に示すように、第3の変形例の導電基板10は、第1面第2導電層33に設けられた貫通孔33dの内端部33eに、第1面13に沿った面方向に突出した複数の凸部33aを有する。
As shown in FIG. 19, the
第3の変形例によれば、貫通孔33dの内端部33eにも凸部33aを設けることで、第1面第2導電層33と第1面第2有機層36との接触面積を更に大きくすることができる。これにより、第1面第2導電層33の剥離を更に効果的に抑制することができる。
According to the third modification, by providing the
(第4の変形例)
次に、第1面第2導電層33がコプレナー線路を構成する第4の変形例について説明する。図20は、本実施形態の第4の変形例による導電基板10を示す断面図である。図21は、本実施形態の第4の変形例による導電基板10を示す図20のXXI-XXI断面図である。
(Fourth modification)
Next, a fourth modification in which the first surface second
第1の変形例では、基板12上の3層の導電層31、33、35のうち、第1面第1導電層31がコプレナー線路を構成する例について説明した。これに対して、第4の変形例では、第1面第2導電層33がコプレナー線路を構成する。
In the first modification, an example in which the first surface first
具体的には、図20および図21に示すように、第1面第2導電層33は、信号層331と、幅方向D12に間隔を空けて信号層331に隣り合うグランド層332とを有する。図20に示すように、信号層331は、第1面第1有機層34を貫通して貫通電極22に接続されている。図21に示すように、グランド層332の外端部には、幅方向D12の外方に向かって突出する複数の凸部332aが、図21の紙面垂直方向である延伸方向D11に沿って周期的に位置している。
Specifically, as shown in FIGS. 20 and 21, the first surface second
第1面第1導電層31は、第1面13に交差する第2方向の一例である下方向に間隔を空けて信号層331に隣り合うように第1面13上に位置する第3グランド層として機能してもよい。第1面第3導電層35は、第2グランド層として機能してもよい。
The first surface, the first
第4の変形例によれば、第1面第2導電層33がコプレナー線路を構成した場合においても、凸部332aによってグランド層332の剥離を抑制することができる。
According to the fourth modification, even when the first surface second
(第5の変形例)
次に、第1面第3導電層35がコプレナー線路を構成する第5の変形例について説明する。図22は、本実施形態の第5の変形例による導電基板10を示す断面図である。図23は、本実施形態の第5の変形例による導電基板10を示す図22のXXIII-XXIII断面図である。
(Fifth variant)
Next, a fifth modification in which the first surface third
第5の変形例では、第1面第3導電層35がコプレナー線路を構成する。具体的には、図22および図23に示すように、第1面第3導電層35は、信号層351と、幅方向D12に間隔を空けて信号層351に隣り合うグランド層352とを有する。図22に示すように、信号層351は、第1面第1有機層34および第1面第2有機層36を貫通して貫通電極22に接続されている。図23に示すように、グランド層352の外端部には、幅方向D12の外方に向かって突出する複数の凸部352aが、図23の紙面垂直方向である延伸方向D11に沿って周期的に位置している。
In the fifth modification, the first surface third
第5の変形例によれば、第1面第3導電層35がコプレナー線路を構成した場合においても、凸部352aによってグランド層352の剥離を抑制することができる。
According to the fifth modification, even when the first surface third
(第6の変形例)
次に、絶縁層を介して信号線の表裏をグランド面で挟むストリップ線路を有する第6の変形例について説明する。図24は、本実施形態の第6の変形例による導電基板10を示す断面図である。
(Sixth modification)
Next, a sixth modification having a strip line having the front and back surfaces of the signal line sandwiched between the ground planes via the insulating layer will be described. FIG. 24 is a cross-sectional view showing the
これまでは、基板12上の3層の導電層31、33、35のいずれかがコプレナー線路を構成する例について説明した。これに対して、第6の変形例では、基板12上の3層の導電層31、33、35によってストリップ線路が構成されている。
So far, an example in which any one of the three
具体的には、図24に示すように、導電基板10は、信号層311と、グランド層として機能する第1面第1導電層31および第1面第3導電層35とを有している。第1面第1導電層31および第1面第3導電層35の外端部には、幅方向D12の外方に向かって突出する複数の凸部31a、35aが、図24の紙面垂直方向である延伸方向D11に沿って周期的に位置している。
Specifically, as shown in FIG. 24, the
第6の変形例によれば、ストリップ線路を有することで、信号層311とグランド層31、35との間の特性インピーダンスを、信号層311の線幅および有機層34、36の厚みで制御することができる。また、ストリップ線路を有することで、コプレナー線路を有する場合と比較して、ノイズ特性を向上できる。また、凸部31a、35aを有することで、ストリップ線路を構成する場合でも、グランド層31、35の剥離を抑制することができる。
According to the sixth modification, by having the strip line, the characteristic impedance between the
(第7の変形例)
次に、2本の信号線で1つのデータを伝送する差動方式の伝送線路を有する第7の変形例について説明する。図25は、本実施形態の第7の変形例による導電基板10を示す断面図である。
(7th modification)
Next, a seventh modification having a differential transmission line for transmitting one data with two signal lines will be described. FIG. 25 is a cross-sectional view showing the
これまでは、1本の信号線で1つのデータを伝送するシングルエンド方式のコプレナー線路またはストリップ線路を備えた導電基板10の例について説明した。これに対して、第7の変形例の導電基板10は、差動方式の伝送線路を有する。
So far, an example of a
具体的には、図25に示すように、第1面第2導電層33は、幅方向D12に間隔を空けて配置された第1信号層311Aおよび第2信号層311Bと、信号層311A、311Bに対して幅方向D12の外方に間隔を空けて配置されたグランド層332とを有する。第1信号層311Aおよび第2信号層311Bは、1つの電気信号を分割して伝送する。第1面第1導電層31および第1面第3導電層35は、グランド層として機能してもよい。
Specifically, as shown in FIG. 25, the first surface second
また、第1面第1導電層31、グランド層332、および第1面第3導電層35の外端部には、幅方向D12の外方に向かって突出する複数の凸部31a、332a、35aが、図25の紙面垂直方向である延伸方向D11に沿って周期的に位置している。
Further, on the outer end portions of the first surface first
第7の変形例によれば、差動方式の伝送線路を有することで、小さい電圧で信号波形を形成することができる。小さい電圧で信号波形を形成できるので、信号の立ち上がり時間を短縮できる。信号の立ち上がり時間を短縮できるので、シングルエンド方式と比較して高周波の電気信号を適切に伝送できる。また、凸部31a、332a、35aを有することで、差動方式の伝送線路を構成する場合でも、グランド層31、332、35の剥離を抑制することができる。
According to the seventh modification, by having a differential transmission line, a signal waveform can be formed with a small voltage. Since the signal waveform can be formed with a small voltage, the rise time of the signal can be shortened. Since the rise time of the signal can be shortened, a high-frequency electric signal can be appropriately transmitted as compared with the single-ended method. Further, by having the
(第8の変形例)
次に、キャパシタを有する第8の変形例について説明する。図26は、本実施形態の第8の変形例による導電基板10を示す断面図である。
(8th modification)
Next, an eighth modification having a capacitor will be described. FIG. 26 is a cross-sectional view showing the
図26に示すように、第8の変形例において、一部の信号層311は、信号層311上に位置する誘電体32と、誘電体32上に位置する第1面第2導電層33とともに、MIM(Metal-Insulator-Metal)構造のキャパシタ15を構成している。誘電体32は、例えば、SiNなどの珪素窒化物を含有する。
As shown in FIG. 26, in the eighth modification, a part of the
なお、上述した実施の形態に対して様々な変更を加えることが可能である。以下、必要に応じて図面を参照しながら、変形例について説明する。以下の説明および以下の説明で用いる図面では、上述の実施の形態と同様に構成され得る部分について、上述の実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。また、上述の実施の形態において得られる作用効果が変形例においても得られることが明らかである場合、その説明を省略することもある。 It is possible to make various changes to the above-described embodiment. Hereinafter, modification examples will be described with reference to the drawings as necessary. In the following description and the drawings used in the following description, the same reference numerals as those used for the corresponding portions in the above-described embodiment will be used for the portions that can be configured in the same manner as in the above-described embodiment. Duplicate explanations will be omitted. Further, when it is clear that the action and effect obtained in the above-described embodiment can be obtained in the modified example, the description thereof may be omitted.
通電極基板が搭載される製品の例
図27は、本開示の実施形態に係る導電基板10が搭載されることができる製品の例を示す図である。本開示の実施形態に係る導電基板10は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
Example of a product on which a through-electrode substrate is mounted FIG. 27 is a diagram showing an example of a product on which the
10 導電基板
12 基板
311 信号層
312 グランド層
312a 凸部
10
Claims (12)
前記第1面上又は前記第1面に対して前記第1面と交差する方向のうち第1方向側に位置する信号層と、
間隔を空けて前記信号層に隣り合うように少なくとも部分的に前記第1面上に位置し、前記信号層に面しない端部の少なくとも一部の範囲にわたって前記第1面に沿った面内方向に突出した複数の凸部を有するグランド層と、
前記貫通孔の内部に位置し、前記信号層に接続された貫通電極であって、内部に貫通電極が存在しない空間がある貫通電極と、
前記貫通電極の内部の空間を埋めるように前記グランド層上に位置し、前記複数の凸部間の前記グランド層の側壁に接し、前記複数の凸部間の間隙を通して前記第1面に接する有機層と、を備え、
前記基板は、ガラスを含有し、
前記貫通電極は、前記貫通孔の側壁側から中央側に順に、銅を含有するシード層と、めっき層とを有し、
前記有機層は、ポリイミドを含有し、
前記グランド層は、前記第1方向に間隔を空けて前記信号層に隣り合う第2グランド層を有し、
前記第2グランド層は、前記有機層上に位置し、
導電基板は、
前記第2グランド層の複数の凸部間の間隙を通して前記有機層に接するように前記第2グランド層上に位置する第2有機層を更に備え、
前記第2有機層は、ポリイミドを含有する、導電基板。 A substrate having a first surface and a second surface opposite to the first surface and provided with a through hole penetrating from the first surface to the second surface.
A signal layer located on the first surface or on the first direction side of the direction intersecting the first surface with respect to the first surface.
In-plane direction along the first surface, at least partially located adjacent to the signal layer at intervals, over at least a portion of the end not facing the signal layer. A ground layer having a plurality of protrusions protruding from the ground layer,
A through silicon via located inside the through hole and connected to the signal layer, and having a space inside which the through electrode does not exist.
An organic substance that is located on the ground layer so as to fill the space inside the through electrode, is in contact with the side wall of the ground layer between the plurality of protrusions, and is in contact with the first surface through the gaps between the plurality of protrusions. With layers,
The substrate contains glass and
The through electrode has a copper-containing seed layer and a plating layer in this order from the side wall side to the center side of the through hole.
The organic layer contains polyimide and contains
The ground layer has a second ground layer adjacent to the signal layer at intervals in the first direction.
The second ground layer is located on the organic layer and is located on the organic layer.
The conductive substrate is
A second organic layer located on the second ground layer is further provided so as to be in contact with the organic layer through a gap between a plurality of protrusions of the second ground layer.
The second organic layer is a conductive substrate containing polyimide .
前記グランド層の前記信号層に面しない端部は、前記第2貫通孔の内端部である、請求項1又は2に記載の導電基板。 The ground layer is provided with a second through hole in a direction intersecting the first surface.
The conductive substrate according to claim 1 or 2, wherein the end portion of the ground layer that does not face the signal layer is an inner end portion of the second through hole.
前記第1面から前記第2面まで前記基板を貫通する貫通孔を形成する工程と、
前記第1面上又は前記第1面に対して前記第1面と交差する方向のうち第1方向側に信号層を形成する工程と、
前記信号層に面しない端部の少なくとも一部の範囲にわたって前記第1面に沿った面内方向に突出した複数の凸部を有するグランド層を、間隔を空けて前記信号層に隣り合うように、少なくとも部分的に前記第1面上に形成する工程と、
前記貫通孔の内部に、前記信号層に接続された貫通電極であって、内部に貫通電極が存在しない空間がある貫通電極を形成する工程と、
前記貫通電極の内部の空間を埋め、前記複数の凸部間の前記グランド層の側壁に接し、前記複数の凸部間の間隙を通して前記第1面に接するように、前記グランド層上に有機層を形成する工程と、を備え、
前記基板は、ガラスを含有し、
前記貫通電極を形成する工程は、前記貫通孔の側壁側から中央側に順に、銅を含有するシード層と、めっき層とを積層することを含み、
前記シード層は、無電解めっき法で形成し、
前記有機層は、ポリイミドを含有する、
前記グランド層は、前記第1方向に間隔を空けて前記信号層に隣り合う第2グランド層を有するように形成し、
前記第2グランド層は、前記有機層上に形成し、
導電基板は、前記第2グランド層の複数の凸部間の間隙を通して前記有機層に接するように前記第2グランド層上に位置する第2有機層を更に備えるように形成し、
前記第2有機層は、ポリイミドを含有する、導電基板の製造方法。 A step of preparing a substrate having a first surface and a second surface opposite to the first surface, and
A step of forming a through hole penetrating the substrate from the first surface to the second surface, and
A step of forming a signal layer on the first surface or on the first direction side of the direction intersecting the first surface with respect to the first surface.
A ground layer having a plurality of in-plane protrusions along the first surface over at least a part of the end not facing the signal layer is spaced adjacent to the signal layer. , At least partially forming on the first surface, and
A step of forming a through electrode connected to the signal layer and having a space in which the through electrode does not exist inside the through hole.
An organic layer is placed on the ground layer so as to fill the space inside the through electrode, contact the side wall of the ground layer between the plurality of protrusions, and contact the first surface through the gaps between the plurality of protrusions. With the process of forming,
The substrate contains glass and
The step of forming the through electrode comprises laminating a copper-containing seed layer and a plating layer in order from the side wall side to the center side of the through hole.
The seed layer is formed by an electroless plating method and is formed.
The organic layer contains polyimide.
The ground layer is formed so as to have a second ground layer adjacent to the signal layer at intervals in the first direction.
The second ground layer is formed on the organic layer and is formed on the organic layer.
The conductive substrate is formed so as to further include a second organic layer located on the second ground layer so as to be in contact with the organic layer through a gap between a plurality of protrusions of the second ground layer.
A method for manufacturing a conductive substrate, wherein the second organic layer contains polyimide .
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017018677A JP7003412B2 (en) | 2017-02-03 | 2017-02-03 | Conductive substrate and its manufacturing method |
JP2021215215A JP7223352B2 (en) | 2017-02-03 | 2021-12-28 | Conductive substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017018677A JP7003412B2 (en) | 2017-02-03 | 2017-02-03 | Conductive substrate and its manufacturing method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021215215A Division JP7223352B2 (en) | 2017-02-03 | 2021-12-28 | Conductive substrate and manufacturing method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018125491A JP2018125491A (en) | 2018-08-09 |
JP7003412B2 true JP7003412B2 (en) | 2022-01-20 |
Family
ID=63111607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017018677A Active JP7003412B2 (en) | 2017-02-03 | 2017-02-03 | Conductive substrate and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7003412B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102457122B1 (en) | 2020-12-03 | 2022-10-20 | 주식회사 기가레인 | Flexible circuit board for multiple signal transmission |
WO2022173057A1 (en) * | 2021-02-15 | 2022-08-18 | 大日本印刷株式会社 | Through via substrate |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000174511A (en) | 1998-12-07 | 2000-06-23 | Sumitomo Metal Ind Ltd | High frequency transmission line and its manufacture |
JP2002111232A (en) | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | Multilayer printed-wiring board |
JP2008186878A (en) | 2007-01-29 | 2008-08-14 | Kyocera Corp | Wiring board and semiconductor element mounted structure using the same |
JP2012038989A (en) | 2010-08-10 | 2012-02-23 | Nippon Mektron Ltd | Printed wiring board and its manufacturing method |
US20140139300A1 (en) | 2012-11-16 | 2014-05-22 | Raytheon Company | Line Isolation of Radio Frequency Devices |
WO2015005028A1 (en) | 2013-07-09 | 2015-01-15 | 株式会社村田製作所 | High-frequency transmission line |
JP2015211147A (en) | 2014-04-28 | 2015-11-24 | 京セラサーキットソリューションズ株式会社 | Wiring board |
JP2016171329A (en) | 2011-04-28 | 2016-09-23 | レノボ・イノベーションズ・リミテッド(香港) | Circuit board with noise suppression structure |
-
2017
- 2017-02-03 JP JP2017018677A patent/JP7003412B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000174511A (en) | 1998-12-07 | 2000-06-23 | Sumitomo Metal Ind Ltd | High frequency transmission line and its manufacture |
JP2002111232A (en) | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | Multilayer printed-wiring board |
JP2008186878A (en) | 2007-01-29 | 2008-08-14 | Kyocera Corp | Wiring board and semiconductor element mounted structure using the same |
JP2012038989A (en) | 2010-08-10 | 2012-02-23 | Nippon Mektron Ltd | Printed wiring board and its manufacturing method |
JP2016171329A (en) | 2011-04-28 | 2016-09-23 | レノボ・イノベーションズ・リミテッド(香港) | Circuit board with noise suppression structure |
US20140139300A1 (en) | 2012-11-16 | 2014-05-22 | Raytheon Company | Line Isolation of Radio Frequency Devices |
WO2015005028A1 (en) | 2013-07-09 | 2015-01-15 | 株式会社村田製作所 | High-frequency transmission line |
JP2015211147A (en) | 2014-04-28 | 2015-11-24 | 京セラサーキットソリューションズ株式会社 | Wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP2018125491A (en) | 2018-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7447982B2 (en) | Through-electrode substrate, mounting board including through-electrode substrate, and method for manufacturing the through-electrode substrate | |
JP7022365B2 (en) | Through Silicon Via Board and Its Manufacturing Method | |
JP7552789B2 (en) | Perforated substrate, mounting substrate including perforated substrate, and method for manufacturing perforated substrate | |
JP7003412B2 (en) | Conductive substrate and its manufacturing method | |
JP7096992B2 (en) | Through Silicon Via Board and Mounting Board | |
JP2018160607A (en) | Through-electrode substrate, mounting board with through-electrode substrate, and method for manufacturing through-electrode substrate | |
JP2023120327A (en) | Capacitor built-in component, mounting board including capacitor built-in component, and manufacturing method of capacitor built-in component | |
JP2022046713A (en) | Conductive substrate and manufacturing method thereof | |
JP6883279B2 (en) | Manufacturing method of through silicon via substrate and through silicon via substrate | |
JP6818251B2 (en) | Signal transmission board and its manufacturing method | |
JP6852415B2 (en) | Manufacturing method of mounting substrate and through electrode substrate including through electrode substrate and through electrode substrate | |
JP2018170440A (en) | Through electrode substrate, mounting substrate including the same, and manufacturing method of through electrode substrate | |
JP2023052901A (en) | Conductive substrate and manufacturing method thereof | |
JP7037773B2 (en) | Signal transmission board and its manufacturing method | |
JP7223356B2 (en) | Signal transmission board and manufacturing method thereof | |
JP7307898B2 (en) | Penetration electrode substrate and manufacturing method thereof | |
JP7182084B2 (en) | Penetration electrode substrate and manufacturing method thereof | |
JP7405183B2 (en) | Wiring board, mounting board including wiring board, and method for manufacturing wiring board | |
JP2018148086A (en) | Manufacturing method for through electrode substrate and through electrode substrate | |
JP2023052902A (en) | Signal transmission substrate and manufacturing method therefor | |
JP2021145125A (en) | Electronic component and manufacturing method of the same | |
WO2005091688A1 (en) | Flexible printed wiring board and process for producing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210423 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7003412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |